WO2012020884A1 - 씨모스 이미지 센서 및 그것의 동작 방법 - Google Patents

씨모스 이미지 센서 및 그것의 동작 방법 Download PDF

Info

Publication number
WO2012020884A1
WO2012020884A1 PCT/KR2010/006388 KR2010006388W WO2012020884A1 WO 2012020884 A1 WO2012020884 A1 WO 2012020884A1 KR 2010006388 W KR2010006388 W KR 2010006388W WO 2012020884 A1 WO2012020884 A1 WO 2012020884A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
time
transistor
photosensitive device
photoelectrons
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2010/006388
Other languages
English (en)
French (fr)
Inventor
한건희
장은수
이동명
천지민
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry Academic Cooperation Foundation of Yonsei University
Original Assignee
Industry Academic Cooperation Foundation of Yonsei University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry Academic Cooperation Foundation of Yonsei University filed Critical Industry Academic Cooperation Foundation of Yonsei University
Priority to US13/816,313 priority Critical patent/US9099372B2/en
Publication of WO2012020884A1 publication Critical patent/WO2012020884A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/182—Colour image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Definitions

  • the present invention relates to an image sensor, and more particularly to a CMOS image sensor and its operation method.
  • the image sensor includes a Charge Coupled Device (CCD) image sensor and a Complementary Metal Oxide Semiconductor (CMOS) image sensor.
  • CCD Charge Coupled Device
  • CMOS Complementary Metal Oxide Semiconductor
  • the CMOS image sensor is simpler to drive than the CCD image sensor and can be implemented in various scanning methods.
  • the CMOS image sensor can integrate a single processing circuit into a single chip, thereby miniaturizing the product and having a low manufacturing cost.
  • CMOS image sensors have been widely used in video conferencing cameras, digital still cameras, PC cameras, and next-generation personal mobile communication equipment having a function of transmitting video information.
  • CMOS image sensor In order to improve the characteristics of the CMOS image sensor, it is required to increase the dynamic range to improve the color expression.
  • An object of the present invention is to provide a CMOS image sensor and a method of operating the CMOS image sensor that can increase the dynamic range.
  • a method of operating a CMOS image sensor may include generating an optoelectronic device in a photosensitive device for a first time; Generating photoelectrons in the photosensitive device for a second time shorter than the first time; And sensing the photoelectrons generated by the photosensitive device, wherein the gate voltage of the transfer transistor connected to the photosensitive device is set differently for the first time and the second time.
  • the gate voltage of the pre-transfer transistor is set to a transfer adjustment voltage that is higher than the ground voltage during the first time and lower than the voltage for turning on the transfer transistor.
  • the gate voltage of the pre-transfer transistor is set to a voltage lower than the transfer adjustment voltage during the second time.
  • the transfer gate voltage is a ground voltage during the second time.
  • the photoelectrons generated during the first time are accumulated in the photosensitive device.
  • the photoelectrons generated during the second time are accumulated in the photosensitive device in which the photoelectrons generated during the first time are accumulated.
  • the source and the drain of the transfer transistor may be connected to the photosensitive device and the floating diffusion node, respectively.
  • the detecting of the photoelectrons generated by the photosensitive device may include resetting the floating diffusion node to a power supply voltage; And transferring the photoelectrons generated during the first and second times to the floating diffusion node.
  • the CMOS image sensor may include a photosensitive device; And a transfer transistor forming a charge path between the photosensitive device and the floating diffusion node, wherein the gate voltage level of the transfer transistor is changed while photoelectrons are generated in the photosensitive device.
  • the gate voltage level of the transfer transistor is changed from a first voltage to a second voltage lower than the transfer adjustment voltage while photoelectrons are generated in the photosensitive device.
  • the first voltage is lower than a voltage for turning on the transfer transistor and higher than a ground voltage.
  • the second voltage is characterized in that the ground voltage.
  • the first voltage is applied to the gate of the transfer transistor for a first time
  • the second voltage is applied to the gate of the transfer transistor for a second time shorter than the first time
  • the photoelectrons generated during the first and second times are accumulated in the photosensitive device.
  • the photoelectrons accumulated in the photosensitive device during the first and second times are transferred to the floating diffusion node.
  • a CMOS image sensor may include: a photosensitive device generating photoelectrons during first and second times; And a transfer transistor for forming a charge path between the photosensitive device and the floating diffusion node in response to a transfer signal, wherein the voltage level of the transfer signal is set differently for the first and second times.
  • the voltage level of the transfer signal is a first voltage lower than a voltage for turning on the transfer transistor during the first time and higher than a ground voltage, and a second voltage lower than the first voltage during the second time.
  • the first time is longer than the second time.
  • the photoelectrons generated in the first and second time are accumulated in the well of the photosensitive device.
  • a CMOS image sensor may include a photosensitive device configured to generate an optoelectronic device during a first time and a second time shorter than the first time; And a first transistor connected between the photosensitive element and the floating diffusion node, the first transistor being configured to form a charge path in response to a transfer signal, and connected between the floating diffusion node and a power supply voltage, and in response to a reset signal. And a second transistor forming a second transistor, wherein the level of the transfer signal during the first time is lower than the voltage for turning on the first transistor and the level of the reset signal turns on the second transistor. Reset activation voltage.
  • the level of the transmission signal during the second time period is lower than the transmission adjustment voltage.
  • a third transistor may be connected to a power supply voltage and form a charge path in response to a voltage of the floating diffusion node; And a fourth transistor connected to the third transistor, the fourth transistor forming a charge path in response to a selection signal, wherein the selection signal is a ground voltage for the first and second times.
  • the gate voltage of the transfer transistor is changed while the photoelectrons are generated in the photosensitive device.
  • the dynamic range of the CMOS image sensor can be increased.
  • FIG. 1 is a block diagram illustrating a CMOS image sensor 10 according to an exemplary embodiment of the inventive concept.
  • FIG. 2 is a circuit diagram illustrating a pixel circuit 110 according to an embodiment of the inventive concept.
  • FIG. 5 shows the respective potential levels at the first time of FIG. 3.
  • FIG. 6 shows the respective potential levels at the second time of FIG. 3.
  • FIG. 7 shows the respective potential levels at the third time of FIG. 3.
  • FIG. 8 shows the respective potential levels at the fourth time of FIG. 3.
  • FIG. 11 shows the respective potential levels at the initial time of FIG. 10.
  • FIG. 13 shows the respective potential levels at the second time of FIG. 10.
  • FIG. 14 shows the respective potential levels at the third time of FIG. 10.
  • FIG. 15 is a timing diagram illustrating an operation of the pixel circuit of FIG. 2.
  • 16 is a simulation result showing a change in dynamic range according to a change in a voltage level of a transmission signal.
  • 17 is a simulation result showing a change in the dynamic range according to a change in the ratio of the first accumulation time and the second accumulation time.
  • CMOS image sensor 10 includes an active pixel sensor (APS) array 100, a row driver 200, and an analog-to-digital converter (ADC) 300. do.
  • APS active pixel sensor
  • ADC analog-to-digital converter
  • the APS array 100 includes a plurality of pixel circuits.
  • pixel circuits may be arranged along a plurality of rows and columns.
  • Pixel circuits include photosensitive devices.
  • the photosensitive device may be a photodiode.
  • the photosensitive device may be a phhoto-transistor.
  • the photosensitive device is a photodiode.
  • the APS array 100 generates an image signal using a photodiode. That is, the APS array 100 detects light using a photodiode and generates an image signal by converting the detected light into an electrical signal.
  • the image signals output from the APS array 100 may be analog image signals corresponding to three colors R, G, and B.
  • the analog-digital converter 300 converts the analog image signal output from the APS array 110 into a digital signal.
  • the analog-to-digital converter 300 may convert an analog image signal into a digital signal using a correlated double sampling (CDS) scheme.
  • the digital signal converted by the analog-to-digital converter 300 may be provided to the signal processor.
  • Row driver 200 selects rows of APS array 100.
  • the row driver 200 will sequentially select the rows of the APS array 100.
  • the CMOS image sensor 10 may further include a controller that selects pixel circuits and generates address signals for outputting sensed image signals. 2, a configuration of a pixel circuit according to an embodiment of the inventive concept will be described in more detail.
  • the pixel circuit 110 of FIG. 2 may be included in the APS array 100 of FIG. 1.
  • the pixel circuit 110 may include first to fourth transistors M1 to M4 and a photo diode PD.
  • the first transistor M1 is connected between the power supply voltage VDD and the floating diffusion node (FD).
  • the drain of the first transistor M1 is connected to the power supply voltage VDD.
  • the source of the first transistor M1 is connected to a floating diffusion (FD) node.
  • the first transistor M1 forms a charge path in response to the reset signal RST.
  • the first transistor M1 will reset the floating diffusion FD node to the power supply voltage VDD in response to the reset signal RST.
  • the first transistor M1 may be referred to as a reset transistor.
  • the second transistor M2 is positioned between the floating diffusion FD node and the photodiode PD.
  • the drain of the second transistor M2 is connected to the floating diffusion (FD) node.
  • the source of the second transistor M2 is connected to the photodiode PD.
  • the second transistor M2 forms a charge path in response to the transfer signal TX.
  • the second transistor M2 will deliver photo-generated electro generated in the photodiode PD to the floating diffusion FD node in response to the transfer signal TX.
  • the second transistor M2 may be referred to as a transfer transistor.
  • the voltage level of the transmission signal TX is variable while the photoelectrons are generated in the photodiode PD.
  • the voltage level of the transfer signal TX will vary from the transfer adjusting voltage to the ground voltage.
  • the transfer adjusting voltage refers to a voltage lower than the transfer enable voltage and higher than the ground voltage.
  • the transfer enable voltage refers to a voltage for turning on the second transistor M2.
  • the pixel circuit 110 may vary the charge accumulation capacity of the photodiode PD, in which photoelectrons may be accumulated.
  • the photodiode PD is positioned between the second transistor M2 and the ground voltage Ground.
  • the photodiode PD detects light and generates a photon.
  • the photodiode PD generates photoelectrons and accumulates the generated photoelectrons.
  • the photodiode PD will accumulate photoelectrons generated during the first and second accumulation times Tint 1 and Tint 2.
  • the first accumulation time Tint 1 refers to the time when the photoelectron is generated while the voltage level of the transmission signal TX is the transfer adjusting voltage.
  • the second accumulation time Tint 2 refers to a time at which the photoelectrons are generated while the voltage level of the transmission signal TX is the ground voltage Ground.
  • the ratio of the first accumulation time Tint 1 and the second accumulation time Tint 2 may be appropriately adjusted.
  • the dynamic range of the CMOS image sensor according to an embodiment of the inventive concept may be increased.
  • the third transistor M3 is positioned between the power supply voltage VDD and the fourth transistor M4.
  • the drain of the third transistor M3 is connected to the power supply voltage VDD.
  • the source of the third transistor M3 is connected to the drain of the fourth transistor M4.
  • the third transistor M3 forms a charge path in response to the voltage of the floating diffusion FD node. For example, the voltage at the floating diffusion FD node is transferred to the gate of the third transistor M3.
  • the third transistor M3 may be referred to as a source follower transistor.
  • the fourth transistor M4 is connected to the third transistor M3 and forms a charge path in response to the selection signal SEL. That is, the fourth transistor M4 outputs the output signal Vout in response to the selection signal SEL.
  • the voltage level of the transmission signal TX is changed from a transfer adjusting voltage to a ground voltage.
  • the dynamic range of the CMOS image sensor according to the inventive concept may be increased.
  • the CMOS image sensor according to the exemplary embodiment of the inventive concept has the same effect as synthesizing the captured image when the long time light is irradiated and the captured image when the short time light is irradiated.
  • the operation of the CMOS image sensor according to the exemplary embodiment of the inventive concept will be described in detail with reference to the pixel circuit 110 of FIG. 2.
  • FIG. 3 and 4 to 9 are diagrams for describing an operation of the pixel circuit 110 of FIG. 2 according to an embodiment of the inventive concept. Specifically, FIG. 3 shows the number of photoelectrons accumulated in the photodiode PD (see FIG. 2) during the first and second accumulation times Tint 1 and Tint 2. 4 to 9 show the electric potential levels at the initial time t0 to the fifth time t5 of FIG. 3.
  • the potential level of the photodiode PD at the initial time t0 is assumed to be the PD reset potential.
  • the potential level of the floating diffusion FD node at the initial time t0 is assumed to be the FD reset potential.
  • the potential level of the power supply voltage VDD at the initial time t0 is assumed to be a power supply potential.
  • the potential level of the ground voltage Ground at the initial time t0 is assumed to be the ground potential.
  • the potential level of the transmission signal TX at the initial time t0 is the Transfer Adjusting electric potential.
  • the transfer adjusting electric potential refers to an electric potential corresponding to the transfer adjusting voltage.
  • the photodiode PD When light is irradiated to the photodiode PD, the photodiode PD generates a photon.
  • the ground potential, the photodiode PD, and the potential level of the transmission signal TX form a well structure. That is, since the potential level of the transfer signal TX is the transfer adjusting voltage, the second transistor M2 (see FIG. 2) is not completely turned on, and thus the photodiode PD is generated. Photoelectrons accumulate in the wells. In other words, photoelectrons are accumulated in the photodiode PD.
  • the photodiode PD is already in saturation.
  • the excess photoelectrons generated at the third time t3 are delivered to the floating diffusion (FD) node.
  • the first transistor M1 since the potential level of the selection signal RST is low, the first transistor M1 (see FIG. 2) is turned on. Thus, the excessively generated photoelectrons are discharged through the power source potential VDD.
  • photoelectrons generated during the first accumulation time Tint 1 are accumulated in the photodiode PD.
  • the potential level of the transmission signal TX is the transfer electric potential level.
  • the excessively generated photoelectrons are discharged to the power source potential VDD.
  • the potential level of the transfer signal TX rises to the ground potential at the Transfer electric potential level.
  • the second transistor M2 is turned off completely. Therefore, the charge storage capacity of the photodiode PD capable of accumulating photoelectrons is increased.
  • the photoelectrons generated during the fifth time t5 at the fourth time t4 accumulate in the photodiode PD. . That is, optoelectronics generated during the second accumulation time Tint 2 are accumulated in the photodiode PD.
  • photoelectrons generated during the second accumulation time Tint 2 are accumulated in the photodiode PD.
  • photoelectrons generated during the first accumulation time Tint 1 and photoelectrons generated during the second accumulation time Tint 2 are accumulated in the photodiode PD.
  • the ratio of the first accumulation time Tint 1 and the second accumulation time Tint 2 may be set differently.
  • the first accumulation time Tint 1 may be set longer than the second accumulation time Tint 2.
  • the photoelectrons accumulated in the photodiode PD during the first accumulation time Tint 1 are photoelectrons which image an image when light is irradiated for a long time.
  • the optoelectronics accumulated in the photodiode PD during the second accumulation time Tint 2 are optoelectronics which image an image when light is irradiated for a short time.
  • the photodiode PD accumulates both photoelectrons generated when the long time light is irradiated and photoelectrons generated when the short time light is irradiated. Accordingly, the CMOS image sensor according to the embodiment of the inventive concept has the same effect as synthesizing the image captured when the long time light is irradiated and the image captured when the short time light is irradiated.
  • the dynamic range of the CMOS image sensor according to the embodiment of the inventive concept may be increased.
  • a general dual capture method should capture an image at least twice
  • the CMOS image sensor according to an embodiment of the inventive concept may operate with one image capture.
  • the CMOS since both the photoelectrons generated when the long time light is irradiated to the photodiode PD and the photoelectrons generated when the short time light is irradiated, the CMOS according to the embodiment of the present invention
  • the image sensor does not require an external device to sum up the image captured when the light is irradiated for a long time and the image captured when the light is irradiated for a short time.
  • FIGS. 3 and 4 to 9 it is assumed that the light intensity is strong enough to saturate the photodiode PD during the first accumulation time Tint 1.
  • FIGS. 10 and 11 to 14 the operation of the pixel circuit 110 of FIG. 2 will be described in detail when light intensity is different from those of FIGS. 3 and 4 to 9.
  • FIG. 10 and 11 to 14 are diagrams for describing an operation of the pixel circuit 110 of FIG. 2 according to another exemplary embodiment of the inventive concept.
  • FIG. 10 shows the number of photoelectrons accumulated in the photodiode PD (see FIG. 2) during the first and second accumulation times Tint 1 and Tint 2.
  • 11 to 14 show electric potential levels at the initial time t0 to the third time t3 of FIG. 10.
  • FIGS. 10 and 11 to 14 it is assumed in FIGS. 10 and 11 to 14 that the light intensity is weak. That is, it is assumed that the photodiode PD is not saturated by the optoelectronic generated during the first accumulation time Tint 1. Further, it is assumed that the photodiode PD is not saturated by the optoelectronic generated during the second accumulation time Tint 2.
  • the potential level of the photodiode PD at the initial time t0 is assumed to be the PD reset potential.
  • the potential level of the floating diffusion FD node at the initial time t0 is assumed to be the FD reset potential.
  • the potential level of the transfer signal TX at the initial time t0 is assumed to be the Transfer Adjusting electric potential.
  • the photodiode PD When light is irradiated to the photodiode PD, the photodiode PD generates a photon. In this case, since the potential level of the transfer signal TX is the Transfer Adjusting electric potential, the second transistor M2 (see FIG. 2) is not completely turned on. Thus, the generated photoelectrons accumulate in the wells of the photodiode PD. In other words, photoelectrons are accumulated in the photodiode PD.
  • the number of photoelectrons accumulated in the photodiode PD at a second time t2 and their respective electric potential levels are shown. Since the light irradiated to the photodiode PD is weak, the photodiode PD is not saturated by the photoelectrons generated during the initial time t0 to the second time t1. That is, the photodiode PD is not saturated by the photoelectrons generated during the first accumulation time Tint 1.
  • the potential level of the transmission signal TX rises to the ground potential at the transfer electric potential level.
  • the second transistor M2 is turned off completely.
  • the charge storage capacity of the photodiode PD capable of accumulating photoelectrons is increased.
  • the potential level of the selection signal RST also rises to the ground potential.
  • the number of photoelectrons accumulated in the photodiode PD at a third time t3 and their respective electric potential levels are shown.
  • Photoelectrons generated during the second to third times t3 are accumulated in the photodiode PD. That is, the photoelectrons generated during the second accumulation time Tint 2 are accumulated in the photodiode PD.
  • the CMOS image sensor according to the embodiment of the inventive concept may have the same characteristics as when the light intensity is sufficiently strong even when the light intensity is weak.
  • FIG. 15 is a timing diagram illustrating an operation of the pixel circuit 110 of FIG. 2. Specifically, the operation of the pixel circuit 110 of FIG. 2 according to the voltage level of the selection signal SEL, the transfer signal TX, and the reset signal RST is described in FIG. 15. For simplicity, it is assumed that the first accumulation time Tint 1 is longer than the second accumulation time Tint 2.
  • the voltage level of the transfer signal TX is the Transfer Adjusting Voltage.
  • the transfer adjusting voltage is lower than the transfer enable voltage for turning on the second transistor M2.
  • the transfer adjusting voltage is higher than the ground voltage.
  • the second transistor M2 (see FIG. 2) is not completely turned on.
  • the generated photoelectrons accumulate in the photodiode PD. Since the first accumulation time Tint 1 is longer than the second accumulation time Tint 2, photoelectrons generated when light is irradiated for a long time are accumulated in the photodiode PD.
  • the voltage level of the reset signal RST at the first accumulation time Tint 1 is a reset enable voltage. Therefore, the first transistor M1 (see FIG. 2) is turned on during the first accumulation time Tint 1. Therefore, when the photodiode PD is in a saturation state, the excessively generated photoelectrons are discharged to the power supply voltage VDD through the first transistor M1.
  • the voltage level of the transfer signal TX transitions from the transfer adjusting voltage to the ground voltage Ground. That is, the second transistor M2 is turned on completely.
  • the second transistor M2 since the second transistor M2 is completely turned on, the capacity of the photodiode PD capable of accumulating photoelectrons is increased. Thus, the generated photoelectrons accumulate in the photodiode PD.
  • the second accumulation time Tint 2 is shorter than the first accumulation time Tint 1
  • photoelectrons generated when light is irradiated for a short time are accumulated in the photodiode PD.
  • photoelectrons generated when irradiated with long time light and photoelectrons generated when irradiated with short time light are accumulated together.
  • the voltage level of the reset signal RST at the second accumulation time Tint 2 is the ground voltage Ground. That is, during the second accumulation time Tint 1, the first transistor M1 is turned off. Therefore, when the photodiode PD is in a saturation state, the excessively generated photoelectrons accumulate in the floating diffusion FD (see FIG. 2).
  • the voltage level of the reset signal RST shifts from the ground voltage Ground to the reset enable voltage. That is, the first transistor M1 is turned on. Therefore, the voltage of the floating diffusion FD node is reset to the power supply voltage VDD.
  • the voltage level of the select signal SEL transitions from the ground voltage Ground to the select enable voltage. That is, the fourth transistor M4 (see FIG. 2) is turned on. Since the voltage of the floating diffusion FD node is transferred to the gate of the third transistor M3 (see FIG. 2), the fourth transistor M4 corresponds to the voltage Vout corresponding to the voltage of the reset floating diffusion FD node. Outputs
  • the voltage level of the reset signal RST is shifted from the reset enable voltage to the ground voltage Ground. That is, the first transistor M1 is turned off.
  • the voltage level of the transfer signal TX changes from the ground voltage Ground to the transfer enable voltage. That is, the second transistor M2 is turned on.
  • the voltage level of the select signal SEL maintains the select enable voltage. That is, the fourth transistor M4 maintains a turn on state. Since the voltage at the floating diffusion FD node is transmitted to the gate of the third transistor M3, the fourth transistor M4 is configured to supply a voltage Vout corresponding to the potential level of the photoelectron transferred to the floating diffusion FD node.
  • the CMOS image sensor As described above, optoelectronics generated during the first and second accumulation times Tint 1 and Tint 2 are accumulated in the photodiode PD. By sensing the photoelectrons generated during the first and second accumulation times Tint 1 and Tint 2, the CMOS image sensor according to an embodiment of the inventive concept may increase the dynamic range.
  • the CMOS image sensor according to an embodiment of the inventive concept may adjust a dynamic range by adjusting a voltage level of the transmission signal TX.
  • the CMOS image sensor according to an embodiment of the inventive concept may change the dynamic range by changing the ratio of the first accumulation time Tint 1 and the second accumulation time Tint 2. I can regulate it. This will be described in more detail with reference to FIGS. 16 and 17 below.
  • FIG. 16 is a simulation result illustrating a change in dynamic range according to a change in the voltage level of the transmission signal TX.
  • the point at which the slope of the graph changes by changing the voltage level of the transmission signal TX may be changed, and thus the dynamic range may be changed.
  • the ratio of the first accumulation time Tint 1 and the second accumulation time Tint 2 was set to about 7: 3.
  • Equations 1 and 2 show the photoelectrons Qo accumulated at the first accumulation time Tint 1.
  • Equations 3 to 5 show the photoelectrons Qo accumulated at the first accumulation time Tint 1 and the second accumulation time Tint 2.
  • Ao denotes the number of photoelectrons saturated in the photodiode PD in a state where the voltage level of the transmission signal TX is V1.
  • Bo denotes the number of photoelectrons accumulated in the photodiode PD when the transmission signal TX is the ground voltage Ground.
  • FIG. 17 is a simulation result illustrating a change in a dynamic range according to a change in the ratio of the first accumulation time Tint 1 and the second accumulation time Tint 2.
  • the point at which the slope of the graph changes may be changed, and thus the dynamic range may be changed. can be changed.
  • the first accumulation time Tint 1 is longer than the second accumulation time Tint 2.
  • the second accumulation time Tint 2 may be set longer than the first accumulation time Tint 1.
  • the voltage level of the transmission signal TX at the second accumulation time Tint 2 has been described as the ground voltage Ground.
  • the technical idea of the present invention has been described using a pixel circuit having four transistors.
  • this is merely an example, and may be applied to a pixel circuit having three transistors according to the inventive concept.
  • the technical idea of the present invention may be applied to the pixel circuit of three or four transistors having a capacitor in a floating diffusion (FD) node.
  • FD floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 씨모스 이미지 센서 및 씨모스 이미지 센서의 동작 방법에 관한 것이다. 본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서의 동작 방법은 제 1 시간 동안 광 감지소자에서 광전자를 생성하는 단계, 상기 제 1 시간 보다 짧은 제 2 시간 동안 상기 광 감지소자에서 광전자를 생성하는 단계, 및 상기 광 감지소자에서 생성된 광전자를 감지하는 단계를 포함하며, 상기 광 감지소자에 연결된 전달 트랜지스터의 게이트 전압은 상기 제 1 시간 및 제 2 시간 동안 다르게 설정된다. 본 발명의 기술적 사상의 실시 예에 따르면, 씨모스 이미지 센서의 다이내믹 레인지가 증대될 수 있다.

Description

씨모스 이미지 센서 및 그것의 동작 방법
본 발명은 이미지 센서에 관한 것으로, 좀더 자세하게는 씨모스 이미지 센서 및 그것의 동작 방법에 관한 것이다.
이미지 센서에는 씨씨디(Charge Coupled Device, CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Semiconductor, CMOS) 이미지 센서가 있다. 씨모스(CMOS) 이미지 센서는 씨씨디(CCD) 이미지 센서에 비하여 구동 방식이 간편하고, 다양한 스캐닝(scanning) 방식의 구현이 가능하다. 또한, 씨모스(CMOS) 이미지 센서는 싱글 프로세싱(single processing) 회로를 하나의 칩에 집적할 수 있어 제품의 소형화가 가능하며, 제조 원가가 낮은 장점이 있다.
최근, 이러한 씨모스(CMOS) 이미지 센서는 화상 회의용 카메라, 디지털 스틸 카메라, PC 카메라, 영상 정보를 전달하는 기능을 갖춘 차세대 개인용 휴대 통신 장비 등에 광범위하게 사용되고 있다. 씨모스(CMOS) 이미지 센서의 특성을 향상시키기 위하여, 다이내믹 레인지(Dynamic Range)를 증대시켜 색상 표현력을 개선할 것이 요구된다.
본 발명은 다이내믹 레인지를 크게할 수 있는 씨모스 이미지 센서 및 씨모스 이미지 센서의 동작 방법을 제공하는 데 목적이 있다.
본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서의 동작 방법은 제 1 시간 동안 광 감지소자에서 광전자를 생성하는 단계; 상기 제 1 시간 보다 짧은 제 2 시간 동안 상기 광 감지소자에서 광전자를 생성하는 단계; 및 상기 광 감지소자에서 생성된 광전자를 감지하는 단계를 포함하며, 상기 광 감지소자에 연결된 전달 트랜지스터의 게이트 전압은 상기 제 1 시간 및 제 2 시간 동안 다르게 설정된다.
실시 예로, 기 전달 트랜지스터의 게이트 전압은 상기 제 1 시간 동안 접지 전압 보다 높고 상기 전달 트랜지스터를 턴 온 시키는 전압보다 낮은 전달 조정 전압으로 설정된다.
실시 예로, 기 전달 트랜지스터의 게이트 전압은 상기 제 2 시간 동안 상기 전달 조정 전압보다 낮은 전압으로 설정된다.
실시 예로, 상기 제 2 시간 동안 상기 전달 게이트 전압은 접지 전압인 것을 특징으로 한다.
실시 예로, 상기 제 1 시간 동안 생성된 광전자는 상기 광 감지소자에 축적된다.
실시 예로, 상기 제 2 시간 동안 생성된 광전자는 상기 제 1 시간 동안 생성된 광전자가 축적된 상기 광 감지소자에 축적된다.
실시 예로, 상기 전달 트랜지스터의 소스 및 드레인은 각각 상기 광 감지소자 및 부유 확산 노드에 연결되며, 상기 광 감지소자에서 생성된 광전자를 감지하는 단계는 상기 부유 확산 노드를 전원 전압으로 리셋하는 단계; 및 상기 제 1 및 제 2 시간 동안 생성된 광전자를 상기 부유 확산 노드에 전달하는 단계를 포함한다.
본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서의 동작 방법에 있어서: 상기 씨모스 이미지 센서는 광 감지소자; 및 상기 광 감지소자 및 부유 확산 노드 사이에 전하 통로를 형성하는 전달 트랜지스터를 포함하며, 상기 광 감지소자에서 광전자가 생성되는 동안에 상기 전달 트랜지스터의 게이트 전압 레벨은 변경된다.
실시 예로, 상기 전달 트랜지스터의 게이트 전압 레벨은 상기 광 감지소자에서 광전자가 생성되는 동안에 제 1 전압에서 상기 전달 조정 전압보다 낮은 제 2 전압으로 변경된다.
실시 예로, 상기 제 1 전압은 상기 전달 트랜지스터를 턴 온 시키는 전압보다 낮고 접지 전압보다 높은 것을 특징으로 한다.
실시 예로, 상기 제 2 전압은 접지 전압인 것을 특징으로 한다.
실시 예로, 상기 제 1 전압은 제 1 시간 동안 상기 전달 트랜지스터의 게이트에 인가되며, 상기 제 2 전압은 상기 제 1 시간 보다 짧은 제 2 시간 동안 상기 전달 트랜지스터의 게이트에 인가된다.
실시 예로, 상기 제 1 및 제 2 시간 동안 생성된 광전자는 상기 광 감지소자에 축적된다.
실시 예로, 상기 제 1 및 제 2 시간 동안 상기 광 감지소자에 축적된 광전자는 상기 부유 확산 노드에 전달된다.
본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서는 제 1 및 제 2 시간 동안에 광전자를 생성하는 광 감지소자; 및 전달 신호에 응답하여, 상기 광 감지소자 및 부유 확산 노드 사이에 전하 통로를 형성하는 전달 트랜지스터를 포함하며, 상기 전달 신호의 전압 레벨은 상기 제 1 및 제 2 시간 동안 각각 다르게 설정된다.
실시 예로, 상기 전달 신호의 전압 레벨은 상기 제 1 시간 동안 상기 전달 트랜지스터를 턴 온 시키는 전압보다 낮고 접지 전압보다 높은 제 1 전압이며, 상기 제 2 시간 동안 상기 제 1 전압보다 낮은 제 2 전압이다.
실시 예로, 상기 제 1 시간은 상기 제 2 시간에 비하여 긴 것을 특징으로 한다.
실시 예로, 상기 제 1 및 제 2 시간에 생성된 광전자는 상기 광 감지소자의 웰에 축적된다.
본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서는 제 1 시간 및 상기 제 1 시간보다 짧은 제 2 시간 동안에 광전자를 생성하는 광 감지소자; 및 상기 광 감지소자 및 부유 확산 노드 사이에 연결되며, 전달 신호에 응답하여 전하 통로를 형성하는 제 1 트랜지스터를 포함하며, 상기 부유 확산 노드 및 전원 전압 사이에 연결되며, 리셋 신호에 응답하여 전하 통로를 형성하는 제 2 트랜지스터를 포함하며, 상기 제 1 시간 동안 상기 전달 신호의 레벨은 상기 제 1 트랜지스터를 턴 온 시키는 전압보다 낮은 전달 조정 전압이고 상기 리셋 신호의 레벨은 상기 제 2 트랜지스터를 턴 온 시키는 리셋 활성화 전압이다.
실시 예로, 상기 제 2 시간 동안 상기 전달 신호의 레벨은 상기 전달 조정 전압보다 낮은 전압인 것을 특징으로 한다.
실시 예로, 전원 전압에 연결되며, 상기 부유 확산 노드의 전압에 응답하여 전하 통로를 형성하는 제 3 트랜지스터; 및 상기 제 3 트랜지스터에 연결되며, 선택 신호에 응답하여 전하 통로를 형성하는 제 4 트랜지스터를 포함하며, 상기 선택 신호는 상기 제 1 및 제 2 시간 동안 접지 전압인 것을 특징으로 한다.
본 발명의 기술적 사상의 실시 예에 따르면, 광 감지소자에서 광전자가 생성되는 동안에 전달 트랜지스터의 게이트 전압이 변경된다. 따라서, 씨모스 이미지 센서의 다이내믹 레이지가 증대될 수 있다.
도 1은 본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서(10)를 보여주는 블록도이다.
도 2는 본 발명의 기술적 사상의 실시 예에 따른 픽셀 회로(110)를 보여주는 회로도이다.
도 3은 제 1 및 제 2 축적 시간 동안에 포토 다이오드에 축적된 광전자의 수를 보여준다.
도 4는 도 3의 초기 시간에서의 각각의 전위 레벨을 보여준다.
도 5는 도 3의 제 1 시간에서의 각각의 전위 레벨을 보여준다.
도 6는 도 3의 제 2 시간에서의 각각의 전위 레벨을 보여준다.
도 7는 도 3의 제 3 시간에서의 각각의 전위 레벨을 보여준다.
도 8는 도 3의 제 4 시간에서의 각각의 전위 레벨을 보여준다.
도 9는 도 3의 제 5 시간에서의 각각의 전위 레벨을 보여준다.
도 10는 제 1 및 제 2 축적 시간 동안에 포토 다이오드에 축적된 광전자의 수를 보여준다.
도 11는 도 10의 초기 시간에서의 각각의 전위 레벨을 보여준다.
도 12는 도 10의 제 1 시간에서의 각각의 전위 레벨을 보여준다.
도 13는 도 10의 제 2 시간에서의 각각의 전위 레벨을 보여준다.
도 14는 도 10의 제 3 시간에서의 각각의 전위 레벨을 보여준다.
도 15은 도 2의 픽셀 회로의 동작을 보여주는 타이밍도이다.
도 16은 전달 신호의 전압 레벨의 변경에 따른 다이내믹 레인지의 변화를 보여주는 시뮬레이션 결과이다.
도 17는 제 1 축적 시간과 제 2 축적 시간의 비율의 변경에 따른 다이내믹 레인지의 변화를 보여주는 시뮬레이션 결과이다.
이하 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세하게 설명하기 위하여 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서(10)를 보여주는 블록도이다. 도 1을 참조하면, 씨모스 이미지 센서(10)는 APS(Active Pixel Sensor, APS) 어레이(100), 로우 드라이버(200), 그리고 아날로그-디지털 변환기(Analog Digital Converter, ADC)(300)를 포함한다.
APS 어레이(100)는 복수의 픽셀 회로들을 포함한다. 예를 들어, 픽셀 회로들은 복수의 행들과 열들을 따라 배열될 것이다. 픽셀 회로들은 광 감지소자를 포함한다. 예를 들어, 광 감지소자는 포토 다이오드(photodiode)일 것이다. 다른 예로, 광 감지소자는 포토 트랜지스터(phhoto-transistor)일 것이다. 이하에서는 간략ㅅ한 설명을 위하여 광 감지소자는 포토 다이오드(photodiode)인 것으로 가정된다.
APS 어레이(100)는 포토 다이오드(photodiode)를 이용하여 영상 신호를 생성한다. 즉, APS 어레이(100)는 포토 다이오드(photodiode)를 이용하여 빛을 감지하고, 감지된 빛을 전기적 신호로 변환함으로써 영상 신호를 생성한다. 예를 들어, APS 어레이(100)에서 출력되는 영상 신호들은 3가지 색상들(R,G,B)에 대응하는 아날로그 영상 신호들일 것이다.
아날로그-디지털 변환기(300)는 APS 어레이(110)로부터 출력되는 아날로그 영상 신호를 디지털 신호로 변환한다. 예를 들어, 아날로그-디지털 변환기(300)는 CDS(Correlated Double Sampling) 방식을 이용하여 아날로그 영상 신호를 디지털 신호로 변환할 것이다. 예를 들어, 아날로그-디지털 변환기(300)에 의하여 변환된 디지털 신호는 신호 처리부로 제공될 것이다.
로우 드라이버(200)는 APS 어레이(100)의 행들을 선택한다. 예를 들어, 로우 드라이버(200)는 APS 어레이(100)의 행들을 순차적으로 선택할 것이다. 한편, 씨모스 이미지 센서(10)는 픽셀 회로들을 선택하거나 감지된 영상 신호들을 출력하기 위한 어드레스 신호들을 생성하는 컨트롤러를 더 포함할 수 있다. 이하의 도 2에서는 본 발명의 기술적 사상의 실시 예에 따른 픽셀 회로의 구성이 좀더 자세히 설명될 것이다.
도 2는 본 발명의 기술적 사상의 실시 예에 따른 픽셀 회로(110)를 보여주는 회로도이다. 예를 들어, 도 2의 픽셀 회로(110)는 도 1의 APS 어레이(100)에 포함될 것이다. 도 2를 참조하면, 픽셀 회로(110)는 제 1 내지 제 4 트랜지스터(M1-M4)와 포토 다이오드(PD)를 포함한다.
제 1 트랜지스터(M1)는 전원 전압(VDD)과 부유 확산(Floating Defusion, FD) 노드 사이에 연결된다. 제 1 트랜지스터(M1)의 드레인은 전원 전압(VDD)에 연결된다. 제 1 트랜지스터(M1)의 소스는 부유 확산(FD) 노드에 연결된다. 제 1 트랜지스터(M1)는 리셋 신호(RST)에 응답하여 전하 통로를 형성한다. 예를 들어, 제 1 트랜지스터(M1)는 리셋 신호(RST)에 응답하여 부유 확산(FD) 노드를 전원 전압(VDD)으로 리셋할 것이다. 제 1 트랜지스터(M1)는 리셋 트랜지스터(Reset Transistor)라고 칭해질 수 있다.
제 2 트랜지스터(M2)는 부유 확산(FD) 노드와 포토 다이오드(PD) 사이에 위치한다. 제 2 트랜지스터(M2)의 드레인은 부유 확산(FD) 노드에 연결된다. 제 2 트랜지스터(M2)의 소스는 포토 다이오드(PD)에 연결된다. 제 2 트랜지스터(M2)는 전달 신호(TX)에 응답하여 전하 통로를 형성한다. 제 2 트랜지스터(M2)는 전달 신호(TX)에 응답하여 포토 다이오드(PD)에서 생성된 광전자(photo-generated electro)를 부유 확산(FD) 노드에 전달할 것이다. 예를 들어, 제 2 트랜지스터(M2)는 전달 트랜지스터(Transfer Transistor)라 칭해질 수 있다.
본 발명의 기술적 사상에 따른 실시 예에 있어서, 포토 다이오드(PD)에서 광전자가 생성되는 동안, 전달 신호(TX)의 전압 레벨은 가변된다. 예를 들어, 포토 다이오드(PD)에서 광전자가 생성되는 동안, 전달 신호(TX)의 전압 레벨은 전달 조정 전압(Transfer Adjusting Voltage)에서 접지 전압(Ground)으로 가변될 것이다.
여기서, 전달 조정 전압(Transfer Adjusting Voltage)은 전달 활성화 전압(Transfer Enabel Voltgage)보다 낮고 접지 전압(Ground)보다 높은 전압을 의미한다. 전달 활성화 전압(Tranfer Enable Voltage)은 제 2 트랜지스터(M2)를 턴 온(turn on) 시키기 위한 전압을 의미한다.
전달 신호(TX)의 전압 레벨을 가변함으로써, 본 발명의 기술적 사상의 실시 예에 따른 픽셀 회로(110)는 광전자가 축적될 수 있는 포토 다이오드(PD)의 전하 축적 용량을 가변시킬 수 있다.
포토 다이오드(PD)는 제 2 트랜지스터(M2)와 접지 전압(Ground) 사이에 위치한다. 포토 다이오드(PD)는 빛을 감지하여 광전자(photon)를 생성한다.
본 발명의 기술적 사상에 따른 실시 예에 있어서, 포토 다이오드(PD)는 광전자를 생성하고, 생성된 광전자를 축적한다. 예를 들어, 포토 다이오드(PD)는 제 1 및 제 2 축적 시간(Tint 1, Tint 2) 동안 생성된 광전자를 축적할 것이다.
여기서, 제 1 축적 시간(Tint 1)은 전달 신호(TX)의 전압 레벨이 전달 조정 전압(Transfer Adjusting Voltage)인 상태에서 광전자가 생성되는 시간을 의미한다. 제 2 축적 시간(Tint 2)은 전달 신호(TX)의 전압 레벨이 접지 전압(Ground)인 상태에서 광전자가 생성되는 시간을 의미한다.
이 경우, 제 1 축적 시간(Tint 1)과 제 2 축적 시간(Tint 2)의 비율은 적절히 조절될 수 있다. 제 1 축적 시간(Tint 1)과 제 2 축적 시간(Tint 2)의 비율을 달리함으로써, 본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서의 다이내믹 레인지(Dynamic Range)가 증대될 수 있다.
계속해서 도 2를 참조하면, 제 3 트랜지스터(M3)는 전원 전압(VDD)과 제 4 트랜지스터(M4) 사이에 위치한다. 제 3 트랜지스터(M3)의 드레인은 전원 전압(VDD)에 연결된다. 제 3 트랜지스터(M3)의 소스는 제 4 트랜지스터(M4)의 드레인에 연결된다. 제 3 트랜지스터(M3)는 부유 확산(FD) 노드의 전압에 응답하여 전하 통로를 형성한다. 예를 들어, 부유 확산(FD) 노드의 전압은 제 3 트랜지스터(M3)의 게이트에 전달된다. 제 3 트랜지스터(M3)는 소스 팔로워(Source Follower) 트랜지스터라고 칭해질 수 있다.
제 4 트랜지스터(M4)는 제 3 트랜지스터(M3)에 연결되며, 선택 신호(SEL)에 응답하여 전하 통로를 형성한다. 즉, 제 4 트랜지스터(M4)는 선택 신호(SEL)에 응답하여 출력 신호(Vout)를 출력한다.
상술한 바와 같이, 본 발명의 기술적 사상의 실시 예에 있어서, 전달 신호(TX)의 전압 레벨은 전달 조정 전압(Transfer Adjusting Voltage)에서 접지 전압(Ground)으로 가변된다. 이 경우, 제 1 축적 시간(Tint 1)과 제 2 축적 시간(Tint 2)을 달리함으로써, 본 발명의 기술적 사상에 따른 씨모스 이미지 센서의 다이내믹 레인지(Dynamic Range)가 증대될 수 있다.
이는 본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서가 긴 시간 빛이 조사된 경우에 촬상된 영상과 짧은 시간 빛이 조사된 경우에 촬상된 영상을 합성하는 것과 동일한 효과를 갖기 때문이다. 이하에서는 본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서의 동작이 도 2의 픽셀 회로(110)를 참조하여 자세히 설명될 것이다.
도 3 및 도 4 내지 도 9는 본 발명의 기술적 사상의 실시 예에 따른 도 2의 픽셀 회로(110)의 동작을 설명하기 위한 도면이다. 구체적으로, 도 3은 제 1 및 제 2 축적 시간(Tint 1, Tint 2) 동안에 포토 다이오드(PD, 도 2 참조)에 축적된 광전자의 수를 보여준다. 도 4 내지 도 9는 도 3의 초기 시간(t0) 내지 제 5 시간(t5)에서의 전위 레벨(electric potential level)을 보여준다.
설명의 편의상, 도 3 및 도 4 내지 도 9에서는 빛의 세기가 충분히 강하다고 가정된다. 즉, 제 1 축적 시간(Tint 1) 동안 발생된 광전자에 의하여 포토 다이오드(PD)가 포화(saturation) 된다고 가정된다. 한편, 제 2 축적 시간(Tint 2)은 짧기 때문에, 제 2 축적 시간(Tint 2) 동안 발생된 광전자에 의하여 포토 다이오드(PD)는 포화(saturation) 되지 않는다고 가정된다.
도 3 및 도 4를 참조하면, 초기 시간(t0)에서 포토 다이오드(PD)에 축적된 광전자의 수 및 각각의 전위 레벨(electric potential level)이 도시되어 있다.
초기 시간(t0)에서의 포토 다이오드(PD)의 전위 레벨은 PD 리셋 전위라고 가정된다. 초기 시간(t0)에서의 부유 확산(FD) 노드의 전위 레벨은 FD 리셋 전위라고 가정된다. 초기 시간(t0)에서의 전원 전압(VDD)의 전위 레벨은 전원 전위라고 가정된다. 초기 시간(t0)에서의 접지 전압(Ground)의 전위 레벨은 접지 전위라고 가정된다. 또한, 초기 시간(t0)에서의 전달 신호(TX)의 전위 레벨은 전달 조정 전위(Transfer Adjusting electric potential)라고 가정된다. 여기서 전달 조정 전위(Transfer Adjusting electric potential)은 전달 조정 전압(Transfer Adjusting Voltage)에 대응하는 전위(electric potential)를 의미한다.
도 3 및 도 5를 참조하면, 제 1 시간(t1)에서 포토 다이오드(PD)에 축적된 광전자의 수 및 각각의 전위 레벨(electric potential level)이 도시되어 있다.
포토 다이오드(PD)에 빛이 조사되면, 포토 다이오드(PD)는 광전자(photon)를 생성한다. 이 경우, 접지 전위, 포토 다이오드(PD), 그리고 전달 신호(TX)의 전위 레벨은 웰(well) 구조를 형성한다. 즉, 전달 신호(TX)의 전위 레벨이 전달 조정 전위(Transfer Adjusting Voltage)이므로 제 2 트랜지스터(M2, 도 2 참조)는 완전히 턴 온(turn on) 되지 않고, 따라서 포토 다이오드(PD)에서 생성된 광전자는 웰(well)에 축적된다. 다시 말하면, 광전자는 포토 다이오드(PD)에 축적된다.
도 3 및 도 6를 참조하면, 제 2 시간(t2)에서 포토 다이오드(PD)에 축적된 광전자의 수 및 각각의 전위 레벨(electric potential level)이 도시되어 있다. 제 1 축적 시간(Tint 1)이 충분히 길기 때문에, 포토 다이오드(PD)는 제 2 시간(t2)에 포화(saturation) 된다.
도 3 및 도 7를 참조하면, 제 3 시간(t3)에서 포토 다이오드(PD)에 축적된 광전자의 수 및 각각의 전위 레벨(electric potential level)이 도시되어 있다.
제 2 시간(t2)에서, 포토 다이오드(PD)는 이미 포화(saturation) 상태에 있다. 따라서, 제 3 시간(t3)에서 생성된 과잉 광전자들은 부유 확산(FD) 노드로 전달된다. 이 경우, 선택 신호(RST)의 전위 레벨이 낮으므로 제 1 트랜지스터(M1, 도 2 참조)는 턴 온(turn on) 상태에 있다. 따라서, 과잉 생성된 광전자들은 전원 전위(VDD)를 통하여 방전된다.
상술한 바와 같이, 도 3 및 도 4 내지 도 7를 참조하면, 제 1 축적 시간(Tint 1) 동안에 생성된 광전자는 포토 다이오드(PD)에 축적된다. 이 경우, 전달 신호(TX)의 전위 레벨은 전달 전위 레벨(Transfer electric potential level)이다. 또한, 과잉 생성된 광전자들은 전원 전위(VDD)로 방전된다.
계속해서, 도 3 및 도 8를 참조하면, 제 4 시간(t4)에서 포토 다이오드(PD)에 축적된 광전자의 수 및 각각의 전위 레벨(electric potential level)이 도시되어 있다.
제 4 시간(t4)에서, 전달 신호(TX)의 전위 레벨은 전달 전위 레벨(Transfer electric potential level)에서 접지 전위로 상승한다. 따라서, 제 2 트랜지스터(M2)는 완전히 턴 오프(turn off) 된다. 따라서, 광전자를 축적할 수 있는 포토 다이오드(PD)의 전하 축적 용량은 증대된다.
도 3 및 도 9를 참조하면, 제 5 시간(t5)에서 포토 다이오드(PD)에 축적된 광전자의 수 및 각각의 전위 레벨(electric potential level)이 도시되어 있다.
제 4 시간(t4)에서 포토 다이오드(PD)의 웰(well)의 용량이 증대되었기 때문에, 제 4 시간(t4)에서 제 5 시간(t5) 동안에 생성된 광전자는 포토 다이오드(PD)에 축적된다. 즉, 제 2 축적 시간(Tint 2) 동안 생성된 광전자들이 포토 다이오드(PD)에 축적된다.
상술한 바와 같이, 도 3, 도 8 및 도 9를 참조하면, 제 2 축적 시간(Tint 2) 동안에 생성된 광전자는 포토 다이오드(PD)에 축적된다. 결국, 도 9를 참조하면, 포토 다이오드(PD)에는 제 1 축적 시간(Tint 1) 동안 생성된 광전자들과 제 2 축적 시간(Tint 2) 동안 생성된 광전자들이 모두 축적된다.
이 경우, 본 발명의 기술적 사상에 따른 실시 예에 있어서, 제 1 축적 시간(Tint 1)과 제 2 축적 시간(Tint 2)의 비율은 다르게 설정될 수 있다. 예를 들어, 도 3 및 도 4 내지 도 9를 참조하면, 제 1 축적 시간(Tint 1)이 제 2 축적 시간(Tint 2)보다 길게 설정될 수 있다.
이 경우, 제 1 축적 시간(Tint 1) 동안 포토 다이오드(PD)에 축적된 광전자들은 긴 시간 동안 빛을 조사하였을 때의 영상을 촬상하는 광전자들이다. 제 2 축적 시간(Tint 2) 동안 포토 다이오드(PD) 에 축적된 광전자들은 짧은 시간 동안 빛을 조사하였을 때의 영상을 촬상하는 광전자들이다.
즉, 포토 다이오드(PD)에는 긴 시간 빛이 조사된 경우에 생성된 광전자들과 짧은 시간 빛이 조사된 경우에 생성된 광전자들이 모두 축적된다. 따라서, 본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서는 긴 시간 빛이 조사된 경우에 촬상된 영상과 짧은 시간 빛이 조사된 경우에 촬상된 영상을 합성하는 것과 동일한 효과를 갖는다.
결국, 본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서의 다이내믹 레인지(Dynamic Range)가 증대될 수 있다. 다만, 일반적인 듀얼 캡쳐(dual capture) 방식이 적어도 두 번 영상을 캡쳐해야함에 반하여, 본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서는 한 번의 영상 캡쳐로 동작할 수 있다.
또한, 포토 다이오드(PD)에 긴 시간 빛이 조사된 경우에 생성된 광전자들과 짧은 시간 빛이 조사된 경우에 생성된 광전자들이 모두 축적되기 때문에, 본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서는 긴 시간 동안 빛이 조사되었을 때 촬상된 영상과 짧은 시간 동안 빛이 조사되었을 때 촬상된 영상을 합상하기 위한 외부 장치를 필요로 하지 않는다.
한편, 도 3 및 도 4 내지 도 9에서는 제 1 축적 시간(Tint 1) 동안 포토 다이오드(PD)가 포화될 정도로 빛의 세기가 충분히 강하다고 가정되었다. 다만, 이는 예시적인 것으로 이해되어야 할 것이다. 이하의 도 10 및 도 11 내지 도 14에서는 도 3 및 도 4 내지 도 9와는 달리 빛의 세기가 약한 경우에 도 2의 픽셀 회로(110)의 동작이 자세히 설명될 것이다.
도 10 및 도 11 내지 도 14은 본 발명의 기술적 사상의 다른 실시 예에 따른 도 2의 픽셀 회로(110)의 동작을 설명하기 위한 도면이다. 구체적으로, 도 10는 제 1 및 제 2 축적 시간(Tint 1, Tint 2) 동안에 포토 다이오드(PD, 도 2 참조)에 축적된 광전자의 수를 보여준다. 도 11 내지 도 14은 도 10의 초기 시간(t0) 내지 제 3 시간(t3)에서의 전위 레벨(electric potential level)을 보여준다.
도 3 및 도 4 내지 도 9와 달리, 도 10 및 도 11 내지 도 14에서는 빛의 세기가 약하다고 가정된다. 즉, 제 1 축적 시간(Tint 1) 동안 발생된 광전자에 의하여 포토 다이오드(PD)가 포화(saturation) 되지 않는다고 가정된다. 또한, 제 2 축적 시간(Tint 2) 동안 발생된 광전자에 의하여 포토 다이오드(PD)가 포화(saturation) 되지 않는다고 가정된다.
도 10 및 도 11를 참조하면, 초기 시간(t0)에서의 전위 레벨(electric potential level)이 도시되어 있다.
초기 시간(t0)에서의 포토 다이오드(PD)의 전위 레벨은 PD 리셋 전위라고 가정된다. 초기 시간(t0)에서의 부유 확산(FD) 노드의 전위 레벨은 FD 리셋 전위라고 가정된다. 초기 시간(t0)에서의 전달 신호(TX)의 전위 레벨은 전달 조정 전위(Transfer Adjusting electric potential)라고 가정된다.
도 10 및 도 12를 참조하면, 제 1 시간(t1)에서 포토 다이오드(PD)에 축적된 광전자의 수 및 각각의 전위 레벨(electric potential level)이 도시되어 있다.
포토 다이오드(PD)에 빛이 조사되면, 포토 다이오드(PD)는 광전자(photon)를 생성한다. 이 경우, 전달 신호(TX)의 전위 레벨은 전달 조정 전위(Transfer Adjusting electric potential)이므로, 제 2 트랜지스터(M2, 도 2 참조)는 완전히 턴 온(turn on) 되지 않는다. 따라서, 생성된 광전자는 포토 다이오드(PD)의 웰(well)에 축적된다. 다시 말하면, 광전자는 포토 다이오드(PD)에 축적된다.
도 10 및 도 13를 참조하면, 제 2 시간(t2)에서 포토 다이오드(PD)에 축적된 광전자의 수 및 각각의 전위 레벨(electric potential level)이 도시되어 있다. 포토 다이오드(PD)에 조사되는 빛이 약하기 때문에, 초기 시간(t0) 내지 제 2 시간(t1) 동안 생성된 광전자에 의하여, 포토 다이오드(PD)는 포화(saturation) 되지 않는다. 즉, 제 1 축적 시간(Tint 1) 동안 생성된 광전자에 의하여, 포토 다이오드(PD)는 포화 되지 않는다.
한편, 제 2 시간(t2)에서, 전달 신호(TX)의 전위 레벨은 전달 전위 레벨(Transfer electric potential level)에서 접지 전위로 상승한다. 따라서, 제 2 트랜지스터(M2)는 완전히 턴 오프(turn off) 된다. 따라서, 광전자를 축적할 수 있는 포토 다이오드(PD)의 전하 축적 용량이 증대된다. 이 경우, 선택 신호(RST)의 전위 레벨도 접지 전위로 상승한다.
도 10 및 도 14를 참조하면, 제 3 시간(t3)에서 포토 다이오드(PD)에 축적된 광전자의 수 및 각각의 전위 레벨(electric potential level)이 도시되어 있다. 제 2 시간(t2) 내지 제 3 시간(t3) 동안 생성된 광전자는 포토 다이오드(PD)에 축적된다. 즉, 제 2 축적 시간(Tint 2) 동안 생성된 광전자는 포토 다이오드(PD)에 축적된다.
이 경우, 포토 다이오드(PD)에는 제 1 축적 시간(Tint 1) 동안 생성된 광전자들과 제 2 축적 시간(Tint 2) 동안 생성된 광전자들이 모두 축적된다. 따라서, 본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서는 빛의 세기가 약한 경우에도 빛의 세기가 충분히 강한 경우와 마찬가지의 특성을 가질 수 있다.
도 15은 도 2의 픽셀 회로(110)의 동작을 보여주는 타이밍도이다. 구체적으로, 도 15에서는 선택 신호(SEL), 전달 신호(TX), 그리고 리셋 신호(RST)의 전압 레벨에 따른 도 2의 픽셀 회로(110)의 동작이 설명된다. 간략한 설명을 위하여, 제 1 축적 시간(Tint 1)이 제 2 축적 시간(Tint 2)보다 길다고 가정된다.
제 1 축적 시간(Tint 1)에서, 전달 신호(TX)의 전압 레벨은 전달 조정 전압(Transfer Adjusting Voltage)이다. 전달 조정 전압(Transfer Adjusting Voltage)은 제 2 트랜지스터(M2)를 턴 온(turn on)시키기 위한 전달 활성화 전압(Transfer Enable Voltage)보다 낮다. 또한, 전달 조정 전압(Transfer Adjusting Voltage)은 접지 전압(Ground)보다 높다.
이 경우, 제 2 트랜지스터(M2, 도 2 참조)는 완전히 턴 온(trun on)되지 않는다. 따라서, 생성된 광전자는 포토 다이오드(PD)에 축적된다. 제 1 축적 시간(Tint 1)이 제 2 축적 시간(Tint 2)보다 길기 때문에, 포토 다이오드(PD)에는 긴 시간 동안 빛이 조사되었을 때 생성된 광전자들이 축적된다.
한편, 제 1 축적 시간(Tint 1)에서 리셋 신호(RST)의 전압 레벨은 리셋 활성화 전압(Reset Enable Voltage)이다. 따라서, 제 1 축적 시간(Tint 1) 동안 제 1 트랜지스터(M1, 도 2 참조)는 턴 온(turn on) 된다. 따라서, 포토 다이오드(PD)가 포화(saturation) 상태인 경우, 과잉 생성된 광전자들은 제 1 트랜지스터(M1)를 통하여 전원 전압(VDD)으로 방전된다.
제 2 축적 시간(Tint 2)에서, 전달 신호(TX)의 전압 레벨이 전달 조정 전압(Transfer Adjusting Voltage)에서 접지 전압(Ground)으로 천이된다. 즉, 제 2 트랜지스터(M2)는 완전히 턴 온(turn on) 된다.
이 경우, 제 2 트랜지스터(M2)가 완전히 턴 온(turn on) 되었기 때문에, 광전자를 축적할 수 있는 포토 다이오드(PD)의 용량이 증대된다. 따라서, 생성된 광전자는 포토 다이오드(PD)에 축적된다.
제 2 축적 시간(Tint 2)이 제 1 축적 시간(Tint 1)보다 짧기 때문에, 포토 다이오드(PD)에는 짧은 시간 동안 빛을 조사하였을 때 생성된 광전자들이 축적된다. 결국, 포토 다이오드(PD)에는 긴 시간 빛을 조사하였을 때 생성된 광전자들과 짧은 시간 빛을 조사하였을 때 생성된 광전자들이 함께 축적된다.
한편, 제 2 축적 시간(Tint 2)에서 리셋 신호(RST)의 전압 레벨은 접지 전압(Ground)이다. 즉, 제 2 축적 시간(Tint 1) 동안, 제 1 트랜지스터(M1)는 턴 오프(turn off) 된다. 따라서, 포토 다이오드(PD)가 포화(saturation) 상태인 경우, 과잉 생성된 광전자들은 부유 확산(FD, 도 2 참조)에 축적된다.
리셋 시간(Tr)에서, 리셋 신호(RST)의 전압 레벨은 접지 전압(Ground)에서 리셋 활성화 전압(Reset Enable Voltage)으로 천이된다. 즉, 제 1 트랜지스터(M1)는 턴 온(turn on) 된다. 따라서, 부유 확산(FD) 노드의 전압은 전원 전압(VDD)으로 리셋(reset) 된다.
또한, 리셋 시간(Tr)에서, 선택 신호(SEL)의 전압 레벨은 접지 전압(Ground)에서 선택 활성화 전압(Select Enable Voltage)으로 천이된다. 즉, 제 4 트랜지스터(M4, 도 2 참조)는 턴 온(turn on) 된다. 부유 확산(FD) 노드의 전압은 제 3 트랜지스터(M3, 도 2 참조)의 게이트에 전달되기 때문에, 제 4 트랜지스터(M4)는 리셋된 부유 확산(FD) 노드의 전압에 대응하는 전압(Vout)을 출력한다.
감지 시간(Ts)에서, 리셋 신호(RST)의 전압 레벨은 리셋 활성화 전압(Reset Enable Voltage)에서 접지 전압(Ground)으로 천이된다. 즉, 제 1 트랜지스터(M1)는 턴 오프(turn off) 된다. 전달 신호(TX)의 전압 레벨은 접지 전압(Ground)에서 전달 활성화 전압(Transfer Enable Voltage)으로 천이 된다. 즉, 제 2 트랜지스터(M2)는 턴 온(trun on) 된다. 따라서, 제 1 및 제 2 축적 시간(Tint 1, Tint 2) 동안에 포토 다이오드(PD)에 축적된 광전자들은 부유 확산(FD) 노드로 전달된다.
이 경우, 선택 신호(SEL)의 전압 레벨은 선택 활성화 전압(Select Enable Voltage)을 유지한다. 즉, 제 4 트랜지스터(M4)는 턴 온(turn on) 상태를 유지한다. 부유 확산(FD) 노드의 전압은 제 3 트랜지스터(M3)의 게이트에 전달되기 때문에, 제 4 트랜지스터(M4)는 부유 확산(FD) 노드에 전달된 광전자의 전위 레벨에 대응하는 전압(Vout)을 출력한다.
상술한 바와 같이, 제 1 및 제 2 축적 시간(Tint 1, Tint 2) 동안 생성된 광전자들은 포토 다이오드(PD)에 축적된다. 제 1 및 제 2 축적 시간(Tint 1, Tint 2) 동안 생성된 광전자들을 감지함으로써, 본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서는 다이내믹 레인지(Dynamic Range)를 증대시킬 수 있다.
한편, 본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서는 전달 신호(TX)의 전압 레벨을 조절함으로써, 다이내믹 레인지(Dynamic Range)를 조절할 수 있다. 또한, 본 발명의 기술적 사상의 실시 예에 따른 씨모스 이미지 센서는 제 1 축적 시간(Tint 1)과 제 2 축적 시간(Tint 2)의 비율(ratio)을 변경함으로써, 다이내믹 레인지(Dynamic Range)를 조절할 수 있다. 이는 이하의 도 16 및 도 17에서 좀더 자세히 설명될 것이다.
도 16은 전달 신호(TX)의 전압 레벨의 변경에 따른 다이내믹 레인지(Dynamic Range)의 변화를 보여주는 시뮬레이션 결과이다.
도 16을 참조하면, 전달 신호(TX)의 전압 레벨을 변경함으로써 그래프의 기울기(slope)가 변하는 지점을 변경할 수 있고, 따라서 다이내믹 레인지(Dynamic Range)가 변경될 수 있다. 시뮬레이션에서, 제 1 축적 시간(Tint 1)과 제 2 축적 시간(Tint 2)의 비율은 약 7:3으로 설정되었다.
한편, 도 16의 시뮬레이션 결과를 수학식 1 내지 수학식 5로 설명하면 다음과 같다. 수학식 1 및 수학식 2는 제 1 축적 시간(Tint 1)에서 축적된 광전자들(Qo)을 보여준다. 수학식 3 내지 수학식 5는 제 1 축적 시간(Tint 1) 및 제 2 축적 시간(Tint 2)에서 축적된 광전자를(Qo)을 보여준다.
(수학식 1)
Qo = go * Io * Tint 1, go*Io*Tint 1<Ao
(수학식 2)
Qo = Ao, go*Io*Tint 1>Ao
여기서, 빛의 세기(light intensity)는 Io 이며, 광전자 생성율(photogeneration ratio)은 go 라고 가정된다. Ao는 전달 신호(TX)의 전압 레벨이 V1인 상태에서 포토 다이오드(PD)에 포화된 광전자의 수를 의미한다.
(수학식 3)
Qo = go * Io * (Tint 1 + Tint 2), go*Io*Tint 1<Ao
(수학식 4)
Qo = Ao + go* Io * Tint 2, go*Io*Tint 1>Ao&go*Io*(Tint 1+Tint 2)<Bo
(수학식 5)
Qo = Bo, go*Io*(Tint 1+Tint 2)>Bo
여기서, Bo는 전달 신호(TX)가 접지 전압(Ground)일 때 포토 다이오드(PD)에 축적된 광전자의 수를 의미한다.
도 17는 제 1 축적 시간(Tint 1)과 제 2 축적 시간(Tint 2)의 비율의 변경에 따른 다이내믹 레인지(Dynamic Range)의 변화를 보여주는 시뮬레이션 결과이다. 실험의 편의상, 도 17에서는 A0=0.4인 상태에서 실험이 진행되었다.
도 17를 참조하면, 제 1 축적 시간(Tint 1)과 제 2 축적 시간(Tint 2)의 비율을 변경함으로써 그래프의 기울기(slope)가 변하는 지점을 변경할 수 있고, 따라서 다이내믹 레인지(Dynamic Range)가 변경될 수 있다.
한편, 상술한 설명은 예시적인 것으로 이해되어야 할 것이며, 본 발명의 기술적 사상은 이에 한정되지 않음이 이해될 것이다. 예를 들어, 도 3 내지 도 17에서는 제 1 축적 시간(Tint 1)이 제 2 축적 시간(Tint 2)보다 길다고 설명되었다. 이는 예시적인 것으로, 제 2 축적 시간(Tint 2)이 제 1 축적 시간(Tint 1)보다 길게 설정될 수 있을 것이다.
다른 예로, 도 3 내지 도 17에서는 제 2 축적 시간(Tint 2)에 전달 신호(TX)의 전압 레벨은 접지 전압(Ground)인 것으로 설명되었다. 다만 이는 예시적인 것으로, 제 2 축적 시간(Tint 2)에는 전달 조정 전압(Transfer Adjusting Voltage) 보다 낮은 전압이 인가될 수 있을 것이다.
다른 예로, 도 2에서는 4개의 트랜지스터를 갖는 픽셀 회로를 이용하여 본 발명의 기술적 사상이 설명되었다. 다만 이는 예시적인 것으로, 본 발명의 기술적 사상의 3개의 트랜지스터를 갖는 픽셀 회로에도 응용될 수 있을 것이다. 또한, 본 발명의 기술적 사상은 부유 확산(FD) 노드에 커패시터를 갖는 3개 또는 4개의 트랜지스터의 픽셀 회로에도 응용될 수 있을 것이다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 자명하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (21)

  1. 제 1 시간 동안 광 감지소자에서 광전자를 생성하는 단계;
    상기 제 1 시간 보다 짧은 제 2 시간 동안 상기 광 감지소자에서 광전자를 생성하는 단계; 및
    상기 광 감지소자에서 생성된 광전자를 감지하는 단계를 포함하며,
    상기 광 감지소자에 연결된 전달 트랜지스터의 게이트 전압은 상기 제 1 시간 및 제 2 시간 동안 다르게 설정되는 씨모스 이미지 센서의 동작 방법.
  2. 제 1 항에 있어서,
    상기 전달 트랜지스터의 게이트 전압은 상기 제 1 시간 동안 접지 전압보다 높고 상기 전달 트랜지스터를 턴 온 시키는 전압보다 낮은 전달 조정 전압으로 설정되는 씨모스 이미지 센서의 동작 방법.
  3. 제 2 항에 있어서,
    상기 전달 트랜지스터의 게이트 전압은 상기 제 2 시간 동안 상기 전달 조정 전압보다 낮은 전압으로 설정되는 씨모스 이미지 센서의 동작 방법.
  4. 제 3 항에 있어서,
    상기 제 2 시간 동안 상기 전달 게이트 전압은 접지 전압인 것을 특징으로 하는 씨모스 이미지 센서의 동작 방법.
  5. 제 1 항에 있어서,
    상기 제 1 시간 동안 생성된 광전자는 상기 광 감지소자에 축적되는 씨모스 이미지 센서의 동작 방법.
  6. 제 5 항에 있어서,
    상기 제 2 시간 동안 생성된 광전자는 상기 제 1 시간 동안 생성된 광전자가 축적된 상기 광 감지소자에 축적되는 씨모스 이미지 센서의 동작 방법.
  7. 제 1 항에 있어서,
    상기 전달 트랜지스터의 소스 및 드레인은 각각 상기 광 감지소자 및 부유 확산 노드에 연결되며,
    상기 광 감지소자에서 생성된 광전자를 감지하는 단계는
    상기 부유 확산 노드를 전원 전압으로 리셋하는 단계; 및
    상기 제 1 및 제 2 시간 동안 생성된 광전자를 상기 부유 확산 노드에 전달하는 단계를 포함하는 씨모스 이미지 센서의 동작 방법.
  8. 씨모스 이미지 센서의 동작 방법에 있어서:
    상기 씨모스 이미지 센서는
    광 감지소자; 및
    상기 광 감지소자 및 부유 확산 노드 사이에 전하 통로를 형성하는 전달 트랜지스터를 포함하며,
    상기 광 감지소자에서 광전자가 생성되는 동안에 상기 전달 트랜지스터의 게이트 전압 레벨은 변경되는 씨모스 이미지 센서의 동작 방법.
  9. 제 8 항에 있어서,
    상기 전달 트랜지스터의 게이트 전압 레벨은
    상기 광 감지소자에서 광전자가 생성되는 동안에 제 1 전압에서 상기 제 1 전압보다 낮은 제 2 전압으로 변경되는 씨모스 이미지 센서의 동작 방법.
  10. 제 9 항에 있어서,
    상기 제 1 전압은 상기 전달 트랜지스터를 턴 온 시키는 전압보다 낮고 접지 전압보다 높은 것을 특징으로 하는 씨모스 이미지 센서의 동작 방법.
  11. 제 10 항에 있어서,
    상기 제 2 전압은 접지 전압인 것을 특징으로 하는 씨모스 이미지 센서의 동작 방법.
  12. 제 9 항에 있어서,
    상기 제 1 전압은 제 1 시간 동안 상기 전달 트랜지스터의 게이트에 인가되며, 상기 제 2 전압은 상기 제 1 시간 보다 짧은 제 2 시간 동안 상기 전달 트랜지스터의 게이트에 인가되는 씨모스 이미지 센서의 동작 방법.
  13. 제 12 항에 있어서,
    상기 제 1 및 제 2 시간 동안 생성된 광전자는 상기 광 감지소자에 축적되는 씨모스 이미지 센서의 동작 방법.
  14. 제 13 항에 있어서,
    상기 제 1 및 제 2 시간 동안 상기 광 감지소자에 축적된 광전자는 상기 부유 확산 노드에 전달되는 씨모스 이미지 센서의 동작 방법
  15. 제 1 및 제 2 시간 동안에 광전자를 생성하는 광 감지소자; 및
    전달 신호에 응답하여, 상기 광 감지소자 및 부유 확산 노드 사이에 전하 통로를 형성하는 전달 트랜지스터를 포함하며,
    상기 전달 신호의 전압 레벨은 상기 제 1 및 제 2 시간 동안 각각 다르게 설정되는 씨모스 이미지 센서.
  16. 제 15 항에 있어서,
    상기 전달 신호의 전압 레벨은
    상기 제 1 시간 동안 상기 전달 트랜지스터를 턴 온 시키는 전압보다 낮고 접지 전압보다 높은 제 1 전압이며, 상기 제 2 시간 동안 상기 제 1 전압보다 낮은 제 2 전압인 씨모스 이미지 센서.
  17. 제 16 항에 있어서,
    상기 제 1 시간은 상기 제 2 시간에 비하여 긴 것을 특징으로 하는 씨모스 이미지 센서.
  18. 제 15 항에 있어서,
    상기 제 1 및 제 2 시간에 생성된 광전자는 상기 광 감지소자의 웰(well)에 축적되는 씨모스 이미지 센서.
  19. 제 1 시간 및 상기 제 1 시간보다 짧은 제 2 시간 동안에 광전자를 생성하는 광 감지소자; 및
    상기 광 감지소자 및 부유 확산 노드 사이에 연결되며, 전달 신호에 응답하여 전하 통로를 형성하는 제 1 트랜지스터를 포함하며,
    상기 부유 확산 노드 및 전원 전압 사이에 연결되며, 리셋 신호에 응답하여 전하 통로를 형성하는 제 2 트랜지스터를 포함하며,
    상기 제 1 시간 동안 상기 전달 신호의 레벨은 상기 제 1 트랜지스터를 턴 온 시키는 전압보다 낮은 전달 조정 전압이고 상기 리셋 신호의 레벨은 상기 제 2 트랜지스터를 턴 온 시키는 리셋 활성화 전압인 씨모스 이미지 센서.
  20. 제 19 항에 있어서,
    상기 제 2 시간 동안 상기 전달 신호의 레벨은 상기 전달 조정 전압보다 낮은 전압인 것을 특징으로 하는 씨모스 이미지 센서.
  21. 제 19 항에 있어서,
    전원 전압에 연결되며, 상기 부유 확산 노드의 전압에 응답하여 전하 통로를 형성하는 제 3 트랜지스터; 및
    상기 제 3 트랜지스터에 연결되며, 선택 신호에 응답하여 전하 통로를 형성하는 제 4 트랜지스터를 포함하며,
    상기 선택 신호는 상기 제 1 및 제 2 시간 동안 접지 전압인 것을 특징으로 하는 씨모스 이미지 센서.
PCT/KR2010/006388 2010-08-12 2010-09-17 씨모스 이미지 센서 및 그것의 동작 방법 Ceased WO2012020884A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/816,313 US9099372B2 (en) 2010-08-12 2010-09-17 Complementary metal oxide semiconductor image sensor and operating method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0077923 2010-08-12
KR1020100077923A KR101475285B1 (ko) 2010-08-12 2010-08-12 씨모스 이미지 센서 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
WO2012020884A1 true WO2012020884A1 (ko) 2012-02-16

Family

ID=45567827

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/006388 Ceased WO2012020884A1 (ko) 2010-08-12 2010-09-17 씨모스 이미지 센서 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US9099372B2 (ko)
KR (1) KR101475285B1 (ko)
WO (1) WO2012020884A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102093343B1 (ko) 2013-10-23 2020-03-25 삼성전자주식회사 이미지 센서 및 이미지 센서를 구동하는 방법
US10580820B2 (en) * 2018-07-16 2020-03-03 Gigajot Technology Inc. High-sensitivity depth sensor with non-avalanche photodetector

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10248035A (ja) * 1997-03-04 1998-09-14 Sony Corp ブルーミング防止構造を備えた固体撮像素子のダイナミックレンジ拡大方法
KR20040031626A (ko) * 2002-10-04 2004-04-13 소니 가부시끼 가이샤 고체 촬상 소자 및 이의 구동 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265364B1 (ko) 1998-06-27 2000-09-15 김영환 넓은 동적 범위를 갖는 씨모스 이미지 센서
US7432540B2 (en) 2005-08-01 2008-10-07 Micron Technology, Inc. Dual conversion gain gate and capacitor combination
KR100765252B1 (ko) 2005-12-19 2007-10-09 엠텍비젼 주식회사 이미지 센서의 다이내믹 레인지를 넓히는 장치 및 방법
KR20080041912A (ko) 2006-11-08 2008-05-14 삼성전자주식회사 감도 제어가 가능한 씨모스 이미지 센서의 픽셀 회로
KR100830583B1 (ko) 2006-11-13 2008-05-22 삼성전자주식회사 듀얼 캡쳐가 가능한 씨모스 이미지 센서의 픽셀 회로 및그것의 구조
JP5569298B2 (ja) * 2010-09-28 2014-08-13 ソニー株式会社 画像処理装置、画像処理方法及びプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10248035A (ja) * 1997-03-04 1998-09-14 Sony Corp ブルーミング防止構造を備えた固体撮像素子のダイナミックレンジ拡大方法
KR20040031626A (ko) * 2002-10-04 2004-04-13 소니 가부시끼 가이샤 고체 촬상 소자 및 이의 구동 방법

Also Published As

Publication number Publication date
KR101475285B1 (ko) 2014-12-23
KR20120015650A (ko) 2012-02-22
US9099372B2 (en) 2015-08-04
US20130168533A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
US10368019B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
KR101584098B1 (ko) 플로팅 확산영역을 부스팅하는 부스팅 커패시터를 구비하는 단위 픽셀, 상기 픽셀을 구비하는 픽셀어레이 및 상기 픽셀어레이를 구비하는 광 감지소자
WO2010107200A2 (ko) 넓은 동적범위를 갖는 씨모스 이미지 센서 및 그 센싱 방법
US10638067B2 (en) Solid state image sensor and image-capturing device
KR20200072805A (ko) 이미지 센서 및 이의 구동 방법
US8023011B2 (en) Circuit and method of detecting saturation level of image sensor and image sensor including saturation level detecting circuit
JP2011205512A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2016204371A1 (en) Photographing apparatus for preventing light leakage and image sensor thereof
US12069390B2 (en) Pixel array and devices including the same
KR20110025376A (ko) 다중 플로팅 확산 영역을 갖는 단위 픽셀 및 이를 포함한 이미지 센서
WO2013089370A1 (en) Image pickup apparatus, method of performing image compensation, and computer readable recording medium
WO2015046735A1 (ko) 깊이 정보를 생성하는 이미지 센서
WO2012047057A2 (ko) 넓은 동적범위를 갖는 씨모스 이미지 센서 및 이미지 센싱 방법
KR101248436B1 (ko) 광역 동적범위를 가지는 이미지 센서의 화소 회로 및 그 구동 방법
KR20200029328A (ko) Cis 픽셀 및 dvs 픽셀을 포함하는 이미지 센서
WO2018151498A1 (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
KR20170104047A (ko) 이미지 센서
WO2014192989A1 (ko) 고감도 cmos 영상 센서 장치
WO2012020884A1 (ko) 씨모스 이미지 센서 및 그것의 동작 방법
KR20090062507A (ko) 시간기반 씨모스 이미지 센서와 그 리셋 방법 및 이를포함하는 구동 방법
CN119603573A (zh) 图像感测设备
KR20180007716A (ko) 픽셀 신호 리드아웃 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서
WO2018151497A1 (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서
WO2024123095A1 (ko) 이미지 센서
US20200014873A1 (en) Solid-state imaging device, and camera system using same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10855951

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13816313

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10855951

Country of ref document: EP

Kind code of ref document: A1