WO2012007558A1 - Verfahren und anordnung zur ansteuerung von power-mos-transistoren - Google Patents

Verfahren und anordnung zur ansteuerung von power-mos-transistoren Download PDF

Info

Publication number
WO2012007558A1
WO2012007558A1 PCT/EP2011/062092 EP2011062092W WO2012007558A1 WO 2012007558 A1 WO2012007558 A1 WO 2012007558A1 EP 2011062092 W EP2011062092 W EP 2011062092W WO 2012007558 A1 WO2012007558 A1 WO 2012007558A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
transistor
voltage
current
source
Prior art date
Application number
PCT/EP2011/062092
Other languages
English (en)
French (fr)
Inventor
Erhard Muesch
Original Assignee
Zentrum Mikroelektronik Dresden Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zentrum Mikroelektronik Dresden Ag filed Critical Zentrum Mikroelektronik Dresden Ag
Priority to JP2013519106A priority Critical patent/JP2013532466A/ja
Priority to KR1020137003530A priority patent/KR20130041941A/ko
Publication of WO2012007558A1 publication Critical patent/WO2012007558A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load

Definitions

  • the invention relates to a method for driving power MOS transistors, in which the power MOS transistor, which is arranged in series with a load, is driven by a control voltage at the gate terminal. This method realizes PWM control of an ohmic-inductive load by means of power MOS transistors.
  • the invention also relates to an arrangement for driving power MOS transistors, in which a MOS transistor with its drain terminal with a
  • a source terminal of the transistor is connected to a cathode terminal of a diode and a first terminal of a resistive load, an anode terminal of the diode and a second terminal of a resistive load with a potential Gnd are connected.
  • the arrangement according to the invention as well as the method are not limited to a high-side transistor, but analogously applicable to a low-side transistor.
  • parasitic resonances can be excited by the current commutation.
  • This EMC radiation can be other functional components of the same or other devices and cause malfunctions in these.
  • P M drive is well known in the art.
  • a patent of the company HKR to avoid high-frequency EM radiation is known, with a
  • a disadvantage of this prior art is that there must be a detection of the zero crossing of the source voltage of the MOS transistor, which is expensive and, for example, by the temperature dependence of the
  • the invention is therefore based on the object
  • the object is achieved in terms of the method in that the transistor is switched off with a linearly decreasing and for switching on with a linearly rising control voltage V gs , which is connected between the gate terminal and a source terminal of the transistor
  • the switching MOS transistor is driven with a defined voltage waveform of the gate-source voltage. For this purpose, a linearly decreasing voltage V gs for turning off the transistor 1, as well as a linearly increasing voltage V gs to turn on the transistor 1 is generated.
  • the invention offers the advantage that, due to the voltage control at the gate, a very fast switching edge results at the inductive load, while the current commutation is automatically slowed down.
  • Discharge current, the switching edge on the load and the current commutation can be independent in many areas
  • Voltage Ci of the diode 4 is determined and "held.”
  • the capacitance Ci is further discharged and the current in the load circuit commutated by the transistor 1 to the diode 4, wherein the
  • Voltage edge on the capacitor Ci depends, which acts on the amplifier Vi to the voltage V gs .
  • the linearly increasing or decreasing control voltage V gs is controlled in its steepness.
  • the linearly increasing or decreasing control voltage V gs can be regulated in its steepness.
  • the linearly increasing or decreasing control voltage V gs can be regulated in its steepness.
  • Amplifier Vi additional power sources, which the currents I 2 and I 3 generate, be switched on individually or together.
  • the supply lines means that a second current source for the current I 2 between the operating voltage and the operating voltage terminal of the amplifier V x is interposed.
  • the third is
  • Times t 0 and t x is generated with a first slope and between the times t x and t 2 with a second, compared to the first transconductance smaller, slope.
  • the time t 0 represents the earliest and the time t 2 represents the latest time in a time course.
  • a further embodiment of the method provides to shorten the reaction time of the transistor to a switching command.
  • the gate-source voltage V GS is first rapidly reduced by the time of the switching command t 0 , until a significant reaction at the source output of the
  • Transistor 1 is recognizable. From this detected
  • Time tl is closed a control loop and the gate-source voltage V GS according to a predetermined voltage edge until the time t2 further reduced.
  • the object is the arrangement side in that a gate terminal of the MOS transistor is connected to an output of an impedance converter, that a non-inverting input of the impedance converter is connected to a first terminal of a capacitor C and a first terminal of a first current source I that a second terminal of the capacitor Ci with the
  • Source terminal of the transistor (1) is connected and that a second terminal of the first current source I is connected via a switch Si to the potential Gnd.
  • the gate terminal of the MOS transistor is connected to the output of an impedance converter. Between the non-inverting input of the impedance converter and the source terminal of the transistor 1 is a capacitance and between this input and the
  • Gnd is an on and off switchable
  • Constant current source arranged. When the constant current source is switched on, this generates a constant current I, with which the capacity is discharged.
  • the described connection of the power source to ground applies only to the falling edge, for the rising edge, the power source must be made from the supply for the gate driver, which can - in the high-side case - be a charge pump voltage or a bootstrap voltage , in principle, a separately supplied from the outside voltage. In any case, this is higher than the drain voltage of the transistor when it is turned on.
  • Ground terminal of the amplifier Vx and the potential Gnd is arranged.
  • the current flowing at the output of the impedance converter and thus the gate-source voltage V gs can be influenced in a targeted manner.
  • a fourth current source I 4 is arranged and that a second terminal of the
  • Switching means is connected to the potential Gnd.
  • a comparator and a further constant current source for the current I 4 are switched on and off. The connection and disconnection of this constant current source is by the switching means S 2
  • the operating voltage potential at the first input of the comparator i does not necessarily lie at a smaller potential deviating therefrom.
  • the goal is to first reduce the gate voltage of the transistor 1 quickly, until a significant reaction at the source potential is detected, in order then to go into the "slower" edge.
  • Fig. 1 shows a circuit arrangement for controlling a resistive-inductive load
  • Fig. La a particular embodiment of the arrangement according to
  • FIG. 1 A first figure.
  • FIG. 1b shows a further particular embodiment of the arrangement according to FIG. 1, FIG.
  • Fig. 2 shows two diagrams of voltage
  • Fig. 3 in the two diagrams of the voltage and current waveforms over time t in a low phase of the PWM signal with the interference
  • Fig. 4 shows two diagrams of voltage
  • FIG. 1 shows an arrangement in which a high-side n-channel MOSFET T 1 switches an ohmic-inductive load 2 against an operating voltage VB 4.
  • the gate potential of the transistor 1 is raised above the operating voltage VB 3, so that the transistor 1 with its on-resistance R d s, on is in series with the load 2.
  • the voltage drop across the transistor 1 is given in this state by
  • a second transistor is used, ie in an inverter or half-bridge circuit.
  • first one transistor 1 is turned off before the other is turned on. For a short time then the load current flows through the reverse diode of one of the two
  • the power loss is in the
  • the linearly rising or falling control voltage V gs can be regulated in its transconductance by means of one or two switched current sources arranged in the supply voltage lines of the amplifier Vi, as shown in FIG. 1a, which generate the currents I 2 and I 3 .
  • each of these current sources can be bridged by means of a switch, not shown in the figure, and thus a direct connection between the respective pin of the amplifier Vi and the associated one
  • Constant current sources can be set once to the respective application or by means of a corresponding one
  • Control unit be run controllable.
  • FIG. 1b shows another embodiment of the invention
  • the discharge current is made much higher by the connection of I 4 .
  • This increase can also be limited again by means of the same current limitation of the
  • the additional current source I 4 is effective until a significant voltage difference between the drain and source has set at the transistor 1, for example two volts.
  • This one is in the range of voltage switching edge, and the additional current source I 4 is turned off, whereby the gate-source voltage in the sequence then with the predetermined
  • the time at which the freewheeling diode takes over the current is detected by the fact that the limiting current source in the operational amplifier comes to saturation, i. the voltage drop across the
  • the gate of the transistor 1 can be discharged quickly to zero.
  • the gate voltage up to this voltage value after the expiration of the time or reduction in the predetermined
  • FIG. 2 shows a typical profile of the voltages and currents when the high-side MOSFET 1 is switched off
  • Gate capacitance of transistor 1 (gate-source + gate-drain).
  • the time for commutation of the load current from the transistor 1 to the diode 5 corresponds to a good approximation of the time to reach the transistor threshold voltage V th .
  • the current flow corresponds to the approximately square
  • Rate of current change dl / dt can easily excite parasitic resonances resulting from the gate capacitance of transistor 1 and inevitable inductances of the structure. This leads to the known high-frequency
  • FIG. 3 illustrates by way of example such a signal curve in the low phase of a PWM signal with the occurring disturbances.
  • FIG. 4 shows the switching process with a constant gate-source voltage ramp according to the present invention.
  • the auxiliary lines shown indicate equivalence points of both switching operations.
  • the voltage edge at the load 2 is much steeper, the commutation of the load current from the transistor 1 to the diode 4 is much slower.
  • the gate-source edge is set so that it does not come just to excite parasitic resonances.
  • the voltage edge at the load 2 is in this type of driving by the edge steepness of the gate-source voltage and the differential output conductance of
  • Transistor 1 in the saturation region determined. It is therefore not independent of the speed of the
  • the steepness of the rising and falling edges can be designed the same or different by appropriate dimensioning of the current limit.
  • MOSFET Reference List Switching Transistor

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren sowie eine Anordnung zur Ansteuerung von Power -MOS -Transistoren anzugeben, wobei die bei einer üblichen PWM -Ansteuerung auftretenden hochfrequenten EMV-Abstrahlungen verringert werden. Die Aufgabe wird verfahrensseitig dadurch gelöst, dass der Transistor (1) zum Ausschalten mit einer linear fallenden und zum Einschalten mit einer linear ansteigenden Steuerspannung (Vgs), welche zwischen dem Gate-nschluss (Vg) und einem Source -Anschluss (Vs) des Transisitors anliegt, angesteuert wird.

Description

Verfahren und Anordnung zur Ansteuerung von Power-MOS-
Transistoren
Die Erfindung betrifft ein Verfahren zur Ansteuerung von Power-MOS-Transistoren, bei welchem der Power-MOS- Transistor, welcher in Reihe mit einer Last angeordnet wird, durch eine SteuerSpannung am Gate-Anschluss angesteuert wird. Mit diesem Verfahren wird eine PWM-Ansteuerung einer ohmsch- induktiven Last mittels Power-MOS-Transistoren realisiert . Die Erfindung betrifft auch eine Anordnung zur Ansteuerung von Power-MOS-Transistoren, bei welcher ein MOS-Transistor mit seinem Drain-Anschluss mit einem
Betriebsspannungspotenzial verbunden ist, ein Source- Anschluss des Transistors mit einem Kathodenanschluss einer Diode sowie einem ersten Anschluss einer ohmsch- induktiven Last verbunden ist, ein Anodenanschluss der Diode sowie ein zweiter Anschluss einer ohmsch- induktiven Last mit einem Potenzial Gnd verbunden sind.
Die erfindungsgemäße Anordnung sowie auch das Verfahren sind nicht auf einen high-side Transistor beschränkt, sondern analog auf einen low-side Transistor anwendbar.
Bei einer üblichen PWM-Ansteuerung (Pulsweitenmodulation) treten, bedingt durch die sehr schnelle Stromkommutierung vom Transistor auf den Freilaufpfad und umgekehrt,
erhebliche hochfrequente EMV-Abstrahlungen auf. Insbesondere können durch die Stromkommutierung parasitäre Resonanzen angeregt werden.
Diese EMV-Abstrahlung kann andere funktionale Baugruppen des gleichen oder anderer Geräte stören und Fehlfunktionen in diesen verursachen. Bei der Zulassung von Geräten zum
Betrieb und Verkauf sind oft Grenzwerte bezüglich der EMV- Abstrahlung zu beachten. Somit besteht die Notwendigkeit, EMV-Abstrahlung zu reduzieren.
P M-Ansteuerung ist allgemein bekannter Stand der Technik. Beispielsweise ist ein Patent der Firma HKR zur Vermeidung hochfrequenter EM -Abstrahlung bekannt, mit einer
Ansteuerung von Power-MOS -Transistoren, basierend auf einer von der Source- Spannung des Schalttransistors abhängigen Steuerung des Gate-Stroms.
Ein Nachteil dieses Standes der Technik besteht darin, dass eine Detektion des Nulldurchgangs der Source -Spannung des MOS-Transistors erfolgen muss, welcher aufwändig ist und beispielsweise durch die Temperaturabhängigkeit der
Flussspannung der Diode beeinflusst wird.
Der Erfindung liegt somit die Aufgabe zugrunde, ein
Verfahren sowie eine Anordnung zur Ansteuerung von Power- MOS-Transistoren anzugeben, wobei die bei einer üblichen PWM-Ansteuerung auftretenden hochfrequenten EMV- Abstrahlungen verringert werden.
Gemäß der Erfindung wird die Aufgabe verfahrensseitig dadurch gelöst, dass der Transistor zum Ausschalten mit einer linear fallenden und zum Einschalten mit einer linear ansteigenden Steuerspannung Vgs, welche zwischen dem Gate- Anschluss und einem Source-Anschluss des Transistors
anliegt, angesteuert wird.
Erfindungsgemäß wird das technische Problem dadurch gelöst, dass der schaltende MOS-Transistor mit einem definierten Spannungsverlauf der Gate-Source Spannung angesteuert wird. Hierzu wird eine linear fallende Spannung Vgs zum Ausschalten des Transistors 1, sowie eine linear ansteigende Spannung Vgs zum Einschalten des Transistors 1 erzeugt.
Die Erfindung bietet den Vorteil, dass sich aufgrund der Spannungssteuerung am Gate eine sehr schnelle Schaltflanke an der induktiven Last ergibt, während die Stromkommutierung automatisch verlangsamt wird. Durch Kombination einer Gate- Spannungsflanke mit einer Begrenzung des Gate -Lade- bzw.
Entladestroms lassen sich die Schaltflanke an der Last und die Stromkommutierung in weiten Bereichen unabhängig
voneinander einstellen.
Mit einer Schaltflanke des PWM-Signals zum Ausschalten des Transistors 1 wird der Schalter Sl in der Figur 1
geschlossen und die Kapazität d mit einem Konstantstrom I der Konstantstomquelle entladen. Das Sourcepotenzial des Transistors 1 sinkt. Diese Spannungsänderung wird über die Kapazität Ci auf den nichtinvertierenden Eingang des
Verstärkers Vi übertragen. Die Entladung der Kapazität Cx führt zu einer entsprechenden Änderung im Spannungsverlauf der Spannung VGS des Transistors 1, siehe fallende Planke der Spannung Vgs in der Figur 4. Die Freilaufdiode 4 wird leitend und das Sourcepotential des Transistors 1 durch die
Flussspannung der Diode 4 bestimmt und „festgehalten". Die Kapazität Ci wird weiter entladen und der Strom im Lastkreis kommutiert vom Transistor 1 auf die Diode 4, wobei die
Geschwindigkeit der der Kommutierung von der erzeugten
Spannungsflanke am Kondensator Ci abhängt, welche sich über den Verstärkers Vi auf die Spannung Vgs auswirkt.
In einer Ausgestaltung der Erfindung ist vorgesehen, dass die linear ansteigende oder abfallende SteuerSpannung Vgs in ihrer Steilheit geregelt wird.
Erfindungsgemäß kann die linear ansteigende oder abfallende SteuerSpannung Vgs in ihrer Steilheit geregelt werden. Hierzu können beispielsweise in den Versorgungsleitungen des
Verstärkers Vi zusätzliche Stromquellen, welche die Ströme I2 und I3 generieren, einzeln oder gemeinsam zugeschaltet werden. In den Versorgungsleitungen meint, dass eine zweite Stromquelle für den Strom I2 zwischen der Betriebsspannung und dem Betriebsspannungsanschluss des Verstärkers Vx zwischengeschaltet ist. Analog hierzu ist die dritte
Stromquelle zwischen dem Masseanschluss des Verstärkers Vi und dem Masse-Potenzial zwischengeschaltet.
In einer weiteren Ausgestaltung des Verfahrens ist
vorgesehen, dass die linear ansteigende oder abfallende Steuerspannung Vgs in einem Zeitabschnitt zwischen den
Zeitpunkten t0 und tx mit einer ersten Steilheit und zwischen den Zeitpunkten tx und t2 mit einer zweiten, gegenüber der ersten Steilheit kleineren, Steilheit erzeugt wird. Hierbei stellt der Zeitpunkt t0 den frühesten und der Zeitpunkt t2 den spätesten Zeitpunkt in einem Zeitverlauf dar.
Eine weitere Ausgestaltung des Verfahrens sieht vor, die Reaktionszeit des Transistors auf einen Schaltbefehl zu verkürzen. Dazu wird die Gate -Source- Spannung VGS mit dem Zeitpunkt des Schaltbefehls t0 zunächst schnell verringert, bis eine nennenswerte Reaktion am Source -Ausgang des
Transistors 1 erkennbar ist. Ab diesem detektierten
Zeitpunkt tl wird eine Regelschleife geschlossen und die Gate -Source -Spannung VGS entsprechend einer vorgegebenen Spannnungsflanke bis zum Erreichen des Zeitpunktes t2 weiter verringert.
Zur konkreten Umsetzung dieses Verfahrensteiles ist es sinnvoll, den Operationsverstärkers mit einer Begrenzung des positiven und negativen Ausgangsstroms zu versehen, beim Einsatz der Strombegrenzung wird die Spannungsflanke am Kondensator Cl reduziert. Dies erfolgt dergestalt, dass die Geschwindigkeit der Spannungsänderung am Kondensator und am Gate des Transistors gleich bleibt.
Gemäß der Erfindung wird die Aufgabe anordnungsseitig dadurch gelöst, dass ein Gate-Anschluss des MOS-Transistors mit einem Ausgang eines Impedanzwandlers verbunden ist, dass ein nichtinvertierender Eingang des Impedanzwandlers mit einem ersten Anschluss eines Kondensators C sowie einem ersten Anschluss einer ersten Stromquelle I verbunden ist, dass ein zweiter Anschluss des Kondensators Ci mit dem
Source-Anschluss des Transistors (1) verbunden ist und dass ein zweiter Anschluss der ersten Stromquelle I über einen Schalter Si mit dem Potential Gnd verbunden ist . Zur Erzeugung der erfindungsgemäßen linear fallenden oder linear ansteigenden Steuerspannung Vgs ist der Gate-Anschluss des MOS-Transistors mit dem Ausgang eines Impedanzwandlers verbunden. Zwischen dem nichtinvertierenden Eingang des Impedanzwandlers und dem Source-Anschluss des Transistors 1 ist eine Kapazität und zwischen diesem Eingang und dem
Potential Gnd ist eine zu- und abschaltbare
Konstantstromquelle angeordnet. Wenn die Konstantstromquelle zugeschaltet ist, erzeugt diese einen konstanten Strom I, mit welchem die Kapazität entladen wird. Die beschriebene Verbindung der Stromquelle nach Masse gilt nur für die fallende Flanke, für die steigende Flanke muss die Stromquelle aus der Versorgung für den Gate-Treiber erfolgen, das kann - im high-side Fall - eine Charge-Pump Spannung oder eine Bootstrap Spannung sein, prinzipiell auch eine separat von außen zugeführte Spannung. Auf jeden Fall ist diese höher als die Drain-Spannung des Transistors, wenn dieser eingeschaltet ist.
In einer Ausführung der Erfindung ist vorgesehen, dass eine zweite Stromquelle I2 zwischen dem Betriebsspannungsanschluss des Verstärkers Vx und dem Betriebsspannungspotential
und/oder eine dritte Stromquelle I3 zwischen dem
Masseanschluss des Verstärkers Vx und dem Potential Gnd angeordnet ist. Durch ein Zu- oder Abschalten einer oder beider Stromquellen zur Erzeugung der Ströme I2 und I3 kann der am Ausgang des Impedanzwandlers fließende Strom und somit die Gate-Source- Spannung Vgs gezielt beeinflusst werden. In einer weiteren Ausführung ist vorgesehen, dass ein erster Eingang eines Komparators mit dem Betriebsspannungspotenzial und ein zweiter Eingang des Komparators mit dem ersten
Anschluss einer ohmsch- induktiven Last verbunden ist, dass der Ausgang des Komparators mit einem Steuereingang eines Schaltmittels S2 verbunden ist, dass zwischen dem
nichtinvertierenden Eingang des ImpedanzWandlers und einem ersten Anschluss des Schaltmittels eine vierte Stromquelle I4 angeordnet ist und dass ein zweiter Anschluss des
Schaltmittels mit dem Potential Gnd verbunden ist. Um die Verzögerungszeit zwischen einer Schaltflanke oder einem Schaltbefehl im Zeitpunkt t0 und einer Reaktion am Ausgang des Transistors zu verringern, sind ein Komparator und eine weitere zu- und abschaltbare Konstantstromquelle für den Strom I4 angeordnet. Das Zu- und Abschalten dieser Konstantstromquelle wird durch das Schaltmittel S2
realisiert. Dieses kann unmittelbar mit Eintreffen des
Schaltbefehls im Zeitpunkt tO zugeschaltet werden und
bewirkt eine schnellere Entladung der Kapazität Ci.
In einer praktischen Ausführung liegt am ersten Eingang des Komparators i nicht unbedingt das BetriebsSpannungspotenzial an sonder ein davon abweichendes kleineres Potenzial. Ziel ist es, die Gate-Spannung des Transistors 1 zunächst schnell zu verringern, bis eine nennenswerte Reaktion am Source- Potenzial erkannt wird, um dann in die "langsamere" Flanke überzugehen.
Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels näher erläutert werden. In den zugehörigen Zeichnungen zeigt
Fig. 1 eine Schaltungsanordnung zur Ansteuerung einer ohmsch- induktiven Last, Fig. la eine besondere Ausgestaltung der Anordnung nach
Figur 1,
Fig. lb eine weitere besondere Ausgestaltung der Anordnung nach Figur 1,
Fig. 2 zwei Diagrammdarstellungen der Spannungs- und
Stromverläufe über die Zeit t beim Ausschalten eines MOSFET mit einem konstanten Gate-Strom,
Fig. 3 in der zwei Diagrammdarstellungen der Spannungsund Stromverläufe über die Zeit t in einer Low- Phase des PWM-Signals mit den auftretenden Störungen und
Fig. 4 zwei Diagrammdarstellungen der Spannungs- und
Stromverläufe über die Zeit t bei einer
erfindungsgemäßen Ansteuerung mittels einer
gesteuerten Gate-Source-Spannungsrampe . In Figur 1 ist eine Anordnung dargestellt, bei der ein high- side-n-Kanal-MOSFET T 1 eine ohmsch-induktive Last 2 gegen eine Betriebsspannung VB 4 schaltet. Dazu wird das Gate- Potenzial des Transistors 1 über die Betriebsspannung VB 3 angehoben, so dass der Transistor 1 mit seinem On-Widerstand Rds , on in Reihe mit der Last 2 liegt. Der Spannungsabfall am Transistor 1 ist in diesem Zustand gegeben durch
Vds = I x Rds , on mit I als Laststrom. Seine Verlustleistung beträgt Pdiss = I2 x Rds , on -
Nach dem Ausschalten des Transistors 1 fließt der Strom, bedingt durch den induktiven Anteil der Last 2, weiter über die Freilaufdiode D 4 und klingt näherungsweise, bei einer Vernachlässigung der Dioden-Flussspannung UF, mit der
Zeitkonstanten L/R ab.
Die dargestellte Anordnung mit einem high-side-n-Kanal- Transistor 1 und einer Last 2, die mit Masse (Gnd, Ground) 5 verbunden ist, stellt lediglich einen Sonderfall dar. Ebenso gelten die nachfolgend beschriebenen Situationen für p- Kanal-Transistoren, low-side-Schalter und Lasten, die mit beliebigen Bezugspotenzialen verbunden sind. Im Einzelfall können sich die Vorzeichen von Spannungen und/oder Strömen umkehren, die wesentlichen Zusammenhänge zwischen
Spannungsflanken und Stromkommutierung sind aber allgemein gültig .
Gleiches gilt auch, wenn statt der Freilaufdiode 4 ein zweiter Transistor eingesetzt wird, also in einer Inverter- oder Halbbrückenschaltung. Zur Vermeidung von Querströmen während der Schaltvorgänge wird in einer solchen Anordnung zunächst ein Transistor 1 ausgeschaltet, bevor der andere eingeschaltet wird. Für eine kurze Zeit fließt dann der Laststrom über die Reverse-Diode eines der beiden
Transistoren (abhängig von der Stromrichtung) bzw. über eine parallel geschaltete externe Diode.
Während der Schaltflanken ist die Verlustleistung im
Transistor bedeutend höher als im statischen eingeschalteten Zustand. Unterstellt man eine lineare Schaltflanke, so beträgt die mittlere Schalt-Verlustleistung angenähert
Pdiss,sw « K VB x I.
Bei einer PWM-Ansteuerung der Last tritt dieser Zustand zweimal pro PWM-Periode auf, und zwar jeweils für die Zeiten tr und tf der steigenden und fallenden Flanken. Die gesamte dynamische Verlustleistung beträgt damit
Pdiss,dyn = A (tr + tf) X fpwM X VB X I , ist also proportional zu (tr + tf) . Man versucht daher, die Schaltflanken möglichst kurz zu machen.
Erfindungsgemäß kann die linear ansteigende oder abfallende Steuerspannung Vgs in ihrer Steilheit mittels einer oder zweier in den Versorgungsspannungsleitungen des Verstärkers Vi angeordneten zugeschalteten Stromquellen, wie in der Figur la dargestellt, welche die Ströme I2 und I3 generieren, geregelt werden. Optional kann jede dieser Stromquellen mittels eines, in der Figur nicht dargestellten, Schalters überbrückt und somit eine direkte Verbindung zwischen dem jeweiligen Pin des Verstärkers Vi und dem zugehörigen
Potenzial der Masse oder der Betriebsspannung hergestellt werden .
Mittels dieser Ströme I2 und I3 kann die Steilheit oder die Änderungsgeschwindigkeit der Spannung VGS des Transistors 1 eingestellt werden. Hierbei können diese
Konstantstromquellen einmalig auf die jeweilige Applikation einstellbar oder mittels einer entsprechenden
Ansteuereinheit steuerbar ausgeführt werden.
Die Figur lb zeigt eine weitere Ausführung der
erfindungsgemäßen Anordnung. Mittels dieser wird eine
Verkürzung der Verzögerungszeit zwischen einer Schaltflanke oder einem Schaltbefehl im Zeitpunkt t0 und einer Reaktion am Ausgang des Transistors 1 erreicht.
Beispielsweise kann diese Verkürzung der Reaktionszeit durch eine zusätzliche Stromquelle, welche parallel zur
Stromquelle I geschaltet wird, erreicht werden.
Gemäß dieser Ausführung wird zu Beginn der Schaltflanke (t0) der Entladestrom durch ein Zuschalten von I4 sehr viel höher macht. Diese Erhöhung kann auch wieder begrenzt werden mittels der gleichen Strombegrenzung des
Operationsverstärkers, wie sie zur Figur la beschrieben wurde . Die zusätzliche Stromquelle I4 ist wirksam, solange bis sich eine nennenswerte Spannungsdifferenz zwischen Drain und Source am Transistor 1 eingestellt hat, z.B. zwei Volt.
Damit ist man im Bereich der Spannungsschaltflanke, und die Zusatzstromquelle I4 wird abgeschaltet, wodurch die Gate- Source-Spannung in der Folge dann mit der vorgegebenen
Geschwindigkeit weiter geändert wird.
Beim Ausschalten des Transistors 1 erkennt man den Zeitpunkt der Übernahme des Stroms durch die Freilaufdiode daran, dass die Begrenzungsstromquelle im Operationsverstärker aus der Sättigung kommt, d.h. der Spannungsabfall über der
Stromquelle zusammenbricht. Von diesem Moment an kann man entweder eine vorgegebene Zeit oder einen vorgegebenen
Spannungshub später annehmen, dass die Stromkommutierung auf die Diode vollzogen wurde.
Danach kann das Gate des Transistors 1 schnell entladen werden bis auf null. Beim Wiedereinschalten ist es
vorteilhaft, die Gatespannung bis auf diesen Spannungswert nach Ablauf der Zeit bzw. Reduzierung in die vorgegebene
Spannung vorzuladen und erst von da an mit der vorgegebenen Spannungsflanke weiterzuführen. Dadurch verkürzt sich die Verzögerungszeit vom Befehl des Einschaltens bis zur
Reaktion des Ausganges analog zu der fallenden Flanke. Die Figur 2 zeigt einen typischen Verlauf der Spannungen und Ströme beim Ausschalten des high-side-MOSFETs 1 mit
konstantem Gate-Strom. Der induktive Anteil der Last 2 ist so groß, dass im dargestellten Zeitraum der Laststrom als annähernd konstant angenommen werden kann. Das ist keine notwendige Voraussetzung, sondern vereinfacht nur die
Betrachtung .
Während der fallenden Flanke der Source-Spannung Vs, die gleich der Spannung an der Last 2 ist, führt der Transistor 1 den Laststrom bis zu dem Moment, in dem die Freilaufdiode 4 leitend wird. Dies geschieht, wenn die Lastspannung negativ geworden ist und den Betrag der Diodenflussspannung erreicht hat (ca. - 0,6 V) . Da während der Spannungsflanke der Strom durch den Transistor 1 praktisch konstant bleibt, ändert sich seine Gate -Source- Spannung nur geringfügig, entsprechend dem sehr geringen differentiellen
Ausgangsleitwert des Transistors 1 im Sättigungsbereich. Die Spannungsflanke an der Last 2 wird daher hauptsächlich bestimmt durch den Gate-Strom und die Gate-Drain-Kapazität des Transistors 1. Dieses Verhalten ist bekannt als Miller- Effekt.
Hat die Source -Spannung (= Lastspannung) die Flussspannung der Diode erreicht, so wird das Potenzial an dieser Stelle „festgehalten", und der Gate-Strom treibt nun die gesamte
Gate-Kapazität des Transistors 1 (Gate-Source + Gate-Drain) . Die Zeit zur Kommutierung des Laststroms vom Transistor 1 auf die Diode 5 entspricht in guter Näherung der Zeit bis zum Erreichen der Transistor-Schwellenspannung Vth. Der Stromverlauf entspricht dabei der etwa quadratischen
Abhängigkeit des Drain-Stroms von der effektiven Gate- Spannung (= Gate-Source Spannung - Schwellenspannung) . Die Zeit der Stromkommutierung ist i.d.R. sehr viel kürzer als die Spannungsflanke, und die sehr hohe
Stromänderungsgeschwindigkeit dl/dt kann leicht parasitäre Resonanzen anregen, die sich aus der Gate-Kapazität des Transistors 1 und unvermeidlichen Induktivitäten des Aufbaus ergeben. Dies führt zu den bekannten hochfrequenten
Abstrahlungsproblemen von PWM-Ansteuerungen induktiver
Lasten.
Die Verhältnisse beim Einschalten des Transistors 1 sind zunächst einmal völlig reziprok zu den Verhältnissen beim Ausschalten, jedoch kommt noch ein weiterer ungünstiger Effekt hinzu. Ist nach der Übernahme des Laststroms durch den Transistor 1 die Zeit bis zum Nulldurchgang der Source- Spannung kürzer als die Sperrerholzeit der Diode 4, so ist die Diode 4 anschließend zwar in Sperrrichtung gepolt, aber noch leitend, und es kommt zu einer drastischen Erhöhung des Stroms durch den Transistor 1. Nach dem Ausräumen der
Raumladungszone entfällt dieser Stromanteil schlagartig, und der Transistor 1 führt weiterhin nur den Laststrom. Die Anregung parasitärer Resonanzen fällt an dieser Stelle i.d.R. deutlich stärker aus als am Ende der fallenden Flanke und erstreckt sich weit in die steigende Flanke hinein. Die Figur 3 illustriert beispielhaft einen solchen Signalverlauf in der Low-Phase eines PWM-Signals mit den auftretenden Störungen.
Die Figur 4 zeigt den Schaltvorgang mit einer konstanten Gate-Source-Spannungsrampe entsprechend der vorliegenden Erfindung. Zum Vergleich weniger Kontrastreich hinterlegt ist der Schaltvorgang aus der Figur 2, die dargestellten Hilfslinien zeigen Äquivalenzpunkte beider SchaltVorgänge an. Obwohl die Spannungsflanke an der Last 2 sehr viel steiler wird, erfolgt die Kommutierung des Laststroms vom Transistor 1 auf die Diode 4 deutlich langsamer.
Idealerweise wird die Gate-Source-Flanke so eingestellt, dass es gerade nicht zur Anregung parasitärer Resonanzen kommt .
Die Spannungsflanke an der Last 2 ist bei dieser Art der Ansteuerung durch die Flankensteilheit der Gate-Source- Spannung und den differenziellen Ausgangsleitwert des
Transistors 1 im Sättigungsbereich bestimmt. Sie ist daher nicht unabhängig von der Geschwindigkeit der
Stromkommutierung einstellbar. Dies lässt sich aber mit einer Erweiterung der Ansteuerung gemäß einer Ausführung der vorliegenden Erfindung erreichen.
Wird die Ansteuerschaltung für die Gate-Source- Spannungsflanke zusätzlich mit einer Strombegrenzung
versehen, so lässt sich mit dieser Begrenzung durch Ausnutzung des Miller-Effekts die Spannungsflanke unabhängig von der Geschwindigkeit der Stromkommutierung einstellen. Der Übergang von der Spannungsflanke zur Stromkommutierung und umgekehrt erfolgt automatisch.
Die Steilheit der steigenden und fallenden Flanken können durch entsprechende Dimensionierung der Strombegrenzung gleich oder unterschiedlich ausgelegt werden.
Bezugszeichenliste Schalttransistor (MOSFET)
ohmsch- induktive Last
Betriebsspannung
Freilauf diode
Masse

Claims

Patentansprüche
1. Verfahren zur Ansteuerung von Power-MOS-Transistoren, bei welchem der Power-MOS-Transistor (1) , welcher in Reihe mit einer Last (2) angeordnet wird, durch eine Steuerspannung am Gate-Anschluss angesteuert wird, dadurch gekennzeichnet, dass der Transistor (1) zum Ausschalten mit einer linear fallenden und zum Einschalten mit einer linear ansteigenden
Steuerspannung Vgs, welche zwischen dem Gate-Anschluss und einem Source-Anschluss des Transistor (1) anliegt, angesteuert wird.
2. Verfahren nach Anspruch 1, dadurch
gekennzeichnet, dass die linear ansteigende oder abfallende SteuerSpannung Vgs in ihrer Steilheit geregelt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch
gekennzeichnet, dass die linear ansteigende oder abfallende Steuerspannung Vgs in einem Zeitabschnitt zwischen den Zeitpunkten t0 und ti mit einer ersten Steilheit und zwischen den Zeitpunkten t± und t2 mit einer zweiten, gegenüber der ersten Steilheit
kleineren, Steilheit erzeugt wird.
4. Anordnung zur Ansteuerung von Power-MOS-Transistoren, bei welcher ein MOS-Transistor (1) mit seinem Drain- Anschluss mit einem Betriebsspannungspotenzial (3) verbunden ist, ein Source-Anschluss des Transistors (1) mit einem Kathodenanschluss einer Diode (4) sowie einem ersten Anschluss einer ohmsch-induktiven Last (2) verbunden ist, ein Anodenanschluss der Diode (4) sowie ein zweiter Anschluss einer ohmsch-induktiven Last (2) mit einem Potential Gnd (5) verbunden sind, dadurch gekennzeichnet, dass ein Gate-Anschluss des MOS-Transistor (1) mit einem Ausgang eines
Impedanzwandlers verbunden ist, dass ein
nichtinvertierender Eingang des Impedanzwandlers mit einem ersten Anschluss eines Kondensators Ci sowie einem ersten Anschluss einer ersten Stromquelle I verbunden ist, dass ein zweiter Anschluss des
Kondensators Ci.mit dem Source-Anschluss des
Transistors (1) verbunden ist und dass ein zweiter Anschluss der ersten Stromquelle I über einen Schalter Si mit dem Potential GND verbunden ist.
Anordnung nach Anspruch 4, dadurch
gekennzeichnet, dass eine zweite Stromquelle I2 zwischen dem Gate-Anschluss des Transistors (1) und dem Betriebsspannungspotential (3) und/oder eine dritte Stromquelle I3 zwischen dem Gate-Anschluss des
Transistors (1) und dem Potential Gnd (5) angeordnet ist .
Anordnung nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, dass ein erster Eingang eines Komparators mit dem Betriebsspannungspotenzial (3) und ein zweiter Eingang des Komparators mit dem ersten Anschluss einer ohmsch- induktiven Last (2) verbunden ist, dass der Ausgang des Komparators mit einem
Steuereingang eines Schaltmittels S2 verbunden ist, dass zwischen dem nichtinvertierenden Eingang des
Impedanzwandlers und einem ersten Anschluss des
Schaltmittels eine vierte Stromquelle l4 angeordnet ist und dass ein zweiter Anschluss des Schaltmittels mit dem Potenzial Gnd (5) verbunden ist.
PCT/EP2011/062092 2010-07-15 2011-07-14 Verfahren und anordnung zur ansteuerung von power-mos-transistoren WO2012007558A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013519106A JP2013532466A (ja) 2010-07-15 2011-07-14 電力用ｍｏｓトランジスタを駆動するための方法及び装置
KR1020137003530A KR20130041941A (ko) 2010-07-15 2011-07-14 파워-모스-트랜지스터 구동 제어 방법 및 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010031407 2010-07-15
DE102010031407.2 2010-07-15

Publications (1)

Publication Number Publication Date
WO2012007558A1 true WO2012007558A1 (de) 2012-01-19

Family

ID=44514662

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/062092 WO2012007558A1 (de) 2010-07-15 2011-07-14 Verfahren und anordnung zur ansteuerung von power-mos-transistoren

Country Status (3)

Country Link
JP (1) JP2013532466A (de)
KR (1) KR20130041941A (de)
WO (1) WO2012007558A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2945288A1 (de) 2014-05-15 2015-11-18 Fronius International GmbH Schaltungsanordnung und verfahren zum ansteuern eines halbleiterschaltelements
WO2019072610A1 (de) * 2017-10-13 2019-04-18 Conti Temic Microelectronic Gmbh Verfahren zum steuern einer halbleiterbrücke eines elektrisch betreibbaren motors mittels eines rampensignals, steuerungseinrichtung sowie anordnung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540893A (en) * 1983-05-31 1985-09-10 General Electric Company Controlled switching of non-regenerative power semiconductors
DE10143432C1 (de) * 2001-09-05 2003-02-27 Daimler Chrysler Ag Treiberschaltung und Ansteuerverfahren für einen feldgesteuerten Leistungsschalter
US20060267665A1 (en) * 2005-05-30 2006-11-30 Denso Corporation Signal generator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4540893A (en) * 1983-05-31 1985-09-10 General Electric Company Controlled switching of non-regenerative power semiconductors
DE10143432C1 (de) * 2001-09-05 2003-02-27 Daimler Chrysler Ag Treiberschaltung und Ansteuerverfahren für einen feldgesteuerten Leistungsschalter
US20060267665A1 (en) * 2005-05-30 2006-11-30 Denso Corporation Signal generator

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2945288A1 (de) 2014-05-15 2015-11-18 Fronius International GmbH Schaltungsanordnung und verfahren zum ansteuern eines halbleiterschaltelements
US9729136B2 (en) 2014-05-15 2017-08-08 Fronius International Gmbh Circuit arrangement and method for controlling semiconductor switching element
WO2019072610A1 (de) * 2017-10-13 2019-04-18 Conti Temic Microelectronic Gmbh Verfahren zum steuern einer halbleiterbrücke eines elektrisch betreibbaren motors mittels eines rampensignals, steuerungseinrichtung sowie anordnung
CN111480296A (zh) * 2017-10-13 2020-07-31 大陆泰密克微电子有限责任公司 控制可电操作的马达的半导体桥的方法、控制装置和设备
US11290041B2 (en) 2017-10-13 2022-03-29 Conti Temic Microelectronic Gmbh Method for controlling a semiconductor bridge of an electrically operable motor by means of a ramp signal, control device and arrangement
CN111480296B (zh) * 2017-10-13 2023-10-31 大陆泰密克微电子有限责任公司 控制可电操作的马达的半导体桥的方法、控制装置和设备

Also Published As

Publication number Publication date
JP2013532466A (ja) 2013-08-15
KR20130041941A (ko) 2013-04-25

Similar Documents

Publication Publication Date Title
DE102007009734B3 (de) Verfahren und Schaltungsanordnung zur Ansteuerung eines durch Feldeffekt gesteuerten Transistors
DE102007027505B3 (de) Ansteuerschaltkreis für einen High-Side-Halbleiterschalter zum Schalten einer Versorgungsspannung
EP2412096B1 (de) Jfet-mosfet kaskodeschaltung
DE102015112462A1 (de) Schaltwandlersteuerung
DE102005045099A1 (de) Entsättigungsschaltung für einen IGBT
WO2010006695A1 (de) Verfahren, schaltungsanordnung und brückenschaltung
DE102013002266A1 (de) Bootstrap-Schaltungsanordnung für einen IGBT
DE102015104946B4 (de) Elektronische Treiberschaltung und Verfahren
EP0756782B2 (de) Gleichstrom-steuerschaltung
WO2006134009A1 (de) Schaltungsanordnung zum schalten einer last
EP1050951B1 (de) Schaltungsanordnung für eine getaktete Stromversorgung
WO2010003448A1 (de) Schaltungsanordnung und verfahren zum betreiben mindestens einer led
DE102019104691B4 (de) Diodenschaltung
WO2012007558A1 (de) Verfahren und anordnung zur ansteuerung von power-mos-transistoren
DE10236872B4 (de) Schaltungsanordnung zur steuerbaren Stromversorgung, insbesondere Schaltungsanordnung zum Dimmen von Leuchtdiodenanordnungen
EP3317967B1 (de) Schaltungsanordnung zur ansteuerung eines transistors
DE102021116029A1 (de) Hochgeschwindigkeits-gatetreiberschaltung
EP3125651A1 (de) Dimmen von beleuchtungsvorrichtungen
DE102006049228A1 (de) Verfahren zur Optimierung der EMV, Lebensdauer und Verlustleistung einer Anordnung für den getakteten Betrieb eines induktiven Verbrauchers
EP1738618B1 (de) Ansteuerschaltung für wandler
EP2945288A1 (de) Schaltungsanordnung und verfahren zum ansteuern eines halbleiterschaltelements
DE102017129983B4 (de) Vorrichtung zur Umformung einer ersten Spannung in eine von dieser verschiedene zweite Spannung
WO2002082650A1 (de) Schaltungsanordnung zum überstrom-freien ein- und ausschalten eines stromes
DE102017113394B4 (de) Kreuzgekoppelte Schaltstufe
WO2015056082A1 (de) Treiberanordnung für einen zu steuernden transistor

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11745722

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013519106

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137003530

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 11745722

Country of ref document: EP

Kind code of ref document: A1