-
Die Erfindung betrifft eine Vorrichtung zur Umformung einer ersten Spannung in eine von dieser verschiedene zweite Spannung, wobei die zweite Spannung beispielsweise zur Ansteuerung eines elektrischen Verbrauchers genutzt wird. Insbesondere betrifft die Erfindung einen Schaltregler mit mindestens einer Transistorhalbbrücke. Im Speziellen betrifft die Erfindung eine adaptive Totzeitregelung für Schaltungen mit Leistungstransistoren.
-
In vielen Applikationen, in den Leistungshalbleiterschalter zum Umformen einer Spannung verwendet werden, kann der Anteil an dem Gesamtverlust der Baugruppe, den das Umladen der parasitären Ausgangskapazität der Transistoren hat, nennenswert sein. Der Vorgang der Umladung der parasitären Ausgangskapazität erfolgt immer dann, wenn die zwei mit ihren Leitungspfaden in Reihe geschalteten Leistungshalbleiterschalter, d.h. Transistoren, wechselweise und gegenphasig von „Sperren“ auf „Leiten“ geschaltet werden. Das Umschalten von „Sperren“ auf „Leiten“ sollte idealerweise erst dann erfolgen, wenn die Spannung über den Leitungspfad des Transistors null Volt beträgt. Aus diesem Grund wurden einige Verfahren entwickelt, die teilweise nur in einigen Arbeitspunkten (wie beim Tief- oder Hochsetzesteller sowie Inverter für BLCD-Motoren im synchrongleichrichtenden Transistor) oder auch in allen Arbeitspunkten der Schaltung (wie beim Resonanz- oder Quasiresonanzwandler oder dem Vollbrücken-Phasenschieber-Wandler) durch geschicktes Ausnutzen von dedizierten oder parasitären Induktivitäten dafür sorgen, dass der Schaltvorgang eines Transistors genau dann durchgeführt wird, wenn die Spannung, welche über ihm gerade abfällt, nahe null ist.
-
Im Folgenden wird das Prinzip des Nullspannungsschaltens exemplarisch an einem pseudoresonanten Tiefsetzsteller erklärt. 1 zeigt einen solchen Tiefsetzsteller 10 nach dem Stand der Technik, der sich von seiner Topologie her nicht von einem pseudoresonant betriebenen Tiefsetzsteller unterscheidet. Auf der linken Seite befindet sich die Transistorhalbbrücke 12, deren Mittelanschluss 14 die Speicherdrossel 16 speist, welche mit dem Ausgangsglättungskondensator 18 verbunden ist. Die Transistoren 20,22 der Halbbrücke 12 werden im Betrieb (siehe die Ansteuereinheit 23 und die Gatetreiber 24,25 mit Treiberversorgungsspannung 26 und Bootstrap-Kondensator 27 sowie der zugehörigen Diode 29) jeweils abwechselnd leitend geschaltet, so dass die Speicherdrossel 16 mit einer näherungsweise rechteckigen Spannung beaufschlagt wird. Durch die Speicherdrossel 16 fließt daher ein Dreieckstrom mit sägezahnförmigem Stromverlauf, der dem Ausgangsglättungskondensator 18 zugeführt wird, der diesen glättet und so eine gegenüber der Eingangsspannung 28 niedrigere Ausgangsspannung 30 erzeugt. In das Schaltmuster zur wechselweisen gegenphasigen Ansteuerung der Transistoren 20,22 werden beim gegenphasigen Umschalten der Transistoren 20,22 (der eine von „Leiten“ auf „Sperren“ und der andere von „Sperren“ auf „Leiten“) kurze Zeitbereiche, die so genannten Totzeiten, eingefügt. Pro Transistor der Halbbrücke eines Schaltreglers ist vor dem Umschalten von „Sperren“ auf „Leiten“ eine Totzeit einzuhalten. Von dem Zeitpunkt an, an dem der eine Transistor (z.B. der (Lowside-)Transistor 22) von „Leiten“ auf „Sperren“ umgeschaltet wird, muss für den anderen Transistor (d.h. z.B. für den (Highside-)Transistor 20) eine Totzeit ΔT eingehalten werden, bis dieser andere Transistor von „Sperren“ auf „Leiten“ geschaltet wird, da andernfalls ein Kurzschluss entstehen könnte. Die technische Umsetzung erfolgt durch die Totzeitglieder 36,38, in denen beide Transistoren sperren. Damit wird sichergestellt, dass keinesfalls ein zerstörerischer, da sehr hoher (Kurzschluss-)Stromfluss aus der Eingangsspannung 28 durch beide Transistoren gleichzeitig erfolgen kann.
-
Die pseudoresonante Ansteuerung zeichnet sich dadurch aus, dass die Schaltfrequenz und die Induktivität der Speicherdrossel (sowie das dann anspruchsvollere Sättigungsverhalten und die höheren Anforderungen an geringe Kernverluste, etc.) so gewählt werden, dass der Spitze-Spitze-Wert der Spulenstroms mehr als doppelt so groß ist wie der Ausgangsstrom des Reglers (zumindest in diesem Arbeitspunkt). Damit ändert der Stromfluss in der Spule während eines Zyklus seine Richtung (siehe 2).
-
Betrachtet man nun die beiden Umschaltvorgänge der Transistoren im Detail, so erkennt man folgendes:
- - Beim Umschalten von „Lowside-Transistor leitend“ auf „Highside-Transistor leitend“, lädt der dabei negative Spulenstrom während der Totzeit die parasitären Ausgangskapazitäten der Transistorhalbbrücke auf, bis die Bodydiode 40 des Highside-Transistors 20 zu leiten beginnt und einen weiteren Spannungsanstieg verhindert. Das Leitend-Schalten des Highside-Transistors 20 entlädt damit nur noch die geringe Spannung über der Bodydiode 40 und nicht mehr die volle Eingangsspannung 28.
- - Beim Umschalten von „Highside-Transistor leitend“ auf Lowside-Transistor leitend" fließt der Spulenstrom aus der Halbbrücke 12 heraus und zieht die Spannung während der Totzeit nach unten, bis das Leiten der Bodydiode 42 des Lowside-Transistors 22 den weiteren Spannungsabfall verhindert. Das Leitend-Schalten des Lowside-Transistors 22 entlädt auch dann ebenfalls noch die Spannung über der Bodydiode 42.
-
Diese Auslegung verringert die Verluste durch das Umladen der Ausgangsladungen der Transistoren erheblich.
-
Wählt man aber wie im Beispiel eine feste Totzeit, so lässt sich erkennen, dass in beiden Umschaltpunkten bei Verwendung von Silizium-MOSFETs die Bodydioden der Transistoren zu leiten beginnen und damit eine Raumladung aufbauen, welche dann erst verlustbehaftet wieder abgebaut werden muss. Bei der Verwendung von eGaN-FETs, die über keine Bodydiode im eigentlichen Sinn verfügen, ergibt sich nach Abschluss der Umladung ein betragsmäßig höherer negativer Spannungsabfall am Transistor als bei Transistoren mit Bodydiode. Dieser höhere negative Spannungsabfall führt zwar nicht zum Aufbau einer Raumladung, die somit auch nicht wieder abgebaut werden müsste; aufgrund der - im Gegensatz zum Silizium-MOSFET - höheren Vorwärtsspannung erzeugt dieser Spannungsabfall dennoch einen nennenswerten Leitverlust bis zum Ende der Totzeit. Zusätzlich wird bei beiden Transistortypen auch diese Restspannung und damit Restladung auf der Transistorausgangskapazität beim Leitend-Schalten jeweils kurzgeschlossen und damit verlustbehaftet vernichtet.
-
Gut zu erkennen ist auch, dass beim Übergang von Low-Side zu High-Side die Anstiegszeit der Spannung größer ist, als die Abfallzeit im anderen Umschaltpunkt. Das liegt an den zu diesen Zeitpunkten (betragsmäßig) unterschiedlich großen Spulenströmen. Würde man aber die Totzeiten zu gering wählen, wäre man schlimmstenfalls bereits im Bereich eines gemeinsamen Leitens beider Transistoren 20,22 oder ein Umschalten würde zu einem Zeitpunkt erfolgen, an dem die Ladung der beiden Transistoren 20,22 noch nicht vollständig durch den Spulenstrom abgebaut ist.
-
Für die Optimierung des Schaltvorgangs ist es daher erforderlich, eine genaue Einstellung der Totzeiten für die beiden Umschaltpunkte vorzunehmen. Das ist aber schwierig, da sich die Spulenströme und damit die Umladungszeiten in Abhängigkeit von den Betriebsbedingungen ändern.
-
Es existieren mehrere grundlegende bekannte Ansätze, um diese Problemstellung anzugehen. Eine Möglichkeit wird beispielsweise in MICHELIS, S. [u.a.]: An 8W-2MHz buck converter with adaptive dead time tolerant to radiation and high magnetic field. In: IEEE Computer Society, 2010, S. 438-441, beschrieben. Dabei wird das Umladen der Halbbrückenausgangsspannung mittels Komparator gemessen und der jeweils andere Transistor erst nach Abschluss dieser Umladung leitend geschaltet. Nachteilig bei diesem Verfahren ist die durch den Komparator und einen FET-Treiber eingebrachte Verzögerung. Diese hält zwar die Zeitspanne in der die Body-Diode des Transistors leitet, verhältnismäßig kurz, kann aber prinzipbedingt den optimalen Umschaltzeitpunkt nicht stellen.
-
Eine andere Variante, welche beispielsweise in MADIWALE, Subodh; Analog Devices Inc.: Adaptive Dead Time in Full Bridge Phase Shifted Topology Using ADP1055. AN-1336. 2014 (Revision 0: Initial Version), S. 1-6, beschrieben ist, steuert die Totzeiten aufgrund der Messung der Betriebsparameter wie Eingangsspannung, Ausgangsspannung und Ausgangsstrom, sowie Temperatur des Schaltreglers vor. Diese Methode besitzt jedoch den Nachteil, dass Serienstreuungen von Bauteilen wie Schwankungen der Induktivität, des Innenwiderstands oder die Sättigungscharakteristiken der Speicherdrossel oder Variationen von Innenwiderständen und Ausgangskapazitäten der Schalttransistoren nicht berücksichtigt werden können. Andernfalls müsste man die benötigte umfangreiche Parameterschar für jede einzelne gefertigte Baugruppe bestimmen.
-
Eine Methode, welche in
US 8 933 679 B2 beschrieben ist, geht hier deutlich weiter und misst im laufenden Betrieb den jeweiligen zeitlichen Unterschied zwischen dem Ansteuern des Transistor-Gates und dem Zusammenbrechen der Drain-Source-Spannung. Diese zeitliche Differenz wird dann - je nachdem ob positiv oder negativ - in einen Lade- oder Entladepuls entsprechender Länge für einen Integrator umgewandelt und mit dessen Ausgang ein Zeitglied für die jeweilige Totzeit gestellt, wodurch nach kurzem Betrieb der Schaltung die optimale Einstellung gefunden wird. In
US 8 933 679 B2 ist im Detail nicht beschrieben, wie die Spannung abgegriffen und wie das Problem gelöst wird, dass zum Verschieben der Totzeit um wenige Nanosekunden entsprechend kurze Pulse generiert werden müssen, was eine sehr schnelle und damit wenig stromsparende Schaltung voraussetzt. Es besteht damit - je nach Ausgangsleistung des Schaltreglers - die Möglichkeit, dass die durch die Totzeitoptimierung vermiedene Verlustleistung durch den Betrieb der Regelschaltung benötigte Versorgungsleistung wieder mehr als aufgezehrt wird.
-
Aus YAN, W. et al.: Dynamic dead-time controller for synchronous buck DC-DC converters. In: Electronics Letters, 2010, S. 164-165 ist eine Vorrichtung zur Umformung einer ersten Spannung in eine von dieser verschiedene zweite Spannung, insbesondere ein Schaltregler, zur Ansteuerung eines elektrischen Verbrauchers bekannt, wobei die Vorrichtung die Merkmale des Oberbegriffs des Anspruchs 1 aufweist.
-
Aufgabe der Erfindung ist eine verbesserte Totzeitregelung für Schaltungen mit Leistungstransistoren, wie sie zur Umformung einer ersten Spannung in eine von dieser verschiedene zweite Spannung eingesetzt werden.
-
Zur Lösung dieser Aufgabe wird mit der Erfindung eine Vorrichtung zur Umformung einer ersten Spannung in eine von dieser verschiedene zweite Spannung, insbesondere Schaltregler, zur Ansteuerung eines elektrischen Verbrauchers wie z.B. eines Motors, vorgeschlagen, wobei die Vorrichtung versehen ist mit den Merkmalen des Anspruchs 1. Einzelne Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
-
Mit der Erfindung wird eine Vorrichtung vorgeschlagen, die versehen ist mit
- - einer Halbbrücke, die einen Highside-Transistor und einen Lowside-Transistor aufweist, deren leitende Pfade in Reihe geschaltet sind,
- - einem Highside-Treiber zur Ansteuerung des Highside-Transistors mittels eines Highside-Gateansteuersignals,
- - einem Lowside-Treiber zur Ansteuerung des Lowside-Transistors mittels eines Lowside-Gateansteuersignals,
- - einer Ansteuereinheit zur Erzeugung eines zu diesem gegenphasigen, getakteten Highside-Treiberansteuersignals und eines getakteten Lowside-Treiberansteuersignals,
- - einem Highside-Totzeitstellglied zur Erzeugung einer Highside-Totzeitspanne, um die verzögert das leitend schaltende, nicht jedoch das sperrend schaltende Highside-Treiberansteuersignal der Ansteuereinheit an den Highside-Treiber weitergegeben wird, und
- - einem Lowside-Totzeitstellglied zur Erzeugung einer Lowside-Totzeitspanne, um die verzögert das leitend schaltende, nicht jedoch das sperrend schaltende Lowside-Treiberansteuersignal der Ansteuereinheit an den Lowside-Treiber weitergegeben wird,
- - wobei den beiden Transistoren der Halbbrücke jeweils eine Vorgabeeinheit zur Vorgabe einer Totzeitspanne zugeordnet ist, von denen mindestens eine zwecks Verstellung der Totzeitspanne eine Totzeit-Verstelleinheit aufweist, die versehen ist mit
- - einer von dem Gateansteuersignal des Treibers des betreffenden Transistors getriggerten Sensiereinheit zum Erfassen einer Größe, die die mit dem Beginn des Umschaltens des betreffenden Transistors auf LEITEN über dessen leitenden Pfad noch anliegende Restspannung repräsentiert,
- - einem Spannungsbegrenzer zur Begrenzung der im Betrieb der Halbbrücke über dem leitenden Pfad des betreffenden Transistors anliegenden Spannung auf einen vorgebbaren Grenzwert und
- - einem Regler zur adaptiven Verstellung des Totzeitstellglieds für den Treiber des betreffenden Transistors in Abhängigkeit davon, ob der Spannungsbegrenzer zum Triggerzeitpunkt der Sensiereinheit eine Spannung ausgibt, die größer oder kleiner als ein Schwellwert ist, der seinerseits kleiner als der Grenzwert des Spannungsbegrenzers ist,
- - wobei die Totzeitspanne für das Umschalten des betreffenden Transistors auf LEITEN im nächsten Takt um einen vorgebbaren ersten Wert verlängerbar ist, wenn der Spannungsbegrenzer eine Spannung ausgibt, die größer als der Schwellwert der Sensiereinheit ist, und um einen vorgebbaren zweiten Wert, der gleich oder ungleich dem ersten Wert ist, verringerbar ist, wenn der Spannungsbegrenzer eine Spannung ausgibt, die kleiner als der Schwellwert der Sensiereinheit ist,
- - wobei die oder jede Totzeit-Verstelleinheit eine weitere Sensiereinheit aufweist, die eine Spannung erfasst, die die mit dem Ende des betreffenden, auf LEITEN geschalteten Transistors über dessen leitenden Pfad anliegende Restspannung repräsentiert, und
- - wobei der Regler die Totzeitspanne für das Umschalten des betreffenden Transistors auf LEITEN im nächsten Takt um einen dritten Wert verringert, wenn die Spannung am Spannungsbegrenzer kleiner als der Grenzwert ist, und um einen vierten Wert, der größer als der dritte Wert ist, verlängert, wenn die Spannung am Spannungsbegrenzer gleich dem Grenzwert ist.
-
Mit der Erfindung wird sinngemäß vorgeschlagen, die Ausgangsspannung mindestens eines der beiden Halbbrücken-Transistoren in demjenigen Augenblick zu überwachen, in dem das Gate des betreffenden Transistors auf LEITEN angesteuert wird. Die steigende Flanke des Gateansteuersignals, das durch das betreffende Totzeitstellglied zeitlich verzögert nach seiner getakteten Erzeugung in der Ansteuereinheit mittels des Ansteuersignals an das Gate des betreffenden Transistors gegeben wird, wird als Auslöser genutzt, um die über dem leitenden Pfad des betreffenden Transistors gegebenenfalls noch anliegende Restspannung zu erfassen. Diese Information über die Restspannung muss nun kleinsignaltechnisch verarbeitet werden. Hier besteht die Schwierigkeit darin, dass die Spannungen über den leitenden Pfaden bei Schaltungen mit Leistungstransistor-Halbbrücken durchaus beträchtlich sein können. Erfindungsgemäß wird daher ein Spannungsbegrenzer vor die Sensiereinheit geschaltet, der die Spannung über dem leitenden Pfad des betreffenden Transistors auf Kleinsignalniveau (beispielsweise 3 bis 12 Volt) begrenzt. Solange die Sensiereinheit im Augenblick der Ansteuerung des Gate des betreffenden Transistors zum Umschalten dieses Transistors auf LEITEN eine Spannung erfasst, die größer als der Schwellwert (z.B. im Bereich zwischen 1 und 4 Volt) ist, muss die Totzeit beim Umschalten des betreffenden Transistors auf LEITEN verlängert werden, um einen weiteren und im Idealfall vollständigen Abbau der Spannung am Verbindungspunkt der steuerbaren Pfade der Transistoren zu erreichen und den Betrieb der Leistungstransistor-Halbbrücke zu optimieren. Ein Regler erkennt dies und steuert das Totzeitstellglied des betreffenden Transistors dergestalt an, dass dieses Totzeitglied beim im nächsten Takt erfolgenden Umschalten des betreffenden Transistors auf LEITEN verlängert ist.
-
Unterschreitet die zum Triggerzeitpunkt von der Sensiereinheit sensierte Spannung am Ausgang des Spannungsbegrenzers den Schwellwert, so wird die Totzeit nicht weiter reduziert. Sie kann nun vergrößert werden. Ändern sich die Lastbedingungen nicht, so steuert der Regler das Totzeitglied somit von Takt zu Takt oszillierend um das Optimum.
-
Die erfindungsgemäße Vorrichtung wird zusätzlich zur rechtzeitigen Erkennung eines drohenden Kurzschlusses der Halbleiterbrücke eingesetzt. Ein derartiger Kurzschluss bzw. ein zerstörerisch hoher Stromfluss (sogenannter Shoot-Through) tritt auf, wenn beide Transistoren auf LEITEN umgeschaltet sind. Bei dieser Variante der Erfindung ist dann vorgesehen, dass die oder jede Totzeit-Verstelleinheit eine weitere Sensiereinheit aufweist, die eine Spannung erfasst, die beim auf SPERREN-Schalten des betreffenden Transistors bereits an diesem abfällt. Dies ist ein Indiz dafür, dass der andere Transistor der Halbbrücke bereits auf LEITEN geschaltet wurde, bevor der erste Transistor der Halbbrücke sperrte. In diesem Fall muss der Regler die Totzeit im nächsten Takt um einen großen Wert verlängern, anderenfalls kann der Regler die Totzeit noch leicht verkürzen.
-
In vorteilhafter Weiterbildung der Erfindung kann die Sensiereinheit ein D-Flipflop sein, dessen Dateneingang mit dem Ausgang des Spannungsbegrenzers und von dessen beiden Ausgängen einer mit dem Regler verbunden ist und an dessen Takteingang das Gateansteuersignal des Treibers des betreffenden Transistors anliegt.
-
Der erfindungsgemäß eingesetzte Spannungsbegrenzer sollte möglichst verzögerungsfrei arbeiten. Als vorteilhafte Ausgestaltung des Spannungsbegrenzers wird bei einem bevorzugten Ausführungsbeispiel der Erfindung ein FET-Transistor, insbesondere ein MOSFET-Transistor vorgeschlagen, der in Gate-Beschaltung betrieben wird und als Kleinsignal-Transistor fungiert. Der Gate-Anschluss des FET-Transistors liegt auf einem Versorgungspotential, insbesondere auf dem Versorgungspotential für die Sensiereinheit oder für das D-Flipflop oder für den Gate-Treiber, wobei der Drain-Anschluss des FET-Transistors mit dem Drain-Anschluss des betreffenden Transistors und der Source-Anschluss des FET-Transistors den Ausgang des Spannungsbegrenzers bildet.
-
In weiterer zweckmäßiger Ausgestaltung der Erfindung können Glitch-Filter in der Totzeit-Verstelleinheit vorgesehen sein, die Strom-/Spannungsspitzen filtern, welche im Betrieb am Ausgang des betreffenden Transistors, dessen Totzeit verstellbar regelbar ist, auftreten können.
-
Schließlich kann es vorteilhaft sein, Level-Shifter zwischen der Sensiereinheit und dem Regler vorzusehen, und zwar dann, wenn auch dem Totzeitstellglied für den betreffenden Transistor ein Level-Shifter vorgeschaltet ist.
-
Die Erfindung wird nachfolgend anhand verschiedener Ausführungsbeispiel sowie unter Bezugnahme auf die Zeichnung näher erläutert. Im Einzelnen zeigen:
- 1 den Aufbau eines Schaltreglers in Form eines Tiefsetzstellers nach dem Stand der Technik,
- 2 Spannungs- und Stromverläufe über der Transistorhalbbrücke des Tiefsetzstellers nach 1,
- 3 die Schaltung zu einem ersten erfindungsgemäßen Ausführungsbeispiel mit adaptiver Totzeitregelung beider Transistoren,
- 4 eine Detailbeschaltung zur Erläuterung eines bevorzugten Ausführungsbeispiels für den erfindungsgemäß einzusetzenden Spannungsbegrenzer,
- 5 die Schaltung zu einem weiteren Ausführungsbeispiel der Erfindung und
- 6 die Schaltung eines letzten Ausführungsbeispiels der Erfindung.
-
Das erfindungsgemäße Verfahren zur Optimierung der Totzeit in einem Motorumrichter bzw. einem Schaltregler basiert darauf, dass die Spannung über dem Transistor genau zum Zeitpunkt der durch den Gate-Treiber erfolgten Ansteuerung des Transistorgates zum Leitendschalten bestimmt wird. Ist hier noch eine Restspannung vorhanden, so wird dies als ein Indiz dafür gewertet, dass das Entladen der Ausgangskapazitäten der Transistor-Halbbrücke noch nicht abgeschlossen ist und die Totzeit verlängert werden muss. Anderenfalls wird die Totzeit verkürzt. Im eingeschwungenen Zustand wird die Schaltung daher in aufeinanderfolgenden PWM-Pulsen abwechselnd kürzer und länger um das Optimum herum stellen.
-
In jedem Fall wird nur die Einschaltverzögerung des jeweiligen Transistors variiert, die Ausschaltverzögerung bleibt möglichst unverändert. Dabei wird - im Gegensatz zu
US 8 933 679 B2 - nicht quantitativ bestimmt, wie lange die Verzögerung zwischen dem Gate-Puls und dem Zusammenbrechen der Spannung ist, was die Notwendigkeit einer extrem schnellen Schaltung, welche Zeitdauern im ns-Bereich auflösen können muss, eliminiert.
-
Die Bestimmung, welches Ereignis zuerst eintritt, wird bei der Erfindung z.B. mittels eines D-Flipflops durchgeführt. Dazu wird das Gate-Signal, also das Ausgangssignal (nicht das Eingangssignal, was erst nach einer nicht genau definierten Durchlaufzeit am Ausgang auftritt,) des Gate-Treibers des jeweiligen Transistors, dessen Einschaltverzögerung gestellt werden soll (gegebenenfalls noch durch ein Glitch-Filter), dem Takt-Eingang des Flipflops zugeführt und die Spannung über dem angesteuerten Schaltelement mit dem DatenEingang des Flipflops verbunden, und zwar bevorzugt über eine schnelle Spannungsbegrenzungsschaltung, welche ihrerseits keine signifikanten Verzögerungen generiert (und ggf. über ein Filter, welches die gleiche Gruppenlaufzeit besitzt wie das Glitch-Filter). Solange beim Flipflop eine gute Übereinstimmung der Laufzeiten von Daten- und Takteingang sichergestellt ist, kann es selbst relativ langsam ausgeführt sein, da es ja nur jeweils einmal pro PWM-Periode schalten muss, was bei üblichen Designs von Schaltreglern im Bereich deutlich unterhalb 10MHz liegt. Zwar besitzt der Eingang eines Flipflops typischerweise keine genau definierte Schwellspannung und auch liegt diese nicht bei 0 V sondern höher (1 bis 4 Volt), so dass die Restspannung an der Halbbrücke nicht ganz auf null geregelt wird; jedoch spielt das aufgrund der nicht unendlich kleinen zeitlichen Auflösung der Schaltung und ab Spannungen um die 10V bezüglich des Gesamtwirkungsgrades keine nennenswerte Rolle mehr. Die Versorgungsspannung des Flipflops selbst kann aus der Versorgungsspannung des jeweiligen Transistortreibers entnommen werden.
-
Das am Ausgang des Flipflops anliegende Signal wird nun ggf. über einen Level-Shifter oder einen digitalen Isolator (z.B. Optokoppler, Pulstransformator, o.ä.) geführt, um den Potenzialunterschied zwischen dem Massebezug des Flipflops und der restlichen Steuerung des Schaltreglers oder Motorinverters auszugleichen. Je nach Topologie ist dieser auch nicht immer notwendig. Der Level-Shifter darf auch größere Verzögerungen bzw. lange Schaltzeiten aufweisen, solange diese noch klein gegenüber der PWM-Periode sind, da nur gemessen wird, in welche Richtung die Totzeit nachgestellt werden muss, aber keine genaue Bestimmung erfolgt, wie weit diese verstellt werden soll.
-
Danach wird damit der Eingang eines Integralreglers beaufschlagt und dessen Ausgang zur Steuerung eines variablen Zeitglieds benutzt, mit dem die Einschalt-Totzeit des jeweiligen Transistors gesteuert wird. Die Steigung des Reglers ist dabei je nach Schaltgeschwindigkeit der verwendeten Schaltelemente so eingestellt, dass die Totzeitvariation während einer PWM-Periode im Bereich 50ps bis 10ns liegt. Die Totzeit wird dadurch im Betrieb kontinuierlich pro PWM-Periode um diesen Wert nachgestellt, bis die Nähe zum Optimum erreicht ist und der Regler dann in den folgenden Pulsen um das Optimum pendelt.
-
3 zeigt schematisch den beschriebenen Regelkreis am Beispiel eines Tiefsetzstellers. Das beschriebene Prinzip kann selbstverständlich auch für andere schaltende Topologien, wie Motorinverter für bürstenlose oder bürstenbehaftete Elektromotoren (Drehzahlsteller, Umrichter) oder für Hochsetzsteller, Gegentaktwandler, Vollbrückenwandler, Durchflusswandler, SEPIC-Wandler, o.ä. eingesetzt werden.
-
Dabei stellt der Block PWM-Regelung die Komponenten dar, welche nötig sind, um (nach dem Stand der Technik) einen Tiefsetzsteller zu implementieren. Dieser kann selbstverständlich auch ein stromgeregelter Typ sein, obwohl die Strommessung nicht gezeigt ist. Den Ansteuerausgängen für den Highside-Transistor 20 und den Lowside-Transistor 22 folgen jeweils ein Totzeitglied 36 bzw. 38, welche jeweils das Einschalten des betreffenden Transistors 20,22 verzögert und dies abhängig von einer externen Stellgröße, der jeweiligen Totzeitvorgabe 44 bzw. 46. Dieser Zusammenhang muss - solange das System stabil bleibt - nicht zwingend linear sein. Der Lowside-Transistor 22 wird direkt über den Gate-Treiber 25 angeschlossen, während dem Gate-Treiber 24 für den Highside-Transistor 20 noch ein Level-Shifter 48 zur Anpassung der Bezugsmasse vorgeschaltet ist. Die Spannungsmessung über jedem Transistor 20,22 zum jeweiligen Zeitpunkt des Leitend-Schaltens erfolgt (wenn erforderlich) über einen Spannungsbegrenzer 50,52.
-
Der Spannungsbegrenzer 50,52 ist z.B. als Kleinsignal-MOSFET 54 in Gate-Schaltung ausgeführt, wie 4 zeigt. Das bedeutet, dass das Gate 56 des MOSFET 54 auf relativ zum Schaltungsknoten 58 konstantem Potenzial gehalten wird, und zwar z.B. auf der Gate-Treiber-Versorgungsspannung 26. Das Drain 60 des MOSFET 54 wird an den Drain-Anschluss 62 des betreffenden Transistors 20,22 geführt. Am Source 64 des Kleinsignal-MOSFET 54 wird die Eingangsspannung für ein D-Flipflop 66, gegebenenfalls einem Widerstand 68 Richtung Schaltknoten abgegriffen. Ein optionales Glitch-Filter 70 (siehe 3) unterdrückt kurze Spannungsspitzen, die beim Umschalten des Leistungsschalters auftreten können. Im einfachsten Fall kann dies ein Serienwiderstand oder eine in Serie geschaltete Induktivität sein, welche zusammen mit der Eingangskapazität des D-Flipflops 66 einen Tiefpassfilter bildet, wie in 4 gezeigt. Am Takteingang des D-Flipflops 66 liegt das Gate-Ansteuersignal des Gate-Treibers an, so dass das D-Flipflop 66 eine Sensiereinheit 71 bildet, die die Spannung über dem Transistor im Zeitpunkt des Ansteuerns des Gate für LEITEN erfasst. Die bevorzugt gleiche Gruppenlaufzeit der beiden vor den Eingängen des D-Flipflops 66 befindlichen Glitch-Filter 70 stellt eine exakte Detektion des Spannungszustandes im Ansteuermoment sicher. Der negative Ausgang des D-Flipflops 66 wird über einen weiteren Level-Shifter 72 einem Integrator bzw. einem Integral-Regler 74 zugeführt, welcher das Totzeitglied des jeweiligen Transistors 20,22 ansteuert. Insoweit handelt es sich also bei der zuvor beschriebenen Schaltung um eine Totzeit-Verstelleinheit 76.
-
Einige vorteilhafte Weiterbildungen hiervon sind:
- - Regler und Totzeit-Stellglied können sowohl in analoger Schaltungstechnik, als auch digital mittels digitalen Baugruppen, einem programmierbaren Logikbaustein oder mittels Microcontroller ausgeführt sein.
- - Die Totzeitadaption kann ggf. auch vollständig auf Schaltknotenpotenzial liegen. Dann fällt der Level-Shifter hinter dem D-Flipflop weg und das Totzeitstellglied wird zwischen Level-Shifter und Gate-Treiber angeordnet (siehe 5).
- - Besitzt der Schaltregler einen Arbeitspunkt, in dem der Strom durch die angeschlossene Induktivität bzw. Speicherdrossel nicht negativ oder nicht ausreichend negativ wird und ist deshalb ein Nullspannungsschalten beim Leitend-Schalten des Highside-Transistors in diesem Arbeitspunkt nicht möglich, so kann durch eine externe Detektion dieses Arbeitspunktes die Totzeitregelung des Highside-Transistors unterdrückt und eine minimal technisch zulässige / mögliche Totzeit für den Highside-Transistor vorgegeben werden.
-
Generell ist das Verstellen von Totzeiten für die Transistoren nicht ungefährlich. Wird die Totzeit zu klein eingestellt, so hat einer der Transistoren noch nicht vollständig gesperrt, während der andere schon auf leitend schaltet. Dauert dieser Zustand länger als wenige Nanosekunden an, kann das bereits einen zerstörerisch hohen Stromfluss vom Zwischenkreis zur Masse zur Folge haben (sogenannter Shoot-Through).
-
Bei einer Abwandlung der Erfindung ist die beschriebene Anordnung auch in der Lage, beim langsamen Verkürzen der Totzeit den Punkt zu detektieren, an dem ein Shoot-Through auftritt, bevor dieser zur Zerstörung der Transistoren führen kann. Wird beim Verkürzen der Totzeit der Punkt erreicht, an dem ein Strom durch beide Transistoren fließt, so fällt auch am noch leitenden Transistor im Moment des Sperrend-Schaltens bereits eine Spannung ab. Verwendet man nun ein D-Flipflop mit Übernahme des Daten-Eingangs bei fallender Flanke, kann dieses im Moment des Sperrend-Schaltens des betroffenen Transistors den Spannungsabfall detektieren und über die oben beschriebenen Mechanismen an die Regeleinrichtung weiter melden, welche dann bevorzugt mit Abschalten des Reglers oder Verlängern der Totzeit, wie in 6 gezeigt, reagieren kann. Wird die Variante mit stetiger Verkürzung der Totzeit bis zum Auftreten des Shoot-Through angewendet, sollte die Regelung asymmetrisch sein, also die Totzeit pro PWM-Periode nur geringfügig (im Bereich < 1ns) verkürzt, aber bei Detektion des beginnenden Shoot-Through deutlich verlängert (>5ns) werden, um nur ein seltenes Anfahren dieses kritischen Punktes zu realisieren, so dass die Wärmekapazität der Transistoren ausgenutzt und der Wirkungsgrad hochgehalten werden kann.
-
Bezugszeichenliste
-
- 10
- Tiefsetzsteller
- 12
- Transistorhalbbrücke
- 14
- Mittelanschluss
- 16
- Speicherdrossel
- 18
- Ausgangsglättungskondensator
- 20
- Highside-Transistor
- 22
- Lowside-Transistor
- 23
- Ansteuereinheit
- 24
- Gate-Treiber (Highside-Treiber)
- 25
- Gate-Treiber (Lowside-Treiber)
- 26
- Gate-Treiber-Versorgungsspannung
- 27
- Bootstrap-Kondensator
- 28
- Eingangsspannung
- 29
- Bootstrap-Diode
- 30
- Ausgangsspannung
- 32
- parasitäre Ausgangskapazität des Highside-Transistors
- 34
- parasitäre Ausgangskapazität des Lowside-Transistors
- 36
- Totzeitglied (Highside-Totzeitstellglied)
- 38
- Totzeitglied (Lowside-Totzeitstellglied)
- 40
- Bodydiode
- 42
- Bodydiode
- 44
- Totzeitvorgabe für den Highside-Transistor
- 46
- Totzeitvorgabe für den Lowside-Transistor
- 48
- Level-Shifter
- 50
- Spannungsbegrenzer
- 52
- Spannungsbegrenzer
- 54
- Kleinsignal-MOSFET
- 56
- Gate-Anschluss des Kleinsignal-MOSFET
- 58
- Schaltungsknoten
- 60
- Drain-Anschluss des Kleinsignal-MOSFET
- 62
- Drain-Anschluss des Highside-Transistors
- 64
- Source-Anschluss des Kleinsignal-MOSFET
- 66
- D-Flipflop
- 68
- Widerstand
- 70
- Glitch-Filter
- 71
- Sensiereinheit
- 72
- Level-Shifter
- 74
- Integral-Regler
- 76
- Totzeit-Verstelleinheit
