WO2011155011A1 - 信号処理システム - Google Patents

信号処理システム Download PDF

Info

Publication number
WO2011155011A1
WO2011155011A1 PCT/JP2010/059595 JP2010059595W WO2011155011A1 WO 2011155011 A1 WO2011155011 A1 WO 2011155011A1 JP 2010059595 W JP2010059595 W JP 2010059595W WO 2011155011 A1 WO2011155011 A1 WO 2011155011A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
path
devices
circuit
output signal
Prior art date
Application number
PCT/JP2010/059595
Other languages
English (en)
French (fr)
Inventor
孝一 清水
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2012519146A priority Critical patent/JP5335141B2/ja
Priority to KR1020127032005A priority patent/KR20130016363A/ko
Priority to PCT/JP2010/059595 priority patent/WO2011155011A1/ja
Priority to US13/702,750 priority patent/US20130082733A1/en
Priority to CN2010800672761A priority patent/CN102948113A/zh
Priority to EP10852851.4A priority patent/EP2579499A1/en
Publication of WO2011155011A1 publication Critical patent/WO2011155011A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/10—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols with particular housing, physical features or manual controls
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Definitions

  • the present invention relates to a security device such as authentication and encryption, and relates to a device for generating a device-specific identifier required for authentication, a secret key required for encryption, and the like. .
  • a circuit that generates such a phenomenon or a technique thereof is called a Physical Unclonable Function or a Physical Uncloning technique, and is expected to be applied to uses such as authentication and encryption.
  • PUF Physical Unclonable Function
  • a circuit using the PUF is referred to as a PUF circuit.
  • PUF an application is considered in which output different for each device is regarded as device-specific information and used as a device authenticator or as an encryption key for each device.
  • the PUF has an advantage that the unique information of the device does not exist in the non-volatile storage area when not operating, and is expected as a tampering countermeasure.
  • Device-specific information is usually held in a non-volatile storage area associated with the security device, but an attack called tampering in which internal secret information (device-specific information) is obtained by directly analyzing the storage device Exists.
  • a tamper-resistant mechanism is required as a countermeasure, such as covering the storage device with a metal case and detecting the opening with a sensor such as light or a physical switch. It can be expected that a tamper resistant mechanism such as
  • Non-Patent Document 1 and Patent Document 1 are technologies disclosed in Non-Patent Document 1 and Patent Document 1.
  • the techniques disclosed in Non-Patent Document 1 and Patent Document 1 are techniques that utilize variations in gate delay, which are device characteristics.
  • Non-Patent Document 1 is based on a delay difference between signals passing through two paths. After one input signal is divided into two paths, it is determined by an arbiter which path the signal passing through reaches the final point earlier, and converted into bit information.
  • the two paths must have the same length in the layout. Although it has the same length on the layout, it functions as a PUF due to variations in length when mounted on an actual device. If there is a difference in layout length, the difference becomes dominant, and the result may always be the same regardless of variations among devices.
  • the bit generator 100 includes a delay generation circuit 101 and an arbiter 105.
  • a signal path including two paths is arranged from the delay generation circuit 101 to the arbiter 105. Which of the two signals 104 from the delay generation circuit 101 arrives at the arbiter 105 earlier is converted into bit information and output as an output signal 106.
  • the two paths in the delay generation circuit 101 have a crossing device 102 whose paths cross each other.
  • the selection signal 103 controls whether the signal is passed straight through or crossed at the crossing device 102.
  • FIG. 9 shows a signal path in which the two paths are straight without crossing the paths at all the crossing devices 102, and FIG.
  • Patent Document 1 discloses a method using a ring oscillator, that is, a circuit in which a clock oscillates due to a negative loopback of a signal. Even in the case of ring oscillators of the same design, the oscillation frequency varies on an actual device. Therefore, in Patent Document 1, the clock frequencies of two ring oscillators of the same design are compared and converted into bits. It is.
  • the bit generator 200 (PUF circuit) includes a ring oscillator group 201, a selection circuit 204, and a frequency comparison circuit 207.
  • the ring oscillator group 201 includes N ring oscillators 202, and N clocks generated by these are output from the signal line 203. From the N clocks, two clocks are selected by the selection circuit 204.
  • An input signal 205 to the bit generator 200 is the selection signal, and the two selected clocks are input to the frequency comparison circuit 207 through the signal line 206, and the frequency comparison circuit 207 has the frequency of the two clocks. High and low are compared. Bits are generated based on the frequency comparison result and become an output signal 208 of the bit generator 200.
  • Patent Document 1 has an advantage that the layout constraint is looser than that of Non-Patent Document 1, because a plurality of ring oscillators of the same design can be easily generated by making the ring oscillator into a hard macro.
  • Countermeasures against counterfeit products require authenticating the correctness of the device configuration in the entire device (device to be imitated) composed of multiple devices rather than authenticating each device such as a semiconductor device.
  • An authenticator whose output is determined by the device configuration is required.
  • Conventional methods such as Patent Document 1 and Non-Patent Document 1 are configured assuming that a PUF circuit is mounted on a single device, and the output of the PUF varies depending on the individual device. It is intended for identification, that is, it supports only device authentication. Therefore, when a PUF circuit configured on a single device as in Patent Document 1 or Non-Patent Document 1 is applied to counterfeit countermeasures as it is, it is possible to authenticate the validity of a plurality of devices mounted on the device.
  • the main object of the present invention is to solve the above-described problems, and to realize authentication processing for a plurality of devices with a small number of times and to suppress the circuit scale and code amount necessary for authentication of the plurality of devices. Main purpose.
  • a signal processing system includes: A signal processing system in which a plurality of devices are arranged in order, A signal path through which the signal flows, and an output signal generation circuit that terminates the signal path and monitors a signal that has flowed through the signal path, and are specific to the signal path based on a monitoring result for the signal that has flowed through the signal path.
  • a signal path of a PUF (Physical Uncloneable Function) circuit in which an output signal reflecting characteristics is generated by the output signal generation circuit is configured in each of the plurality of devices.
  • PUF Physical Uncloneable Function
  • the signal path of each device is connected to the signal path of the next device through the connection path,
  • a distribution path is configured by a signal path and a connection path between devices in the plurality of devices,
  • An output signal generation circuit of the PUF circuit is disposed in a last-order device of the plurality of devices to terminate the distribution path;
  • a predetermined signal flows through the distribution path according to the order of devices, and is input to the output signal generation circuit of the device in the last order,
  • the output signal generation circuit of the device in the last order monitors the input signal, and generates an output signal reflecting a characteristic unique to the distribution channel based on the monitoring result.
  • the signal path of the PUF circuit is configured in each device, and the signal path of each device is connected by the connection path to configure the distribution path, and the signal flows through the distribution path according to the order of the devices, and is output.
  • a signal generation circuit generates an output signal that reflects characteristics unique to the distribution channel. Since the output signal reflects the unique characteristics of the distribution channels that are arranged across multiple devices, it is possible to authenticate the identity of the combination of multiple devices by verifying the output signal.
  • the processing can be realized with a small number of times, and the circuit scale and code amount necessary for authentication of a plurality of devices can be suppressed.
  • FIG. 3 is a diagram illustrating a configuration example of a bit generator according to the first embodiment. The figure explaining the relationship between the component of the bit generator which concerns on Embodiment 1, and the component of a prior art.
  • FIG. 4 is a diagram illustrating a configuration example of a bit generator according to a second embodiment. The figure explaining the relationship between the component of the bit generator which concerns on Embodiment 2, and the component of a prior art.
  • FIG. 9 is a diagram illustrating a configuration example of a bit generator according to a third embodiment.
  • FIG. 10 shows a configuration example of a bit generator according to a fourth embodiment. The figure explaining a prior art. The figure explaining a prior art. The figure explaining a prior art. The figure explaining a prior art. The figure explaining a prior art. The figure explaining a prior art.
  • bit generators shown in the first to fourth embodiments an existing PUF circuit is divided into a plurality of partial circuits, which are arranged on a plurality of semiconductor devices.
  • a characteristic circuit By dividing a circuit whose behavior changes according to device characteristics (referred to as a characteristic circuit) and placing the divided partial circuits on multiple semiconductor devices, the bit value is determined by the characteristics of all these devices.
  • the PUF circuit is configured. By doing this, it is possible to generate a PUF output by the entire combination of a plurality of devices, and if even one device is changed, the change in the device affects the output as a whole, and the change in the device can be detected. it can.
  • the wiring of the substrate is used as a part of the PUF circuit, thereby forming a PUF circuit in which the bit value including the characteristics of the substrate is determined.
  • the number of divisions is three will be described, but the number of divisions is arbitrary.
  • the description will be given in the form of dividing the existing circuit.
  • FIG. 1 shows a configuration example of a bit generator 300 (signal processing system) according to the present embodiment.
  • a bit generator 300 shown in FIG. 1 is obtained by dividing and mounting the circuit of Non-Patent Document 1 into three semiconductor devices (also simply referred to as devices).
  • a delay generation circuit including two paths corresponds to a characteristic circuit.
  • the crossing device 102 in the delay generation circuit 101 of FIG. 7 is distributed to the three semiconductor devices 301a, 301b, and 301c, and the delay of the two paths depends on the characteristics of all the three semiconductor devices 301a, 301b, and 301c. I try to decide.
  • the signal passing through the two paths is determined before and after arrival by the arbiter 303, and the determination result is converted into bits and output as an output signal 304.
  • the arbiter 303 is an example of an output signal generation circuit.
  • the ranges 350a, 350b, and 350c surrounded by the one-dot chain line in FIG. 1 are signal paths configured in each of the three semiconductor devices 301a, 301b, and 301c, and each signal path 350a, 350b, and 350c has a plurality of intersections.
  • a container 302 is included. Each crossing device 302 is equivalent to the crossing device 102 of FIG.
  • Connection paths 360a and 360b are arranged between the devices.
  • the connection paths 360a and 360b between the devices are wirings on the substrate on which the devices are arranged.
  • the signal paths 350a, 350b, and 350c are connected via the connection paths 360a and 360b.
  • the signal path 350a, the connection path 360a, the signal path 350b, the connection path 360b, and the signal path 350c are configured without interruption.
  • a path configured by the signal path 350a, the connection path 360a, the signal path 350b, the connection path 360b, and the signal path 350c and terminated by the arbiter 303 is referred to as a distribution path.
  • two paths shown in FIG. 7 are configured.
  • FIG. 2 shows the bit generator 100 of FIG. 7, but a description for clarifying the relationship with the bit generator 300 of FIG. 1 is added.
  • a signal path 150 including two paths in the delay generation circuit 101 exists.
  • each path of the signal path 150 is set to have the same path length, but there is a slight difference in mounting on the device.
  • the bit generator 100 is provided with an arbiter 105 (an output signal generation circuit) that terminates the signal path 150.
  • the arbiter 105 monitors the arrival timing of the signal that has passed through each path to the arbiter 105, and reflects the characteristics of the path length difference between the paths based on the difference in the arrival timing of the signal for each path.
  • 106 is generated. 2 is different from the bit generator 300 in FIG. 1 in that the PUF circuit is arranged on one device.
  • the signal path 150 of FIG. 2 is configured as signal paths 350a, 350b, 350c on the plurality of semiconductor devices 301a, 301b, 301c. Further, in the configuration of FIG. 1, the two paths of the distribution path constituted by the signal path 350a, the connection path 360a, the signal path 350b, the connection path 360b, and the signal path 350c are set so that the respective path lengths are the same. However, there is a slight difference in mounting. Then, a signal flows through each path in the distribution route, and is input to the arbiter 303 of the semiconductor device 301c via each device.
  • the arbiter 303 monitors the arrival timing of the signal flowing through each path, and generates an output signal 304 that reflects the characteristics of the path length difference between the paths in the distribution route based on the difference in the arrival timing of the signal for each path. To do.
  • the arbiter 303 is disposed in the device 3 (301c), but may be disposed in another device.
  • the three devices are ordered in the order of device 1, device 2, and device 3, and are the last order.
  • Arbiter 303 is arranged in device 3.
  • the arbiter 303 is arranged in the device 2 corresponding to the last order.
  • the delay generation path is distributed and arranged in three devices, so that even if one of the three devices is changed to another device, the overall characteristics change, and the bit generator The output from 300 changes.
  • bits are generated and output as the entire combination of the three devices.
  • a PUF circuit is mounted on each of the three devices and bits are output from the PUF circuit for each device, authentication for each device is required to confirm the identity of the three devices. Three authentication processes are required.
  • the bit generation circuit according to this embodiment it is only necessary to perform authentication once for three devices, and the circuit scale may be small. Due to these effects, the bit generation circuit according to the present embodiment can implement counterfeit countermeasures at low cost.
  • an apparatus for generating unique information for a plurality of semiconductor devices has been described. More specifically, in a circuit that generates unique information for a single semiconductor device, a partial circuit that generates the characteristics of the semiconductor device is divided, and the partial circuit is distributed and arranged in a plurality of semiconductor devices. explained. Also, an apparatus having a partial circuit that generates bits by determining the output of a partial circuit that generates characteristics of a semiconductor device in a circuit that generates unique information for a single semiconductor device has been described.
  • the output signal generated by the arbiter of the bit generator according to the present embodiment reflects a characteristic unique to the distribution path arranged over a plurality of devices
  • the output signal is verified to verify that the plurality of devices It is possible to authenticate the identity of a combination of the above, it is possible to realize the authentication process for a plurality of devices in a small number of times, and it is possible to suppress the circuit scale and the code amount necessary for the authentication of the plurality of devices. .
  • FIG. 3 shows a configuration example of the bit generator 400 (signal processing system) according to the present embodiment.
  • a bit generator 400 shown in FIG. 3 is obtained by dividing and mounting the circuit of Patent Document 1 on three semiconductor devices.
  • a ring oscillator corresponds to a characteristic circuit.
  • the N ring oscillator in FIG. 8 is divided into three partial circuits and arranged in three semiconductor devices, so that a bit is determined by the characteristics of all three semiconductor devices. 400 is configured.
  • the bit generator 400 includes a ring oscillator group 410, a control circuit 402, and a frequency comparison circuit 403.
  • the ring oscillator group 410 includes N (N ⁇ 2) ring oscillators divided and arranged in three semiconductor devices.
  • a selection circuit 404 is arranged at the boundary between devices.
  • the input signal 405 to the bit generator 400 is a selection signal and two of the N clocks are selected, it is the number of input / output pins of the device that outputs all N delay paths at the boundary between devices. Is a wasteful consumption. Therefore, the selection circuit 404 selects one delay path (ring oscillator) at a time and generates a clock for it. By performing this twice, two clocks corresponding to the value of the input signal 405 are generated, and these values are determined by the frequency comparison circuit 403. A bit generated based on the comparison result of the frequency comparison circuit 403 is output as an output signal 406.
  • the frequency comparison circuit 403 is an example of an output signal generation circuit.
  • the ranges 450a, 450b, and 450c surrounded by the one-dot chain line in FIG. 3 are signal paths configured in each of the three semiconductor devices 401a, 401b, and 401c, and N signal paths are included in each of the signal paths 450a, 450b, and 450c.
  • a ring oscillator and a selection circuit 404 are included.
  • connection paths 460a and 460b are arranged between the devices.
  • the connection paths 460a and 460b between the devices are wirings on the substrate on which the devices are arranged.
  • the signal paths 450a, 450b, and 450c are connected through the connection paths 460a and 460b.
  • the signal path 450a, the connection path 460a, the signal path 450b, the connection path 460b, and the signal path 450c are configured without interruption.
  • a path configured by the signal path 450a, the connection path 460a, the signal path 450b, the connection path 460b, and the signal path 450c and terminated by the frequency comparison circuit 403 is referred to as a distribution path.
  • FIG. 4 shows the bit generator 200 of FIG. 8, but a description for clarifying the relationship with the bit generator 400 of FIG. 3 is added.
  • a signal path 250 is included.
  • the signal path 250 includes N ring oscillators 202 each set to generate a clock signal having the same frequency, and N clock signals generated by the N ring oscillators 202.
  • a selection circuit 204 for selecting a specific clock signal from the inside.
  • a frequency comparison circuit 207 output signal generation circuit
  • the frequency comparison circuit 207 monitors the frequency of the signal selected by the selection circuit 204, and generates the output signal 208 reflecting the frequency characteristics of the N ring oscillators based on the monitoring result. 4 is different from the bit generator 400 in FIG. 3 in that the PUF circuit is arranged on one device.
  • the signal path 250 of FIG. 4 is configured as signal paths 450a, 450b, and 450c on the plurality of semiconductor devices 401a, 401b, and 401c. That is, N ring oscillators and selection circuits 404 are arranged in each of the signal paths 450a, 450b, and 450c. Each of the N ring oscillators is set so as to generate a clock signal having the same frequency, but there is a slight difference in the frequency of the generated clock signal due to variations among individuals.
  • the selection circuit 404 of each signal path 450 a, 450 b, 450 c selects a signal from the ring oscillator at the same stage under the control of the control circuit 402.
  • the selection circuit 404 of the signal path 450a selects a signal from the uppermost ring oscillator in the signal path 450a, and the signal path 450b.
  • the selection circuit 404 selects a signal from the uppermost ring oscillator in the signal path 450b, and the selection circuit 404 in the signal path 450c selects a signal from the uppermost ring oscillator in the signal path 450c.
  • N clock signals are generated by the N ring oscillators, and a clock signal from a specific ring oscillator (the ring oscillator selected by the control circuit 402) is selected by the selection circuit 404 and selected.
  • a clock signal is output to the connection path 460a.
  • a signal is input from the connection path 460 a and input to N ring oscillators, and N clock signals are generated by the N ring oscillators.
  • the selection circuit 404 generates a specific ring oscillator (control circuit 402). The clock signal from the ring oscillator selected by (1) is selected, and the selected clock signal is output to the connection path 460b.
  • a clock signal from a specific ring oscillator (ring oscillator selected by the control circuit 402) is selected by the selection circuit 404 in the same procedure as the signal path 450b, and the selected clock signal is used as a frequency comparison circuit. 403 is input.
  • the control circuit 402 selects a different ring oscillator each time and performs the above operation twice (for example, the first time selects the uppermost ring oscillator and the second time selects the second stage ring oscillator).
  • the frequency comparison circuit 403 monitors the frequency of the input clock signal for two times, compares the frequency of the clock signal for two times, and sets the clock signal having a high frequency as the output signal 406.
  • the output signal 406 reflects the frequency characteristics of the ring oscillators in the signal paths 450a, 450b, and 450c.
  • the frequency comparison circuit 403 is arranged in the device 3.
  • the frequency comparison circuit 403 may be in the device 1 or the device 2. That is, in the configuration example of FIG. 3, since the signals circulate in the order of device 1, device 2, and device 3, the three devices are ordered in the order of device 1, device 2, and device 3, and are the last order.
  • a frequency comparison circuit 403 is arranged in the device 3. However, for example, when signals are distributed in the order of device 1, device 2, device 3, and device 2, the frequency comparison circuit 403 is arranged in device 2 corresponding to the last order.
  • the control circuit 402 is also arranged in the device 3, but the control circuit 402 may be arranged in any device. Further, the frequency comparison circuit 403 and the control circuit 402 may be arranged in different devices.
  • the output signal generated by the frequency comparison circuit of the bit generator according to the present embodiment reflects a characteristic unique to the distribution path arranged across a plurality of devices, the output signal is verified. It is possible to authenticate the identity of a combination of multiple devices, to realize authentication processing for multiple devices in a small number of times, and to suppress the circuit scale and code amount necessary for authentication of multiple devices. explained.
  • FIG. 5 shows a configuration example of the bit generator 500 (signal processing system) according to the present embodiment.
  • a bit generator 500 shown in FIG. 5 includes the circuit of Non-Patent Document 1 dividedly mounted on three semiconductor devices, and further includes wiring of a substrate on which the device is mounted as a PUF characteristic circuit.
  • FIG. 5 differs in a range 507 indicated by a broken line.
  • FIG. 5 shows only the main part, and the configuration other than the range 507 indicated by the broken line is the same as that in FIG.
  • the connection paths 501 and 502 between devices include a plurality of branch paths 503 and 504, and the branch paths 503 and 504 are accommodated in the device 2 (511b) in the next order.
  • the branch paths 503a, 503b, 504a, and 504b are configured by wiring of a substrate on which each device is arranged.
  • selection circuits 505a and 505b are provided in the device 2 (511b).
  • the selection circuit 505a receives an external input signal 506a that indicates which of the input signal from the branch circuit 503a and the input signal from the branch circuit 503b is to be selected.
  • an external input signal 506b that indicates which of the input signal from the branch circuit 504a and the input signal from the branch circuit 504b is selected is input to the selection circuit 505b.
  • the selection circuits 505a and 505b are connected to each path of the subsequent signal path.
  • the subsequent signal path includes two paths constituted by a plurality of crossing devices 512, as in the first embodiment.
  • the illustration of the internal configuration of the device 3 (511c) is omitted for the reason of drawing, the signal path 350c and the arbiter 303 in FIG.
  • a selection circuit to be connected and a selection circuit to be connected to the branch paths 504c and 504d are arranged.
  • each selection circuit is connected to each path of the signal path 350c in FIG.
  • the signal from the device 1 (511a) branches on the substrate to the branch paths 503a and 504b of the connection path 501 and also branches to the branch paths 504a and 504b of the connection path 502.
  • Each of the signals passing through the branch paths 503a and 503b is input to the selection circuit 505a of the device 2 (511b), and each of the signals passing through the branch paths 504a and 504b is input to the selection circuit 505b of the device 2 (511b). Is done.
  • the selection circuit 505a selects either the input signal from the branch circuit 503a or the input signal from the branch circuit 503b according to the external input signal 506a, and outputs the selected signal to the path of the signal path at the subsequent stage.
  • the selection circuit 505b selects either the input signal from the branch circuit 504a or the input signal from the branch circuit 504b according to the external input signal 506b, and outputs the selected signal to the path of the subsequent signal path.
  • the same operation is performed on the input signals from the branch paths 503c, 503d, 504c, and 504d.
  • the bit generator 500 according to the third embodiment has changed the bit generator 300 according to the first embodiment (FIG. 1), that is, the PUF circuit including a plurality of devices. It is also possible to make this change.
  • one signal is branched into two branch paths, but the number of branch paths is an arbitrary number whose upper limit is determined by the number of device pins and the board size. Increasing the number of branch paths increases the contribution of substrate characteristics to the PUF.
  • the bit generator according to the third embodiment is provided with a branch path in the connection path between devices wired on the substrate, and the device can select signals input from a plurality of branch paths.
  • a bit generator whose output varies depending on the characteristics of the substrate is realized. That is, paying attention to the branch paths 503a, 503b, 504a, and 504b in FIG. 5, the branch paths 503a, 503b, 504a, and 504b are adjusted to have the same length, but there is actually a slight difference. Yes.
  • a signal can be generated.
  • the characteristics of the substrate can be combined with the characteristics of the combination of devices described in the first embodiment, and the identity in the combination of a plurality of devices and the substrate can be identified. For this reason, even if the combination of devices is the same, if they are mounted on different substrates, they will not operate normally, so that a stronger countermeasure against counterfeits can be realized as compared with the first and second embodiments.
  • an apparatus for generating unique information for a combination of a single or a plurality of semiconductor devices and a substrate on which they are mounted has been described.
  • a partial circuit that generates the characteristics of the semiconductor device, or a circuit configuration that incorporates wiring on the substrate as part of the circuit for the division is described. .
  • FIG. 6 shows a configuration example of the bit generator 600 (signal processing system) according to the present embodiment.
  • a bit generator 600 shown in FIG. 6 includes the circuit of Patent Document 1 dividedly mounted on three semiconductor devices, and further includes wiring of a substrate on which the device is mounted as a PUF characteristic circuit.
  • FIG. 6 differs in a range 607 indicated by a broken line. 6 shows only the main part, and the configuration other than the range 607 indicated by the broken line is the same as that in FIG.
  • the connection path 601 between the devices includes a branch path 602 that branches into a plurality, and the branch path 620 is accommodated in the device 2 (511b) in the next order.
  • the branch paths 602a, 602b, 602c, and 602d are configured by wiring of a substrate on which each device is arranged.
  • a selection circuit 603 is provided in the device 2 (611b).
  • the selection circuit 603 receives an external input signal 604 that indicates which of the input signals from the branch circuits 602a-d is to be selected.
  • the internal configuration of the device 3 (611c) is omitted, but the signal path 450c and the frequency comparison circuit 403 in FIG. 3 are included, and the branch path 605a- A selection circuit connected to d is arranged. Then, like the device 2 (611b), the selection circuit is connected to the N ring oscillators in the signal path 450c of FIG.
  • the signal from the device 1 (611a) branches on the board to the branch path 602a-d of the connection path 601, and each of the signals that have passed through the branch path 602a-d is selected by the device 2 (611b). Input to the circuit 603. Then, the selection circuit 603 selects one of the input signals from the branch paths 602a-d in accordance with the external input signal 604, and outputs the selected signal to the N ring oscillators in the subsequent signal path. In the device 3 (611c), the same operation is performed on the input signals from the branch paths 605a-d.
  • the number of branch paths is four, but the number of branch paths is an arbitrary number whose upper limit is determined by the number of pins of the device and the substrate size. Increasing the number of branch paths increases the contribution of substrate characteristics to the PUF.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

　ＰＵＦ（Ｐｈｙｓｉｃａｌ　Ｕｎｃｌｏｎｅａｂｌｅ　Ｆｕｎｃｔｉｏｎ）回路の信号経路３５０を各デバイス３０１に構成し、各デバイス３０１の信号経路３５０を接続経路３６０で接続して流通経路とし、流通経路の終端にアービタ３０３を接続し、デバイス１からデバイス３に向けて信号を流通経路において流通させ、アービタ３０３が流通経路を流れた信号を監視し、監視結果に基づき、流通経路の固有の特性を反映する出力信号を生成し、出力信号を検証することにより複数デバイスの組合せにおける同一性の認証が可能となる。

Description

信号処理システム
　本発明は、認証や暗号化などのセキュリティ装置に関するものであり、認証で必要となるデバイス固有の識別子や、暗号化で必要となる秘密鍵などを生成することを目的とした装置に関するものである。
　ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）やＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）等の半導体デバイスにおいて、同一種類のデバイス上に同一の回路を実装しても、ゲート遅延等のデバイス特性がデバイス毎に異なることによって、デバイス毎に異なる出力が得られる現象が存在する。
　このような現象を生む回路もしくはその技術はＰｈｙｓｉｃａｌ　Ｕｎｃｌｏｎａｂｌｅ　ＦｕｎｃｔｉｏｎやＰｈｙｓｉｃａｌ　Ｕｎｃｌｏｎｉｎｇ技術などと呼ばれ、認証や暗号化といった用途への応用が期待されている。
　なお、本明細書では、Ｐｈｙｓｉｃａｌ　Ｕｎｃｌｏｎａｂｌｅ　ＦｕｎｃｔｉｏｎやＰｈｙｓｉｃａｌ　Ｕｎｃｌｏｎｉｎｇ技術をＰＵＦと呼称する。
　また、ＰＵＦを用いた回路をＰＵＦ回路と呼称する。
　ＰＵＦにおいては、デバイス毎に異なる出力をデバイスの固有情報と見なし、それをデバイスの認証子として、あるいは、デバイス毎の暗号化鍵として利用するという応用が考えられている。
　ＰＵＦは、非動作時にはデバイスの固有情報が不揮発性の記憶領域に存在しないという利点があり、タンパリング対策として期待される。
　デバイスの固有情報は通常、セキュリティ装置に付随する不揮発性の記憶領域に保持されるが、記憶装置を直接解析することによって内部の秘密情報（デバイスの固有情報）を得るといった、タンパリングと呼ばれる攻撃が存在する。
　そのため、ＰＵＦを用いないデバイスでは、記憶装置を金属等のケースで覆い、その開封を光や物理スイッチ等のセンサで検出するといった耐タンパ機構が対策として必要となるが、ＰＵＦの使用によって、上記のような耐タンパ機構が不要となることが期待できる。
　ＰＵＦの代表例として、非特許文献１や特許文献１に開示の技術がある。
　非特許文献１や特許文献１に開示の技術は、デバイス特性であるゲート遅延のばらつきを利用した技術である。
　非特許文献１は、２つのパスを通る信号の遅延差に基づくものである。
　１つの入力信号が２つのパスに分かれた後、どちらのパスを通る信号が早く最終地点に到達するかをアービタによって判定しビット情報に変換する。
　ここで、２つのパスはレイアウト上、同じ長さにする必要がある。
　レイアウト上は同一の長さであるが、実際のデバイス上に実装した際には長さにばらつきが生じることによりＰＵＦとして機能する。
　もしレイアウト長に差があると、その差が支配的となり、デバイス毎のばらつきにかかわらず常に結果が同じになる可能性がある。
　非特許文献１の技術の構成例を図７に示す。
　ビット生成器１００（ＰＵＦ回路）は、遅延発生回路１０１およびアービタ１０５から構成される。
　遅延発生回路１０１からアービタ１０５へは、２つのパスが含まれる信号経路が配置されている。
　遅延発生回路１０１からの２つの信号１０４のどちらが早くアービタ１０５に到達するかがビット情報に変換され出力信号１０６として出力される。
　遅延発生回路１０１内の２つのパスには、その途中に経路が交差する交差器１０２が存在する。
　交差器１０２において信号をまっすぐ通すか、交差させて通すかは選択信号１０３によって制御されている。
　図９は全ての交差器１０２でパスを交差させずに２つのパスがそれぞれまっすぐになっている信号経路を示し、図１０は全ての交差器１０２でパスを交差させて２つのパスがそれぞれジグザグになっている信号経路を示している。
　図９の例でも図１０の例でも、信号経路にはは必ず２本のパス（パス１１０ａとパス１１０ｂ）存在し、各パスのレイアウト長は同じである。
　交差器１０２の数をＮとすると、これにより２のＮ乗通りのパスのパターンが生じる。
　すなわち、２のＮ乗通りの入出力ペアが実現される。
　特許文献１では、リングオシレータ、すなわち、信号の負のループバックによりクロックが発振する回路を利用した方式が開示されている。
　同一設計のリングオシレータであっても、実際のデバイス上では発振するクロック周波数にばらつきが生じるため、特許文献１では、同一設計の２つのリングオシレータのクロック周波数の高低を比較しビットに変換する方式である。
　特許文献１の技術の構成例を図８に示す。
　ビット生成器２００（ＰＵＦ回路）は、リングオシレータ群２０１、選択回路２０４、周波数比較回路２０７によって構成される。
　リングオシレータ群２０１はＮ個のリングオシレータ２０２から構成され、これらで生成されたＮ個のクロックは信号線２０３から出力される。
　このＮ個のクロックから、選択回路２０４によって２個のクロックが選択される。
　ビット生成器２００への入力信号２０５がその選択信号となっており、選択された２個のクロックは信号線２０６により周波数比較回路２０７に入力され、周波数比較回路２０７において２個のクロックの周波数の高低が比較される。
　周波数の比較結果によりビットが生成され、ビット生成器２００の出力信号２０８となる。
　Ｎ個のクロックから２個を選ぶ組み合わせにより、Ｎ（Ｎ－１）／２通りの入出力ペアが実現される。
　また、特許文献１の方式は、リングオシレータをハードマクロ化することで同一設計のリングオシレータを容易に複数個生成できるため、非特許文献１と比較してレイアウト制約が緩い点が利点である。
　ＰＵＦに期待される応用の１つとして模倣品対策が挙げられる。
　安価な模倣品によって本来の売り上げが損なわれたり、粗悪な模倣品が純正品として流通することでブランドイメージが低下したりといった、模倣品問題が存在する。
　たとえば、同一のハードウェア構成で、ＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）に搭載する回路やファームウェアが異なることによってグレード分けがされた製品ファミリーに対し、高グレード品に対応する回路やファームウェア情報を解析、入手し、安価な低グレード品のＬＳＩに書き込むことで高グレード品を模倣するといった手法が存在する。
　ＰＵＦの特性を利用することによって、そうした模倣品を動作させなくすることが可能となる。
特表２００９－５２４９９８号公報
Ｊ．　Ｗ．　Ｌｅｅ他「Ａ　Ｔｅｃｈｎｉｑｕｅ　ｔｏ　Ｂｕｉｌｄ　ａ　Ｓｅｃｒｅｔ　Ｋｅｙ　ｉｎ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｓ　ｆｏｒ　Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ　ａｎｄ　Ａｕｔｈｅｎｔｉｃａｔｉｏｎ　Ａｐｐｌｉｃａｔｉｏｎｓ」Ｐｒｏｃ．　ｏｆ　ｔｈｅ　ＩＥＥＥ　ＶＬＳＩ　Ｃｉｒｃｕｉｔｓ　Ｓｙｍｐｏｓｉｕｍ，　ｐｐ．　１７６－１７９，　２００４．
　模倣品対策では、半導体デバイス等のデバイス単体毎の認証よりも、複数のデバイスで構成される装置（模倣の対象となる装置）全体におけるデバイスの構成の正しさを認証する必要があり、装置全体のデバイス構成によって出力が定まる認証子が必要となる。
　特許文献１や非特許文献１のような従来手法は、単一のデバイス上にＰＵＦ回路を実装することを想定した構成であり、ＰＵＦの出力がデバイスの個体毎に異なることによって個々のデバイスを識別することを目的としている、つまり、デバイス単体の認証のみに対応している。
　そのため、特許文献１や非特許文献１のようなデバイス単体上に構成されたＰＵＦ回路をそのまま模倣品対策に応用すると、装置に搭載されている複数のデバイスの正当性を認証するには、デバイスごとに正当であるか否かの認証が必要であり、このため装置全体では複数回の認証処理を実行する必要がある。
　このことから、装置を構成するデバイスの点数の増加に伴い認証処理が増加するという課題がある。
　また、デバイスごとの認証処理を行う場合、認証機能をデバイス毎に個別に実装する必要があり、装置に搭載されるデバイス点数の増加に伴い、回路規模やコード量が増加するという課題がある。
　この発明は、上記のような課題を解決することを主な目的としており、複数デバイスに対する認証処理を少ない回数で実現するとともに、複数デバイスの認証に必要な回路規模やコード量を抑制することを主な目的とする。
　本発明に係る信号処理システムは、
　複数のデバイスが順序づけて配置される信号処理システムであって、
　信号が流れる信号経路と、前記信号経路を終端し前記信号経路を流れた信号を監視する出力信号生成回路とが含まれ、前記信号経路を流れた信号に対する監視結果に基づき前記信号経路に固有の特性を反映する出力信号が前記出力信号生成回路により生成されるＰＵＦ（Ｐｈｙｓｉｃａｌ　Ｕｎｃｌｏｎｅａｂｌｅ　Ｆｕｎｃｔｉｏｎ）回路の信号経路が前記複数のデバイスの各々に構成され、
　各デバイスの信号経路は、接続経路を介して、次の順序のデバイスの信号経路と接続され、
　前記複数のデバイスにおける信号経路及びデバイス間の接続経路により流通経路が構成され、
　前記ＰＵＦ回路の出力信号生成回路が、前記複数のデバイスのうちの最後の順序のデバイスに配置されて前記流通経路を終端し、
　所定の信号がデバイスの順序に従って前記流通経路を流れ、最後の順序のデバイスの前記出力信号生成回路に入力され、
　最後の順序のデバイスの前記出力信号生成回路が、入力した信号を監視し、監視結果に基づき、前記流通経路に固有の特性を反映する出力信号を生成することを特徴とする。
　本発明によれば、ＰＵＦ回路の信号経路が各デバイスに構成され、また、各デバイスの信号経路が接続経路により接続されて流通経路が構成され、信号がデバイスの順序に従って流通経路を流れ、出力信号生成回路が、流通経路に固有の特性を反映する出力信号を生成する。
　当該出力信号は、複数のデバイスにわたって配置されている流通経路に固有の特性を反映するため、当該出力信号を検証することで複数デバイスの組合せにおける同一性の認証が可能であり、複数デバイスに対する認証処理を少ない回数で実現することができ、また、複数デバイスの認証に必要な回路規模やコード量を抑制することができる。
実施の形態１に係るビット生成器の構成例を示す図。 実施の形態１に係るビット生成器の構成要素と従来技術の構成要素との関係を説明する図。 実施の形態２に係るビット生成器の構成例を示す図。 実施の形態２に係るビット生成器の構成要素と従来技術の構成要素との関係を説明する図。 実施の形態３に係るビット生成器の構成例を示す図。 実施の形態４に係るビット生成器の構成例を示す図。 従来技術を説明する図。 従来技術を説明する図。 従来技術を説明する図。 従来技術を説明する図。
　まず、以下の実施の形態１～４に示すビット生成器（信号処理システム）の概要を説明する。
　実施の形態１～４に示すビット生成器では、既存のＰＵＦ回路を複数の部分回路に分割し、それらを複数の半導体デバイス上に配置している。
　デバイス特性によって振る舞いが変化する回路（特性回路と呼称する）に対して分割を行い、分割後の部分回路を複数の半導体デバイスに配置することで、これら全てのデバイスの特性によってビット値が決定されるＰＵＦ回路を構成する。
　このようにすることで、複数デバイスの組み合わせ全体によってＰＵＦ出力を生成し、たとえ一つでもデバイスを変更すれば、デバイスの変更が全体としての出力に影響を与え、デバイスの変更を検出することができる。
　また、さらに、半導体デバイスが搭載される基板において、その基板の配線をＰＵＦ回路の一部として利用することにより、基板の特性も含めてビット値が決定されるＰＵＦ回路を構成する。
　以下の実施の形態１～４では、分割の個数を３とする例を説明するが、分割の個数は任意である。
　また、既存の回路を分割するという形で説明するが、実際の回路設計時には、既存の回路の存在を仮定せず、全体として所望の入力ビット数を持つビット生成器となるように、個々の半導体デバイスに部分的な特性回路を実装することが可能である。
　実施の形態１．
　図１は、本実施の形態に係るビット生成器３００（信号処理システム）の構成例を示す。
　図１に示すビット生成器３００は、非特許文献１の回路を３個の半導体デバイス（単にデバイスとも呼ぶ）に分割実装したものである。
　非特許文献１では、２つのパスからなる遅延発生回路が特性回路にあたる。
　図１では、図７の遅延発生回路１０１における交差器１０２を３個の半導体デバイス３０１ａ、３０１ｂ、３０１ｃに分散させ、３個の半導体デバイス３０１ａ、３０１ｂ、３０１ｃ全ての特性によって２つのパスの遅延が決定するようにしている。
　２つのパスを通った信号はアービタ３０３によって到着の前後が判定され、判定結果がビットに変換されて出力信号３０４として出力される。
　アービタ３０３は、出力信号生成回路の例である。
　図１の一点鎖線で囲んだ範囲３５０ａ、３５０ｂ、３５０ｃは、３個の半導体デバイス３０１ａ、３０１ｂ、３０１ｃの各々において構成される信号経路であり、各信号経路３５０ａ、３５０ｂ、３５０ｃには複数の交差器３０２が含まれる。
　各交差器３０２は図７の交差器１０２と同等である。
　デバイス間には、接続経路３６０ａ、３６０ｂが配置されている。
　デバイス間の接続経路３６０ａ、３６０ｂは、各デバイスが配置されている基板上の配線である。
　各信号経路３５０ａ、３５０ｂ、３５０ｃは、接続経路３６０ａ、３６０ｂを介して接続されており、このため、信号経路３５０ａ、接続経路３６０ａ、信号経路３５０ｂ、接続経路３６０ｂ、信号経路３５０ｃが途切れることなく構成されている。
　信号経路３５０ａ、接続経路３６０ａ、信号経路３５０ｂ、接続経路３６０ｂ、信号経路３５０ｃで構成され、アービタ３０３で終端される経路を流通経路と呼ぶ。
　また、流通経路では、図７に示される２つのパス（図９、図１０において例示したパス１１０ａとパス１１０ｂ）が構成されている。
　図２は、図７のビット生成器１００を示しているが、図１のビット生成器３００との関係を明確にするための説明を加えている。
　図２のビット生成器１００には、遅延発生回路１０１において２つのパスが含まれる信号経路１５０が存在する。
　信号経路１５０の各パスは、前述したように、それぞれのパス長が同一になるように設定されているが、デバイスへの実装に際して微差が生じている。
　そして、ビット生成器１００には、信号経路１５０を終端するアービタ１０５（出力信号生成回路）が配置されている。
　アービタ１０５は、前述したように、各パスを流れた信号のアービタ１０５への到達タイミングを監視し、パスごとの信号の到達タイミングの差に基づきパス間のパス長差の特性を反映する出力信号１０６を生成する。
　なお、図２のビット生成器１００は、図１のビット生成器３００と違い、ＰＵＦ回路が１つのデバイス上に配置されている構成である。
　図１のビット生成器３００では、図２の信号経路１５０が複数の半導体デバイス３０１ａ、３０１ｂ、３０１ｃ上に信号経路３５０ａ、３５０ｂ、３５０ｃとして構成されている。
　また、図１の構成では、信号経路３５０ａ、接続経路３６０ａ、信号経路３５０ｂ、接続経路３６０ｂ、信号経路３５０ｃで構成される流通経路の２つのパスは、それぞれのパス長が同一になるように設定されているが、実装に際して微差が生じている。
　そして、流通経路における各パスを信号が流れ、各デバイスを経由して半導体デバイス３０１ｃのアービタ３０３に入力される。
　そして、アービタ３０３は、各パスを流れた信号の到達タイミングを監視し、パスごとの信号の到達タイミングの差に基づき、流通経路におけるパス間のパス長差の特性を反映する出力信号３０４を生成する。
　なお、図１では、アービタ３０３をデバイス３（３０１ｃ）に配置しているが、他のデバイスに配置してもよい。
　つまり、図１の構成例では、デバイス１、デバイス２、デバイス３の順番で信号が流通するため、３つのデバイスはデバイス１、デバイス２、デバイス３の順に順序づけられており、最後の順序であるデバイス３にアービタ３０３が配置されている。
　しかしながら、例えば、デバイス１、デバイス２、デバイス３、デバイス２の順に信号が流通する場合には、最後の順序に相当するデバイス２にアービタ３０３を配置する。
　本実施の形態では、遅延発生経路を３個のデバイスに分散して配置したことにより、３個のデバイスのうちの１個でも他のデバイスに変更すると全体としての特性が変化し、ビット生成器３００からの出力が変化する。
　これによりデバイス単体のみならず、デバイスの組合せにおける同一性の認証が可能となる。
　また、本実施の形態では、３個のデバイスの組合せ全体としてビットを生成・出力している。
　３個のデバイスの各々にＰＵＦ回路を搭載して、デバイスごとにＰＵＦ回路からビットを出力する場合では、３個のデバイスの同一性を確認するためには、デバイスごとの認証が必要であるため、３回の認証処理が必要である。
　これに対して、本実施の形態に係るビット生成回路では、３個のデバイスに対して１回の認証を行えばよく、また回路規模も小さくて済む。
　これらの効果により、本実施の形態によるビット生成回路では、模造品対策を低コストで実現可能となる。
　以上、本実施の形態では、複数個の半導体デバイスに対する固有情報を生成する装置を説明した。
　より具体的には、単一の半導体デバイスに対する固有情報を生成する回路における、半導体デバイスの特性を発生させる部分回路を分割し、部分回路が複数個の半導体デバイスに分散して配置された装置を説明した。
　また、単一の半導体デバイスに対する固有情報を生成する回路における、半導体デバイスの特性を発生させる部分回路の出力を判定してビットを生成する部分回路を有する装置を説明した。
　また、本実施の形態に係るビット生成器のアービタで生成される出力信号は、複数のデバイスにわたって配置されている流通経路に固有の特性を反映するため、当該出力信号を検証することで複数デバイスの組合せにおける同一性の認証が可能であり、複数デバイスに対する認証処理を少ない回数で実現することができ、また、複数デバイスの認証に必要な回路規模やコード量を抑制することができることを説明した。
　実施の形態２．
　図３は、本実施の形態に係るビット生成器４００（信号処理システム）の構成例を示す。
　図３に示すビット生成器４００は、特許文献１の回路を、３個の半導体デバイスに分割実装したものである。
　特許文献１では、リングオシレータが特性回路にあたる。
　図３では、図８におけるＮ個のリングオシレータを３個の部分回路に分割し、３個の半導体デバイスに配置することで、３個の半導体デバイス全ての特性によってビットが決定されるビット生成器４００を構成している。
　図３において、ビット生成器４００は、リングオシレータ群４１０、制御回路４０２、周波数比較回路４０３によって構成される。
　リングオシレータ群４１０は、３個の半導体デバイスに分割配置されたＮ（Ｎ≧２）個のリングオシレータによって構成される。デバイス間の境界には、選択回路４０４を配置している。
　ビット生成器４００への入力信号４０５が選択信号となり、Ｎ個のクロックから２個が選択されるので、デバイス間の境界でＮ個の遅延経路全てを出力するのは、デバイスの入出力ピン数の無駄な消費となる。
　そこで選択回路４０４により、一度に１つの遅延経路（リングオシレータ）を選択し、それに対するクロックを発生させる。
　これを二度行うことで、入力信号４０５の値に対応する２つのクロックが発生し、それらの値が周波数比較回路４０３で判定される。
　周波数比較回路４０３の比較結果により生成されたビットは出力信号４０６として出力される。
　周波数比較回路４０３は、出力信号生成回路の例である。
　図３の一点鎖線で囲んだ範囲４５０ａ、４５０ｂ、４５０ｃは、３個の半導体デバイス４０１ａ、４０１ｂ、４０１ｃの各々において構成される信号経路であり、各信号経路４５０ａ、４５０ｂ、４５０ｃにはＮ個のリングオシレータと選択回路４０４が含まれる。
　また、デバイス間には、接続経路４６０ａ、４６０ｂが配置されている。
　デバイス間の接続経路４６０ａ、４６０ｂは、各デバイスが配置されている基板上の配線である。
　各信号経路４５０ａ、４５０ｂ、４５０ｃは、接続経路４６０ａ、４６０ｂを介して接続されており、このため、信号経路４５０ａ、接続経路４６０ａ、信号経路４５０ｂ、接続経路４６０ｂ、信号経路４５０ｃが途切れることなく構成されている。
　信号経路４５０ａ、接続経路４６０ａ、信号経路４５０ｂ、接続経路４６０ｂ、信号経路４５０ｃで構成され、周波数比較回路４０３で終端される経路を流通経路と呼ぶ。
　図４は、図８のビット生成器２００を示しているが、図３のビット生成器４００との関係を明確にするための説明を加えている。
　図４のビット生成器２００では、信号経路２５０が含まれる。
　信号経路２５０は、前述したように、それぞれが同一周波数のクロック信号を生成するように設定されているＮ個のリングオシレータ２０２と、Ｎ個のリングオシレータ２０２により生成されたＮ個のクロック信号の中から特定のクロック信号を選択する選択回路２０４とを備える。
　また、図４のビット生成器２００には、周波数比較回路２０７（出力信号生成回路）が配置されている。
　周波数比較回路２０７は、前述のように、選択回路２０４により選択された信号の周波数を監視し、監視結果に基づき、Ｎ個のリングオシレータにおける周波数特性を反映する出力信号２０８を生成する。
　なお、図４のビット生成器２００は、図３のビット生成器４００と違い、ＰＵＦ回路が１つのデバイス上に配置されている構成である。
　図３のビット生成器４００では、図４の信号経路２５０が複数の半導体デバイス４０１ａ、４０１ｂ、４０１ｃ上に信号経路４５０ａ、４５０ｂ、４５０ｃとして構成されている。
　つまり、各信号経路４５０ａ、４５０ｂ、４５０ｃには、Ｎ個のリングオシレータと選択回路４０４が配置されている。
　Ｎ個のリングオシレータは、それぞれが同一周波数のクロック信号を生成するように設定されているが、個体間のばらつきにより、生成するクロック信号の周波数に僅かな差がある。
　各信号経路４５０ａ、４５０ｂ、４５０ｃの選択回路４０４は、制御回路４０２からの制御により、同じ段のリングオシレータからの信号を選択する。
　例えば、制御回路４０２から最上段のリングオシレータを選択するよう指示された場合は、信号経路４５０ａの選択回路４０４は、信号経路４５０ａ内の最上段のリングオシレータからの信号を選択し、信号経路４５０ｂの選択回路４０４は、信号経路４５０ｂ内の最上段のリングオシレータからの信号を選択し、信号経路４５０ｃの選択回路４０４は、信号経路４５０ｃ内の最上段のリングオシレータからの信号を選択する。
　信号経路４５０ａでは、Ｎ個のリングオシレータによりＮ個のクロック信号が生成され、選択回路４０４により特定のリングオシレータ（制御回路４０２により選択されたリングオシレータ）からのクロック信号が選択され、選択されたクロック信号が接続経路４６０ａに出力される。
　信号経路４５０ｂでは、接続経路４６０ａから信号が入力され、Ｎ個のリングオシレータに入力され、Ｎ個のリングオシレータでＮ個のクロック信号が生成され、選択回路４０４により特定のリングオシレータ（制御回路４０２により選択されたリングオシレータ）からのクロック信号が選択され、選択されたクロック信号が接続経路４６０ｂに出力される。
　信号経路４５０ｃでは、信号経路４５０ｂと同様の手順にて選択回路４０４により特定のリングオシレータ（制御回路４０２により選択されたリングオシレータ）からのクロック信号が選択され、選択されたクロック信号が周波数比較回路４０３に入力される。
　制御回路４０２が毎回異なるリングオシレータを選択して、以上の動作を２回行う（例えば、１回目は最上段のリングオシレータを選択し、２回目は２段目のリングオシレータを選択する等）。
　そして、周波数比較回路４０３が、入力した２回分のクロック信号の周波数を監視し、２回分のクロック信号の周波数を比較して、周波数が高いクロック信号を出力信号４０６とする。
　この出力信号４０６には、各信号経路４５０ａ、４５０ｂ、４５０ｃ内のリングオシレータの周波数特性が反映される。
　なお、図３では、周波数比較回路４０３はデバイス３に配置している。
　周波数比較回路４０３は、デバイス１またはデバイス２にあってもよい。
　つまり、図３の構成例では、デバイス１、デバイス２、デバイス３の順番で信号が流通するため、３つのデバイスはデバイス１、デバイス２、デバイス３の順に順序づけられており、最後の順序であるデバイス３に周波数比較回路４０３が配置されている。
　しかしながら、例えば、デバイス１、デバイス２、デバイス３、デバイス２の順に信号が流通する場合には、最後の順序に相当するデバイス２に周波数比較回路４０３を配置する。
　また、図３では制御回路４０２もデバイス３に配置しているが、制御回路４０２はどのデバイスに配置されていてもよい。
　また、周波数比較回路４０３と制御回路４０２は異なるデバイスに配置されていてもよい。
　このように、本実施の形態では、実施の形態１と同様の効果をリングオシレータを用いた構成により実現する方式を説明した。
　また、本実施の形態に係るビット生成器の周波数比較回路で生成される出力信号は、複数のデバイスにわたって配置されている流通経路に固有の特性を反映するため、当該出力信号を検証することで複数デバイスの組合せにおける同一性の認証が可能であり、複数デバイスに対する認証処理を少ない回数で実現することができ、また、複数デバイスの認証に必要な回路規模やコード量を抑制することができることを説明した。
　実施の形態３．
　図５は、本実施の形態に係るビット生成器５００（信号処理システム）の構成例を示す。
　図５に示すビット生成器５００は、非特許文献１の回路を３個の半導体デバイスに分割実装し、さらにデバイスが搭載される基板の配線をＰＵＦの特性回路として含む。
　図１と比較して、図５は破線で示される範囲５０７が異なっている。
　なお、図５は、要部のみを示しており、破線で示される範囲５０７以外の構成は、図１と同様である。
　範囲５０７において、デバイス間の接続経路５０１、５０２には、複数に分岐する分岐経路５０３、５０４が含まれ、分岐経路５０３、５０４が次の順序のデバイス２（５１１ｂ）に収容される。
　分岐経路５０３ａ、５０３ｂ、５０４ａ、５０４ｂは、各デバイスが配置される基板の配線により構成される。
　また、デバイス２（５１１ｂ）内に選択回路５０５ａ、５０５ｂが設けられている。
　そして、選択回路５０５ａには、分岐回路５０３ａからの入力信号、分岐回路５０３ｂからの入力信号のいずれを選択するかを指示する外部入力信号５０６ａが入力される。
　同様に、選択回路５０５ｂには、分岐回路５０４ａからの入力信号、分岐回路５０４ｂからの入力信号のいずれを選択するかを指示する外部入力信号５０６ｂが入力される。
　選択回路５０５ａ、５０５ｂは、後続の信号経路の各パスに接続されている。
　後続の信号経路には、実施の形態１と同様に、複数の交差器５１２により構成される２つのパスが含まれる。
　なお、作図上の理由から、デバイス３（５１１ｃ）の内部構成は図示を省略しているが、図１の信号経路３５０ｃとアービタ３０３が含まれ、信号経路３５０ｃの前段に分岐経路５０３ｃ、５０３ｄに接続する選択回路と、分岐経路５０４ｃ、５０４ｄに接続する選択回路が配置されている。
　そして、デバイス２（５１１ｂ）と同様に、各選択回路が図１の信号経路３５０ｃの各パスに接続されている。
　図５の範囲５０７では、デバイス１（５１１ａ）からの信号が基板上で接続経路５０１の分岐経路５０３ａ、５０４ｂに分岐し、また、接続経路５０２の分岐経路５０４ａ、５０４ｂに分岐する。
　そして、分岐経路５０３ａ、５０３ｂを通った信号のそれぞれがデバイス２（５１１ｂ）の選択回路５０５ａに入力され、分岐経路５０４ａ、５０４ｂを通った信号のそれぞれがデバイス２（５１１ｂ）の選択回路５０５ｂに入力される。
　そして、選択回路５０５ａでは、外部入力信号５０６ａに従って、分岐回路５０３ａからの入力信号、分岐回路５０３ｂからの入力信号のいずれを選択し、選択した信号を後段の信号経路のパスに出力する。
　同様に、選択回路５０５ｂでは、外部入力信号５０６ｂに従って、分岐回路５０４ａからの入力信号、分岐回路５０４ｂからの入力信号のいずれかを選択し、選択した信号を後段の信号経路のパスに出力する。
　デバイス３（５１１ｃ）においても、分岐経路５０３ｃ、５０３ｄ、５０４ｃ、５０４ｄからの入力信号に対して同様の動作を行う。
　実施の形態３のビット生成器５００は、実施の形態１のビット生成器３００（図１）、すなわち、複数デバイスから構成されるＰＵＦ回路に対して変更を行ったが、単一デバイス（図７）に対してこの変更を行うことも可能である。
　実施の形態３は、１つの信号を２つの分岐経路に分岐させているが、分岐経路の数はデバイスのピン数や基板サイズによって上限が決まる任意の数である。
　分岐経路の数を増加させることでＰＵＦに対する基板特性の寄与が増加する。
　以上のように、実施の形態３のビット生成器は、基板上に配線されるデバイス間の接続経路に分岐経路を設け、デバイスにおいて複数の分岐経路から入力した信号を選択可能としたことにより、基板の特性によっても出力が異なるビット生成器を実現する。
　つまり、図５の分岐経路５０３ａ、５０３ｂ、５０４ａ、５０４ｂに着目すると、分岐経路５０３ａ、５０３ｂ、５０４ａ、５０４ｂは、それぞれ同じ長さとなるように調整されているが、実際には微差が生じている。
　このため、分岐経路５０３ａ、５０３ｂ、５０４ａ、５０４ｂにおける経路長の差と、デバイス内の信号経路のパス間のパス長差の組合せにより生じる固有の特性（流通経路の経路長）を反映させた出力信号を生成することができる。
　これにより、実施の形態１で説明したデバイスの組合せによる特性に基板の特性を組み合わせることが可能になり、複数デバイスと基板との組合せにおける同一性を識別可能となる。
　このため、デバイスの組合せが同じであっても、それらを別の基板に搭載すると正常動作しなくなるため、実施の形態１および２と比較して、より強固な模倣品対策が実現可能となる。
　以上、本実施の形態では、単一もしくは複数個の半導体デバイスとそれらが搭載された基板との組合せに対する固有情報を生成する装置を説明した。
　また、単一の半導体デバイスに対する固有情報を生成する回路における、半導体デバイスの特性を発生させる部分回路、もしくは、その分割に対し、基板上の配線を回路の一部として取り入れた回路構成を説明した。
　実施の形態４．
　図６は、本実施の形態に係るビット生成器６００（信号処理システム）の構成例を示す。
　図６に示すビット生成器６００は、特許文献１の回路を３個の半導体デバイスに分割実装し、さらにデバイスが搭載される基板の配線をＰＵＦの特性回路として含む。
　図３と比較して、図６は破線で示される範囲６０７が異なっている。
　なお、図６は、要部のみを示しており、破線で示される範囲６０７以外の構成は、図３と同様である。
　範囲６０７において、デバイス間の接続経路６０１には、複数に分岐する分岐経路６０２が含まれ、分岐経路６２０が次の順序のデバイス２（５１１ｂ）に収容される。
　分岐経路６０２ａ、６０２ｂ、６０２ｃ、６０２ｄは、各デバイスが配置される基板の配線により構成される。
　また、デバイス２（６１１ｂ）内に選択回路６０３が設けられている。
　そして、選択回路６０３には、分岐回路６０２ａ－ｄからの入力信号のうちのいずれを選択するかを指示する外部入力信号６０４が入力される。
　なお、作図上の理由から、デバイス３（６１１ｃ）の内部構成は図示を省略しているが、図３の信号経路４５０ｃと周波数比較回路４０３が含まれ、信号経路４５０ｃの前段に分岐経路６０５ａ－ｄに接続する選択回路が配置されている。
　そして、デバイス２（６１１ｂ）と同様に、当該選択回路が図３の信号経路４５０ｃのＮ個のリングオシレータに接続されている。
　図６の範囲６０７では、デバイス１（６１１ａ）から信号が基板上で接続経路６０１の分岐経路６０２ａ－ｄに分岐し、分岐経路６０２ａ－ｄを通った信号のそれぞれがデバイス２（６１１ｂ）の選択回路６０３に入力される。
　そして、選択回路６０３では、外部入力信号６０４に従って、分岐経路６０２ａ－ｄからの入力信号のうちのいずれかを選択し、選択した信号を後段の信号経路のＮ個のリングオシレータに出力する。
　デバイス３（６１１ｃ）においても、分岐経路６０５ａ－ｄからの入力信号に対して同様の動作を行う。
　なお、図６では分岐経路の数を４としているが、分岐経路の数はデバイスのピン数や基板サイズによって上限が決まる任意の数である。
　分岐経路の数を増加させることでＰＵＦに対する基板特性の寄与が増加する。
　このように、本実施の形態では、実施の形態３と同様の効果をリングオシレータを用いた構成により実現する方式を説明した。
　１００　ビット生成器、１０１　遅延発生回路、１０２　交差器、１０３　選択信号、１０４　信号、１０５　アービタ、１０６　出力信号、１５０　信号経路、２００　ビット生成器、２０１　リングオシレータ群、２０２　リングオシレータ、２０３　信号線、２０４　選択回路、２０５　入力信号、２０６　信号線、２０７　周波数比較回路、２０８　出力信号、２５０　信号経路、３００　ビット生成器、３０１　半導体デバイス、３０２　交差器、３０３　アービタ、３０４　出力信号、３５０　信号経路、３６０　接続経路、４００　ビット生成器、４０１　半導体デバイス、４０２　制御回路、４０３　周波数比較回路、４０４　選択回路、４０５　入力信号、４０６　出力信号、４１０　リングオシレータ群、４５０　信号経路、４６０　接続経路、５００　ビット生成器、５０１　接続経路、５０２　接続経路、５０３　分岐経路、５０４　分岐経路、５０５　選択回路、５０６　外部入力信号、５１１　半導体デバイス、５１２　交差器、６００　ビット生成器、６０１　接続経路、６０２　分岐経路、６０３　選択回路、６０４　外部入力信号、６０５　分岐経路、６１１　半導体デバイス。

Claims (6)

  1. 　複数のデバイスが順序づけて配置される信号処理システムであって、
    　信号が流れる信号経路と、前記信号経路を終端し前記信号経路を流れた信号を監視する出力信号生成回路とが含まれ、前記信号経路を流れた信号に対する監視結果に基づき前記信号経路に固有の特性を反映する出力信号が前記出力信号生成回路により生成されるＰＵＦ（Ｐｈｙｓｉｃａｌ　Ｕｎｃｌｏｎｅａｂｌｅ　Ｆｕｎｃｔｉｏｎ）回路の信号経路が前記複数のデバイスの各々に構成され、
    　各デバイスの信号経路は、接続経路を介して、次の順序のデバイスの信号経路と接続され、
    　前記複数のデバイスにおける信号経路及びデバイス間の接続経路により流通経路が構成され、
    　前記ＰＵＦ回路の出力信号生成回路が、前記複数のデバイスのうちの最後の順序のデバイスに配置されて前記流通経路を終端し、
    　所定の信号がデバイスの順序に従って前記流通経路を流れ、最後の順序のデバイスの前記出力信号生成回路に入力され、
    　最後の順序のデバイスの前記出力信号生成回路が、入力した信号を監視し、監視結果に基づき、前記流通経路に固有の特性を反映する出力信号を生成することを特徴とする信号処理システム。
  2. 　前記複数のデバイスは、所定の基板上に配置され、
    　デバイス間の接続経路は、前記基板の配線により構成されることを特徴とする請求項１に記載の信号処理システム。
  3. 　デバイス間の接続経路は、複数に分岐する分岐経路を含み、
    　複数の分岐経路の各々が、次の順序のデバイスに収容されていることを特徴とする請求項２に記載の信号処理システム。
  4. 　各デバイスは、前記複数の分岐経路と後続の信号経路とに接続している信号選択回路を有し、
    　前記信号選択回路は、前記複数の分岐経路から複数の信号を入力し、入力した前記複数の信号の中から特定の信号を選択し、選択した信号を、後続の信号経路に出力することを特徴とする請求項３に記載の信号処理システム。
  5. 　前記信号処理システムは、
    　それぞれのパス長が同一になるように設定されている複数のパスが信号経路に含まれ、前記出力信号生成回路が各パスを流れた信号の前記出力信号生成回路への到達タイミングを監視し、パスごとの信号の到達タイミングの差に基づきパス間のパス長差の特性を反映する出力信号が前記出力信号生成回路により生成されるＰＵＦ回路の信号経路が前記複数のデバイスの各々に構成され、
    　各デバイスの信号経路の複数のパスは、接続経路に含まれる複数のパスを介して、次の順序のデバイスの信号経路の複数のパスと接続され、
    　前記複数のデバイスにおける信号経路及びデバイス間の接続経路により構成される流通経路に複数のパスが含まれ、
    　所定の信号がデバイスの順序に従って前記流通経路の各パスを流れ、最後の順序のデバイスの前記出力信号生成回路に入力され、
    　最後の順序のデバイスの前記出力信号生成回路が、前記流通経路の各パスを流れた信号の前記出力信号生成回路への到達タイミングを監視し、パスごとの信号の到達タイミングの差に基づき、前記流通経路におけるパス間のパス長差の特性を反映する出力信号を生成することを特徴とする請求項１～４のいずれかに記載の信号処理システム。
  6. 　前記信号処理システムは、
    　それぞれが同一周波数の信号を生成するように設定されている複数のリングオシレータと複数のリングオシレータにより生成された複数の信号の中から所定数の信号を選択する選択回路とを備える信号経路が含まれ、前記出力信号生成回路が前記選択回路により選択された信号の周波数を監視し、監視結果に基づき、複数のリングオシレータにおける周波数特性を反映する出力信号が前記出力信号生成回路により生成されるＰＵＦ回路の信号経路が前記複数のデバイスの各々に構成され、
    　各デバイスの信号経路は、リングオシレータ及び選択回路が含まれない接続経路を介して、次の順序のデバイスの信号経路と接続され、
    　前記複数のデバイスにおける信号経路及びデバイス間の接続経路により流通経路が構成され、
    　前記流通経路において、デバイスの信号経路ごとに、接続経路から入力された信号が複数のリングオシレータに出力され、複数のリングオシレータで生成された複数の信号から特定の信号が選択回路で選択され、選択された信号が接続経路に出力される動作が繰り返され、
    　最後の順序のデバイスの信号経路の選択回路で選択された信号が、最後の順序のデバイスの前記出力信号経路に入力され、
    　最後の順序のデバイスの前記出力信号生成回路が、入力した信号の周波数を監視し、監視結果に基づき、前記複数のデバイスの信号経路内のリングオシレータの周波数特性を反映する出力信号を生成することを特徴とする請求項１～４のいずれかに記載の信号処理システム。
PCT/JP2010/059595 2010-06-07 2010-06-07 信号処理システム WO2011155011A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012519146A JP5335141B2 (ja) 2010-06-07 2010-06-07 信号処理システム
KR1020127032005A KR20130016363A (ko) 2010-06-07 2010-06-07 신호 처리 시스템
PCT/JP2010/059595 WO2011155011A1 (ja) 2010-06-07 2010-06-07 信号処理システム
US13/702,750 US20130082733A1 (en) 2010-06-07 2010-06-07 Signal processing system
CN2010800672761A CN102948113A (zh) 2010-06-07 2010-06-07 信号处理系统
EP10852851.4A EP2579499A1 (en) 2010-06-07 2010-06-07 Signal processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2010/059595 WO2011155011A1 (ja) 2010-06-07 2010-06-07 信号処理システム

Publications (1)

Publication Number Publication Date
WO2011155011A1 true WO2011155011A1 (ja) 2011-12-15

Family

ID=45097643

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/059595 WO2011155011A1 (ja) 2010-06-07 2010-06-07 信号処理システム

Country Status (6)

Country Link
US (1) US20130082733A1 (ja)
EP (1) EP2579499A1 (ja)
JP (1) JP5335141B2 (ja)
KR (1) KR20130016363A (ja)
CN (1) CN102948113A (ja)
WO (1) WO2011155011A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9712166B2 (en) 2015-03-17 2017-07-18 Kabushiki Kaisha Toshiba Data generating device and authentication system
JP2018136757A (ja) * 2017-02-22 2018-08-30 富士通株式会社 信号処理システム

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018972B1 (en) * 2012-06-04 2015-04-28 Sandia Corporation Area-efficient physically unclonable function circuit architecture
KR101393806B1 (ko) * 2013-04-03 2014-05-12 충북대학교 산학협력단 다단계 물리적 복제 불가 함수 시스템
CN103236922B (zh) * 2013-04-23 2017-02-08 浙江华仪电子股份有限公司 具有物理不可克隆功能的电路、电子装置及实现方法
US10044513B2 (en) 2013-09-02 2018-08-07 Samsung Electronics Co., Ltd. Security device having physical unclonable function
US11303461B2 (en) 2013-09-02 2022-04-12 Samsung Electronics Co., Ltd. Security device having physical unclonable function
KR101673163B1 (ko) * 2014-09-30 2016-11-08 고려대학교 산학협력단 듀얼 레일 딜레이 로직을 이용한 물리적 복제 방지 회로
US9501664B1 (en) 2014-12-15 2016-11-22 Sandia Corporation Method, apparatus and system to compensate for drift by physically unclonable function circuitry
US9712330B2 (en) * 2014-12-15 2017-07-18 Honeywell International Inc. Physically uncloneable function device using MRAM
CN106372539B (zh) * 2016-08-31 2019-12-03 电子科技大学 变频环形振荡器puf电路及其控制方法
EP3580891A1 (en) * 2017-02-10 2019-12-18 Telefonaktiebolaget LM Ericsson (PUBL) Methods of verifying that a first device and a second device are physically interconnected
US10915635B2 (en) 2017-12-22 2021-02-09 The Boeing Company Countermeasures to frequency alteration attacks on ring oscillator based physical unclonable functions
CN108540109A (zh) * 2018-04-11 2018-09-14 中国电子科技集团公司第五十八研究所 基于环形振荡器的物理指纹生成电路及方法
JP6646103B2 (ja) 2018-05-30 2020-02-14 ウィンボンド エレクトロニクス コーポレーション 半導体装置
CN110956996B (zh) * 2018-09-26 2022-02-08 华邦电子股份有限公司 半导体装置
KR102148569B1 (ko) * 2018-10-12 2020-08-27 윈본드 일렉트로닉스 코포레이션 반도체 장치
KR102600349B1 (ko) * 2018-11-16 2023-11-09 한국전자통신연구원 링 발진기 구조 기반의 비밀 정보 생성 장치 및 방법
US11269999B2 (en) * 2019-07-01 2022-03-08 At&T Intellectual Property I, L.P. Protecting computing devices from malicious tampering
CN110545174A (zh) * 2019-08-16 2019-12-06 浙江大华技术股份有限公司 一种用于生成秘钥的电路、信息加密和解密的方法
CN111355589B (zh) * 2020-01-16 2021-02-19 南京航空航天大学 一种可重构环形振荡器物理不可克隆函数电路及其激励生成方法
US11985259B2 (en) * 2021-06-24 2024-05-14 Raytheon Company Unified multi-die physical unclonable function

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005523481A (ja) * 2002-04-16 2005-08-04 マサチューセッツ　インスティテュート　オブ　テクノロジー 集積回路の認証
WO2008056612A1 (fr) * 2006-11-06 2008-05-15 Panasonic Corporation Appareil de sécurité d'informations
JP2009517910A (ja) * 2005-11-29 2009-04-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｐｕｆｓを使用した物理的な共有秘密及び周辺の証明
JP2009517911A (ja) * 2005-11-29 2009-04-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｃｐｕｆｓを使用した近傍の証明
JP2009524998A (ja) 2006-01-24 2009-07-02 ヴェラヨ インク 信号発生器をベースとした装置セキュリティ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7797653B2 (en) * 2004-03-30 2010-09-14 Nec Corporation Circuit verification apparatus, circuit verification method, and signal distribution method for the same
US7564345B2 (en) * 2004-11-12 2009-07-21 Verayo, Inc. Volatile device keys and applications thereof
WO2011088074A2 (en) * 2010-01-12 2011-07-21 Stc. Unm System and methods for generating unclonable security keys in integrated circuits
WO2011086688A1 (ja) * 2010-01-15 2011-07-21 三菱電機株式会社 ビット列生成装置及びビット列生成方法
US8274306B1 (en) * 2011-03-31 2012-09-25 The United States Of America As Represented By The Secretary Of The Navy Electronic logic circuit with physically unclonable function characteristics

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005523481A (ja) * 2002-04-16 2005-08-04 マサチューセッツ　インスティテュート　オブ　テクノロジー 集積回路の認証
JP2009517910A (ja) * 2005-11-29 2009-04-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｐｕｆｓを使用した物理的な共有秘密及び周辺の証明
JP2009517911A (ja) * 2005-11-29 2009-04-30 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ｃｐｕｆｓを使用した近傍の証明
JP2009524998A (ja) 2006-01-24 2009-07-02 ヴェラヨ インク 信号発生器をベースとした装置セキュリティ
WO2008056612A1 (fr) * 2006-11-06 2008-05-15 Panasonic Corporation Appareil de sécurité d'informations

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DAIHYUN LIM ET AL.: "Extracting Secret Keys From Integrated Circuits", IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, vol. 13, no. 10, October 2005 (2005-10-01), pages 1200 - 1205, XP007904352 *
G. EDWARD SUH ET AL.: "Physical Unclonable Functions for Device Authentication and Secret Key Generation", PROCEEDINGS OF DAC 2007, June 2007 (2007-06-01), pages 9 - 14, XP031183294 *
J. W. LEE ET AL.: "A Technique to Build a Secret Key in Integrated Circuits for Identification and Authentication Applications", PROC. OF THE IEEE VLSI CIRCUITS SYMPOSIUM, 2004, pages 176 - 179

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9712166B2 (en) 2015-03-17 2017-07-18 Kabushiki Kaisha Toshiba Data generating device and authentication system
JP2018136757A (ja) * 2017-02-22 2018-08-30 富士通株式会社 信号処理システム

Also Published As

Publication number Publication date
EP2579499A1 (en) 2013-04-10
JP5335141B2 (ja) 2013-11-06
KR20130016363A (ko) 2013-02-14
US20130082733A1 (en) 2013-04-04
JPWO2011155011A1 (ja) 2013-08-01
CN102948113A (zh) 2013-02-27

Similar Documents

Publication Publication Date Title
JP5335141B2 (ja) 信号処理システム
Kodýtek et al. Improved ring oscillator PUF on FPGA and its properties
JP5377667B2 (ja) ビット列生成装置及びビット列生成方法
US10256983B1 (en) Circuit that includes a physically unclonable function
KR102499723B1 (ko) 물리적 복제방지 기능 비트스트링 생성에 대한 신뢰성 향상 방법
US10063526B2 (en) Method and apparatus for secure provisioning of an integrated circuit device
JP5333669B2 (ja) 個体別情報生成装置及び個体別情報生成方法
Machida et al. Implementation of double arbiter PUF and its performance evaluation on FPGA
CN106571924B (zh) 一种物理不可克隆函数电路
JP2019201418A (ja) ランダムなデジタル値を生成する装置及び方法
JP5831202B2 (ja) 個体別情報生成装置及び個体別情報生成方法
US20160267266A1 (en) Electronic circuit, authentication system, and authentication method
Yao et al. ClockPUF: Physical Unclonable Functions based on clock networks
CN106919860B (zh) 用于实现物理不可克隆函数的电路以及相应的运行方法
JP2001222571A (ja) Ｌｓｉの設計方法および検証方法
WO2015145487A1 (ja) クロック位相制御回路
KR101136973B1 (ko) 통합 보안 장치 및 통합 보안 방법
Mustapa et al. Frequency uniqueness in ring oscillator Physical Unclonable Functions on FPGAs
Spenke et al. An arbiter PUF secured by remote random reconfigurations of an FPGA
Rajan et al. Lightweight and Attack-resilient PUF for Internet of Things
JP3998616B2 (ja) 暗号化／復号モジュール
Soybali et al. Implementation of a PUF circuit on a FPGA
Wen et al. A multi-line arbiter PUF with improved reliability and uniqueness
Streit et al. Choice–A tunable PUF-design for FPGAs
Tehranipoor et al. Intrinsic racetrack puf

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080067276.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10852851

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012519146

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2010852851

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20127032005

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13702750

Country of ref document: US