JP2019201418A - ランダムなデジタル値を生成する装置及び方法 - Google Patents
ランダムなデジタル値を生成する装置及び方法 Download PDFInfo
- Publication number
- JP2019201418A JP2019201418A JP2019129919A JP2019129919A JP2019201418A JP 2019201418 A JP2019201418 A JP 2019201418A JP 2019129919 A JP2019129919 A JP 2019129919A JP 2019129919 A JP2019129919 A JP 2019129919A JP 2019201418 A JP2019201418 A JP 2019201418A
- Authority
- JP
- Japan
- Prior art keywords
- digital value
- value
- digital
- puf
- pufs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
- H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
- G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
- H04L2209/12—Details relating to cryptographic hardware or logic circuitry
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (18)
- 半導体の工程変移を用いてデジタル値を生成する装置において、
前記装置は、
n及びkを所定の自然数とし、前記半導体の工程変移を用いて、各々がkビットの、n個の複数のデジタル値を生成する生成部と、
前記複数のデジタル値を処理してkビットの第1デジタル値を提供する処理部と、
を含み、
前記生成部は、各々がkビットのデジタル値を生成するように構成されたn個の複数のPUF(Physically Unclonable Function)を含み、前記複数のPUFのうち少なくとも一部は前記工程変移を引き起こす少なくとも1つのパラメータが互いに異なるように適用されて製造され、前記複数のPUFが前記複数のデジタル値を生成し、
前記複数のPUFのうち少なくとも一部に適用されるパラメータは、半導体に含まれる伝導性レイヤの間が短絡されたり短絡されていない場合に適用されたパラメータの最小値と最大値との間の範囲で選択される、装置。 - 前記複数のPUFのうち少なくとも1つは、半導体の伝導性レイヤの間に形成される少なくとも1つのビアを含み、前記少なくとも1つのビアによって前記伝導性レイヤが短絡されるか否かを用いて前記複数のデジタル値のうち少なくとも1つを生成する、請求項1に記載の装置。
- 前記パラメータは、前記ビアのサイズを含む、請求項2に記載の装置。
- 前記ビアのサイズは、前記装置を生成する工程に対して先に行われたテスト工程で前記伝導性レイヤの間が短絡されたり、短絡されないと確認されたビアサイズの最小値以上最大値以下の範囲で選択され、前記複数のPUFそれぞれには前記範囲内で互いに異なるビアサイズが適用される、請求項3に記載の装置。
- 前記処理部は、前記複数のデジタル値のうち予め指定された条件に適する値を前記第1デジタル値に選択する、請求項1に記載の装置。
- ビットシーケンスが「1」及び「0」を全て含むデジタル値を提供する少なくとも1つのPUFのうち、前記適用されたパラメータが最小であるPUFによって生成されるデジタル値を前記第1デジタル値として選択する、請求項5に記載の装置。
- ビットシーケンスが「1」及び「0」を全て含むデジタル値を提供する少なくとも1つのPUFのうち、前記適用されたパラメータが最小値と最大値の中央値であるPUFによって生成されるデジタル値を前記第1デジタル値として選択する、請求項5に記載の装置。
- 前記処理部は、前記複数のデジタル値をビットシーケンスごとに論理演算して前記第1デジタル値を算出する、請求項1に記載の装置。
- 前記論理演算は、排他的OR(XOR)論理演算である、請求項8に記載の装置。
- 半導体の工程変移を用いてデジタル値を生成する装置がデジタル値を生成する方法において、
n及びkを所定の自然数とし、前記工程変移を引き起こす少なくとも1つのパラメータが互いに異なるように適用されて製造され、各々がkビットのデジタル値を生成するn個の複数のPUFが、 各々がkビットのn個の複数のデジタル値を生成するステップと、
処理部が前記複数のデジタル値を処理してkビットの第1デジタル値を提供するステップと、
を含み、
前記複数のPUFのうち少なくとも一部に適用されるパラメータは、半導体に含まれる伝導性レイヤの間が短絡されたり短絡されていない場合に適用されたパラメータの最小値と最大値との間の範囲で選択される、方法。 - 前記複数のPUFのうち少なくとも1つは、半導体の伝導性レイヤの間に形成される少なくとも1つのビアを含み、
前記生成するステップは、前記少なくとも1つのビアによって前記伝導性レイヤが短絡されるか否かに応じて前記複数のデジタル値のうち少なくとも1つを生成する、請求項10に記載の方法。 - 前記パラメータは前記ビアのサイズを含む、請求項11に記載の方法。
- 前記ビアのサイズは、前記装置を生成する工程に対して先に行われたテスト工程で前記伝導性レイヤ間が短絡されたり、短絡されていないと確認されたビアサイズの最小値以上最大値以下の範囲で選択され、前記複数のPUFそれぞれには前記範囲内で互いに異なるビアサイズが適用される、請求項12に記載の方法。
- 前記処理するステップは、前記複数のデジタル値のうち予め指定された条件に適する値を前記第1デジタル値に選択する、請求項10に記載の方法。
- ビットシーケンスが「1」及び「0」を全て含むデジタル値を提供する少なくとも1つのPUFのうち、前記適用されたパラメータが最小であるPUFによって生成されるデジタル値を前記第1デジタル値として選択する、請求項14に記載の方法。
- ビットシーケンスが「1」及び「0」を全て含むデジタル値を提供する少なくとも1つのPUFのうち、前記適用されたパラメータが最小値と最大値の中央値であるPUFによって生成されるデジタル値を前記第1デジタル値として選択する、請求項14に記載の方法。
- 前記処理するステップは、前記複数のデジタル値をビットシーケンスごとに論理演算して前記第1デジタル値を算出する、請求項10に記載の方法。
- 前記論理演算は排他的OR(XOR)論理演算である、請求項17に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130168530A KR102186475B1 (ko) | 2013-12-31 | 2013-12-31 | 랜덤한 디지털 값을 생성하는 장치 및 방법 |
KR10-2013-0168530 | 2013-12-31 | ||
JP2016544520A JP2017505047A (ja) | 2013-12-31 | 2014-12-30 | ランダムなデジタル値を生成する装置及び方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016544520A Division JP2017505047A (ja) | 2013-12-31 | 2014-12-30 | ランダムなデジタル値を生成する装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019201418A true JP2019201418A (ja) | 2019-11-21 |
JP6974398B2 JP6974398B2 (ja) | 2021-12-01 |
Family
ID=53493642
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016544520A Pending JP2017505047A (ja) | 2013-12-31 | 2014-12-30 | ランダムなデジタル値を生成する装置及び方法 |
JP2019129919A Active JP6974398B2 (ja) | 2013-12-31 | 2019-07-12 | ランダムなデジタル値を生成する装置及び方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016544520A Pending JP2017505047A (ja) | 2013-12-31 | 2014-12-30 | ランダムなデジタル値を生成する装置及び方法 |
Country Status (7)
Country | Link |
---|---|
US (2) | US10122537B2 (ja) |
EP (1) | EP3091471B1 (ja) |
JP (2) | JP2017505047A (ja) |
KR (1) | KR102186475B1 (ja) |
CN (2) | CN106062771B (ja) |
TW (1) | TWI676131B (ja) |
WO (1) | WO2015102359A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI640863B (zh) | 2013-07-26 | 2018-11-11 | Ict韓國有限公司 | 測試隨機性的儀器以及方法 |
WO2017026350A1 (ja) * | 2015-08-10 | 2017-02-16 | 国立研究開発法人産業技術総合研究所 | セキュリティ機能を有する回路を含む半導体デバイス |
JP6383384B2 (ja) * | 2016-06-24 | 2018-08-29 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置、半導体装置の製造方法および固有情報の生成方法 |
JP2019530271A (ja) * | 2016-08-08 | 2019-10-17 | ミカリ, シルヴィオMICALI, Silvio | 偽造防止 |
JP6471130B2 (ja) * | 2016-09-20 | 2019-02-13 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置およびセキュリティシステム |
CN107392057A (zh) * | 2016-12-30 | 2017-11-24 | 北京同方微电子有限公司 | 一种物理不可克隆电路结构 |
US11741332B2 (en) * | 2017-04-27 | 2023-08-29 | Silvio Micali | Securing cryptographic keys |
US11270184B2 (en) * | 2017-04-27 | 2022-03-08 | Silvio Micali | Counterfeit prevention |
KR102050021B1 (ko) * | 2017-04-27 | 2019-11-28 | 김태욱 | 식별키 유용성 판별장치 |
CN107547200B (zh) * | 2017-05-04 | 2020-04-10 | 华邦电子股份有限公司 | 半导体装置、半导体装置制造方法及特有信息的产生方法 |
FR3069677A1 (fr) * | 2017-07-27 | 2019-02-01 | Stmicroelectronics (Crolles 2) Sas | Dispositif de generation d'un nombre aleatoire |
JP2019121884A (ja) | 2017-12-28 | 2019-07-22 | 三菱重工業株式会社 | 集積回路、制御装置、情報配信方法及び情報配信システム |
US11294640B2 (en) * | 2019-03-13 | 2022-04-05 | Ememory Technology Inc. | Random number generator |
KR20210102740A (ko) * | 2020-02-12 | 2021-08-20 | 삼성전자주식회사 | 물리적 복제 방지 기능에 기초하여 키를 생성하는 보안 장치 및 이의 동작 방법 |
US11239414B2 (en) | 2020-03-24 | 2022-02-01 | International Business Machines Corporation | Physical unclonable function for MRAM structures |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173485A (ja) * | 2004-12-17 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 電子デバイス及びその製造方法 |
US20110239002A1 (en) * | 2010-03-25 | 2011-09-29 | Empire Technology Development Llc | Differential uncloneable variability-based cryptography |
JP2011198317A (ja) * | 2010-03-24 | 2011-10-06 | National Institute Of Advanced Industrial Science & Technology | 認証処理方法及び装置 |
WO2012001796A1 (ja) * | 2010-06-30 | 2012-01-05 | 富士通株式会社 | 個体別情報生成装置及び個体別情報生成方法 |
JP2012043517A (ja) * | 2010-08-23 | 2012-03-01 | Renesas Electronics Corp | 半導体装置 |
US20130101114A1 (en) * | 2010-12-09 | 2013-04-25 | Dong Kyue Kim | Apparatus and method for generating identification key |
US8525169B1 (en) * | 2012-08-10 | 2013-09-03 | International Business Machines Corporation | Reliable physical unclonable function for device authentication |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2738971B1 (fr) | 1995-09-19 | 1997-10-10 | Schlumberger Ind Sa | Procede de determination d'une cle de cryptage associee a un circuit integre |
JP3673015B2 (ja) | 1996-04-26 | 2005-07-20 | 沖電気工業株式会社 | 半導体装置における周辺デバイス識別方法 |
US5802592A (en) | 1996-05-31 | 1998-09-01 | International Business Machines Corporation | System and method for protecting integrity of alterable ROM using digital signatures |
US5990701A (en) | 1997-06-25 | 1999-11-23 | Sun Microsystems, Inc. | Method of broadly distributing termination for buses using switched terminators |
US6118279A (en) | 1997-07-30 | 2000-09-12 | Candescent Technologies Corporation | Magnetic detection of short circuit defects in plate structure |
US6555204B1 (en) | 2000-03-14 | 2003-04-29 | International Business Machines Corporation | Method of preventing bridging between polycrystalline micro-scale features |
JPWO2002050910A1 (ja) | 2000-12-01 | 2004-04-22 | 株式会社日立製作所 | 半導体集積回路装置の識別方法と半導体集積回路装置の製造方法及び半導体集積回路装置 |
US8315383B2 (en) * | 2001-07-27 | 2012-11-20 | Hewlett-Packard Development Company, L.P. | Method and apparatus for random bit-string generation utilizing environment sensors |
US7085386B2 (en) | 2001-12-07 | 2006-08-01 | Activcard | System and method for secure replacement of high level cryptographic keys in a personal security device |
US20090132624A1 (en) * | 2004-10-15 | 2009-05-21 | Koninklijke Philips Electronics N.V. | Integrated circuit with a true random number generator |
EP2011123B1 (en) | 2006-04-13 | 2015-03-04 | Nxp B.V. | Semiconductor device identifier generation method and semiconductor device |
EP2081170A1 (en) | 2006-11-06 | 2009-07-22 | Panasonic Corporation | Information security apparatus |
CN101498772B (zh) | 2008-01-29 | 2012-07-18 | 西门子(中国)有限公司 | 磁共振成像系统中接收线圈的识别码电路 |
US8683210B2 (en) * | 2008-11-21 | 2014-03-25 | Verayo, Inc. | Non-networked RFID-PUF authentication |
EP2230794A3 (en) | 2009-03-16 | 2011-10-05 | Technische Universität München | Towards Electrical, Integrated Implementations of SIMPL Systems |
KR100926214B1 (ko) | 2009-04-23 | 2009-11-09 | 한양대학교 산학협력단 | 공정편차를 이용한 디지털 값 생성 장치 및 방법 |
US8370787B2 (en) | 2009-08-25 | 2013-02-05 | Empire Technology Development Llc | Testing security of mapping functions |
US20110080715A1 (en) | 2009-10-07 | 2011-04-07 | Castles Technology Co., Ltd. | Protective structure of electronic component |
US8127151B2 (en) | 2009-10-13 | 2012-02-28 | Lockheed Martin Corporation | Hardware-based key generation and recovery |
US8619979B2 (en) * | 2010-06-25 | 2013-12-31 | International Business Machines Corporation | Physically unclonable function implemented through threshold voltage comparison |
ES2593302T3 (es) * | 2011-03-31 | 2016-12-07 | Ictk Co., Ltd. | Aparato y método para generar un valor digital |
WO2012133964A1 (ko) * | 2011-03-31 | 2012-10-04 | 한양대학교 산학협력단 | 디지털 값 생성 장치 및 방법 |
EP2747335B1 (en) * | 2011-08-16 | 2017-01-11 | ICTK Co., Ltd. | Device and method for puf-based inter-device security authentication in machine-to-machine communication |
US20130147511A1 (en) * | 2011-12-07 | 2013-06-13 | Patrick Koeberl | Offline Device Authentication and Anti-Counterfeiting Using Physically Unclonable Functions |
EP2615571A1 (en) | 2012-01-16 | 2013-07-17 | Gemalto SA | Method of generating an identifier of an electronic device |
CN103448010B (zh) * | 2012-12-14 | 2015-08-12 | 上海欧唯斯工具制造有限公司 | 一种扭力扳手 |
US9083323B2 (en) | 2013-02-11 | 2015-07-14 | Qualcomm Incorporated | Integrated circuit identification and dependability verification using ring oscillator based physical unclonable function and age detection circuitry |
-
2013
- 2013-12-31 KR KR1020130168530A patent/KR102186475B1/ko active IP Right Grant
-
2014
- 2014-12-30 US US15/109,327 patent/US10122537B2/en active Active
- 2014-12-30 CN CN201480076522.8A patent/CN106062771B/zh active Active
- 2014-12-30 WO PCT/KR2014/013020 patent/WO2015102359A1/ko active Application Filing
- 2014-12-30 EP EP14877400.3A patent/EP3091471B1/en active Active
- 2014-12-30 JP JP2016544520A patent/JP2017505047A/ja active Pending
- 2014-12-30 CN CN201910312845.7A patent/CN110263587B/zh active Active
- 2014-12-31 TW TW103146415A patent/TWI676131B/zh active
-
2018
- 2018-10-03 US US16/150,422 patent/US10771268B2/en active Active
-
2019
- 2019-07-12 JP JP2019129919A patent/JP6974398B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173485A (ja) * | 2004-12-17 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 電子デバイス及びその製造方法 |
JP2011198317A (ja) * | 2010-03-24 | 2011-10-06 | National Institute Of Advanced Industrial Science & Technology | 認証処理方法及び装置 |
US20110239002A1 (en) * | 2010-03-25 | 2011-09-29 | Empire Technology Development Llc | Differential uncloneable variability-based cryptography |
WO2012001796A1 (ja) * | 2010-06-30 | 2012-01-05 | 富士通株式会社 | 個体別情報生成装置及び個体別情報生成方法 |
JP2012043517A (ja) * | 2010-08-23 | 2012-03-01 | Renesas Electronics Corp | 半導体装置 |
US20130101114A1 (en) * | 2010-12-09 | 2013-04-25 | Dong Kyue Kim | Apparatus and method for generating identification key |
US8525169B1 (en) * | 2012-08-10 | 2013-09-03 | International Business Machines Corporation | Reliable physical unclonable function for device authentication |
Also Published As
Publication number | Publication date |
---|---|
US10771268B2 (en) | 2020-09-08 |
CN106062771B (zh) | 2019-05-17 |
JP6974398B2 (ja) | 2021-12-01 |
US10122537B2 (en) | 2018-11-06 |
TW201531937A (zh) | 2015-08-16 |
EP3091471A1 (en) | 2016-11-09 |
CN106062771A (zh) | 2016-10-26 |
EP3091471A4 (en) | 2017-01-18 |
CN110263587B (zh) | 2023-04-07 |
KR20150078801A (ko) | 2015-07-08 |
US20160330038A1 (en) | 2016-11-10 |
CN110263587A (zh) | 2019-09-20 |
US20190036714A1 (en) | 2019-01-31 |
EP3091471B1 (en) | 2020-07-01 |
TWI676131B (zh) | 2019-11-01 |
JP2017505047A (ja) | 2017-02-09 |
WO2015102359A1 (ko) | 2015-07-09 |
KR102186475B1 (ko) | 2020-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019201418A (ja) | ランダムなデジタル値を生成する装置及び方法 | |
KR102198499B1 (ko) | 디지털 값 처리 장치 및 방법 | |
Machida et al. | A new arbiter PUF for enhancing unpredictability on FPGA | |
KR102178386B1 (ko) | 랜덤성 테스트 장치 및 방법 | |
Kodýtek et al. | Improved ring oscillator PUF on FPGA and its properties | |
US20200044872A1 (en) | Apparatus and method for generating physically unclonable functions | |
Wu et al. | Flam-puf: A response–feedback-based lightweight anti-machine-learning-attack puf | |
Hemavathy et al. | Arbiter puf—a review of design, composition, and security aspects | |
Zalivaka et al. | FPGA implementation of modeling attack resistant arbiter PUF with enhanced reliability | |
KR101457305B1 (ko) | 식별키 생성 장치 및 방법 | |
Nassar et al. | CaPUF: Cascaded PUF structure for machine learning resiliency | |
Cui et al. | An efficient ring oscillator PUF using programmable delay units on FPGA | |
Hu et al. | Compact PUF design with systematic biases mitigation on Xilinx FPGAs | |
CN113507362B (zh) | 基于四元组比较策略的ro puf密钥生成方法 | |
Pal et al. | Properties of carry value transformation | |
Hawash et al. | Reversible function synthesis of large reversible functions with no ancillary bits using covering set partitions | |
KR20200141409A (ko) | 랜덤한 디지털 값을 생성하는 장치 및 방법 | |
KR101920569B1 (ko) | 공정편차를 이용한 디지털 값 생성 장치 및 방법 | |
Yoshikawa et al. | Helper data aware cloning method for physical unclonable function | |
Ge et al. | A deep learning modeling attack method for MISR-APUF protection structures | |
Lokhande et al. | Comparative Analysis of Delay-Based and Memory-Based Physical Unclonable Functions | |
Yoshikawa et al. | Physical unclonable function with multiplexing units and its evaluation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6974398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |