JP2001222571A - Ｌｓｉの設計方法および検証方法 - Google Patents
Ｌｓｉの設計方法および検証方法Info
- Publication number
- JP2001222571A JP2001222571A JP2000034577A JP2000034577A JP2001222571A JP 2001222571 A JP2001222571 A JP 2001222571A JP 2000034577 A JP2000034577 A JP 2000034577A JP 2000034577 A JP2000034577 A JP 2000034577A JP 2001222571 A JP2001222571 A JP 2001222571A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- design data
- simulation
- lsi
- encrypted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
- G06F21/6209—Protecting access to data via a platform, e.g. using keys or access control rules to a single file or object, e.g. in a secure envelope, encrypted and accessed using a key, or with access control rules appended to the object itself
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Geometry (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Health & Medical Sciences (AREA)
- Evolutionary Computation (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 ＬＳＩの設計において、暗号化処理を採り入
れ、従来よりも回路設計データの機密性を高める。 【解決手段】 暗号化処理ＳＡでは、機密を必要とする
回路の設計データ１１に対して暗号化を行い、暗号化設
計データ１２および暗号化を解除するキー１３と生成す
る。ダミー回路を元の回路と並列に配置し、その出力を
並び換えた出力から、元の回路の出力数と同数の信号を
選択するセレクタを配置する。セルクタの選択信号がキ
ーとなる。暗号化設計データ１２は設計・検証処理Ｓ２
を実行する利用者に提供され、必要に応じてキー１３も
併せて提供される。設計・検証処理ＳＢでは、暗号化設
計データ１２について、元の回路の中身が秘匿されたま
ま各種の処理が行われる。復号化処理ＳＣでは、設計・
検証処理ＳＢが実行された後の暗号化設計データ１４に
対して復号化を行い、元の回路設計データ１６を生成す
る。
れ、従来よりも回路設計データの機密性を高める。 【解決手段】 暗号化処理ＳＡでは、機密を必要とする
回路の設計データ１１に対して暗号化を行い、暗号化設
計データ１２および暗号化を解除するキー１３と生成す
る。ダミー回路を元の回路と並列に配置し、その出力を
並び換えた出力から、元の回路の出力数と同数の信号を
選択するセレクタを配置する。セルクタの選択信号がキ
ーとなる。暗号化設計データ１２は設計・検証処理Ｓ２
を実行する利用者に提供され、必要に応じてキー１３も
併せて提供される。設計・検証処理ＳＢでは、暗号化設
計データ１２について、元の回路の中身が秘匿されたま
ま各種の処理が行われる。復号化処理ＳＣでは、設計・
検証処理ＳＢが実行された後の暗号化設計データ１４に
対して復号化を行い、元の回路設計データ１６を生成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩの設計およ
び検証に関するものであり、特に、設計データの機密を
保つための技術に属する。
び検証に関するものであり、特に、設計データの機密を
保つための技術に属する。
【０００２】
【従来の技術】ＬＳＩの設計において、回路の中身の機
密を保ちたい場合がある。例えば、データの暗号化に関
わるＬＳＩでは、その回路の中身が知られると、これに
より、暗号化のロジックが解読されてしまうおそれがあ
る。
密を保ちたい場合がある。例えば、データの暗号化に関
わるＬＳＩでは、その回路の中身が知られると、これに
より、暗号化のロジックが解読されてしまうおそれがあ
る。
【０００３】従来では、このような機密保持を要するＬ
ＳＩの設計は、設計に従事する人を限定したり、あるい
は、設計を行う場所を特定したりすることによって、他
の人に回路の中身が知られないようにしていた。
ＳＩの設計は、設計に従事する人を限定したり、あるい
は、設計を行う場所を特定したりすることによって、他
の人に回路の中身が知られないようにしていた。
【０００４】
【発明が解決しようとする課題】近年のＬＳＩの複雑
化、大規模化に伴い、１個のＬＳＩの設計には、多数の
設計者が携わっている。したがって、設計者や設計場所
の限定のみでは、回路の機密を保つのに必ずしも十分で
はない。
化、大規模化に伴い、１個のＬＳＩの設計には、多数の
設計者が携わっている。したがって、設計者や設計場所
の限定のみでは、回路の機密を保つのに必ずしも十分で
はない。
【０００５】前記の問題に鑑み、本発明は、ＬＳＩの設
計において、暗号化処理を採り入れ、従来よりも回路設
計データの機密性を高めることを課題とする。
計において、暗号化処理を採り入れ、従来よりも回路設
計データの機密性を高めることを課題とする。
【０００６】また、暗号化された設計データについて、
機密性を保ったまま、検証を実行できるようにすること
を課題とする。
機密性を保ったまま、検証を実行できるようにすること
を課題とする。
【０００７】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の発明が講じた解決手段は、ＬＳＩ設計
方法として、与えられた回路設計データに対し、暗号化
処理を行うステップを備えたものである。
めに、請求項１の発明が講じた解決手段は、ＬＳＩ設計
方法として、与えられた回路設計データに対し、暗号化
処理を行うステップを備えたものである。
【０００８】請求項２の発明では、請求項１のＬＳＩ設
計方法における暗号化ステップは、前記回路設計データ
が表す回路の全体または一部を元の回路として回路変換
を行い、暗号化回路を生成するステップを備えており、
前記回路変換ステップは、前記元の回路と入力数および
出力数が同一の少なくとも１つのダミー回路を前記元の
回路と並列に配置し、前記元の回路およびダミー回路の
出力を並び替える並び替え回路を配置し、前記並び替え
回路の出力から、選択信号に従って、前記元の回路の出
力数に相当する数の信号を選択するセレクタを配置し、
前記暗号化回路を生成するものとし、かつ、前記選択信
号をキー信号とし、前記元の回路の出力と前記セレクタ
の出力とが一致するようなキー信号の値を前記暗号化回
路のキーとするものとする。
計方法における暗号化ステップは、前記回路設計データ
が表す回路の全体または一部を元の回路として回路変換
を行い、暗号化回路を生成するステップを備えており、
前記回路変換ステップは、前記元の回路と入力数および
出力数が同一の少なくとも１つのダミー回路を前記元の
回路と並列に配置し、前記元の回路およびダミー回路の
出力を並び替える並び替え回路を配置し、前記並び替え
回路の出力から、選択信号に従って、前記元の回路の出
力数に相当する数の信号を選択するセレクタを配置し、
前記暗号化回路を生成するものとし、かつ、前記選択信
号をキー信号とし、前記元の回路の出力と前記セレクタ
の出力とが一致するようなキー信号の値を前記暗号化回
路のキーとするものとする。
【０００９】請求項３の発明では、前記請求項２のＬＳ
Ｉ設計方法における暗号化ステップは、前記回路変換ス
テップにおいて用いるダミー回路を生成するステップを
備え、前記ダミー回路生成ステップは、前記元の回路に
対し変換ルールに従ってダミー回路の候補からなるダミ
ー論理データベースを生成し、前記ダミー論理データベ
ースから出力ルールに従ってダミー回路を選択するもの
とする。
Ｉ設計方法における暗号化ステップは、前記回路変換ス
テップにおいて用いるダミー回路を生成するステップを
備え、前記ダミー回路生成ステップは、前記元の回路に
対し変換ルールに従ってダミー回路の候補からなるダミ
ー論理データベースを生成し、前記ダミー論理データベ
ースから出力ルールに従ってダミー回路を選択するもの
とする。
【００１０】請求項４の発明では、前記請求項３のＬＳ
Ｉ設計方法における変換ルールは、論理値の反転、論理
演算子の変換、および論理演算子の順序変更のうちの少
なくとも１つを含むものとする。
Ｉ設計方法における変換ルールは、論理値の反転、論理
演算子の変換、および論理演算子の順序変更のうちの少
なくとも１つを含むものとする。
【００１１】請求項５の発明では、前記請求項３のＬＳ
Ｉ設計方法における出力ルールは、ランダム選択である
ものとする。
Ｉ設計方法における出力ルールは、ランダム選択である
ものとする。
【００１２】請求項６の発明では、前記請求項２のＬＳ
Ｉ設計方法は、前記暗号化回路のレイアウトを行うステ
ップを備え、前記レイアウトステップは、前記キー信号
の入力信号線を電源およびグランドのいずれにも接続可
能なようにレイアウトを行うものとする。
Ｉ設計方法は、前記暗号化回路のレイアウトを行うステ
ップを備え、前記レイアウトステップは、前記キー信号
の入力信号線を電源およびグランドのいずれにも接続可
能なようにレイアウトを行うものとする。
【００１３】請求項７の発明では、前記請求項６のＬＳ
Ｉ設計方法は、前記レイアウトにおいて、前記キーにし
たがって前記キー信号を電源およびグランドのいずれか
一方に接続し、前記元の回路のレイアウトを生成するス
テップを備えたものとする。
Ｉ設計方法は、前記レイアウトにおいて、前記キーにし
たがって前記キー信号を電源およびグランドのいずれか
一方に接続し、前記元の回路のレイアウトを生成するス
テップを備えたものとする。
【００１４】また、請求項８の発明が講じた解決手段
は、ＬＳＩの検証方法として、リファレンスとなる動作
モデルとともに暗号化された回路設計データについて、
回路動作の検証を行うステップを備え、前記検証ステッ
プは、前記暗号化された回路設計データを復号化し、実
際の設計データと前記動作モデルとを得るステップと、
前記実際の設計データについてシミュレーションを実行
し、実出力値を得るステップと、前記動作モデルについ
てシミュレーションを実行し、出力期待値を得るステッ
プと、前記実出力値と前記出力期待値とを比較し、比較
結果を出力するステップとを備えたものである。
は、ＬＳＩの検証方法として、リファレンスとなる動作
モデルとともに暗号化された回路設計データについて、
回路動作の検証を行うステップを備え、前記検証ステッ
プは、前記暗号化された回路設計データを復号化し、実
際の設計データと前記動作モデルとを得るステップと、
前記実際の設計データについてシミュレーションを実行
し、実出力値を得るステップと、前記動作モデルについ
てシミュレーションを実行し、出力期待値を得るステッ
プと、前記実出力値と前記出力期待値とを比較し、比較
結果を出力するステップとを備えたものである。
【００１５】また、請求項９の発明が講じた解決手段
は、ＬＳＩの検証方法として、プロトコル定義とともに
暗号化された回路設計データについて、回路動作の検証
を行うステップを備え、前記検証ステップは、前記暗号
化された回路設計データを復号化し、実際の設計データ
と前記プロトコル定義とを得るステップと、前記実際の
設計データについてシミュレーションを実行し、実出力
値を得るステップと、前記実出力値を前記プロトコル定
義と比較し、比較結果を出力するステップとを備えたも
のである。
は、ＬＳＩの検証方法として、プロトコル定義とともに
暗号化された回路設計データについて、回路動作の検証
を行うステップを備え、前記検証ステップは、前記暗号
化された回路設計データを復号化し、実際の設計データ
と前記プロトコル定義とを得るステップと、前記実際の
設計データについてシミュレーションを実行し、実出力
値を得るステップと、前記実出力値を前記プロトコル定
義と比較し、比較結果を出力するステップとを備えたも
のである。
【００１６】また、請求項１０の発明が講じた解決手段
は、ＬＳＩの検証方法として、暗号化された回路設計デ
ータをシミュレーションによって検証するステップを備
え、前記検証ステップは、不正なアクセスによるシミュ
レーションを制限するものである。
は、ＬＳＩの検証方法として、暗号化された回路設計デ
ータをシミュレーションによって検証するステップを備
え、前記検証ステップは、不正なアクセスによるシミュ
レーションを制限するものである。
【００１７】請求項１１の発明では、前記請求項１０の
ＬＳＩ検証方法における検証ステップは、前記暗号化さ
れた回路設計データを復号化し、実際の設計データを得
るステップと、前記実際の設計データについてシミュレ
ーションを実行するステップと、前記シミュレーション
において、所定の制限情報をカウントするステップと、
カウント値が上限値を超えたとき、シミュレーションに
制限措置を施すステップとを備えたものとする。
ＬＳＩ検証方法における検証ステップは、前記暗号化さ
れた回路設計データを復号化し、実際の設計データを得
るステップと、前記実際の設計データについてシミュレ
ーションを実行するステップと、前記シミュレーション
において、所定の制限情報をカウントするステップと、
カウント値が上限値を超えたとき、シミュレーションに
制限措置を施すステップとを備えたものとする。
【００１８】請求項１２の発明では、前記請求項１１の
ＬＳＩ検証方法における所定の制限情報は、シミュレー
ションの実行ステップ、シミュレーションの実行時間、
回路内の特定信号のトグル数、および回路への入力の組
み合わせのうちの少なくとも１つを含むものとする。
ＬＳＩ検証方法における所定の制限情報は、シミュレー
ションの実行ステップ、シミュレーションの実行時間、
回路内の特定信号のトグル数、および回路への入力の組
み合わせのうちの少なくとも１つを含むものとする。
【００１９】請求項１３の発明では、前記請求項１２の
ＬＳＩ検証方法は、所定の制限情報をランダムに選択す
るものとする。
ＬＳＩ検証方法は、所定の制限情報をランダムに選択す
るものとする。
【００２０】請求項１４の発明では、前記請求項１０の
ＬＳＩ検証方法における検証ステップは、前記暗号化さ
れた回路設計データを復号化し、実際の設計データを得
るステップと、前記実際の設計データについてシミュレ
ーションを実行するステップと、前記シミュレーション
において、所定のプロトコル制約条件を違反するか否か
をチェックするステップと、違反したとき、シミュレー
ションに制限措置を施すステップとを備えたものとす
る。
ＬＳＩ検証方法における検証ステップは、前記暗号化さ
れた回路設計データを復号化し、実際の設計データを得
るステップと、前記実際の設計データについてシミュレ
ーションを実行するステップと、前記シミュレーション
において、所定のプロトコル制約条件を違反するか否か
をチェックするステップと、違反したとき、シミュレー
ションに制限措置を施すステップとを備えたものとす
る。
【００２１】請求項１５の発明では、前記請求項１４の
ＬＳＩ検証方法における所定のプロトコル制約条件は、
入力プロトコル、および動作中プロトコルのうちの少な
くとも１つを含むものとする。
ＬＳＩ検証方法における所定のプロトコル制約条件は、
入力プロトコル、および動作中プロトコルのうちの少な
くとも１つを含むものとする。
【００２２】請求項１６の発明では、前記請求項１５の
ＬＳＩ検証方法は、前記所定のプロトコル制約条件をラ
ンダムに選択するものとする。
ＬＳＩ検証方法は、前記所定のプロトコル制約条件をラ
ンダムに選択するものとする。
【００２３】請求項１７の発明では、前記請求項１１ま
たは１４のＬＳＩ検証方法における制限措置は、シミュ
レーションの停止、実行速度低下および異常実行、シミ
ュレーション結果の非出力、並びに、次ステップに渡す
データまたはキーの非生成のうちの少なくとも１つを含
むものとする。
たは１４のＬＳＩ検証方法における制限措置は、シミュ
レーションの停止、実行速度低下および異常実行、シミ
ュレーション結果の非出力、並びに、次ステップに渡す
データまたはキーの非生成のうちの少なくとも１つを含
むものとする。
【００２４】また、請求項１８の発明が講じた解決手段
は、ＬＳＩ検証方法として、シミュレーションにおける
不正アクセスをチェックするチェック回路を含む回路設
計データを、暗号化処理するステップと、暗号化された
回路設計データを、シミュレーションによって検証する
ステップとを備え、前記検証ステップは、前記チェック
回路を動作させて、不正なアクセスによるシミュレーシ
ョンを制限するものである。
は、ＬＳＩ検証方法として、シミュレーションにおける
不正アクセスをチェックするチェック回路を含む回路設
計データを、暗号化処理するステップと、暗号化された
回路設計データを、シミュレーションによって検証する
ステップとを備え、前記検証ステップは、前記チェック
回路を動作させて、不正なアクセスによるシミュレーシ
ョンを制限するものである。
【００２５】請求項１９の発明では、前記請求項１８の
ＬＳＩ検証方法におけるチェック回路は、シミュレーシ
ョンにおいて、所定の制限情報のカウント値が上限値を
超えたか否かをチェックするものとする。
ＬＳＩ検証方法におけるチェック回路は、シミュレーシ
ョンにおいて、所定の制限情報のカウント値が上限値を
超えたか否かをチェックするものとする。
【００２６】請求項２０の発明では、前記請求項１８の
ＬＳＩ検証方法におけるチェック回路は、シミュレーシ
ョンにおいて、プロトコル制約条件の違反の有無をチェ
ックするものとする。
ＬＳＩ検証方法におけるチェック回路は、シミュレーシ
ョンにおいて、プロトコル制約条件の違反の有無をチェ
ックするものとする。
【００２７】また、請求項２１の発明が講じた解決手段
は、ＬＳＩ設計方法として、与えられた回路設計データ
から、タイミング情報を抽出するステップと、前記回路
設計データを抽出したタイミング情報のみを合わせて所
定の変換ルールに従い、暗号化設計データに変換すると
ともに、少なくとも１つの論理ゲートにバッファを付加
するステップと、前記暗号化設計データについて付加し
たバッファのサイズを調整するステップと、バッファサ
イズ調整後の前記暗号化設計データを、前記所定の変換
ルールをキーとして復号化するステップとを備えたもの
である。
は、ＬＳＩ設計方法として、与えられた回路設計データ
から、タイミング情報を抽出するステップと、前記回路
設計データを抽出したタイミング情報のみを合わせて所
定の変換ルールに従い、暗号化設計データに変換すると
ともに、少なくとも１つの論理ゲートにバッファを付加
するステップと、前記暗号化設計データについて付加し
たバッファのサイズを調整するステップと、バッファサ
イズ調整後の前記暗号化設計データを、前記所定の変換
ルールをキーとして復号化するステップとを備えたもの
である。
【００２８】また、請求項２２の発明が講じた解決手段
は、ＬＳＩ設計方法として、固有ＩＤの判定回路ととも
に暗号化された回路設計データについて復号化を行い、
実際の設計データと前記固有ＩＤの判定回路とを得るス
テップを備え、前記ステップは、入力された固有パラメ
ータによって前記固有ＩＤの判定回路に正しい値を定義
するステップを有するものである。
は、ＬＳＩ設計方法として、固有ＩＤの判定回路ととも
に暗号化された回路設計データについて復号化を行い、
実際の設計データと前記固有ＩＤの判定回路とを得るス
テップを備え、前記ステップは、入力された固有パラメ
ータによって前記固有ＩＤの判定回路に正しい値を定義
するステップを有するものである。
【００２９】
【発明の実施の形態】図１は本願発明者が提案する回路
設計スタイルを示す図である。図１に示す設計スタイル
では、機密設計データの中身が見えなくても設計・検証
処理ＳＢが実行可能なように、設計データの暗号化処理
ＳＡおよび復号化処理ＳＣが実行される。
設計スタイルを示す図である。図１に示す設計スタイル
では、機密設計データの中身が見えなくても設計・検証
処理ＳＢが実行可能なように、設計データの暗号化処理
ＳＡおよび復号化処理ＳＣが実行される。
【００３０】暗号化処理ＳＡでは、機密を必要とする回
路の設計データ１１に対して暗号化を行い、暗号化設計
データ１２と、この暗号化を解除するキー１３とを生成
する。暗号化設計データ１２は設計・検証処理Ｓ２を実
行する利用者に提供される。また、その設計・検証処理
Ｓ２の必要に応じて、キー１３も併せて提供される。
路の設計データ１１に対して暗号化を行い、暗号化設計
データ１２と、この暗号化を解除するキー１３とを生成
する。暗号化設計データ１２は設計・検証処理Ｓ２を実
行する利用者に提供される。また、その設計・検証処理
Ｓ２の必要に応じて、キー１３も併せて提供される。
【００３１】設計・検証処理ＳＢでは、暗号化設計デー
タ１２について、元の回路の中身が開示されることな
く、各種の処理が行われる。復号化処理ＳＣでは、設計
・検証処理Ｓ２が実行された後の暗号化設計データ１４
に対してキー１５を用いて復号化を行い、元の回路の設
計データ１６を生成する。
タ１２について、元の回路の中身が開示されることな
く、各種の処理が行われる。復号化処理ＳＣでは、設計
・検証処理Ｓ２が実行された後の暗号化設計データ１４
に対してキー１５を用いて復号化を行い、元の回路の設
計データ１６を生成する。
【００３２】図２は図１の回路設計スタイルにおける基
本工程のパターンを示す図である。同図中、（ａ）は暗
号化Ａ、（ｂ）は暗号データのままの処理Ｂ１、（ｃ）
は暗号を保ったデータ変換Ｂ２、（ｄ）は復号化Ｃを示
している。処理Ｂ１と処理Ｂ２とは、処理Ｂ１では復号
化および暗号化は行われず、新たなキーは生成されない
が、処理Ｂ２では新たな暗号化データが新たなキーとと
もに生成される点で相違する。
本工程のパターンを示す図である。同図中、（ａ）は暗
号化Ａ、（ｂ）は暗号データのままの処理Ｂ１、（ｃ）
は暗号を保ったデータ変換Ｂ２、（ｄ）は復号化Ｃを示
している。処理Ｂ１と処理Ｂ２とは、処理Ｂ１では復号
化および暗号化は行われず、新たなキーは生成されない
が、処理Ｂ２では新たな暗号化データが新たなキーとと
もに生成される点で相違する。
【００３３】図３は本発明に係る処理の流れを示す図で
あり、図２に示す基本工程のパターンを組み合わせたも
のである。同図中、（ａ）に示す処理は、暗号化Ａ、暗
号データのままの処理Ｂ１および復号化Ｃを組み合わせ
たものである。例えば、ＲＴＬレベルまたはビヘイビア
レベルの設計データを暗号化し、この暗号化データにつ
いて論理合成を行い、暗号化されたゲートレベルの設計
データを出力し、その後ゲートレベルの設計データに復
号化する、といった処理がこれに相当する。これによ
り、論理合成中の設計データの機密を保つことができ
る。また、暗号化データについて論理合成およびレイア
ウトを行い、その後マスクデータを復号化するような場
合も考えられる。また、（ｂ）に示す処理は、暗号化
Ａ、暗号を保ったデータ変換Ｂ２および復号化Ｃを組み
合わせたものである。
あり、図２に示す基本工程のパターンを組み合わせたも
のである。同図中、（ａ）に示す処理は、暗号化Ａ、暗
号データのままの処理Ｂ１および復号化Ｃを組み合わせ
たものである。例えば、ＲＴＬレベルまたはビヘイビア
レベルの設計データを暗号化し、この暗号化データにつ
いて論理合成を行い、暗号化されたゲートレベルの設計
データを出力し、その後ゲートレベルの設計データに復
号化する、といった処理がこれに相当する。これによ
り、論理合成中の設計データの機密を保つことができ
る。また、暗号化データについて論理合成およびレイア
ウトを行い、その後マスクデータを復号化するような場
合も考えられる。また、（ｂ）に示す処理は、暗号化
Ａ、暗号を保ったデータ変換Ｂ２および復号化Ｃを組み
合わせたものである。
【００３４】以下、各処理の具体例について、順に説明
する。
する。
【００３５】＜暗号化処理＞ （回路変換）図４は本発明に係る暗号化処理の一例であ
る回路変換を示す図である。図４において、ｆ０は元の
暗号化されていない回路である。回路ｆ０の入力数を
ｎ、出力数をｍとする。回路ｆ０は元の回路の全体を表
すものであってもよいし、元の回路の部分回路であって
もかまわない。
る回路変換を示す図である。図４において、ｆ０は元の
暗号化されていない回路である。回路ｆ０の入力数を
ｎ、出力数をｍとする。回路ｆ０は元の回路の全体を表
すものであってもよいし、元の回路の部分回路であって
もかまわない。
【００３６】図４に示すように、回路ｆ０と並列に、回
路ｆ０と入力数、出力数が同一の（ｐ−１）個のダミー
回路ｆ１〜ｆｐ−１を配置する。そして、その後段に、
並び替え回路２１およびセレクタ２２を設ける。並べ替
え回路２１は回路ｆ０の出力と各ダミー回路ｆ１〜ｆｐ
−１の出力とを受け、これらの出力を並べ替えて出力す
る。例えば出力Ｏ１からは、各回路ｆ０〜ｆｐ−１の出
力の第１ビットを集め並び替えて出力し、出力Ｏ２から
は、各回路ｆ０〜ｆｐ−１の出力の第２ビットを集め並
び替えて出力する。これにより、並べ替え回路２１か
ら、元の回路ｆ０の出力数に相当する個数すなわちｍ個
の、ｐビットの信号が出力される。
路ｆ０と入力数、出力数が同一の（ｐ−１）個のダミー
回路ｆ１〜ｆｐ−１を配置する。そして、その後段に、
並び替え回路２１およびセレクタ２２を設ける。並べ替
え回路２１は回路ｆ０の出力と各ダミー回路ｆ１〜ｆｐ
−１の出力とを受け、これらの出力を並べ替えて出力す
る。例えば出力Ｏ１からは、各回路ｆ０〜ｆｐ−１の出
力の第１ビットを集め並び替えて出力し、出力Ｏ２から
は、各回路ｆ０〜ｆｐ−１の出力の第２ビットを集め並
び替えて出力する。これにより、並べ替え回路２１か
ら、元の回路ｆ０の出力数に相当する個数すなわちｍ個
の、ｐビットの信号が出力される。
【００３７】セレクタ２２は、選択信号ＫＥＹに従っ
て、並び替え回路２１の各出力から１ビットずつを選択
し、出力する。これにより、回路ｆ０と同じｍ個の信号
がセレクタ２２から出力される。このような回路変換の
結果、図４に示すような暗号化回路が生成される。
て、並び替え回路２１の各出力から１ビットずつを選択
し、出力する。これにより、回路ｆ０と同じｍ個の信号
がセレクタ２２から出力される。このような回路変換の
結果、図４に示すような暗号化回路が生成される。
【００３８】ここで、選択信号ＫＥＹを暗号化回路のキ
ー信号とする。そして、回路ｆ０の出力とセレクタ２２
の出力とが一致するようなキー信号ＫＥＹの値を、暗号
化回路のキーとする。
ー信号とする。そして、回路ｆ０の出力とセレクタ２２
の出力とが一致するようなキー信号ＫＥＹの値を、暗号
化回路のキーとする。
【００３９】このような回路変換による暗号化は、変換
手順が簡易であり、自動変換が容易である。また、暗号
化による遅延増加は、セレクタ２２における遅延のみで
あり、極めて少ない。
手順が簡易であり、自動変換が容易である。また、暗号
化による遅延増加は、セレクタ２２における遅延のみで
あり、極めて少ない。
【００４０】図５は図４に示す回路変換の具体例を示す
図である。いま、元の回路ｆ０として、図５（ａ）に示
すような２入力２出力の回路が与えられたとする。この
回路ｆ０に対して図５（ｂ）に示すようなダミー回路ｆ
１を配置する。図５（ｃ）は、回路ｆ０をダミー回路ｆ
１を用いて暗号化した結果を示す図である。さらに、図
５（ｃ）の回路を合成して、図５（ｄ）のような暗号化
回路を得る。この回路のキーは（０，１）である。
図である。いま、元の回路ｆ０として、図５（ａ）に示
すような２入力２出力の回路が与えられたとする。この
回路ｆ０に対して図５（ｂ）に示すようなダミー回路ｆ
１を配置する。図５（ｃ）は、回路ｆ０をダミー回路ｆ
１を用いて暗号化した結果を示す図である。さらに、図
５（ｃ）の回路を合成して、図５（ｄ）のような暗号化
回路を得る。この回路のキーは（０，１）である。
【００４１】図６は図４に示す回路変換に用いるダミー
回路の生成方法を示す図である。図６に示すように、元
の回路ｆ０に対して、所定の変換ルール２５に従って、
ダミー回路候補を含むダミー論理データベース（ＤＢ）
２６を生成する。そして、生成したダミー論理ＤＢ２６
から、所定の出力ルール２７に従って、任意のダミー回
路ｆ１〜ｆｐ−１を出力する。このような生成方法で
は、変換ルール２５および出力ルール２７の設定によっ
て、ダミー回路ｆ１〜ｆｐ−１を柔軟に生成することが
できるので、自動化処理に適する。
回路の生成方法を示す図である。図６に示すように、元
の回路ｆ０に対して、所定の変換ルール２５に従って、
ダミー回路候補を含むダミー論理データベース（ＤＢ）
２６を生成する。そして、生成したダミー論理ＤＢ２６
から、所定の出力ルール２７に従って、任意のダミー回
路ｆ１〜ｆｐ−１を出力する。このような生成方法で
は、変換ルール２５および出力ルール２７の設定によっ
て、ダミー回路ｆ１〜ｆｐ−１を柔軟に生成することが
できるので、自動化処理に適する。
【００４２】変換ルール２５の例としては、論理値の反
転、論理演算子の変換、論理演算子の順序変更などが挙
げられる。論理値の反転では、入力値の反転や出力値の
反転の他に、複数ビット信号の一部のビットを反転する
方法が考えられる。論理演算子の変換では、ＡＮＤとＯ
Ｒとの変換が考えられる。また、出力ルール２７の例と
しては、ランダムに選択する方法や、重複するダミー回
路を排除する方法などが考えられる。
転、論理演算子の変換、論理演算子の順序変更などが挙
げられる。論理値の反転では、入力値の反転や出力値の
反転の他に、複数ビット信号の一部のビットを反転する
方法が考えられる。論理演算子の変換では、ＡＮＤとＯ
Ｒとの変換が考えられる。また、出力ルール２７の例と
しては、ランダムに選択する方法や、重複するダミー回
路を排除する方法などが考えられる。
【００４３】＜復号化処理＞図４に示すような回路変換
によって得られた暗号化回路をレイアウトする際に、キ
ー信号の入力信号線を、電源およびグランドのいずれに
も接続可能なようにレイアウトを行う。これによって、
レイアウト工程まで、元の回路の内容について機密を保
つことができ、かつ、キーを用いて極めて容易に元の回
路の復号化を実現することができる。
によって得られた暗号化回路をレイアウトする際に、キ
ー信号の入力信号線を、電源およびグランドのいずれに
も接続可能なようにレイアウトを行う。これによって、
レイアウト工程まで、元の回路の内容について機密を保
つことができ、かつ、キーを用いて極めて容易に元の回
路の復号化を実現することができる。
【００４４】図７は本復号化処理を説明するための図で
あり、同図中、（ａ）は暗号化回路のレイアウトの一
例、（ｂ）は（ａ）の回路をキーに従って復号化した結
果を示す図である。図７（ａ）に示すように、暗号化回
路３０に入力されるキー信号ＫＥＹの入力信号線３１
を、電源ＶＤＤおよびグランドＶＳＳのいずれにも接続
可能なように、レイアウトを行う。そして、図７（ｂ）
に示すように、キー（図の例では（０，１，０））に従
って、キー信号ＫＥＹの入力信号線３１を電源およびグ
ランドのいずれか一方に接続する（ＥＣＯ（Engineerin
g Change Order））。これによって、元の回路のレイア
ウトが復号化される。
あり、同図中、（ａ）は暗号化回路のレイアウトの一
例、（ｂ）は（ａ）の回路をキーに従って復号化した結
果を示す図である。図７（ａ）に示すように、暗号化回
路３０に入力されるキー信号ＫＥＹの入力信号線３１
を、電源ＶＤＤおよびグランドＶＳＳのいずれにも接続
可能なように、レイアウトを行う。そして、図７（ｂ）
に示すように、キー（図の例では（０，１，０））に従
って、キー信号ＫＥＹの入力信号線３１を電源およびグ
ランドのいずれか一方に接続する（ＥＣＯ（Engineerin
g Change Order））。これによって、元の回路のレイア
ウトが復号化される。
【００４５】＜設計・検証処理＞ （判定）暗号化設計データを、復号化してシミュレーシ
ョンによる検証を行うとき、シミュレーション結果が正
常であるか否かを判定するための期待値が必要になる。
ところが、この期待値が外部から見えたとすると、回路
の内容がこの期待値から推定可能になり、設計データの
機密性が保てない。
ョンによる検証を行うとき、シミュレーション結果が正
常であるか否かを判定するための期待値が必要になる。
ところが、この期待値が外部から見えたとすると、回路
の内容がこの期待値から推定可能になり、設計データの
機密性が保てない。
【００４６】そこでここでは、回路設計データを暗号化
するとき、シミュレーション結果の期待値となるデータ
または期待値を得る元になるデータを含めて、暗号化を
行う。そして、検証処理では、シミュレーション結果と
期待値との比較結果に基づき、回路動作が正常か否かを
判定する。
するとき、シミュレーション結果の期待値となるデータ
または期待値を得る元になるデータを含めて、暗号化を
行う。そして、検証処理では、シミュレーション結果と
期待値との比較結果に基づき、回路動作が正常か否かを
判定する。
【００４７】図８は本発明に係る検証方法としての第１
の判定方法を示す図である。本判定方法では、シミュレ
ーション結果の期待値を得る元になるデータとして、リ
ファレンスとなる動作モデルを用いる。すなわち、図８
に示すように、まず、動作モデルとともに暗号化された
回路設計データ４１をキー５２を用いて復号化し（Ｓ２
１）、実際の下位レベルの設計データ４３（ＲＴＬまた
はゲートレベルのネットリスト）と動作モデルの設計デ
ータ４４とを得る。そして、下位レベルの設計データ４
３についてシミュレーションを実行し（Ｓ２２）、実出
力値４５を得る。また、動作モデルの設計データ４４に
ついてシミュレーションを実行し（Ｓ２３）、出力期待
値４６を得る。そして、得られた実出力値４５と出力期
待値４６を比較し、各シミュレーション時間において、
実出力値４５と出力期待値４６とが一致しているか否か
を判定する（Ｓ２４）。図８の例では、値が一致してい
るので、結果通知４７として、シミュレーション結果は
正常である旨を出力する。
の判定方法を示す図である。本判定方法では、シミュレ
ーション結果の期待値を得る元になるデータとして、リ
ファレンスとなる動作モデルを用いる。すなわち、図８
に示すように、まず、動作モデルとともに暗号化された
回路設計データ４１をキー５２を用いて復号化し（Ｓ２
１）、実際の下位レベルの設計データ４３（ＲＴＬまた
はゲートレベルのネットリスト）と動作モデルの設計デ
ータ４４とを得る。そして、下位レベルの設計データ４
３についてシミュレーションを実行し（Ｓ２２）、実出
力値４５を得る。また、動作モデルの設計データ４４に
ついてシミュレーションを実行し（Ｓ２３）、出力期待
値４６を得る。そして、得られた実出力値４５と出力期
待値４６を比較し、各シミュレーション時間において、
実出力値４５と出力期待値４６とが一致しているか否か
を判定する（Ｓ２４）。図８の例では、値が一致してい
るので、結果通知４７として、シミュレーション結果は
正常である旨を出力する。
【００４８】図９は本発明に係る検証方法としての第２
の判定方法を示す図である。本判定方法では、シミュレ
ーション結果の期待値となるデータとして、プロトコル
定義を用いる。すなわち、図９に示すように、まず、プ
ロトコル定義とともに暗号化された回路設計データ５１
をキー５２を用いて復号化し（Ｓ３１）、設計データ５
３と、プロトコル定義５４とを得る。プロトコル定義５
４では、設計データ５３が示す回路の入出力および中間
ノードの値について、その動作状態が定義されている。
そして、設計データ５３についてシミュレーションを実
行し（Ｓ３２）、得られた実出力値５５と、プロトコル
定義５４とを比較する（Ｓ３３）。
の判定方法を示す図である。本判定方法では、シミュレ
ーション結果の期待値となるデータとして、プロトコル
定義を用いる。すなわち、図９に示すように、まず、プ
ロトコル定義とともに暗号化された回路設計データ５１
をキー５２を用いて復号化し（Ｓ３１）、設計データ５
３と、プロトコル定義５４とを得る。プロトコル定義５
４では、設計データ５３が示す回路の入出力および中間
ノードの値について、その動作状態が定義されている。
そして、設計データ５３についてシミュレーションを実
行し（Ｓ３２）、得られた実出力値５５と、プロトコル
定義５４とを比較する（Ｓ３３）。
【００４９】なお、第１および第２の判定方法におい
て、シミュレーション結果が異常である旨の結果が得ら
れたときは、シミュレーション実行結果である実出力値
４５，５５を、暗号化して出力してもよい。
て、シミュレーション結果が異常である旨の結果が得ら
れたときは、シミュレーション実行結果である実出力値
４５，５５を、暗号化して出力してもよい。
【００５０】（シミュレーション制限）暗号化設計デー
タについてシミュレーションを実行し、検証した場合、
検証結果出力には、設計データ内の全ての信号線の情報
が格納される。多くの入力を与えてシミュレーションを
実行し、それから得た検証結果出力を解析すれば、暗号
化された回路の内容を知得することが可能になる。
タについてシミュレーションを実行し、検証した場合、
検証結果出力には、設計データ内の全ての信号線の情報
が格納される。多くの入力を与えてシミュレーションを
実行し、それから得た検証結果出力を解析すれば、暗号
化された回路の内容を知得することが可能になる。
【００５１】そこで、ここでは、検証結果出力から回路
の内容が知得されないように、言い換えると、不正アク
セスを監視、防止するために、シミュレーションに制限
をかける方法を示す。
の内容が知得されないように、言い換えると、不正アク
セスを監視、防止するために、シミュレーションに制限
をかける方法を示す。
【００５２】図１０は本発明に係る検証方法としてのシ
ミュレーション制限方法を示す図である。図１０に示す
ように、シミュレーションＳ４２のチェックＳ４３で
は、次のような所定の制限情報６４を、シミュレーショ
ンの間カウントする。そして、カウント値が所定の上限
値を越えたとき、シミュレーションＳ４２に制限措置を
施す。
ミュレーション制限方法を示す図である。図１０に示す
ように、シミュレーションＳ４２のチェックＳ４３で
は、次のような所定の制限情報６４を、シミュレーショ
ンの間カウントする。そして、カウント値が所定の上限
値を越えたとき、シミュレーションＳ４２に制限措置を
施す。
【００５３】・シミュレーションの実行ステップ、実行
時間 ・回路内の特定信号のトグル数 ・回路への入力の組み合わせ これらの制限情報を、ランダムに選択するようにしても
よい。また、シミュレーションの制限措置としては、次
のようなものが考えられる。
時間 ・回路内の特定信号のトグル数 ・回路への入力の組み合わせ これらの制限情報を、ランダムに選択するようにしても
よい。また、シミュレーションの制限措置としては、次
のようなものが考えられる。
【００５４】・シミュレーションの停止、実行速度低
下、異常実行 ・シミュレーション結果の非出力 ・各信号線のダンプ情報、判定結果などのデータの出力
停止 ・次ステップに渡すデータまたはキーの非生成 また、制限情報６４として、プロトコルの制約条件を設
けて、シミュレーションにおいて、このプロトコル制約
条件に違反するか否かを判定してもよい。プロトコルの
制約条件としては、次のようなものが挙げられる。
下、異常実行 ・シミュレーション結果の非出力 ・各信号線のダンプ情報、判定結果などのデータの出力
停止 ・次ステップに渡すデータまたはキーの非生成 また、制限情報６４として、プロトコルの制約条件を設
けて、シミュレーションにおいて、このプロトコル制約
条件に違反するか否かを判定してもよい。プロトコルの
制約条件としては、次のようなものが挙げられる。
【００５５】・回路への入力において許容できるプロト
コル（入力プロトコル） ・回路内の動作において許容できるプロトコル（動作中
プロトコル） これらのプロトコル制約条件を、ランダムに選択するよ
うにしてもよい。
コル（入力プロトコル） ・回路内の動作において許容できるプロトコル（動作中
プロトコル） これらのプロトコル制約条件を、ランダムに選択するよ
うにしてもよい。
【００５６】なお、制限情報６４は、回路設計データの
暗号化の際に併せて暗号化し、復号化してもかまわない
し、暗号化設計データ６１とは別に与えてもよい。
暗号化の際に併せて暗号化し、復号化してもかまわない
し、暗号化設計データ６１とは別に与えてもよい。
【００５７】また、シミュレーションにおいて不正アク
セスをチェックするための回路を予め回路設計データに
含めておいて、暗号化してもよい。このチェック回路
は、シミュレーションのときにのみ動作し、回路設計後
は動作がディセイブルされるように、構成する必要があ
る。
セスをチェックするための回路を予め回路設計データに
含めておいて、暗号化してもよい。このチェック回路
は、シミュレーションのときにのみ動作し、回路設計後
は動作がディセイブルされるように、構成する必要があ
る。
【００５８】図１１はシミュレーションにおいて不正ア
クセスをチェックする回路の一例を示す図である。図１
１（ａ）に示すチェック回路は、信号Ａの変化回数が所
定値（ここでは「８」）を越えたとき、信号Ｂの値にか
かわらず、出力値を“０”に固定するものである。シミ
ュレーション時には、信号Ｘに“１”→“０”を与え、
外部リセットをかける。その後、図１１（ｂ）に示すよ
うに、所定の制限情報としての信号Ａの変化回数が８を
越えるまでは出力値は信号Ｂの値に一致するが、信号Ａ
の変化回数が８を越えると、出力値は“０”に固定され
る。これにより、正しいシミュレーション結果が得られ
なくなる。回路製造時は、信号Ｘを“１”に固定し、こ
のチェック回路が動作しないようにする。
クセスをチェックする回路の一例を示す図である。図１
１（ａ）に示すチェック回路は、信号Ａの変化回数が所
定値（ここでは「８」）を越えたとき、信号Ｂの値にか
かわらず、出力値を“０”に固定するものである。シミ
ュレーション時には、信号Ｘに“１”→“０”を与え、
外部リセットをかける。その後、図１１（ｂ）に示すよ
うに、所定の制限情報としての信号Ａの変化回数が８を
越えるまでは出力値は信号Ｂの値に一致するが、信号Ａ
の変化回数が８を越えると、出力値は“０”に固定され
る。これにより、正しいシミュレーション結果が得られ
なくなる。回路製造時は、信号Ｘを“１”に固定し、こ
のチェック回路が動作しないようにする。
【００５９】図１２はチェック回路の他の例を示す図で
ある。図１２（ａ）に示すチェック回路は、信号Ｙの変
化時において信号Ａ，Ｂがともに“０”であることをプ
ロトコル制約条件とし、信号Ｙの変化時に信号Ａ，Ｂの
いずれかが“０”でないときはプロトコル違反として認
識し、信号Ｃの値にかかわらず、出力値を“０”に固定
するものである。シミュレーション時には、信号Ｘに
“１”→“０”を与え、外部リセットをかける。その
後、図１２（ｂ）に示すように、信号Ｙの変化時におい
て、信号Ａと信号Ｂがともに“０”でないときは、出力
値は“０”に固定される。これにより、正しいシミュレ
ーション結果が得られなくなる。回路製造時は、信号Ｘ
を“１”、信号Ｙを“０”に固定し、このチェック回路
が動作しないようにする。
ある。図１２（ａ）に示すチェック回路は、信号Ｙの変
化時において信号Ａ，Ｂがともに“０”であることをプ
ロトコル制約条件とし、信号Ｙの変化時に信号Ａ，Ｂの
いずれかが“０”でないときはプロトコル違反として認
識し、信号Ｃの値にかかわらず、出力値を“０”に固定
するものである。シミュレーション時には、信号Ｘに
“１”→“０”を与え、外部リセットをかける。その
後、図１２（ｂ）に示すように、信号Ｙの変化時におい
て、信号Ａと信号Ｂがともに“０”でないときは、出力
値は“０”に固定される。これにより、正しいシミュレ
ーション結果が得られなくなる。回路製造時は、信号Ｘ
を“１”、信号Ｙを“０”に固定し、このチェック回路
が動作しないようにする。
【００６０】（タイミング調整）図１３および図１４は
本発明に係るＬＳＩ設計方法としてのタイミング調整方
法を示す図である。このタイミング調整方法は、図３
（ａ）に示すフローすなわち、暗号化Ａ→処理Ｂ１→復
号化Ｃの流れを含むものである。
本発明に係るＬＳＩ設計方法としてのタイミング調整方
法を示す図である。このタイミング調整方法は、図３
（ａ）に示すフローすなわち、暗号化Ａ→処理Ｂ１→復
号化Ｃの流れを含むものである。
【００６１】図１３に示すように、まず、元の回路設計
データ７１からタイミング情報７２を抽出する（Ｓ５
１）。ここでのタイミング情報とは、各論理ゲートから
接続先の負荷までの遅延のことをいう。そして、所定の
変換ルール７３に従って、元の回路の内容が分からない
ように、かつ、タイミング情報７２のみを合わせるよう
に、すなわち各論理ゲートから接続先の負荷までの遅延
を変化させないで、暗号化処理を行い（Ｓ５２）、暗号
化設計データ７４を生成する。変換ルール７３の内容が
そのままキー７５になる。このとき、図１４（ａ），
（ｂ）に示すように、変換後の論理ゲート７８の少なく
とも１つについて、タイミング調整のためのバッファ７
９を付加する。
データ７１からタイミング情報７２を抽出する（Ｓ５
１）。ここでのタイミング情報とは、各論理ゲートから
接続先の負荷までの遅延のことをいう。そして、所定の
変換ルール７３に従って、元の回路の内容が分からない
ように、かつ、タイミング情報７２のみを合わせるよう
に、すなわち各論理ゲートから接続先の負荷までの遅延
を変化させないで、暗号化処理を行い（Ｓ５２）、暗号
化設計データ７４を生成する。変換ルール７３の内容が
そのままキー７５になる。このとき、図１４（ａ），
（ｂ）に示すように、変換後の論理ゲート７８の少なく
とも１つについて、タイミング調整のためのバッファ７
９を付加する。
【００６２】そして、暗号化設計データ７４について、
図１４（ｃ）に示すように、目標タイミングを満たすよ
うに、付加したバッファ７９のサイズを調整する（Ｓ５
３）。ここでは、暗号化処理Ｓ５２で生成したキー７５
を用いる必要はない。バッファサイズ調整後、キー７５
すなわち所定の変換ルールを用いて、元の回路７７を復
号化する（Ｓ５４）。このとき、図１４（ｄ）に示すよ
うに、調整されたバッファサイズを基にして、元の論理
ゲートに変換する。この結果、目標タイミングが達成さ
れる。
図１４（ｃ）に示すように、目標タイミングを満たすよ
うに、付加したバッファ７９のサイズを調整する（Ｓ５
３）。ここでは、暗号化処理Ｓ５２で生成したキー７５
を用いる必要はない。バッファサイズ調整後、キー７５
すなわち所定の変換ルールを用いて、元の回路７７を復
号化する（Ｓ５４）。このとき、図１４（ｄ）に示すよ
うに、調整されたバッファサイズを基にして、元の論理
ゲートに変換する。この結果、目標タイミングが達成さ
れる。
【００６３】このようなタイミング調整方法によると、
設計者に対して回路内容を秘匿したまま、タイミング調
整を行わせることができる。
設計者に対して回路内容を秘匿したまま、タイミング調
整を行わせることができる。
【００６４】（固有ＩＤ生成）図１５は暗号化設計デー
タが表す回路構成の一例を示す図である。図１５に示す
ように、暗号化設計データは、製品の種別を判定するた
めの固有ＩＤの判定回路としての回路固有ＩＤレジスタ
を持っている。この回路固有ＩＤレジスタに入力される
固有ＩＤの値は、変数で定義されている。また、この固
有ＩＤの変数の値を与える固有パラメータが定義されて
いる。固有パラメータは、実際の固有ＩＤとは異なる並
び順で、定義される。
タが表す回路構成の一例を示す図である。図１５に示す
ように、暗号化設計データは、製品の種別を判定するた
めの固有ＩＤの判定回路としての回路固有ＩＤレジスタ
を持っている。この回路固有ＩＤレジスタに入力される
固有ＩＤの値は、変数で定義されている。また、この固
有ＩＤの変数の値を与える固有パラメータが定義されて
いる。固有パラメータは、実際の固有ＩＤとは異なる並
び順で、定義される。
【００６５】シミュレーションを行う際に、入力する固
有ＩＤの値を“１１０”としても、回路固有ＩＤレジス
タの値とは並びが異なっており、“１０１”と新たに定
義された固有ＩＤの値が回路固有ＩＤと一致して、はじ
めて、正常に動作する回路に生成される。また、次の設
計工程では、入力する固有ＩＤの値を“０１１”として
も、新たに“１０１”と定義しなおされる。
有ＩＤの値を“１１０”としても、回路固有ＩＤレジス
タの値とは並びが異なっており、“１０１”と新たに定
義された固有ＩＤの値が回路固有ＩＤと一致して、はじ
めて、正常に動作する回路に生成される。また、次の設
計工程では、入力する固有ＩＤの値を“０１１”として
も、新たに“１０１”と定義しなおされる。
【００６６】なお、ここでの説明では、固有ＩＤおよび
入力する固有ＩＤの値のビット数を３としたが、この値
は任意とする。さらに、入力する固有ＩＤと回路固有Ｉ
Ｄレジスタは、並びだけではなく、論理が反転していて
もよい。
入力する固有ＩＤの値のビット数を３としたが、この値
は任意とする。さらに、入力する固有ＩＤと回路固有Ｉ
Ｄレジスタは、並びだけではなく、論理が反転していて
もよい。
【００６７】また、図１６に示す回路では、固有ＩＤの
みではなく、論理回路中の、電源またはグランドに固定
された全てのノードを全て変数で定義されている。
みではなく、論理回路中の、電源またはグランドに固定
された全てのノードを全て変数で定義されている。
【００６８】変数の値は、入力する固有ＩＤの値と、そ
れ以外の正常に動作するように固定された値が入力さ
れ、回路上では、回路固有ＩＤレジスタ（図中のＡ，
Ｂ，Ｃ）とそれ以外のレジスタ（図中のＤ，Ｅ）との区
別がつかなくなり、容易に固有ＩＤの値を知ることがで
きなくなる。
れ以外の正常に動作するように固定された値が入力さ
れ、回路上では、回路固有ＩＤレジスタ（図中のＡ，
Ｂ，Ｃ）とそれ以外のレジスタ（図中のＤ，Ｅ）との区
別がつかなくなり、容易に固有ＩＤの値を知ることがで
きなくなる。
【００６９】なお、上述した各方法は、当該方法を実現
するためのプログラムを実行するコンピュータを備えた
装置によって実現することができる。また、当該方法を
実現するためのプログラムをコンピュータ読み取り可能
な記録媒体に記録して、この記録媒体に記録したプログ
ラムをコンピュータに実行させることによって実現する
ことができる。
するためのプログラムを実行するコンピュータを備えた
装置によって実現することができる。また、当該方法を
実現するためのプログラムをコンピュータ読み取り可能
な記録媒体に記録して、この記録媒体に記録したプログ
ラムをコンピュータに実行させることによって実現する
ことができる。
【００７０】
【発明の効果】以上のように本発明によると、暗号化に
よって、従来よりも回路設計データの機密性を高めるこ
とができる。また、暗号化された回路設計データを、機
密を保持したまま、設計・検証させることができる。
よって、従来よりも回路設計データの機密性を高めるこ
とができる。また、暗号化された回路設計データを、機
密を保持したまま、設計・検証させることができる。
【図１】本願発明者が提案する回路設計スタイルを示す
図である。
図である。
【図２】図１の回路設計スタイルにおける基本工程のパ
ターンを示す図である。
ターンを示す図である。
【図３】（ａ），（ｂ）は本発明に係る処理の流れを示
す図である。
す図である。
【図４】暗号化処理の一例としての回路変換を示す図で
ある。
ある。
【図５】（ａ）〜（ｄ）は図４に示す回路変換の具体例
を示す図である。
を示す図である。
【図６】図４に示す回路変換に用いるダミー回路の生成
方法を示す図である。
方法を示す図である。
【図７】（ａ），（ｂ）は復号化処理を説明するための
図である。
図である。
【図８】検証処理としての第１の判定方法を示す図であ
る。
る。
【図９】検証処理としての第２の判定方法を示す図であ
る。
る。
【図１０】検証処理としてのシミュレーション制限方法
を示す図である。
を示す図である。
【図１１】（ａ），（ｂ）はチェック回路の一例を示す
図である。
図である。
【図１２】（ａ），（ｂ）はチェック回路の一例を示す
図である。
図である。
【図１３】タイミング調整方法を示す図である。
【図１４】タイミング調整方法を示す図である。
【図１５】暗号化設計データが表す回路構成の一例を示
す図である。
す図である。
【図１６】暗号化設計データが表す回路構成の一例を示
す図である。
す図である。
ＳＡ 暗号化処理 ｆ０ 元の回路 ｆ１−ｆｐ−１ ダミー回路 ＫＥＹ キー信号 １１ 回路設計データ ２１ 並び替え回路 ２２ セレクタ ２５ 変換ルール ２６ ダミー論理データベース ２７ 出力ルール ３０ 暗号化回路 ３１ キー信号の入力信号線 ４１ 暗号化設計データ ４３ 下位レベル設計データ（実際の設計データ） ４４ リファレンスＩＰ設計データ（動作モデル） ４５ 実出力値 ４６ 出力期待値 ５１ 暗号化された回路設計データ ５３ 実際の設計データ ５４ プロトコル定義 ５５ 実出力値 ６１ 暗号化された回路設計データ ６３ 実際の設計データ ６４ 制限情報 ７２ タイミング情報 ７３ 変換ルール ７８ 論理ゲート ７９ バッファ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/82 Ｇ０１Ｒ 31/28 Ｆ ９Ａ００１ 29/00 Ｇ０６Ｆ 15/60 ６５６Ｂ ６６４Ｋ ６６４Ｊ Ｈ０１Ｌ 21/82 Ｃ Ｔ (72)発明者 藤原 睦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 横山 敏之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 藤村 克也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2G032 AC09 AE08 5B017 AA01 BA05 BA07 BB03 CA16 5B046 AA08 BA03 JA05 KA05 5F064 BB35 HH06 HH09 HH10 5J104 AA01 JA03 NA02 9A001 BB05 DD15 EE03 HH32 JJ50 KK54 LL03
Claims (22)
- 【請求項１】 与えられた回路設計データに対し、暗号
化処理を行うステップを備えたことを特徴とするＬＳＩ
設計方法。 - 【請求項２】 請求項１記載のＬＳＩ設計方法におい
て、 前記暗号化ステップは、 前記回路設計データが表す回路の全体または一部を元の
回路として、回路変換を行い、暗号化回路を生成するス
テップを備えており、 前記回路変換ステップは、 前記元の回路と入力数および出力数が同一の少なくとも
１つのダミー回路を、前記元の回路と並列に配置し、 前記元の回路およびダミー回路の出力を並び替える並び
替え回路を配置し、 前記並び替え回路の出力から、選択信号に従って、前記
元の回路の出力数に相当する数の信号を選択するセレク
タを配置し、前記暗号化回路を生成するものであり、か
つ、 前記選択信号をキー信号とし、前記元の回路の出力と前
記セレクタの出力とが一致するようなキー信号の値を、
前記暗号化回路のキーとするものであることを特徴とす
るＬＳＩ設計方法。 - 【請求項３】 請求項２記載のＬＳＩ設計方法におい
て、 前記暗号化ステップは、前記回路変換ステップにおいて
用いるダミー回路を生成するステップを備え、 前記ダミー回路生成ステップは、 前記元の回路に対し、変換ルールに従って、ダミー回路
の候補からなるダミー論理データベースを生成し、 前記ダミー論理データベースから、出力ルールに従っ
て、ダミー回路を選択するものであることを特徴とする
ＬＳＩ設計方法。 - 【請求項４】 請求項３記載のＬＳＩ設計方法におい
て、 前記変換ルールは、論理値の反転、論理演算子の変換、
および論理演算子の順序変更のうちの少なくとも１つを
含むものであることを特徴とするＬＳＩ設計方法。 - 【請求項５】 請求項３記載のＬＳＩ設計方法におい
て、 前記出力ルールは、ランダム選択であることを特徴とす
るＬＳＩ設計方法。 - 【請求項６】 請求項２記載のＬＳＩ設計方法におい
て、 前記暗号化回路のレイアウトを行うステップを備え、 前記レイアウトステップは、 前記キー信号の入力信号線を、電源およびグランドのい
ずれにも接続可能なように、レイアウトを行うものであ
ることを特徴とするＬＳＩ設計方法。 - 【請求項７】 請求項６記載のＬＳＩ設計方法におい
て、 前記レイアウトにおいて、前記キーにしたがって前記キ
ー信号を電源およびグランドのいずれか一方に接続し、
前記元の回路のレイアウトを生成するステップを備えた
ことを特徴とするＬＳＩ設計方法。 - 【請求項８】 リファレンスとなる動作モデルとともに
暗号化された回路設計データについて、回路動作の検証
を行うステップを備え、 前記検証ステップは、 前記暗号化された回路設計データを復号化し、実際の設
計データと、前記動作モデルとを得るステップと、 前記実際の設計データについてシミュレーションを実行
し、実出力値を得るステップと、 前記動作モデルについてシミュレーションを実行し、出
力期待値を得るステップと、 前記実出力値と前記出力期待値とを比較し、比較結果を
出力するステップとを備えたものであることを特徴とす
るＬＳＩの検証方法。 - 【請求項９】 プロトコル定義とともに暗号化された回
路設計データについて、回路動作の検証を行うステップ
を備え、 前記検証ステップは、 前記暗号化された回路設計データを復号化し、実際の設
計データと、前記プロトコル定義とを得るステップと、 前記実際の設計データについてシミュレーションを実行
し、実出力値を得るステップと、 前記実出力値を、前記プロトコル定義と比較し、比較結
果を出力するステップとを備えたものであることを特徴
とするＬＳＩの検証方法。 - 【請求項１０】 暗号化された回路設計データを、シミ
ュレーションによって検証するステップを備え、 前記検証ステップは、不正なアクセスによるシミュレー
ションを制限するものであることを特徴とするＬＳＩの
検証方法。 - 【請求項１１】 請求項１０記載のＬＳＩ検証方法にお
いて、 前記検証ステップは、 前記暗号化された回路設計データを復号化し、実際の設
計データを得るステップと、 前記実際の設計データについてシミュレーションを実行
するステップと、 前記シミュレーションにおいて、所定の制限情報をカウ
ントするステップと、 カウント値が上限値を超えたとき、シミュレーションに
制限措置を施すステップとを備えたものであることを特
徴とするＬＳＩ検証方法。 - 【請求項１２】 請求項１１記載のＬＳＩ検証方法にお
いて、 前記所定の制限情報は、シミュレーションの実行ステッ
プ、シミュレーションの実行時間、回路内の特定信号の
トグル数、および回路への入力の組み合わせのうちの少
なくとも１つを含むものであることを特徴とするＬＳＩ
検証方法。 - 【請求項１３】 請求項１２記載のＬＳＩ検証方法にお
いて、 前記所定の制限情報を、ランダムに選択することを特徴
とするＬＳＩ検証方法。 - 【請求項１４】 請求項１０記載のＬＳＩ検証方法にお
いて、 前記検証ステップは、 前記暗号化された回路設計データを復号化し、実際の設
計データを得るステップと、 前記実際の設計データについてシミュレーションを実行
するステップと、 前記シミュレーションにおいて、所定のプロトコル制約
条件を違反するか否かをチェックするステップと、 違反したとき、シミュレーションに制限措置を施すステ
ップとを備えたものであることを特徴とするＬＳＩ検証
方法。 - 【請求項１５】 請求項１４記載のＬＳＩ検証方法にお
いて、 前記所定のプロトコル制約条件は、入力プロトコル、お
よび動作中プロトコルのうちの少なくとも１つを含むも
のであることを特徴とするＬＳＩ検証方法。 - 【請求項１６】 請求項１５記載のＬＳＩ検証方法にお
いて、 前記所定のプロトコル制約条件を、ランダムに選択する
ことを特徴とするＬＳＩ検証方法。 - 【請求項１７】 請求項１１または１４記載のＬＳＩ検
証方法において、 前記制限措置は、シミュレーションの停止、実行速度低
下および異常実行、シミュレーション結果の非出力、並
びに、次ステップに渡すデータまたはキーの非生成のう
ちの少なくとも１つを含むものであることを特徴とする
ＬＳＩ検証方法。 - 【請求項１８】 シミュレーションにおける不正アクセ
スをチェックするチェック回路を含む回路設計データ
を、暗号化処理するステップと、 暗号化された回路設計データを、シミュレーションによ
って検証するステップとを備え、 前記検証ステップは、前記チェック回路を動作させて、
不正なアクセスによるシミュレーションを制限するもの
であることを特徴とするＬＳＩ検証方法。 - 【請求項１９】 請求項１８記載のＬＳＩ検証方法にお
いて、 前記チェック回路は、シミュレーションにおいて、所定
の制限情報のカウント値が上限値を超えたか否かをチェ
ックするものであることを特徴とするＬＳＩ検証方法。 - 【請求項２０】 請求項１８記載のＬＳＩ検証方法にお
いて、 前記チェック回路は、シミュレーションにおいて、プロ
トコル制約条件の違反の有無をチェックするものである
ことを特徴とするＬＳＩ検証方法。 - 【請求項２１】 与えられた回路設計データから、タイ
ミング情報を抽出するステップと、 前記回路設計データを、抽出したタイミング情報のみを
合わせて、所定の変換ルールに従い、暗号化設計データ
に変換するとともに、少なくとも１つの論理ゲートにバ
ッファを付加するステップと、 前記暗号化設計データについて、付加したバッファのサ
イズを調整するステップと、 バッファサイズ調整後の前記暗号化設計データを、前記
所定の変換ルールをキーとして、復号化するステップと
を備えたことを特徴とするＬＳＩ設計方法。 - 【請求項２２】 固有ＩＤの判定回路とともに暗号化さ
れた回路設計データについて、復号化を行い、実際の設
計データと、前記固有ＩＤの判定回路とを得るステップ
を備え、 前記ステップは、入力された固有パラメータによって、
前記固有ＩＤの判定回路に正しい値を定義するステップ
を有することを特徴とするＬＳＩ設計方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034577A JP3888823B2 (ja) | 2000-02-14 | 2000-02-14 | 半導体集積回路 |
| US09/779,440 US7281136B2 (en) | 2000-02-14 | 2001-02-09 | LSI design method and verification method |
| US11/520,712 US20070011468A1 (en) | 2000-02-14 | 2006-09-14 | LSI design method and verification method |
| US11/601,776 US20080028233A1 (en) | 2000-02-14 | 2006-11-20 | LSI design method and verification method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034577A JP3888823B2 (ja) | 2000-02-14 | 2000-02-14 | 半導体集積回路 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004117293A Division JP2004265437A (ja) | 2004-04-12 | 2004-04-12 | Ｌｓｉの設計方法および検証方法 |
| JP2004217789A Division JP3892004B2 (ja) | 2004-07-26 | 2004-07-26 | Ｌｓｉ設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001222571A true JP2001222571A (ja) | 2001-08-17 |
| JP3888823B2 JP3888823B2 (ja) | 2007-03-07 |
Family
ID=18558895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000034577A Expired - Fee Related JP3888823B2 (ja) | 2000-02-14 | 2000-02-14 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US7281136B2 (ja) |
| JP (1) | JP3888823B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260652A (ja) * | 2004-03-12 | 2005-09-22 | Sony Corp | 信号処理回路および方法 |
| JP2006229881A (ja) * | 2005-02-21 | 2006-08-31 | Toshiba Corp | 鍵管理システムおよび鍵管理方法 |
| JP2006229485A (ja) * | 2005-02-16 | 2006-08-31 | Sony Corp | 信号処理回路および信号処理方法 |
| JP2007507041A (ja) * | 2003-09-26 | 2007-03-22 | メンター・グラフィクス・コーポレーション | 電子設計自動化における情報の安全な交換 |
| JP2013084036A (ja) * | 2011-10-06 | 2013-05-09 | Dainippon Printing Co Ltd | データ処理システム及び微細構造物製造システム、並びにデータ処理方法及び微細構造物製造方法 |
| US8543666B2 (en) | 2003-12-22 | 2013-09-24 | Nippon Steel & Sumitomo Metal Corporation | System, arrangement and method for providing numerical analysis data, and numerical analysis data utilization device |
| JP5335072B2 (ja) * | 2009-04-06 | 2013-11-06 | パナソニック株式会社 | 鍵実装システム |
| US8589840B2 (en) | 2009-11-17 | 2013-11-19 | Fujitsu Semiconductor Limited | Semiconductor chip design verification device |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004054834A (ja) * | 2002-07-24 | 2004-02-19 | Matsushita Electric Ind Co Ltd | プログラム開発方法、プログラム開発支援装置およびプログラム実装方法 |
| JP4099039B2 (ja) * | 2002-11-15 | 2008-06-11 | 松下電器産業株式会社 | プログラム更新方法 |
| JP2004171367A (ja) * | 2002-11-21 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 回路動作シミュレーション装置、回路動作シミュレーション方法、回路動作シミュレーションプログラム、および回路情報復号化プログラム |
| US7222312B2 (en) * | 2003-09-26 | 2007-05-22 | Ferguson John G | Secure exchange of information in electronic design automation |
| US20060259978A1 (en) * | 2003-09-26 | 2006-11-16 | Pikus Fedor G | Secure exchange of information in electronic design automation with license-related key generation |
| USRE47633E1 (en) | 2005-06-22 | 2019-10-01 | Odyssey Wireless Inc. | Systems/methods of conducting a financial transaction using a smartphone |
| US8670493B2 (en) | 2005-06-22 | 2014-03-11 | Eices Research, Inc. | Systems and/or methods of increased privacy wireless communications |
| US8233554B2 (en) | 2010-03-29 | 2012-07-31 | Eices Research, Inc. | Increased capacity communications for OFDM-based wireless communications systems/methods/devices |
| US20090222927A1 (en) * | 2006-04-30 | 2009-09-03 | Pikus Fedor G | Concealment of Information in Electronic Design Automation |
| US8370622B1 (en) * | 2007-12-31 | 2013-02-05 | Rockstar Consortium Us Lp | Method and apparatus for increasing the output of a cryptographic system |
| US9374746B1 (en) | 2008-07-07 | 2016-06-21 | Odyssey Wireless, Inc. | Systems/methods of spatial multiplexing |
| US20160286532A1 (en) * | 2012-01-24 | 2016-09-29 | Odyssey Wireless, Inc. | Systems/methods of preferentially using a first asset, refraining from using a second asset and providing reduced levels of interference to gps and/or satellites |
| JP5262996B2 (ja) * | 2009-05-26 | 2013-08-14 | 富士通セミコンダクター株式会社 | 論理シミュレーション装置、方法、及びプログラム |
| US20110154062A1 (en) * | 2009-10-13 | 2011-06-23 | Whelihan David J | Protection of electronic systems from unauthorized access and hardware piracy |
| US11924348B2 (en) * | 2021-02-27 | 2024-03-05 | International Business Machines Corporation | Honest behavior enforcement via blockchain |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4583011A (en) * | 1983-11-01 | 1986-04-15 | Standard Microsystems Corp. | Circuit to prevent pirating of an MOS circuit |
| DE3671119D1 (de) | 1985-07-03 | 1990-06-13 | Siemens Ag | Integrierte schaltung und verfahren zum sichern von geheimen codedaten. |
| JPH05128197A (ja) | 1991-11-06 | 1993-05-25 | Hokuriku Nippon Denki Software Kk | 論理検証装置 |
| US6006328A (en) | 1995-07-14 | 1999-12-21 | Christopher N. Drake | Computer software authentication, protection, and security system |
| US6088452A (en) * | 1996-03-07 | 2000-07-11 | Northern Telecom Limited | Encoding technique for software and hardware |
| EP1012747A4 (en) * | 1996-09-13 | 2001-01-31 | Purdue Research Foundation | SIGNAL AUTHENTICATION BY WATERMARK |
| US5963454A (en) | 1996-09-25 | 1999-10-05 | Vlsi Technology, Inc. | Method and apparatus for efficiently implementing complex function blocks in integrated circuit designs |
| JP3162321B2 (ja) | 1997-05-13 | 2001-04-25 | 三菱電機株式会社 | 論理シミュレーション方法及び論理シミュレーション方法を実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体 |
| WO1999001815A1 (en) * | 1997-06-09 | 1999-01-14 | Intertrust, Incorporated | Obfuscation techniques for enhancing software security |
| US6137318A (en) * | 1997-12-09 | 2000-10-24 | Oki Electric Industry Co., Ltd. | Logic circuit having dummy MOS transistor |
| JPH11224284A (ja) | 1998-02-09 | 1999-08-17 | Fujitsu Ltd | 半導体設計資産の流通システム並びに流通装置、および、該流通装置用のソフトウェアを記憶した記憶媒体 |
| US6064764A (en) * | 1998-03-30 | 2000-05-16 | Seiko Epson Corporation | Fragile watermarks for detecting tampering in images |
| FR2779849B1 (fr) * | 1998-06-15 | 2000-07-28 | Schlumberger Ind Sa | Dispositif a circuit integre securise au moyen de lignes complementaires de bus |
| JP3924967B2 (ja) * | 1998-11-25 | 2007-06-06 | ソニー株式会社 | 符号化装置および方法、復号装置および方法、記録媒体、並びにデータ処理システム |
| US6192139B1 (en) * | 1999-05-11 | 2001-02-20 | Sony Corporation Of Japan | High redundancy system and method for watermarking digital image and video data |
-
2000
- 2000-02-14 JP JP2000034577A patent/JP3888823B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-09 US US09/779,440 patent/US7281136B2/en not_active Expired - Fee Related
-
2006
- 2006-09-14 US US11/520,712 patent/US20070011468A1/en not_active Abandoned
- 2006-11-20 US US11/601,776 patent/US20080028233A1/en not_active Abandoned
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507041A (ja) * | 2003-09-26 | 2007-03-22 | メンター・グラフィクス・コーポレーション | 電子設計自動化における情報の安全な交換 |
| US8543666B2 (en) | 2003-12-22 | 2013-09-24 | Nippon Steel & Sumitomo Metal Corporation | System, arrangement and method for providing numerical analysis data, and numerical analysis data utilization device |
| JP2005260652A (ja) * | 2004-03-12 | 2005-09-22 | Sony Corp | 信号処理回路および方法 |
| JP4565314B2 (ja) * | 2004-03-12 | 2010-10-20 | ソニー株式会社 | 信号処理回路および方法 |
| JP2006229485A (ja) * | 2005-02-16 | 2006-08-31 | Sony Corp | 信号処理回路および信号処理方法 |
| JP4529719B2 (ja) * | 2005-02-16 | 2010-08-25 | ソニー株式会社 | 信号処理回路 |
| JP2006229881A (ja) * | 2005-02-21 | 2006-08-31 | Toshiba Corp | 鍵管理システムおよび鍵管理方法 |
| JP5335072B2 (ja) * | 2009-04-06 | 2013-11-06 | パナソニック株式会社 | 鍵実装システム |
| US8589840B2 (en) | 2009-11-17 | 2013-11-19 | Fujitsu Semiconductor Limited | Semiconductor chip design verification device |
| JP2013084036A (ja) * | 2011-10-06 | 2013-05-09 | Dainippon Printing Co Ltd | データ処理システム及び微細構造物製造システム、並びにデータ処理方法及び微細構造物製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7281136B2 (en) | 2007-10-09 |
| US20070011468A1 (en) | 2007-01-11 |
| US20020083330A1 (en) | 2002-06-27 |
| US20080028233A1 (en) | 2008-01-31 |
| JP3888823B2 (ja) | 2007-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001222571A (ja) | Ｌｓｉの設計方法および検証方法 | |
| Gao et al. | PUF-FSM: a controlled strong PUF | |
| Rajendran et al. | Fault analysis-based logic encryption | |
| Baumgarten et al. | Preventing IC piracy using reconfigurable logic barriers | |
| Koteshwara et al. | Key-based dynamic functional obfuscation of integrated circuits using sequentially triggered mode-based design | |
| Alkabani et al. | Remote activation of ICs for piracy prevention and digital right management | |
| Lotfy et al. | An efficient design of Anderson PUF by utilization of the Xilinx primitives in the SLICEM | |
| Rezaei et al. | Global attack and remedy on IC-specific logic encryption | |
| US20220035977A1 (en) | Saro: scalable attack-resistant obfuscation of logic circuits | |
| Cui et al. | A new active IC metering technique based on locking scan cells | |
| Yu et al. | Hardware hardening approaches using camouflaging, encryption, and obfuscation | |
| Chhabra et al. | Hardware Obfuscation of AES IP Core Using PUFs and PRNG: A Secure Cryptographic Key Generation Solution for Internet-of-Things Applications | |
| Hemavathy et al. | Adaptive PUF design to authenticate and evaluate heterogeneous IPs in edge computing | |
| JP3892004B2 (ja) | Ｌｓｉ設計方法 | |
| Qu et al. | Digital fingerprint: A practical hardware security primitive | |
| Guin et al. | Obfuscation and encryption for securing semiconductor supply chain | |
| JP2004265437A (ja) | Ｌｓｉの設計方法および検証方法 | |
| Mohankumar et al. | Lightweight Logic Obfuscation in Combinational Circuits for Improved Security—An Analysis | |
| Kulkarni et al. | Design and implementation of Strong Physical Unclonable Functions on Field Programmable Gate Array | |
| Natarajan et al. | Logic obfuscation technique using configurable gate diffusion input for improved hardware security | |
| Guajardo et al. | Secure IP-block distribution for hardware devices | |
| Guha et al. | Zero Knowledge Authentication for Reuse of IPs in Reconfigurable Platforms | |
| TWI744892B (zh) | 電子系統及電子系統的操作方法 | |
| Nazeem et al. | Key-based Obfuscation of Digital Design for Hardware Security | |
| Portella | Balancing energy, security and circuit area in lightweight cryptographic hardware design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041124 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041129 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050114 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061128 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |