WO2011131519A1 - Verbundbauteil mit einer zwischenschicht mit zwischenräumen und herstellungsverfahren dafür - Google Patents

Verbundbauteil mit einer zwischenschicht mit zwischenräumen und herstellungsverfahren dafür Download PDF

Info

Publication number
WO2011131519A1
WO2011131519A1 PCT/EP2011/055723 EP2011055723W WO2011131519A1 WO 2011131519 A1 WO2011131519 A1 WO 2011131519A1 EP 2011055723 W EP2011055723 W EP 2011055723W WO 2011131519 A1 WO2011131519 A1 WO 2011131519A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
composite component
intermediate layer
joining
joining partner
Prior art date
Application number
PCT/EP2011/055723
Other languages
English (en)
French (fr)
Inventor
Denis Gugel
Klaus Heyers
Ulrich Goebel
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2011131519A1 publication Critical patent/WO2011131519A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Definitions

  • the invention relates to a composite component according to the preamble of claim 1.
  • Such a composite component is known from the post-published DE 10 2009 000 514 A1 of the applicant.
  • this has an intermediate layer, which is structured.
  • the structuring over the entire height or thickness of the intermediate layer is formed.
  • the intermediate layer in turn is connected on its opposite sides with a respective joining layer with a first or second joining partner.
  • a composite component in which two metallic layers are provided, which are arranged or formed on opposite sides of two semiconductor components. It is essential here that the recesses or receiving spaces are formed by forming recesses on the two metallic layers.
  • the invention has the object, a composite component according to the preamble of claim 1 such that a simple adjustability of the rigidity of the intermediate layer and thus the stress involvement in mechanical and / or thermal loads on the first joining partner of the composite component is made possible at the same time simple manufacturing feasibility.
  • This object is achieved in a composite component with the features of claim 1.
  • the invention is based on the idea, by structuring between the two metallic surfaces or layers, which is formed over the entire height between the two metallic surfaces or layers, a simple adjustability of the rigidity in that this particular over a Height or thickness and / or a corresponding cross-sectional area of the connections is adjustable. Unaffected by this, the two closed layers at the two joining partners serve for a large-area, mechanically and thermally loadable contacting of the joining partners.
  • the first joining partner has an electronic circuit
  • the second joining partner is a circuit carrier and that between the intermediate layer and the second joining partner, a metallic compound layer is arranged.
  • the metallic connection layer may in particular be a copper lamination of a printed circuit board or the like. In this case, both the electrical contacting of the first joining component carrying an electronic circuit and a good thermal connection of the first joining partner to the second joining partner are made possible via the metallic connecting layer.
  • the structure has columnar connections which connect closed layers together.
  • Such a structure has the advantage that over the height or length of the columnar connections, the degree of rigidity of the composite component can be adjusted.
  • connections have at least approximately a circular cross-sectional area.
  • the aspect ratio of the compounds is> 1: 5, in particular> 1: 10.
  • the invention also includes a method for producing a composite component according to the invention.
  • a method for producing a composite component in this case, it is provided that in a first method step a first closed position of the intermediate layer is formed on the first joining partner, that subsequently in a second method step the structure is formed and that in a third method step the structure is connected to a second closed layer of the intermediate layer becomes.
  • Such a method for producing a composite component can be implemented relatively simply and reliably, in particular in semiconductor manufacturing technology.
  • the second closed position is formed on the second joining partner. As a result, in particular a good coupling of the second closed position to the second joining partner is made possible.
  • connection of the structure with the second closed layer is effected by a sintering process in which the structure brought into abutting contact with the second closed position is heated and at least the intermediate layer to a temperature of about 500 ° C, but especially about 300 ° Celsius.
  • sintering it is also possible to have the structure connected to the second closed layer by a soldering process.
  • FIG. 7 is a view in the direction of VII-VII of FIG .. 6
  • the composite component 10 shown as a whole in FIG. 6 has a first joining partner 11 in the form of a semiconductor chip 12 carrying an electronic circuit.
  • the first joining partner 11 is electrically and thermally coupled to a second joining partner 14 in the form of a substrate or circuit carrier 15.
  • the second joining partner 14 has, on the side facing the first joining partner 11, a metallic layer 16 in the form of, in particular, a copper lamination, in particular a stamped lattice.
  • the actual mechanical, thermal and electrical connection between the two joining partners 11 and 14 takes place by means of an intermediate layer 18 consisting in particular of silver. Instead of silver, however, it is also possible to use other metals, such as copper or mixtures of different metals.
  • the intermediate layer 18 has a first layer 19 with a closed surface which is connected to the first joining partner 11. Furthermore, the intermediate layer 18 has a second layer 20 with a closed surface, which is joined to the metallic layer 16 of the second joining partner 14. is bound. Between the two closed layers 19, 20, the intermediate layer 18 has a third layer 22 with a structure 24.
  • the structure 24 has, in particular, column-like, flexurally elastic connections 23 which extend in a straight line and perpendicularly between the two layers 19, 20 and connect them to one another.
  • the connections 23 are preferably at least approximately circular in cross-section and, for example, have a diameter of 0.5 ⁇ m to 2.0 ⁇ m, preferably of 1.0 ⁇ m.
  • the aspect ratio of the connections 23 is less than 1: 5, preferably in particular less than 1:10.
  • FIG. 7 shows a structure 24 in which the connections 23 are arranged at equal distances from one another, wherein the distances between the individual connections 23 likewise correspond, for example, approximately to the diameter of the individual connections 23. Between the connections 23 connection-free spaces 21 are formed.
  • the dimensioning of the connections 23 or the interstices 21 is such that the interspaces 21 should be minimized as much as possible to achieve the lowest possible electrical resistance or the cross-sectional area of the connections 23 should be as large as possible without the connections 23 touching each other.
  • five connections 23 are arranged next to and below each other.
  • the total cross-sectional area of the connections 23 is approximately the same as the connection-free space between the connections 23.
  • FIG. 1 shows a first production step in which the rear side of the first joining partner 11 is connected to the first layer 19 and its front side closed surface is provided. This is done in particular by means of the technologies known from microplating. It is essential here that, although only a first joint partner 1 1 is shown, the first joint partner 1 1 at this stage is still part of a plurality of first joint partners 1 1 having fers 25, which is divided or separated only in the further manufacturing process in the individual first joint partner 1 1.
  • a method for applying the first layer 19 in particular the method of sputtering or an evaporation technique is provided.
  • a photoresist 26 is applied over its entire surface to the first layer 19, the thickness of which is slightly greater than the desired thickness or length of the connections 23.
  • a metal mask 27 is applied to the photoresist 26, which serves as a structuring mask of the photoresist 26.
  • the patterning of the photoresist 26 takes place by means of the metal mask 27, wherein the metal mask 27 serves as an etching mask.
  • the photoresist 26 is preferably patterned in the desired shape in a high-density oxygen plasma with a high kinetic component.
  • aspect ratios of> 1:10 are achievable.
  • a galvanic growth or forming of the connections 23 takes place.
  • the wafer 25 has been completed to such an extent and is sawn or split in a subsequent step shown in FIG. 5 and the photoresist 26 is e.g. removed with an oxygen plasma.
  • the first joining partner 1 1 is made together with the first layer 19 and the compounds 23 as the first component of the composite component 10.
  • the second component of the composite component 10 consists of the second joining partner 14 together with its metallic layer 16 and a closed second layer 20 applied in the form of a silver paste on the metallic layer 16.
  • Joining partner 1 1 together with its compounds 23 applied to the second layer 20 and pressed on this to achieve a full-surface connection of the second layer 20 with the compounds 23.
  • the far produced composite component 10 is then subjected to a sintering process in which this is exposed to a temperature of eg about 500 "Celsius, in particular about 300 ° C, so that the compounds 23 mechanically, thermally and electrically connect to the second layer 20.
  • the composite component 10 described so far can be modified or modified in many ways.
  • the first joining partner 11 or for the second joining partner 14 can also take place by means of other production techniques.
  • a soldering method for connecting the structure 24 to the second layer 20 can furthermore be used.
  • brazing or diffusion brazing is considered as the brazing process.
  • the shape or the cross section of the connections 23 can be formed differently.

Abstract

Die Erfindung betrifft ein Verbundbauteil (10) mit einem ersten Fügepartner (11) (einem eine elektronische Schaltung tragenden Halbleiterchip), der (an seiner Rückseite) mittels einer metallischen Zwischenschicht (18) zumindest mittelbar mit einem zweiten Fügepartner (14) (einem Schaltungsträger) verbunden ist, wobei die Zwischenschicht (18) eine Struktur (24) aufweist, in der Zwischenräume (21) ausgebildet sind. Die metallische Zwischenschicht (18) ist aus wenigstens drei Lagen (19, 20, 22) ausgebildet, wobei jeweils eine Lage (19, 20) auf den beiden Fügepartnern (11, 14) zugewandten Seite als geschlossene Oberfläche ausgebildet ist und die Struktur (24) zwischen den beiden Lagen als Bestandteil der dritten Lage (22) ausgebildet ist. Insbesondere weist die Struktur (24) säulenartige, biegeelastische Verbindungen (23) auf, die die beiden geschlossenen Lagen (19, 20) miteinander verbinden. Das Aspektverhältnis der Verbindungen (23) beträgt > 1:5, insbesondere > 1:10. In dem Verfahren zur Herstellung des Verbundbauteils (10) wird in einem ersten Verfahrensschritt eine erste geschlossene Lage (19) der Zwischenschicht (18) auf dem ersten Fügepartner (11) ausgebildet, dann anschließend wird die Struktur (24) ausgebildet und in einem dritten Verfahrensschritt wird die Struktur (24) mit einer zweiten geschlossenen Lage (20) der Zwischenschicht (18) durch einen Sintervorgang oder einen Lötvorgang verbunden. Die Erfindung ermöglicht eine einfache Einstellbarkeit der Steifigkeit der Zwischenschicht (18) und damit der Stresseinkopplung bei mechanischen und/oder thermischen Belastungen auf dem ersten Fügepartner (11) des Verbundbauteils (10).

Description

Beschreibung
VERBUNDBAUTEIL MIT EINER ZWISCHENSCHICHT MIT ZWISCHENRÄUMEN UND HERSTELLUNGSVERFAHREN DAFÜR
Stand der Technik
Die Erfindung betrifft ein Verbundbauteil nach dem Oberbegriff des Anspruchs 1 .
Ein derartiges Verbundbauteil ist aus der nachveröffentlichten DE 10 2009 000 514 A1 der Anmelderin bekannt. Bei dem bekannten Verbundbauteil weist dieses eine Zwischenschicht auf, die strukturiert ausgebildet ist. Hierbei ist die Strukturierung über die gesamte Höhe bzw. Dicke der Zwischenschicht ausgebildet. Die Zwischenschicht ihrerseits wird an ihren gegenüberliegenden Seiten mit jeweils einer Fügeschicht mit einem ersten bzw. zweiten Fügepartner verbunden.
Weiterhin ist aus der DE 102 26 363 B4 ein Verbundbauteil bekannt, bei dem zwei metallische Schichten vorgesehen sind, die an einander gegenüberliegenden Seiten zweier Halbleiterbauelemente angeordnet bzw. ausgebildet sind. Wesentlich hierbei ist, dass die Aussparungen bzw. Aufnahmeräume durch Bilden von Ausnehmungen an den beiden metallischen Schichten gebildet sind.
Um die Einkopplung thermischer Spannungen in Verbundbauteile aufgrund der unterschiedlichen Wärmeausdehnungskoeffizienten der unterschiedlichen Mate- rialen des Verbundbauteils zu verringern, ist es darüber hinaus bekannt, die Verbindung der Fügepartner mittels einer gesinterten, als Zwischenschicht dienenden Silberschicht herzustellen. Als nachteilhaft hat sich dabei herausgestellt, dass eine derartige, gesinterte Silberschicht relativ wenig verformbar ist, so dass mechanische Spannungen, verursacht durch eine thermische Ausdehnung, nicht durch die Zwischenschicht in gewünschter Weise aufgenommen wird, sondern sich auf die Fügepartner überträgt. Offenbarung der Erfindung
Ausgehend von dem dargestellten Stand der Technik liegt der Erfindung die Aufgabe zugrunde, ein Verbundbauteil nach dem Oberbegriff des Anspruchs 1 derart weiterzubilden, dass eine einfache Einstellbarkeit der Steifigkeit der Zwischenschicht und damit der Stresseinkopplung bei mechanischen und/oder thermischen Belastungen auf den ersten Fügepartner des Verbundbauteils bei gleichzeitig fertigungstechnisch einfacher Realisierbarkeit ermöglicht wird. Diese Aufgabe wird bei einem Verbundbauteil mit den Merkmalen des Anspruchs 1 gelöst. Der Erfindung liegt dabei die Idee zugrunde, durch eine Strukturierung zwischen den beiden metallischen Oberflächen bzw. Lagen, die über die gesamte Höhe zwischen den beiden metallischen Oberflächen bzw. Lagen ausgebildet ist, eine einfache Einstellbarkeit der Steifigkeit dadurch zu ermöglichen, dass diese insbesondere über eine Höhe bzw. Dicke und/oder eine entsprechende Querschnittsfläche der Verbindungen einstellbar ist. Davon unbeeinflusst dienen die zwei geschlossenen Lagen an den beiden Fügepartnern einer großflächigen, mechanisch und thermisch belastbaren Kontaktierung der Fügepartner.
Vorteilhafte Weiterbildungen des erfindungsgemäßen Verbundbauteils sind in den Unteransprüchen angegeben. In den Rahmen der Erfindung fallen sämtliche Kombinationen aus zumindest zwei von in den Ansprüchen, der Beschreibung und/oder den Figuren offenbarten Merkmalen.
Insbesondere ist es vorgesehen, dass der erste Fügepartner eine elektronische Schaltung aufweist, dass der zweite Fügepartner ein Schaltungsträger ist und, dass zwischen der Zwischenschicht und dem zweiten Fügepartner eine metallische Verbindungsschicht angeordnet ist. Bei der metallischen Verbindungsschicht kann es sich hierbei insbesondere um eine Kupferkaschierung einer Leiterplatte oder ähnlichem handeln. Dabei wird über die metallische Verbindungsschicht sowohl die elektrische Kontaktierung des ersten, eine elektronische Schaltung tragenden Fügepartners, als auch eine gute thermische Anbindung des ersten Fügepartners an den zweiten Fügepartner ermöglicht.
In einer besonders bevorzugten Ausführungsform der Erfindung ist es vorgese- hen, dass die Struktur säulenartige Verbindungen aufweist, die die beiden ge- schlossenen Lagen miteinander verbinden. Eine derartige Struktur hat den Vorteil, dass über die Höhe bzw. Länge der säulenartigen Verbindungen der Grad der Steifigkeit des Verbundbauteils eingestellt werden kann.
Insbesondere ist es dabei vorgesehen, dass die Verbindungen zumindest annähernd eine kreisförmige Querschnittsfläche aufweisen.
Zur Erzielung der gewünschten mechanischen Eigenschaften bzw. Elastizität der Zwischenschicht ist es darüber hinaus in einer konstruktiven Ausgestaltung vorgesehen, dass das Aspektverhältnis der Verbindungen > 1 :5, insbesondere > 1 :10 beträgt.
Die Erfindung umfasst auch ein Verfahren zur Herstellung eines erfindungsgemäßen Verbundbauteils. Hierbei ist es vorgesehen, dass in einem ersten Verfahrensschritt eine erste geschlossene Lage der Zwischenschicht auf dem ersten Fügepartner ausgebildet wird, dass anschließend in einem zweiten Verfahrensschritt die Struktur ausgebildet wird und, dass in einem dritten Verfahrensschritt die Struktur mit einer zweiten geschlossenen Lage der Zwischenschicht verbunden wird. Ein derartiges Verfahren zum Herstellen eines Verbundbauteils lässt sich insbesondere in der Halbleiterherstellungstechnik relativ einfach und zuverlässig verwirklichen.
Dabei kann es insbesondere vorgesehen sein, dass die zweite geschlossene Lage auf dem zweiten Fügepartner ausgebildet wird. Dadurch wird insbesondere eine gute Ankopplung der zweiten geschlossenen Lage an dem zweiten Fügepartner ermöglicht.
Um die Verbindung der zweiten geschlossenen Lage mit der Struktur zu verwirklichen, ist es darüber hinaus in einer vorteilhaften Weiterbildung vorgesehen, dass das Verbinden der Struktur mit der zweiten geschlossenen Lage durch einen Sintervorgang erfolgt, bei dem die Struktur in Anlagekontakt mit der zweiten geschlossenen Lage gebracht wird und zumindest die Zwischenschicht auf eine Temperatur von etwa 500° Celsius, insbesondere jedoch etwa 300° Celsius erwärmt wird. In einer alternativen Ausführung zum Sintern ist es auch möglich, das Verbinden der Struktur mit der zweiten geschlossenen Lage durch einen Lötvorgang erfolgen zu lassen.
Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele sowie anhand der Zeichnungen.
Diese zeigen in:
Fig. 1
bis 6 ein erfindungsgemäßes Verbundbauteil während verschiedener Phasen seiner Herstellung, jeweils im Querschnitt und
Fig. 7 eine Ansicht in Richtung Vll-Vll der Fig. 6.
Gleiche Bauteile bzw. Bauteile mit gleicher Funktion sind in den Figuren mit gleichen Bezugsziffern versehen.
Das in der Fig. 6 als Ganzes dargestellte Verbundbauteil 10 weist einen ersten Fügepartner 1 1 in Form eines eine elektronische Schaltung tragenden Halbleiterchips 12 auf. Der erste Fügepartner 1 1 ist mit einem zweiten Fügepartner 14 in Form eines Substrat- bzw. Schaltungsträgers 15 elektrisch sowie thermisch gekoppelt. Der zweite Fügepartner 14 weist hierzu auf der dem ersten Fügepartner 1 1 zugewandten Seite eine metallische Schicht 16 in Form insbesondere einer Kupferkaschierung, insbesondere eines Stanzgitters, auf.
Die eigentliche mechanische, thermische und elektrische Verbindung zwischen den beiden Fügepartnern 1 1 und 14 erfolgt mittels einer insbesondere aus Silber bestehenden Zwischenschicht 18. Anstelle von Silber können jedoch auch andere Metalle, wie Kupfer oder Mischungen aus verschiedenen Metallen verwendet werden. Die Zwischenschicht 18 weist eine erste Lage 19 mit einer geschlossenen Oberfläche auf, die mit dem ersten Fügepartner 1 1 verbunden ist. Weiterhin weist die Zwischenschicht 18 eine zweite Lage 20 mit einer geschlossenen Oberfläche auf, die mit der metallischen Schicht 16 des zweiten Fügepartners 14 ver- bunden ist. Zwischen den beiden geschlossenen Lagen 19, 20 weist die Zwischenschicht 18 eine dritte Lage 22 mit einer Struktur 24 auf. Die Struktur 24 weist insbesondere säulenartige, biegeelastische Verbindungen 23 auf, die sich geradlinig und senkrecht zwischen den beiden Lagen 19, 20 erstrecken und die- se miteinander verbinden.
Wie insbesondere aus einer Zusammenschau der Fig. 6 und 7 erkennbar ist, sind die Verbindungen 23 im Querschnitt vorzugsweise zumindest annähernd kreisförmig ausgebildet und weisen beispielhaft einen Durchmesser von 0,5 μιη bis 2,0 μιη, vorzugsweise von 1 ,0 μιη auf. Zur Einstellung einer gewünschten Steifigkeit der Zwischenschicht 18 ist es weiterhin bevorzugt vorgesehen, dass das Aspektverhältnis der Verbindungen 23 kleiner 1 :5, vorzugsweise insbesondere kleiner 1 :10 ist. In der Fig. 7 ist eine Struktur 24 dargestellt, bei der die Verbindungen 23 in gleichmäßigen Abständen zueinander angeordnet sind, wobei die Abstände zwischen den einzelnen Verbindungen 23 ebenfalls beispielhaft in etwa dem Durchmesser der einzelnen Verbindungen 23 entsprechen. Zwischen den Verbindungen 23 sind verbindungsfreie Zwischenräume 21 ausgebildet. Grundsätzlich ist die Dimensionierung der Verbindungen 23 bzw. der Zwischenräume 21 derart, dass die Zwischenräume 21 zur Erzielung eines möglichst geringen elektrischen Widerstands möglichst zu minimieren bzw. die Querschnittsfläche der Verbindungen 23 so groß wie möglich zu wählen ohne, dass sich die Verbindungen 23 berühren. Im dargestellten Ausführungsbeispiel sind beispielhaft jeweils fünf Verbindungen 23 neben- und untereinander angeordnet. Weiterhin ist es vorzugsweise vorgesehen, dass die Gesamtquerschnittsfläche der Verbindungen 23 in etwa gleich groß ist wie der verbindungsfreie Raum zwischen den Verbindungen 23.
Nachfolgend wird anhand der Fig. 1 bis 6 ein erfindungsgemäßes Herstellverfahren zum Ausbilden des Verbundbauteils 10 näher erläutert: In der Fig. 1 ist hier- bei ein erster Fertigungsschritt dargestellt, bei dem die Rückseite des ersten Fügepartners 1 1 mit der ersten Lage 19 und ihrer geschlossenen Oberfläche versehen wird. Dies erfolgt insbesondere mittels der aus der Mikrogalvanik bekannten Technologien. Wesentlich hierbei ist noch, dass, obwohl lediglich ein erster Fügepartner 1 1 dargestellt ist, der erste Fügepartner 1 1 in diesem Stadium noch Bestandteil eines eine Vielzahl von ersten Fügepartnern 1 1 aufweisenden Wa- fers 25 ist, der erst im weiteren Herstellprozess in die einzelnen ersten Fügepartner 1 1 zerteilt bzw. aufgetrennt wird. Als Methode zum Aufbringen der ersten Lage 19 ist insbesondere das Verfahren des Sputterns oder eine Verdampfungstechnik vorgesehen.
Bei dem in der Fig. 2 dargestellten zweiten Fertigungsschritt wird auf die erste Lage 19 ein Fotolack 26 vollflächig aufgebracht, dessen Dicke etwas größer ist als die gewünschte Dicke bzw. Länge der Verbindungen 23.
Bei dem in der Fig. 3 dargestellten, dritten Fertigungsschritt wird auf den Fotolack 26 eine Metallmaske 27 aufgesetzt, die als Strukturierungsmaske des Fotolackes 26 dient. Anschließend erfolgt die Strukturierung des Fotolackes 26 mittels der Metallmaske 27, wobei die Metallmaske 27 als Ätzmaske dient. Hierbei wird bevorzugt in einem hochdichten Sauerstoff-Plasma mit hoher kinetischer Komponente der Fotolack 26 in der gewünschten Form strukturiert. Dabei sind Aspektverhältnisse von > 1 :10 erreichbar. Danach erfolgt gemäß Fig. 4 ein galvanisches Aufwachsen bzw. Ausbilden der Verbindungen 23. Nach der Strukturierung ist der Wafer 25 soweit fertiggestellt und wird in einem nachfolgenden, in der Fig. 5 dargestellten Schritt zersägt bzw. aufgetrennt und der Fotolack 26 z.B. mit einem Sauerstoff-Plasma entfernt. Damit ist der erste Fügepartner 1 1 zusammen mit der ersten Lage 19 und den Verbindungen 23 als erster Bestandteil des Verbundbauteils 10 hergestellt.
Der zweite Bestandteil des Verbundbauteils 10 besteht aus dem zweiten Fügepartner 14 mitsamt seiner metallischen Schicht 16 sowie einer in Form einer Silberpaste auf der metallischen Schicht 16 aufgebrachten, geschlossenen zweiten Lage 20. In einem weiteren, in der Fig. 6 dargestellten Fertigungsschritt wird nunmehr der erste Fügepartner 1 1 mitsamt seinen Verbindungen 23 auf die zweite Lage 20 aufgebracht bzw. auf dieser angedrückt, um eine vollflächige Verbindung der zweiten Lage 20 mit den Verbindungen 23 zu erzielen. Das soweit gefertigte Verbundbauteil 10 wird anschließend einem Sintervorgang unterzogen, bei dem dieses einer Temperatur von z.B. etwa 500 "Celsius, insbesondere ca. 300°Celsius ausgesetzt wird, damit sich die Verbindungen 23 mit der zweiten Lage 20 mechanisch, thermisch und elektrisch verbinden. Das soweit beschriebene Verbundbauteil 10 kann in vielfältiger Art und Weise abgewandelt bzw. modifiziert werden. Insbesondere ist es denkbar, weitere, in den Figuren nicht dargestellte Zwischenschichten bzw. Lagen zum ersten Fügepartner 1 1 bzw. zum zweiten Fügepartner 14 vorzusehen. Auch kann das Ausbil- den der Zwischenschicht 18 mittels anderer Herstelltechniken erfolgen. Anstelle des Sinterns kann weiterhin ein Lötverfahren zur Verbindung der Struktur 24 mit der zweiten Lage 20 angewendet werden. Als Lötverfahren kommt hierbei insbesondere Hartöten oder Diffusionslöten in Frage. Zuletzt kann auch die Form oder der Querschnitt der Verbindungen 23 andersartig ausgebildet werden.

Claims

Ansprüche
Verbundbauteil (10), mit einem ersten Fügepartner (1 1 ) der mittels einer me tallischen Zwischenschicht (18) zumindest mittelbar mit einem zweiten Fügepartner (14) verbunden ist, wobei die Zwischenschicht (18) eine Struktur (24) aufweist, in der Zwischenräume (21 ) ausgebildet sind, dadurch gekennzeichnet, dass die metallische Zwischenschicht (18) aus wenigstens drei Lagen (19, 20, 22) ausgebildet ist, wobei jeweils eine Lage (19, 20) auf den den beiden Fügepartnern (1 1 , 14) zugewandten Seiten als geschlossene Oberfläche ausgebildet ist und, dass die Struktur (24) zwischen den beiden Lagen als Bestandteil der dritten Lage (22) ausgebildet ist.
Verbundbauteil nach Anspruch 1 ,
dadurch gekennzeichnet,
dass der erste Fügepartner (1 1 ) eine elektronische Schaltung (12) aufweist, dass der zweite Fügepartner (14) ein Schaltungsträger (15) ist und, dass zwischen der Zwischenschicht (18) und dem zweiten Fügepartner (14) eine metallische Verbindungsschicht (16) angeordnet ist.
Verbundbauteil nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
dass die Struktur (24) säulenartige Verbindungen (23) aufweist, die die beiden geschlossenen Lagen (19, 20) miteinander verbinden.
Verbundbauteil nach Anspruch 3,
dadurch gekennzeichnet,
dass die Verbindungen (23) zumindest annähernd eine kreisförmige Querschnittsfläche aufweisen. Verbundbauteil nach einem der Ansprüche 3 oder 4,
dadurch gekennzeichnet,
dass das Aspektverhältnis der Verbindungen >1 :5, insbesondere >1 :10 beträgt.
Verbundbauteil nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
dass die Zwischenschicht (18) aus Metall, insbesondere aus Silber, Kupfer oder aus Mischungen verschiedener Metalle besteht.
Verfahren zur Herstellung eines Verbundbauteils (10) nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet,
dass in einem ersten Verfahrensschritt eine erste geschlossene Lage (19) der Zwischenschicht (18) auf dem ersten Fügepartner (1 1 ) ausgebildet wird, dass anschließend in einem zweiten Verfahrensschritt die Struktur (24) ausgebildet wird und, dass in einem dritten Verfahrensschritt die Struktur (24) mit einer zweiten geschlossenen Lage (20) der Zwischenschicht (18) verbunden wird.
Verfahren nach Anspruch 7,
dadurch gekennzeichnet,
dass die zweite geschlossene Lage (20) auf dem zweiten Fügepartner (14) ausgebildet wird.
Verfahren nach Anspruch 7 oder 8,
dadurch gekennzeichnet,
dass das Verbinden der Struktur (24) mit der zweiten geschlossenen Lage (20) durch einen Sintervorgang erfolgt, bei dem die Struktur (24) in Anlagekontakt mit der zweiten geschlossenen Lage (20) gebracht wird und zumindest die Zwischenschicht (18) auf eine Temperatur von etwa 500° Celsius, insbesondere etwa 300° Celsius erwärmt wird.
10. Verfahren nach Anspruch 7 oder 8,
dadurch gekennzeichnet,
dass das Verbinden der Struktur (24) mit der zweiten geschlossenen Lage (20) durch einen Lötvorgang erfolgt.
PCT/EP2011/055723 2010-04-19 2011-04-12 Verbundbauteil mit einer zwischenschicht mit zwischenräumen und herstellungsverfahren dafür WO2011131519A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010027932.3 2010-04-19
DE102010027932A DE102010027932A1 (de) 2010-04-19 2010-04-19 Verbundbauteil und Verfahren zum Herstellen eines Verbundbauteils

Publications (1)

Publication Number Publication Date
WO2011131519A1 true WO2011131519A1 (de) 2011-10-27

Family

ID=44280937

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/055723 WO2011131519A1 (de) 2010-04-19 2011-04-12 Verbundbauteil mit einer zwischenschicht mit zwischenräumen und herstellungsverfahren dafür

Country Status (2)

Country Link
DE (1) DE102010027932A1 (de)
WO (1) WO2011131519A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3113775A1 (fr) * 2020-09-03 2022-03-04 Stmicroelectronics (Tours) Sas Puce électronique

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10015964A1 (de) * 2000-03-30 2001-10-18 Infineon Technologies Ag Lotband für flexible und temperaturfeste Lotverbindungen
JP2004087612A (ja) * 2002-08-23 2004-03-18 Toyota Industries Corp 放熱部材及びこの放熱部材を用いた半導体装置
US20070023923A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Flip chip interface including a mixed array of heat bumps and signal bumps
US20070182019A1 (en) * 2006-02-06 2007-08-09 Fujitsu Limited Semiconductor device and manufacturing method for the same
DE10226363B4 (de) 2002-06-13 2008-04-24 Infineon Technologies Ag Halbleiterbauelement
DE102009000514A1 (de) 2009-01-30 2010-08-26 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10015964A1 (de) * 2000-03-30 2001-10-18 Infineon Technologies Ag Lotband für flexible und temperaturfeste Lotverbindungen
DE10226363B4 (de) 2002-06-13 2008-04-24 Infineon Technologies Ag Halbleiterbauelement
JP2004087612A (ja) * 2002-08-23 2004-03-18 Toyota Industries Corp 放熱部材及びこの放熱部材を用いた半導体装置
US20070023923A1 (en) * 2005-08-01 2007-02-01 Salmon Peter C Flip chip interface including a mixed array of heat bumps and signal bumps
US20070182019A1 (en) * 2006-02-06 2007-08-09 Fujitsu Limited Semiconductor device and manufacturing method for the same
DE102009000514A1 (de) 2009-01-30 2010-08-26 Robert Bosch Gmbh Verbundbauteil sowie Verfahren zum Herstellen eines Verbundbauteil

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LIAO E B ET AL: "Fatigue and Bridging Study of High-Aspect-Ratio Multicopper-Column Flip-Chip Interconnects Through Solder Joint Shape Modeling", IEEE TRANSACTIONS ON COMPONENTS AND PACKAGING TECHNOLOGIES, IEEE SERVICE CENTER, PISCATAWAY, NJ, US, vol. 29, no. 3, 1 September 2006 (2006-09-01), pages 560 - 569, XP001546801, ISSN: 1521-3331, DOI: DOI:10.1109/TCAPT.2006.880509 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3113775A1 (fr) * 2020-09-03 2022-03-04 Stmicroelectronics (Tours) Sas Puce électronique
US11824028B2 (en) 2020-09-03 2023-11-21 Stmicroelectronics (Tours) Sas Die with metal pillars

Also Published As

Publication number Publication date
DE102010027932A1 (de) 2011-10-20

Similar Documents

Publication Publication Date Title
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
EP1989741B1 (de) Verfahren zum herstellen von peltier-modulen
EP2352709A2 (de) Verbundmaterial, verfahren zum herstellen eines verbundmaterials sowie kleber oder bondmaterial
AT12319U1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
WO2000019548A1 (de) Verfahren zum herstellen eines thermoelektrischen wandlers
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
WO2015150335A1 (de) Verfahren zum montieren eines elektrischen bauelements, bei der eine haube zum einsatz kommt, und zur anwendung in diesem verfahren geeignete haube
DE102012102090A1 (de) Thermoelektrisches Generatormodul, Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines Metall-Keramik-Substrates
DE102011078582A1 (de) Verfahren zum Herstellen von strukturierten Sinterschichten und Halbleiterbauelement mit strukturierter Sinterschicht
DE102012208146A1 (de) Verbindungssystem zur herstellung elektrischer verbindungen eines leistungshalbleitermoduls und verfahren zur herstellung solcher verbindungen
DE10261402A1 (de) Wärmesenke in Form einer Heat-Pipe sowie Verfahren zum Herstellen einer solchen Wärmesenke
DE102014105000B4 (de) Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
EP2713685A2 (de) Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil
WO2014127764A1 (de) Metall-keramik-substrat, modulanordnung sowie verfahren zum herstellen eines metall-keramik-substrates
DE102009022877B4 (de) Gekühlte elektrische Baueinheit
WO2022012903A1 (de) Verbindungselement, verfahren zum herstellen eines verbindungselements, anordnung umfassend ein verbindungselement und zwei damit verbundene bauteile sowie verfahren zum verbinden zweier bauteile mit einem verbindungselement
DE102006011743A1 (de) Verfahren zum Herstellen von Peltier-Modulen sowie Peltier-Modul
DE102015114579B4 (de) Halbleiterchip
WO2011131519A1 (de) Verbundbauteil mit einer zwischenschicht mit zwischenräumen und herstellungsverfahren dafür
DE102018215686A1 (de) Leiterplatte und Planer Transformatorgebiet der Erfindung
DE102013102637B4 (de) Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten
DE10333840A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE10015964C2 (de) Lotband für flexible und temperaturfeste Lotverbindungen
EP3972948B1 (de) Verfahren zur herstellung eines metall-keramik-substrats
DE102009050178B3 (de) Leistungshalbleitermodul mit einem eine dreidimensionale Oberflächenkontur aufweisenden Substrat sowie Herstellungsverfahren hierzu

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11715466

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 11715466

Country of ref document: EP

Kind code of ref document: A1