WO2011121969A1

WO2011121969A1 - 画像表示装置およびシャッタ眼鏡

Info

Publication number: WO2011121969A1
Application number: PCT/JP2011/001806
Authority: WO
Inventors: 裕也塩崎
Original assignee: パナソニック株式会社
Priority date: 2010-03-29
Filing date: 2011-03-28
Publication date: 2011-10-06
Also published as: CN102713727A; JPWO2011121969A1; KR20120099296A; EP2555041A1; US20130016194A1; JP5360292B2

Abstract

　シャッタ眼鏡において受信すべき制御信号が一時的に欠落したときであっても、右目用シャッタおよび左目用シャッタを正常に制御する。そのために、右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを交互に繰り返して画像を表示するとともに右目用フィールドおよび左目用フィールドに同期した第１制御信号を発信する画像表示部と、第１制御信号を受信するとともに可視光を透過および遮断する右目用シャッタおよび左目用シャッタを有するシャッタ眼鏡とを備えた画像表示装置において、シャッタ眼鏡は、受信した複数フィールド分にわたる第１制御信号にもとづく複数フィールド分の第１タイミング情報を記憶するとともに、記憶した複数フィールド分の第１タイミング情報にもとづき第２制御信号を生成するシャッタ制御回路を備え、第２制御信号を用いて右目用シャッタおよび左目用シャッタにおける可視光の透過および遮断を制御する。

Description

画像表示装置およびシャッタ眼鏡

　本発明は、表示デバイスに時間順に交互に表示する右目用画像と左目用画像とを、シャッタ眼鏡を用いて立体視する画像表示装置およびシャッタ眼鏡に関する。

　表示デバイスとして代表的なプラズマディスプレイパネル（以下、「パネル」と略記する）は、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。前面基板は、１対の走査電極と維持電極とからなる表示電極対が前面側のガラス基板上に互いに平行に複数対形成されている。そして、それら表示電極対を覆うように誘電体層および保護層が形成されている。

　背面基板は、背面側のガラス基板上に複数の平行なデータ電極が形成され、それらデータ電極を覆うように誘電体層が形成され、さらにその上にデータ電極と平行に複数の隔壁が形成されている。そして、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。

　そして、表示電極対とデータ電極とが立体交差するように、前面基板と背面基板とを対向配置して密封する。密封された内部の放電空間には、キセノンを含む放電ガスを封入し、表示電極対とデータ電極とが対向する部分に放電セルを形成する。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生し、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光してカラーの画像表示を行う。

　パネルを駆動する方法としては一般にサブフィールド法が用いられている。サブフィールド法では、１フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルを発光または非発光にすることにより階調表示を行う。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。

　初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生する。これにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を形成するとともに、書込み放電を安定して発生するためのプライミング粒子（放電を発生させるための励起粒子）を発生する。

　書込み期間では、走査電極に走査パルスを順次印加するとともに、データ電極には表示すべき画像信号にもとづき選択的に書込みパルスを印加する。これにより、発光を行うべき放電セルの走査電極とデータ電極との間に書込み放電を発生し、その放電セル内に壁電荷を形成する。

　維持期間では、サブフィールド毎に定められた輝度重みにもとづく数の維持パルスを走査電極と維持電極とからなる表示電極対に交互に印加する。これにより、書込み放電を発生した放電セルで維持放電を発生し、その放電セルの蛍光体層を発光させる（以下、放電セルを維持放電により発光させることを「点灯」、発光させないことを「非点灯」とも記す）。これにより、各放電セルを、輝度重みに応じた輝度で発光させる。このようにして、パネルの各放電セルを画像信号の階調値に応じた輝度で発光させて、パネルの画像表示領域に画像を表示する。

　このようなパネルを用いて立体視が可能な３次元（３　Ｄｉｍｅｎｓｉｏｎ：以下「３Ｄ」と記す）画像（以下、「３Ｄ画像」と記す）を表示する方法が検討されている。

　１枚の３Ｄ画像は、１枚の右目用画像と１枚の左目用画像とで構成されており、３Ｄ画像をパネルに表示する際には、右目用画像と左目用画像とを時間順に交互にパネルに表示する。そして、使用者は、右目用のシャッタと左目用のシャッタとを備えるシャッタ眼鏡と呼ばれる特殊な眼鏡を用いて、パネルに表示されている３Ｄ画像を観賞する。

　シャッタ眼鏡は、画像表示装置が備える画像表示部から発信される制御信号を受信して、右目用画像を表示するフィールドと左目用画像を表示するフィールドとのそれぞれに同期して左右のシャッタが時間順に交互に開閉する。すなわち、パネルに右目用画像が表示されている期間は右目用のシャッタを開く（可視光を透過する状態のこと）とともに左目用のシャッタを閉じ（可視光を遮断する状態のこと）、パネルに左目用画像が表示されている期間は左目用のシャッタを開くとともに右目用のシャッタを閉じる。これにより、使用者は、右目用画像を右目だけで観測し、左目用画像を左目だけで観測することができ、パネルに表示される３Ｄ画像を立体視することができる。

　また、右目用画像を表示するフィールドと左目用画像を表示するフィールドとのそれぞれのフィールドの最初のサブフィールドの書込み期間の開始に同期して、シャッタ眼鏡のシャッタの透過および遮断を制御する方法が知られている（例えば、特許文献１参照）。

　しかしながら、画像表示部から発信される制御信号が遮蔽物等により遮られてシャッタ眼鏡に届かず、シャッタ眼鏡で受信すべき制御信号が一時的に欠落した場合、シャッタ眼鏡は正常に動作しなくなる。例えば、シャッタ眼鏡は、片方のシャッタが遮断した状態で動作が停止したり、あるいは、制御信号が遮られるタイミングによっては、両方のシャッタが遮断された状態で動作が停止することもある。そのような場合、使用者は、パネルに表示される３Ｄ画像を正常に立体視できなくなる。

特開２０００－１１２４２８号公報

　本発明は、右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを交互に繰り返して画像を表示するとともに右目用フィールドおよび左目用フィールドに同期した第１制御信号を発信する画像表示部と、第１制御信号を受信するとともに可視光を透過および遮断する右目用シャッタおよび左目用シャッタを有するシャッタ眼鏡とを備えた画像表示装置であって、シャッタ眼鏡は、受信した複数フィールド分にわたる第１制御信号にもとづく複数フィールド分の第１タイミング情報を記憶するとともに、記憶した複数フィールド分の第１タイミング情報にもとづき第２制御信号を生成するシャッタ制御回路を備え、第２制御信号を用いて右目用シャッタおよび左目用シャッタにおける可視光の透過および遮断を制御することを特徴とする。

　これにより、シャッタ眼鏡においては、受信すべき制御信号が一時的に欠落したとしても、右目用シャッタおよび左目用シャッタを正常に制御することができる。しがたって、シャッタ眼鏡を介して画像表示部に表示される３Ｄ画像を鑑賞する使用者は、画像表示装置から発信されシャッタ眼鏡において受信されるシャッタ眼鏡用の制御信号が遮蔽物等により一時的に遮られたとしても、画像表示部に表示される３Ｄ画像を正常に立体視することができる。

　また、本発明における画像表示装置は、シャッタ制御回路において、クロック発生部と、クロック発生部で発生したクロックにもとづき計数を行うとともに受信した第１制御信号でリセットされるカウンタ部と、第１制御信号を受信したときのカウンタ部の出力信号を第１タイミング情報として複数フィールド分記憶する記憶部と、記憶部で記憶した複数フィールド分の第１タイミング情報にもとづき第２タイミング情報を設定するタイミング設定部と、タイミング設定部が設定した第２タイミング情報とカウンタ部の出力とを比較して第２制御信号を生成する制御信号生成部とを備えた構成であってもよい。

　また、本発明における画像表示装置は、シャッタ制御回路において、複数フィールド分にわたる第１制御信号のうち、半数以上の第１制御信号が欠落したときに、右目用シャッタおよび左目用シャッタをともに可視光を透過する状態にする構成であってもよい。

　これにより、シャッタ眼鏡においては、受信すべき制御信号が欠落したときに、片方のシャッタが閉じた状態で動作が停止したり、あるいは、両方のシャッタが閉じた状態で動作が停止することを防止できるので、使用者が片方または両方の視界が遮られたままの状態になることを防止することができる。

　また、本発明における画像表示部は、プラズマディスプレイパネルを用いて構成されていてもよい。

　本発明は、右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを交互に繰り返して画像を表示するとともに右目用フィールドおよび左目用フィールドに同期した第１制御信号を発信する画像表示部に表示される画像の鑑賞に用いられ、第１制御信号を受信するとともに可視光を透過および遮断する右目用シャッタおよび左目用シャッタを有するシャッタ眼鏡であって、受信した複数フィールド分にわたる第１制御信号にもとづく複数フィールド分の第１タイミング情報を記憶するとともに、記憶した複数フィールド分の第１タイミング情報にもとづき第２制御信号を生成するシャッタ制御回路を備え、第２制御信号を用いて右目用シャッタおよび左目用シャッタにおける可視光の透過および遮断を制御することを特徴とする。

　これにより、シャッタ眼鏡において、受信すべき制御信号が一時的に欠落したとしても、右目用シャッタおよび左目用シャッタを正常に制御することができる。しがたって、シャッタ眼鏡を介して画像表示部に表示される３Ｄ画像を鑑賞する使用者は、画像表示装置から発信されシャッタ眼鏡において受信されるシャッタ眼鏡用の制御信号が遮蔽物等により一時的に遮られたとしても、画像表示部に表示される３Ｄ画像を正常に立体視することができる。

　また、本発明におけるシャッタ眼鏡は、シャッタ制御回路において、クロック発生部と、クロック発生部で発生したクロックにもとづき計数を行うとともに受信した第１制御信号でリセットされるカウンタ部と、第１制御信号を受信したときのカウンタ部の出力信号を第１タイミング情報として複数フィールド分記憶する記憶部と、記憶部で記憶した複数フィールド分の第１タイミング情報にもとづき第２タイミング情報を設定するタイミング設定部と、タイミング設定部が設定した第２タイミング情報とカウンタ部の出力とを比較して第２制御信号を生成する制御信号生成部とを備えた構成であってもよい。

　また、本発明におけるシャッタ眼鏡は、シャッタ制御回路において、複数フィールド分にわたる第１制御信号のうち、半数以上の第１制御信号が欠落したときに、右目用シャッタおよび左目用シャッタをともに可視光を透過する状態にする構成であってもよい。

図１は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネルの構造を示す分解斜視図である。図２は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネルの電極配列図である。図３は、本発明の実施の形態におけるプラズマディスプレイ装置の回路ブロック図である。図４は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形を概略的に示す図である。図５は、本発明の実施の形態におけるプラズマディスプレイ装置のサブフィールド構成と第１制御信号およびシャッタ眼鏡の開閉動作とを概略的に示す図である。図６は、本発明の実施の形態におけるプラズマディスプレイ装置ののシャッタ眼鏡に設けられるシャッタ制御回路の回路ブロック図である。図７は、本発明の実施の形態におけるプラズマディスプレイ装置のシャッタ眼鏡の動作を示すタイミングチャートである。

　以下、本発明の実施の形態における画像表示装置について、プラズマディスプレイパネルを用いたプラズマディスプレイ装置を例に挙げ、図面を用いて説明する。

　（実施の形態）
　図１は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして、走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。

　この保護層２６は、酸化マグネシウム（ＭｇＯ）を主成分とする材料で形成されている。

　ガラス製の背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。

　これら前面基板２１と背面基板３１とを、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置する。そして、その外周部をガラスフリット等の封着材によって封着する。そして、その内部の放電空間には、例えばネオンとキセノンの混合ガスを放電ガスとして封入する。

　放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。こうして、パネル１０には複数の放電セルが形成される。

　そして、これらの放電セルで放電を発生し、放電セルの蛍光体層３５を発光（放電セルを点灯）することにより、パネル１０にカラーの画像を表示する。

　なお、パネル１０においては、表示電極対２４が延伸する方向に配列された連続する３つの放電セル、すなわち、赤色（Ｒ）に発光する放電セルと、緑色（Ｇ）に発光する放電セルと、青色（Ｂ）に発光する放電セルの３つの放電セルで１つの画素が構成される。

　なお、パネル１０の構造は上述したものに限られるわけではなく、例えば隔壁が垂直方向（列方向）にのみ配置されるストライプ状の隔壁を備えたものであってもよい。

　図２は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネル１０の電極配列図である。パネル１０には、水平方向（行方向）に延長されたｎ本の走査電極ＳＣ１～走査電極ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１～維持電極ＳＵｎ（図１の維持電極２３）が配列され、垂直方向（列方向）に延長されたｍ本のデータ電極Ｄ１～データ電極Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１～ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１～ｍ）とが交差した部分に放電セルが形成される。すなわち、１対の表示電極対２４上には、ｍ個の放電セルが形成され、ｍ／３個の画素が形成される。そして、放電セルは放電空間内にｍ×ｎ個形成され、ｍ×ｎ個の放電セルが形成された領域がパネル１０の画像表示領域となる。例えば、画素数が１９２０×１０８０個のパネルでは、ｍ＝１９２０×３となり、ｎ＝１０８０となる。

　図３は、本発明の実施の形態におけるプラズマディスプレイ装置１００の回路ブロック図である。本実施の形態に示すプラズマディスプレイ装置１００は、画像表示部４０とシャッタ眼鏡５０とを備えている。

　画像表示部４０は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５、制御信号発信部４６および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。

　画像信号処理回路４１は、入力された画像信号にもとづき、各放電セルに階調値を割り当てる。そして、その階調値を、サブフィールド毎の発光・非発光を示す画像データ（発光・非発光をデジタル信号の「１」、「０」に対応させたデータのこと）に変換する。すなわち、画像信号処理回路４１は、１フィールド毎の画像信号をサブフィールド毎の発光・非発光を示す画像データに変換する。

　例えば、入力された画像信号がＲ信号、Ｇ信号、Ｂ信号を含むときには、そのＲ信号、Ｇ信号、Ｂ信号にもとづき、各放電セルにＲ、Ｇ、Ｂの各階調値を割り当てる。あるいは、入力された画像信号が輝度信号（Ｙ信号）および彩度信号（Ｃ信号、またはＲ－Ｙ信号およびＢ－Ｙ信号、またはｕ信号およびｖ信号等）を含むときには、その輝度信号および彩度信号にもとづきＲ信号、Ｇ信号、Ｂ信号を算出し、その後、各放電セルにＲ、Ｇ、Ｂの各階調値（１フィールドで表現される階調値）を割り当てる。そして、各放電セルに割り当てたＲ、Ｇ、Ｂの階調値を、サブフィールド毎の発光・非発光を示す画像データに変換する。

　また、入力される画像信号が、右目用画像信号と左目用画像信号とを有する立体視用の画像信号であり、その画像信号をパネル１０に表示する際には、右目用画像信号と左目用画像信号とがフィールド毎に交互に画像信号処理回路４１に入力される。したがって、画像信号処理回路４１は、右目用画像信号を右目用画像データに変換し、左目用画像信号を左目用画像データに変換する。

　タイミング発生回路４５は、水平同期信号および垂直同期信号にもとづき、各回路ブロックの動作を制御する各種のタイミング信号を発生する。そして、発生したタイミング信号をそれぞれの回路ブロック（画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４等）へ供給する。また、タイミング発生回路４５は、シャッタ眼鏡５０のシャッタの開閉を制御するための、右目用フィールドおよび左目用フィールドに同期した第１制御信号を制御信号発信部４６に出力する。

　制御信号発信部４６は、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光素子４７を有する。そして、第１制御信号をエンコードしてシリアル信号に変換し、発光素子４７を用いて、そのシリアル信号を例えば赤外線等の光信号に変換して発信する。

　このように、タイミング発生回路４５は第１制御信号を発生し、制御信号発信部４６は第１制御信号を光信号に変換してシャッタ眼鏡５０に発信する。

　データ電極駆動回路４２は、右目用画像データおよび左目用画像データを含む画像データを構成するサブフィールド毎のデータを、各データ電極Ｄ１～データ電極Ｄｍに対応する信号に変換する。そして、その信号、およびタイミング発生回路４５から供給されるタイミング信号にもとづき、各データ電極Ｄ１～データ電極Ｄｍを駆動する。書込み期間では書込みパルスを発生し、各データ電極Ｄ１～データ電極Ｄｍに印加する。

　走査電極駆動回路４３は、傾斜波形発生回路、維持パルス発生回路、走査パルス発生回路（図３には示さず）を備え、タイミング発生回路４５から供給されるタイミング信号にもとづいて駆動電圧波形を作成し、走査電極ＳＣ１～走査電極ＳＣｎのそれぞれに印加する。傾斜波形発生回路は、初期化期間に、走査電極ＳＣ１～走査電極ＳＣｎに印加する初期化波形をタイミング信号にもとづいて発生する。維持パルス発生回路は、維持期間に、走査電極ＳＣ１～走査電極ＳＣｎに印加する維持パルスをタイミング信号にもとづいて発生する。走査パルス発生回路は、複数の走査電極駆動ＩＣ（走査ＩＣ）を備え、書込み期間に、走査電極ＳＣ１～走査電極ＳＣｎに印加する走査パルスをタイミング信号にもとづいて発生する。

　維持電極駆動回路４４は、維持パルス発生回路および電圧Ｖｅを発生する回路を備え（図３には示さず）、タイミング発生回路４５から供給されるタイミング信号にもとづいて駆動電圧波形を作成し、維持電極ＳＵ１～維持電極ＳＵｎのそれぞれに印加する。維持期間では、タイミング信号にもとづいて維持パルスを発生し、維持電極ＳＵ１～維持電極ＳＵｎに印加する。

　このように画像表示部４０は、右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを時間順に交互に繰り返してパネル１０に３Ｄ画像を表示するとともに、右目用フィールドおよび左目用フィールドに同期した第１制御信号を発生し、光信号に変換してシャッタ眼鏡５０に発信する。

　シャッタ眼鏡５０は、シャッタ制御回路５２と右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌとを有する。

　シャッタ制御回路５２は、光信号に変換された第１制御信号をフォトダイオード等の受光素子５３を用いて受信し、第１制御信号に再生する。

　右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌは、例えば液晶を用いて構成された光学シャッタであり、それぞれ独立にシャッタの開閉が可能である。

　そして、シャッタ眼鏡５０は、制御信号発信部４６から発信され、シャッタ制御回路５２において受信、再生された第１制御信号にもとづいて右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌの開閉動作（可視光を透過する状態と遮断する状態とを繰り返す動作）を制御する。

　ただし、本実施の形態におけるシャッタ眼鏡５０は、シャッタ制御回路５２において再生された第１制御信号をそのまま右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌの制御に用いているわけではない。詳細は後述するが、シャッタ制御回路５２は、再生した第１制御信号にもとづき第２制御信号を生成する。そして、シャッタ眼鏡５０は、その第２制御信号を用いて右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌを制御する。

　このようにシャッタ眼鏡５０は、第１制御信号を受信するとともに可視光を透過および遮断する右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌを有する。

　なお、本発明は、右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌを構成する材料が何ら液晶に限定されるものではない。可視光の遮断と透過とを高速に切り換えることができるものであれば、シャッタを構成する材料はどのようなものであってもかまわない。

　次に、画像表示部４０の動作について説明する。画像表示部４０は、サブフィールド法によって階調表示を行う。サブフィールド法では、１フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドにそれぞれ輝度重みを設定する。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。そして、サブフィールド毎に各放電セルの発光・非発光を制御することによってパネル１０に画像を表示する。

　輝度重みとは、各サブフィールドで表示する輝度の大きさの比を表すものであり、各サブフィールドでは輝度重みに応じた数の維持パルスを維持期間に発生する。そのため、例えば、輝度重み「８」のサブフィールドは、輝度重み「１」のサブフィールドの約８倍の輝度で発光し、輝度重み「２」のサブフィールドの約４倍の輝度で発光する。したがって、画像信号に応じた組み合わせで各サブフィールドを選択的に発光させることによって様々な階調を表示し、パネル１０に画像を表示することができる。

　なお、本実施の形態において、プラズマディスプレイ装置１００に入力される画像信号は、右目用画像信号と左目用画像信号とをフィールド毎に交互に繰り返す立体視用の画像信号である。そして、右目用画像信号を表示する右目用フィールドと、左目用画像信号を表示する左目用フィールドとを時間順に交互に繰り返してパネル１０に表示することで、右目用画像および左目用画像からなる立体視用の画像（３Ｄ画像）がパネル１０に表示される。

　そのため、単位時間（例えば、１秒間）に表示される３Ｄ画像の枚数は、フィールド周波数（１秒間に発生するフィールドの数）の半分となる。例えば、フィールド周波数が６０Ｈｚであれば、１秒間に表示される右目用画像および左目用画像はそれぞれ３０枚ずつとなるため、１秒間に３０枚の３Ｄ画像がパネル１０に表示されることになる。そこで、本実施の形態では、フィールド周波数を通常の２倍（例えば、１２０Ｈｚ）に設定し、フィールド周波数が低い画像を表示する際に発生しやすい画像のちらつき（フリッカ）を低減している。

　そして、使用者は、パネル１０に表示される３Ｄ画像を、右目用フィールドおよび左目用フィールドに同期して右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌをそれぞれ独立に開閉するシャッタ眼鏡５０を通して観賞する。これにより、使用者は、右目用画像を右目だけで観測し、左目用画像を左目だけで観測することができるので、パネル１０に表示される３Ｄ画像を立体視することができる。

　なお、右目用フィールドと左目用フィールドとは、表示する画像信号が異なるだけであり、１つのフィールドを構成するサブフィールドの数、各サブフィールドの輝度重み、サブフィールドの配列等のフィールドの構成は同じである。そこで、以下、「右目用」および「左目用」の区別が必要ない場合には、右目用フィールドおよび左目用フィールドを単にフィールドと略記する。また、右目用画像信号および左目用画像信号を単に画像信号と略記する。また、フィールドの構成のことを、サブフィールド構成とも記す。

　まず、１つのフィールドの構成と各電極に印加する駆動電圧波形について説明する。右目用フィールドおよび左目用フィールドの各フィールドは複数のサブフィールドを有し、それぞれのサブフィールドは、初期化期間と書込み期間と維持期間とを有する。

　初期化期間では、放電セルに初期化放電を発生し、続く書込み期間における書込み放電に必要な壁電荷を各電極上に形成する初期化動作を行う。初期化動作には、それまでの放電の有無にかかわらず放電セルに強制的に初期化放電を発生する強制初期化動作と、直前のサブフィールドの書込み期間において書込み放電を発生した放電セルだけに初期化放電を発生する選択初期化動作とがある。

　書込み期間では、走査電極２２に走査パルスを印加するとともにデータ電極３２に選択的に書込みパルスを印加し、発光するべき放電セルに選択的に書込み放電を発生して、続く維持期間で維持放電を発生するための壁電荷をその放電セル内に形成する書込み動作を行う。

　維持期間では、それぞれのサブフィールドの輝度重みに所定の比例定数を乗じた数の維持パルスを走査電極２２および維持電極２３に交互に印加して、直前の書込み期間に書込み放電を発生した放電セルで維持放電を発生し、その放電セルを発光する維持動作を行う。この比例定数が輝度倍率である。例えば、輝度倍率が２倍のとき、輝度重み「２」のサブフィールドの維持期間では、走査電極２２と維持電極２３とにそれぞれ４回ずつ維持パルスを印加する。そのため、その維持期間で発生する維持パルスの数は８となる。

　本実施の形態では、１フィールドを５つのサブフィールド（サブフィールドＳＦ１、サブフィールドＳＦ２、・・・、サブフィールドＳＦ５）で構成する例を説明する。

　サブフィールドＳＦ１～サブフィールドＳＦ５の各サブフィールドはそれぞれ（１６、８、４、２、１）の輝度重みを有する。このように、本実施の形態では、フィールドの最初に発生するサブフィールドＳＦ１を輝度重みの最も大きいサブフィールドとし、それ以降は輝度重みが順次小さくなるように各サブフィールドに輝度重みを設定し、フィールドの最後に発生するサブフィールドＳＦ５を輝度重みの最も小さいサブフィールドとする。

　そして、フィールドの最初に発生するサブフィールドＳＦ１の初期化期間では強制初期化動作を行い、サブフィールドＳＦ２～サブフィールドＳＦ５の初期化期間では選択初期化動作を行うものとする。これにより、画像の表示に関係のない発光はサブフィールドＳＦ１における強制初期化動作の放電にともなう発光のみとなる。したがって、維持放電を発生しない黒表示領域の輝度である黒輝度は強制初期化動作における微弱発光だけとなり、パネル１０にコントラストの高い画像を表示することが可能となる。

　しかし、本実施の形態は、１フィールドを構成するサブフィールドの数や各サブフィールドの輝度重みが上記の値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。

　次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。

　図４は、本発明の実施の形態におけるプラズマディスプレイ装置１００に用いるパネル１０の各電極に印加する駆動電圧波形を示す図である。図４には、書込み期間において最初に書込み動作を行う走査電極ＳＣ１、書込み期間において最後に書込み動作を行う走査電極ＳＣｎ、維持電極ＳＵ１～維持電極ＳＵｎ、およびデータ電極Ｄ１～データ電極Ｄｍのそれぞれに印加する駆動電圧波形を示す。

　また、図４には、サブフィールドＳＦ１からサブフィールドＳＦ３の途中までの駆動電圧波形を示している。サブフィールドＳＦ１は強制初期化動作を行うサブフィールドであり、サブフィールドＳＦ２およびサブフィールドＳＦ３は選択初期化動作を行うサブフィールドである。したがって、サブフィールドＳＦ１と、サブフィールドＳＦ２およびサブフィールドＳＦ３では、初期化期間に走査電極２２に印加する駆動電圧の波形形状が異なる。

　なお、他のサブフィールドにおける駆動電圧波形は、維持期間における維持パルスの発生数が異なる以外はサブフィールドＳＦ２、サブフィールドＳＦ３の駆動電圧波形とほぼ同様である。また、以下における走査電極ＳＣｉ、維持電極ＳＵｉ、データ電極Ｄｋは、各電極の中から画像データ（サブフィールド毎の発光・非発光を示すデータ）にもとづき選択された電極を表す。

　まず、サブフィールドＳＦ１について説明する。

　サブフィールドＳＦ１の初期化期間前半部では、データ電極Ｄ１～データ電極Ｄｍ、維持電極ＳＵ１～維持電極ＳＵｎには、それぞれ電圧０（Ｖ）を印加する。走査電極ＳＣ１～走査電極ＳＣｎには、電圧Ｖｉ１を印加し、電圧Ｖｉ１から電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。電圧Ｖｉ１は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧未満の電圧に設定し、電圧Ｖｉ２は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧を超える電圧に設定する。

　この傾斜波形電圧が上昇する間に、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間、および走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍとの間に、それぞれ微弱な初期化放電が持続して発生する。そして、走査電極ＳＣ１～走査電極ＳＣｎ上に負極性の壁電圧が蓄積され、データ電極Ｄ１～データ電極Ｄｍ上および維持電極ＳＵ１～維持電極ＳＵｎ上には正極性の壁電圧が蓄積される。この電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。

　サブフィールドＳＦ１の初期化期間後半部では、維持電極ＳＵ１～維持電極ＳＵｎには正極性の電圧Ｖｅを印加し、データ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を印加する。走査電極ＳＣ１～走査電極ＳＣｎには、電圧Ｖｉ３から負極性の電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。電圧Ｖｉ３は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧未満となる電圧に設定し、電圧Ｖｉ４は放電開始電圧を超える電圧に設定する。

　この傾斜波形電圧を走査電極ＳＣ１～走査電極ＳＣｎに印加する間に、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間、および走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍとの間に、それぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１～走査電極ＳＣｎ上の負極性の壁電圧および維持電極ＳＵ１～維持電極ＳＵｎ上の正極性の壁電圧が弱められ、データ電極Ｄ１～データ電極Ｄｍ上の正極性の壁電圧は書込み期間での書込み動作に適した値に調整される。

　以上により、サブフィールドＳＦ１の初期化期間における初期化動作、すなわち、全ての放電セルで強制的に初期化放電を発生する強制初期化動作が終了する。

　続くサブフィールドＳＦ１の書込み期間では、維持電極ＳＵ１～維持電極ＳＵｎに電圧Ｖｅを印加し、走査電極ＳＣ１～走査電極ＳＣｎのそれぞれには電圧Ｖｃを印加する。

　次に、最初に書込み動作を行う１行目の走査電極ＳＣ１に負極性の電圧Ｖａの負極性の走査パルスを印加する。そして、データ電極Ｄ１～データ電極Ｄｍのうちの１行目において発光するべき放電セルのデータ電極Ｄｋに正極性の電圧Ｖｄの書込みパルスを印加する。

　電圧Ｖｄの書込みパルスを印加した放電セルのデータ電極Ｄｋと走査電極ＳＣ１との交差部の電圧差は、外部印加電圧の差（電圧Ｖｄ－電圧Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなる。これによりデータ電極Ｄｋと走査電極ＳＣ１との電圧差が放電開始電圧を超え、データ電極Ｄｋと走査電極ＳＣ１との間に放電が発生する。

　また、維持電極ＳＵ１～維持電極ＳＵｎに電圧Ｖｅを印加しているため、維持電極ＳＵ１と走査電極ＳＣ１との電圧差は、外部印加電圧の差である（電圧Ｖｅ－電圧Ｖａ）に維持電極ＳＵ１上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなる。このとき、電圧Ｖｅを、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極ＳＵ１と走査電極ＳＣ１との間を、放電には至らないが放電が発生しやすい状態とすることができる。

　これにより、データ電極Ｄｋと走査電極ＳＣ１との間に発生する放電を引き金にして、データ電極Ｄｋと交差する領域にある維持電極ＳＵ１と走査電極ＳＣ１との間に放電を発生することができる。こうして、発光するべき放電セルに書込み放電が発生し、走査電極ＳＣ１上に正極性の壁電圧が蓄積され、維持電極ＳＵ１上に負極性の壁電圧が蓄積され、データ電極Ｄｋ上にも負極性の壁電圧が蓄積される。

　このようにして、１行目において発光するべき放電セルで書込み放電を発生して各電極上に壁電圧を蓄積する書込み動作を行う。一方、書込みパルスを印加しなかったデータ電極３２と走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。

　以上の書込み動作を、走査電極ＳＣ２、走査電極ＳＣ３、・・・、走査電極ＳＣｎという順番で、ｎ行目の放電セルに至るまで順次行い、サブフィールドＳＦ１の書込み期間が終了する。このようにして、書込み期間では、発光するべき放電セルに選択的に書込み放電を発生し、その放電セルに壁電荷を形成する。

　続くサブフィールドＳＦ１の維持期間では、まず維持電極ＳＵ１～維持電極ＳＵｎに電圧０（Ｖ）を印加するとともに走査電極ＳＣ１～走査電極ＳＣｎに正極性の電圧Ｖｓの維持パルスを印加する。書込み放電を発生した放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの電圧差が、維持パルスの電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなる。

　これにより、走査電極ＳＣｉと維持電極ＳＵｉとの電圧差が放電開始電圧を超え、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が発生する。そして、この放電により発生した紫外線により蛍光体層３５が発光する。また、この放電により、走査電極ＳＣｉ上に負極性の壁電圧が蓄積され、維持電極ＳＵｉ上に正極性の壁電圧が蓄積される。さらに、データ電極Ｄｋ上にも正極性の壁電圧が蓄積される。書込み期間において書込み放電が発生しなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。

　続いて、走査電極ＳＣ１～走査電極ＳＣｎには電圧０（Ｖ）を印加し、維持電極ＳＵ１～維持電極ＳＵｎには電圧Ｖｓの維持パルスを印加する。維持放電を発生した放電セルでは、維持電極ＳＵｉと走査電極ＳＣｉとの電圧差が放電開始電圧を超える。これにより、再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が発生し、維持電極ＳＵｉ上に負極性の壁電圧が蓄積され、走査電極ＳＣｉ上に正極性の壁電圧が蓄積される。

　以降同様に、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとに、輝度重みに所定の輝度倍率を乗じた数の維持パルスを交互に印加する。こうして表示電極対２４の電極間に電位差を与えることにより、書込み期間において書込み放電を発生した放電セルで維持放電が継続して発生する。

　そして、維持期間における維持パルスの発生後（維持期間の最後）に、維持電極ＳＵ１～維持電極ＳＵｎおよびデータ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を印加したまま、ベース電位である電圧０（Ｖ）から電圧Ｖｒに向かって緩やかに上昇する傾斜波形電圧を走査電極ＳＣ１～走査電極ＳＣｎに印加する。

　走査電極ＳＣ１～走査電極ＳＣｎへ印加する傾斜波形電圧が放電開始電圧を超えて上昇する間に、維持放電を発生した放電セルに微弱な放電が持続して発生する。この微弱な放電で発生した荷電粒子は、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差を緩和するように、維持電極ＳＵｉ上および走査電極ＳＣｉ上に壁電荷となって蓄積されていく。これにより、データ電極Ｄｋ上の正極性の壁電圧を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電圧が弱められる。

　走査電極ＳＣ１～走査電極ＳＣｎに印加する電圧が電圧Ｖｒに到達したら、走査電極ＳＣ１～走査電極ＳＣｎへの印加電圧を電圧０（Ｖ）まで下降する。こうして、サブフィールドＳＦ１の維持期間における維持動作が終了する。

　以上により、サブフィールドＳＦ１の駆動動作が終了する。

　サブフィールドＳＦ２では、初期化期間において、サブフィールドＳＦ１における初期化期間の前半部を省略した駆動電圧波形を各電極に印加する選択初期化動作を行う。サブフィールドＳＦ２の初期化期間では、維持電極ＳＵ１～維持電極ＳＵｎには電圧Ｖｅを、データ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を、それぞれ印加する。走査電極ＳＣ１～走査電極ＳＣｎには放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から放電開始電圧を超える負極性の電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。

　これにより、直前のサブフィールド（図４では、サブフィールドＳＦ１）の維持期間に維持放電を発生した放電セルでは微弱な初期化放電が発生する。そして、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧が弱められる。また、データ電極Ｄｋ上には、直前の維持期間に発生した維持放電によって十分な正極性の壁電圧が蓄積されているので、この壁電圧の過剰な部分が放電され、データ電極Ｄｋ上の壁電圧は書込み動作に適した壁電圧に調整される。

　一方、直前のサブフィールド（図４では、サブフィールドＳＦ１）の維持期間に維持放電を発生しなかった放電セルでは、初期化放電は発生せず、直前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。

　このように、サブフィールドＳＦ２における初期化動作は、直前のサブフィールドの書込み期間で書込み動作を行った放電セル、すなわち、直前のサブフィールドの維持期間に維持放電を発生した放電セルで選択的に初期化放電を発生する選択初期化動作となる。

　サブフィールドＳＦ２の書込み期間では、サブフィールドＳＦ１の書込み期間と同様の駆動電圧波形を各電極に印加し、発光するべき放電セルの各電極上に壁電圧を蓄積する書込み動作を行う。

　続く維持期間も、サブフィールドＳＦ１の維持期間と同様に、輝度重みに応じた数の維持パルスを走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとに交互に印加し、書込み期間において書込み放電を発生した放電セルに維持放電を発生する。

　サブフィールドＳＦ３～サブフィールドＳＦ５の各サブフィールドの初期化期間および書込み期間では、各電極に対してサブフィールドＳＦ２の初期化期間および書込み期間と同様の駆動電圧波形を印加する。また、サブフィールドＳＦ３～サブフィールドＳＦ５の各サブフィールドの維持期間では、維持期間に発生する維持パルスの数を除き、サブフィールドＳＦ２と同様の駆動電圧波形を各電極に印加する。

　以上が、本実施の形態においてパネル１０の各電極に印加する駆動電圧波形の概要である。

　なお、本実施の形態では、電圧Ｖｉ１＝１４５（Ｖ）、電圧Ｖｉ２＝３３５（Ｖ）、電圧Ｖｉ３＝１９０（Ｖ）、電圧Ｖｉ４＝－１６０（Ｖ）、電圧Ｖａ＝－１８０（Ｖ）、電圧Ｖｃ＝－３５（Ｖ）、電圧Ｖｓ＝１９０（Ｖ）、電圧Ｖｒ＝１９０（Ｖ）、電圧Ｖｅ＝１３０（Ｖ）、電圧Ｖｄ＝６０（Ｖ）に設定している。

　また、サブフィールドＳＦ１の初期化期間において走査電極ＳＣ１～走査電極ＳＣｎに印加する上り傾斜波形電圧はその勾配を１．５（Ｖ／μｓｅｃ）に設定し、下り傾斜波形電圧はその勾配を－２．５（Ｖ／μｓｅｃ）に設定し、サブフィールドＳＦ２～サブフィールドＳＦ５の初期化期間において走査電極ＳＣ１～走査電極ＳＣｎに印加する下り傾斜波形電圧はその勾配を－２．５（Ｖ／μｓｅｃ）に設定している。また、維持期間における維持パルスの発生後（維持期間の最後）に、電圧０（Ｖ）から電圧Ｖｒに向かって上昇する傾斜波形電圧はその勾配を１０（Ｖ／μｓｅｃ）に設定している。

　ただし、上述した電圧値や勾配の具体的な数値は単なる一例に過ぎず、本発明は、各電圧値や勾配が上述した数値に限定されるものではない。各電圧値や勾配等は、パネルの放電特性やプラズマディスプレイ装置の仕様等にもとづき最適に設定することが望ましい。

　次に、本実施の形態におけるプラズマディスプレイ装置１００のシャッタ眼鏡５０について説明する。

　図５は、本発明の実施の形態におけるプラズマディスプレイ装置１００のサブフィールド構成と第１制御信号およびシャッタ眼鏡５０の開閉動作とを概略的に示す図である。

　図５には、書込み期間において最後に書込み動作を行う走査電極ＳＣｎに印加する駆動電圧波形と、第１制御信号と、右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌの開閉動作とを示す。また、図５には６つのフィールドを示す。

　本実施の形態においては、パネル１０に３Ｄ画像を表示するために、右目用フィールドと左目用フィールドとを交互に発生する。例えば、図５に示す６つのフィールドのうち、最初のフィールドと、３番目のフィールドと、５番目のフィールドは右目用フィールドであり、右目用画像信号をパネル１０に表示する。また、２番目のフィールドと、４番目のフィールドと、６番目のフィールドは左目用フィールドであり、左目用画像信号をパネル１０に表示する。

　また、シャッタ眼鏡５０を通してパネル１０に表示される３Ｄ画像を観測する使用者には、２フィールドで表示される画像（右目用画像および左目用画像）が１枚の３Ｄ画像として認識される。そのため、使用者には、１秒間にパネル１０に表示される画像の数が、１秒間に表示されるフィールドの数の半分の数として観測される。例えば、パネルに表示される３Ｄ画像のフィールド周波数（１秒間に発生するフィールドの数）が６０Ｈｚのとき、使用者には、１秒間に３０枚の３Ｄ画像が観測されることになる。したがって、１秒間に６０枚の３Ｄ画像を表示するためには、フィールド周波数を６０Ｈｚの２倍の１２０Ｈｚに設定しなければならない。そこで、本実施の形態では、使用者に３Ｄ画像の動画像が滑らかに観測されるように、フィールド周波数（１秒間に発生するフィールドの数）を通常の２倍（例えば、１２０Ｈｚ）に設定している。

　右目用フィールド、左目用フィールドの各フィールドは、５つのサブフィールド（サブフィールドＳＦ１、サブフィールドＳＦ２、サブフィールドＳＦ３、サブフィールドＳＦ４、サブフィールドＳＦ５）を有する。またサブフィールドＳＦ１～サブフィールドＳＦ５の各サブフィールドには、それぞれ（１６、８、４、２、１）の輝度重みが設定されている。

　このように、本実施の形態では、サブフィールドの発生順に輝度重みが順次小さくなるように各サブフィールドに輝度重みを設定した５つのサブフィールドで１つのフィールドを構成している。すなわち、フィールドの最初に輝度重みの最も大きいサブフィールドを発生し、２番目に輝度重みが２番目に大きいサブフィールドを発生し、３番目に輝度重みが３番目に大きいサブフィールドを発生し、４番目に輝度重みが４番目に大きいサブフィールドを発生し、フィールドの最後に輝度重みの最も小さいサブフィールドを発生する。

　本実施の形態において、このように各サブフィールドを発生してパネル１０を駆動するのは、以下のような理由による。

　パネル１０で用いられている蛍光体層３５は、その蛍光体を構成する材料に依存した残光特性を有する。この残光とは、放電終了後も蛍光体が発光を持続する現象のことである。そして、残光の強さは、蛍光体の発光時の輝度に比例し、蛍光体が発光したときの輝度が高いほど、残光も強くなる。また、残光は、蛍光体の特性に応じた時定数で減衰し、時間の経過とともに徐々に輝度が低下するが、維持放電を終了した後も数ｍｓｅｃの間は残光が持続するという特性を有する蛍光体材料も存在する。また、蛍光体が発光したときの輝度が高いほど減衰に要する時間も長くなる。

　輝度重みが大きいサブフィールドで生じる発光は輝度重みが小さいサブフィールドで生じる発光よりも輝度が高い。したがって、輝度重みが大きいサブフィールドで生じた発光による残光は、輝度重みが小さいサブフィールドで生じた発光による残光よりも、輝度が高くなり、減衰に要する時間も長くなる。

　そのため、１フィールドの最終サブフィールドを輝度重みの大きいサブフィールドにすると、最終サブフィールドを輝度重みの小さいサブフィールドにするときと比較して、続くフィールドに漏れ込む残光が増加する。

　右目用フィールドと左目用フィールドとを交互に発生してパネル１０に３Ｄ画像を表示するプラズマディスプレイ装置１００においては、１つのフィールドで発生した残光が続くフィールドに漏れ込むと、その残光は、画像信号とは関係のない不要な発光として使用者に観測されることとなる。この現象がクロストークである。

　したがって、１つのフィールドから次のフィールドに漏れ込む残光が増加するほど、クロストークは悪化し、３Ｄ画像の立体視は阻害され、プラズマディスプレイ装置１００における画像表示品質は劣化する。なお、この画像表示品質とは、シャッタ眼鏡５０を通して３Ｄ画像を観賞する使用者にとっての画像表示品質のことである。

　１つのフィールドから次のフィールドに漏れ込む残光を弱め、クロストークを低減するためには、輝度重みの大きいサブフィールドを１フィールドの早い時期に発生して強い残光をできるだけ自フィールド内で収束させることが望ましい。

　すなわち、フィールドの最初に輝度重みの最も大きいサブフィールドを発生し、以降、サブフィールドの発生順に輝度重みを小さくし、フィールドの最後のサブフィールドを輝度重みの最も小さいサブフィールドにして、次フィールドへの残光の漏れ込みをできるだけ低減することが望ましい。

　そこで、本実施の形態では、クロストークを抑制するために、サブフィールドＳＦ１を輝度重みの最も大きいサブフィールドとし、以降のサブフィールドは輝度重みを順次小さくする構成とする。

　また、本実施の形態において、シャッタ眼鏡５０は、第１制御信号にもとづき右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌの開閉動作を行う。

　タイミング発生回路４５は、右目用シャッタ５６Ｒを開くための第１制御信号（以下、「第１右開信号Ｓｒｏ１」と略記する）を右目用フィールドのサブフィールドＳＦ１の書込み期間の開始に同期して出力する。また、タイミング発生回路４５は、右目用シャッタ５６Ｒを閉じるための第１制御信号（以下、「第１右閉信号Ｓｒｃ１」と略記する）を左目用フィールドの開始前に同期して出力する。また、タイミング発生回路４５は、左目用シャッタ５６Ｌを開くための第１制御信号（以下、「第１左開信号Ｓｌｏ１」と略記する）を左目用フィールドのサブフィールドＳＦ１の書込み期間の開始に同期して出力する。また、タイミング発生回路４５は、左目用シャッタ５６Ｌを閉じるための第１制御信号（以下、「第１左閉信号Ｓｌｃ１」と略記する）を右目用フィールドの開始前に同期して出力する。

　制御信号発信部４６は、第１制御信号のそれぞれ（第１右開信号Ｓｒｏ１、第１右閉信号Ｓｒｃ１、第１左開信号Ｓｌｏ１、第１左閉信号Ｓｌｃ１）を、ヘッダ部分とコード部分とタイミング部分とを有するシリアル信号に変換し、さらにそのシリアル信号を光信号に変換して、シャッタ眼鏡５０へ送信する。

　ヘッダ部分は、後続する一連のシリアル信号が第１制御信号であることを示している。コード部分は、第１制御信号が第１右開信号Ｓｒｏ１、第１右閉信号Ｓｒｃ１、第１左開信号Ｓｌｏ１、第１左閉信号Ｓｌｃ１のいずれであるかを識別するために設けられている。またタイミング部分は、コード部分で指定された制御を行うタイミングを示すために設けられている。

　なお、ヘッダ部分、タイミング部分は必ずしも独立して設ける必要はなく、コード部分と兼用させたシリアル信号の構成としてもよい。

　図６は、本発明の実施の形態におけるプラズマディスプレイ装置１００のシャッタ眼鏡５０に設けられるシャッタ制御回路５２の回路ブロック図である。

　シャッタ制御回路５２は、クロック発生部６１と、制御信号受信部６２と、カウンタ部６３と、記憶部６４と、タイミング設定部６５と、制御信号生成部６６とを有する。

　クロック発生部６１は、シャッタ眼鏡５０のシャッタ制御回路５２を動作させるためのクロック信号（以下、「クロックＣＫ」と記す）を発生し、シャッタ制御回路５２の各部に供給する。

　受光素子５３は、制御信号発信部４６から発光素子４７を介して送信される光信号に変換された第１制御信号を受信し、電気的なシリアル信号に変換する。

　制御信号受信部６２は、受光素子５３において受光され光信号から電気的なシリアル信号に変換された第１制御信号を受信する。また、クロック発生部６１のクロックＣＫが同期信号として制御信号受信部６２に入力される。そして、制御信号受信部６２は、第１制御信号をデコードして第１右開信号Ｓｒｏ１、第１右閉信号Ｓｒｃ１、第１左開信号Ｓｌｏ１、第１左閉信号Ｓｌｃ１とし、それらを出力する。

　受光素子５３で受信したシリアル信号はクロック発生部６１のクロックＣＫの位相とは無関係に送信されてくるが、本実施の形態において、制御信号受信部６２は、第１右開信号Ｓｒｏ１、第１右閉信号Ｓｒｃ１、第１左開信号Ｓｌｏ１、第１左閉信号Ｓｌｃ１のそれぞれをクロックＣＫに同期させ、かつクロックＣＫの１クロック周期のパルス幅に整形して出力する。

　カウンタ部６３は、カウンタ７１と、一致回路７２と、セレクタ７３と、ＡＮＤゲート７４と、ディレイ７５と、ＯＲゲート７６とを有する。

　カウンタ７１は、クロック発生部６１のクロックＣＫが同期信号として入力され、クロックＣＫに同期して計数値を増加させる計数器（アップカウンタ）であり、その計数値を出力する。また、カウンタ７１はＯＲゲート７６から出力される信号がリセット信号として入力され、このリセット信号により計数値がリセットされる。

　カウンタ７１は、右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌの制御の１周期にわたりクロックＣＫを計数（カウント）できるだけのビット長を有する。この１周期とは、右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌが開く動作をしてから次に開く動作をするまでの期間のことであり、実質的には２フィールドに相当する期間である。例えば、制御の１周期を最長１６ｍｓｅｃ（フィールド周波数が１２０Ｈｚの映像信号の２フィールドに相当する期間）とし、クロックＣＫの１周期が１μｓｅｃであれば、カウンタ７１のビット長は１４ビット（最大で、１６３８３まで計数可能）である。

　なお、以下、説明を簡略化するために、カウンタ７１のビット長は７ビットであるものとする。したがって、カウンタ７１の出力の最小値は「０」であり、最大値は「１２７」である。

　一致回路７２は、２つの入力端子を有し、それぞれの入力端子に入力される信号が互いに等しいときに、「Ｈ」レベルの信号を出力する。一致回路７２は、一方の入力端子に「０」が入力され、他方の入力端子にカウンタ７１の出力が入力されている。したがって、一致回路７２は、カウンタ７１の出力が最小値「０」になったときに「Ｈ」レベルを出力する。

　セレクタ７３は、２つの入力端子を有し、セレクタ信号にもとづきいずれかの入力端子に入力される信号を出力する。セレクタ７３の一方の入力端子にはカウンタ７１の出力の最大値に等しい「１２７」が入力され、他方の入力端子にはカウンタ７１の出力が入力されている。また、セレクタ７３には、セレクタ信号として一致回路７２の出力信号が入力されている。そして、セレクタ７３は、一致回路７２の出力信号が「Ｌ」レベルであればカウンタ７１の出力信号を選択し、一致回路７２の出力信号が「Ｈ」レベルであれば「１２７」を選択して出力する。

　ＡＮＤゲート７４は、２入力１出力の論理積演算を行う。すなわち、２つの入力信号がともに「Ｈ」レベルであれば「Ｈ」レベルの信号を出力し、２つの入力信号の少なくとも一方が「Ｌ」レベルであれば「Ｌ」レベルの信号を出力する。そして、ＡＮＤゲート７４には、一方の入力端子には一致回路７２の出力信号が入力され、他方の入力端子にはクロックＣＫを論理反転した信号（反転信号）が入力されている。したがって、ＡＮＤゲート７４は、一致回路７２の出力信号とクロックＣＫの反転信号がともに「Ｈ」レベルであれば「Ｈ」レベルの信号を出力し、少なくとも一方が「Ｌ」レベルであれば「Ｌ」レベルの信号を出力する。以下、ＡＮＤゲート７４の出力信号をシフトクロックＳｓｆｔと呼称する。

　ディレイ７５は一般的に用いられているラッチ回路であり、後述する第２左閉信号Ｓｌｃ２が入力され、同期信号としてクロックＣＫの反転信号が入力されている。そして、ディレイ７５は、第２左閉信号Ｓｌｃ２をクロックＣＫの反転信号でラッチすることにより、第２左閉信号Ｓｌｃ２をクロックＣＫの１／２周期分だけ遅延して出力する。

　ＯＲゲート７６は、２入力１出力の論理和演算を行う。すなわち、２つの入力信号がともに「Ｌ」レベルであれば「Ｌ」レベルの信号を出力し、２つの入力信号の少なくとも一方が「Ｈ」レベルであれば「Ｈ」レベルの信号を出力する。そして、ＯＲゲート７６には、一方の入力端子にはディレイ７５の出力信号が入力され、他方の入力端子には制御信号受信部６２から出力される第１左閉信号Ｓｌｃ１が入力されている。したがって、ＯＲゲート７６は、ディレイ７５から出力されるクロックＣＫの１／２周期分だけ遅延した第２左閉信号Ｓｌｃ２と制御信号受信部６２から出力される第１左閉信号Ｓｌｃ１がともに「Ｌ」レベルであれば「Ｌ」レベルの信号を出力し、少なくとも一方が「Ｈ」レベルであれば「Ｈ」レベルの信号を出力する。そして、ＯＲゲート７６の出力信号は、リセット信号としてカウンタ７１に入力される。

　記憶部６４は、ＯＲゲート８１ａ、ＯＲゲート８１ｂ、ＯＲゲート８１ｃ、ＯＲゲート８１ｄと、データラッチ８２ａ、データラッチ８２ｂ、データラッチ８２ｃ、データラッチ８２ｄと、シフトレジスタ８３ａ、シフトレジスタ８３ｂ、シフトレジスタ８３ｃ、シフトレジスタ８３ｄとを有する。

　ＯＲゲート８１ａ、ＯＲゲート８１ｂ、ＯＲゲート８１ｃ、ＯＲゲート８１ｄは、ＯＲゲート７６と同様に２入力１出力の論理和演算を行う。

　ＯＲゲート８１ａは、一方の入力端子にはＡＮＤゲート７４から出力されるシフトクロックＳｓｆｔが入力され、他方の入力端子には制御信号受信部６２から出力される第１右開信号Ｓｒｏ１が入力されている。そして、ＯＲゲート８１ａは、それらの論理和演算の結果をデータラッチ８２ａに用いるクロック信号として出力する。

　ＯＲゲート８１ｂは、一方の入力端子にはＡＮＤゲート７４から出力されるシフトクロックＳｓｆｔが入力され、他方の入力端子には制御信号受信部６２から出力される第１右閉信号Ｓｒｃ１が入力されている。そして、ＯＲゲート８１ｂは、それらの論理和演算の結果をデータラッチ８２ｂに用いるクロック信号として出力する。

　ＯＲゲート８１ｃは、一方の入力端子にはＡＮＤゲート７４から出力されるシフトクロックＳｓｆｔが入力され、他方の入力端子には制御信号受信部６２から出力される第１左開信号Ｓｌｏ１が入力されている。そして、ＯＲゲート８１ｃは、それらの論理和演算の結果をデータラッチ８２ｃに用いるクロック信号として出力する。

　ＯＲゲート８１ｄは、一方の入力端子にはＡＮＤゲート７４から出力されるシフトクロックＳｓｆｔが入力され、他方の入力端子には制御信号受信部６２から出力される第１左閉信号Ｓｌｃ１が入力されている。そして、ＯＲゲート８１ｄは、それらの論理和演算の結果をデータラッチ８２ｄに用いるクロック信号として出力する。

　データラッチ８２ａ、データラッチ８２ｂ、データラッチ８２ｃ、データラッチ８２ｄは、一般的に用いられているラッチ回路である。

　データラッチ８２ａは、セレクタ７３から出力される信号（カウンタ７１の出力信号、または数値「１２７」）が入力され、同期信号としてＯＲゲート８１ａの出力信号が入力されている。そして、データラッチ８２ａは、セレクタ７３から出力される信号をＯＲゲート８１ａから出力される同期信号でラッチし、それを第１タイミング情報として出力する。

　データラッチ８２ｂは、セレクタ７３から出力される信号が入力され、同期信号としてＯＲゲート８１ｂの出力信号が入力されている。そして、データラッチ８２ｂは、セレクタ７３から出力される信号をＯＲゲート８１ｂから出力される同期信号でラッチし、それを第１タイミング情報として出力する。

　データラッチ８２ｃは、セレクタ７３から出力される信号が入力され、同期信号としてＯＲゲート８１ｃの出力信号が入力されている。そして、データラッチ８２ｃは、セレクタ７３から出力される信号をＯＲゲート８１ｃから出力される同期信号でラッチし、それを第１タイミング情報として出力する。

　データラッチ８２ｄは、セレクタ７３から出力される信号が入力され、同期信号としてＯＲゲート８１ｄの出力信号が入力されている。そして、データラッチ８２ｄは、セレクタ７３から出力される信号をＯＲゲート８１ｄから出力される同期信号でラッチし、それを第１タイミング情報として出力する。

　上述したように、カウンタ７１の出力が「０」であれば、一致回路７２は「Ｈ」レベルの信号を出力する。したがって、セレクタ７３はカウンタ７１の出力の最大値に等しい「１２７」を選択して出力し、ＡＮＤゲート７４はシフトクロックＳｓｆｔを出力する。カウンタ７１の出力が「０」以外の数値であれば、一致回路７２は「Ｌ」レベルの信号を出力する。したがって、セレクタ７３はカウンタ７１の出力信号を選択して出力し、ＡＮＤゲート７４の出力信号は「Ｌ」レベルとなる。

　したがって、データラッチ８２ａは、ＡＮＤゲート７４からシフトクロックＳｓｆｔが出力されたときには、カウンタ７１の出力の最大値に等しい「１２７」をラッチし、それを第１タイミング情報として出力する。また、ＡＮＤゲート７４から「Ｌ」レベルの信号が出力されたときには、制御信号受信部６２から第１右開信号Ｓｒｏ１が出力されるタイミングでカウンタ７１の出力信号をラッチし、それを第１タイミング情報として出力する。

　データラッチ８２ｂは、ＡＮＤゲート７４からシフトクロックＳｓｆｔが出力されたときには、カウンタ７１の出力の最大値に等しい「１２７」をラッチし、それを第１タイミング情報として出力する。また、ＡＮＤゲート７４から「Ｌ」レベルの信号が出力されたときには、制御信号受信部６２から第１右閉信号Ｓｒｃ１が出力されるタイミングでカウンタ７１の出力信号をラッチし、それを第１タイミング情報として出力する。

　データラッチ８２ｃは、ＡＮＤゲート７４からシフトクロックＳｓｆｔが出力されたときには、カウンタ７１の出力の最大値に等しい「１２７」をラッチし、それを第１タイミング情報として出力する。また、ＡＮＤゲート７４から「Ｌ」レベルの信号が出力されたときには、制御信号受信部６２から第１左開信号Ｓｌｏ１が出力されるタイミングでカウンタ７１の出力信号をラッチし、それを第１タイミング情報として出力する。

　データラッチ８２ｄは、ＡＮＤゲート７４からシフトクロックＳｓｆｔが出力されたときには、カウンタ７１の出力の最大値に等しい「１２７」をラッチし、それを第１タイミング情報として出力する。また、ＡＮＤゲート７４から「Ｌ」レベルの信号が出力されたときには、制御信号受信部６２から第１左閉信号Ｓｌｃ１が出力されるタイミングでカウンタ７１の出力信号をラッチし、それを第１タイミング情報として出力する。

　シフトレジスタ８３ａ、シフトレジスタ８３ｂ、シフトレジスタ８３ｃ、シフトレジスタ８３ｄは、一般的に用いられているシフトレジスタ回路であり、複数のラッチ回路を直列（カスケード）に接続して構成されている。そして、入力される同期信号に同期して、入力信号を１ラッチ回路ずつ移動して（１段ずつシフトして）出力する。したがって、シフトレジスタ８３ａ、シフトレジスタ８３ｂ、シフトレジスタ８３ｃ、シフトレジスタ８３ｄは、各シフトレジスタを構成するラッチ回路の数だけ入力信号を遅延することができる。このとき、シフトレジスタにはシフトレジスタを構成するラッチ回路の数だけ入力信号が記憶されていることになる。例えば、各シフトレジスタを構成するラッチ回路がそれぞれ１０であれば、各シフトレジスタは、入力信号を、シフトレジスタに入力される同期信号の１０周期分だけ遅延して出力することができる。このとき、シフトレジスタには１０個の入力信号が記憶されている。

　なお、本実施の形態では、シフトレジスタ８３ａ、シフトレジスタ８３ｂ、シフトレジスタ８３ｃ、シフトレジスタ８３ｄの各シフトレジスタは、２以上のラッチ回路で構成されているものとするが、以下、各シフトレジスタは８個のラッチ回路で構成されているものとして説明を行う。したがって、シャッタ眼鏡が受信する複数フィールド分にわたる第１制御信号の複数とは「２」以上のことである。

　シフトレジスタ８３ａ、シフトレジスタ８３ｂ、シフトレジスタ８３ｃ、シフトレジスタ８３ｄには、同期信号として、ＡＮＤゲート７４から出力されるシフトクロックＳｓｆｔが入力される。

　シフトレジスタ８３ａには、データラッチ８２ａから出力される第１タイミング情報が入力される。したがって、シフトレジスタ８３ａから出力される信号は、データラッチ８２ａから出力される第１タイミング情報をシフトクロックＳｓｆｔの８周期分遅延した信号となる。

　シフトレジスタ８３ｂには、データラッチ８２ｂから出力される第１タイミング情報が入力される。したがって、シフトレジスタ８３ｂから出力される信号は、データラッチ８２ｂから出力される第１タイミング情報をシフトクロックＳｓｆｔの８周期分遅延した信号となる。

　シフトレジスタ８３ｃには、データラッチ８２ｃから出力される第１タイミング情報が入力される。したがって、シフトレジスタ８３ｃから出力される信号は、データラッチ８２ｃから出力される第１タイミング情報をシフトクロックＳｓｆｔの８周期分遅延した信号となる。

　シフトレジスタ８３ｄには、データラッチ８２ｄから出力される第１タイミング情報が入力される。したがって、シフトレジスタ８３ｄから出力される信号は、データラッチ８２ｄから出力される第１タイミング情報をシフトクロックＳｓｆｔの８周期分遅延した信号となる。

　タイミング設定部６５は、データセレクタ８４ａ、データセレクタ８４ｂ、データセレクタ８４ｃ、データセレクタ８４ｄを有する。

　データセレクタ８４ａ、データセレクタ８４ｂ、データセレクタ８４ｃ、データセレクタ８４ｄは、内部に複数の記憶回路と多数決回路とを備え、記憶回路に記憶された複数のデータのうち、最も数が多いデータ（最頻値）を選択して出力する。例えば、データセレクタが１０個の記憶回路を有し、各記憶回路に６個の「１０」と４個の「２０」とが記憶されていれば、データセレクタは数が多い方の「１０」を選択して出力する。また、最頻値が複数存在する場合には最も大きい値のデータを選択して出力する。例えば、データセレクタが１０個の記憶回路を有し、各記憶回路に５個の「１０」と５個の「２０」とが記憶されていれば、データセレクタは数値が大きい方の「２０」を選択して出力する。

　なお、本実施の形態では、データセレクタ８４ａ、データセレクタ８４ｂ、データセレクタ８４ｃ、データセレクタ８４ｄの各データセレクタは、シフトレジスタ８３ａ、シフトレジスタ８３ｂ、シフトレジスタ８３ｃ、シフトレジスタ８３ｄの各シフトレジスタに備えられたラッチ回路と同数の記憶回路を内部に備えているものとする。例えば、各シフトレジスタが８個のラッチ回路で構成されていれば、各データセレクタはそれぞれ８個の記憶回路を有し、記憶回路に記憶された８個のデータで多数決判定を行うものとする。そして、各データセレクタは、シフトレジスタから新たなデータが出力される毎に、記憶回路に記憶されたデータを古い方から順に１つずつ更新するものとする。

　データセレクタ８４ａにはシフトレジスタ８３ａから出力される第１タイミング情報が入力される。そして、データセレクタ８４ａは、シフトレジスタ８３ａから出力される８個の第１タイミング情報を記憶し、そのうちの最頻値を選択して第２タイミング情報として出力する。

　データセレクタ８４ｂにはシフトレジスタ８３ｂから出力される第１タイミング情報が入力される。そして、データセレクタ８４ｂは、シフトレジスタ８３ｂから出力される８個の第１タイミング情報を記憶し、そのうちの最頻値を選択して第２タイミング情報として出力する。

　データセレクタ８４ｃにはシフトレジスタ８３ｃから出力される第１タイミング情報が入力される。そして、データセレクタ８４ｃは、シフトレジスタ８３ｃから出力される８個の第１タイミング情報を記憶し、そのうちの最頻値を選択して第２タイミング情報として出力する。

　データセレクタ８４ｄにはシフトレジスタ８３ｄから出力される第１タイミング情報が入力される。そして、データセレクタ８４ｄは、シフトレジスタ８３ｄから出力される８個の第１タイミング情報を記憶し、そのうちの最頻値を選択して第２タイミング情報として出力する。

　制御信号生成部６６は、一致回路９１ａ、一致回路９１ｂ、一致回路９１ｃ、一致回路９１ｄと、ＡＮＤゲート９２Ｒ、ＡＮＤゲート９２Ｌと、ＪＫフリップフロップ９３Ｒ、ＪＫフリップフロップ９３Ｌと、増幅器９４Ｒ、増幅器９４Ｌとを有する。

　一致回路９１ａ、一致回路９１ｂ、一致回路９１ｃ、一致回路９１ｄは、２つの入力端子を有し、それぞれの入力端子に入力される信号が互いに等しいときに、「Ｈ」レベルの信号を出力する。

　一致回路９１ａは、一方の入力端子にデータセレクタ８４ａから出力される第２タイミング情報が入力され、他方の入力端子にはカウンタ７１の出力が入力されている。したがって、一致回路９１ａは、カウンタ７１の出力がデータセレクタ８４ａから出力される第２タイミング情報と等しくなったときに「Ｈ」レベルを出力する。この一致回路９１ａから出力される信号は、右目用シャッタ５６Ｒを開くための第２制御信号（以下、「第２右開信号Ｓｒｏ２」と記す）である。

　一致回路９１ｂは、一方の入力端子にデータセレクタ８４ｂから出力される第２タイミング情報が入力され、他方の入力端子にはカウンタ７１の出力が入力されている。したがって、一致回路９１ｂは、カウンタ７１の出力がデータセレクタ８４ｂから出力される第２タイミング情報と等しくなったときに「Ｈ」レベルを出力する。この一致回路９１ｂから出力される信号は、右目用シャッタ５６Ｒを閉じるための第２制御信号（以下、「第２右閉信号Ｓｒｃ２」と記す）である。

　一致回路９１ｃは、一方の入力端子にデータセレクタ８４ｃから出力される第２タイミング情報が入力され、他方の入力端子にはカウンタ７１の出力が入力されている。したがって、一致回路９１ｃは、カウンタ７１の出力がデータセレクタ８４ｃから出力される第２タイミング情報と等しくなったときに「Ｈ」レベルを出力する。この一致回路９１ｃから出力される信号は、左目用シャッタ５６Ｌを開くための第２制御信号（以下、「第２左開信号Ｓｌｏ２」と記す）である。

　一致回路９１ｄは、一方の入力端子にデータセレクタ８４ｄから出力される第２タイミング情報が入力され、他方の入力端子にはカウンタ７１の出力が入力されている。したがって、一致回路９１ｄは、カウンタ７１の出力がデータセレクタ８４ｄから出力される第２タイミング情報と等しくなったときに「Ｈ」レベルを出力する。この一致回路９１ｄから出力される信号は、左目用シャッタ５６Ｌを閉じるための第２制御信号（以下、「第２左閉信号Ｓｌｃ２」と記す）である。

　ＡＮＤゲート９２Ｒ、ＡＮＤゲート９２Ｌは、ＡＮＤゲート７４と同様に２入力１出力の論理積演算を行う。

　ＡＮＤゲート９２Ｒは、一方の入力端子には第２右開信号Ｓｒｏ２を論理反転した信号が入力され、他方の入力端子には第２右閉信号Ｓｒｃ２が入力されている。したがって、ＡＮＤゲート９２Ｒは、第２右開信号Ｓｒｏ２が「Ｌ」レベルであり、第２右閉信号Ｓｒｃ２が「Ｈ」レベルであれば「Ｈ」レベルの信号を出力し、それ以外では「Ｌ」レベルの信号を出力する。ＡＮＤゲート９２Ｒは、第２右開信号Ｓｒｏ２を優先するために設けられた回路である。

　ＡＮＤゲート９２Ｌは、一方の入力端子には第２左開信号Ｓｌｏ２を論理反転した信号が入力され、他方の入力端子には第２左閉信号Ｓｌｃ２が入力されている。したがって、ＡＮＤゲート９２Ｌは、第２左開信号Ｓｌｏ２が「Ｌ」レベルであり、第２左閉信号Ｓｌｃ２が「Ｈ」レベルであれば「Ｈ」レベルの信号を出力し、それ以外では「Ｌ」レベルの信号を出力する。ＡＮＤゲート９２Ｌは、第２左開信号Ｓｌｏ２を優先するために設けられた回路である。

　ＪＫフリップフロップ９３Ｒ、ＪＫフリップフロップ９３Ｌは一般に用いられているＪＫフリップフロップ回路である。すなわち、入力端子Ｊに「Ｌ」レベルの信号が入力され、入力端子Ｋに「Ｈ」レベルの信号が入力されると、出力信号は「Ｌ」レベルとなる。また、入力端子Ｊに「Ｈ」レベルの信号が入力され、入力端子Ｋに「Ｌ」レベルの信号が入力されると、出力信号は「Ｈ」レベルとなる。また、入力端子Ｊ、入力端子Ｋにそれぞれ「Ｌ」レベルの信号が入力されると、出力信号は前の状態を維持する。また、入力端子Ｊ、入力端子Ｋにそれぞれ「Ｈ」レベルの信号が入力されると、出力信号は前の状態を論理反転した信号となる。

　ＪＫフリップフロップ９３Ｒは、入力端子Ｊに一致回路９１ａから出力される第２右開信号Ｓｒｏ２が入力され、入力端子ＫにＡＮＤゲート９２Ｒの出力信号が入力される。したがって、ＪＫフリップフロップ９３Ｒは、第２右開信号Ｓｒｏ２が「Ｈ」レベルになると、出力信号を「Ｈ」レベルにする。また、ＪＫフリップフロップ９３Ｒは、ＡＮＤゲート９２Ｒの出力が「Ｈ」レベルのとき、すなわち、第２右閉信号Ｓｒｃ２が「Ｈ」レベルであり第２右開信号Ｓｒｏ２が「Ｌ」レベルのときには、出力信号を「Ｌ」レベルにする。そして、ＪＫフリップフロップ９３Ｒは、第２右開信号Ｓｒｏ２が「Ｌ」レベルであり第２右閉信号Ｓｒｃ２が「Ｌ」レベルのときには出力信号が変化しない。

　ＪＫフリップフロップ９３Ｌは、入力端子Ｊに一致回路９１ｃから出力される第２左開信号Ｓｌｏ２が入力され、入力端子ＫにＡＮＤゲート９２Ｌの出力信号が入力される。したがって、ＪＫフリップフロップ９３Ｌは、第２左開信号Ｓｌｏ２が「Ｈ」レベルになると、出力信号を「Ｈ」レベルにする。また、ＪＫフリップフロップ９３Ｌは、ＡＮＤゲート９２Ｌの出力が「Ｈ」レベルのとき、すなわち、第２左閉信号Ｓｌｃ２が「Ｈ」レベルであり第２左開信号Ｓｌｏ２が「Ｌ」レベルのときには、出力信号を「Ｌ」レベルにする。そして、ＪＫフリップフロップ９３Ｌは、第２左開信号Ｓｌｏ２が「Ｌ」レベルであり第２左閉信号Ｓｌｃ２が「Ｌ」レベルのときには出力信号が変化しない。

　なお、ＪＫフリップフロップ９３Ｒ、ＪＫフリップフロップ９３Ｌには、クロックＣＫを論理反転した信号（反転信号）が同期信号として入力される。したがって、ＪＫフリップフロップ９３Ｒ、ＪＫフリップフロップ９３Ｌの出力は、クロックＣＫの１／２周期分だけ遅延した信号となる。

　増幅器９４Ｒ、増幅器９４Ｌは、電圧増幅器であり、シャッタ眼鏡５０のシャッタを制御するために必要な電圧を発生する。本実施の形態において、シャッタ眼鏡５０が備える右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌはノーマリホワイト（制御用電圧を印加しないときに可視光を透過する）の液晶シャッタである。したがって、右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌは、制御用の電圧ＶＣＬ（例えば、電圧３０（Ｖ））を印加すれば可視光を遮断する状態となり、制御用の電圧ＶＣＬを印加しなければ（例えば、電圧０（Ｖ）を印加すれば）可視光を透過する状態となる。

　増幅器９４Ｒは、ＪＫフリップフロップ９３Ｒの出力を、右目用シャッタ５６Ｒを駆動するために必要な電圧ＶＣＬまで増幅する。上述したように右目用シャッタ５６Ｒはノーマリホワイトの液晶シャッタであるので、増幅器９４Ｒは、ＪＫフリップフロップ９３Ｒの出力が「Ｈ」レベルのときには電圧０（Ｖ）を出力し、ＪＫフリップフロップ９３Ｒの出力が「Ｌ」レベルのときには右目用シャッタ５６Ｒを閉じるために電圧ＶＣＬを出力する。

　増幅器９４Ｌは、ＪＫフリップフロップ９３Ｌの出力を、左目用シャッタ５６Ｌを駆動するために必要な電圧ＶＣＬまで増幅する。上述したように左目用シャッタ５６Ｌはノーマリホワイトの液晶シャッタであるので、増幅器９４Ｌは、ＪＫフリップフロップ９３Ｌの出力が「Ｈ」レベルのときには電圧０（Ｖ）を出力し、ＪＫフリップフロップ９３Ｌの出力が「Ｌ」レベルのときには左目用シャッタ５６Ｌを閉じるために電圧ＶＣＬを出力する。

　このように、シャッタ制御回路５２は、クロック発生部６１と、クロック発生部６１で発生したクロックＣＫにもとづき計数値を増加するとともに受信した第１制御信号でリセットされるカウンタ部６３と、第１制御信号を受信したときのカウンタ部６３の出力信号を第１タイミング情報として複数フィールド分記憶する記憶部６４と、記憶部６４で記憶した複数フィールド分の第１タイミング情報にもとづき第２タイミング情報を設定するタイミング設定部６５と、タイミング設定部６５が設定した第２タイミング情報とカウンタ７１の出力とを比較して第２制御信号を生成する制御信号生成部６６とを備える。

　図７は、本発明の実施の形態におけるプラズマディスプレイ装置１００のシャッタ眼鏡５０の動作を示すタイミングチャートである。図７には、シャッタ制御回路５２における各回路ブロックの出力信号を示しており、シャッタ眼鏡５０が制御信号発信部４６から送信される第１制御信号に同期して正しく動作しているときのタイミングチャートを示している。

　以下、カウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作しているとき、制御信号受信部６２が第１右開信号Ｓｒｏ１を出力するときのカウンタ７１の出力は「１０」であり、制御信号受信部６２が第１右閉信号Ｓｒｃ１を出力するときのカウンタ７１の出力は「５０」であり、制御信号受信部６２が第１左開信号Ｓｌｏ１を出力するときのカウンタ７１の出力は「６０」であり、制御信号受信部６２が第１左閉信号Ｓｌｃ１を出力するときのカウンタ７１の出力は「１００」であるものとして、説明を行う。

　上述したように、カウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、カウンタ７１が「１００」を出力するときに、制御信号受信部６２は第１左閉信号Ｓｌｃ１を出力する。

　ＯＲゲート７６には第１左閉信号Ｓｌｃ１が入力されているので、ＯＲゲート７６からカウンタ７１に第１左閉信号Ｓｌｃ１がリセット信号として入力される。これにより、カウンタ７１は、クロックＣＫに同期してリセットされ、カウンタ７１の出力信号は「０」になる。

　カウンタ７１が「０」を出力すると、一致回路７２は「Ｈ」レベルを出力する。これにより、セレクタ７３の出力信号は、カウンタ７１の出力信号から「１２７」に切り換わる。同時に、ＡＮＤゲート７４はクロックＣＫの反転信号に同期してシフトクロックＳｓｆｔを出力する。

　シフトクロックＳｓｆｔがＡＮＤゲート７４から出力されると、シフトレジスタ８３ａは、データラッチ８２ａの出力信号を新たな第１タイミング情報として取り込む。カウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、データラッチ８２ａの出力信号は「１０」である。したがって、シフトレジスタ８３ａは、この「１０」を新たな第１タイミング情報として取り込む。同時に、シフトレジスタ８３ａは、シフトレジスタ８３ａの内部に蓄積された第１タイミング情報を１段ずつシフト（１ラッチ回路だけデータを移動）する。カウンタ７１が第１制御信号に同期して正しく動作していれば、シフトレジスタ８３ａの内部に蓄積された第１タイミング情報は全て「１０」である。したがって、シフトレジスタ８３ａからは「１０」が出力される。

　同様に、シフトクロックＳｓｆｔがＡＮＤゲート７４から出力されると、シフトレジスタ８３ｂは、データラッチ８２ｂの出力信号を新たな第１タイミング情報として取り込む。カウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、データラッチ８２ｂの出力信号は「５０」である。したがって、シフトレジスタ８３ｂは、この「５０」を新たな第１タイミング情報として取り込む。同時に、シフトレジスタ８３ｂは、シフトレジスタ８３ｂの内部に蓄積された第１タイミング情報を１段ずつシフト（１ラッチ回路だけデータを移動）する。カウンタ７１が第１制御信号に同期して正しく動作していれば、シフトレジスタ８３ｂの内部に蓄積された第１タイミング情報は全て「５０」である。したがって、シフトレジスタ８３ｂからは「５０」が出力される。

　同様に、シフトクロックＳｓｆｔがＡＮＤゲート７４から出力されると、シフトレジスタ８３ｃは、データラッチ８２ｃの出力信号を新たな第１タイミング情報として取り込む。カウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、データラッチ８２ｃの出力信号は「６０」である。したがって、シフトレジスタ８３ｃは、この「６０」を新たな第１タイミング情報として取り込む。同時に、シフトレジスタ８３ｃは、シフトレジスタ８３ｃの内部に蓄積された第１タイミング情報を１段ずつシフト（１ラッチ回路だけデータを移動）する。カウンタ７１が第１制御信号に同期して正しく動作していれば、シフトレジスタ８３ｃの内部に蓄積された第１タイミング情報は全て「６０」である。したがって、シフトレジスタ８３ｃからは「６０」が出力される。

　同様に、シフトクロックＳｓｆｔがＡＮＤゲート７４から出力されると、シフトレジスタ８３ｄは、データラッチ８２ｄの出力信号を新たな第１タイミング情報として取り込む。カウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、データラッチ８２ｄの出力信号は「１００」である。したがって、シフトレジスタ８３ｄは、この「１００」を新たな第１タイミング情報として取り込む。同時に、シフトレジスタ８３ｄは、シフトレジスタ８３ｄの内部に蓄積された第１タイミング情報を１段ずつシフト（１ラッチ回路だけデータを移動）する。カウンタ７１が第１制御信号に同期して正しく動作していれば、シフトレジスタ８３ｄの内部に蓄積された第１タイミング情報は全て「１００」である。したがって、シフトレジスタ８３ｄからは「１００」が出力される。

　このように、カウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、シフトレジスタ８３ａから出力される信号は常に「１０」となり、シフトレジスタ８３ｂから出力される信号は常に「５０」となり、シフトレジスタ８３ｃから出力される信号は常に「６０」となり、シフトレジスタ８３ｄから出力される信号は常に「１００」となる。

　したがって、データセレクタ８４ａには常に「１０」が取り込まれ、データセレクタ８４ａにおいて多数決判定により選択される数値は「１０」となる。その結果、データセレクタ８４ａは第２タイミング情報として「１０」を出力する。

　同様に、データセレクタ８４ｂには常に「５０」が取り込まれ、データセレクタ８４ｂにおいて多数決判定により選択される数値は「５０」となる。その結果、データセレクタ８４ｂは第２タイミング情報として「５０」を出力する。

　同様に、データセレクタ８４ｃには常に「６０」が取り込まれ、データセレクタ８４ｃにおいて多数決判定により選択される数値は「６０」となる。その結果、データセレクタ８４ｃは第２タイミング情報として「６０」を出力する。

　同様に、データセレクタ８４ｄには常に「１００」が取り込まれ、データセレクタ８４ｄにおいて多数決判定により選択される数値は「１００」となる。その結果、データセレクタ８４ｄは第２タイミング情報として「１００」を出力する。

　また、ＡＮＤゲート７４から出力されるシフトクロックＳｓｆｔは、ＯＲゲート８１ａを介してデータラッチ８２ａに同期信号として入力されているので、シフトクロックＳｓｆｔがＡＮＤゲート７４から出力されると、データラッチ８２ａは、セレクタ７３の出力信号を新たな入力信号として取り込む（ラッチする）。このとき、セレクタ７３は「１２７」を出力しているので、データラッチ８２ａがラッチする信号は「１２７」となり、データラッチ８２ａの出力信号は「１０」から「１２７」に一旦切り換わる。

　なお、図７に示す各数値は１０進数で表しているが、この「１２７」はカウンタ７１における最大値に等しいので、図７にはこの「１２７」をカウンタ７１における最大値の意味で「ＦＦＦ」と記す。

　また、ＡＮＤゲート７４から出力されるシフトクロックＳｓｆｔは、ＯＲゲート８１ｂを介してデータラッチ８２ｂに同期信号として入力され、ＯＲゲート８１ｃを介してデータラッチ８２ｃに同期信号として入力され、ＯＲゲート８１ｄを介してデータラッチ８２ｄに同期信号として入力されている。したがって、シフトクロックＳｓｆｔがＡＮＤゲート７４から出力されると、データラッチ８２ｂ、データラッチ８２ｃ、データラッチ８２ｄは、セレクタ７３から出力される「１２７」を新たな入力信号としてラッチする。

　カウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、データラッチ８２ｂの出力信号は「５０」であり、データラッチ８２ｃの出力信号は「６０」であり、データラッチ８２ｄの出力信号は「１００」である。したがって、ＡＮＤゲート７４からシフトクロックＳｓｆｔが出力されるタイミングで、データラッチ８２ｂの出力信号は「５０」から「１２７（図７では、ＦＦＦ）」に一旦切り換わり、データラッチ８２ｃの出力信号は「６０」から「１２７（図７では、ＦＦＦ）」に一旦切り換わり、データラッチ８２ｄの出力信号は「１００」から「１２７（図７では、ＦＦＦ）」に一旦切り換わる。

　カウンタ７１は第１左閉信号Ｓｌｃ１によりリセットされているので、カウンタ７１の出力信号は「０」から、クロックＣＫに同期して「１」ずつ増加する。これにより、一致回路７２の出力信号は「Ｌ」レベルとなり、ＡＮＤゲート７４の出力信号も「Ｌ」レベルとなり、セレクタ７３の出力信号は、「１２７」からカウンタ７１の出力信号に切り換わる。

　カウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、カウンタ７１の出力信号が「１０」のときに、制御信号受信部６２は第１右開信号Ｓｒｏ１を出力する。制御信号受信部６２が出力する第１右開信号Ｓｒｏ１はＯＲゲート８１ａを介してデータラッチ８２ａに同期信号として入力されている。したがって、データラッチ８２ａは、セレクタ７３の出力信号であるカウンタ７１の出力信号「１０」を、新たな第１タイミング情報としてラッチする。これにより、データラッチ８２ａの出力信号は「１２７（図７では、ＦＦＦ）」から「１０」に切り換わる。

　また、一致回路９１ａでは、データセレクタ８４ａが出力する第２タイミング情報とカウンタ７１の出力信号とを比較している。上述したようにカウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、データセレクタ８４ａが出力する第２タイミング情報は「１０」であるので、カウンタ７１の出力信号が「１０」のときに、一致回路９１ａからは「Ｈ」レベルの信号が出力される。

　この信号は、第２右開信号Ｓｒｏ２としてＪＫフリップフロップ９３Ｒの入力端子Ｊに入力されているので、一致回路９１ａからの出力信号が「Ｈ」レベルになったときに、ＪＫフリップフロップ９３Ｒの出力信号は「Ｈ」レベルとなる。これにより、増幅器９４Ｒの出力信号は電圧０（Ｖ）となり、右目用シャッタ５６Ｒは可視光を遮断する状態から可視光を透過する状態に変化する。

　次に、カウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、カウンタ７１の出力信号が「５０」のときに、制御信号受信部６２は第１右閉信号Ｓｒｃ１を出力する。制御信号受信部６２が出力する第１右閉信号Ｓｒｃ１はＯＲゲート８１ｂを介してデータラッチ８２ｂに同期信号として入力されている。したがって、データラッチ８２ｂは、セレクタ７３の出力信号であるカウンタ７１の出力信号「５０」を、新たな第１タイミング情報としてラッチする。これにより、データラッチ８２ｂの出力信号は「１２７（図７では、ＦＦＦ）」から「５０」に切り換わる。

　また、一致回路９１ｂでは、データセレクタ８４ｂが出力する第２タイミング情報とカウンタ７１の出力信号とを比較している。上述したようにカウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、データセレクタ８４ｂが出力する第２タイミング情報は「５０」であるので、カウンタ７１の出力信号が「５０」のときに、一致回路９１ｂからは「Ｈ」レベルの信号が出力される。

　この信号は、第２右閉信号Ｓｒｃ２としてＡＮＤゲート９２Ｒを介してＪＫフリップフロップ９３Ｒの入力端子Ｋに入力されているので、一致回路９１ｂからの出力信号が「Ｈ」レベルになったときに、ＪＫフリップフロップ９３Ｒの出力信号は「Ｌ」レベルとなる。これにより、増幅器９４Ｒの出力信号は電圧ＶＣＬ（例えば、電圧３０（Ｖ））となり、右目用シャッタ５６Ｒは可視光を透過する状態から可視光を遮断する状態に変化する。

　次に、カウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、カウンタ７１の出力信号が「６０」のときに、制御信号受信部６２は第１左開信号Ｓｌｏ１を出力する。制御信号受信部６２が出力する第１左開信号Ｓｌｏ１はＯＲゲート８１ｃを介してデータラッチ８２ｃに同期信号として入力されている。したがって、データラッチ８２ｃは、セレクタ７３の出力信号であるカウンタ７１の出力信号「６０」を、新たな第１タイミング情報としてラッチする。これにより、データラッチ８２ｃの出力信号は「１２７（図７では、ＦＦＦ）」から「６０」に切り換わる。

　また、一致回路９１ｃでは、データセレクタ８４ｃが出力する第２タイミング情報とカウンタ７１の出力信号とを比較している。上述したようにカウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、データセレクタ８４ｃが出力する第２タイミング情報は「６０」であるので、カウンタ７１の出力信号が「６０」のときに、一致回路９１ｃからは「Ｈ」レベルの信号が出力される。

　この信号は、第２左開信号Ｓｌｏ２としてＪＫフリップフロップ９３Ｌの入力端子Ｊに入力されているので、一致回路９１ｃからの出力信号が「Ｈ」レベルになったときに、ＪＫフリップフロップ９３Ｌの出力信号は「Ｈ」レベルとなる。これにより、増幅器９４Ｌの出力信号は電圧０（Ｖ）となり、左目用シャッタ５６Ｌは可視光を遮断する状態から可視光を透過する状態に変化する。

　次に、カウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、カウンタ７１の出力信号が「１００」のときに、制御信号受信部６２は第１左閉信号Ｓｌｃ１を出力する。制御信号受信部６２が出力する第１左閉信号Ｓｌｃ１はＯＲゲート８１ｄを介してデータラッチ８２ｄに同期信号として入力されている。したがって、データラッチ８２ｄは、セレクタ７３の出力信号であるカウンタ７１の出力信号「１００」を、新たな第１タイミング情報としてラッチする。これにより、データラッチ８２ｄの出力信号は「１２７（図７では、ＦＦＦ）」から「１００」に切り換わる。

　また、一致回路９１ｄでは、データセレクタ８４ｄが出力する第２タイミング情報とカウンタ７１の出力信号とを比較している。上述したようにカウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、データセレクタ８４ｄが出力する第２タイミング情報は「１００」であるので、カウンタ７１の出力信号が「１００」のときに、一致回路９１ｄからは「Ｈ」レベルの信号が出力される。

　この信号は、第２左閉信号Ｓｌｃ２としてＡＮＤゲート９２Ｌを介してＪＫフリップフロップ９３Ｌの入力端子Ｋに入力されているので、一致回路９１ｄからの出力信号が「Ｈ」レベルになったときに、ＪＫフリップフロップ９３Ｌの出力信号は「Ｌ」レベルとなる。これにより、増幅器９４Ｌの出力信号は電圧ＶＣＬ（例えば、電圧３０（Ｖ））となり、左目用シャッタ５６Ｌは可視光を透過する状態から可視光を遮断する状態に変化する。

　さらに、一致回路９１ｄから出力される第２左閉信号Ｓｌｃ２は、ディレイ７５およびＯＲゲート７６を介してカウンタ７１にリセット信号として入力されている。したがって、カウンタ７１は、第２左閉信号Ｓｌｃ２によりリセットされ、カウンタ７１の出力信号は再び「０」になる。

　なお、カウンタ７１が制御信号発信部４６から送信される第１制御信号に同期して正しく動作していれば、第１左閉信号Ｓｌｃ１と第２左閉信号Ｓｌｃ２とは、実質的に同じタイミングで発生する。

　カウンタ７１がリセットされることで、シャッタ制御回路５２は上述と同様の動作を繰り返す。そして、これらの動作を繰り返すことにより、シャッタ制御回路５２は、右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌにおける可視光を透過する状態と可視光を遮断する状態とを制御する。

　そして、シャッタ制御回路５２においては、発光素子４７から発信され受光素子５３において受信される光信号が遮蔽物等により一時的に遮られ、制御信号受信部６２において受信すべき制御信号発信部４６から発信される第１制御信号が一時的に欠落したとしても、データセレクタ８４ａ～データセレクタ８４ｄにおいて多数決の判定結果が変化しない限り、データセレクタ８４ａ～データセレクタ８４ｄから出力される第２タイミング情報は変化しない。そして、データセレクタ８４ａ～データセレクタ８４ｄから出力される第２タイミング情報が正しければ、一致回路９１ａ～一致回路９１ｄは正しいタイミングで第２制御信号を出力する。

　したがって、シャッタ制御回路５２においては、制御信号受信部６２において受信すべき第１制御信号が一時的に欠落したとしても、データセレクタ８４ａ～データセレクタ８４ｄから出力される第２タイミング情報が変化するまでは、一致回路９１ａ～一致回路９１ｄは正しいタイミングで第２制御信号を出力し、右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌを正常に制御することができる。したがって、使用者においては、発光素子４７から発信され受光素子５３において受信される光信号が遮蔽物等により一時的に遮られたとしても、パネル１０に表示される３Ｄ画像を正常に立体視することができる。

　なお、本実施の形態においては、記憶部６４におけるシフトレジスタ８３ａ、シフトレジスタ８３ｂ、シフトレジスタ８３ｃ、シフトレジスタ８３ｄの各シフトレジスタは、８個のラッチ回路で構成され、８個の第１タイミング情報を記憶するものとして説明を行った。この８個の第１タイミング情報を記憶する期間は、１２フィールドに相当する。したがって、この構成の場合、シャッタ制御回路５２においては、制御信号受信部６２において受信すべき第１制御信号が１０フィールド以上の期間にわたって欠落すると、データラッチ８２ａ、データラッチ８２ｂ、データラッチ８２ｃ、データラッチ８２ｄから出力される信号は全て「１２７」となり、シフトレジスタ８３ａ、シフトレジスタ８３ｂ、シフトレジスタ８３ｃ、シフトレジスタ８３ｄの各シフトレジスタに記憶される情報の半数以上が「１２７」となる。

　これにより、データセレクタ８４ａ、データセレクタ８４ｂ、データセレクタ８４ｃ、データセレクタ８４ｄにおける多数決の判定結果は全て「１２７」となり、データセレクタ８４ａ、データセレクタ８４ｂ、データセレクタ８４ｃ、データセレクタ８４ｄから出力される第２タイミング情報は全て「１２７」となる。この場合、カウンタ７１の出力信号が「１２７」となったときに、一致回路９１ａ、一致回路９１ｂ、一致回路９１ｃ、一致回路９１ｄの出力信号は全て「Ｈ」レベルとなる。したがって、ＪＫフリップフロップ９３Ｒの出力、およびＪＫフリップフロップ９３Ｌの出力はともに「Ｈ」レベルとなる。その結果、増幅器９４Ｒおよび増幅器９４Ｌの出力信号は電圧０（Ｖ）となり、右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌは、ともに可視光を透過する状態となる。

　その後、カウンタ７１は一致回路９１ｄからの出力信号によりリセットされ、出力信号は再度「０」となり、クロックＣＫに同期して「０」から「１」ずつ数値を増加させる。これにより、一致回路９１ａ、一致回路９１ｂ、一致回路９１ｃ、一致回路９１ｄの出力信号は全て「Ｌ」レベルとなる。したがって、ＪＫフリップフロップ９３Ｒの出力、およびＪＫフリップフロップ９３Ｌの出力はともにそれまでの状態を維持し、「Ｈ」レベルとなる。その結果、増幅器９４Ｒおよび増幅器９４Ｌの出力信号は電圧０（Ｖ）を維持し、右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌは、ともに可視光を透過する状態を維持する。

　このように、シャッタ制御回路５２においては、制御信号受信部６２において受信すべき第１制御信号が長時間にわたって（データセレクタ８４ａ、データセレクタ８４ｂ、データセレクタ８４ｃ、データセレクタ８４ｄにおける多数決の判定結果は全て「１２７」となるまで）欠落すると、右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌをともに可視光を透過する状態に維持する。したがって、シャッタ眼鏡５０においては、片方のシャッタが閉じた状態で動作が停止したり、あるいは、両方のシャッタが閉じた状態で動作が停止することを防止できるので、使用者が片方または両方の視界が遮られたままの状態になることを防止することができる。

　以上示したように、本実施の形態においてシャッタ眼鏡５０は、受信した複数フィールド分にわたる第１制御信号にもとづく複数フィールド分の第１タイミング情報を記憶するとともに、記憶した複数フィールド分の第１タイミング情報にもとづき第２制御信号を生成するシャッタ制御回路５２を備え、第２制御信号を用いて右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌにおける可視光の透過および遮断を制御する。

　これにより、シャッタ眼鏡５０において、受信すべき第１制御信号が一時的に欠落したとしても、右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌを正常に制御することができる。しがたって、シャッタ眼鏡５０を介してパネル１０に表示される３Ｄ画像を鑑賞する使用者は、プラズマディスプレイ装置１００から発信されシャッタ眼鏡５０において受信されるシャッタ眼鏡制御用の光信号が遮蔽物等により一時的に遮られたとしても、パネル１０に表示される３Ｄ画像を正常に立体視することができる。

　さらに、シャッタ眼鏡５０においては、受信すべき第１制御信号が欠落したときに、片方のシャッタが閉じた状態で動作が停止したり、あるいは、両方のシャッタが閉じた状態で動作が停止することを防止できるので、使用者が片方または両方の視界が遮られたままの状態になることを防止することができる。

　なお、本実施の形態においては、シャッタ制御回路５２内の各回路を動作するのに必要な同期信号であるクロックＣＫをシャッタ眼鏡５０内に内蔵したクロック発生部６１において発生する。したがって、シャッタ眼鏡５０においては、受信すべき第１制御信号が欠落したとしても、安定にクロックＣＫを発生することができ、シャッタ制御回路５２内の各回路を安定に動作することができる。

　なお、本実施の形態においては、記憶部６４におけるシフトレジスタ８３ａ、シフトレジスタ８３ｂ、シフトレジスタ８３ｃ、シフトレジスタ８３ｄの各シフトレジスタは、８個のラッチ回路で構成され、８個の第１タイミング情報を記憶するものとして説明を行った。しかし、本発明は何らこの構成に限定されるものではない。シャッタ制御回路５２においては、シフトレジスタを構成するラッチ回路の数を多くすることで、制御信号受信部６２で受信すべき第１制御信号が欠落した場合に右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌを正常に制御することができる時間を延長することができる。あるいは、シャッタ制御回路５２においては、シフトレジスタを構成するラッチ回路の数を少なくすることで、制御信号受信部６２で受信すべき第１制御信号が欠落してから右目用シャッタ５６Ｒおよび左目用シャッタ５６Ｌをともに開いた状態にするまでに要する時間を短縮することができる。

　なお、本実施の形態では、カウンタ７１を、クロック発生部６１のクロックＣＫに同期して計数値を増加させる計数器（アップカウンタ）として説明したが、カウンタ７１を、クロック発生部６１のクロックＣＫに同期して計数値を減少させる計数器（ダウンカウンタ）として構成することも可能である。その場合、シャッタ制御回路５２における各設定値は、ダウンカウンタにあわせて設定しなおせばよい。

　なお、本実施の形態においては、１つのフィールドを５つのサブフィールドで構成する例を説明した。しかし、本発明は１フィールドを構成するサブフィールドの数が何ら上記の数に限定されるものではない。例えば、サブフィールドの数を５よりも多くすることで、パネル１０に表示できる階調の数をさらに増加することができる。

　また、本実施の形態においては、サブフィールドの輝度重みを「２」のべき乗とし、サブフィールドＳＦ１～サブフィールドＳＦ５の各サブフィールドの輝度重みを（１６、８、４、２、１）に設定する例を説明した。しかし、各サブフィールドに設定する輝度重みは、何ら上記の数値に限定されるものではない。例えば、（１２、７、３、２、１）等として階調を決めるサブフィールドの組合せに冗長性を持たせることにより、動画擬似輪郭の発生を抑制したコーディングが可能となる。１フィールドを構成するサブフィールドの数や、各サブフィールドの輝度重み等は、パネル１０の特性やプラズマディスプレイ装置１００の仕様等に応じて適宜設定すればよい。

　なお、本発明における実施の形態に示した各回路ブロックは、実施の形態に示した各動作を行う電気回路として構成されてもよく、あるいは、同様の動作をするようにプログラミングされたマイクロコンピュータ等を用いて構成されてもよい。

　なお、本実施の形態では、１画素をＲ、Ｇ、Ｂの３色の放電セルで構成する例を説明したが、１画素を４色あるいはそれ以上の色の放電セルで構成するパネルにおいても、本実施の形態に示した構成を適用することは可能であり、同様の効果を得ることができる。

　なお、上述した駆動回路は一例を示したものであり、駆動回路の構成は上述した構成に限定されるものではない。

　なお、本発明の実施の形態において示した具体的な数値は、画面サイズが５０インチ、表示電極対２４の数が１０２４のパネル１０の特性にもとづき設定したものであって、単に実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、各数値はパネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、サブフィールド数や各サブフィールドの輝度重み等も本発明における実施の形態に示した値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。

　本発明は、表示デバイスに時間順に交互に表示する右目用画像と左目用画像とをシャッタ眼鏡を用いて立体視する画像表示装置において、シャッタ眼鏡において受信すべき制御信号が一時的に欠落したときであっても、右目用シャッタおよび左目用シャッタを正常に制御して使用者が表示画像を立体視することができ、また、シャッタ眼鏡において受信すべき制御信号が欠落したときには、片方または両方のシャッタが閉じた状態で動作が停止することを防止できるので、画像表示装置およびシャッタ眼鏡として有用である。

　１０　　パネル
　２１　　前面基板
　２２　　走査電極
　２３　　維持電極
　２４　　表示電極対
　２５，３３　　誘電体層
　２６　　保護層
　３１　　背面基板
　３２　　データ電極
　３４　　隔壁
　３５　　蛍光体層
　４１　　画像信号処理回路
　４２　　データ電極駆動回路
　４３　　走査電極駆動回路
　４４　　維持電極駆動回路
　４５　　タイミング発生回路
　４６　　制御信号発信部
　４７　　発光素子
　５０　　シャッタ眼鏡
　５２　　シャッタ制御回路
　５３　　受光素子
　５６Ｒ　　右目用シャッタ
　５６Ｌ　　左目用シャッタ
　６１　　クロック発生部
　６２　　制御信号受信部
　６３　　カウンタ部
　６４　　記憶部
　６５　　タイミング設定部
　６６　　制御信号生成部
　７１　　カウンタ
　７２，９１ａ，９１ｂ，９１ｃ，９１ｄ　　一致回路
　７３　　セレクタ
　７４，９２Ｒ，９２Ｌ　　ＡＮＤゲート
　７５　　ディレイ
　７６，８１ａ，８１ｂ，８１ｃ，８１ｄ　　ＯＲゲート
　８２ａ，８２ｂ，８２ｃ，８２ｄ　　データラッチ
　８３ａ，８３ｂ，８３ｃ，８３ｄ　　シフトレジスタ
　８４ａ，８４ｂ，８４ｃ，８４ｄ　　データセレクタ
　９３Ｒ，９３Ｌ　　ＪＫフリップフロップ
　９４Ｒ，９４Ｌ　　増幅器
　１００　　プラズマディスプレイ装置

Claims

右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを交互に繰り返して画像を表示するとともに前記右目用フィールドおよび前記左目用フィールドに同期した第１制御信号を発信する画像表示部と、前記第１制御信号を受信するとともに可視光を透過および遮断する右目用シャッタおよび左目用シャッタを有するシャッタ眼鏡とを備えた画像表示装置であって、
前記シャッタ眼鏡は、受信した複数フィールド分にわたる前記第１制御信号にもとづく複数フィールド分の第１タイミング情報を記憶するとともに、記憶した複数フィールド分の前記第１タイミング情報にもとづき第２制御信号を生成するシャッタ制御回路を備え、
前記第２制御信号を用いて前記右目用シャッタおよび前記左目用シャッタにおける可視光の透過および遮断を制御する
ことを特徴とする画像表示装置。
前記シャッタ制御回路は、
クロック発生部と、
前記クロック発生部で発生したクロックにもとづき計数を行うとともに受信した前記第１制御信号でリセットされるカウンタ部と、
前記第１制御信号を受信したときの前記カウンタ部の出力信号を第１タイミング情報として複数フィールド分記憶する記憶部と、
前記記憶部で記憶した複数フィールド分の第１タイミング情報にもとづき第２タイミング情報を設定するタイミング設定部と、
前記タイミング設定部が設定した第２タイミング情報と前記カウンタ部の出力とを比較して前記第２制御信号を生成する制御信号生成部とを備えた
ことを特徴とする請求項１に記載の画像表示装置。
前記シャッタ制御回路は、複数フィールド分にわたる前記第１制御信号のうち、半数以上の前記第１制御信号が欠落したときに、前記右目用シャッタおよび前記左目用シャッタをともに可視光を透過する状態にする
ことを特徴とする請求項１に記載の画像表示装置。
前記画像表示部は、プラズマディスプレイパネルを用いて構成されている
ことを特徴とする請求項１に記載の画像表示装置。
右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを交互に繰り返して画像を表示するとともに前記右目用フィールドおよび前記左目用フィールドに同期した第１制御信号を発信する画像表示部に表示される画像の鑑賞に用いられ、前記第１制御信号を受信するとともに可視光を透過および遮断する右目用シャッタおよび左目用シャッタを有するシャッタ眼鏡であって、
受信した複数フィールド分にわたる前記第１制御信号にもとづく複数フィールド分の第１タイミング情報を記憶するとともに、記憶した複数フィールド分の前記第１タイミング情報にもとづき第２制御信号を生成するシャッタ制御回路を備え、
前記第２制御信号を用いて前記右目用シャッタおよび前記左目用シャッタにおける可視光の透過および遮断を制御する
ことを特徴とするシャッタ眼鏡。
前記シャッタ制御回路は、
クロック発生部と、
前記クロック発生部で発生したクロックにもとづき計数を行うとともに受信した前記第１制御信号でリセットされるカウンタ部と、
前記第１制御信号を受信したときの前記カウンタ部の出力信号を第１タイミング情報として複数フィールド分記憶する記憶部と、
前記記憶部で記憶した複数フィールド分の第１タイミング情報にもとづき第２タイミング情報を設定するタイミング設定部と、
前記タイミング設定部が設定した第２タイミング情報と前記カウンタ部の出力とを比較して前記第２制御信号を生成する制御信号生成部とを備えた
ことを特徴とする請求項５に記載のシャッタ眼鏡。
前記シャッタ制御回路は、複数フィールド分にわたる前記第１制御信号のうち、半数以上の前記第１制御信号が欠落したときに、前記右目用シャッタおよび前記左目用シャッタをともに可視光を透過する状態にする
ことを特徴とする請求項５に記載のシャッタ眼鏡。