WO2011111388A1 - プラズマディスプレイ装置、プラズマディスプレイシステム、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置用シャッタ眼鏡の制御方法 - Google Patents

プラズマディスプレイ装置、プラズマディスプレイシステム、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置用シャッタ眼鏡の制御方法 Download PDF

Info

Publication number
WO2011111388A1
WO2011111388A1 PCT/JP2011/001395 JP2011001395W WO2011111388A1 WO 2011111388 A1 WO2011111388 A1 WO 2011111388A1 JP 2011001395 W JP2011001395 W JP 2011001395W WO 2011111388 A1 WO2011111388 A1 WO 2011111388A1
Authority
WO
WIPO (PCT)
Prior art keywords
eye
image
displaying
field
plasma display
Prior art date
Application number
PCT/JP2011/001395
Other languages
English (en)
French (fr)
Inventor
裕也 塩崎
貴彦 折口
秀彦 庄司
石塚　光洋
木子　茂雄
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to CN2011800054186A priority Critical patent/CN102714009A/zh
Priority to US13/582,953 priority patent/US20120327053A1/en
Priority to JP2012504335A priority patent/JPWO2011111388A1/ja
Publication of WO2011111388A1 publication Critical patent/WO2011111388A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Definitions

  • the present invention relates to a plasma display device, a plasma display system, and a driving of a plasma display panel that can stereoscopically display a stereoscopic image composed of right-eye images and left-eye images displayed alternately on a plasma display panel using shutter glasses.
  • the present invention relates to a method and a method for controlling shutter glasses for a plasma display device.
  • a typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells formed between a front substrate and a rear substrate that are arranged to face each other.
  • a plurality of pairs of display electrodes composed of a pair of scan electrodes and sustain electrodes are formed on the front glass substrate in parallel with each other.
  • a dielectric layer and a protective layer are formed so as to cover the display electrode pairs.
  • the back substrate has a plurality of parallel data electrodes formed on the glass substrate on the back side, a dielectric layer is formed so as to cover the data electrodes, and a plurality of barrier ribs are formed thereon in parallel with the data electrodes. ing. And the fluorescent substance layer is formed in the surface of a dielectric material layer, and the side surface of a partition.
  • the front substrate and the rear substrate are arranged opposite to each other and sealed so that the display electrode pair and the data electrode are three-dimensionally crossed.
  • a discharge gas containing xenon at a partial pressure ratio of 5% is sealed, and a discharge cell is formed in a portion where the display electrode pair and the data electrode face each other.
  • ultraviolet rays are generated by gas discharge in each discharge cell, and the phosphors of each color of red (R), green (G) and blue (B) are excited and emitted by the ultraviolet rays. Display an image.
  • the subfield method is generally used as a method for driving the panel.
  • one field is divided into a plurality of subfields, and gradation display is performed by causing each discharge cell to emit light or not emit light in each subfield.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • an initialization waveform is applied to each scan electrode, and an initialization operation is performed to generate an initialization discharge in each discharge cell.
  • wall charges necessary for the subsequent address operation are formed, and priming particles (excited particles for generating the discharge) for generating the address discharge stably are generated.
  • the scan pulse is sequentially applied to the scan electrodes, and the address pulse is selectively applied to the data electrodes based on the image signal to be displayed.
  • an address discharge is generated between the scan electrode and the data electrode of the discharge cell to emit light, and a wall charge is formed in the discharge cell (hereinafter, these operations are also collectively referred to as “address”). ).
  • the number of sustain pulses based on the luminance weight determined for each subfield is alternately applied to the display electrode pairs composed of the scan electrodes and the sustain electrodes.
  • a sustain discharge is generated in the discharge cell that has generated the address discharge, and the phosphor layer of the discharge cell emits light (hereinafter referred to as “lighting” that the discharge cell emits light by the sustain discharge, and “non-emitting”. Also written as “lit”.)
  • each discharge cell is made to emit light with the luminance according to the luminance weight.
  • each discharge cell of the panel is caused to emit light with a luminance corresponding to the gradation value of the image signal, and an image is displayed in the image display area of the panel.
  • One of the important factors in improving the image display quality on the panel is the improvement in contrast.
  • a driving method is disclosed in which light emission not related to gradation display is reduced as much as possible to improve the contrast ratio.
  • an initialization operation for generating an initializing discharge in all the discharge cells is performed in an initializing period of one subfield among a plurality of subfields constituting one field.
  • an initializing operation for selectively generating initializing discharge is performed on the discharge cells that have generated sustain discharge in the sustaining period of the immediately preceding subfield.
  • black luminance The luminance of the black display area where no sustain discharge occurs (hereinafter abbreviated as “black luminance”) varies depending on light emission not related to image display, for example, light emission caused by initialization discharge.
  • light emission in the black display region is only weak light emission when the initialization operation is performed on all the discharge cells. Thereby, it is possible to reduce the black luminance and display an image with high contrast (see, for example, Patent Document 1).
  • an initialization period in which an initialization waveform having a rising portion having a gradually inclined portion where the voltage gradually increases and a falling portion having a gradually inclined portion where the voltage gradually decreases is applied to the discharge cell.
  • the black luminance is lowered by providing a period in which a weak discharge is generated between the sustain electrode and the scan electrode for all the discharge cells in the image display area immediately before an arbitrary initialization period of one field.
  • a technique for improving the black visibility has been disclosed (see, for example, Patent Document 2).
  • 3D image A three-dimensional (3 dimension: hereinafter referred to as “3D”) image (hereinafter referred to as “3D image”) is displayed on a panel, and the use of a plasma display device as a 3D image display device has been studied. Yes.
  • One 3D image is composed of one right-eye image and one left-eye image.
  • this plasma display device when a 3D image is displayed on the panel, the right-eye image and the left-eye image are alternately displayed on the panel.
  • the user displays on the panel using special glasses called shutter glasses in which the left and right shutters are alternately opened and closed in synchronization with the field for displaying the image for the right eye and the field for displaying the image for the left eye.
  • the 3D image that is displayed is viewed (for example, see Patent Document 3).
  • the shutter glasses include a right-eye shutter and a left-eye shutter, and the right-eye shutter is opened (a state in which visible light is transmitted) during a period in which the right-eye image is displayed on the panel, and the left-eye shutter. Is closed (a state in which visible light is blocked), and while the left-eye image is displayed, the left-eye shutter is opened and the right-eye shutter is closed. Accordingly, the user can observe the right-eye image only with the right eye, can observe the left-eye image with only the left eye, and can stereoscopically view the 3D image displayed on the panel.
  • One 3D image is composed of one right-eye image and one left-eye image. Therefore, when displaying a 3D image, half of the image displayed on the panel per unit time (for example, 1 second) is the right-eye image, and the remaining half is the left-eye image. Therefore, the number of 3D images displayed on the panel per second is half of the field frequency (the number of fields displayed per second). When the number of images displayed on the panel per unit time is reduced, it is easy to see the flickering of the image called flicker.
  • the field frequency of the 3D image is doubled (for example, 120 Hz) of the 2D image.
  • the time length of one field is shortened. For example, when the field frequency is changed from 60 Hz to 120 Hz, the time length of one field is changed from 16.7 msec to 8.3 msec. Therefore, it is desired to shorten the time required for driving the panel when displaying a 3D image.
  • the present invention constitutes one field using a panel having a plurality of discharge cells each having a display electrode pair composed of a scan electrode and a sustain electrode, and a plurality of subfields having an initialization period, an address period, and a sustain period,
  • An all-cell initializing subfield having an all-cell initializing period in which an ascending ramp waveform voltage rising and a descending descending ramp waveform voltage are applied to the scan electrodes in the initializing period is set as the first subfield of one field
  • the right-eye image 3D driving for displaying a 3D image on a panel by alternately repeating a right eye field for displaying a right eye image signal and a left eye field for displaying a left eye image signal based on a 3D image signal having a signal and a left eye image signal;
  • Drive operation for driving the panel with either 2D drive for displaying a 2D image on the panel based on the 2D image signal
  • a control signal for determining which of the 2D image signal and the 3D image
  • the right eye timing signal which is turned on when displaying the right eye field of the 3D image on the panel and turned off when displaying the left eye field, and turned on when the left eye field of the 3D image is displayed, and the right eye field is turned on.
  • a control signal generating circuit that generates a shutter opening / closing timing signal including a left eye timing signal that is turned off when displaying, wherein the driving circuit is an initial stage for all cells at the time of 3D driving.
  • the rising ramp waveform voltage during the all-cell initialization period during 2D driving The control signal generation circuit generates a shutter opening / closing timing signal that turns off both the right-eye timing signal and the left-eye timing signal during the all-cell initialization period during 3D driving. It is characterized by that.
  • the time required for driving the panel when displaying a 3D image is shortened compared to the time required for driving the panel when displaying a 2D image.
  • a 3D image with good contrast can be realized.
  • the present invention also constitutes one field using a panel having a plurality of discharge cells each having a display electrode pair composed of a scan electrode and a sustain electrode, and a plurality of subfields having an initialization period, an address period, and a sustain period.
  • an all-cell initializing subfield having an all-cell initializing period in which an ascending ramp waveform voltage that rises and a descending descending ramp waveform voltage are applied to the scan electrodes in the initializing period is set as the first subfield of one field, and the right eye 3D for displaying a 3D image on a panel by alternately repeating a right-eye field for displaying a right-eye image signal and a left-eye field for displaying a left-eye image signal based on a 3D image signal having an image signal for left and an image signal for left eye
  • the panel is driven by either driving or 2D driving for displaying a 2D image on the panel based on the 2D image signal.
  • Control for determining whether a 2D image signal or a 3D image signal is input based on the moving circuit and the input signal, and controlling the drive circuit to display the 2D image or 3D image on the panel based on the determination result
  • Right eye timing signal which is on when displaying the signal and the right eye field of the 3D image on the panel, and off when displaying the left eye field, and on when displaying the left eye field of the 3D image.
  • a control signal generating circuit that generates a shutter opening / closing timing signal including a left-eye timing signal that is turned off when displaying a field, wherein the driving circuit includes all control signals in 3D driving.
  • the slope of the downward ramp waveform voltage during the cell initialization period is changed to the downward slope during the all-cell initialization period during 2D driving.
  • the control signal generation circuit generates a shutter opening / closing timing signal that turns off both the right-eye timing signal and the left-eye timing signal during the all-cell initialization period during 3D driving. It is generated.
  • the time required for driving the panel when displaying a 3D image is shortened compared to the time required for driving the panel when displaying a 2D image.
  • a 3D image with good contrast can be realized.
  • the present invention also constitutes one field using a panel having a plurality of discharge cells each having a display electrode pair composed of a scan electrode and a sustain electrode, and a plurality of subfields having an initialization period, an address period, and a sustain period.
  • an all-cell initializing subfield having an all-cell initializing period in which an ascending ramp waveform voltage that rises and a descending descending ramp waveform voltage are applied to the scan electrodes in the initializing period is set as the first subfield of one field, and the right eye 3D for displaying a 3D image on a panel by alternately repeating a right-eye field for displaying a right-eye image signal and a left-eye field for displaying a left-eye image signal based on a 3D image signal having an image signal for left and an image signal for left eye
  • the panel is driven by either driving or 2D driving for displaying a 2D image on the panel based on the 2D image signal.
  • Control for determining whether a 2D image signal or a 3D image signal is input based on the moving circuit and the input signal, and controlling the drive circuit to display the 2D image or 3D image on the panel based on the determination result
  • Right eye timing signal which is on when displaying the signal and the right eye field of the 3D image on the panel, and off when displaying the left eye field, and on when displaying the left eye field of the 3D image.
  • a control signal generating circuit that generates a shutter opening / closing timing signal including a left-eye timing signal that is turned off when displaying a field, wherein the driving circuit includes all control signals in 3D driving.
  • the slope of the rising ramp waveform voltage during the cell initialization period is changed to the rising slope during the all-cell initialization period during 2D driving.
  • the slope of the down slope waveform voltage during the all-cell initialization period during 3D driving is steeper than the slope of the down slope waveform voltage during the all-cell initialization period during 2D driving.
  • the control signal generation circuit generates a shutter opening / closing timing signal that turns off both the right-eye timing signal and the left-eye timing signal during the all-cell initialization period during 3D driving. .
  • the time required for driving the panel when displaying a 3D image is shortened compared to the time required for driving the panel when displaying a 2D image.
  • a 3D image with good contrast can be realized.
  • the present invention also constitutes one field using a panel having a plurality of discharge cells each having a display electrode pair composed of a scan electrode and a sustain electrode, and a plurality of subfields having an initialization period, an address period, and a sustain period.
  • an all-cell initializing subfield having an all-cell initializing period in which an ascending ramp waveform voltage that rises and a descending descending ramp waveform voltage are applied to the scan electrodes in the initializing period is set as the first subfield of one field, and the right eye 3D for displaying a 3D image on a panel by alternately repeating a right-eye field for displaying a right-eye image signal and a left-eye field for displaying a left-eye image signal based on a 3D image signal having an image signal for left and an image signal for left eye
  • the panel is driven by either driving or 2D driving for displaying a 2D image on the panel based on the 2D image signal.
  • Control for determining whether a 2D image signal or a 3D image signal is input based on the moving circuit and the input signal, and controlling the drive circuit to display the 2D image or 3D image on the panel based on the determination result
  • Right eye timing signal which is on when displaying the signal and the right eye field of the 3D image on the panel, and off when displaying the left eye field, and on when displaying the left eye field of the 3D image.
  • a plasma display device having a control signal generating circuit for generating a shutter opening / closing timing signal including a left eye timing signal which is turned off when displaying a field, and a right eye capable of independently opening and closing a shutter
  • a shutter and left-eye shutter for opening and closing the shutter generated by the control signal generation circuit
  • a plasma display system including shutter glasses whose shutter opening / closing is controlled by an imming signal, wherein the drive circuit outputs at least one of an ascending ramp waveform voltage and a descending ramp waveform voltage during an all-cell initialization period during 3D driving, Occurred with a steeper slope than the same ramp waveform voltage during the all-cell initialization period during 2D driving, the control signal generation circuit closed both the right-eye shutter and the left-eye shutter during the all-cell initialization period during 3D driving.
  • a shutter opening / closing timing signal that is in a state is generated.
  • the time required for driving the panel when displaying a 3D image is the time required for driving the panel when displaying a 2D image. It is possible to realize a 3D image with good contrast while shortening compared to the above.
  • the present invention also provides a method for driving a panel having a plurality of discharge cells each having a display electrode pair composed of a scan electrode and a sustain electrode, using a plurality of subfields having an initialization period, an address period, and a sustain period. All-cell initializing subfields having an all-cell initializing period in which an ascending ramp waveform voltage rising and a descending descending ramp waveform voltage applied to the scan electrode are applied to the scan electrodes.
  • the right-eye field for displaying the right-eye image signal and the left-eye field for displaying the left-eye image signal based on the 3D image signal having the right-eye image signal and the left-eye image signal are alternately repeated on the panel.
  • the present invention also constitutes one field using a panel having a plurality of discharge cells each having a display electrode pair composed of a scan electrode and a sustain electrode, and a plurality of subfields having an initialization period, an address period, and a sustain period.
  • an all-cell initializing subfield having an all-cell initializing period in which an ascending ramp waveform voltage that rises and a descending descending ramp waveform voltage are applied to the scan electrodes in the initializing period is set as the first subfield of one field, and the right eye 3D for displaying a 3D image on a panel by alternately repeating a right-eye field for displaying a right-eye image signal and a left-eye field for displaying a left-eye image signal based on a 3D image signal having an image signal for left and an image signal for left eye
  • the panel is driven by either driving or 2D driving for displaying a 2D image on the panel based on the 2D image signal.
  • Control for determining whether a 2D image signal or a 3D image signal is input based on the moving circuit and the input signal, and controlling the drive circuit to display the 2D image or 3D image on the panel based on the determination result
  • Right eye timing signal which is on when displaying the signal and the right eye field of the 3D image on the panel, and off when displaying the left eye field, and on when displaying the left eye field of the 3D image.
  • a control signal generating circuit that generates a shutter opening / closing timing signal including a left eye timing signal that is turned off when displaying a field, and the driving circuit has an upward slope of an all-cell initializing period during 3D driving At least one of the waveform voltage and the falling ramp waveform voltage is the same ramp waveform during the all-cell initialization period during 2D driving
  • a method for controlling shutter glasses having a right-eye shutter and a left-eye shutter, each of which is used for viewing an image displayed on a plasma display device generated at a slope steeper than the pressure, and capable of independently opening and closing the shutter, The shutter glasses are controlled so that the right-eye shutter and the left-eye shutter are both closed during the all-cell initialization period during 3D driving.
  • the plasma display device can be used as a 3D image display device, and the time required for driving the panel when displaying the 3D image is shortened compared with the time required for driving the panel when displaying the 2D image.
  • the 3D image displayed on the panel can be viewed as an image with high image display quality in which the black luminance is reduced and the contrast is increased. it can.
  • FIG. 1 is an exploded perspective view showing a structure of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 3 is a diagram schematically showing an outline of the circuit block of the plasma display device and the plasma display system in accordance with the first exemplary embodiment of the present invention.
  • FIG. 4 is a diagram schematically showing drive voltage waveforms applied to each electrode of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing a structure of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 3 is a diagram schematically showing an outline of the circuit block of the plasma display device and the plasma
  • FIG. 5 is a waveform diagram schematically showing drive voltage waveforms applied to the respective electrodes of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention and the opening / closing operation of the shutter glasses.
  • FIG. 6 is a diagram schematically showing a subfield configuration and a right-eye shutter and a left-eye shutter open / close state when a 3D image is displayed on the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 7 is a circuit diagram schematically showing a configuration example of the scan electrode driving circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing the structure of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • a plurality of display electrode pairs 24 each including a scanning electrode 22 and a sustaining electrode 23 are formed on a glass front substrate 21.
  • a dielectric layer 25 is formed so as to cover the scan electrode 22 and the sustain electrode 23, and a protective layer 26 is formed on the dielectric layer 25.
  • This protective layer 26 has been used as a panel material in order to lower the discharge starting voltage in the discharge cell.
  • the secondary layer 26 has a large secondary electron emission coefficient and is durable. It is made of a material mainly composed of magnesium oxide (MgO).
  • a plurality of data electrodes 32 are formed on the rear substrate 31, a dielectric layer 33 is formed so as to cover the data electrodes 32, and a grid-like partition wall 34 is formed thereon.
  • a phosphor layer 35 that emits light of each color of red (R), green (G), and blue (B) is provided on the side surface of the partition wall 34 and on the dielectric layer 33.
  • the front substrate 21 and the rear substrate 31 are arranged to face each other so that the display electrode pair 24 and the data electrode 32 intersect with each other with a minute discharge space interposed therebetween. And the outer peripheral part is sealed with sealing materials, such as glass frit. Then, for example, a mixed gas of neon and xenon is sealed in the discharge space inside as a discharge gas.
  • the discharge space is partitioned into a plurality of sections by partition walls 34, and discharge cells are formed at the intersections between the display electrode pairs 24 and the data electrodes 32.
  • discharge is generated in these discharge cells, and the phosphor layer 35 of the discharge cells emits light (lights the discharge cells), thereby displaying a color image on the panel 10.
  • One pixel is composed of three discharge cells that emit blue (B) light.
  • the structure of the panel 10 is not limited to the above-described structure, and may be, for example, provided with a stripe-shaped partition wall.
  • FIG. 2 is an electrode array diagram of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • the panel 10 includes n scan electrodes SC1 to SCn (scan electrode 22 in FIG. 1) extended in the horizontal direction (row direction) and n sustain electrodes SU1 to SUn (sustain electrodes in FIG. 1). 23) are arranged, and m data electrodes D1 to Dm (data electrodes 32 in FIG. 1) extending in the vertical direction (column direction) are arranged.
  • FIG. 3 is a diagram schematically showing an outline of a circuit block and a plasma display system of plasma display device 40 in accordance with the first exemplary embodiment of the present invention.
  • the plasma display system shown in the present embodiment includes a plasma display device 40 and shutter glasses 70 as components.
  • the plasma display device 40 includes a panel 10 in which a plurality of discharge cells having scan electrodes 22, sustain electrodes 23, and data electrodes 32 are arranged, and a drive circuit that drives the panel 10.
  • the drive circuit includes an image signal processing circuit 41, a data electrode drive circuit 42, a scan electrode drive circuit 43, a sustain electrode drive circuit 44, a control signal generation circuit 45, and a power supply circuit (not shown) that supplies power necessary for each circuit block. )).
  • the driving circuit repeats the right-eye field and the left-eye field alternately based on the 3D image signal to display a 3D image on the panel 10, and the panel 10 based on the 2D image signal that does not distinguish between the right-eye and left-eye.
  • the panel 10 is driven by any of 2D driving for displaying a 2D image.
  • the plasma display device 40 includes a timing signal output unit 46 that outputs a shutter opening / closing timing signal for controlling opening / closing of the shutter of the shutter glasses 70 used by the user to the shutter glasses 70.
  • the shutter glasses 70 are used by the user when displaying the 3D image on the panel 10, and the user can view the 3D image stereoscopically by viewing the 3D image through the shutter glasses 70.
  • the image signal processing circuit 41 receives a 2D image signal or a 3D image signal, and assigns a gradation value to each discharge cell based on the input image signal.
  • the gradation value is converted into image data indicating light emission / non-light emission for each subfield (data corresponding to light emission / non-light emission corresponding to digital signals “1” and “0”). That is, the image signal processing circuit 41 converts the image signal for each field into image data indicating light emission / non-light emission for each subfield.
  • each gradation value of R, G, and B is assigned to each discharge cell based on the R signal, the G signal, and the B signal.
  • the input image signal includes a luminance signal (Y signal) and a saturation signal (C signal, RY signal and BY signal, or u signal and v signal, etc.)
  • the luminance signal and saturation signal Based on the degree signal, R signal, G signal, and B signal are calculated, and thereafter, R, G, and B gradation values (gradation values expressed in one field) are assigned to each discharge cell. Then, the R, G, and B gradation values assigned to each discharge cell are converted into image data indicating light emission / non-light emission for each subfield.
  • the input image signal is a stereoscopic 3D image signal having a right-eye image signal and a left-eye image signal.
  • the right-eye image signal and The left-eye image signal is alternately input to the image signal processing circuit 41 for each field. Therefore, the image data conversion circuit 49 converts the right eye image signal into right eye image data, and converts the left eye image signal into left eye image data.
  • the control signal generation circuit 45 determines which of the 2D image signal and the 3D image signal is input to the plasma display device 40 based on the input signal. Based on the determination result, a control signal for controlling each drive circuit is generated in order to display a 2D image or a 3D image on the panel 10.
  • the control signal generation circuit 45 determines whether the input signal to the plasma display device 40 is a 3D image signal or a 2D image signal from the frequency of the horizontal synchronization signal and the vertical synchronization signal of the input signals. For example, if the horizontal synchronization signal is 33.75 kHz and the vertical synchronization signal is 60 Hz, the input signal is determined as a 2D image signal. If the horizontal synchronization signal is 67.5 kHz and the vertical synchronization signal is 120 Hz, the input signal is a 3D image signal. Judge. Various control signals for controlling the operation of each circuit block are generated based on the horizontal synchronization signal and the vertical synchronization signal. The generated control signal is supplied to each circuit block (data electrode drive circuit 42, scan electrode drive circuit 43, sustain electrode drive circuit 44, image signal processing circuit 41, etc.).
  • the control signal generation circuit 45 outputs a shutter opening / closing timing signal for controlling opening / closing of the shutter of the shutter glasses 70 to the timing signal output unit 46 when displaying the 3D image on the panel 10. Note that the control signal generation circuit 45 turns on the shutter opening / closing timing signal (“1”) when the shutter of the shutter glasses 70 is opened (a state in which visible light is transmitted), and closes the shutter of the shutter glasses 70 (visible). The shutter opening / closing timing signal is turned off (“0").
  • the shutter opening / closing timing signal is turned on when the right eye field based on the right eye image signal of the 3D image is displayed on the panel 10 and turned off when the left eye field is displayed based on the left eye image signal. ON when displaying the left-eye field based on the timing signal for right eye shutter opening / closing and the left-eye image signal of the 3D image, and OFF when displaying the right-eye field based on the right-eye image signal. And a left-eye timing signal (left-eye shutter opening / closing timing signal).
  • the frequencies of the horizontal synchronization signal and the vertical synchronization signal are not limited to the above-described numerical values.
  • the control signal generation circuit 45 determines which of the 2D image signal and the 3D image signal is based on the determination signal. It may be configured to determine whether the input has been made.
  • Scan electrode drive circuit 43 includes an initialization waveform generation circuit, a sustain pulse generation circuit, and a scan pulse generation circuit (not shown in FIG. 3), and a drive voltage waveform based on a control signal supplied from control signal generation circuit 45. Is applied to each of scan electrode SC1 to scan electrode SCn.
  • the initialization waveform generation circuit generates an initialization waveform to be applied to scan electrode SC1 through scan electrode SCn based on the control signal during the initialization period.
  • the sustain pulse generating circuit generates a sustain pulse to be applied to scan electrode SC1 through scan electrode SCn based on the control signal during the sustain period.
  • the scan pulse generating circuit includes a plurality of scan electrode driving ICs (scan ICs), and generates scan pulses to be applied to scan electrode SC1 through scan electrode SCn based on a control signal during an address period.
  • Sustain electrode drive circuit 44 includes a sustain pulse generation circuit and a circuit for generating voltage Ve1 and voltage Ve2 (not shown in FIG. 3), and a drive voltage waveform based on a control signal supplied from control signal generation circuit 45. Is applied to each of sustain electrode SU1 through sustain electrode SUn. In the sustain period, a sustain pulse is generated based on the control signal and applied to sustain electrode SU1 through sustain electrode SUn.
  • the data electrode driving circuit 42 supplies the image data based on the 2D image signal or the data for each subfield constituting the image data for the right eye and the image data for the left eye based on the 3D image signal to the data electrodes D1 to Dm. Convert to the corresponding signal. Then, based on the signal and the control signal supplied from the control signal generating circuit 45, the data electrodes D1 to Dm are driven. In the address period, an address pulse is generated and applied to each of the data electrodes D1 to Dm.
  • the timing signal output unit 46 includes a light emitting element such as an LED (Light Emitting Diode).
  • the shutter opening / closing timing signal is converted into an infrared signal, for example, and supplied to the shutter glasses 70.
  • the shutter glasses 70 include a signal receiving unit (not shown) that receives a signal (for example, an infrared signal) output from the timing signal output unit 46, and a right-eye shutter 72R and a left-eye shutter 72L.
  • the right-eye shutter 72R and the left-eye shutter 72L can be opened and closed independently.
  • the shutter glasses 70 open and close the right-eye shutter 72R and the left-eye shutter 72L based on the shutter opening / closing timing signal supplied from the timing signal output unit 46.
  • the right-eye shutter 72R opens (transmits visible light) when the right-eye timing signal is on and closes (blocks visible light) when it is off.
  • the left-eye shutter 72L opens (transmits visible light) when the left-eye timing signal is on, and closes (blocks visible light) when it is off.
  • the right-eye shutter 72R and the left-eye shutter 72L can be configured using liquid crystal, for example.
  • the material constituting the shutter is not limited to liquid crystal, and any material can be used as long as it can switch between blocking and transmitting visible light at high speed. .
  • the plasma display device 40 in the present embodiment drives the panel 10 by the subfield method.
  • the subfield method one field is divided into a plurality of subfields on the time axis, and a luminance weight is set for each subfield. Therefore, each field has a plurality of subfields.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • an initializing operation is performed in which initializing discharge is generated in the discharge cells and wall charges necessary for the address discharge in the subsequent address period are formed on each electrode.
  • a scan pulse is applied to the scan electrode 22 and an address pulse is selectively applied to the data electrode 32, an address discharge is selectively generated in the discharge cells to emit light, and a sustain discharge is generated in the subsequent sustain period.
  • An address operation for forming wall charges to be generated in the discharge cells is performed.
  • the sustain pulses of the number obtained by multiplying the luminance weight set in each subfield by a predetermined proportional constant are alternately applied to the scan electrode 22 and the sustain electrode 23, and the address discharge was generated in the immediately preceding address period.
  • a sustain discharge is generated in the discharge cell, and a sustain operation for emitting light from the discharge cell is performed.
  • This proportionality constant is the luminance magnification.
  • the luminance weight represents a ratio of the luminance magnitudes displayed in each subfield, and the number of sustain pulses corresponding to the luminance weight is generated in the sustain period in each subfield. Therefore, for example, the subfield with the luminance weight “8” emits light with a luminance about eight times that of the subfield with the luminance weight “1”, and emits light with about four times the luminance of the subfield with the luminance weight “2”.
  • the sustain pulse is applied to the scan electrode 22 and the sustain electrode 23 four times in the sustain period of the subfield having the luminance weight “2”. Therefore, the number of sustain pulses generated in the sustain period is 8.
  • each subfield is selectively emitted to display various gradations, and the image is displayed on the panel 10. Can be displayed.
  • the initialization operation includes all-cell initialization operation that generates an initializing discharge in the discharge cells regardless of the operation of the immediately preceding subfield, and the address discharge is generated in the immediately preceding subfield address period and is maintained in the sustain period.
  • an ascending rising waveform voltage and a descending falling waveform voltage are applied to the scan electrode 22 to generate an initializing discharge in all the discharge cells in the image display region.
  • the all-cell initialization operation is performed (hereinafter, the initialization period in which the all-cell initialization operation is performed is referred to as “all-cell initialization period”, A subfield having an all-cell initializing period is referred to as an “all-cell initializing subfield”), and a selective initializing operation is performed in an initializing period of another subfield (hereinafter, an initializing period in which the selective initializing operation is performed). Is referred to as a “selective initialization period”, and a subfield having a selective initialization period is referred to as a “selective initialization subfield”.
  • the all-cell initializing operation is performed in the initializing period of the first subfield (subfield SF1), and the selective initializing operation is performed in the initializing periods of the other subfields.
  • the initializing discharge can be generated in all the discharge cells at least once in one field, and the addressing operation after the initializing operation for all the cells can be stabilized.
  • light emission not related to image display is only light emission due to discharge in the all-cell initializing operation in the subfield SF1. Therefore, the black luminance that is the luminance of the black display region where no sustain discharge occurs is only weak light emission in the all-cell initialization operation, and an image with high contrast can be displayed on the panel 10.
  • the number of subfields constituting one field and the luminance weight of each subfield are not limited to the above-described numerical values.
  • the structure which switches a subfield structure based on an image signal etc. may be sufficient.
  • the image signal input to the plasma display device 40 is a 2D image signal or a 3D image signal
  • the plasma display device 40 drives the panel 10 in accordance with each image signal.
  • driving voltage waveforms applied to each electrode of the panel 10 when a 2D image signal is input to the plasma display device 40 will be described.
  • driving voltage waveforms applied to the electrodes of the panel 10 when a 3D image signal is input to the plasma display device 40 will be described.
  • FIG. 4 is a diagram schematically showing drive voltage waveforms applied to the respective electrodes of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 4 shows scan electrode SC1 that performs the address operation first in the address period, scan electrode SCn that performs the address operation last in the address period, sustain electrode SU1 to sustain electrode SUn, and data electrode D1 to data electrode Dm.
  • the drive voltage waveform to be applied is shown.
  • Scan electrode SCi, sustain electrode SUi, and data electrode Dk in the following represent electrodes selected based on image data (data indicating light emission / non-light emission for each subfield) from among the electrodes.
  • FIG. 4 shows driving voltage waveforms in two subfields, that is, subfield SF1 and subfield SF2.
  • the subfield SF1 is a subfield for performing an all-cell initialization operation
  • the subfield SF2 is a subfield for performing a selective initialization operation. Therefore, the waveform shape of the drive voltage applied to the scan electrode 22 during the initialization period differs between the subfield SF1 and the subfield SF2.
  • the drive voltage waveform in the other subfield is substantially the same as the drive voltage waveform in subfield SF2 except that the number of sustain pulses generated in the sustain period is different.
  • one field is divided into eight subfields (subfield SF1, subfield SF2,..., Subfield SF8).
  • luminance weights of (1, 2, 4, 8, 16, 32, 64, 128) are set in each of the subfields SF1 to SF8 will be described.
  • subfield SF1 generated at the beginning of the field is set to the subfield with the smallest luminance weight, and thereafter the luminance weight is sequentially increased.
  • the luminance weight is set to each subfield so that the subfield SF8 generated at the end of the field is the subfield having the largest luminance weight.
  • the number of subfields constituting one field and the luminance weight of each subfield are not limited to the above values.
  • subfield SF1 which is an all-cell initialization subfield
  • the voltage 0 (V) is applied to the data electrode D1 to the data electrode Dm and the sustain electrode SU1 to the sustain electrode SUn.
  • a voltage Vi1 is applied to scan electrode SC1 through scan electrode SCn after voltage 0 (V) is applied, and the voltage Vi1 gradually rises from voltage Vi1 to voltage Vi2 (eg, with a gradient of 1.3 V / ⁇ sec).
  • 1 rising ramp waveform voltage hereinafter referred to as “ramp voltage L1” is applied.
  • Voltage Vi1 is set to a voltage lower than the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn, and voltage Vi2 is set to a voltage exceeding the discharge start voltage.
  • positive voltage Ve1 is applied to sustain electrode SU1 through sustain electrode SUn, and voltage 0 (V) is applied to data electrode D1 through data electrode Dm.
  • Scan electrode SC1 to scan electrode SCn have a first ramp waveform voltage (hereinafter referred to as “ramp voltage”) that gradually decreases from voltage Vi3 toward negative voltage Vi4 (for example, with a gradient of ⁇ 2.5 V / ⁇ sec). L2 ”).
  • Voltage Vi3 is set to a voltage lower than the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn, and voltage Vi4 is set to a voltage exceeding the discharge start voltage.
  • While this ramp voltage L2 is applied to scan electrode SC1 through scan electrode SCn, between discharge electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn, and between scan electrode SC1 through scan electrode SCn.
  • a weak initializing discharge is generated between the data electrode D1 and the data electrode Dm. Then, the negative wall voltage on scan electrode SC1 through scan electrode SCn and the positive wall voltage on sustain electrode SU1 through sustain electrode SUn are weakened, and the positive wall voltage on data electrode D1 through data electrode Dm is used for the write operation. It is adjusted to a suitable value.
  • the initialization operation in the initialization period of the subfield SF1 that is, the all-cell initialization operation that forcibly generates the initialization discharge in all the discharge cells is completed, and the subsequent address operation is performed in all the discharge cells. Necessary wall charges are formed on each electrode.
  • voltage Ve2 is applied to sustain electrode SU1 through sustain electrode SUn
  • a negative scan pulse having a negative voltage Va is applied to the scan electrode SC1 in the first row where the address operation is performed first.
  • a positive address pulse of a positive voltage Vd is applied to the data electrode Dk of the discharge cell that should emit light in the first row of the data electrodes D1 to Dm.
  • the voltage difference at the intersection between the data electrode Dk of the discharge cell to which the address pulse of the voltage Vd is applied and the scan electrode SC1 is the difference between the externally applied voltage (voltage Vd ⁇ voltage Va) and the wall voltage on the data electrode Dk and the scan electrode.
  • the difference from the wall voltage on SC1 is added.
  • the voltage difference between data electrode Dk and scan electrode SC1 exceeds the discharge start voltage, and a discharge is generated between data electrode Dk and scan electrode SC1.
  • the voltage difference between sustain electrode SU1 and scan electrode SC1 is the difference between the externally applied voltages (voltage Ve2 ⁇ voltage Va) and sustain electrode SU1.
  • the difference between the upper wall voltage and the wall voltage on the scan electrode SC1 is added.
  • the sustain electrode SU1 and the scan electrode SC1 are not easily discharged but are likely to be discharged. Can do.
  • the discharge generated between the data electrode Dk and the scan electrode SC1 is triggered to generate a discharge between the sustain electrode SU1 and the scan electrode SC1 in the region intersecting the data electrode Dk.
  • an address discharge is generated in the discharge cell (discharge cell to emit light) to which the scan pulse and the address pulse are simultaneously applied, a positive wall voltage is accumulated on the scan electrode SC1, and a negative wall is formed on the sustain electrode SU1. A voltage is accumulated, and a negative wall voltage is also accumulated on the data electrode Dk.
  • the above address operation is sequentially performed in the order of scan electrode SC3, scan electrode SC4,..., Scan electrode SCn until the discharge cell in the n-th row, and the address period of subfield SF1 is completed.
  • address discharge is selectively generated in the discharge cells to emit light, and wall charges are formed in the discharge cells.
  • the voltage difference between the scan electrode SCi and the sustain electrode SUi causes the voltage Vs of the sustain pulse to be the wall voltage on the scan electrode SCi and the wall voltage on the sustain electrode SUi. The difference between and is added.
  • the voltage difference between scan electrode SCi and sustain electrode SUi exceeds the discharge start voltage, and a sustain discharge occurs between scan electrode SCi and sustain electrode SUi. Then, the phosphor layer 35 emits light by the ultraviolet rays generated by this discharge. Further, due to this discharge, a negative wall voltage is accumulated on scan electrode SCi, and a positive wall voltage is accumulated on sustain electrode SUi. Furthermore, a positive wall voltage is also accumulated on the data electrode Dk. However, no sustain discharge occurs in the discharge cells in which no address discharge has occurred during the address period.
  • sustain pulses of the number obtained by multiplying the luminance weight by a predetermined luminance magnification are alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn.
  • a ramp waveform voltage (hereinafter referred to as “erase ramp voltage L3”) that gradually increases from 0 (V) toward voltage Vers (for example, with a gradient of about 10 V / ⁇ sec) is applied to scan electrode SC1 through scan electrode SCn.
  • the selective initializing operation is performed in which a drive voltage waveform in which the first half of the initializing period in the subfield SF1 is omitted is applied to each electrode.
  • voltage Ve1 is applied to sustain electrode SU1 through sustain electrode SUn, and voltage 0 (V) is applied to data electrode D1 through data electrode Dm.
  • Scan electrode SC1 to scan electrode SCn have the same gradient as ramp voltage L2 (eg, about ⁇ 2.5 V / ⁇ sec) from negative voltage Vi4 to a voltage lower than the discharge start voltage (eg, voltage 0 (V)).
  • a ramp waveform voltage (hereinafter referred to as “lamp voltage L4”) is applied.
  • Voltage Vi4 is set to a voltage exceeding the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn.
  • the initialization operation in the subfield SF2 is selectively performed in the discharge cell in which the address operation is performed in the address period of the immediately preceding subfield, that is, in the discharge cell in which the sustain discharge is generated in the sustain period of the immediately preceding subfield.
  • a selective initializing operation for generating initializing discharge is performed.
  • this ramp voltage L4 has the same function as the ramp voltage L2, in the present embodiment, the ramp voltage L4 is also a first downward ramp waveform voltage.
  • a drive voltage waveform similar to that in the address period of the subfield SF1 is applied to each electrode, and an address operation for accumulating wall voltage on each electrode of the discharge cell to emit light is performed.
  • the number of sustain pulses corresponding to the luminance weight is alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn.
  • a sustain discharge is generated in the discharge cell that has generated the address discharge.
  • each subfield after subfield SF3 In the initialization period and address period of each subfield after subfield SF3, the same drive voltage waveform as that in the initialization period and address period of subfield SF2 is applied to each electrode. In the sustain period of each subfield after subfield SF3, the drive voltage waveform similar to that of subfield SF2 is applied to each electrode except for the number of sustain pulses generated in the sustain period.
  • Voltage Va ⁇ 180 (V)
  • voltage Vs 190 (V)
  • voltage Vers 190 (V)
  • voltage Ve1 125 (V)
  • voltage Ve2 130 (V)
  • voltage Vd 60 (V) It is set.
  • FIG. 5 is a waveform diagram schematically showing a drive voltage waveform applied to each electrode of panel 10 used in plasma display device 40 in accordance with the first exemplary embodiment of the present invention and the opening / closing operation of shutter glasses 70.
  • FIG. 5 shows scan electrode SC1 that performs the address operation first in the address period, scan electrode SCn that performs the address operation last in the address period, sustain electrode SU1 to sustain electrode SUn, and data electrode D1 to data electrode Dm.
  • the drive voltage waveform to be applied is shown.
  • FIG. 5 shows opening / closing operations of the right-eye shutter 72R and the left-eye shutter 72L.
  • FIG. 5 shows four fields (field F1 to field F4).
  • the 3D image signal is a stereoscopic image signal in which a right-eye image signal and a left-eye image signal are alternately repeated for each field.
  • the plasma display device 40 alternately repeats the right-eye field for displaying the right-eye image signal and the left-eye field for displaying the left-eye image signal, so that the right-eye image and the left-eye image are displayed.
  • Images for use are displayed on the panel 10 alternately. For example, among the four fields shown in FIG. 5, the field F ⁇ b> 1 and the field F ⁇ b> 3 are right-eye fields, and the right-eye image signal is displayed on the panel 10.
  • Fields F ⁇ b> 2 and F ⁇ b> 4 are left-eye fields, and the left-eye image signal is displayed on the panel 10.
  • the plasma display device 40 displays a stereoscopic 3D image composed of the right-eye image and the left-eye image on the panel 10.
  • the user viewing the 3D image displayed on the panel 10 through the shutter glasses 70 recognizes the images (right-eye image and left-eye image) displayed in two fields as one 3D image. For this reason, the number of 3D images displayed on the panel 10 per unit time (for example, 1 second) is observed by the user as half the field frequency (the number of fields generated per second).
  • the field frequency of the 3D image displayed on the panel (the number of fields generated per second) is 60 Hz
  • the right-eye image and the left-eye image displayed on the panel 10 per second are 30 each. Therefore, the user observes 30 3D images per second. Therefore, in order to display 60 3D images per second, the field frequency must be set to 120 Hz, which is twice 60 Hz. Therefore, in the present embodiment, when displaying the image with a low field frequency by setting the field frequency to twice the normal frequency (for example, 120 Hz) so that the user can smoothly observe the moving image of the 3D image. Image flicker that tends to occur is reduced.
  • the user views the 3D image displayed on the panel 10 through shutter glasses 70 that independently open and close the right-eye shutter 72R and the left-eye shutter 72L in synchronization with the right-eye field and the left-eye field.
  • shutter glasses 70 that independently open and close the right-eye shutter 72R and the left-eye shutter 72L in synchronization with the right-eye field and the left-eye field.
  • the user can observe the right-eye image only with the right eye and the left-eye image with only the left eye, so that the 3D image displayed on the panel 10 can be stereoscopically viewed.
  • the right-eye field and the left-eye field differ only in the image signal to be displayed. They are the same as each other. Therefore, hereinafter, when it is not necessary to distinguish between “for right eye” and “for left eye”, the field for right eye and the field for left eye are simply abbreviated as fields.
  • the right-eye image signal and the left-eye image signal are simply abbreviated as image signals.
  • the field configuration is also referred to as a subfield configuration.
  • the plasma display device 40 when the panel 10 is driven by the 3D image signal, the plasma display device 40 according to the present embodiment reduces the field frequency in order to reduce flicker (a phenomenon in which the display image appears to flicker). It is set to double (for example, 120 Hz) that of a 2D image signal. Therefore, one field period (for example, 8.3 msec) for displaying the 3D image signal on the panel 10 is half of one field period (for example, 16.7 msec) for displaying the 2D image signal on the panel 10. It becomes.
  • each of the right-eye field and the left-eye field is configured with five subfields (subfield SF1, subfield SF2, subfield SF3, subfield SF4, and subfield SF5) will be described.
  • Each subfield has an initialization period, an address period, and a sustain period, as in the case of driving panel 10 with a 2D image signal. Then, the all-cell initializing operation is performed in the initializing period of the subfield SF1, and the selective initializing operation is performed in the initializing periods of the other subfields.
  • the ramp waveform voltage applied to the scan electrode 22 during the all-cell initialization operation is generated with a steeper slope than the ramp waveform voltage when the 2D image is displayed on the panel 10. Details of this operation will be described later.
  • the all-cell initializing period when displaying the 3D image on the panel 10 is shorter than the all-cell initializing period when displaying the 2D image on the panel 10 (at the time of 2D driving).
  • the ramp waveform voltage applied to the scan electrode 22 is steep during the all-cell initialization operation, a strong discharge is generated and the black luminance is increased. In this embodiment, this increase in black luminance can be prevented. it can. The reason for this will be described later.
  • each subfield of subfield SF1 to subfield SF5 has a luminance weight of (16, 8, 4, 2, 1).
  • the subfield SF1 generated at the beginning of the field is set to the subfield having the largest luminance weight, and thereafter, the luminance weight is set to each subfield so that the luminance weight is sequentially reduced.
  • the subfield SF5 generated at the end of the field is set as the subfield having the smallest luminance weight.
  • the luminance weight is sequentially reduced in the order in which the subfields constituting one field are generated, and the luminance weight of each subfield is set to one field.
  • the subfields that occur later in time are made smaller. This is due to the following reason.
  • the phosphor layer 35 used in the panel 10 has afterglow characteristics depending on the material forming the phosphor.
  • This afterglow is a phenomenon in which the phosphor continues to emit light after the end of discharge.
  • the intensity of afterglow is proportional to the luminance when the phosphor emits light, and the higher the luminance when the phosphor emits light, the stronger the afterglow.
  • afterglow decays with a time constant according to the characteristics of the phosphor, and the luminance gradually decreases with time. However, afterglow persists for several milliseconds after the end of the sustain discharge.
  • Light emission generated in a subfield with a large luminance weight is higher in luminance than light emission generated in a subfield with a small luminance weight. Therefore, the afterglow due to light emission generated in a subfield with a large luminance weight has higher luminance and the time required for attenuation than the afterglow due to light emission generated in a subfield with a small luminance weight.
  • the afterglow leaking into the subsequent field increases compared to when the final subfield is a subfield with a small luminance weight.
  • the plasma display device 40 in which the right-eye field and the left-eye field are alternately generated to display a 3D image on the panel 10, when the afterglow generated in one field leaks into the subsequent field, the afterglow is It is observed by the user as unnecessary light emission not related to the image signal. This phenomenon is referred to as “crosstalk” in the present embodiment.
  • the image display quality is image display quality for a user who views a 3D image through the shutter glasses 70.
  • a subfield with a large luminance weight is generated early in one field, and strong afterglow is converged within its own field as much as possible.
  • the last subfield of one field is made a subfield with a small luminance weight, and leakage of afterglow into the next field should be reduced as much as possible.
  • a subfield having the largest luminance weight is generated at the beginning of the field, and thereafter, the luminance weight is decreased in the order in which the subfields are generated. It is desirable to make the last subfield of the field the subfield with the smallest luminance weight to reduce the afterglow leakage to the next field as much as possible.
  • the number of subfields constituting one field and the luminance weight of each subfield are not limited to the above values.
  • the subfield SF1 is the subfield with the smallest luminance weight
  • the subfield SF2 is the subfield with the largest luminance weight
  • the luminance weight is successively reduced after the subfield SF3
  • the last subfield of the field is the luminance weight. May be the second smallest subfield.
  • subfield SF1 is an all-cell initializing subfield. Therefore, in the initializing period of subfield SF1, initializing discharge can be generated in all the discharge cells, and wall charges and priming particles necessary for the address operation can be generated.
  • the initializing discharge is generated in the all-cell initializing operation in the subfield SF1
  • wall charges and priming particles are gradually lost, and the writing operation in the final subfield may become unstable.
  • the addressing operation tends to be unstable in the discharge cell that performs the addressing operation only in the last subfield of one field.
  • wall charges and priming particles are replenished by the occurrence of sustain discharge.
  • wall charges and priming particles are replenished by the sustain discharge.
  • a subfield having a relatively small luminance weight has a higher frequency of sustain discharge than a subfield having a relatively large luminance weight.
  • the period of one field is shorter in 3D driving than in 2D driving. Therefore, the period from the all-cell initializing operation to the final subfield write operation is shorter than that in the 2D driving. Therefore, the address operation can be performed relatively stably in the discharge cell that performs the address operation only in the last subfield of one field, as compared with the 2D driving. Therefore, it is possible to generate a subfield having a large luminance weight with a low occurrence frequency of sustain discharge at the beginning of one field.
  • the initialization waveform generated during the all-cell initialization period will be described.
  • the period required for the all-cell initializing operation when displaying the 3D image on the panel 10 is shortened compared to when the 2D image is displayed on the panel 10. Therefore, when the 3D image is displayed on the panel 10, the gradient waveform voltage applied to the scan electrode 22 in the all-cell initialization operation is steeper than the gradient waveform voltage when the 2D image is displayed on the panel 10. Occurs.
  • the ramp voltage L11 is generated with a gradient twice that of the ramp voltage L1
  • the ramp voltage L12 is generated with a gradient twice that of the ramp voltage L2.
  • the ramp voltage L1 has a slope of 1.3 V / ⁇ sec
  • the ramp voltage L11 has a slope of 2.6 V / ⁇ sec
  • the ramp voltage L2 has a slope of ⁇ 2.5 V / ⁇ sec
  • the ramp voltage L12 has a slope of -5.0 V / ⁇ sec.
  • the length of the all-cell initialization period when driving the panel 10 based on the 3D image signal is shortened compared with the length of the all-cell initialization period when driving the panel 10 based on the 2D image signal. It becomes possible to do.
  • the right eye shutter 72R and the left eye shutter 72L of the shutter glasses 70 are controlled to open / close the shutter based on the on / off state of the shutter open / close timing signal output from the timing signal output unit 46 and received by the shutter glasses 70. .
  • the control signal generation circuit 45 When the driving circuit of the plasma display device 40 is performing 3D driving, the control signal generation circuit 45 performs a right-eye shutter opening / closing timing signal during the all-cell initialization period of the right-eye field and the all-cell initialization period of the left-eye field.
  • the shutter opening / closing timing signal is generated so that both the left eye shutter opening / closing timing signal are turned off.
  • shutter glasses 70 have an initialization period (all-cell initialization period) of the all-cell initialization subfield (subfield SF1) in both the right-eye field and the left-eye field. Meanwhile, the right-eye shutter 72R and the left-eye shutter 72L are both closed. As a result, the light emission generated by the all-cell initialization operation is blocked by the right-eye shutter 72R and the left-eye shutter 72L, and does not enter the eyes of the user. As a result, the user who views the 3D image through the shutter glasses 70 cannot see the light emitted by the all-cell initialization operation, and the luminance of the emitted light is reduced in the black luminance.
  • the timing at which the shutter opening / closing timing signal is switched from ON to OFF and from OFF to ON is set in advance according to the characteristics of the shutter glasses 70 and the field configuration, and the control signal generation circuit 45 is set in advance. In response to the timing, a shutter opening / closing timing signal is generated.
  • the time required for the all-cell initialization period when displaying the 3D image on the panel 10 is shorter than that when displaying the 2D image on the panel 10, and the contrast of the black luminance is reduced.
  • the user can view a high 3D image.
  • the drive voltage waveform applied to each electrode in the selective initialization subfield after subfield SF2 is different from the number of sustain pulses generated in the sustain period, and the ramp voltage L14 applied to scan electrode 22 in the initialization period. Is the same as when the 2D image signal is displayed on the panel 10 except that it is generated with a slope steeper than the lamp voltage L4 (the same slope as the lamp voltage L12, for example, ⁇ 5.0 V / ⁇ sec), and the description thereof is omitted. To do.
  • the above-mentioned “shutter closed” state is not limited to the state in which the right-eye shutter 72R and the left-eye shutter 72L are completely closed.
  • the above-described “shutter opened” state is not limited to a state in which the right eye shutter 72R and the left eye shutter 72L are completely opened.
  • FIG. 6 is a diagram schematically showing the subfield configuration and the open / closed state of the right-eye shutter 72R and the left-eye shutter 72L when displaying a 3D image on the plasma display device 40 according to Embodiment 1 of the present invention.
  • FIG. 6 shows the drive voltage waveform applied to scan electrode SC1 and the open / closed states of right-eye shutter 72R and left-eye shutter 72L of shutter glasses 70.
  • FIG. 6 shows two fields (right-eye field F1 and left-eye field F2).
  • FIG. 6 is a diagram showing the open / closed state of the shutter glasses 70 in FIG. 6, and shows the open / closed state of the right-eye shutter 72R and the left-eye shutter 72L using transmittance.
  • the transmittance means that the state where the shutter is fully opened is 100% transmittance (maximum transmittance), and the state where the shutter is completely closed is transmittance 0% (transmittance is minimum), so that visible light is transmitted.
  • the percentage is expressed as a percentage.
  • the vertical axis represents relative shutter transmittance
  • the horizontal axis represents time.
  • the left-eye shutter 72L that has been opened until then is completely closed at the time t1 immediately before the start of the all-cell initialization operation in the field F1, and the left-eye shutter. It is desirable to set the timing for closing the shutter so that the transmittance of both the 72L and the right-eye shutter 72R is 0%. Further, at time t5 immediately before the start of the all-cell initialization operation in the field F2, the right-eye shutter 72R that has been opened so far is completely closed, and the transmittance of both the left-eye shutter 72L and the right-eye shutter 72R becomes 0%. Thus, it is desirable to set the timing for closing the shutter.
  • the right-eye shutter 72R is completely opened and transmitted through the right-eye shutter 72R at time t3 immediately before the start of the sustain period of the first subfield (subfield SF1) of the field F1. It is desirable to set the timing for opening the shutter so that the rate is 100%. In addition, at time t7 immediately before the start of the sustain period of the first subfield (subfield SF1) of field F2, the shutter is opened so that left eye shutter 72L is fully opened and the transmittance of left eye shutter 72L is 100%. It is desirable to set the opening timing.
  • the opening / closing operation of the shutter is not limited to this configuration.
  • the shutter glasses 70 it takes time depending on the characteristics of the material (for example, liquid crystal) constituting the shutter from the time when the shutter starts to be completely closed to the time when the shutter is opened, or after the shutter starts to be fully opened.
  • the material for example, liquid crystal
  • it may take about 0.5 msec from the start of closing the shutter until it is completely closed, and it may take about 2 msec from when the shutter starts to fully open. is there.
  • the shutter when closing the shutter, immediately before the start of the all-cell initialization operation, the shutter is set so that the transmittance of the shutter is 30% or less, preferably 10% or less.
  • Set the closing timing For example, in the example shown in FIG. 6, the transmittance of the left-eye shutter 72 ⁇ / b> L at the time t ⁇ b> 1 immediately before the start of the all-cell initialization operation in the subfield SF ⁇ b> 1 that is the first subfield of the right-eye field F ⁇ b> 1 is also the same.
  • the timing for closing the shutter is set so that it is 30% or less, preferably 10% or less.
  • the transmittance of the right-eye shutter 72R is preferably 30% or less, preferably 10% or less.
  • the timing for closing the shutter is set so that
  • the time from the end of the sustain pulse generation in the sustain period of the last subfield to the start of the all-cell initialization operation in the first subfield is set. Is desirable.
  • the right-eye shutter 72R starts to be closed at time t4 immediately after the end of the sustain pulse generation in the subfield SF5 that is the final subfield of the right-eye field F1
  • the right-eye shutter is used at time t5.
  • An interval from time t4 to time t5 is provided so that the transmittance of the shutter 72R is 30% or less, preferably 10% or less.
  • the shutter when opening the shutter, immediately before the start of the sustain period of the first subfield (subfield SF1), the shutter is set so that the transmittance of the shutter is 70% or more, preferably 90% or more.
  • the opening timing For example, in the example shown in FIG. 6, at the time t3 immediately before the generation of the sustain pulse in the subfield SF1 of the right-eye field F1, the transmittance of the right-eye shutter 72R is desirably 70% or more, preferably 90% or more.
  • the timing for opening the shutter is set.
  • the shutter is opened so that the transmittance of the left-eye shutter 72L is 70% or more, preferably 90% or more. Set the timing.
  • the time from the end of the all-cell initialization operation is set in consideration of the time required from the start of opening the shutter to the complete opening.
  • the right-eye shutter 72R starts to open at time t2 immediately after the end of the all-cell initialization operation in the subfield SF1 of the right-eye field F1
  • the right-eye shutter 72R An interval from time t2 to time t3 is provided so that the transmittance is 70% or more, preferably 90% or more.
  • the transmittance of the left-eye shutter 72L is 70% or more at time t7.
  • an interval from time t6 to time t7 is provided so as to be preferably 90% or more.
  • the opening / closing operation of the shutter is controlled in consideration of the time required from the start of closing the shutter until it is completely closed and the time required from the start of opening the shutter until it is fully opened.
  • FIG. 7 is a circuit diagram schematically showing a configuration example of scan electrode drive circuit 43 of plasma display device 40 in accordance with the first exemplary embodiment of the present invention.
  • the scan electrode drive circuit 43 includes a sustain pulse generation circuit 50 on the scan electrode 22 side, an initialization waveform generation circuit 51, and a scan pulse generation circuit 52. Outputs of scan pulse generating circuit 52 are connected to scan electrodes SC1 to SCn of panel 10, respectively. This is so that the scan pulse can be individually applied to each of the scan electrodes 22 in the address period.
  • the voltage input to the scan pulse generation circuit 52 is referred to as “reference potential A”. Further, in the following description, the operation for conducting the switching element is expressed as “on”, the operation for shutting off is expressed as “off”, the signal for turning on the switching element is expressed as “Hi”, and the signal for turning off is expressed as “Lo”.
  • FIG. 7 when a circuit using the negative voltage Va (for example, the Miller integrating circuit 54) is operating, the circuit, the circuit using the sustain pulse generating circuit 50, and the voltage Vr (for example, A separation circuit using a switching element Q4 for electrically separating the Miller integration circuit 53) and a circuit using the voltage Vers (for example, the Miller integration circuit 55) is shown.
  • the circuit and a circuit using a voltage Vers having a voltage lower than the voltage Vr (for example, the Miller integrating circuit 55) 2 shows a separation circuit using a switching element Q6 for electrically separating the two.
  • Each circuit constituting the scan electrode drive circuit 43 is controlled by a control signal generated by the control signal generation circuit 45, and the scan pulse generation circuit 52 is further controlled by image data. In FIG. Details of the signal path of the signal are omitted.
  • Scan pulse generation circuit 52 includes switching elements QH1 to QHn and switching elements QL1 to QLn for applying a scan pulse voltage to each of n scan electrodes SC1 to SCn.
  • Switching elements QH1 to QHn and switching elements QL1 to QLn are integrated into a plurality of ICs for each of a plurality of outputs. This IC is a scanning IC.
  • the switching element Q5 in the address period, the switching element Q5 is turned on to make the reference potential A equal to the negative voltage Va, and the negative voltage Va is applied to the input terminal INa.
  • a voltage Vc having a voltage Va + voltage Vscn is applied to INb.
  • the switching element QHi is turned off and the switching element QLi is turned on, so that the scan electrode SCi is negatively scanned via the switching element QLi.
  • a pulse voltage Va is applied.
  • the switching element QLh is turned off and the switching element QHh is turned on, so that the switching element QHh is turned on.
  • the voltage Va + voltage Vscn is applied to the scan electrode SCh.
  • Scan pulse generation circuit 52 outputs a voltage waveform generated by initialization waveform generation circuit 51 during the initialization period, and generates a control signal so as to output a voltage waveform generated by sustain pulse generation circuit 50 during the sustain period. Controlled by circuit 45.
  • the initialization waveform generating circuit 51 includes a Miller integrating circuit 53, a Miller integrating circuit 54, a Miller integrating circuit 55, a constant current generating circuit 60, and a constant current generating circuit 61.
  • Miller integrating circuit 53 and Miller integrating circuit 55 are ramp waveform voltage generating circuits that generate rising ramp waveform voltages
  • Miller integrating circuit 54 is a ramp waveform voltage generating circuit that generates falling ramp waveform voltages.
  • 7 shows the input terminal of the constant current generation circuit 60 as the input terminal IN1, the input terminal of the Miller integration circuit 55 as the input terminal IN3, and the input terminal of the constant current generation circuit 61 as the input terminal IN2.
  • Miller integrating circuit 55 has switching element Q3, capacitor C3, and resistor R3, and at the end of the sustain period, reference potential A rises to voltage Vers with a steeper slope (eg, 10 V / ⁇ sec) than ramp voltage L1. As a result, the upward erasure ramp voltage L3 is generated.
  • Miller integrating circuit 53 has switching element Q1, capacitor C1, and resistor R1.
  • the reference potential A is gradually ramped up to the voltage Vi2 (for example, with a slope of 1.3 V / ⁇ sec) to generate the ramp voltage L1.
  • the reference potential A is increased to the voltage Vi2 with a steeper slope (eg, 2.6 V / ⁇ sec) than the ramp voltage L1, and the ramp voltage L11 is set. appear.
  • the constant current generating circuit 60 includes a transistor Q8 having a collector connected to the input terminal IN1, a resistor R8 inserted between the input terminal IN1 and the base of the transistor Q8, a cathode connected to the resistor R8, and an anode connected to the resistor R1. Is connected to the Zener diode Di8, and the resistor R10 is connected in series between the emitter of the transistor Q8 and the resistor R1. Then, a constant voltage is generated by applying a predetermined voltage (for example, 5 (V)) to the input terminal IN1. This constant current is input to Miller integrating circuit 53, and Miller integrating circuit 53 increases the potential of reference potential A during the period during which this constant current is input.
  • a predetermined voltage for example, 5 (V)
  • the constant current generation circuit 60 includes a switching element Q20 having a gate as an input terminal IN5.
  • the switching element Q20 is turned on when the control signal applied to the input terminal IN5 is “Hi” (for example, 5 (V)), and turned off when the control signal is “Lo” (for example, 0 (V)).
  • the constant current generation circuit 60 includes a resistor R11 that changes the current value of the constant current output from the constant current generation circuit 60 by the switching operation of the switching element Q20.
  • one terminal of the resistor R11 is connected to the connection point between the resistor R10 and the transistor Q8, and the other terminal is connected to the drain of the switching element Q20. Then, the source of the switching element Q20 is connected to the connection point between the resistor R11 and the resistor R1. Thereby, by turning on the switching element Q20, the resistor R10 and the resistor R11 are electrically connected in parallel. Therefore, the current value of the constant current output from constant current generating circuit 60 is greater than when switching element Q20 is off. Thereby, the gradient of the ramp waveform voltage output from Miller integrating circuit 53 can be increased.
  • Miller integrating circuit 53 uses two ramp waveform voltages having different gradients, that is, lamp voltage L1 used when displaying 2D image on panel 10, and lamp voltage used when displaying 3D image on panel 10.
  • L11 can be generated. That is, when a 2D image is displayed on the panel 10, the control signal output from the control signal generation circuit 45 and applied to the input terminal IN5 is set to “Lo” to generate the lamp voltage L1. When a 3D image is displayed on the panel 10, the control signal applied to the input terminal IN5 is set to “Hi” to generate a ramp voltage L11 having a steeper slope than the ramp voltage L1.
  • Miller integrating circuit 54 has switching element Q2, capacitor C2, and resistor R2.
  • the reference potential A is gradually lowered to the voltage Vi4 in a ramp shape (for example, with a gradient of ⁇ 2.5 V / ⁇ sec) and ramp voltage L2 (or A ramp voltage L4) is generated.
  • the reference potential A is lowered to the voltage Vi4 with a steep slope (for example, ⁇ 5.0 V / ⁇ sec) than the lamp voltage L2, and the lamp voltage L12 (or , A lamp voltage L14) is generated.
  • the constant current generating circuit 61 includes a transistor Q9 having a collector connected to the input terminal IN2, a resistor R9 inserted between the input terminal IN2 and the base of the transistor Q9, a cathode connected to the resistor R9, and an anode connected to the resistor R2. Are connected to each other, and a resistor R12 connected in series between the emitter of the transistor Q9 and the resistor R2. Then, a constant voltage is generated by applying a predetermined voltage (for example, 5 (V)) to the input terminal IN2.
  • This constant current is input to Miller integrating circuit 54, and Miller integrating circuit 54 lowers the potential of reference potential A during the period in which this constant current is input.
  • the constant current generating circuit 61 includes a switching element Q21 having a gate as an input terminal IN4.
  • the switching element Q21 is turned on when the control signal applied to the input terminal IN4 is “Hi” (for example, 5 (V)), and turned off when the control signal is “Lo” (for example, 0 (V)).
  • the constant current generation circuit 61 includes a resistor R13 that changes the current value of the constant current output from the constant current generation circuit 61 by the switching operation of the switching element Q21.
  • one terminal of the resistor R13 is connected to the connection point between the resistor R12 and the transistor Q9, and the other terminal is connected to the drain of the switching element Q21. Then, the source of the switching element Q21 is connected to the connection point between the resistor R12 and the resistor R2. Thereby, the resistor R12 and the resistor R13 are electrically connected in parallel by turning on the switching element Q21. Therefore, the current value of the constant current output from constant current generating circuit 61 is larger than when switching element Q21 is off. Thereby, the gradient of the ramp waveform voltage output from Miller integrating circuit 54 can be increased.
  • Miller integrating circuit 54 uses two ramp waveform voltages having different gradients, that is, lamp voltage L2 used when displaying a 2D image on panel 10, and lamp voltage used when displaying a 3D image on panel 10.
  • L12 can be generated. That is, when a 2D image is displayed on the panel 10, the control signal output from the control signal generation circuit 45 and applied to the input terminal IN4 is set to “Lo” to generate the lamp voltage L2. When a 3D image is displayed on the panel 10, the same control signal applied to the input terminal IN4 is set to “Hi” to generate a ramp voltage L12 having a steeper slope than the ramp voltage L2.
  • a control signal for controlling each circuit is supplied from the control signal generation circuit 45.
  • the all-cell initialization operation when driving panel 10 based on the 3D image signal in the all-cell initialization operation when driving panel 10 based on the 3D image signal, the all-cell initialization operation when driving panel 10 based on the 2D image signal.
  • a ramp waveform voltage having a steeper slope than the time is generated.
  • the time required for the all-cell initialization operation when driving the panel 10 based on the 3D image signal is made shorter than the time required for the all-cell initialization operation when driving the panel 10 based on the 2D image signal.
  • the shutter glasses 70 are controlled so that the right-eye shutter 72R and the left-eye shutter 72L are both closed during the all-cell initialization period of the right-eye field and the all-cell initialization period of the left-eye field.
  • the configuration in which the gradient of the ramp voltage L11 is twice the gradient of the ramp voltage L1 has been described.
  • the gradient of the lamp voltage L11 is set to be larger than the gradient of the lamp voltage L1 and not more than 4.0 V / ⁇ sec. This is because if the slope is made steeper than this upper limit value, strong discharge occurs during the initialization operation, and the initialization operation may become excessive and the address operation may become unstable.
  • the present invention is not limited to this value.
  • the gradient of the ramp voltage L12 is twice the ramp voltage L2 (or ⁇ 5 V / ⁇ sec). )
  • the gradient of the lamp voltage L12 is set to be larger than the gradient of the ramp voltage L2 and not more than twice the gradient of the ramp voltage L2.
  • the downward ramp waveform voltage during the all-cell initialization operation has a function of adjusting wall charges and priming particles in the discharge cell. This is because if the gradient of the ramp voltage L12 is made steeper than the upper limit value, their functions become excessive and the writing operation may become unstable.
  • the present invention is not limited to these numerical values. These numerical values are desirably set optimally according to the characteristics of the panel 10 and the specifications of the plasma display device 40.
  • the ramp voltage L11 is steeper than the ramp voltage L1
  • the ramp voltage L12 is steeper than the ramp voltage L2, thereby performing the all-cell initialization operation during 3D driving.
  • the present invention is not limited to this configuration.
  • the discharge due to the rising ramp waveform voltage has a function of generating wall charges and priming particles in the discharge cell. Therefore, depending on the characteristics of the panel 10, the specifications of the plasma display device 40, etc., a strong discharge occurs due to a steep slope of the rising ramp waveform voltage, excessive wall charges and priming particles are generated, and the subsequent write operation May become unstable. Therefore, in order to properly generate wall charges and priming particles and to stabilize the subsequent addressing operation, the slope of the ramp voltage L11 is made equal to the slope of the ramp voltage L1, and only the slope of the ramp voltage L12 is made the slope of the ramp voltage L2. It may be configured to be steeper than that.
  • the control signal applied to the input terminal IN5 is set to “Lo” so that the gradient of the ramp voltage L11 is equal to the gradient of the ramp voltage L1, and the input terminal IN4.
  • the control signal applied to is set to “Hi”, and the gradient of the ramp voltage L12 is made steeper than the gradient of the ramp voltage L2, and the all-cell initialization operation at the time of 3D driving is performed.
  • the discharge due to the downward ramp waveform voltage has a function of adjusting wall charges and priming particles generated in the discharge cell due to the discharge due to the upward ramp waveform voltage. Therefore, depending on the characteristics of the panel 10, the specifications of the plasma display device 40, etc., a strong discharge occurs due to the steep slope of the downward ramp waveform voltage, and the function of adjusting wall charges and priming particles becomes excessive. Subsequent write operations may become unstable. Therefore, in order to make the function of adjusting the wall charges and priming particles appropriate and stabilize the subsequent addressing operation, the gradient of the ramp voltage L12 is made equal to the gradient of the ramp voltage L2, and only the gradient of the ramp voltage L11 is changed to the ramp voltage L1. It may be configured to be steeper than the gradient of.
  • the control signal applied to the input terminal IN4 is set to “Lo” so that the gradient of the ramp voltage L12 is equal to the gradient of the ramp voltage L2, and the input terminal IN5.
  • the control signal applied to is set to “Hi”, and the gradient of the ramp voltage L11 is made steeper than the gradient of the ramp voltage L1, thereby performing the all-cell initialization operation during 3D driving.
  • the length of the all-cell initialization period at the time of 3D driving is longer than that in the configuration shown in the first embodiment. Therefore, when the right-eye shutter 72R (or the left-eye shutter 72L) is opened, the afterglow that leaks from the previous field to the current field is attenuated by that amount, so that the effect of reducing crosstalk can be enhanced. .
  • the drive voltage waveforms shown in FIGS. 4, 5, and 6 are merely examples in the embodiment of the present invention, and the present invention is not limited to these drive voltage waveforms.
  • the circuit configuration shown in FIG. 7 is only an example in the embodiment of the present invention, and the present invention is not limited to this circuit configuration.
  • FIG. 5 shows an example in which a falling ramp waveform voltage is generated and applied to scan electrode SC1 through scan electrode SCn after the end of subfield SF5 and before the start of subfield SF1. This voltage does not have to be generated.
  • scan electrode SC1 through scan electrode SCn, sustain electrode SU1 through sustain electrode SUn, and data electrode D1 through data electrode Dm are all set to 0 (V).
  • maintain may be sufficient.
  • one field is configured with eight subfields during 2D driving, and one field is configured with five subfields during 3D driving.
  • the number of subfields constituting one field is not limited to the above number. For example, by increasing the number of subfields, the number of gradations that can be displayed on the panel 10 can be further increased.
  • the luminance weight of the subfield is set to a power of “2”.
  • the luminance weight of each subfield of subfield SF1 to subfield SF8 is set to (1, 2) during 2D driving. 4, 8, 16, 32, 64, 128), and in 3D driving, the luminance weight of each subfield of subfield SF1 to subfield SF5 is set to (16, 8, 4, 2, 1).
  • the luminance weight set in each subfield is not limited to the above numerical values.
  • the luminance weight of each subfield of subfield SF1 to subfield SF5 is set to (12, 7, 3, 2, 1), etc., so that the combination of subfields for determining gradation is made redundant.
  • the number of subfields constituting one field, the luminance weight of each subfield, and the like may be appropriately set according to the characteristics of the panel 10, the specifications of the plasma display device 40, and the like.
  • each circuit block shown in the embodiment of the present invention may be configured as an electric circuit that performs each operation shown in the embodiment, or a microcomputer that is programmed to perform the same operation. May be used.
  • the specific numerical values shown in the embodiment of the present invention are set based on the characteristics of the panel 10 having a screen size of 50 inches and the number of display electrode pairs 24 of 1024. It is just an example. The present invention is not limited to these numerical values, and each numerical value is desirably set optimally in accordance with the characteristics of the panel and the specifications of the plasma display device. Each of these numerical values is allowed to vary within a range where the above-described effect can be obtained. Also, the number of subfields constituting one field, the luminance weight of each subfield, etc. are not limited to the values shown in the embodiment of the present invention, and the subfield configuration is based on the image signal or the like. It may be configured to switch.
  • the plasma display device that can be used as a 3D image display device, it is possible to realize a 3D image with good contrast while reducing the time required to drive the panel when displaying a 3D image. It is useful as a display device, a plasma display system, a panel driving method, and a control method for shutter glasses for plasma display devices.
  • SYMBOLS 10 Panel 21 Front substrate 22 Scan electrode 23 Sustain electrode 24 Display electrode pair 25,33 Dielectric layer 26 Protective layer 31 Back substrate 32 Data electrode 34 Partition 35 Phosphor layer 40 Plasma display device 41 Image signal processing circuit 42 Data electrode drive circuit 43 Scan electrode drive circuit 44 Sustain electrode drive circuit 45 Control signal generation circuit 46 Timing signal output unit 50 Sustain pulse generation circuit 51 Initialization waveform generation circuit 52 Scan pulse generation circuit 53, 54, 55 Miller integration circuit 60, 61 Constant current generation Circuit 70 Shutter glasses 72R Shutter for right eye 72L Shutter for left eye Q1, Q2, Q3, Q4, Q5, Q6, Q20, Q21, QH1 to QHn, QL1 to QLn Switching element C1, C2, C3, C31 Capacitor Di31 Die Over de DI8, DI9 zener diode R1, R2, R3, R8, R9, R10, R11, R12, R13 resistor Q8, Q9 transistors L1, L2, L4, L11, L12, L14 ramp voltage L3

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

　プラズマディスプレイパネルに３Ｄ画像を表示する際の駆動時間を短縮しつつ良好なコントラストを実現する。そのために、初期化期間に上り傾斜波形電圧と下り傾斜波形電圧を走査電極に印加する全セル初期化サブフィールドを１フィールドの先頭サブフィールドにするとともに、右目用フィールドと左目用フィールドとを交互に繰り返す３Ｄ駆動と２Ｄ駆動とのいずれかでプラズマディスプレイパネルを駆動し、３Ｄ駆動時における全セル初期化期間の上り傾斜波形電圧および下り傾斜波形電圧の少なくとも一方を２Ｄ駆動時における全セル初期化期間の同傾斜波形電圧よりも急峻な勾配で発生し、右目用フィールドを表示するときにオンとなる右目用タイミング信号および左目用フィールドを表示するときにオンとなる左目用タイミング信号が３Ｄ駆動時の全セル初期化期間はともにオフとなるようにシャッタ開閉用タイミング信号を発生する。

Description

プラズマディスプレイ装置、プラズマディスプレイシステム、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置用シャッタ眼鏡の制御方法
　本発明は、プラズマディスプレイパネルに交互に表示される右目用画像と左目用画像とからなる立体画像をシャッタ眼鏡を用いて立体視することができるプラズマディスプレイ装置、プラズマディスプレイシステム、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置用シャッタ眼鏡の制御方法に関する。
　プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。前面基板は、１対の走査電極と維持電極とからなる表示電極対が前面側のガラス基板上に互いに平行に複数対形成されている。そして、それら表示電極対を覆うように誘電体層および保護層が形成されている。
　背面基板は、背面側のガラス基板上に複数の平行なデータ電極が形成され、それらデータ電極を覆うように誘電体層が形成され、さらにその上にデータ電極と平行に複数の隔壁が形成されている。そして、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。
　そして、表示電極対とデータ電極とが立体交差するように、前面基板と背面基板とを対向配置して密封する。密封された内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスを封入し、表示電極対とデータ電極とが対向する部分に放電セルを形成する。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生し、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光してカラーの画像表示を行う。
　パネルを駆動する方法としては一般にサブフィールド法が用いられている。サブフィールド法では、１フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルを発光または非発光にすることにより階調表示を行う。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
　初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生する初期化動作を行う。これにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を形成するとともに、書込み放電を安定して発生するためのプライミング粒子（放電を発生させるための励起粒子）を発生する。
　書込み期間では、走査電極に走査パルスを順次印加するとともに、データ電極には表示すべき画像信号にもとづき選択的に書込みパルスを印加する。これにより、発光を行うべき放電セルの走査電極とデータ電極との間に書込み放電を発生し、その放電セル内に壁電荷を形成する（以下、これらの動作を総称して「書込み」とも記す）。
　維持期間では、サブフィールド毎に定められた輝度重みにもとづく数の維持パルスを走査電極と維持電極とからなる表示電極対に交互に印加する。これにより、書込み放電を発生した放電セルで維持放電を発生し、その放電セルの蛍光体層を発光させる（以下、放電セルを維持放電により発光させることを「点灯」、発光させないことを「非点灯」とも記す）。これにより、各放電セルを、輝度重みに応じた輝度で発光させる。このようにして、パネルの各放電セルを画像信号の階調値に応じた輝度で発光させて、パネルの画像表示領域に画像を表示する。
　パネルにおける画像表示品質を高める上で重要な要因の１つにコントラストの向上がある。そして、サブフィールド法の１つとして、階調表示に関係しない発光を極力減らしコントラスト比を向上させる駆動方法が開示されている。
　この駆動方法では、１フィールドを構成する複数のサブフィールドのうち、１つのサブフィールドの初期化期間では全ての放電セルに初期化放電を発生する初期化動作を行う。また、他のサブフィールドの初期化期間では直前のサブフィールドの維持期間で維持放電を発生した放電セルに対して選択的に初期化放電を発生する初期化動作を行う。
　維持放電を発生しない黒を表示する領域の輝度（以下、「黒輝度」と略記する）は画像の表示に関係のない発光、例えば、初期化放電によって生じる発光等によって変化する。そして、上述の駆動方法では、黒を表示する領域における発光は全ての放電セルに初期化動作を行うときの微弱発光だけとなる。これにより、黒輝度を低減してコントラストの高い画像を表示することが可能になる（例えば、特許文献１参照）。
　また、徐々に電圧が増加する緩やかな傾斜部分を持つ立ち上がり部と、徐々に電圧が減少する緩やかな傾斜部分を持つ立ち下がり部とを有する初期化波形を放電セルに印加する初期化期間を設け、かつ、１フィールドの任意の初期化期間の直前に、画像表示領域にある全ての放電セルを対象として維持電極と走査電極の間に微弱放電を発生する期間を設けることで、黒輝度を下げて黒の視認性を向上する技術が開示されている（例えば、特許文献２参照）。
　立体視が可能な３次元（３　Ｄｉｍｅｎｓｉｏｎ：以下「３Ｄ」と記す）画像（以下、「３Ｄ画像」と記す）をパネルに表示し、３Ｄ画像表示装置としてプラズマディスプレイ装置を用いることが検討されている。
　１枚の３Ｄ画像は、１枚の右目用画像と１枚の左目用画像とで構成されている。そして、このプラズマディスプレイ装置では、３Ｄ画像をパネルに表示する際には、右目用画像と左目用画像とをパネルに交互に表示する。そして、使用者は、右目用画像を表示するフィールドと左目用画像を表示するフィールドとのそれぞれに同期して左右のシャッタが交互に開閉するシャッタ眼鏡と呼ばれる特殊な眼鏡を用いて、パネルに表示されている３Ｄ画像を観賞する（例えば、特許文献３参照）。
　シャッタ眼鏡は、右目用のシャッタと左目用のシャッタとを備え、パネルに右目用画像が表示されている期間は右目用のシャッタを開く（可視光を透過する状態のこと）とともに左目用のシャッタを閉じ（可視光を遮断する状態のこと）、左目用画像が表示されている期間は左目用のシャッタを開くとともに右目用のシャッタを閉じる。これにより、使用者は、右目用画像を右目だけで観測し、左目用画像を左目だけで観測することができ、パネルに表示される３Ｄ画像を立体視することができる。
　１枚の３Ｄ画像は、１枚の右目用画像と１枚の左目用画像とで構成される。そのため、３Ｄ画像を表示する際は、単位時間（例えば、１秒間）にパネルに表示される画像の半分が右目用画像となり、残りの半分が左目用画像となる。したがって、１秒間にパネルに表示される３Ｄ画像の数は、フィールド周波数（１秒間に表示されるフィールドの数）の半分となる。そして、単位時間にパネルに表示される画像の数が少なくなると、フリッカと呼ばれる画像のちらつきが見えやすくなる。
　３Ｄ画像でない画像、すなわち、右目用、左目用の区別がない通常画像（以下、「２Ｄ画像」と記す）をパネルに表示する際は、例えば、フィールド周波数が６０Ｈｚであれば、１秒間に６０枚の画像がパネルに表示される。したがって、単位時間にパネルに表示される３Ｄ画像の数を２Ｄ画像と同じ（例えば、６０枚／秒）にするためには、３Ｄ画像のフィールド周波数を２Ｄ画像の２倍（例えば、１２０Ｈｚ）に設定する必要がある。
　しかし、フィールド周波数を上げると、１フィールドの時間的な長さは短縮される。例えば、フィールド周波数を６０Ｈｚから１２０Ｈｚにすると、１フィールドの時間的な長さは１６．７ｍｓｅｃから８．３ｍｓｅｃになる。そのため、３Ｄ画像を表示する際にパネルの駆動に要する時間を短縮することが望まれている。
特開２０００－２４２２２４号公報 特開２００４－３７８８３号公報 特開２０００－１１２４２８号公報
　本発明は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルと、初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１フィールドを構成し、初期化期間において上昇する上り傾斜波形電圧および下降する下り傾斜波形電圧を走査電極に印加する全セル初期化期間を有する全セル初期化サブフィールドを１フィールドの先頭サブフィールドにするとともに、右目用画像信号および左目用画像信号を有する３Ｄ画像信号にもとづき右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを交互に繰り返してパネルに３Ｄ画像を表示する３Ｄ駆動と、２Ｄ画像信号にもとづきパネルに２Ｄ画像を表示する２Ｄ駆動とのいずれかでパネルを駆動する駆動回路と、入力信号にもとづき２Ｄ画像信号および３Ｄ画像信号のいずれが入力されているのかを判別し、その判別結果にもとづき２Ｄ画像または３Ｄ画像をパネルに表示するために駆動回路を制御する制御信号と、パネルに３Ｄ画像の右目用フィールドを表示するときにオンとなり左目用フィールドを表示するときにオフとなる右目用タイミング信号と、３Ｄ画像の左目用フィールドを表示するときにオンとなり右目用フィールドを表示するときにオフとなる左目用タイミング信号とからなるシャッタ開閉用タイミング信号とを発生する制御信号発生回路と、を備えたプラズマディスプレイ装置であって、駆動回路は、３Ｄ駆動時における全セル初期化期間の上り傾斜波形電圧の傾斜を、２Ｄ駆動時における全セル初期化期間の上り傾斜波形電圧の傾斜よりも急峻な勾配で発生し、制御信号発生回路は、３Ｄ駆動時における全セル初期化期間には右目用タイミング信号および左目用タイミング信号がともにオフになるシャッタ開閉用タイミング信号を発生することを特徴とする。
　これにより、３Ｄ画像表示装置として使用可能なプラズマディスプレイ装置において、３Ｄ画像を表示する際のパネルの駆動に要する時間を、２Ｄ画像を表示する際のパネルの駆動に要する時間と比較して短縮しつつ、良好なコントラストの３Ｄ画像を実現することができる。
　また、本発明は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルと、初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１フィールドを構成し、初期化期間において上昇する上り傾斜波形電圧および下降する下り傾斜波形電圧を走査電極に印加する全セル初期化期間を有する全セル初期化サブフィールドを１フィールドの先頭サブフィールドにするとともに、右目用画像信号および左目用画像信号を有する３Ｄ画像信号にもとづき右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを交互に繰り返してパネルに３Ｄ画像を表示する３Ｄ駆動と、２Ｄ画像信号にもとづきパネルに２Ｄ画像を表示する２Ｄ駆動とのいずれかでパネルを駆動する駆動回路と、入力信号にもとづき２Ｄ画像信号および３Ｄ画像信号のいずれが入力されているのかを判別し、その判別結果にもとづき２Ｄ画像または３Ｄ画像をパネルに表示するために駆動回路を制御する制御信号と、パネルに３Ｄ画像の右目用フィールドを表示するときにオンとなり左目用フィールドを表示するときにオフとなる右目用タイミング信号と、３Ｄ画像の左目用フィールドを表示するときにオンとなり右目用フィールドを表示するときにオフとなる左目用タイミング信号とからなるシャッタ開閉用タイミング信号とを発生する制御信号発生回路と、を備えたプラズマディスプレイ装置であって、駆動回路は、３Ｄ駆動時における全セル初期化期間の下り傾斜波形電圧の傾斜を、２Ｄ駆動時における全セル初期化期間の下り傾斜波形電圧の傾斜よりも急峻な勾配で発生し、制御信号発生回路は、３Ｄ駆動時における全セル初期化期間には右目用タイミング信号および左目用タイミング信号がともにオフになるシャッタ開閉用タイミング信号を発生することを特徴とする。
　これにより、３Ｄ画像表示装置として使用可能なプラズマディスプレイ装置において、３Ｄ画像を表示する際のパネルの駆動に要する時間を、２Ｄ画像を表示する際のパネルの駆動に要する時間と比較して短縮しつつ、良好なコントラストの３Ｄ画像を実現することができる。
　また、本発明は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルと、初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１フィールドを構成し、初期化期間において上昇する上り傾斜波形電圧および下降する下り傾斜波形電圧を走査電極に印加する全セル初期化期間を有する全セル初期化サブフィールドを１フィールドの先頭サブフィールドにするとともに、右目用画像信号および左目用画像信号を有する３Ｄ画像信号にもとづき右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを交互に繰り返してパネルに３Ｄ画像を表示する３Ｄ駆動と、２Ｄ画像信号にもとづきパネルに２Ｄ画像を表示する２Ｄ駆動とのいずれかでパネルを駆動する駆動回路と、入力信号にもとづき２Ｄ画像信号および３Ｄ画像信号のいずれが入力されているのかを判別し、その判別結果にもとづき２Ｄ画像または３Ｄ画像をパネルに表示するために駆動回路を制御する制御信号と、パネルに３Ｄ画像の右目用フィールドを表示するときにオンとなり左目用フィールドを表示するときにオフとなる右目用タイミング信号と、３Ｄ画像の左目用フィールドを表示するときにオンとなり右目用フィールドを表示するときにオフとなる左目用タイミング信号とからなるシャッタ開閉用タイミング信号とを発生する制御信号発生回路と、を備えたプラズマディスプレイ装置であって、駆動回路は、３Ｄ駆動時における全セル初期化期間の上り傾斜波形電圧の傾斜を、２Ｄ駆動時における全セル初期化期間の上り傾斜波形電圧の傾斜よりも急峻な勾配で発生し、３Ｄ駆動時における全セル初期化期間の下り傾斜波形電圧の傾斜を、２Ｄ駆動時における全セル初期化期間の下り傾斜波形電圧の傾斜よりも急峻な勾配で発生し、制御信号発生回路は、３Ｄ駆動時における全セル初期化期間には右目用タイミング信号および左目用タイミング信号がともにオフになるシャッタ開閉用タイミング信号を発生することを特徴とする。
　これにより、３Ｄ画像表示装置として使用可能なプラズマディスプレイ装置において、３Ｄ画像を表示する際のパネルの駆動に要する時間を、２Ｄ画像を表示する際のパネルの駆動に要する時間と比較して短縮しつつ、良好なコントラストの３Ｄ画像を実現することができる。
　また、本発明は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルと、初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１フィールドを構成し、初期化期間において上昇する上り傾斜波形電圧および下降する下り傾斜波形電圧を走査電極に印加する全セル初期化期間を有する全セル初期化サブフィールドを１フィールドの先頭サブフィールドにするとともに、右目用画像信号および左目用画像信号を有する３Ｄ画像信号にもとづき右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを交互に繰り返してパネルに３Ｄ画像を表示する３Ｄ駆動と、２Ｄ画像信号にもとづきパネルに２Ｄ画像を表示する２Ｄ駆動とのいずれかでパネルを駆動する駆動回路と、入力信号にもとづき２Ｄ画像信号および３Ｄ画像信号のいずれが入力されているのかを判別し、その判別結果にもとづき２Ｄ画像または３Ｄ画像をパネルに表示するために駆動回路を制御する制御信号と、パネルに３Ｄ画像の右目用フィールドを表示するときにオンとなり左目用フィールドを表示するときにオフとなる右目用タイミング信号と、３Ｄ画像の左目用フィールドを表示するときにオンとなり右目用フィールドを表示するときにオフとなる左目用タイミング信号とからなるシャッタ開閉用タイミング信号とを発生する制御信号発生回路と、を有するプラズマディスプレイ装置、および、それぞれ独立にシャッタの開閉が可能な右目用シャッタおよび左目用シャッタを有し、制御信号発生回路で発生したシャッタ開閉用タイミング信号でシャッタの開閉が制御されるシャッタ眼鏡を備えたプラズマディスプレイシステムであって、駆動回路は、３Ｄ駆動時における全セル初期化期間の上り傾斜波形電圧および下り傾斜波形電圧の少なくとも一方を、２Ｄ駆動時における全セル初期化期間の同傾斜波形電圧よりも急峻な勾配で発生し、制御信号発生回路は、３Ｄ駆動時における全セル初期化期間に右目用シャッタおよび左目用シャッタがともに閉じた状態となるシャッタ開閉用タイミング信号を発生することを特徴とする。
　これにより、３Ｄ画像表示装置として使用可能なプラズマディスプレイ装置を備えたプラズマディスプレイシステムにおいて、３Ｄ画像を表示する際のパネルの駆動に要する時間を、２Ｄ画像を表示する際のパネルの駆動に要する時間と比較して短縮しつつ、良好なコントラストの３Ｄ画像を実現することができる。
　また、本発明は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルの駆動方法であって、初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１フィールドを構成し、初期化期間において上昇する上り傾斜波形電圧および下降する下り傾斜波形電圧を走査電極に印加する全セル初期化期間を有する全セル初期化サブフィールドを１フィールドの先頭サブフィールドにするとともに、右目用画像信号および左目用画像信号を有する３Ｄ画像信号にもとづき右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを交互に繰り返してパネルに３Ｄ画像を表示する３Ｄ駆動と、２Ｄ画像信号にもとづきパネルに２Ｄ画像を表示する２Ｄ駆動とのいずれかでパネルを駆動し、３Ｄ駆動時における全セル初期化期間の上り傾斜波形電圧および下り傾斜波形電圧の少なくとも一方を、２Ｄ駆動時における全セル初期化期間の同傾斜波形電圧よりも急峻な勾配で発生することを特徴とする。
　この方法により、３Ｄ画像を表示する際のパネルの駆動に要する時間を、２Ｄ画像を表示する際のパネルの駆動に要する時間と比較して短縮しつつ、良好なコントラストの３Ｄ画像を実現することができる。
　また、本発明は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルと、初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１フィールドを構成し、初期化期間において上昇する上り傾斜波形電圧および下降する下り傾斜波形電圧を走査電極に印加する全セル初期化期間を有する全セル初期化サブフィールドを１フィールドの先頭サブフィールドにするとともに、右目用画像信号および左目用画像信号を有する３Ｄ画像信号にもとづき右目用画像信号を表示する右目用フィールドと左目用画像信号を表示する左目用フィールドとを交互に繰り返してパネルに３Ｄ画像を表示する３Ｄ駆動と、２Ｄ画像信号にもとづきパネルに２Ｄ画像を表示する２Ｄ駆動とのいずれかでパネルを駆動する駆動回路と、入力信号にもとづき２Ｄ画像信号および３Ｄ画像信号のいずれが入力されているのかを判別し、その判別結果にもとづき２Ｄ画像または３Ｄ画像をパネルに表示するために駆動回路を制御する制御信号と、パネルに３Ｄ画像の右目用フィールドを表示するときにオンとなり左目用フィールドを表示するときにオフとなる右目用タイミング信号と、３Ｄ画像の左目用フィールドを表示するときにオンとなり右目用フィールドを表示するときにオフとなる左目用タイミング信号とからなるシャッタ開閉用タイミング信号とを発生する制御信号発生回路と、を備え、駆動回路が、３Ｄ駆動時における全セル初期化期間の上り傾斜波形電圧および下り傾斜波形電圧の少なくとも一方を、２Ｄ駆動時における全セル初期化期間の同傾斜波形電圧よりも急峻な勾配で発生するプラズマディスプレイ装置に表示される画像の観賞に用いられ、それぞれ独立にシャッタの開閉が可能な右目用シャッタおよび左目用シャッタを有するシャッタ眼鏡の制御方法であって、３Ｄ駆動時における全セル初期化期間は右目用シャッタおよび左目用シャッタがともに閉じた状態になるようにシャッタ眼鏡を制御することを特徴とする。
　これにより、３Ｄ画像表示装置として使用可能であり、３Ｄ画像を表示する際のパネルの駆動に要する時間を、２Ｄ画像を表示する際のパネルの駆動に要する時間と比較して短縮したプラズマディスプレイ装置を、この制御方法で制御されるシャッタ眼鏡を用いて観賞することで、パネルに表示される３Ｄ画像を、黒輝度を低減してコントラストを高めた、画像表示品質の高い画像として観賞することができる。
図１は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネルの構造を示す分解斜視図である。 図２は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネルの電極配列図である。 図３は、本発明の実施の形態１におけるプラズマディスプレイ装置の回路ブロックおよびプラズマディスプレイシステムの概要を概略的に示す図である。 図４は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形を概略的に示す図である。 図５は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形およびシャッタ眼鏡の開閉動作を概略的に示す波形図である。 図６は、本発明の実施の形態１におけるプラズマディスプレイ装置に３Ｄ画像を表示する際のサブフィールド構成と右目用シャッタおよび左目用シャッタの開閉状態を概略的に示す図である。 図７は、本発明の実施の形態１におけるプラズマディスプレイ装置の走査電極駆動回路の一構成例を概略的に示す回路図である。
　以下、本発明の実施の形態におけるプラズマディスプレイ装置およびプラズマディスプレイシステムについて、図面を用いて説明する。
　（実施の形態１）
　図１は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネル１０の構造を示す分解斜視図である。ガラス製の前面基板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして、走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。
　この保護層２６は、放電セルにおける放電開始電圧を下げるために、パネルの材料として使用実績があり、ネオン（Ｎｅ）およびキセノン（Ｘｅ）ガスを封入した場合に２次電子放出係数が大きく耐久性に優れた酸化マグネシウム（ＭｇＯ）を主成分とする材料で形成されている。
　背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。
　これら前面基板２１と背面基板３１とを、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置する。そして、その外周部をガラスフリット等の封着材によって封着する。そして、その内部の放電空間には、例えばネオンとキセノンの混合ガスを放電ガスとして封入する。
　放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。
　そして、これらの放電セルで放電を発生し、放電セルの蛍光体層３５を発光（放電セルを点灯）することにより、パネル１０にカラーの画像を表示する。
　なお、パネル１０においては、表示電極対２４が延伸する方向に配列された連続する３つの放電セル、すなわち、赤色（Ｒ）に発光する放電セルと、緑色（Ｇ）に発光する放電セルと、青色（Ｂ）に発光する放電セルの３つの放電セルで１つの画素が構成される。
　なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
　図２は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネル１０の電極配列図である。パネル１０には、水平方向（行方向）に延長されたｎ本の走査電極ＳＣ１～走査電極ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１～維持電極ＳＵｎ（図１の維持電極２３）が配列され、垂直方向（列方向）に延長されたｍ本のデータ電極Ｄ１～データ電極Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１～ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１～ｍ）とが交差した部分に放電セルが形成される。すなわち、１対の表示電極対２４上には、ｍ個の放電セルが形成され、ｍ／３個の画素が形成される。そして、放電セルは放電空間内にｍ×ｎ個形成され、ｍ×ｎ個の放電セルが形成された領域がパネル１０の画像表示領域となる。例えば、画素数が１９２０×１０８０個のパネルでは、ｍ＝１９２０×３となり、ｎ＝１０８０となる。
　図３は、本発明の実施の形態１におけるプラズマディスプレイ装置４０の回路ブロックおよびプラズマディスプレイシステムの概要を概略的に示す図である。本実施の形態に示すプラズマディスプレイシステムは、プラズマディスプレイ装置４０とシャッタ眼鏡７０とを構成要素に含む。
　プラズマディスプレイ装置４０は、走査電極２２と維持電極２３とデータ電極３２とを有する放電セルを複数配列したパネル１０と、パネル１０を駆動する駆動回路とを備えている。駆動回路は、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、制御信号発生回路４５、および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
　駆動回路は、３Ｄ画像信号にもとづき右目用フィールドと左目用フィールドとを交互に繰り返してパネル１０に３Ｄ画像を表示する３Ｄ駆動と、右目用、左目用の区別がない２Ｄ画像信号にもとづきパネル１０に２Ｄ画像を表示する２Ｄ駆動とのいずれかでパネル１０を駆動する。また、プラズマディスプレイ装置４０は、使用者が使用するシャッタ眼鏡７０のシャッタの開閉を制御するシャッタ開閉用タイミング信号をシャッタ眼鏡７０に出力するタイミング信号出力部４６を備えている。シャッタ眼鏡７０は、３Ｄ画像をパネル１０に表示するときに使用者が使用するものであり、使用者はシャッタ眼鏡７０を通して３Ｄ画像を観賞することで３Ｄ画像を立体視することができる。
　画像信号処理回路４１は、２Ｄ画像信号または３Ｄ画像信号が入力され、入力された画像信号にもとづき、各放電セルに階調値を割り当てる。そして、その階調値を、サブフィールド毎の発光・非発光を示す画像データ（発光・非発光をデジタル信号の「１」、「０」に対応させたデータのこと）に変換する。すなわち、画像信号処理回路４１は、１フィールド毎の画像信号をサブフィールド毎の発光・非発光を示す画像データに変換する。
　例えば、入力された画像信号がＲ信号、Ｇ信号、Ｂ信号を含むときには、そのＲ信号、Ｇ信号、Ｂ信号にもとづき、各放電セルにＲ、Ｇ、Ｂの各階調値を割り当てる。あるいは、入力された画像信号が輝度信号（Ｙ信号）および彩度信号（Ｃ信号、またはＲ－Ｙ信号およびＢ－Ｙ信号、またはｕ信号およびｖ信号等）を含むときには、その輝度信号および彩度信号にもとづきＲ信号、Ｇ信号、Ｂ信号を算出し、その後、各放電セルにＲ、Ｇ、Ｂの各階調値（１フィールドで表現される階調値）を割り当てる。そして、各放電セルに割り当てたＲ、Ｇ、Ｂの階調値を、サブフィールド毎の発光・非発光を示す画像データに変換する。
　また、入力される画像信号が、右目用画像信号と左目用画像信号とを有する立体視用の３Ｄ画像信号であり、その３Ｄ画像信号をパネル１０に表示する際には、右目用画像信号と左目用画像信号とがフィールド毎に交互に画像信号処理回路４１に入力される。したがって、画像データ変換回路４９は、右目用画像信号を右目用画像データに変換し、左目用画像信号を左目用画像データに変換する。
　制御信号発生回路４５は、入力信号にもとづき２Ｄ画像信号および３Ｄ画像信号のいずれがプラズマディスプレイ装置４０に入力されているのかを判別する。そして、その判別結果にもとづき、２Ｄ画像または３Ｄ画像をパネル１０に表示するために、各駆動回路を制御する制御信号を発生する。
　具体的には、制御信号発生回路４５は、入力信号のうちの水平同期信号および垂直同期信号の周波数からプラズマディスプレイ装置４０への入力信号が３Ｄ画像信号なのか２Ｄ画像信号なのかを判断する。例えば、水平同期信号が３３．７５ｋＨｚ、垂直同期信号が６０Ｈｚであれば入力信号を２Ｄ画像信号と判断し、水平同期信号が６７．５ｋＨｚ、垂直同期信号が１２０Ｈｚであれば入力信号を３Ｄ画像信号と判断する。そして、水平同期信号および垂直同期信号にもとづき、各回路ブロックの動作を制御する各種の制御信号を発生する。そして、発生した制御信号をそれぞれの回路ブロック（データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、および画像信号処理回路４１等）へ供給する。
　また、制御信号発生回路４５は、３Ｄ画像をパネル１０に表示する際に、シャッタ眼鏡７０のシャッタの開閉を制御するシャッタ開閉用タイミング信号をタイミング信号出力部４６に出力する。なお、制御信号発生回路４５は、シャッタ眼鏡７０のシャッタを開く（可視光を透過する状態にする）ときにはシャッタ開閉用タイミング信号をオン（「１」）にし、シャッタ眼鏡７０のシャッタを閉じる（可視光を遮断する状態にする）ときにはシャッタ開閉用タイミング信号をオフ（「０」）にする。
　また、シャッタ開閉用タイミング信号は、パネル１０に３Ｄ画像の右目用画像信号にもとづく右目用フィールドを表示するときにオンとなり、左目用画像信号にもとづく左目用フィールドを表示するときにオフとなる右目用タイミング信号（右目シャッタ開閉用タイミング信号）と、３Ｄ画像の左目用画像信号にもとづく左目用フィールドを表示するときにオンとなり、右目用画像信号にもとづく右目用フィールドを表示するときにオフとなる左目用タイミング信号（左目シャッタ開閉用タイミング信号）とからなる。
　なお、本実施の形態において、水平同期信号および垂直同期信号の周波数は、何ら上述した数値に限定されるものではない。また、入力信号に２Ｄ画像信号と３Ｄ画像信号とを判別するための判別信号が付加されているときには、制御信号発生回路４５は、その判別信号にもとづき、２Ｄ画像信号および３Ｄ画像信号のいずれが入力されているのかを判別する構成であってもよい。
　走査電極駆動回路４３は、初期化波形発生回路、維持パルス発生回路、走査パルス発生回路（図３には示さず）を備え、制御信号発生回路４５から供給される制御信号にもとづいて駆動電圧波形を作成し、走査電極ＳＣ１～走査電極ＳＣｎのそれぞれに印加する。初期化波形発生回路は、初期化期間に、制御信号にもとづいて走査電極ＳＣ１～走査電極ＳＣｎに印加する初期化波形を発生する。維持パルス発生回路は、維持期間に、制御信号にもとづいて走査電極ＳＣ１～走査電極ＳＣｎに印加する維持パルスを発生する。走査パルス発生回路は、複数の走査電極駆動ＩＣ（走査ＩＣ）を備え、書込み期間に、制御信号にもとづいて走査電極ＳＣ１～走査電極ＳＣｎに印加する走査パルスを発生する。
　維持電極駆動回路４４は、維持パルス発生回路、および電圧Ｖｅ１、電圧Ｖｅ２を発生する回路を備え（図３には示さず）、制御信号発生回路４５から供給される制御信号にもとづいて駆動電圧波形を作成し、維持電極ＳＵ１～維持電極ＳＵｎのそれぞれに印加する。維持期間では、制御信号にもとづいて維持パルスを発生し、維持電極ＳＵ１～維持電極ＳＵｎに印加する。
　データ電極駆動回路４２は、２Ｄ画像信号にもとづく画像データ、または、３Ｄ画像信号にもとづく右目用画像データおよび左目用画像データを構成するサブフィールド毎のデータを、各データ電極Ｄ１～データ電極Ｄｍに対応する信号に変換する。そして、その信号、および制御信号発生回路４５から供給される制御信号にもとづき、各データ電極Ｄ１～データ電極Ｄｍを駆動する。書込み期間では書込みパルスを発生し、各データ電極Ｄ１～データ電極Ｄｍに印加する。
　タイミング信号出力部４６は、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の発光素子を有する。そして、シャッタ開閉用タイミング信号を、例えば赤外線の信号に変換してシャッタ眼鏡７０に供給する。
　シャッタ眼鏡７０は、タイミング信号出力部４６から出力される信号（例えば赤外線の信号）を受信する信号受信部と（図示せず）、右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌとを有する。右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌは、それぞれ独立にシャッタの開閉が可能である。そして、シャッタ眼鏡７０は、タイミング信号出力部４６から供給されるシャッタ開閉用タイミング信号にもとづいて右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌを開閉する。
　右目用シャッタ７２Ｒは、右目用タイミング信号がオンのときには開き（可視光を透過し）、オフのときには閉じる（可視光を遮断する）。左目用シャッタ７２Ｌは、左目用タイミング信号がオンのときには開き（可視光を透過し）、オフのときには閉じる（可視光を遮断する）。
　右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌは、例えば液晶を用いて構成することができる。ただし、本発明は、シャッタを構成する材料が何ら液晶に限定されるものではなく、可視光の遮断と透過とを高速に切り換えることができるものであればどのようなものであってもかまわない。
　次に、パネル１０を駆動するための駆動電圧波形とその動作の概要について説明する。
　本実施の形態におけるプラズマディスプレイ装置４０は、サブフィールド法によってパネル１０を駆動する。サブフィールド法では、１フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドに輝度重みをそれぞれ設定する。したがって、各フィールドはそれぞれ複数のサブフィールドを有する。そして、それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。
　初期化期間では、放電セルに初期化放電を発生し、続く書込み期間における書込み放電に必要な壁電荷を各電極上に形成する初期化動作を行う。
　書込み期間では、走査電極２２に走査パルスを印加するとともにデータ電極３２に選択的に書込みパルスを印加し、発光するべき放電セルに選択的に書込み放電を発生して、続く維持期間で維持放電を発生するための壁電荷をその放電セル内に形成する書込み動作を行う。
　維持期間では、それぞれのサブフィールドに設定された輝度重みに所定の比例定数を乗じた数の維持パルスを走査電極２２および維持電極２３に交互に印加し、直前の書込み期間に書込み放電を発生した放電セルで維持放電を発生し、その放電セルを発光する維持動作を行う。この比例定数が輝度倍率である。
　輝度重みとは、各サブフィールドで表示する輝度の大きさの比を表すものであり、各サブフィールドでは輝度重みに応じた数の維持パルスを維持期間に発生する。そのため、例えば、輝度重み「８」のサブフィールドは、輝度重み「１」のサブフィールドの約８倍の輝度で発光し、輝度重み「２」のサブフィールドの約４倍の輝度で発光する。
　また、例えば、輝度倍率が２倍のとき、輝度重み「２」のサブフィールドの維持期間では、走査電極２２と維持電極２３とにそれぞれ４回ずつ維持パルスを印加する。そのため、その維持期間で発生する維持パルスの数は８となる。
　こうして、画像信号に応じた組み合わせでサブフィールド毎に各放電セルの発光・非発光を制御して各サブフィールドを選択的に発光することにより、様々な階調を表示し、画像をパネル１０に表示することができる。
　また、初期化動作には、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する全セル初期化動作と、直前のサブフィールドの書込み期間で書込み放電を発生し維持期間で維持放電を発生した放電セルだけに選択的に初期化放電を発生する選択初期化動作とがある。全セル初期化動作では上昇する上り傾斜波形電圧および下降する下り傾斜波形電圧を走査電極２２に印加し、画像表示領域内の全ての放電セルに初期化放電を発生する。そして、複数のサブフィールドのうち、１つのサブフィールドの初期化期間においては全セル初期化動作を行い（以下、全セル初期化動作を行う初期化期間を「全セル初期化期間」と記し、全セル初期化期間を有するサブフィールドを「全セル初期化サブフィールド」と記す）、他のサブフィールドの初期化期間においては選択初期化動作を行う（以下、選択初期化動作を行う初期化期間を「選択初期化期間」と記し、選択初期化期間を有するサブフィールドを「選択初期化サブフィールド」と記す）。
　そして、本実施の形態では、各フィールドの先頭サブフィールド（フィールドの最初に発生するサブフィールド）のみを全セル初期化サブフィールドとする。すなわち、先頭サブフィールド（サブフィールドＳＦ１）の初期化期間では全セル初期化動作を行い、他のサブフィールドの初期化期間では選択初期化動作を行う。これにより、少なくとも１フィールドに１回は全ての放電セルに初期化放電を発生することができ、全セル初期化動作以降の書込み動作を安定化することができる。また、画像の表示に関係のない発光はサブフィールドＳＦ１における全セル初期化動作の放電にともなう発光のみとなる。したがって、維持放電を発生しない黒を表示する領域の輝度である黒輝度は全セル初期化動作における微弱発光だけとなり、パネル１０にコントラストの高い画像を表示することが可能となる。
　しかし、本実施の形態は、１フィールドを構成するサブフィールドの数や各サブフィールドの輝度重みが上述した数値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
　なお、本実施の形態において、プラズマディスプレイ装置４０に入力される画像信号は、２Ｄ画像信号、または３Ｄ画像信号であり、プラズマディスプレイ装置４０は、それぞれの画像信号に応じてパネル１０を駆動する。まず、２Ｄ画像信号がプラズマディスプレイ装置４０に入力されたときにパネル１０の各電極に印加する駆動電圧波形を説明する。次に、３Ｄ画像信号がプラズマディスプレイ装置４０に入力されたときにパネル１０の各電極に印加する駆動電圧波形を説明する。
　図４は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネル１０の各電極に印加する駆動電圧波形を概略的に示す図である。図４には、書込み期間において最初に書込み動作を行う走査電極ＳＣ１、書込み期間において最後に書込み動作を行う走査電極ＳＣｎ、維持電極ＳＵ１～維持電極ＳＵｎ、およびデータ電極Ｄ１～データ電極Ｄｍのそれぞれに印加する駆動電圧波形を示す。また、以下における走査電極ＳＣｉ、維持電極ＳＵｉ、データ電極Ｄｋは、各電極の中から画像データ（サブフィールド毎の発光・非発光を示すデータ）にもとづき選択された電極を表す。
　また、図４には、サブフィールドＳＦ１とサブフィールドＳＦ２との２つのサブフィールドの駆動電圧波形を示している。サブフィールドＳＦ１は全セル初期化動作を行うサブフィールドであり、サブフィールドＳＦ２は選択初期化動作を行うサブフィールドである。したがって、サブフィールドＳＦ１とサブフィールドＳＦ２とでは、初期化期間に走査電極２２に印加する駆動電圧の波形形状が異なる。なお、他のサブフィールドにおける駆動電圧波形は、維持期間における維持パルスの発生数が異なる以外はサブフィールドＳＦ２の駆動電圧波形とほぼ同様である。
　なお、本実施の形態におけるプラズマディスプレイ装置４０は、２Ｄ画像信号によってパネル１０を駆動する際には、１フィールドを８のサブフィールド（サブフィールドＳＦ１、サブフィールドＳＦ２、・・・、サブフィールドＳＦ８）で構成し、サブフィールドＳＦ１～サブフィールドＳＦ８の各サブフィールドにそれぞれ（１、２、４、８、１６、３２、６４、１２８）の輝度重みを設定する例を説明する。
　このように、本実施の形態では、２Ｄ画像信号によってパネル１０を駆動する際には、フィールドの最初に発生するサブフィールドＳＦ１を輝度重みの最も小さいサブフィールドとし、それ以降は輝度重みが順次大きくなるように各サブフィールドに輝度重みを設定し、フィールドの最後に発生するサブフィールドＳＦ８を輝度重みの最も大きいサブフィールドとする。
　なお、本実施の形態は、１フィールドを構成するサブフィールドの数や各サブフィールドの輝度重みが上記の値に限定されるものではない。
　まず、全セル初期化サブフィールドであるサブフィールドＳＦ１について説明する。
　まず、サブフィールドＳＦ１について説明する。
　全セル初期化動作を行うサブフィールドＳＦ１の初期化期間の前半部では、データ電極Ｄ１～データ電極Ｄｍ、維持電極ＳＵ１～維持電極ＳＵｎには、それぞれ電圧０（Ｖ）を印加する。走査電極ＳＣ１～走査電極ＳＣｎには、電圧０（Ｖ）を印加した後に電圧Ｖｉ１を印加し、電圧Ｖｉ１から電圧Ｖｉ２に向かって緩やかに（例えば、１．３Ｖ／μｓｅｃの勾配で）上昇する第１の上り傾斜波形電圧（以下、「ランプ電圧Ｌ１」と記す）を印加する。電圧Ｖｉ１は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧よりも低い電圧に設定し、電圧Ｖｉ２は、放電開始電圧を超える電圧に設定する。
　このランプ電圧Ｌ１が上昇する間に、各放電セルの走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間、および走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍとの間に、それぞれ微弱な初期化放電が持続して発生する。そして、走査電極ＳＣ１～走査電極ＳＣｎ上に負の壁電圧が蓄積され、データ電極Ｄ１～データ電極Ｄｍ上および維持電極ＳＵ１～維持電極ＳＵｎ上には正の壁電圧が蓄積される。この電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
　サブフィールドＳＦ１の初期化期間の後半部では、維持電極ＳＵ１～維持電極ＳＵｎには正の電圧Ｖｅ１を印加し、データ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を印加する。走査電極ＳＣ１～走査電極ＳＣｎには、電圧Ｖｉ３から負の電圧Ｖｉ４に向かって緩やかに（例えば、－２．５Ｖ／μｓｅｃの勾配で）下降する第１の下り傾斜波形電圧（以下、「ランプ電圧Ｌ２」と記す）を印加する。電圧Ｖｉ３は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧未満となる電圧に設定し、電圧Ｖｉ４は放電開始電圧を超える電圧に設定する。
　このランプ電圧Ｌ２を走査電極ＳＣ１～走査電極ＳＣｎに印加する間に、各放電セルの走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間、および走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍとの間に、それぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１～走査電極ＳＣｎ上の負の壁電圧および維持電極ＳＵ１～維持電極ＳＵｎ上の正の壁電圧が弱められ、データ電極Ｄ１～データ電極Ｄｍ上の正の壁電圧は書込み動作に適した値に調整される。
　以上により、サブフィールドＳＦ１の初期化期間における初期化動作、すなわち、全ての放電セルで強制的に初期化放電を発生する全セル初期化動作が終了し、全ての放電セルにおいて、続く書込み動作に必要な壁電荷が各電極上に形成される。
　続くサブフィールドＳＦ１の書込み期間では、維持電極ＳＵ１～維持電極ＳＵｎに電圧Ｖｅ２を印加し、走査電極ＳＣ１～走査電極ＳＣｎのそれぞれには電圧Ｖｃ（Ｖｃ＝Ｖａ＋Ｖｓｃｎ）を印加する。
　次に、最初に書込み動作を行う１行目の走査電極ＳＣ１に負の電圧Ｖａの負極性の走査パルスを印加する。そして、データ電極Ｄ１～データ電極Ｄｍのうちの１行目において発光するべき放電セルのデータ電極Ｄｋに正の電圧Ｖｄの正極性の書込みパルスを印加する。
　電圧Ｖｄの書込みパルスを印加した放電セルのデータ電極Ｄｋと走査電極ＳＣ１との交差部の電圧差は、外部印加電圧の差（電圧Ｖｄ－電圧Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなる。これによりデータ電極Ｄｋと走査電極ＳＣ１との電圧差が放電開始電圧を超え、データ電極Ｄｋと走査電極ＳＣ１との間に放電が発生する。
　また、維持電極ＳＵ１～維持電極ＳＵｎに電圧Ｖｅ２を印加しているため、維持電極ＳＵ１と走査電極ＳＣ１との電圧差は、外部印加電圧の差である（電圧Ｖｅ２－電圧Ｖａ）に維持電極ＳＵ１上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなる。このとき、電圧Ｖｅ２を、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極ＳＵ１と走査電極ＳＣ１との間を、放電には至らないが放電が発生しやすい状態とすることができる。
　これにより、データ電極Ｄｋと走査電極ＳＣ１との間に発生する放電を引き金にして、データ電極Ｄｋと交差する領域にある維持電極ＳＵ１と走査電極ＳＣ１との間に放電が発生する。こうして、走査パルスと書込みパルスとが同時に印加された放電セル（発光するべき放電セル）に書込み放電が発生し、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。
　このようにして、１行目の放電セルにおける書込み動作が終了する。なお、書込みパルスを印加しなかったデータ電極３２と走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
　次に、２行目の走査電極ＳＣ２に走査パルスを印加するとともに、２行目に発光するべき放電セルに対応するデータ電極Ｄｋに書込みパルスを印加し、２行目の放電セルにおける書込み動作を行う。
　以上の書込み動作を、走査電極ＳＣ３、走査電極ＳＣ４、・・・、走査電極ＳＣｎという順番で、ｎ行目の放電セルに至るまで順次行い、サブフィールドＳＦ１の書込み期間が終了する。このようにして、書込み期間では、発光するべき放電セルに選択的に書込み放電を発生し、その放電セルに壁電荷を形成する。
　続くサブフィールドＳＦ１の維持期間では、まず維持電極ＳＵ１～維持電極ＳＵｎにベース電位となる電圧０（Ｖ）を印加するとともに走査電極ＳＣ１～走査電極ＳＣｎに正の電圧Ｖｓの維持パルスを印加する。
　この維持パルスの印加により、書込み放電を発生した放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの電圧差が、維持パルスの電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなる。
　これにより、走査電極ＳＣｉと維持電極ＳＵｉとの電圧差が放電開始電圧を超え、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が発生する。そして、この放電により発生した紫外線により蛍光体層３５が発光する。また、この放電により、走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらに、データ電極Ｄｋ上にも正の壁電圧が蓄積される。ただし、書込み期間において書込み放電が発生しなかった放電セルでは維持放電は発生しない。
　続いて、走査電極ＳＣ１～走査電極ＳＣｎには電圧０（Ｖ）を印加し、維持電極ＳＵ１～維持電極ＳＵｎには電圧Ｖｓの維持パルスを印加する。直前に維持放電を発生した放電セルでは、維持電極ＳＵｉと走査電極ＳＣｉとの電圧差が放電開始電圧を超える。これにより、再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が発生し、維持電極ＳＵｉ上に負の壁電圧が蓄積され、走査電極ＳＣｉ上に正の壁電圧が蓄積される。
　以降同様に、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとに、輝度重みに所定の輝度倍率を乗じた数の維持パルスを交互に印加する。こうして表示電極対２４の電極間に電位差を与えることにより、書込み期間において書込み放電を発生した放電セルで維持放電が継続して発生する。
　そして、維持期間における維持パルスの発生後（維持期間の最後）に、維持電極ＳＵ１～維持電極ＳＵｎおよびデータ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を印加したまま、ベース電位である電圧０（Ｖ）から電圧Ｖｅｒｓに向かって緩やかに（例えば、約１０Ｖ／μｓｅｃの勾配で）上昇する傾斜波形電圧（以下、「消去ランプ電圧Ｌ３」と記す）を走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　走査電極ＳＣ１～走査電極ＳＣｎへ印加する消去ランプ電圧Ｌ３が放電開始電圧を超えて上昇する間に、維持放電を発生した放電セルに微弱な放電が持続して発生する。この微弱な放電で発生した荷電粒子は、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差を緩和するように、維持電極ＳＵｉ上および走査電極ＳＣｉ上に壁電荷となって蓄積されていく。これにより、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電圧が弱められる。すなわち、放電セル内における不要な壁電荷が消去される。
　走査電極ＳＣ１～走査電極ＳＣｎに印加する電圧が電圧Ｖｅｒｓに到達したら、走査電極ＳＣ１～走査電極ＳＣｎへの印加電圧を電圧０（Ｖ）まで下降する。こうして、サブフィールドＳＦ１の維持期間における維持動作が終了する。
　以上により、サブフィールドＳＦ１が終了する。
　選択初期化動作を行うサブフィールドＳＦ２の初期化期間では、サブフィールドＳＦ１における初期化期間の前半部を省略した駆動電圧波形を各電極に印加する選択初期化動作を行う。
　サブフィールドＳＦ２の初期化期間では、維持電極ＳＵ１～維持電極ＳＵｎには電圧Ｖｅ１を、データ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を、それぞれ印加する。走査電極ＳＣ１～走査電極ＳＣｎには放電開始電圧未満となる電圧（例えば、電圧０（Ｖ））から負の電圧Ｖｉ４に向かってランプ電圧Ｌ２と同じ勾配（例えば、約－２．５Ｖ／μｓｅｃ）で下降する傾斜波形電圧（以下、「ランプ電圧Ｌ４」と記す）を印加する。電圧Ｖｉ４は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧を超える電圧に設定する。
　このランプ電圧Ｌ４を走査電極ＳＣ１～走査電極ＳＣｎに印加する間に、直前のサブフィールド（図４では、サブフィールドＳＦ１）の維持期間に維持放電を発生した放電セルでは微弱な初期化放電が発生する。そして、この初期化放電により、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧が弱められる。また、データ電極Ｄｋ上には、直前のサブフィールドの維持期間に発生した維持放電によって十分な正の壁電圧が蓄積されているので、この壁電圧の過剰な部分が放電され、データ電極Ｄｋ上の壁電圧は書込み動作に適した壁電圧に調整される。
　一方、直前のサブフィールド（サブフィールドＳＦ１）の維持期間に維持放電を発生しなかった放電セルでは、初期化放電は発生せず、それ以前の壁電圧が保たれる。
　このように、サブフィールドＳＦ２における初期化動作は、直前のサブフィールドの書込み期間で書込み動作を行った放電セル、すなわち、直前のサブフィールドの維持期間に維持放電を発生した放電セルで選択的に初期化放電を発生する選択初期化動作となる。
　以上により、サブフィールドＳＦ２の初期化期間における初期化動作、すなわち、選択初期化動作が終了する。
　なお、このランプ電圧Ｌ４は、ランプ電圧Ｌ２と同様の働きを有するので、本実施の形態では、ランプ電圧Ｌ４も第１下り傾斜波形電圧とする。
　サブフィールドＳＦ２の書込み期間では、サブフィールドＳＦ１の書込み期間と同様の駆動電圧波形を各電極に印加し、発光するべき放電セルの各電極上に壁電圧を蓄積する書込み動作を行う。
　続く維持期間も、サブフィールドＳＦ１の維持期間と同様に、輝度重みに応じた数の維持パルスを走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとに交互に印加し、書込み期間において書込み放電を発生した放電セルに維持放電を発生する。
　サブフィールドＳＦ３以降の各サブフィールドの初期化期間および書込み期間では、各電極に対してサブフィールドＳＦ２の初期化期間および書込み期間と同様の駆動電圧波形を印加する。また、サブフィールドＳＦ３以降の各サブフィールドの維持期間では、維持期間に発生する維持パルスの数を除き、サブフィールドＳＦ２と同様の駆動電圧波形を各電極に印加する。
　以上が、本実施の形態においてパネル１０の各電極に印加する駆動電圧波形の概要である。
　なお、本実施の形態において各電極に印加する電圧値は、例えば、電圧Ｖｉ１＝１４５（Ｖ）、電圧Ｖｉ２＝３３５（Ｖ）、電圧Ｖｉ３＝１９０（Ｖ）、電圧Ｖｉ４＝－１６０（Ｖ）、電圧Ｖａ＝－１８０（Ｖ）、電圧Ｖｓ＝１９０（Ｖ）、電圧Ｖｅｒｓ＝１９０（Ｖ）、電圧Ｖｅ１＝１２５（Ｖ）、電圧Ｖｅ２＝１３０（Ｖ）、電圧Ｖｄ＝６０（Ｖ）に設定している。また、電圧Ｖｃは、負の電圧Ｖａ＝－１８０（Ｖ）に正の電圧Ｖｓｃｎ＝１４５（Ｖ）を重畳する（Ｖｃ＝Ｖａ＋Ｖｓｃｎ）ことで発生することができ、その場合、電圧Ｖｃ＝－３５（Ｖ）となる。
　なお、上述した電圧値や傾斜波形電圧における勾配等の具体的な数値は単なる一例に過ぎず、本発明は、各電圧値や勾配が上述した数値に限定されるものではない。各電圧値や勾配等は、パネルの放電特性やプラズマディスプレイ装置の仕様等にもとづき最適に設定することが望ましい。
　次に、３Ｄ画像信号がプラズマディスプレイ装置４０に入力されたときにパネル１０の各電極に印加する駆動電圧波形を、シャッタ眼鏡７０におけるシャッタの開閉動作を交えて説明する。
　図５は、本発明の実施の形態１におけるプラズマディスプレイ装置４０に用いるパネル１０の各電極に印加する駆動電圧波形およびシャッタ眼鏡７０の開閉動作を概略的に示す波形図である。
　図５には、書込み期間において最初に書込み動作を行う走査電極ＳＣ１、書込み期間において最後に書込み動作を行う走査電極ＳＣｎ、維持電極ＳＵ１～維持電極ＳＵｎ、およびデータ電極Ｄ１～データ電極Ｄｍのそれぞれに印加する駆動電圧波形を示す。また、図５には、右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌの開閉動作を示す。また、図５には４つのフィールド（フィールドＦ１～フィールドＦ４）を示す。
　３Ｄ画像信号は、右目用画像信号と左目用画像信号とをフィールド毎に交互に繰り返す立体視用の画像信号である。そして、プラズマディスプレイ装置４０は、３Ｄ画像信号が入力されたときには、右目用画像信号を表示する右目用フィールドと、左目用画像信号を表示する左目用フィールドとを交互に繰り返して右目用画像と左目用画像とを交互にパネル１０に表示する。例えば、図５に示す４つのフィールドのうち、フィールドＦ１、フィールドＦ３は右目用フィールドであり、右目用画像信号をパネル１０に表示する。フィールドＦ２、フィールドＦ４は左目用フィールドであり、左目用画像信号をパネル１０に表示する。こうして、プラズマディスプレイ装置４０は、右目用画像および左目用画像からなる立体視用の３Ｄ画像をパネル１０に表示する。
　シャッタ眼鏡７０を通してパネル１０に表示される３Ｄ画像を観賞する使用者には、２フィールドで表示される画像（右目用画像および左目用画像）が１枚の３Ｄ画像として認識される。そのため、使用者には、単位時間（例えば、１秒間）にパネル１０に表示される３Ｄ画像の枚数は、フィールド周波数（１秒間に発生するフィールドの数）の半分の数として観測される。
　例えば、パネルに表示される３Ｄ画像のフィールド周波数（１秒間に発生するフィールドの数）が６０Ｈｚであれば、１秒間にパネル１０に表示される右目用画像および左目用画像はそれぞれ３０枚ずつとなるため、使用者には、１秒間に３０枚の３Ｄ画像が観測されることになる。したがって、１秒間に６０枚の３Ｄ画像を表示するためには、フィールド周波数を６０Ｈｚの２倍の１２０Ｈｚに設定しなければならない。そこで、本実施の形態では、使用者に３Ｄ画像の動画像が滑らかに観測されるように、フィールド周波数を通常の２倍（例えば、１２０Ｈｚ）に設定し、フィールド周波数が低い画像を表示する際に発生しやすい画像のちらつき（フリッカ）を低減している。
　そして、使用者は、パネル１０に表示される３Ｄ画像を、右目用フィールドおよび左目用フィールドに同期して右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌをそれぞれ独立に開閉するシャッタ眼鏡７０を通して観賞する。これにより、使用者は、右目用画像を右目だけで観測し、左目用画像を左目だけで観測することができるので、パネル１０に表示される３Ｄ画像を立体視することができる。
　なお、右目用フィールドと左目用フィールドとは、表示する画像信号が異なるだけであり、１つのフィールドを構成するサブフィールドの数、各サブフィールドの輝度重み、サブフィールドの配列等、フィールドの構成は互いに同じである。そこで、以下、「右目用」と「左目用」との区別が必要ない場合には、右目用フィールドおよび左目用フィールドを単にフィールドと略記する。また、右目用画像信号および左目用画像信号を単に画像信号と略記する。また、フィールドの構成のことを、サブフィールド構成とも記す。
　上述したように、本実施の形態におけるプラズマディスプレイ装置４０は、３Ｄ画像信号によってパネル１０を駆動する際に、フリッカ（表示画像がちらついて見える現象のこと）を低減するために、フィールド周波数を、２Ｄ画像信号のときの２倍（例えば、１２０Ｈｚ）にしている。そのため、３Ｄ画像信号をパネル１０に表示する際の１フィールドの期間（例えば、８．３ｍｓｅｃ）は、２Ｄ画像信号をパネル１０に表示する際の１フィールドの期間（例えば、１６．７ｍｓｅｃ）の半分となる。
　そこで、本実施の形態におけるプラズマディスプレイ装置４０は、３Ｄ画像信号によってパネル１０を駆動する際には、２Ｄ画像信号によってパネル１０を駆動する際よりも、１フィールドを構成するサブフィールドの数を少なくする。本実施の形態では、右目用フィールドおよび左目用フィールドをそれぞれ５つのサブフィールド（サブフィールドＳＦ１、サブフィールドＳＦ２、サブフィールドＳＦ３、サブフィールドＳＦ４、サブフィールドＳＦ５）で構成する例を説明する。各サブフィールドは、２Ｄ画像信号によってパネル１０を駆動するときと同様に、初期化期間、書込み期間、維持期間を有する。そして、サブフィールドＳＦ１の初期化期間では全セル初期化動作を行い、他のサブフィールドの初期化期間では選択初期化動作を行う。
　さらに、本実施の形態では、全セル初期化動作時に走査電極２２に印加する傾斜波形電圧を、２Ｄ画像をパネル１０に表示する際の同傾斜波形電圧よりも急峻な勾配で発生する。この動作の詳細は後述する。
　これにより、３Ｄ画像をパネル１０に表示する際（３Ｄ駆動時）の全セル初期化期間を、２Ｄ画像をパネル１０に表示する際（２Ｄ駆動時）の全セル初期化期間よりも短縮する。なお、全セル初期化動作時に走査電極２２に印加する傾斜波形電圧を急峻にすると強い放電が発生して黒輝度が上昇するが、本実施の形態では、この黒輝度の上昇を防止することができる。この理由については後述する。
　また、サブフィールドＳＦ１～サブフィールドＳＦ５の各サブフィールドはそれぞれ（１６、８、４、２、１）の輝度重みを有する。このように、本実施の形態では、フィールドの最初に発生するサブフィールドＳＦ１を輝度重みの最も大きいサブフィールドとし、それ以降は輝度重みが順次小さくなるように各サブフィールドに輝度重みを設定し、フィールドの最後に発生するサブフィールドＳＦ５を輝度重みの最も小さいサブフィールドとする。
　このように、本実施の形態では、３Ｄ画像信号をパネル１０に表示する際に、１フィールドを構成するサブフィールドの発生順に輝度重みを順次小さくし、各サブフィールドの輝度重みを、１フィールドのうち時間的に後に発生するサブフィールドほど小さくしている。これは、次のような理由による。
　パネル１０で用いられている蛍光体層３５は、その蛍光体を形成する材料に依存した残光特性を有する。この残光とは、放電終了後も蛍光体が発光を持続する現象のことである。そして、残光の強さは、蛍光体の発光時の輝度に比例し、蛍光体が発光したときの輝度が高いほど、残光も強くなる。また、残光は、蛍光体の特性に応じた時定数で減衰し、時間の経過とともに徐々に輝度が低下するが、維持放電を終了した後も数ｍｓｅｃの間は残光が持続するという特性を有する蛍光体材料も存在する。また、蛍光体が発光したときの輝度が高いほど減衰に要する時間も長くなる。
　輝度重みが大きいサブフィールドで生じる発光は輝度重みが小さいサブフィールドで生じる発光よりも輝度が高い。したがって、輝度重みが大きいサブフィールドで生じた発光による残光は、輝度重みが小さいサブフィールドで生じた発光による残光よりも、輝度が高くなり、減衰に要する時間も長くなる。
　そのため、１フィールドの最終サブフィールドを輝度重みの大きいサブフィールドにすると、最終サブフィールドを輝度重みの小さいサブフィールドにするときと比較して、続くフィールドに漏れ込む残光が増加する。
　右目用フィールドと左目用フィールドとを交互に発生してパネル１０に３Ｄ画像を表示するプラズマディスプレイ装置４０においては、１つのフィールドで発生した残光が続くフィールドに漏れ込むと、その残光は、画像信号とは関係のない不要な発光として使用者に観測されることとなる。この現象を、本実施の形態では、「クロストーク」と呼称する。
　したがって、１つのフィールドから次のフィールドに漏れ込む残光が増加するほど、クロストークは悪化し、３Ｄ画像の立体視は阻害され、プラズマディスプレイ装置４０における画像表示品質は劣化する。なお、この画像表示品質とは、シャッタ眼鏡７０を通して３Ｄ画像を観賞する使用者にとっての画像表示品質のことである。
　１つのフィールドから次のフィールドに漏れ込む残光を弱め、クロストークを低減するためには、輝度重みの大きいサブフィールドを１フィールドの早い時期に発生して強い残光をできるだけ自フィールド内で収束させ、かつ１フィールドの最終サブフィールドを輝度重みの小さいサブフィールドにして次フィールドへの残光の漏れ込みをできるだけ低減すればよい。
　すなわち、３Ｄ画像信号をパネル１０に表示する際のクロストークを抑制するためには、フィールドの最初に輝度重みの最も大きいサブフィールドを発生し、以降、サブフィールドの発生順に輝度重みを小さくし、フィールドの最後のサブフィールドを輝度重みの最も小さいサブフィールドにして、次フィールドへの残光の漏れ込みをできるだけ低減することが望ましい。
　これが、１フィールドを構成する各サブフィールドの輝度重みを、時間的に後に発生するサブフィールドほど小さくなるように設定した理由である。なお、本実施の形態は、１フィールドを構成するサブフィールドの数や各サブフィールドの輝度重みが上記の値に限定されるものではない。例えば、サブフィールドＳＦ１を最も輝度重みの小さいサブフィールドとするとともにサブフィールドＳＦ２を最も輝度重みの大きいサブフィールドとし、サブフィールドＳＦ３以降、順次輝度重みを小さくし、フィールドの最後のサブフィールドを輝度重みが２番目に小さいサブフィールドにする構成であってもよい。
　一方、本実施の形態においては、サブフィールドＳＦ１を全セル初期化サブフィールドとしている。したがって、サブフィールドＳＦ１の初期化期間では、全ての放電セルにおいて、初期化放電を発生し、書込み動作に必要な壁電荷およびプライミング粒子を発生することができる。
　しかしながら、サブフィールドＳＦ１の初期化期間において全セル初期化動作によって発生した壁電荷およびプライミング粒子は、時間の経過とともに徐々に失われていく。そして、壁電荷およびプライミング粒子が不足すると、書込み動作が不安定になる。
　例えば、サブフィールドＳＦ１の全セル初期化動作で初期化放電が発生した後、途中のサブフィールドでは書込み動作が行われず、最終サブフィールドでのみ書込み動作が行われるような放電セルでは、時間の経過とともに壁電荷およびプライミング粒子が徐々に失われ、最終サブフィールドにおける書込み動作が不安定になるおそれがある。
　したがって、１フィールドの期間が３Ｄ駆動時と比較して長い２Ｄ駆動時においては、１フィールドの最終サブフィールドでのみ書込み動作を行う放電セルにおいて、書込み動作が不安定になりやすい。
　しかし、壁電荷およびプライミング粒子は維持放電の発生により補充される。例えば、サブフィールドＳＦ１の維持期間で維持放電が発生した放電セルでは、その維持放電により壁電荷およびプライミング粒子が補充される。
　また、一般的に視聴される動画においては、輝度重みが比較的小さいサブフィールドの方が、輝度重みが比較的大きいサブフィールドよりも維持放電が発生する頻度が高いことが確認されている。
　そのため、１フィールドの期間が３Ｄ駆動時と比較して長い２Ｄ駆動時においては、維持放電の発生頻度が高い輝度重みの小さいサブフィールドを１フィールドの初期に発生し、１フィールドのうち時間的に後に発生するサブフィールドほど輝度重みを大きくしている。こうすることで、２Ｄ駆動時において、１フィールドの初期における維持放電の発生確率を高め、１フィールドの初期に維持放電によって壁電荷およびプライミング粒子が補充される放電セルの数を増加させて、１フィールドの最終サブフィールドにおける書込み動作を安定に行なえるようにしている。
　一方、３Ｄ駆動時には、２Ｄ駆動時と比較して１フィールドの期間が短くなる。したがって、全セル初期化動作から最終サブフィールドの書込み動作までの期間が２Ｄ駆動時と比較して短くなる。したがって、２Ｄ駆動時と比較して、１フィールドの最終サブフィールドでのみ書込み動作を行う放電セルにおいて、比較的安定に書込み動作を行うことができる。そのため、維持放電の発生頻度が低い輝度重みの大きいサブフィールドを１フィールドの初期に発生することができる。
　次に、全セル初期化期間に発生する初期化波形について説明する。本実施の形態では、３Ｄ画像をパネル１０に表示する際の全セル初期化動作に要する期間を、２Ｄ画像をパネル１０に表示するときと比較して、短縮する。そのために、３Ｄ画像をパネル１０に表示する際に、全セル初期化動作において走査電極２２に印加する傾斜波形電圧を、２Ｄ画像をパネル１０に表示する際の同傾斜波形電圧よりも勾配を急峻にして発生する。
　すなわち、全セル初期化サブフィールドであるサブフィールドＳＦ１の初期化期間（全セル初期化期間）の前半部では、データ電極Ｄ１～データ電極Ｄｍ、維持電極ＳＵ１～維持電極ＳＵｎには、それぞれ電圧０（Ｖ）を印加する。走査電極ＳＣ１～走査電極ＳＣｎには、電圧０（Ｖ）を印加した後に電圧Ｖｉ１を印加し、電圧Ｖｉ１から電圧Ｖｉ２に向かって上昇する第２の上り傾斜波形電圧（以下、「ランプ電圧Ｌ１１」と呼称する）を印加する。電圧Ｖｉ１は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧よりも低い電圧に設定し、電圧Ｖｉ２は、放電開始電圧を超える電圧に設定する。そして、本実施の形態では、ランプ電圧Ｌ１１を、ランプ電圧Ｌ１（図４に示した全セル初期化期間のランプ電圧Ｌ１）よりも急峻な勾配で発生する。
　サブフィールドＳＦ１の初期化期間（全セル初期化期間）の後半部では、維持電極ＳＵ１～維持電極ＳＵｎには正の電圧Ｖｅ１を印加し、データ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を印加する。走査電極ＳＣ１～走査電極ＳＣｎには、電圧Ｖｉ３から負の電圧Ｖｉ４に向かって下降する第２の下り傾斜波形電圧（以下、「ランプ電圧Ｌ１２」と呼称する）を印加する。電圧Ｖｉ３は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧未満となる電圧に設定し、電圧Ｖｉ４は放電開始電圧を超える電圧に設定する。そして、本実施の形態では、ランプ電圧Ｌ１２を、ランプ電圧Ｌ２（図４に示した全セル初期化期間のランプ電圧Ｌ２）よりも急峻な勾配で発生する。
　なお、本実施の形態では、ランプ電圧Ｌ１１をランプ電圧Ｌ１の２倍の勾配で発生し、ランプ電圧Ｌ１２をランプ電圧Ｌ２の２倍の勾配で発生する。例えば、ランプ電圧Ｌ１の勾配が１．３Ｖ／μｓｅｃのときには、ランプ電圧Ｌ１１の勾配を２．６Ｖ／μｓｅｃとし、ランプ電圧Ｌ２の勾配が－２．５Ｖ／μｓｅｃのときには、ランプ電圧Ｌ１２の勾配を－５．０Ｖ／μｓｅｃとする。
　これにより、３Ｄ画像信号にもとづきパネル１０を駆動する際の全セル初期化期間の長さを、２Ｄ画像信号にもとづきパネル１０を駆動するときの全セル初期化期間の長さと比較して、短縮することが可能となる。
　ただし、全セル初期化動作における傾斜波形電圧の勾配を急峻にすることで、３Ｄ駆動時における全セル初期化動作時には、２Ｄ駆動時における全セル初期化動作時よりも強い発光が発生する。しかし、本実施の形態では、次に説明するようにシャッタ眼鏡７０を制御することで、この発光を、右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌによって遮り、使用者の目に入らないようにしている。
　次に、シャッタ眼鏡７０の制御について説明する。シャッタ眼鏡７０の右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌは、タイミング信号出力部４６から出力されシャッタ眼鏡７０で受信されるシャッタ開閉用タイミング信号のオン・オフにもとづき、シャッタの開閉動作が制御される。
　制御信号発生回路４５は、プラズマディスプレイ装置４０の駆動回路が３Ｄ駆動を行っているときは、右目用フィールドの全セル初期化期間および左目用フィールドの全セル初期化期間は右目シャッタ開閉用タイミング信号および左目シャッタ開閉用タイミング信号がともにオフとなるように、シャッタ開閉用タイミング信号を発生する。
　すなわち、右目用フィールド（図５に示す例では、フィールドＦ１およびフィールドＦ３）では、先頭サブフィールドであるサブフィールドＳＦ１の維持期間の開始前に右目用シャッタ７２Ｒが開き、最終サブフィールドであるサブフィールドＳＦ５の維持期間における全ての維持パルスの発生が終了した後に右目用シャッタ７２Ｒが閉じるようにシャッタ開閉用タイミング信号（右目シャッタ開閉用タイミング信号）を発生する。左目用フィールド（図５に示す例では、フィールドＦ２およびフィールドＦ４）では、サブフィールドＳＦ１の維持期間の開始前に左目用シャッタ７２Ｌが開き、サブフィールドＳＦ５の維持期間の維持パルス発生終了後に左目用シャッタ７２Ｌが閉じるようにシャッタ開閉用タイミング信号（左目シャッタ開閉用タイミング信号）を発生する。以下、各フィールドで同様の動作を繰り返す。
　したがって、本実施の形態において、シャッタ眼鏡７０は、右目用フィールドおよび左目用フィールドのいずれのフィールドにおいても、全セル初期化サブフィールド（サブフィールドＳＦ１）の初期化期間（全セル初期化期間）の間、右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌはともに閉じた状態となる。これにより、全セル初期化動作によって発生する発光が、右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌによって遮られ、使用者の目に入らない状態となる。これにより、シャッタ眼鏡７０を通して３Ｄ画像を観賞する使用者には、全セル初期化動作による発光が見えなくなり、その発光分の輝度が黒輝度において低減することとなる。
　なお、シャッタ開閉用タイミング信号をどのタイミングでオンからオフにし、オフからオンにするかは、シャッタ眼鏡７０の特性およびフィールドの構成に応じてあらかじめ設定し、制御信号発生回路４５は、あらかじめ設定されたそのタイミングに応じてシャッタ開閉用タイミング信号を発生する。
　こうして、本実施の形態では、パネル１０に３Ｄ画像を表示する際に全セル初期化期間に要する時間を、パネル１０に２Ｄ画像を表示するときよりも短縮しつつ、黒輝度を低減したコントラストの高い３Ｄ画像を使用者が観賞することが可能となる。
　なお、サブフィールドＳＦ２以降の選択初期化サブフィールドにおいて各電極に印加する駆動電圧波形は、維持期間に発生する維持パルスの数が異なるのと、初期化期間に走査電極２２に印加するランプ電圧Ｌ１４をランプ電圧Ｌ４よりも急峻な勾配（ランプ電圧Ｌ１２と同じ勾配、例えば、－５．０Ｖ／μｓｅｃ）で発生する以外は２Ｄ画像信号をパネル１０に表示するときと同様であるので、説明を省略する。
　なお、本実施の形態において、上述した「シャッタを閉じた」状態とは、右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌが完全に閉じた状態であることに限定されるものではない。また、上述した「シャッタを開いた」状態とは、右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌが完全に開いた状態であることに限定されるものではない。
　図６は、本発明の実施の形態１におけるプラズマディスプレイ装置４０に３Ｄ画像を表示する際のサブフィールド構成と右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌの開閉状態を概略的に示す図である。図６には、走査電極ＳＣ１に印加する駆動電圧波形と、シャッタ眼鏡７０の右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌの開閉状態とを示す。また、図６には２つのフィールド（右目用フィールドＦ１、左目用フィールドＦ２）を示す。
　図６のシャッタ眼鏡７０の開閉状態を示す図では、透過率を用いて右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌの開閉状態を表している。透過率とは、シャッタが完全に開いた状態を透過率１００％（透過率が最大）とし、シャッタが完全に閉じた状態を透過率０％（透過率が最小）として、可視光を透過する割合を百分率で表したものである。図６のシャッタの開閉を示す図面において、縦軸はシャッタの透過率を相対的に表しており、横軸は時間を表している。
　本実施の形態において、シャッタ眼鏡７０のシャッタを閉じる際には、フィールドＦ１の全セル初期化動作の開始直前の時刻ｔ１において、それまで開いていた左目用シャッタ７２Ｌが完全に閉じ、左目用シャッタ７２Ｌおよび右目用シャッタ７２Ｒがともに透過率が０％になるように、シャッタを閉じるタイミングを設定することが望ましい。また、フィールドＦ２の全セル初期化動作の開始直前の時刻ｔ５において、それまで開いていた右目用シャッタ７２Ｒが完全に閉じ、左目用シャッタ７２Ｌおよび右目用シャッタ７２Ｒがともに透過率が０％になるように、シャッタを閉じるタイミングを設定することが望ましい。
　また、シャッタ眼鏡７０のシャッタを開く際には、フィールドＦ１の先頭サブフィールド（サブフィールドＳＦ１）の維持期間の開始直前の時刻ｔ３において、右目用シャッタ７２Ｒが完全に開き、右目用シャッタ７２Ｒの透過率が１００％になるように、シャッタを開くタイミングを設定することが望ましい。また、フィールドＦ２の先頭サブフィールド（サブフィールドＳＦ１）の維持期間の開始直前の時刻ｔ７において、左目用シャッタ７２Ｌが完全に開き、左目用シャッタ７２Ｌの透過率が１００％になるように、シャッタを開くタイミングを設定することが望ましい。
　しかし、本発明はシャッタの開閉動作が何らこの構成に限定されるものではない。
　シャッタ眼鏡７０においては、シャッタを閉じ始めてから完全に閉じるまでに、または、シャッタを開き始めてから完全に開くまでに、シャッタを構成する材料（例えば、液晶）の特性に応じた時間がかかる。例えば、液晶でシャッタを構成するシャッタ眼鏡の場合、シャッタを閉じ始めてから完全に閉じるまでに０．５ｍｓｅｃ程度の時間がかかり、シャッタを開き始めてから完全に開くまでに２ｍｓｅｃ程度の時間がかかることがある。
　そこで、本実施の形態では、シャッタを閉じる際には、全セル初期化動作の開始直前において、シャッタの透過率が３０％以下となるように、望ましくは１０％以下となるように、シャッタを閉じるタイミングを設定する。例えば、図６に示す例では、右目用フィールドＦ１の先頭サブフィールドであるサブフィールドＳＦ１における全セル初期化動作の開始直前の時刻ｔ１（時刻ｔ９も同様）において、左目用シャッタ７２Ｌの透過率が３０％以下となるように、望ましくは１０％以下となるように、シャッタを閉じるタイミングを設定する。また、左目用フィールドＦ２の先頭サブフィールドであるサブフィールドＳＦ１における全セル初期化動作の開始直前の時刻ｔ５において、右目用シャッタ７２Ｒの透過率が３０％以下となるように、望ましくは１０％以下となるように、シャッタを閉じるタイミングを設定する。
　このとき、シャッタを閉じ始めてから完全に閉じるまでに要する時間を考慮して、最終サブフィールドの維持期間における維持パルスの発生終了から先頭サブフィールドの全セル初期化動作開始までの時間を設定することが望ましい。例えば、図６に示す例では、少なくとも、右目用フィールドＦ１の最終サブフィールドであるサブフィールドＳＦ５の維持パルス発生終了直後の時刻ｔ４に右目用シャッタ７２Ｒを閉じ始めたときに、時刻ｔ５で右目用シャッタ７２Ｒの透過率が３０％以下になるように、望ましくは１０％以下となるように、時刻ｔ４から時刻ｔ５までの間隔を設ける。
　同様に、少なくとも、左目用フィールドＦ２の最終サブフィールドであるサブフィールドＳＦ５の維持パルス発生終了直後の時刻ｔ８に左目用シャッタ７２Ｌを閉じ始めたときに、続く右目用フィールドのサブフィールドＳＦ１における全セル初期化動作の開始直前の時刻ｔ９で左目用シャッタ７２Ｌの透過率が３０％以下になるように、望ましくは１０％以下となるように、時刻ｔ８から時刻ｔ９までの間隔を設ける。
　また、シャッタを開く際には、先頭サブフィールド（サブフィールドＳＦ１）の維持期間の開始直前において、シャッタの透過率が７０％以上となるように、望ましくは９０％以上となるように、シャッタを開くタイミングを設定する。例えば、図６に示す例では、右目用フィールドＦ１のサブフィールドＳＦ１における維持パルスの発生直前の時刻ｔ３において、右目用シャッタ７２Ｒの透過率が７０％以上となるように、望ましくは９０％以上となるように、シャッタを開くタイミングを設定する。また、左目用フィールドＦ２のサブフィールドＳＦ１における維持パルスの発生直前の時刻ｔ７において、左目用シャッタ７２Ｌの透過率が７０％以上となるように、望ましくは９０％以上となるように、シャッタを開くタイミングを設定する。
　このとき、シャッタを開き始めてから完全に開くまでに要する時間を考慮して、全セル初期化動作の終了から維持パルスの発生開始までの時間を設定することが望ましい。例えば、図６に示す例では、少なくとも、右目用フィールドＦ１のサブフィールドＳＦ１の全セル初期化動作終了直後の時刻ｔ２に右目用シャッタ７２Ｒを開き始めたときに、時刻ｔ３で右目用シャッタ７２Ｒの透過率が７０％以上になるように、望ましくは９０％以上となるように、時刻ｔ２から時刻ｔ３までの間隔を設ける。
　同様に、少なくとも、左目用フィールドＦ２のサブフィールドＳＦ１の全セル初期化動作終了直後の時刻ｔ６に左目用シャッタ７２Ｌを開き始めたときに、時刻ｔ７で左目用シャッタ７２Ｌの透過率が７０％以上になるように、望ましくは９０％以上となるように、時刻ｔ６から時刻ｔ７までの間隔を設ける。
　このように、本実施の形態では、シャッタを閉じ始めてから完全に閉じるまでに要する時間、および、シャッタを開き始めてから完全に開くまでに要する時間を考慮し、シャッタの開閉動作を制御する。
　図７は、本発明の実施の形態１におけるプラズマディスプレイ装置４０の走査電極駆動回路４３の一構成例を概略的に示す回路図である。
　走査電極駆動回路４３は、走査電極２２側の維持パルス発生回路５０と、初期化波形発生回路５１と、走査パルス発生回路５２とを備えている。走査パルス発生回路５２のそれぞれの出力はパネル１０の走査電極ＳＣ１～走査電極ＳＣｎのそれぞれに接続されている。これは、書込み期間において各走査電極２２のそれぞれに個別に走査パルスを印加できるようにするためである。
　なお、本実施の形態では、走査パルス発生回路５２に入力される電圧を「基準電位Ａ」と記す。また、以下の説明においてスイッチング素子を導通する動作を「オン」、遮断する動作を「オフ」と表記し、スイッチング素子をオンする信号を「Ｈｉ」、オフする信号を「Ｌｏ」と表記する。
　また、図７には、負の電圧Ｖａを用いた回路（例えば、ミラー積分回路５４）が動作しているときに、その回路と、維持パルス発生回路５０および電圧Ｖｒを用いた回路（例えば、ミラー積分回路５３）、電圧Ｖｅｒｓを用いた回路（例えば、ミラー積分回路５５）とを電気的に分離するためのスイッチング素子Ｑ４を用いた分離回路を示している。また、電圧Ｖｒを用いた回路（例えば、ミラー積分回路５３）が動作しているときに、その回路と、電圧Ｖｒよりも低い電圧の電圧Ｖｅｒｓを用いた回路（例えば、ミラー積分回路５５）とを電気的に分離するためのスイッチング素子Ｑ６を用いた分離回路を示している。なお、走査電極駆動回路４３を構成する各回路は、制御信号発生回路４５が発生する制御信号によって制御され、走査パルス発生回路５２はさらに画像データによっても制御されるが、図７では、それら制御信号の信号経路の詳細は省略する。
　維持パルス発生回路５０は、一般に用いられている電力回収回路（図示せず）とクランプ回路（図示せず）とを備え、制御信号発生回路４５から出力される制御信号にもとづき内部に備えた各スイッチング素子を切り換えて維持パルスを発生する。このクランプ回路は、基準電位Ａをベース電位である０（Ｖ）にクランプすることができ、また、基準電位Ａを電圧Ｖｓにクランプすることができる。
　走査パルス発生回路５２は、ｎ本の走査電極ＳＣ１～走査電極ＳＣｎのそれぞれに走査パルス電圧を印加するためのスイッチング素子ＱＨ１～スイッチング素子ＱＨｎおよびスイッチング素子ＱＬ１～スイッチング素子ＱＬｎを備えている。スイッチング素子ＱＨ１～スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎは複数の出力毎にまとめられＩＣ化されている。このＩＣが走査ＩＣである。
　また、走査パルス発生回路５２は、書込み期間において基準電位Ａを負の電圧Ｖａに接続するためのスイッチング素子Ｑ５と、基準電位Ａに電圧Ｖｓｃｎを重畳した電圧Ｖｃを発生するための電源Ｖｓｃｎ、ダイオードＤｉ３１、コンデンサＣ３１とを備えている。そして、スイッチング素子ＱＨ１～スイッチング素子ＱＨｎの入力端子ＩＮｂには電圧Ｖｃが接続され、スイッチング素子ＱＬ１～スイッチング素子ＱＬｎの入力端子ＩＮａには基準電位Ａが接続されている。
　このように構成された走査パルス発生回路５２では、書込み期間においては、スイッチング素子Ｑ５をオンにして基準電位Ａを負の電圧Ｖａに等しくし、入力端子ＩＮａには負の電圧Ｖａを、入力端子ＩＮｂには電圧Ｖａ＋電圧Ｖｓｃｎとなった電圧Ｖｃを印加する。そして、画像データにもとづき、走査パルスを印加する走査電極ＳＣｉに対しては、スイッチング素子ＱＨｉをオフ、スイッチング素子ＱＬｉをオンにすることで、スイッチング素子ＱＬｉを経由して走査電極ＳＣｉに負の走査パルス電圧Ｖａを印加する。また、走査パルスを印加しない走査電極ＳＣｈ（ｈは、１～ｎのうちｉを除いたもの）に対しては、スイッチング素子ＱＬｈをオフ、スイッチング素子ＱＨｈをオンにすることで、スイッチング素子ＱＨｈを経由して走査電極ＳＣｈに電圧Ｖａ＋電圧Ｖｓｃｎを印加する。
　なお、走査パルス発生回路５２は、初期化期間では初期化波形発生回路５１が発生する電圧波形を出力し、維持期間では維持パルス発生回路５０が発生する電圧波形を出力するように、制御信号発生回路４５によって制御される。
　初期化波形発生回路５１は、ミラー積分回路５３、ミラー積分回路５４、ミラー積分回路５５、および定電流発生回路６０、定電流発生回路６１を有する。なお、ミラー積分回路５３およびミラー積分回路５５は上昇する傾斜波形電圧を発生する傾斜波形電圧発生回路であり、ミラー積分回路５４は下降する傾斜波形電圧を発生する傾斜波形電圧発生回路である。また、図７には、定電流発生回路６０の入力端子を入力端子ＩＮ１、ミラー積分回路５５の入力端子を入力端子ＩＮ３、定電流発生回路６１の入力端子を入力端子ＩＮ２として示している。
　ミラー積分回路５５は、スイッチング素子Ｑ３とコンデンサＣ３と抵抗Ｒ３とを有し、維持期間の最後に、基準電位Ａをランプ電圧Ｌ１よりも急峻な勾配（例えば、１０Ｖ／μｓｅｃ）で電圧Ｖｅｒｓまで上昇して上り消去ランプ電圧Ｌ３を発生する。
　ミラー積分回路５３は、スイッチング素子Ｑ１とコンデンサＣ１と抵抗Ｒ１とを有する。そして、２Ｄ画像を表示する際の全セル初期化動作時においては、基準電位Ａを電圧Ｖｉ２までランプ状に緩やかに（例えば、１．３Ｖ／μｓｅｃの勾配で）上昇してランプ電圧Ｌ１を発生する。また、３Ｄ画像を表示する際の全セル初期化動作時においては、ランプ電圧Ｌ１よりも急峻な勾配（例えば、２．６Ｖ／μｓｅｃ）で基準電位Ａを電圧Ｖｉ２まで上昇してランプ電圧Ｌ１１を発生する。
　定電流発生回路６０は、入力端子ＩＮ１にコレクタが接続されたトランジスタＱ８と、入力端子ＩＮ１とトランジスタＱ８のベースとの間に挿入された抵抗Ｒ８と、抵抗Ｒ８にカソードが接続され抵抗Ｒ１にアノードが接続されたツェナーダイオードＤｉ８と、トランジスタＱ８のエミッタと抵抗Ｒ１との間に直列に接続された抵抗Ｒ１０とを有する。そして、入力端子ＩＮ１に所定の電圧（例えば、５（Ｖ））を印加することで、定電流を発生する。この定電流は、ミラー積分回路５３に入力され、ミラー積分回路５３は、この定電流が入力される期間、基準電位Ａの電位を上昇する。
　また、定電流発生回路６０は、ゲートを入力端子ＩＮ５とするスイッチング素子Ｑ２０を備える。スイッチング素子Ｑ２０は、入力端子ＩＮ５に印加する制御信号が「Ｈｉ」（例えば、５（Ｖ））のときにオンになり、「Ｌｏ」（例えば、０（Ｖ））のときにオフになる。そして、定電流発生回路６０は、スイッチング素子Ｑ２０のスイッチング操作により定電流発生回路６０から出力する定電流の電流値を変更する抵抗Ｒ１１を備えている。
　具体的には、抵抗Ｒ１１の一方の端子を抵抗Ｒ１０とトランジスタＱ８との接続点に接続し、他方の端子をスイッチング素子Ｑ２０のドレインに接続する。そして、スイッチング素子Ｑ２０のソースを抵抗Ｒ１１と抵抗Ｒ１との接続点に接続する。これにより、スイッチング素子Ｑ２０をオンにすることで、抵抗Ｒ１０と抵抗Ｒ１１とが電気的に並列に接続される。したがって、スイッチング素子Ｑ２０がオフのときよりも定電流発生回路６０から出力される定電流の電流値が大きくなる。これにより、ミラー積分回路５３から出力される傾斜波形電圧の勾配を大きくすることができる。
　このようにして、ミラー積分回路５３は、勾配が異なる２つの傾斜波形電圧、すなわち２Ｄ画像をパネル１０に表示するときに用いるランプ電圧Ｌ１と、３Ｄ画像をパネル１０に表示するときに用いるランプ電圧Ｌ１１とを発生することができる。すなわち、２Ｄ画像をパネル１０に表示するときには、制御信号発生回路４５から出力し入力端子ＩＮ５に印加する制御信号を「Ｌｏ」にしてランプ電圧Ｌ１を発生する。３Ｄ画像をパネル１０に表示するときには、入力端子ＩＮ５に印加する同制御信号を「Ｈｉ」にして、ランプ電圧Ｌ１よりも急峻な勾配のランプ電圧Ｌ１１を発生する。
　ミラー積分回路５４は、スイッチング素子Ｑ２とコンデンサＣ２と抵抗Ｒ２とを有する。そして、２Ｄ画像を表示する際の初期化動作時においては、基準電位Ａを電圧Ｖｉ４までランプ状に緩やかに（例えば、－２．５Ｖ／μｓｅｃの勾配で）下降してランプ電圧Ｌ２（または、ランプ電圧Ｌ４）を発生する。また、３Ｄ画像を表示する際の初期化動作時においては、ランプ電圧Ｌ２よりも急峻な勾配（例えば、－５．０Ｖ／μｓｅｃ）で基準電位Ａを電圧Ｖｉ４まで下降してランプ電圧Ｌ１２（または、ランプ電圧Ｌ１４）を発生する。
　定電流発生回路６１は、入力端子ＩＮ２にコレクタが接続されたトランジスタＱ９と、入力端子ＩＮ２とトランジスタＱ９のベースとの間に挿入された抵抗Ｒ９と、抵抗Ｒ９にカソードが接続され抵抗Ｒ２にアノードが接続されたツェナーダイオードＤｉ９と、トランジスタＱ９のエミッタと抵抗Ｒ２との間に直列に接続された抵抗Ｒ１２とを有する。そして、入力端子ＩＮ２に所定の電圧（例えば、５（Ｖ））を印加することで、定電流を発生する。この定電流は、ミラー積分回路５４に入力され、ミラー積分回路５４は、この定電流が入力される期間、基準電位Ａの電位を下降する。
　また、定電流発生回路６１は、ゲートを入力端子ＩＮ４とするスイッチング素子Ｑ２１を備える。スイッチング素子Ｑ２１は、入力端子ＩＮ４に印加する制御信号が「Ｈｉ」（例えば、５（Ｖ））のときにオンになり、「Ｌｏ」（例えば、０（Ｖ））のときにオフになる。そして、定電流発生回路６１は、スイッチング素子Ｑ２１のスイッチング操作により定電流発生回路６１から出力する定電流の電流値を変更する抵抗Ｒ１３を備えている。
　具体的には、抵抗Ｒ１３の一方の端子を抵抗Ｒ１２とトランジスタＱ９との接続点に接続し、他方の端子をスイッチング素子Ｑ２１のドレインに接続する。そして、スイッチング素子Ｑ２１のソースを抵抗Ｒ１２と抵抗Ｒ２との接続点に接続する。これにより、スイッチング素子Ｑ２１をオンにすることで、抵抗Ｒ１２と抵抗Ｒ１３とが電気的に並列に接続される。したがって、スイッチング素子Ｑ２１がオフのときよりも定電流発生回路６１から出力される定電流の電流値が大きくなる。これにより、ミラー積分回路５４から出力される傾斜波形電圧の勾配を大きくすることができる。
　このようにして、ミラー積分回路５４は、勾配が異なる２つの傾斜波形電圧、すなわち２Ｄ画像をパネル１０に表示するときに用いるランプ電圧Ｌ２と、３Ｄ画像をパネル１０に表示するときに用いるランプ電圧Ｌ１２とを発生することができる。すなわち、２Ｄ画像をパネル１０に表示するときには、制御信号発生回路４５から出力し入力端子ＩＮ４に印加する制御信号を「Ｌｏ」にしてランプ電圧Ｌ２を発生する。３Ｄ画像をパネル１０に表示するときには、入力端子ＩＮ４に印加する同制御信号を「Ｈｉ」にして、ランプ電圧Ｌ２よりも急峻な勾配のランプ電圧Ｌ１２を発生する。
　なお、各回路を制御する制御信号は、制御信号発生回路４５から供給される。
　以上示したように、本実施の形態においては、３Ｄ画像信号にもとづきパネル１０を駆動する際の全セル初期化動作においては、２Ｄ画像信号にもとづきパネル１０を駆動する際の全セル初期化動作時よりも急峻な勾配の傾斜波形電圧を発生する。これにより、３Ｄ画像信号にもとづきパネル１０を駆動する際に全セル初期化動作に要する時間を、２Ｄ画像信号にもとづきパネル１０を駆動する際に全セル初期化動作に要する時間よりも短縮することができる。そして、右目用フィールドの全セル初期化期間および左目用フィールドの全セル初期化期間は右目用シャッタ７２Ｒおよび左目用シャッタ７２Ｌがともに閉じた状態となるように、シャッタ眼鏡７０を制御する。これにより、パネル１０に表示される３Ｄ画像をシャッタ眼鏡７０を通して観賞する使用者に、全セル初期化動作によって発生する発光を観測されないようにすることができ、全セル初期化動作による発光分の輝度を低減した良好な黒輝度にしてコントラストを高めた３Ｄ画像を提供することが可能となる。
　なお、本実施の形態では、ランプ電圧Ｌ１１の勾配をランプ電圧Ｌ１の勾配の２倍とする構成を説明したが、ランプ電圧Ｌ１１の勾配は４．０Ｖ／μｓｅｃを上限に設定することが望ましい。すなわち、ランプ電圧Ｌ１１の勾配は、ランプ電圧Ｌ１の勾配よりも大きく、かつ、４．０Ｖ／μｓｅｃ以下の範囲に設定することが望ましい。これは、この上限値よりも勾配を急峻にすると、初期化動作時に強放電が発生し、初期化動作が過剰になって書込み動作が不安定になる可能性があるためである。ただし、本発明は何らこの数値に限定されるものではない。これらの数値はパネル１０の特性やプラズマディスプレイ装置４０の仕様等に応じて最適に設定することが望ましい。
　また、本実施の形態では、ランプ電圧Ｌ１２の勾配をランプ電圧Ｌ２の２倍とする構成を説明したが、ランプ電圧Ｌ１２の勾配は、ランプ電圧Ｌ２の勾配の２倍（もしくは、－５Ｖ／μｓｅｃ）を上限に設定することが望ましい。すなわち、ランプ電圧Ｌ１２の勾配は、ランプ電圧Ｌ２の勾配よりも大きく、かつ、ランプ電圧Ｌ２の勾配の２倍以下の範囲に設定することが望ましい。全セル初期化動作時における下りの傾斜波形電圧は、放電セル内の壁電荷およびプライミング粒子を調整する働きを持っている。そして、ランプ電圧Ｌ１２の勾配をこの上限値よりも急峻にすると、それらの働きが過剰になって書込み動作が不安定になる可能性があるためである。ただし、本発明は何らこの数値に限定されるものではない。これらの数値はパネル１０の特性やプラズマディスプレイ装置４０の仕様等に応じて最適に設定することが望ましい。
　なお、本実施の形態では、３Ｄ駆動時における電圧Ｖｉ２と２Ｄ駆動時における電圧Ｖｉ２とを互いに等しい電圧値に設定する構成を説明したが、これらの電圧値は互いに異なる値であってもよい。
　（実施の形態２）
　実施の形態１では、ランプ電圧Ｌ１１の勾配をランプ電圧Ｌ１の勾配よりも急峻にし、ランプ電圧Ｌ１２の勾配をランプ電圧Ｌ２の勾配よりも急峻にして３Ｄ駆動時の全セル初期化動作を行う構成を説明した。しかし、本発明は何らこの構成に限定されるものではない。
　全セル初期化動作において、上り傾斜波形電圧による放電は、放電セル内に壁電荷およびプライミング粒子を発生する働きを有する。したがって、パネル１０の特性やプラズマディスプレイ装置４０の仕様等によっては、上り傾斜波形電圧の勾配が急峻になることで強放電が発生し、壁電荷およびプライミング粒子が過剰に発生して、続く書込み動作が不安定になる可能性がある。そこで、壁電荷およびプライミング粒子を適正に発生して続く書込み動作を安定にするために、ランプ電圧Ｌ１１の勾配をランプ電圧Ｌ１の勾配と同等にし、ランプ電圧Ｌ１２の勾配だけをランプ電圧Ｌ２の勾配よりも急峻にする構成としてもよい。
　そのような構成のときには、３Ｄ画像をパネル１０に表示するときに、入力端子ＩＮ５に印加する制御信号は「Ｌｏ」にしてランプ電圧Ｌ１１の勾配をランプ電圧Ｌ１の勾配と同等にし、入力端子ＩＮ４に印加する制御信号は「Ｈｉ」にしてランプ電圧Ｌ１２の勾配をランプ電圧Ｌ２の勾配よりも急峻にして３Ｄ駆動時の全セル初期化動作を行う。
　また、全セル初期化動作において、下り傾斜波形電圧による放電は、上り傾斜波形電圧による放電によって放電セル内に発生した壁電荷およびプライミング粒子を調整する働きを有する。したがって、パネル１０の特性やプラズマディスプレイ装置４０の仕様等によっては、下り傾斜波形電圧の勾配が急峻になることで強放電が発生し、壁電荷およびプライミング粒子を調整する働きが過剰になって、続く書込み動作が不安定になる可能性がある。そこで、壁電荷およびプライミング粒子を調整する働きを適正にして続く書込み動作を安定にするために、ランプ電圧Ｌ１２の勾配をランプ電圧Ｌ２の勾配と同等にし、ランプ電圧Ｌ１１の勾配だけをランプ電圧Ｌ１の勾配よりも急峻にする構成としてもよい。
　そのような構成のときには、３Ｄ画像をパネル１０に表示するときに、入力端子ＩＮ４に印加する制御信号は「Ｌｏ」にしてランプ電圧Ｌ１２の勾配をランプ電圧Ｌ２の勾配と同等にし、入力端子ＩＮ５に印加する制御信号は「Ｈｉ」にしてランプ電圧Ｌ１１の勾配をランプ電圧Ｌ１の勾配よりも急峻にして３Ｄ駆動時の全セル初期化動作を行う。
　なお、上述したいずれの構成においても、３Ｄ駆動時における全セル初期化期間の長さは、実施の形態１に示した構成と比較して長くなる。したがって、右目用シャッタ７２Ｒ（または左目用シャッタ７２Ｌ）が開いたときに、前フィールドから現フィールドに漏れ込む残光がその分だけ減衰しているので、クロストークを低減する効果を高めることができる。
　なお、図４、図５、図６に示した駆動電圧波形は本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこれらの駆動電圧波形に限定されるものではない。また、図７に示した回路構成も本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこの回路構成に限定されるものではない。
　なお、図５には、サブフィールドＳＦ５の終了後からサブフィールドＳＦ１の開始前までの間に、下り傾斜波形電圧を発生して走査電極ＳＣ１～走査電極ＳＣｎに印加する例を示したが、これらの電圧は発生せずともよい。例えば、サブフィールドＳＦ５の終了後からサブフィールドＳＦ１の開始前までの間は、走査電極ＳＣ１～走査電極ＳＣｎ、維持電極ＳＵ１～維持電極ＳＵｎ、データ電極Ｄ１～データ電極Ｄｍをともに０（Ｖ）に保持する構成であってもよい。
　なお、本発明の実施の形態においては、２Ｄ駆動時においては１つのフィールドを８つのサブフィールドで構成し、３Ｄ駆動時においては１つのフィールドを５つのサブフィールドで構成する例を説明した。しかし、本発明は１フィールドを構成するサブフィールドの数が何ら上記の数に限定されるものではない。例えば、サブフィールドの数をより多くすることで、パネル１０に表示できる階調の数をさらに増加することができる。
　また、本発明の実施の形態においては、サブフィールドの輝度重みを「２」のべき乗とし、例えば、２Ｄ駆動時においてはサブフィールドＳＦ１～サブフィールドＳＦ８の各サブフィールドの輝度重みを（１、２、４、８、１６、３２、６４、１２８）に設定し、３Ｄ駆動時においてはサブフィールドＳＦ１～サブフィールドＳＦ５の各サブフィールドの輝度重みを（１６、８、４、２、１）に設定する例を説明した。しかし、各サブフィールドに設定する輝度重みは、何ら上記の数値に限定されるものではない。例えば、３Ｄ駆動時においてサブフィールドＳＦ１～サブフィールドＳＦ５の各サブフィールドの輝度重みを（１２、７、３、２、１）等として階調を決めるサブフィールドの組合せに冗長性を持たせることにより、動画擬似輪郭の発生を抑制したコーディングが可能となる。１フィールドを構成するサブフィールドの数や、各サブフィールドの輝度重み等は、パネル１０の特性やプラズマディスプレイ装置４０の仕様等に応じて適宜設定すればよい。
　なお、本発明における実施の形態に示した各回路ブロックは、実施の形態に示した各動作を行う電気回路として構成されてもよく、あるいは、同様の動作をするようにプログラミングされたマイクロコンピュータ等を用いて構成されてもよい。
　なお、本実施の形態では、１画素をＲ、Ｇ、Ｂの３色の放電セルで構成する例を説明したが、１画素を４色あるいはそれ以上の色の放電セルで構成するパネルにおいても、本実施の形態に示した構成を適用することは可能であり、同様の効果を得ることができる。
　なお、本発明の実施の形態において示した具体的な数値は、画面サイズが５０インチ、表示電極対２４の数が１０２４のパネル１０の特性にもとづき設定したものであって、単に実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、各数値はパネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、１フィールドを構成するサブフィールドの数や各サブフィールドの輝度重み等も本発明における実施の形態に示した値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
　本発明は、３Ｄ画像表示装置として使用可能なプラズマディスプレイ装置において、３Ｄ画像を表示する際のパネルの駆動に要する時間を短縮しつつ、良好なコントラストの３Ｄ画像を実現することができるので、プラズマディスプレイ装置やプラズマディスプレイシステム、加えてパネルの駆動方法やプラズマディスプレイ装置用シャッタ眼鏡の制御方法として有用である。
　１０　　パネル
　２１　　前面基板
　２２　　走査電極
　２３　　維持電極
　２４　　表示電極対
　２５，３３　　誘電体層
　２６　　保護層
　３１　　背面基板
　３２　　データ電極
　３４　　隔壁
　３５　　蛍光体層
　４０　　プラズマディスプレイ装置
　４１　　画像信号処理回路
　４２　　データ電極駆動回路
　４３　　走査電極駆動回路
　４４　　維持電極駆動回路
　４５　　制御信号発生回路
　４６　　タイミング信号出力部
　５０　　維持パルス発生回路
　５１　　初期化波形発生回路
　５２　　走査パルス発生回路
　５３，５４，５５　　ミラー積分回路
　６０，６１　　定電流発生回路
　７０　　シャッタ眼鏡
　７２Ｒ　　右目用シャッタ
　７２Ｌ　　左目用シャッタ
　Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ２０，Ｑ２１，ＱＨ１～ＱＨｎ，ＱＬ１～ＱＬｎ　　スイッチング素子
　Ｃ１，Ｃ２，Ｃ３，Ｃ３１　　コンデンサ
　Ｄｉ３１　　ダイオード
　Ｄｉ８，Ｄｉ９　　ツェナーダイオード
　Ｒ１，Ｒ２，Ｒ３，Ｒ８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３　　抵抗
　Ｑ８，Ｑ９　　トランジスタ
　Ｌ１，Ｌ２，Ｌ４，Ｌ１１，Ｌ１２，Ｌ１４　　ランプ電圧
　Ｌ３　　消去ランプ電圧

Claims (6)

  1. 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、
    初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１フィールドを構成し、前記初期化期間において上昇する上り傾斜波形電圧および下降する下り傾斜波形電圧を前記走査電極に印加する全セル初期化期間を有する全セル初期化サブフィールドを１フィールドの先頭サブフィールドにするとともに、右目用画像信号および左目用画像信号を有する３Ｄ画像信号にもとづき前記右目用画像信号を表示する右目用フィールドと前記左目用画像信号を表示する左目用フィールドとを交互に繰り返して前記プラズマディスプレイパネルに３Ｄ画像を表示する３Ｄ駆動と、２Ｄ画像信号にもとづき前記プラズマディスプレイパネルに２Ｄ画像を表示する２Ｄ駆動とのいずれかで前記プラズマディスプレイパネルを駆動する駆動回路と、
    入力信号にもとづき前記２Ｄ画像信号および前記３Ｄ画像信号のいずれが入力されているのかを判別し、その判別結果にもとづき前記２Ｄ画像または前記３Ｄ画像を前記プラズマディスプレイパネルに表示するために前記駆動回路を制御する制御信号と、前記プラズマディスプレイパネルに前記３Ｄ画像の前記右目用フィールドを表示するときにオンとなり前記左目用フィールドを表示するときにオフとなる右目用タイミング信号と、前記３Ｄ画像の前記左目用フィールドを表示するときにオンとなり前記右目用フィールドを表示するときにオフとなる左目用タイミング信号とからなるシャッタ開閉用タイミング信号とを発生する制御信号発生回路と、
    を備え、
    前記駆動回路は、前記３Ｄ駆動時における全セル初期化期間の前記上り傾斜波形電圧の傾斜を、前記２Ｄ駆動時における全セル初期化期間の前記上り傾斜波形電圧の傾斜よりも急峻な勾配で発生し、
    前記制御信号発生回路は、前記３Ｄ駆動時における全セル初期化期間には前記右目用タイミング信号および前記左目用タイミング信号がともにオフになる前記シャッタ開閉用タイミング信号を発生する
    ことを特徴とするプラズマディスプレイ装置。
  2. 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、
    初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１フィールドを構成し、前記初期化期間において上昇する上り傾斜波形電圧および下降する下り傾斜波形電圧を前記走査電極に印加する全セル初期化期間を有する全セル初期化サブフィールドを１フィールドの先頭サブフィールドにするとともに、右目用画像信号および左目用画像信号を有する３Ｄ画像信号にもとづき前記右目用画像信号を表示する右目用フィールドと前記左目用画像信号を表示する左目用フィールドとを交互に繰り返して前記プラズマディスプレイパネルに３Ｄ画像を表示する３Ｄ駆動と、２Ｄ画像信号にもとづき前記プラズマディスプレイパネルに２Ｄ画像を表示する２Ｄ駆動とのいずれかで前記プラズマディスプレイパネルを駆動する駆動回路と、
    入力信号にもとづき前記２Ｄ画像信号および前記３Ｄ画像信号のいずれが入力されているのかを判別し、その判別結果にもとづき前記２Ｄ画像または前記３Ｄ画像を前記プラズマディスプレイパネルに表示するために前記駆動回路を制御する制御信号と、前記プラズマディスプレイパネルに前記３Ｄ画像の前記右目用フィールドを表示するときにオンとなり前記左目用フィールドを表示するときにオフとなる右目用タイミング信号と、前記３Ｄ画像の前記左目用フィールドを表示するときにオンとなり前記右目用フィールドを表示するときにオフとなる左目用タイミング信号とからなるシャッタ開閉用タイミング信号とを発生する制御信号発生回路と、
    を備え、
    前記駆動回路は、前記３Ｄ駆動時における全セル初期化期間の前記下り傾斜波形電圧の傾斜を、前記２Ｄ駆動時における全セル初期化期間の前記下り傾斜波形電圧の傾斜よりも急峻な勾配で発生し、
    前記制御信号発生回路は、前記３Ｄ駆動時における全セル初期化期間には前記右目用タイミング信号および前記左目用タイミング信号がともにオフになる前記シャッタ開閉用タイミング信号を発生する
    ことを特徴とするプラズマディスプレイ装置。
  3. 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、
    初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１フィールドを構成し、前記初期化期間において上昇する上り傾斜波形電圧および下降する下り傾斜波形電圧を前記走査電極に印加する全セル初期化期間を有する全セル初期化サブフィールドを１フィールドの先頭サブフィールドにするとともに、右目用画像信号および左目用画像信号を有する３Ｄ画像信号にもとづき前記右目用画像信号を表示する右目用フィールドと前記左目用画像信号を表示する左目用フィールドとを交互に繰り返して前記プラズマディスプレイパネルに３Ｄ画像を表示する３Ｄ駆動と、２Ｄ画像信号にもとづき前記プラズマディスプレイパネルに２Ｄ画像を表示する２Ｄ駆動とのいずれかで前記プラズマディスプレイパネルを駆動する駆動回路と、
    入力信号にもとづき前記２Ｄ画像信号および前記３Ｄ画像信号のいずれが入力されているのかを判別し、その判別結果にもとづき前記２Ｄ画像または前記３Ｄ画像を前記プラズマディスプレイパネルに表示するために前記駆動回路を制御する制御信号と、前記プラズマディスプレイパネルに前記３Ｄ画像の前記右目用フィールドを表示するときにオンとなり前記左目用フィールドを表示するときにオフとなる右目用タイミング信号と、前記３Ｄ画像の前記左目用フィールドを表示するときにオンとなり前記右目用フィールドを表示するときにオフとなる左目用タイミング信号とからなるシャッタ開閉用タイミング信号とを発生する制御信号発生回路と、
    を備え、
    前記駆動回路は、前記３Ｄ駆動時における全セル初期化期間の前記上り傾斜波形電圧の傾斜を、前記２Ｄ駆動時における全セル初期化期間の前記上り傾斜波形電圧の傾斜よりも急峻な勾配で発生し、前記３Ｄ駆動時における全セル初期化期間の前記下り傾斜波形電圧の傾斜を、前記２Ｄ駆動時における全セル初期化期間の前記下り傾斜波形電圧の傾斜よりも急峻な勾配で発生し、
    前記制御信号発生回路は、前記３Ｄ駆動時における全セル初期化期間には前記右目用タイミング信号および前記左目用タイミング信号がともにオフになる前記シャッタ開閉用タイミング信号を発生する
    ことを特徴とするプラズマディスプレイ装置。
  4. 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、
    初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１フィールドを構成し、前記初期化期間において上昇する上り傾斜波形電圧および下降する下り傾斜波形電圧を前記走査電極に印加する全セル初期化期間を有する全セル初期化サブフィールドを１フィールドの先頭サブフィールドにするとともに、右目用画像信号および左目用画像信号を有する３Ｄ画像信号にもとづき前記右目用画像信号を表示する右目用フィールドと前記左目用画像信号を表示する左目用フィールドとを交互に繰り返して前記プラズマディスプレイパネルに３Ｄ画像を表示する３Ｄ駆動と、２Ｄ画像信号にもとづき前記プラズマディスプレイパネルに２Ｄ画像を表示する２Ｄ駆動とのいずれかで前記プラズマディスプレイパネルを駆動する駆動回路と、
    入力信号にもとづき前記２Ｄ画像信号および前記３Ｄ画像信号のいずれが入力されているのかを判別し、その判別結果にもとづき前記２Ｄ画像または前記３Ｄ画像を前記プラズマディスプレイパネルに表示するために前記駆動回路を制御する制御信号と、前記プラズマディスプレイパネルに前記３Ｄ画像の前記右目用フィールドを表示するときにオンとなり前記左目用フィールドを表示するときにオフとなる右目用タイミング信号と、前記３Ｄ画像の前記左目用フィールドを表示するときにオンとなり前記右目用フィールドを表示するときにオフとなる左目用タイミング信号とからなるシャッタ開閉用タイミング信号とを発生する制御信号発生回路と、
    を有するプラズマディスプレイ装置、および、
    それぞれ独立にシャッタの開閉が可能な右目用シャッタおよび左目用シャッタを有し、前記制御信号発生回路で発生した前記シャッタ開閉用タイミング信号でシャッタの開閉が制御されるシャッタ眼鏡を備え、
    前記駆動回路は、前記３Ｄ駆動時における全セル初期化期間の前記上り傾斜波形電圧および前記下り傾斜波形電圧の少なくとも一方を、前記２Ｄ駆動時における全セル初期化期間の同傾斜波形電圧よりも急峻な勾配で発生し、
    前記制御信号発生回路は、前記３Ｄ駆動時における全セル初期化期間に前記右目用シャッタおよび前記左目用シャッタがともに閉じた状態となる前記シャッタ開閉用タイミング信号を発生する
    ことを特徴とするプラズマディスプレイシステム。
  5. 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルの駆動方法であって、
    初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１フィールドを構成し、前記初期化期間において上昇する上り傾斜波形電圧および下降する下り傾斜波形電圧を前記走査電極に印加する全セル初期化期間を有する全セル初期化サブフィールドを１フィールドの先頭サブフィールドにするとともに、右目用画像信号および左目用画像信号を有する３Ｄ画像信号にもとづき前記右目用画像信号を表示する右目用フィールドと前記左目用画像信号を表示する左目用フィールドとを交互に繰り返して前記プラズマディスプレイパネルに３Ｄ画像を表示する３Ｄ駆動と、２Ｄ画像信号にもとづき前記プラズマディスプレイパネルに２Ｄ画像を表示する２Ｄ駆動とのいずれかで前記プラズマディスプレイパネルを駆動し、
    前記３Ｄ駆動時における全セル初期化期間の前記上り傾斜波形電圧および前記下り傾斜波形電圧の少なくとも一方を、前記２Ｄ駆動時における全セル初期化期間の同傾斜波形電圧よりも急峻な勾配で発生する
    ことを特徴とするプラズマディスプレイパネルの駆動方法。
  6. 走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディスプレイパネルと、
    初期化期間と書込み期間と維持期間とを有するサブフィールドを複数用いて１フィールドを構成し、前記初期化期間において上昇する上り傾斜波形電圧および下降する下り傾斜波形電圧を前記走査電極に印加する全セル初期化期間を有する全セル初期化サブフィールドを１フィールドの先頭サブフィールドにするとともに、右目用画像信号および左目用画像信号を有する３Ｄ画像信号にもとづき前記右目用画像信号を表示する右目用フィールドと前記左目用画像信号を表示する左目用フィールドとを交互に繰り返して前記プラズマディスプレイパネルに３Ｄ画像を表示する３Ｄ駆動と、２Ｄ画像信号にもとづき前記プラズマディスプレイパネルに２Ｄ画像を表示する２Ｄ駆動とのいずれかで前記プラズマディスプレイパネルを駆動する駆動回路と、
    入力信号にもとづき前記２Ｄ画像信号および前記３Ｄ画像信号のいずれが入力されているのかを判別し、その判別結果にもとづき前記２Ｄ画像または前記３Ｄ画像を前記プラズマディスプレイパネルに表示するために前記駆動回路を制御する制御信号と、前記プラズマディスプレイパネルに前記３Ｄ画像の前記右目用フィールドを表示するときにオンとなり前記左目用フィールドを表示するときにオフとなる右目用タイミング信号と、前記３Ｄ画像の前記左目用フィールドを表示するときにオンとなり前記右目用フィールドを表示するときにオフとなる左目用タイミング信号とからなるシャッタ開閉用タイミング信号とを発生する制御信号発生回路と、を備え、
    前記駆動回路が、前記３Ｄ駆動時における全セル初期化期間の前記上り傾斜波形電圧および前記下り傾斜波形電圧の少なくとも一方を、前記２Ｄ駆動時における全セル初期化期間の同傾斜波形電圧よりも急峻な勾配で発生するプラズマディスプレイ装置に表示される画像の観測に用いられ、それぞれ独立にシャッタの開閉が可能な右目用シャッタおよび左目用シャッタを有するシャッタ眼鏡の制御方法であって、
    前記３Ｄ駆動時における全セル初期化期間は前記右目用シャッタおよび前記左目用シャッタがともに閉じた状態になるように前記シャッタ眼鏡を制御することを特徴とするプラズマディスプレイ装置用シャッタ眼鏡の制御方法。
PCT/JP2011/001395 2010-03-10 2011-03-10 プラズマディスプレイ装置、プラズマディスプレイシステム、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置用シャッタ眼鏡の制御方法 WO2011111388A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011800054186A CN102714009A (zh) 2010-03-10 2011-03-10 等离子显示装置、等离子显示系统、等离子显示面板的驱动方法及等离子显示装置用快门式眼镜的控制方法
US13/582,953 US20120327053A1 (en) 2010-03-10 2011-03-10 Plasma display device, plasma display system, drive method for plasma display panel, and control method for shutter glasses for plasma display device
JP2012504335A JPWO2011111388A1 (ja) 2010-03-10 2011-03-10 プラズマディスプレイ装置、プラズマディスプレイシステム、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置用シャッタ眼鏡の制御方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010052674 2010-03-10
JP2010-052674 2010-03-10

Publications (1)

Publication Number Publication Date
WO2011111388A1 true WO2011111388A1 (ja) 2011-09-15

Family

ID=44563219

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/001395 WO2011111388A1 (ja) 2010-03-10 2011-03-10 プラズマディスプレイ装置、プラズマディスプレイシステム、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置用シャッタ眼鏡の制御方法

Country Status (5)

Country Link
US (1) US20120327053A1 (ja)
JP (1) JPWO2011111388A1 (ja)
KR (1) KR20120112701A (ja)
CN (1) CN102714009A (ja)
WO (1) WO2011111388A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714011A (zh) * 2010-03-09 2012-10-03 松下电器产业株式会社 等离子显示装置及等离子显示系统
JPWO2012102032A1 (ja) * 2011-01-28 2014-06-30 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5252140B1 (ja) * 2011-12-07 2013-07-31 パナソニック株式会社 画像表示装置の駆動方法、画像表示装置および画像表示システム
WO2013084377A1 (ja) * 2011-12-07 2013-06-13 パナソニック株式会社 画像表示装置の駆動方法、画像表示装置および画像表示システム
US20130271443A1 (en) * 2012-04-16 2013-10-17 Shenzhen China Star Optoeletronics Technology Co., Ltd. Driving circuit of backlight module and display apparatus using the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195722A (ja) * 1997-09-17 1999-04-09 Sanyo Electric Co Ltd プラズマディスプレイパネルを用いた時分割メガネ方式の立体映像表示方法
JP2000036969A (ja) * 1998-07-21 2000-02-02 Nippon Hoso Kyokai <Nhk> 立体画像表示方法および装置
JP2002199416A (ja) * 2000-12-25 2002-07-12 Nippon Hoso Kyokai <Nhk> 立体画像表示方法及び立体画像表示装置
JP2006301622A (ja) * 2005-04-19 2006-11-02 Samsung Sdi Co Ltd プラズマディスプレイパネル駆動方法
WO2007138680A1 (ja) * 2006-05-30 2007-12-06 Hitachi Plasma Display Limited プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP2008268397A (ja) * 2007-04-18 2008-11-06 Seiko Epson Corp 表示装置、表示装置の駆動方法および電子機器
JP2010019961A (ja) * 2008-07-09 2010-01-28 Panasonic Corp プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW516014B (en) * 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
US6407506B1 (en) * 1999-04-02 2002-06-18 Hitachi, Ltd. Display apparatus, display method and control-drive circuit for display apparatus
US20040070556A1 (en) * 2001-02-22 2004-04-15 Sebastien Weitbruch Stereoscopic plasma display and interleaving of fields
JP5168896B2 (ja) * 2006-02-14 2013-03-27 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
US8305300B2 (en) * 2006-02-28 2012-11-06 Panasonic Corporation Method for driving plasma display panel and plasma display device
KR100838084B1 (ko) * 2007-04-09 2008-06-16 삼성에스디아이 주식회사 적응적인 초기화를 수행하는 방전 표시 패널의 구동 방법
KR101546828B1 (ko) * 2008-06-10 2015-08-24 엘지전자 주식회사 디스플레이 장치
US20110096057A1 (en) * 2008-06-11 2011-04-28 Seonghak Moon Plasma display apparatus
KR101606832B1 (ko) * 2009-06-16 2016-03-29 삼성전자 주식회사 디스플레이장치 및 그 제어방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1195722A (ja) * 1997-09-17 1999-04-09 Sanyo Electric Co Ltd プラズマディスプレイパネルを用いた時分割メガネ方式の立体映像表示方法
JP2000036969A (ja) * 1998-07-21 2000-02-02 Nippon Hoso Kyokai <Nhk> 立体画像表示方法および装置
JP2002199416A (ja) * 2000-12-25 2002-07-12 Nippon Hoso Kyokai <Nhk> 立体画像表示方法及び立体画像表示装置
JP2006301622A (ja) * 2005-04-19 2006-11-02 Samsung Sdi Co Ltd プラズマディスプレイパネル駆動方法
WO2007138680A1 (ja) * 2006-05-30 2007-12-06 Hitachi Plasma Display Limited プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP2008268397A (ja) * 2007-04-18 2008-11-06 Seiko Epson Corp 表示装置、表示装置の駆動方法および電子機器
JP2010019961A (ja) * 2008-07-09 2010-01-28 Panasonic Corp プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Also Published As

Publication number Publication date
JPWO2011111388A1 (ja) 2013-06-27
KR20120112701A (ko) 2012-10-11
US20120327053A1 (en) 2012-12-27
CN102714009A (zh) 2012-10-03

Similar Documents

Publication Publication Date Title
WO2011111388A1 (ja) プラズマディスプレイ装置、プラズマディスプレイシステム、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置用シャッタ眼鏡の制御方法
WO2011108261A1 (ja) プラズマディスプレイ装置の駆動方法、プラズマディスプレイ装置およびプラズマディスプレイシステム
JP5263451B2 (ja) プラズマディスプレイ装置の駆動方法、プラズマディスプレイ装置およびプラズマディスプレイシステム
WO2011111390A1 (ja) プラズマディスプレイ装置、プラズマディスプレイシステム、およびプラズマディスプレイパネルの駆動方法
WO2011045924A1 (ja) プラズマディスプレイ装置の駆動方法、プラズマディスプレイ装置およびプラズマディスプレイシステム
JP5218680B2 (ja) プラズマディスプレイ装置、プラズマディスプレイシステムおよびプラズマディスプレイパネルの駆動方法
JPWO2011074227A1 (ja) プラズマディスプレイ装置の駆動方法、プラズマディスプレイ装置およびプラズマディスプレイシステム
WO2011132431A1 (ja) プラズマディスプレイ装置の駆動方法、プラズマディスプレイ装置およびプラズマディスプレイシステム
WO2011111389A1 (ja) プラズマディスプレイ装置、プラズマディスプレイシステム、およびプラズマディスプレイ装置用シャッタ眼鏡の制御方法
JP5267679B2 (ja) プラズマディスプレイ装置、プラズマディスプレイシステムおよびプラズマディスプレイ装置用シャッタ眼鏡の制御方法
JP5263447B2 (ja) プラズマディスプレイ装置の駆動方法、プラズマディスプレイ装置およびプラズマディスプレイシステム
WO2011111337A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイシステム
WO2012102042A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012011284A1 (ja) プラズマディスプレイ装置、プラズマディスプレイシステム、およびプラズマディスプレイパネルの駆動方法
WO2012073516A1 (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
JP2011191467A (ja) プラズマディスプレイ装置、プラズマディスプレイシステム、およびプラズマディスプレイ装置用シャッタ眼鏡の制御方法
JP5263450B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2013088741A (ja) 画像表示装置と画像表示装置の駆動方法、画像表示装置を使用する画像表示システム
JP2011099989A (ja) プラズマディスプレイ装置の駆動方法、プラズマディスプレイ装置およびプラズマディスプレイシステム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180005418.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11753051

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012504335

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20127020284

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13582953

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11753051

Country of ref document: EP

Kind code of ref document: A1