WO2011105873A2 - 펄스 플라즈마의 dc 파워 인가에 따른 동기화 제어 방법 - Google Patents

펄스 플라즈마의 dc 파워 인가에 따른 동기화 제어 방법 Download PDF

Info

Publication number
WO2011105873A2
WO2011105873A2 PCT/KR2011/001400 KR2011001400W WO2011105873A2 WO 2011105873 A2 WO2011105873 A2 WO 2011105873A2 KR 2011001400 W KR2011001400 W KR 2011001400W WO 2011105873 A2 WO2011105873 A2 WO 2011105873A2
Authority
WO
WIPO (PCT)
Prior art keywords
power
period
applying
plasma
pulse
Prior art date
Application number
PCT/KR2011/001400
Other languages
English (en)
French (fr)
Other versions
WO2011105873A3 (ko
Inventor
염근영
강세구
전민환
박종윤
박병재
연제관
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Publication of WO2011105873A2 publication Critical patent/WO2011105873A2/ko
Publication of WO2011105873A3 publication Critical patent/WO2011105873A3/ko
Priority to US13/594,452 priority Critical patent/US20130049592A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Definitions

  • the present invention relates to a synchronization control method according to the application of the DC power of the pulsed plasma, and more particularly, to apply a negative (-) power cycle and a positive (+) by alternately applying the DC power in accordance with the on / off period of the RF pulse power
  • the present invention relates to a synchronization control method according to the application of DC power of a pulsed plasma to adjust a power cycle to form a plasma suitable for each process.
  • an etching process uses a method of etching ions or radicals which dissociate reactive gas using plasma to react with an object to be etched.
  • the ions or radicals have a positive or negative polarity, and due to the polarity, positive or negative charges accumulate in the etchant. Accumulated positive or negative charges as described above had a problem that adversely affect the etching characteristics of the object.
  • an object of the present invention is to alternately apply the DC power of the bias electrode portion in response to the RF pulse power of the source electrode portion in a semiconductor wafer processing process including an etching process to generate a negative (-) power cycle and a positive (+) power cycle.
  • the present invention provides a synchronization control method according to the application of DC power of a pulsed plasma which can maintain electrical neutrality by adjusting and exhibiting excellent process characteristics.
  • the present invention for achieving the above object is to repeat the generation and extinction of the plasma by applying the RF pulse power to the source electrode portion to adjust the on cycle and off cycle and the bias electrode portion in accordance with the on cycle and the off cycle Alternately applying DC power.
  • the duty ratio can be changed according to the synchronization method of the RF pulse power and the DC power using the synchronization control method according to the DC power application of the pulse plasma according to the present invention. There is an effect that can control the characteristics of the plasma to suit each process.
  • DC power whose time is modulated to have a polarity opposite to that of the RF pulse plasma of the source electrode portion is independently applied, so that charges of different polarities cancel each other according to the accumulation of pulse time. It has the effect of preventing accumulation, maintaining electrical neutrality and performing the process.
  • FIG. 1 is a view showing a case where a continuous wave is formed by applying RF power and a case where a pulsed wave is formed by pulsing the RF power.
  • FIG. 2 is a diagram illustrating a structure in which a plasma generator including a source electrode part and a bias electrode part applies power to each electrode part to synchronize the same.
  • FIG. 3 is a conceptual diagram illustrating a method of synchronizing with an RF pulse plasma by applying DC power to a bias electrode part.
  • 4A is a conceptual diagram illustrating a method of compensating for the cancellation effect of a waveform by providing a phase difference in synchronization.
  • 4B is a conceptual diagram illustrating a method in which the pulse periods of the source electrode part and the bias electrode part are the same, but the duty ratio of each pulse is set differently and synchronized to compensate for the canceling effect of the waveform.
  • FIG. 5 is a perspective view of an MRAM performing an etching process with a pulsed plasma formed through an embodiment of the present invention.
  • FIG. 1 is a view showing a case where a continuous wave is formed by applying RF power and a case where a pulsed wave is formed by pulsing the RF power.
  • RF power is pulsed.
  • the RF pulse power may be applied by pulsing by connecting a separate device to existing RF power, or by applying RF pulse power.
  • Pulsed wave plasma may be formed by applying RF pulse power in one of the above methods.
  • the duty ratio is changed according to the pulse power period applied as described above to affect the characteristics of the pulsed plasma generated.
  • the duty ratio means a ratio of the on period and the off period of the plasma. For example, in the case of DR 60%, the duty ratio means that the on time of the pulsed plasma is 60% and the off time is 40%.
  • FIG. 2 is a diagram illustrating a structure in which a plasma generator including a source electrode part and a bias electrode part applies power to each electrode part to synchronize the same.
  • the plasma generating apparatus includes a source electrode part 20 serving as an upper electrode and a bias electrode part 30 on which a wafer is seated.
  • RF power is applied to the source electrode part 20 in the form of a pulse to control on and off periods, and DC power of a positive (+) or negative (-) DC voltage is alternately applied to the bias electrode part 30.
  • DC power of a positive (+) or negative (-) DC voltage is alternately applied to the bias electrode part 30.
  • the synchronization is applied to match the DC power of the positive (+) or negative (-) period of the bias electrode part 30 to the on or off period of the source electrode part 20, and thereby, every period. You can see the production of particles with different charges.
  • FIG. 3 is a conceptual diagram illustrating a method of synchronizing with an RF pulse plasma by applying DC power to a bias electrode part.
  • the RF pulse power is repeatedly applied to the on period 100 and the off period 200 to the source electrode to repeat generation and disappearance of the plasma.
  • the reactive gas injected into the plasma is dissociated to form cations.
  • the off cycle 200 electrons are attached to ions and radicals from which the reactive gas is dissociated to form anions.
  • the reactive gas is changed into a cation by the plasma, and in the off period 200, the reactive gas is dissociated by the plasma in the on period 100. Electrons attach to radicals to form anions.
  • the DC power is applied to the negative electrode portion on which the wafer is seated so as to correspond to the on period 100 and the off period 200, respectively, a negative power 300 period and a positive power period 400.
  • the negative power cycle 300 means to walk the negative DC for a predetermined time
  • the plus power cycle 400 means to walk the positive DC for a predetermined time.
  • an etching process which is one of semiconductor wafer processing processes.
  • the RF power is on cycle 100 and the DC power is negative power cycle 300
  • Cations in which reactive gas is dissociated by the plasma are dissociated.
  • Cationic etching proceeds in the direction of the bias electrode portion to etch the wafer in which the cation is seated on the bias electrode portion.
  • the RF power is an off period 200 and the DC power is a positive power period 400
  • the plasma disappears and electrons are attached to ions and radicals generated during the on period 100.
  • An anion is formed, and the anion is attracted toward the bias electrode portion so that the anion etching proceeds by etching the wafer on which the anion is seated on the bias electrode portion.
  • the RF power is repeated in the on period 100 and the off period 200 at the source electrode part and the DC power is turned on at the bias electrode part in the on period 100 and the off period
  • the negative power cycle 300 and the positive power cycle 400 in correspondence with the 200, respectively, the positive and negative ions derived from the reactive gas in the on cycle 100 and the off cycle 200 are respectively biased to the bias electrode. It is attracted to the side, and the positive and negative ions etch the wafer seated on the bias electrode portion.
  • charges of different polarities cancel each other with the accumulation of pulse time, thereby preventing charge accumulation in the mask pattern, maintaining electrical neutrality, and performing a process.
  • the frequency of the applied RF power is preferably in the range of 100kHz to 13.56MHz.
  • 4A is a conceptual diagram illustrating a method of compensating for the cancellation effect of a waveform by providing a phase difference in synchronization.
  • the waveform actually formed may not be synchronized as shown in the conceptual diagram of FIG. 3. That is, decay may occur between the on period 100 and the off period 200 of the pulse due to charges of different polarities, so that the target charge offset may be misaligned.
  • the ion energy of the plasma is attenuated during successive on periods 100 and off periods 200. Therefore, as shown in FIG. 4A, the canceling effect of the waveform that is attenuated may be compensated by giving a constant phase difference to synchronization. This can be done by modulating the time.
  • the duty cycle may be modified, and the degree of charge offset and the reactivity may be changed according to the change in the duty ratio through the duty cycle.
  • 4B is a conceptual diagram illustrating a method in which the pulse periods of the source electrode part and the bias electrode part are the same, but the duty ratio of each pulse is set differently and synchronized to compensate for the canceling effect of the waveform.
  • the on time and the off time of a pulse applied to the source electrode part and the bias electrode part are set differently, but the periods are the same. .
  • the on period 100 and the off period 200 may be set in accordance with the conditions and circumstances, the difference in reactivity.
  • FIG. 5 is a perspective view of an MRAM performing an etching process with a pulsed plasma formed through an embodiment of the present invention.
  • the structure shown in FIG. 5 is a stack structure of an MRAM having a magnetic tunnel resistance junction (MTJ: Magnetic Tunnel Junction), which is currently being developed, and a Ti / TiN as a metal electrode layer on the top.
  • a layer 510 was disposed, and a Ru 520 layer / Ta 530 layer was stacked as a cap layer, and capping was performed to prevent diffusion.
  • a magnetic tunnel junction layer (MTJ) comprising a top / bottom PEL (Polarization Enhancement Layer) CoFeB layer (540,560) and a tunnel barrier MgO layer (550) and a Ru buffer (570) as a lower buffer layer (buffer layer) have.
  • the Ti / TiN layer 510 has a thickness of 100nm or less
  • the Ru (520) layer / Ta 530 layer has a thickness of 30nm and 5nm, respectively
  • the CoFeB layer (540,560) of the upper / lower PEL Each 3 nm thick
  • the MgO layer 550 is 1nm or less in thickness
  • the Ru layer 570 may be formed in a thickness of 1nm, respectively.
  • the etching process is performed by a pulse plasma using a combination of Cl 2 or CO / NH 3 as a reactive gas, thereby turning on the RF power applied to the source electrode. It is possible to maintain a stable etching process by independently controlling the reactivity of the etched layer due to the repetitive change of the period and the off period, and independently controlling the energy of ions according to the negative power cycle and the positive power cycle of DC power applied to the bias electrode part. .
  • the on-cycle negative power cycle
  • the on-cycle for generating the plasma and the off-period during which the plasma is not generated are repeated at the time of applying the RF pulse power
  • the electrons are discharged during the off-cycle (plus power cycle).
  • the negative power period and the positive power period of the bias electrode part independently applied in synchronization with the on period and the off period of the RF power are formed on the upper part of the magnetic tunnel junction layers 540, 550, 560 as well as the control of the ion energy.
  • the electrical etching damage may be minimized due to the charge offset effect due to the synchronization of the on and off periods of the source electrode part and the negative and positive power periods of the bias electrode part.
  • the pulsed plasma formed by the present invention can be used as a process plasma in various processes, such as deposition, ashing, etc. .
  • the duty ratio according to the synchronization method of the RF pulse power and the DC pulse power it is possible to improve the efficiency of the process performed by controlling the characteristics of the plasma to suit each process.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

펄스 플라즈마의 DC 파워 인가에 따른 동기화 제어 방법이 개시된다. 본 발명에 의한 펄스 플라즈마의 DC 파워 인가에 따른 동기화 제어 방법은 RF 펄스 파워의 온/오프 주기에 맞추어 DC 파워를 마이너스(-) 파워 주기 및 플러스(+) 파워 주기가 조절되도록 인가함으로써 각 공정에 적합한 플라즈마를 형성하여 공정 효율을 극대화할 수 있다.

Description

펄스 플라즈마의 DC 파워 인가에 따른 동기화 제어 방법
본 발명은 펄스 플라즈마의 DC 파워 인가에 따른 동기화 제어 방법에 관한 것으로, 보다 상세하게는 RF 펄스 파워의 온/오프 주기에 맞추어 DC 파워를 교대로 인가함으로써 마이너스(-) 파워 주기 및 플러스(+) 파워 주기를 조절하여 각 공정에 적합한 플라즈마를 형성하기 위한 펄스 플라즈마의 DC 파워 인가에 따른 동기화 제어 방법에 관한 것이다.
반도체 등 전자 기기에서 사용되는 부품의 소형화 추세 및 집적의 고밀도화에 따라, 보다 미세한 크기의 전자 부품을 만들기 위하여 다양한 방법들이 시도되고 있다. 그러나 반도체의 미세화 공정이 한계에 도달할 것으로 예상되어 반도체 칩의 제조시 사용되는 웨이퍼의 크기를 확대함으로써 웨이퍼의 대구경화를 통하여 저비용화를 도모하려는 움직임이 활발해지고 있다.
반도체칩 제조시 필수 공정 중 하나로서, 식각 공정은 플라즈마를 이용하여 반응성 가스를 해리시킨 이온 또는 라디컬을 피식각물에 반응시켜 식각하는 방법을 사용하게 된다. 이 때, 상기 이온 또는 라디컬은 양 또는 음의 극성을 띠게 되고, 상기의 극성으로 인하여 상기 피식각물에 양 또는 음 전하가 축적된다. 상기와 같이 축적된 양 또는 음 전하는 피식각물의 식각 특성에 악영향을 주게 되는 문제점이 있었다.
이에 본 발명의 목적은 식각 공정을 포함하는 반도체 웨이퍼 처리 공정에 있어서 소스 전극부의 RF 펄스 파워에 대응하여 바이어스 전극부의 DC 파워를 교대로 인가하여 마이너스(-) 파워 주기 및 플러스(+) 파워 주기를 조절함으로써 전기적으로 중성을 유지할 수 있게 하여 우수한 공정 특성을 나타내는 펄스 플라즈마의 DC 파워 인가에 따른 동기화 제어 방법을 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명은 소스 전극부에 RF 펄스 파워를 인가하여 온 주기 및 오프 주기를 조절함으로써 플라즈마의 생성 및 소멸을 반복하는 단계 및 상기 온 주기 및 오프 주기에 맞추어 바이어스 전극부에 DC 파워를 교대로 인가하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의한 펄스 플라즈마의 DC 파워 인가에 따른 동기화 제어 방법을 이용하여 RF 펄스 파워와 DC 파워의 동기화 방식에 따라 듀티 레시오를 변화시킬 수 있으며, 위상차를 두어 이를 통하여 전하 상쇄 정도 및 반응성을 조절함으로써 플라즈마의 특성을 각 공정에 적합하도록 제어할 수 있는 효과가 있다.
또한 펄스 플라즈마의 동기화 방법은 소스 전극부의 RF 펄스 플라즈마와는 반대의 극성을 갖도록 시간을 변조한 DC 파워를 독립적으로 인가하여 펄스 시간 축적에 따라 다른 극성의 전하가 서로 상쇄하여 마스크 패턴 내부의 전하의 축적을 방지하고 전기적 중성을 유지하며 공정을 수행할 수 있는 효과가 있다.
도 1 은 RF 파워를 인가하여 지속파(continuous wave)를 형성한 경우와, 상기의 RF 파워를 펄싱(pulsing)함으로써 펄스파(pulsed wave)가 형성된 경우를 비교하여 나타내는 도면이다.
도 2 는 소스 전극부와 바이어스 전극부로 구성된 플라즈마 발생 장치에서 각 전극부에 파워를 인가하여 동기화하는 구조를 나타내는 도면이다.
도 3 은 바이어스 전극부에 DC 파워를 인가하여 RF 펄스 플라즈마와 동기화하는 방법을 나타내는 개념도이다.
도 4a 는 동기화에 위상차를 두어 파형의 상쇄 효과를 보완하는 방법을 나타내는 개념도이다.
도 4b 는 소스 전극부와 바이어스 전극부의 펄스 주기는 동일하게 하되, 각 펄스의 듀티비(duty ratio)를 서로 다르게 설정하여 동기화하여 파형의 상쇄 효과를 보완하는 방법을 나타내는 개념도이다.
도 5 는 본 발명의 일 실시예를 통하여 형성된 펄스 플라즈마로 식각 공정을 수행한 MRAM의 사시도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1 은 RF 파워를 인가하여 지속파(continuous wave)를 형성한 경우와, 상기의 RF 파워를 펄싱(pulsing)함으로써 펄스파(pulsed wave)가 형성된 경우를 비교하여 나타내는 도면이다.
도 1 을 참조하면, RF 파워를 펄스 형태로 인가(pulsing)한다. 상기 RF 펄스 파워를 인가하는 방법에는 기존의 RF 파워에 별도의 장치를 연결하여 펄싱(pulsing)하는 방법 또는 RF 펄스 파워를 인가하는 방법 등이 있다. 상기 중 하나의 방법으로 RF 펄스 파워를 인가함으로써 펄스 플라즈마(pulsed wave plasma)를 형성할 수 있다. 이 때, 펄스의 온(ON) 주기에 플라즈마가 생성되며, 오프(OFF) 주기에 플라즈마가 소멸된다. 상기와 같이 인가되는 펄스 파워 주기에 따라 듀티비(duty ratio, DR)가 변화되어 생성되는 펄스 플라즈마의 특성에 영향을 미친다. 듀티비란, 플라즈마의 온 주기와 오프 주기의 비를 의미하며, 예컨대, DR 60%인 경우 펄스 플라즈마의 온 주기(on time)가 60%, 오프 주기(off time)가 40%인 것을 의미한다.
도 2 는 소스 전극부와 바이어스 전극부로 구성된 플라즈마 발생 장치에서 각 전극부에 파워를 인가하여 동기화하는 구조를 나타내는 도면이다.
도 2 를 참조하면, 플라즈마 발생 장치는 상부 전극의 역할을 하는 소스 전극부(20)와 웨이퍼가 안착되는 바이어스 전극부(30)를 포함하여 구성된다. 소스 전극부(20)에는 RF 파워를 펄스 형태로 인가하여 온 주기 및 오프 주기를 조절하고, 바이어스 전극부(30)에는 플러스(+) 또는 마이너스(-)의 직류 전압의 DC 파워를 교대로 인가하여 소스 전극부(20)와 바이어스 전극부(30)를 동기화하는 구조이다.
여기서 동기화(synchronize)란 소스 전극부(20)의 온 또는 오프 주기에 바이어스 전극부(30)의 플러스(+) 또는 마이너스(-)주기의 DC 파워가 각각 일치하도록 인가하는 것으로, 이를 통하여 주기마다 서로 다른 전하를 가지는 입자의 생성을 확인할 수 있다.
도 3 은 바이어스 전극부에 DC 파워를 인가하여 RF 펄스 플라즈마와 동기화하는 방법을 나타내는 개념도이다.
도 3 을 참조하면, 소스 전극부에 RF 펄스 파워를 온(on)주기(100) 및 오프(off)주기(200)를 반복적으로 인가하여 플라즈마의 생성 및 소멸을 반복하도록 한다. 상기 온 주기(100)에서는 상기 플라즈마에 주입되는 반응성 가스가 해리되어 양이온으로 형성되고, 상기 오프 주기(200)에서는 반응성 가스가 해리된 이온 및 라디칼에 전자가 부착되어 음이온을 형성한다. 바꾸어 설명하면, 상기 온 주기(100)에서는 상기 플라즈마에 의해 상기 반응성 가스가 양이온으로 변화되고, 상기 오프 주기(200)에서는 상기 온 주기(100)에서 상기 플라즈마에 의해 상기 반응성 가스가 해리된 이온과 라디칼에 전자가 부착하여 음이온을 형성한다.
이 때, 웨이퍼가 안착되어 있는 바이어스 전극부에 DC 파워를 상기 온 주기(100) 및 오프 주기(200)에 대응되도록 각각 마이너스(-) 파워(300) 주기 및 플러스(+) 파워 주기(400)로 인가해 준다. 상기 마이너스 파워 주기(300)는 마이너스 DC를 일정 시간 동안 걸어주는 것을 의미하며, 상기 플러스 파워 주기(400)는 플러스 DC를 일정 시간 동안 걸어주는 것을 의미한다.
반도체 웨이퍼 처리 공정 중 하나인 식각 공정을 일예로 들어 설명하면, 상기 RF 파워는 온 주기(100)이고, 상기 DC 파워는 마이너스 파워 주기(300)인 경우, 상기 플라즈마에 의해 반응성 가스가 해리된 양이온이 바이어스 전극부 방향으로 이끌려서 상기 양이온이 바이어스 전극부 상에 안착된 웨이퍼를 식각하는 양이온 식각이 진행된다. 또한, 상기 RF 파워는 오프 주기(200)이고, 상기 DC 파워는 플러스 파워 주기(400)인 경우, 상기 플라즈마는 소멸하고, 상기 온 주기(100) 때 생성되었던 이온 및 라디컬에 전자가 부착되어 음이온을 형성하고, 상기 음이온은 바이어스 전극부 방향으로 이끌려서 상기 음이온이 바이어스 전극부 상에 안착된 웨이퍼를 식각하는 음이온 식각이 진행된다.
따라서 본 발명에 따른 펄스 플라즈마의 동기화 방법을 통하여 소스 전극부에 RF 파워를 온 주기(100) 및 오프 주기(200)로 반복하고, 바이어스 전극부에 DC 파워를 상기 온 주기(100) 및 오프 주기(200)에 대응하여 각각 마이너스 파워 주기(300) 및 플러스 파워 주기(400)를 반복함으로써, 상기 온 주기(100) 및 오프 주기(200)에서 반응성 가스로부터 유래된 양이온 및 음이온이 각각 상기 바이어스 전극부 쪽으로 이끌리게 되고, 상기 양이온 및 음이온이 상기 바이어스 전극부 상에 안착된 웨이퍼를 식각하게 된다. 이로 인하여 펄스 시간 축적에 따라 다른 극성의 전하가 서로 상쇄하여 마스크 패턴 내부의 전하 축적을 방지하고 전기적 중성을 유지하며 공정을 수행할 수 있다.
이 때, 바이어스 전극부에 DC 파워와 함께 별도의 RF 파워를 혼합 인가하는것도 가능하며, 인가되는 RF 파워의 주파수는 100kHz 내지 13.56MHz의 범위 내인 것이 바람직하다.
도 4a 는 동기화에 위상차를 두어 파형의 상쇄 효과를 보완하는 방법을 나타내는 개념도이다.
도 4a 를 참조하면, 실제 형성되는 파형은 도 3 의 개념도와 같이 반듯하게 동기화되지 않을 수 있다. 즉, 다른 극성의 전하들에 의해 펄스의 온 주기(100)와 오프 주기(200) 사이에 감쇄(decay)가 일어나서 목표한 전하 상쇄가 틀어질 수 있다. 플라즈마의 이온 에너지는 연속적인 온 주기(100) 및 오프 주기(200) 동안 감쇄된다. 따라서 도 4a와 같이 동기화에 일정한 위상차를 두어 감쇄되는 파형의 상쇄 효과를 보완할 수 있다. 이는 시간을 변조하는 방법으로 진행할 수 있다. 상기와 같은 방법으로 동기화를 진행하는 경우 듀티 사이클(duty cycle)의 변형이 가능하며, 상기 듀티 사이클을 통한 듀티비의 변화에 따라 전하 상쇄 정도 및 반응성에도 차이를 둘 수 있다.
도 4b 는 소스 전극부와 바이어스 전극부의 펄스 주기는 동일하게 하되, 각 펄스의 듀티비(duty ratio)를 서로 다르게 설정하여 동기화하여 파형의 상쇄 효과를 보완하는 방법을 나타내는 개념도이다.
도 4b 를 참조하면, 파형의 상쇄 효과를 보완하는 또 다른 실시예로, 소스 전극부와 바이어스 전극부에 인가하는 펄스의 온 시간과 오프 시간을 서로 다르게 설정하되 주기는 동일하게 하여 동기화하는 방법이다. 이 때, 온 주기(100) 및 오프 주기(200)는 조건과 상황에 따라 적합하게 설정함으로서 반응성에도 차이를 둘 수 있다.
도 5 는 본 발명의 일 실시예를 통하여 형성된 펄스 플라즈마로 식각 공정을 수행한 MRAM의 사시도이다.
도 5 를 참조하면, 도 5 에 도시된 구조체는 최근 개발 중인 자기터널저항접합층(MTJ : Magnetic Tunnel Junction)을 구비한 MRAM의 스택 구조체로서, 최상부에는 금속 전극층(metal electrode layer)으로서 Ti/TiN층(510)를 배치하고, 캡층(Cap layer)으로 Ru(520)층/Ta(530)층을 적층하여 확산(diffusion) 방지 등을 위한 캡핑(capping)을 하였다. 또한 상부/하부 PEL(Polarization Enhancement Layer)인 CoFeB층(540,560)과 터널 배리어인 MgO층(550)으로 구성된 자기터널접합층(MTJ)과 하부 버퍼층(buffer layer)인 Ru층(570)을 포함하고 있다. 이때, 상기 Ti/TiN층(510)은 100nm이하의 두께로, 상기 Ru(520)층/Ta(530)층은 각각 30nm 및 5nm의 두께로, 상기 상부/하부 PEL인 CoFeB층(540,560)은 각각 3nm의 두께로, 상기 MgO층(550)은 1nm 이하의 두께로, 상기 Ru층(570)는 1nm의 두께로 각각 형성될 수 있다.
상기의 CoFeB층으로 이루어진 자기터널접합층(540,550,560) 식각시 Cl2 또는 CO/NH3의 조합을 반응성 가스로 사용하는 펄스 플라즈마에 의해 식각 공정을 수행함으로써, 소스 전극부에 인가되는 RF 파워의 온 주기 및 오프 주기의 반복적인 변화에 따른 피식각층의 반응성 촉진과 더불어 바이어스 전극부에 인가되는 DC 파워의 마이너스 파워 주기 및 플러스 파워 주기에 따른 이온의 에너지를 독립적으로 제어함으로써 안정적인 식각 공정을 유지할 수 있다.
이 때, 온 주기(마이너스 파워 주기)의 경우, 플라즈마의 생성을 실시하는 온 주기와 플라즈마가 생성되지 않는 오프 주기를 RF 펄스 파워 인가 시에 반복하면, 오프 주기(플러스 파워 주기) 중에 전자가 Cl2 또는 CO/NH3 조합의 반응성 가스의 해리에 의한 이온과 라디칼에 부착하여 피식각물과 반응성이 더욱 활성화된 음이온이 생성되고 이로 인한 식각 반응이 촉진된다.
상기 RF 파워의 온 주기 및 오프 주기와 동기화되어 독립적으로 인가하는 바이어스 전극부의 마이너스 파워 주기 및 플러스 파워 주기는 상기한 이온 에너지의 제어뿐만 아니라, 자기터널접합층(540,550,560)을 패터닝하기 위해 상부에 형성된 SiO2 (500)의 비전도성 하드 마스크의 드라이 에칭에서 소스 전극부의 온 주기 및 오프 주기와 바이어스 전극부의 마이너스 파워 주기 및 플러스 파워 주기의 동기화에 따른 전하 상쇄 효과로 전기적 식각 손상을 최소화할 수 있다.
상기에서 본 발명에 따라 형성된 펄스 플라즈마를 이용한 MRAM의 식각 공정을 일예로서 나타내었으나 이에 제한되는 것은 아니며, 본 발명에 의해 형성되는 펄스 플라즈마는 증착, 애싱 등의 다양한 공정에서 공정 플라즈마로 이용될 수 있다. 이 때 RF 펄스 파워와 DC 펄스 파워의 동기화 방식에 따라 듀티 레시오를 변화시킴으로써 플라즈마의 특성을 각 공정에 적합하도록 제어하여 수행되는 공정의 효율을 향상시킬 수 있다.

Claims (7)

  1. 소스 전극부에 RF 펄스 파워를 인가하여 온 주기 및 오프 주기를 조절함으로써 플라즈마의 생성 및 소멸을 반복하는 단계; 및
    상기 온 주기 및 오프 주기에 맞추어 바이어스 전극부에 DC 파워를 교대로 인가하는 단계를 포함하는 펄스 플라즈마의 DC 파워 인가에 따른 동기화 제어 방법.
  2. 제 1 항에 있어서,
    상기 온 주기 및 오프 주기에 맞추어 바이어스 전극부에 DC 파워를 교대로 인가하는 단계는,
    상기 온 주기에 마이너스 파워를 인가하는 단계; 및
    상기 오프 주기에 플러스 파워를 인가하는 단계를 포함하는 펄스 플라즈마의 DC 파워 인가에 따른 동기화 제어 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 온 주기 및 오프 주기에 맞추어 바이어스 전극부에 DC 파워를 교대로 인가하는 단계는,
    저주파의 RF 파워를 인가하는 단계를 포함하되, 상기 DC 파워와 저주파의 RF 파워가 동시에 인가되는 펄스 플라즈마의 DC 파워 인가에 따른 동기화 제어 방법.
  4. 제 3 항에 있어서,
    상기 RF 파워의 저주파는 100kHz 내지 13.56MHz 인 펄스 플라즈마의 DC 파워 인가에 따른 동기화 제어 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 온 주기 및 오프 주기에 맞추어 바이어스 전극부에 DC 파워를 교대로 인가하는 단계는,
    상기 소스 전극부의 온 주기 및 오프 주기와 일정한 위상차를 두어 마이너스 파워 및 플러스 파워를 인가하는 펄스 플라즈마의 DC 파워 인가에 따른 동기화 제어 방법.
  6. 제 5 항에 있어서,
    상기 소스 전극부의 온 주기 및 오프 주기와 일정한 위상차를 두어 마이너스 파워 및 플러스 파워를 인가하는 단계는,
    DC 파워의 인가 시간을 변조하여 마이너스 파워 및 플러스 파워를 인가하는 펄스 플라즈마의 DC 파워 인가에 따른 동기화 제어 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 온 주기 및 오프 주기에 맞추어 바이어스 전극부에 DC 파워를 교대로 인가하는 단계는,
    상기 소스 전극부의 펄스 플라즈마의 온 주기 및 오프 주기와 동일한 주기를 갖되, 듀티비를 다르게 하여 마이너스 파워 및 플러스 파워를 인가하는 펄스 플라즈마의 DC 파워 인가에 따른 동기화 제어 방법.
PCT/KR2011/001400 2010-02-26 2011-02-28 펄스 플라즈마의 dc 파워 인가에 따른 동기화 제어 방법 WO2011105873A2 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/594,452 US20130049592A1 (en) 2010-02-26 2012-08-24 Method for controlling synchronization of pulsed plasma by applying dc power

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0017680 2010-02-26
KR1020100017680A KR101214758B1 (ko) 2010-02-26 2010-02-26 식각 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/594,452 Continuation US20130049592A1 (en) 2010-02-26 2012-08-24 Method for controlling synchronization of pulsed plasma by applying dc power

Publications (2)

Publication Number Publication Date
WO2011105873A2 true WO2011105873A2 (ko) 2011-09-01
WO2011105873A3 WO2011105873A3 (ko) 2012-01-12

Family

ID=44507477

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/001400 WO2011105873A2 (ko) 2010-02-26 2011-02-28 펄스 플라즈마의 dc 파워 인가에 따른 동기화 제어 방법

Country Status (3)

Country Link
US (1) US20130049592A1 (ko)
KR (1) KR101214758B1 (ko)
WO (1) WO2011105873A2 (ko)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8916056B2 (en) * 2012-10-11 2014-12-23 Varian Semiconductor Equipment Associates, Inc. Biasing system for a plasma processing apparatus
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
KR102354460B1 (ko) * 2015-02-12 2022-01-24 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
JP2017098323A (ja) * 2015-11-19 2017-06-01 東京エレクトロン株式会社 プラズマエッチング方法
KR101800321B1 (ko) * 2016-04-18 2017-11-22 최상준 건식 에칭장치
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) * 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
KR102553253B1 (ko) * 2016-11-10 2023-07-06 삼성전자주식회사 펄스 플라즈마 분석 장치 및 그 분석 방법
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
KR102475069B1 (ko) 2017-06-30 2022-12-06 삼성전자주식회사 반도체 제조 장치, 이의 동작 방법
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
JP7302060B2 (ja) * 2017-08-18 2023-07-03 東京エレクトロン株式会社 クリーニング方法及びプラズマ処理装置
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
CN111146086B (zh) * 2018-11-05 2024-05-03 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
JP7481823B2 (ja) * 2018-11-05 2024-05-13 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
JP7313929B2 (ja) * 2019-06-26 2023-07-25 住友重機械工業株式会社 負イオン照射装置
JP7450455B2 (ja) * 2020-05-13 2024-03-15 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP7433165B2 (ja) 2020-08-11 2024-02-19 東京エレクトロン株式会社 プラズマ処理装置及び給電方法
US20220399186A1 (en) * 2021-06-09 2022-12-15 Applied Materials, Inc. Method and apparatus to reduce feature charging in plasma processing chamber

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070022781A (ko) * 2004-06-21 2007-02-27 동경 엘렉트론 주식회사 플라즈마 처리 장치 및 방법
KR100750420B1 (ko) * 1999-08-17 2007-08-21 동경 엘렉트론 주식회사 플라즈마 보조 처리 실행 방법 및 플라즈마 보조 처리실행 리액터
KR20090084694A (ko) * 2008-02-01 2009-08-05 가부시끼가이샤 도시바 기판의 플라즈마 처리장치 및 플라즈마 처리방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794301B2 (en) * 1995-10-13 2004-09-21 Mattson Technology, Inc. Pulsed plasma processing of semiconductor substrates
JPH1079372A (ja) * 1996-09-03 1998-03-24 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
US6472822B1 (en) * 2000-04-28 2002-10-29 Applied Materials, Inc. Pulsed RF power delivery for plasma processing
CN100533650C (zh) * 2003-10-31 2009-08-26 塞恩技术有限公司 离子源控制系统
US7071009B2 (en) * 2004-04-01 2006-07-04 Headway Technologies, Inc. MRAM arrays with reduced bit line resistance and method to make the same
US7988816B2 (en) * 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US7740737B2 (en) * 2004-06-21 2010-06-22 Tokyo Electron Limited Plasma processing apparatus and method
US8337661B2 (en) * 2008-05-29 2012-12-25 Applied Materials, Inc. Plasma reactor with plasma load impedance tuning for engineered transients by synchronized modulation of an unmatched low power RF generator
US8692467B2 (en) * 2011-07-06 2014-04-08 Lam Research Corporation Synchronized and shortened master-slave RF pulsing in a plasma processing chamber

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100750420B1 (ko) * 1999-08-17 2007-08-21 동경 엘렉트론 주식회사 플라즈마 보조 처리 실행 방법 및 플라즈마 보조 처리실행 리액터
KR20070022781A (ko) * 2004-06-21 2007-02-27 동경 엘렉트론 주식회사 플라즈마 처리 장치 및 방법
KR20090084694A (ko) * 2008-02-01 2009-08-05 가부시끼가이샤 도시바 기판의 플라즈마 처리장치 및 플라즈마 처리방법

Also Published As

Publication number Publication date
KR20110098199A (ko) 2011-09-01
US20130049592A1 (en) 2013-02-28
WO2011105873A3 (ko) 2012-01-12
KR101214758B1 (ko) 2012-12-21

Similar Documents

Publication Publication Date Title
WO2011105873A2 (ko) 펄스 플라즈마의 dc 파워 인가에 따른 동기화 제어 방법
Economou Pulsed plasma etching for semiconductor manufacturing
JP7293211B2 (ja) 高エネルギー原子層エッチング
US8617411B2 (en) Methods and apparatus for atomic layer etching
KR102375658B1 (ko) 다층막을 에칭하는 방법
KR102319781B1 (ko) 기판 에칭 동안 기판 ｄｃ 바이어스 및 이온 에너지 및 각 분포를 제어하는 방법 및 장치
US20210193474A1 (en) Methods and Systems for Advanced Ion Control for Etching Processes
KR102444488B1 (ko) 플라즈마 처리 장치
US9059398B2 (en) Methods for etching materials used in MRAM applications
US20140302681A1 (en) Internal plasma grid for semiconductor fabrication
KR101044391B1 (ko) 기판 접합 방법 및 이에 이용되는 입자 빔의 조사 방법
CN104900511B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
US20120302065A1 (en) Pulse-plasma etching method and pulse-plasma etching apparatus
CN107068557A (zh) 半导体器件的制造方法
US20120228263A1 (en) Substrate processing apparatus and substrate processing method
TW201526068A (zh) 等離子體刻蝕裝置及其刻蝕方法
KR20050087586A (ko) 삼중그리드를 이용한 반도체 식각용 중성빔 소오스
CN101542677B (zh) 用于基底预处理的装置
JPS58185773A (ja) ドライエツチング方法
KR20210114072A (ko) 하나 이상의 플라즈마를 시간적으로 그리고/또는 공간적으로 변조할 수 있는 기판 프로세싱 툴
TWI632607B (zh) 基板之高精度蝕刻用方法及系統
US6362098B1 (en) Plasma-enhanced chemical vapor deposition (CVD) method to fill a trench in a semiconductor substrate
CN113557797B (zh) 等离子体处理装置和等离子体处理方法
WO2023149322A1 (ja) プラズマ処理装置
KR20240050244A (ko) 기판 처리 방법 및 기판 처리 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11747763

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11747763

Country of ref document: EP

Kind code of ref document: A2