WO2011099658A1 - 3족 질화물 반도체 발광소자 - Google Patents

3족 질화물 반도체 발광소자 Download PDF

Info

Publication number
WO2011099658A1
WO2011099658A1 PCT/KR2010/000840 KR2010000840W WO2011099658A1 WO 2011099658 A1 WO2011099658 A1 WO 2011099658A1 KR 2010000840 W KR2010000840 W KR 2010000840W WO 2011099658 A1 WO2011099658 A1 WO 2011099658A1
Authority
WO
WIPO (PCT)
Prior art keywords
nitride semiconductor
light emitting
iii nitride
group iii
semiconductor layer
Prior art date
Application number
PCT/KR2010/000840
Other languages
English (en)
French (fr)
Inventor
박은현
Original Assignee
주식회사 세미콘라이트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미콘라이트 filed Critical 주식회사 세미콘라이트
Priority to PCT/KR2010/000840 priority Critical patent/WO2011099658A1/ko
Publication of WO2011099658A1 publication Critical patent/WO2011099658A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Definitions

  • the present disclosure generally relates to a group III nitride semiconductor light emitting device, and more particularly, to a group III nitride semiconductor light emitting device having improved resistance to electric shock.
  • the group III nitride semiconductor light emitting device has a compound semiconductor layer of Al (x) Ga (y) In (1-xy) N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • FIG. 1 is a diagram illustrating an example of a general group III nitride semiconductor light emitting device.
  • the group III nitride semiconductor light emitting device 1 includes a substrate 2, a low temperature buffer layer 3 sequentially disposed on the substrate 2, an N type Group III nitride semiconductor layer 4, and an active layer 6 as a light emitting region. ), A P-type group III nitride semiconductor layer 7 and a P-side electrode 8.
  • the P-side pad electrode 9 is disposed on the P-side electrode 8
  • the N-side pad electrode 5 is disposed on the N-type Group III nitride semiconductor layer 4, respectively.
  • the P-type group III nitride semiconductor layer is made of a transparent material such that the P-side electrode 8 is transparent so that the driving current flows uniformly over the entire surface of the P-type III-nitride semiconductor layer. (7) is formed on the front.
  • homogeneous substrates such as GaN substrates made of the same material as the Group III nitride semiconductor layer
  • heterologous substrates such as sapphire or silicon carbide are used.
  • large lattice mismatch exists between the dissimilar substrate and the group III nitride semiconductor layer.
  • the static electricity flows into the group III nitride semiconductor light emitting device from the outside, the static electricity is concentrated to a relatively large defect in the group III nitride semiconductor light emitting device, and a specific portion of the group III nitride semiconductor light emitting device is damaged. .
  • the crystal defect of the group III nitride semiconductor layer greatly reduces the resistance of the group III nitride semiconductor light emitting device to the static electricity applied from the outside, that is, the electrostatic discharge resistive property (ESD) of the group III nitride semiconductor light emitting device.
  • ESD electrostatic discharge resistive property
  • a research paper on the resistive voltage characteristics of a light emitting device Microelectronics Reliability 41 (2001) 1609-1614 and IEEE Transactions on Device and Materials Reliability Vol. 5, No. 2, June 2005, 277-281 describe that the withstand voltage characteristics of group III nitride semiconductor light emitting devices are determined by crystal defects and nonuniform current densities.
  • FIG. 2 is a diagram illustrating an example of a circuit formed by connecting a zener diode and a group III nitride semiconductor light emitting device described in FIG. 1 in parallel.
  • the group III nitride semiconductor light emitting device 1 has a very high crystal defect density of 10 8 cm -2 or more, and thus is susceptible to electrostatic shock.
  • the constant voltage characteristic of the group III nitride semiconductor light emitting device is improved by connecting the silicon zener diode 10 and the group III nitride semiconductor light emitting device 1 in parallel in a reverse direction.
  • An N-type III-nitride semiconductor layer an active layer that generates light through recombination of electrons and holes, a P-type III-nitride semiconductor layer located on a side opposite to the N-type III-nitride semiconductor layer based on the active layer, and P-type 3
  • a first electrode electrically connected to the group nitride semiconductor layer, and a conductive connection electrically connected to the P-type group III nitride semiconductor layer at a distance from the first electrode and leading to the N-type group III nitride semiconductor layer.
  • a group III nitride semiconductor light emitting device is provided.
  • FIG. 1 is a diagram illustrating an example of a general group III nitride semiconductor light emitting device.
  • FIG. 2 is a diagram illustrating an example of a circuit formed by connecting a zener diode and a group III nitride semiconductor light emitting device described in FIG. 1 in parallel.
  • 3 and 4 are circuit diagrams illustrating a method of improving the constant voltage characteristic of the group III nitride semiconductor light emitting device according to the present disclosure.
  • FIG. 5 is a diagram illustrating an example of a group III nitride semiconductor light emitting device according to the present disclosure.
  • FIG. 6 is a cross-sectional view taken along the line II ′ of the group III nitride semiconductor light emitting device illustrated in FIG. 5.
  • FIGS. 5 and 6 are equivalent circuit diagram of the group III nitride semiconductor light emitting device shown in FIGS. 5 and 6.
  • FIGS. 8A and 8B are enlarged photographs of a part of a group III nitride semiconductor light emitting device having no resistance connected in parallel after a constant voltage characteristic test is performed.
  • FIG. 9 is a graph showing ESD test pass rates of a group III nitride semiconductor light emitting device having no resistance connected in parallel and a group III nitride semiconductor light emitting device according to the present disclosure.
  • 3 and 4 are circuit diagrams illustrating a method of improving the constant voltage characteristic of the group III nitride semiconductor light emitting device according to the present disclosure.
  • a resistor 60 is connected in parallel to the group III nitride semiconductor light emitting diode 50.
  • the forward internal resistance of the group III nitride semiconductor light emitting diode 50 is generally very small, about 10 k ⁇ .
  • the resistor 60 connected in parallel to the group III nitride semiconductor light emitting diode 50 may be, for example, about 10 kV, so that the resistance 60 is relatively large compared to the internal resistance of the group III nitride semiconductor light emitting diode 50.
  • the leakage current due to the resistor 60 can be ignored.
  • the driving current is about 20 mA
  • a slight leakage current of about 0.02 mA corresponding to about 0.1% of the driving current flows through the resistor 60 having a large resistance value of about 10 mA.
  • the reverse internal resistance of the group III nitride semiconductor light emitting diode 50 is generally very large compared to the resistance 60 at about 10 6 kW. Therefore, when static electricity is applied in the reverse direction, most of the applied static electricity is discharged through the resistor 60, so that the group III nitride semiconductor light emitting diode 50 is protected from damage by static electricity.
  • the group III nitride semiconductor light emitting diode 50 When the resistor 60 is not connected to the group III nitride semiconductor light emitting diode 50, when static electricity is applied in the forward direction, the group III nitride semiconductor light emitting diode 50 emits light while the static electricity is discharged. ) Is less likely to damage.
  • the current cannot flow in the reverse direction of the group III nitride semiconductor light emitting diode 50, so that the weak portion is broken while being discharged to the weakest part inside the group III nitride semiconductor light emitting diode 50. Occurs frequently.
  • the reverse constant voltage characteristic of the group III nitride semiconductor light emitting diode 50 is known to be very poor compared to the forward constant voltage characteristic.
  • a method of preventing breakage of the group III nitride semiconductor light emitting diode 50 by reverse static electricity by the parallel connected resistor 60 is very important.
  • the resistance 60 is parallel to the outside of the group III nitride semiconductor light emitting diode 50.
  • Other problems arise. For example, when the resistor 60 is formed outside the group III nitride semiconductor light emitting diode 50, the circuit configuration becomes complicated, and manufacturing cost and chip size increase.
  • the inventors noticed that the P-type group III nitride semiconductor layer in the group III nitride semiconductor light emitting diode 50 generally has a very large resistance.
  • the above-mentioned problems have been solved by having the P-type group III nitride semiconductor layer itself function as a resistor 60 without using).
  • the P-type group III nitride semiconductor layer is generally formed by adding Mg element as an impurity to a GaN-based material.
  • Mg element due to the very large energy bandwidth of GaN-based materials, the ionization energy of the Mg element is very large, reaching hundreds of meV. Therefore, the ionization rate of the Mg element which substantially forms a hole is very low.
  • the Mg forms a deep energy level in the GaN-based material
  • the ultimately obtainable hole concentration is only about 5x10 17 cm -3 or less.
  • This hole concentration is only a trace amount of about 1% of the substantially doped Mg concentration of about 5x10 19 cm -3 .
  • the mobility of holes in the P-side GaN-based material is very low below 10 cm 2 / (Vs).
  • the conductivity of the P-type III-nitride semiconductor layer can be briefly calculated based on the characteristics of the P-type III-nitride semiconductor layer that can be actually used.
  • the thickness of a P-type group III nitride semiconductor layer is 200 nm, width is 100 ⁇ m, length is 20 ⁇ m, hole concentration is 5x10 17 cm -3 , mobility is 10cm 2 / (Vs), and charge is 1.6x10 -19 Assuming C;
  • the P-type group III nitride semiconductor layer has a very large resistance of about 63 kPa due to low mobility and low hole concentration. Therefore, in the group III nitride semiconductor light emitting device according to the present disclosure, the P-type group III nitride semiconductor layer itself in the group III nitride semiconductor light emitting device is used as a resistor without using an external resistor.
  • FIG. 5 is a diagram illustrating an example of a group III nitride semiconductor light emitting device according to the present disclosure.
  • 6 is a cross-sectional view taken along the line II ′ of the group III nitride semiconductor light emitting device illustrated in FIG. 5.
  • the group III nitride semiconductor light emitting device 100 includes a substrate 102, a low temperature buffer layer 103 formed on the substrate 102, and an N type 3 formed on the low temperature buffer layer 103.
  • the side translucent electrode 130, the P side pad electrode 140, and a conductive connection 165 are included.
  • the N-side electrode 150 is formed on the N-type group III nitride semiconductor layer 110 to avoid the active layer 105.
  • the P-side transmissive electrode 130 is formed to cover almost the P-type III-nitride semiconductor layer 120 on the P-type III-nitride semiconductor layer 120.
  • the P-side transmissive electrode 130 may be formed of a transparent conductive material, for example, indium tin oxide (ITO).
  • ITO indium tin oxide
  • the P-side pad electrode 140 is formed on the P-side transparent electrode 130 and spaced apart from an edge of the P-side transparent electrode 130.
  • the N-type Group III nitride semiconductor layer 110 may be made of N-type GaN.
  • the P-type group III nitride semiconductor layer 120 may be made of P-type GaN.
  • the group III nitride semiconductor light emitting device 100 may further include an N type group III nitride semiconductor layer formed on the P type group III nitride semiconductor layer 120 using the tunneling concept.
  • the active layer 105 emits light through recombination of holes and electrons.
  • the conductive connection 165 is electrically connected to the P-type III-nitride semiconductor layer 120 at a distance d1 from the P-side transmissive electrode 130, and leads to the N-type III-nitride semiconductor layer 110.
  • the conductive connection 165 extends from the N-type III group nitride semiconductor layer 110 to the upper edge of the P-type nitride semiconductor layer 120 and is positioned at the distance d1 with respect to the P-side transmissive electrode 130 electrode. .
  • a lower end of the conductive connection 165 may be in contact with the N-type Group III nitride semiconductor layer 110, and an upper end of the conductive connection 165 may be in contact with the P-type Group III nitride semiconductor layer 120.
  • An upper end of the conductive connection 165 in contact with the P-type group III nitride semiconductor layer 120 may be located at a distance d1 from the P-side transmissive electrode 130.
  • the position of the conductive connection 165 may be located at any portion of the group III nitride semiconductor light emitting device 100.
  • the conductive connection 165 is formed at the edge of the low luminous contribution area due to the low current density in the group III nitride semiconductor light emitting device 100, thereby reducing the luminous efficiency. It is desirable to minimize the degradation.
  • the width, thickness, and number of conductive connections 165 may be arbitrarily adjusted without any limitation, but the width and number of conductive connections 165 are preferably designed to minimize the light emitted.
  • the conductive connection 165 may be a conductive strip.
  • Conductive connection 165 may be formed by any method known in the art.
  • the conductive connection 165 may be formed using a conductive metal or a conductive oxide such as indium tin oxide (ITO).
  • ITO indium tin oxide
  • Conductive connections 165 may be formed.
  • the conductive connection 165 may be formed of a conductive oxide such as indium tin oxide (ITO) when the P-side transmissive electrode 130 is formed of a conductive oxide such as indium tin oxide (ITO).
  • the group III nitride semiconductor light emitting device 100 may further include an insulating material 170.
  • An insulating material 170 is formed between the conductive connection 165 and the active layer 105 to insulate the conductive connection 165 from at least the active layer 105.
  • the insulating material 165 may be made of silicon oxide (SiO x ) or silicon nitride (SiN x ).
  • FIGS. 5 and 6 are equivalent circuit diagram of the group III nitride semiconductor light emitting device shown in FIGS. 5 and 6.
  • the N-type Group III nitride semiconductor layer 110, the active layer 105 and the P-type Group III nitride semiconductor layer 120 forms a light emitting portion 101, and a resistor 201 connected in parallel to the light emitting portion 101 is formed due to the conductive connection 165 positioned at a distance d1 from the P-side transmissive electrode 130. do.
  • Electricity of the P-type III-nitride semiconductor layer 120 for example, the region of the P-type III-nitride semiconductor layer 120 in the area indicated by the distance d1, between the conductive connection 165 and the P-side transmissive electrode 130.
  • the resistance and distance d1 substantially determine the electrical resistance value of the resistor 201.
  • the electrical resistance value of the resistor 201 may be changed by changing the distance d1 between the conductive connection 165 and the P-side transmissive electrode 130.
  • the distance d1 preferably has a value of 1 ⁇ m or more and 100 ⁇ m or less. If the distance d1 is less than 1 ⁇ m, leakage current may be large or a short may occur in the actual driving of the group III nitride semiconductor light emitting device 100. On the contrary, the distance d1 is 100 ⁇ m.
  • the resistance 201 When exceeding, the resistance 201 is so large that the constant voltage characteristic of the group III nitride semiconductor light emitting device 100 is lowered, and the P-side transmissive electrode 130 is not formed in the P type III nitride semiconductor layer 120. This is because the area that does not contribute to light emission becomes large and the luminous efficiency is greatly reduced.
  • a group III nitride semiconductor light emitting device 100 having no resistance 201 and a group III nitride semiconductor light emitting device 100 according to the present disclosure were fabricated and compared.
  • a group III nitride semiconductor light emitting device 100 described with reference to FIGS. 5 and 6 is formed, including the 120 and the conductive connection 165.
  • the mesa etching depth was 1.2 ⁇ m, and the P-side transmissive electrode 130 was formed using indium tin oxide having a thickness of about 120 nm.
  • the distance d1 between the conductive connection 165 and the P-side transmissive electrode 130 was formed to be 20 ⁇ m.
  • the leakage current may be generated in the forward and reverse directions by the resistor 201 described with reference to FIGS. 5, 6, and 7, but the amount may be adjusted by adjusting the distance d1 between the conductive connection 165 and the P-side transmissive electrode 130. It could be reduced to a negligible extent.
  • the withstand voltage characteristics of the group III nitride semiconductor light emitting device 100 having no resistor 201 and the group III nitride semiconductor light emitting device 100 having the resistor 201 were investigated.
  • a human body mode ESD tester connected with a resistance of 1.5 k ⁇ and 100 pF was used.
  • a voltage is applied to 100 group III nitride semiconductor light emitting devices 100 without the resistor 201 and 100 group III nitride semiconductor light emitting devices 100 according to the present disclosure using a human body ESD tester. It was. After the voltage was applied, the reverse leakage current values before and after the measurement were compared, and if the value increased, it was classified as "breakage", and if the value was the same, it was classified as "passed".
  • FIGS. 8A and 8B are enlarged photographs of a part of a group III nitride semiconductor light emitting device having no resistance connected in parallel after a constant voltage characteristic test is performed.
  • the nitride light emitting layer that is, the active layer is concentrated due to the static electricity applied by the EDS inspector. It can be seen that the small area (see the area indicated by the circular dotted line) is severely broken. On the other hand, in the group III nitride semiconductor light emitting device 100 having a parallel resistance therein according to the present disclosure it was confirmed that the damage due to static electricity was hardly generated.
  • FIG. 9 is a graph showing ESD test pass rates of a group III nitride semiconductor light emitting device having no resistance connected in parallel and a group III nitride semiconductor light emitting device according to the present disclosure.
  • the horizontal axis represents the voltage of static electricity applied by the ESD inspector, and the vertical axis represents the coalescing rate of the ESD inspector.
  • the group III nitride semiconductor light emitting device 100 has an applied electrostatic voltage of 4000 V (which was the limit voltage of the ESD tester model used in the present disclosure). It can be seen that more than 97% have passed the ESD test by the time they are reached. Accordingly, it can be seen from the ESD test results shown in FIG. 9 that the group III nitride semiconductor light emitting device 100 according to the present disclosure has a much improved ESD pass yield compared to the light emitting device having no resistance 201.
  • a P-type group III nitride semiconductor layer and another hole supply layer may be further formed on the active layer.
  • the conductive connection may electrically connect the N-type group III nitride semiconductor layer and the other hole supply layer.
  • the P-type group III nitride semiconductor layer included in the group III nitride semiconductor light emitting device is used as the resistance, but the resistance value of any semiconductor layer included in the semiconductor light emitting device is not necessarily the group III nitride semiconductor layer.
  • the semiconductor layer itself can be used as a resistor connected in parallel if it meets the requirements required by. That is, if the resistance value of a semiconductor layer in the semiconductor light emitting device is larger than the forward internal resistance of the light emitting diode and smaller than the reverse internal resistance, and the damage of the light emitting diode due to static electricity is concerned, the semiconductor light emitting device has a semiconductor according to the present disclosure.
  • the layer may be used to form a resistor connected in parallel to the light emitting diodes.
  • the group III nitride semiconductor light emitting device provides a group III nitride semiconductor light emitting device having a constant voltage characteristic to prevent damage caused by static electricity.
  • the group III nitride semiconductor light emitting device since the parallel resistance for preventing damage to the group III nitride semiconductor light emitting device due to static electricity is formed by utilizing the semiconductor layer of the group III nitride semiconductor light emitting device, the group III nitride semiconductor light emitting device Provided is a group III nitride semiconductor light emitting device having a compact device and a reduced manufacturing cost.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)

Abstract

본 개시는 N형 3족 질화물 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층, 활성층을 기준으로 N형 3족 질화물 반도체층에 대향하는 측에 위치하는 P형 3족 질화물 반도체층, P형 3족 질화물 반도체층에 전기적으로 연결되는 제1 전극, 그리고 제1 전극과 거리를 두고 P형 3족 질화물 반도체층에 전기적으로 연결되며, N형 3족 질화물 반도체층으로 이어지는 전도성 연결;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자에 관한 것이다.

Description

3족 질화물 반도체 발광소자
본 개시는 전체적으로 3족 질화물 반도체 발광소자에 관한 것으로, 특히 전기적 충격에 대한 저항력이 향상된 3족 질화물 반도체 발광소자에 관한 것이다.
여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 이루어진 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.
여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).
도 1은 일반적인 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면이다.
도 1에서 3족 질화물 반도체 발광소자(1)는 기판(2), 기판(2) 위에 순차적으로 배치된 저온 버퍼층(3), N형 3족 질화물 반도체층(4), 발광영역인 활성층(6), P형 3족 질화물 반도체층(7) 및 P측 전극(8)을 포함한다. 또한, P측 전극(8) 위에는 P측 패드전극(9)이, N형 3족 질화물 반도체층(4) 위에는 N측 패드전극(5)이 각각 배치된다. 일반적으로 P형 3족 질화물 반도체층의 전기전도성이 매우 낮기 때문에 구동전류가 P형 3족 질화물 반도체층의 전면에 균일하게 흐르도록 P측 전극(8)이 투명한 재질로 P형 3족 질화물 반도체층(7)의 전면에 형성된다.
한편, 3족 질화물 반도체층과 같은 재질의 동종기판, 예를 들어, GaN 기판은 제조가 어렵고 비용도 높아서 사파이어나 실리콘카바이드 같은 이종기판이 많이 사용된다. 그러나, 이종기판과 3족 질화물 반도체층 간에는 큰 격자부정합이 존재한다. 예를 들어, 사파이어 기판과 GaN 반도체층 간에는 약 13.7%의 격자부정합이 존재한다. 이러한 격자부정합으로 인해 이종기판 위에서 성장된 3족 질화물 반도체층은 많은 결정결함을 가져서 품질이 좋지 않다. 예를 들어, 외부로부터 정전기가 3족 질화물 반도체 발광소자에 유입되는 경우, 정전기는 3족 질화물 반도체 발광소자의 상대적으로 결정결함이 많은 부분으로 집중되어 3족 질화물 반도체 발광소자의 특정부분이 파손된다.
따라서 3족 질화물 반도체층의 결정결함은 외부로부터의 인가되는 정전기에 대한 3족 질화물 반도체 발광소자의 저항력, 즉 3족 질화물 반도체 발광소자의 내정전압특성(ESD; Electrostatic Discharge resistive property)을 크게 감소시켜 3족 질화물 반도체 발광소자의 신뢰성에 문제가 된다. 발광소자의 내정전압특성에 관련된 연구논문, Microelectronics Reliability 41 (2001) 1609-1614 및 IEEE Transactions on Device and Materials Reliability Vol. 5, No 2, June 2005, 277-281는 3족 질화물 반도체 발광소자의 내정전압특성은 결정결함 및 불균일한 전류밀도에 의하여 결정된다고 기술하고 있다.
최근 발광소자의 용도가 옥외와 같은 혹독한 환경으로 확장됨에 따라 발광소자의 내정전압특성은 발광소자의 신뢰성에 매우 중요한 기술적 요소가 되고 있다. 이에 따라 발광소자의 내정전압특성을 개선하기 위한 연구가 진행되고 있다. 예를 들어, IEEE Electron device letters Vol. 24, No.3, March 2003, 129-131는 3족 질화물 반도체 발광소자와 질화물 쇼트키다이오드를 연결하여 내정전압특성을 개선하는 방안을 제시한다.
또 다른 예로, 실리콘 제너다이오드를 사용하여 3족 질화물 반도체 발광소자의 내정전압특성을 개선하는 방법이 알려져 있다. 도 2는 제너다이오드 및 도 1에서 설명된 3족 질화물 반도체 발광소자를 병렬연결하여 형성된 회로의 일 예를 나타내는 도면이다. 3족 질화물 반도체 발광소자(1)는 108cm-2 이상의 매우 높은 결정결함 밀도를 가져서 정전기 충격에 대한 취약성을 갖는다. 도 2에 도시된 것과 같이, 실리콘 제너다이오드(10) 및 3족 질화물 반도체 발광소자(1)를 역방향으로 병렬연결하는 방법으로 3족 질화물 반도체 발광소자의 내정전압특성을 개선한다. 정전기가 역방향으로 3족 질화물 반도체 발광소자에 인가되면 실리콘 제너다이오드(10)를 통하여 방전된다. 정전기가 순방향으로 3족 질화물 반도체 발광소자에 인가되면 3족 질화물 반도체 발광소자(1)를 통하여 방전된다. 따라서 정전기에 의한 3족 질화물 반도체 발광소자(1) 및 실리콘 제너다이오드(10)의 손상이 방지된다.
그러나, 도 2에서 설명된 3족 질화물 반도체 발광소자의 보호방법에서는 실리콘 제너다이오드(10)를 형성하는 공정이 추가되어 3족 질화물 반도체 발광소자 제조비용이 증가하는 문제점이 있다. 또한, 광흡수가 발생하여 3족 질화물 반도체 발광소자의 발광효율이 약 10% 정도 감소되는 문제점이 있다. 또한, 순방향 정전기는 3족 질화물 반도체 발광소자를 통하여 방전되므로 순방향 정전기가 큰 경우 3족 질화물 반도체 발광소자가 파손되는 문제를 충분히 해결하지 못하는 문제가 있다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).
N형 3족 질화물 반도체층, 전자와 정공의 재결합을 통해 빛을 생성하는 활성층, 활성층을 기준으로 N형 3족 질화물 반도체층에 대향하는 측에 위치하는 P형 3족 질화물 반도체층, P형 3족 질화물 반도체층에 전기적으로 연결되는 제1 전극, 그리고 제1 전극과 거리를 두고 P형 3족 질화물 반도체층에 전기적으로 연결되며, N형 3족 질화물 반도체층으로 이어지는 전도성 연결;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자가 제공된다.
이에 대하여 '발명의 실시를 위한 형태'의 후단에 기술한다.
도 1은 일반적인 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면이다.
도 2는 제너다이오드 및 도 1에서 설명된 3족 질화물 반도체 발광소자를 병렬연결하여 형성된 회로의 일 예를 나타내는 도면이다.
도 3 및 도 4는 본 개시에 따른 3족 질화물 반도체 발광소자의 내정전압특성을 개선하는 방식을 설명하는 회로도들이다.
도 5는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면이다.
도 6은 도 5에 도시된 3족 질화물 반도체 발광소자를 I-I’선을 따라 절단한 단면도이다.
도 7은 도 5 및 도 6에 도시된 3족 질화물 반도체 발광소자의 등가회로도이다.
도 8의 (a) 및 (b)는 내정전압특성 검사가 수행된 후 병렬연결된 저항을 갖지 않는 3족 질화물 반도체 발광소자의 일부를 확대한 사진들이다.
도 9는 병렬연결된 저항을 갖지 않는 3족 질화물 반도체 발광소자와 본 개시에 따른 3족 질화물 반도체 발광소자의 ESD 검사 통과율을 나타낸 그래프이다.
이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).
도 3 및 도 4는 본 개시에 따른 3족 질화물 반도체 발광소자의 내정전압특성을 개선하는 방식을 설명하는 회로도들이다.
도 3을 참조하면, 3족 질화물 반도체 발광다이오드(50)에 저항(60)이 병렬연결되어 있다. 3족 질화물 반도체 발광다이오드(50)의 순방향 내부저항은 일반적으로 약 10Ω 정도로 매우 작다. 반면, 3족 질화물 반도체 발광다이오드(50)에 병렬연결된 저항(60)은, 예를 들어, 10㏀ 정도일 수 있어서 3족 질화물 반도체 발광다이오드(50)의 내부저항에 비해 상대적으로 매우 크다. 따라서, 정전기가 3족 질화물 반도체 발광다이오드(50)에 순방향으로 인가되는 경우, 인가된 대부분의 정전기는 3족 질화물 반도체 발광다이오드(50)로 흐르고, 3족 질화물 반도체 발광다이오드(50)가 발광되어 인가된 정전기가 방전된다.
한편, 3족 질화물 반도체 발광다이오드(50)가 순방향 구동전류에 의해 정상적으로 구동되는 경우, 저항(60)으로 인한 누설전류는 무시될 수 있다. 예를 들어 구동전류가 약 20㎃일 때, 10㏀ 정도의 큰 저항값을 갖는 저항(60)에는 구동전류의 약 0.1%에 해당하는 0.02㎃ 정도의 극미한 누설전류가 흐른다.
도 4를 참조하면, 3족 질화물 반도체 발광다이오드(50)의 역방향 내부저항은 일반적으로 수 106Ω 정도로 저항(60)에 비해 매우 크다. 따라서 정전기가 역방향으로 인가되면, 인가된 대부분의 정전기는 저항(60)을 통해 방전되므로 3족 질화물 반도체 발광다이오드(50)가 정전기에 의한 손상으로부터 보호된다.
3족 질화물 반도체 발광다이오드(50)에 저항(60)이 연결되지 않은 경우, 순방향으로 정전기가 인가되면 3족 질화물 반도체 발광다이오드(50)가 발광하면서 정전기가 방전되므로 3족 질화물 반도체 발광다이오드(50)가 손상을 입을 염려가 작다. 반면, 역방향으로 정전기가 인가되면 3족 질화물 반도체 발광다이오드(50)의 역방향으로는 전류가 흐를 수 없어서 3족 질화물 반도체 발광다이오드(50) 내부의 제일 약한 부분으로 방전되면서 약한 부분이 파손되는 경우가 빈번히 발생된다. 이와 같이, 3족 질화물 반도체 발광다이오드(50)의 역방향 내정전압특성이 순방향 내정전압특성에 비해 매우 나쁜 것으로 알려져 있다.
따라서 병렬연결된 저항(60)에 의해 역방향 정전기에 의한 3족 질화물 반도체 발광다이오드(50)의 파손을 방지하는 방법은 매우 중요하다. 그러나 도 3 및 도 4에서 설명된 저항(60)을 사용한 3족 질화물 반도체 발광다이오드(50) 보호방법의 실제 적용에 있어서, 3족 질화물 반도체 발광다이오드(50)의 외부에 저항(60)을 병렬로 연결하면 다른 문제들이 발생한다. 예를 들어, 3족 질화물 반도체 발광다이오드(50) 외부에 저항(60)이 형성되면 회로구성이 복잡해지고 제조비용과 칩 크기가 증가한다. 또한 3족 질화물 반도체 발광다이오드(50)와는 별개로 외부에 형성된 저항(60)으로 인해 광흡수 및/또는 광산란이 발생하여 3족 질화물 반도체 발광다이오드(50)의 발광효율이 저하되는 등 오히려 여러 문제들이 발생될 수 있다.
본 발명자는 3족 질화물 반도체 발광다이오드(50)의 경우, 3족 질화물 반도체 발광다이오드(50)내의 P형 3족 질화물 반도체층이 일반적으로 매우 큰 저항을 갖는 것에 착안하여 외부에 형성되는 저항(60)을 사용하지 않고 P형 3족 질화물 반도체층 자체를 저항(60)의 기능을 하도록 함으로써 전술된 문제들을 해결해냈다.
구체적으로, P형 3족 질화물 반도체층은 일반적으로 GaN계 물질에 Mg 원소를 불순물로 첨가하여 형성된다. 그러나, GaN계 물질의 매우 큰 에너지 밴드폭으로 인해 Mg 원소의 이온화에너지는 수백meV에 이를 만큼 매우 크다. 따라서 실질적으로 정공을 형성하는 Mg원소의 이온화율이 매우 낮다. 더욱이, Mg는 수소(H) 원자와 잘 결합하여 Mg-H 결합체를 형성하여 P측의 구현을 어렵게 한다. 이러한 Mg-H 결합체를 끊고 수소를 GaN계 물질로부터 추출하기 위해 통상적으로 질소 분위기에서의 열처리와 같은 후속 활성화를 실시한다.
그러나 후속활성화 같은 방법을 사용한다 하더라도, 근본적으로는 Mg가 GaN계 물질 내에서 깊은 에너지 레벨을 형성하기 때문에 최종적으로 얻을 수 있는 정공의 농도는 고작 약 5x1017cm-3 이하에 불과하다. 이러한 정공 농도는 실질적으로 도핑되어 있는 Mg 농도인 약 5x1019cm-3 의 1% 정도에 그치는 극미량이다. 또한 P측 GaN계 물질 내에서 정공의 이동도는 10cm2/(Vs)이하로 매우 낮다.
따라서 실제 사용될 수 있는 P형 3족 질화물 반도체층이 갖는 특징을 기초로 P형 3족 질화물 반도체층의 전도도를 간략히 계산해 볼 수 있다. 예를 들어 P형 3족 질화물 반도체층의 두께를 200nm, 폭을 100㎛, 길이를 20㎛, 정공농도를 5x1017cm-3, 이동도를 10cm2/(Vs), 전하를 1.6x10-19 C이라고 가정할 경우;
전도도 〓 전하량 × 이동도 × 전공 농도
〓 1.6×10-19 × 10 × 5×1017
〓 0.16 Ω㎝ 이고,
저항 〓 1/(전도도) × 길이 / 단면적
〓 1/0.16 × (20x10-4) / (200x10-7×100x10-4)
〓 63 ㏀ 이다.
전술된 계산예로부터 P형 3족 질화물 반도체층은 낮은 이동도와 낮은 정공 농도에 의해서 약 63㏀이라는 매우 큰 저항을 가짐을 알 수 있다. 따라서 본 개시에 따른 3족 질화물 반도체 발광소자에 있어서는 외부 저항을 사용하지 않고 3족 질화물 반도체 발광소자 내의 P형 3족 질화물 반도체층 자체를 저항으로 활용한다.
도 5는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면이다. 도 6은 도 5에 도시된 3족 질화물 반도체 발광소자를 I-I’선을 따라 절단한 단면도이다.
도 5 및 도 6을 참조하면, 본 개시에 따른 3족 질화물 반도체 발광소자(100)는 기판(102), 기판(102) 위에 형성된 저온 버퍼층(103), 저온 버퍼층(103) 위에 형성된 N형 3족 질화물 반도체층(110), N형 3족 질화물 반도체층(110) 위에 형성된 활성층(105), 활성층(105) 위에 형성된 P형 3족 질화물 반도체층(120), N측 전극(150), P측 투광성 전극(130), P측 패드전극(140) 및 전도성 연결(165; Conductive Connection)을 포함한다.
N측 전극(150)은 활성층(105)을 피하여 N형 3족 질화물 반도체층(110) 위에 형성되어 있다. P측 투광성 전극(130)은 P형 3족 질화물 반도체층(120) 위에 P형 3족 질화물 반도체층(120)을 거의 대부분 덮도록 형성되어 있다. P측 투광성 전극(130)은 투명한 전도성 물질, 예를 들어, ITO(Indium Tin Oxide)로 형성될 수 있다. P측 패드전극(140)은 P측 투광성 전극(130) 위에 P측 투광성 전극(130)의 가장자리로부터 이격되어 형성되어 있다.
N형 3족 질화물 반도체층(110)은 N형 GaN으로 이루어질 수 있다. P형 3족 질화물 반도체층(120)은 P형 GaN으로 이루어질 수 있다. 3족 질화물 반도체 발광소자(100)는 터널링 개념을 이용한 P형 3족 질화물 반도체층(120) 상에 형성되는 N형 3족 질화물 반도체층을 더 포함할 수도 있다. 활성층(105)은 정공과 전자의 재결합을 통해 발광한다.
전도성 연결(165)은 P측 투광성 전극(130)과 거리(d1)를 두고 P형 3족 질화물 반도체층(120)에 전기적으로 연결되며, N형 3족 질화물 반도체층(110)으로 이어진다. 전도성 연결(165)은 N형 3족 질화물 반도체층(110)으로부터 P형 질화물 반도체층(120)의 상측 가장자리로 이어져서 P측 투광성 전극(130)전극에 대해 상기 거리(d1)를 두고 위치된다. 예를 들어, 전도성 연결(165)의 하단은 N형 3족 질화물 반도체층(110)에 접할 수 있고, 전도성 연결(165)의 상단은 P형 3족 질화물 반도체층(120)에 접할 수 있다. P형 3족 질화물 반도체층(120)에 접하는 전도성 연결(165)의 상단은 P측 투광성 전극(130)으로부터 거리(d1)만큼 떨어져 위치될 수 있다.
전도성 연결(165)의 위치는 3족 질화물 반도체 발광소자(100)의 어떠한 부분에 놓여도 무관하다. 그러나 3족 질화물 반도체 발광소자(100)의 발광효율을 고려하여 3족 질화물 반도체 발광소자(100) 내에서 전류밀도가 낮아 발광기여가 낮은 부분의 가장자리에 전도성 연결(165)이 형성되어 발광효율의 저하를 최소화하는 것이 바람직하다.
전도성 연결(165)의 폭, 두께 및 개수 등은 별도의 제한 없이 임의로 조절가능하며, 다만 전도성 연결(165)의 폭 및 개수는 발광되는 빛을 최소한으로 가리도록 설계함이 바람직하다. 따라서 전도성 연결(165)은 전도성 스트립(Conductive Strip)일 수 있다.
전도성 연결(165)은 해당 분야에서 공지된 모든 방법으로 형성될 수 있다. 전도성 연결(165)은 전도성 금속이나 ITO(Indium Tin Oxide) 등의 전도성 산화물을 사용하여 형성될 수 있다. 예를 들어, N측 전극(150) 또는 P측 패드전극(140)을 형성하기 위해 금속을 증착할 때, 전도성 연결(165)에 대응하는 마스킹 패턴을 사용하여 메사에칭 경계면을 따라 금속을 증착하면 전도성 연결(165)을 형성할 수 있다. 이와 다르게, 전도성 연결(165)은 ITO(Indium Tin Oxide) 등의 전도성 산화물로 P측 투광성 전극(130)을 형성할 때, 함께 ITO(Indium Tin Oxide) 등의 전도성 산화물로 형성될 수도 있다.
3족 질화물 반도체 발광소자(100)는 절연물질(170)을 더 포함할 수 있다. 절연물질(170)은 전도성 연결(165) 및 활성층(105)의 사이에 형성되어 적어도 활성층(105)으로부터 전도성 연결(165)을 절연시킨다. 절연물질(165)은 실리콘옥사이드(SiOx) 또는 실리콘나이트라이드(SiNx)로 이루어질 수 있다.
도 7은 도 5 및 도 6에 도시된 3족 질화물 반도체 발광소자의 등가회로도이다.
도 5 내지 도 7을 참조하면, 외부로부터 3족 질화물 반도체 발광소자(100)에 전류가 공급될 때, N형 3족 질화물 반도체층(110), 활성층(105) 및 P형 3족 질화물 반도체층(120)이 발광부(101)를 형성하고, P측 투광성 전극(130)과 거리(d1)를 두고 위치하는 전도성 연결(165)로 인해서 발광부(101)에 병렬연결된 저항(201)이 형성된다.
전도성 연결(165) 및 P측 투광성 전극(130) 사이의 P형 3족 질화물 반도체층(120), 예를 들어, 거리(d1)로 표시된 영역의 P형 3족 질화물 반도체층(120)의 전기저항 및 거리(d1)는 실질적으로 저항(201)의 전기저항값을 결정한다.
전도성 연결(165) 및 P측 투광성 전극(130) 간의 거리(d1)를 변경하여 저항(201)의 전기저항값을 변경할 수 있다. 전술된 P형 3족 질화물 반도체층(120)의 전기저항을 고려하면, 거리(d1)는 1㎛ 이상에서 100㎛ 이하의 값을 갖는 것이 바람직하다. 왜냐하면, 거리(d1)가 1㎛ 미만일 경우에는 3족 질화물 반도체 발광소자(100)의 실제구동에 있어 누설전류가 크게 발생하거나 단락(short)이 발생할 수 있으며, 반대로 거리(d1)가 100㎛를 초과할 경우에는 저항(201)이 너무 커서 오히려 3족 질화물 반도체 발광소자(100)의 내정전압특성이 저하하고, P형 3족 질화물 반도체층(120) 중에서 P측 투광성 전극(130)이 형성되지 않아 발광에 기여하지 못하는 면적이 커져서 발광효율이 크게 저하되기 때문이다.
저항(201)을 갖지 않는 3족 질화물 반도체 발광소자와 본 개시에 따른 3족 질화물 반도체 발광소자(100)를 제작하여 비교하였다.
먼저, 사파이어 기판(102)상에 저온 버퍼층(103)과, 2㎛ 두께의 의도적으로 도핑이 되지 않은 GaN층 및 2㎛ 두께의 N형 GaN층(5×1018cm-3)을 갖는 N형 3족 질화물 반도체층(110)과, InGaN/GaN 다중우물층으로 구성된 활성층(105)과, 0.2㎛ 두께의 P형 GaN층(5×1017cm-3)을 갖는 P형 3족 질화물 반도체층(120)과, 전도성 연결(165)를 포함하여 도 5 및 도 6에서 설명된 3족 질화물 반도체 발광소자(100)를 형성하였다. 메사에칭의 깊이는 1.2㎛로 하였고, P측 투광성 전극(130)은 120nm 정도 두께의 Indium Tin Oxide를 사용하여 형성하였다. P형 GaN층과 N형 GaN층을 전기적으로 연결하는 전도성 연결(165)의 폭은 3㎛로 형성하고, 전도성 연결(165)의 두께는 패드 금속(Cr/Ni/Au=400Å/300Å/13000Å)과 동일하게 형성하였다. 전도성 연결(165)과 P측 투광성 전극(130) 사이의 거리(d1)는 20㎛로 형성하였다. 도 5, 6 및 7에서 설명된 저항(201)에 의해 순방향 및 역방향으로 누설전류가 발생할 수 있으나, 그 양은 전도성 연결(165)과 P측 투광성 전극(130) 사이의 거리(d1)를 조절하여 무시될 수 있을 정도로 감소될 수 있었다.
저항(201)이 없는 3족 질화물 반도체 발광소자 및 저항(201)을 갖는 3족 질화물 반도체 발광소자(100)에 대해 각각 내정전압특성을 조사하였다. 내정전압특성의 검사는 1.5㏀의 저항과 100㎊이 등가로 연결된 인체모드 (Human body mode) ESD 검사기를 사용하였다. 또한, 내정전압특성 검사방법으로서, 인체모드 ESD 검사기를 이용하여 저항(201)이 없는 3족 질화물 반도체 발광소자 100개와 본 개시에 따른 3족 질화물 반도체 발광소자(100) 100개에 전압을 각각 인가하였다. 전압인가 후 측정 전후의 역방향 누설전류값을 비교하여 그 값이 증가하였으면 "파손"으로, 그 값이 동일하면 "합격"으로 분류하였다.
도 8의 (a) 및 (b)는 내정전압특성 검사가 수행된 후 병렬연결된 저항을 갖지 않는 3족 질화물 반도체 발광소자의 일부를 확대한 사진들이다.
도 7, 도 8의 (a) 및 (b)를 참조하면, 저항(201)을 갖지 않는 3족 질화물 반도체 발광소자는 EDS 검사기에 의해 인가된 정전기로 인하여 질화물 발광층, 즉, 활성층이 정전기가 집중된 작은 영역(원형 점선으로 표시된 영역 참조)에서 심하게 파손되어 있는 것을 확인할 수 있다. 반면, 본 개시에 따라 내부에 병렬저항을 갖는 3족 질화물 반도체 발광소자(100)에서는 정전기로 인한 손상이 거의 발생되지 않았음을 확인할 수 있었다.
도 9는 병렬연결된 저항을 갖지 않는 3족 질화물 반도체 발광소자와 본 개시에 따른 3족 질화물 반도체 발광소자의 ESD 검사 통과율을 나타낸 그래프이다. 도 9에서 가로축은 ESD 검사기가 인가하는 정전기의 전압을 표시하며, 세로축은 ESD 검사의 합결율을 표시한다.
도 7 및 도 9를 참조하면, 저항(201)을 갖지 않는 3족 질화물 반도체 발광소자를 나타낸 그래프G1으로부터 인가 정전기의 전압이 상승하여 500V이 되면 급격히 ESD 합격수율이 떨어졌으며, 인가 정전기의 전압이 3000V 이상에서는 모든 3족 질화물 반도체 발광소자가 파손된 것을 알 수 있다.
반면, 본 개시에 따른 3족 질화물 반도체 발광소자(100)를 나타낸 그래프G2로부터 3족 질화물 반도체 발광소자(100)는 인가 정전기 전압이 4000V(이는 본 개시에서 사용한 ESD 검사기 기종의 한계전압이었음)에 도달할 때까지 97% 이상이 ESD 검사를 통과한 것을 알 수 있다. 따라서 도 9에 나타난 ESD 검사결과로부터 본 개시에 따른 3족 질화물 반도체 발광소자(100)가 저항(201)을 갖지 않는 발광 소자에 비해서 매우 향상된 ESD 합격수율을 가짐을 알 수 있다.
이하, 본 개시의 다양한 실시 형태에 대하여 설명한다.
(1) 본 개시에 따른 3족 질화물 반도체 발광소자에서 활성층 위에 P형 3족 질화물 반도체층과 다른 정공 공급층이 더 형성될 수 있다. 이 경우, 전도성 연결은 N형 3족 질화물 반도체층 및 다른 정공 공급층을 전기적으로 연결할 수 있다. 그 결과 N형 3족 질화물 반도체층 및 P형 3족 질화물 반도체층이 전도성 연결에 의해 연결될 수 있다.
(2) 본 개시에서는 3족 질화물 반도체 발광소자가 갖는 P형 3족 질화물 반도체층을 저항으로 활용하였지만, 반드시 3족 질화물 반도체층이 아니라도 반도체 발광소자가 갖는 어떤 반도체층의 저항값이 본 개시에서 요구하는 조건에 적합하다면 그 반도체층 자체를 병렬연결되는 저항으로 활용할 수도 있다. 즉, 반도체 발광소자에서 어떤 반도체층의 저항값이 발광다이오드의 순방향 내부저항보다 크고 역방향 내부저항보다 작고, 정전기로 인한 발광다이오드의 손상이 염려되는 경우라면, 본 개시에 따라 반도체 발광소자가 갖는 반도체층을 활용하여 발광다이오드에 병렬연결되는 저항을 형성할 수 있다.
본 개시에 따른 3족 질화물 반도체 발광소자에 의하면 정전기에 의한 손상을 방지하는 내정전압특성을 갖는 3족 질화물 반도체 발광소자가 제공된다.
또한, 본 개시에 따른 3족 질화물 반도체 발광소자에 의하면 정전기에 의한 3족 질화물 반도체 발광소자의 손상을 방지하는 병렬저항이 3족 질화물 반도체 발광소자의 반도체층을 활용하여 형성되므로 3족 질화물 반도체 발광소자가 소형화되고 제조비용이 절감된 3족 질화물 반도체 발광소자가 제공된다.

Claims (12)

  1. N형 3족 질화물 반도체층;
    전자와 정공의 재결합을 통해 빛을 생성하는 활성층;
    활성층을 기준으로 N형 3족 질화물 반도체층에 대향하는 측에 위치하는 P형 3족 질화물 반도체층;
    P형 3족 질화물 반도체층에 전기적으로 연결되는 제1 전극; 그리고,
    제1 전극과 거리를 두고 P형 3족 질화물 반도체층에 전기적으로 연결되며, N형 3족 질화물 반도체층으로 이어지는 전도성 연결;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  2. 청구항 1에 있어서,
    전도성 연결은 제1 전극과 1㎛ 이상 100㎛ 이하의 거리로 위치되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  3. 청구항 2에 있어서,
    전도성 연결은 N형 3족 질화물 반도체층으로부터 P형 질화물 반도체층의 상측 가장자리로 이어져서 제1 전극에 대해 상기 거리를 두고 위치되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  4. 청구항 1에 있어서,
    제1 전극은 패드 전극과 투광성 전극을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  5. 청구항 4에 있어서,
    전도성 연결은 패드전극과 동일한 물질로 된 전도성 스트립인 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  6. 청구항 4에 있어서,
    전도성 연결은 투광성 전극과 동일한 물질로 된 전도성 스트립인 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  7. 청구항 1에 있어서,
    전도성 연결을 적어도 활성층으로부터 절연시키는 절연물질;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  8. 청구항 1에 있어서,
    외부로부터 전류가 공급될 때,
    N형 3족 질화물 반도체층, 활성층 및 P형 3족 질화물 반도체층이 발광부를 형성하고,
    제1 전극과 거리를 두고 위치하는 전도성 연결이 발광부에 병렬연결된 저항을 형성하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  9. 청구항 8에 있어서,
    저항은 발광부의 순방향 전압 인가시 저항값보다 큰 저항값을 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  10. 청구항 9에 있어서,
    전도성 연결은 제1 전극과 1㎛ 이상 100㎛ 이하의 거리로 위치되는 전도성 스트립인 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  11. 청구항 10에 있어서,
    전도성 연결은 N형 3족 질화물 반도체층으로부터 P형 질화물 반도체층의 상측 가장자리로 이어져서 제1 전극에 대해 상기 거리를 두고 위치되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
  12. 청구항 1에 있어서,
    N형 3족 질화물 반도체층, 활성층 및 P형 3족 질화물 반도체층이 그 위에 위치되는 사파이어 기판; 그리고,
    전도성 연결을 적어도 활성층으로부터 절연시키는 절연물질;을 더 포함하며,
    제1 전극은 패드 전극과 투광성 전극을 포함하고,
    외부로부터 전류가 공급될 때,
    N형 3족 질화물 반도체층, 활성층 및 P형 3족 질화물 반도체층이 발광부를 형성하며,
    제1 전극과 거리를 두고 위치하는 전도성 연결이 발광부에 병렬연결된 저항을 형성하고,
    저항은 발광부의 순방향 전압 인가시 저항값보다 큰 저항값을 가지는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
PCT/KR2010/000840 2010-02-11 2010-02-11 3족 질화물 반도체 발광소자 WO2011099658A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2010/000840 WO2011099658A1 (ko) 2010-02-11 2010-02-11 3족 질화물 반도체 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2010/000840 WO2011099658A1 (ko) 2010-02-11 2010-02-11 3족 질화물 반도체 발광소자

Publications (1)

Publication Number Publication Date
WO2011099658A1 true WO2011099658A1 (ko) 2011-08-18

Family

ID=44367915

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/000840 WO2011099658A1 (ko) 2010-02-11 2010-02-11 3족 질화물 반도체 발광소자

Country Status (1)

Country Link
WO (1) WO2011099658A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3531453A1 (en) * 2018-02-26 2019-08-28 Valeo Vision Electroluminescent light source intended to be supplied with power by a voltage source

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065215A (ja) * 1996-08-22 1998-03-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
KR20080067392A (ko) * 2007-01-16 2008-07-21 한국광기술원 고내정전압을 갖는 발광다이오드 및 그의 제조방법
KR100856247B1 (ko) * 2007-04-24 2008-09-03 삼성전기주식회사 반도체 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065215A (ja) * 1996-08-22 1998-03-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
KR20080067392A (ko) * 2007-01-16 2008-07-21 한국광기술원 고내정전압을 갖는 발광다이오드 및 그의 제조방법
KR100856247B1 (ko) * 2007-04-24 2008-09-03 삼성전기주식회사 반도체 발광소자

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3531453A1 (en) * 2018-02-26 2019-08-28 Valeo Vision Electroluminescent light source intended to be supplied with power by a voltage source
FR3078442A1 (fr) * 2018-02-26 2019-08-30 Valeo Vision Source lumineuse electroluminescente destinee a etre alimentee par une source de tension
US11032889B2 (en) 2018-02-26 2021-06-08 Valeo Vision Electroluminescent light source intended to be supplied with power by a voltage source

Similar Documents

Publication Publication Date Title
US7768020B2 (en) AC light emitting diode
CN100580963C (zh) 具有氧化铟锡层的发光二极管及其制造方法
KR100665116B1 (ko) Ｅｓｄ 보호용 ｌｅｄ를 구비한 질화갈륨계 발광 소자 및그 제조 방법
KR101039896B1 (ko) 발광소자 및 그 제조방법
CN102169937B (zh) 发光器件、发光器件封装、制造发光器件的方法及照明系统
KR100889956B1 (ko) 교류용 발광다이오드
CN101820043A (zh) 发光装置
US20060202225A1 (en) Submount for use in flipchip-structured light emitting device including transistor
CN111129247B (zh) 一种半导体发光元件
KR20100076083A (ko) 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
WO2014065530A1 (ko) 휘도 및 esd 보호 특성이 우수한 질화물 반도체 발광소자
WO2012091245A1 (en) Light emitting module having wafer with integrated power supply device
WO2017052344A1 (ko) 발광소자, 발광소자 패키지 및 발광장치
WO2014003402A1 (en) Near uv light emitting device
WO2016018010A1 (ko) 발광소자 및 조명시스템
CN102867894A (zh) 氮化物半导体发光装置
WO2016052929A1 (en) Light emitting diode comprising porous transparent electrode
WO2011099658A1 (ko) 3족 질화물 반도체 발광소자
WO2015046766A1 (ko) 투명 전극 및 이의 제조 방법
KR20080031469A (ko) 발광 다이오드 및 발광 다이오드 램프
KR20190006847A (ko) 유기발광소자를 이용한 조명장치 및 그 제조방법
WO2010047459A1 (ko) 발광 소자 및 그 제조방법
WO2014088256A1 (ko) 세퍼레이션 영역을 포함하여 전류 분산 효과가 우수한 고휘도 반도체 발광소자
CN215578550U (zh) Led芯片结构
KR100995795B1 (ko) 질화물 발광소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10845829

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10845829

Country of ref document: EP

Kind code of ref document: A1