WO2011093405A1 - Chip-size packaged optical semiconductor device - Google Patents

Chip-size packaged optical semiconductor device Download PDF

Info

Publication number
WO2011093405A1
WO2011093405A1 PCT/JP2011/051655 JP2011051655W WO2011093405A1 WO 2011093405 A1 WO2011093405 A1 WO 2011093405A1 JP 2011051655 W JP2011051655 W JP 2011051655W WO 2011093405 A1 WO2011093405 A1 WO 2011093405A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
substrate
light
package
emitting element
Prior art date
Application number
PCT/JP2011/051655
Other languages
French (fr)
Japanese (ja)
Inventor
宇佐見　保
Original Assignee
有限会社Ｍｔｅｃ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 有限会社Ｍｔｅｃ filed Critical 有限会社Ｍｔｅｃ
Priority to JP2011551913A priority Critical patent/JPWO2011093405A1/en
Publication of WO2011093405A1 publication Critical patent/WO2011093405A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29398—Base material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Definitions

  • an efficient white light emitting diode can be realized in a chip size by an extremely simple structure and process.
  • the light emitting element includes a back surface reflecting film on the opposite side of the light emitting surface of the compound semiconductor layer and a side surface reflecting film surrounding the side surface of each light emitting unit, the light emitting element emits light in each direction. It is possible to extract the light that travels in the light collecting direction, and it is possible to realize a chip-sized optical semiconductor device that is excellent in light collecting efficiency.
  • a metal base substrate can also be used as the material of the package substrate.
  • the metal material is not particularly limited, and examples thereof include aluminum and copper.
  • a thermoplastic bonding material for bonding the metal substrate and the element substrate.
  • a metal substrate and an element substrate on which a compound semiconductor is formed are bonded together via a thermoplastic PEEK / PEI sheet material. In that case, by performing heat treatment at about 300 ° C., bonding and eutectic bonding of the electrodes can be performed simultaneously.
  • the metal substrate is suitable for a field where the feature of good thermal conductivity can be utilized.
  • the above configuration cannot be used for a large current application, but can be sufficiently used for a surface-emitting liquid crystal backlight application or the like having a driving current of about several tens of mA.
  • the feature of this configuration is that a chip size package can be configured by a combination of existing materials and a novel structure.
  • the substrate can be removed at 100 ° C. or lower, so that the process can be easily formed even if a glass epoxy substrate is used. Also in this case, it is desirable to remove the element substrate near the bonding temperature. Further, by forming cuts (grooves) in the scribe line portion of the element substrate so that the light emitting elements are separated after the element substrate is removed, the stress due to the difference in thermal expansion coefficient can be reduced. .
  • a method of forming a surge absorbing element in a thin film on the light emitting element itself can be used.
  • a method of forming the surge absorbing element with a thin film there is a method of forming a Zener diode made of P-type polysilicon and N-type polysilicon.
  • the surge absorbing element can be incorporated in the wafer state or in a state where the individual light emitting elements are not separated, and there is no need to increase the package size.
  • a liquid resin phosphor having a high viscosity is applied to a predetermined thickness by a spinner and then cured to obtain a phosphor.
  • the forming method is simple and effective. Also in this case, reflection of light from the light emitting layer to the air can be reduced by selecting a material whose refractive index after curing is close to that of the semiconductor.
  • the transparent plate 390 and the phosphor 330 can be applied in a state where the semiconductor layer is bonded to the printed board in a wafer state.
  • FIG. 20 shows an example of a manufacturing process of the structure shown in FIG.
  • FIG. 20A shows a state in which a light emitting layer and a flip chip electrode 320 are formed on a sapphire substrate 200 which is an element substrate.
  • This is a state in which the light emitting element 17 is formed on the wafer as shown in FIGS.
  • FIG. 20B shows the metal substrate 43.
  • the external electrode 60, the internal electrode 61, and the via 50 are made of copper, and are electrically insulated from the metal substrate 43 by an insulating film.
  • FIG. 20C shows a thermoplastic interposer 42.
  • FIG. 20D shows a state where the element substrate of FIG. 20A, the metal substrate of FIG. 20B, and the interposer of FIG. 20C are bonded together.
  • FIG. 23 is a cross-sectional view for explaining the manufacturing process.
  • FIG. 23A shows the light emitting element 16 composed of the light emitting layer formed on the sapphire substrate 200 and the flip chip electrodes 321 and 322.
  • FIG. 23B shows a glass epoxy substrate 45 including an external electrode 60 on the front surface, an internal electrode 61 on the back surface, and an adhesive buffer portion 375.
  • FIG. 23C shows a state in which the anisotropic conductive adhesive 370 is formed in a sheet shape on the glass epoxy substrate.
  • FIG. 23D shows a state in which the light emitting element of FIG. 23A and the glass epoxy substrate 45 provided with the anisotropic conductive adhesive 370 are bonded to each other. In this state, the glass epoxy substrate is held at 100 ° C.
  • FIG. 25 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode shown in FIG.
  • FIG. 25A shows the light emitting element 17 including the light emitting layer formed on the sapphire substrate 200 and the flip chip electrode 320.
  • FIG. 25B shows the glass epoxy substrate 45 including the external electrode 60 on the front surface, the internal electrode 61 on the back surface, and the adhesive buffer portion 375.
  • FIG. 25C shows a state in which the anisotropic conductive adhesive 370 is formed in a sheet shape on the glass epoxy substrate.
  • FIG. 25D shows a state in which the light-emitting element of FIG. 25A and the glass epoxy substrate of FIG. In this state, the glass epoxy substrate is held at 100 ° C.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

Disclosed is a chip-size packaged optical semiconductor device, which is packaged in a state wherein a light emitting element is formed on a wafer. The light emitting element is provided with one or more light emitting sections that are formed of a semiconductor material, and the light emitting element is bonded, using a bonding material, to a package substrate having the size same as that of the light emitting element. The optical semiconductor device having a small heat stress is provided using the package substrate, which is composed of a thermoplastic resin or a metal, and the thermoplastic bonding material. The light emitting element is formed on a substrate composed of sapphire or silicon, and the substrate can be removed after being bonded to the package substrate. The light emitting section can be provided with a side plane reflecting mirror.

Description

チップサイズパッケージの光半導体装置Optical semiconductor device with chip size package
　本発明はチップサイズパッケージの光半導体装置に関し、詳しくは、ウエーハ上に形成された発光素子とパッケージ基板とを貼り合せた後に個別のチップサイズパッケージに分離して形成することが可能な光半導体装置に関する。 The present invention relates to an optical semiconductor device having a chip size package, and more specifically, an optical semiconductor device capable of being separately formed into individual chip size packages after bonding a light emitting element formed on a wafer and a package substrate. About.
　従来、発光素子及びその実装構造についてさまざまな形態が知られている（例えば、特許文献１～３を参照）。図１は、従来の発光ダイオードとその構造の例を説明するための断面図である。図１（ａ）に示す発光ダイオードおいて、発光素子の発する光は集光方向ｚに取り出される。この発光ダイオードは、サファイア基板１、Ｎ＋型半導体２、Ｎ型半導体３、活性層４、Ｐ型半導体５、導電反射膜６、及びフリップチップ電極７、８からなる発光素子９を備えている。また、発光素子を実装するパッケージ基板１０、外部へ電極を取り出すための電極１１、傾斜を持った側壁１２、蛍光体１３、及びカバーガラスのキャップ１４を備えている。Ｐ型及びＮ型半導体層の界面の活性層４において発光する光の進む方向を、図中ｐ、ｑで示している。活性層４で発生する光のうち集光方向ｚへ向かう光は、そのまま放出される（ｐ）。集光方向ｚとは反対側へ向かう光は、反射膜６により反射されて集光方向ｚへ導かれる（ｑ）。Ｐ型半導体５の電極は、金属である導電反射膜６経由でフリップチップ電極７へ接続されている。Ｎ型半導体３の電極は、Ｎ＋型半導体２を経由してフリップチップ電極８に接続される。図１は断面図であるのでフリップチップ電極は２つ表わされているが、発光素子が傾斜しないように、構造上４つのフリップチップ電極が必要となる。上記発光素子のパッケージは、図１（ｂ）に示すように、マザーボード３４０に設けられた電極６５上に搭載される。白色用の発光ダイオードの場合には、特に静電気等の高電圧サージに弱いため除電された環境で取扱う必要がある。静電気対策のために、発光ダイオードのパッケージ内にサージ吸収素子が実装される場合も多い。 Conventionally, various forms of light emitting elements and their mounting structures are known (see, for example, Patent Documents 1 to 3). FIG. 1 is a cross-sectional view for explaining an example of a conventional light emitting diode and its structure. In the light emitting diode shown in FIG. 1A, light emitted from the light emitting element is extracted in the light collecting direction z. The light emitting diode includes a light emitting element 9 including a sapphire substrate 1, an N + type semiconductor 2, an N type semiconductor 3, an active layer 4, a P type semiconductor 5, a conductive reflective film 6, and flip chip electrodes 7 and 8. Further, a package substrate 10 on which the light emitting element is mounted, an electrode 11 for taking out the electrode to the outside, an inclined side wall 12, a phosphor 13, and a cover glass cap 14 are provided. The direction in which light emitted in the active layer 4 at the interface between the P-type and N-type semiconductor layers travels is indicated by p and q in the figure. Of the light generated in the active layer 4, the light traveling in the light collecting direction z is emitted as it is (p). The light traveling in the direction opposite to the light collecting direction z is reflected by the reflective film 6 and guided to the light collecting direction z (q). The electrode of the P-type semiconductor 5 is connected to the flip chip electrode 7 via the conductive reflection film 6 made of metal. The electrode of the N-type semiconductor 3 is connected to the flip chip electrode 8 via the N + type semiconductor 2. Since FIG. 1 is a cross-sectional view, two flip chip electrodes are shown. However, in order to prevent the light emitting element from being inclined, four flip chip electrodes are necessary in terms of structure. The package of the light emitting element is mounted on an electrode 65 provided on a mother board 340 as shown in FIG. In the case of a white light emitting diode, it is particularly vulnerable to high voltage surges such as static electricity, so it must be handled in a static-eliminated environment. As a countermeasure against static electricity, a surge absorbing element is often mounted in a light emitting diode package.
　上記のような構造の場合には体積が大きく、高密度実装が必要な用途には適さない。パッケージングデバイスを小型化するために、発光半導体ダイをデバイスの基板上に設けられたボンディングパッドに接合して構成される発光素子も知られている（例えば、特許文献４を参照）。このようなパッケージングによって、従来のプリント回路基板組立てプロセスに適合する発光半導体デバイスの小型化が可能とされるが、ウエーハから切出した発光半導体チップをデバイス基板上に搭載してボンディングするため、半導体チップのサイズに比べて大きなデバイス面積が必要となってしまうという問題があった。また、発光半導体を形成したウエーハ状態のままでパッケージング工程を行うことができないという問題があった。 In the case of the structure as described above, the volume is large and it is not suitable for applications that require high-density mounting. In order to reduce the size of a packaging device, a light emitting element configured by bonding a light emitting semiconductor die to a bonding pad provided on a substrate of the device is also known (for example, see Patent Document 4). Such packaging enables downsizing of the light emitting semiconductor device suitable for the conventional printed circuit board assembly process, but since the light emitting semiconductor chip cut out from the wafer is mounted on the device substrate and bonded, the semiconductor There is a problem that a large device area is required compared to the chip size. Further, there is a problem that the packaging process cannot be performed in the wafer state in which the light emitting semiconductor is formed.
特開平１０－９３１４６号JP-A-10-93146 特開２００６－３０３５４７号JP 2006-303547 A Ｗ０２００６－１２６３３０号W02006-126330 特開２００９－４９４０８号JP 2009-49408 A
　発光デバイスを小型化するため、パッケージを用いずにベアチップそのままで使用する場合、図２に示すように光半導体装置を構成することが考えられる。図２（ａ）は発光素子１６の断面、（ｂ）は発光素子１６を下方から見た平面、（ｃ）はマザーボード３４０への実装、をそれぞれ説明するための図である。図２（ａ）に示すように、発光素子１６は、サファイア基板１、Ｎ＋型半導体２、Ｎ型半導体３、活性層４、Ｐ型半導体５、導電反射膜６、及びフリップチップ電極７、８を備えている。Ｐ型半導体、Ｎ型半導体及び活性層を汚れから保護するために、酸化膜１５が側面に設けられている。Ｐ型及びＮ型半導体層の界面の活性層４において発光する光の進む方向を、図中ｐ、ｑで示している。活性層４で発生する光のうち集光方向ｚへ向かう光は、そのまま放出される（ｐ）。集光方向ｚとは反対側へ向かう光は、反射膜６により反射されて集光方向ｚへ導かれる（ｑ）。また、図２（ｂ）に示すように、フリップチップ電極として、Ｐ型半導体５の上に３つのＰ電極７が形成され、Ｎ＋型半導体２の上に１つのＮ電極８が形成されている。図２（ｃ）に示すように、マザーボード３４０上には電極６５が設けられており、半導体とマザーボードとはフリップチップ電極を介して接続される。このような構造により、発光素子の大きさがパッケージの寸法になり、小さな面積で実装することができる。ただし、ベアチップを実装する場合には、半導体素子とマザーボードとは熱膨張係数が大きく異なるため、ベアチップの素子とマザーボードとの界面に接着用樹脂を入れるのが一般的である。この点で、通常の面実装部品とは実装方法が異なる。 In order to reduce the size of the light emitting device, when the bare chip is used as it is without using a package, an optical semiconductor device may be configured as shown in FIG. 2A is a cross-sectional view of the light emitting element 16, FIG. 2B is a plan view of the light emitting element 16 viewed from below, and FIG. 2C is a view for explaining mounting on the mother board 340. As shown in FIG. 2A, the light emitting element 16 includes a sapphire substrate 1, an N + type semiconductor 2, an N type semiconductor 3, an active layer 4, a P type semiconductor 5, a conductive reflective film 6, and flip chip electrodes 7, 8. It has. An oxide film 15 is provided on the side surface to protect the P-type semiconductor, N-type semiconductor and active layer from contamination. The direction in which light emitted in the active layer 4 at the interface between the P-type and N-type semiconductor layers travels is indicated by p and q in the figure. Of the light generated in the active layer 4, the light traveling in the light collecting direction z is emitted as it is (p). The light traveling in the direction opposite to the light collecting direction z is reflected by the reflective film 6 and guided to the light collecting direction z (q). As shown in FIG. 2B, three P electrodes 7 are formed on the P-type semiconductor 5 and one N electrode 8 is formed on the N + type semiconductor 2 as flip-chip electrodes. . As shown in FIG. 2C, an electrode 65 is provided on the mother board 340, and the semiconductor and the mother board are connected via a flip chip electrode. With such a structure, the size of the light-emitting element becomes the size of the package, which can be mounted with a small area. However, when a bare chip is mounted, since a thermal expansion coefficient differs greatly between the semiconductor element and the mother board, it is common to put an adhesive resin at the interface between the bare chip element and the mother board. In this respect, the mounting method is different from that of a normal surface mounting component.
　発光ダイオードの用途が拡大するにつれて、発光の高効率化、小型化、低コスト化等のニーズが高まってきている。発光の高効率化のためには、発光層から発光するあらゆる方向の光を補足して集光方向に集め、集光方向にはできるだけ遮蔽物を置かない構造とする必要がある。すなわち、発光層にて発光する光の方向ごとに集光方向に向けるための反射板を設けること、集光方向には電極を置かずにその反対面から電極を取り出すこと、集光方向には基板も含めて何も置かない構造とすること、更に各界面での光の反射を抑制すること、などが必要である。小型化のためには、発光効率の向上により素子サイズを小さくすること、チップサイズパッケージ（チップと同じ大きさのパッケージ）のように小型で簡素なパッケージ構造とすることが好ましい。しかし、静電気等のサージ対策も考慮しておく必要があり、使用方法によってはサージ吸収素子機能を同時に実装する方法も必要である。発光ダイオードの高効率化と小型化は、省エネルギーだけではなく、素子数の低減、駆動回路の簡素化等を促し、低コスト化にも効果が大きい。 As the use of light emitting diodes expands, there are increasing needs for higher efficiency of light emission, miniaturization, cost reduction, and the like. In order to increase the efficiency of light emission, it is necessary to have a structure in which light in all directions emitted from the light emitting layer is captured and collected in the condensing direction, and a shield is not placed in the condensing direction as much as possible. That is, for each direction of light emitted from the light emitting layer, a reflecting plate for directing in the condensing direction is provided, and an electrode is taken out from the opposite surface without placing an electrode in the condensing direction. It is necessary to have a structure in which nothing is placed, including the substrate, and to suppress reflection of light at each interface. In order to reduce the size, it is preferable to reduce the element size by improving the light emission efficiency and to have a small and simple package structure such as a chip size package (a package having the same size as the chip). However, countermeasures against surges such as static electricity need to be taken into consideration, and depending on the method of use, a method of simultaneously mounting the surge absorbing element function is also necessary. Increasing efficiency and miniaturization of light emitting diodes not only saves energy, but also reduces the number of elements, simplifies the drive circuit, and the like, and is highly effective in reducing costs.
　本発明は、この様な事情に鑑みなされたものであり、ウエーハ状態すなわち発光素子が個別に分離される前の状態でパッケージングを行うことができ、高効率化、小型化を図ることができるチップサイズパッケージの光半導体装置を提供することを目的とする。 The present invention has been made in view of such circumstances, and can be packaged in a wafer state, that is, before the light emitting elements are individually separated, and high efficiency and downsizing can be achieved. An object is to provide an optical semiconductor device having a chip size package.
　本発明は、以下の通りである。
　１．素子基板上に発光部を構成する化合物半導体層が形成された発光素子と、該発光素子を搭載するパッケージ基板とを備える半導体装置であって、前記発光素子は、１又は２以上の区画された発光部を備えるとともに、光を取り出す発光面とは反対側の素子電極面に給電を受けるための素子電極を備え、前記パッケージ基板は前記発光素子と略同一サイズであって、前記発光素子を搭載する素子搭載面に前記素子電極に対応した内部電極と、該素子搭載面とは反対面に該内部電極とビアによって接続された外部電極と、を備え、前記発光素子の前記素子電極面と前記パッケージ基板の前記素子搭載面とを接合材を用いて貼り合わせることにより、前記素子電極と前記内部電極とが電気的に接続されるとともに、前記素子電極面と前記素子搭載面との間が密封され、ウエーハ上に形成された前記発光素子が前記パッケージ基板ごとに分離されて構成されることを特徴とするチップサイズパッケージの光半導体装置。
　２．前記パッケージ基板ごとに分離される前又は後に前記素子基板が除去されて形成される前記１．記載のチップサイズパッケージの光半導体装置。
　３．前記パッケージ基板は熱可塑性樹脂基板であり、前記接合材は、熱可塑性材料からなるインターポーザ及び／又は異方性導電接着剤である前記１．又は２．に記載のチップサイズパッケージの光半導体装置。
　４．前記パッケージ基板は金属基板であり、前記接合材は、熱可塑性材料からなるインターポーザ及び／又は異方性導電接着剤である前記１．又は２．に記載のチップサイズパッケージの光半導体装置。
　５．前記パッケージ基板はガラスエポキシ基板であり、前記接合材として異方性導電接着剤を用いる前記１．又は２．に記載のチップサイズパッケージの光半導体装置。
　６．前記パッケージ基板は非直線性抵抗特性をもつ基板である前記１．又は２．に記載のチップサイズパッケージの光半導体装置。
　７．前記発光素子と前記パッケージ基板との間に、前記接合材を挟んで非直線性抵抗特性をもつ基板を更に備え、該基板の両面に具備された電極と該電極間を接続するビアとを介して、該発光素子の前記素子電極と該パッケージ基板の前記内部電極とが電気的に接続される前記１．乃至５．のいずれかに記載のチップサイズパッケージの光半導体装置。
　８．前記発光素子の前記素子電極面上に絶縁膜及び導電膜を順に形成し、更に該導電膜上にＰ型ポリシリコン及びＮ型ポリシリコンを順に形成し、該導電膜と該Ｐ型ポリシリコンと該Ｎ型ポリシリコンとによって構成される双方向ツェナーダイオードを備える前記１．乃至５．のいずれかに記載のチップサイズパッケージの光半導体装置。
　９．前記素子基板は透明基板である前記１．乃至８．のいずれかに記載のチップサイズパッケージの光半導体装置。
　１０．前記素子基板は光を通さない基板である前記２．乃至８．のいずれかに記載のチップサイズパッケージの光半導体装置。
　１１．前記素子基板はシリコン基板である前記１０．記載のチップサイズパッケージの光半導体装置。
　１２．前記素子基板上において、前記化合物半導体層は、前記発光素子ごとに分離される境界が溝状に除去されている前記１．乃至１１．のいずれかに記載のチップサイズパッケージの光半導体装置。
　１３．前記発光素子の前記発光面上に、蛍光物質を含んだ層を形成し又は蛍光物質を含んだ板を貼り合わせて構成される前記１．乃至１２．のいずれかに記載のチップサイズパッケージの光半導体装置。
　１４．前記発光素子の前記発光面側の最表面に接して更に透明膜が形成され又は透明板が貼りあわされ、前記透明膜又は透明板の屈折率は前記最表面の材料の屈折率と略同一であり、前記透明膜又は透明板の前記発光面側と接する面とは反対側の表面は粗に加工されている前記１．乃至１２．のいずれかに記載のチップサイズパッケージの光半導体装置。
　１５．前記透明膜又は透明板の上に、更に蛍光物質を含んだ層を形成し又は蛍光物質を含んだ板を貼り合わせて構成される前記１４．記載のチップサイズパッケージの光半導体装置。
　１６．前記透明膜又は透明板に蛍光物質を含ませた前記１４．記載のチップサイズパッケージの光半導体装置。
　１７．前記発光素子は、前記化合物半導体層の前記発光面とは反対側に背面反射膜を備えるとともに、各前記発光部の側面を囲む側面反射膜を備える前記１．乃至１６．のいずれかに記載のチップサイズパッケージの光半導体装置。 The present invention is as follows.
1. A semiconductor device comprising a light emitting element in which a compound semiconductor layer constituting a light emitting portion is formed on an element substrate and a package substrate on which the light emitting element is mounted, wherein the light emitting element is divided into one or more A light emitting unit and a device electrode for receiving power on a device electrode surface opposite to a light emitting surface from which light is extracted are provided, and the package substrate is substantially the same size as the light emitting device and is mounted with the light emitting device. An internal electrode corresponding to the element electrode on an element mounting surface, and an external electrode connected to the internal electrode and a via on a surface opposite to the element mounting surface, and the element electrode surface of the light emitting element and the By bonding the element mounting surface of the package substrate with a bonding material, the element electrode and the internal electrode are electrically connected, and the element electrode surface and the element mounting surface Is between the sealed optical semiconductor device of a chip size package, characterized in that said light emitting element formed on the wafer is configured to be separated according to the package substrate.
2. The element substrate is formed by removing the element substrate before or after being separated for each package substrate. An optical semiconductor device having the chip size package described.
3. The package substrate is a thermoplastic resin substrate, and the bonding material is an interposer made of a thermoplastic material and / or an anisotropic conductive adhesive. Or 2. An optical semiconductor device having a chip size package according to 1.
4). The package substrate is a metal substrate, and the bonding material is an interposer made of a thermoplastic material and / or an anisotropic conductive adhesive. Or 2. An optical semiconductor device having a chip size package according to 1.
5. The package substrate is a glass epoxy substrate, and an anisotropic conductive adhesive is used as the bonding material. Or 2. An optical semiconductor device having a chip size package according to 1.
6). The package substrate is a substrate having non-linear resistance characteristics. Or 2. An optical semiconductor device having a chip size package according to 1.
7). A substrate having a non-linear resistance characteristic is further interposed between the light emitting element and the package substrate with the bonding material interposed therebetween, and via electrodes provided on both sides of the substrate and vias connecting the electrodes. The element electrode of the light emitting element and the internal electrode of the package substrate are electrically connected. To 5. An optical semiconductor device having a chip size package according to any one of the above.
8). An insulating film and a conductive film are sequentially formed on the element electrode surface of the light emitting element, and a P-type polysilicon and an N-type polysilicon are sequentially formed on the conductive film, and the conductive film, the P-type polysilicon, 1. The bi-directional Zener diode comprising the N-type polysilicon. To 5. An optical semiconductor device having a chip size package according to any one of the above.
9. The element substrate is a transparent substrate. To 8. An optical semiconductor device having a chip size package according to any one of the above.
10. The element substrate is a substrate that does not transmit light. To 8. An optical semiconductor device having a chip size package according to any one of the above.
11. The element substrate is a silicon substrate. An optical semiconductor device having the chip size package described.
12 On the element substrate, the compound semiconductor layer is separated in a groove shape at a boundary separated for each light emitting element. To 11. An optical semiconductor device having a chip size package according to any one of the above.
13. 1. The above-described 1. which is configured by forming a layer containing a fluorescent material on the light emitting surface of the light emitting element or attaching a plate containing the fluorescent material. To 12. An optical semiconductor device having a chip size package according to any one of the above.
14 A transparent film is further formed in contact with the outermost surface on the light emitting surface side of the light emitting element, or a transparent plate is attached, and the refractive index of the transparent film or the transparent plate is substantially the same as the refractive index of the material of the outermost surface. The surface of the transparent film or transparent plate opposite to the surface in contact with the light emitting surface side is roughened. To 12. An optical semiconductor device having a chip size package according to any one of the above.
15. 14. The above-described 14., wherein a layer containing a fluorescent material is further formed on the transparent film or transparent plate, or a plate containing the fluorescent material is bonded together. An optical semiconductor device having the chip size package described.
16. 14. The above-mentioned 14. wherein the transparent film or transparent plate contains a fluorescent material. An optical semiconductor device having the chip size package described.
17. The light emitting device includes a back surface reflecting film on the opposite side of the light emitting surface of the compound semiconductor layer and a side surface reflecting film surrounding a side surface of each light emitting unit. To 16. An optical semiconductor device having a chip size package according to any one of the above.
　本発明において、少なくとも素子基板とその上に形成された発光層及び電極を備えて構成される素子（その中間工程の状態にあるものを含む）を「発光素子」という。発光素子は、１又は２以上の区画された発光部を備えて構成される。この１つの発光部を「発光セル」という。各発光セルと一体に構成されて側面を囲む側面反射板（「マイクロミラー」ともいう。）を設けることができ、このマイクロミラーによって囲まれた構造の発光セルを「光マイクロセル」という。発光素子をパッケージングした状態、又はマザーボードに実装可能な状態に加工したものを、「発光ダイオード」又は「光半導体装置」と呼ぶ。 In the present invention, an element (including an element in an intermediate process state) including at least an element substrate and a light emitting layer and an electrode formed thereon is referred to as a “light emitting element”. The light emitting element includes one or two or more partitioned light emitting units. This one light emitting unit is referred to as a “light emitting cell”. A side reflector (also referred to as “micromirror”) that is configured integrally with each light emitting cell and surrounds the side surface can be provided, and a light emitting cell having a structure surrounded by the micromirror is referred to as an “optical microcell”. A light emitting element packaged or processed into a state where it can be mounted on a motherboard is referred to as a “light emitting diode” or “optical semiconductor device”.
　本発明のチップサイズパッケージの光半導体装置によれば、素子基板上に化合物半導体層が形成された発光素子と発光素子を搭載するパッケージ基板とを備え、ウエーハ状態又はパッケージ基板上の発光素子が分離されていない状態でチップサイズパッケージを完成させ、その状態から直接マザーボードへの実装が可能になるため、簡素な製造工程により、小型且つ低コストの発光ダイオードを実現することができる。発光素子は、１又は２以上の光マイクロセルを備えて構成されるため、発光の高効率化を図ることができる。また、発光素子は、光を取り出す発光面とは反対側の素子電極面に素子電極を備えるため、集光方向に光を遮るものがなく、効率良く光を取り出すことができる。パッケージ基板を発光素子と略同一サイズとすることができ、発光ダイオードを極めて小型にすることができる。また、発光素子を搭載するパッケージ基板の素子搭載面に内部電極を備え、発光素子の素子電極面とパッケージ基板の素子搭載面とは接合材を用いて貼り合わされるため、素子電極と内部電極との電気的接続を確実にするとともに、発光素子とパッケージ基板との間が密封され、湿度や異物などから保護することができる。チップサイズパッケージの本光半導体装置は、ウエーハ状態でパッケージができ、ウエーハ状態で電気的検査及び光学的検査を行うことができる。そして、個別の発光ダイオードに分離した後も、ウエーハ状態又はそれをエキスバンドした状態で扱うことができるため、パッケージコストを大きく低減することが可能になる。本光半導体装置は、白色用だけでなく全ての発光ダイオードに適用できる。 According to the optical semiconductor device of the chip size package of the present invention, the light emitting element in which the compound semiconductor layer is formed on the element substrate and the package substrate on which the light emitting element is mounted are provided, and the light emitting element on the wafer state or on the package substrate is separated. Since the chip size package is completed without being mounted and can be directly mounted on the mother board from the state, a small and low-cost light emitting diode can be realized by a simple manufacturing process. Since the light-emitting element includes one or more optical microcells, the efficiency of light emission can be increased. In addition, since the light emitting element includes the element electrode on the element electrode surface opposite to the light emitting surface from which light is extracted, there is nothing to block the light in the light collecting direction and the light can be extracted efficiently. The package substrate can be substantially the same size as the light emitting element, and the light emitting diode can be made extremely small. In addition, since an internal electrode is provided on the element mounting surface of the package substrate on which the light emitting element is mounted, and the element electrode surface of the light emitting element and the element mounting surface of the package substrate are bonded using a bonding material, the element electrode and the internal electrode The electrical connection between the light emitting element and the package substrate is hermetically sealed, and it can be protected from humidity and foreign matter. This optical semiconductor device having a chip size package can be packaged in a wafer state, and can be subjected to electrical inspection and optical inspection in the wafer state. And since it can handle in the wafer state or the state which extended it after isolate | separating into an individual light emitting diode, it becomes possible to reduce a package cost greatly. This optical semiconductor device can be applied not only to white light but also to all light emitting diodes.
　前記パッケージ基板ごとに分離される前又は後に前記素子基板が除去される場合は、発光層からの光の透過性を上げることができる。また、不透明な素子基板を用いることが可能になる。また、素子基板とパッケージ基板との熱膨張係数の違いによるストレスをなくし、基板の反り等を避けることができる。 When the element substrate is removed before or after being separated for each package substrate, the light transmittance from the light emitting layer can be increased. In addition, an opaque element substrate can be used. Further, stress due to the difference in thermal expansion coefficient between the element substrate and the package substrate can be eliminated, and the warpage of the substrate can be avoided.
　前記パッケージ基板は熱可塑性樹脂基板であり、前記接合材は、熱可塑性材料からなるインターポーザ(中間基板材)及び／又は異方性導電接着剤である場合は、公知の素材を用いて簡易な工程によってチップサイズパッケージの光半導体装置を作ることができる。また、熱可塑性基板の熱膨張係数をマザーボードの熱膨張係数に近くすることができるため、本光半導体装置をマザーボードに搭載した場合のストレスを低減することができる。
　前記パッケージ基板は金属基板であり、前記接合材は、熱可塑性材料からなるインターポーザ及び／又は異方性導電接着剤である場合は、白色発光ダイオードなど発熱が大きい用途において、放熱性の良いチップサイズパッケージを実現することができる。
　前記パッケージ基板はガラスエポキシ基板であり、前記接合材として異方性導電接着剤を用いる場合は、安価な既存材料と従来のプリント基板組立技術を利用して、チップサイズパッケージの光半導体装置を実現することができる。
　前記パッケージ基板は非直線性抵抗特性をもつ基板である場合は、簡素な構成により、静電気によって生じる高電圧から保護された光半導体装置を実現することができる。パッケージ内にサージ吸収素子を備える必要がないため、パッケージを極めて小型にすることができる。
　前記発光素子と前記パッケージ基板との間に、前記接合材を挟んで非直線性抵抗特性をもつ基板を更に備える場合は、静電気によって生じる高電圧から保護された光半導体装置を実現することができる。パッケージ内にサージ吸収素子を備える必要がないため、パッケージを極めて小型にすることができる。 When the package substrate is a thermoplastic resin substrate and the bonding material is an interposer (intermediate substrate material) and / or an anisotropic conductive adhesive made of a thermoplastic material, a simple process using a known material is used. Thus, an optical semiconductor device having a chip size package can be manufactured. Further, since the thermal expansion coefficient of the thermoplastic substrate can be made close to the thermal expansion coefficient of the mother board, the stress when the optical semiconductor device is mounted on the mother board can be reduced.
When the package substrate is a metal substrate and the bonding material is an interposer made of a thermoplastic material and / or an anisotropic conductive adhesive, the chip size has good heat dissipation in applications that generate large amounts of heat such as white light emitting diodes. A package can be realized.
The package substrate is a glass epoxy substrate, and when an anisotropic conductive adhesive is used as the bonding material, an optical semiconductor device of a chip size package is realized by using an inexpensive existing material and a conventional printed circuit board assembly technique. can do.
When the package substrate is a substrate having nonlinear resistance characteristics, an optical semiconductor device protected from a high voltage caused by static electricity can be realized with a simple configuration. Since it is not necessary to provide a surge absorbing element in the package, the package can be made extremely small.
In the case of further including a substrate having nonlinear resistance characteristics with the bonding material interposed between the light emitting element and the package substrate, an optical semiconductor device protected from a high voltage caused by static electricity can be realized. . Since it is not necessary to provide a surge absorbing element in the package, the package can be made extremely small.
　前記発光素子の前記素子電極面上に形成された導電膜、Ｐ型ポリシリコン及びＮ型ポリシリコンによって構成される双方向ツェナーダイオードを備える場合は、発光素子自体にサージ吸収機能を備えることができるため、既存の材料及び工程を利用して、極めて小型に静電気から保護された光半導体装置を作ることができる。 In the case where a bidirectional Zener diode composed of a conductive film, P-type polysilicon, and N-type polysilicon formed on the element electrode surface of the light-emitting element is provided, the light-emitting element itself can have a surge absorption function. Therefore, an optical semiconductor device protected from static electricity can be made extremely small using existing materials and processes.
　前記素子基板は透明基板である場合は、従来一般的であったサファイア基板等を用いて発光素子を形成し、チップサイズパッケージの光半導体装置を構成することができる。
　前記素子基板は光を通さない基板である場合は、素子基板の材料をより自由に選択してチップサイズパッケージの光半導体装置を構成することができる。
　前記素子基板はシリコン基板である場合は、エッチングにより発光素子にストレスを与えることなく容易に素子基板を除去することができる。 When the element substrate is a transparent substrate, a light emitting element can be formed using a sapphire substrate or the like that has been conventionally used to form an optical semiconductor device having a chip size package.
In the case where the element substrate is a substrate that does not transmit light, an optical semiconductor device of a chip size package can be configured by more freely selecting the material of the element substrate.
When the element substrate is a silicon substrate, the element substrate can be easily removed without applying stress to the light emitting element by etching.
　前記素子基板上において、前記化合物半導体層は、前記発光素子ごとに分離される境界が溝状に除去されている場合は、発光素子を分離するためのスクライブ部分にあらかじめ切り込みを形成しておくことにより、発光素子ごとに半導体層が分離され、半導体層とパッケージ基板との熱膨張係数の違いによる影響を低減することができる。特に、発光素子の素子基板が除去されている場合には、パッケージ基板が半導体層に与える熱ストレスを最小にすることができる。 On the element substrate, the compound semiconductor layer has a notch formed in advance in a scribe portion for separating the light emitting element when the boundary separated for each light emitting element is removed in a groove shape. Thus, the semiconductor layer is separated for each light emitting element, and the influence due to the difference in thermal expansion coefficient between the semiconductor layer and the package substrate can be reduced. In particular, when the element substrate of the light emitting element is removed, the thermal stress applied to the semiconductor layer by the package substrate can be minimized.
　前記発光面上に、蛍光物質を含んだ層を形成し又は蛍光物質を含んだ板を貼り合わせて構成される場合は、チップサイズパッケージの白色発光ダイオードを実現することができる。この蛍光層は、ウエーハ状態又は個々の発光素子が分離されていない状態で付加することができるため、製造工程も簡素になる。
　前記発光素子の前記発光面側の最表面に接して更に透明膜が形成され又は透明板が貼りあわされ、前記透明膜又は透明板の屈折率は前記最表面の材料の屈折率と略同一であり、前記透明膜又は透明板の前記発光面側と接する面とは反対側の表面は粗に加工されている場合は、発光層で発光した光が発光層内で全反射する比率を下げるとともに、透明板等の粗に加工された面側における全反射を低減し、より多くの光を外部に取り出すことができる。この透明板等は、ウエーハ状態又は個々の発光素子が分離されていない状態で付加することができるため、製造工程も簡素になる。
　前記透明膜又は透明板の上に、更に蛍光物質を含んだ層を形成し又は蛍光物質を含んだ板を貼り合わせて構成される場合は、より多くの光によって蛍光物質を励起することが可能になる。
　前記透明膜又は透明板に蛍光物質を含ませた場合は、極めて簡素な構造及び工程によって、効率のよい白色発光ダイオードをチップサイズで実現できる。
　前記発光素子は、前記化合物半導体層の前記発光面とは反対側に背面反射膜を備えるとともに、各前記発光部の側面を囲む側面反射膜を備える場合は、発光層で発光して各方向に向かう光を集光方向に取り出すことができ、集光効率に優れたチップサイズの光半導体装置を実現することができる。 In the case where a layer containing a fluorescent material is formed on the light emitting surface or a plate containing a fluorescent material is bonded together, a white light emitting diode of a chip size package can be realized. Since this fluorescent layer can be added in a wafer state or in a state where individual light emitting elements are not separated, the manufacturing process is simplified.
A transparent film is further formed in contact with the outermost surface on the light emitting surface side of the light emitting element, or a transparent plate is attached, and the refractive index of the transparent film or the transparent plate is substantially the same as the refractive index of the material of the outermost surface. Yes, when the surface of the transparent film or transparent plate opposite to the surface in contact with the light emitting surface side is roughened, the ratio of total reflection of the light emitted from the light emitting layer is reduced. Further, it is possible to reduce total reflection on the rough processed surface side such as a transparent plate, and to extract more light to the outside. Since the transparent plate or the like can be added in a wafer state or in a state where individual light emitting elements are not separated, the manufacturing process is simplified.
When a layer containing a fluorescent material is further formed on the transparent film or transparent plate, or a plate containing a fluorescent material is bonded together, the fluorescent material can be excited by more light. become.
When a fluorescent material is included in the transparent film or the transparent plate, an efficient white light emitting diode can be realized in a chip size by an extremely simple structure and process.
When the light emitting element includes a back surface reflecting film on the opposite side of the light emitting surface of the compound semiconductor layer and a side surface reflecting film surrounding the side surface of each light emitting unit, the light emitting element emits light in each direction. It is possible to extract the light that travels in the light collecting direction, and it is possible to realize a chip-sized optical semiconductor device that is excellent in light collecting efficiency.
　本発明について、本発明による典型的な実施形態の例を挙げ、言及された複数の図面を参照しつつ以下の詳細な記述にて説明する。同様の参照符号は図面のいくつかの図を通して同様の部品又は構成を示す。
従来の発光ダイオードの構造を説明するための断面図 発光素子をベアチップで実装する場合を説明するための断面図 発光層の背面の反射膜と側方の反射板を用いた集光方法の概念図 チップサイズパッケージの概念とその実装例を説明するための断面図 光マイクロセルの製造工程を説明するための断面図 図５の光マイクロセルを説明するための断面図及び平面図 図５の光マイクロセルを備えて構成される発光素子を説明するための断面図及び斜視図 図７の発光素子にサージ吸収層を設けた場合の断面図 素子電極面上に形成された双方向ツェナーダイオードを備える発光素子を説明するための断面図及び平面図 シリコン基板上に半導体層を形成する工程を説明するための断面図 シリコン基板上に光マイクロセルを形成する工程を説明するための断面図 シリコン基板を用いた発光素子を説明するための断面図及び斜視図 発光素子の各実施形態を説明するための断面図 発光ダイオードの一実施形態を説明するための断面図 図１４の発光ダイオードの製造工程を説明するための断面図 発光ダイオードの別の実施形態を説明するための断面図 図１６の発光ダイオードの製造工程を説明するための断面図 図１６の発光ダイオードにシリコン基板を用いる製造工程を説明するための断面図 発光ダイオードの更に別の実施形態を説明するための断面図 図１９の発光ダイオードの製造工程を説明するための断面図 図１９の発光ダイオードにシリコン基板を用いる製造工程を説明するための断面図 ガラスエポキシ基板を使用する発光ダイオードの実施形態を説明するための断面図 図２２の発光ダイオードの製造工程を説明するための断面図 ガラスエポキシ基板を使用する発光ダイオードの別の実施形態を説明するための断面図 図２４の発光ダイオードの製造工程を説明するための断面図 図２４の発光ダイオードにシリコン基板を用いる製造工程を説明するための断面図 サファイアのウエーハと発光素子及び発光ダイオードの関係を説明する図 シリコンのウエーハと発光素子及び発光ダイオードの関係を説明する図 本発光ダイオードの全体を説明するための上面図、断面図及び下面図 本発光ダイオードのマザーボードへの実装例を説明するための図 The present invention will now be described in the following detailed description, with reference to the referenced drawings, by way of example of exemplary embodiments according to the present invention. Like reference numerals designate like parts or configurations throughout the several views of the drawings.
Sectional drawing for demonstrating the structure of the conventional light emitting diode Sectional drawing for demonstrating the case where a light emitting element is mounted by a bare chip. Conceptual diagram of the light collection method using the reflective film on the back of the light emitting layer and the side reflector Cross-sectional view for explaining the concept of chip size package and its mounting example Sectional drawing for demonstrating the manufacturing process of an optical microcell Sectional drawing and top view for demonstrating the optical microcell of FIG. Sectional drawing and perspective view for demonstrating the light emitting element comprised including the optical microcell of FIG. Sectional drawing when a surge absorption layer is provided in the light emitting device of FIG. Sectional drawing and top view for demonstrating a light emitting element provided with the bidirectional | two-way Zener diode formed on the element electrode surface Sectional drawing for demonstrating the process of forming a semiconductor layer on a silicon substrate Sectional drawing for demonstrating the process of forming an optical microcell on a silicon substrate Sectional drawing and perspective view for demonstrating the light emitting element using a silicon substrate Sectional drawing for demonstrating each embodiment of a light emitting element Sectional drawing for demonstrating one Embodiment of a light emitting diode Sectional drawing for demonstrating the manufacturing process of the light emitting diode of FIG. Sectional drawing for demonstrating another embodiment of a light emitting diode Sectional drawing for demonstrating the manufacturing process of the light emitting diode of FIG. Sectional drawing for demonstrating the manufacturing process which uses a silicon substrate for the light emitting diode of FIG. Sectional drawing for demonstrating another embodiment of a light emitting diode Sectional drawing for demonstrating the manufacturing process of the light emitting diode of FIG. Sectional drawing for demonstrating the manufacturing process which uses a silicon substrate for the light emitting diode of FIG. Sectional drawing for demonstrating embodiment of the light emitting diode which uses a glass epoxy board | substrate Sectional drawing for demonstrating the manufacturing process of the light emitting diode of FIG. Sectional drawing for demonstrating another embodiment of the light emitting diode which uses a glass epoxy board | substrate. Sectional drawing for demonstrating the manufacturing process of the light emitting diode of FIG. Sectional drawing for demonstrating the manufacturing process which uses a silicon substrate for the light emitting diode of FIG. The figure explaining the relationship between a sapphire wafer, a light emitting element, and a light emitting diode The figure explaining the relationship between a silicon wafer, a light emitting element, and a light emitting diode A top view, a cross-sectional view, and a bottom view for explaining the entire light emitting diode The figure for demonstrating the example of mounting to the motherboard of this light emitting diode
　本発明の新規点は、チップサイズパッケージをウエーハ状態で作りこみ、高効率化と小型化と低コスト化を同時達成することにある。更に、サージ対策を可能にすることにある。本発明のチップサイズパッケージに収められた半導体装置は、発光素子と発光素子を搭載するパッケージ基板とを備える。発光素子は、化合物半導体からなる発光層を作りこんだサファイア等の基板（素子基板）にフリップチップ技術を用いて電極面（素子電極面）を設け、その素子電極面とパッケージ基板の１つの面（素子搭載面）とを貼り合わせて構成される。パッケージ基板は、最終的に個別の光半導体装置に分離されたときに発光素子の面積と略同一サイズとすることができる。パッケージ基板として、熱可塑性の材料や金属等を用いたプリント基板、非直線性抵抗特性をもつプリント基板（以下、「バリスタ基板」という。）等を採用することができる。パッケージ基板の素子搭載面には、素子基板に設けられたフリップチップ電極と接続するための導体部（内部電極）が備えられ、反対側の面には、本半導体装置の電極となる導体部（外部電極）が備えられる。内部電極と外部電極とは、貫通ビアによって接続される。上記プリント基板がパッケージ材となるためには、素子基板に設けられるフリップチップ電極の材料（例えば、金）と、プリント基板の内部電極の導体（例えば、銅）との電気的接続が確実にされることが必要である。また、素子基板の素子電極面とプリント基板の素子搭載面とが確実に密着することが必要である。個別の光半導体装置に分離される前のプリント基板の寸法及び形状は、ウエーハサイズと同等な丸型でもよいし、１辺がウエーハの直径以上の四角形状等であってもよい。フリップチップ電極が金であり、プリント基板の導体が銅である場合、金と銅の共晶温度は約２５０℃であるため、電極間の強固な結合が必要な用途には、この温度以上で貼り合わせることが好ましい。一方、貼り合わせに用いる接合材として、熱可塑性のＰＥＥＫ(ポリ・エーテル・エーテル・ケトン)とＰＥＩ(ポリ・エーテル・イミド)等との合成材のように、３００℃程度で流動性が高まる材料が好ましい。このような接合材を用いて約３００℃前後の温度で加圧して貼り合わせることにより、素子基板の素子電極面とプリント基板との密着性及び電気的接続を確保することができる。例えば、プリント基板としてＰＥＥＫ材を主体とする熱可塑性プリント基板を用いる場合、素子電極面とプリント基板とは密着して強度を持ち、フリップチップ電極の金とプリント基板側の銅とは共晶結合をして強度と導電性が確保される。また、熱可塑性基板を用いる場合には、その熱膨張係数をマザーボードに近付けられるという利点がある。 The novelty of the present invention is that a chip size package is made in a wafer state to achieve high efficiency, miniaturization and cost reduction at the same time. Furthermore, it is to enable surge countermeasures. A semiconductor device housed in a chip size package of the present invention includes a light emitting element and a package substrate on which the light emitting element is mounted. A light-emitting element is provided with an electrode surface (element electrode surface) on a sapphire substrate (element substrate) in which a light-emitting layer made of a compound semiconductor is formed using flip chip technology, and the element electrode surface and one surface of a package substrate (Element mounting surface) are bonded together. The package substrate can be approximately the same size as the area of the light emitting element when finally separated into individual optical semiconductor devices. As the package substrate, a printed circuit board using a thermoplastic material or metal, a printed circuit board having nonlinear resistance characteristics (hereinafter referred to as “varistor substrate”), or the like can be used. The element mounting surface of the package substrate is provided with a conductor portion (internal electrode) for connecting to a flip chip electrode provided on the element substrate, and a conductor portion (electrode) of the semiconductor device (on the opposite side surface). External electrode) is provided. The internal electrode and the external electrode are connected by a through via. In order for the printed circuit board to become a package material, the electrical connection between the material of the flip chip electrode (for example, gold) provided on the element substrate and the conductor (for example, copper) of the internal electrode of the printed circuit board is ensured. It is necessary to In addition, it is necessary that the element electrode surface of the element substrate and the element mounting surface of the printed board are in close contact with each other. The size and shape of the printed circuit board before being separated into individual optical semiconductor devices may be a round shape equivalent to the wafer size, or may be a square shape with one side larger than the diameter of the wafer. If the flip chip electrode is gold and the printed circuit board conductor is copper, the eutectic temperature of gold and copper is about 250 ° C. It is preferable to bond them together. On the other hand, as a bonding material used for bonding, a material whose fluidity increases at about 300 ° C., such as a synthetic material of thermoplastic PEEK (polyetheretherketone) and PEI (polyetheretherimide), etc. Is preferred. Adhesion and electrical connection between the element electrode surface of the element substrate and the printed circuit board can be ensured by applying pressure and bonding at a temperature of about 300 ° C. using such a bonding material. For example, when a thermoplastic printed circuit board mainly composed of PEEK material is used as the printed circuit board, the element electrode surface and the printed circuit board are in close contact with each other, and the gold on the flip chip electrode and the copper on the printed circuit board are eutectic bonded. Thus, strength and conductivity are ensured. Moreover, when using a thermoplastic substrate, there exists an advantage that the thermal expansion coefficient can be brought close to a motherboard.
　以上のように素子基板とパッケージ基板とを貼り合わせた状態では、発光層を物理的に支える機能をパッケージ基板に負わせることが可能となる。素子基板がサファイアの場合には、サファイア基板が集光方向の最外面となる。そこで、これまで発光層を支えていたサファイア基板を除去することによって、光の透過性を上げるとともに、熱可塑性プリント基板との熱膨張係数の違いによる基板の反り等を避けることができる。サファイア基板の除去により、発光層である極めて薄い膜厚の半導体層がパッケージ基板に搭載されている状態となる。サファイア基板は公知のリフトオフ法で剥がすことができる。その場合、サファイア基板を再利用することも可能になる。リフトオフ手法によれば、ウエーハ状態でパッケージ基板と張り合わせた後に、貼り合わせ時の温度又はそれに近い温度にてサファイア基板を剥離することも可能である。これにより、サファイア基板とパッケージ基板との熱膨張性の差によるストレスを低減することができる。更に、パッケージ基板の熱膨張係数とその上に残る半導体層の熱膨張係数が異なるので、サファイア基板上に半導体層が形成されている状態で、発光素子を分離するためのスクライブラインの位置に切り込み部を形成しておくことが好ましい。この切り込み部上の半導体層は溝状に除去されるため、スクライブライン上で半導体層が分離され、半導体層とパッケージ基板との熱膨張係数の違いの影響を最小限に抑えることができる。
　蛍光体を用いる発光ダイオードの場合には、上記発光層がウエーハ状態でパッケージ基板に貼り合わされている状態において、蛍光体を塗布又は貼り合わせることも可能である。これにより、ウエーハ状態で発光素子をパッケージし、且つ蛍光体を付与することが可能になる。 As described above, in the state where the element substrate and the package substrate are bonded to each other, the function of physically supporting the light emitting layer can be imposed on the package substrate. When the element substrate is sapphire, the sapphire substrate is the outermost surface in the light collecting direction. Therefore, by removing the sapphire substrate that has supported the light emitting layer so far, it is possible to increase light transmission and avoid warping of the substrate due to a difference in thermal expansion coefficient from the thermoplastic printed circuit board. By removing the sapphire substrate, an extremely thin semiconductor layer which is a light emitting layer is mounted on the package substrate. The sapphire substrate can be peeled off by a known lift-off method. In that case, the sapphire substrate can be reused. According to the lift-off method, it is possible to peel the sapphire substrate at a temperature at the time of bonding or a temperature close thereto after bonding to the package substrate in the wafer state. Thereby, stress due to the difference in thermal expansion between the sapphire substrate and the package substrate can be reduced. Further, since the thermal expansion coefficient of the package substrate and the thermal expansion coefficient of the semiconductor layer remaining thereon are different, the semiconductor substrate is formed on the sapphire substrate, and a cut is made at the position of the scribe line for separating the light emitting elements. It is preferable to form a part. Since the semiconductor layer on the cut portion is removed in a groove shape, the semiconductor layer is separated on the scribe line, and the influence of the difference in thermal expansion coefficient between the semiconductor layer and the package substrate can be minimized.
In the case of a light emitting diode using a phosphor, the phosphor can be applied or bonded in a state where the light emitting layer is bonded to the package substrate in a wafer state. This makes it possible to package the light emitting element in the wafer state and to apply the phosphor.
　発光素子の別の構成として、光を透過しない基板（例えば、シリコン基板）上に発光層となる化合物半導体層を形成することができる。そして、サファイア基板の場合と同様に、シリコン基板上にフリップチップ電極を設け、パッケージ基板となるプリント基板と貼り合せてチップサイズパッケージを形成することができる。この場合、パッケージ基板と貼り合せた後に、シリコン基板をエッチングにより除去することができる。不透明な素子基板を除去することにより、発光層である極めて薄い膜厚の半導体層又はその上に設けられている透明電極や透明膜が集光方向の最外面となるため、発光層からの光を外部に放出することができる。基板であるシリコンは、ＫＯＨ水溶液等を用いて１００℃以下でエッチング可能であるため、温度ストレスを加えることなく容易に除去できる利点がある。シリコン基板上の半導体層は、シリコン基板と半導体層を形成したサファイア基板とをウエーハ状態で貼り合わせた後、サファイア基板をリフトオフすることにより形成することもできる。サファイ基板上には化合物半導体やインジウム酸化膜、シリコン酸化膜のような無機物だけが形成されており、ガラス遷移温度の低い有機物材料が存在しない状態であるため、加工温度を心配せずに上記貼り合わせ及びリフトオフの工程を行うことができる。光を透過しないシリコン基板を化合物半導体の基板として用いて、パッケージ基板と貼り合わせた後に簡単なエッチングによりシリコン基板を除去する着想は極めて新規であり、多くのメリットのある手法である。 As another structure of the light-emitting element, a compound semiconductor layer serving as a light-emitting layer can be formed over a substrate that does not transmit light (for example, a silicon substrate). Similarly to the case of the sapphire substrate, a flip chip electrode can be provided on the silicon substrate, and a chip size package can be formed by bonding to a printed circuit board as a package substrate. In this case, after bonding to the package substrate, the silicon substrate can be removed by etching. By removing the opaque element substrate, an extremely thin semiconductor layer as a light emitting layer or a transparent electrode or transparent film provided on the semiconductor layer becomes the outermost surface in the light collecting direction. Can be released to the outside. Since silicon as a substrate can be etched at 100 ° C. or lower using a KOH aqueous solution or the like, there is an advantage that it can be easily removed without applying temperature stress. The semiconductor layer on the silicon substrate can also be formed by attaching the silicon substrate and the sapphire substrate on which the semiconductor layer is formed in a wafer state, and then lifting off the sapphire substrate. Only inorganic materials such as compound semiconductors, indium oxide films, and silicon oxide films are formed on the sapphire substrate, and there is no organic material with a low glass transition temperature. The alignment and lift-off process can be performed. The idea of using a silicon substrate that does not transmit light as the compound semiconductor substrate and bonding it to the package substrate and then removing the silicon substrate by simple etching is extremely novel and has many advantages.
　パッケージ基板の材料として、金属ベース基板（金属基板）を用いることもできる。金属材料は特に限定されないが、例えばアルミニウム、銅等が挙げられる。熱可塑性の接合材を金属基板と素子基板との貼り合わせに使用することも可能である。例えば、金属基板と化合物半導体を形成している素子基板とを熱可塑性のＰＥＥＫ・ＰＥＩのシート材を介して貼り合わせる。その場合、約３００℃で熱処理することにより、貼り合わせと電極の共晶結合とを同時に行うことができる。金属基板は熱伝導性が良いという特徴を生かせる分野に適している。例えば、高輝度の白色発光ダイオードでは発熱が大きい用途があり、金属基板は放熱性の良いチップサイズパッケージとして最適である。この場合にも、貼り合わせ温度の近傍にて素子基板を除去することが望ましい。また、素子基板のスクライブライン部に切り込み（溝）を形成し、素子基板除去後には発光素子が分離されているようにすることにより、熱膨張係数の違いに起因する応力を少なくすることができる。 A metal base substrate (metal substrate) can also be used as the material of the package substrate. The metal material is not particularly limited, and examples thereof include aluminum and copper. It is also possible to use a thermoplastic bonding material for bonding the metal substrate and the element substrate. For example, a metal substrate and an element substrate on which a compound semiconductor is formed are bonded together via a thermoplastic PEEK / PEI sheet material. In that case, by performing heat treatment at about 300 ° C., bonding and eutectic bonding of the electrodes can be performed simultaneously. The metal substrate is suitable for a field where the feature of good thermal conductivity can be utilized. For example, a high-intensity white light emitting diode has a large heat generation, and a metal substrate is optimal as a chip size package with good heat dissipation. Also in this case, it is desirable to remove the element substrate near the bonding temperature. Further, by forming cuts (grooves) in the scribe line portion of the element substrate so that the light emitting elements are separated after the element substrate is removed, the stress due to the difference in thermal expansion coefficient can be reduced. .
　また、パッケージ基板として、普及しているガラスエポキシ基板を用いることもできる。ただし、ガラスエポキシ基板はその耐熱温度が２００℃程度以下と低く、前記の熱可塑性の接合材を使うことができない。そこで、ウエーハ状態で素子基板とガラスエポキシ基板とを異方性導電接着剤を介して貼り合わせることにより、約１００℃での貼り合わせが可能となる。この場合、電極間の接合は２０μｍ程度の金属粒子を介して行われる。異方性導電接着剤として、液晶においてガラス基板と回路基板との接続に用いられているヒートシール材料を用いることができる。電気接合は、金属粒子を介した接触であるため接触抵抗が０．１Ω程度となる。このため上記構成は大電流用途に用いることはできないが、数十ｍＡ程度の駆動電流となる面発光の液晶バックライト用途等では十分に使用できる。この構成の特徴は、既存材料の組み合わせと新規な構造によりチップサイズパッケージが構成できる点にある。また、素子基板として上述のシリコン基板を用いれば、その基板を１００℃以下で除去可能であるため、ガラスエポキシ基板を用いても容易に形成できる工程となる。この場合にも、貼り合わせ温度の近傍にて素子基板を除去することが望ましい。また、素子基板のスクライブライン部に切り込み（溝）を形成し、素子基板除去後には発光素子が分離されているようにすることにより、熱膨張係数の違いに起因する応力を少なくすることができる。 Also, a popular glass epoxy substrate can be used as the package substrate. However, the glass epoxy substrate has a heat resistant temperature as low as about 200 ° C. or less, and the thermoplastic bonding material cannot be used. Thus, bonding at about 100 ° C. is possible by bonding the element substrate and the glass epoxy substrate through an anisotropic conductive adhesive in the wafer state. In this case, the bonding between the electrodes is performed through metal particles of about 20 μm. As the anisotropic conductive adhesive, a heat seal material used for connecting a glass substrate and a circuit board in a liquid crystal can be used. Since electrical bonding is contact through metal particles, the contact resistance is about 0.1Ω. For this reason, the above configuration cannot be used for a large current application, but can be sufficiently used for a surface-emitting liquid crystal backlight application or the like having a driving current of about several tens of mA. The feature of this configuration is that a chip size package can be configured by a combination of existing materials and a novel structure. In addition, if the above-described silicon substrate is used as the element substrate, the substrate can be removed at 100 ° C. or lower, so that the process can be easily formed even if a glass epoxy substrate is used. Also in this case, it is desirable to remove the element substrate near the bonding temperature. Further, by forming cuts (grooves) in the scribe line portion of the element substrate so that the light emitting elements are separated after the element substrate is removed, the stress due to the difference in thermal expansion coefficient can be reduced. .
　また、パッケージ基板として、非直線性抵抗特性をもつ基板（バリスタ基板）を用いることもできる。バリスタ基板は、２つの電極間に一定の電圧（例えば１２Ｖ）を超える電圧が加わると急激に抵抗が低くなり基板内に電流を流すため、静電気によって生じる高電圧から発光素子を保護することができる。パッケージ基板にバリスタ基板を用いる場合、素子基板との接合材として、熱可塑性のインターポーザ材料又は異方性導電接着剤を使用することができる。
　前記の熱可塑性基板又は金属基板とバリスタ基板とを組み合わせてチップサイズパッケージを構成することも可能である。バリスタ基板の両面に電極を設け、ビアを介して両面の電極間を接続する。そして、化合物半導体が形成されている発光素子と熱可塑性基板又は金属基板との間にバリスタ基板を挟み、発光素子とバリスタ基板との間及びバリスタ基板と熱可塑性基板等との間を、それぞれ熱可塑性のインターポーザ材料又は異方性導電接着剤を使用して貼り合わせる構造とすることができる。発光素子の素子電極とパッケージ基板の内部電極とは、バリスタ基板に具備された電極及びビアを介して電気的に接続される。インターポーザとして熱可塑性のＰＥＥＫ・ＰＥＩのシート材を使用すれば、約３００℃で熱処理することにより貼り合わせと電極の共晶結合を同時に行うことができる。 A substrate having a non-linear resistance characteristic (varistor substrate) can also be used as the package substrate. When a voltage exceeding a certain voltage (for example, 12V) is applied between two electrodes, the varistor substrate suddenly decreases in resistance and causes a current to flow in the substrate. Therefore, the light-emitting element can be protected from a high voltage caused by static electricity. . When a varistor substrate is used as the package substrate, a thermoplastic interposer material or an anisotropic conductive adhesive can be used as a bonding material to the element substrate.
It is also possible to constitute a chip size package by combining the thermoplastic substrate or metal substrate and the varistor substrate. Electrodes are provided on both sides of the varistor substrate, and the electrodes on both sides are connected through vias. Then, a varistor substrate is sandwiched between the light emitting element on which the compound semiconductor is formed and the thermoplastic substrate or metal substrate, and heat is applied between the light emitting element and the varistor substrate and between the varistor substrate and the thermoplastic substrate. It can be set as the structure bonded together using a plastic interposer material or an anisotropic conductive adhesive. The element electrode of the light emitting element and the internal electrode of the package substrate are electrically connected via electrodes and vias provided on the varistor substrate. If a thermoplastic PEEK / PEI sheet material is used as an interposer, bonding and eutectic bonding of the electrodes can be performed simultaneously by heat treatment at about 300 ° C.
　以上の様にして、ウエーハ状態又は個々の発光素子が分離されていない状態で、チップサイズパッケージの光半導体装置を形成することができる。そして、発光ダイオードとしての光学特性や電気的特性の検査も、全てウエーハ状態で行うことができる。その後パッケージ基板を分割すれば、チップサイズにパッケージされた状態の光半導体装置を得ることができる。チップサイズパッケージにした光半導体装置の持ち運びは、ウエーハ状態、又はパッケージ基板が分離されていない状態、エキスパンションシートに貼った状態等で行うことができる。また、同様の状態でマザーボードへの実装を行うこともできる。 As described above, an optical semiconductor device having a chip size package can be formed in a wafer state or in a state where individual light emitting elements are not separated. In addition, optical characteristics and electrical characteristics of the light emitting diode can all be inspected in the wafer state. Then, if the package substrate is divided, an optical semiconductor device packaged in a chip size can be obtained. The optical semiconductor device in a chip size package can be carried in a wafer state, a state in which the package substrate is not separated, a state in which it is attached to an expansion sheet, or the like. It can also be mounted on a motherboard in the same state.
　静電気対策のために個々のチップサイズパッケージに保護素子を備える場合には、発光素子自身にサージ吸収素子を薄膜で形成する方法等を用いることができる。サージ吸収素子を薄膜で形成する方法として、Ｐ型ポリシリコンとＮ型ポリシリコンとからなるツェナーダイオードを形成する方法が挙げられる。発光素子にサージ吸収素子を薄膜で形成すれば、ウエーハ状態又は個々の発光素子が分離されていない状態でサージ吸収素子を組み込むことができ、パッケージサイズを大きくする必要がない。 When a protective element is provided in each chip size package for countermeasures against static electricity, a method of forming a surge absorbing element in a thin film on the light emitting element itself can be used. As a method of forming the surge absorbing element with a thin film, there is a method of forming a Zener diode made of P-type polysilicon and N-type polysilicon. When the surge absorbing element is formed as a thin film in the light emitting element, the surge absorbing element can be incorporated in the wafer state or in a state where the individual light emitting elements are not separated, and there is no need to increase the package size.
　以上の様に形成されたチップサイズパッケージでは、集光方向に、発光層からの光を遮断するものはなくなる。この状態で、発光層の集光方向側の表面をブラストなどで粗（梨地）にすることにより、発光した光が発光層内で全反射する比率を下げる様にすることも可能である。また、白色用の発光ダイオードでは、この状態で蛍光物質を含む膜（蛍光体）を形成することが可能である。蛍光体は、厚膜の有機物蛍光体を塗布・硬化させて形成することができる。また、無機物の蛍光体をパッケージ基板の形状に合わせて貼り合わせることにより、蛍光体をウエーハ状態で形成することも可能である。無機物の蛍光体がセラミクス系の薄板の場合には、貼り合わせに用いる透明接着剤の光屈折率を小さくすることにより、蛍光体内部で励起された波長の長い光のうち発光層側へ向かう光をできるだけ全反射させ集光方向に向ける構造とすることも可能である。また、蛍光体の集光方向側の表面を梨地加工して、光が全反射しないような工夫も可能である。
　また、素子基板とパッケージ基板とを貼り合わせた後に素子基板を除去した状態において、半導体層と略同一又は半導体層より大きな屈折率の高屈折率層（透明膜又は透明板）を集光方向の最外面に設けることもできる。その場合、高屈折率層の半導体層との接触面を鏡面とすることによって、半導体層から入射する光に対しては屈折率差による全反射を少なくすることができる。また、高屈折率層の集光方向側の面に梨地加工等を施すことによって全反射を抑制し、全体として発光層からの光をできるだけ多く集光方向へ取り出すことができる構造とすることができる。また、この高屈折率層の材料に蛍光物質を加えることにより簡素な構造とすることもできる。本チップサイズパッケージによれば、必要に応じて、蛍光体の付加や高屈折率層の付加を、ウエーハ状態又は個々の発光素子が分離されていない状態で行うことが可能である。 In the chip size package formed as described above, there is no one that blocks light from the light emitting layer in the light collecting direction. In this state, it is possible to reduce the ratio at which the emitted light is totally reflected in the light emitting layer by roughening the surface on the light collecting direction side of the light emitting layer with blast or the like. In addition, in a white light emitting diode, a film (phosphor) containing a fluorescent material can be formed in this state. The phosphor can be formed by applying and curing a thick organic phosphor. It is also possible to form the phosphor in a wafer state by attaching an inorganic phosphor in conformity with the shape of the package substrate. When the inorganic phosphor is a ceramic thin plate, the light traveling toward the light-emitting layer among the light having a long wavelength excited inside the phosphor is reduced by reducing the optical refractive index of the transparent adhesive used for bonding. It is also possible to have a structure in which the light is totally reflected as much as possible and directed in the light collecting direction. Further, it is possible to design the surface of the phosphor on the light collecting direction side so that the light is not totally reflected.
Further, in a state where the element substrate is removed after the element substrate and the package substrate are bonded together, a high refractive index layer (transparent film or transparent plate) having a refractive index substantially the same as that of the semiconductor layer or larger than that of the semiconductor layer is disposed in the light collecting direction. It can also be provided on the outermost surface. In that case, by making the contact surface of the high refractive index layer with the semiconductor layer a mirror surface, it is possible to reduce total reflection due to a difference in refractive index with respect to light incident from the semiconductor layer. In addition, the surface of the high refractive index layer on the light collecting direction side is subjected to a satin finish or the like to suppress total reflection, and as a whole, a structure that can extract as much light from the light emitting layer as possible in the light collecting direction. it can. Further, a simple structure can be obtained by adding a fluorescent substance to the material of the high refractive index layer. According to this chip size package, it is possible to add a phosphor or a high refractive index layer as necessary in a wafer state or in a state where individual light emitting elements are not separated.
　従来の発光ダイオードの構造では、発光素子の側面方向の光を捕捉することができないという問題があった。チップサイズパッケージにおいて、発光素子の側面方向は保護のための樹脂材料で光が遮られてしまう。その対策として、できるだけ発光素子の内部で側面方向の光を集光方向にとりだすための構造が必要となる。これは発光素子内に約４５度に傾斜した側面反射板（マイクロミラー）を設けて、活性層で発生する側面方向への光を集光方向へ取り出す構造とすることにより実現できる。集光方向とは反対側に設けた反射膜とこのマイクロミラーとにより、発光層で発生する全ての方向の光を集光方向に向けることができる。この様に構成された発光素子ごとにチップサイズにパッケージされた状態で、発光層で発光する大半の光を集光方向に取り出すことが可能となる。 The conventional light emitting diode structure has a problem that it cannot capture light in the lateral direction of the light emitting element. In a chip size package, light is blocked by a protective resin material in the side surface direction of the light emitting element. As a countermeasure, a structure for extracting the light in the side surface direction in the light collecting direction inside the light emitting element as much as possible is required. This can be realized by providing a side reflector (micromirror) inclined at about 45 degrees in the light emitting element to take out light in the side direction generated in the active layer in the light collecting direction. By the reflection film provided on the side opposite to the light collecting direction and the micromirror, light in all directions generated in the light emitting layer can be directed in the light collecting direction. In a state where each light emitting element configured as described above is packaged in a chip size, most of the light emitted from the light emitting layer can be extracted in the light collecting direction.
　図３に、発光素子内にマイクロミラーを設ける方法の概念を示す。図３（ａ）に示す発光素子は、サファイア基板１の上にＮ型半導体３、活性層４、Ｐ型半導体５からなる半導体層を備えている。活性層４から発生する光のうち、集光方向ｚに向かう光はそのまま放出され（ｐ）、反対方向への光は背面反射膜６で集光方向へ反射されて放出され（ｑ）、側面方向の光は発光層の近傍に設けられたマイクロミラー７０により反射されて集光方向へ向けて放出される（ｒ）。この場合、側面のマイクロミラーの傾斜角αは０から９０度以内の値である。光の放出方向の反対側に背面反射膜６を設けることは公知であるが、側面方向の素子内にマイクロミラー７０を設けることは極めて新規である。図３（ｂ）はこの概念に基づいて、構成する発光素子の断面を表す。この発光素子は１つのサファイア基板１上に形成されており、複数の発光セル（発光部）８０から構成されている。図の断面には、４つの発光セルが表わされている。各発光セル８０は、図３（ａ）と同様の半導体層を備える。そして、各発光セル８０は側面をマイクロミラー７１によって囲まれ、それぞれ光マイクロセルを構成している。各光マイクロセルの下側には導電反射膜（背面反射膜）２７５が形成されている。光マイクロセル内の発光層からの光の進行方法を、図３（ａ）と同様にｐ、ｑ、ｒで示す。尚、各光マイクロセル内の半導体層には、フリップチップ電極７及び８から配線層９０を経て電源が供給される。 FIG. 3 shows a concept of a method for providing a micromirror in the light emitting element. The light emitting element shown in FIG. 3A includes a semiconductor layer composed of an N-type semiconductor 3, an active layer 4, and a P-type semiconductor 5 on a sapphire substrate 1. Of the light generated from the active layer 4, the light directed in the light collecting direction z is emitted as it is (p), and the light in the opposite direction is reflected and emitted in the light collecting direction by the back reflecting film 6 (q). The light in the direction is reflected by the micromirror 70 provided in the vicinity of the light emitting layer and is emitted toward the light collecting direction (r). In this case, the inclination angle α of the side micromirror is a value within 0 to 90 degrees. Although it is known to provide the back reflecting film 6 on the side opposite to the light emission direction, it is very novel to provide the micromirror 70 in the element in the side surface direction. FIG. 3B shows a cross section of the light emitting element to be constructed based on this concept. This light emitting element is formed on one sapphire substrate 1 and is composed of a plurality of light emitting cells (light emitting portions) 80. In the cross section of the figure, four light emitting cells are represented. Each light emitting cell 80 includes a semiconductor layer similar to that shown in FIG. Each light emitting cell 80 is surrounded by a micromirror 71 on its side surface, and constitutes an optical microcell. A conductive reflective film (back reflective film) 275 is formed below each optical microcell. The method of light propagation from the light emitting layer in the optical microcell is indicated by p, q, and r as in FIG. Note that power is supplied to the semiconductor layer in each optical microcell from the flip chip electrodes 7 and 8 via the wiring layer 90.
　白色の発光ダイオードでは、上記光マイクロセルの集光方向ｚに蛍光物質を含む蛍光体を設け、光マイクロセルから取り出した光により蛍光物質を励起して、波長の長い光を発光させる。この励起されて発光する光は蛍光体内で全方向に向けて放出されるので、この光に対する集光手段が新たに必要となる。集光方向へはそのまま放出し、反対方向の光の一部は蛍光体と半導体層との界面で反射させて集光方向に放出し、一部は半導体内部へ至り反射膜により集光方向へ反射させるようにすることができる。前述したように、蛍光体層と半導体層の間に高屈折率層を設けたり、ハーフミラーの機能を持たせたりすることが好ましい。 In the white light emitting diode, a phosphor containing a fluorescent material is provided in the light collection direction z of the optical microcell, and the fluorescent material is excited by light extracted from the optical microcell to emit light having a long wavelength. Since this excited light is emitted in all directions in the phosphor, a condensing means for this light is newly required. The light is emitted as it is in the condensing direction, part of the light in the opposite direction is reflected at the interface between the phosphor and the semiconductor layer and emitted in the condensing direction, and part of the light reaches the inside of the semiconductor and is reflected in the condensing direction by the reflective film. It can be made to reflect. As described above, it is preferable to provide a high refractive index layer between the phosphor layer and the semiconductor layer or to provide a half mirror function.
　以上の様な手段により、高効率化、小型化及び低コスト化を同時に達成可能な発光ダイオードを構成することができる。すなわち、パッケージが発光素子のチップサイズと同じ大きさであり、発光層で発光して各方向に向かう光を集光方向に取り出すことができ、なおかつ半導体層の表面にあった素子基板が除去されて、光を減衰させることなく集光することができる。白色用の発光ダイオードの場合には、半導体層の上に直接蛍光体を設けることができ、半導体層と蛍光体との間に介在物がない理想的な状態となる。半導体層が形成されていた高価なサファイア基板は、リフトオフを最適化すれば再利用が可能であり、トータルでさらに低コスト化が可能となる。 By the means as described above, it is possible to configure a light emitting diode that can achieve high efficiency, miniaturization, and low cost at the same time. That is, the package is the same size as the chip size of the light-emitting element, and the light emitted from the light-emitting layer and extracted in each direction can be extracted in the light collecting direction, and the element substrate on the surface of the semiconductor layer is removed. Thus, the light can be collected without being attenuated. In the case of a white light emitting diode, the phosphor can be provided directly on the semiconductor layer, and an ideal state is obtained in which there are no inclusions between the semiconductor layer and the phosphor. The expensive sapphire substrate on which the semiconductor layer has been formed can be reused if the lift-off is optimized, and the cost can be further reduced.
　本発明の光半導体装置のパッケージ構造の概念を図４に示す。図４（ｂ）に示すウエーハ状態の発光素子１６と、図４（ｃ）に示すウエーハと同一サイズの熱可塑性のインターポーザ(中間基板材)３５０と、図４（ｄ）に示すウエーハと同一サイズのパッケージ基板４０と、を発光素子がウエーハ状態のままで貼り合わせてパッケージングと電極間接続同時に行う。その後、白色発光ダイオード用途では、ウエーハ状態で図４（ａ）に示す同一サイズの蛍光体３３０を張り合わせる。図４（ａ）～（ｄ）は、ウエーハ又はそれと同一サイズの各材料うち、１つの発光素子に相当する部分のみを描いている。その後、発光素子及びパッケージ基板を一体で分割することによって、図４（ｆ）に示すような発光ダイオード２１とし、それをマザーボード３４０に実装することができる。白色発光ダイオードの場合には、蛍光体３３０から２次発光を集光方向ｚに向けるため、マザーボードに実装後、図４（ｆ）のような反射板１５０を用いて総合的な光の捕捉をすることも可能である。発光素子１６は、図２に示した発光素子と同様の構成である。フリップチップ電極７及び８は、例えば、スタッドバンプで約３０μｍ形成し、高さの均一化のためのレべリングを行って約２０μｍの高さとすることができる。インターポーザ３５０は、厚さ約５０μｍ程度でＰＥＥＫ・ＰＥＩ材をベースとする熱可塑性の材料からなり、４００℃では液状となるため３００℃で貼り合わせを推奨される材料を用いることができる。パッケージ基板４０は、同様の熱可塑性の材料からなるプリント基板を用いることができる。そのプリント基板にビア５０が作り込まれており、銅等からなる外部電極６０及び内部電極６１が接続されている。ビア５０には銀等を主材料とする金属を用いることができる。発熱が大きい用途では、できるだけ多数のビアを設けることにより熱抵抗を下げることができる。図４（ｂ）～（ｄ）の材料をウエーハの状態で合体させ、約３００℃の真空中で加圧硬化することによりウエーハレベルのパッケージを完成させることができる。必要に応じて蛍光体を貼り合わせて、発光素子チップに分割すれば発光ダイオード２１が得られる。 FIG. 4 shows the concept of the package structure of the optical semiconductor device of the present invention. The light emitting element 16 in the wafer state shown in FIG. 4B, the thermoplastic interposer (intermediate substrate material) 350 having the same size as the wafer shown in FIG. 4C, and the same size as the wafer shown in FIG. 4D. The package substrate 40 is bonded together with the light emitting elements in the wafer state, and packaging and interelectrode connection are performed simultaneously. Thereafter, for white light-emitting diode applications, the same size phosphor 330 shown in FIG. 4 (a) to 4 (d) depict only a portion corresponding to one light emitting element of the wafer or each material having the same size. Thereafter, the light emitting element and the package substrate are integrally divided to form the light emitting diode 21 as shown in FIG. 4F and can be mounted on the mother board 340. In the case of a white light emitting diode, in order to direct secondary light emission from the phosphor 330 in the light collecting direction z, after mounting on the mother board, comprehensive light capture is performed using a reflector 150 as shown in FIG. It is also possible to do. The light emitting element 16 has the same configuration as the light emitting element shown in FIG. For example, the flip chip electrodes 7 and 8 can be formed to have a height of about 20 μm by forming a stud bump of about 30 μm and performing leveling for uniform height. The interposer 350 has a thickness of about 50 μm and is made of a thermoplastic material based on a PEEK / PEI material. The interposer 350 becomes a liquid at 400 ° C., and therefore a material recommended to be bonded at 300 ° C. can be used. The package substrate 40 can be a printed circuit board made of a similar thermoplastic material. Vias 50 are formed in the printed circuit board, and external electrodes 60 and internal electrodes 61 made of copper or the like are connected thereto. The via 50 can be made of a metal whose main material is silver or the like. In applications that generate a large amount of heat, the thermal resistance can be lowered by providing as many vias as possible. The materials shown in FIGS. 4 (b) to 4 (d) are combined in a wafer state, and pressure-cured in a vacuum of about 300 ° C. to complete a wafer level package. If necessary, a phosphor is bonded and divided into light emitting element chips, whereby the light emitting diode 21 is obtained.
　より具体的には、図４（ｂ）に示した発光素子１６は、サファイア基板１、Ｎ＋型半導体２、Ｎ型半導体３、活性層４、Ｐ型半導体５、反射導電膜６、フリップチップ電極７及び８からなる。フリップチップ電極はスタッドバンプ手法で形成する以外にも、金メッキで形成することも可能である。パッケージの土台となるパッケージ基板４０は、熱可塑性の材料を用いた基板の他、金属基板やバリスタ基板等が使用されてもよい。パッケージ基板４０と発光素子１６とは、熱可塑性の材料からなるインターポーザ３５０を介して貼り合わされ、該材料の軟化温度である３００℃超で真空中において接着することにより密着性が確保される。また、半導体層の端部は熱可塑材料により封止されるため、熱可塑材料は素子分割後の保護材としての役割を果たしている。パッケージ基板の内部電極６１を構成する導体の表面が銅であり、フリップチップ電極の材料が金である場合、これらの金と銅との間が共晶温度以上で貼り合わせされるため完全に結合される。図４（ｆ）に示す発光ダイオード２１はウエーハ状態から分離された状態を示し、サファイア基板１に蛍光体３３０が付加されて、蛍光体３３０が発光素子の最表面となっている。図中ｐ、ｑ及びｒは、発光層からの光（１次発光）が進む方向を示している。発光層から集光方向ｚに向かう光はそのまま放出される（ｐ）。集光方向ｚとは反対方向に向かう光は、反射膜６で反射されて集光方向ｚへ放出される（ｑ）。集光方向ｚと垂直すなわち活性層に沿った方向に向かう光は、ごく一部が外部へ取り出される（ｒ）。発光層からの光は蛍光物質を励起し、２次発光が生じる。２次発光した光は、図にｓ、ｔ及びｕで示す方向等、各方向に放出される。 More specifically, the light emitting element 16 shown in FIG. 4B includes a sapphire substrate 1, an N + type semiconductor 2, an N type semiconductor 3, an active layer 4, a P type semiconductor 5, a reflective conductive film 6, and a flip chip electrode. 7 and 8. The flip-chip electrode can be formed by gold plating in addition to the stud bump method. As the package substrate 40 serving as a base of the package, a metal substrate, a varistor substrate, or the like may be used in addition to a substrate using a thermoplastic material. The package substrate 40 and the light emitting element 16 are bonded together via an interposer 350 made of a thermoplastic material, and adhesion is ensured by bonding in a vacuum at a temperature exceeding 300 ° C., which is the softening temperature of the material. Moreover, since the edge part of a semiconductor layer is sealed with a thermoplastic material, the thermoplastic material has played the role as the protective material after element division. When the surface of the conductor constituting the internal electrode 61 of the package substrate is copper and the material of the flip chip electrode is gold, the gold and copper are bonded at a temperature equal to or higher than the eutectic temperature so that they are completely bonded. Is done. The light-emitting diode 21 shown in FIG. 4F shows a state separated from the wafer state. The phosphor 330 is added to the sapphire substrate 1, and the phosphor 330 is the outermost surface of the light-emitting element. In the figure, p, q, and r indicate directions in which light (primary light emission) from the light emitting layer travels. The light traveling from the light emitting layer toward the light collecting direction z is emitted as it is (p). The light traveling in the direction opposite to the light collecting direction z is reflected by the reflecting film 6 and emitted in the light collecting direction z (q). A very small part of the light traveling in the direction perpendicular to the light collecting direction z, that is, along the active layer is extracted to the outside (r). The light from the light emitting layer excites the fluorescent material and secondary light emission occurs. The secondary emitted light is emitted in each direction such as directions indicated by s, t and u in the figure.
　図４（ｆ）に示す発光ダイオード２１の課題は２点ある。側面方向の光の捕捉と、静電気保護素子（サージ吸収素子）の実装である。もっとも、プリント基板４０としてバリスタ基板を用いた場合には、バリスタ基板の材料自身により高電圧で低抵抗となるため、他にサージ吸収素子は必要としない。
　ウエーハ状態の発光素子を分割しそのままマザーボードに実装する工程の場合には、予めマザーボードの１又は複数個所に保護素子を設けておけば、発光ダイオードとして静電気対策は不要である。このような工程が推奨されるが、汎用性を持たせるために、本チップサイズパッケージの発光ダイオードにサージ吸収素子を設けることができる。 There are two problems with the light-emitting diode 21 shown in FIG. It is the capture of light in the lateral direction and the mounting of an electrostatic protection element (surge absorbing element). However, when a varistor substrate is used as the printed circuit board 40, the varistor substrate material itself has a high voltage and a low resistance, so no other surge absorbing element is required.
In the process of dividing the light emitting element in the wafer state and mounting it on the mother board as it is, if a protective element is provided in advance at one or a plurality of places on the mother board, no countermeasure against static electricity is required as the light emitting diode. Although such a process is recommended, a surge absorbing element can be provided in the light emitting diode of this chip size package in order to provide versatility.
　（発光素子）
　図５～図８を参照しつつ、発光素子の製造工程、及び発光素子内にマイクロミラーを設ける手法について説明する。図５は光マイクロセルの製造工程の例を表わす断面図である。図５（ａ）は、公知の手法によりサファイア基板２００の上にＮ＋ＧａＡｌＮ層２１０、Ｎ型ＧａＡｌＮ層２２０、活性層２３０及びＰ型ＧａＡｌＮ層２４０からなる発光層を形成して、さらにフォトレジストのパターン２６０を形成した状態を表している。図５（ｂ）は、Ｐ型ＧａＡｌＮ層２４０、活性層２３０及びＮ型ＧａＡｌＮ層２２０を、テーパエッチング技術で傾斜面（テーパ部）２５０を設けるようにウエットエッチングした状態を示している。図５（ｃ）は、図５（ｂ）の後、フォトレジスト２６０を除去して、新たなフォトレジストを形成してスクライブライン上のＮ＋ＧａＡｌＮ層２１０をエッチング除去し、将来発光素子ごとに分離される境界となるスクライブラインの位置に切り込み（溝）部４７を設け、その後フォトレジストを除去した状態を示している。図５（ｄ）は、その後、導電反射膜２７０を全面に積層して、フォトリソグラフィ技術でパターンを形成した状態を示している。導電反射膜２７０はＰ型ＧａＡｌＮ層２４０のほぼ全面を覆うように形成されている。図５（ｅ）は、その状態からシリコン酸化膜２８０を全面に形成した状態を示している。図５（ｆ）は、その状態にフォトレジストを設けて、電極部をフォトリソグラフィ技術によりテーパエッチング加工した後、フォトレジストを除去した状態を示している。電極部２８１及び２８２は、テーパエッチングがされた状態を示している。図５（ｇ）は、全面に金属薄膜を積層して、その後に同様なフォトリソグラフィ技術を用いてＰ型電極２９０及びＮ型電極２９１を形成し、フォトレジストを除去した状態を示している。以上によって光マイクロセル８０が形成されている。 (Light emitting element)
With reference to FIGS. 5 to 8, a manufacturing process of the light emitting element and a method of providing a micromirror in the light emitting element will be described. FIG. 5 is a cross-sectional view illustrating an example of a manufacturing process of an optical microcell. In FIG. 5A, a light emitting layer composed of an N + GaAlN layer 210, an N-type GaAlN layer 220, an active layer 230, and a P-type GaAlN layer 240 is formed on a sapphire substrate 200 by a known method, and a photoresist pattern is further formed. The state where 260 is formed is shown. FIG. 5B shows a state in which the P-type GaAlN layer 240, the active layer 230, and the N-type GaAlN layer 220 are wet-etched so as to provide an inclined surface (tapered portion) 250 by a taper etching technique. In FIG. 5C, after the photoresist 260 is removed after FIG. 5B, a new photoresist is formed and the N + GaAlN layer 210 on the scribe line is removed by etching. A state is shown in which a cut (groove) portion 47 is provided at the position of the scribe line serving as a boundary and the photoresist is removed thereafter. FIG. 5D shows a state in which a conductive reflective film 270 is then laminated on the entire surface and a pattern is formed by a photolithography technique. The conductive reflective film 270 is formed so as to cover almost the entire surface of the P-type GaAlN layer 240. FIG. 5E shows a state in which the silicon oxide film 280 is formed on the entire surface from that state. FIG. 5F shows a state in which a photoresist is provided in this state, the electrode portion is taper-etched by photolithography, and then the photoresist is removed. The electrode portions 281 and 282 show a state where taper etching has been performed. FIG. 5G shows a state in which a metal thin film is laminated on the entire surface, and thereafter a P-type electrode 290 and an N-type electrode 291 are formed using the same photolithography technique, and the photoresist is removed. Thus, the optical microcell 80 is formed.
　図６は、上記のように形成された光マイクロセルの構造を説明する図である。図６（ａ）は、光マイクロセル８０の断面を表わし、集光方向ｚは下方となる。図６（ｂ）は、光マイクロセル８０が並べて形成されている平面図である。図６（ａ）において、光マイクロセル８０の活性層２３０で発生する光が進む方向をｐ、ｑ及びｒで表わしている。活性層２３０から集光方向ｚに向かう光はそのまま放出される（ｐ）。集光方向ｚとは反対方向に向かう光は、導電反射膜２７０により反射されて集光方向ｚに放出される（ｑ）。活性層２３０に沿った方向の光は、マイクロミラー７１により反射されて集光方向に放出される（ｒ）。マイクロミラー７１は、テーパ状に形成されたＮ型電極２９１によって反射面が構成されている。図６（ｂ）の平面図には、Ｐ型電極２９０及びＮ型電極２９１の境界が示されている。また、各発光セルの活性層２３０の領域は境界２３１で示されている。これらの境界は、電界が集中しないように４隅が丸みを持つように形成されている。 FIG. 6 is a diagram illustrating the structure of the optical microcell formed as described above. FIG. 6A shows a cross section of the optical microcell 80, and the light collection direction z is downward. FIG. 6B is a plan view in which the optical microcells 80 are formed side by side. In FIG. 6A, the directions in which light generated in the active layer 230 of the optical microcell 80 travels are represented by p, q, and r. Light traveling from the active layer 230 in the light collecting direction z is emitted as it is (p). The light traveling in the direction opposite to the light collecting direction z is reflected by the conductive reflection film 270 and emitted in the light collecting direction z (q). The light in the direction along the active layer 230 is reflected by the micromirror 71 and emitted in the light collecting direction (r). The micromirror 71 has a reflective surface constituted by an N-type electrode 291 formed in a tapered shape. In the plan view of FIG. 6B, the boundary between the P-type electrode 290 and the N-type electrode 291 is shown. The region of the active layer 230 of each light emitting cell is indicated by a boundary 231. These boundaries are formed with rounded corners so that the electric field is not concentrated.
　図７は発光素子全体の模式図である。１つの発光素子は、素子基板上に１又は２以上の区画された発光部（発光セル）を備えて構成される。１つの発光部は、図５及び図６に示したように、１つずつ区画して形成された発光セル（発光層）からなる。そして１つの発光セルの側面をマイクロミラーによって囲むことにより、１つの光マイクロセルが構成されている。すなわち、１つの発光素子は１又は２以上の光マイクロセルから構成される。図７（ａ）に示す発光素子１７では、サファイア基板２００の上に、複数の発光セル８０とマイクロミラー７１を備えた光マイクロセル層３００が形成されており、その上に導電反射膜層２７５が形成されている。１つの発光セル８０とその全周囲に設けられたマイクロミラー７１とにより、１つの光マイクロセルが構成されている。各発光セル８０のＰ型電極及びＮ型電極に接続される電源は配線層３１０において配線され、フリップチップ電極層３２０から各電源が供給される。サファイア基板２００上に形成された半導体層は、発光素子ごとに分離される境界となるスクライブラインの位置に切り込み部４７を設けることにより、当該部分が溝状に除去されている。図７（ｂ）は発光素子１７の斜視図である。フリップチップ電極は図５に示した工程には示されていないが、ウエーハ状態で金の薄膜を形成してエッチング加工することにより形成することができる。また、ウエーハ状態でスタッドバンプ手法により金バンプを設け、その後に平坦化して形成してもよい。 FIG. 7 is a schematic diagram of the entire light emitting device. One light emitting element is configured to include one or two or more divided light emitting portions (light emitting cells) on an element substrate. As shown in FIGS. 5 and 6, one light emitting unit is composed of light emitting cells (light emitting layers) that are formed one by one. One optical microcell is configured by surrounding the side surface of one light emitting cell with a micromirror. That is, one light emitting element is composed of one or more optical microcells. In the light emitting element 17 shown in FIG. 7A, an optical microcell layer 300 including a plurality of light emitting cells 80 and micromirrors 71 is formed on a sapphire substrate 200, and a conductive reflective film layer 275 is formed thereon. Is formed. One light microcell is constituted by one light emitting cell 80 and the micromirror 71 provided on the entire periphery thereof. A power source connected to the P-type electrode and the N-type electrode of each light emitting cell 80 is wired in the wiring layer 310, and each power source is supplied from the flip chip electrode layer 320. The semiconductor layer formed on the sapphire substrate 200 is removed in the shape of a groove by providing a cut portion 47 at the position of a scribe line that becomes a boundary separated for each light emitting element. FIG. 7B is a perspective view of the light emitting element 17. Although the flip-chip electrode is not shown in the process shown in FIG. 5, it can be formed by forming a gold thin film in the wafer state and etching it. Alternatively, gold bumps may be provided by a stud bump method in the wafer state and then flattened.
　図８は、図５に示した工程の途中にツェナーダイオード用のポリシリコン層を設けた発光素子の断面構造を示している。図８の発光素子１８は、双方向ツェナーダイオードが設けられたサージ吸収ダイオード層９５を備えている。 FIG. 8 shows a cross-sectional structure of a light emitting element in which a polysilicon layer for a Zener diode is provided in the middle of the process shown in FIG. The light emitting element 18 of FIG. 8 includes a surge absorbing diode layer 95 provided with a bidirectional Zener diode.
　図９は、サージ吸収ダイオードの詳細を示す。図５に示した工程によってＰ型電極２９０とマイクロミラーの反射面を兼ねるＮ型電極２９１が形成された後に、図９（ａ）に示すように、シリコン酸化膜２８５で平坦化層を形成し、その上に酸化インジウム等からなる導電膜１９０を設ける。更に、導電膜１９０上に、Ｐ型ポリシリコン９７、Ｎ型ポリシリコン９６を低温度で形成する。低温度といえども５００℃程度にはなるので、Ｐ型電極２９０及びＮ型電極２９１はクロムやニッケル等、融点の高い材料により形成しておく必要がある。レーザアニールによりポリシリコンの再結晶化を行い、ダイオードが完成される。図９（ｂ）はその平面図である。ダイオードＮ型面が９８及び９９であり、Ｐ型面は導電膜１９０を介して接続され、全体として双方向ツェナーダイオードを構成している。 FIG. 9 shows details of the surge absorbing diode. After the P-type electrode 290 and the N-type electrode 291 that also serves as the reflection surface of the micromirror are formed by the process shown in FIG. 5, a planarization layer is formed with a silicon oxide film 285 as shown in FIG. A conductive film 190 made of indium oxide or the like is provided thereon. Further, P-type polysilicon 97 and N-type polysilicon 96 are formed on the conductive film 190 at a low temperature. Even if the temperature is low, the temperature is about 500 ° C. Therefore, the P-type electrode 290 and the N-type electrode 291 must be formed of a material having a high melting point such as chromium or nickel. Polysilicon is recrystallized by laser annealing to complete the diode. FIG. 9B is a plan view thereof. The diode N-type surfaces are 98 and 99, and the P-type surfaces are connected via the conductive film 190 to form a bidirectional Zener diode as a whole.
　別の発光素子の製造工程及び構造を、図１０～１２を参照しつつ説明する。図１０は、素子基板上に半導体層を形成する製造方法を示す。図１０（ａ）～（ｄ）はシリコン基板上に半導体層を設ける手法を示し、同図（ｅ）及び（ｆ）は表面を粗（梨地）にしたサファイア基板上に半導体層を設ける手法を示している。公知のサファイア基板ではなく、シリコン基板上に半導体層を設ける意味は、後にシリコン基板をエッチングにより除去することが容易である点にある。すなわち、サファイアの場合にはレーザ等を用いて界面を部分的ながら高温で剥離するリフトオフ手法が必要になるのに対して、シリコンの場合には、ＫＯＨ液等によるエッチチングにより１００℃以下で極めて容易に除去できる。図１０（ａ）は、サファイア基板２００上に半導体層としてＰ型ＧａＡｌＮ層２４０、活性層２３０、Ｎ型ＧａＡｌＮ層２２０を形成し、その上に酸化インジウム膜１９０を形成し、更にその上にシリコン酸化膜１８０を形成した状態を示す。酸化インジウム膜１９０は、Ｎ型半導体層を低抵抗にする目的、及び半導体層エッチング時の終点管理の目的で備えられている。シリコン酸化膜１８０は、シリコン基板との貼り合わせ用に備えられている。貼り合わせの事前処理としてＣＭＰ(ケミカル・メカニカル・ポリッシ)加工することも可能である。しかし、本例の構成では、シリコン酸化膜の下地がすべて平坦膜であり、シリコン酸化膜も平坦な膜となるため、ＣＭＰ加工は必ずしも要しない。図１０（ｃ）に示すように、上記半導体層が形成されたサファイア基板とシリコン基板１７０とを貼り合わせる。その後、図１０（ｄ）に示すように、サファイア基板２００をリフトオフして除去する。この状態で、シリコン基板が発光素子用の基板となる。
　図１０（ｅ）及び（ｆ）は、表面を梨地にしたサファイア基板上に半導体層を設ける手法を示している。公知のサファイア基板上に半導体層を設けるのではなく、梨地加工したサファイア基板上に半導体層を設ける意味は、サファイア基板をリフトオフせずに利用する場合に、発光層から出る光の全反射率を低くするために、発光層とサファイ基板の間に乱反射層又は多面反射層を設けることである。図１０（ｅ）に示すように、サファイア基板２００上に半導体層を公知の技術で積層する。別のサファイア基板２０１は、あらかじめ表面を乱反射又は多面の反射をするように梨地加工され、その上に酸化インジウム膜１９１が形成される。酸化インジウム膜１９１はＣＭＰ技術により平坦化がなされている薄膜であり、この酸化インジウム膜１９１の面と、サファイア基板２００上の最表面に形成されている酸化インジウム膜１９０の面とを表面活性化処理をした後に貼り合わせる。図１０（ｆ）は、貼り合わせの後にサファイア基板２００をリフトオフした状態を示している。この基板は、サファイア基板２０１とインジウム酸化膜１９１との間に上記のような全反射防止構造を設けた基板となる。以降の加工工程でのこの基板の扱い方法は、梨地加工しない場合のサファイア基板上の半導体層と同様である。付加的なメリットとして、酸化インジウム膜が半導体層のエッチングストッパーになるためエッチング管理が容易なことが挙げられる。 The manufacturing process and structure of another light emitting device will be described with reference to FIGS. FIG. 10 shows a manufacturing method for forming a semiconductor layer on an element substrate. FIGS. 10A to 10D show a method of providing a semiconductor layer on a silicon substrate, and FIGS. 10E and 10F show a method of providing a semiconductor layer on a sapphire substrate having a rough surface. Show. The meaning of providing a semiconductor layer on a silicon substrate instead of a known sapphire substrate is that the silicon substrate can be easily removed later by etching. That is, in the case of sapphire, a lift-off method is required in which the interface is partially peeled off at a high temperature using a laser or the like, whereas in the case of silicon, it is extremely low at 100 ° C. or less by etching with KOH liquid or the like. Easy to remove. In FIG. 10A, a P-type GaAlN layer 240, an active layer 230, and an N-type GaAlN layer 220 are formed as semiconductor layers on a sapphire substrate 200, an indium oxide film 190 is formed thereon, and silicon is further formed thereon. A state in which the oxide film 180 is formed is shown. The indium oxide film 190 is provided for the purpose of reducing the resistance of the N-type semiconductor layer and for the purpose of end point management during etching of the semiconductor layer. The silicon oxide film 180 is provided for bonding to the silicon substrate. It is also possible to perform CMP (Chemical Mechanical Polishing) as pre-bonding processing. However, in the configuration of this example, the base of the silicon oxide film is all a flat film, and the silicon oxide film is also a flat film, so CMP processing is not necessarily required. As shown in FIG. 10C, the sapphire substrate on which the semiconductor layer is formed and the silicon substrate 170 are bonded together. Thereafter, as shown in FIG. 10D, the sapphire substrate 200 is removed by lift-off. In this state, the silicon substrate becomes a substrate for the light emitting element.
FIGS. 10E and 10F show a method in which a semiconductor layer is provided on a sapphire substrate whose surface is textured. Rather than providing a semiconductor layer on a known sapphire substrate, the meaning of providing a semiconductor layer on a satin-finished sapphire substrate is that when the sapphire substrate is used without being lifted off, the total reflectance of light emitted from the light emitting layer is reduced. In order to make it low, an irregular reflection layer or a multi-surface reflection layer is provided between the light emitting layer and the sapphire substrate. As shown in FIG. 10E, a semiconductor layer is stacked on the sapphire substrate 200 by a known technique. Another sapphire substrate 201 is processed in advance so that the surface is irregularly reflected or multifaceted, and an indium oxide film 191 is formed thereon. The indium oxide film 191 is a thin film that has been planarized by CMP technology, and the surface of the indium oxide film 191 and the surface of the indium oxide film 190 formed on the outermost surface of the sapphire substrate 200 are surface activated. Paste after processing. FIG. 10F shows a state where the sapphire substrate 200 is lifted off after bonding. This substrate is a substrate in which the antireflection structure as described above is provided between the sapphire substrate 201 and the indium oxide film 191. The method of handling the substrate in the subsequent processing steps is the same as that of the semiconductor layer on the sapphire substrate when the matte processing is not performed. As an additional merit, the indium oxide film becomes an etching stopper for the semiconductor layer, so that etching management is easy.
　図１１は、シリコン基板１７０上に光マイクロセルを形成する手順である。図５に示した工程とほぼ同じである。図１１（ｂ）に示す半導体層のテーパエッチングにおいて、酸化インジウム１９０が化合物半導体のエッチングのストッパーとなるため、加工の管理は格段に行いやすい。以降の工程は図５と同様である。 FIG. 11 shows a procedure for forming an optical microcell on the silicon substrate 170. This is almost the same as the process shown in FIG. In the taper etching of the semiconductor layer shown in FIG. 11B, since the indium oxide 190 serves as a stopper for etching the compound semiconductor, the management of the processing is much easier. The subsequent steps are the same as those in FIG.
　図１２は、図１１の手順により作成した発光素子全体の模式図である。図１２（ａ）に示す発光素子１９の断面では、シリコン基板１７０の上に、複数の発光セル８０とマイクロミラー７１を備えた光マイクロセル層３００が形成されており、その上に導電反射膜層２７５が形成されている。１つの発光セル８０とその全周囲に設けられたマイクロミラー７１とにより、１つの光マイクロセルが構成されている。各発光セル８０のＰ型電極及びＮ型電極に接続される電源は配線層３１０において配線され、フリップチップ電極層３２０から各電源が供給される。図１２（ｂ）は発光素子１９の斜視図である。基板が異なる点を除いて、図７に示した発光素子１７と同様である。図１２（ａ）において破線で示すｐ、ｑ及びｒは発光層からの光の方向を示しているが、図の状態ではシリコン１７０が光を通過しないため、参考までに示したものである。後の工程にてシリコン１７０は除去される。 FIG. 12 is a schematic view of the entire light emitting device created by the procedure of FIG. In the cross section of the light emitting element 19 shown in FIG. 12A, an optical microcell layer 300 including a plurality of light emitting cells 80 and micromirrors 71 is formed on a silicon substrate 170, and a conductive reflective film is formed thereon. A layer 275 is formed. One light microcell is constituted by one light emitting cell 80 and the micromirror 71 provided on the entire periphery thereof. A power source connected to the P-type electrode and the N-type electrode of each light emitting cell 80 is wired in the wiring layer 310, and each power source is supplied from the flip chip electrode layer 320. FIG. 12B is a perspective view of the light emitting element 19. It is the same as the light emitting element 17 shown in FIG. 7 except that the substrate is different. In FIG. 12A, p, q, and r indicated by broken lines indicate the direction of light from the light emitting layer, but the silicon 170 does not pass light in the state shown in the drawing, and is shown for reference. Silicon 170 is removed in a later process.
　図１３は、以上に説明した各発光素子の断面図である。図１３の（ａ）は前記発光素子１６（図２（ａ））の構造図であり、（ｂ）は前記発光素子１７（図７（ａ））の構造図であり、（ｃ）は前記発光素子１９（図１２（ａ））の構造図である。いずれも、ウエーハ状態で形成されている発光素子の１つ、又は発光素子ごとに分離された状態を表わす。図１３（ａ）～（ｃ）の各発光素子において、本発明の光半導体装置をなすチップサイズパッケージの構造の基本概念は共通する。 FIG. 13 is a cross-sectional view of each light-emitting element described above. 13A is a structural view of the light emitting element 16 (FIG. 2A), FIG. 13B is a structural view of the light emitting element 17 (FIG. 7A), and FIG. FIG. 13 is a structural diagram of the light emitting element 19 (FIG. 12A). Each represents one of the light emitting elements formed in a wafer state or a state separated for each light emitting element. In each of the light emitting elements of FIGS. 13A to 13C, the basic concept of the structure of the chip size package forming the optical semiconductor device of the present invention is common.
　（光半導体装置）
　図１４～１８に、本光半導体装置の具体的な実施例を示す。パッケージ基板として熱可塑性の基板を用いる例を説明するが、バリスタ基板を用いる場合も同様である。 (Optical semiconductor device)
14 to 18 show specific examples of the present optical semiconductor device. Although an example in which a thermoplastic substrate is used as the package substrate will be described, the same applies to the case where a varistor substrate is used.
　図１４は、図１３（ａ）に示した発光素子１６を使用し、パッケージ材料として熱可塑性の材料を用いる発光ダイオード２０～２２の形態（断面）を示している。いずれも、ウエーハ状態で形成されている発光ダイオードの１つ、又は発光ダイオードごとに分離された状態を表わす。基本形態は図１４（ａ）であり、同図（ｂ）は基本形態からサファイア基板１をリフトオフにて除去する事例、同図（ｃ）は蛍光体３３０を付加する事例である。図１４（ａ）の発光ダイオード２０は、前記発光素子１６と熱可塑性インターポーザ４２と熱可塑性プリント基板４１とから構成されている。この発光ダイオードはサファイア基板１側が集光方向であり、プリント基板４１側がチップサイズパッケージの電極側である。構造上の重要点は、発光する光をできるだけ多く集光方向へ取り出すこと、プリント基板の内部電極６１とフリップチップ電極７及び８との電気的接続を確実にすること、発光素子１６の表面とプリント基板４１の表面との密着性を確保して熱可塑性インターポーザ４２が湿度や異物などに対する保護機能を果たすこと、である。 FIG. 14 shows a form (cross section) of the light emitting diodes 20 to 22 using the light emitting element 16 shown in FIG. 13A and using a thermoplastic material as a package material. Each represents one of the light emitting diodes formed in the wafer state or a state separated for each light emitting diode. The basic form is FIG. 14A, FIG. 14B is a case where the sapphire substrate 1 is removed from the basic form by lift-off, and FIG. 14C is a case where the phosphor 330 is added. The light emitting diode 20 of FIG. 14A is composed of the light emitting element 16, a thermoplastic interposer 42, and a thermoplastic printed board 41. In this light emitting diode, the sapphire substrate 1 side is the light condensing direction, and the printed circuit board 41 side is the electrode side of the chip size package. The important points in the structure are to extract as much light as possible in the light collecting direction, to ensure the electrical connection between the internal electrode 61 of the printed circuit board and the flip chip electrodes 7 and 8, and the surface of the light emitting element 16. This is to ensure the adhesion with the surface of the printed circuit board 41 and the thermoplastic interposer 42 to protect against humidity and foreign matter.
　発光層で発光する光のうち集光方向へ向かう光はそのまま集光方向へ取り出し、反対方向へ向かう光は反射膜６で反射させて集光方向へ取り出し、集光方向に対して垂直、すなわち活性層に沿った方向の光は活用していない。集光方向へ向かった光をできるだけ多く外部に取り出すために、前述のように発光層とサファイア基板との間に微細な散乱層を設けることも可能である。また、図１４（ｂ）に示すように、発光素子とプリント基板との合体後にサファイア基板をリフトオフ技術により除去することも可能であり、リフトオフ後に半導体表面を梨地加工することにより散乱層を設けることも可能である。 Of the light emitted from the light emitting layer, the light traveling in the condensing direction is extracted as it is in the condensing direction, and the light traveling in the opposite direction is reflected by the reflecting film 6 and extracted in the condensing direction. Light in the direction along the active layer is not utilized. In order to extract as much light directed toward the light collecting direction to the outside as much as possible, it is also possible to provide a fine scattering layer between the light emitting layer and the sapphire substrate as described above. In addition, as shown in FIG. 14B, the sapphire substrate can be removed by lift-off technology after the light-emitting element and the printed circuit board are combined, and a scattering layer is provided by processing the semiconductor surface after lift-off. Is also possible.
　プリント基板側の電極６１とフリップチップ電極７及び８との間は、貼り合わせ時の温度を約３００℃とすることにより、プリント基板の内部電極の銅とフリップチップ電極の金との間が共晶状態となり金属間化合物が発生して強固に接続される。 Between the electrode 61 on the printed circuit board side and the flip chip electrodes 7 and 8, the temperature at the time of bonding is about 300 ° C., so that the copper of the internal electrode of the printed circuit board and the gold of the flip chip electrode are shared. It becomes a crystal state and an intermetallic compound is generated and firmly connected.
　発光素子１６の表面とプリント基板４１の表面との間の密着性については、貼り合わせ時の温度が約３００℃であるため、熱可塑性のインターポーザ、プリント基板ともに軟化点以上となり、密着は完全となる。 Regarding the adhesion between the surface of the light emitting element 16 and the surface of the printed circuit board 41, since the temperature at the time of bonding is about 300 ° C., both the thermoplastic interposer and the printed circuit board are above the softening point, and the adhesion is complete. Become.
　この様にして、図１４（ａ）に示す構造は、チップサイズパッケージを構成するための要件を満たしている。図１４（ａ）において、サファイア基板と半導体層との界面を粗にした構造（図１０（ｆ）について言及した構造）を使用すれば、発光層内での光の全反射を少なくすることができる。図１４（ｂ）は、同図（ａ）からサファイア基板１をリフトオフ手法により除去した状態である。サファイア基板と熱可塑性のプリント基板とは熱膨張係数が異なるため、両者の貼り合わせの後に貼り合わせ温度（約３００℃）に近い温度でサファイア基板をリフトオフすることが好ましい。これにより、熱膨張係数の差による界面応力が残らないようにできる。また、サファイア基板が除去された後、プリント基板上には、サファイア基板上にあった半導体層が存在することになる。この半導体層とプリント基板との間の室温に戻したときのストレスを緩和するため、サファイア基板上のスクライブラインに前記切り込み部４７を形成しておくことができる。これにより、サファイア基板の除去後には、半導体層がウエーハの状態から発光素子ごとに分離されている構造となり、プリント基板と半導体層との間に生じる応力を最小にすることができる。
　この後に室温に戻し、必要に応じて、サファイア基板除去後の表面を粗とすることができる。また、表面を粗としないで、図１４（ｂ）に破線で示すように、屈折率が半導体層に近い材料で形成された透明板３９０（例えば、無アルカリガラス）を貼り合わせることも可能である。この透明板３９０の半導体層側の面を鏡面、反対面を梨地とすることによって、光を外部に放出しやすい構造とすることも容易である。半導体層から出る光の全反射を少なくするために、屈折率の近いこの様な材料を光学バッファーとして設けることは有効である。図１４（ｃ）に示す蛍光体３３０に同様の構造を設けることも可能である。例えば、上記透明板３９０の代わりに、半導体層側を鏡面とし且つその反対面を梨地加工した、ガラス又はセラミックスを母材とする薄板状の蛍光体３３０を貼り合わせる構成とすることができる。光学的には、半導体層との界面では光の屈折率を同程度にすることにより半導体層側からの全反射率を下げ、梨地の放出面では散乱により全反射率を下げるようにする構造である。蛍光体３３０は、ガラス又はセラミックスの薄板には限定されない。例えば、サファイア基板をリフトオフした状態、又はその状態から表面をブラストにより梨地加工した状態で、粘度の高い液状の樹脂の蛍光体をスピンナーにより所定の厚さ塗布し、しかる後に硬化させて蛍光体を形成する手法も簡易で有効である。この場合も、硬化後の屈折率が半導体の屈折率に近い材料を選ぶことにより、発光層から空気中までの光の反射を少なくすることができる。
　上記透明板３９０や蛍光体３３０は、半導体層がウエーハ状態でプリント基板に貼り合わされている状態において付与することができる。 In this way, the structure shown in FIG. 14A satisfies the requirements for configuring a chip size package. In FIG. 14A, if a structure in which the interface between the sapphire substrate and the semiconductor layer is rough (the structure mentioned with reference to FIG. 10F) is used, the total reflection of light in the light emitting layer can be reduced. it can. FIG. 14B shows a state in which the sapphire substrate 1 is removed from the drawing (a) by the lift-off method. Since the thermal expansion coefficient differs between the sapphire substrate and the thermoplastic printed circuit board, it is preferable to lift off the sapphire substrate at a temperature close to the bonding temperature (about 300 ° C.) after the bonding of both. Thereby, the interface stress due to the difference in thermal expansion coefficient can be prevented from remaining. In addition, after the sapphire substrate is removed, the semiconductor layer on the sapphire substrate is present on the printed circuit board. In order to relieve stress between the semiconductor layer and the printed circuit board when the temperature is returned to room temperature, the cut portion 47 can be formed in a scribe line on the sapphire substrate. Thus, after the sapphire substrate is removed, the semiconductor layer is separated from the wafer state for each light emitting element, and the stress generated between the printed board and the semiconductor layer can be minimized.
After this, the temperature is returned to room temperature, and the surface after removal of the sapphire substrate can be roughened as necessary. In addition, a transparent plate 390 (for example, non-alkali glass) made of a material having a refractive index close to that of the semiconductor layer can be bonded without roughening the surface, as indicated by a broken line in FIG. 14B. is there. By making the surface on the semiconductor layer side of the transparent plate 390 a mirror surface and the opposite surface as a satin finish, it is easy to make a structure that easily emits light to the outside. In order to reduce the total reflection of light emitted from the semiconductor layer, it is effective to provide such a material having a close refractive index as an optical buffer. A similar structure can be provided for the phosphor 330 shown in FIG. For example, instead of the transparent plate 390, a thin plate-like phosphor 330 whose base layer is glass or ceramics having a mirror surface on the semiconductor layer side and a matte finish on the opposite surface can be bonded. Optically, it has a structure that lowers the total reflectivity from the semiconductor layer side by making the refractive index of light the same at the interface with the semiconductor layer, and lowers the total reflectivity by scattering on the satin surface. is there. The phosphor 330 is not limited to a glass or ceramic thin plate. For example, in a state where the sapphire substrate is lifted off, or in a state where the surface is blasted from that state, a liquid resin phosphor having a high viscosity is applied to a predetermined thickness by a spinner and then cured to obtain a phosphor. The forming method is simple and effective. Also in this case, reflection of light from the light emitting layer to the air can be reduced by selecting a material whose refractive index after curing is close to that of the semiconductor.
The transparent plate 390 and the phosphor 330 can be applied in a state where the semiconductor layer is bonded to the printed board in a wafer state.
　図１５は、図１４に示した構造の製作工程の例を示す。図１５（ａ）は、素子基板であるサファイア基板２００の上に発光層とフリップチップ電極３２１及び３２２を形成した状態である。Ｎ＋半導体層２１０はＮ型半導体面の電気的抵抗を低下するための層であり、Ｎ型半導体層２２０、活性層２３０、Ｐ型半導体層２４０からなる発光層が形成されている。隣接する発光素子の境界となるスクライブライン位置に切り込み部４７が設けられている。図１５（ｂ）は、熱可塑性のプリント基板４１に熱可塑性のインターポーザ４２を貼り合わせた図である。両者ともほぼ同一材料である。図１５（ｃ）は、図１５（ａ）の素子基板と図１５（ｂ）のプリント基板とを貼り合わせた状態を示す。真空中でサファイア基板２００側とプリント基板の外部電極６０側の面から加圧して、３００℃にて３０分ほどで貼り合わせする。これにより、密着性と電極の固体溶融接合が得られ、図１４（ａ）に示した構造は完成する。この状態からサファイア２００をリフトオフすると図１５（ｄ）の状態となり、図１４（ｂ）に示した構造が得られる。
　図１５（ｄ）において、発光素子はスクライブライン位置の切り込み部４７において分離されており、プリント基板４１とＮ＋半導体層２１０など半導体層との熱膨張係数の違いによるストレスを局所に止めている。インターポーザ４２はスクライブライン位置の切り込み部４７に入り込むとともに、横方向につぶれて幅が少し広くなり、接着に寄与している。更に、図１５（ｅ）に示すように、蛍光体３３０を貼り合せ、又は蛍光体を塗布及び硬化させることにより、図１４（ｃ）に示した構造が得られる。 FIG. 15 shows an example of a manufacturing process of the structure shown in FIG. FIG. 15A shows a state in which a light emitting layer and flip chip electrodes 321 and 322 are formed on a sapphire substrate 200 which is an element substrate. The N + semiconductor layer 210 is a layer for reducing the electrical resistance of the N-type semiconductor surface, and a light emitting layer composed of the N-type semiconductor layer 220, the active layer 230, and the P-type semiconductor layer 240 is formed. A cut portion 47 is provided at a scribe line position that becomes a boundary between adjacent light emitting elements. FIG. 15B is a diagram in which a thermoplastic interposer 42 is bonded to a thermoplastic printed circuit board 41. Both are almost the same material. FIG. 15C shows a state in which the element substrate of FIG. 15A and the printed circuit board of FIG. 15B are bonded together. Pressure is applied from the surfaces of the sapphire substrate 200 side and the external electrode 60 side of the printed circuit board in a vacuum, and bonding is performed at 300 ° C. for about 30 minutes. Thereby, adhesion and solid fusion joining of the electrodes are obtained, and the structure shown in FIG. 14A is completed. When the sapphire 200 is lifted off from this state, the state shown in FIG. 15D is obtained, and the structure shown in FIG. 14B is obtained.
In FIG. 15D, the light emitting element is separated at the cut portion 47 at the scribe line position, and the stress due to the difference in thermal expansion coefficient between the printed circuit board 41 and the semiconductor layer such as the N + semiconductor layer 210 is locally stopped. The interposer 42 enters the cut portion 47 at the scribe line position, and is crushed in the lateral direction so that the width becomes a little wider, contributing to adhesion. Furthermore, as shown in FIG. 15E, the structure shown in FIG. 14C is obtained by bonding the phosphor 330 or applying and curing the phosphor.
　図１６は、前記発光素子１７（図１３（ｂ））又は前記発光素子１９（図１３（ｃ））を使用し、パッケージ材料として熱可塑性の材料を用いる発光ダイオード２３～２５の形態（断面）を示している。図１６（ａ）～（ｃ）は、いずれも、ウエーハ状態で形成されている発光ダイオードの１つ、又は発光ダイオードごとに分離された状態を表わす。まず、発光素子１９を使用する場合を説明する。基本形態は図１６（ａ）である。この図では素子基板としてサファイア基板２００が描かれているが、シリコン基板を使用して同様の構造とすることができることは前述のとおりである。同図（ｂ）は基本形態から素子基板であるシリコン基板１７０をエッチングにて除去した形態、同図（ｃ）は蛍光体３３０を付加する例である。図１６（ａ）の発光ダイオード２３は、発光素子１９と熱可塑性インターポーザ４２と熱可塑性プリント基板４１とを備えている。ただし、発光素子１９は光を透過しないシリコン基板１７０を用いているため、シリコン基板をエッチングにより除去する必要がある。シリコン基板は、ＫＯＨ等のアルカリ水溶液を用いて１００℃以下でエッチングすることができる。この工程の利点は、レーザリフトオフと比べて温度ストレスを加えることなく基板を除去できることである。シリコン基板を除去した状態が図１６（ｂ）になり、発光ダイオードとしての機能が備わる。この発光ダイオード２４は、除去されたシリコン基板１７０側が集光方向であり、プリント基板４１側がチップサイズパッケージの電極側である。構造上の重要点は、発光する光をできるだけ多く集光方向へ取り出すこと、プリント基板の内部電極６１とフリップチップ電極３２０との電気接続を確実にすること、発光素子１９の表面とプリント基板４１の表面との密着性を確保して熱可塑性インターポーザ４２が湿度や異物などに対する保護機能を果たすこと、である。 FIG. 16 shows a form (cross section) of light emitting diodes 23 to 25 using the light emitting element 17 (FIG. 13B) or the light emitting element 19 (FIG. 13C) and using a thermoplastic material as a package material. Is shown. FIGS. 16A to 16C all show one of the light emitting diodes formed in the wafer state or a state separated for each light emitting diode. First, the case where the light emitting element 19 is used will be described. The basic form is shown in FIG. In this figure, a sapphire substrate 200 is depicted as an element substrate, but as described above, a silicon substrate can be used to provide a similar structure. FIG. 6B shows a form in which the silicon substrate 170 as an element substrate is removed by etching from the basic form, and FIG. 6C shows an example in which the phosphor 330 is added. The light emitting diode 23 in FIG. 16A includes a light emitting element 19, a thermoplastic interposer 42, and a thermoplastic printed board 41. However, since the light emitting element 19 uses the silicon substrate 170 that does not transmit light, the silicon substrate needs to be removed by etching. The silicon substrate can be etched at 100 ° C. or lower using an alkaline aqueous solution such as KOH. The advantage of this process is that the substrate can be removed without applying temperature stress compared to laser lift-off. The state in which the silicon substrate is removed is shown in FIG. 16B, which has a function as a light emitting diode. In the light emitting diode 24, the removed silicon substrate 170 side is a light condensing direction, and the printed board 41 side is an electrode side of a chip size package. The important points in the structure are to extract as much light as possible in the light collecting direction, to ensure electrical connection between the internal electrode 61 of the printed circuit board and the flip chip electrode 320, and to the surface of the light emitting element 19 and the printed circuit board 41. This ensures that the thermoplastic interposer 42 functions to protect against humidity, foreign matter, and the like while ensuring adhesion to the surface of the substrate.
　図１６において、活性層で発光した光が進む方向をｐ、ｑ及びｒで表わしている。集光方向へ向かう光はそのまま集光方向へ取り出し（ｐ）、反対方向へ向かう光は反射膜層２７５で反射させて集光方向へ取り出し（ｑ）、集光方向に対して垂直、すなわち活性層に沿った方向の光はマイクロミラー７１により集光方向へ向けることができる。集光方向へ向かった光をできるだけ多く半導体層から外部に取り出すために、前述のように半導体層の表面に微細な散乱層を設けることも可能である。シリコン基板１７０は、図１６（ａ）に示すように発光素子とプリント基板とを貼り合わせた後に、エッチングにより除去可能である。高温で貼り合わせた後に室温へ変化すると、熱膨張係数の差による大きな応力が貼り合わせ界面に発生するため、シリコン基板のエッチングは貼り合わせ温度に近い温度で行うことが望ましい。すなわち、約３００℃で貼り合わせ、その近傍の温度でシリコン基板を除去するようにすれば、熱膨張係数の差によって生じる界面応力を小さくすることができる。また、シリコン基板上に半導体層が形成されたウエーハ状態で、スクライブラインに切り込み部４７を形成しておくことにより、ウエーハ状態において半導体層が発光素子ごとに分離されている構造となり、プリント基板と半導体層の界面に発生する応力を最小にすることができる。また、発光素子間のストレスを分離することができ、基板の曲がりを防止することができる。 In FIG. 16, p, q, and r represent the directions in which the light emitted from the active layer travels. The light traveling in the condensing direction is extracted as it is in the condensing direction (p), and the light traveling in the opposite direction is reflected by the reflective film layer 275 and extracted in the condensing direction (q). Light in the direction along the layer can be directed in the light collecting direction by the micromirror 71. In order to extract as much light directed toward the condensing direction as possible from the semiconductor layer to the outside, it is possible to provide a fine scattering layer on the surface of the semiconductor layer as described above. The silicon substrate 170 can be removed by etching after bonding the light emitting element and the printed circuit board as shown in FIG. When the temperature is changed to room temperature after bonding at a high temperature, a large stress is generated at the bonding interface due to a difference in thermal expansion coefficient. Therefore, the etching of the silicon substrate is desirably performed at a temperature close to the bonding temperature. That is, when the bonding is performed at about 300 ° C. and the silicon substrate is removed at a temperature in the vicinity thereof, the interfacial stress caused by the difference in thermal expansion coefficient can be reduced. In addition, in the wafer state in which the semiconductor layer is formed on the silicon substrate, the cut portion 47 is formed in the scribe line so that the semiconductor layer is separated for each light emitting element in the wafer state. The stress generated at the interface of the semiconductor layer can be minimized. In addition, stress between the light emitting elements can be separated, and bending of the substrate can be prevented.
　プリント基板の内部電極６１とフリップチップ電極３２０との間は、貼り合わせ時の温度を約３００℃とすることにより、プリント基板の電極の銅とフリップチップ電極の金との間が共晶状態となり、金属間化合物が生成されて強固に接続される。
　発光素子１９の表面とプリント基板の表面との間の密着性については、貼り合わせ時の温度（約３００℃）が熱可塑性のインターポーザ及びプリント基板の軟化点以上であるため、密着は完全となる。 Between the internal electrode 61 of the printed circuit board and the flip chip electrode 320, the temperature at the time of bonding is about 300 ° C., so that the copper of the printed circuit board electrode and the gold of the flip chip electrode are in a eutectic state. An intermetallic compound is generated and firmly connected.
Regarding the adhesion between the surface of the light emitting element 19 and the surface of the printed circuit board, the adhesion (complete at about 300 ° C.) is equal to or higher than the softening point of the thermoplastic interposer and the printed circuit board. .
　この様にして、図１６（ａ）に示す構造は、チップサイズパッケージを構成するための要件を満たしている。図１６（ｂ）は、同図（ａ）から素子基板を除去した状態であり、必要に応じて、除去後に表面を粗とすることができる。また、表面を粗としないで、図中に破線で示すように、屈折率が半導体層に近い材料により形成された透明板３９０（例えば、無アルカリガラス）を貼り合わせることも可能である。この透明板３９０の半導体層側の面を鏡面、反対面を梨地とすることによって、光を外部に放出しやすい構造とすることも容易である。半導体層から出る光の全反射をできるだけ少なくするために、半導体層と屈折率の近い層を光学バッファーとして設けることは有効である。図１６（ｃ）に示す蛍光体３３０に同様の構造を設けることもできる。すなわち、上記透明板の代わりに、半導体層側を鏡面とし且つその反対面３３１を梨地加工した、ガラス又はセラミックスを母材とする薄板状の蛍光体３３０を貼り合わせる構造とすることができる。光学的には、半導体層との界面では光の屈折率を同程度にすることにより半導体層側からの光ｖの全反射率を下げ、梨地の放出面３３１では散乱により外部へ向かう光ｗの全反射率を下げるようにする構造である。図１６（ｃ）の蛍光体３３０は、ガラス又はセラミックスの薄板には限らない。例えば、シリコン基板を除去した状態、又はその状態から半導体表面をブラストにより梨地加工した状態で、粘度の高い液状の樹脂の蛍光体をスピンナーにより所定の厚さ塗布し、しかる後に硬化させて蛍光体を形成する手法も簡易で有効である。この場合においても、硬化後の屈折率が半導体の屈折率に近い材料を選ぶことにより、発光層から空気中までの光の反射を少なくすることができる。 In this way, the structure shown in FIG. 16A satisfies the requirements for configuring a chip size package. FIG. 16B shows a state in which the element substrate is removed from FIG. 16A, and the surface can be roughened after removal if necessary. In addition, a transparent plate 390 (for example, non-alkali glass) formed of a material having a refractive index close to that of the semiconductor layer can be attached without roughening the surface, as indicated by a broken line in the drawing. By making the surface on the semiconductor layer side of the transparent plate 390 a mirror surface and the opposite surface as a satin finish, it is easy to make a structure that easily emits light to the outside. In order to minimize the total reflection of light emitted from the semiconductor layer, it is effective to provide a layer having a refractive index close to that of the semiconductor layer as an optical buffer. A similar structure can be provided for the phosphor 330 shown in FIG. That is, instead of the transparent plate, a thin plate-like phosphor 330 made of glass or ceramic as a base material in which the semiconductor layer side is a mirror surface and the opposite surface 331 is textured can be bonded. Optically, the total reflectance of light v from the semiconductor layer side is lowered by making the refractive index of light the same at the interface with the semiconductor layer, and the outgoing surface 331 of the satin finishes the light w going to the outside by scattering. It is a structure that lowers the total reflectance. The phosphor 330 in FIG. 16C is not limited to a glass or ceramic thin plate. For example, in a state where the silicon substrate is removed, or in a state where the surface of the semiconductor is blasted from the state, a liquid resin phosphor having a high viscosity is applied to a predetermined thickness by a spinner, and then cured to phosphor. The method of forming is also simple and effective. Even in this case, reflection of light from the light emitting layer to the air can be reduced by selecting a material having a refractive index after curing close to that of the semiconductor.
　以上に発光素子１９を用いる例を説明したが、発光素子１７を用いる場合もほぼ同様である。発光素子１７は、図１６（ａ）に示されるようにサファイア基板２００を使用しているので、そのサファイア基板をリフトオフ技術により除去することができる。サファイア基板を除去した状態が、図１６（ｂ）に示す状態となる。その後、蛍光体を付加したり、光の透過性を良くする加工を施したりすることが可能なのは、発光素子１９を用いた場合と同様である。 Although the example using the light emitting element 19 has been described above, the same applies to the case where the light emitting element 17 is used. Since the light emitting element 17 uses the sapphire substrate 200 as shown in FIG. 16A, the sapphire substrate can be removed by a lift-off technique. The state where the sapphire substrate is removed becomes the state shown in FIG. After that, it is possible to add a phosphor or perform a process for improving the light transmission property, as in the case of using the light emitting element 19.
　図１７は、図１６で示した構造の製作工程の例を示す断面図である。図１７（ａ）は素子基板であるサファイア基板２００上に発光層とフリップチップ電極３２０を形成した状態を示す。これは、ウエーハ上に、図５～７に示したように発光素子１７を作成した状態である。図１７（ｂ）は、熱可塑性のプリント基板４１に熱可塑性のインターポーザ４２を貼り合わせた状態を示す。両者ともほぼ同一材料である。図１７（ｃ）は、図１７（ａ）の発光素子と図１７（ｂ）のプリント板とを貼り合わせた状態を示している。真空中でサファイア基板２００側とプリント基板の外部電極６０側の面から加圧して、３００℃にて３０分ほどで貼り合わせする。これにより、密着性と電極の固体溶融接合が得られ、図１６（ａ）に示した構造は完成する。この状態からサファイア基板２００をリフトオフすると図１７（ｄ）の状態となり、図１６（ｂ）に示した構造が得られる。更に、この状態に蛍光体３３０を貼り合せ、又は蛍光体を塗布及び硬化させることにより図１７（ｅ）の状態となり、図１６（ｃ）に示した構造が得られる。なお、プリント基板との貼り合せ後に生じる発光素子間のストレスを緩和するため、次の図１８に示す構造と同様に、スクライブライン位置に切り込み部を形成しておくことができる。 FIG. 17 is a cross-sectional view showing an example of a manufacturing process of the structure shown in FIG. FIG. 17A shows a state in which a light emitting layer and a flip chip electrode 320 are formed on a sapphire substrate 200 which is an element substrate. This is a state in which the light emitting element 17 is formed on the wafer as shown in FIGS. FIG. 17B shows a state in which a thermoplastic interposer 42 is bonded to a thermoplastic printed circuit board 41. Both are almost the same material. FIG. 17C shows a state in which the light emitting element of FIG. 17A and the printed board of FIG. Pressure is applied from the surfaces of the sapphire substrate 200 side and the external electrode 60 side of the printed circuit board in a vacuum, and bonding is performed at 300 ° C. for about 30 minutes. Thereby, adhesion and solid fusion joining of the electrodes are obtained, and the structure shown in FIG. 16A is completed. When the sapphire substrate 200 is lifted off from this state, the state shown in FIG. 17D is obtained, and the structure shown in FIG. 16B is obtained. Further, by bonding the phosphor 330 to this state, or applying and curing the phosphor, the state shown in FIG. 17E is obtained, and the structure shown in FIG. 16C is obtained. Note that, in order to relieve stress between the light emitting elements generated after being bonded to the printed board, a cut portion can be formed at the scribe line position as in the structure shown in FIG.
　図１８は、図１６に示した発光ダイオードの構造を、シリコン基板を用いて形成する製作工程を示す断面図である。図１８（ａ）は、素子基板であるシリコン基板１７０上にシリコン酸化膜１８０を形成し、その上に発光層及びフリップチップ電極３２０を形成した状態である。これは、ウエーハ上に、図１０～１２に示したように発光素子１９を作成した状態である。図１８において、スクライブライン位置に切り込み部４７が形成されているのは、プリント基板との貼り合せ後に発光素子間にストレスを生じないようにするためである。図１８（ｂ）は、熱可塑性のプリント基板４１に熱可塑性のインターポーザ４２を貼り合わせた状態を示す。両者ともほぼ同一材料である。図１８（ｃ）は、図１８（ａ）の発光素子と図１８（ｂ）のプリント基板とを貼り合わせた状態を示している。真空中でシリコン基板１７０側とプリント基板の外部電極６０側の面から加圧して、３００℃にて３０分ほどで貼り合わせする。これにより、密着性と電極の固体溶融接合が得られる。この状態からシリコン基板１７０をエッチングにより除去すると図１８（ｄ）の状態となり、図１６（ｂ）と同じ構造が得られる。更に、この状態に蛍光体３３０を貼り合せ、又は蛍光体を塗布及び硬化させることにより図１８（ｅ）の状態となり、この状態で図１６（ｃ）に示した構造が得られる。 FIG. 18 is a cross-sectional view showing a manufacturing process for forming the structure of the light emitting diode shown in FIG. 16 using a silicon substrate. FIG. 18A shows a state in which a silicon oxide film 180 is formed on a silicon substrate 170 which is an element substrate, and a light emitting layer and a flip chip electrode 320 are formed thereon. This is a state in which the light emitting element 19 is formed on the wafer as shown in FIGS. In FIG. 18, the notch 47 is formed at the scribe line position in order to prevent stress from being generated between the light emitting elements after being bonded to the printed circuit board. FIG. 18B shows a state in which a thermoplastic interposer 42 is bonded to a thermoplastic printed circuit board 41. Both are almost the same material. FIG. 18C shows a state where the light emitting element of FIG. 18A and the printed board of FIG. 18B are bonded together. Pressure is applied from the surfaces of the silicon substrate 170 side and the external electrode 60 side of the printed circuit board in a vacuum, and bonding is performed at 300 ° C. for about 30 minutes. As a result, adhesion and solid melt bonding of the electrodes are obtained. When the silicon substrate 170 is removed by etching from this state, the state shown in FIG. 18D is obtained, and the same structure as that in FIG. 16B is obtained. Furthermore, the phosphor 330 is bonded in this state, or the phosphor is applied and cured, so that the state shown in FIG. 18E is obtained, and the structure shown in FIG. 16C is obtained in this state.
　図１９～２１は、パッケージ基板として金属ベースの基板（金属基板）を用いる例である。前記各事例における熱可塑性プリント基板を金属基板に置き換える構成である。金属基板を用いる場合の構成や加工工程は熱可塑性プリント基板を使用する場合とほぼ同様であり、以下では、図１６に示した構成において金属基板を用いる事例だけを説明する。図１４に示した構成は容易に推定できるため説明は省略する。 19 to 21 are examples in which a metal-based substrate (metal substrate) is used as the package substrate. It is the structure which replaces the thermoplastic printed circuit board in each said example with a metal substrate. The configuration and processing steps in the case of using a metal substrate are substantially the same as those in the case of using a thermoplastic printed circuit board. Hereinafter, only an example in which the metal substrate is used in the configuration shown in FIG. Since the configuration shown in FIG. 14 can be easily estimated, description thereof is omitted.
　図１９は、発光素子として前記発光素子１７（図１３（ｂ））又は前記発光素子１９（図１３（ｃ））を使用し、パッケージ材料として金属基板４３及び熱可塑性インポーザ４２を用いる発光ダイオード２６～２８の形態（断面）を示している。図１９（ａ）～（ｃ）は、いずれも、ウエーハ状態で形成されている発光ダイオードの１つ、又は発光ダイオードごとに分離された状態を表わす。金属基板４３に備えられる外部電極６０、内部電極６１及びビア５０は、金属のベース基板とは図示しない絶縁膜により電気的に絶縁されている。基本形態は図１９（ａ）であり、同図（ｂ）は、基本形態からサファイア基板をリフトオフにて除去、又はシリコン基板をエッチングにて除去した形態を示す。同図（ｃ）は、更に蛍光体３３０を付加する例である。図１９（ａ）の発光ダイオード２６は、サファイア基板２００を用いた発光素子１７と、熱可塑性インターポーザ４２と、金属基板４３と、を備えている。発光ダイオード２６はサファイア基板２００側が集光方向であり、金属基板４３側がチップサイズパッケージの電極側である。構造上の重要点は、発光する光をできるだけ多く集光方向へ取り出すこと、金属基板の内部電極６１とフリップチップ電極３２０との電気的接続を確実にすること、発光素子１７の表面と金属基板４３の表面との密着性を確保して熱可塑性インポーザ４２が湿度や異物などに対する保護機能を果たすこと、である。 In FIG. 19, the light-emitting diode 26 using the light-emitting element 17 (FIG. 13B) or the light-emitting element 19 (FIG. 13C) as a light-emitting element, and using a metal substrate 43 and a thermoplastic imposer 42 as package materials. The forms (cross sections) of ˜28 are shown. FIGS. 19A to 19C all show one of the light emitting diodes formed in the wafer state or a state separated for each light emitting diode. The external electrode 60, the internal electrode 61, and the via 50 provided in the metal substrate 43 are electrically insulated from the metal base substrate by an insulating film (not shown). FIG. 19A shows a basic form, and FIG. 19B shows a form in which the sapphire substrate is removed by lift-off or the silicon substrate is removed by etching from the basic form. FIG. 6C shows an example in which a phosphor 330 is further added. The light emitting diode 26 in FIG. 19A includes the light emitting element 17 using the sapphire substrate 200, a thermoplastic interposer 42, and a metal substrate 43. The light-emitting diode 26 has a condensing direction on the sapphire substrate 200 side, and an electrode side of the chip size package on the metal substrate 43 side. The important points in the structure are to extract as much light as possible in the light collecting direction, to ensure the electrical connection between the internal electrode 61 of the metal substrate and the flip chip electrode 320, and the surface of the light emitting element 17 and the metal substrate. This ensures that the adhesiveness with the surface of 43 is ensured and the thermoplastic imposer 42 fulfills a protection function against humidity, foreign matter and the like.
　金属基板の内部電極６１とフリップチップ電極３２０との間は、貼り合わせの温度を約３００℃とすることにより、金属基板の電極の銅とフリップチップ電極の金との間で溶融現象が発生して金属間化合物が生成されるため、接続強度が確保される。発光素子１７の表面と金属基板の表面との間の密着性については、貼り合わせ時の温度（約３００℃）が熱可塑性のインターポーザの軟化点以上であるため、密着は完全となる。 When the bonding temperature is about 300 ° C. between the internal electrode 61 of the metal substrate and the flip chip electrode 320, a melting phenomenon occurs between the copper of the metal substrate electrode and the gold of the flip chip electrode. As a result, an intermetallic compound is generated, so that connection strength is ensured. As for the adhesion between the surface of the light emitting element 17 and the surface of the metal substrate, the adhesion (complete at about 300 ° C.) is equal to or higher than the softening point of the thermoplastic interposer.
　この様にして、図１９（ａ）に示す構造は、チップサイズパッケージを構成するための要件を満たしている。図１９（ｂ）は、素子基板が除去された状態を示す。図１９（ａ）では発光素子１７を用いる例を示しているが、発光素子１９を用いる場合もほぼ同様である。ただし、発光素子１９は光を透過しないシリコン基板を用いているため、シリコン基板をエッチングにより除去する必要がある。シリコン基板は、ＫＯＨ等のアルカリ水溶液を用いて１００℃以下でエッチングすることができる。シリコン基板を除去した状態は図１９（ｂ）と同じとなる。シリコン基板の場合、レーザリフトオフと比べて温度ストレスを加えることなく基板を除去でき、図１９（ｂ）の状態で発光ダイオードとしての機能を有する。図１９（ｃ）は、この状態から更に蛍光体３３０を付加した状態を示している。その他、集光方向に取り出す光を増すための追加の工夫は、前記同様である。 In this way, the structure shown in FIG. 19A satisfies the requirements for configuring a chip size package. FIG. 19B shows a state where the element substrate is removed. FIG. 19A shows an example in which the light emitting element 17 is used, but the case where the light emitting element 19 is used is almost the same. However, since the light emitting element 19 uses a silicon substrate that does not transmit light, it is necessary to remove the silicon substrate by etching. The silicon substrate can be etched at 100 ° C. or lower using an alkaline aqueous solution such as KOH. The state in which the silicon substrate is removed is the same as in FIG. In the case of a silicon substrate, the substrate can be removed without applying temperature stress as compared with laser lift-off, and has a function as a light emitting diode in the state of FIG. FIG. 19C shows a state in which the phosphor 330 is further added from this state. Other additional devices for increasing the amount of light extracted in the light collecting direction are the same as described above.
　図２０は、図１９で示した構造の製作工程の例を示す。図２０（ａ）は素子基板であるサファイア基板２００上に発光層とフリップチップ電極３２０を形成した状態を示す。これは、ウエーハ上に、図５～７に示したように発光素子１７を作成した状態である。図２０（ｂ）は金属基板４３を示す。外部電極６０、内部電極６１及びビア５０は銅であり、金属基板４３からは絶縁膜により電気的に絶縁されている。図２０（ｃ）は、熱可塑性のインターポーザ４２を示す。図２０（ｄ）は、図２０（ａ）の素子基板と（ｂ）の金属基板と（ｃ）のインターポーザとを貼り合わせた状態を示している。真空中でサファイア基板２００側と金属基板の外部電極６０側の面から加圧して、３００℃にて３０分ほどで貼り合わせする。これにより、密着性と電極の固体溶融接合が得られ、図１９（ａ）に示した構造は完成する。この状態からサファイア２００をリフトオフすると図２０（ｅ）の状態となる。更に、この状態に蛍光体３３０を貼り合せ、又は蛍光体を塗布及び硬化させることにより、図２０（ｆ）の状態となる。なお、金属基板との貼り合せ後に生じる発光素子間のストレスを緩和するため、図１８に示した構造と同様に、素子基板のスクライブライン位置に切り込み部を形成しておくことができる。 FIG. 20 shows an example of a manufacturing process of the structure shown in FIG. FIG. 20A shows a state in which a light emitting layer and a flip chip electrode 320 are formed on a sapphire substrate 200 which is an element substrate. This is a state in which the light emitting element 17 is formed on the wafer as shown in FIGS. FIG. 20B shows the metal substrate 43. The external electrode 60, the internal electrode 61, and the via 50 are made of copper, and are electrically insulated from the metal substrate 43 by an insulating film. FIG. 20C shows a thermoplastic interposer 42. FIG. 20D shows a state where the element substrate of FIG. 20A, the metal substrate of FIG. 20B, and the interposer of FIG. 20C are bonded together. Pressure is applied from the surfaces of the sapphire substrate 200 side and the external electrode 60 side of the metal substrate in a vacuum, and bonding is performed at 300 ° C. for about 30 minutes. Thereby, adhesion and solid fusion joining of the electrodes are obtained, and the structure shown in FIG. 19A is completed. When the sapphire 200 is lifted off from this state, the state shown in FIG. Furthermore, the state shown in FIG. 20F is obtained by bonding the phosphor 330 to this state, or applying and curing the phosphor. Note that, in order to relieve stress between the light-emitting elements generated after bonding to the metal substrate, a cut portion can be formed at the scribe line position of the element substrate, similarly to the structure shown in FIG.
　図２１は、図１９に示した構造において、シリコン基板を用いた発光素子１９を用いる場合の製作工程を示す。図２１（ａ）は、シリコン基板１７０上にシリコン酸化膜１８０を形成し、その上に発光層及びフリップチップ電極３２０を形成した状態である。これは、ウエーハ上に、図１０～１２に示したように発光素子１９を作成した状態である。図２１（ｂ）は金属基板４３を示す図であり、その各面に外部電極６０及び内部電極６１が設けられ、基板を貫通したビアが設けられている。図２１（ｃ）は、熱可塑性のインターポーザ４２を示す。図２１（ｄ）は、図２１（ａ）の発光素子と（ｂ）の金属基板と（ｃ）のインターポーザとを貼り合わせた状態を示している。真空中でシリコン基板１７０側と金属基板の外部電極６０側の面から加圧して、３００℃にて３０分ほどで貼り合わせする。これにより、密着性と電極の固体溶融接合が得られる。この状態からシリコン基板１７０をＫＯＨ等のアルカリ水溶液でエッチング除去すると図２１（ｅ）の状態となる。更に、この状態に蛍光体３３０を貼り合せ、又は蛍光体を塗布及び硬化させることにより、図２１（ｆ）の状態となる。 FIG. 21 shows a manufacturing process when the light emitting element 19 using a silicon substrate is used in the structure shown in FIG. FIG. 21A shows a state in which a silicon oxide film 180 is formed on a silicon substrate 170, and a light emitting layer and a flip chip electrode 320 are formed thereon. This is a state in which the light emitting element 19 is formed on the wafer as shown in FIGS. FIG. 21B is a diagram showing the metal substrate 43, and an external electrode 60 and an internal electrode 61 are provided on each surface of the metal substrate 43, and a via penetrating the substrate is provided. FIG. 21 (c) shows a thermoplastic interposer 42. FIG. 21D shows a state in which the light emitting element of FIG. 21A, the metal substrate of FIG. 21B, and the interposer of FIG. 21C are bonded together. Pressure is applied from the surfaces of the silicon substrate 170 side and the external electrode 60 side of the metal substrate in a vacuum, and bonding is performed at 300 ° C. for about 30 minutes. As a result, adhesion and solid melt bonding of the electrodes are obtained. When the silicon substrate 170 is removed by etching with an alkaline aqueous solution such as KOH from this state, the state shown in FIG. Furthermore, the state shown in FIG. 21F is obtained by bonding the phosphor 330 to this state, or applying and curing the phosphor.
　図２２は、パッケージ基板としてガラスエポキシ基板を使用し、発光素子として図１３（ａ）に示した発光素子１６を用いる場合の構造（断面）を示す。すなわち、普及し低コストのガラスエポキシプリント基板を使用して、貼り合わせには異方性導電接着剤を用いる発光ダイオードの形態である。基本形態は図２２（ａ）であり、同図（ｂ）は基本形態からサファイア基板をリフトオフにて除去した形態、同図（ｃ）は更に蛍光体３３０を付加する例である。図２２（ａ）の発光ダイオード２９は、発光素子１６、ガラスエポキシ基板４５、及び異方性導電接着剤３７０から構成されている。この発光ダイオードはサファイア基板１側が集光方向であり、ガラスエポキシ基板側がチップサイズパッケージの電極側である。構造上の重要点は、ガラスエポキシ基板の内部電極６１とフリップチップ電極７及び８との電気的接続を確実にすること、発光素子１６の表面とガラスエポキシ基板の表面との密着性を確保して異方性導電接着剤３７０が湿度や異物などに対する保護機能を果たすこと、である。 FIG. 22 shows a structure (cross section) when a glass epoxy substrate is used as a package substrate and the light emitting element 16 shown in FIG. 13A is used as a light emitting element. That is, it is a form of a light emitting diode using an anisotropic conductive adhesive for bonding using a glass epoxy printed circuit board which is widespread and low cost. The basic form is FIG. 22A, FIG. 22B is a form in which the sapphire substrate is removed from the basic form by lift-off, and FIG. 22C is an example in which the phosphor 330 is further added. The light emitting diode 29 in FIG. 22A includes the light emitting element 16, the glass epoxy substrate 45, and an anisotropic conductive adhesive 370. In this light emitting diode, the condensing direction is on the sapphire substrate 1 side, and the glass epoxy substrate side is the electrode side of the chip size package. The important points in the structure are to ensure the electrical connection between the internal electrode 61 of the glass epoxy substrate and the flip chip electrodes 7 and 8, and to ensure the adhesion between the surface of the light emitting element 16 and the surface of the glass epoxy substrate. In other words, the anisotropic conductive adhesive 370 serves to protect against humidity, foreign matter, and the like.
　ガラスエポキシ基板の表面と発光素子の表面との間は、貼り合わせ時の温度を約１００℃程度として加圧しながら保持・硬化すると、室温に戻したときに異方性導電接着剤の樹脂が収縮するため、ガラスエポキシ基板と発光素子との間には引っ張り応力が発生する。これにより、ガラスエポキシ基板と発光素子とは引っ張り合いながら密着性が確保される。また、電気的接続については、ガラスエポキシ基板の電極である銅と発光素子のフリップチップ電極の金との間に、金を主体とする約２０μｍの金属の球が存在することとなるので、ガラスエポキシ基板と発光素子とが樹脂により引っ張り合うことにより上記金属の球を介して接続が保持される。異方性導電接着剤（ヒートシール）自身は公知の材料であるが、ウエーハ状態の発光素子とプリント基板との接続に使用するためには、ヒートシール材の量が最適化される必要がある。実装上、両電極間に必要な寸法は金属球の寸法であり、それ以上の樹脂成分の厚みは接触に障害となる。したがって、ウエーハとプリント基板との貼り合わせのように面積が広い場合には、樹脂の逃げの部分、すなわち樹脂のバッファー部の確保が必要となる。このため、プリント基板の一部に窪み部（接着剤バッファー部３７５）を設けたことが特徴の一つである。プリント基板の電極の銅と発光素子の電極の金は共晶結合されていないため接触抵抗はゼロではないが、数ミリオームと小さい。１００℃の温度で加熱、加圧することにより容易に接続できるため、液晶の面発光バックライトのような一つのＬＥＤの駆動電流が小さい用途には、低コストのパッケージ手法となる。 Between the surface of the glass epoxy substrate and the surface of the light emitting element, when the pressure at the time of bonding is kept at about 100 ° C. while holding and curing, the resin of the anisotropic conductive adhesive shrinks when returned to room temperature. Therefore, a tensile stress is generated between the glass epoxy substrate and the light emitting element. As a result, the glass epoxy substrate and the light emitting element are secured to each other while being pulled. As for the electrical connection, there is a metal sphere of about 20 μm mainly composed of gold between copper as the electrode of the glass epoxy substrate and gold of the flip chip electrode of the light emitting element. The connection between the epoxy substrate and the light emitting element is held through the metal sphere by pulling the resin together with the resin. The anisotropic conductive adhesive (heat seal) itself is a known material, but the amount of the heat seal material needs to be optimized in order to use it for the connection between the light emitting element in the wafer state and the printed circuit board. . For mounting, the necessary dimension between the electrodes is the dimension of the metal sphere, and the thickness of the resin component beyond that is an obstacle to contact. Therefore, when the area is large as in the case of bonding the wafer and the printed board, it is necessary to secure a resin escape portion, that is, a resin buffer portion. For this reason, it is one of the features that the hollow part (adhesive buffer part 375) was provided in a part of printed circuit board. Since the copper of the printed circuit board electrode and the gold of the light emitting element electrode are not eutectic bonded, the contact resistance is not zero, but is as small as several milliohms. Since it can be easily connected by heating and pressurizing at a temperature of 100 ° C., it is a low-cost packaging method for applications where the driving current of one LED is small, such as a liquid crystal surface emitting backlight.
　図２３はその製造工程を説明するための断面図である。図２３（ａ）は、サファイア基板２００上に形成された発光層とフリップチップ電極３２１及び３２２からなる発光素子１６を示している。図２３（ｂ）は、表面の外部電極６０、裏面の内部電極６１、及び接着材バッファー部３７５を備えるガラスエポキシ基板４５を示している。図２３（ｃ）は、そのガラスエポキシ基板にシート状に異方性導電接着剤３７０を形成した状態を表す。図２３（ｄ）は、図２３（ａ）の発光素子と、異方性導電接着剤３７０を設けたガラスエポキシ基板４５とを貼り合わせた状態を表す。この状態で、ガラスエポキシ基板の外部電極６０側とサファイア基板とを加圧しながら１００℃で６０分間程度保持する。その後温度を室温に戻すとき異方性導電接着剤に大きな収縮応力が働くため、電極間の電気的接続が維持できる。これにより発光ダイオード２９が完成する。図２３（ｅ）は、サファイア基板をリフトオフした状態を示し、図２３（ｆ）は更に蛍光体３３０を付加した状態を示す。サファイア基板除去及び蛍光体付加の手法や目的は前記事例の場合と同様である。 FIG. 23 is a cross-sectional view for explaining the manufacturing process. FIG. 23A shows the light emitting element 16 composed of the light emitting layer formed on the sapphire substrate 200 and the flip chip electrodes 321 and 322. FIG. 23B shows a glass epoxy substrate 45 including an external electrode 60 on the front surface, an internal electrode 61 on the back surface, and an adhesive buffer portion 375. FIG. 23C shows a state in which the anisotropic conductive adhesive 370 is formed in a sheet shape on the glass epoxy substrate. FIG. 23D shows a state in which the light emitting element of FIG. 23A and the glass epoxy substrate 45 provided with the anisotropic conductive adhesive 370 are bonded to each other. In this state, the glass epoxy substrate is held at 100 ° C. for about 60 minutes while applying pressure to the external electrode 60 side and the sapphire substrate. Thereafter, when the temperature is returned to room temperature, a large shrinkage stress acts on the anisotropic conductive adhesive, so that the electrical connection between the electrodes can be maintained. Thereby, the light emitting diode 29 is completed. FIG. 23 (e) shows a state where the sapphire substrate is lifted off, and FIG. 23 (f) shows a state where a phosphor 330 is further added. The method and purpose of removing the sapphire substrate and adding the phosphor are the same as in the case described above.
　図２４は、前記発光素子１７（図１３（ｂ））を用いる発光ダイオード３２～３４の形態（断面）を示す。前記発光素子１９（図１３（ｃ））を用いる場合も同様である。前図と同様に、パッケージ材料としてガラスエポキシ基板及び異方性導電接着剤を用いる形態である。基本形態は図２４（ａ）に示され、（ｂ）は基本形態からサファイア基板をリフトオフにて除去する形態、（ｃ）は更に蛍光体を付加する例である。発光素子１７に代わり発光素子１９を用いる場合も、そのシリコン基板を除去した後は、図２４（ｂ）及び（ｃ）と同じ構造となる。図２４（ａ）の発光ダイオード３２は、発光素子１７、ガラスエポキシ基板４５、及び異方性導電接着剤３７０から構成されている。この発光ダイオードはサファイア基板２００側が集光方向であり、ガラスエポキシ基板側がチップサイズパッケージの電極側である。構造上の重要点は、ガラスエポキシ基板の内部電極６１とフリップチップ電極３２０との電気的接続を確実にすること、発光素子１７の表面とプリント基板の表面との密着性を確保して異方性導電接着剤３７０が湿度や異物などに対する保護機能を有すること、である。これらの点について、発光ダイオード３２の構造は、図２２で説明したのと同様の原理により、チップサイズパッケージを構成するための要件を満たしている。 FIG. 24 shows a form (cross section) of light emitting diodes 32 to 34 using the light emitting element 17 (FIG. 13B). The same applies to the case where the light emitting element 19 (FIG. 13C) is used. As in the previous figure, a glass epoxy substrate and an anisotropic conductive adhesive are used as the package material. The basic form is shown in FIG. 24A, FIG. 24B is an example in which the sapphire substrate is removed from the basic form by lift-off, and FIG. 24C is an example in which a phosphor is further added. When the light emitting element 19 is used instead of the light emitting element 17, the structure is the same as that shown in FIGS. 24B and 24C after the silicon substrate is removed. The light emitting diode 32 in FIG. 24A includes the light emitting element 17, the glass epoxy substrate 45, and an anisotropic conductive adhesive 370. In this light emitting diode, the sapphire substrate 200 side is the light collecting direction, and the glass epoxy substrate side is the electrode side of the chip size package. The important points in the structure are that the electrical connection between the internal electrode 61 of the glass epoxy substrate and the flip chip electrode 320 is ensured, and the adhesion between the surface of the light emitting element 17 and the surface of the printed circuit board is ensured. The conductive conductive adhesive 370 has a function of protecting against humidity and foreign matter. With respect to these points, the structure of the light emitting diode 32 satisfies the requirements for forming a chip size package based on the same principle as described in FIG.
　図２５は、図２４（ａ）に示した発光ダイオードの製造工程を説明するための断面図である。図２５（ａ）は、サファイア基板２００上に形成された発光層とフリップチップ電極３２０を備える発光素子１７である。図２５（ｂ）は、表面の外部電極６０、裏面の内部電極６１、及び接着材バッファー部３７５を備えるガラスエポキシ基板４５を示している。図２５（ｃ）は、そのガラスエポキシ基板にシート状に異方性導電接着剤３７０を形成した状態を表す。図２５（ｄ）は、図２５（ａ）の発光素子と、（ｃ）のガラスエポキシ基板とを貼り合わせた状態を表す。この状態で、ガラスエポキシ基板の外部電極６０側とサファイア基板とを加圧しながら１００℃で６０分間程度保持する。その後温度を室温に戻すとき異方性導電接着剤に大きな収縮応力が働くため、電極間の電気的接続が確保できる。これにより発光ダイオード３２が完成する。図２５（ｅ）は、サファイア基板をリフトオフした状態を示し、図２５（ｆ）は更に蛍光体３３０を付加した状態を示す。サファイア基板除去及び蛍光体付加の手法や目的は、前記事例の場合と同様である。 FIG. 25 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode shown in FIG. FIG. 25A shows the light emitting element 17 including the light emitting layer formed on the sapphire substrate 200 and the flip chip electrode 320. FIG. 25B shows the glass epoxy substrate 45 including the external electrode 60 on the front surface, the internal electrode 61 on the back surface, and the adhesive buffer portion 375. FIG. 25C shows a state in which the anisotropic conductive adhesive 370 is formed in a sheet shape on the glass epoxy substrate. FIG. 25D shows a state in which the light-emitting element of FIG. 25A and the glass epoxy substrate of FIG. In this state, the glass epoxy substrate is held at 100 ° C. for about 60 minutes while applying pressure to the external electrode 60 side and the sapphire substrate. Thereafter, when the temperature is returned to room temperature, a large shrinkage stress acts on the anisotropic conductive adhesive, so that electrical connection between the electrodes can be ensured. Thereby, the light emitting diode 32 is completed. FIG. 25 (e) shows a state where the sapphire substrate is lifted off, and FIG. 25 (f) shows a state where a phosphor 330 is further added. The method and purpose of removing the sapphire substrate and adding the phosphor are the same as in the case described above.
　図２６は、図２４（ｂ）又は（ｃ）に示した発光ダイオードの製造手順を説明するための断面図である。図２６（ａ）は、シリコン基板１７０上にシリコン酸化膜１８０を形成し、その上に発光層及びフリップチップ電極３２０を備えた発光素子１９を示している。図２６（ｂ）は、表面の外部電極６０、裏面の内部電極６１、及び接着材バッファー部３７５を備えるガラスエポキシ基板４５を示している。図２６（ｃ）は、そのガラスエポキシ基板にシート状に異方性導電接着剤３７０を形成した状態を表す。図２６（ｄ）は、図２６（ａ）の発光素子と、（ｃ）のガラスエポキシ基板とを貼り合わせた状態を表す。この状態で、ガラスエポキシ基板の外部電極６０側とシリコン基板とを加圧しながら１００℃で６０分間程度保持する。その後温度を室温に戻すとき異方性導電接着剤に大きな収縮応力が働くため、電極間の電気的接続が確保できる。但し、この状態ではシリコンが発光層からの光を通さないため、シリコン基板１７０をエッチングにて除去する必要がある。図２６（ｅ）は、シリコン基板を除去した状態を示し、この状態で発光ダイオード３３として完成する。図２６（ｆ）は更に蛍光体３３０を付加した状態を示す。シリコン基板除去及び蛍光体付加の手法や目的は、前記事例の場合と同様である。 FIG. 26 is a cross-sectional view for explaining a manufacturing procedure of the light-emitting diode shown in FIG. 24 (b) or (c). FIG. 26A shows the light emitting device 19 in which the silicon oxide film 180 is formed on the silicon substrate 170 and the light emitting layer and the flip chip electrode 320 are provided thereon. FIG. 26B shows a glass epoxy substrate 45 including an external electrode 60 on the front surface, an internal electrode 61 on the back surface, and an adhesive buffer portion 375. FIG. 26C shows a state in which the anisotropic conductive adhesive 370 is formed in a sheet shape on the glass epoxy substrate. FIG. 26D shows a state in which the light-emitting element of FIG. 26A and the glass epoxy substrate of FIG. In this state, the glass epoxy substrate is held at 100 ° C. for about 60 minutes while pressing the external electrode 60 side and the silicon substrate. Thereafter, when the temperature is returned to room temperature, a large shrinkage stress acts on the anisotropic conductive adhesive, so that electrical connection between the electrodes can be ensured. However, since silicon does not transmit light from the light emitting layer in this state, it is necessary to remove the silicon substrate 170 by etching. FIG. 26E shows a state where the silicon substrate is removed, and the light emitting diode 33 is completed in this state. FIG. 26 (f) shows a state where a phosphor 330 is further added. The method and purpose of removing the silicon substrate and adding the phosphor are the same as in the case described above.
　図２７は、ウエーハと、ウエーハ状態の発光素子と、１つの発光ダイオードとの関係の例を示す図である。素子基板であるサファイア基板として、例えば図２７（ａ）に示すような２インチウエーハ４００を使用することができる。図２７（ｂ）の断面図に示すように、１つの発光素子は０．４ｍｍ×０．２ｍｍ程度とすることができる。発光素子はサファイア基板上に設けた光マイクロセル構造のものであり、例えば、横方向に２、縦方向（図示せず）に１、の光マイクロセルから構成することができる。図２７（ｃ）に、発光素子をパッケージし、個別に分離された発光ダイオード３６の断面を示す。発光素子は、光マイクロセル層３００、導電反射膜層２７５、電源配線層３１０及びフリップチップ電極層３２０を備えている。光マイクロセル層３００には断面視２つの光マイクロセルが形成されており、各光マイクロセルは、発光セル８０とその側面を囲むマイクロミラー７１を備えている。図２７（ｂ）において、半導体のスクライブライン上の切り込み部４７が他の発光素子との境界である。ウエーハ状態の発光素子とプリント基板４１とが貼り合わされた後、その貼り合せ時の温度（約３００℃）に近い温度でレーザリフトオフによりサファイア基板２００が除去される。サファイア基板が除去された状態では、プリント基板４１上に半導体層が発光素子毎に分離されているため、室温に戻した時にも大きなストレスなく保持される。その後、図２７（ｃ）の様に蛍光体３３０を貼り合わせたりすることも可能である。約３００℃の状態での上記レーザリフトオフを簡素化するために、貼り合わせ前の室温にて予めレーザを照射した後に３００℃で貼り合わせ、その後は３００℃の温度条件だけでサファイアを除去することも可能である。治工具を要するが、レーザを高温下で照射するよりは手軽に行うことができる。 FIG. 27 is a diagram illustrating an example of a relationship among a wafer, a light emitting element in a wafer state, and one light emitting diode. As the sapphire substrate that is an element substrate, for example, a 2-inch wafer 400 as shown in FIG. 27A can be used. As shown in the cross-sectional view of FIG. 27B, one light emitting element can be about 0.4 mm × 0.2 mm. The light-emitting element has an optical microcell structure provided on a sapphire substrate, and can be composed of, for example, two optical microcells in the horizontal direction and one in the vertical direction (not shown). FIG. 27C shows a cross section of the light emitting diode 36 in which the light emitting elements are packaged and individually separated. The light emitting element includes an optical microcell layer 300, a conductive reflective film layer 275, a power supply wiring layer 310, and a flip chip electrode layer 320. The optical microcell layer 300 is formed with two optical microcells in cross section, and each optical microcell includes a light emitting cell 80 and a micromirror 71 surrounding the side surface. In FIG. 27B, a cut portion 47 on a semiconductor scribe line is a boundary with another light emitting element. After the wafer-state light emitting element and the printed circuit board 41 are bonded together, the sapphire substrate 200 is removed by laser lift-off at a temperature close to the bonding temperature (about 300 ° C.). In a state where the sapphire substrate is removed, the semiconductor layer is separated for each light emitting element on the printed circuit board 41, so that even when the temperature is returned to room temperature, the semiconductor layer is held without great stress. Thereafter, as shown in FIG. 27C, the phosphor 330 can be bonded. In order to simplify the laser lift-off in the state of about 300 ° C., laser irradiation is performed in advance at room temperature before bonding, bonding is performed at 300 ° C., and then sapphire is removed only at a temperature condition of 300 ° C. Is also possible. Although a tool is required, it can be performed more easily than irradiating a laser at a high temperature.
　図２８は、ウエーハと、ウエーハ状態の発光素子と、１つの発光ダイオードとの関係の別の例を示す図である。素子基板であるシリコン基板として、例えば図２８（ａ）に示すような２インチウエーハ４００を使用することができる。素子基板にシリコン基板を使用し、そのシリコンをエッチングにより除去すること以外は、図２７に示した例と同様である。図２８（ｃ）に、発光素子をパッケージした発光ダイオード３７の断面を示す。図１６（ｃ）に示した発光ダイオード２５と同様の構成である。図２８（ｂ）に示すようにウエーハ状態の発光素子とプリント基板４１とが貼り合わされた後、その貼り合せ時の温度（約３００℃）に近い温度でＫＯＨ水溶液又はＫＯＨ蒸気にてシリコン基板が除去される。約３００℃でシリコン基板をエッチングにて除去することは、サファイア基板のレーザリフトオフより遥かに容易であり、シリコン基板を用いることの利点である。シリコン基板が除去された状態では、プリント基板４１上に半導体層が発光素子毎に分離されているため、室温に戻した時にも大きなストレスなく保持される。その後、図２８（ｃ）の様に蛍光体３３０を貼り合わせたりすることも可能である。 FIG. 28 is a diagram showing another example of the relationship between a wafer, a light emitting element in a wafer state, and one light emitting diode. As a silicon substrate which is an element substrate, for example, a 2-inch wafer 400 as shown in FIG. 28A can be used. 27 is the same as the example shown in FIG. 27 except that a silicon substrate is used as the element substrate and the silicon is removed by etching. FIG. 28C shows a cross section of the light emitting diode 37 in which the light emitting element is packaged. The configuration is the same as that of the light-emitting diode 25 shown in FIG. After the wafer-state light emitting element and the printed circuit board 41 are bonded together as shown in FIG. 28 (b), the silicon substrate is heated with a KOH aqueous solution or KOH vapor at a temperature close to the bonding temperature (about 300 ° C.). Removed. Removing the silicon substrate by etching at about 300 ° C. is much easier than laser lift-off of the sapphire substrate, and is an advantage of using the silicon substrate. In the state where the silicon substrate is removed, the semiconductor layer is separated for each light emitting element on the printed circuit board 41, so that even when the temperature is returned to room temperature, the semiconductor layer is maintained without great stress. Thereafter, the phosphor 330 can be bonded together as shown in FIG.
　図２９は発光ダイオードの全体を説明するための図であり、図２９（ａ）は上面、（ｂ）は断面、（ｃ）は下面の電極部を示す。図２９（ｂ）において、発光素子は、光マイクロセル層３００、導電反射膜層２７５、電源配線層３１０及びフリップチップ電極層３２０を備えている。光マイクロセル層３００には２つの光マイクロセルが形成されており、各光マイクロセルは、発光セル８０とその側面を囲むマイクロミラー７１を備えている。フリップチップ電極層の各内部電極は円柱状に形成され、フリップチップＰ電極３２１とフリップチップＮ電極３２２とからなるようにすることができる。熱可塑性プリント基板４１は、その両面に内部電極６１及び外部電極６０を備え、内部電極６１と外部電極６０とはビア５０により接続されている。熱可塑性インターポーザ４２を介して、熱可塑性プリント基板４１の表面と発光素子の電極側表面とは強固に密着されている。また、フリップチップ電極３２１及び３２２と、それらに対応して設けられている各内部電極６１との間は、金属拡散により強固に接続されている。図示するように、発光セル８０の活性層から発生する光は、ｐ方向にはそのまま放出され、ｑ方向は反射膜層２７５で反射されて放出され、活性層に沿ったｒ方向の光はマイクロミラー７１により反射されて放出される。板状の蛍光体３３０が貼り合わされており、発光層から到来する波長の短い１次発光により蛍光物質が励起され、波長の長い光を２次発光する。図中ｓ、ｔ及びｕにより２次発光の方向を示す。白色発光ダイオードの場合には、これらの１次発光、２次発光の波長と強度の組み合わせにより白色光が生成される。 FIG. 29 is a diagram for explaining the entire light emitting diode, in which FIG. 29A shows the upper surface, FIG. 29B shows the cross section, and FIG. 29C shows the electrode portion on the lower surface. In FIG. 29B, the light emitting element includes an optical microcell layer 300, a conductive reflective film layer 275, a power supply wiring layer 310, and a flip chip electrode layer 320. Two optical microcells are formed in the optical microcell layer 300, and each optical microcell includes a light emitting cell 80 and a micromirror 71 surrounding the side surface thereof. Each internal electrode of the flip chip electrode layer is formed in a cylindrical shape, and can be composed of a flip chip P electrode 321 and a flip chip N electrode 322. The thermoplastic printed circuit board 41 includes an internal electrode 61 and an external electrode 60 on both surfaces, and the internal electrode 61 and the external electrode 60 are connected by a via 50. Through the thermoplastic interposer 42, the surface of the thermoplastic printed circuit board 41 and the electrode side surface of the light emitting element are firmly adhered. Further, the flip chip electrodes 321 and 322 and the respective internal electrodes 61 provided corresponding thereto are firmly connected by metal diffusion. As shown in the figure, the light generated from the active layer of the light emitting cell 80 is emitted as it is in the p direction, the q direction is reflected and emitted by the reflective film layer 275, and the light in the r direction along the active layer is microscopic. It is reflected by the mirror 71 and emitted. A plate-like phosphor 330 is bonded, and the fluorescent material is excited by primary light having a short wavelength coming from the light emitting layer, and light having a long wavelength is secondarily emitted. In the figure, the direction of secondary light emission is indicated by s, t and u. In the case of a white light emitting diode, white light is generated by a combination of the wavelength and intensity of these primary light emission and secondary light emission.
　上記発光ダイオード３９は、図２９（ａ）に示すように、横２×縦１の２つの光マイクロセルにより構成されている。各発光セルの領域は境界８１で示されている。この発光素子はサイズが小さいため、２つのフリップチップ電極（３２１及び３２２）だけが具備されている。通常、ベアチップにフリップチップ電極を備える素子においては、２つのフリップチップ電極では安定性に欠ける。しかし、この発光ダイオードの構造においてフリップチップ電極は内部電極であるので、２つでも安定する。図２９（ｃ）は、この発光ダイオードの下面（電極面）を示している。Ｐ電極６２及びＮ電極６３は、プリント基板４１に設けられた外部電極６０の銅導体の表層に半田メッキを施して形成されており、マザーボードとの接続に用いられる。図２９に示される発光ダイオードは、図２７（ａ）や図２８（ａ）に示したようなウエーハ状態にてパッケージまで完了し、その後、必要な電気的検査や光学的検査もウエーハ状態、すなわち発光ダイオードを個別に分離する前に行うことができる。この様にすれば、ウエーハ状態で扱う治工具類を用いて組立・検査を行うことができる。 The light emitting diode 39 is composed of two optical microcells of 2 × 1 in the horizontal direction as shown in FIG. The area of each light emitting cell is indicated by a boundary 81. Since this light emitting device is small in size, it has only two flip chip electrodes (321 and 322). Usually, in an element having a flip chip electrode on a bare chip, the two flip chip electrodes lack stability. However, since the flip chip electrode is an internal electrode in this light emitting diode structure, even two of them are stable. FIG. 29C shows the lower surface (electrode surface) of the light emitting diode. The P electrode 62 and the N electrode 63 are formed by performing solder plating on the surface layer of the copper conductor of the external electrode 60 provided on the printed circuit board 41, and are used for connection to the mother board. The light emitting diode shown in FIG. 29 is completed up to the package in the wafer state as shown in FIG. 27A and FIG. 28A, and then necessary electrical inspection and optical inspection are also performed in the wafer state. This can be done before individually separating the light emitting diodes. In this way, assembly and inspection can be performed using jigs and tools handled in the wafer state.
　図３０に上記発光ダイオード３９のマザーボード３４０への実装例を示す。液晶のバックライト用途では、このような発光ダイオードが１０ｍｍ程度のピッチで縦横に敷き詰められる。発光ダイオード３９は０．４ｍｍ×０．２ｍｍ程度とごく小さいため、ウエーハ状態からスクライブしてそのままエキスパンドした状態、又は、同様なシート面上に実装した状態でピックアップして、マザーボードに装着することができる。この様にすれば静電気等のサージが最小限に抑えることができる。発光ダイオード３９に備えられた蛍光体で２次発光する光は全方向に向かうため、マザーボード上に反射板１５０を設けて集光方向へ向けることも有効である。 FIG. 30 shows an example of mounting the light emitting diode 39 on the mother board 340. In a liquid crystal backlight application, such light emitting diodes are spread vertically and horizontally at a pitch of about 10 mm. Since the light emitting diode 39 is as small as about 0.4 mm × 0.2 mm, it can be picked up and mounted on the motherboard after being scribed from the wafer state and expanded as it is or mounted on the same sheet surface. it can. In this way, surges such as static electricity can be minimized. Since the secondary light emitted from the phosphor provided in the light emitting diode 39 is directed in all directions, it is also effective to provide a reflecting plate 150 on the mother board and direct it in the light collecting direction.
　尚、以上では、パッケージ基板として、熱可塑性プリント基板、金属基板、ガラスエポキシ基板、又はバリスタ基板を使用する例を挙げた。また、基板を組み合わせて使用する例を挙げた。発光素子とパッケージ基板との接着に、熱可塑性のインターポーザ及び異方性導電接着剤のいずれかを用いる例を挙げたが、それらを組み合わせて用いることも可能である。発光素子の素子基板と熱可塑性プリント基板との熱膨張係数が異なることを前提として説明してきたが、熱可塑性プリント基板の熱膨張係数を素子基板の熱膨張係数に合わせるように材料を選択することもできる。そうすれば、特に３００℃近傍で素子基板とパッケージ基板を貼り合わせた後に、貼り合わせた基板が反ることなく室温まで降下させることができる。これにより素子基板の除去を室温近くで行うことができるため、加工条件や設備が簡素化される。ただし、この場合パッケージ基板の熱膨張係数が素子基板の熱膨張係数値に近いため、マザーボードなどに当該パッケージを実装する場合には注意を要する。以上の他にも、金属基板と異方性導電接着剤とを組み合わせる構成、セラミックス基板と熱可塑性のインターポーザとを組み合わせる構成、セラミックス基板と異方性導電接着剤とを組み合わせる構成等が考えられる。このような組み合わせは、熱伝導率の値や、要求される電極間の接続抵抗の値、作りやすさ等を考慮しながら選ぶことができる。
　その他、本発明は以上で詳述した実施形態に限定されず、本発明の請求項に示した範囲で様々な変形または変更が可能である。 In the above, an example in which a thermoplastic printed board, a metal board, a glass epoxy board, or a varistor board is used as the package board has been described. Moreover, the example which uses a board | substrate combining was given. Although an example in which either a thermoplastic interposer or an anisotropic conductive adhesive is used for bonding between the light emitting element and the package substrate is given, it is also possible to use them in combination. Although it has been described on the assumption that the thermal expansion coefficient of the element substrate of the light emitting element is different from that of the thermoplastic printed circuit board, the material should be selected so that the thermal expansion coefficient of the thermoplastic printed circuit board matches the thermal expansion coefficient of the element substrate. You can also. If it does so, after bonding an element board | substrate and a package board | substrate especially 300 degreeC vicinity, it can be made to fall to room temperature, without the bonded board | substrate bonding. Thereby, since the element substrate can be removed near room temperature, the processing conditions and equipment are simplified. However, in this case, since the thermal expansion coefficient of the package substrate is close to the thermal expansion coefficient value of the element substrate, care must be taken when mounting the package on a mother board or the like. In addition to the above, a configuration combining a metal substrate and an anisotropic conductive adhesive, a configuration combining a ceramic substrate and a thermoplastic interposer, a configuration combining a ceramic substrate and an anisotropic conductive adhesive, and the like are conceivable. Such a combination can be selected in consideration of a value of thermal conductivity, a required value of connection resistance between electrodes, ease of making, and the like.
In addition, the present invention is not limited to the embodiments described in detail above, and various modifications or changes can be made within the scope of the claims of the present invention.
　発光ダイオードの輝度向上に伴い、省エネルギーの時代ニーズとも相まってその用途が拡大している。灯具の代替、液晶バックライトの代替、食物工場の照明など、いずれの用途においても高効率化・小型化・低コスト化が普及のカギである。本発明のチップサイズパッケージの光半導体装置は、ウエーハ状態でパッケージができ、ウエーハ状態で電気的検査・光学的検査を行うことができ、個別発光ダイオードに分離した後も、ウエーハ状態又はそれをエキスバンドした状態で扱うことができ、パッケージコストを大きく低減できるものである。本発明は、白色用だけでなく全ての発光ダイオードに適用でき、また化合物半導体と他の母材との組み合わせも可能になり、広範な用途に用いることができる。 ¡As the brightness of light emitting diodes is improved, the applications are expanding along with the needs of the age of energy saving. High efficiency, downsizing, and low cost are the key to widespread use in all applications, such as lamp replacement, liquid crystal backlight replacement, and food factory lighting. The chip size package optical semiconductor device of the present invention can be packaged in the wafer state, and can be subjected to electrical inspection and optical inspection in the wafer state. It can be handled in a banded state, and the package cost can be greatly reduced. The present invention can be applied not only to white light but also to all light-emitting diodes, and a combination of a compound semiconductor and another base material is possible, so that it can be used for a wide range of applications.
　１；サファイア基板、２；Ｎ＋型半導体（ＧａＡｌＮ）層、３；Ｎ型半導体（ＧａＡｌＮ）層、４；活性層、５；Ｐ型半導体（ＧａＡｌＮ）層、６；導電反射膜（背面反射膜）、７；フリップチップ（Ｐ）電極、８；フリップチップ（Ｎ）電極、１０；パッケージ基板、１１；パッケージ基板電極部、１２；パッケージ内側壁、１３；蛍光体、１４；キャップ、１５；シリコン酸化膜、１６～１９；発光素子、２０～３９；発光ダイオード（光半導体装置）、４０；プリント基板、４１；熱可塑性プリント基板、４２；熱可塑性インターポーザ、４３；金属基板、４５；ガラスエポキシ基板、４７；スクライブライン位置の切り込み（溝）部、５０；ビア、６０；外部電極、６１；内部電極、６２；半田メッキされた外部Ｐ電極、６３；半田メッキされた外部Ｎ電極、６５；マザーボード電極、７０；側面反射板、７１；マイクロミラー、８０；発光セル、８１；発光セルの境界、８２；光マイクロセル層、８５；導電反射膜、９０；配線層、９５；保護ダイオード層、９６；Ｎ型ポリシリコン、９７；Ｐ型ポリシリコン、９８；第１ツェナーダイオードのＮ電極、９９；第２ツェナ―ダイオードのＮ電極、１００；発光ダイオードの外枠、１５０；外部反射板、１８０；シリコン酸化膜、１９０、１９１；酸化インジウム膜、２００；サファイア基板、２０１；表面を梨地にしたサファイア基板、２１０；Ｎ＋型ＧａＡｌＮ層、２２０；Ｎ型ＧａＡｌＮ層、２３０；活性層、２３１；活性層の境界、２４０；Ｐ型ＧａＡｌＮ層、２５０；テーパ部、２６０；フォトレジスト膜、２７０；導電反射膜、２７５；導電反射膜層、２８０、２８５；シリコン酸化膜、２８１、２８２；電極部、２９０；Ｐ型電極、２９１；Ｎ型電極、３００；光マイクロセル層、３１０；光マイクロセルへの電源配線層、３２０；フリップチップ電極層、３２１；フリップチップＰ電極、３２２；フリップチップＮ電極、３３０；蛍光体、３３１；蛍光体表面の梨地部、３４０；マザーボード、３５０；インターポーザ、３６０；内層プリント基板、３６１；電極、３７０；異方性導電接着材、３７５；接着材バッファー部、３９０；透明板（無アルカリガラス）、４００；ウエーハ。 DESCRIPTION OF SYMBOLS 1; Sapphire substrate, 2; N + type semiconductor (GaAlN) layer, 3; N type semiconductor (GaAlN) layer, 4; Active layer, 5: P type semiconductor (GaAlN) layer, 6; Conductive reflective film (back reflective film) , 7; Flip chip (P) electrode, 8; Flip chip (N) electrode, 10; Package substrate, 11; Package substrate electrode part, 12: Package inner wall, 13; Phosphor, 14; Cap, 15; Films 16 to 19; Light-emitting elements, 20 to 39; Light-emitting diodes (optical semiconductor devices), 40; Printed circuit boards, 41; Thermoplastic printed circuit boards, 42; Thermoplastic interposers, 43; Metal substrates, 45; 47; notch (groove) portion at scribe line position, 50; via, 60; external electrode, 61; internal electrode, 62; solder-plated external P electrode, 63; half Plated external N electrode, 65; motherboard electrode, 70; side reflector, 71; micromirror, 80; light emitting cell, 81; light emitting cell boundary, 82; light microcell layer, 85; Wiring layer, 95; protective diode layer, 96; N-type polysilicon, 97; P-type polysilicon, 98; N electrode of the first Zener diode, 99; N electrode of the second Zener diode, 100; Frame: 150; External reflector, 180; Silicon oxide film, 190, 191; Indium oxide film, 200; Sapphire substrate, 201; Sapphire substrate with a textured surface, 210; N + type GaAlN layer, 220; N type GaAlN layer , 230; active layer, 231; boundary of active layer, 240; P-type GaAlN layer, 250; taper portion, 260; photoresist film, 70; conductive reflective film, 275; conductive reflective film layer, 280, 285; silicon oxide films, 281 and 282; electrode portion, 290; P-type electrode, 291; N-type electrode, 300; optical microcell layer, 310; Power supply wiring layer to the micro cell, 320; flip chip electrode layer, 321; flip chip P electrode, 322; flip chip N electrode, 330; phosphor, 331; matte portion of phosphor surface, 340; motherboard, 350; interposer 360; inner layer printed circuit board, 361; electrode, 370; anisotropic conductive adhesive, 375; adhesive buffer portion, 390; transparent plate (non-alkali glass), 400; wafer.

Claims (17)

  1. 　素子基板上に発光部を構成する化合物半導体層が形成された発光素子と、該発光素子を搭載するパッケージ基板とを備える半導体装置であって、
    　前記発光素子は、１又は２以上の区画された発光部を備えるとともに、光を取り出す発光面とは反対側の素子電極面に給電を受けるための素子電極を備え、
    　前記パッケージ基板は前記発光素子と略同一サイズであって、前記発光素子を搭載する素子搭載面に前記素子電極に対応した内部電極と、該素子搭載面とは反対面に該内部電極とビアによって接続された外部電極と、を備え、
    　前記発光素子の前記素子電極面と前記パッケージ基板の前記素子搭載面とを接合材を用いて貼り合わせることにより、前記素子電極と前記内部電極とが電気的に接続されるとともに、前記素子電極面と前記素子搭載面との間が密封され、
    　ウエーハ上に形成された前記発光素子が前記パッケージ基板ごとに分離されて構成されることを特徴とするチップサイズパッケージの光半導体装置。     A semiconductor device comprising: a light emitting element in which a compound semiconductor layer constituting a light emitting portion is formed on an element substrate; and a package substrate on which the light emitting element is mounted.
    The light-emitting element includes one or two or more partitioned light-emitting portions, and an element electrode for receiving power from the element electrode surface opposite to the light-emitting surface from which light is extracted.
    The package substrate is substantially the same size as the light emitting element, and includes an internal electrode corresponding to the element electrode on an element mounting surface on which the light emitting element is mounted, and an internal electrode and a via on the surface opposite to the element mounting surface. And connected external electrodes,
    By bonding the element electrode surface of the light emitting element and the element mounting surface of the package substrate using a bonding material, the element electrode and the internal electrode are electrically connected, and the element electrode surface And the element mounting surface are sealed,
    An optical semiconductor device having a chip size package, wherein the light emitting elements formed on a wafer are separated for each package substrate.
  2. 　前記パッケージ基板ごとに分離される前又は後に前記素子基板が除去されて形成される請求項１記載のチップサイズパッケージの光半導体装置。 2. The chip-sized package optical semiconductor device according to claim 1, wherein the device substrate is formed before or after being separated for each package substrate.
  3. 　前記パッケージ基板は熱可塑性樹脂基板であり、
    　前記接合材は、熱可塑性材料からなるインターポーザ及び／又は異方性導電接着剤である請求項１又は２に記載のチップサイズパッケージの光半導体装置。     The package substrate is a thermoplastic resin substrate;
    The optical semiconductor device of the chip size package according to claim 1, wherein the bonding material is an interposer and / or an anisotropic conductive adhesive made of a thermoplastic material.
  4. 　前記パッケージ基板は金属基板であり、
    　前記接合材は、熱可塑性材料からなるインターポーザ及び／又は異方性導電接着剤である請求項１又は２に記載のチップサイズパッケージの光半導体装置。     The package substrate is a metal substrate;
    The optical semiconductor device of the chip size package according to claim 1, wherein the bonding material is an interposer and / or an anisotropic conductive adhesive made of a thermoplastic material.
  5. 　前記パッケージ基板はガラスエポキシ基板であり、前記接合材として異方性導電接着剤を用いる請求項１又は２に記載のチップサイズパッケージの光半導体装置。 3. The chip size package optical semiconductor device according to claim 1, wherein the package substrate is a glass epoxy substrate, and an anisotropic conductive adhesive is used as the bonding material.
  6. 　前記パッケージ基板は非直線性抵抗特性をもつ基板である請求項１又は２に記載のチップサイズパッケージの光半導体装置。 3. The chip-sized package optical semiconductor device according to claim 1, wherein the package substrate is a substrate having nonlinear resistance characteristics.
  7. 　前記発光素子と前記パッケージ基板との間に、前記接合材を挟んで非直線性抵抗特性をもつ基板を更に備え、該基板の両面に具備された電極と該電極間を接続するビアとを介して、該発光素子の前記素子電極と該パッケージ基板の前記内部電極とが電気的に接続される請求項１乃至５のいずれかに記載のチップサイズパッケージの光半導体装置。 A substrate having a non-linear resistance characteristic is further interposed between the light emitting element and the package substrate with the bonding material interposed therebetween, and via electrodes provided on both sides of the substrate and vias connecting the electrodes. 6. The chip-sized package optical semiconductor device according to claim 1, wherein the element electrode of the light emitting element and the internal electrode of the package substrate are electrically connected.
  8. 　前記発光素子の前記素子電極面上に絶縁膜及び導電膜を順に形成し、更に該導電膜上にＰ型ポリシリコン及びＮ型ポリシリコンを順に形成し、該導電膜と該Ｐ型ポリシリコンと該Ｎ型ポリシリコンとによって構成される双方向ツェナーダイオードを備える請求項１乃至５のいずれかに記載のチップサイズパッケージの光半導体装置。 An insulating film and a conductive film are sequentially formed on the element electrode surface of the light emitting element, and a P-type polysilicon and an N-type polysilicon are sequentially formed on the conductive film, and the conductive film, the P-type polysilicon, 6. The chip-sized package optical semiconductor device according to claim 1, further comprising a bidirectional Zener diode configured with the N-type polysilicon.
  9. 　前記素子基板は透明基板である請求項１乃至８のいずれかに記載の光半導体装置。 The optical semiconductor device according to claim 1, wherein the element substrate is a transparent substrate.
  10. 　前記素子基板は光を通さない基板である請求項２乃至８のいずれかに記載のチップサイズパッケージの光半導体装置。 9. The chip-sized package optical semiconductor device according to claim 2, wherein the element substrate is a substrate that does not transmit light.
  11. 　前記素子基板はシリコン基板である請求項１０記載のチップサイズパッケージの光半導体装置。 The chip-sized package optical semiconductor device according to claim 10, wherein the element substrate is a silicon substrate.
  12. 　前記素子基板上において、前記化合物半導体層は、前記発光素子ごとに分離される境界が溝状に除去されている請求項１乃至１１のいずれかに記載のチップサイズパッケージの光半導体装置。 12. The chip-sized package optical semiconductor device according to claim 1, wherein a boundary of the compound semiconductor layer separated for each light emitting element is removed in a groove shape on the element substrate.
  13. 　前記発光素子の前記発光面上に、蛍光物質を含んだ層を形成し又は蛍光物質を含んだ板を貼り合わせて構成される請求項１乃至１２のいずれかに記載のチップサイズパッケージの光半導体装置。 The optical semiconductor of the chip size package according to any one of claims 1 to 12, wherein a layer containing a fluorescent material is formed on the light emitting surface of the light emitting element, or a plate containing the fluorescent material is bonded together. apparatus.
  14. 　前記発光素子の前記発光面側の最表面に接して更に透明膜が形成され又は透明板が貼りあわされ、
    　前記透明膜又は透明板の屈折率は前記最表面の材料の屈折率と略同一であり、
    　前記透明膜又は透明板の前記発光面側と接する面とは反対側の表面は粗に加工されている請求項１乃至１２のいずれかに記載のチップサイズパッケージの光半導体装置。     A transparent film is further formed in contact with the outermost surface on the light emitting surface side of the light emitting element or a transparent plate is attached,
    The refractive index of the transparent film or transparent plate is substantially the same as the refractive index of the outermost material,
    The optical semiconductor device of a chip size package according to any one of claims 1 to 12, wherein a surface of the transparent film or the transparent plate opposite to a surface in contact with the light emitting surface side is processed to be rough.
  15. 　前記透明膜又は透明板の上に、更に蛍光物質を含んだ層を形成し又は蛍光物質を含んだ板を貼り合わせて構成される請求項１４記載のチップサイズパッケージの光半導体装置。 15. The optical semiconductor device of a chip size package according to claim 14, wherein a layer containing a fluorescent material is further formed on the transparent film or the transparent plate, or a plate containing the fluorescent material is bonded together.
  16. 　前記透明膜又は透明板に蛍光物質を含ませた請求項１４記載のチップサイズパッケージの光半導体装置。 15. The optical semiconductor device of a chip size package according to claim 14, wherein a fluorescent material is included in the transparent film or the transparent plate.
  17. 　前記発光素子は、前記化合物半導体層の前記発光面とは反対側に背面反射膜を備えるとともに、各前記発光部の側面を囲む側面反射膜を備える請求項１乃至１６のいずれかに記載のチップサイズパッケージの光半導体装置。 The chip according to any one of claims 1 to 16, wherein the light emitting element includes a back surface reflecting film on a side opposite to the light emitting surface of the compound semiconductor layer and a side surface reflecting film surrounding a side surface of each light emitting unit. Size package optical semiconductor device.
PCT/JP2011/051655 2010-02-01 2011-01-27 Chip-size packaged optical semiconductor device WO2011093405A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011551913A JPWO2011093405A1 (en) 2010-02-01 2011-01-27 Optical semiconductor device with chip size package

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010-035380 2010-02-01
JP2010035380 2010-02-01
JP2010097380 2010-04-03
JP2010-097380 2010-04-03
JP2010148257 2010-06-13
JP2010-148257 2010-06-13

Publications (1)

Publication Number Publication Date
WO2011093405A1 true WO2011093405A1 (en) 2011-08-04

Family

ID=44319388

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/051655 WO2011093405A1 (en) 2010-02-01 2011-01-27 Chip-size packaged optical semiconductor device

Country Status (2)

Country Link
JP (1) JPWO2011093405A1 (en)
WO (1) WO2011093405A1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013021519A1 (en) * 2011-08-08 2013-02-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device and light emitting module
JP2013038187A (en) * 2011-08-05 2013-02-21 Stanley Electric Co Ltd Light-emitting device and method of manufacturing the same
JP2014158028A (en) * 2013-02-18 2014-08-28 Lextar Electronics Corp Sub-mount of light emitting diode and light emitting device manufacturing method using the same
CN104752598A (en) * 2013-12-25 2015-07-01 日亚化学工业株式会社 Light emitting device
WO2016041366A1 (en) * 2014-09-19 2016-03-24 深圳市晶台股份有限公司 Full color method of novel substrate packaging light-emitting diode (led)
CN105826445A (en) * 2011-10-07 2016-08-03 首尔伟傲世有限公司 Light-emitting diode package
US9929316B2 (en) 2015-12-25 2018-03-27 Nichia Corporation Light emitting element
KR101920211B1 (en) 2011-12-19 2018-11-21 엘지이노텍 주식회사 Light emitting device array
CN111900243A (en) * 2020-06-29 2020-11-06 南京中电熊猫液晶显示科技有限公司 Display back plate, packaging method thereof and filling method of packaging material

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5849691B2 (en) * 2011-12-28 2016-02-03 日亜化学工業株式会社 Mounting method of light emitting element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114820A (en) * 2004-10-18 2006-04-27 Matsushita Electric Works Ltd Light emitting element and its manufacturing method
JP2006228904A (en) * 2005-02-16 2006-08-31 Sanken Electric Co Ltd Compound semiconductor device
JP2007157850A (en) * 2005-12-01 2007-06-21 Stanley Electric Co Ltd Semiconductor light emitting element and manufacturing method thereof
JP2008505508A (en) * 2004-06-30 2008-02-21 クリー　インコーポレイテッド Chip scale method for packaging light emitting device and light emitting device packaged on chip scale
JP2008270325A (en) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd Electrostatic discharge protective component and light-emitting diode module using the same
JP2008270326A (en) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd Electrostatic discharge protecting component and light-emitting diode module using the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298104A (en) * 1998-04-16 1999-10-29 Sumitomo Metal Electronics Devices Inc Circuit board for mounting semiconductor
JP2000164938A (en) * 1998-11-27 2000-06-16 Sharp Corp Light emitting device and method of packaging light- emitting element
JP3748779B2 (en) * 2001-02-16 2006-02-22 松下電器産業株式会社 Semiconductor element mounting method and thermoplastic or thermosetting sheet
JP2006339277A (en) * 2005-05-31 2006-12-14 Shinko Electric Ind Co Ltd Substrate for connection and manufacturing method thereof
JP5171016B2 (en) * 2006-10-27 2013-03-27 キヤノン株式会社 Semiconductor member, manufacturing method of semiconductor article, and LED array using the manufacturing method
JP2010161298A (en) * 2009-01-09 2010-07-22 Denso Corp Method for filling conductive paste and method for manufacturing multilayer substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008505508A (en) * 2004-06-30 2008-02-21 クリー　インコーポレイテッド Chip scale method for packaging light emitting device and light emitting device packaged on chip scale
JP2006114820A (en) * 2004-10-18 2006-04-27 Matsushita Electric Works Ltd Light emitting element and its manufacturing method
JP2006228904A (en) * 2005-02-16 2006-08-31 Sanken Electric Co Ltd Compound semiconductor device
JP2007157850A (en) * 2005-12-01 2007-06-21 Stanley Electric Co Ltd Semiconductor light emitting element and manufacturing method thereof
JP2008270325A (en) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd Electrostatic discharge protective component and light-emitting diode module using the same
JP2008270326A (en) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd Electrostatic discharge protecting component and light-emitting diode module using the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038187A (en) * 2011-08-05 2013-02-21 Stanley Electric Co Ltd Light-emitting device and method of manufacturing the same
WO2013021519A1 (en) * 2011-08-08 2013-02-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device and light emitting module
US9171882B2 (en) 2011-08-08 2015-10-27 Kabushiki Kaisha Toshiba Semiconductor light emitting device and light emitting module
CN105826445A (en) * 2011-10-07 2016-08-03 首尔伟傲世有限公司 Light-emitting diode package
KR101920211B1 (en) 2011-12-19 2018-11-21 엘지이노텍 주식회사 Light emitting device array
JP2014158028A (en) * 2013-02-18 2014-08-28 Lextar Electronics Corp Sub-mount of light emitting diode and light emitting device manufacturing method using the same
CN104752598A (en) * 2013-12-25 2015-07-01 日亚化学工业株式会社 Light emitting device
WO2016041366A1 (en) * 2014-09-19 2016-03-24 深圳市晶台股份有限公司 Full color method of novel substrate packaging light-emitting diode (led)
US9929316B2 (en) 2015-12-25 2018-03-27 Nichia Corporation Light emitting element
CN111900243A (en) * 2020-06-29 2020-11-06 南京中电熊猫液晶显示科技有限公司 Display back plate, packaging method thereof and filling method of packaging material

Also Published As

Publication number Publication date
JPWO2011093405A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
WO2011093405A1 (en) Chip-size packaged optical semiconductor device
US8507927B2 (en) Semiconductor device with high density optical chips and manufacturing method thereof
JP6176171B2 (en) Method for manufacturing light emitting device
US9559278B2 (en) Light emitting device package
TWI681575B (en) Optoelectronic element and manufacturing method thereof
JP6669427B2 (en) Light emitting module and method of manufacturing the same
KR101192181B1 (en) Optical Element Device and Fabricating Method Thereof
JP5750040B2 (en) Optoelectronic semiconductor components
US11073654B2 (en) Light emitting module with recesses in light guide plate
US11289633B2 (en) LED array package and manufacturing method thereof
US10978852B2 (en) Light emitting device
KR102711807B1 (en) Display panel and manufacturing method of the same
TW201442294A (en) LED module with hermetic seal of wavelength conversion material
WO2011108664A1 (en) Optical semiconductor device
US20160336307A1 (en) Semiconductor component and method of producing a semiconductor component
KR101803874B1 (en) Car lamp using semiconductor light emitting device and method for manufacturing
JP2017120837A (en) Ultraviolet light-emitting device
KR101943824B1 (en) Light emitting device, light emitting device package and lighting system
KR101852436B1 (en) Car lamp using semiconductor light emitting device
JP2013084989A (en) Semiconductor light-emitting device and light-emitting device
JP2020027778A (en) Method of manufacturing light emitting module
KR101902249B1 (en) Car lamp using semiconductor light emitting device
JP6565895B2 (en) Package for semiconductor device and semiconductor device
KR20180023881A (en) Sheet lighting and manufacturing method of the same
JP2018060835A (en) Semiconductor device package and semiconductor device using the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11737116

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011551913

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11737116

Country of ref document: EP

Kind code of ref document: A1