WO2011039865A1 - 電力変換システム - Google Patents

電力変換システム Download PDF

Info

Publication number
WO2011039865A1
WO2011039865A1 PCT/JP2009/067071 JP2009067071W WO2011039865A1 WO 2011039865 A1 WO2011039865 A1 WO 2011039865A1 JP 2009067071 W JP2009067071 W JP 2009067071W WO 2011039865 A1 WO2011039865 A1 WO 2011039865A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
power
power conversion
load current
current value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/067071
Other languages
English (en)
French (fr)
Inventor
カズヒデ エドワルド 佐藤
雅博 木下
融真 山本
達明 安保
勝己 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to KR1020127010496A priority Critical patent/KR101314886B1/ko
Priority to US13/498,515 priority patent/US8964431B2/en
Priority to JP2011534004A priority patent/JP5389182B2/ja
Priority to CN200980161803.2A priority patent/CN102577074B/zh
Priority to PCT/JP2009/067071 priority patent/WO2011039865A1/ja
Publication of WO2011039865A1 publication Critical patent/WO2011039865A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/493—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—ELECTRIC POWER NETWORKS; CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for AC mains or AC distribution networks
    • H02J3/38—Arrangements for feeding a single network from two or more generators or sources in parallel; Arrangements for feeding already energised networks from additional generators or sources in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load

Definitions

  • the present invention relates to a power conversion system, and particularly to a power conversion system including a plurality of power conversion devices connected in parallel to a load.
  • each power conversion device of the conventional power conversion system includes a current sensor that detects a load current value of the corresponding power conversion device and a corresponding power based on the load current values of the plurality of power conversion devices.
  • An arithmetic circuit for obtaining a shared current and a cross current of the converter, and a control circuit for controlling the inverter so that the shared current is supplied from the corresponding power converter to the load and the cross current is eliminated (see, for example, Patent Document 1). .
  • a main object of the present invention is to provide a power conversion system with simple wiring even when the number of power conversion devices increases.
  • the power conversion system includes n power converters (where n is an integer of 2 or more) connected in parallel to a load, and a communication line connected to the n power converters. It is equipped with.
  • Each power converter includes an inverter that converts DC power into AC power and supplies the load, a current sensor that detects a load current value, and another load current value detected by the current sensor via a communication line ( (n-1) Transmit to each of the power converters and receive (n-1) load current values transmitted from the other (n-1) power converters via the communication line.
  • the load current value detected by the corresponding current sensor, and the (n ⁇ 1) load current values received by the communication circuit the shared current and the cross current of the corresponding power converter are obtained.
  • An arithmetic circuit and a control circuit that controls the inverter so that a shared current is supplied from the corresponding power converter to the load and cross current is eliminated.
  • the communication line is provided corresponding to each power converter, and is provided between the first and second connectors connected to the communication circuit of the corresponding power converter and the n power converters.
  • (N-1) multi-core cables One end of each multi-core cable is connected to a first connector corresponding to one of the corresponding two power converters, and the other end of the corresponding two power converters. It is connected to a second connector corresponding to the other power converter.
  • Each communication circuit transmits a load current value to each of the other communication circuits via (n ⁇ 1) multi-core cables and receives a load current value from each of the other communication circuits.
  • each of the first and second connectors has 2n terminals.
  • the 2n terminals of the first connector are connected to the 2n terminals of the second connector, respectively, and are connected to the communication circuit of the corresponding power converter.
  • Each multi-core cable includes 2n wires. One end of 2n wires of each multicore cable is connected to 2n terminals of the first connector corresponding to one of the two corresponding power converters. The other end of the 2n wirings of each multicore cable is connected to 2n terminals of the second connector corresponding to the other power converter among the corresponding two power converters.
  • Each communication circuit transmits a differential signal sequence indicating a load current value to each of the other communication circuits via two previously assigned terminals of the 2n terminals, and the remaining two terminals Through (), a differential signal sequence indicating (n ⁇ 1) load current values from the other (n ⁇ 1) communication circuits is received.
  • each communication circuit transmits a beat signal together with a load current value to each other communication circuit via a communication line
  • the arithmetic circuit uses the load current value detected by the corresponding current sensor and the communication circuit.
  • the adder for adding the received (n ⁇ 1) load current values to obtain the sum of the load current values of the n power converters and the beat signal transmitted from each of the other communication circuits And dividing the sum of the load current values of the n power converters determined by the adder by the number of power converters determined by the calculator. It includes a divider that calculates the shared current value of each power converter and a subtractor that calculates the cross current by subtracting the shared current value from the load current value detected by the current sensor.
  • each power conversion device transmits the load current value detected by the current sensor to each other power conversion device via the communication line, and from each other power conversion device to the communication line. Including a communication circuit for receiving the load current value transmitted via. Therefore, even when the number of power converters increases, wiring does not become complicated.
  • FIG. 2 is a circuit block diagram illustrating a configuration of a termination resistor illustrated in FIG. 1. It is a circuit block diagram which shows the structure and operation
  • the power conversion system of the present application includes a plurality (four in the figure) of power conversion devices P1 to P4, an oscillator 1, a communication line 2, and a bus 3.
  • Each of power conversion devices P1 to P4 operates in synchronization with the reference signal generated by oscillator 1, converts DC power into AC power, and supplies the AC power to load 4 via bus 3.
  • Each of power conversion devices P1 to P4 detects its own load current value, transmits the detected value to another power conversion device via communication line 2, and loads current values of other power conversion devices. Is received via the communication line 2.
  • Each of the power conversion devices P1 to P4 calculates its own shared current and cross current based on the load current values of the power conversion devices P1 to P4, and is provided so that the shared current is supplied to the load 4 and there is no cross current. Control the inverter.
  • the communication line 2 includes four interface boards IB1 to IB4, two termination resistors TR1 and TR2, and five LAN (Local Area Network) cables L1 to L5.
  • the interface boards IB1 to IB4 are fixed to the power converters P1 to P4, respectively.
  • Each of the interface boards IB1 to IB4 is provided with two connectors C1 and C2.
  • Each of the connectors C1 and C2 is connected to a corresponding power converter via a wiring group formed on the corresponding interface board.
  • the connectors C2 of the interface boards IB1 to IB3 are connected to the connectors C1 of the interface boards IB2 to IB4 via LAN cables L1 to L3, respectively.
  • Termination resistors TR1 and TR2 are provided with a connector C3. Termination resistors TR1 and TR2 are fixed to interface boards IB1 and IB2, respectively.
  • the connector C3 of the termination resistor TR1 is connected to the connector C1 of the interface board IB1 via the LAN cable L4.
  • the connector C3 of the termination resistor TR2 is connected to the connector C2 of the interface board IB4 via the LAN cable L5.
  • Each of the connectors C1 and C2 includes eight terminals T1 to T8 as shown in FIG.
  • the terminals T1 to T8 of the connector C1 are connected to the terminals T1 to T8 of the connector C2, respectively.
  • Each of the LAN cables L1 to L5 includes eight wires and two plugs provided at both ends thereof.
  • the plug at one end of the LAN cable L1 is inserted into the connector C2 of the interface board IB1, and the plug at the other end of the LAN cable L1 is inserted into the connector C1 of the interface board IB2.
  • the plug at one end of the LAN cable L2 is inserted into the connector C2 of the interface board IB2, and the plug at the other end of the LAN cable L2 is inserted into the connector C1 of the interface board IB3.
  • the plug at one end of the LAN cable L3 is inserted into the connector C2 of the interface board IB3, and the plug at the other end of the LAN cable L3 is inserted into the connector C1 of the interface board IB4.
  • the terminals T1 to T8 of the connector C1 of each interface board IB are connected to the terminals T1 to T8 of the connector C1 of each other interface board IB.
  • Termination resistor TR1 includes eight terminals T1 to T8 as shown in FIG.
  • Termination resistor TR1 includes four termination resistance elements 5-8.
  • Termination resistor element 5 is connected between terminals T1 and T2
  • termination resistor element 6 is connected between terminals T3 and T4
  • termination resistor element 7 is connected between terminals T5 and T6
  • termination resistor element 8 is connected to terminals T7 and T6.
  • T8 Connected between T8.
  • the plug at one end of the LAN cable L4 is inserted into the connector C3 of the termination resistor TR1, and the plug at the other end of the LAN cable L4 is inserted into the connector C1 of the interface board IB1.
  • the termination resistor TR2 has the same configuration as the termination resistor TR1.
  • the plug at one end of the LAN cable L5 is inserted into the connector C3 of the termination resistor TR2, and the plug at the other end of the LAN cable L5 is inserted into the connector C2 of the interface board IB4. In this way, the communication line 2 is configured.
  • each of the power conversion devices P1 to P4 includes a communication circuit 10 and an arithmetic circuit 11.
  • the communication circuit 10 of the power conversion device P1 transmits its own load current value IL1 to the communication circuits 10 of the other power conversion devices P2 to P3 via the terminals T1 and T2 of the connector C1.
  • the communication circuit 10 of the power conversion device P2 transmits its own load current value IL2 to the communication circuits 10 of the other power conversion devices P1, P3, and P4 via the terminals T3 and T4 of the connector C1.
  • the communication circuit 10 of the power conversion device P3 transmits its own load current value IL3 to the communication circuits 10 of the other power conversion devices P1, P2, and P4 via the terminals T5 and T6 of the connector C1.
  • the communication circuit 10 of the power conversion device P4 transmits its own load current value IL4 to the communication circuits 10 of the other power conversion devices P1 to P3 via the terminals T7 and T8 of the connector C1.
  • the communication circuit 10 of the power conversion device P1 receives the load current values IL2 to IL4 transmitted from the communication circuits 10 of the other power conversion devices P2 to P4 via the terminals T3 to T8 of the connector C1, and these Load current values IL2 to IL4 and its own load current value IL1 are applied to the arithmetic circuit 11.
  • the communication circuit 10 of the power conversion device P2 has the load current values IL1, IL3 transmitted from the communication circuits 10 of the other power conversion devices P1, P3, P4 via the terminals T1, T2, T5 to T8 of the connector C1. IL4 is received, and the load current values IL1, IL3, IL4 and its own load current value IL2 are given to the arithmetic circuit 11.
  • the communication circuit 10 of the power conversion device P3 includes the load current values IL1, IL2, transmitted from the communication circuits 10 of the other power conversion devices P1, P2, P4 via the terminals T1 to T4, T7, T8 of the connector C1. IL4 is received, and the load current values IL1, IL2, IL4 and its own load current value IL3 are given to the arithmetic circuit 11.
  • the communication circuit 10 of the power conversion device P4 receives the load current values IL1 to IL3 transmitted from the communication circuits 10 of the other power conversion devices P1 to P3 via the terminals T1 to T6 of the connector C1, and loads those loads.
  • the current values IL1 to IL3 and its own load current value IL4 are given to the arithmetic circuit 11.
  • the arithmetic circuit 11 of the power conversion device P1 averages the load current values IL1 to IL4 given from the communication circuit 10 to obtain its own shared current value IL0, and obtains the shared current value IL0 from its own load current value IL1. Subtract the cross current IC1 by subtraction.
  • the arithmetic circuit 11 of the power conversion device P2 obtains its own shared current value IL0 by averaging the load current values IL1 to IL4 given from the communication circuit 10, and subtracts the shared current value IL0 from its own load current value IL2. To obtain the cross current IC2.
  • the arithmetic circuit 11 of the power conversion device P3 averages the load current values IL1 to IL4 given from the communication circuit 10 to obtain its own shared current value IL0, and subtracts the shared current value IL0 from its own load current value IL3. To obtain the cross current IC3.
  • the arithmetic circuit 11 of the power conversion device P4 averages the load current values IL1 to IL4 given from the communication circuit 10 to obtain its own shared current value IL0, and subtracts the shared current value IL0 from its own load current value IL4. To obtain the cross current IC4.
  • FIG. 4 is a block diagram showing the configuration of the communication circuit 10 and the arithmetic circuit 11 of the power conversion device P1.
  • the communication circuit 10 includes a transmission circuit 12, a selector 13, signal conversion circuits 14 to 17, and a reception circuit 20.
  • the transmission circuit 12 includes a buffer BF0 and a shift register SR0.
  • the buffer BF0 receives a multi-bit parallel signal (a multi-bit signal transmitted in parallel) indicating the load current value IL1 of the corresponding power conversion device P1.
  • the buffer BF0 transmits a multi-bit parallel signal to the shift register SR0.
  • the shift register SR0 converts the multi-bit parallel signal from the buffer BF0 into a multi-bit serial signal (a multi-bit signal transmitted in series).
  • the output signal of shift register SR0 is a single-ended signal having one of “H” level and “L” level.
  • Each of the signal conversion circuits 14 to 17 includes sub signal conversion circuits 18 and 19.
  • the sub-signal conversion circuit 18 converts each single-ended signal supplied from the shift register SR0 via the selector 13 into a differential signal composed of a pair of signals complementary to each other, and supplies the differential signal between corresponding terminal pairs of the connector C1.
  • the sub-signal conversion circuit 19 converts the differential signal given between the corresponding terminal pairs of the connector C1 into a single-end signal and gives it to the reception circuit 20.
  • the signal conversion circuits 14 to 17 are provided corresponding to the power conversion devices P1 to P4, respectively.
  • the selector 13 supplies the multi-bit serial signal from the shift register SR0 to the sub signal conversion circuit 18 of the signal conversion circuit 14 corresponding to the corresponding power conversion device P1.
  • the sub-signal conversion circuit 18 of the signal conversion circuit 14 converts each single-ended signal given from the transmission circuit 12 via the selector 13 into a differential signal, and performs other power conversion via the terminals T1 and T2 of the connector C1. Transmit to devices P2-P4.
  • the sub signal conversion circuit 19 of the signal conversion circuit 14 converts each differential signal output from the sub signal conversion circuit 18 to the terminals T1 and T2 of the connector C1 into a single end signal.
  • each of the output node pairs of the sub signal conversion circuit 18 of the signal conversion circuits 15 to 17 is in a high impedance state.
  • the sub-signal conversion circuit 19 of the signal conversion circuit 15 converts each differential signal supplied from the signal conversion circuit 15 of the power conversion device P2 via the terminals T3 and T4 of the connector C1 into a single-ended signal.
  • the sub-signal conversion circuit 19 of the signal conversion circuit 16 converts each differential signal supplied from the signal conversion circuit 16 of the power conversion device P3 via the terminals T5 and T6 of the connector C1 into a single-ended signal.
  • the sub signal conversion circuit 19 of the signal conversion circuit 17 converts each differential signal supplied from the signal conversion circuit 15 of the power conversion device P4 via the terminals T7 and T8 of the connector C1 into a single-ended signal. Accordingly, the output signals of the sub-signal conversion circuits 19 of the signal conversion circuits 14 to 17 are multi-bit serial signals indicating the load current values IL1 to IL4, respectively.
  • the receiving circuit 20 includes shift registers SR1 to SR4 and buffers BF1 to BF4. Shift registers SR1 to SR4 receive the output signals of signal conversion circuits 14 to 17, respectively. Each of shift registers SR1 to SR4 converts a multi-bit serial signal from a corresponding signal conversion circuit into a multi-bit parallel signal. Buffers BF1 to BF4 receive the output signals of shift registers SR1 to SR4, respectively. Each of the buffers BF1 to BF4 transmits a multi-bit parallel signal (that is, a load current value) generated by the corresponding shift register to the arithmetic circuit 11.
  • a multi-bit parallel signal that is, a load current value
  • the arithmetic circuit 11 includes adders 21 and 22, a divider 23, a selector 24, and a subtractor 25.
  • a beat signal is added to each multi-bit parallel signal.
  • the adder 21 obtains the number of beat signals output from the buffers BF1 to BF4 (that is, the number n of power converters P in operation).
  • n 4.
  • n 3.
  • the adder 22 adds the load current values IL1 to IL4 given from the buffers BF1 to BF4 to obtain the total load current value IL.
  • the divider 23 divides the total load current value IL obtained by the adder 22 by the number n (for example, four) of the power converters obtained by the adder 21 to obtain the power converters P1 to P4.
  • the current value IL0 IL / n to be shared by each is obtained.
  • the selector 24 gives the output signal (that is, the load current value IL1) of the buffer BF1 corresponding to the corresponding power conversion device P1 among the buffers BF1 to BF4 to the subtracter 25.
  • the subtractor 25 subtracts the shared current value IL0 from the load current value IL1 given from the buffer BF1 via the selector 24 to obtain the cross current value IC1.
  • the power conversion device P1 supplies a current equal to the shared current value IL0 and controls the built-in inverter so that the cross current value IC1 becomes zero.
  • the power converters P2 to P4 have the same configuration as the power converter P1. However, as shown in FIG. 5, the selector 13 of the power conversion device P2 supplies the multi-bit serial signal from the shift register SR0 to the sub-signal conversion circuit 18 of the signal conversion circuit 15 corresponding to the corresponding power conversion device P2. . Further, the selector 24 of the power conversion device P2 gives the output signal (that is, the load current value IL2) of the buffer BF2 corresponding to the corresponding power conversion device P2 among the buffers BF1 to BF4 to the subtracter 25. The subtractor 25 subtracts the shared current value IL0 from the load current value IL2 given from the buffer BF2 via the selector 24 to obtain the cross current value IC2. The power converter P2 supplies a current equal to the shared current value IL0 and controls the built-in inverter so that the cross current value IC2 becomes zero.
  • the selector 13 of the power conversion device P3 supplies the multi-bit serial signal from the shift register SR0 to the sub-signal conversion circuit 18 of the signal conversion circuit 16 corresponding to the corresponding power conversion device P3. . Further, the selector 24 of the power conversion device P3 gives the output signal (that is, the load current value IL3) of the buffer BF3 corresponding to the corresponding power conversion device P3 among the buffers BF1 to BF4 to the subtracter 25. The subtractor 25 subtracts the shared current value IL0 from the load current value IL3 given from the buffer BF3 via the selector 24 to obtain the cross current value IC3. The power converter P3 supplies a current equal to the shared current value IL0 and controls the built-in inverter so that the cross current value IC3 becomes zero.
  • the selector 13 of the power conversion device P4 gives the multi-bit serial signal from the shift register SR0 to the sub-signal conversion circuit 18 of the signal conversion circuit 17 corresponding to the corresponding power conversion device P4. .
  • the selector 24 of the power conversion device P4 gives the output signal (that is, the load current value IL4) of the buffer BF4 corresponding to the corresponding power conversion device P4 among the buffers BF1 to BF4 to the subtracter 25.
  • the subtractor 25 subtracts the shared current value IL0 from the load current value IL4 given from the buffer BF4 via the selector 24 to obtain the cross current value IC4.
  • the power conversion device P4 supplies a current equal to the shared current value IL0 and controls the built-in inverter so that the cross current value IC4 becomes zero.
  • FIG. 8 is a circuit block diagram showing the overall configuration of the power conversion device P1.
  • the power conversion device P1 in addition to the communication circuit 10 and the arithmetic circuit 11, the power conversion device P1 includes a battery 30, an inverter 31, current sensors 32 and 37, detection circuits 33, 35, and 38, a reactor 34, a capacitor 36, and a switch 39. Is provided.
  • the battery 30 stores direct current power.
  • the inverter 31 converts DC power supplied from the battery 30 into AC power.
  • the AC power generated by the inverter 31 is supplied to the load 4 via the reactor 34, the switch 39, and the bus 3.
  • Reactor 34 and capacitor 36 constitute a low-pass filter, allow the AC power generated by inverter 31 to pass therethrough, and block the carrier frequency signal generated by inverter 31.
  • the current sensor 32 detects the output current of the inverter 31.
  • the detection circuit 33 converts the detection value of the current sensor 32 into a digital signal.
  • the detection circuit 35 detects the voltage of the capacitor 36 (the voltage of the bus 3 when the switch 39 is on), and outputs a digital signal indicating the detected value.
  • the current sensor 37 detects the load current value IL1.
  • the detection circuit 38 converts the load current value IL1 into a digital signal (multiple bit parallel signal).
  • the power conversion device P1 includes a converter 40, a phase adjuster 41, a phase shifter 42, and a cross-current limiting virtual impedance circuit (Z) 43.
  • the converter 41 converts the cross current IC1 into an effective component ⁇ IP and an ineffective component ⁇ IQ.
  • the phase adjuster 41 generates a phase signal based on the invalid amount ⁇ IQ.
  • the phase shifter 42 adjusts the phase of the output signal of the oscillator 1 based on the phase signal, and generates a sine wave signal sin ⁇ t that is a phase reference of the output voltage.
  • the cross impedance limiting virtual impedance circuit 43 virtually inserts an impedance Z between the power conversion device P1 and another power conversion device to limit the cross current.
  • the power converter P1 includes a voltage setting unit 44, subtracters 45, 46, 50, 52, 56, an average value circuit 47, an average value voltage control circuit 48, a multiplier 49, a capacitor current reference generation circuit 51, an instantaneous voltage.
  • a control circuit 53, adders 54 and 58, a limiter circuit 55, an instantaneous current control circuit 57, and a PWM circuit 59 are provided.
  • the voltage setting device 44 generates a command value of the average value of the output voltage of the power converter P1.
  • the average value circuit 47 derives the average value of the voltage between the terminals of the capacitor 36 based on the output signal of the detection circuit 35.
  • the subtracters 45 and 46 subtract the effective amount ⁇ IP of the cross current IC 1 from the output value of the voltage setting unit 44 and the output value of the average value circuit 47 and give the result to the average value voltage control circuit 48.
  • the average value voltage control circuit 48 controls the average value of the output voltage of the power conversion device P1 based on the output value of the subtractor 46.
  • the multiplier 49 multiplies the sine wave signal sin ⁇ t generated by the phase shifter 42 and the output value of the average value voltage control circuit 48 to create an instantaneous voltage command value to be output from the power converter P1.
  • the subtracter 50 subtracts the output value of the cross current limiting virtual impedance circuit 43 from the output value of the multiplier 49 and gives it to the capacitor current reference generation circuit 51.
  • the capacitor current reference generation circuit 51 outputs a current value to be passed through the capacitor 36 in order to generate a desired output voltage based on the output value of the subtractor 50.
  • the subtractor 52 subtracts the output value of the average value circuit 47 from the output value of the subtractor 50 and gives it to the instantaneous voltage control circuit 53.
  • the instantaneous voltage control circuit 53 controls the voltage across the capacitor 36 based on the output value of the subtractor 50.
  • the adder 54 adds the shared current value IL0, the output value of the capacitor current reference generation circuit 51, and the output value of the instantaneous voltage control circuit 53.
  • the output value of the adder 54 is given to the subtracter 56 through the limiter circuit 55.
  • the limiter circuit 55 limits the output current command value of the inverter 31.
  • the subtracter 56 subtracts the output value of the detection circuit 33 from the output value of the limiter circuit 55 and gives it to the instantaneous current control circuit 57.
  • the instantaneous current control circuit 57 controls the output current of the inverter 31.
  • the adder 58 adds the output value of the detection circuit 35 and the output value of the instantaneous current control circuit 57 and gives the result to the PWM circuit 59.
  • the PWM circuit 59 controls the inverter 31 based on the output value of the adder 58.
  • the power conversion device P1 is provided with a current minor loop, and the instantaneous current control circuit 57 is configured so that the output current of the inverter 31 fed back by the current sensor 32 matches the current command value from the limiter circuit 55.
  • the command value of the voltage to be applied to is output.
  • the output bus 3 has the output voltage of the capacitor 36 and another power converter, in order to apply a desired voltage to the reactor 34, the voltage of the output 31 and the voltage that the inverter 31 should apply to the reactor 34. It is necessary to generate a sum voltage.
  • the voltage value of the capacitor 36 detected by the detection circuit 35 and the output value of the instantaneous current control circuit 57 are added by the adder 58, and the output value of the adder 58 is given to the PWM circuit 59 as a voltage command value.
  • the capacitor current reference generation circuit 51 generates a sine wave current reference having a phase advanced by 90 degrees from the voltage command value of the capacitor 36 as a current to flow through the capacitor 36 according to the capacitance value of the capacitor 36.
  • the voltage command value of the capacitor 36 is obtained from the output value of the subtracter 50.
  • the instantaneous voltage control circuit 53 receives a deviation (output value of the subtractor 52) between the voltage command value of the capacitor 36 and the voltage value of the capacitor 36 detected by the detection circuit 35, and in order to reduce this deviation, the inverter 31 Outputs a correction current signal to be output.
  • the output current command value to the inverter 31 is obtained by adding the output value of the capacitor current reference generation circuit 51, the output value of the instantaneous voltage control circuit 53, and the shared current value IL0 by the adder 54, and the addition value is a limiter circuit. 55 is a signal limited by 55. Therefore, in the no-load state, the inverter 31 establishes a no-load voltage by supplying a current that should flow through the capacitor 36. In this case, the instantaneous voltage control circuit 53 corrects an excess or deficiency of the output of the capacitor current reference generation circuit 51 caused by an error in current control or an error between the design value of the capacitance value of the capacitor 36 and the actual value.
  • a shared current value IL0 is given from the arithmetic circuit 11 to the current minor loop so as to share 1/4 of the load current IL, and four current conversions are performed.
  • the devices P1 to P4 share the load current IL by 1/4.
  • the limiter circuit 55 limits the command value to the instantaneous current control circuit 57 to be equal to or less than the allowable current value of the inverter 31 so that the inverter 31 does not supply an overcurrent such as an inrush current at the time of starting the load.
  • the cross current is suppressed by configuring the control circuit so that the impedance exists only for the cross current flowing between the inverters 31.
  • the cross current limiting virtual impedance circuit 43 calculates IC1 ⁇ Z and subtracts this signal from the output value of the multiplier 49 by the subtractor 50, which is used as the voltage command value of the capacitor 36.
  • the voltage of the capacitor 36 instantaneously follows the voltage command value by the aforementioned voltage control system.
  • the other power converters P2 to P4 have the same configuration as the power converter P1. As a result, each of power converters P1 to P4 supplies shared current IL0 to load 4 and no cross current flows.
  • each power conversion device transmits the load current value detected by the current sensor 37 to each other power conversion device via the communication line 2 and from each other power conversion device to the communication line 2.
  • the communication circuit 10 that receives the load current value transmitted via the communication circuit 10 is included.
  • the communication line 2 includes interface boards IB1 to IB4 provided in the power conversion devices P1 to P4, and LAN cables L1 to L3 connecting the interface boards IB1 to IB4, respectively. Therefore, even when the number of power converters increases, wiring does not become complicated.
  • P1 to P4 power converter 1 oscillator, 2 communication lines, 3 buses, 4 loads, IB1 to IB4 interface board, TR1, TR2 termination resistor, L1 to L5 LAN cable, C1 to C3 connector, T1 to T8 terminals, 5 ⁇ 8 Terminating resistor element, 10 communication circuit, 11 arithmetic circuit, 12 transmission circuit, 13, 24 selector, 14-17 signal conversion circuit, 18, 19 sub-signal conversion circuit, 20 reception circuit, BF0-BF4 buffer, SR0-SR4 Shift register, 21, 22, 54, 58 adder, 23 divider, 25, 45, 46, 50, 52, 56 subtractor, 30 battery, 31 inverter, 32, 37 current sensor, 33, 35, 38 detection circuit , 34 reactor, 36 capacitor, 39 switch, 40 variable , 41 phase adjuster, 42 phase shifter, 43 cross-current limiting virtual impedance circuit, 44 voltage setter, 47 average value circuit, 48 average value voltage control circuit, 49 multiplier, 51 current reference generation circuit, 53 instantaneous voltage Control circuit, 55 limiter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

　この電力変換システムは、負荷（４）に対して並列接続されたｎ台（ただし、ｎは２以上の整数である）の電力変換装置（Ｐ１～Ｐ４）と、ｎ台の電力変換装置（Ｐ１～Ｐ４）に接続された通信回線（２）とを備え、各電力変換装置は、電流センサ（３７）によって検出された負荷電流値を通信回線（２）を介して他の（ｎ－１）台の電力変換装置の各々に送信するとともに、他の（ｎ－１）台の電力変換装置から通信回線（２）を介して送信された（ｎ－１）個の負荷電流値を受信する通信回路（１０）と、ｎ個の負荷電流値に基づいて、対応の電力変換装置の分担電流および横流を求める演算回路（１１）とを含む。したがって、電力変換装置の台数が増えた場合でも配線が複雑になることがない。

Description

電力変換システム
　この発明は電力変換システムに関し、特に、負荷に対して並列接続された複数台の電力変換装置を備えた電力変換システムに関する。
　従来より、負荷に対して並列接続された複数の電力変換装置を備えた電力変換システムが知られている。このような電力変換システムでは、複数の電力変換装置の出力電圧が一致しないと、電力変換装置間に横流が流れてしまう。この横流を低減するため、従来の電力変換システムの各電力変換装置は、対応の電力変換装置の負荷電流値を検出する電流センサと、複数の電力変換装置の負荷電流値に基づいて対応の電力変換装置の分担電流と横流を求める演算回路と、対応の電力変換装置から負荷に分担電流が供給され、かつ横流が無くなるようにインバータを制御する制御回路とを含む（たとえば、特許文献１参照）。
特開平５－１５０７０号公報
　しかし、従来の電力変換システムでは、各電力変換装置の演算回路と他の各電力変換装置の電流センサとを信号線で接続していたので、電力変換装置の台数が増えると信号線の本数が多くなり、電力変換装置間の配線が煩雑になると言う問題があった。
　それゆえに、この発明の主たる目的は、電力変換装置の台数が増えた場合でも配線が簡単な電力変換システムを提供することである。
　この発明に係る電力変換システムは、負荷に対して並列接続されたｎ台（ただし、ｎは２以上の整数である）の電力変換装置と、ｎ台の電力変換装置に接続された通信回線とを備えたものである。各電力変換装置は、直流電力を交流電力に変換して負荷に供給するインバータと、負荷電流値を検出する電流センサと、電流センサによって検出された負荷電流値を通信回線を介して他の（ｎ－１）台の電力変換装置の各々に送信するとともに、他の（ｎ－１）台の電力変換装置から通信回線を介して送信された（ｎ－１）個の負荷電流値を受信する通信回路と、対応の電流センサによって検出された負荷電流値と、通信回路によって受信された（ｎ－１）個の負荷電流値とに基づいて、対応の電力変換装置の分担電流および横流を求める演算回路と、対応の電力変換装置から負荷に分担電流が供給され、かつ横流が無くなるようにインバータを制御する制御回路とを含む。
　好ましくは、通信回線は、各電力変換装置に対応して設けられ、対応の電力変換装置の通信回路に接続された第１および第２のコネクタと、ｎ台の電力変換装置の間に設けられた（ｎ－１）本の多芯ケーブルとを含む。各多芯ケーブルの一方端は、対応の２台の電力変換装置のうちの一方の電力変換装置に対応する第１のコネクタに接続され、その他方端は、対応の２台の電力変換装置のうちの他方の電力変換装置に対応する第２のコネクタに接続される。各通信回路は、（ｎ－１）本の多芯ケーブルを介して、他の各通信回路に負荷電流値を送信するとともに、他の各通信回路からの負荷電流値を受信する。
　また好ましくは、第１および第２のコネクタの各々は２ｎ個の端子を有する。第１のコネクタの２ｎ個の端子は、それぞれ第２のコネクタの２ｎ個の端子に接続されるとともに、対応の電力変換装置の通信回路に接続される。各多芯ケーブルは２ｎ本の配線を含む。各多芯ケーブルの２ｎ本の配線の一方端は、対応の２台の電力変換装置のうちの一方の電力変換装置に対応する第１のコネクタの２ｎ個の端子にそれぞれ接続される。各多芯ケーブルの２ｎ本の配線の他方端は、対応の２台の電力変換装置のうちの他方の電力変換装置に対応する第２のコネクタの２ｎ個の端子にそれぞれ接続される。各通信回路は、２ｎ個の端子のうちの予め割当てられた２個の端子を介して、他の各通信回路に負荷電流値を示す差動信号列を送信するとともに、残りの２個の端子を介して、他の（ｎ－１）個の通信回路からの（ｎ－１）個の負荷電流値を示す差動信号列を受信する。
　また好ましくは、各通信回路は、通信回線を介して他の各通信回路に負荷電流値とともにビート信号を送信し、演算回路は、対応の電流センサによって検出された負荷電流値と、通信回路によって受信された（ｎ－１）個の負荷電流値とを加算して、ｎ台の電力変換装置の負荷電流値の総和を求める加算器と、他の各通信回路から送信されたビート信号に基づいて、運転中の電力変換装置の台数を求める演算器と、加算器によって求められたｎ台の電力変換装置の負荷電流値の総和を演算器によって求められた電力変換装置の台数で除算して各電力変換装置の分担電流値を求める除算器と、電流センサによって検出された負荷電流値から分担電流値を減算して横流を求める減算器とを含む。
　この発明に係る電力変換システムでは、各電力変換装置は、電流センサによって検出された負荷電流値を通信回線を介して他の各電力変換装置に送信するとともに、他の各電力変換装置から通信回線を介して送信された負荷電流値を受信する通信回路を含む。したがって、電力変換装置の台数が増えた場合でも配線が複雑になることがない。
この発明の一実施の形態による電力変換システムの構成を示すブロック図である。 図１に示したインターフェースボードの構成および電力変換装置の要部を示す回路ブロック図である。 図１に示した終端抵抗器の構成を示す回路ブロック図である。 図２に示した電力変換装置Ｐ１の通信回路および演算回路の構成および動作を示す回路ブロック図である。 図２に示した電力変換装置Ｐ２の通信回路および演算回路の構成および動作を示す回路ブロック図である。 図２に示した電力変換装置Ｐ３の通信回路および演算回路の構成および動作を示す回路ブロック図である。 図２に示した電力変換装置Ｐ４の通信回路および演算回路の構成および動作を示す回路ブロック図である。 図１に示した電力変換装置Ｐ１の全体構成を示す回路ブロック図である。
　本願の電力変換システムは、図１に示すように、複数台（図では４台）の電力変換装置Ｐ１～Ｐ４、発振器１、通信回線２、および母線３を備える。電力変換装置Ｐ１～Ｐ４の各々は、発振器１で生成された基準信号に同期して動作し、直流電力を交流電力に変換し、その交流電力を母線３を介して負荷４に供給する。
　また、電力変換装置Ｐ１～Ｐ４の各々は、自己の負荷電流値を検出し、その検出値を通信回線２を介して他の電力変換装置に送信するとともに、他の電力変換装置の負荷電流値を通信回線２を介して受信する。電力変換装置Ｐ１～Ｐ４の各々は、電力変換装置Ｐ１～Ｐ４の負荷電流値に基づいて、自己の分担電流および横流を求め、分担電流が負荷４に供給され、かつ横流が無くなるように内蔵のインバータを制御する。
　通信回線２は、４個のインターフェースボードＩＢ１～ＩＢ４、２個の終端抵抗器ＴＲ１，ＴＲ２、および５本のＬＡＮ（Local　Area　Network)ケーブルＬ１～Ｌ５を備える。インターフェースボードＩＢ１～ＩＢ４は、それぞれ電力変換装置Ｐ１～Ｐ４に固定されている。インターフェースボードＩＢ１～ＩＢ４の各々には、２個のコネクタＣ１，Ｃ２が設けられている。コネクタＣ１，Ｃ２の各々は、対応のインターフェースボードに形成された配線群を介して対応の電力変換装置に接続されている。インターフェースボードＩＢ１～ＩＢ３のコネクタＣ２は、それぞれＬＡＮケーブルＬ１～Ｌ３を介してインターフェースボードＩＢ２～ＩＢ４のコネクタＣ１に接続されている。
　終端抵抗器ＴＲ１，ＴＲ２の各々には、コネクタＣ３が設けられている。終端抵抗器ＴＲ１，ＴＲ２は、それぞれインターフェースボードＩＢ１，ＩＢ２に固定されている。終端抵抗器ＴＲ１のコネクタＣ３は、ＬＡＮケーブルＬ４を介してインターフェースボードＩＢ１のコネクタＣ１に接続されている。終端抵抗器ＴＲ２のコネクタＣ３は、ＬＡＮケーブルＬ５を介してインターフェースボードＩＢ４のコネクタＣ２に接続されている。
　コネクタＣ１，Ｃ２の各々は、図２に示すように、８個の端子Ｔ１～Ｔ８を含む。インターフェースボードＩＢ１～ＩＢ４の各々において、コネクタＣ１の端子Ｔ１～Ｔ８は、コネクタＣ２の端子Ｔ１～Ｔ８にそれぞれ接続されている。
　ＬＡＮケーブルＬ１～Ｌ５の各々は、８本の配線と、それらの両端に設けられた２つのプラグとを含む。ＬＡＮケーブルＬ１の一方端のプラグはインターフェースボードＩＢ１のコネクタＣ２に挿入され、ＬＡＮケーブルＬ１の他方端のプラグはインターフェースボードＩＢ２のコネクタＣ１に挿入される。
　ＬＡＮケーブルＬ２の一方端のプラグはインターフェースボードＩＢ２のコネクタＣ２に挿入され、ＬＡＮケーブルＬ２の他方端のプラグはインターフェースボードＩＢ３のコネクタＣ１に挿入される。ＬＡＮケーブルＬ３の一方端のプラグはインターフェースボードＩＢ３のコネクタＣ２に挿入され、ＬＡＮケーブルＬ３の他方端のプラグはインターフェースボードＩＢ４のコネクタＣ１に挿入される。これにより、各インターフェースボードＩＢのコネクタＣ１の端子Ｔ１～Ｔ８は、他の各インターフェースボードＩＢのコネクタＣ１の端子Ｔ１～Ｔ８にそれぞれ接続される。
　また、終端抵抗器ＴＲ１のコネクタＣ３は、図３に示すように、８個の端子Ｔ１～Ｔ８を含む。終端抵抗器ＴＲ１は、４個の終端抵抗素子５～８を含む。終端抵抗素子５は端子Ｔ１，Ｔ２間に接続され、終端抵抗素子６は端子Ｔ３，Ｔ４間に接続され、終端抵抗素子７は端子Ｔ５，Ｔ６間に接続され、終端抵抗素子８は端子Ｔ７，Ｔ８間に接続されている。ＬＡＮケーブルＬ４の一方端のプラグは終端抵抗器ＴＲ１のコネクタＣ３に挿入され、ＬＡＮケーブルＬ４の他方端のプラグはインターフェースボードＩＢ１のコネクタＣ１に挿入される。
　終端抵抗器ＴＲ２は、終端抵抗器ＴＲ１と同じ構成である。ＬＡＮケーブルＬ５の一方端のプラグは終端抵抗器ＴＲ２のコネクタＣ３に挿入され、ＬＡＮケーブルＬ５の他方端のプラグはインターフェースボードＩＢ４のコネクタＣ２に挿入される。このようにして通信回線２が構成されている。
　図２に戻って、電力変換装置Ｐ１～Ｐ４の各々は、通信回路１０および演算回路１１を含む。電力変換装置Ｐ１の通信回路１０は、自己の負荷電流値ＩＬ１を、コネクタＣ１の端子Ｔ１，Ｔ２を介して他の電力変換装置Ｐ２～Ｐ３の通信回路１０に送信する。電力変換装置Ｐ２の通信回路１０は、自己の負荷電流値ＩＬ２を、コネクタＣ１の端子Ｔ３，Ｔ４を介して他の電力変換装置Ｐ１，Ｐ３，Ｐ４の通信回路１０に送信する。
　電力変換装置Ｐ３の通信回路１０は、自己の負荷電流値ＩＬ３を、コネクタＣ１の端子Ｔ５，Ｔ６を介して他の電力変換装置Ｐ１，Ｐ２，Ｐ４の通信回路１０に送信する。電力変換装置Ｐ４の通信回路１０は、自己の負荷電流値ＩＬ４を、コネクタＣ１の端子Ｔ７，Ｔ８を介して他の電力変換装置Ｐ１～Ｐ３の通信回路１０に送信する。
　また、電力変換装置Ｐ１の通信回路１０は、他の電力変換装置Ｐ２～Ｐ４の通信回路１０からコネクタＣ１の端子Ｔ３～Ｔ８を介して送信されてきた負荷電流値ＩＬ２～ＩＬ４を受信し、それらの負荷電流値ＩＬ２～ＩＬ４と自己の負荷電流値ＩＬ１とを演算回路１１に与える。電力変換装置Ｐ２の通信回路１０は、他の電力変換装置Ｐ１，Ｐ３，Ｐ４の通信回路１０からコネクタＣ１の端子Ｔ１，Ｔ２，Ｔ５～Ｔ８を介して送信されてきた負荷電流値ＩＬ１，ＩＬ３，ＩＬ４を受信し、それらの負荷電流値ＩＬ１，ＩＬ３，ＩＬ４と自己の負荷電流値ＩＬ２とを演算回路１１に与える。
　電力変換装置Ｐ３の通信回路１０は、他の電力変換装置Ｐ１，Ｐ２，Ｐ４の通信回路１０からコネクタＣ１の端子Ｔ１～Ｔ４，Ｔ７，Ｔ８を介して送信されてきた負荷電流値ＩＬ１，ＩＬ２，ＩＬ４を受信し、それらの負荷電流値ＩＬ１，ＩＬ２，ＩＬ４と自己の負荷電流値ＩＬ３とを演算回路１１に与える。電力変換装置Ｐ４の通信回路１０は、他の電力変換装置Ｐ１～Ｐ３の通信回路１０からコネクタＣ１の端子Ｔ１～Ｔ６を介して送信されてきた負荷電流値ＩＬ１～ＩＬ３を受信し、それらの負荷電流値ＩＬ１～ＩＬ３と自己の負荷電流値ＩＬ４とを演算回路１１に与える。
　また、電力変換装置Ｐ１の演算回路１１は、通信回路１０から与えられた負荷電流値ＩＬ１～ＩＬ４を平均して自己の分担電流値ＩＬ０を求め、自己の負荷電流値ＩＬ１から分担電流値ＩＬ０を減算して横流ＩＣ１を求める。電力変換装置Ｐ２の演算回路１１は、通信回路１０から与えられた負荷電流値ＩＬ１～ＩＬ４を平均して自己の分担電流値ＩＬ０を求め、自己の負荷電流値ＩＬ２から分担電流値ＩＬ０を減算して横流ＩＣ２を求める。
　電力変換装置Ｐ３の演算回路１１は、通信回路１０から与えられた負荷電流値ＩＬ１～ＩＬ４を平均して自己の分担電流値ＩＬ０を求め、自己の負荷電流値ＩＬ３から分担電流値ＩＬ０を減算して横流ＩＣ３を求める。電力変換装置Ｐ４の演算回路１１は、通信回路１０から与えられた負荷電流値ＩＬ１～ＩＬ４を平均して自己の分担電流値ＩＬ０を求め、自己の負荷電流値ＩＬ４から分担電流値ＩＬ０を減算して横流ＩＣ４を求める。
　図４は、電力変換装置Ｐ１の通信回路１０および演算回路１１の構成を示すブロック図である。図４において、通信回路１０は、送信回路１２、セレクタ１３、信号変換回路１４～１７、および受信回路２０を備える。送信回路１２は、バッファＢＦ０およびシフトレジスタＳＲ０を含む。バッファＢＦ０には、対応の電力変換装置Ｐ１の負荷電流値ＩＬ１を示す複数ビットのパラレル信号（並列に伝達される複数ビットの信号）が入力される。バッファＢＦ０は、複数ビットのパラレル信号をシフトレジスタＳＲ０に伝達する。シフトレジスタＳＲ０は、バッファＢＦ０からの複数ビットのパラレル信号を複数ビットのシリアル信号（直列に伝達される複数ビットの信号）に変換する。シフトレジスタＳＲ０の出力信号は、「Ｈ」レベルおよび「Ｌ」レベルのうちのいずれか一方のレベルを有するシングルエンド信号である。
　信号変換回路１４～１７の各々は、副信号変換回路１８，１９を含む。副信号変換回路１８は、シフトレジスタＳＲ０からセレクタ１３を介して与えられる各シングルエンド信号を、互いに相補な１対の信号からなる差動信号に変換してコネクタＣ１の対応の端子対間に与える。副信号変換回路１９は、コネクタＣ１の対応の端子対間に与えられた差動信号をシングルエンド信号に変換して受信回路２０に与える。
　信号変換回路１４～１７は、それぞれ電力変換装置Ｐ１～Ｐ４に対応して設けられている。セレクタ１３は、シフトレジスタＳＲ０からの複数ビットのシリアル信号を対応の電力変換装置Ｐ１に対応する信号変換回路１４の副信号変換回路１８に与える。
　信号変換回路１４の副信号変換回路１８は、送信回路１２からセレクタ１３を介して与えられた各シングルエンド信号を差動信号に変換し、コネクタＣ１の端子Ｔ１，Ｔ２を介して他の電力変換装置Ｐ２～Ｐ４に送信する。また、信号変換回路１４の副信号変換回路１９は、副信号変換回路１８からコネクタＣ１の端子Ｔ１，Ｔ２に出力された各差動信号をシングルエンド信号に変換する。
　信号変換回路１５～１７の副信号変換回路１８には信号が入力されないので、信号変換回路１５～１７の副信号変換回路１８の出力ノード対の各々はハイ・インピーダンス状態になる。信号変換回路１５の副信号変換回路１９は、電力変換装置Ｐ２の信号変換回路１５からコネクタＣ１の端子Ｔ３，Ｔ４を介して与えられた各差動信号をシングルエンド信号に変換する。
　信号変換回路１６の副信号変換回路１９は、電力変換装置Ｐ３の信号変換回路１６からコネクタＣ１の端子Ｔ５，Ｔ６を介して与えられた各差動信号をシングルエンド信号に変換する。信号変換回路１７の副信号変換回路１９は、電力変換装置Ｐ４の信号変換回路１５からコネクタＣ１の端子Ｔ７，Ｔ８を介して与えられた各差動信号をシングルエンド信号に変換する。したがって、信号変換回路１４～１７の副信号変換回路１９の出力信号は、それぞれ負荷電流値ＩＬ１～ＩＬ４を示す複数ビットのシリアル信号となる。
　受信回路２０は、シフトレジスタＳＲ１～ＳＲ４およびバッファＢＦ１～ＢＦ４を含む。シフトレジスタＳＲ１～ＳＲ４は、それぞれ信号変換回路１４～１７の出力信号を受ける。シフトレジスタＳＲ１～ＳＲ４の各々は、対応の信号変換回路からの複数ビットのシリアル信号を複数ビットのパラレル信号に変換する。バッファＢＦ１～ＢＦ４は、それぞれシフトレジスタＳＲ１～ＳＲ４の出力信号を受ける。バッファＢＦ１～ＢＦ４の各々は、対応のシフトレジスタで生成された複数ビットのパラレル信号（すなわち負荷電流値）を演算回路１１に伝達する。
　演算回路１１は、加算器２１，２２、除算器２３、セレクタ２４、および減算器２５を含む。各複数ビットのパラレル信号には、ビート信号が付加されている。加算器２１は、バッファＢＦ１～ＢＦ４から出力されたビート信号の数（すなわち運転中の電力変換装置Ｐの台数ｎ）を求める。全ての電力変換装置Ｐ１～Ｐ４が運転中である場合はｎ＝４となるが、たとえば１台の電力変換装置Ｐ４が故障した場合はｎ＝３となる。
　加算器２２は、バッファＢＦ１～ＢＦ４から与えられた負荷電流値ＩＬ１～ＩＬ４を加算して総負荷電流値ＩＬを求める。除算器２３は、加算器２２で求められた総負荷電流値ＩＬを、加算器２１で求められた電力変換装置の台数ｎ（たとえば、４台）で除算して、電力変換装置Ｐ１～Ｐ４の各々が分担すべき電流値ＩＬ０＝ＩＬ／ｎを求める。
　セレクタ２４は、バッファＢＦ１～ＢＦ４のうちの対応の電力変換装置Ｐ１に対応するバッファＢＦ１の出力信号（すなわち負荷電流値ＩＬ１）を減算器２５に与える。減算器２５は、バッファＢＦ１からセレクタ２４を介して与えられた負荷電流値ＩＬ１から分担電流値ＩＬ０を減算して横流値ＩＣ１を求める。電力変換装置Ｐ１は、分担電流値ＩＬ０に等しい電流を供給し、かつ横流値ＩＣ１が０になるように内蔵のインバータを制御する。
　電力変換装置Ｐ２～Ｐ４も電力変換装置Ｐ１と同じ構成である。ただし、電力変換装置Ｐ２のセレクタ１３は、図５に示すように、シフトレジスタＳＲ０からの複数ビットのシリアル信号を対応の電力変換装置Ｐ２に対応する信号変換回路１５の副信号変換回路１８に与える。また、電力変換装置Ｐ２のセレクタ２４は、バッファＢＦ１～ＢＦ４のうちの対応の電力変換装置Ｐ２に対応するバッファＢＦ２の出力信号（すなわち負荷電流値ＩＬ２）を減算器２５に与える。減算器２５は、バッファＢＦ２からセレクタ２４を介して与えられた負荷電流値ＩＬ２から分担電流値ＩＬ０を減算して横流値ＩＣ２を求める。電力変換装置Ｐ２は、分担電流値ＩＬ０に等しい電流を供給し、かつ横流値ＩＣ２が０になるように内蔵のインバータを制御する。
　また、電力変換装置Ｐ３のセレクタ１３は、図６に示すように、シフトレジスタＳＲ０からの複数ビットのシリアル信号を対応の電力変換装置Ｐ３に対応する信号変換回路１６の副信号変換回路１８に与える。また、電力変換装置Ｐ３のセレクタ２４は、バッファＢＦ１～ＢＦ４のうちの対応の電力変換装置Ｐ３に対応するバッファＢＦ３の出力信号（すなわち負荷電流値ＩＬ３）を減算器２５に与える。減算器２５は、バッファＢＦ３からセレクタ２４を介して与えられた負荷電流値ＩＬ３から分担電流値ＩＬ０を減算して横流値ＩＣ３を求める。電力変換装置Ｐ３は、分担電流値ＩＬ０に等しい電流を供給し、かつ横流値ＩＣ３が０になるように内蔵のインバータを制御する。
　また、電力変換装置Ｐ４のセレクタ１３は、図７に示すように、シフトレジスタＳＲ０からの複数ビットのシリアル信号を対応の電力変換装置Ｐ４に対応する信号変換回路１７の副信号変換回路１８に与える。また、電力変換装置Ｐ４のセレクタ２４は、バッファＢＦ１～ＢＦ４のうちの対応の電力変換装置Ｐ４に対応するバッファＢＦ４の出力信号（すなわち負荷電流値ＩＬ４）を減算器２５に与える。減算器２５は、バッファＢＦ４からセレクタ２４を介して与えられた負荷電流値ＩＬ４から分担電流値ＩＬ０を減算して横流値ＩＣ４を求める。電力変換装置Ｐ４は、分担電流値ＩＬ０に等しい電流を供給し、かつ横流値ＩＣ４が０になるように内蔵のインバータを制御する。
　図８は、電力変換装置Ｐ１の全体構成を示す回路ブロック図である。図８において、電力変換装置Ｐ１は、通信回路１０および演算回路１１の他に、バッテリ３０、インバータ３１、電流センサ３２，３７、検出回路３３，３５，３８、リアクトル３４、コンデンサ３６、およびスイッチ３９を備える。
　バッテリ３０には、直流電力が蓄えられている。インバータ３１は、バッテリ３０から供給される直流電力を交流電力に変換する。インバータ３１で生成された交流電力は、リアクトル３４、スイッチ３９、および母線３を介して負荷４に供給される。リアクトル３４およびコンデンサ３６は、低域通過フィルタを構成し、インバータ３１で生成された交流電力を通過させ、インバータ３１で発生したキャリア周波数の信号を遮断する。
　電流センサ３２は、インバータ３１の出力電流を検出する。検出回路３３は、電流センサ３２の検出値をデジタル信号に変換する。検出回路３５は、コンデンサ３６の電圧（スイッチ３９のオン時は母線３の電圧）を検出し、その検出値を示すデジタル信号を出力する。電流センサ３７は、負荷電流値ＩＬ１を検出する。検出回路３８は、負荷電流値ＩＬ１をデジタル信号（複数ビットのパラレル信号）に変換する。
　また、電力変換装置Ｐ１は、変換器４０、位相調整器４１、移相器４２、および横流制限用仮想インピーダンス回路（Ｚ）４３を備える。変換器４１は、横流ＩＣ１を有効分ΔＩＰと無効分ΔＩＱに変換する。位相調整器４１は、無効分ΔＩＱに基づいて位相信号を生成する。移相器４２は、位相信号に基づいて発振器１の出力信号の位相を調整し、出力電圧の位相基準となる正弦波信号ｓｉｎωｔを生成する。横流制限用仮想インピーダンス回路４３は、電力変換装置Ｐ１と他の電力変換装置との間に仮想的にインピーダンスＺを挿入し、横流を制限する。
　また、電力変換装置Ｐ１は、電圧設定器４４、減算器４５，４６，５０，５２，５６、平均値回路４７、平均値電圧制御回路４８、乗算器４９、コンデンサ電流基準発生回路５１、瞬時電圧制御回路５３、加算器５４，５８、リミッタ回路５５、瞬時電流制御回路５７、およびＰＷＭ回路５９を備える。
　電圧設定器４４は、電力変換装置Ｐ１の出力電圧の平均値の指令値を発生する。平均値回路４７は、検出回路３５の出力信号に基づいて、コンデンサ３６の端子間電圧の平均値を導出する。減算器４５，４６は、電圧設定器４４の出力値から横流ＩＣ１の有効分ΔＩＰと平均値回路４７の出力値を減算して平均値電圧制御回路４８に与える。平均値電圧制御回路４８は、減算器４６の出力値に基づいて、電力変換装置Ｐ１の出力電圧の平均値を制御する。
　乗算器４９は、移相器４２で生成された正弦波信号ｓｉｎωｔと平均値電圧制御回路４８の出力値とを乗算して、電力変換装置Ｐ１の出力すべき瞬時電圧指令値を作成する。減算器５０は、乗算器４９の出力値から横流制限用仮想インピーダンス回路４３の出力値を減算してコンデンサ電流基準発生回路５１に与える。コンデンサ電流基準発生回路５１は、減算器５０の出力値に基づいて、所望の出力電圧を発生するためにコンデンサ３６に流すべき電流値を出力する。
　減算器５２は、減算器５０の出力値から平均値回路４７の出力値を減算して瞬時電圧制御回路５３に与える。瞬時電圧制御回路５３は、減算器５０の出力値に基づいて、コンデンサ３６の端子間電圧を制御する。加算器５４は、分担電流値ＩＬ０と、コンデンサ電流基準発生回路５１の出力値と、瞬時電圧制御回路５３の出力値とを加算する。加算器５４の出力値は、リミッタ回路５５を介して減算器５６に与えられる。リミッタ回路５５は、インバータ３１の出力電流指令値を制限する。
　減算器５６は、リミッタ回路５５の出力値から検出回路３３の出力値を減算して瞬時電流制御回路５７に与える。瞬時電流制御回路５７は、インバータ３１の出力電流を制御する。加算器５８は、検出回路３５の出力値と瞬時電流制御回路５７の出力値とを加算してＰＷＭ回路５９に与える。ＰＷＭ回路５９は、加算器５８の出力値に基づいて、インバータ３１を制御する。
　次に、電力変換装置Ｐ１の動作について説明する。電力変換装置Ｐ１には電流マイナーループが設けられており、瞬時電流制御回路５７は、電流センサ３２によってフィードバックされたインバータ３１の出力電流がリミッタ回路５５からの電流指令値と一致するようにリアクトル３４に印加すべき電圧の指令値を出力する。また、出力母線３にはコンデンサ３６と他の電力変換装置の出力電圧があるので、リアクトル３４に所望の電圧を印加するには、インバータ３１が出力母線３の電圧とリアクトル３４に印加すべき電圧との和の電圧を発生する必要がある。したがって、検出回路３５で検出したコンデンサ３６の電圧値と瞬時電流制御回路５７の出力値とを加算器５８で加算し、加算器５８の出力値を電圧指令値としてＰＷＭ回路５９に与える。
　また、コンデンサ電流基準発生回路５１は、コンデンサ３６に流れるべき電流として、コンデンサ３６の電圧指令値よりも９０度位相の進んだ正弦波電流基準をコンデンサ３６の容量値に応じて発生する。コンデンサ３６の電圧指令値は、減算器５０の出力値から得られる。さらに、瞬時電圧制御回路５３は、コンデンサ３６の電圧指令値と検出回路３５で検出したコンデンサ３６の電圧値との偏差（減算器５２の出力値）を受け、この偏差を少なくするためにインバータ３１が出力すべき補正電流信号を出力する。
　インバータ３１への出力電流指令値は、コンデンサ電流基準発生回路５１の出力値と、瞬時電圧制御回路５３の出力値と、分担電流値ＩＬ０とを加算器５４によって加算し、その加算値をリミッタ回路５５によって制限した信号である。したがって、無負荷状態においては、インバータ３１がコンデンサ３６に流れるべき電流を供給することによって無負荷電圧を確立する。この場合、瞬時電圧制御回路５３は、電流制御の誤差やコンデンサ３６の容量値の設計値と実際値との誤差により生じるコンデンサ電流基準発生回路５１の出力の過不足分を補正する。
　次に、スイッチ３９がオンされて負荷４が投入されると、負荷電流ＩＬの１／４を分担するように演算回路１１から電流マイナーループへ分担電流値ＩＬ０が与えられ、４台の電流変換装置Ｐ１～Ｐ４が負荷電流ＩＬを１／４ずつ分担することになる。ここで、リミッタ回路５５は、負荷起動時における突入電流等の過電流をインバータ３１が供給しないように、瞬時電流制御回路５７への指令値をインバータ３１の電流許容値以下に制限する。
　また、この電流変換システムでは、インバータ３１間に流れる横流に対してのみインピーダンスがあたかも存在するように制御回路を構成することにより、横流を抑制する。横流制限用仮想インピーダンス回路４３は、ＩＣ１×Ｚを演算し、この信号を減算器５０によって乗算器４９の出力値から減じ、これをコンデンサ３６の電圧指令値とする。コンデンサ３６の電圧は前述の電圧制御系により、電圧指令値に瞬時に追従する。他の電力変換装置Ｐ２～Ｐ４も、電力変換装置Ｐ１と同じ構成である。これにより、電力変換装置Ｐ１～Ｐ４の各々は、分担電流ＩＬ０を負荷４に供給し、かつ横流は無くなる。
　この実施の形態では、各電力変換装置は、電流センサ３７によって検出された負荷電流値を通信回線２を介して他の各電力変換装置に送信するとともに、他の各電力変換装置から通信回線２を介して送信された負荷電流値を受信する通信回路１０を含む。また、通信回線２は、それぞれ電力変換装置Ｐ１～Ｐ４に設けられたインターフェースボードＩＢ１～ＩＢ４と、インターフェースボードＩＢ１～ＩＢ４間を接続するＬＡＮケーブルＬ１～Ｌ３とを含む。したがって、電力変換装置の数が増えた場合でも、配線が複雑になることがない。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　Ｐ１～Ｐ４　電力変換装置、１　発振器、２　通信回線、３　母線、４　負荷、ＩＢ１～ＩＢ４　インターフェースボード、ＴＲ１，ＴＲ２　終端抵抗器、Ｌ１～Ｌ５　ＬＡＮケーブル、Ｃ１～Ｃ３　コネクタ、Ｔ１～Ｔ８　端子、５～８　終端抵抗素子、１０　通信回路、１１　演算回路、１２　送信回路、１３，２４　セレクタ、１４～１７　信号変換回路、１８，１９　副信号変換回路、２０　受信回路、ＢＦ０～ＢＦ４　バッファ、ＳＲ０～ＳＲ４　シフトレジスタ、２１，２２，５４，５８　加算器、２３　除算器、２５，４５，４６，５０，５２，５６　減算器、３０　バッテリ、３１　インバータ、３２，３７　電流センサ、３３，３５，３８　検出回路、３４　リアクトル、３６　コンデンサ、３９　スイッチ、４０　変換器、４１　位相調整器、４２　移相器、４３　横流制限用仮想インピーダンス回路、４４　電圧設定器、４７　平均値回路、４８　平均値電圧制御回路、４９　乗算器、５１　電流基準発生回路、５３　瞬時電圧制御回路、５５　リミッタ回路、５７　瞬時電流制御回路、５９　ＰＷＭ回路。

Claims (4)

  1. 　負荷（４）に対して並列接続されたｎ台（ただし、ｎは２以上の整数である）の電力変換装置（Ｐ１～Ｐ４）と、
    　前記ｎ台の電力変換装置（Ｐ１～Ｐ４）に接続された通信回線（２）とを備え、
    　各電力変換装置は、
    　直流電力を交流電力に変換して前記負荷に供給するインバータ（３１）と、
    　負荷電流値を検出する電流センサ（３７）と、
    　前記電流センサ（３７）によって検出された負荷電流値を前記通信回線（２）を介して他の（ｎ－１）台の電力変換装置の各々に送信するとともに、他の（ｎ－１）台の電力変換装置から前記通信回線（２）を介して送信された（ｎ－１）個の負荷電流値を受信する通信回路（１０）と、
    　対応の電流センサ（３７）によって検出された負荷電流値と、前記通信回路（１０）によって受信された前記（ｎ－１）個の負荷電流値とに基づいて、対応の電力変換装置の分担電流および横流を求める演算回路（１１）と、
    　対応の電力変換装置から前記負荷（４）に前記分担電流が供給され、かつ前記横流が無くなるように前記インバータ（３１）を制御する制御回路（３２～３６，３８～５９）とを含む、電力変換システム。
  2. 　前記通信回線（２）は、
    　各電力変換装置に対応して設けられ、対応の電力変換装置の前記通信回路（１０）に接続された第１および第２のコネクタ（Ｃ１，Ｃ２）と、
    　前記ｎ台の電力変換装置（Ｐ１～Ｐ４）の間に設けられた（ｎ－１）本の多芯ケーブル（Ｌ１～Ｌ３）とを含み、
    　各多芯ケーブルの一方端は、対応の２台の電力変換装置のうちの一方の電力変換装置に対応する第１のコネクタ（Ｃ１）に接続され、その他方端は、対応の２台の電力変換装置のうちの他方の電力変換装置に対応する第２のコネクタ（Ｃ２）に接続され、
    　各通信回路（１０）は、前記（ｎ－１）本の多芯ケーブル（Ｌ１～Ｌ３）を介して、他の各通信回路（１０）に前記負荷電流値を送信するとともに、他の各通信回路（１０）からの負荷電流値を受信する、請求の範囲第１項に記載の電力変換システム。
  3. 　前記第１および第２のコネクタ（Ｃ１，Ｃ２）の各々は２ｎ個の端子（Ｔ１～Ｔ８）を有し、
    　前記第１のコネクタ（Ｃ１）の２ｎ個の端子（Ｔ１～Ｔ８）は、それぞれ前記第２のコネクタ（Ｃ２）の２ｎ個の端子（Ｔ１～Ｔ８）に接続されるとともに、対応の電力変換装置の前記通信回路（１０）に接続され、
    　各多芯ケーブルは２ｎ本の配線を含み、
    　各多芯ケーブルの２ｎ本の配線の一方端は、対応の２台の電力変換装置のうちの一方の電力変換装置に対応する第１のコネクタ（Ｃ１）の２ｎ個の端子（Ｔ１～Ｔ８）にそれぞれ接続され、
    　各多芯ケーブルの２ｎ本の配線の他方端は、対応の２台の電力変換装置のうちの他方の電力変換装置に対応する第２のコネクタ（Ｃ２）の２ｎ個の端子（Ｔ１～Ｔ８）にそれぞれ接続され、
    　各通信回路（１０）は、前記２ｎ個の端子（Ｔ１～Ｔ８）のうちの予め割当てられた２個の端子を介して、他の各通信回路（１０）に前記負荷電流値を示す差動信号列を送信するとともに、残りの２（ｎ－１）個の端子を介して、他の（ｎ－１）個の通信回路（１０）からの（ｎ－１）個の負荷電流値を示す差動信号列を受信する、請求の範囲第２項に記載の電力変換システム。
  4. 　各通信回路（１０）は、前記通信回線（２）を介して他の各通信回路（１０）に前記負荷電流値とともにビート信号を送信し、
    　前記演算回路（１１）は、
    　対応の電流センサ（３７）によって検出された負荷電流値と、前記通信回路（１０）によって受信された（ｎ－１）個の負荷電流値とを加算して、ｎ台の電力変換装置（Ｐ１～Ｐ４）の負荷電流値の総和を求める加算器（２２）と、
    　他の各通信回路（１０）から送信されたビート信号に基づいて、運転中の電力変換装置の台数を求める演算器（２１）と、
    　前記加算器（２２）によって求められた前記ｎ台の電力変換装置（Ｐ１～Ｐ４）の負荷電流値の総和を前記演算器（２１）によって求められた前記電力変換装置の台数で除算して各電力変換装置の分担電流値を求める除算器（２３）と、
    　前記電流センサ（３７）によって検出された負荷電流値から前記分担電流値を減算して前記横流を求める減算器（２５）とを含む、請求の範囲第１項に記載の電力変換システム。
PCT/JP2009/067071 2009-09-30 2009-09-30 電力変換システム Ceased WO2011039865A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020127010496A KR101314886B1 (ko) 2009-09-30 2009-09-30 전력 변환 시스템
US13/498,515 US8964431B2 (en) 2009-09-30 2009-09-30 Power conversion system
JP2011534004A JP5389182B2 (ja) 2009-09-30 2009-09-30 電力変換システム
CN200980161803.2A CN102577074B (zh) 2009-09-30 2009-09-30 功率转换系统
PCT/JP2009/067071 WO2011039865A1 (ja) 2009-09-30 2009-09-30 電力変換システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/067071 WO2011039865A1 (ja) 2009-09-30 2009-09-30 電力変換システム

Publications (1)

Publication Number Publication Date
WO2011039865A1 true WO2011039865A1 (ja) 2011-04-07

Family

ID=43825720

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/067071 Ceased WO2011039865A1 (ja) 2009-09-30 2009-09-30 電力変換システム

Country Status (5)

Country Link
US (1) US8964431B2 (ja)
JP (1) JP5389182B2 (ja)
KR (1) KR101314886B1 (ja)
CN (1) CN102577074B (ja)
WO (1) WO2011039865A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103609012A (zh) * 2012-06-18 2014-02-26 三菱电机株式会社 逆变器系统及通信方法
JP2015215204A (ja) * 2014-05-09 2015-12-03 株式会社ダイヘン 計測装置、および、算出方法
WO2016035217A1 (ja) * 2014-09-05 2016-03-10 三菱電機株式会社 電力変換システム
KR101764568B1 (ko) 2016-02-16 2017-08-10 주식회사 동아일렉콤 통합 통신 모듈을 사용하는 부하 분담을 위한 전원 공급 장치 및 시스템
CN107947148A (zh) * 2017-12-13 2018-04-20 深圳市航天新源科技有限公司 电源控制器多母线架构
US10778115B2 (en) 2016-01-15 2020-09-15 Toshiba Mitsubishi-Electric Industrial Systems Corporation Control system
WO2023170898A1 (ja) * 2022-03-11 2023-09-14 東芝三菱電機産業システム株式会社 無停電電源装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101302276B1 (ko) 2009-03-18 2013-09-02 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 무정전 전원 장치
KR101716885B1 (ko) * 2013-10-18 2017-03-27 주식회사 엘지화학 입력 커넥터 및 출력 커넥터의 구분 없이 데이지 체인 통신망을 구성할 수 있는 통신단말기
US10162801B2 (en) * 2014-03-03 2018-12-25 Daihen Corporation Measurement apparatus and data processing method
WO2017006400A1 (ja) * 2015-07-03 2017-01-12 東芝三菱電機産業システム株式会社 電力変換装置の制御装置
JP6348460B2 (ja) * 2015-07-08 2018-06-27 東芝三菱電機産業システム株式会社 電力変換システム
US10093232B2 (en) 2015-09-16 2018-10-09 Truck-Lite Co., Llc Telematics road ready system
US10271411B2 (en) 2015-09-16 2019-04-23 Truck-Lite Co., Llc Light emitting diode failure detection system for a vehicle with pre-trip inspection
US10388161B2 (en) 2015-09-16 2019-08-20 Truck-Lite Co., Llc Telematics road ready system with user interface
US10065563B2 (en) * 2015-09-16 2018-09-04 Truck-Lite Co. Llc Light emitting diode failure detection system for a vehicle
US20190268675A1 (en) 2017-03-15 2019-08-29 Scott Troutman Telematics Road Ready System including a Bridge Integrator Unit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6315670A (ja) * 1986-07-07 1988-01-22 Fuji Electric Co Ltd 並列運転インバ−タの横流検出方式
JPH0515070A (ja) * 1991-04-22 1993-01-22 Mitsubishi Electric Corp 並列運転制御装置
JP2000152506A (ja) * 1996-09-18 2000-05-30 Omron Corp パワ―コンディショナおよび分散型電源システム
JP2002238264A (ja) * 2001-02-13 2002-08-23 Hitachi Ltd インバータ装置
JP2006042530A (ja) * 2004-07-28 2006-02-09 Densei Lambda Kk 無停電電源装置および無停電電源装置の並列運転システム

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2887013B2 (ja) 1991-04-25 1999-04-26 三菱電機株式会社 ３相交流出力変換器の並列運転制御装置
CA2066490C (en) 1991-04-22 1997-10-14 Nobuo Sashida Parallel operation system of ac output inverters
EP1120897A3 (en) * 2000-01-06 2004-01-21 Axel Akerman A/S Independent load sharing between parallel inverter units in an AC power system
EP1320167A1 (en) * 2001-12-13 2003-06-18 Magnetek S.p.A. Current-sharing modular supply method and circuit
KR100884273B1 (ko) 2007-06-29 2009-02-17 한국에너지기술연구원 흡착제 재생장치 및 재생방법
KR20090096841A (ko) * 2008-03-10 2009-09-15 엘에스산전 주식회사 인버터의 병렬 운전에서 전류균형 제어장치
JP5248611B2 (ja) 2008-07-30 2013-07-31 東芝三菱電機産業システム株式会社 電力変換装置
KR101226315B1 (ko) 2008-07-30 2013-01-24 코베 덴키산교 가부시키가이샤 전력 변환 장치
JP5463289B2 (ja) 2008-08-22 2014-04-09 東芝三菱電機産業システム株式会社 電力変換装置
JP5085742B2 (ja) 2008-10-16 2012-11-28 東芝三菱電機産業システム株式会社 電力変換装置
JP5248615B2 (ja) 2009-03-05 2013-07-31 東芝三菱電機産業システム株式会社 無停電電源装置
KR101302276B1 (ko) 2009-03-18 2013-09-02 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 무정전 전원 장치
CA2761022C (en) 2009-04-17 2015-08-18 Toshiba Mitsubishi-Electric Industrial Systems Corporation Uninterruptible power supply system
US8552589B2 (en) * 2010-05-14 2013-10-08 Schneider Electric It Corporation Digital control method for operating the UPS systems in parallel
JP5937011B2 (ja) * 2010-10-19 2016-06-22 三洋電機株式会社 電源装置及びこれを用いた車両並びに蓄電装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6315670A (ja) * 1986-07-07 1988-01-22 Fuji Electric Co Ltd 並列運転インバ−タの横流検出方式
JPH0515070A (ja) * 1991-04-22 1993-01-22 Mitsubishi Electric Corp 並列運転制御装置
JP2000152506A (ja) * 1996-09-18 2000-05-30 Omron Corp パワ―コンディショナおよび分散型電源システム
JP2002238264A (ja) * 2001-02-13 2002-08-23 Hitachi Ltd インバータ装置
JP2006042530A (ja) * 2004-07-28 2006-02-09 Densei Lambda Kk 無停電電源装置および無停電電源装置の並列運転システム

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103609012A (zh) * 2012-06-18 2014-02-26 三菱电机株式会社 逆变器系统及通信方法
JP2015215204A (ja) * 2014-05-09 2015-12-03 株式会社ダイヘン 計測装置、および、算出方法
WO2016035217A1 (ja) * 2014-09-05 2016-03-10 三菱電機株式会社 電力変換システム
JP5901861B1 (ja) * 2014-09-05 2016-04-13 三菱電機株式会社 電力変換システム及び電力変換装置
US9673736B2 (en) 2014-09-05 2017-06-06 Mitsubishi Electric Corporation Power conversion system and power conversion device
US10778115B2 (en) 2016-01-15 2020-09-15 Toshiba Mitsubishi-Electric Industrial Systems Corporation Control system
KR101764568B1 (ko) 2016-02-16 2017-08-10 주식회사 동아일렉콤 통합 통신 모듈을 사용하는 부하 분담을 위한 전원 공급 장치 및 시스템
CN107947148A (zh) * 2017-12-13 2018-04-20 深圳市航天新源科技有限公司 电源控制器多母线架构
WO2023170898A1 (ja) * 2022-03-11 2023-09-14 東芝三菱電機産業システム株式会社 無停電電源装置

Also Published As

Publication number Publication date
KR20120062908A (ko) 2012-06-14
JPWO2011039865A1 (ja) 2013-02-21
JP5389182B2 (ja) 2014-01-15
KR101314886B1 (ko) 2013-10-04
US20120218790A1 (en) 2012-08-30
CN102577074B (zh) 2015-03-04
US8964431B2 (en) 2015-02-24
CN102577074A (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
JP5389182B2 (ja) 電力変換システム
CN102714414A (zh) 调节经由多相ac电网的各个相流动的局部功率
AU2012244320A1 (en) Power system controlling and monitoring power semiconductor devices employing two serial signals
TW201834347A (zh) 雙向電源轉換裝置
WO2023023947A1 (zh) 充电系统和共享系统
KR102307824B1 (ko) 전원 장치 및 그 전류 균등화 방법
CN113765388A (zh) 直流变换系统及其控制方法
JP2012249472A (ja) 電子装置
WO2023058195A1 (ja) 電力変換装置及び制御装置
Milosavljevic et al. Analysis of converter operation with phase-leg control in daisy-chained or ring-type structure
CN100583592C (zh) 一种多输出配电的方法、装置及设备
CN115811029A (zh) 一种变流电路、柔性台区互联系统及控制方法
Park et al. Back-to-back 31 level modular multilevel converter with EtherCAT communication
JP2010142077A (ja) 多並列電源装置
US11329573B2 (en) Power converter and power conversion system
JP5261967B2 (ja) 電圧変動補償装置の制御方式
JP2004023922A (ja) 並列運転インバータの電圧補正回路
CN114448280A (zh) 一种多vsi逆变器并联的均流控制方法及系统
Liu et al. A modular digital controller architecture for multi-node high power converter applications
CN115276009A (zh) 用于并联3线和4线三相有源谐波滤波器的系统和方法
CN105594085B (zh) 电能传输
CN115360914A (zh) 一种开关电源控制方法、装置及电源系统
CN111490534B (zh) 直流母线间接口变换器端口电压恒定比例控制方法和系统
CN119298019B (zh) 一种直流闭锁场景下振荡中心的分析方法及装置
CN119890936A (zh) 一种配电组件、机柜及设备

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980161803.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09850056

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011534004

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20127010496

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13498515

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 09850056

Country of ref document: EP

Kind code of ref document: A1