WO2011035612A1 - 单板启动监控系统及监控方法 - Google Patents

Description

单板启动监控系统及监控方法 技术领域 本发明涉及无线通信技术领域， 更具体地说， 涉及一种通信基站中的单 板启动监控系统及监控方法。 背景技术 随着通信事业的迅速发展， 通信基站中单板实现的功能也日趋复杂。 一 般来说， 在单板上电或复位后要经过器件上电配置、 程序下载、 各功能单元 初始化以及板内自检等一系列的流程。 对于某些单板， 从上电到能够正常工 作的过程中， 需要经过上百个关键节点， 其中任何一个步骤出错都可能导致 单板无法正常启动。 而单板中相当一部分故障都是发生在上电或复位后的启 动过程中的， 出现问题时单板还未开始正常工作， 往往不能返回出错时的详 细信息， 需要投入大量的时间和精力来复现或定位， 单板的维护成本较高。 发明内容 本发明的主要目的在于针对现有技术缺陷， 提供一种通信基站中的单板 启动监控系统及监控方法， 旨在对单板启动过程中各部分的运行状态进行监 控， 以降低单板的维护成本。 本发明单板启动监控系统包括基于 uTCA架构中的单板及主控板， 所述 单板至少设有中央处理器 （ Central Processing Unit, 简称为 CPU ) 和模块管 理控制器和逻辑监控单元， 所述 CPU用于对单板进行监控， 并将监控到的数 据信息上报至模块管理控制器；所述模块管理控制器用于将所述 CPU监控到 的数据信息发送至所述主控板； 所述逻辑监控单元， 用于在 CPU上报数据信 息前对单板进行监控， 并将监控的数据信息存储， 所述逻辑监控单元包括逻 辑芯片及存储芯片。 进一步地， 所述逻辑芯片包括： 监控模块， 用于在 CPU可上报数据信息 前对单板的各部分进行检测， 将检测的结果存储并发出用于启动存储芯片写 入模块的写操作进程的触发信号； 存储芯片写入模块， 根据来自监控模块的 触发信号， 启动对存储芯片的写入操作； CPU 接口模块， 与单板上的 CPU 相连， 用于读写存储芯片中的信息。 进一步地， 所述 CPU设有板级支持包， 用于监控单板上各部分的启动数 据信息， 并将数据信息上报至模块管理控制器。 进一步地， 所述模块管理控制器设有微控制芯片， 用于解析板级支持包 所监控到的数据信息， 并发送至主控板； 进一步地， 所述主控板包括运行支撑包 （Run Support Package, 简称为

RSP ) 子系统， 用于接收模块管理控制器发送的数据信息， 并保留各单板最 近至少一次的启动信息以及单板的条码信息。 本发明还提供一种单板启动监控方法。该方法基于 uTCA架构中的单板、 主控板和后台， 其中， 单板包括设有逻辑芯片和存储芯片的逻辑监控单元、 CPU和模块管理器， 该监控方法包括以下步骤： 步骤 S 10,在 CPU可上艮数据信息前通过逻辑监控单元对单板进行监控， 并将监控的数据信息存储； 步骤 S20, 利用 CPU对单板进行监控， 并将监控到的数据信息上报至模 块管理控制器； 步骤 S30,模块管理控制器提取 CPU所监控到的数据信息并发送主控板； 步骤 S40 , 主控板提取主控板中的数据信息并显示。 进一步地， 所述步骤 10中还包括： 步骤 S 11 , 利用逻辑监控单元中的逻辑芯片对单板各部分检测， 将检测 结果存储并发出触发信号， 启动逻辑监控单元中的存储芯片的写操作进程； 步骤 S 12, 根据触发信号， 启动对存储芯片的写入操作。 进一步地， 所述步骤 S20中还包括： 步骤 S21 ,利用 CPU中的板级支持包监控单板上各部分的启动及自检过 程中的数据信息， 并将所监控到的数据信息上报至模块管理控制器。 步骤 S22, 模块管理控制器中的微控制芯片解析板级支持包所监控到的 数据信息， 并向主控板发送所述解析后的数据信息。 进一步地， 所述步 4聚 30中包括： 步骤 S31 , 主控板接收来自模块管理控制器发送的数据信息， 并保留各 单板最近至少一次的启动信息以及单板的条码信息。 由上可知， 本发明中单板启动监控系统至少包括逻辑监控单元、 CPU以 及模块管理控制器，可在 CPU可上报信息前对单板进行监控并将监控到的数 据信息存储以供查询； 还可通过 CPU及模块管理控制器对单板进行监控， 因 此， 实现了对通信基站中的单板启动过程进行监控， 从而降低了单板的维护 成本。 附图说明 图 1是本发明的一个实施方式中 uTCA机框的结构示意图； 图 2是上述实施方式中单板启动监控系统的结构示意图； 图 3是上述实施方式中逻辑芯片的结构示意图； 图 4是本发明的一个实施方式中单板启动监控方法的流程示意图； 图 5是上述实施方式中对 CPU可上报信息前的监控流程示意图； 图 6是上述实施方式中 CPU对单板的监控流程示意图。 为了使本发明的目的、 技术方案及优点更加清楚明白， 以下结合附图及 实施例， 对本发明进行进一步详细说明。 具体实施方式 应当理解， 此处所描述的具体实施例仅仅用以解释本发明， 并不用于限 定本发明。 图 1示出了本发明中 uTCA机框的结构。 如本领域普通技术人员所知，

ATCA ( Advanced Telecommunications Computing Architecture )是 PICMG组 织 4舞出的一个面向通信市场的规范， 而 uTCA ( Micro Telecommunications Computing Architecture ) 也称为 MicroTCA, 是 ATCA的简化版。 如图 1所 示， uTCA机框中包括至少一主控板 20 ( uTCA Carrier Hub, 简称 MCH ) ， 该主控板 20 设有控制器 21 ( uTCA Carrier Management Controller, 简称 MCMC ), 负责整个机框的管理。 例如， 对内负责管理各个槽位、 风扇及温 度感应器等装置， 对外经由平台管理中介软件与后台联络。 机框中还包括至少一单板 10 ( Advanced Mezzanine Card,简称为 AMC ), 其上设有模块管理控制器 12 ( Module Management Controller, 简称为 MMC ) 和 CPU 11 , 负责监控、 记录单板 10的健康情况， 并上报异常条件等。 上述 MCMC 与 MMC 间的沟通管道为智能平台管理总线 （Intelligent Platform Management Bus , 简称为 ΙΡΜΒ)。 除上述单板 10和主控板 20外， uTCA机框中还包括一些基本的功能模 块， 例如： 散热单元（ Cooling Unit , 简称为 CU ) , 包括风扇以及外围监控电 路； 电源单元 （Power Module, 简称为 PM ), 给机框提供电源。 图 2示出了本发明的一个实施方式中单板启动监控系统的结构。 该监控 系统包括单板 10、 主控板 20及后台 30, 其中， 单板 10包括 CPU 11、 模块 管理控制器 12以及逻辑监控单元 13。 为了描述方便， 将本发明中单板启动的监控分为以下两个阶段： 第一阶 段为 CPU 11可上报信息前； 第二阶段为 CPU 11可上报信息后至单板 10成 功启动。 在 CPU可上 4艮信息前， 通过逻辑监控单元 13对单板 10进行监控； 在第二阶段， 基于 uTCA机框， 通过单板 10中的 CPU 11及模块管理控制器 12对单板 10进行监控， 从而完成对单板 10启动过程的监控。 上述监控系统中， 逻辑监控单元 13可在 CPU 11上 4艮信息前， 对单板 10 进行监控， 并将监控信息存储， 包括逻辑芯片 131及存储芯片 132。 CPU 11用于对自身及单板 10上的其它模块进行监控， 并将监控结果上 报至模块管理控制器 12。 模块管理控制器 12 , 用于解析 CPU 11所监控到的数据信息并发送至主 控板 20。 主控板 20用于接收模块管理控制器 12所发送的数据并将其处理， 以供 后台 30查询。 后台 30可以是基站控制器 （Base Station Controller, 简称为 BSC ) , 用于通过其查询和记录基站中单板 10的上报信息。 相关技术中， 在单板成功启动前， 无法存储该单板启动过程中的出错信 息。 本发明中， 单板启动监控系统至少包括逻辑监控单元、 CPU以及模块管 理控制器， 其中， 逻辑监控单元可在 CPU可上报信息前对单板进行监控并将 监控到的数据信息存储以供查询， CPU和模块管理控制器可在 CPU可上报 信息后对单板进行监控并将监控到的数据信息存储以供查询， 从而实现了对 通信基站中的单板启动过程进行监控， 从而降低了单板的维护成本。 为了更好地说明本发明单板启动监控系统， 图 3示出了上述实施方式中 逻辑监控单元 13的详细结构。 该逻辑监控单元 13包括逻辑芯片 131及存储 芯片 132。 其中， 逻辑芯片 131可以是非易失性可编程逻辑器件， 可通过其 实现对单板 10在 CPU可上报信息前的监控， 比如， 检测板上的电源是否正 常上电、 各个晶振是否正常输出时钟、 CPU 11的时钟频率是否被正确配置， CPU的第一条 BOOT寻址指令是否发出， DDR内存的自检结果等等。 上述逻辑监控单元 13可包括： 监控模块 135 , 对单板 10上的各模块进行检测， 将检测结果存储在逻辑 芯片 131 内部的 RAM中， 并在满足条件时发出触发信号， 启动存储芯片 132 的写操作进程。 为了保证存储芯片 132中的出错信息不被覆盖， 对存储芯片 132的操作原则可以为： 在启动过程中各模块出错的时候， 才向存储芯片 132 写入数据， 否则不对存储芯片 132执行写操作。在一实施例中，存储芯片 132 可包括 Flash芯片。 存储芯片写入模块 133 , 当接收到来自监控模块的 trig信号 （触发控制 信号） 时， 启动进程。 例如， 首先擦除 Flash芯片中要写的扇区， 然后读出 RAM 中的监控状态数据， 再对 Flash 芯片进行写入数据操作， 最后再复位 Flash芯片， 进入结束状态。

CPU接口模块 134 , 实现逻辑监控单元 13与 CPU 11的通信，供 CPU 11 读取存储芯片中的信息或对该信息进行操作。 众所周知， 非易失性可编程逻辑器件可通过编程实现多种功能， 例如上 述监控模块 135、存储芯片写入模块 133以及 CPU接口模块 134等均可通过 编程实现； 并且， 该非易失性可编程逻辑器件无需从外部加载程序， 在单板 10上电后 1ms后即可开始工作。 由于包括非易失性可编程逻辑器件， 可使单板 10在上电后 lms后， 其 還辑监控电路即可以开始工作， 实现对时钟、 电源以及 CPU 11的 BOOT启 动节点的监控， 由于 CPU 11还未开始工作， 监控信息无法向后台 30上 ·ί艮， 如果出现异常， 即向逻辑监控单元 13 中的存储芯片 132写入相关信息， 供 后续查询。 在 CPU 11可上报信息后， 可通过 CPU 11对单板 10上的各模块进行监 控， 并将监控信息通过主控板 20上报至后台 30 , 以供查询。 如图 2所示， CPU 11还设有板级支持包 111 , 可查询单板 10上各个功 能模块的启动及 CPU 11 自检过程中各步骤的记录信息， 并通过 I2C接口向 单板 10上的模块管理控制器 12上报信息。 该板级支持包 111可以为一驱动 程序层， 可通过编程实现对上述第二阶段启动过程中的监控。 例如， 当 CPU 11可以与模块管理控制器 12通信后， 进入第二阶段， 可由 CPU 11作为单板 10上的监控控制芯片， 单板 10每执行完一个环节， 就利用 CPU 11的板级支 持包 111通过串口向模块管理控制器 12上报一个特定的、并同该环节关联的 数据， 表明单板 10已经运行到该关键点， 且运行成功或者出现异常。 例如： CPU 11的 BOOT是否成功启动、 网口初始^ ^是否成功、 是否正确得到单板 10的 IP、 CPU 11映像是否下载成功、 锁相环寄存器是否配置完成等。 模块管理控制器 12接收板级支持包 111的数据信息，解析后发送给主控 板 20。 例如， 在一实施例中， 模块管理控制器 12提取板级支持包 111发送 的有效数据， 并将该有效数据发送至主控板 20。 模块管理控制器 12 包含微 控制芯片， 可接收来自板级支持包 111的数据， 并解析出有效的数据信息， 并将该有效数据发送给主控板 20。 此外， 模块管理控制器 12还能实现自身 的自检及错误上报， 即可在模块管理控制器 12的 boot和版本里面选择重要 的启动步骤， 每执行完一个步骤， 就向主控板 20 发送一个特定的数据， 表 明该步骤执行完成。 所述主控板 20设有微控制器 21 , 该微控制器 21设有 RSP子系统 211 , 该 RSP子系统可以是运行支撑包， 可提取并分析模块管理控制器 12发送的 数据， 并实现数据的暂存、 提供函数接口， 以便于后台 30访问。 主控板 20 包括 RSP子系统 211 ,可接收来自模块管理控制器 12传来的数据信息，保留 各个槽位单板最近至少一次的启动信息以及单板的条码， 同时给上层应用层 提供接口， 用于查询各槽位单板的记录信息。 主控板 20与后台 30可通过智能平台管理总线接口 14连接， 该智能平 台管理总线接口 14可以是 ATM、 E1/T1或 IP接口， 可通过该接口将主控板 20的信息传送到后台 30。 从主控板 20 到后台的信息可通过智能平台管理总线接口协议规定的数 据传输格式传送， 可以通过控制命令在后台 30查询基站中单板 10的监控信 息。 图 4示出了本发明的一个实施方式中单板的启动监控方法。 该方法基于 uTCA架构中的单板、 主控板和后台， 所述方法包括以下步 4聚： 步骤 S 10, 在 CPU可上艮信息前通过逻辑监控单元对单板进行监控， 并 将监控信息存储。 在一实施例中， 逻辑监控单元包括可编程逻辑器件和存储 芯片， 可通过编程实现各种监控并将信息存储以供调用， 例如， 可利用可编 程逻辑器件检测单板上的电源是否正常上电、 各个晶振是否正常输出时钟、 CPU的时钟频率是否被正确配置， CPU的第一条 BOOT寻址指令是否发出， DDR内存的自检结果等等。 若上述步骤发生异常， 可通过存储芯片存储出错 信息以供后续查询。 步骤 S20, 利用 CPU对单板进行监控， 并将监控到的数据信息上报至模 块管理控制器。 在一实施例中， CPU可包括一板级支持包， 该板级支持包可 在第二阶段监控单板中各部分的启动信息， 包括 CPU 自身。 例如， 单板每执 行完一个环节，可利用 CPU的板级支持包通过串口向模块管理控制器上报一 个特定的、 并同该环节关联的数据， 表明单板已经运行到该关键点， 且运行 成功或者出现异常。 例如： CPU的 BOOT是否成功启动、 网口初始化是否成 功、 是否正确得到单板 10的 IP、 CPU映像是否下载成功、 锁相环寄存器是 否配置完成等等。 并可通过模块管理控制器将监控信息发送至主控， 以供后 台调用。 步骤 S30, 提取并发送 CPU所监控到的信息。 上述实施例中， 可通过模 块管理控制器提取 CPU所监控到的信息并将其发送至主控板。 步骤 S40, 提取并显示监控信息。 上述实施例中， 可通过后台提取主控 板中的监控信息并显示。 本发明利用逻辑监控单元及 CPU 分别对将单板启动过程中的各阶段进 行监控， 可监控单板启动过程中的出错信息并上报至后台以供处理， 降低了 单板的维护成本。 图 5示出了上述方法中步骤 S 10的详细流程。 在步骤 S 10中， 还包括以 下步 4聚： 步骤 S l l , 利用逻辑芯片对单板各部分检测， 将检测结果存储并发出触 发信号， 启动存储芯片的写操作进程。 在进行该步骤前， 可先对逻辑芯片进 行编程， 以实现上述监控模块的功能， 编程完成后， 可编程逻辑器件具有一 定的功能， 可将其作为监控控制芯片， 对单板的各部分进行监控。 步骤 S 12, 根据监控模块的触发信号， 启动对存储芯片的写入操作。 上 述第一阶段的监控完成后 ,可通过可编程逻辑器件将监控信息写入存储芯片。 图 6示出了上述方法中步骤 S20的详细流程。 在步骤 20中， 还包括以 下步骤： 步骤 S21 , 利用板级支持包监控单板上各部分的启动及自检过程中的数 据信息， 并将所监控到的数据信息上报至模块管理控制器。 在一实施例中， 可利用 CPU的板级支持包通过串口向模块管理控制器上报一个特定的、并同 该环节关联的数据， 表明单板已经运行到该关键点， 且运行成功或者出现异 常。 例如： CPU的 BOOT是否成功启动、 网口初始化是否成功、 是否正确得 到单板的 IP、 CPU映像是否下载成功、 锁相环寄存器是否配置完成等。 步骤 S22, 解析并发送板级支持包所监控到的数据信息。 上述实施例中， 可通过模块管理控制器提取板级支持包发送的有效数据， 并将该有效数据发 送至主控板。 模块管理控制器包含微控制芯片， 可接收来自板级支持包的数 据， 并解析出有效的数据信息， 并将该有效数据发送给主控板。 此外， 模块 管理控制器还能实现自身的自检及错误上报， 即可在模块管理控制器 12 的 boot和版本里面选择重要的启动步骤， 每执行完一个步骤， 就向主控板发送 一个特定的数据， 表明该步骤执行完成。 上述步骤 S30中还可包括步骤 S31 , 接收来自模块管理控制器发送的数 据信息， 并保留各单板最近至少一次的启动信息以及单板的条码信息， 以供 后台查询。 以上所述仅为本发明的较佳实施例而已， 并不用以限制本发明， 凡在本 发明的精神和原则之内所作的任何修改、 等同替换和改进等， 均应包含在本 发明的保护范围之内。

Claims

权 利 要 求 书

1. 一种单板启动监控系统，包括基于简化通信计算架构 uTCA中的单板及主 控板， 其特征在于，

所述单板至少设有中央处理器 CPU、 模块管理控制器和逻辑监控单 元，

所述 CPU用于对所述单板进行监控， 并将监控到的数据信息上报至 所述模块管理控制器；

所述模块管理控制器用于将所述 CPU监控到的所述数据信息发送至 所述主控板；

所述逻辑监控单元， 用于在所述 CPU上 4艮所述数据信息前对所述单 板进行监控， 并将所述监控的数据信息存储， 所述逻辑监控单元包括逻 辑芯片及存储芯片。

2. 根据权利要求 1所述的单板启动监控系统， 其特征在于， 所述逻辑芯片包 括：

监控模块， 用于在所述 CPU上报所述数据信息前对所述单板的各部 分进行检测， 将所述检测的结果存储并发出用于启动存储芯片写入模块 的写操作进程的触发信号； 所述存储芯片写入模块， 用于根据来自所述监控模块的所述触发信 号， 启动对所述存储芯片的写入操作；

CPU接口模块， 与所述单板上的所述 CPU相连， 用于读写所述存储 芯片中的信息。

3. 居权利要求 1或 2所述的单板启动监控系统， 其特征在于， 所述 CPU设 有板级支持包， 用于监控所述单板上各部分的所述数据信息， 并将所述 数据信息上报至所述模块管理控制器。

4. 根据权利要求 3所述的单板启动监控系统， 其特征在于， 所述模块管理控 制器设有微控制芯片， 用于解析所述板级支持包所监控到的所述数据信 息， 并发送至所述主控板。

5. 居权利要求 4所述的单板启动监控系统， 其特征在于， 所述主控板包括 运行支撑包 RSP子系统， 用于接收所述模块管理控制器发送的所述数据 信息， 并保留各单板最近至少一次的启动信息以及单板的条码信息。

6. 一种单板启动监控方法，其特征在于，基于 uTCA架构中的单板及主控板， 所述单板包括设有逻辑芯片和存储芯片的逻辑监控单元、 CPU和模块管 理器， 所述方法包括以下步 4聚：

步骤 S 10,在所述 CPU上报数据信息前通过所述逻辑监控单元对所述 单板进行监控， 并将所述监控的数据信息进行存储；

步骤 S20, 利用所述 CPU对所述单板进行监控， 并将所述监控到的数 据信息上报至所述模块管理控制器；

步骤 S30,所述模块管理控制器提取所述 CPU所监控到的所述数据信 息并发送所述主控板；

步骤 S40 , 所述主控板提取所述主控板中的所述数据信息并显示。

7. 根据权利要求 6所述的单板启动监控方法， 其特征在于， 所述步骤 10中还 包括：

步骤 S 11 ,利用所述逻辑监控单元中的逻辑芯片对所述单板各部分检 测， 将检测结果存储并发出触发信号， 启动所述逻辑监控单元中的存储 芯片的写操作进程；

步骤 S 12, 根据所述触发信号， 启动对所述存储芯片的写入操作。

8. 居权利要求 7所述的单板启动监控方法， 其特征在于， 所述 CPU设有板 级支持包， 所述步骤 S20中还包括：

步骤 S21 ,利用所述 CPU中的板级支持包监控所述单板上各部分的启 动及自检过程中的数据信息， 并将所监控到的所述数据信息上报至所述 模块管理控制器。

9. 根据权利要求 8所述的单板启动监控方法， 其特征在于， 所述步骤 S20中 还包括：

步骤 S22,所述模块管理控制器中的微控制芯片解析所述板级支持包 所监控到的所述数据信息，并向所述主控板发送所述解析后的数据信息。 根据权利要求 9所述的单板启动监控方法， 其特征在于， 所述步骤 S30中 包括：

步骤 S31 , 所述主控板接收来自所述模块管理控制器的所述数据信 息， 并保留各单板最近至少一次的启动信息以及单板的条码信息。