CN101692210A - 单板启动监控系统及监控方法 - Google Patents

Abstract

本发明涉及无线通信领域，提供了一种通信基站中的单板启动监控系统。该单板启动监控系统包括uTCA架构中的单板、主控板以及后台，其中，所述单板至少设有CPU和模块管理控制器；CPU对单板进行监控，并将监控信息上报至模块管理控制器；模块管理控制器提取CPU所监控到的数据信息并发送至主控板。所述单板启动监控系统还包括：逻辑监控单元，在CPU上报信息前对单板进行监控，并将监控信息存储，包括逻辑芯片及存储芯片。本发明还提供了一种单板启动监控方法。利用本发明单板启动监控系统及单板启动监控方法，可对通信基站中单板的启动过程进行监控，降低了单板的维护成本。

Description

单板启动监控系统及监控方法

技术领域

本发明涉及无线通信技术领域，更具体地说，涉及一种通信基站中的单板启动监控系统及监控方法。

背景技术

随着通信事业的迅速发展，通信基站中单板实现的功能也日趋复杂。一般来说，在单板上电或复位后要经过器件上电配置、程序下载、各功能单元初始化以及板内自检等一系列的流程。对于某些单板，从上电到能够正常工作的过程中，需要经过上百个关键节点，其中任何一个步骤出错都可能导致单板无法正常启动。而单板中相当一部分故障都是发生在上电或复位后的启动过程中的，出现问题时单板还未开始正常工作，往往不能返回出错时的详细信息，需要投入大量的时间和精力来复现或定位，单板的维护成本较高。

发明内容

本发明的主要目的在于针对现有技术缺陷，提供一种通信基站中的单板启动监控系统及监控方法，旨在对单板启动过程中各部分的运行状态进行监控，以降低单板的维护成本。

本发明单板启动监控系统包括基于uTCA架构中的单板及主控板，所述单板至少设有CPU和模块管理控制器，所述CPU对单板进行监控，并将监控到的数据信息上报至模块管理控制器；所述模块管理控制器将所述CPU监控到的数据信息并发送至所述主控板；所述单板启动监控系统还包括：

逻辑监控单元，在CPU上报信息前对单板进行监控，并将监控信息存储，所述逻辑监控单元包括逻辑芯片及存储芯片。

所述逻辑芯片包括：监控模块，在CPU可上报信息前对单板各部分检测，将检测结果存储并发出触发信号，启动闪存的写操作进程；存储芯片写入模块，根据监控模块的触发信号，启动对存储芯片的写入操作；CPU接口模块，与单板上的CPU相连，用于读写存储芯片中的信息。

所述CPU设有板级支持包，用于监控单板上各部分的启动数据信息，并将上报至模块管理控制器。

所述模块管理控制器设有微控制芯片，解析板级支持包所监控到的数据信息，并发送至主控板；

所述主控板包括RSP子系统，接收模块管理控制器发送的数据信息，并保留各单板最近至少一次的启动信息以及单板的条码信息。

本发明还提供一种单板启动监控方法。该方法基于uTCA架构中的单板、主控板和后台，其中，单板包括设有逻辑芯片和存储芯片的逻辑监控单元、CPU和模块管理器，该监控方法包括以下步骤：

步骤S10，在CPU可上报信息前通过逻辑监控单元对单板进行监控，并将监控信息存储；

步骤S20，利用CPU对单板进行监控，并将监控到的数据信息上报至模块管理控制器；

步骤S30，提取CPU所监控到的信息并发送主控板；

步骤S40，提取主控板中的信息并显示。

优选地，所述步骤10中还包括：

步骤S11，利用逻辑芯片对单板各部分检测，将检测结果存储并发出触发信号，启动存储芯片的写操作进程；

步骤S12，根据触发信号，启动对存储芯片的写入操作。

优选地，所述步骤S20中还包括：

步骤S21，利用板级支持包监控单板上各部分的启动及自检过程中的数据信息，并将所监控到的数据信息上报至模块管理控制器。

步骤S22，解析并发送板级支持包所监控到的数据信息。

优选地，所述步骤30中包括：

步骤S31，接收来自模块管理控制器发送的数据信息，并保留各单板最近至少一次的启动信息以及单板的条码信息。

由上可知，本发明中单板启动监控系统至少包括逻辑监控单元、CPU以及模块管理控制器，可在CPU可上报信息前对单板进行监控并将监控到的数据信息存储以供查询；还可通过CPU及模块管理控制器对单板进行监控，因此，实现了对通信基站中的单板启动过程进行监控，从而降低了单板的维护成本。

附图说明

图1是本发明的一个实施方式中uTCA机框的结构示意图；

图2是上述实施方式中单板启动监控系统的结构示意图；

图3是上述实施方式中逻辑芯片的结构示意图；

图4是本发明的一个实施方式中单板启动监控方法的流程示意图；

图5是上述实施方式中对CPU可上报信息前的监控流程示意图；

图6是上述实施方式中CPU对单板的监控流程示意图。

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1示出了本发明中uTCA机框的结构。如本领域普通技术人员所知，ATCA(Advanced Telecommunications Computing Architecture)是PICMG组织推出的一个面向通信市场的规范，而uTCA(Micro TelecommunicationsComputing Architecture)也称为MicroTCA，是ATCA的简化板。如图1所示，uTCA机框中包括至少一主控板20(uTCA Carrier Hub，简称MCH)，该主控板20设有控制器21(uTCA Carrier Management Controller，简称MCMC)，负责整个机框的管理。例如，对内负责管理各个槽位、风扇及温度感应器等装置，对外经由平台管理中介软件与后台联络。

机框中还包括至少一单板10(Advanced Mezzanine Card，简称AMC)，其上设有模块管理器12(Module Management Controller；MMC)和CPU11，负责监控、记录单板10的健康情况，并上报异常条件等。上述MCMC与MMC间的沟通管道为智能平台管理总线(Intelligent Platform Management Bus，简称IPMB)。

除上述单板10和主控板20外，uTCA机框中还包括一些基本的功能模块，例如：散热单元(Cooling Unit，简称CU)，包括风扇以及外围监控电路；电源单元(Power Module，简称PM)，给机框提供电源。

图2示出了本发明的一个实施方式中单板启动监控系统的结构。该监控系统包括单板10、主控板20及后台30，其中，单板10包括CPU11、模块管理控制器12以及逻辑监控单元13。

为了描述方便，将本发明中单板启动的监控分为以下两个阶段：第一阶段为CPU11可上报信息前；第二阶段为CPU11可上报信息后至单板10成功启动。在CPU可上报信息前，通过逻辑监控单元13对单板10进行监控；在第二阶段，基于uTAC机框，通过单板10中的CPU11及模块管理控制器12对单板10进行监控，从而完成对单板10启动过程的监控。

上述监控系统中，逻辑监控单元13可在CPU11上报信息前，对单板10进行监控，并将监控信息存储，包括逻辑芯片131及存储芯片132。

CPU11可对自身及单板10上的其它模块进行监控，并将监控结果上报至模块管理控制器12。

模块管理控制器12，解析CPU11所监控到的数据信息并发送至主控板20。

主控板20可接收模块管理控制器12所发送的数据并将其处理，以供后台30查询。后台30可以是基站控制器(Base Station Controller，简称BSC)，可通过其查询和记录基站中单板10的上报信息。

为了更好地说明本发明单板启动监控系统，图3示出了上述实施方式中逻辑监控单元13的详细结构。该逻辑监控单元13包括逻辑芯片131及存储芯片132。其中，逻辑芯片131可以是非易失性可编程逻辑器件，可通过其实现对单板10在CPU可上报信息前的监控，比如，检测板上的电源是否正常上电、各个晶振是否正常输出时钟、CPU11的时钟频率是否被正确配置，CPU的第一条BOOT寻址指令是否发出，DDR内存的自检结果等等。

上述逻辑芯片13可包括：

监控模块135，对单板10上的各模块进行检测，将检测结果存储在逻辑芯片131内部的RAM中，并在满足条件时发出触发信号，启动存储芯片132的写操作进程。为了保证存储芯片132中的出错信息不被覆盖，对存储芯片132的操作原则可以为：在启动过程中各模块出错的时候，才向存储芯片132写入数据，否则不对存储芯片132执行写操作。在一实施例中，存储芯片132可包括Flash芯片。

存储芯片写入模块133，当接收到来自监控模块的trig信号(触发控制信号)时，启动进程。例如，首先擦除Flash芯片中要写的扇区，然后读出RAM中的监控状态数据，再对Flash芯片进行写入数据操作，最后再复位Flash芯片，进入结束状态。

CPU接口模块134，实现逻辑逻辑监控单元13与CPU11的通信，供CPU11读取存储芯片中的信息或对该信息进行操作。

众所周知，非易失性可编程逻辑器件可通过编程实现多种功能，例如上述监控模块135、存储芯片写入模块133以及CPU接口模块134等均可通过编程实现；并且，该非易失性可编程逻辑器件无需从外部加载程序，在单板10上电后1ms后即可开始工作。

由于包括非易失性可编程逻辑器件，可使单板10在上电后1ms后，其逻辑监控电路即可以开始工作，实现对时钟、电源以及CPU11的BOOT启动节点的监控，由于CPU11还未开始工作，监控信息无法向后台30上报，如果出现异常，即向逻辑监控单元13中的存储芯片132写入相关信息，供后续查询。

在CPU11可上报信息后，可通过CPU11对单板10上的各模块进行监控，并将监控信息通过主控板20上报至后台30，以供查询。

如图2所示，CPU11还设有板级支持包111，可查询单板10上各个功能模块的启动及CPU11自检过程中各步骤的记录信息，并通过I2C接口向单板10上的模块管理控制器12上报信息。该板级支持包111可以为一驱动程序层，可通过编程实现对上述第二阶段启动过程中的监控。例如，当CPU11可以与模块管理控制器12通信后，进入第二阶段，可由CPU11作为单板10上的监控控制芯片，单板10每执行完一个环节，就利用CPU11的板级支持包111通过串口向模块管理控制器12上报一个特定的、并同该环节关联的数据，表明单板10已经运行到该关键点，且运行成功或者出现异常。例如：CPU11的BOOT是否成功启动、网口初始化是否成功、是否正确得到单板10的IP、CPU11映像是否下载成功、锁相环寄存器是否配置完成等。

模块管理控制器12接收板级支持包111的数据信息，解析后发送给主控板。例如，在一实施例中，模块管理控制器12提取板级支持包111发送的有效数据，并将该有效数据发送至主控板20。模块管理控制器12包含微控制芯片，可接收来自板级支持包111的数据，并解析出有效的数据信息，并将该有效数据发送给主控板20。此外，模块管理控制器12还能实现自身的自检及错误上报，即可在模块管理控制器12的boot和版本里面选择重要的启动步骤，每执行完一个步骤，就向主控板20发送一个特定的数据，表明该步骤执行完成。

所述主控板20设有微控制器21，该微控制器21设有RSP子系统211，该RSP子系统可以是运行支撑包，可提取并分析模块管理控制器12发送的数据，并实现数据的暂存、提供函数接口，以便于后台30访问。主控板20包括RSP子系统211，可接收来自模块管理控制器12传来的数据信息，保留各个槽位单板最近至少一次的启动信息以及单板的条码，同时给上层应用层提供接口，用于查询各槽位单板的记录信息。

主控板20与后台30可通过智能平台管理总线接口14连接，该智能平台管理总线接口14可以是ATM、E1/T1或IP接口，可通过该接口将主控板20的信息传送到后台30。

从主控板20到后台的信息可通过智能平台管理总线接口协议规定的数据传输格式传送，可以通过控制命令在后台30查询基站中单板10的监控信息。

图4示出了本发明的一个实施方式中单板的启动监控方法。该方法基于uTCA架构中的单板、主控板和后台，所述方法包括以下步骤：

步骤S10，在CPU可上报信息前通过逻辑监控单元对单板进行监控，并将监控信息存储。在一实施例中，逻辑监控单元包括可编程逻辑器件和存储芯片，可通过编程实现各种监控并将信息存储以供调用，例如，可利用可编程逻辑器件检测单板上的电源是否正常上电、各个晶振是否正常输出时钟、CPU的时钟频率是否被正确配置，CPU的第一条BOOT寻址指令是否发出，DDR内存的自检结果等等。若上述步骤发生异常，可通过存储芯片存储出错信息以供后续查询。

步骤S20，利用CPU对单板进行监控，并将监控到的数据信息上报至模块管理控制器。在一实施例中，CPU可包括一板级支持包，该板级支持包可在第二阶段监控单板中各部分的启动信息，包括CPU自身。例如，单板每执行完一个环节，可利用CPU的板级支持包通过串口向模块管理控制器上报一个特定的、并同该环节关联的数据，表明单板已经运行到该关键点，且运行成功或者出现异常。例如：CPU的BOOT是否成功启动、网口初始化是否成功、是否正确得到单板10的IP、CPU映像是否下载成功、锁相环寄存器是否配置完成等等。并可通过模块管理控制器将监控信息发送至主控，以供后台调用。

步骤S30，提取并发送CPU所监控到的信息。上述实施例中，可通过模块管理控制器提取CPU所监控到的信息并将其发送至主控板。

步骤S40，提取并显示监控信息。上述实施例中，可通过后台提取主控板中的监控信息并显示。

本发明利用逻辑监控单元及CPU分别对将单板启动过程中的各阶段进行监控，可监控单板启动过程中的出错信息并上报至后台以供处理，降低了单板的维护成本。

图5示出了上述方法中步骤S10的详细流程。在步骤S10中，还包括以下步骤：

步骤S11，利用逻辑芯片对单板各部分检测，将检测结果存储并发出触发信号，启动存储芯片的写操作进程。在进行该步骤前，可先对逻辑芯片进行编程，以实现上述监控模块的功能，编程完成后，可编程逻辑器件具有一定的功能，可将其作为监控控制芯片，对单板的各部分进行监控。

步骤S12，根据监控模块的触发信号，启动对存储芯片的写入操作。上述第一阶段的监控完成后，可通过可编程逻辑器件将监控信息写入存储芯片。

图6示出了上述方法中步骤S20的详细流程。在步骤20中，还包括以下步骤：

步骤S21，利用板级支持包监控单板上各部分的启动及自检过程中的数据信息，并将所监控到的数据信息上报至模块管理控制器。在一实施例中，可利用CPU的板级支持包通过串口向模块管理控制器上报一个特定的、并同该环节关联的数据，表明单板已经运行到该关键点，且运行成功或者出现异常。例如：CPU的BOOT是否成功启动、网口初始化是否成功、是否正确得到单板的IP、CPU映像是否下载成功、锁相环寄存器是否配置完成等。

步骤S22，解析并发送板级支持包所监控到的数据信息。上述实施例中，可通过模块管理控制器提取板级支持包发送的有效数据，并将该有效数据发送至主控板。模块管理控制器包含微控制芯片，可接收来自板级支持包的数据，并解析出有效的数据信息，并将该有效数据发送给主控板。此外，模块管理控制器还能实现自身的自检及错误上报，即可在模块管理控制器12的boot和版本里面选择重要的启动步骤，每执行完一个步骤，就向主控板发送一个特定的数据，表明该步骤执行完成。

上述步骤S30中还可包括步骤S31，接收来自模块管理控制器发送的数据信息，并保留各单板最近至少一次的启动信息以及单板的条码信息，以供后台查询。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种单板启动监控系统，其特征在于，包括基于uTCA架构中的单板及主控板，所述单板至少设有CPU和模块管理控制器，所述CPU对单板进行监控，并将监控到的数据信息上报至模块管理控制器；所述模块管理控制器将所述CPU监控到的数据信息并发送至所述主控板；所述单板启动监控系统还包括：

逻辑监控单元，在CPU上报信息前对单板进行监控，并将监控信息存储，所述逻辑监控单元包括逻辑芯片及存储芯片。

2.根据权利要求1所述的单板启动监控系统，其特征在于，所述逻辑芯片包括：

监控模块，在CPU上报信息前对单板各部分检测，将检测结果存储并发出触发信号，启动闪存的写操作进程；

存储芯片写入模块，根据监控模块的触发信号，启动对存储芯片的写入操作；

CPU接口模块，与单板上的CPU相连，用于读写存储芯片中的信息。

3.根据权利要求1或2所述的单板启动监控系统，其特征在于，所述CPU设有板级支持包，用于监控单板上各部分的启动数据信息，并将信息上报至模块管理控制器。

4.根据权利要求3所述的单板启动监控系统，其特征在于，所述模块管理控制器设有微控制芯片，解析板级支持包所监控到的数据信息，并发送至主控板。

5.根据权利要求4所述的单板启动监控系统，其特征在于，所述主控板包括RSP子系统，接收模块管理控制器发送的数据信息，并保留各单板最近至少一次的启动信息以及单板的条码信息。

6.一种单板启动监控方法，其特征在于，基于uTCA架构中的单板及主控板，所述单板包括设有逻辑芯片和存储芯片的逻辑监控单元、CPU和模块管理器，所述方法包括以下步骤：

步骤S10，在CPU上报信息前通过逻辑监控单元对单板进行监控，并将监控信息存储；

步骤S20，利用CPU对单板进行监控，并将监控到的数据信息上报至模块管理控制器；

步骤S30，提取CPU所监控到的信息并发送主控板；

步骤S40，提取主控板中的监控信息并显示。

7.根据权利要求6所述的单板启动监控方法，其特征在于，所述步骤10中还包括：

步骤S11，利用逻辑芯片对单板各部分检测，将检测结果存储并发出触发信号，启动存储芯片的写操作进程；

步骤S12，根据触发信号，启动对存储芯片的写入操作。

8.根据权利要求7所述的单板启动监控方法，其特征在于，所述CPU设有板级支持包，所述步骤S20中还包括：

步骤S21，利用板级支持包监控单板上各部分的启动及自检过程中的数据信息，并将所监控到的数据信息上报至模块管理控制器。

9.根据权利要求8所述的单板启动监控方法，其特征在于，所述步骤S20中还包括：

步骤S22，解析并发送板级支持包所监控到的数据信息。

10.根据权利要求9所述的单板启动监控方法，其特征在于，所述步骤S30中包括：

步骤S31，接收来自模块管理控制器发送的数据信息，并保留各单板最近至少一次的启动信息以及单板的条码信息。

Images