WO2011026711A1 - Verfahren und vorrichtung zum bereitstellen eines reflexionssignals - Google Patents

Verfahren und vorrichtung zum bereitstellen eines reflexionssignals Download PDF

Info

Publication number
WO2011026711A1
WO2011026711A1 PCT/EP2010/061489 EP2010061489W WO2011026711A1 WO 2011026711 A1 WO2011026711 A1 WO 2011026711A1 EP 2010061489 W EP2010061489 W EP 2010061489W WO 2011026711 A1 WO2011026711 A1 WO 2011026711A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
clock
intermediate frequency
frequency
channel
Prior art date
Application number
PCT/EP2010/061489
Other languages
English (en)
French (fr)
Inventor
Thomas Brosche
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Priority to EP10742136A priority Critical patent/EP2473865A1/de
Priority to US13/393,513 priority patent/US20120200453A1/en
Publication of WO2011026711A1 publication Critical patent/WO2011026711A1/de

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H03M3/468—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters
    • H03M3/47—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters using time-division multiplexing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/28—Details of pulse systems
    • G01S7/285—Receivers
    • G01S7/288—Coherent receivers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/28—Details of pulse systems
    • G01S7/285—Receivers
    • G01S7/288—Coherent receivers
    • G01S7/2886—Coherent receivers using I/Q processing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/0209—Systems with very large relative bandwidth, i.e. larger than 10 %, e.g. baseband, pulse, carrier-free, ultrawideband
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/40—Arrangements for handling quadrature signals, e.g. complex modulators

Definitions

  • the present invention relates to a method for providing a
  • Reflection signal and a device for providing a
  • Radar measuring systems are used, which are based on the emission of a signal and the measurement of a signal reflected by a body. Since the emitted signals on their way to the measurement object and back from the measurement subject to a variety of types of interference, such as fading or frequency cancellation, and since it can also lead to interference reflections, it is an effort to receive received signals as clearly as possible from the interfering signals or
  • Radar signals may result in unfavorable superimposition of the reflection signals to mutual extinction of mountains and valleys of the electromagnetic wave.
  • a method of providing a reflection signal comprises receiving a received at an intermediate frequency, ie preprocessed received signal at an input, here briefly referred to as intermediate frequency signal or intermediate frequency received signal.
  • the intermediate frequency signal is received at an input of a split device, ie by a preceding analogue stage of the receiver (antenna,
  • the intermediate frequency signal has a low bandwidth compared to the intermediate frequency.
  • the transmit signal and the receive signal which may correspond, for example, to a swept ramp, may be broadband or an ultra wideband signal (UWB signal).
  • an intermediate frequency reference signal is provided at an input of first and second sampling means, which also has the intermediate frequency.
  • the intermediate frequency reference signal is like the intermediate frequency received signal at each one input of the digital signal
  • Signal preprocessing provided and can be used as a sample clock for an analog / digital converter included in the digital signal preprocessing.
  • the reference signal can be provided or received by an internal device for generating the intermediate frequency reference signal.
  • the internal device likes the intermediate frequency
  • the intermediate frequency signal is split into a first channel and a second channel.
  • the splitting device can be used. Dividing into at least two channels provides a first channel signal and a second channel signal in the respective channel.
  • the channel signals may be copies of the intermediate frequency signal.
  • the first channel signal is sampled with a first clock signal and the second channel signal is sampled with a second clock signal, wherein the second clock signal is phase shifted from the first clock signal.
  • the phase shift may be a time shift.
  • the phase shift may be plus 90 degrees in one example or minus 90 degrees in another example. In other words, that means that the phase shift can be ⁇ 90 °.
  • Both the first clock signal and the second clock signal may be derived from the intermediate frequency reference signal.
  • the intermediate frequency reference signal may be obtained by mixing a first output of a first signal generator or a first frequency generator and a second one
  • Output signal of a second signal generator can be generated.
  • the first clock signal and the second clock signal may have the substantially exact intermediate frequency, that is, the substantially exact difference frequency between two signal generators or two frequency generators. These frequency generators may generate a transmission signal or a first reference signal.
  • the received signal may have emerged from the transmitted signal and the received signal and the first reference signal in particular the intermediate frequency received signal.
  • the two sampled channel signals are matched by synchronizing the sampled second channel signal with the clock of the sampled first channel signal. This may refer to a temporal course in accordance Bring. In this way, the phase shift introduced for the sampling can be reversed again. For example, a zero order can be used to synchronize the channel signals
  • Hold (ZOH) member can be used.
  • the sampled signals have a clock that can be specified by the sampling rate.
  • the clock or the clock rate of the sampled first channel signal and the sampled second channel signal can be reduced by means of a decimation device.
  • the clock-reduced first channel signal can be provided at a first output and the clock-reduced second channel signal can be provided at a second output. This means that the method provides to work internally at a high clock rate, whereby, when using a suitable sigma-delta modulator for digitization or quantization,
  • Quantization errors, digitizing noise or quantization noise can be shifted into a frequency range in which the interference of the channel signal does not interfere substantially and can be easily filtered (noise-shaping).
  • the generated signal can be further processed with simple hardware. the, to which, because of the low clock, essentially low demands may be made.
  • the decimation device can be constructed in two stages or in several stages.
  • the synchronization of the clocks between the second channel signal and the first channel signal can be carried out by means of a zero-order hold member and / or by means of an image-frequency filter.
  • the respectively used image frequency filter can be selected as a function of the clock shift of the first clock to the second clock.
  • a sigma-delta modulator For scanning, d. H.
  • the sigma-delta modulator may also include a signal transfer function with low-pass characteristics and / or a noise transfer function with noise shaping.
  • the decimation function present in a sigma-delta ADC may also have low pass characteristics.
  • the sigma-delta ADC thus has a sigma-delta modulator and a decimation low pass.
  • a sigma-delta modulator (ZA modulator or ⁇ modulator) may quantize a signal having a word width of 1 bit or, for example, 3 bits. Because of this small word width, there may be a strong digitizing noise, but this can be substantially eliminated by means of a low-pass filter (decimation filter), in particular in conjunction with a suitable noise transfer function of the modulator (noise shaping).
  • a settling time of a signal generator can be waited for before the preprocessed signals are evaluated. Waiting for the settling time may be necessary because when passing through the ramps of the modulation signal, the setpoint can not be taken substantially immediately after switching, but may be determined by a commute around the setpoint or only approximates (aperiodically) to the setpoint.
  • the transient one can Be provided connection between a PLL and a decimation device.
  • the method may include the clock of the sampled first channel signal and / or the clock of the sampled second
  • Reduce channel signal by means of a respective first decimation or by means of a first stage of a decimation.
  • the method can wait for a settling time of a signal generator. After waiting for the settling time, a further reduction or decimation can be carried out by means of a respective second decimation device or by means of a second decimation stage of the decimation device.
  • an apparatus configured to provide a reflection signal or a reflection parameter.
  • the device comprises a splitting device, a first scanning device, a second scanning device, a synchronizing device, a first provision device, a second provision device and a decimation device.
  • the splitting device can be set up to provide or receive an intermediate frequency signal at an input, in particular an intermediate frequency received signal, and for splitting the intermediate frequency signal into a first channel and into a second channel. Consequently, the splitting device can provide a first channel signal in the first channel and a second channel signal in the second channel.
  • the Device may be constructed in the form of a Y-member, which can be provided in both channels immediately behind the splitting device, the substantially same channel signals.
  • the same signal i. the intermediate frequency received signal is sampled with two different sampling clocks and modulators to obtain the functionality of a Y-element.
  • the sampling device may be used to receive an intermediate frequency reference signal.
  • an input for the intermediate frequency reference signal is present at the sampling device.
  • the scanning device may comprise a first scanning device and a second scanning device for each channel.
  • the first sampling device is adapted to sample the first channel signal with a first clock signal
  • the second sampling device is adapted to sample the second channel signal with a second clock signal.
  • the second clock signal may be phase shifted from the first clock signal.
  • the first sampling device for sampling the channel signal may be set up with a first clock signal having the substantially exact intermediate frequency determined by mixing two PLL output signals.
  • the second sampling means may be adapted to sample the second channel signal with a second clock signal having the exact intermediate frequency determined by mixing the two PLL output signals and a phase difference from the first clock signal of either +90 ° or -90 ° .
  • a synchronizer for example in one of the two channels, is arranged to synchronize the sampled second channel signal with the clock of the sampled first channel signal.
  • the syncronizer may be an image-frequency filter that may be configured to synchronize the clock of the sampled second channel signal with the clock of the sampled first channel signal and to filter unwanted signal components.
  • An unwanted signal may be the image frequency.
  • two equally clocked signals in the two channels can be passed on to a decimation device.
  • the decimation means may be adapted to reduce the clock of the sampled first channel signal and the clock of the sampled second channel signal and, for example, at a first terminal a first clock-reduced channel signal and at a second terminal a second clock-reduced channel signal provide.
  • These two clock-reduced channel signals or I (in-phase) and Q (quadrature) signals can be made available to a further device for further processing.
  • a radar system with direct sampling of a received signal having an intermediate frequency or an intermediate frequency received signal may be realized.
  • a complex sampling, a low-pass filter and a decimation can be provided.
  • the complex sampling can be done by means of mutually time-shifted pulse combs.
  • a two-stage decimation filter can be used.
  • a first sub-filter is extended by an additional Fl R filter after the first decimation.
  • a classical sub-filter can be extended by an additional Fl R filter in a signal propagation direction after the first decimation.
  • the first stage may have a classical decimation filter or CIC filter of order K 0 and a decimation device with a decimation factor OS R, which may be extended by an additional Fl R 2 filter.
  • the CIC decimation filter of order K 0 with the decimation device may be referred to as sinc K0 filter.
  • Another notation for a sinc K0 filter may be ((sin (x) / x) K0 .
  • an additional FI R filter (FI R 2 ) may be arranged between two classical decimation filters and / or between two sinc filters.
  • the second stage may comprise a classical decimation filter of order Ki and a decimation device with a decimation factor N.
  • the complex sampling may be carried out by means of two sigma-delta modulators, which may operate essentially with exactly the intermediate frequency in the I channel and a sampling clock shifted in time with respect to the sampling clock of the I channel by either -V 4 clock or + y 4 clock ,
  • the thus shifted scanning signals may form a pulse comb.
  • a mirror frequency filter may be used.
  • An image-frequency filter may have a hold member (eg, a ZOH zero order hold member).
  • a computer-readable medium having stored thereon program code which, when executed by a processor, executes the inventive method of providing a reflection signal.
  • an FPGA Field Programmable Gate Array
  • a loadable control sequence of the FPGA as
  • the FPGA may be programmed such that when the FPGA receives corresponding input signals, the FPGA executes the inventive method for providing a reflection signal.
  • the program or structure of the FPGA may also be in an EPROM
  • an FPGA Erasable Programmable Read-Only Memory
  • an ASIC application specific integrated circuit
  • FIG. 1 shows a basic block diagram of a UWB measurement system according to an exemplary embodiment of the present invention.
  • Fig. La shows a block diagram of a measuring arrangement as a multi-port
  • FIG. 2a is a block diagram of a UWB radar heterodyne radar system in accordance with an exemplary embodiment of the present invention.
  • FIG. 2b shows a block diagram of a first frequency generator according to an exemplary embodiment of the present invention.
  • FIG. 2c shows a block diagram of a second frequency generator according to an exemplary embodiment of the present invention.
  • FIG. 3 shows a time frequency diagram of a stepped ramp according to an exemplary embodiment of the present invention.
  • FIG. 4a shows a block diagram of a dual heterodyne UWB radar system according to an exemplary embodiment of the present invention.
  • FIG. 4b shows a block diagram of a single sideband mixer according to an exemplary embodiment of the present invention.
  • 4c shows block diagrams of a classical decimation filter with a downstream additional Fl R filter according to an exemplary one
  • 5 is a block diagram of a direct heterodyne UWB direct scan radar system according to an exemplary embodiment of the present invention.
  • 6 is a diagram of pulse combs for describing the complex scan according to an exemplary embodiment of the present invention.
  • FIG. 7 is a block diagram of I / Q demodulation according to an exemplary embodiment of the present invention.
  • FIG. 8 is a block diagram of a complex sample, low pass filtering, and decimation structure of digital signal processing according to an exemplary embodiment of the present invention.
  • Ultra wide band measuring system Such a UWB measuring system 100 can be used for material analysis with the aid of electromagnetic waves, for example for
  • a UWB measurement system is a radar measurement system with a generally very high measurement bandwidth (UWB, Ultra Wide Band), which after the
  • the UWB measurement system has a transmitter 101, which couples a transmission signal generated by the transmitter 101 to the antenna 103 via a directional coupler (shown in FIG. 1 by the arrow 102).
  • the modulated radar signal (TX) generated in the transmitter is emitted via the transmitting antenna 103 in the direction of the target 104.
  • the radiated signal is shown in FIG. 1 by the waves 105.
  • the radiated electromagnetic signal 105, TX is then reflected at a target 104 which may be present in the detection field.
  • the transit time between transmitter 101, 103 and receiver is ⁇ . For example, such a goal may also be a transition between different materials.
  • the frequency response, and in particular the phase of the transmission signal 105 is determined by the reflection or by the penetration into
  • Transmission signal which can be displayed as amount and phase.
  • the course can also be in the Cartesian form (I / Q values) or the Gaussian
  • the termination 108 provides, in particular in monostatic operation, for the wave resistance-adapted termination of the transmission signal TX not coupled to the antenna 103.
  • two separate antennas 103, a transmitting antenna and a receiving antenna may be used (bistatic operation).
  • the termination 108 can be omitted in a bistatic operation. In other words, the termination 108 forms the transmitting antenna 108 in the bistatic mode.
  • a directional coupler 102 is not present in the bistatic mode.
  • the reflected signal is shown in FIG. 1 by the waves 106 running in opposite directions to the transmission direction 105, which run in the direction of the antenna 103. Via the antenna 103, the reflected signal 106 can be received again.
  • the received signal RX can be routed to the receiver 107 and further processed there.
  • the result of the further processing in the receiver 107 may be a complex-valued reflection factor or a complex-valued S-parameter.
  • the complex-valued reflection factor S results from the ratio of the received signal RX to the transmitted signal TX over the
  • Modulation Frequency f mo d or f Mo d-
  • the complex-valued reflection factor plotted against the frequency f mo d indicates the course of the scatter parameter of the radio field.
  • the reflection factor can be represented as I / Q values.
  • a step modulation signal is used whose modulation frequency profile 300 is shown in FIG. 3.
  • Magnification 301 shows a section of the course of the modulation frequency. From this magnification, it can be seen that the steps of the stepped modulation 300 can not run at right angles but at an angle due to transient processes. Transient effects can also occur during a transition
  • FIG. 3 shows a standardized transmission frequency f Mod / f max, that is to say the transmission frequency relative to a maximum frequency. Further, the normalized time
  • the frequency f max can be in the Mega Hertz, Giga Hertz or Tera Hertz range.
  • Received signal RX are represented over the frequency, in particular over the modulation frequency.
  • the result can be, for example, the course of the scattering parameter S of the radio field. It can therefore be for each
  • Measured value S (f) can be determined.
  • the UWB measuring system 100 or the radar 100 works with the stepped modulation 300 (step frequency modulation) in the frequency domain. But instead of the stepped modulation would be another
  • Modulation methods such as the transmission of a pulse or burst, the FMCW (Frequency Modulated Continuous Radar or Frequency Modulated Continuous Wave Radar) or a pseudo-random sequence (PN) can be used with a correspondingly high bandwidth.
  • Fig. 1 a monostatic operation of the UWB system 100 is shown. In monostatic operation, only a single antenna 103 is used for both transmission and reception. Several antennas can also be operated in parallel (for example in bistatic mode).
  • the portion of the transmission power that is not radiated via the antenna 103 may be degraded at the resistor 108.
  • the radar signal TX modulated in the transmitter 101 and modulated according to the stepped modulation 300 is radiated via the transmitting antenna 103.
  • the radiated electromagnetic signal is then optionally in
  • the received signal can be further processed in the receiver 107 and converted into complex-valued reflection factors.
  • a Fourier transformation in the frequency domain is possibly also carried out in a subsequent signal processing unit in order to arrive at the above-mentioned scatter parameters in the frequency domain.
  • broadband digital components such as wideband analog-to-digital converters (ADCs) or broadband amplifiers require increased manufacturing effort and can be costly to procure.
  • ADCs analog-to-digital converters
  • Ultra-wideband (UWB) radar systems can be used in a variety of ways Applications are used. In addition to communication technology, UWB systems can be used for target recognition or target tracking.
  • UWB systems can be used for target recognition or target tracking.
  • care must be taken to use as few multiplication units as possible for the signal processing. Further, when implemented as an integrated circuit, high suppression of spurious signals outside the useful band may be desirable. It may also be important to ensure the best possible compensation of I / Q errors.
  • UWB systems 100 can be implemented as homodyne systems with a single oscillator or as heterodyne systems with at least two oscillators PLL1, PLL2.
  • frequency-dependent reflection factor in the frequency domain can be realized in a double-oscillator design PLL1, PLL2.
  • the use of two high-frequency oscillators PLL1, PLL2 serves to be able to generate an intermediate frequency in the receiver. On this intermediate frequency filtering and amplification of the received signal takes place. By means of this filtering and amplification can be a high suppression of noise outside the receiver bandwidth and high sensitivity of the
  • Receiver 107 can be realized by, inter alia, the 1 / f noise is substantially suppressed, which can lead to interference in direct receivers.
  • Receive signal leads.
  • a DC offset may be due to spurious signals or internal crosstalk in the receive mixer.
  • a bandpass signal is generated, which is outside the baseband.
  • ZF (intermediate frequency) filtering for interference suppression can be performed with the ZF filter 204.
  • the reference signal 221 and the received signal RX may have the same signal components or the same frequency components f Mo d.
  • Reference signal 221 different oscillators used, which are based on the same basic clock 208, 209.
  • PLLs Phase Lock Loop
  • Both oscillators PLL1, PLL2 have a phase noise.
  • the PLLs may also be based on independent clock generators 208, 209 with an independent master clock.
  • a measuring arrangement for measuring with a four-port (4 gate) is shown. These are two UWB systems 100 arranged in parallel. A first transmission signal is emitted via the antenna 103 'and also received via antenna 103' (monostatic operation). Thus, the antenna 103 'as a transmission gate and receiving gate, so be construed as a two-port. The same applies similarly to the antenna 103 ". In bistatic operation, each gate is assigned a separate antenna.
  • the signals propagate from the second UWB system 101 ", 107".
  • the transmitters 101 ', 101 are synchronized with each other, and the receivers 107', 107" are synchronized with each other.
  • the Transmitters 101 ', 101 are synchronized with the receivers 107', 107", ie are based on the same clock signal or use the same signal source.
  • N may be any natural number
  • N 2 is a 4-port arrangement.
  • the N UWB systems can be integrated into a single device and their clock can be derived from a single clock f Q.
  • the antennas 103 ', 103 "of the 2N or 2N + M ports can be polarized differently, which can be used to achieve cross-polarization
  • Polarization is sent and received with a second, different (for example, rotated by 90 ° to each other), polarization.
  • a second, different for example, rotated by 90 ° to each other
  • Polarization is sent and received with a second, different (for example, rotated by 90 ° to each other), polarization.
  • a broadcasting channel may be in
  • a transmission gate may correspond to a receiving gate.
  • a receiving channel may correspond to a receiving gate.
  • Fig. La therefore a system with 2 transmit / receive channels or 2 channels or 4 gates is shown.
  • FIG. 1a shows a system with a first transmit (TX ') / receive channel (RX') or a first two-port 103 '(first transmit / receive second) and with a second transmit (TX ") / receive channel (RX").
  • first reception gate RX 'or the first two-port 103' (reception port / second input) is assigned to the first transmission port RX '
  • a channel 120 or path 120 may include the first transmit channel and the associated receive channel. This can be a pairwise assignment.
  • a channel 121 or path 121 may have the first transmit channel and the second receive channel (eg, in cross-polarization).
  • All transmitters and receivers in a system are synchronized with each other and are preferably based on the same clock f Q.
  • the parallel arrangement of UWB systems 100 allows execution as a multi-channel measuring system or measuring by means of a plurality of transmitting / receiving channels or channels, wherein the plurality is greater than 2 and corresponds to the number of parallel systems 100.
  • An associated method provides for providing multiple channels.
  • An N channel measurement system provides N parallel UWB systems 100.
  • Fig. 2a shows a block diagram of a simple heterodyne UWB radar system.
  • Fig. 2a shows in particular an embodiment in which the
  • Payload from a receive intermediate frequency signal 206 (substantially unfiltered and unamplified at the output of mixer M2) by sampling (direct sampling) with a sample signal 215a, 215b
  • FIG. 4a shows an exemplary embodiment in which a reception intermediate frequency signal 401 is generated by mixing with a further signal 405, having a second reference frequency f Re f2, from a first signal
  • the first reference signal 22 inter alia, by mixing the both output signals 220, 221 of the PLLs PLL1, PLL2 or the
  • Frequency generators PLL1, PLL2 generated.
  • Scanning signals 215a, 215b according to the exemplary embodiment of FIG. 2a may not lead to different transient response of the PLLs substantially to phase errors in the measurement signal.
  • the special way of generating the sampling frequency f s may mean that the sampling frequency likewise has the first intermediate frequency f Z Fi as the reception intermediate frequency signal 206.
  • FIG. 2a thus shows an apparatus for directly sampling a reception intermediate frequency signal 206.
  • the first reference signal 221, f Re fi may be generated by mixing the two output signals 220, 221 of the frequency modulators PLL1, PLL2.
  • the mixer Ml generates a signal 213 with the
  • f Z Fi fMod _ fRefi-
  • the frequency of the signal results from the filtering by means of low-pass ZFl, 212 from the frequencies fMod _ fRefi and f Mo d + fRefi generated during mixing.
  • the PLL2 receives this frequency f Z Fi as input 213 and regulates to this frequency.
  • the first reference signal 221 simultaneously serves for mixing, in particular for down-mixing, the received signal RX to the intermediate frequency f IF i. Further, the signal 213 is directed to the splitting device 214 whereby the
  • Sample clock signals 215a, 215b also have the intermediate frequency f ZF i and, in particular, the sampling clock f s with which the intermediate frequency signal
  • the intermediate frequency f ZF i contains.
  • phase noise of the oscillators PLL1 and PLL2 uniformly both in the first reference signal 221 as well as in the sampling clock f s contain, so that the phase noise picks up.
  • the transmission signal 220 or output signal 220 of the PLU may be a first one
  • Phase noise of the first oscillator PLU have. One of them initially independent second phase noise has the first reference signal 221 or output 221 of the PLL 2 .
  • the mixer signal 210 is produced, which after the low-pass filter ZF1, 212 becomes the intermediate frequency reference signal 213 or ZF reference signal 213 and which is the first intermediate frequency
  • the IF reference signal serves as a signal 213 both for controlling the PLL2 and as a base for the sampling clock f s.
  • the mixer M2 Transmitted TX signal but shifted as the transmission signal TX with the frequency f Mo d) and the first reference signal 221 in the mixer M2 after filtering 204 and amplifying 205, the intermediate frequency received signal 206 or IF received signal 206, which the first intermediate frequency and a combination phase noise from the first phase noise of the PLL1 and the second phase noise of the PLL2.
  • the output signal of the mixer M2 may also be referred to as the intermediate frequency received signal 206.
  • the IF reference signals 210, 213, 215a, 215b and the IF signal Receive signal 206 substantially similar phase noise, ie the combination phase noise, and are thus correlated, although the phase noise of the PLLs PLLi, PLL 2 is uncorrelated.
  • the combination phase noise of the IF reference signal 210, 213, 215a, 215b and the IF receive signal 206 is substantially correlated to low-delay receive signals ⁇ . Consequently, an IF receive signal 206 is sampled, each with a sample signal 215a, 215b, whose phase noise is substantially correlated with the phase noise of the IF received signal.
  • the final receive signal 206, 206 ' has the suppressed phase noise characteristics due to the structure of the receiver 107, after sampling in digital signal pre-processing 207 with fs. Since the first reference signal 221 has a frequency shifted from the transmission frequency f Mo d by f Z Fi by mixing the reference signal 221 with the
  • phase noise of the two or more frequency generators PLL1, PLL2 in the intermediate frequency signal 206 can thus be eliminated in at least two ways.
  • the intermediate frequency signal 206 can be sampled with a sampling signal 215a, 215b, in which also the first one in the same direction
  • Intermediate frequency f Z Fi is included with the combination phase noise.
  • the intermediate frequency signal 401 can be mixed with a signal 405, which has been formed from a stabilized second intermediate frequency f Z F2 and the first intermediate frequency f ZF i. This will be discussed in Fig. 4a.
  • the wide frequency range of a UWB signal may be a signal over many Distribute frequencies and thus be more reliable than a comparable narrowband signal, as the failure or interference of individual frequencies relative to the total bandwidth may not be significant in the weight.
  • the frequency used may depend on the application.
  • a 20 GHz signal may be less suitable for measuring tubes in a wall than a 1 GHz signal, because in a wall a 20 GHz signal may be subject to high attenuation.
  • a 1 GHz signal can achieve an optical resolution of 15cm.
  • a 2 GHz signal already reaches a resolution of 7.5 cm, ie objects at a distance of 7.5 cm from each other can be resolved.
  • the resolution is therefore inversely proportional to the used frequency of the PLLs.
  • a method and a device for providing a reflection signal may be provided, wherein a first reference signal 221 is generated by mixing M2 of two output signals 220, 221 from frequency generators PLL1, PLL2 and wherein the first reference signal 221 for demodulation M2 of a received signal RX serves.
  • a heterodyne radar system has two oscillators.
  • the PLL1, 200 or PLU, 200 is part of the transmission signal device 101 or the transmitter 101.
  • the offset PLL PLL2 201 or PLL 2 201 generates the
  • the simple heterodyne UWB radar system 100 comprises a first controlled high-frequency oscillator PLL1, 200 for generating the step-shaped
  • the output signal 220 of the PLL1, 200 is output via an output amplifier 202 and the transmitting / receiving switch 102 or directional coupler 102 and the low pass 203 of the antenna
  • the low-pass filter 203 serves to suppress unwanted harmonics.
  • the first high frequency oscillator PLL1, 200 is included in the transmitter 101.
  • the second controlled high-frequency oscillator PLL2, 201 is contained in the receiver 107 and generates the first reference signal f Re
  • the frequency of the reference signal f Re fi is a frequency-shifted ramp by f Z Fi relative to the frequency of the transmission signal f mo d.
  • the received signal RX which has the frequency f Mo d like the transmission signal TX, is mixed with the reference signal f Re fi in the mixer M2 and supplied to a first intermediate frequency filter 204 and an amplifier 205.
  • the received signal RX is obtained by mixing in the mixer M2 and the as
  • Bandpass or low-pass filter performed first intermediate frequency filter 204 as a received at the frequency f Z Fi received signal or as receiving intermediate frequency signal at the interface 206 of the digital
  • Receiving signal RX contains the modulation frequency f Mo d, by the performed by the mixer in the frequency domain folding of f Mo d on the
  • supported means that f IF i the intermediate frequency or carrier frequency for the
  • the digital signal preprocessing 207 at the interface 206 is directly carried at the frequency f ZF i
  • Receive signal 206 provided. It will thus be appreciated that substantially no analog (i.e., substantially analogous) implementation of the carried received signal into the baseband is performed, but that the digital signal preprocessing 207 directly accesses the carried payload RX. In the case of a direct scan, therefore, a supported signal 206 is accessed directly.
  • the frequency control in the first high-frequency oscillator PLL1, 200 is realized by means of a standard PLL circuit.
  • the high frequency signal f Mo d via a frequency divider and a
  • the Frequency divider and the phase detector of the PLLI are not shown in Fig. 2a.
  • the external quartz reference f Q is via the clock generator G, 209 in a
  • the clock signal from the clock generator 209 is also provided in parallel to the PLL2.
  • the PLL1 and the PLL2 are run or based on
  • Reference frequency f Re fi can be controlled.
  • the mixed signal ZFi may be in the MHz range, while the step-shaped modulation of the PLL1, 200 may be in the lower GHz range as a UWB signal.
  • the signal 213 After the low-pass filtering 212, the signal 213 essentially has the actual intermediate frequency f Z Fi, which may also deviate slightly from the nominal IF frequency f Z Fi, in particular when the two PLLs PLL1, PLL2 settle.
  • the frequency response represents the PLL2, in a preferential manner
  • one to the intermediate frequency f ZF i shifted ramp 300 is.
  • Frequency range after the low-pass filtering means of the low-pass filter ZFi, 212 results in a signal having only the frequency f ZF i.
  • This low pass The filtered signal is taken as the control signal for the PLL2, 201 to obtain the step function of the PLL2 shifted by the frequency f Z Fi.
  • the output function or the output frequency characteristic corresponds to the PLL1, 200 and the PLL2, 201 of the stepped ramp 300, which is controlled at the PLL1.
  • the PLL1 Since due to the internal interconnection of the PLL2, 201, the course of the signal PLL2 the PLL1 corresponds to the frequency characteristic 300 of the signal PLL1, which is only shifted by the low pass ZFi, 212 filtered shift frequency f Z Fi or intermediate frequency f Z Fi, the stepped ramp runs 300 of the PLL2 of the stepped ramp 300 of the PLL1 in the frequency range by f Z Fi for or has a correspondingly higher or lower frequency.
  • the transmit signal TX settles to the modulation frequency f mo d, which corresponds to the respective current stage of the stepped ramp 300
  • the PLL 2 generates a reference signal f Re fi with a frequency reduced or increased by f Z Fi.
  • the frequency f Z Fi thus provides an offset for the
  • Stepped ramp 300 which shifts the valid for the PLL2 step ramp 300 by the amount of offset along the frequency axis.
  • the intermediate frequency signal generated by means of the low pass ZFi, 212 is forwarded via the connection 213 to a splitting device 214.
  • the splitting device 214 divides the intermediate frequency signal having the frequency f Z Fi into two substantially phase shifted signals of either + 90 ° or -90 ° with the actual difference frequency f Z Fi or intermediate frequency f IF i.
  • the signals in the parallel channels 215a, 215b are shifted in time relative to one another by + / "90 ° or have a phase of + /" 90 ° with respect to one another.
  • the other channel 215b has a phase of + 90 ° or -90 °.
  • the signals in the parallel branches 215a, 215b have a phase shift of + / _ 90 ° to one another.
  • Intermediate frequency f Z Fi at the output 206 received signal 206 to an in-phase component I and a quadrature component Q to decompose or demodulate. Since both receive intermediate frequency signal 206 on line 206 and the first sample signal and the second sample signal in channels 215a and 215b are substantially actual
  • the digitization takes place in the digital signal preprocessing 207 with the bandpass signal 206 or at the IF level.
  • references numerals of links or interfaces may also designate a signal carried by the particular link.
  • the signal generated by the digital signal preprocessing 207 may be provided to the data processing unit 216 or the microcontroller ( ⁇ ) 216 for further processing.
  • Fig. 2b shows the structure of the PLL1.
  • the stabilized crystal frequency f Q is provided to the 1 / M1 splitter 253 and forwarded to the phase frequency detector 251.
  • the phase frequency detector (PFD) 251 also receives the transmission signal 220 fed back via the high-frequency 1 / N1 divider 254 with the transmission frequency f Mod .
  • the signal passed from node 211 to mixer M1 is not shown in Fig. 2b).
  • the time-variable ratio of the programmable integer divider coefficients Nl and Ml determines the frequency response of the PLL.
  • the coefficients can be changed in such a way that the ramp 300 shown in FIG. 3 is traversed over the course of time, ie the associated frequencies are taken over the course of time.
  • the signal is applied to the loop filter 252, which determines how fast the settling occurs during a jump between the stages fl, f2 of the ramp.
  • the generator 255 generates the transmission signal 220 at the frequency f Mod .
  • the PFD 251 receives a high-frequency signal in the GHz range.
  • the PFD 253 receives a signal of a low (in the MHz range) frequency f Q of the quartz 208.
  • the second frequency generator PLL2 is shown in FIG. 2c.
  • the 1 / N2 divider 264 receives no signal fed back from the PLL PLL2 but receives the IF signal 213 with the frequency f IF i.
  • This frequency f Z Fi is in the MHz range.
  • the first reference signal 221 has a frequency f Re fi which is a transmission frequency f Mo d shifted by the first intermediate frequency f Z Fi.
  • the 1 / M2 splitter 263 receives the stabilized quartz signal f Q , which is also in the MHz range.
  • the outputs of the dividers 263, 264 are connected to the PFD 261.
  • the divider coefficients M2 and N2 are integer and
  • the divider 264 receives the IF signal 213, it controls the IF frequency f IF i.
  • the value of the ZF1, ie the value of the shift with respect to the frequency curve 300 of the PLL1, is determined by the selection of the coefficients M2, N2.
  • the output signal of the PFD 261 reaches the Loopfilter 262 and from there to the generator 265, which determines, for example, the ramp-shaped course of the first reference signal 221 of the PLL2.
  • the PLL2 will follow the PLL1.
  • the temporal frequency profile shown in FIG. 3 can also be referred to as frequency modulation 300. As will be explained in more detail in FIG. 2b, this frequency modulation 300 can be achieved by adjusting the divider coefficients N1 and / or M1 temporally.
  • the temporal adjustment of the divider coefficients Nl 254 and / or Ml 253 but also the divider coefficients N2 264 and / or M2 263 can be achieved with correspondingly set up controls 250, 450.
  • the divider 264 operates at a lower frequency than the divider 254, resulting in a lower power consumption of the divider 264 over the divider 254.
  • FIG. 4a shows a schematic block diagram of a double heterodyne UWB radar system.
  • the structure corresponds essentially to the structure of the simple heterodyne UWB radar system according to FIG. 2a.
  • the double heterodyne radar system 400 has a second implementation of the
  • Intermediate frequency f Z F2 is lower than the first intermediate frequency f ZF i.
  • the dual heterodyne radar system has more components in the RF analog portion than the single heterodyne system, that is, in the circuit prior to digital signal preprocessing 207 '.
  • the received signal RX also passes through the low-pass filter 217 and the gain 218 before being mixed on the mixer M2 with the reference signal f Re fi generated by the PLL 2.
  • Reception intermediate frequency signal or IF reception signal which is now provided with the carrier ZFi, is provided via the terminal 401 to the mixer M4.
  • the signals generated by splitter 214 in the two channels 215a, 215b are not directly provided to digital signal preprocessor 207 as a clock signal, as in the single heterodyne case. Rather, these two signals 215a, 215b in the double heterodyne system are provided to a single sideband mixer (ESB) M3, which may refer to either the lower sideband (USB) or the upper sideband (OSB).
  • ESD single sideband mixer
  • the clock signal generated by the clock generator 209 is made available to the mixer M3 as a second intermediate frequency signal with the frequency f Z F2 on the two channels 403a, 403b with a phase difference of 90 ° of the two signals.
  • Intermediate frequency f ZF 2 is thus derived by dividing the crystal frequency f Q by the factor M.
  • the quartz 208 is the frequency stabilizing element.
  • G for example a square-wave frequency generator, generates the frequency f Q , which underlies all the signals of the UWB radar system 100, for example also the clock signal 404 for the digital one
  • the division in the frequency divider 402 takes place in such a way that two clocks shifted by 1/4 clock or 90 ° clockwise with respect to one another are generated. In other words, not only a parallelization of the clock signal is performed in the divider 402, but at the same time, comparable to the splitting device 214, a
  • the crystal frequency f Q is also distributed via the line 404 and serves as a clock for the digital signal preprocessing 207 ', which with the second
  • Signal preprocessing 207 the received signal RX.
  • the second reference frequency is shifted from the first reference frequency, ie either greater or less than the first reference frequency, ie the first reference frequency and the second reference frequency
  • the second reference signal 405 having the second reference frequency f ZF 2 is provided on a single channel. That is, the mixer M3 has the parallel channels 215a, 215b, 403a, 403b grouped together on one channel.
  • each mixing also likes filtering with one associated filter to provide only one of the frequency pairs, for example filtering with the filter 212, 204, 208th
  • the mode of operation of a single-sideband mixer (ESB) or single-reading tape mixer (SSB) is shown in FIG. 4b.
  • the divider 1 / M 402 provides a signal with the second intermediate frequency in one channel 403a and a signal with a phase shifted by + 90 ° or -90 ° with respect to the first channel 403a in the other channel 403b (In FIG. 4b a signal shifted by + 90 ° is shown).
  • the two signals 403a, 403b are each provided with a signal 215a having the first intermediate frequency, and a signal 215b also having the first intermediate frequency and one shifted by either + 90 ° or -90 ° with respect to the phase angle of the signal 215a
  • the second reference signal with the frequency f Re f 2 is mixed with the receive signal RX, 401 carried with fz F i and at the
  • Output 406 of the mixer M4, the received signal is now provided with the second intermediate frequency f Z F2 supported.
  • the received signal RX is converted to the second lower intermediate frequency f Z F2 ⁇ fzFi.
  • This receive signal 406 carried with fzF2 can be made available via a gain 407 and a bandpass filter 408 adapted for ZF 2 via the output 206 'of the digital signal preprocessing 207'.
  • the order of gain 407 and bandpass filter 408 may be reversed.
  • the result of the pre-processed in the digital signal preprocessing 207 'measurement signal is then for example via an SPI interface (Serial
  • Peripheral interface 208 to a subsequent drive unit and / or data processing unit ⁇ or the microcontroller 216 transmitted.
  • Phase noise of the PLLs PLL1 and PLL2 can be minimized. In other words, this means that the phase noise of the oscillators or the PLLs PLL1, PLL2 is not correlated with each other.
  • the signals 401, 405 are based on signals propagating in different ways within the radar system 100, 400.
  • the signals 401, 405 are essentially shifted in time relative to each other only by a transit time ⁇ of the radar signal in the radar channel, ⁇ may be the transit time from the transmission of a signal TX to the reception of a signal RX.
  • ⁇ may be the transit time from the transmission of a signal TX to the reception of a signal RX.
  • the signals 401, 405 are essentially identical in terms of time.
  • phase noise in the signals 401 and 405 is substantially approximately correlated since it is due to the same signals. Therefore, phase errors similarly affect the different branches of the circuit and cancel each other out substantially. Thus, one obtains substantially coherent signals with uniform phase position, which allow a good signal-to-noise ratio.
  • the UWB measurement system 100, 400 supplies at the output 208 the transmission signal RX reflected by the measurement object 104 as a function of the modulation frequency f Mo d or of the transmission frequency f Mo d to the following
  • the received signal RX also has the transmission frequency f Mo d.
  • the received signal RX has a signal bandwidth, preferably in the kHz range.
  • the transmission / reception decoupling or transmission / reception separation takes place with the aid of a directional coupler 102.
  • the directional coupler 102 forwards the reception signal RX from the antenna 103 to the receiver 107 with a minimum attenuation.
  • the Transmission signal TX coupled with typically 6 dB attenuation in the antenna.
  • the non-coupled into the antenna transmission signal is at the
  • Terminator 108 terminates.
  • the transmission power can be varied with the aid of an adjustable transmission amplifier.
  • the transmission amplifier 202 may be formed with an adjustable gain. This measure allows adaptation to specific circumstances, in particular to
  • a plurality of transmit channels and / or receive channels can be provided, which allow a simultaneous operation of multiple antennas 103 or an antenna array (for example, with different polarization).
  • multiple antennas can provide better results in material detection or line detectors.
  • the stepped modulation f is designed so that it can be measured from the outside.
  • an ultra-wideband radar system having a modulation PLL PLL1 and an offset PLL PLL2 and a two-stage
  • the intermediate frequency reference signal 213 has the frequency f.
  • the signal 213 may serve as an internal reference to the variable receive signal RX or Rx.
  • the received signal may have been changed on its way in the radar channel 105, 106.
  • the signal 213 may help to show the difference between the signal 213 and the received signal Rx.
  • one aspect of the present invention may be to provide an ultra-wideband radar system having a modulation PLL PLL1, an offset PLL, PLL2, and a single-stage (single heterodyne) implementation of the
  • Signal preprocessing 207 takes place a decomposition of the high-frequency IF signal into two signal components I and Q. As a result, a second mixer stage can be avoided. For sampling the high-frequency IF signal, however, a fast A / D converter is necessary. For sampling so high quality A / D
  • Transducers are needed to be placed high demands.
  • Analog / digital converters to which low demands are placed, take place and a division into the I / Q components can again take place on a digital level.
  • a reference signal can be compared with a received signal.
  • the two signals for example, by
  • a receive signal 206 carried by f ZF i can be sampled with an IF signal 215a, 215b.
  • Both signals 206, 215a, 215b contain the IF Frequency f ZF i and the substantially same phase noise or
  • phase noise can cancel each other out substantially.
  • a received signal 401 carried by f Z Fi may be mixed with a second reference signal 405 having the second intermediate frequency f Re f 2 , whereby a receive signal 206 'carried by a second intermediate frequency f Z F2 may be generated.
  • This received signal then contains a substantially exact IF (intermediate frequency) f Z F2- Also in the mixing, the phase noise contained in the intermediate frequency f ZF i or the contained combination phase noise is canceled out.
  • a signal may be applied to one
  • Intermediate frequency f ZF i are implemented and so the influence and in particular disturbances of a transmission frequency f Mo d are essentially eliminated from the signal.
  • the receive signal 206 carried by f IF i may still contain noise that has occurred during generation of the intermediate frequency f ZF i.
  • These errors of the intermediate frequency signal 206 may be substantially removed by, in one example, sampling the intermediate frequency signal 206 with a sampling signal 215a, 215b that contains the substantially same errors as the intermediate frequency signal 206.
  • the errors of the intermediate frequency signal 401 may also be substantially removed, in another example, by adding the intermediate frequency signal 401 to another intermediate frequency signal 406, 206 'or second
  • Intermediate frequency received signal 406, 206 ' is mixed.
  • the mixer M4 receives the intermediate frequency signal 401 and another
  • the further intermediate frequency f ZF 2 is in such a low frequency range that it can be scanned with simple components. It may therefore be a method and an apparatus for providing a
  • Reflection signal are given, wherein a first reference signal 221 u.a. is generated by mixing the two output signals from two frequency generators PLL1, PLL2 and wherein the first reference signal 221 is used for demodulation M2 of a received signal RX and for generating the sampling clock or for generating a second reference signal 405 for further demodulation M4 of the received signal.
  • a first reference signal 221 u.a. is generated by mixing the two output signals from two frequency generators PLL1, PLL2 and wherein the first reference signal 221 is used for demodulation M2 of a received signal RX and for generating the sampling clock or for generating a second reference signal 405 for further demodulation M4 of the received signal.
  • the first intermediate frequency received signal 206 together with the sampling clock 215 a, 215 b to a subsequent
  • the intermediate frequency receive signal 206 may be at an output and the clock signal 215a, 215b are provided with the output clock at two separate outputs.
  • a second intermediate frequency receive signal 406, 206 'along with a clock 404 may be used to clock the digital
  • Signal preprocessing 207 ' which may have the frequency f Q.
  • the sampling clock may be generated by dividing the clock signal 404 in the signal preprocessing 207 '.
  • the second intermediate frequency f Z F2 by division 402 by the factor M can be generated.
  • the second intermediate frequency received signal 406, 206 'and the clock signal 404 may each be provided at one output.
  • the second intermediate frequency f Z F2 can be provided at two outputs 403a, 403b.
  • FIG. 4c shows three block diagrams 461, 462, 463 of the first stage 804a of the decimation filter arrangement 505 according to an exemplary embodiment of the present invention.
  • the first block diagram 461 in FIG. 4c shows the structure of the first stage 804a of the order K 0 of a two-stage decimation or a two-stage decimation device 804, 805, 505.
  • the first part of the first decimation means 804a forms the classical decimation filter of the order K 0 470, which has the first FI R filter Fl Ri 464 and the clock reduction means OSR 465.
  • order K 0 expresses the number of individual feedback elements 464a and feedforward elements 464b in the implementation of decimation filter 462 as CIC and sinc filters, respectively.
  • the feedback links 464a or integration sub-filters 464a realize the addition of a current input value with an added value delayed by a time step z "1.
  • the feedforward links 464b or differentiation sub-filters realize the addition of a current value with a value delayed by a time step z " 1 , wherein the delayed value is provided with an inverted sign before adding.
  • the feedforward links 464b differentiate the output values of the clock reducer OSR 465.
  • the feedback gates 464a integrate the input signal.
  • the integration method used can be a very simple numerical integration method, which simplifies the implementation of a corresponding filter.
  • This implementation variant, including the additional filter Fl R 2 is shown in the block diagram 462 of FIG 4c.
  • the Fl R 2 filter thus connects to a decimation filter which has the same number of integration filters 464 a and differentiation filters 464 b and exactly one clock reduction device 465.
  • decimation filter By ordering a decimation filter, its stage limit can be specified.
  • One stage of a decimation filter may range from the first integration filter 464a, 604a to the last differentiation filter 604b, 464b, the number of which is predetermined by order.
  • the classical decimation filter 464, 465 can be a sine-filter, sine-filter or CIC-filter (cascaded integrator-differentiator-filter), for example with the order K 0 .
  • a sinc decimation filter or sincO decimation filter can be used in two parallel channels of parallel construction.
  • the two channels can be referred to as I-channel and Q-channel.
  • An input signal is added in a sine-decimation filter of order K 0 K 0 -fold on an adder with a signal of the same sequence delayed by one time step (z 1 ) (feedback link 464a) and a clock reducer with the factor OSR (iOSR) 465 or N (iN) provided.
  • the so reduced in clock signal is K 0 times instantaneously, and a time step (z 1 ) delayed and multiplied by -1 is provided to a summer (feedforward link 464 b).
  • the output signal of the last summer also forms the output signal of the sine decimation filter, in particular of a channel of the sine filter, the frequency or the clock of the output signal having been reduced by the factor OSR or N.
  • This realization of the classical decimation filter with downstream Fl R filter Fl R 2 466 is shown in block diagram 462 in FIG. 4 c.
  • the filters 464c connected in series correspond to the Fl R filter FI Ri, 464 in block diagram 461.
  • a classical sinc K0 decimation filter with the decimation factor OSR and the order K 0 forms, mathematically speaking, at each time step or clock the sum or mean over a number of OSR successive samples.
  • This corresponds to a Fl R filter with a number of identical coefficients corresponding to the decimation factor OSR, for example B [1, 1
  • the second part of the first decimation device 470, 464, 465 has the additional FI R filter FL R 2 466.
  • the block diagram 463 shows a further alternative realization variant of the first decimation device 804a.
  • This implementation variant differs from the realization variant according to block diagram 462 in the computational accuracy and in the implementation effort.
  • This equivalent structure 463 depends on the mathematical equivalent notation. Weite-
  • the order K 0 expresses how many individual sub-filters 464 c the FIR filter FIR 1, 46 4 has.
  • the classical decimation filter of order K 0 464, 465 has, according to the embodiment in block diagram 463, the number K 0 times repeated adder blocks 464 c and exactly one clock reduction element 465.
  • the K 0 adder blocks 464c have a series connection of the number of OSR-1 delays z "1 467.
  • an input for the clock An FIR filter or adder block 464c forms the sum of the number of clock values delayed by OSR-1 and the undelayed signal
  • the number of OSRs may be the number of clocks by which number the OSR element 465 delays the clock signal In a signal propagation direction in front of and behind the delay elements 467, the actual signals of the clock signals are tapped and supplied to the adder 468. The added signals serve as input to the subsequent stage of the adder blocks 464c.
  • the second decimation filter 805 (not shown in FIG. 4c) has a similar structure to that of the first decimation filter 804a.
  • the second decimation filter 805 does not have K 0 adder blocks 464c but Ki adder blocks.
  • the number K 0 and Ki may depend on the design specifications of a filter circuit (requirements and the transfer function of the filter).
  • the second decimation filter 805 is a decimation filter of order Ki, with the decimation factor N and an additional hold input 807.
  • K 0 can be different from Ki.
  • the product of the values OSR and N corresponds to an overall clock reduction, which allows an intermediate frequency receive signal 206, 504i, 504q of a sample clock f Z Fi or of a high internal clock rate used for quantization in a modulator 502i, 502q substantially to a high internal clock rate the representation of the useful signal, taking into account the sampling theorem, according to the bandwidth of the useful signal suitable lower clock rate to implement. Disturbing signal components and noise, in particular outside the bandwidth of the useful signal, are largely suppressed.
  • I / Q demodulation with a conversion of an intermediate frequency carrier-carried signal 206 into a complex-valued I / Q signal in baseband, without carrier.
  • a two-stage filter structure may be used in a plurality of parallel channels, for example, in the parallel construction of I / Q channels.
  • the second stage 805 of the two-stage decimation filter is discussed in FIG.
  • FIG. 5 shows a simple heterodyne UWB system 500, in which the analog part 501 (ie the part of the circuit up to the terminal 206 of the digital part 207) substantially corresponds to the simple heterodyne UWB system of FIG.
  • the digital part 207 or the digital signal preprocessing 207 will be considered in more detail.
  • the digital part 207 is based on the so-called principle of direct sampling of an intermediate frequency signal.
  • the use of direct sampling allows a reduction in the implementation cost of integration on an integrated circuit (IC). For example, by using the principle of direct sampling, the expenditure for implementation can be reduced in relation to the area required for the integration of the IC.
  • the principle of direct sampling envisages switching to digital components as early as possible in the demodulation chain of the receiver 107.
  • the use of digital components eliminates the need for analog components and thus eliminates the problems due to tolerances, matching, etc. of the replaced analog circuit parts, thereby avoiding errors.
  • a functionality of analog circuit parts is shifted into the digital part 207.
  • Direct sampling also minimizes the power requirements of a corresponding UWB device or integrated circuit (IC).
  • the signal evaluation was designed in such a way that unwanted signals are substantially suppressed by high attenuation using the direct sampling principle with a low implementation effort.
  • a bandpass signal of the received signal RX, the intermediate frequency signal or IF received signal is provided.
  • the digital part 207 receives from the previous analog part via the input 206 a received signal RX carried with the IF (intermediate frequency) f Z Fi. This carried signal may still be at a relatively high frequency level f Z Fi compared to the output signal 508i, 508q. In order to be able to process this signal 206 with simple analog / digital converters, it would have to be mixed down, for example, into the baseband.
  • the receive intermediate-frequency signal 206 is split via the splitting device 503 to two channels 504i and 504q and to the analog / digital converters 502i and 502q or the delta-sigma modulators 502i, 502q equally provided.
  • the splitting device 503 receives the high-frequency receive intermediate-frequency signal 206 directly directly by direct sampling.
  • Device 503 may be a Y-element that copies the input signal to both channels. Instead of a Y-gate, the receive intermediate frequency signal 206 may be sampled directly with two different sample clocks 215a, 215b and different modulators 502i, 502q. The various sampling cycles are discussed in more detail in FIG.
  • the substantially same intermediate frequency signal 206 is present at the inputs of the two analog / digital converters 502i, 502q.
  • connections signals which are routed via the connections, and / or inputs of function blocks or of blocks with the same or similar reference symbols may be named.
  • a signal may be designated by the associated reference numeral of the respective channel.
  • the sampling clocks are provided as first clock signal 215a and second clock signal 215b.
  • the intermediate frequency f Z Fi essentially corresponds to the
  • the displacement member 214 may be integrated in a scanner 502i, 502q, so that the scanner 502i, 502q, via a single input, the
  • the digital signal preprocessing 207 has an input for the sampling clock.
  • the digital signal preprocessing 207 can also have at least two inputs 215a, 215b via which it receives the shifted sampling clock signals 215a, 215b.
  • the intermediate frequency signal 206 phase-shifted channel signals or time-shifted channel signals 509i, 509q.
  • this means that the first sample clock signal 215a in the first channel 509i is phase-shifted by + 90 degrees or -90 degrees with respect to the second sample clock signal 215b in the second channel 509q.
  • the first sampling clock signal and the second sampling clock signal have been derived from the difference frequency of the PLLs f Z Fi, ie the IF reference signal 213 with the actual intermediate frequency f Z Fi serves as the basis for the sampling clock signals 215a, 215b.
  • the clock signals in the clock channels 215a, 215b which are phase-shifted by either +90 ° or -90 °, drive the ADCs 502i, 502q with signals having a different phase angle and consequently generate signals 509i, 509q sampled at different times.
  • the first modulator 502i receives from the splitting device 503 the first channel signal 504i and provides at its output the first sampled digitized received signal 509i or sampled first channel signal 509i.
  • the second modulator 502q provides the second sampled digitized received signal 509q or the second sampled channel signal 509q.
  • the sampled digitized receive signals are independently low pass filtered 506i, 506q and decimated 507i, 507q in the decimation means in the sampling rate.
  • sampling devices or modulators 502i, 502q may be implemented as sigma-delta (A) modulators. Further, the sigma-delta modulators may also include an additional low-pass filter 506i, 506q.
  • a sigma delta modulator may be implemented as a low-pass sigma delta modulator ( ⁇ - ⁇ ).
  • a ⁇ - ⁇ modulator may have a small word width but a nem high sampling clock, for example, with the frequency of the sampling clock signal 215a, 215b.
  • the word width may be 1 bit, a few bits or a plurality of bits. Due to the usually small word width, digitization noise or quantization noise may arise. Due to the high clock rate of the ⁇ - ⁇ modulators 502i, 502q and a suitable noise transfer function, which corresponds substantially exactly to the carrier frequency f Z Fi, the digitization noise may be shifted into frequency ranges which are substantially eliminated by the low-pass filter 506i, 506q can be. This shifting of the digitization noise to a higher frequency range may be referred to as noise shaping.
  • the noise shaping may essentially only affect the digitizing noise of the sampler in the ⁇ - ⁇ modulator 502i, 502q.
  • phase noise contained in the receive intermediate frequency signal 206 remains substantially unaffected by the low pass filtering, the phase noise is substantially eliminated by the particular type of sampling in the samplers 502i, 502q.
  • This particular type of sampling provides that the frequency of the sampling signal 215a, 215b and the frequency of the intermediate frequency signal 206 are based essentially on the same frequency f Z Fi.
  • the intermediate-frequency signal 206 and also the sampling signal 215a, 215b are derived from the same difference signal between the PLLs PLLi and PLL 2 , whereby their phase noise is correlated.
  • Both the receive intermediate frequency signal 206 and the sampling signal 215a, 215b are essentially identical to the ben frequency, for example, the intermediate frequency f Z Fi supported. Consequently, these signals are correlated such that the transient effects and the phase noise do not affect too much, since they act in substantially the same sense on both the intermediate frequency signal 206 and the clock signals 215a, 215b.
  • the phase noise and the phase error are approximately equally mapped or correlated in both signals, substantially compensating and suppressing the phase noise and the phase error during sampling.
  • the demodulation of the received intermediate frequency signal 206 into the baseband essentially takes place digitally in the digital signal preprocessing 207.
  • the UWB measuring system 500 supplies the scattering parameter Sil at the two outputs 508i and 508q of the digital signal preprocessing 207 as a function of the modulation frequency f Mo d or Transmission frequency f Mo d to the following signal processing unit 216 ( ⁇ ). In other words, the scatter parameter becomes
  • the signals at the outputs 508i, 508q of the decimation means 505, 507i, 507q are the clock-reduced first channel signal 508i and the clock-reduced second channel signal 508q. These signals may be, for example, baseband signals.
  • the provision of the output signal in the two channels 508i and 508q or as separate signals 508i, 508q takes account of the fact that the scattering parameter Sil is a complex value. Due to the division into an in-phase component (I) and a quadrature component (Q), it is also possible, in terms of circuitry, to calculate complex scattering parameters, i. Scattering parameters with a real and an imaginary part, to be processed by a digital circuit.
  • I in-phase component
  • Q quadrature component
  • the division into two ADCs 502i, 502q makes it possible, especially when using ⁇ modulators, to set low quality requirements for the ADCs used and thus to be able to process the high-frequency IF signal 206 even with easily realizable ADCs.
  • the intermediate frequency signal 206 or IF signal 206 may be a high frequency signal.
  • the ADCs 502i and 502q are driven in a special manner, for example by the controller 550, to realize a complex sampling or demodulation. This particular type of scanning is described with the pulse combs 600 of FIG. This type of scanning causes a
  • I / Q demodulation of the signal to be sampled can be done in the baseband.
  • the signals 215a and 215b which are present in parallel are shown on the normalized time axis 601 t * f a .
  • T a is the sampling period and f a is the sampling frequency.
  • the second clock signal 215b or the Q clock is shifted by ⁇ ⁇ clock compared with the first clock signal 215a or with respect to the I clock or has a phase shift of + 90 °.
  • the Q-clock 215b precedes the I-clock 215a by V *, ⁇ / 2 or 90 degrees.
  • a corresponding image frequency filter 801a, 801b in the I channel 504i are selected.
  • the Zero-Order Hold (ZOH) element 802 is transitioned to the zero-degree phase of the I-channel.
  • the zero-order hold element 802 is used to synchronize the sampled digitized received signals 509i, 509q.
  • FIG. 7 shows a section of a block diagram of an implementation variant of the digital part 207 with reduced components according to an exemplary embodiment of the present invention.
  • the image frequency filter 801a, 801b, 803, 802 and 806 is represented by a simplified embodiment, a single ZOH gate 802.
  • the detailed structure of the image frequency filter in the original form or according to another embodiment of the present invention is shown in FIG. 8.
  • the two ADCs 502i, 502q and the zero-order hold (ZOH) member 802 are provided.
  • the first ADC 502i is driven 215a with the same clock as the zero-order hold member 802.
  • the second ADC 502q is operated with a corresponding ⁇ 90 degree leading or lagging sampling clock to achieve I / Q demodulation.
  • simplified "mirror frequency filtering" still implicitly occurs here:
  • an expanded or improved image frequency filter can be provided in the circuit according to FIG. 7; in particular, the simple image frequency filter 802 can be expanded by further components 801a, 801b, 803, 806.
  • the two-stage decimation following the outputs 701, 702 is not shown in FIG. 7, but corresponds to the two-stage decimation described in FIG. 8.
  • FIG. 8 describes how such an additional image frequency filter 801a, 801b, 803, 806 or an expanded image frequency filter 801a, 801b, 803, 802, 806 can be used with reference to FIG.
  • FIG. 8 shows the two-stage decimation by means of first decimation filter 804 and second decimation filter 805.
  • Such a two-stage decimation filter 804, 805 is used in the circuit according to FIG. 7, but is not shown in FIG.
  • the image frequency filter 801a, 801b, 803, 802, 806 according to FIG. 8 can be realized with little effort since it can do without multiplication and uses only a few simple shift-add operations.
  • the ADCs 502i, 502q generate a high frequency sampled first channel signal 509i and a high frequency sampled second channel signal 509q.
  • the frequency or rate of these high frequency sampled channel signals 509i, 509q can be reduced with a subsequent first decimation filter 804 and second decimation filter 805.
  • the high-frequency sampled channel signals which essentially correspond to a non-transmitted received signal, are in the baseband. Consequently, the sampled channel signals are no longer high frequency.
  • the sampling theorem can be taken into account by dimensioning the factor N such that the sampling rate of the output signals I, Q is as small as possible, ie N is chosen to be large, but, in comparison to the useful signal bandwidth, is still large enough to satisfy the sampling theorem.
  • N should be chosen large, N should not be too large, so that no aliasing occurs.
  • the first decimation filter 804 and the second decimation filter 805 described in FIG. 8 can be realized with little effort and essentially without multiplication stages by a few simple shift-add operations.
  • FIG. 8 shows a detailed representation of the digital signal processing unit 207, which has a ⁇ modulator 502i, 502q, a first clock reduction 507i, 507q, with the decimation factor OSR (Over Sampling Rate) and a second clock reduction device with the decimation factor N.
  • the ZA modulators 502i, 502q in conjunction with the decimation low pass 804, 805 form a specific (adapted to the specific requirements of the radar system) ⁇ AD converter.
  • the ADC Analog Digital Converter or Analog Digital Converter
  • a corresponding image frequency filter 801a, 801b can be switched on by means of the switch 803 as a function of the phase position selected using the sampling signal 215b.
  • a lagging phase of -90 degrees is selected for the quadrature scan 215b, and the tracking mirror frequency filter 801b is selected. If a leading phase of +90 degrees is selected for the quadrature scan 215b, the forward mirror frequency filter 801a is selected by means of the switch 803.
  • the switch 803 can be dispensed with and either a leading mirror frequency filter or tracking mirror frequency filter can be fixedly provided in the I channel 509i.
  • the decimation of the decimation filter 505, 804, 805 is realized as a two-stage decimation with low-pass filtering.
  • the decimation device 505 has the first decimation device 804 or first decimation step
  • the sampling rate f s , f a , f if i or f ZF i, in particular the sampled channel signal 509 i, 509 q with a corresponding clock rate, is reduced by the factors OSR and N in the first stage 804 and in the second stage 805.
  • the last mixer stage M2 and the intermediate frequency filter 204 which serves as an anti-aliasing (AA) filter, provide the intermediate frequency signal with the frequency f Z Fi 206 for the digital part 207.
  • the values OSR and N, respectively, by which the clock reduction devices OSR and N respectively reduce the clock of the ZA modulator output signals 509i, 509q or the high-frequency sampled channel signals 509i, 509q, depend on the configuration of the UWB system.
  • the higher frequency the sampling clock f Z Fi fs 215a, 215b is selected, the higher or higher the value of the clock reduction OSR or N may be selected.
  • the higher frequency the sampling clock f Z Fi fs 215a, 215b is selected, the more accurate the low-pass filtered and clock-reduced received signal 508i, 508q may be formed. In other words, the decimation device 505 may then have a higher signal-to-noise ratio (SNR) or a higher wordwidth at the output.
  • SNR signal-to-noise ratio
  • the first decimation filter 804 represents a decimation filter K 0 -th order (K 0 ), and the second decimation filter 805 represents a decimation filter Ki-th order (Ki).
  • K 0 corresponds to the number of feedback links 464a and the feedforward links 464b 4 c, which are used in the first decimation stage 804.
  • the value Ki corresponds in each case to the number of feedback elements 464a and the forward coupling elements 464b which are used in the second decimation stage 805 corresponding to the block diagram 462 (the second decimation stage 805 is not shown in FIG. 4c).
  • the decimation factor N is used instead of the decimation factor OSR in the demimulator 465.
  • Fl R 2 is not included in the second decimation step.
  • the complex sampling of the received intermediate frequency signal 206 carried by f Z Fi is performed by the two sigma-delta modulators 502i, 502q delayed by ⁇ 1 A clock or by ⁇ 90 ° out of phase, ie +1 compared to the other channel / 4 or -1/4 or offset by + 90 ° or -90 °.
  • the intermediate frequency signal 206 is copied in the splitting device 503 into the two channels 504i and 504q.
  • the corresponding selecting image frequency filters 801a, 801b in I channel 509i can be made for example by means of the selector 803.
  • the Zero-Order Hold (ZOH) element 802 makes a transition to the 0 degree phase of the I-channel or a synchronization of both channels.
  • FI R 2 FI R filter
  • the second decimation filter 805 is also a sine decimation filter, but having the order Ki (sinc K1 ) and the decimation factor N.
  • An additional filter comparable to Fl R 2 809i, 809q is not present in the second decimation stage 805.
  • the hold signal is derived from PLL1 and / or PLL2 (not shown in FIG. 8) and serves to hide the time interval in which the two PLL stages PLL1, PLL2 settle to their desired value.
  • the hold signal is adapted such that the hold signal 807 during the oscillation of at least one of the PLL stages PLL1, PLL2 to their desired value, the I-channel signal and / or the Q-channel signal can hide.
  • a transient of the PLL stage may occur after changing a frequency, for example when passing through the staircase ramp 300.
  • the carrier is substantially eliminated. So a complex reflection factor can be provided.
  • the method and apparatus for providing a reflectance signal may demodulate an intermediate frequency intermediate frequency signal in I / Q components substantially without intermediate frequency. So a complex reflection factor can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Theoretical Computer Science (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

Beschrieben wird ein Verfahren und eine Vorrichtung zum Bereitstellen eines Reflexionssignals, bei dem ein Zwischenfrequenzsignal einer hohen Zwischenfrequenz insbesondere durch zweikanalige Abtastung digital in I/Q Komponenten ohne Zwischenfrequenz demoduliert werden kann. So kann ein komplexer Reflexionsfaktor bereitgestellt werden.

Description

Beschreibung
Verfahren und Vorrichtung zum Bereitstellen eines Reflexionssignals Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Verfahren zum Bereitstellen eines
Reflexionssignals und eine Vorrichtung zum Bereitstellen eines
Reflexionssignals. Stand der Technik
In dem Buch Skolnik, M.I.,„Introduction to Radar Systems", McGraw-Hill Book Company, Inc., New York, 1962 wird eine Einführung in Radarsysteme gegeben. Das Buch Ludloff, A.,„Praxiswissen Radar und Radarsignalverarbeitung", 2.
Aufl., Vieweg, Wiesbaden, 1998 beschreibt Prinzipien der Radartechnologie.
In der Druckschrift DE 20 2007 009 431 Ul wird ein Breitbandempfangssystem beschrieben.
Das Paper Sliskovic, M.,„Software Defined Automotive Receiver for
Broadcasting Services", Digits of Technical Papers, International Conference on Consumer Electronics 2008, Seiten 1-2, Las Vegas, 9-13 Januar 2008 beschreibt Softwareautomobilempfänger.
Die Druckschrift Bonek, E. et al.,„Personal Communications Transceiver Architectures for Monolithic Integration", 5th IEEE International Symposium on Personal, Indoor and Mobile Communications, Volume 1, pages 363-368, 1994, behandelt Transceiver-Architekturen zur persönlichen Kommunikation. Die Druckschrift Kato, Y., et al.,„IQ Imbalance Compensation Scheme for MB- OFDM with Transmit Diversity", The 2006 I EEE International Conference on Ultrawideband, pages 293-298, 24-27 Sept. 2006, beschreibt eine
Kompensierung von IQ-Ungleichgewichten.
Die Druckschrift Lee, Kang-Yoon et al.,„Full-CMOS 2-GHz WCDMA (Wideband Code Division Multiple Access) Direct Conversion Transmitter and Receiver", I EEE Journal of Solid-State Circuits, Volume 38, Issue 1, pages 43-53, Jan. 2003, beschreibt einen Transmitter und einen Sender und Empfänger zur direkten Umwandlung von WCDMA.
Die Druckschrift Sachs, S. et al.,„M-Sequence Ultra- Wideband- Radar: State of Development and Applications", Radar Conference 2003, Adelaide (Australia), 3- 5 September 2003 befasst sich mit einem Ultrabreitbandradar.
Die Druckschrift Norsworthy, S. et al.,„Delta Sigma Data Converters, Theory Design and Simulation", I EEE Press, New York, 1996, ISBN 0-7803-1045-4, offenbart Delta Sigma Datenwandler.
Shoaei, O.,„Continuous-time Delta-Sigma A/D (Analog/Digital) Converters for High Speed Applications", Dissertation Carleton University 1995, befasst sich mit der Delta-Sigma- Analog/Digital- Konvertierung.
Die Druckschrift Cherry, J.A., Snelgrove, W.M.,„Continuous-time Delta-Sigma Modulators for High Speed A/D Conversion", Kluwer Academic Publishers, Boston, 2000, beschreibt Delta-Sigma-Modulatoren für die schnelle
Analog/Digital-Wandlung.
Das Buch Michael Hiebel,„Grundlagen der vektoriellen Netzwerkanalyse, Rohde&Schwarz" beschreibt das Prinzip der Reflexions- und
Transmissionsfaktormessung.
Das Buch Behzad Razavi,„RF Microelectronics, Prentice Hall" beschreibt verschiedene Transceiver- Architekturen Für die Materialanalyse mit Hilfe elektromagnetischer Wellen können
Radarmesssysteme eingesetzt werden, welche auf dem Aussenden eines Signals und dem Messen eines von einem Körper reflektierten Signals beruhen. Da die ausgesandten Signale auf ihrem Weg zum Messobjekt und zurück von dem Messobjekt den unterschiedlichsten Arten von Störungen unterliegen, beispielsweise Fading oder Frequenzauslöschung, und da es außerdem auch zu Störreflexionen kommen kann, ist es ein Bestreben, Empfangssignale zu erhalten, welche sich möglichst deutlich von den Störsignalen oder
Rauschsignalen unterscheiden. Aufgrund der Wellencharakteristik von
Radarsignalen kann es bei ungünstiger Überlagerung der Reflexionssignale zu gegenseitigen Auslöschungen von Bergen und Tälern der elektromagnetischen Welle kommen.
Daher ist man bei der Radarmesstechnologie bestrebt, Empfangssignale möglichst kohärent zu überlagern. Die kohärente Überlagerung von zeitlich hintereinander empfangenen Signalen führt zu einer gleichförmigen Verstärkung und hilft, das Signal besser erkennbar zu machen.
Offenbarung der Erfindung
Es ist eine Aufgabe der vorliegenden Erfindung, ein effektives Bereitstellen von Reflexionssignalen anzugeben.
Gemäß einem exemplarischen Ausführungsbeispiel der Erfindung wird ein Verfahren zum Bereitstellen eines Reflexionssignals oder eines
Reflexionsparameters und eine Vorrichtung zum Bereitstellen eines
Reflexionssignals gemäß den unabhängigen Patentansprüchen geschaffen.
Weitere Ausführungsbeispiele und Fortbildungen des erfindungsgemäßen Verfahrens und der erfindungsgemäßen Vorrichtung ergeben sich aus den abhängigen Patentansprüchen.
Gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung wird ein Verfahren zum Bereitstellen eines Reflexionssignals geschaffen. Das Verfahren weist das Empfangen eines mit einer Zwischenfrequenz geträgerten d.h. vorverarbeiteten Empfangssignals an einem Eingang auf, hier kurz mit Zwischenfrequenz-Signal oder Zwischenfrequenz- Empfangssignal bezeichnet. Das Zwischenfrequenz-Signal wird an einem Eingang einer Aufteile- Einrichtung emp- fangen, d.h. durch eine vorangehende analoge Stufe des Empfängers (Antenne,
Filter, Verstärker, Mischer) bereitgestellt. Das Zwischenfrequenzsignal hat eine, im Vergleich zur Zwischenfrequenz, geringe Bandbreite. Das Sendesignal und das Empfangssignal, welche beispielsweise einer durchlaufenen Rampe entsprechen können, können breitbandig sein oder ein Ultra Breitbandiges Signal (UWB-Signal) sein.
Ferner wird ein Zwischenfrequenz- Referenzsignal an einem Eingang einer ersten und zweiten Abtast- Einrichtung bereitgestellt bzw. empfangen, welches ebenfalls die Zwischenfrequenz aufweist. Das Zwischenfrequenz- Referenzsignal wird wie das Zwischenfrequenz- Empfangssignal an jeweils einem Eingang der digitalen
Signalvorverarbeitung bereitgestellt bzw. empfangen und kann als Abtasttakt für einen in der digitalen Signalvorverarbeitung enthaltenen Analog/Digital-Wandler genutzt werden. Das Referenzsignal kann dabei von einer internen Einrichtung zum Generieren des Zwischenfrequenz- Referenzsignals bereitgestellt bzw. emp- fangen werden. Die interne Einrichtung mag das Zwischenfrequenz-
Referenzsignal generieren und bereitstellen.
Nach dem Empfang des Zwischenfrequenz-Signals erfolgt ein Aufteilen des Zwi- schenfrequenzsignals in einen ersten Kanal und in einen zweiten Kanal. Dazu kann die Aufteile- Einrichtung genutzt werden. Durch das Aufteilen in zumindest zwei Kanäle wird ein erstes Kanal-Signal und ein zweites Kanal-Signal in dem jeweiligen Kanal bereitgestellt. Die Kanal-Signale mögen Kopien des Zwischen- frequenzsignals sein. Das erste Kanal-Signal wird mit einem ersten Taktsignal abgetastet und das zweite Kanal-Signal wird mit einem zweiten Taktsignal abgetastet, wobei das zweite Taktsignal gegenüber dem ersten Taktsignal in der Phase verschoben ist. Bei der Phasenverschiebung mag es sich um eine zeitliche Verschiebung handeln. Die Phasenverschiebung kann in einem Beispiel plus 90 Grad oder in ei- nem anderen Beispiel minus 90 Grad betragen. In anderen Worten bedeutet das, dass die Phasenverschiebung ±90° betragen kann. Sowohl das erste Taktsignal als auch das zweite Taktsignal mögen aus dem Zwischenfrequenz- Referenzsignal abgeleitet sein. In einem Beispiel mag das Zwischenfrequenz- Referenzsignal durch das Mischen von einem ersten Ausgangssignal eines ers- ten Signalgenerators oder eines ersten Frequenzgenerators und eines zweiten
Ausgangssignals eines zweiten Signalgenerators generiert werden. Insbesondere mag das erste Taktsignal und das zweite Taktsignal die im Wesentlichen exakte Zwischenfrequenz aufweisen, also die im Wesentlichen exakte Differenzfrequenz zwischen zwei Signalgeneratoren oder zwei Frequenzgeneratoren. Diese Frequenzgeneratoren mögen ein Sendesignal bzw. ein erstes Referenzsignal generieren. Aus dem Sendesignal mag das Empfangssignal und aus Empfangssignal und erstem Referenzsignal insbesondere das Zwischenfrequenz- Empfangssignal hervorgegangen sein. Die zwei abgetasteten Kanal-Signale werden durch Synchronisieren des abgetasteten zweiten Kanal-Signals mit dem Takt des abgetasteten ersten Kanal- Signal in Übereinstimmung gebracht. Dabei mag sich das in Übereinstimmung Bringen auf einen zeitlichen Verlauf beziehen. Auf diese Weise kann die für die Abtastung eingeführte Phasenverschiebung wieder rückgängig gemacht werden. Um die Kanal-Signale zu synchronisieren kann beispielsweise ein Zero-Order
Hold (ZOH) Glied genutzt werden.
Die abgetasteten Signale weisen einen Takt auf, der durch die Abtastrate vorgegeben werden kann. Der Takt oder die Taktrate des abgetasteten ersten Kanal- Signals und des abgetasteten zweiten Kanal-Signals kann mittels einer Dezima- tions- Einrichtung reduziert werden. So kann an einem ersten Ausgang das taktreduzierte erste Kanal-Signal und an einem zweiten Ausgang das taktreduzierte zweite Kanal-Signal bereitgestellt werden. Das bedeutet, dass das Verfahren vorsieht, intern mit einer hohen Taktrate zu arbeiten, wodurch, bei Verwendung eines geeigneten Sigma-Delta-Modulators zur Digitalisierung bzw. Quantisierung,
Quantisierungsfehler, Digitalisierungs- Rauschen oder ein Quantisierungs- Rauschen in einen Frequenzbereich verlagert werden können, in dem die Störungen das Kanal-Signal im Wesentlichen nicht stören und leicht gefiltert werden können (Noise-Shaping). Durch das Reduzieren der Taktrate an den Ausgängen, kann das generierte Signal mit einer einfachen Hardware weiterverarbeitet wer- den, an die, wegen des geringen Taktes, im Wesentlichen geringe Anforderungen gestellt werden mögen.
Die Dezimations- Einrichtung kann zweistufig oder mehrstufig aufgebaut sein.
Die Synchronisierung der Takte zwischen dem zweiten Kanal-Signal und dem ersten Kanal-Signal kann mittels eines Zero-Order Hold Glieds und/oder mittels eines Spiegelfrequenzfilters durchgeführt werden. Das jeweils zum Einsatz kommende Spiegelfrequenzfilter kann in Abhängigkeit von der Taktverschiebung des ersten Takts zum zweiten Takt ausgewählt werden.
Zum Abtasten, d. h. zum Wandeln eines analogen Signals in ein digitales Signal mit einem vorgebbaren Takt, kann ein Sigma- Delta- Modulator eingesetzt werden. In einem Beispiel kann der Sigma-Delta-Modulator auch eine Signalübertragungsfunktion mit Tiefpasseigenschaften und/oder eine Rauschübertragungsfunktion mit Hochpasseigenschaften (Noise Shaping) aufweisen. Die in einem Sigma-Delta-ADC vorhandene Dezimationsfunktion mag ebenfalls Tiefpasseigenschaften aufweisen. Der Sigma-Delta-ADC weist folglich einen Sigma-Delta- Modulator und einen Dezimationstiefpass auf. Ein Sigma-Delta-Modulator (ZA- Modulator oder ΔΣ-Modulator) mag ein Signal mit einer Wortbreite von 1 Bit oder beispielsweise 3 Bit quantisieren. Wegen dieser geringen Wortbreite kann es zu einem starken Digitalisierungsrauschen kommen, das sich jedoch mittels eines Tiefpassfilters (Dezimationsfilter), insbesondere in Verbindung mit einer geeigneten Rauschübertragungsfunktion des Modulators (Noise Shaping), im Wesentlichen eliminieren lässt.
Um Einschwingvorgänge zu unterdrücken, kann eine Einschwingzeit eines Signalgenerators abgewartet werden bevor die vorverarbeiteten Signale ausgewertet werden. Das Abwarten der Einschwingzeit kann nötig sein, da bei dem Durchlaufen der Rampen des Modulationssignals der Sollwert im Wesentlichen nicht sofort nach dem Umschalten eingenommen werden kann, sondern durch ein Pendeln um den Sollwert bestimmt sein kann oder sich erst (aperiodisch) an den Sollwert annähert. Um das Einschwingen berücksichtigen zu können, kann eine Verbindung zwischen einer PLL und einer Dezimations- Einrichtung vorgesehen sein.
Zum Unterdrücken der Einschwingvorgänge kann das Verfahren den Takt des abgetasteten ersten Kanal-Signals und/oder den Takt des abgetasteten zweiten
Kanal-Signals mittels jeweils einer ersten Dezimationseinrichtung oder mittels einer ersten Stufe einer Dezimationseinrichtung reduzieren. In der nachfolgenden Stufe kann das Verfahren eine Einschwingzeit eines Signalgenerators abwarten. Nach dem Abwarten der Einschwingzeit kann eine weitere Reduzierung oder De- zimation mittels jeweils einer zweiten Dezimationseinrichtung oder mittels einer zweiten Dezimationsstufe der Dezimationseinrichtung erfolgen.
Gemäß einem anderen exemplarischen Ausführungsbeispiel der vorliegenden Erfindung wird eine Vorrichtung beschrieben, die zum Bereitstellen eines Reflexi- onssignals oder eines Reflexionsparameters eingerichtet ist. Die Vorrichtung weist eine Aufteile- Einrichtung, eine erste Abtaste- Einrichtung, eine zweite Abtaste- Einrichtung, eine Synchronisier- Einrichtung, eine erste Bereitstell- Einrichtung, eine zweite Bereitstell- Einrichtung und eine Dezimations- Einrichtung auf. Die Aufteile- Einrichtung kann zum Bereitstellen bzw. Empfangen eines Zwischen- frequenzsignals an einem Eingang, insbesondere eines Zwischenfrequenz- Empfangssignals, und zum Aufteilen des Zwischenfrequenzsignals in einen ersten Kanal und in einen zweiten Kanal eingerichtet sein. Durch die Aufteile- Einrichtung kann folglich ein erstes Kanal-Signal in dem ersten Kanal und ein zweites Kanal-Signal in dem zweiten Kanal bereitgestellt werden. Die Aufteile-
Einrichtung kann in der Form eines Y-Gliedes aufgebaut sein, wodurch in beiden Kanälen unmittelbar hinter der Aufteile- Einrichtung die im Wesentlichen gleichen Kanal-Signale zur Verfügung gestellt werden können. In einem anderen Beispiel wird dasselbe Signal, d.h. das Zwischenfrequenz- Empfangssignal mit zwei unter- schiedlichen Abtasttakten und Modulatoren abgetastet, um die Funktionalität eines Y-Gliedes zu erhalten.
In Signalausbreitungsrichtung hinter der Aufteile- Einrichtung befindet sich in dem jeweiligen Kanal eine Abtaste- Einrichtung oder Abtast- Einrichtung. Die Abtast- Einrichtung mag zum Empfangen eines Zwischenfrequenz- Referenzsignals ein- gerichtet sein, indem beispielsweise ein Eingang für das Zwischenfrequenz- Referenzsignal an der Abtast- Einrichtung vorhanden ist. Die Abtast- Einrichtung kann eine erste Abtasteinrichtung und eine zweite Abtasteinrichtung für jeweils einen Kanal aufweisen. Dabei ist die erste Abtast- Einrichtung angepasst das erste Kanal-Signal mit einem ersten Taktsignal abzutasten und die zweite Abtast- Einrichtung ist angepasst, um das zweite Kanal-Signal mit einem zweiten Taktsignal abzutasten. Das zweite Taktsignal kann gegenüber dem ersten Taktsignal in der Phase verschoben sein.
In anderen Worten mag die erste Abtast- Einrichtung zum Abtasten des Kanal- Signals mit einem ersten Taktsignal mit der durch Mischen zweier PLL- Ausgangssignale ermittelten im Wesentlichen exakten Zwischenfrequenz eingerichtet sein. Ferner mag die zweite Abtast- Einrichtung zum Abtasten des zweiten Kanal-Signals mit einem zweiten Taktsignal mit der durch Mischen der beiden PLL-Ausgangssignale ermittelten exakten Zwischenfrequenz und einem Phasenunterschied zum ersten Taktsignal von entweder +90° oder -90° eingerichtet sein.
Eine Synchronisier- Einrichtung, beispielsweise in einem der beiden Kanäle, ist zum Synchronisieren des abgetasteten zweiten Kanal-Signals mit dem Takt des abgetasteten ersten Kanal-Signal eingerichtet. Die Synschronisier- Einrichtung kann ein Spiegelfrequenzfilter sein, das zum Synchronisieren des Taktes des abgetasteten zweiten Kanal-Signals mit dem Takt des abgetasteten ersten Kanalsignals und zum Filtern unerwünschter Signalanteile eingerichtet sein kann. Ein unerwünschtes Signal kann die Spiegelfrequenz sein.
Somit können zwei gleichgetaktete Signale in den beiden Kanälen an eine Dezi- mations- Einrichtung weitergegeben werden.
Die Dezimations- Einrichtung kann angepasst sein, den Takt des abgetasteten ersten Kanal-Signals und den Takt des abgetasteten zweiten Kanal-Signals zu reduzieren und beispielsweise an einem ersten Anschluss ein erstes taktreduziertes Kanal-Signal und an einem zweiten Anschluss ein zweites taktreduziertes Kanal-Signal bereitstellen. Diese beiden im Takt reduzierten Kanal-Signale oder I- (Inphase) und Q- (Quadratur) Signale können einer weiteren Vorrichtung zur Weiterverarbeitung zur Verfügung gestellt werden.
Mit dem beschriebenen Verfahren und/oder der beschriebenen Vorrichtung mag sich ein Radarsystem mit Direktabtastung eines mit einer Zwischenfrequenz geträgerten Empfangssignals oder eines Zwischenfrequenz- Empfangssignals realisieren lassen. Dabei kann eine komplexe Abtastung, ein Tiefpass Filter und eine Dezimation vorgesehen sein. Die komplexe Abtastung kann mittels gegenseitig zeitlich verschobenen Impulskämmen erfolgen.
Ferner kann ein zweistufiges Dezimationsfilter verwendet werden. Dabei wird ein erstes Teilfilter um ein zusätzliches Fl R- Filter nach der ersten Dezimation erweitert. Beispielsweise kann ein klassisches Teilfilter um ein zusätzliches Fl R- Filter in einer Signalausbreitungsrichtung hinter der ersten Dezimation erweitert werden. So kann die erste Stufe ein klassisches Dezimationsfilter oder CIC Filter der Ordnung K0 und eine Dezimationseinrichtung mit einem Dezimationsfaktor OS R aufweisen, welche um ein zusätzliches Fl R2 Filter erweitert sein mag. Das CIC Dezimationsfilter der Ordnung K0 mit der Dezimationseinrichtung mag als sincK0 Filter bezeichnet werden. Eine andere Schreibweise für ein sincK0 Filter mag ((sin(x)/x)K0 sein.
In anderen Worten mag ein zusätzliches FI R Filter (FI R2) zwischen zwei klassischen Dezimationsfiltern und/oder zwischen zwei sinc- Filtern angeordnet sein.
Die zweite Stufe kann ein klassisches Dezimationsfilter der Ordnung Ki und eine Dezimationseinrichtung mit einem Dezimationsfaktor N aufweisen.
Die komplexe Abtastung mag mittels zweier Sigma-Delta-Modulatoren durchgeführt werden, die im Wesentlichen mit exakt der Zwischenfrequenz im I- Kanal und einem gegenüber dem Abtasttakt des I- Kanals um entweder - V4 Takt oder + y4 Takt zeitlich verschobenen Abtasttakt arbeiten mögen. Die derart verschobenen Abtastsignale mögen einen Impulskamm bilden. Ferner mögen mehrere Varianten eines Spiegelfrequenzfilters eingesetzt werden. Ein Spiegelfrequenzfilter mag ein Hold-Glied (z.B. ein ZOH Zero Order Hold Glied) aufweisen.
Gemäß einem anderen exemplarischen Ausführungsbeispiel der vorliegenden Erfindung wird ein computerlesbarer Datenträger angegeben, auf dem ein Programmcode gespeichert ist, der, wenn er von einem Prozessor ausgeführt wird, das erfindungsgemäße Verfahren zum Bereitstellen eines Reflexionssignals ausführt.
Beispielsweise kann auch ein FPGA (Field Programmable Gate Array) bereitgestellt werden, wobei eine ladbare Steuersequenz des FPGAs als
Software angesehen werden kann. Der FPGA mag derart programmiert sein, dass wenn der FPGA entsprechende Eingangssignale erhält, der FPGA das erfindungsgemäße Verfahren zum Bereitstellen eines Reflexionssignals ausführt. Das Programm oder die Struktur des FPGA kann auch in einem EPROM
(Erasable Programmable Read-Only-Memory) gespeichert sein. Anstelle eines FPGAs kann auch ein ASIC (application specific integrated circuit) genutzt werden.
Es soll angemerkt werden, dass unterschiedliche Aspekte der Erfindung in Bezug auf unterschiedliche Gegenstände beschrieben wurden. Insbesondere wurden einige Aspekte mit Bezug auf Vorrichtungsansprüche beschrieben, wohingegen andere Aspekte in Bezug auf Verfahrensansprüche beschrieben wurden. Ein Fachmann kann jedoch der vorangehenden Beschreibung und der folgenden Beschreibung entnehmen, dass, außer es wird anders beschrieben, zusätzlich zu jeder Kombination von Merkmalen, die zu einer Kategorie von Gegenständen gehört, auch jede Kombination zwischen Merkmalen als von diesem Text offenbart angesehen wird, die sich auf unterschiedliche Kategorien von Gegenständen bezieht. Insbesondere sollen Kombinationen zwischen Merkmalen von Vorrichtungsansprüchen und Merkmalen von Verfahrensansprüchen offenbart sein.
Kurze Beschreibung der Figuren Im Folgenden werden weitere exemplarische Ausführungsbeispiele der vorliegenden Erfindung mit Verweis auf die Figuren beschrieben.
Fig. 1 zeigt ein prinzipielles Blockdiagramm eines UWB- Messsystems gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
Fig. la zeigt ein Blockdiagramm einer Messanordnung als Mehr- Tor
Messanordnung gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 2a zeigt ein Blockdiagramm eines einfach heterodynen UWB- Radarsystems gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 2b zeigt ein Blockdiagramm eines ersten Frequenzgenerators gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 2c zeigt ein Blockdiagramm eines zweiten Frequenzgenerators gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 3 zeigt ein Zeitfrequenzdiagramm einer stufenförmigen Rampe gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 4a zeigt ein Blockdiagramm eines doppelt heterodynen UWB- Radarsystems gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 4b zeigt ein Blockdiagramm eines Einseitenbandmischers gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 4c zeigt Blockschaltbilder eines klassischen Dezimationsfilters mit einem nachgeschalteten zusätzlichen Fl R- Filter gemäß einem exemplarischen
Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 5 zeigt ein Blockschaltbild eines einfach heterodynen UWB Radarsystems mit Direktabtastung gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung. Fig. 6 zeigt ein Diagramm von Impulskämmen zur Beschreibung der komplexen Abtastung gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 7 zeigt ein Blockschaltbild einer I/Q-Demodulation gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 8 zeigt ein Blockschaltbild einer Struktur der digitalen Signalverarbeitung mit komplexer Abtastung, Tiefpassfilterung und Dezimation gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
Die Darstellungen in den Figuren sind schematisch und nicht maßstäblich. In der folgenden Beschreibung der Figuren werden die gleichen Bezugsziffern für gleiche oder sich entsprechende Elemente verwendet.
Detaillierte Beschreibung der Figuren
Fig. 1 zeigt den prinzipiellen Aufbau eines UWB (Ultra Wide Band,
Ultrabreitband) Messsystems. Ein solches UWB-Messsystem 100 kann für die Materialanalyse mit Hilfe elektromagnetischer Wellen, beispielsweise zur
Erkennung von menschlichem Gewebe, eingesetzt werden. Bei einem UWB- Messsystem handelt es sich um ein Radarmesssystem mit einer im allgemeinen sehr hohen Messbandbreite (UWB, Ultra Wide Band), welches nach dem
Radarmessprinzip arbeitet.
Das UWB-Messsystem weist einen Sender 101 auf, der über einen Richtkoppler (in Fig. 1 durch den Pfeil 102 dargestellt) ein von dem Sender 101 erzeugtes Sendesignal auf die Antenne 103 einkoppelt. Das im Sender erzeugte modulierte Radarsignal (TX) wird über die Sendeantenne 103 in Richtung des Ziels 104 abgestrahlt. Das abgestrahlte Signal ist in Fig. 1 durch die Wellen 105 dargestellt. Das abgestrahlte elektromagnetische Signal 105, TX, wird dann an einem gegebenenfalls im Detektionsfeld vorhandenen Ziel 104 reflektiert. Die Laufzeit zwischen Sender 101, 103 und Empfänger beträgt τ. Ein solches Ziel kann beispielsweise auch ein Übergang zwischen unterschiedlichen Materialien sein. Im Wesentlichen wird der Frequenzgang und insbesondere die Phase des Sendesignals 105 durch die Reflexion oder durch das Eindringen in
unterschiedliche Materialien verändert. Es ergibt sich dadurch ein
charakteristischer Verlauf einer Reflexionskurve über der Frequenz des
Sendesignals, der als Betrag und Phase dargestellt werden kann. Der Verlauf kann auch in der kartesischen Form (I/Q-Werte) bzw. der Gaußschen
Zahlenebene dargestellt werden.
Die Terminierung 108 sorgt insbesondere bei monostatischem Betrieb für die wellenwiderstandsangepasste Terminierung des nicht auf die Antenne 103 eingekoppelten Sendesignals TX.
Als alternatives Ausführungsbeispiel (nicht in Fig. 1 dargestellt) können zwei separate Antennen 103, eine Sendeantenne und eine Empfangsantenne, zum Einsatz kommen (bistatischer Betrieb). Die Terminierung 108 kann bei einem bistatischen Betrieb entfallen. In anderen Worten, die Terminierung 108 bildet im bistatischen Betrieb die Sendeantenne 108. Ein Richtkoppler 102 ist im bistatischen Betrieb nicht vorhanden.
Das reflektierte Signal ist in Fig. 1 durch die in die der Senderichtung 105 entgegengesetzt laufenden Wellen 106 dargestellt, welche in Richtung der Antenne 103 laufen. Über die Antenne 103 kann das reflektierte Signal 106 wieder empfangen werden. Das empfangene Signal RX kann in den Empfänger 107 geleitet und dort weiter verarbeitet werden.
Das Ergebnis der Weiterverarbeitung in dem Empfänger 107 kann ein komplexwertiger Reflexions- bzw. Transmissionsfaktor oder ein komplexwertiger S- Parameter sein. Der komplexwertige Reflexionsfaktor S ergibt sich aus dem Verhältnis des Empfangssignals RX zu dem Sendesignal TX über der
(Modulations) Frequenz fmod oder fMod- Der komplexwertige Reflexionsfaktor über der Frequenz fmod aufgetragen, gibt den Verlauf des Streu parameters des Funkfeldes an. Zur Vereinfachung der Darstellung kann der Reflexionsfaktor als I/Q-Werte dargestellt werden.
Als Sendesignal Tx kann ein stufenförmiges Modulationssignal eingesetzt werden, dessen Modulationsfrequenzverlauf 300 in Fig. 3 dargestellt ist. Einen Ausschnitt des Verlaufs der Modulationsfrequenz zeigt die Vergrößerung 301. Aus dieser Vergrößerung ist erkennbar, dass die Stufen der stufenförmigen Modulation 300 durch Einschwingvorgänge nicht rechtwinklig, sondern schräg verlaufen können. Durch Einschwingvorgänge kann auch bei einem Übergang
302 von der Frequenz fl zu der Frequenz f2, also zwischen zwei
unterschiedlichen Frequenzen, ein Überschwingen 303 auftreten. Bei einem Übergang zwischen zwei Frequenzen fl, f2, also an den Treppenstufen, kann es zu Einschwingvorgägngen kommen, da es eine Zeit benötigt bis interne PLLs (Phase Lock Loops) PLL1, PLL2 im Sender und/oder Empfänger auf die geänderten Soll- Frequenzwerte eingeschwungen sind. Insbesondere am Anfang kann die Frequenz durch Einschwingvorgänge verfälscht sein.
In Fig. 3 ist eine normierte Sendefrequenz fMod/fmax, also die Sendefrequenz bezogen auf eine maximale Frequenz dargestellt. Ferner ist die normierte Zeit
1 tmax, also die Zeit bezogen auf eine maximale Zeit oder eine Periode dargestellt.
Die Frequenz fmax kann sich im Mega Hertz, Giga Hertz oder Tera Hertz Bereich bewegen.
So kann als Ergebnis oder Ausgabe des UWB Messystems 100 das
Empfangssignal RX über der Frequenz, insbesondere über der Modulations- Frequenz dargestellt werden. Das Ergebnis kann beispielsweise der Verlauf des Streuparameters S des Funkfeldes sein. Es kann folglich für jede
Modulationsstufe oder für jede eingestellte Sendefrequenz ein komplexer
Messwert S (f) bestimmt werden.
Zwar arbeitet das UWB- Messsystem 100 oder das Radar 100 mit der stufenförmigen Modulation 300 (step frequency modulation) im Frequenzbereich. Anstelle der stufenförmigen Modulation wäre jedoch auch ein anderes
Modulationsverfahren, beispielsweise das Aussenden eines Pulses oder Bursts, das FMCW (das Frequenz modulierte Dauer- Radar oder Frequency Modulated Continuous Wave Radar) oder eine Pseudo-Zufallsfolge (PN) mit einer entsprechend hohen Bandbreite einsetzbar. In der Fig. 1 ist ein monostatischer Betrieb des UWB-Systems 100 gezeigt. In dem monostatischen Betrieb wird nur eine einzige Antenne 103 sowohl zum Senden als auch zum Empfangen verwendet. Mehrere Antennen können aber auch parallel betrieben werden (beispielsweise im bistatischen Betrieb).
Der Teil der Sendeleistung, der nicht über die Antenne 103 abgestrahlt wird, kann an dem Widerstand 108 abgebaut werden.
Das im Sender 101 erzeugte entsprechend der stufenförmigen Modulation 300 modulierte Radarsignal TX wird über die Sendeantenne 103 abgestrahlt. Das abgestrahlte elektromagnetische Signal wird dann gegebenenfalls an im
Detektorfeld vorhandenen Zielen 104 reflektiert und über die Antenne 103 wieder empfangen. Das Empfangssignal kann im Empfänger 107 weiterverarbeitet werden und in komplexwertige Reflexionsfaktoren umgerechnet werden.
Bei Modulationen, die ein Empfangssignal im Zeitbereich ergeben,
beispielsweise bei einem Puls oder einer Pseudorauschenfolge wird ggf. in einer nachfolgenden Signalverarbeitungseinheit noch eine Fourier-Transformation in den Frequenzbereich durchgeführt, um zu den oben erwähnten Streuparametern im Frequenzbereich zu gelangen.
In Radarsystemen 100, die mit der sogenannten Direktabtastung arbeiten, wird versucht, den analogen Schaltungsanteil einer Auswerteschaltung in einem Empfänger 107 zu reduzieren. In anderen Worten bedeutet das, dass bei einer Direktabtastung in dem Empfänger 107 möglichst frühzeitig versucht wird, auf digitale Schaltungsteile für die Signalverarbeitung zurückzugreifen, insbesondere für die Bereitstellung der Streuparameter des Funkfeldes. Dies kann
insbesondere bei UWB- Radarsystemen zu einem erhöhten Schaltungsaufwand führen, da das Arbeiten mit breitbandigen Signalen auch breitbandige Verstärker oder breitbandige Abtaster voraussetzt. Breitbandige digitale Komponenten wie breitbandige Analog/Digital-Wandler (ADC) oder breitbandige Verstärker erfordern jedoch einen erhöhten Aufwand bei der Herstellung und können kostenintensiv bei der Beschaffung sein.
Ultrabreitbandige (UWB) Radarsysteme können in den unterschiedlichsten Anwendungen eingesetzt werden. Neben der Kommunikationstechnik können UWB-Systeme zur Zielerkennung oder Zielverfolgung genutzt werden. Bei der Realisierung eines ultrabreitbandigen (UWB) Radarmesssystems als integrierte Schaltung mag darauf zu achten sein, dass möglichst wenig Multipliziereinheiten für die Signalverarbeitung eingesetzt werden. Ferner mag bei der Realisierung als integrierte Schaltung eine hohe Unterdrückung von Störsignalen außerhalb des Nutzbandes wünschenswert sein. Dabei mag auch auf eine möglichst gute Kompensation von l/Q- Fehlern zu achten sein.
UWB-Systeme 100 lassen sich als Homodyn-Systeme mit einem einzigen Oszillator oder als Heterodyn-Systeme mit zumindest zwei Oszillatoren PLL1, PLL2 realisieren.
Die Grundidee eines Radarmesssystems zur Messung eines
frequenzabhängigen Reflexionsfaktors im Frequenzbereich kann in einer Doppeloszillatorausführung PLL1, PLL2 realisiert werden. Der Einsatz zweier Hochfrequenzoszillatoren PLL1, PLL2 dient dazu, eine Zwischenfrequenz im Empfänger erzeugen zu können. Auf dieser Zwischenfrequenz findet eine Filterung und eine Verstärkung des Empfangssignals statt. Mittels dieser Filterung und Verstärkung kann eine hohe Unterdrückung von Störsignalen außerhalb der Empfängerbandbreite und eine hohe Empfindlichkeit des
Empfängers 107 realisiert werden, indem unter anderem das 1/f- Rauschen im Wesentlichen unterdrückt wird, welches bei Direktempfängern zu Störungen führen kann.
Beim Arbeiten mit einer Zwischenfrequenz kann im Wesentlichen Vermieden werden, dass ein Gleichspannungs-Offset zu einer Verfälschung des
Empfangssignals führt. Ein Gleichspannungs-Offset kann durch Störsignale oder durch internes Übersprechen im Empfangsmischer entstehen. Beim Arbeiten mit der Zwischenfrequenz wird sozusagen ein Bandpasssignal erzeugt, welches außerhalb des Basisbands liegt. Zusätzlich kann noch mit dem ZF Filter 204 eine ZF (Zwischenfrequenz) Filterung zur Störunterdrückung vorgenommen werden.
Durch geschicktes Auslegen einer Schaltung in einem UWB-System kann erreicht werden, dass die Korrelationseigenschaften des Phasenrauschens zwischen dem Sendesignal TX bzw. dem Empfangssignal RX und dem für die Demodulation verwendeten Referenzsignal 221 erhalten bleibt, so dass eine hohe Dynamik des Messsystems 100 erreicht wird. Beispielsweise kann das Referenzsignal 221 und das Empfangssignal RX gleiche Signalanteile oder gleiche Freuqenzanteile fMod aufweisen. Trotz Ausbreiten auf unterschiedlichen
Wegen können Korrelationseigenschaften erhalten bleiben. In der
Doppeloszillatorausführung werden für das Sendesignal TX und das
Referenzsignal 221 unterschiedliche Oszillatoren eingesetzt, die auf demselben Grundtakt 208, 209 basieren.
Diese beiden Oszillatoren mögen als PLLs (Phase Lock Loop) realisiert sein. Beide Oszillatoren PLL1, PLL2 haben ein Phasenrauschen. Die PLLs können auch auf unabhängigen Taktgeneratoren 208, 209 mit einem unabhängigen Grundtakt basieren.
In der Fig. la ist eine Messanordnung zur Messung mit einem Vier- Tor (4 Tor) gezeigt. Dabei handelt es sich um zwei parallel angeordnete UWB Systeme 100. Ein erstes Sendesignal wird über die Antenne 103' abgestrahlt und auch über Antenne 103' empfangen (monostatischer Betrieb). Somit kann die Antenne 103' als Sendetor und Empfangstor, also als Zweitor aufgefasst werden. Gleiches gilt ähnlich für die Antenne 103". In dem bistatischen Betrieb ist jedem Tor eine separate Antenne zugeordnet.
Das Sende Signal TX' breitet sich über den Reflexionspfad 120 und den
Streupfad 121 aus. Das bedeutet, dass das reflektierte Sendesignal TX' sowohl als Reflexions- Empfangssignal RX' von dem ersten UWB System 101', 107' als auch als Streu- Empfangssignal RX" von dem zweiten UWB System 101", 107" empfangen wird. Beide Empfangssignale RX', RX" werden auf ähnliche Art und Weise in den beiden UWB Systemen 101', 107', 101", 107" weiterverarbeitet.
In entsprechender Art und Weise breiten sich die Signale von dem zweiten UWB System 101", 107" aus.
Die Sender 101', 101", sind miteinander synchronisiert. Die Empfänger 107', 107", sind miteinander synchronisiert. Alternativ und/oder zusätzlich sind die Sender 101', 101" mit den Empfängern 107', 107" synchronisiert, d.h. basieren auf demselben Taktsignal oder verwenden dieselbe Signalquelle.
Es kann eine bliebige Vielzahl N (N mag eine beliebige natürliche Zahl sein) von UWB Systemen parallel geschaltet werden, um eine 2N Toranordnung
(beispielsweise N=2 ist eine 4-Tor Anordnung) zu erhalten. Die N UWB Systeme können in einem einzigen Gerät integriert und deren Takt von einem einzigen Takt fQ abgeleitet sein. Weiterhin kann eine beliebige Anzahl M (M mag eine beliebige natürliche Zahl sein) von Sende- oder Empfangskanälen
hinzugenommen werden, um eine 2N+M Toranordung zu erhalten.
Die Antennen 103', 103" der 2N oder 2N+M Tore können unterschiedlich polarisiert sein, wodurch sich eine Kreuzpolarisation erzielen lässt. Bei der Kreuzpolarisation wird beispielsweise das Sendesignal mit einer ersten
Polarisation gesendet und mit einer zweiten, davon abweichenden (z.B. um 90° gegeneinander gedreht), Polarisation empfangen. Mit einer entsprechenden Anzahl von Sendekanälen und Empfanskanälen kann auch eine Messung von Systemen mit mehr als 2 Toren möglich sein. Ein Sendekanal mag im
Wesentlichen einem Sendetor entsprechen und ein Empfangskanal mag einem Empfangstor entsprechen. In der Figur Fig. la ist demnach ein System mit 2 Sende-/Empfangs- Kanälen bzw. 2 Kanälen bzw. 4 Toren dargestellt.
Insbesondere zeigt die Figur la ein System mit einem ersten Sende-(TX') /Empfangskanal (RX') oder einem ersten Zweitor 103' (erstes Sende- /Empfangszweitor) und mit einem zweiten Sende-(TX")/Empfangskanal (RX") oder einem zweiten Zweitor 103" (Sende-/Empfangszweitor). Ferner ist dem ersten Sendetor RX' das erste Empfangstor RX' bzw. das erste Zweitor 103' (Empfangstor/zweiter Eingang) zugeordnet und dem zweiten Sendetor TX" ist das zweite Empfangstor RX" bzw. das zweite Zweitor 103" (zweites Sende- /Empfangszweitor) zugeordnet. Ein Kanal 120 oder Pfad 120 mag den ersten Sendekanal und den zugehörigen Empfangskanal aufweisen. Hierbei kann es sich um eine paarweise Zuordnung handeln.
Abweichend von der paarweisen Zuordnung kann eine beliebige Anzahl (>=1) von Sendetoren bzw. eine beliebige Anzahl (>=1) von Empfangstoren vorhanden sein und jedes Empfangstor kann das Signal von jedem Sendetor empfangen. Ein Kanal 121 oder Pfad 121 mag den ersten Sendekanal und den zweiten Empfangskanal (z.B. bei Kreuzpolarisation) aufweisen.
Alle in einem System vorhandenen Sender und Empfänger sind miteinander synchronisiert und basieren vorzugsweise auf dem gleichen Takt fQ.
Die parallele Anordnung von UWB Systemen 100 erlaubt eine Ausführung als Mehrkanal- Messsystem bzw. das Messen mittels einer Vielzahl von Sende- /Empfangskanälen bzw. Kanälen, wobei die Vielzahl größer als 2 ist und der Anzahl der parallelangeordneten Systemen 100 entspricht. Ein zugehöriges Verfahren sieht das Bereitstellen von mehreren Kanälen vor. Ein N Kanal- Messsystem sieht N parallel angeordnete UWB Systeme 100 vor.
Fig. 2a zeigt ein Blockschaltbild eines einfach heterodynen UWB- Radarsystems. Die Fig. 2a zeigt insbesondere ein Ausführungsbeispiel, bei dem die
Nutzinformation aus einem Empfangs-Zwischenfrequenzsignal 206 (liegt im Wesentlichen ungefiltert und unverstärkt am Ausgang des Mischers M2 an) durch das Abtasten (Direktabtastung) mit einem Abtastsignal 215a, 215b
wiedergewonnen wird, wobei das Abtastsignal 215a, 215b die selbe
Zwischenfrequenz fZFi wie das Empfangs-Zwischenfrequenzsignal 206 aufweist. Durch diese Anordnung können Phasenfehler der Oszillatoren PLLl, PLL2 eliminiert werden.
Die Fig. 4a zeigt ein Ausführungsbeispiel, bei dem ein Empfangs- Zwischenfrequenzsignal 401 durch Mischen mit einem weiteren Signal 405, aufweisend eine zweite Referenzfrequenz fRef2, von einer ersten
Zwischenfrequenz fRefi befreit wird, wobei das weitere Signal 405 die selbe Zwischenfrequenz fZFi wie das Empfangs-Zwischenfrequenzsignal 401 beinhaltet. Dadurch enthält das bei der Mischung gewonnene Signal im
Wesentlichen nicht mehr die erste Zwischenfrequenz fZFi und folglich können auch durch diese Anordnung Phasenfehler der Oszillatoren PLLl, PLL2 eliminiert werden.
In der Fig. 2a wird das erste Referenzsignal 221 u.a. durch das Mischen der beiden Ausgangssignale 220, 221 der PLLs PLL1, PLL2 oder der
Frequenzgeneratoren PLL1, PLL2 erzeugt. Durch das Generieren des
Sendesignals TX bzw. des Empfangssignals RX aus dem Ausgangssignal der ersten PLL PLL1 und dem Verwenden des ersten Referenzsignals zur
Demodulation und der speziellen Art der Erzeugung der Abtastfrequenz fs der
Abtastsignale 215a, 215b gemäß dem Ausführungsbeispiel der Fig. 2a, mag unterschiedliches Einschwingverhalten der PLLs im Wesentlichen nicht zu Phasenfehlern im Messsignal führen. Die spezielle Art der Erzeugung der Abtastfrequenz fs mag bedeuten, dass die Abtastfrequenz gleichfalls die erste Zwischenfrequenz fZFi aufweist wie das Empfangs-Zwischenfrequenzsignal 206.
Folglich heben sich Phasenfehler, die in dem Abtastsignal 215a, 215b und in dem Empfangs-Zwischenfrequenzsignal 206 im Wesentlichen gleichsinnig enthalten sind, gegenseitig auf. Fig. 2a zeigt somit eine Vorrichtung zum direkten Abtasten eines Empfangs-Zwischenfrequenzsignals 206.
Oder in anderen Worten mag das erste Referenzsignal 221, fRefi durch Mischen der beiden Ausgangssignale 220, 221 der Frequenzmodulatoren PLL1, PLL2 erzeugt werden. Der Mischer Ml erzeugt ein Signal 213 mit der
Differenzfrequenz fZFi = fMod _ fRefi- Die Frequenz des Signals ergibt sich aus der Filterung mittels Tiefpass ZFl, 212 aus den beim Mischen erzeugten Frequenzen fMod _ fRefi und fMod + fRefi- Die PLL2 erhält diese Frequenz fZFi als Eingang 213 und regelt auf diese Frequenz. Damit und, wie detailiert in Fig. 2c beschrieben ist, durch die Teiler mit den Faktoren M2, 263 und N2, 264 wird die
Referenzfrequenz fRefi , 221 festgelegt.
Das erste Referenzsignal 221 dient gleichzeitig zur Mischung, insbesondere zur Herab-Mischung, des Empfangssignals RX auf die Zwischenfrequenz fZFi. Ferner wird das Signal 213 auf die Aufteile- Einrichtung 214 geleitet wodurch die
Abtasttaktsignale 215a, 215b ebenfalls die Zwischenfrequenz fZFi aufweisen und wodurch insbesondere der Abtasttakt fs mit dem das Zwischenfrequenzsignal
206, insbesondere das Empfangs-Zwischenfrequenzsignal 206, abgetastet wird die Zwischenfrequenz fZFi enthält.
Folglich ist das Phasenrauschen der Oszillatoren PLL1 und PLL2 gleichförmig sowohl in dem ersten Referenzsignal 221 als auch in dem Abtasttakt fs enthalten, so dass sich das Phasenrauschen beim Abtasten aufhebt.
Insbesondere wird durch das Mischen mit Mischer M2 des Empfangssignals Rx mit dem ersten Referenzsignal zumindest ein Teil des Phasenrauschens des Empfangssignals RX eliminiert. Das restliche Phasenrauschen wird im
Wesentlichen durch die spezielle Art der Abtastung entsprechend der Fig. 2a eliminiert. Wie bereits beschrieben wurde, wird bei der speziellen Art der Abtastung darauf geachtet, dass die Frequenz des Empfangs-Zwischen- frequenzsignals 206 im Wesentlichen mit der Abtastfrequenz fs übereinstimmt.
Das Sendesignal 220 oder Ausgangssignal 220 der PLU mag ein erstes
Phasenrauschen des ersten Oszillators PLU aufweisen. Ein davon zunächst unabhängiges zweites Phasenrauschen weist das erste Referenzsignal 221 oder Ausgangssignal 221 der PLL2 auf.
Durch das Mischen des Sendesignals 220, TX und des ersten Referenzsignals 221 in dem Mischer Ml entsteht das Mischersignal 210, welches nach dem Tiefpassfilter ZF1, 212 zu dem Zwischenfrequenz- Referenzsignal 213 oder ZF- Referenzsignal 213 wird und welches die erste Zwischenfrequenz
Figure imgf000022_0001
überlagert von einem Kombinations-Phasenrauschen aufweist. Das
Kombinations-Phasenrauschen weist die Überlagerung von dem ersten
Phasenrauschen der PLL1 und dem zweiten Phasenrauschen der der PLL2 auf. Das ZF- Referenzsignal dient als Signal 213 sowohl für die Steuerung der PLL2 als auch als Basis für den Abtasttakt fs. Durch das Mischen des Empfangssignals RX (zeitlich um τ gegenüber dem
Sendesignal TX verschoben aber wie das Sendesignal TX mit der Frequenz fMod) und des ersten Referenzsignals 221 in dem Mischer M2 entsteht nach dem Filtern 204 und Verstärken 205 das Zwischenfrequenz- Empfangssignal 206 oder ZF- Empfangssignal 206, welches die erste Zwischenfrequenz
Figure imgf000022_0002
und ein Kombinations-Phasenrauschen aus dem ersten Phasenrauschen der PLL1 und dem zweiten Phasenrauschen der der PLL2 aufweist. Allgemein mag auch das Ausgangssignal des Mischers M2 als Zwischenfrequenz- Empfangssignal 206 bezeichnet werden.
Somit weisen das ZF- Referenzsignal 210, 213, 215a, 215b und das ZF- Empfangssignal 206 im Wesentlichen ein gleichartiges Phasenrauschen, d.h. das Kombinations-Phasenrauschen, auf und sind somit korreliert, obwohl das Phasenrauschen der PLLs PLLi, PLL2 nicht korreliert ist. Zumindest ist das Kombinations-Phasenrauschen des ZF- Referenzsignals 210, 213, 215a, 215b und des ZF-Empfangssignals 206 für Empfangssignale mit geringen Laufzeiten τ im Wesentlichen korreliert. Folglich wird ein ZF- Empfangssignal 206 mit jeweils einem Abtastsignal 215a, 215b abgetastet, dessen Phasenrauschen mit dem Phasenrauschen des ZF- Empfangssignal im Wesentlichen korreliert ist.
Das endgültige Empfangssignal 206, 206' besitzt aufgrund der Struktur des Empfängers 107, nach der Abtastung in der digitalen Signalvorverarbeitung 207 mit fs, die Eigenschaften des unterdrückten Phasenrauschens. Da das erste Referenzsignal 221 eine gegenüber der Sendefrequenz fMod um fZFi verschobene Frequenz aufweist wird durch Mischen des Referenzsignals 221 mit dem
Empfangssignal der Frequenz fMod die Sende-/Empfangsfrequenz fMod im
Wesentlichen auf die Zwischenfrequenz fZFi umgesetzt.
Damit bleibt im Wesentlichen das erste Zwischenfrequenz- Empfangssignal 206 mit dem Kombinations-Phasenrauschen der beiden Frequenzgeneratoren PLLl, PLL2 übrig.
Das Phasenrauschen der zwei oder der Mehrzahl von Frequenzgeneratoren PLLl, PLL2 im Zwischenfrequenzsignal 206 kann folglich auf zumindest zwei Arten eliminiert werden.
Einerseits kann das Zwischenfrequenzsignal 206 mit einem Abtastsignal 215a, 215b abgetastet werden, in dem ebenfalls gleichsinnig die erste
Zwischenfrequenz fZFi mit dem Kombinations-Phasenrauschen enthalten ist.
Oder das Zwischenfrequenzsignal 401 kann mit einem Signal 405 gemischt werden, das aus einer stabilisierten zweiten Zwischenfrequenz fZF2 und der ersten Zwischenfrequenz fZFi gebildet worden ist. Darauf wird in Fig. 4a eingegangen.
Der breite Frequenzbereich eines UWB-Signals mag ein Signal über sehr viele Frequenzen verteilen und dadurch zuverlässiger sein als ein vergleichbar schmalbandiges Signal, da der Ausfall oder die Störung einzelner Frequenzen gegenüber der Gesamtbandbreite im Wesentlichen nicht ins Gewicht fallen mag. Die eingesetzte Frequenz mag von der Anwendung abhängen. So mag ein 20 GHz-Signal weniger für das Messen von Rohren in einer Wand geeignet sein als ein 1 GHz-Signal, da in einer Wand ein 20 GHz-Signal einer hohen Dämpfung unterliegen kann. Je höher die Bandbreite ist, desto besser kann die UWB- Vorrichtung 100 auflösen, d.h. umso dünnere Schichten können untersucht werden. Beispielsweise kann ein 1 GHz Signal eine optische Auflösung von 15cm erreichen. Ein 2 GHz Signal erreicht bereits eine Auflösung von 7,5 cm, d.h. Objekte in einem Abstand von 7,5 cm zueinander können aufgelöst werden. Die Auflösung ist also umgekehrt proportional zu der eingesetzten Frequenz der PLLs. Es mag also in anderen Worten ein Verfahren und eine Vorrichtung zum Bereitstellen eines Reflexionssignals geschaffen werden, wobei ein erstes Referenzsignal 221 durch Mischen M2 von zwei Ausgangssignalen 220, 221 von Frequenzgeneratoren PLL1 , PLL2 erzeugt wird und wobei das erste Referenzsignal 221 zur Demodulation M2 eines Empfangssignals RX dient.
Wie bereits erwähnt, weist ein heterodynes Radarsystem zwei Oszillatoren auf. Die PLL1, 200 oder PLU, 200 ist Teil der Sendesignal- Einrichtung 101 oder des Senders 101. Die Offset-PLL PLL2 201 oder PLL2 201 erzeugt das
Referenzsignal fRefi des Empfängers 107.
Das einfach heterodyne UWB- Radarsystem 100 weist einen ersten geregelten Hochfrequenzoszillator PLL1, 200 zur Erzeugung der stufenförmigen
Modulationsrampe 300 mit der Frequenz fMod auf. Das Ausgangssignal 220 der PLL1, 200 wird über einen Ausgangsverstärker 202 und die Sende- /Empfangsweiche 102 oder Richtkoppler 102 und den Tiefpass 203 der Antenne
103 zugeführt und gesendet. Der Tiefpass 203 dient der Unterdrückung unerwünschter Oberwellen.
Der erste Hochfrequenzoszillator PLL1, 200 ist in der Sende-Einrichtung 101 enthalten. Der zweite geregelte Hochfrequenzoszillator PLL2, 201 ist in der Empfangs- Einrichtung 107 enthalten und erzeugt das erste Referenzsignal fRefi- Die Frequenz des Referenzsignals fRefi ist eine um fZFi gegenüber der Frequenz des Sendesignals fmod frequenzverschobene Rampe.
Das Empfangssignal RX, welches wie das Sendesignal TX die Frequenz fMod aufweist, wird mit dem Referenzsignal fRefi in dem Mischer M2 gemischt und einem ersten Zwischenfrequenzfilter 204 und einem Verstärker 205 zugeführt. Das Empfangssignal RX wird durch das Mischen im Mischer M2 und dem als
Bandpass- oder Tiefpassfilter ausgeführten ersten Zwischenfrequenzfilter 204 als ein mit der Frequenz fZFi geträgertes Empfangssignal oder als Empfangs- Zwischenfrequenzsignal an der Schnittstelle 206 der digitalen
Signalvorverarbeitung 207 bereitgestellt. In anderen Worten wird durch den Mischer M2, da fRefi die Modulationsfrequenz fMod ebenso wie das
Empfangssignal RX die Modulationsfrequenz fMod enthält, durch die von dem Mischer im Frequenzbereich durchgeführte Faltung von fMod auf die
Zwischenfrequenz fZFi umgesetzt. Durch diese Umsetzung ist das
Empfangssignal nun statt mit fMod mit fZFi geträgert. Geträgert bedeutet in diesem Zusammenhang, dass fZFi die Zwischenfrequenz oder Trägerfrequenz für das
Nutzsignal RX darstellt.
Wie der Fig. 2a zu entnehmen ist, wird der digitalen Signalvorverarbeitung 207 an der Schnittstelle 206 direkt ein mit der Frequenz fZFi geträgertes
Empfangssignal 206 zur Verfügung gestellt. Es ist demnach zu erkennen, dass im Wesentlichen keine analoge (d.h. im Wesentlichen mit analogen Bauteilen) Umsetzung des geträgerten Empfangssignals in das Basisband durchgeführt wird, sondern dass die digitale Signalvorverarbeitung 207 direkt auf das geträgerte Nutzsignal RX zugreift. Bei einer Direktabtastung wird also direkt auf ein geträgertes Signal 206 zugegriffen.
Die Frequenzregelung im ersten Hochfrequenzoszillator PLL1, 200 ist mit Hilfe einer Standard-PLL-Schaltung realisiert. Bei dieser Standard-PLL-Schaltung wird das Hochfrequenzsignal fMod über einen Frequenzteiler und einen
Phasendetektor (PFD) auf die externe Quarzfrequenz fQ 208 geregelt. Der Frequenzteiler und der Phasendetektor der PLLl sind in Fig. 2a nicht dargestellt. Die externe Quarzreferenz fQ wird über den Taktgenerator G, 209 in ein
Taktsignal oder Rechtecksignal gewandelt und über die gezeigte Verbindung der PLLl zur Verfügung gestellt.
Das Taktsignal aus dem Taktgenerator 209 wird parallel auch der PLL2 zur Verfügung gestellt. Somit laufen oder basieren die PLLl und die PLL2 im
Wesentlichen auf demselben Takt, allerdings mit einem entsprechenden
Frequenz- Offset, der der ersten Zwischenfrequenz fZFi entspricht.
Bei dem zweiten Hochfrequenzoszillator PLL2 ist kein hochfrequenter
Frequenzteiler notwendig, da der zweite Hochfrequenzoszillator PLL2, 201 über die Quarzfrequenz fQ und das Mischsignal ZFi, 210 mit der Frequenz fZFi, welches am Ausgang des Mischers Ml anliegt, auf die gewünschte
Referenzfrequenz fRefi geregelt werden kann. Das Mischsignal ZFi mag im MHz- Bereich liegen, während die stufenförmige Modulation der PLLl, 200 als UWB- Signal in einem unteren GHz-Bereich liegen mag.
Das Signal 213 weist nach der Tiefpassfilterung 212 im Wesentlichen die tatsächliche Zwischenfrequenz fZFi auf, die insbesondere beim Einschwingen der beiden PLLs PLLl, PLL2 auch etwas von der Soll-ZF Frequenz fZFi abweichen kann.
Somit stellt der Frequenzverlauf der PLL2, in einer vorzugsweisen
Ausführungsvariante der Erfindung, eine um die Zwischenfrequenz fZFi verschobene Rampe 300 dar.
Von dem Kopplungspunkt 211 wird das Sendesignal TX mit der
Modulationsfrequenz fMod oder Sendefrequenz fMod sowohl in Richtung der Antenne 103 geleitet, aber auch zur Regelung der Phase der PLLl, 200 an die PLLl zurückgeleitet. Ferner wird ein Signal der Frequenz fMod an den Mischer Ml geleitet. In dem Mischer Ml wird das Sendesignal der Frequenz fMod mit dem Referenzsignal der Frequenz fRefi = fMod _ fzFi gemischt, wodurch sich im
Frequenzbereich nach der Tiefpassfilterung mittels des Tiefpasses ZFi, 212 ein Signal ergibt, welches lediglich die Frequenz fZFi aufweist. Dieses Tiefpass gefilterte Signal wird als Steuersignal für die PLL2, 201 genommen, um die um die Frequenz fZFi verschobene Treppenfunktion der PLL2 zu erhalten. In anderen Worten entspricht die Ausgangs- Funktion oder der Ausgangsfrequenzverlauf der PLL1, 200 und der PLL2, 201 der stufenförmigen Rampe 300, welche an der PLL1 geregelt wird.
Da aufgrund der inneren Verschaltung der PLL2, 201 der Ferquenzverlauf des Signals der PLL2 dem Frequenzverlauf 300 des Signals der PLL1 entspricht, welche lediglich um die über Tiefpass ZFi, 212 gefilterte Verschiebungsfrequenz fZFi oder Zwischenfrequenz fZFi verschoben ist, läuft die stufenförmige Rampe 300 der PLL2 der stufenförmigen Rampe 300 der PLL1 im Frequenzbereich um fZFi nach bzw. weist eine entsprechend höhere oder niedrigere Frequenz auf. Während also das Sendesignal TX auf die Modulationsfrequenz fmod einschwingt, welche der jeweils aktuellen Stufe der stufenförmigen Rampe 300 entspricht, erzeugt die PLL2 ein Referenzsignal fRefi mit einer um fZFi reduzierten oder erhöhten Frequenz. Die Frequenz fZFi stellt somit einen Offset für die
stufenförmige Rampe 300 dar, welcher die für die PLL2 gültige stufenförmige Rampe 300 um den Betrag des Offsets entlang der Frequenzachse verschiebt.
Das mittels des Tiefpass ZFi, 212 erzeugte Zwischenfrequenzsignal wird über die Verbindung 213 auf eine Aufteile- Einrichtung 214 weitergeleitet. Die Aufteile- Einrichtung 214 teilt das Zwischenfrequenzsignal mit der Frequenz fZFi in zwei im Wesentlichen entweder um +90° oder -90° zueinander phasenverschobene Signale mit der tatsächlichen Differenzfrequenz fZFi bzw. Zwischenfrequenz fZFi auf. Oder in anderen Worten ausgedrückt, werden durch die Aufteile- Einrichtung 214 zwei physikalisch parallele Signale 215a und 215b erzeugt, wobei die Signale in den Signalwegen 215a und 215b die Zwischenfrequenz fZFi oder die Abtastfrequenz oder Samplingfrequenz fs = fZFi für die A/D (Analog/Digital) Wandlung in der digitalen Signalvorverarbeitung 207 aufweisen. Die Signale in den parallelen Kanälen 215a, 215b sind jedoch um +/" 90° zeitlich zueinander verschoben bzw. weisen eine Phase von +/" 90° zueinander auf. In anderen Worten, bezogen auf eine Phase von 0° in einem Kanal 215a hat der andere Kanal 215b eine Phase von +90° oder von -90°. Die Signale in den parallelen Zweigen 215a, 215b weisen eine Phasenverschiebung von +/_90° zueinander auf. Diese parallelen gegeneinander verschobenen Signale können der digitalen Signalvorverarbeitung 207 zugeführt werden, um das ebenfalls mit der
Zwischenfrequenz fZFi an dem Ausgang 206 erhaltene Empfangssignal 206 in eine In-Phase-Komponente I und eine Quadratur- Komponente Q zu zerlegen oder zu demodulieren. Da sowohl das Empfangs-Zwischenfrequenzsignal 206 auf der Leitung 206 als auch das erste Abtastsignal und das zweite Abtastsignal in den Kanälen 215a und 215b die im Wesentlichen tatsächliche
Zwischenfrequenz fZFi aufweisen, erfolgt die Digitalisierung in der digitalen Signalvorverarbeitung 207 mit dem Bandpasssignal 206 oder auf ZF-Ebene.
Hier sei angemerkt, dass allgemein in diesem Text mit den Bezugsziffern von Verbindungen oder Schnittstellen, wie beispielsweise der Bezugsziffer 206, auch ein von der jeweiligen Verbindung geführtes Signal bezeichnet sein kann.
Das von der digitalen Signalvorverarbeitung 207 erzeugte Signal kann der Datenverarbeitungseinheit 216 oder dem Mikrocontroller (μθ) 216 zur weiteren Verarbeitung zur Verfügung gestellt werden.
Fig. 2b zeigt den Aufbau der PLL1. Die stabilisierte Quarzfrequenz fQ wird dem 1/M1 Teiler 253 zur Verfügung gestellt und an den Phasen Frequenz Detektor 251 weitergeleitet. Der Phasen Frequenz Detektor (PFD) 251 erhält auch das über den Hochfrequenz 1/N1 Teiler 254 zurückgekoppelte Sendesignal 220 mit der Sendefrequenz fMod. (Das von dem Knotenpunkt 211 auf den Mischer Ml geführte Signal ist in Fig. 2b nicht gezeigt). Das zeitlich veränderbare Verhältnis der programmierbaren ganzzahligen Teilerkoeffizienten Nl und Ml bestimmt den Frequenzverlauf der PLL. Durch eine digitale Steuerung 250, 450 lassen sich die Koeffzienten derart ändern, dass über den Zeitverlauf die in Fig. 3 dargestellt Rampe 300 durchfahren wird, d.h. über den Zeitverlauf werden die zugehörigen Frequenzen eingenommen.
Nach der PFD 251 gelangt das Signal an das Loop Filter 252, das bestimmt, wie schnell das Einschwingen bei einem Sprung zwischen den Stufen fl, f2 der Rampe erfolgt. Der Generator 255 erzeugt das Sendesignal 220 mit der Frequenz fMod. Über den Teiler 254 erhält der PFD 251 ein hochfrequentes Signal im GHz Bereich. Über den Teiler 253 erhält der PFD 253 ein Signal einer niedrigen (im MHz Bereich liegenden) Frequenz fQ des Quarz 208.
Der zweite Frequenzgenerator PLL2 ist in Fig. 2c dargestellt. Der 1/N2 Teiler 264 erhält kein von der PLL PLL2 zurückgekoppeltes Signal sondern das ZF Signal 213 mit der Frequenz fZFi. Diese Frequenz fZFi liegt im MHz Bereich. In anderen Worten weist das erste Referenzsignal 221 eine Frequenz fRefi auf, die eine um die erste Zwischenfrequenz fZFi verschobene Sendefrequenz fMod ist.
Der 1/M2 Teiler 263 erhält das stabilisierte Quarz Signal fQ, das auch im MHz Bereich liegt. Die Ausgänge der Teiler 263, 264 sind mit dem PFD 261 verbunden. Die Teilerkoeffizienten M2 und N2 sind ganzzahlig und
programmierbar, beispielsweise über die digitale Steuerung 250, 450. Da der Teiler 264 das ZF Signal 213 erhält, regelt er auf die ZF Frequenz fZFi. Der Wert der ZF1 d.h. der Wert der Verschiebung gegenüber dem Frequenzverlauf 300 der PLL1 wird durch die Wahl der Koeffizienten M2, N2 festgelegt.
Das Ausgangssignal der PFD 261 gelangt auf das Loopfilter 262 und von dort auf den Generator 265, der beispielsweise den rampenförmigen Verlauf des ersten Referenzsignals 221 der PLL2 bestimmt. Dabei läuft die PLL2 der PLL1 nach.
Da die Frequenz fMod des Sendesignals einen rampenförmigen Frequenzverlauf 300 gemäß Fig. 3 aufweist und da es sich bei der Zwischenfrequenz fZFi um eine im Wesentlichen konstante Frequenz handelt, weist nach der Differenzbildung fRefi = fMod _ fzFi auch der zeitliche Verlauf der Referenzfreq uenz fRefi einen rampenförmigen Verlauf auf. Der in Fig. 3 dargestellte zeitliche Frequenzverlauf kann auch als Frequenzmodulation 300 bezeichnet werden. Wie in der Fig. 2b näher erläutert wird kann diese Frequenzmodulation 300 durch das zeitliche Verstellen der Teilerkoeffizienten Nl und/oder Ml erreicht werden.
Das zeitliche Verstellen der Teilerkoeffizienten Nl 254 und/oder Ml 253 aber auch der Teilerkoeffizienten N2 264 und/oder M2 263 kann mit entsprechend eingerichteten Steuerungen 250, 450 erreicht werden. Der Teiler 264 arbeitet auf einer geringeren Frequenz als der Teiler 254, was zu einer geringeren Leistungsaufnahme des Teilers 264 gegenüber dem Teiler 254 führt.
Die Fig. 4a zeigt ein schematisches Blockschaltbild eines doppelt heterodynen UWB- Radarsystems. Der Aufbau entspricht im Wesentlichen dem Aufbau des einfach heterodynen UWB- Radarsystems gemäß Fig. 2a. Jedoch weist das doppelt heterodyne Radarsystem 400 eine zweite Umsetzung des
Empfangssignals in eine zweite Zwischenfrequenz fZF2 auf. Die zweite
Zwischenfrequenz fZF2 ist niedriger als die erste Zwischenfrequenz fZFi. Wegen der zusätzlichen Umsetzung weist das doppelt heterodyne Radarsystem gegenüber dem einfach heterodynem System jedoch weitere Bauteile in dem HF- Analogteil auf, das heißt in der Schaltung vor der digitalen Signalvorverarbeitung 207'.
Das Empfangssignal RX durchläuft ebenfalls den Tiefpassfilter 217 und die Verstärkung 218 bevor es auf dem Mischer M2 mit dem von der PLL2 erzeugten Referenzsignal fRefi gemischt wird. Das von dem Mischer M2 erzeugte
Empfangs-Zwischenfrequenzsignal oder ZF-Empfangssignal, welches nun mit dem Träger ZFi versehen ist, wird über den Anschluss 401 dem Mischer M4 zur Verfügung gestellt. Die von der Aufteile- Einrichtung 214 erzeugten Signale in den zwei Kanälen 215a, 215b werden jedoch nicht wie im einfach heterodynem Fall direkt der digitalen Signalvorverarbeitung 207 als ein Taktsignal zur Verfügung gestellt. Vielmehr werden diese beiden Signale 215a, 215b bei dem doppelt heterodynen System einem Einseitenbandmischer (ESB) M3 zur Verfügung gestellt, welcher sich entweder auf das untere Seitenband (USB) oder das obere Seitenband (OSB) beziehen kann. Durch Teilung mit dem Teilungsglied 402 wird das von dem Taktgenerator 209 generierte Taktsignal als zweites Zwischenfrequenzsignal mit der Frequenz fZF2 auf den beiden Kanälen 403a, 403b mit einer Phasendifferenz von 90° der beiden Signale zueinander dem Mischer M3 zur Verfügung gestellt. Die
Zwischenfrequenz fZF2 wird also durch Teilung der Quarzfrequenz fQ mit dem Faktor M abgeleitet. Der Quarz 208 ist das frequenzstabilisierende Element. Der Frequenzgenerator 209, G, beispielsweise ein Rechteckfrequenzgenerator, erzeugt die Frequenz fQ, die sämtlichen Signalen des UWB Radarsystems 100 zugrunde liegt, beispielsweise auch dem Taktsignal 404 für die digitale
Vorverarbeitung 207'.
Die Teilung in dem Frequenzteiler 402 erfolgt so, dass zwei um 1/4 Takt oder 90° zeitlich zueinander verschobene Takte erzeugt werden. In anderen Worten wird in dem Teiler 402 nicht nur eine Parallelisierung des Taktsignals durchgeführt, sondern gleichzeitig, vergleichbar mit der Aufteile- Einrichtung 214, eine
Verschiebung der Zeitsignale um 1/4 Takt, um 90° oder um π/2 erzeugt.
Die Quarzfrequenz fQ wird auch über die Leitung 404 verteilt und dient als Takt für die digitale Signalvorverarbeitung 207', die das mit der zweiten
Zwischenfrequenz fZF2 geträgerte Empfangssignal RX 206' oder das mit der zweiten Zwischenfrequenz fZF2 geträgerte Empfangs-Zwischefrequenzsignal 206' digitalisiert und vorverarbeitet. Insbesondere demoduliert die
Signalvorverarbeitung 207' das Empfangssignal RX.
Die parallelen Kanäle 215a, 215b, die das Signal mit der Zwischenfrequenz fZFi enthalten und die parallelen Kanäle 403a, 403b, welche das in der Frequenz reduzierte zweite Zwischenfrequenzsignal mit der Frequenz fZF2 enthalten, werden über den Einseitenbandmischer M3 in das zweite Referenzsignal fRef2 405 umgesetzt, welches die Frequenz fRef2 = fZFi +/" zF2 aufweist. Das zweite Referenzsignal kann also die Frequenz fRef2 = fZFi + fzF2 oder fRef2 = fzFi - fzF2 aufweisen. In anderen Worten, die zweite Referenzfrequenz ist gegenüber der ersten Referenzfrequenz verschoben, also entweder größer oder kleiner als die erste Referenzfrequenz. D.h. die erste Referenzfrequenz und die zweite
Referenzfrequenz sind ungleich. Das zweite Referenzsignal 405 mit der zweiten Referenzfrequenz fZF2 wird auf einem einzigen Kanal zur Verfügung gestellt. Das heißt, dass von dem Mischer M3 die parallelen Kanäle 215a, 215b, 403a, 403b auf einen Kanal zusammengefasst wurden.
Beim Mischen von Signalen, beispielsweise in den Mischern Ml, M2, M4, können Signale mit den Frequenzpaaren fl-f2 und fl+f2 entstehen, also beispielsweise fMod-fRefi und fMod+fRefi- Daher mag jedes Mischen auch ein Filtern mit einem zugehörigen Filter aufweisen, um nur eines der Frequenzpaare bereitzustellen, beispielsweise das Filtern mit dem Filter 212, 204, 208.
Die Funktionsweise eines Einseitenbandmischer (ESB) oder Singlesideband- mischer (SSB) ist in Fig. 4b dargestellt. Der Teiler 1/M 402 stellt in einem Kanal 403a ein Signal mit der zweiten Zwischenfrequenz und in dem anderen Kanal 403b ein Signal mit einer um +90° oder -90° gegenüber dem ersten Kanal 403a verschobenen Phase zur Verfügung (In Fig. 4b ist ein um +90° verschobenes Signal gezeigt). Die beiden Signale 403a, 403b werden jeweils mit einem Signal 215a aufweisend die erste Zwischenfrequenz, und einem Signal 215b aufweisend ebenfalls die erste Zwischenfrequenz und eine um entweder +90° oder -90° gegenüber der Phasenlage des Signals 215a verschobene
Phasenlage, gemischt und mittels eines Summierglieds 420 auf einer Leitung 405 zusammengefasst, so dass das zweite Referenzsignal mit der zweiten Referenzfrequenz
Figure imgf000032_0001
entsteht.
In dem Mischer M4 wird das zweite Referenzsignal mit der Frequenz fRef2 mit dem mit fzFi geträgertem Empfangssignal RX, 401 gemischt und an dem
Ausgang 406 des Mischers M4 wird das Empfangssignal mit nunmehr der zweiten Zwischenfrequenz fZF2 geträgert bereitgestellt. In anderen Worten heißt das, dass mittels des Einseitenbandmischers M3 in Kombination mit dem weiteren Mischer M4 und dem Bandpass (BP) Filter 408 das Empfangssignal RX auf die zweite niedrigere Zwischenfrequenz fZF2 < fzFi umgesetzt wird. Dieses mit fzF2 geträgerte Empfangssignal 406 kann über eine Verstärkung 407 und ein für ZF2 angepasstes Bandpassfilter 408 über den Ausgang 206' der digitalen Signalvorverarbeitung 207' zur Verfügung gestellt werden. Die Reihenfolge der Verstärkung 407 und des Bandpassfilters 408 kann vertauscht sein. Das Ergebnis des in der digitalen Signalvorverarbeitung 207' vorverarbeiteten Messsignals wird dann zum Beispiel über eine SPI-Schnittstelle (Serial
Peripheral Interface) 208 an eine nachfolgende Ansteuereinheit und/oder Datenverarbeitungseinheit μθ oder den Mikrocontroller 216 übertragen.
Durch die spezielle Art der Erzeugung der beiden Referenzsignale fRefi und fRef2 und der Demodulation des Empfangssignals RX kann vermieden werden, dass Einschwingeffekte der beiden PLLs PLL1, PLL2 sich auf die Phasenlage des demodulierten Empfangssignals RX auswirken und der Einfluss von
Phasenrauschen der PLLs PLL1 und PLL2 kann minimiert werden. In anderen Worten bedeutet das, dass das Phasenrauschen der Oszillatoren oder der PLLs PLL1, PLL2 zwar nicht miteinander korreliert ist. Jedoch, dadurch dass die beiden Signale 401, 405, die beide die Frequenz†ZFI und damit im Wesentlichen gleiche Phasenfehler, insbesondere gleiche Kombinationsphasenfehler aufweisen, miteinander gemischt werden, kompensieren sich die gleichen Phasenfehler weitgehend. Die Signale 401, 405 basieren auf Signalen, die sich auf unterschiedlichen Wegen inerhalb des Radarsystems 100, 400 ausbreiten. Dadurch sind die Signale 401, 405 im Wesentlichen lediglich um eine Laufzeit τ des Radarsignals in dem Radarkanal gegeneinander zeitlich verschoben, τ mag die Laufzeit vom Aussenden eines Signals TX bis zum Empfangen eines Signals RX sein. Je geringer die Laufzeit τ ist desto besser mag die Korrelation der beiden Signale 401, 405 sein. In dem Grenzfall dass die Laufzeit τ = 0 ist, sind die Signale 401, 405 im Wesentlichen zeitlich betrachtet identisch.
Das Phasenrauschen in den Signalen 401 und 405 ist im Wesentlichen näherungsweise korreliert da es auf gleiche Signale zurückgeht. Daher wirken sich Phasenfehler gleichartig in den unterschiedlichen Zweigen der Schaltung aus und heben sich im Wesentlichen gegeneinander auf. Somit erhält man im Wesentlichen kohärente Signale mit einheitlicher Phasenlage, die ein gutes Signal-zu- Rausch- Verhältnis ermöglichen.
Das UWB- Messsystem 100, 400 liefert am Ausgang 208 das vom Messobjekt 104 reflektierte Sendesignal RX in Abhängigkeit von der Modulationsfrequenz fMod bzw. von der Sendefrequenz fMod an die nachfolgende
Datenverarbeitungseinheit 216. Das Empfangssignal RX weist ebenfalls die Sendefrequenz fMod auf. Das Empfangssignal RX hat eine Signalbandbreite vorzugsweise im kHz Bereich.
Die Sende-/Empfangsentkopplung bzw. Sende-/Empfangstrennung geschieht mit Hilfe eines Richtkopplers 102. Der Richtkoppler 102 leitet das Empfangssignal RX von der Antenne 103 mit einer minimalen Dämpfung in den Empfänger 107 weiter. In Senderichtung, das heißt von PLL1 in Richtung Antenne 103, wird das Sendesignal TX mit typischerweise 6 dB Dämpfung in die Antenne eingekoppelt. Das nicht in die Antenne eingekoppelte Sendesignal wird an dem
Abschlusswiderstand 108 terminiert. In einem weiteren exemplarischen Ausführungsbeispiel des UWB-Systems, also beispielsweise des einfach heterodynen UWB-Systems oder des doppelt heterodynen UWB-Systems, kann die Sendeleistung mit Hilfe eines einstellbaren Sendeverstärkers variiert werden. Beispielsweise kann der Sendeverstärker 202 mit einer einstellbaren Verstärkung ausgebildet sein. Diese Massnahme erlaubt die Anpassung an spezifische Gegebenheiten, insbesondere an
Zulassungsvorschriften, die nur eine bestimmte Sendeleistung in Abhängigkeit von der Betriebsfrequenz f erlauben.
In einem weiteren exemplarischen Ausführungsbeispiel der vorliegenden Erfindung können mehrere Sendekanäle und/oder Empfangskanäle vorgesehen werden, die einen gleichzeitigen Betrieb mehrerer Antennen 103 oder eines Antennenarrays (zum Beispiel mit unterschiedlicher Polarisation) erlauben. Mehrere Antennen können beispielsweise bei der Materialerkennung oder bei Leitungsdetektoren zu besseren Ergebnissen führen.
Die stufenförmige Modulation f ist so ausgebildet, dass sie von außen messbar ist.
Es mag ein Aspekt der Erfindung sein, ein Ultrabreitband- Radarsystem mit einer Modulations-PLL PLL1 und einer Offset-PLL PLL2 und einer zweistufigen
(doppelt heterodynen) Umsetzung des Empfangssignals RX auf eine zweite niedrigere Zwischenfrequenz f unter Nutzung der tatsächlichen
Differenzfrequenz fZFi beider PLLs PLL1, PLL2 zu schaffen. Das Zwischenfrequenz- Referenzsignal 213 weist die Frequenz f auf. Das
Empfangssignal nach dem Mischen mit dem Mischer M2, also das Empfangs-
Zwischenfrequenzsignal, weist ebenfalls die Frequenz f auf. Das Signal 213 kann als interne Referenz gegenüber dem veränderlichen Empfangssignal RX oder Rx dienen. Das Empfangssignal kann auf seinem Weg in dem Radarkanal 105, 106 verändert worden sein. Das Signal 213 kann helfen den Unterschied zwischen dem Signal 213 und dem Empfangssignal Rx aufzuzeigen. Ferner mag ein Aspekt der vorliegenden Erfindung sein, ein Ultrabreitband- Radarsystem zu schaffen mit einer Modulations-PLL PLL1, einer Offset-PLL, PLL2 und einer einstufigen (einfach heterodynen) Umsetzung des
Empfangssignals RX auf eine erste Zwischenfrequenz fZFi und dabei die tatsächliche Differenzfrequenz fZFi beider PLLs für die Taktung der digitalen Signalvorverarbeitung 207 zu nutzen.
Die Aufteilung des Taktsignals in die zwei Kanäle 215a, 215b im einfach heterodynen Fall erlaubt es, ein Empfangssignal 206 auf einer hohen
Zwischenfrequenz direkt zu verarbeiten, indem innerhalb der digitalen
Signalvorverarbeitung 207 eine Zerlegung des hochfrequenten ZF-Signals in zwei Signalkomponenten I und Q erfolgt. Dadurch kann eine zweite Mischerstufe vermieden werden. Zum Abtasten des hochfrequenten ZF-Signals ist jedoch ein schneller A/D Wandler nötig. Zum Abtasten könnten also hochwertige A/D
Wandler nötig sein, an die hohe Anforderungen gestellt werden.
Andererseits erlaubt es im Falle des zweifach heterodynen UWB- Radarsystems die Umsetzung auf eine geringe Zwischenfrequenz fZF2 ohne parallele Zerlegung direkt auf das mit der niedrigen Zwischenfrequenz fZF2 geträgerte Signal zurückzugreifen. Damit kann die Digitalisierung mit nur einem einzigen
Analog/Digital-Wandler, an den geringe Anforderungen gestellt werden, erfolgen und eine Aufteilung in die l/Q- Komponenten kann wiederum auf digitaler Ebene erfolgen.
Es mag also vorgesehen sein, zumindest zwei ZF Signale, also zumindest zwei Signale mit der Frequenz fZFi, zu erzeugen und diese auf unterschiedlichen Wegen in der Schaltung zu verteilen. Durch das Ausbreiten der Signale auf unterschiedlichen Wegen kann ein Referenzsignal mit einem Empfangssignal verglichen werden. Andererseits können die beiden Signale beispielsweise durch
Abtasten oder Mischen so kombiniert werden, dass ein gleichförmig in beiden Signalen vorhandener Phasenfehler eliminiert werden kann.
So kann ein mit fZFi geträgertes Empfangssignal 206 mit einem ZF Signal 215a, 215b abgetastet werden. Dabei enthalten beide Signale 206, 215a, 215b die ZF- Frequenz fZFi und das im Wesentlichen gleiche Phasenrauschen oder
Kombinationsphasenrauschen. So kann sich das Phasenrauschen gegenseitig im Wesentlichen aufheben.
Andererseits kann ein mit fZFi geträgertes Empfangssigenal 401 mit einem zweiten Referenzsignal 405 mit der zweiten Zwischenfrequenz fRef2 gemischt werden, wodurch sich ein mit einer zweiten Zwischenfrequenz fZF2 geträgertes Empfangssignal 206' erzeugen lässt. Dieses Empfangssignal enthält dann eine im Wesentlichen exakte ZF (Zwischenfrequenz) fZF2- Auch bei dem Mischen hebt sich das in der Zwischenfrequenz fZFi enthaltene Phasenrauschen oder das enthaltene Kombinations- Phasenrauschen auf.
In einer ersten Stufe 101, 107, in einem Analog-Teil 101, 107 oder in einem HF (Hochfrequenz) Teil 101, 107 einer Schaltung mag ein Signal auf eine
Zwischenfrequenz fZFi umgesetzt werden und so der Einfluss und insbesondere Störungen einer Sendefrequenz fMod im Wesentlichen aus dem Signal eliminiert werden. Das mit fZFi geträgerte Empfangssignal 206 mag aber immer noch Störungen enthalten, die beim Generieren der Zwischenfrequenz fZFi aufgetreten sind.
Diese Fehler des Zwischenfrequenzsignals 206 können im Wesentlichen entfernt werden, indem in einem Beispiel das Zwischenfrequenzsignal 206 mit einem Abtastsignal 215a, 215b abgetastet wird, das die im Wesentlichen gleichen Fehler wie das Zwischenfrequenzsignal 206 enthält.
Die Fehler des Zwischenfrequenzsignals 401 können im Wesentlichen auch entfernt werden, indem in einem anderen Beispiel das Zwischenfrequenzsignal 401 auf ein weiteres Zwischenfrequenzsignal 406, 206' oder zweites
Zwischenfrequenz- Empfangssignal 406, 206' gemischt wird. Bei dieser Mischung erhält der Mischer M4 das Zwischenfrequenzsignal 401 und ein weiteres
Eingangssignal 405, welches die erste Zwischenfrequenz fZFi und die weitere Zwischenfrequenz fZF2 aufweist. Die weitere Zwischenfrequenz fZF2 liegt in einem so niedrigen Frequenzbereich, dass sie mit einfachen Komponenten abgetastet werden kann. Es mag also ein Verfahren und eine Vorrichtung zum Bereitstellen eines
Reflexionssignals angegeben werden, wobei ein erstes Referenzsignal 221 u.a. durch Mischen der zwei Ausgangssignale von zwei Frequenzgeneratoren PLL1, PLL2 erzeugt wird und wobei das erste Referenzsignal 221 zur Demodulation M2 eines Empfangssignals RX und zur Generierung des Abtasttaktes oder zur Erzeugung eines zweiten Referenzsignals 405 zur weiteren Demodulation M4 des Empfangssignals dient.
Es mag in einem Beispiel das erste Zwischenfrequenz- Empfangssignal 206 zusammen mit dem Abtasttakt 215a, 215b an eine nachfolgende
Signalvorverarbeitung bereitgestellt werden, jeweils aufweisend die erste Zwischenfrequenz fZFi- Das Zwischenfrequenz- Empfangssignal 206 kann an einem Ausgang und das Taktsignal 215a, 215b mit dem Ausgangstakt an zwei separaten Ausgängen bereitgestellt werden.
In einem anderen Beispiel mag ein zweites Zwischenfrequenz- Empfangssignal 406, 206' zusammen mit einem Takt 404 zur Taktung der digitalen
Signalvorverarbeitung 207' bereitgestellt werden, welcher die Frequenz fQ aufweisen kann. Insbesondere kann der Abtasttakt durch Teilung des Taktsignals 404 in der Signalvorverarbeitung 207' erzeugt werden. Mit dem Takt 404 kann auch die zweite Zwischenfrequenz fZF2 durch Teilung 402 um den Faktor M erzeugt werden. Das zweite Zwischenfrequenz- Empfangssignal 406, 206' und das Taktsignal 404 können jeweils an einem Ausgang bereitgestellt werden. Die zweite Zwischenfrequenz fZF2 kann an zwei Ausgängen 403a, 403b bereitgestellt werden.
In Fig 4c sind drei Blockschaltbilder 461, 462, 463 der ersten Stufe 804a der De- zimations- Filteranordnung 505 gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung gezeigt.
Das erste Blockschaltbild 461 in Fig. 4c zeigt den Aufbau der ersten Stufe 804a der Ordnung K0 einer zweistufigen Dezimation oder einer zweistufigen Dezimati- onseinrichtung 804, 805, 505. Den ersten Teil der ersten Dezimationseinrichtung 804a bildet das klassische Dezimations- Filter der Ordnung K0 470,welches das erste FI R Filter Fl Ri 464 und die Taktreduziereinrichtung OSR 465 aufweist. In dieser Anordnung drückt die Ordnung K0 die Anzahl der einzelnen Rückkoppelglieder 464a und Vorwärtskop- pelglieder 464b in der Realisierung des Dezimationsfilters 462 als CIC- bzw. sinc- Filter aus.
Die Rückkoppelglieder 464a oder Integrations-Teilfilter 464a realisieren das Addieren eines aktuellen Eingangswertes mit einem um einen Zeitschritt z"1 verzögerten addierten Wert. Die Vorwärtskoppelglieder 464b oder Differentiations- Teilfilter realisieren das Addieren eines aktuellen Wertes mit einem um einen Zeitschritt z"1 verzögerten Wert, wobei der verzögerte Wert vor dem Addieren mit einem invertierten Vorzeichen versehen wird. Die Vorwärtskoppelglieder 464b differenzieren die Ausgangswerte der Taktreduziereinrichtung OSR 465. Die Rückkoppel-Glieder 464a integrieren das Eingangssignal. Bei dem genutzten Integrationsverfahren kann es sich um ein sehr einfaches numerisches Integrationsverfahren handeln, wodurch die Realisierung eines entsprechenden Filters vereinfacht wird.
So weist beispielsweise ein Dezimationsfilter der Ordnung K0 = 3 drei (K0) Rückkoppelglieder 464a, drei (K0) Vorwärtskoppelglieder 464b, eine einzige Taktreduziereinrichtung 465. Diese Realisierungsvariante ist, einschließlich des zusätzlichen Filters Fl R2, in dem Blockschaltbild 462 der Fig. 4c dargestellt.
In Signallaufrichtung schließt sich somit das Fl R2 Filter an ein Dezimationsfilter an, welches die selbe Anzahl an Integrationsfiltern 464a und Differentiationsfiltern 464b und genau eine Taktreduzier- Einrichtung 465 aufweist.
Durch die Ordnung eines Dezimationsfilters kann dessen Stufengrenze festgelegt werden. Eine Stufe eines Dezimationsfilters kann von dem ersten Integrationsfilter 464a, 604a bis zu dem letzten Differentiationsfilter 604b, 464b reichen, deren Anzahl durch die Ordnung vorgegeben ist. So kann ein mehrstufiger Filteraufbau definiert werden. Das klassische Dezimationfilter 464, 465 kann ein sine- Filter, sine -Filter oder CIC-Filter (kaskadiertes Integrator-Differentiator-Filter) z.B. mit der Ordnung K0 sein.
Ein sinc-Dezimationsfilter oder sincO-Dezimationsfilter kann in zwei parallelen Kanälen mit parallelem Aufbau eingesetzt werden. Die beiden Kanäle können als I-Kanal und Q-Kanal bezeichnet werden.
Zur Vermeidung von Wiederholungen wird im Folgenden nur auf ein sinc- Dezimationsfilter eingegangen, das sowohl im I-Kanal als auch im Q-Kanal eingesetzt werden kann. Ein Eingangssignal wird bei einem sine- Dezimations- Filter der Ordnung K0 K0-fach auf einem Addierer mit einem um einen Zeitschritt (z 1) verzögerten Signal derselben Folge addiert (Rückkoppelglied 464a) und einem Taktreduzierer mit dem Faktor OSR (iOSR) 465 bzw. N (iN) zur Verfügung gestellt. Das so im Takt reduzierte Signal wird K0-fach unverzögert, und um einen Zeitschritt (z 1) verzögert und mit -1 multipliziert einem Summierer zur Verfügung gestellt (Vorwärtskoppelglied 464b). Das Ausgangssignal des letzten Summierers bildet auch das Ausgangssignal des sine- Dezimationsfilters, insbesondere eines Kanals des sine- Filters, wobei die Frequenz oder der Takt des Ausgangssignals um den Faktor OSR bzw. N reduziert wurde. Diese Realisierung des klassischen Dezimationsfilters mit nachgeschaltetem Fl R- Filter Fl R2 466 ist im Blockschaltbild 462 in Fig. 4c dargestellt. Dabei entsprechen die hintereinander geschalteten Filter 464c dem Fl R- Filter FI Ri, 464 im Blockschaltbild 461.
Ein klassisches sincK0-Dezimationsfilter mit dem Dezimationsfaktor OSR und der Ordnung K0 bildet mathematisch gesehen bei jedem Zeitschritt oder Takt die Summe bzw. den Mittelwert über eine Anzahl von OSR aufeinanderfolgenden Abtastwerten. Dies entspricht einem Fl R- Filter mit einer dem Dezimationsfaktor OSR entsprechenden Anzahl von gleichen Koeffizienten, beispielsweise B = [1, 1
1], oder B = [1, 1, 1] wenn OSR = 3. Diese Summenbildung wird K0-fach wiederholt. Danach erfolgt eine Abtastratenreduktion um den Faktor OSR. Diese Realisierung des klassischen Dezimationsfilters ist im Blockschaltbild 463 ebenfalls in Fig. 4c dargestellt. In der Implementierung kann diese Funktion (Abtastratenreduktion um den Faktor OSR) vorzugsweise in einer effizienten Struktur gemäß Blockschaltbild 462 realisiert werden.
Der zweite Teil der ersten Dezimationseinrichtung 470, 464, 465 weist das zusätzliche FI R Filter Fl R2 466 auf. Das zusätzliche FI R Filter ist beispielsweise durch ein Filter mit den Filterkoeffizienten B = [1, 2, 1] realisiert. Diese Filterkoeffizienten realisieren eine Funktion b0+biz'1+b2z'2, wobei b0, bi, b2 dem Filterkoeffizientenvektor B entsprechen.
Das Blockschaltbild 463 zeigt eine weitere alternative Realisierungsvariante der ersten Dezimationseinrichtung 804a. Diese Realisierungsvariante unterscheidet sich von der Realisierungsvariante gemäß Blockschaltbild 462 in der Rechengenauigkeit und in dem Realisierungsaufwand. Diese äquivalente Struktur 463 be- ht auf der mathematischen äquivalenten Schreibweise . Weite-
Figure imgf000040_0001
re Realisierungen sind auch möglich. In der Anordnung gemäß dem Blockschlat- bild 463 drückt die Ordnung K0 aus wieviele einzelne Teilfilter 464c das FIR Filter FIR1 , 464 aufweist.
Das klassische Dezimationsfilter der Ordnung K0 464, 465 weist gemäß der Ausführungsform in Blockschaltbild 463 die Anzahl K0 fach wiederholten Addier- Blöcke 464c und genau ein einziges Taktreduzierglied 465 auf. Die K0 Addier- Blöcke 464c weisen eine Reihenschaltung von der Anzahl OSR-1 Verzögerungsgliedern z"1 467 auf. In anderen Worten wird für jeden Takt, um den das Taktreduzierglied OSR 465 oder die Taktreduziereinrichtung OSR 465 ein Taktsignal reduziert, ein Eingang für den Addierer 468 vorgesehen. Ein FIR Filter oder ein Addier-Block 464c bildet die Summe über die Anzahl OSR-1 verzögerte Taktwerte und das unverzögerte Signal. Die Anzahl OSR mag dabei die Anzahl der Takte sein, um welche Anzahl das OSR Glied 465 das Taktsignal verzögert. In einer Signallaufrichtung vor und hinter den Verzögerungsgliedern 467 werden die aktuellen Signale der Taktsignale abgegriffen und dem Addierer 468 zugeführt. Die addierten Signale dienen als Eingang für die nachfolgende Stufe der Addier- Blöcke 464c. Das zweite Dezimationsfilter 805 (nicht gezeigt in Fig. 4c) weist eine ähnliche Struktur zu der des ersten Dezimationsfilters 804a auf. Allerdings weist das zweite Dezimationsfilter 805 nicht K0 Addier- Blöcke 464c sondern Ki Addier- Blöcke auf. Die Anzahl K0 und Ki kann von den Designvorgaben einer Filterschaltung (Anforderungen and die Übertragungsfunktion des Filters) abhängig sein. In anderen Worten ist das zweite Dezimationsfilter 805 ein Dezimationsfilter der Ordnung Ki, mit dem Dezimationsfaktor N und einem zusätzlichen Hold- Eingang 807.
K0 kann sich von Ki unterscheiden. Das Produkt der Werte OSR und N entspricht einer gesamten Taktreduktion, die es erlaubt ein Zwischenfrequenz- Empfangssignal 206, 504i, 504q von einem Abtasttakt fZFi oder von einer in einem Modulator 502i, 502q zur Quantisierung genutzten hohen internen Taktrate im Wesentlichen auf eine für die Darstellung des Nutzsignals, unter Berücksichtigung des Abtast-Theorems, entsprechend der Bandbreite des Nutzsignals geeignete geringere Taktrate umzusetzen. Dabei werden störende Signalanteile und Rauschen, insbesondere außerhalb der Bandbreite des Nutzsignals, weitgehend unterdrückt.
Durch die beschriebene spezielle Art der Abtastung durch die Modulatoren 502i, 502q mit den Abtasttakten 215a, 215b erfolgt im Wesentlichen eine
I/Q-Demodulation mit einer Umsetzung von einem mit einer Zwischenfrequenz geträgertem Signal 206 in ein komplexwertiges I/Q-Signal im Basisband, ohne Träger.
Auch wenn in den Figuren 4c oder Fig. 8 nur ein Kanal beschrieben ist, kann ein zweistufiger Filteraufbau in einer Vielzahl paralleler Kanäle eingesetzt werden, beispielsweise bei dem parallelen Aufbau von l/Q- Kanälen. Auf die zweite Stufe 805 des zweistufigen Dezimationsfilters wird in Fig. 8 eingegangen.
Die Fig. 5 zeigt ein einfach heterodynes UWB System 500, bei dem der Analogteil 501 (d.h. der Teil der Schaltung bis Anschluss 206 des Digitalteils 207) im Wesentlichen dem einfach heterodynen UWB System der Fig. 2 entspricht. Im Folgenden soll der Digitalteil 207 oder die digitale Signalvorverarbeitung 207 näher betrachtet werden. Der Digitalteil 207 basiert auf dem sog. Prinzip der Direktabtastung eines Zwischenfrequenzsignals. Der Einsatz der Direktabtastung erlaubt eine Verringerung des Realisierungsaufwandes bei der Integration auf einem integrierten Schaltkreis (IC). Beispielsweise lässt sich durch den Einsatz des Prinzips der Direktabtastung der Aufwand für die Realisierung bezogen auf den Flächenbedarf bei der Integration des ICs verringern.
Das Prinzip der Direktabtastung sieht vor, möglichst frühzeitig in der Demodulati- onskette des Empfängers 107 auf digitale Bauelemente überzugehen. Durch den Einsatz von digitalen Komponenten können analoge Bauelemente entfallen und somit die Probleme aufgrund von Toleranzen, Matching, etc. der ersetzten analogen Schaltungsteile wegfallen, wodurch Fehler vermieden werden können. Es wird also eine Funktionalität von analogen Schaltungsteilen in den Digitalteil 207 verlagert. Durch die Direktabtastung kann auch der Strombedarf einer entsprechenden UWB-Vorrichtung oder eines ICs (integrierte Schaltung, integrierter Schaltkreis) minimiert werden.
Bei dem Digitalteil 207 der Fig. 5 wurde die Signalauswertung so gestaltet, dass unter der Nutzung des Prinzips der Direktabtastung bei einem geringen Realisierungsaufwand unerwünschte Signale durch eine hohe Dämpfung im Wesentlichen unterdrückt werden.
An dem Eingang 206 der Modulatoren 502i, 502q oder der Verbindung 206 der Modulatoren 502i, 502q mit dem Verstärker 205 wird ein Bandpasssignal des Empfangssignals RX, das Zwischenfrequenzsignal oder ZF-Empfangssignal bereitgestellt. In anderen Worten empfängt der Digitalteil 207 von dem vorangehenden Analogteil über den Eingang 206 ein mit der ZF (Zwischenfrequenz) fZFi geträgertes Empfangssignal RX. Dieses geträgerte Signal mag sich - im Vergleich zu dem Ausgangssignal 508i, 508q - noch auf einem relativ hohen Frequenzniveau fZFi befinden. Um dieses Signal 206 mit einfachen Analog- /Digitalwandlern weiterverarbeiten zu können, müsste es z.B. in das Basisband herabgemischt werden. Um das hochfrequente Empfangs-Zwischenfrequenzsignal 206 mittels der Direktabtastung direkt digital weiterverarbeiten zu können, wird das Empfangs- Zwischenfrequenzsignal 206 über die Aufteile- Einrichtung 503 auf zwei Kanäle 504i und 504q aufgeteilt und den Analog/Digitalwandlern 502i und 502q oder den Delta-Sigma-Modulatoren 502i, 502q gleichermaßen bereitgestellt. Die Aufteile-
Einrichtung 503 kann ein Y-Glied sein, das das Eingangs-Signal auf beide Kanäle kopiert. Statt eines Y-Gliedes kann das Empfangs-Zwischenfrequenzsignal 206 direkt mit zwei verschiedenen Abtasttakten 215a, 215b und verschiedenen Modulatoren 502i, 502q abgetastet werden. Auf die verschiedenen Abtasttakte wird in Fig. 6 näher eingegangen.
Somit liegt an den Eingängen der beiden Analog/Digitalwandler 502i, 502q das im Wesentlichen gleiche Zwischenfrequenzsignal 206 an. Generell mögen in der folgenden Figurenbeschreibung Verbindungen, Signale, die über die Verbindungen geführt werden, und/oder Eingänge von Funktionsblöcken oder von Blöcken mit gleichen oder ähnlichen Bezugszeichen benannt werden. Außerdem mag der Einfachheit halber ein Signal mit dem zugehörigen Bezugszeichen des jeweiligen Kanals bezeichnet werden.
Die Abtasttakte der beiden Analog/Digitalwandler oder Analog-zu-Digital Wandler (ADC, A/D Wandler) 502i, 502q entsprechen im Wesentlichen exakt der tatsächlichen Zwischenfrequenz, Samplingfrequenz oder Abtastfrequenz f a = f s = fZRl. Die Abtasttakte werden als erstes Taktsignal 215a und als zweites Taktsignal 215b bereitgestellt. Die Zwischenfrequenz fZFi entspricht im Wesentlichen der
Differenzfrequenz der beiden Signalgeneratoren, der beiden Frequenzgeneratoren oder der beiden PLLs PLLl und PLL2 und wird über das Verschiebeglied 214 oder die Aufteile- Einrichtung 214 aus der Differenzfrequenz beider PLLs abgeleitet. Das Verschiebeglied 214 kann in einer Abtasteinrichtung 502i, 502q integriert sein, so dass die Abtasteinrichtung 502i, 502q über einen einzigen Eingang das
Zwischenfrequenz- Referenzsignal 213 empfängt. Folglich weist die digitale Signalvorverarbeitung 207 einen Eingang für den Abtasttakt auf. Die digitale Signalvorverarbeitung 207 kann aber auch zumindest zwei Eingänge 215a, 215b aufweisen, über welche sie die verschobenen Abtasttakt-Signale 215a, 215b emp- fängt. Durch das Abtasten mit unterschiedlichen Phasen (also mit zeitlich verschobenen Signalen) entstehen aus dem Zwischenfrequenzsignal 206 phasenverschobene Kanal-Signale oder zeitlich verschobene Kanal-Signale 509i, 509q. In anderen Worten bedeutet das, dass das erste Abtasttakt-Signal 215a in dem ersten Kanal 509i gegenüber dem zweiten Abtasttakt-Signal 215b in dem zweiten Kanal 509q entweder um + 90 Grad oder um - 90 Grad phasenverschoben ist. Das erste Abtasttakt-Signal und das zweite Abtasttakt-Signal sind aus der Differenzfrequenz der PLLs fZFi abgeleitet worden, d.h. das ZF- Referenzsignal 213 mit der tatsächlichen Zwischenfrequenz fZFi dient als Basis für die Abtasttaktsignale 215a, 215b.
Durch die um entweder +90° oder -90° gegeneinander phasenverschobenen Taktsignale in den Taktkanälen 215a, 215b werden die ADCs 502i, 502q mit Signalen mit einer unterschiedlichen Phasenlage angesteuert und generieren folglich zu unterschiedlichen Zeitpunkten abgetastete Signale 509i, 509q.
Der erste Modulator 502i empfängt von der Aufteile- Einrichtung 503 das erste Kanal-Signal 504i und stellt an seinem Ausgang das erste abgetastete digitalisierte Empfangssignal 509i oder abgetastete erste Kanal-Signal 509i bereit.
Der zweite Modulator 502q stellt das zweite abgetastete digitalisierte Empfangssignal 509q oder das zweite abgetastete Kanal-Signal 509q bereit.
In einem anschließenden Dezimationsfilter 505 oder Dezimationseinrichtung 505 werden die abgetasteten digitalisierten Empfangssignale unabhängig voneinander tief passgefiltert 506i, 506q und in der Dezimations- Einrichtung in der Abtastrate dezimiert 507i, 507q.
Die Abtast- Einrichtungen oder Modulatoren 502i, 502q können als Sigma-Delta ( A)-Modulatoren ausgeführt werden. Ferner können die Sigma-Delta- Modulatoren auch ein zusätzliches Tiefpassfilter 506i, 506q aufweisen.
Ein Sigma Delta-Modulator kann als Tiefpass-Sigma Delta Modulator (ΤΡ-ΣΔ) ausgeführt sein. Ein ΤΡ-ΣΔ Modulator mag mit einer geringen Wortbreite aber ei- nem hohen Abtasttakt arbeiten, beispielsweise mit der Frequenz des Abtasttakt- Signals 215a, 215b. Die Wortbreite mag 1 Bit, einige wenige Bits oder eine Mehrzahl von Bit betragen. Wegen der üblicherweise geringen Wortbreite mag ein Digitalisierungsrauschen oder Quantisierungsrauschen entstehen. Aufgrund der als im Wesentlichen exakt der Trägerfrequenz fZFi des Zwischenfrequenzsig- nals entsprechenden hohen Taktrate der ΤΡ-ΣΔ Modulatoren 502i, 502q und einer geeigneten Rauschübertragungsfunktion mag das Digitalisierungsrauschen in Frequenzbereiche verschoben werden, welche mittels des Tiefpass- Filters 506i, 506q im Wesentlichen eliminiert werden können. Dieses Verschieben des Digitalisierungsrauschens in einen höheren Frequenzbereich mag als Noise- Shaping bezeichnet werden. Das Noise-Shaping mag im Wesentlichen nur auf das Digitalisierungsrauschen des Abtasters im ΤΡ-ΣΔ Modulator 502i, 502q wirken.
Da das in dem Empfangs-Zwischenfrequenzsignal 206 enthaltene Phasenrauschen von der Tiefpassfilterung im Wesentlichen unberührt bleibt, wird das Phasenrauschen im Wesentlichen durch die besondere Art der Abtastung in den Abtastern 502i, 502q eliminiert. Diese besondere Art der Abtastung sieht vor, dass die Frequenz des Abtastsignals 215a, 215b und die Frequenz des Zwischenfre- quenzsignals 206 im Wesentlichen auf der selben Frequenz fZFi basiert.
Durch die hier vorgeschlagene spezielle Art der Erzeugung des Referenzsignals fRefi und durch die Demodulation des Empfangssignals 206 mittels der speziellen Art der Abtastung in den ΤΡ-ΣΔ Modulatoren 502i, 502q kann vermieden werden, dass sich Einschwingeffekte der beiden PLLs PLLi, PLL2 auf die Phasenlage des Empfangssignals auswirken. Ferner kann das Phasenrauschen im Wesentlichen unterdrückt werden. Bei der speziellen Art der Erzeugung des Referenzsignals und der speziellen Art der Demodulation wird darauf geachtet, dass in Signalen, die sich auf unterschiedlichen Wegen in dem UWB System ausbreiten, die Zwischenfrequenz enthalten ist. In anderen Worten bedeutet das, dass das Zwi- schenfrequenzsignal 206 und auch das Abtastsignal 215a, 215b von dem selben Differenzsignal zwischen den PLLs PLLi und PLL2 abgeleitet werden, wodurch deren Phasenrauschen korreliert ist. Sowohl das Empfangs-Zwischenfrequenz- signal 206 als auch das Abtastsignal 215a, 215b ist im Wesentlichen mit der sei- ben Frequenz, beispielsweise der Zwischenfrequenz fZFi geträgert. Folglich, sind diese Signale derart korreliert, dass sich die Einschwingeffekte und das Phasenrauschen nicht zu stark auswirken, da sie im Wesentlichen gleichsinnig sowohl auf das Zwischenfrequenzsignal 206 als auch auf die Taktsignale 215a, 215b wirken. Das Phasenrauschen und der Phasenfehler sind in beiden Signalen näherungsweise gleich abgebildet oder korreliert, wodurch sich das Phasenrauschen und der Phasenfehler beim Abtasten im Wesentlichen kompensiert und unterdrückt wird. Die Demodulation des Empfangs-Zwischenfrequenzsignals 206 in das Basisband erfolgt im Wesentlichen digital in der digitalen Signalvorverarbeitung 207. Das UWB- Messsystem 500 liefert an den beiden Ausgängen 508i und 508q der digitalen Signalvorverarbeitung 207 den Streuparameter Sil in Abhängigkeit von der Modulationsfrequenz fMod bzw. Sendefrequenz fMod an die nachfolgende Sig- nalverarbeitungseinheit 216 (μθ). In anderen Worten wird der Streuparameter
Sil an den beiden Ausgängen 508i und 508q ermittelt, der sich bei dem Anliegen einer bestimmten Modulationsfrequenz fMod ergibt. Bei den Signalen an den Ausgängen 508i, 508q der Dezimations- Einrichtung 505, 507i, 507q handelt es sich um das taktreduzierte erste Kanal-Signal 508i und um das taktreduzierte zweite Kanal-Signal 508q. Diese Signale können beispielsweise Basisbandsignale sein.
Die Bereitstellung des Ausgangssignals in den beiden Kanälen 508i und 508q oder als getrennte Signale 508i, 508q trägt der Tatsache Rechnung, dass es sich bei dem Streuparameter Sil um einen komplexen Wert handelt. Durch die Aufteilung in eine Inphase- Komponente (I) und eine Quadratur- Komponente (Q) können schaltungstechnisch auch komplexe Streuparameter, d.h. Streuparameter mit einem Real- und einem Imaginärteil, von einer digitalen Schaltung bearbeitet werden.
Die Aufteilung auf zwei ADCs 502i, 502q ermöglicht es, insbesondere bei Verwendung von ΣΔ-Modulatoren, an die eingesetzten ADCs geringe Güteanforderungen zu stellen und somit selbst mit einfach realisierbaren ADCs das hochfrequente ZF-Signal 206 verarbeiten zu können. Das Zwischenfrequenzsignal 206 oder ZF-Signal 206 kann ein hochfrequentes Signal sein. Die ADCs 502i und 502q werden in einer speziellen Art und Weise angesteuert, beispielsweise von der Steuereinrichtung 550, um eine komplexe Abtastung oder Demodulation zu realisieren. Diese spezielle Art der Abtastung wird mit den Im- pulskämmen 600 der Fig. 6 beschrieben. Diese Art der Abtastung bewirkt eine
I/Q-Demodulation des abzutastenden Signals. Beispielsweise kann so eine Demodulation in das Basisband erfolgen.
In Fig. 6 sind an der normierten Zeitachse 601 t * fa die parallel vorhandenen Signale 215a und 215b dargestellt. Die Zeitachse 601 ist mit 1/Ta = fa normiert.
Die Zeitachse ist also auf die Abtastperiode normiert. Bei Ta handelt es sich um die Abtastperiode und bei fa um die Abtastfrequenz.
Der Skala 601 in Fig. 6 ist zu entnehmen, dass das zweite Taktsignal 215b oder der Q-Takt gegenüber dem ersten Taktsignal 215a oder gegenüber dem I-Takt um ΛΑ Takt verschoben ist oder eine Phasenverschiebung von +90° aufweist. In dem Beispiel der Fig. 6 läuft der Q-Takt 215b dem I-Takt 215a um V*, π/2 oder 90 Grad voraus. Mit dieser speziellen Ansteuerung oder Taktung der Sigma-Delta- Modulatoren jeweils um ±y4-Takt zeitversetzt, kann die komplexe Abtastung des mit der Zwischenfrequenz fZFi geträgerten Zwischenfrequenzsignals 206 realisiert werden.
Je nachdem, ob der Q- Kanal 504q (in Fig. 5 unten gezeichnet) i-Takt vor (plus 90 Grad) oder Mi-Takt nach (minus 90 Grad) dem I- Kanal 504i abgetastet wird, kann ein entsprechendes Spiegelfrequenzfilter 801a, 801b im I- Kanal 504i ausgewählt werden.
Im Q-Kanal 504q, 509q erfolgt durch das Zero-Order Hold (ZOH) Glied 802 ein Übergang auf die Nullgradphase des I- Kanals. In anderen Worten erfolgt mittels des Zero-Order Hold Glieds 802 eine Synchronisierung der abgetasteten digitalisierten Empfangssignale 509i, 509q.
Fig. 7 zeigt einen Ausschnitt eines Blockschaltbildes einer Realisierungsvariante des Digitalteils 207 mit reduzierten Komponenten gemäß einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung. In dieser vereinfachten Darstel- lung wird das Spiegelfrequenzfilter 801a, 801b, 803, 802 und 806 durch eine vereinfachte Ausführungsform, einem einzigen ZOH-Glied 802 repräsentiert. Der detaillierte Aufbau des Spiegelfrequenzfilters in der ursprünglichen Form bzw. gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist in der Figur Fig. 8 dargestellt.
In der digitalen Stufe 207 sind die beiden ADCs 502i, 502q und das Zero-Order Hold (ZOH) Glied 802 vorgesehen. Der erste ADC 502i wird mit demselben Takt angesteuert 215a wie das Zero-Order Hold Glied 802.
Der zweite ADC 502q wird mit einem entsprechend um ±90 Grad voreilenden oder nacheilenden Abtasttakt betrieben um eine l/Q Demodulation zu erreichen. Theoretisch findet eine vereinfachte„Spiegelfrequenzfilterung" hierbei dennoch implizit statt. Mittels des Zero-Order Hold Glieds 802 wird der um ±V4-Takt (±90°) verschobene Q-Kanal 215b auf den Takt des I-Kanals (0 Grad) 215a synchronisiert.
Für eine Erhöhung der Spiegelfrequenzunterdrückung kann in der Schaltung gemäß Fig. 7 noch ein erweitertes bzw. verbessertes Spiegelfrequenzfilter vorgesehen werden, insbesondere kann das einfache Spiegelfrequenzfilter 802 um weitere Komponenten 801a, 801b, 803, 806 erweitert werden. Die sich an die Ausgänge 701, 702 anschließende zweistufige Dezimation ist in Fig. 7 nicht dargestellt, entspricht jedoch der zweistufigen Dezimation die in Fig. 8 beschrieben ist.
Die Fig. 8 beschreibt, wie ein solches bezogen auf die Fig. 7 zusätzliches Spiegelfrequenzfilter 801a, 801b, 803, 806 bzw. ein erweitertes Spiegelfrequenzfilter 801a, 801b, 803, 802, 806 eingesetzt werden kann. Fig. 8 zeigt die zweistufige Dezimation mittels erstem Dezimationsfilter 804 und zweiten Dezimationsfilter 805. Ein solches zweistufiges Dezimationsfilter 804, 805 wird bei der Schaltung gemäß Fig. 7 eingesetzt, ist in Fig. 7 jedoch nicht gezeigt.
Das Spiegelfrequenzfilter 801a, 801b, 803, 802, 806 gemäß Fig. 8 lässt sich mit geringem Aufwand realisieren, da er ohne Multiplikationen auskommen kann und lediglich einfache wenige Shift-Add-Operationen benutzt. Die ADCs 502i, 502q erzeugen ein hochfrequent abgetastetes erstes Kanal- Signal 509i und ein hochfrequent abgetastetes zweites Kanal-Signal 509q. Die Frequenz oder Rate dieser hochfrequent abgetasteten Kanal-Signale 509i, 509q lässt sich mit einem nachfolgenden ersten Dezimationsfilter 804 und zweiten De- zimationsfilter 805 reduzieren. Nach dem Abtasten liegen die hochfrequent abgetasteten Kanal-Signale, die im Wesentlichen einem nicht geträgerten Empfangssignal entsprechen, im Basisband. Folglich sind die abgetasteten Kanal-Signale nicht mehr hochfrequent. Aus diesem Grund kann mit Hilfe der beiden Dezimati- onsstufen, unter Berücksichtigung des Abtasttheorems, eine Takt- Reduzierung vorgenommen werden. Dabei kann das Abtasttheorem berücksichtigt werden indem der Faktor N so dimensioniert wird, dass die Abtastrate der Ausgangssignale I, Q möglichst klein wird, also N groß gewählt wird, aber, im Vergleich zur Nutzsignalbandbreite, noch groß genug ist um dem Abtasttheorem zu genügen. Zwar soll N groß gewählt werden, N soll aber nicht zu groß gewählt werden, damit kein Aliasing entsteht.
Das in Fig. 8 beschriebene erste Dezimationsfilter 804 und das zweite Dezimationsfilter 805 kann mit geringem Aufwand und im Wesentlichen ohne Multiplikationsstufen durch wenige einfache Shift-Add-Operationen realisiert werden.
Die Fig. 8 zeigt eine detaillierte Darstellung der digitalen Signalverarbeitungseinheit 207, welche einen ΣΔ-Modulator 502i, 502q, eine erste Taktreduzierung 507i, 507q, mit dem Dezimationsfaktor OSR (Over Sampling Rate) und eine zweite Taktreduziereinrichtung mit dem Dezimationsfaktor N aufweist. Die ZA- Modulatoren 502i, 502q in Verbindung mit dem Dezimationstiefpass 804, 805 bilden einen spezifischen (an die spezifischen Anforderungen des Radarsystems angepassten) ΣΔ-AD-Wandler. Der ADC (Analog Digital Converter oder Analog Digital Wandler) kann also einen Modulator 502i, 502q aufweisen.
In dem Inphase Kanal 509i kann mittels des Schalters 803 in Abhängigkeit von der mit Abtastsignal 215b gewählten Phasenlage ein entsprechendes Spiegelfrequenzfilter 801a, 801b eingeschaltet werden. Bei Abtasten mit nacheilender Phase ist für die Quadraturabtastung 215b eine nacheilende Phase von -90 Grad gewählt, und das Nachlaufspiegelfrequenzfilter 801b wird gewählt. Ist für die Quadraturabtastung 215b eine vorlaufende Phase von +90 Grad gewählt, so wird mittels Umschalter 803 das Vorlaufspiegelfrequenzfilter 801a gewählt.
Das Vorlaufspiegelfrequenzfilter 801a weist eine Summation eines um einen Takt verzögerten Signals und des dreifach verstärkten aktuellen Signals auf. Das entspricht den Filterkoeffizienten B=[3, 1]. Diese Schreibweise ist eine Abkürzung für die Filterpolygon-Schreibweise y = (b0 + bi z"1) x, wobei b0 = 3 und bi = 1 ist, also y = 3x + z_1x.
Das Nachlaufspiegelfrequenzfilter 801b weist eine Summation des nicht verstärkten aktuellen Signals und des dreifach verstärkten und um einen Takt verzögerten Signals auf. Das entspricht den Filterkoeffizienten B=[l, 3], also dem Filterpolygon y = x + 3 z_1x.
Bei fester vorherbestimmter Phasenlage kann auf den Umschalter 803 verzichtet werden und entweder ein Vorlaufspiegelfrequenzfilter oder Nachlaufspiegelfrequenzfilter fest in dem I- Kanal 509i vorgesehen werden.
Die Dezimation des Dezimationsfilters 505, 804, 805 ist als zweistufige Dezinnation mit Tiefpassfilterung realisiert. In anderen Worten weist die Dezimationsein- richtung 505 die erste Dezimationseinrichtung 804 oder erste Dezimationsstufe
804 und die zweite Dezimationseinrichtung 805 oder zweite Dezimationsstufe
805 auf. Die Abtastrate fs, fa, fifi oder fZFi, insbesondere das abgetastete Kanalsignal 509i, 509q mit einer entsprechenden Taktrate, wird in der ersten Stufe 804 und in der zweiten Stufe 805 um die Faktoren OSR und N reduziert. Die letzte Mischerstufe M2 und das Zwischenfrequenzfilter 204, welches als Anti-Aliasing- (AA) Filter dient, stellen das Zwischenfrequenzsignal mit der Frequenz fZFi 206 für den Digitalteil 207 zur Verfügung.
OSR und N, d.h. der Wert der Taktreduzierung OSR und der Wert der Taktreduzierung N werden so gewählt, dass die Taktung der Ausgangssignale 508i, 508q während dem Durchlaufen der Dezimationseinrichtung 505 von der Zwischenfre- quenz†ZFI = fs in ein Basisbandsignal 508i, 508q transferiert wird. Die Werte OSR bzw. N, um welche die Taktreduziereinrichtungen OSR bzw. N den Takt der ZA- Modulator Ausgangssignale 509i, 509q oder der hochfrequent abgetasteten Kanalsignale 509i, 509q reduzieren, sind von der Konfiguration des UWB Systems abhängig. Je hochfrequenter der Abtasttakt fZFi = fs 215a, 215b gewählt ist, desto hochfrequenter oder höher mag auch der Wert der Taktreduzierung OSR bzw. N gewählt werden. Je hochfrequenter der Abtasttakt fZFi = fs 215a, 215b gewählt ist, desto genauer mag sich auch das tiefpassgefilterte und taktreduzierte Empfangssignal 508i, 508q bilden lassen. In anderen Worten mag die Dezimation- seinrichtung 505 dann ein höheres Signal-zu- Rausch Verhältnis (SNR) bzw. eine höhere Worbreite am Ausgang besitzen.
Das erste Dezimationsfilter 804 stellt ein Dezimationsfilter K0-ter Ordnung (K0) dar und das zweite Dezimationsfilter 805 stellt ein Dezimationsfilter Ki-ter Ordnung (Ki) dar. Dabei entspricht der Wert K0 der Anzahl der Rückkoppelglieder 464a und der Vorwärtskoppelglieder 464b gemäß Fig. 4c, die in der ersten Dezi- mationsstufe 804 eingesetzt werden.
Der Wert Ki entspricht jeweils der Anzahl der Rückkoppelglieder 464a und der Vorwärtskoppelglieder 464b, die in der zweiten Dezimationsstufe 805 entsprechend des Blockschaltbilds 462 eingesetzt werden (Die zweite Dezimationsstufe 805 ist in Fig. 4c nicht dargestellt). Anstelle des Dezimationsfaktors OSR im De- zimationsglied 465 wird der Dezimationsfaktor N verwendet. Fl R2 ist in der zweiten Dezimationsstufe nicht enthalten.
Die komplexe Abtastung des mit fZFi geträgerten Empfangs-Zwischenfrequenz- signals 206 erfolgt durch die beiden Sigma-Delta-Modulatoren 502i, 502q um ±1A- Takt zeitversetzt oder um ±90° phasenversetzt, d.h. gegenüber dem jeweils anderen Kanal um +1/4 oder -1/4 bzw. um +90° oder -90° versetzt. Das Zwischen- frequenzsignal 206 wird in der Aufteile- Einrichtung 503 in die beiden Kanäle 504i und 504q kopiert.
Je nachdem, ob der Q- Kanal 504q (in Fig. 8 unten) y4-Takt vor (plus 90 Grad) oder nach (minus 90 Grad) dem I- Kanal 504i abgetastet wird, wird das entspre- chende Spiegelfrequenzfilter 801a, 801b im I- Kanal 509i ausgewählt. Die Auswahl kann beispielsweise mittels der Auswahleinrichtung 803 erfolgen.
Das Nachlaufspiegelfrequenzfilter 801b (gewählt bei -90°) weist FIR (Finite Impulse Response) Koeffizienten B = [1,3] auf, während das Vorlaufspiegelfrequenzfilter 801a (gewählt bei +90°) die FI R Koeffizienten B = [3,1] aufweist. Im Q-Kanal 505q erfolgt durch das Zero-Order Hold (ZOH) Glied 802 ein Übergang auf die 0 Grad Phase des I- Kanals oder eine Synchronisation beider Kanäle.
Der sich an den Schalter 803 und die Vierfachverstärkung 806 anschließende Verlauf der Dezimation und Tiefpassfilterung 804, 805 ist für beide Kanäle I, Q im Wesentlichen identisch.
Das erste Dezimationsfilter 804 ist ein sincK0 (Sinus Cardinalis)-Dezimationsfilter (Fl Ri) 808i, 808q mit der Ordnung K0 und dem Dezimationsfaktor OSR, dem nach der Abtasttaktreduktion 507i, 507q zusätzlich ein FI R- Filter (FI R2) 809i, 809q mit den Koeffizienten B = [1, 2, 1] nachgeschaltet wurde. Der Detaillierte Aufbau der Filter Fl Ri und Fl R2 ist in Fig. 4c erläutert.
Das zweite Dezimationsfilter 805 ist ebenfalls ein sine- Dezimationsfilter, das jedoch die Ordnung Ki (sincK1) und den Dezimationsfaktor N aufweist. Ein mit Fl R2 809i, 809q vergleichbares zusätzliches Filter ist in der zweiten Dezimationsstufe 805 nicht vorhanden.
Außerdem können mittels des Hold-Eingangs 807 über ein Hold-Signal Signalanteile des I- oder Q- Kanals in der zweiten Dezimationsstufe ausgeblendet werden. Das Hold-Signal wird von PLLl und/oder PLL2 (nicht gezeigt in Fig. 8) abgeleitet und dient zum Ausblenden des zeitlichen Intervalls, in dem die beiden PLL- Stufen PLLl, PLL2 auf ihren Sollwert einschwingen. In anderen Worten ist das Hold-Signal derart angepasst, dass das Hold-Signal 807 während des Ein- schwingens von zumindest einer der PLL- Stufen PLLl, PLL2 auf ihren Sollwert das I-Kanal-Signal und/oder das Q- Kanal-Signal ausblenden kann. Ein Einschwingvorgang der PLL- Stufe kann nach dem Ändern einer Frequenz stattfinden, z.B. beim Durchlaufen der treppenförmigen Rampe 300. Es wird also ein Verfahren und eine Vorrichtung zum Bereitstellen eines Reflexionssignals beschrieben, bei dem ein Zwischenfrequenzsignal, das mit einer hohen Frequenz fZFi geträgert ist, direkt durch die beschriebene komplexe Abtastung mit der im Wesentlichen tatsächlichen exakten Zwischenfrequenz fZFi abge- tastet wird und in das Basisband in l/Q Komponenten demoduliert werden kann.
Bei einem Basisbandsignal ist der Träger im Wesentlichen eliminiert. So kann ein komplexer Reflexionsfaktor bereitgestellt werden.
Das Verfahren und die Vorrichtung zum Bereitstellen eines Reflexionssignals mag ein Zwischenfrequenzsignal einer hohen Zwischen-Frequenz in l/Q Komponenten im Wesentlichen ohne Zwischenfrequenz demodulieren. So kann ein komplexer Reflexionsfaktor bereitgestellt werden.
Ergänzend ist darauf hinzuweisen, dass„umfassend" und„aufweisend" keine anderen Elemente oder Schritte ausschließt und„eine" oder„ein" keine Vielzahl ausschließt. Ferner sei darauf hingewiesen, dass Merkmale oder Schritte, die mit Verweis auf eines der obigen Ausführungsbeispiele beschrieben worden sind, auch in Kombination mit anderen Merkmalen oder Schritten anderer oben be- schriebener Ausführungsbeispiele verwendet werden können. Bezugszeichen in den Ansprüchen sind nicht als Einschränkung anzusehen.

Claims

Ansprüche
1 . Verfahren zum Bereitstellen eines Reflexionssignals, aufweisend:
Empfangen eines Zwischenfrequenz-Signals (206) an einem Eingang (206) einer Aufteile-Einrichtung (503), das Zwischenfrequenz-Signal (206) aufweisend eine Zwischenfrequenz (fzFi );
Empfangen eines Zwischenfrequenz-Referenzsignals (213, 215a, 215b) an einem Eingang (215a, 215b) einer ersten Abtast-Einrichtung (502i), das Zwischenfrequenz-Referenzsignal (215a, 215b) aufweisend die Zwischenfrequenz Empfangen eines Zwischenfrequenz-Referenzsignals (213, 215a, 215b) an einem Eingang (215a, 215b) einer zweiten Abtast-Einrichtung (502q), das Zwischenfrequenz-Referenzsignal (215a, 215b) aufweisend die Zwischenfrequenz
Aufteilen des Zwischenfrequenz-Empfangssignals (206) in einen ersten Ka- nal (504i) und in einen zweiten Kanal (504q); und
Bereitstellen eines ersten Kanal-Signals (504i) und eines zweiten Kanal- Signals (504q) in dem jeweiligen Kanal;
Abtasten des ersten Kanal-Signals (504i) mit einem ersten Taktsignal (215a) abgeleitet aus dem Zwischenfrequenz-Referenzsignal (213, 215a, 215b);
Abtasten des zweiten Kanal-Signals (504q) mit einem zweiten Taktsignal
(215b) abgeleitet aus dem Zwischenfrequenz-Referenzsignal (213, 215a, 215b); wobei das zweite Taktsignal (215b) gegenüber dem ersten Taktsignal (215a) in der Phase verschoben ist;
Synchronisieren des abgetasteten zweiten Kanal-Signals (509q) mit dem Takt des ersten abgetasteten ersten Kanal-Signals (509i);
Reduzieren des Taktes des abgetasteten ersten Kanal-Signals (509i) und des Taktes des abgetasteten zweiten Kanal-Signals (509q) mittels einer Dezima- tions-Einrichtung (505);
Bereitstellen des taktreduzierten ersten Kanal-Signals (508i); und
Bereitstellen des taktreduzierten zweiten Kanal-Signals (508q).
2. Verfahren nach Anspruch 1 , wobei das Zwischenfrequenz-Referenzsignal (213) durch Mischen von einem ersten Ausgangssignal (220) eines ersten Signalgenerators (PLL-i ) und einem zweiten Ausgangssignal (221 ) eines zweiten Signalgenerators (PLL2) generiert wird, wodurch das Zwischenfrequenz- Referenzsignal (213) im Wesentlichen die exakte Zwischenfrequenz (fZFi ) aufweist.
3. Verfahren nach Anspruch 1 oder 2, wobei das zweite Taktsignal (215b) gegenüber dem ersten Taktsignal (215a) um entweder +90° oder um -90° in der Phase verschoben ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Dezimations- Einrichtung (505) zweistufig aufgebaut ist.
5. Verfahren nach Anspruch 4, wobei die erste Stufe (804) der Dezimations- Einrichtung (505) ein Dezimationsfilter einer ersten Ordnung (K0) aufweist;
wobei die erste Stufe der Dezimations-Einrichtung (505) einen ersten Dezi- mationsfaktor (OSR) aufweist;
wobei die zweite Stufe (805) der Dezimations-Einrichtung (505) ein Dezimationsfilter einer zweiten Ordnung (K-i ) aufweist;
wobei die zweite Stufe der Dezimations-Einrichtung (505) einen zweiten De- zimationsfaktor (N) aufweist;
wobei zwischen der ersten Stufe (804) und der zweiten Stufe (805) ein zusätzliches Filter (FIR2, 809i, 809q) angeordnet ist.
6. Verfahren nach einem der Ansprüche 1 bis 5, wobei das Synchronisieren des zweiten Kanal-Signals (504q) mit dem ersten Kanal-Signal (504i) mittels eines Zero Order Hold Glied (802) durchgeführt wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Synchronisieren des Taktes des abgetasteten zweiten Kanal-Signals (504q) mit dem Takt des abgetasteten ersten Kanal-Signal (504i) mittels eines Spiegelfrequenzfilters (801 a, 801 b, 802, 803, 806) durchgeführt wird.
8. Verfahren nach Anspruch 7, weiter aufweisend: Auswählen des Spiegelfrequenzfilters (801 a, 801 b) in Abhängigkeit von der Verschiebung des zweiten Taktsignals (215b) gegenüber dem ersten Taktsignal (215a).
Verfahren nach einem der Ansprüche 1 bis 8, wobei zum Abtasten ein Sig- -Delta-Modulator (502i, 502q) eingesetzt wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, weiter aufweisend:
Abwarten einer Einschwingzeit eines Signalgenerators (PLL1 , PLL2) in einer zweiten Stufe (805) der Dezimations-Einrichtung (505);
Dezimieren (OSR) des Taktes des abgetasteten ersten Kanal-Signals (509i) und/oder des abgetasteten zweiten Kanal-Signals (509q) in Signalausbreitungsrichtung nach einer Spiegelfrequenzfilterung (801 a, 801 b, 802, 803, 806) in einer ersten Stufe (804) der Dezimationseinrichtung (505); und
Dezimieren (N) des Taktes des abgetasteten ersten Kanal-Signals (509i) und/oder des abgetasteten zweiten Kanal-Signals (509q) in der zweiten Stufe (805) der Dezimationseinrichtung (505) zeitlich nach dem Abwarten der Einschwingzeit des Signalgenerators (PLL1 , PLL2).
1 1 . Vorrichtung (100, 500, 207) zum Bereitstellen eines Reflexionssignals, aufweisend:
eine Aufteile-Einrichtung (503);
eine erste Abtast-Einrichtung (502i);
eine zweite Abtast-Einrichtung (502q);
eine Synchronisier-Einrichtung (802);
eine erste Bereitstell-Einrichtung (508i);
eine zweite Bereitstell-Einrichtung (508q);
eine Dezimations-Einrichtung (505);
wobei die Aufteile-Einrichtung (503) zum Empfangen eines Zwischenfre- quenz-Empfangssignals (206) an einem Eingang (206) und zum Aufteilen des
Zwischenfrequenz-Empfangssignals in einen ersten Kanal (504i) und in einen zweiten Kanal (504q) eingerichtet ist, wodurch die Aufteile-Einrichtung (503) zum Bereitstellen eines ersten Kanal-Signals (504i) und eines zweiten Kanal-Signals (504q) in dem jeweiligen Kanal eingerichtet ist;
wobei die erste Abtast-Einrichtung (502i) zum Empfangen eines Zwischenfrequenz-Referenzsignals (213) an einem Eingang der ersten Abtast-Einrichtung (502i) und zum Abtasten des ersten Kanal-Signals (504i) mit einem ersten Taktsignal (215a) abgeleitet aus dem Zwischenfrequenz-Referenzsignal (213) eingerichtet ist;
wobei die zweite Abtast-Einrichtung (502q) zum Empfangen des Zwischen- frequenz-Referenzsignals (213) an einem Eingang der zweiten Abtast-
Einrichtung (502q) und zum Abtasten des zweiten Kanal-Signals (504q) mit einem zweiten Taktsignal (215b) abgeleitet aus dem Zwischenfrequenz- Referenzsignal (213) eingerichtet ist;
wobei das zweite Taktsignal (215b) gegenüber dem ersten Taktsignal (215a) in der Phase verschoben ist;
wobei die Synchronisier-Einrichtung (802) zum Synchronisieren des Taktes des abgetasteten zweiten Kanal-Signals (509q) mit dem Takt des abgetasteten ersten Kanal-Signals (509i) eingerichtet ist;
wobei die Dezimations-Einrichtung (505) zum Reduzieren des Taktes des abgetasteten ersten Kanal-Signals (509i) und des Taktes des abgetasteten zweiten Kanal-Signals (509q) eingerichtet ist;
wobei die erste Bereitstell-Einrichtung (508i) zum Bereitstellen des taktreduzierten ersten Kanal-Signals eingerichtet ist; und
wobei die zweite Bereitstell-Einrichtung (508q) zum Bereitstellen des taktre- duzierten zweiten Kanal-Signals eingerichtet ist.
12. Vorrichtung (100, 500) nach Anspruch 1 1 , wobei die Synchronisier- Einrichtung ein Spiegelfrequenzfilter (801 a, 801 b, 802, 803, 806) ist.
13. Vorrichtung (100, 500) nach Anspruch 1 1 oder 12, wobei die Synchronisiereinrichtung zum Filtern unerwünschter Signalanteile eingerichtet ist.
14. Vorrichtung (100, 500) nach Anspruch 9, wobei die Vorrichtung als integrierte Schaltung, als FPGA, als ASIC und/oder als ein Filter ausgeführt ist.
15. Vorrichtung (100, 500) nach Anspruch 9 oder 10, wobei die Vorrichtung (100, 500) zumindest ein Gerät ist, ausgewählt aus der Gruppe der Geräte bestehend aus
einem Wandfeuchtemessgerät,
einer Kreissäge;
einer Stichsäge; einem Trennschleifer;
einem Rasenmäher;
einer Heckenschere;
einem Häcksler;
einem Kraftstoff-Sensor;
einem Fehlbetankungssensor;
einem Materialerkennungsgerät; und
einem Leitungsdetektor.
16. Vorrichtung (100, 500) nach einem der Ansprüche 9 bis 1 1 , wobei die Vorrichtung als Mehrkanal-Messsystem eingerichtet ist.
PCT/EP2010/061489 2009-09-01 2010-08-06 Verfahren und vorrichtung zum bereitstellen eines reflexionssignals WO2011026711A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP10742136A EP2473865A1 (de) 2009-09-01 2010-08-06 Verfahren und vorrichtung zum bereitstellen eines reflexionssignals
US13/393,513 US20120200453A1 (en) 2009-09-01 2010-08-06 Method and Device for Supplying a Reflection Signal

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009029051.6 2009-09-01
DE102009029051A DE102009029051A1 (de) 2009-09-01 2009-09-01 Verfahren und Vorrichtung zum Bereitstellen eines Reflexionssignals

Publications (1)

Publication Number Publication Date
WO2011026711A1 true WO2011026711A1 (de) 2011-03-10

Family

ID=43014483

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/061489 WO2011026711A1 (de) 2009-09-01 2010-08-06 Verfahren und vorrichtung zum bereitstellen eines reflexionssignals

Country Status (4)

Country Link
US (1) US20120200453A1 (de)
EP (1) EP2473865A1 (de)
DE (1) DE102009029051A1 (de)
WO (1) WO2011026711A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8654006B2 (en) * 2009-02-13 2014-02-18 Freescale Semiconductor, Inc. Integrated circuit comprising frequency generation circuitry for controlling a frequency source
JP5617292B2 (ja) * 2010-03-23 2014-11-05 富士通株式会社 送受信装置およびイメージング装置
US20140313068A1 (en) * 2011-11-11 2014-10-23 The University Of Melbourne Apparatus and a method for obtaining information about at least one target
US20130314271A1 (en) * 2012-05-25 2013-11-28 Brandt Braswell Vehicle-borne radar systems with continuous-time, sigma delta analog-to-digital converters, and methods of their operation
US9234784B2 (en) * 2013-10-25 2016-01-12 Rosemount Tank Radar Ab Frequency modulated radar level gauging
US9325491B2 (en) * 2014-04-15 2016-04-26 Triquint Semiconductor, Inc. Clock generation circuit with dual phase-locked loops
EP2944975B1 (de) * 2014-05-14 2018-04-04 Elmos Semiconductor Aktiengesellschaft Vorrichtung zur messung einer sich verändernden physikalischen grösse, wie z.b. druck
KR101674747B1 (ko) * 2014-11-18 2016-11-09 재단법인대구경북과학기술원 Ｉ／ｑ 불균형을 보상하기 위한 레이더 신호 처리 장치 및 방법
US10020968B1 (en) * 2015-03-18 2018-07-10 National Technology & Engineering Solutions Of Sandia, Llc Coherent radar receiver that comprises a sigma delta modulator
US10656244B2 (en) 2016-04-08 2020-05-19 General Radar Corp. Reconfigurable correlator (pulse compression receiver) and beam former based on multi-gigabit serial transceivers (SERDES)
US10690766B2 (en) * 2017-03-06 2020-06-23 Government Of The United States, As Represented By The Secretary Of The Air Force Biometric authentication using wideband UHF/VHF radar
DE102017110403A1 (de) * 2017-05-12 2018-11-15 Symeo Gmbh Verfahren und Vorrichtung zur Kompensation von Phasenrauschen
DE102017110404A1 (de) * 2017-05-12 2018-11-15 Symeo Gmbh Verfahren und Vorrichtung zur Kompensation von Störeinflüssen
CN109459733B (zh) * 2018-10-26 2021-01-22 中电科仪器仪表有限公司 基于调相方式的防撞雷达目标速度模拟装置、系统及方法
CN111740701B (zh) * 2019-03-24 2024-02-09 天津大学青岛海洋技术研究院 一种新型的交叉耦合单片相干接收和发射系统
KR102313317B1 (ko) * 2019-12-17 2021-10-18 광운대학교 산학협력단 다수의 피엘엘을 이용한 에프엠씨더불유 레이다 송수신 장치
KR20210082946A (ko) * 2019-12-26 2021-07-06 삼성전자주식회사 레이더 신호 처리 장치 및 방법
US11719786B2 (en) * 2020-02-25 2023-08-08 The United States Of America As Represented By The Secretary Of The Army Asynchronous, coherent, radar transmitter-receiver system
CN114826846B (zh) * 2021-01-28 2024-05-14 宸芯科技股份有限公司 频偏抵消序列的生成方法、装置、设备及介质
WO2023110787A1 (en) * 2021-12-14 2023-06-22 Nordic Semiconductor Asa Method and device for performing ranging between radio signal devices

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134406A (en) * 1989-10-13 1992-07-28 Cincinnati Microwave, Inc. Long range police radar warning receiver with multiple array averaging
WO2000079706A1 (en) * 1999-06-23 2000-12-28 Ditrans Corporation Direct conversion delta-sigma receiver
US20010050624A1 (en) * 2000-04-07 2001-12-13 Krishnaswamy Nagaraj Reduction of aperture distortion in parallel A/D converters
US20050068217A1 (en) * 2002-03-22 2005-03-31 Thine Electronics, Inc. Semiconductor integrated circuit
US20050219091A1 (en) * 2002-06-26 2005-10-06 Wood John M Time-interleaved samplers
US7002511B1 (en) * 2005-03-02 2006-02-21 Xytrans, Inc. Millimeter wave pulsed radar system
GB2419482A (en) * 2004-10-29 2006-04-26 Agilent Technologies Inc Analog to digital signal conversion circuit and method
WO2006115704A1 (en) * 2005-04-22 2006-11-02 University Of Florida Research Foundation , Inc. System and methods for remote sensing using double-sideband signals
US7227479B1 (en) * 2005-12-22 2007-06-05 Lucent Technologies Inc. Digital background calibration for time-interlaced analog-to-digital converters
DE202007009431U1 (de) 2007-04-05 2007-10-11 Fuba Automotive Gmbh & Co. Kg Breitband-Empfangssystem

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5504455A (en) * 1995-05-16 1996-04-02 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of National Defence Of Her Majesty's Canadian Government Efficient digital quadrature demodulator
US7495595B2 (en) * 2007-04-30 2009-02-24 Infineon Technologies Ag Analog-to-digital converter, receiver arrangement, filter arrangement and signal processing method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134406A (en) * 1989-10-13 1992-07-28 Cincinnati Microwave, Inc. Long range police radar warning receiver with multiple array averaging
WO2000079706A1 (en) * 1999-06-23 2000-12-28 Ditrans Corporation Direct conversion delta-sigma receiver
US20010050624A1 (en) * 2000-04-07 2001-12-13 Krishnaswamy Nagaraj Reduction of aperture distortion in parallel A/D converters
US20050068217A1 (en) * 2002-03-22 2005-03-31 Thine Electronics, Inc. Semiconductor integrated circuit
US20050219091A1 (en) * 2002-06-26 2005-10-06 Wood John M Time-interleaved samplers
GB2419482A (en) * 2004-10-29 2006-04-26 Agilent Technologies Inc Analog to digital signal conversion circuit and method
US7002511B1 (en) * 2005-03-02 2006-02-21 Xytrans, Inc. Millimeter wave pulsed radar system
WO2006115704A1 (en) * 2005-04-22 2006-11-02 University Of Florida Research Foundation , Inc. System and methods for remote sensing using double-sideband signals
US7227479B1 (en) * 2005-12-22 2007-06-05 Lucent Technologies Inc. Digital background calibration for time-interlaced analog-to-digital converters
DE202007009431U1 (de) 2007-04-05 2007-10-11 Fuba Automotive Gmbh & Co. Kg Breitband-Empfangssystem

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
BONEK, E. ET AL.: "Personal Communications Transceiver Architectures for Monolithic Integration", 5TH IEEE INTERNATIONAL SYMPOSIUM ON PERSONAL, INDOOR AND MOBILE COMMUNICATIONS, vol. 1, 1994, pages 363 - 368
DRUCKSCHRIFT KATO, Y. ET AL.: "IQ Imbalance Compensation Scheme for MB-OFDM with Transmit Diversity", THE 2006 IEEE INTERNATIONAL CONFERENCE ON ULTRAWIDEBAND, 24 September 2006 (2006-09-24), pages 293 - 298, XP031007151
HOLGER DEITERSEN ED - ANONYMOUS: "A Flexible Digital Receiver Architecture For Radar Applications", INTERNATIONAL RADAR SYMPOSIUM. IRS 2006, IEEE, PISCATAWAY, NJ, USA, 1 May 2006 (2006-05-01), pages 1 - 4, XP031138408, ISBN: 978-83-7207-621-2 *
KANG-YOON ET AL.: "Full-CMOS 2-GHz WCDMA (Wideband Code Division Multiple Access) Direct Conversion Transmitter and Receiver", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. 38, no. 1, January 2003 (2003-01-01), pages 43 - 53
SACHS, S. ET AL.: "M-Sequence Ultra-Wideband-Radar: State of Development and Applications", RADAR CONFERENCE 2003, ADELAIDE (AUSTRALIA), 3 September 2003 (2003-09-03)
SHOAEI, O.: "Continuous-time Delta-Sigma A/D (Analog/Digital) Converters for High Speed Applications", DISSERTATION CARLETON UNIVERSITY, 1995
SLISKOVIC, M.: "Software Defined Automotive Receiver for Broadcasting Services", DIGITS OF TECHNICAL PAPERS, INTERNATIONAL CONFERENCE ON CONSUMER ELECTRONICS, 9 January 2008 (2008-01-09), pages 1 - 2, XP031297665

Also Published As

Publication number Publication date
US20120200453A1 (en) 2012-08-09
EP2473865A1 (de) 2012-07-11
DE102009029051A8 (de) 2011-06-01
DE102009029051A1 (de) 2011-03-03

Similar Documents

Publication Publication Date Title
WO2011026711A1 (de) Verfahren und vorrichtung zum bereitstellen eines reflexionssignals
EP2033326B1 (de) Signalaufbereiter und verfahren zum verarbeiten eines empfangssignals
EP3400458A1 (de) Verfahren und system zur verringerung von störungen durch phasenrauschen in einem radarsystem
EP2101278A2 (de) Kompensationsschaltung für eine RFID-Readereinheit und RFID-Readereinheit
EP3394636A1 (de) Funkbasierte positionsbestimmung mit hoch genauer verzögerung im transponder
DE102008033988A1 (de) Rampenlinearisierung bei FMCW-Radar mit digitaler Abwärtswandlung eines abgetasteten VCO-Signals
DE10252091A1 (de) Verfahren und Anordnung für multistatische Nachdistanzradarmessungen
DE102006029482A1 (de) Empfänger und Verfahren zum Empfangen eines ersten Nutzfrequenzbandes und eines zweiten Nutzfrequenzbandes
DE69221971T2 (de) Frequenzumsetzendes kohärentes A/D-Wandlungssystem für modulierte Signale
DE102015121297A1 (de) Abstandssimulierendes Radartarget
DE69838216T2 (de) Datenwandler
EP0965052B1 (de) Verfahren zum betrieb eines sensorsystems und sensorsystem
DE60310941T2 (de) Radarsystem mit hoher abstandsauflösung
DE102017119063A1 (de) Empfangskettenkonfiguration für gleichzeitigen multimodus-radarbetrieb
EP3467451B1 (de) Verfahren und füllstandmessgerät zur bestimmung des füllstandes eines mediums mittels dauerstrich-radarmessung
EP2293097A2 (de) Verfahren und Vorrichtung zum Bereitstellen eines Reflexionssignals
EP2293096A2 (de) Verfahren und Vorrichtung zum Bereitstellen eines Reflexionssignals
EP0401545B1 (de) Leistungsregelanordnung
DE69508378T2 (de) Mehrkanalradar
DE3041459C2 (de)
DE102013103452B4 (de) Abtastempfänger mit inhärenter Mischerfunktionalität im diskreten Zeitbereich - Mischer-Filter-Schaltung, Empfängersystem und Verfahren zum Filtern und Mischen
DE3909874C2 (de) Verfahren zur Digitalisierung und Signalverarbeitung von Empfangssignalen eines Phased-Array-Empfangssystems und Vorrichtung zum Ausführen des Verfahrens
DE102008050327A1 (de) Empfangsmischer zur Verringerung von Überkopplungseffekten
EP1794613A1 (de) Radarsystem mit heterodynem mischer zur verbesserten detektion von nahbereichssignalen
DE19523433C2 (de) Schaltungsanordnung zur Frequenzumsetzung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10742136

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010742136

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13393513

Country of ref document: US