WO2011025241A2 - Bonding wire antenna communication module - Google Patents

Bonding wire antenna communication module Download PDF

Info

Publication number
WO2011025241A2
WO2011025241A2 PCT/KR2010/005668 KR2010005668W WO2011025241A2 WO 2011025241 A2 WO2011025241 A2 WO 2011025241A2 KR 2010005668 W KR2010005668 W KR 2010005668W WO 2011025241 A2 WO2011025241 A2 WO 2011025241A2
Authority
WO
WIPO (PCT)
Prior art keywords
bonding wire
semiconductor chip
amplifiers
communication module
antennas
Prior art date
Application number
PCT/KR2010/005668
Other languages
French (fr)
Korean (ko)
Other versions
WO2011025241A3 (en
Inventor
김태욱
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090079220A external-priority patent/KR20110021427A/en
Priority claimed from KR1020090079208A external-priority patent/KR101133146B1/en
Priority claimed from KR20100007502A external-priority patent/KR101129553B1/en
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Publication of WO2011025241A2 publication Critical patent/WO2011025241A2/en
Publication of WO2011025241A3 publication Critical patent/WO2011025241A3/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Definitions

  • An embodiment of the present invention relates to a communication module.
  • the quality, security, reliability, and high speed transmission rate of a communication service may depend on a communication module.
  • the antenna in the communication module is the main component that determines the quality of the communication system.
  • the demand for a communication module having an excellent antenna is increasing.
  • a communication module optimized for high integration and high efficiency for building a wireless network between portable devices and other electronic devices has been in the spotlight.
  • One object of the present invention is to provide a communication module having a small antenna.
  • Another object of the present invention is to provide a communication module optimized for high efficiency.
  • Another technical problem to be achieved by the present invention is to provide a communication module that can be produced at a low price.
  • the bonding wire antenna communication module is electrically connected to a substrate, a semiconductor chip on the substrate, a plurality of bonding pads on the semiconductor chip, and the plurality of bonding pads, and transmit and receive signals. It includes.
  • the semiconductor chip may include a plurality of amplifiers electrically connected to the bonding pads.
  • the plurality of amplifiers may include at least one of a power amplifier and a low noise amplifier.
  • At least one of the plurality of amplifiers may be provided using a CMOS process.
  • the semiconductor chip may include a transceiver connected to the plurality of amplifiers.
  • the bonding wire antennas are spaced apart at regular intervals, and each of the signals input from the transceiver to the plurality of amplifiers has a phase difference, and the plurality of bonding wire antennas are beamforming. Can be used).
  • it may further include a switch connecting the plurality of amplifiers and the transceiver.
  • the switch may comprise a transistor.
  • the plurality of bonding wire antennas can output signals having the same phase.
  • output signals output from the plurality of bonding wire antennas may constitute one wide area signal.
  • whether to operate each of the plurality of amplifiers can be adjusted according to the output power of the wide area signal.
  • the bonding wire antenna communication module further includes connection pads disposed on the substrate, and the plurality of bonding wire antennas may be connected to the connection pads.
  • the lengths of the plurality of moving wire antennas may be substantially the same.
  • the length of the plurality of bonding wire antennas may be 0.8 mm to 1 mm.
  • the plurality of bonding wire antenna may be provided in the same process as the bonding wire.
  • the semiconductor substrate may further include additional semiconductor chips interposed between the substrate and the semiconductor chip.
  • a bonding wire antenna communication module includes a semiconductor chip including a substrate, a plurality of amplifiers on the substrate, and a transceiver connected to the plurality of amplifiers, a first bonding pad on the semiconductor chip, and the plurality of amplifiers. And a plurality of bonding wire antennas connected to each other, a bonding wire electrically connected to the first bonding pads, and a plurality of bonding wire antennas electrically connected to the plurality of second bonding pads and transmitting and receiving signals.
  • a communication module includes a substrate, a semiconductor chip disposed on the substrate, the semiconductor chip including a plurality of amplifiers and a transceiver, a plurality of bonding pads on the semiconductor chip, and a plurality of bonding pads. And a plurality of bonding wire antennas respectively outputting output signals, wherein the output signals constitute one wide area signal, and whether each of the plurality of amplifiers is operated according to the output power of the wide area signal.
  • the monopole bonding wire antenna communication module includes a substrate, a semiconductor chip on the substrate, a bonding pad on the semiconductor chip, and a bonding wire antenna electrically connected to the bonding pad and transmitting and receiving a signal.
  • the semiconductor chip may include an amplifier electrically connected to the bonding pad.
  • the amplifier may include at least one of a power amplifier and a low noise amplifier.
  • the semiconductor chip may include a transceiver connected to the amplifier.
  • the monopole bonding wire antenna communication module may further include a switch connecting the amplifier and the transceiver.
  • the switch may include a transistor.
  • the monopole bonding wire antenna communication module further includes connection pads disposed on the substrate, and the bonding wire antennas may be connected to the connection pads.
  • the length of the bonding wire antenna may vary depending on a frequency used in the bonding wire antenna communication module.
  • the length of the bonding wire antenna may be 0.8 mm to 1.5 mm.
  • the monopole bonding wire antenna communication module further includes a bonding wire electrically connected to the bonding pad, and the bonding wire antenna may be provided in the same process as the bonding wire.
  • the monopole bonding wire antenna communication module may further include additional semiconductor chips interposed between the substrate and the semiconductor chip.
  • the monopole bonding wire antenna communication module may further include a bump disposed between the semiconductor chip and the substrate.
  • the monopole bonding wire antenna communication module may adjust a direction of a signal transmitted from the bonding wire antenna according to the shape of the bonding wire antenna.
  • a communication module includes a substrate, a plurality of semiconductor chips on the substrate, a plurality of bonding pads on the plurality of semiconductor chips, and a plurality of bonding electrically connected to the plurality of bonding pads and transmitting and receiving signals. And a wire antenna.
  • the plurality of semiconductor chips may include a plurality of amplifiers electrically connected to the plurality of bonding pads, and at least one amplifier may be provided using a CMOS process.
  • the plurality of semiconductor chips may include a plurality of transceivers connected to the plurality of amplifiers.
  • each of the signals input from the plurality of transceivers to the plurality of amplifiers has a phase difference
  • the plurality of bonding wire antennas may be used for beamforming.
  • the plurality of bonding wire antennas may output signals having the same phase.
  • the output signals output from the plurality of bonding wire antennas may constitute one wide area signal.
  • whether each of the plurality of amplifiers is operated may be adjusted according to the output power of the wide area signal.
  • the lengths of the plurality of bonding wire antennas may be substantially the same.
  • a monopole bonding wire antenna communication module is a substrate, a semiconductor chip disposed on the substrate, including a plurality of amplifiers and transceivers, a plurality of bonding pads on the semiconductor chip, the plurality of bonding pads And a plurality of bonding wire antennas electrically connected to and outputting the output signals, respectively, wherein the output signals constitute one wide area signal, and whether each of the plurality of amplifiers is operated according to the output power of the wide area signal. Controlled.
  • the communication module includes a semiconductor chip and a plurality of antennas spaced apart from each other and transmitting and receiving signals.
  • one end and the other end of each of the plurality of antennas may be connected to the semiconductor chip, respectively, and at least some of the portions except for the one end and the other end of each of the plurality of antennas may be spaced apart from the semiconductor chip. .
  • the semiconductor chip may further include a plurality of amplifiers electrically connected to the ends of the plurality of antennas, respectively.
  • the plurality of amplifiers may include at least one of a power amplifier and a low noise amplifier.
  • At least one of the plurality of amplifiers may be provided using a CMOS process.
  • the semiconductor chip may further include a transceiver connected to the plurality of amplifiers.
  • the plurality of antennas are spaced apart from each other at regular intervals, and each of the signals input from the transceiver to the plurality of amplifiers has a phase difference, and the plurality of antennas are formed by beamforming.
  • In this embodiment may further include a switch element for connecting the plurality of amplifiers and the transceiver.
  • the plurality of antennas may output a signal having the same phase.
  • the signals output from the plurality of antennas may constitute one wide area signal.
  • whether each of the plurality of amplifiers is operated may be adjusted according to the output power of the wide area signal.
  • the antenna may have a length of 0.8 mm to 1 mm.
  • the communication module may further include a bonding pad disposed on the semiconductor chip, a substrate on which the semiconductor chip is disposed, a connection pad on the substrate, and a bonding wire connecting the bonding pad and the connection pad.
  • a communication module includes a substrate on which the semiconductor chip is disposed, a connection pad connected to the substrate, a connection pad disposed between the semiconductor chip and the substrate, the semiconductor chip, The device may further include a via contact plug that electrically connects the connection pad.
  • the communication module may further include a plurality of additional semiconductor chips disposed between the substrate and the semiconductor chip, wherein the via contact plug may further penetrate the additional semiconductor chip.
  • the communication module includes a semiconductor chip including a transceiver and a plurality of amplifiers connected to the transceiver and a plurality of antennas disposed on the semiconductor chip and outputting signals, respectively; One ends of are respectively connected to the plurality of amplifiers, at least some of the portions except for the one end of each of the plurality of antennas are spaced apart from the semiconductor chip, and the output signals constitute one wide area signal.
  • the plurality of amplifiers are power amplifiers, and at least one of the power amplifiers may be provided using a CMOS process.
  • whether each of the power amplifiers is operated may be controlled according to the output power of the wide area signal.
  • a plurality of bonding wire antennas and amplifiers are disposed on a semiconductor chip, and each of the low cost CMOS implemented amplifiers can operate at maximum output, which is optimized for high efficiency, high integration, and low cost.
  • a communication module can be provided.
  • a plurality of antennas and amplifiers are disposed on a semiconductor chip, and signals output from each antenna may constitute one wide area signal, and thus the amplifiers may be implemented in CMOS.
  • each of the amplifiers can operate at maximum output, providing a communication module optimized for high efficiency, high integration and low cost.
  • FIG. 1 is a perspective view illustrating a bonding wire antenna communication module according to an exemplary embodiment of the present invention.
  • FIG. 2 is a cross-sectional view illustrating a bonding wire antenna communication module according to an exemplary embodiment of the present invention.
  • FIG. 3 is a plan view illustrating a bonding wire antenna communication module according to an exemplary embodiment.
  • FIG. 4 is a cross-sectional view illustrating a bonding wire antenna communication module according to another modified example of the embodiment of the present invention.
  • FIG. 5 is a perspective view illustrating a bonding wire antenna communication module according to another exemplary embodiment of the present disclosure.
  • FIG. 6 is a cross-sectional view illustrating a bonding wire antenna communication module according to another exemplary embodiment of the present invention.
  • FIG. 7 is a diagram for describing application examples according to example embodiments.
  • FIG. 8 is a perspective view illustrating a monopole bonding wire communication module according to an embodiment of the present invention.
  • FIG. 9 is a cross-sectional view for describing a monopole bonding wire communication module according to an embodiment of the present invention.
  • FIG. 10 is a plan view illustrating a monopole bonding wire communication module according to an embodiment of the present invention.
  • FIG. 11 is a cross-sectional view illustrating a monopole bonding wire communication module according to another modified example of the embodiment of the present invention.
  • FIG. 12 is a perspective view illustrating a monopole bonding wire communication module according to another embodiment of the present invention.
  • FIG. 13 is a cross-sectional view illustrating a monopole bonding wire communication module according to another embodiment of the present invention.
  • FIG. 14 is a perspective view illustrating a monopole bonding wire communication module according to another embodiment of the present invention.
  • 15 is a plan view illustrating a monopole bonding wire communication module according to another embodiment of the present invention.
  • 16 and 17 are graphs illustrating simulation results of a monopole bonding wire communication module according to embodiments of the present invention.
  • FIG. 18 is a diagram for describing a communication module according to one embodiment of the present invention.
  • 19 and 20 are diagrams for describing a communication module according to another embodiment of the present invention.
  • 21 and 22 are diagrams for describing a communication module according to another exemplary embodiment of the present invention.
  • 23 and 24 are diagrams for describing a communication module according to another example of the present invention.
  • a bonding wire communication module according to an embodiment of the present invention is described.
  • FIG. 1 is a perspective view illustrating a bonding wire communication module according to an embodiment of the present invention
  • FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1
  • FIG. 3 is a plan view of FIG. 1.
  • a substrate 100 is provided.
  • the substrate 100 may be a substrate for a package.
  • An insulating material 134 may be disposed under the substrate 100.
  • the junction electrode 136 may be disposed under the substrate 100.
  • Solder balls 138 connected to the junction electrode 136 may be disposed under the substrate 100.
  • the semiconductor chip 200 may be disposed on the substrate 100.
  • An adhesive pad 130 may be interposed between the semiconductor chip 200 and the substrate 100.
  • the adhesive pad 130 may include a conductive material. In this case, the adhesive pad 130 may be used for connection with the ground. In contrast, the adhesive pad 130 may be an insulating material.
  • An adhesive material 132 may be interposed between the adhesive pad 130 and the semiconductor chip 200.
  • the semiconductor chip 200 may be fixed on the substrate 100 by the adhesive material 132.
  • the semiconductor chip 200 may be mounted in a ball grid array package structure on the substrate 100.
  • the semiconductor chip 200 may include an integrated circuit.
  • First connection pads 110 and second connection pads 120 may be disposed on the substrate 100.
  • the first connection pads 110 and the second connection pads 120 may include the same material having conductivity.
  • the first connection pads 110 and the second connection pads 120 may include other materials.
  • the second connection pads 120 may include an insulating material.
  • the second connection pads 120 may be electrically insulated from the substrate 100.
  • First bonding pads 240 and second bonding pads 245 may be disposed on the semiconductor chip 200.
  • the bonding pads 240 and 245 may be disposed at edges of the semiconductor chip 200.
  • the bonding pads 240 and 245 may be spaced apart at regular intervals.
  • the bonding pads 240 and 245 may include a conductive material.
  • Bonding wires 260 electrically connected to the first bonding pads 240 may be disposed on the substrate 100.
  • the bonding wires 260 may be electrically connected to the first connection pad 110.
  • the first connection pad 110 may be electrically connected to the solder ball 138.
  • the bonding wires 260 may electrically connect the integrated circuit of the semiconductor chip 200 and the substrate 100.
  • a plurality of bonding wire antennas 250 electrically connected to the second bonding pads 245 may be disposed on the substrate 100.
  • the bonding wire antennas 250 may be used as antennas of a communication module.
  • the bonding wire antennas 250 may be connected to the second connection pad 120. Unlike the drawing, the bonding wire antennas 250 may not be connected to the second connection pad 120.
  • the length of the bonding wire antennas 250 may be substantially the same.
  • the length of the bonding wire antenna 250 may be 0.8mm ⁇ 1mm.
  • the bonding wire antennas 250 may transmit and receive signals. In general, the length of the antenna may be ⁇ / 4 ( ⁇ : wavelength).
  • the communication module when the length of the bonding wire antenna 250 is 0.8mm ⁇ 1mm, the communication module according to an embodiment of the present invention can be used in a communication system using a frequency of 60GHz or 77GHz band.
  • the bonding wire antennas 250 may be provided in the same process as the bonding wire 260.
  • bonding wire antennas 250 Although four bonding wire antennas 250 are shown in the figure, two to three or more bonding wire antennas may be disposed. Although the bonding wire antennas 250 are disposed on one side of the semiconductor chip 200, bonding wire antennas may be disposed on each side of the semiconductor chip 200.
  • the semiconductor chip 200 may include a plurality of amplifiers 230.
  • the amplifiers 230 may include at least one of a power amplifier and a low noise amplifier.
  • the power amplifier may be used for the bonding wire antennas 250 to transmit a signal.
  • the low noise amplifier may be used for the bonding wire antennas 250 to receive a signal.
  • At least one of the amplifiers 230 may be provided using a CMOS process.
  • the semiconductor chip 200 may include a transceiver 210.
  • the transceiver 210 may be electrically connected to the amplifiers 230.
  • Switches 220 may be disposed between the amplifiers 230 and the transceiver 210.
  • the switches 220 may include transistors.
  • Signals may be input from the transceiver 210 to the amplifiers 230.
  • the signals input to the amplifiers 230 may be output from the bonding wire antennas 250 via the second bonding pads 245.
  • the amplifiers 230 may be power amplifiers PA.
  • Output signals 10, 20, 30, and 40 may be output from the bonding wire antenna 250.
  • the phase of the signal input from the transceiver 210 to the amplifiers 230 may be the same so that the output signals 10, 20, 30, and 40 have the same phase. As the output signals 10, 20, 30, and 40 have the same phase, the output signals 10, 20, 30, and 40 may constructively interfere with each other.
  • the output signals 10, 20, 30, and 40 are combined to form one wide area signal.
  • the reliability of the amplifier may be degraded due to the constraint of the output power of the amplifier.
  • the output power that can be used with reliability may be about 10 dBm due to constraints such as a hot carrier effect. Accordingly, there is a limitation that amplifiers provided using CMOS processes cannot be used in communication systems that require output powers of around 30 dBm. Accordingly, in a communication system requiring an output power of about 30 dBm, an amplifier implemented with a compound semiconductor has been used.
  • the plurality of bonding wire antennas 250 output the output signals 10, 20, 30, and 40 each having the same phase to form one wide area signal.
  • Each of the output powers of the amplifiers 230 may be smaller than the case where one amplifier is disposed on the semiconductor chip 200.
  • the semiconductor chip 200 includes six amplifiers provided by using a CMOS process having an output power of 10 dBm
  • the output signals of 10 dBm output by each amplifier are about 28 dBm high power wide area signals.
  • the amplifiers 230 may be implemented as a compound semiconductor, as well as inexpensive CMOS, a low-cost bonding wire antenna communication module can be provided.
  • the amplifier when designing an amplifier included in the communication module, the amplifier is designed to have an output power corresponding to the maximum output power of the communication module. Accordingly, when the communication module operates at a lower output power than the maximum output power, the efficiency of the amplifier may be lowered due to the characteristics of the amplifier having the highest efficiency at the maximum output power.
  • the switch 220 for connecting the transceiver 210 and the amplifier 230 is disposed on the semiconductor chip 200, the operation of each of the amplifier 230 is controlled Can be. Thus, depending on the strength of the output of the wide area signal required, the operation of the amplifiers 230 may be adjusted by the switch 220.
  • each of the amplifiers it is possible to implement the maximum output power of the output signal required by the communication module, even if the communication module operates at an output power lower than the maximum output power, each amplifier is the maximum It can operate with output power of.
  • the semiconductor chip 200 includes eight amplifiers, six of the eight amplifiers.
  • Amplifiers operate at 10dBm, capable of outputting a wide range signal of 28dBm.
  • the amplifiers 230 may operate at maximum output power. Accordingly, the amplifiers operating among the plurality of amplifiers can operate at the highest efficiency, and thus a communication module optimized for high efficiency can be provided.
  • Signals may be received through the bonding wire antennas 250.
  • Signals received by the bonding wire antennas 250 may be input to the transceiver 210 through the amplifiers 230.
  • the amplifiers 230 may be low noise amplifiers (LNAs).
  • a bonding wire communication module according to a variation of an embodiment of the present invention is described.
  • the bonding wire antennas 250 may be spaced apart at regular intervals.
  • the bonding wire antennas 250 may be spaced at regular intervals with an interval of ⁇ / 2 ( ⁇ : wavelength of a communication frequency in which the present invention is used).
  • functional blocks may be provided to delay a signal through a phase shift and overlap the delayed signals.
  • the phases of the signals input to the amplifiers 230 from the transceiver 210 may be different.
  • Signals input to the amplifiers 230 may each have a constant phase difference.
  • Phases of the output signals 10, 20, 30, and 40 of the bonding wire antennas 250 may have a predetermined difference.
  • the output signals 10, 20, 30, and 40 may each have a phase difference of 45 °.
  • the bonding wire antennas 250 may be used for beamforming.
  • a bonding wire communication module according to another modification of an embodiment of the present invention is described.
  • FIG. 4 is a cross-sectional view illustrating a bonding wire communication module according to another modified example of the embodiment of the present invention.
  • symbol of FIG. 2 corresponds to the same structure.
  • conductive pads 124 may be disposed below the semiconductor chip 200 and above the substrate 100.
  • Bumps 126 may be disposed between the conductive pads 124 of the semiconductor chip 200 and the conductive pads 124 of the substrate 100.
  • the space between the substrate 100 and the semiconductor chip 200 may be filled with an underfill 122.
  • the underfill 122 may include an epoxy.
  • the integrated circuit of the semiconductor chip 200 may be electrically connected to the substrate 100 through the conductive pads 124 and the bump 126.
  • bonding wires may be omitted.
  • a plurality of bonding wire antennas 250 may be connected to the bonding pads 240 disposed on the semiconductor chip 200, respectively.
  • the plurality of bonding wire antennas 250 may be connected to a transceiver and amplifiers of the semiconductor chip 200 to transmit and receive a signal.
  • a bonding wire communication module according to another embodiment of the present invention is described.
  • FIG. 5 is a perspective view illustrating a bonding wire communication module according to another embodiment of the present invention.
  • 6 is a cross-sectional view taken along line II-II 'of FIG. 5 to describe another bonding wire communication module according to another embodiment of the present invention.
  • symbol of FIG. 1 corresponds to the same structure.
  • Another embodiment of the present invention is a case in which a communication module according to an embodiment of the present invention is applied to a package structure in which a plurality of chips are stacked.
  • additional semiconductor chips 300 and 400 may be interposed between the substrate 100 and the semiconductor chip 200.
  • An adhesive material 132 may be interposed between the semiconductor chip 200 and the first additional semiconductor chip 300.
  • a first additional adhesive material 340 may be interposed between the first additional semiconductor chip 300 and the second additional semiconductor chip 400.
  • a second additional adhesive material 440 may be interposed between the second additional semiconductor chip 400 and the insulating layer 130.
  • Bonding pads 240, 245, 340, and 440 may be disposed on the semiconductor chips 200, 300, and 400.
  • the bonding pads 240, 245, 340, and 440 may be disposed at edges of the semiconductor chips 200, 300, and 400.
  • Additional bonding wires 360 and 460 electrically connected to the additional bonding pads 340 and 440 disposed on the additional semiconductor chips 300 and 400 may be disposed.
  • the additional bonding wires 360 and 460 may be connected to the connection pads 110 and 120.
  • the additional bonding wires 360 and 460 may electrically connect the additional semiconductor chips 300 and 400 and the substrate 100.
  • the length of the bonding wire antennas 250 may be longer than in the case where the additional semiconductor chips 300 and 400 are not interposed between the semiconductor chip 200 and the substrate 100.
  • the communication module according to another embodiment of the present invention may be used in a communication system of a lower frequency band than a communication system of a frequency band in which the communication module according to an embodiment of the present invention is used.
  • some of the additional bonding wires 360 and 460 connected to the additional semiconductor chips 300 and 400 may be used as the bonding wire antennas.
  • FIG. 7 is a view for explaining an application example embodiments of the present invention.
  • a mobile phone 1100, an MP3 player 1200, a camera 1300, a DVD 1400, a TV 1500, a PC 1600, a speaker 1700, and the like may be used.
  • Modules may be included. Since the electronic devices listed above include a communication module according to embodiments of the present invention, a wireless network may be established between each electronic device.
  • the mobile phone 1100 and the TV 1500 include a communication module according to embodiments of the present invention, so that a large data file (for example, between the mobile phone 1100 and the TV 1500) is provided. , Video files) can be exchanged wirelessly.
  • image files may be exchanged between the camera 1300 and the PC 1600, and a sound file may be exchanged between the speaker 1700 and the MP3 player 1200, so that the MP3 may be exchanged. Sound inherent in the player 1200 may be output through the speaker 1700.
  • the communication module according to the embodiments of the present invention may be optimized for high integration and high efficiency, and may be actively used in portable electronic devices such as the mobile phone 1100 and the MP3 player 1200.
  • a monopole bonding wire communication module according to an embodiment of the present invention is described.
  • FIG. 8 is a perspective view illustrating a monopole bonding wire communication module according to an embodiment of the present invention
  • FIG. 9 is a line II ′ of FIG. 8 illustrating a monopole bonding wire communication module according to an embodiment of the present invention
  • 10 is a cross-sectional view taken along the line
  • FIG. 10 is a plan view illustrating a monopole bonding wire communication module according to an exemplary embodiment of the present invention.
  • the substrate 100 may be a substrate for a package.
  • An insulating material 134 may be disposed under the substrate 100.
  • the junction electrode 136 may be disposed under the substrate 100.
  • Solder balls 138 connected to the junction electrode 136 may be disposed under the substrate 100.
  • the semiconductor chip 200 may be disposed on the substrate 100.
  • An adhesive pad 130 may be interposed between the semiconductor chip 200 and the substrate 100.
  • the adhesive pad 130 may include a conductive material. In this case, the adhesive pad 130 may be used for connection with the ground. In contrast, the adhesive pad 130 may be an insulating material.
  • An adhesive material 132 may be interposed between the adhesive pad 130 and the semiconductor chip 200.
  • the semiconductor chip 200 may be fixed on the substrate 100 by the adhesive material 132.
  • the semiconductor chip 200 may be mounted in a ball grid array package structure on the substrate 100.
  • the semiconductor chip 200 may include an integrated circuit.
  • First connection pads 110 and second connection pads 120 may be disposed on the substrate 100.
  • the first connection pads 110 and the second connection pads 120 may include the same material having conductivity.
  • the first connection pads 110 and the second connection pads 120 may include other materials.
  • the first connection pads 110 may include an insulating material.
  • the first connection pads 110 may be electrically insulated from the substrate 100.
  • First bonding pads 240 and second bonding pads 245 may be disposed on the semiconductor chip 200.
  • the bonding pads 240 and 245 may be disposed at edges of the semiconductor chip 200.
  • the bonding pads 240 and 245 may be spaced apart at regular intervals.
  • the bonding pads 240 and 245 may include a conductive material.
  • Bonding wires 260 electrically connected to the first bonding pads 240 may be disposed on the substrate 100.
  • the bonding wires 260 may be electrically connected to the first connection pad 110.
  • the first connection pad 110 may be electrically connected to the solder ball 138.
  • the bonding wires 260 may electrically connect the integrated circuit of the semiconductor chip 200 and the substrate 100.
  • a plurality of bonding wire antennas 250 electrically connected to the second bonding pads 245 may be disposed on the substrate 100.
  • the bonding wire antennas 250 may be used as antennas of a communication module.
  • the bonding wire antennas 250 may be connected to the second connection pad 120. Unlike the drawing, the bonding wire antennas 250 may not be connected to the second connection pad 120.
  • the bonding wire antennas 250 may transmit and receive signals.
  • the bonding wire antennas 250 may be provided in the same process as the bonding wire 260.
  • the length of the bonding wire antenna 250 may vary depending on the wavelength of the signal used. In general, the length of the antenna may be ⁇ / 4 ( ⁇ : wavelength). For example, when the communication module uses a frequency of 60GHz band, the wavelength of the signal is 5mm, so the length of the bonding wire antenna may be 1.25mm, and when the communication module uses the frequency of 77GHz band, the wavelength of the signal Since 3.9mm, the length of the bonding wire antenna 250 may be 0.97mm.
  • the length of the bonding wire antennas 250 may be substantially the same.
  • the bonding wire antenna 250 may have a length of about 0.8 mm to about 1.5 mm.
  • the semiconductor chip 200 may include an amplifier 230.
  • the amplifier 230 may include any one of a power amplifier and a low noise amplifier.
  • the power amplifier may be used for the bonding wire antenna 250 to transmit a signal.
  • the low noise amplifier may be used by the bonding wire antenna 250 to receive a signal.
  • the semiconductor chip 200 may include a transceiver 210.
  • the transceiver 210 may be electrically connected to the amplifiers 230.
  • a switch 220 may be disposed between the amplifiers 230 and the transceiver 210.
  • the switch 220 may include a transistor.
  • Signals may be input from the transceiver 210 to the amplifier 230.
  • the signals input to the amplifier 230 may be output from the bonding wire antenna 250 via the second bonding pad 245.
  • the amplifiers 230 may be power amplifiers PA.
  • the output signal 10 may be output from the bonding wire antenna 250. According to the direction of the bonding wire antenna 250, the output direction of the output signal 10 can be adjusted.
  • Signals may be received through the bonding wire antenna 250.
  • the signal received by the bonding wire antenna 250 may be input to the transceiver 210 via the amplifier 230.
  • the amplifier 230 may be a low noise amplifier (LNA).
  • a micro-antenna may be implemented without developing a separate manufacturing process.
  • a monopole bonding wire antenna communication module which is inexpensive and includes an ultra-small antenna and is optimized for a highly integrated communication module that can be utilized in various communication systems and electronic devices including a wireless network, may be provided.
  • a monopole bonding wire communication module according to a variation of an embodiment of the present invention is described.
  • FIG. 11 is a cross-sectional view illustrating a monopole bonding wire communication module according to another modified example of the embodiment of the present invention.
  • symbol of FIG. 9 corresponds to the same structure.
  • conductive pads 124 may be disposed below the semiconductor chip 200 and above the substrate 100.
  • Bumps 126 may be disposed between the conductive pads 124 of the semiconductor chip 200 and the conductive pads 124 of the substrate 100.
  • the space between the substrate 100 and the semiconductor chip 200 may be filled with an underfill 122.
  • the underfill 122 may include an epoxy.
  • the integrated circuit of the semiconductor chip 200 may be electrically connected to the substrate 100 through the conductive pads 124 and the bump 126.
  • a bonding wire antenna 250 may be connected to the second bonding pad 245 disposed on the semiconductor chip 200.
  • the bonding wire antenna 250 may be connected to a transceiver and an amplifier of the semiconductor chip 200 to transmit and receive a signal.
  • a monopole bonding wire communication module according to another embodiment of the present invention is described.
  • FIG. 12 is a perspective view illustrating a communication module according to another embodiment of the present invention.
  • FIG. 13 is a cross-sectional view taken along line II-II 'of FIG. 12 to describe another communication module according to another embodiment of the present invention.
  • symbol of FIG. 8 corresponds to the same structure.
  • symbol of FIG. 8 corresponds to the same structure.
  • Another embodiment of the present invention is a case in which a communication module according to an embodiment of the present invention is applied to a package structure in which a plurality of chips are stacked.
  • additional semiconductor chips 300 and 400 may be interposed between the substrate 100 and the semiconductor chip 200.
  • An adhesive material 132 may be interposed between the semiconductor chip 200 and the first additional semiconductor chip 300.
  • a first additional adhesive material 340 may be interposed between the first additional semiconductor chip 300 and the second additional semiconductor chip 400.
  • a second additional adhesive material 440 may be interposed between the second additional semiconductor chip 400 and the insulating layer 130.
  • Bonding pads 240, 245, 340, and 440 may be disposed on the semiconductor chips 200, 300, and 400.
  • the bonding pads 240, 245, 340, and 440 may be disposed at edges of the semiconductor chips 200, 300, and 400.
  • Additional bonding wires 360 and 460 electrically connected to the additional bonding pads 340 and 440 disposed on the additional semiconductor chips 300 and 400 may be disposed.
  • the additional bonding wires 360 and 460 may be connected to the connection pads 110 and 120.
  • the additional bonding wires 360 and 460 may electrically connect the additional semiconductor chips 300 and 400 and the substrate 100.
  • the length of the bonding wire antenna 250 may be longer than that of the case where the additional semiconductor chips 300 and 400 are not interposed between the semiconductor chip 200 and the substrate 100.
  • the communication module according to another embodiment of the present invention may be used in a communication system of a lower frequency band than a communication system of a frequency band in which the communication module according to an embodiment of the present invention is used.
  • some of the additional bonding wires 360 and 460 connected to the additional semiconductor chips 300 and 400 may be used as the bonding wire antennas.
  • a monopole bonding wire communication module according to another embodiment of the present invention is described.
  • FIG. 14 is a perspective view illustrating a communication module according to another embodiment of the present invention
  • FIG. 15 is a plan view of FIG. 14.
  • Another embodiment of the present invention is a case in which a communication module according to an embodiment of the present invention is applied to a structure in which a plurality of semiconductor chips are mounted on a substrate (multi-chip module).
  • a substrate 100 is provided.
  • the substrate 100 may be the substrate described with reference to FIG. 8.
  • Semiconductor chips 200a, 200b, 200c, and 200d may be disposed on the substrate 100.
  • Adhesive pads 130a, 130b, 130c and 130d may be interposed between the semiconductor chips 200a, 200b, 200c and 200d and the substrate 100, respectively.
  • Adhesive materials 132a, 132b, 132c, and 132d may be interposed between the adhesive pads 130a, 130b, 130c, and 130d and the semiconductor chips 200a, 200b, 200c, and 200d, respectively.
  • the semiconductor chips 200a, 200b, 200c, and 200d may be mounted on the substrate 100 in a ball grid array package structure.
  • the semiconductor chips 200a, 200b, 200c, and 200d may include an integrated circuit. Sizes of the semiconductor chips 200 may be different.
  • First connection pads 110a, 110b, 110c and 110d 110 and second connection pads 120a, 120b, 120c and 120d may be disposed on the substrate 100.
  • the first connection pads 110a, 110b, 110c and 110d and the second connection pads 120a, 120b, 120c and 120d may include the same material having conductivity.
  • the first connection pads 110a, 110b, 110c and 110d and the second connection pads 120a, 120b, 120c and 120d may include other materials.
  • the second connection pads 120a, 120b, 120c, and 120d may include an insulating material.
  • the second connection pads 120a, 120b, 120c, and 120d may be electrically insulated from the substrate 100.
  • First bonding pads 240a, 240b, 240c, and 240d and second bonding pads 245a, 245b, 245c, and 245d may be disposed on the semiconductor chips 200a, 200b, 200c, and 200d.
  • Bonding wires 260a, 260b, 260c, and 260d electrically connected to the first bonding pads 240a, 240b, 240c, and 240d may be disposed on the substrate 100.
  • the bonding wires 260a, 260b, 260c, and 260d may be electrically connected to the first connection pads 110a, 110b, 110c, and 110d, respectively.
  • the bonding wires 260a, 260b, 160c, and 260d may electrically connect the integrated circuits of the semiconductor chips 200a, 200b, 200c, and 200d and the substrate 100.
  • Bonding wire antennas 250a, 250b, 250c, and 250d electrically connected to the second bonding pads 245a, 245b, 245c, and 245d may be disposed on the substrate 100.
  • the bonding wire antennas 250a, 250b, 250c, and 250d may be used as antennas of a communication module.
  • the bonding wire antennas 250a, 250b, 250c, and 250d may be connected to the second connection pads 120a, 120b, 120c, and 120d, respectively. , 250b, 250c, and 250d may not be connected to the second connection pads 120a, 120b, 120c, and 120d
  • the bonding wire antennas 250a, 250b, 250c, and 250d may transmit and receive a signal.
  • the bonding wire antennas 250a, 250b, 250c, and 250d may be provided in the same process as the bonding wires 260a, 260b, 260c, and 260d.
  • the length of the bonding wire antennas 250a, 250b, 250c, and 250d may vary depending on the wavelength of the signal used. In general, the length of the antenna may be ⁇ / 4 ( ⁇ : wavelength). For example, when the communication module uses a frequency of the 60Ghz band, since the wavelength of the signal is about 5mm, the length of the bonding wire antennas 250a, 250b, 250c, 250d may be about 1.25mm, and the communication module is When the frequency of the 77 GHz band is used, the wavelength of the signal is about 3.9 mm, so that the length of the bonding wire antennas 250a, 250b, 250c, and 250d may be about 0.97 mm. The lengths of the bonding wire antennas 250a, 250b, 250c, and 250d may be substantially the same. The length of the bonding wire antennas 250a, 250b, 250c, and 250d may be 0.8 mm to 1.5 mm.
  • each of the semiconductor chips 200a, 200b, 200c, and 200d disposed on the substrate 100 includes a bonding wire antenna, but some semiconductor chips include a bonding wire antenna, and some of the semiconductor chips It may not include a bonding wire antenna.
  • the semiconductor chips 200a, 200b, 200c, and 200d may include amplifiers 230a, 230b, 230c, and 230d.
  • the amplifiers 230a, 230b, 230c, and 230d may include at least one of a power amplifier and a low noise amplifier.
  • the power amplifier may be used for the bonding wire antennas 250a, 250b, 250c, 250d to transmit a signal.
  • the low noise amplifier may be used for the bonding wire antennas 250a, 250b, 250c, 250d to receive a signal.
  • At least one of the amplifiers 230a, 230b, 230c, and 230d may be provided using a CMOS process.
  • the semiconductor chips 200a, 200b, 200c, and 200d may include transceivers 210a, 210b, 210c, and 210d, respectively.
  • the transceivers 210a, 210b, 210c, and 210d may be electrically connected to the amplifiers 230a, 230b, 230c, and 230d, respectively.
  • Switches 220a, 220b, 220c and 220d may be disposed between the amplifiers 230a, 230b, 230c and 230d and the transceivers 210a, 210b, 210c and 210d.
  • the switches 220a, 220b, 220c and 220d may include transistors.
  • Signals may be input from the transceivers 210a, 210b, 210c, and 210d to the amplifiers 230a, 230b, 230c, and 230d, respectively.
  • Signals input to the amplifiers 230a, 230b, 230c, and 230d are transferred from the bonding wire antennas 250a, 250b, 250c, and 250d via the second bonding pads 245a, 245b, 245c, and 245d.
  • the amplifiers 230a, 230b, 230c, and 230d may be power amplifiers PA.
  • Output signals 10, 20, 30, and 40 may be output from the bonding wire antennas 250a, 250b, 250c, and 250d, respectively.
  • Signals input to the amplifiers 230a, 230b, 230c, 230d from the transceivers 210a, 210b, 201c, 210d so that the output signals 10, 20, 30, 40 may have the same phase. These phases may be the same. As the output signals 10, 20, 30, and 40 have the same phase, the output signals 10, 20, 30, and 40 may constructively interfere with each other. The output signals 10, 20, 30, and 40 are combined to form one wide area signal.
  • the reliability of the amplifier may be lowered due to the constraint of the output power of the amplifier.
  • the output power that can be used with reliability may be about 10 dBm due to constraints such as a hot carrier effect. Accordingly, there is a limitation that amplifiers provided using CMOS processes cannot be used in communication systems that require output powers of around 30 dBm. Accordingly, in a communication system requiring an output power of about 30 dBm, an amplifier implemented with a compound semiconductor has been used.
  • the plurality of bonding wire antennas 250a, 250b, 250c, and 250d respectively output the output signals 10, 20, 30, and 40 having the same phase to each other.
  • the gain of each of the amplifiers 230a, 230b, 230c, 230d can be small compared to the case where one semiconductor chip and a bonding wire antenna are disposed on the substrate 100. have.
  • the semiconductor chips each include one amplifier provided using a CMOS process having an output power of 10 dBm
  • the output signals of 10 dBm output by each amplifier are one. It can be combined into a high power wide area signal of around 28dBm.
  • the amplifiers 230a, 230b, 230c, and 230d may be implemented as compound semiconductors, or may be implemented as low cost CMOSs.
  • the amplifier when designing an amplifier included in the communication module, the amplifier is designed to have an output power corresponding to the maximum output power of the communication module. Accordingly, when the communication module operates at a lower output power than the maximum output power, the efficiency of the amplifier may be lowered due to the characteristics of the amplifier having the highest efficiency at the maximum output power.
  • a switch connecting the transceivers 210a, 210b, 210c, 210d and the amplifiers 230a, 230b, 230c, 230d on the semiconductor chips 200a, 200b, 200c, 200d.
  • the operation of the respective amplifiers 230a, 230b, 230c, and 230d may be controlled.
  • the operation of the amplifiers 230a, 230b, 230c, 230d may be adjusted by the respective switches 220a, 220b, 220c, 220d. That is, by controlling the operation of each of the amplifiers, it is possible to implement the maximum output power of the output signal required by the communication module, even if the communication module operates at an output power lower than the maximum output power, each amplifier is the maximum It can operate with output power of.
  • the respective amplifiers have a maximum output of 10 dBm, and eight semiconductor chips with amplifiers are placed on the substrate, six of the eight amplifiers to 10 dBm.
  • the wideband signal of 28dBm can be output.
  • the amplifiers can operate at maximum output power. Accordingly, the amplifiers operating among the plurality of amplifiers can operate at the highest efficiency, and thus a communication module optimized for high efficiency can be provided.
  • Signals may be received via the bonding wire antennas 250a, 250b, 250c, 250d. Signals received by the bonding wire antennas 250a, 250b, 250c, and 250d may be input to the transceivers 210a, 210b, 210c, and 210d through the amplifiers 230a, 230b, 230c, and 230d, respectively. have. In this case, the amplifiers 230a, 230b, 230c, and 230d may be low noise amplifiers (LNAs).
  • LNAs low noise amplifiers
  • a monopole bonding wire communication module according to a modification of another embodiment of the present invention is described.
  • the bonding wire antennas 250a, 250b, 250c, and 250d may be spaced apart at regular intervals.
  • the bonding wire antennas 250a, 250b, 250c, and 250d may be spaced at regular intervals with a spacing of lambda / 2 ( ⁇ : wavelength of a communication frequency in which the present invention is used).
  • functional blocks may be provided to delay signals through phase shifts and to overlap the delayed signals. Phases of the signals input to the amplifiers 230a, 230b, 230c, and 230d from the transceivers 210a, 210b, 210c, and 210d may be different.
  • Signals input to the amplifiers 230a, 230b, 230c, and 230d may have a predetermined phase difference, respectively.
  • the phases of the output signals 10, 20, 30, and 40 of the bonding wire antennas 250a, 250b, 250c, and 250d may have a predetermined difference, respectively.
  • the output signals 10, 20, 30, and 40 may each have a phase difference of 45 °.
  • the communication module according to the present invention can be used for beamforming.
  • 16 and 17 are graphs illustrating simulation results of a monopole bonding wire communication module according to embodiments of the present invention.
  • the horizontal axis of the graph represents frequency
  • the vertical axis of the graph represents output power.
  • the monopole bonding wire antenna communication module according to the embodiments of the present invention successfully transmits or receives a signal in a frequency band of 60 GHz in this simulation.
  • the monopole bonding wire antenna communication module according to the embodiments of the present invention may be used in a communication system using a high frequency band such as 60 GHz as the simulation result, as well as by using different frequency bands by varying the length of the bonding wire antenna. Can also be used in communication systems.
  • the X axis may be a direction in which the bonding wire antenna is disposed, and the Y axis and Z axis may be directions of an output signal output from the bonding wire antenna.
  • the output signal may be radiated from the bonding wire antenna and output from the bonding wire antenna.
  • the monopole bonding wire antenna communication module may output a signal as shown in the simulation result, and thus may be used as an antenna of the communication module. Accordingly, a communication module optimized for high integration having an ultra small antenna can be provided.
  • a communication module 100 according to an embodiment of the present invention is described.
  • 18 is a diagram for describing a communication module according to a first embodiment of the present invention.
  • the semiconductor chip SC1 may include a transceiver Tx / Rx, a plurality of amplifiers Amp1, Amp2, Amp3, and Amp4, and a plurality of switch elements S1, S2, S3, and S4.
  • the plurality of switch elements S1 to S4 may connect the plurality of amplifiers Amp1 to Amp4 to the transceivers Tx / Rx, respectively.
  • the plurality of amplifiers Amp1 to Amp4 may include a power amplifier and / or a low noise amplifier. At least one of the amplifiers Amp1 to Amp4 may be provided using a CMOS process.
  • the operation of the plurality of amplifiers Amp1 to Amp4 may be controlled by the plurality of switch elements S1 to S4.
  • the plurality of switch elements S1 to S4 may be transistors.
  • the semiconductor chip SC1 may include a memory device, a microprocessor device, and various electronic devices.
  • a plurality of antennas Ant1, Ant2, Ant3, and Ant4 may be provided on the semiconductor chip SC1.
  • One end and the other end of each of the antennas may be directly contacted with the semiconductor chip SC1. At least some of the remaining portions of the plurality of antennas except for one end may be spaced apart from the semiconductor chip SC1. For example, portions except the one end and the other end of each of the plurality of antennas may be spaced apart from the semiconductor chip SC1.
  • Shapes of the plurality of antennas may be implemented in various ways. For example, while the one end and the other end of the plurality of antennas contact the semiconductor chip SC1, each of the plurality of antennas has an arcuate shape convex from an upper surface of the semiconductor chip SC1. It may have a curved shape.
  • Portions other than the one end and the other end of each of the antennas may protrude from the semiconductor chip SC1.
  • the plurality of antennas may have a semicircular shape disposed on the semiconductor chip SC1.
  • the ends of the plurality of antennas may be connected to the plurality of switch elements S1 to S4, respectively.
  • Each of the antennas may have the same length.
  • each of the plurality of antennas may have a length of 0.8 mm to 1 mm.
  • Signals may be input from the transceiver Tx / Rx to the amplifiers Amp1 to Amp4.
  • the plurality of amplifiers Amp1 to Amp4 may be power amplifiers.
  • the signals input to the plurality of amplifiers Amp1 to Amp4 from the transceiver Tx / Rx may have the same phase.
  • the plurality of antennas receiving the signal may output output signals, respectively.
  • the output signals respectively output from the plurality of antennas may have the same phase. By having the output signals have the same phase, the output signals may be constructively interfered with each other to constitute one wide area signal.
  • the reliability of the amplifier may be lowered due to the constraint of the output power of the amplifier.
  • an amplifier provided using a CMOS process is limited by a hot carrier effect, and the like, and the output power that can be used with reliability may be about 10 dBm. Accordingly, there is a limitation that amplifiers provided using CMOS processes cannot be used in communication systems that require output powers of around 30 dBm. Accordingly, in a communication system requiring an output power of about 30 dBm, an amplifier implemented with a compound semiconductor has been used.
  • the plurality of antennas output the output signals each having the same phase to form one wide area signal, so that each of the plurality of amplifiers Amp1 to Amp4
  • the output powers may be small compared with the case where one amplifier is disposed on the semiconductor chip SC1.
  • the semiconductor chip SC1 includes six amplifiers provided by using a CMOS process having an output power of 10 dBm
  • the output signals of 10 dBm output by each amplifier are about 28 dBm high power wide area signals.
  • the plurality of amplifiers Amp1 to Amp4 may not only be implemented as compound semiconductors, but also may be implemented as low cost CMOS, and thus a low cost communication module may be provided.
  • the amplifier when designing an amplifier included in the communication module, the amplifier is designed to have an output power corresponding to the maximum output power of the communication module. Accordingly, when the communication module operates at a lower output power than the maximum output power, the efficiency of the amplifier may be lowered due to the characteristics of the amplifier having the highest efficiency at the maximum output power.
  • a plurality of switch elements for connecting the transceiver (Tx / Rx) and the plurality of amplifiers (Amp1 ⁇ Amp4) on the semiconductor chip (SC1), respectively
  • S1 ⁇ S4 for connecting the transceiver (Tx / Rx) and the plurality of amplifiers (Amp1 ⁇ Amp4) on the semiconductor chip (SC1), respectively
  • each of the amplifiers it is possible to implement the maximum output power of the output signal required by the communication module, even if the communication module operates at an output power lower than the maximum output power, each amplifier is the maximum It can operate with output power of.
  • the necessary strength of the wide area signal is 28 dBm
  • the maximum output of the amplifier is 10 dBm
  • the semiconductor chip SC1 includes eight amplifiers, six of the eight amplifiers operate at 10 dBm. It can output 28dBm wide area signal.
  • the amplifiers can operate at maximum output power. Accordingly, amplifiers operating among the plurality of amplifiers can operate at the highest efficiency, and thus a communication module optimized for high efficiency can be provided.
  • Signals may be received via the antenna. Signals received from the plurality of antennas may be input to the transceiver Tx / Rx through the plurality of amplifiers Amp1 to Amp4. In this case, the plurality of amplifiers Amp1 to Amp4 may be low noise amplifiers.
  • the plurality of antennas Ants may be spaced apart from each other at regular intervals on the semiconductor chip SC1.
  • the plurality of antennas may be spaced at regular intervals at intervals of ⁇ / 2 ( ⁇ : wavelength of a communication frequency in which the present invention is used).
  • functional blocks may be provided to delay a signal through a phase shift and overlap the delayed signals.
  • the phases of the signals input to the plurality of amplifiers Amp1 to Amp4 from the transceiver Tx / Rx may be different.
  • Signals input to the plurality of amplifiers Amp1 to Amp4 may each have a predetermined phase difference.
  • the phases of the output signals of the plurality of antennas may have a constant difference.
  • the output signals may each have a phase difference of 45 °.
  • the plurality of antennas may be used for beamforming.
  • FIG. 20 is a cross-sectional view taken along line II ′ of FIG. 19.
  • the bonding pads 122 may be disposed on the semiconductor chip SC1.
  • a plurality of bonding pads 122 may be provided along edges of the semiconductor chip SC1.
  • the substrate 110 on which the semiconductor chip SC1 is mounted may be provided.
  • the semiconductor chip SC1 may be disposed on an upper surface of the substrate 110.
  • the area of the substrate 110 may be larger than the area of the semiconductor chip SC1.
  • the substrate 110 may be a substrate for a package.
  • An insulating material 136 may be disposed on the bottom surface of the substrate 110. Junction electrodes 138 and solder balls 139 penetrating the insulating material 136 may be disposed on the lower surface of the substrate 110.
  • An adhesive pad 134 and an adhesive material 132 may be sequentially disposed between the upper surface of the substrate 110 and the semiconductor chip SC1.
  • the adhesive pad 134 may include a conductive material. In this case, the adhesive pad 134 may be used for connection with the ground. Alternatively, the adhesive pad 134 may include an insulating material.
  • the adhesive material 132 may fix the semiconductor chip SC1 on the upper surface of the substrate 110.
  • the semiconductor chip SC1 may be mounted on the substrate 110 in a ball grid array package
  • connection pad 126 may be disposed on the upper surface of the substrate 110.
  • the connection pad 126 may be provided in plural along the edge of the substrate 110.
  • a bonding wire 124 connecting the connection pad 126 and the bonding pad 122 may be provided.
  • the bonding wire 124 may electrically connect various electronic elements included in the semiconductor chip SC1 with the substrate 110.
  • a communication module 300 according to another embodiment of the present invention is described.
  • 21 and 22 illustrate a communication module according to another embodiment of the present invention, and
  • FIG. 22 is a cross-sectional view taken along line II-II 'of FIG. 21.
  • the communication module 100 described with reference to FIG. 1 may be provided.
  • the semiconductor chip SC1 may be disposed on the upper surface of the substrate 110.
  • An adhesive pad 112 may be disposed between the semiconductor chip SC1 and the substrate 110 so that the semiconductor chip SC1 may be fixed to the substrate 110.
  • the substrate 110 may be the substrate 110 described with reference to FIGS. 19 and 20.
  • the junction electrode 138, the solder ball 139, and the insulating material 136 described with reference to FIGS. 19 and 20 may be disposed on the lower surface of the substrate 110.
  • the semiconductor chip SC1 may include a connection electrode 142.
  • the connection pad 144 may be disposed on the upper surface of the substrate 110.
  • the connection pad 144 may be interposed between an upper surface of the substrate 110 and the semiconductor chip SC1.
  • a via contact plug 140 may be provided through the connection pad 142 and the semiconductor chip SC1 to be electrically connected to the connection pad 144.
  • the via contact plug 140 may electrically connect various electronic devices in the semiconductor chip SC1 and the substrate 110.
  • a communication module 400 according to another embodiment of the present invention is described.
  • 23 and 24 illustrate a communication module according to another embodiment of the present invention, and
  • FIG. 24 is a cross-sectional view taken along line III-III ′ of FIG. 23.
  • the communication module 300 described with reference to FIGS. 21 and 22 may be provided.
  • Additional semiconductor chips SC2 and SC3 may be interposed between the semiconductor chip SC1 and the substrate 110.
  • the additional semiconductor chips SC2 and SC3 may include a memory device and a microprocessor device. Although two additional semiconductor chips SC2 and SC3 are shown in the figure, one or two or more semiconductor chips may be disposed.
  • the semiconductor chips SC1 to SC3 may include connection electrodes 142, respectively.
  • the semiconductor chips SC1 to SC3 may be stacked on the substrate 110.
  • the stacked semiconductor chips SC1 to SC3 may be fixedly disposed on the substrate 110 by adhesive pads 112, 113, and 114.
  • the via contact plug 140 may be electrically connected to the connection pad 144 disposed on the substrate 110 through the semiconductor chips SC1 to SC3 and the connection electrodes 142.
  • the via contact plug 140 may electrically connect various electronic devices in the semiconductor chips SC1 to SC3 and the substrate 110.
  • Embodiments of the present invention may be used in a communication module.

Abstract

Provided is a bonding wire antenna communication module. The bonding wire antenna communication module comprises: a semiconductor chip including bonding pads arranged on a substrate; and bonding wire antennas electrically connected to the bonding pads. The semiconductor chip of the communication module comprises inexpensive CMOS amplifiers, and each of the amplifiers operates at the highest efficiency, thereby providing an inexpensive, high-efficiency and optimized highly integrated communication module.

Description

본딩 와이어 안테나 통신 모듈Bonding Wire Antenna Communication Module
본 발명의 실시 예는 통신 모듈에 관한 것이다. An embodiment of the present invention relates to a communication module.
고속 전송 무선 네트워크에서 통신 서비스의 품질, 보안, 신뢰성 및 고속 전송비는 통신 모듈에 의해 좌우될 수 있다. 통신 모듈에서 안테나는 통신 시스템의 품질을 결정하는 주요 구성이다. 무선 통신 네트워크 환경이 구축됨에 따라, 품질이 우수한 안테나를 갖는 통신모듈에 대한 수요가 증가하고 있다. 특히, 휴대용 기기들 및 기타 전자 기기들 사이의 무선 네트워크의 구축을 위해 고집적화 및 고효율화에 최적화된 통신모듈이 각광받고 있다. In a high speed transmission wireless network, the quality, security, reliability, and high speed transmission rate of a communication service may depend on a communication module. The antenna in the communication module is the main component that determines the quality of the communication system. As the wireless communication network environment is established, the demand for a communication module having an excellent antenna is increasing. In particular, a communication module optimized for high integration and high efficiency for building a wireless network between portable devices and other electronic devices has been in the spotlight.
통신 모듈의 소형화 추세에 맞추어 안테나를 소형화하여 고집적화된 통신 모듈을 제공하기 위한 많은 연구들이 진행 중이다. 다만, 안테나의 길이는 일반적으로 사용하는 파장의 1/4의 길이를 필요로 하여 소형 안테나의 구현에는 제약이 있다. In accordance with the trend of miniaturization of communication modules, many studies are being conducted to miniaturize antennas to provide highly integrated communication modules. However, since the length of the antenna generally requires a length of 1/4 of the wavelength used, there is a limitation in the implementation of a small antenna.
하지만, 무선 개인 영역 네트워크(WPAN: Wireless Personal Area Network)에서는 주로 밀리미터 주파수 대역의 신호를 사용하여, 초소형의 안테나의 구현이 가능하다. 무선 개인 영역 네트워크(WPAN) 환경을 구축하기 위하여 고신뢰성, 저가격 및 고효율에 최적화된 소형 안테나를 가지는 통신 모듈을 구현하기 위한 많은 연구들이 진행 중이다. However, in a wireless personal area network (WPAN), it is possible to implement a very small antenna using a signal of a millimeter frequency band. In order to build a wireless personal area network (WPAN) environment, many studies are underway to implement a communication module having a small antenna optimized for high reliability, low cost and high efficiency.
본 발명이 이루고자 하는 일 기술적 과제는 소형 안테나를 구비하는 통신 모듈을 제공하는 데 있다. One object of the present invention is to provide a communication module having a small antenna.
본 발명이 이루고자 하는 다른 기술적 과제는 고효율에 최적화된 통신 모듈을 제공하는 데 있다. Another object of the present invention is to provide a communication module optimized for high efficiency.
본 발명이 이루고자 하는 또 다른 기술적 과제는 저렴한 가격에 생산이 가능한 통신 모듈을 제공하는 데 있다. Another technical problem to be achieved by the present invention is to provide a communication module that can be produced at a low price.
본 발명의 일 실시 예에 따른 본딩 와이어 안테나 통신 모듈은 기판, 기판 상의 반도체 칩, 상기 반도체 칩 상의 복수의 본딩 패드, 상기 복수의 본딩 패드와 전기적으로 연결되고, 신호를 송수신하는 복수의 본딩 와이어 안테나를 포함한다. The bonding wire antenna communication module according to an embodiment of the present invention is electrically connected to a substrate, a semiconductor chip on the substrate, a plurality of bonding pads on the semiconductor chip, and the plurality of bonding pads, and transmit and receive signals. It includes.
이 실시 형태에 있어서, 상기 반도체 칩은 상기 본딩 패드들과 전기적으로 연결된 복수의 증폭기를 포함할 수 있다. In this embodiment, the semiconductor chip may include a plurality of amplifiers electrically connected to the bonding pads.
이 실시 형태에 있어서, 상기 복수의 증폭기는 파워 증폭기(Power Amplifier) 및 저잡음 증폭기(Low Noise Amplifier) 중에서 적어도 어느 하나를 포함할 수 있다. In this embodiment, the plurality of amplifiers may include at least one of a power amplifier and a low noise amplifier.
이 실시 형태에 있어서 상기 복수의 증폭기 중에서 적어도 어느 하나의 증폭기는 CMOS 공정을 이용하여 제공될 수 있다. In this embodiment, at least one of the plurality of amplifiers may be provided using a CMOS process.
이 실시 형태에 있어서 상기 반도체 칩은 상기 복수의 증폭기와 연결된 송수신부를 포함할 수 있다. In this embodiment, the semiconductor chip may include a transceiver connected to the plurality of amplifiers.
이 실시 형태에 있어서 상기 본딩 와이어 안테나는 일정한 간격으로 이격되어 배치되고, 상기 송수신부에서 상기 복수의 증폭기로 입력되는 각각의 신호들은 위상의 차이를 가지고, 상기 복수의 본딩 와이어 안테나는 빔포밍(Beamforming)에 사용될 수 있다. In this embodiment, the bonding wire antennas are spaced apart at regular intervals, and each of the signals input from the transceiver to the plurality of amplifiers has a phase difference, and the plurality of bonding wire antennas are beamforming. Can be used).
이 실시 형태에 있어서 상기 복수의 증폭기 및 상기 송수신부를 연결하는 스위치를 더 포함할 수 있다. In this embodiment, it may further include a switch connecting the plurality of amplifiers and the transceiver.
이 실시 형태에 있어서 상기 스위치는 트랜지스터를 포함할 수 있다. In this embodiment, the switch may comprise a transistor.
이 실시 형태에 있어서 상기 복수의 본딩 와이어 안테나는 동일한 위상을 갖는 신호를 출력할 수 있다. In this embodiment, the plurality of bonding wire antennas can output signals having the same phase.
이 실시 형태에 있어서 상기 복수의 본딩 와이어 안테나에서 출력되는 출력 신호들은 하나의 광역 신호를 구성할 수 있다. In this embodiment, output signals output from the plurality of bonding wire antennas may constitute one wide area signal.
이 실시 형태에 있어서 상기 복수의 증폭기 각각의 동작 여부는, 상기 광역 신호의 출력파워에 따라서 조절될 수 있다. In this embodiment, whether to operate each of the plurality of amplifiers can be adjusted according to the output power of the wide area signal.
이 실시 형태에 있어서 상기 본딩 와이어 안테나 통신 모듈은 상기 기판 상에 배치된 접속 패드들을 더 포함하되, 상기 복수의 본딩 와이어 안테나는 상기 접속 패드들과 연결될 수 있다. In this embodiment, the bonding wire antenna communication module further includes connection pads disposed on the substrate, and the plurality of bonding wire antennas may be connected to the connection pads.
이 실시 형태에 있어서 상기 복수의 본동 와이어 안테나의 길이는 실질적으로 동일할 수 있다. In this embodiment, the lengths of the plurality of moving wire antennas may be substantially the same.
이 실시 형태에 있어서 상기 복수의 본딩 와이어 안테나의 길이는 0.8mm ~1mm 일 수 있다. In this embodiment, the length of the plurality of bonding wire antennas may be 0.8 mm to 1 mm.
이 실시 형태에 있어서 상기 본딩 패드와 전기적으로 연결된 본딩 와이어를 더 포함하고, 상기 복수의 본딩 와이어 안테나는 상기 본딩 와이어와 동일한 공정에서 제공될 수 있다. In this embodiment, further comprising a bonding wire electrically connected to the bonding pad, the plurality of bonding wire antenna may be provided in the same process as the bonding wire.
이 실시 형태에 있어서 상기 기판 및 상기 반도체칩 사이에 개재된 추가 반도체칩들을 더 포함할 수 있다. In this embodiment, the semiconductor substrate may further include additional semiconductor chips interposed between the substrate and the semiconductor chip.
본 발명의 다른 실시 예에 따른 본딩 와이어 안테나 통신 모듈은 기판, 상기 기판 상의 복수의 증폭기 및 상기 복수의 증폭기와 연결된 송수신부를 포함하는 반도체 칩, 상기 반도체 칩 상의 제1 본딩 패드 및 상기 복수의 증폭기와 연결된 복수의 제2 본딩 패드, 상기 제1 본딩 패드와 전기적으로 연결된 본딩 와이어 및 상기 복수의 제2 본딩 패드와 전기적으로 연결되고, 신호를 송수신하는 복수의 본딩 와이어 안테나를 포함한다. According to another aspect of the present invention, a bonding wire antenna communication module includes a semiconductor chip including a substrate, a plurality of amplifiers on the substrate, and a transceiver connected to the plurality of amplifiers, a first bonding pad on the semiconductor chip, and the plurality of amplifiers. And a plurality of bonding wire antennas connected to each other, a bonding wire electrically connected to the first bonding pads, and a plurality of bonding wire antennas electrically connected to the plurality of second bonding pads and transmitting and receiving signals.
본 발명의 또 다른 실시 예에 따른 통신 모듈은 기판, 상기 기판 상에 배치되고, 복수의 증폭기 및 송수신부를 포함하는 반도체 칩, 상기 반도체 칩 상의 복수의 본딩 패드, 상기 복수의 본딩 패드와 전기적으로 연결되고, 출력 신호들을 각각 출력하는 복수의 본딩 와이어 안테나를 포함하되, 상기 출력 신호들은 하나의 광역 신호를 구성하고, 상기 복수의 증폭기 각각의 동작 여부는 상기 광역 신호의 출력파워에 따라 제어된다.According to another embodiment of the present invention, a communication module includes a substrate, a semiconductor chip disposed on the substrate, the semiconductor chip including a plurality of amplifiers and a transceiver, a plurality of bonding pads on the semiconductor chip, and a plurality of bonding pads. And a plurality of bonding wire antennas respectively outputting output signals, wherein the output signals constitute one wide area signal, and whether each of the plurality of amplifiers is operated according to the output power of the wide area signal.
본 발명의 실시 예에 따른 모노폴 본딩 와이어 안테나 통신 모듈은 기판, 상기 기판 상의 반도체 칩, 상기 반도체 칩 상의 본딩 패드, 상기 본딩 패드와 전기적으로 연결되고, 신호를 송수신하는 본딩 와이어 안테나를 포함한다. The monopole bonding wire antenna communication module according to an embodiment of the present invention includes a substrate, a semiconductor chip on the substrate, a bonding pad on the semiconductor chip, and a bonding wire antenna electrically connected to the bonding pad and transmitting and receiving a signal.
이 실시 예에 있어서, 상기 반도체 칩은 상기 본딩 패드와 전기적으로 연결된 증폭기를 포함할 수 있다. In this embodiment, the semiconductor chip may include an amplifier electrically connected to the bonding pad.
이 실시 예에 있어서 상기 증폭기는 파워 증폭기(Power Amplifier) 및 저잡음 증폭기(Low Noise Amplifier) 중에서 적어도 어느 하나를 포함할 수 있다. In this embodiment, the amplifier may include at least one of a power amplifier and a low noise amplifier.
이 실시 예에 있어서 상기 반도체 칩은 상기 증폭기와 연결된 송수신부를 포함할 수 있다. In this embodiment, the semiconductor chip may include a transceiver connected to the amplifier.
이 실시 예에 있어서 상기 모노폴 본딩 와이어 안테나 통신 모듈은 상기 증폭기 및 상기 송수신부를 연결하는 스위치를 더 포함할 수 있다. In this embodiment, the monopole bonding wire antenna communication module may further include a switch connecting the amplifier and the transceiver.
이 실시 예에 있어서 상기 스위치는 트랜지스터를 포함할 수 있다. In this embodiment, the switch may include a transistor.
이 실시 예에 있어서 상기 모노폴 본딩 와이어 안테나 통신 모듈은 상기 기판 상에 배치된 접속 패드를 더 포함하되, 상기 본딩 와이어 안테나들은 상기 접속 패드들과 연결될 수 있다. In this embodiment, the monopole bonding wire antenna communication module further includes connection pads disposed on the substrate, and the bonding wire antennas may be connected to the connection pads.
이 실시 예에 있어서 상기 본딩 와이어 안테나의 길이는 상기 본딩 와이어 안테나 통신 모듈에 사용되는 주파수에 따라 달라질 수 있다. In this embodiment, the length of the bonding wire antenna may vary depending on a frequency used in the bonding wire antenna communication module.
이 실시 예에 있어서 상기 본딩 와이어 안테나의 길이는 0.8mm ~1.5mm 일 수 있다. In this embodiment, the length of the bonding wire antenna may be 0.8 mm to 1.5 mm.
이 실시 예에 있어서 상기 모노폴 본딩 와이어 안테나 통신 모듈은 상기 본딩 패드와 전기적으로 연결된 본딩 와이어를 더 포함하고, 상기 본딩 와이어 안테나는 상기 본딩 와이어와 동일한 공정에서 제공될 수 있다. In this embodiment, the monopole bonding wire antenna communication module further includes a bonding wire electrically connected to the bonding pad, and the bonding wire antenna may be provided in the same process as the bonding wire.
이 실시 예에 있어서 상기 모노폴 본딩 와이어 안테나 통신 모듈은 상기 기판 및 상기 반도체칩 사이에 개재된 추가 반도체칩들을 더 포함할 수 있다. In this embodiment, the monopole bonding wire antenna communication module may further include additional semiconductor chips interposed between the substrate and the semiconductor chip.
이 실시 예에 있어서 상기 모노폴 본딩 와이어 안테나 통신 모듈은 상기 반도체 칩 및 상기 기판 사이에 배치된 범프를 더 포함할 수 있다. In this embodiment, the monopole bonding wire antenna communication module may further include a bump disposed between the semiconductor chip and the substrate.
이 실시 예에 있어서 상기 모노폴 본딩 와이어 안테나 통신 모듈은 상기 본딩 와이어 안테나의 모양에 따라 상기 본딩 와이어 안테나에서 송신되는 신호의 방향이 조절될 수 있다. In this embodiment, the monopole bonding wire antenna communication module may adjust a direction of a signal transmitted from the bonding wire antenna according to the shape of the bonding wire antenna.
본 발명의 다른 실시 예에 따른 통신 모듈은 기판, 상기 기판 상의 복수의 반도체 칩, 상기 복수의 반도체 칩 상의 복수의 본딩 패드, 상기 복수의 본딩 패드와 전기적으로 연결되고, 신호를 송수신하는 복수의 본딩 와이어 안테나를 포함한다. According to another aspect of the present invention, a communication module includes a substrate, a plurality of semiconductor chips on the substrate, a plurality of bonding pads on the plurality of semiconductor chips, and a plurality of bonding electrically connected to the plurality of bonding pads and transmitting and receiving signals. And a wire antenna.
이 실시 예에 있어서 상기 복수의 반도체 칩은 상기 복수의 본딩 패드와 전기적으로 연결된 복수의 증폭기를 포함하되, 적어도 어느 하나의 증폭기는 CMOS 공정을 이용하여 제공될 수 있다. In this embodiment, the plurality of semiconductor chips may include a plurality of amplifiers electrically connected to the plurality of bonding pads, and at least one amplifier may be provided using a CMOS process.
이 실시 예에 있어서 상기 복수의 반도체 칩은 상기 복수의 증폭기와 연결된 복수의 송수신부를 포함할 수 있다. In this embodiment, the plurality of semiconductor chips may include a plurality of transceivers connected to the plurality of amplifiers.
이 실시 예에 있어서 상기 복수의 송수신부에서 상기 복수의 증폭기로 입력되는 각각의 신호들은 위상의 차이를 가지고, 상기 복수의 본딩 와이어 안테나는 빔포밍(Beamforming)에 사용될 수 있다. In this embodiment, each of the signals input from the plurality of transceivers to the plurality of amplifiers has a phase difference, and the plurality of bonding wire antennas may be used for beamforming.
이 실시 예에 있어서 상기 복수의 본딩 와이어 안테나는 동일한 위상을 갖는 신호를 출력할 수 있다. In this embodiment, the plurality of bonding wire antennas may output signals having the same phase.
이 실시 예에 있어서 상기 복수의 본딩 와이어 안테나에서 출력되는 출력 신호들은 하나의 광역 신호를 구성할 수 있다. In this embodiment, the output signals output from the plurality of bonding wire antennas may constitute one wide area signal.
이 실시 예에 있어서 상기 복수의 증폭기 각각의 동작 여부는, 상기 광역 신호의 출력파워에 따라서 조절될 수 있다. In this embodiment, whether each of the plurality of amplifiers is operated may be adjusted according to the output power of the wide area signal.
이 실시 예에 있어서 상기 복수의 본딩 와이어 안테나의 길이는 실질적으로 동일할 수 있다. In this embodiment, the lengths of the plurality of bonding wire antennas may be substantially the same.
본 발명의 또 다른 실시 예에 따른 모노폴 본딩 와이어 안테나 통신 모듈은 기판, 상기 기판 상에 배치되고, 복수의 증폭기 및 송수신부를 포함하는 반도체 칩, 상기 반도체 칩 상의 복수의 본딩 패드, 상기 복수의 본딩 패드와 전기적으로 연결되고, 출력 신호들을 각각 출력하는 복수의 본딩 와이어 안테나를 포함하되, 상기 출력 신호들은 하나의 광역 신호를 구성하고, 상기 복수의 증폭기 각각의 동작 여부는 상기 광역 신호의 출력파워에 따라 제어된다. A monopole bonding wire antenna communication module according to another embodiment of the present invention is a substrate, a semiconductor chip disposed on the substrate, including a plurality of amplifiers and transceivers, a plurality of bonding pads on the semiconductor chip, the plurality of bonding pads And a plurality of bonding wire antennas electrically connected to and outputting the output signals, respectively, wherein the output signals constitute one wide area signal, and whether each of the plurality of amplifiers is operated according to the output power of the wide area signal. Controlled.
본 발명의 다른 실시 예에 따른 통신 모듈은 반도체 칩 및 상기 반도체 칩 상에 서로 이격되어 배치되고, 신호를 송수신하는 복수의 안테나를 포함한다.The communication module according to another embodiment of the present invention includes a semiconductor chip and a plurality of antennas spaced apart from each other and transmitting and receiving signals.
이 실시 예에 있어서, 상기 복수의 안테나 각각의 일단 및 타단은 상기 반도체 칩과 각각 연결되고, 상기 복수의 안테나 각각의 상기 일단 및 상기 타단을 제외한 부분 중 적어도 일부는 상기 반도체 칩으로부터 이격될 수 있다. In this embodiment, one end and the other end of each of the plurality of antennas may be connected to the semiconductor chip, respectively, and at least some of the portions except for the one end and the other end of each of the plurality of antennas may be spaced apart from the semiconductor chip. .
이 실시 예에 있어서 상기 반도체 칩은 상기 복수의 안테나의 상기 일단들과 전기적으로 각각 연결된 복수의 증폭기를 더 포함할 수 있다. In this embodiment, the semiconductor chip may further include a plurality of amplifiers electrically connected to the ends of the plurality of antennas, respectively.
이 실시 예에 있어서 상기 복수의 증폭기는 파워 증폭기(Power Amplifier) 또는 저잡음 증폭기(Low Noise Amplifier) 중에서 적어도 어느 하나를 포함할 수 있다. In this embodiment, the plurality of amplifiers may include at least one of a power amplifier and a low noise amplifier.
이 실시 예에 있어서 상기 복수의 증폭기 중에서 적어도 어느 하나의 증폭기는 CMOS 공정을 이용하여 제공될 수 있다. In this embodiment, at least one of the plurality of amplifiers may be provided using a CMOS process.
이 실시 예에 있어서 상기 반도체 칩은 상기 복수의 증폭기와 연결된 송수신부를 더 포함할 수 있다. In this embodiment, the semiconductor chip may further include a transceiver connected to the plurality of amplifiers.
이 실시 예에 있어서 상기 복수의 안테나는 일정한 간격으로 서로 이격되어 배치되고, 상기 송수신부에서 상기 복수의 증폭기로 입력되는 각각의 신호들은 위상의 차이를 가지고, 상기 복수의 안테나는 빔포밍(beamforming)에 사용될 수 있다. In this embodiment, the plurality of antennas are spaced apart from each other at regular intervals, and each of the signals input from the transceiver to the plurality of amplifiers has a phase difference, and the plurality of antennas are formed by beamforming. Can be used for
이 실시 예에 있어서 상기 복수의 증폭기 및 상기 송수신부를 연결하는 스위치 소자를 더 포함할 수 있다. In this embodiment may further include a switch element for connecting the plurality of amplifiers and the transceiver.
이 실시 예에 있어서 상기 복수의 안테나는 동일한 위상을 갖는 신호를 출력할 수 있다. In this embodiment, the plurality of antennas may output a signal having the same phase.
이 실시 예에 있어서 상기 복수의 안테나에서 출력되는 신호들은 하나의 광역 신호를 구성할 수 있다. In this embodiment, the signals output from the plurality of antennas may constitute one wide area signal.
이 실시 예에 있어서 상기 복수의 증폭기 각각의 동작 여부는, 상기 광역 신호의 출력파워에 따라서 조절될 수 있다. In this embodiment, whether each of the plurality of amplifiers is operated may be adjusted according to the output power of the wide area signal.
이 실시 예에 있어서 상기 안테나의 길이는 0.8mm~1mm 일 수 있다. In this embodiment, the antenna may have a length of 0.8 mm to 1 mm.
이 실시 예에 있어서 상기 통신 모듈은 상기 반도체 칩 상에 배치된 본딩 패드, 상기 반도체 칩이 배치되는 기판, 상기 기판 상의 접속 패드 및 상기 본딩 패드 및 상기 접속 패드를 연결하는 본딩 와이어를 더 포함할 수 있다. In this embodiment, the communication module may further include a bonding pad disposed on the semiconductor chip, a substrate on which the semiconductor chip is disposed, a connection pad on the substrate, and a bonding wire connecting the bonding pad and the connection pad. have.
본 발명의 또 다른 실시 예에 따른 통신 모듈은 상기 반도체 칩이 배치되는 기판, 상기 기판과 연결되고, 상기 반도체 칩 및 상기 기판 사이에 배치된 접속 패드 및 상기 반도체 칩을 관통하고, 상기 반도체 칩 및 상기 접속 패드를 전기적으로 연결하는 비아 콘택 플러그를 더 포함할 수 있다. According to another embodiment of the present invention, a communication module includes a substrate on which the semiconductor chip is disposed, a connection pad connected to the substrate, a connection pad disposed between the semiconductor chip and the substrate, the semiconductor chip, The device may further include a via contact plug that electrically connects the connection pad.
이 실시 예에 있어서 상기 통신 모듈은 상기 기판 및 상기 반도체 칩 사이 배치된 복수의 추가 반도체 칩을 더 포함하되, 상기 비아 콘택 플러그는 상기 추가 반도체 칩을 더 관통할 수 있다. In this embodiment, the communication module may further include a plurality of additional semiconductor chips disposed between the substrate and the semiconductor chip, wherein the via contact plug may further penetrate the additional semiconductor chip.
이 실시 예에 있어서 상기 통신 모듈은 송수신부 및 상기 송수신부와 연결된 복수의 증폭기를 포함하는 반도체 칩 및 상기 반도체 칩 상에 배치되고, 신호들을 각각 출력하는 복수의 안테나를 포함하되, 상기 복수의 안테나의 일단들은 상기 복수의 증폭기와 각각 연결되고, 상기 복수의 안테나 각각의 상기 일단을 제외한 부분 중 적어도 일부는 상기 반도체 칩으로부터 이격되고, 상기 출력 신호들은 하나의 광역 신호를 구성한다. In this embodiment, the communication module includes a semiconductor chip including a transceiver and a plurality of amplifiers connected to the transceiver and a plurality of antennas disposed on the semiconductor chip and outputting signals, respectively; One ends of are respectively connected to the plurality of amplifiers, at least some of the portions except for the one end of each of the plurality of antennas are spaced apart from the semiconductor chip, and the output signals constitute one wide area signal.
이 실시 예에 있어서 상기 복수의 증폭기는 파워 증폭기(Power Amplifier)들이고, 상기 파워 증폭기들 중 적어도 어느 하나는 CMOS 공정을 이용하여 제공될 수 있다. In this embodiment, the plurality of amplifiers are power amplifiers, and at least one of the power amplifiers may be provided using a CMOS process.
이 실시 예에 있어서 상기 파워 증폭기들 각각의 동작 여부는 상기 광역 신호의 출력 파워에 따라 제어될 수 있다. In this embodiment, whether each of the power amplifiers is operated may be controlled according to the output power of the wide area signal.
본 발명의 일 실시 예에 따르면, 반도체 칩 상에 복수의 본딩 와이어 안테나들 및 증폭기들이 배치되고, 각각의 저렴한 CMOS로 구현된 증폭기들은 최대 출력으로 동작할 수 있어, 고효율, 고집적화 및 저가격에 최적화된 통신 모듈이 제공될 수 있다. According to an embodiment of the present invention, a plurality of bonding wire antennas and amplifiers are disposed on a semiconductor chip, and each of the low cost CMOS implemented amplifiers can operate at maximum output, which is optimized for high efficiency, high integration, and low cost. A communication module can be provided.
본 발명의 실시 예에 따르면, 반도체 칩 상에 복수의 안테나들 및 증폭기들이 배치되되, 각각의 안테나에서 출력된 신호들은 하나의 광역신호를 구성할 수 있어, 증폭기들은 CMOS로 구현될 수 있다. 이와 동시에, 각각의 증폭기들이 최대 출력으로 동작할 수 있어, 고효율, 고집적화 및 저가격에 최적화된 통신 모듈이 제공될 수 있다. According to an embodiment of the present invention, a plurality of antennas and amplifiers are disposed on a semiconductor chip, and signals output from each antenna may constitute one wide area signal, and thus the amplifiers may be implemented in CMOS. At the same time, each of the amplifiers can operate at maximum output, providing a communication module optimized for high efficiency, high integration and low cost.
도 1은 본 발명의 일 실시 예에 따른 본딩 와이어 안테나 통신 모듈을 설명하기 위한 사시도이다. 1 is a perspective view illustrating a bonding wire antenna communication module according to an exemplary embodiment of the present invention.
도 2는 본 발명의 일 실시 예에 따른 본딩 와이어 안테나 통신 모듈을 설명하기 위한 단면도이다.2 is a cross-sectional view illustrating a bonding wire antenna communication module according to an exemplary embodiment of the present invention.
도 3은 본 발명의 일 실시 예에 따른 본딩 와이어 안테나 통신 모듈을 설명하기 위한 평면도이다. 3 is a plan view illustrating a bonding wire antenna communication module according to an exemplary embodiment.
도 4는 본 발명의 일 실시 예의 다른 변형 예에 따른 본딩 와이어 안테나 통신 모듈을 설명하기 위한 단면도이다. 4 is a cross-sectional view illustrating a bonding wire antenna communication module according to another modified example of the embodiment of the present invention.
도 5는 본 발명의 다른 실시 예에 따른 본딩 와이어 안테나 통신 모듈을 설명하기 위한 사시도이다. 5 is a perspective view illustrating a bonding wire antenna communication module according to another exemplary embodiment of the present disclosure.
도 6은 본 발명의 다른 실시 예에 따른 본딩 와이어 안테나 통신 모듈을 설명하기 위한 단면도이다. 6 is a cross-sectional view illustrating a bonding wire antenna communication module according to another exemplary embodiment of the present invention.
도 7은 본 발명의 실시 예들에 따른 적용 예들을 설명하기 위한 도면이다. 7 is a diagram for describing application examples according to example embodiments.
도 8은 본 발명의 일 실시 예에 따른 모노폴 본딩 와이어 통신 모듈을 설명하기 위한 사시도이다. 8 is a perspective view illustrating a monopole bonding wire communication module according to an embodiment of the present invention.
도 9는 본 발명의 일 실시 예에 따른 모노폴 본딩 와이어 통신 모듈을 설명하기 위한 단면도이다.9 is a cross-sectional view for describing a monopole bonding wire communication module according to an embodiment of the present invention.
도 10은 본 발명의 일 실시 예에 따른 모노폴 본딩 와이어 통신 모듈을 설명하기 위한 평면도이다. 10 is a plan view illustrating a monopole bonding wire communication module according to an embodiment of the present invention.
도 11은 본 발명의 일 실시 예의 다른 변형 예에 따른 모노폴 본딩 와이어 통신 모듈을 설명하기 위한 단면도이다. 11 is a cross-sectional view illustrating a monopole bonding wire communication module according to another modified example of the embodiment of the present invention.
도 12는 본 발명의 다른 실시 예에 따른 모노폴 본딩 와이어 통신 모듈을 설명하기 위한 사시도이다. 12 is a perspective view illustrating a monopole bonding wire communication module according to another embodiment of the present invention.
도 13은 본 발명의 다른 실시 예에 따른 모노폴 본딩 와이어 통신 모듈을 설명하기 위한 단면도이다. 13 is a cross-sectional view illustrating a monopole bonding wire communication module according to another embodiment of the present invention.
도 14는 본 발명의 또 다른 실시 예에 따른 모노폴 본딩 와이어 통신 모듈을 설명하기 위한 사시도이다. 14 is a perspective view illustrating a monopole bonding wire communication module according to another embodiment of the present invention.
도 15는 본 발명의 또 다른 실시 예에 따른 모노폴 본딩 와이어 통신 모듈을 설명하기 위한 평면도이다. 15 is a plan view illustrating a monopole bonding wire communication module according to another embodiment of the present invention.
도 16 및 17은 본 발명의 실시 예들에 따른 모노폴 본딩 와이어 통신 모듈을 시뮬레이션한 결과를 나타내는 그래프이다.16 and 17 are graphs illustrating simulation results of a monopole bonding wire communication module according to embodiments of the present invention.
도 18은 본 발명의 일 실시 예에 따른 통신 모듈을 설명하기 위한 도면이다. 18 is a diagram for describing a communication module according to one embodiment of the present invention.
도 19 및 도 20은 본 발명의 다른 실시 예에 따른 통신 모듈을 설명하기 위한 도면들이다. 19 and 20 are diagrams for describing a communication module according to another embodiment of the present invention.
도 21 및 도 22는 본 발명의 또 다른 실시시 예에 따른 통신 모듈을 설명하기 위한 도면들이다.21 and 22 are diagrams for describing a communication module according to another exemplary embodiment of the present invention.
도 23 및 도 24는 본 발명의 또 다른 예에 따른 통신 모듈을 설명하기 위한 도면들이다. 23 and 24 are diagrams for describing a communication module according to another example of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해 질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 또한, 실시 예에 따른 것이기 때문에, 설명의 순서에 따라 제시되는 참조 부호는 그 순서에 반드시 한정되지는 않는다. 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막이 다른 막 또는 기판상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다. 본 명세서에서 '및/또는' 이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosed contents can be thorough and complete, and enough to convey the spirit of the present invention to those skilled in the art. In addition, since according to the embodiment, reference numerals presented in the order of description are not necessarily limited to the order. In the drawings, the thicknesses of films and regions are exaggerated for clarity. Also, if it is mentioned that the film is on another film or substrate, it may be formed directly on the other film or substrate or a third film may be interposed therebetween. The expression 'and / or' is used herein to include at least one of the components listed before and after.
(본딩 와이어 통신 모듈)(Bonding wire communication module)
본 발명의 일 실시 예에 따른 본딩 와이어 통신 모듈이 설명된다. A bonding wire communication module according to an embodiment of the present invention is described.
도 1은 본 발명의 일 실시 예에 따른 본딩 와이어 통신 모듈을 설명하기 위한 사시도이고, 도 2 는 도 1의 I-I'를 따라 취한 단면도이고, 도 3 은 도 1의 평면도이다. 1 is a perspective view illustrating a bonding wire communication module according to an embodiment of the present invention, FIG. 2 is a cross-sectional view taken along line II ′ of FIG. 1, and FIG. 3 is a plan view of FIG. 1.
도 1, 도 2 및 도 3을 참조하면, 기판(100)이 제공된다. 상기 기판(100)은 패키지용 기판일 수 있다. 상기 기판(100)의 하부에 절연물질(134)이 배치될 수 있다. 상기 기판(100)의 하부에 접합 전극(136)이 배치될 수 있다. 상기 기판(100)의 하부에 상기 접합 전극(136)과 연결된 솔더볼(138)들이 배치될 수 있다. 상기 기판(100) 상에 반도체칩(200)이 배치될 수 있다. 상기 반도체 칩(200) 및 상기 기판(100) 사이에 접착패드(130)가 개재될 수 있다. 상기 접착패드(130)는 도전물질을 포함할 수 있다. 이 경우, 상기 접착패드(130)는 그라운드와 연결을 위해 사용될 수 있다. 이와는 달리, 상기 접착패드(130)는 절연물질일 수 있다. 상기 접착패드(130) 및 상기 반도체 칩(200) 사이에 접착물질(132)이 개재될 수 있다. 상기 반도체 칩(200)은 상기 기판(100) 상에 상기 접착 물질(132)에 의해 고정될 수 있다. 상기 반도체 칩(200)은 상기 기판(100) 상에 볼 그리드 어레이 패키지 구조로 실장될 수 있다. 상기 반도체 칩(200)은 집적회로를 포함할 수 있다. 1, 2, and 3, a substrate 100 is provided. The substrate 100 may be a substrate for a package. An insulating material 134 may be disposed under the substrate 100. The junction electrode 136 may be disposed under the substrate 100. Solder balls 138 connected to the junction electrode 136 may be disposed under the substrate 100. The semiconductor chip 200 may be disposed on the substrate 100. An adhesive pad 130 may be interposed between the semiconductor chip 200 and the substrate 100. The adhesive pad 130 may include a conductive material. In this case, the adhesive pad 130 may be used for connection with the ground. In contrast, the adhesive pad 130 may be an insulating material. An adhesive material 132 may be interposed between the adhesive pad 130 and the semiconductor chip 200. The semiconductor chip 200 may be fixed on the substrate 100 by the adhesive material 132. The semiconductor chip 200 may be mounted in a ball grid array package structure on the substrate 100. The semiconductor chip 200 may include an integrated circuit.
상기 기판(100) 상에 제1 접속 패드(110)들 및 제2 접속 패드(120)들이 배치될 수 있다. 상기 제1 접속 패드(110)들 및 제2 접속 패드(120)들은 도전성을 갖는 동일한 물질을 포함할 수 있다. 이와는 달리, 상기 제1 접속 패드(110)들 및 상기 제2 접속 패드(120)들은 다른 물질을 포함할 수 있다. 예를 들어, 상기 제2 접속 패드(120)들은 절연성을 갖는 물질을 포함할 수 있다. 상기 제2 접속패드(120)들은 상기 기판(100)과 전기적으로 절연될 수 있다. First connection pads 110 and second connection pads 120 may be disposed on the substrate 100. The first connection pads 110 and the second connection pads 120 may include the same material having conductivity. Alternatively, the first connection pads 110 and the second connection pads 120 may include other materials. For example, the second connection pads 120 may include an insulating material. The second connection pads 120 may be electrically insulated from the substrate 100.
상기 반도체 칩(200) 상에 제1 본딩 패드(240)들 및 제2 본딩 패드(245)들이 배치될 수 있다. 상기 본딩 패드들(240, 245)은 상기 반도체 칩(200)의 가장 자리에 배치될 수 있다. 상기 본딩 패드들(240, 245)은 일정한 간격으로 이격되어 배치될 수 있다. 상기 본딩 패드들(240. 245)은 도전성을 갖는 물질을 포함할 수 있다. First bonding pads 240 and second bonding pads 245 may be disposed on the semiconductor chip 200. The bonding pads 240 and 245 may be disposed at edges of the semiconductor chip 200. The bonding pads 240 and 245 may be spaced apart at regular intervals. The bonding pads 240 and 245 may include a conductive material.
상기 기판(100) 상에 상기 제1 본딩 패드들(240)과 전기적으로 연결된 본딩 와이어(260)들이 배치될 수 있다. 상기 본딩 와이어(260)들은 상기 제1 접속 패드(110)와 전기적으로 연결될 수 있다. 상기 제1 접속 패드(110)는 상기 솔더볼(138)과 전기적으로 연결될 수 있다. 상기 본딩 와이어(260)들은 상기 반도체 칩(200)의 집적회로 및 상기 기판(100)을 전기적으로 연결시킬 수 있다. Bonding wires 260 electrically connected to the first bonding pads 240 may be disposed on the substrate 100. The bonding wires 260 may be electrically connected to the first connection pad 110. The first connection pad 110 may be electrically connected to the solder ball 138. The bonding wires 260 may electrically connect the integrated circuit of the semiconductor chip 200 and the substrate 100.
상기 기판(100) 상에 상기 제2 본딩 패드(245)들과 전기적으로 연결된 복수의 본딩 와이어 안테나(250)들이 배치될 수 있다. 상기 본딩 와이어 안테나(250)들은 통신 모듈의 안테나로 사용될 수 있다. 상기 본딩 와이어 안테나(250)들은 상기 제2 접속 패드(120)와 연결될 수 있다. 도면에 도시된 바와는 달리, 상기 본딩 와이어 안테나(250)들은 상기 제2 접속 패드(120)와 연결되지 않을 수 있다. 상기 본딩 와이어 안테나(250)들의 길이는 실질적으로 동일할 수 있다. 상기 본딩 와이어 안테나(250)들의 길이는 0.8mm~1mm 일 수 있다. 상기 본딩 와이어 안테나(250)들은 신호를 송수신할 수 있다. 일반적으로 안테나의 길이는 λ/4 (λ:파장)일 수 있다. 따라서, 상기 본딩 와이어 안테나(250)들의 길이가 0.8mm~1mm인 경우, 본 발명의 일 실시 예에 따른 통신 모듈은 60GHz 또는 77GHz 대역의 주파수를 사용하는 통신 시스템에 사용될 수 있다. 상기 본딩 와이어 안테나(250)들은 상기 본딩 와이어(260)와 동일한 공정에서 제공될 수 있다. A plurality of bonding wire antennas 250 electrically connected to the second bonding pads 245 may be disposed on the substrate 100. The bonding wire antennas 250 may be used as antennas of a communication module. The bonding wire antennas 250 may be connected to the second connection pad 120. Unlike the drawing, the bonding wire antennas 250 may not be connected to the second connection pad 120. The length of the bonding wire antennas 250 may be substantially the same. The length of the bonding wire antenna 250 may be 0.8mm ~ 1mm. The bonding wire antennas 250 may transmit and receive signals. In general, the length of the antenna may be λ / 4 (λ: wavelength). Therefore, when the length of the bonding wire antenna 250 is 0.8mm ~ 1mm, the communication module according to an embodiment of the present invention can be used in a communication system using a frequency of 60GHz or 77GHz band. The bonding wire antennas 250 may be provided in the same process as the bonding wire 260.
도면 상에는 4개의 본딩 와이어 안테나(250)들이 도시되었지만, 2~3개 또는 이보다 많은 본딩 와이어 안테나가 배치될 수 있다. 도면 상에는, 상기 반도체 칩(200)의 일변에 상기 본딩 와이어 안테나들(250)이 배치되었지만, 상기 반도체 칩(200)의 각각의 변에 본딩 와이어 안테나들이 배치될 수 있다. Although four bonding wire antennas 250 are shown in the figure, two to three or more bonding wire antennas may be disposed. Although the bonding wire antennas 250 are disposed on one side of the semiconductor chip 200, bonding wire antennas may be disposed on each side of the semiconductor chip 200.
상기 반도체 칩(200)은 복수의 증폭기(230)들을 포함할 수 있다. 상기 증폭기(230)들은 파워 증폭기(Power Amplifier) 및 저잡음 증폭기(Low Noise Amplifier) 중에서 적어도 어느 하나를 포함할 수 있다. 상기 파워 증폭기(Power Amplifier)는 상기 본딩 와이어 안테나(250)들이 신호를 송신하기 위해 사용될 수 있다. 상기 저잡음 증폭기(Low Noise Amplifier)는 상기 본딩 와이어 안테나(250)들이 신호를 수신하기 위해 사용될 수 있다. 상기 증폭기(230)들 중에서 적어도 어느 하나의 증폭기는 CMOS공정을 이용하여 제공될 수 있다. The semiconductor chip 200 may include a plurality of amplifiers 230. The amplifiers 230 may include at least one of a power amplifier and a low noise amplifier. The power amplifier may be used for the bonding wire antennas 250 to transmit a signal. The low noise amplifier may be used for the bonding wire antennas 250 to receive a signal. At least one of the amplifiers 230 may be provided using a CMOS process.
상기 반도체 칩(200)은 송수신부(210)를 포함할 수 있다. 상기 송수신부(210)는 상기 증폭기(230)들과 전기적으로 연결될 수 있다. 상기 증폭기(230)들 및 상기 송수신부(210) 사이에 스위치(220)들이 배치될 수 있다. 상기 스위치(220)들은 트랜지스터를 포함할 수 있다. The semiconductor chip 200 may include a transceiver 210. The transceiver 210 may be electrically connected to the amplifiers 230. Switches 220 may be disposed between the amplifiers 230 and the transceiver 210. The switches 220 may include transistors.
상기 송수신부(210)로부터 상기 증폭기(230)들로 신호들이 입력될 수 있다. 상기 증폭기(230)들로 입력된 신호들은 상기 제2 본딩 패드(245)들을 경유하여 상기 본딩 와이어 안테나(250)들에서 출력될 수 있다. 이 경우, 상기 증폭기(230)들은 파워 증폭기(PA)일 수 있다. 상기 본딩 와이어 안테나(250)에서 출력 신호들(10, 20, 30, 40)이 출력될 수 있다. 상기 출력 신호들(10, 20, 30, 40)이 동일한 위상을 가질 수 있도록, 상기 송수신부(210)에서 상기 증폭기(230)들로 입력되는 신호의 위상은 동일할 수 있다. 상기 출력 신호들(10, 20, 30, 40)이 동일한 위상을 가짐으로써, 상기 출력 신호들(10, 20, 30, 40)은 서로 보강 간섭될 수 있다. 상기 출력 신호들(10, 20, 30, 40)이 합쳐져, 하나의 광역 신호가 구성될 수 있다. Signals may be input from the transceiver 210 to the amplifiers 230. The signals input to the amplifiers 230 may be output from the bonding wire antennas 250 via the second bonding pads 245. In this case, the amplifiers 230 may be power amplifiers PA. Output signals 10, 20, 30, and 40 may be output from the bonding wire antenna 250. The phase of the signal input from the transceiver 210 to the amplifiers 230 may be the same so that the output signals 10, 20, 30, and 40 have the same phase. As the output signals 10, 20, 30, and 40 have the same phase, the output signals 10, 20, 30, and 40 may constructively interfere with each other. The output signals 10, 20, 30, and 40 are combined to form one wide area signal.
상기 반도체 칩(200)이 CMOS 공정을 이용하여 제공된 하나의 증폭기를 포함하는 경우, 증폭기의 출력파워에 의한 제약으로, 증폭기의 신뢰성이 저하될 수 있다. 예를 들어, CMOS 공정을 이용하여 제공된 증폭기의 경우 핫 캐리어 이펙트(Hot Carrier Effect) 등에 의한 제약으로, 신뢰성을 가지고 사용할 수 있는 출력 파워는 10dBm 내외 일 수 있다. 이에 따라, CMOS 공정을 이용하여 제공된 증폭기는 30dBm 내외의 출력 파워를 요구하는 통신 시스템에 사용될 수 없는 제약이 있다. 이에 따라, 종래 30dBm 내외의 출력 파워를 요구하는 통신 시스템에서는 화합물 반도체로 구현된 증폭기가 사용되었다. 다만, 본 발명의 일 실시 예에 따르면, 상기 복수의 본딩 와이어 안테나(250)들이 각각 동일한 위상을 갖는 상기 출력 신호들(10, 20, 30, 40)을 출력하여 하나의 상기 광역 신호를 구성함으로써, 상기 증폭기(230)들의 각각의 출력파워들은, 상기 반도체 칩(200) 상에 하나의 증폭기가 배치되는 경우와 비교하여, 작을 수 있다. 예를 들어, 상기 반도체 칩(200)이 10dBm 의 출력 파워를 갖는 CMOS 공정을 이용하여 제공된 6개의 증폭기를 포함하는 경우, 각각의 증폭기가 출력하는 10dBm의 출력신호들은 하나의 28dBm 내외의 고출력 광역 신호로 합쳐질 수 있다. 이에 따라, 28dBm의 출력파워를 갖는 증폭기 배치된 것과 동일한 효과를 현출할 수 있다. 따라서, 상기 증폭기(230)들은 화합물 반도체로 구현될 수 있음은 물론, 가격이 저렴한 CMOS로 구현될 수도 있어, 저렴한 가격의 본딩 와이어 안테나 통신 모듈이 제공될 수 있다. When the semiconductor chip 200 includes one amplifier provided by using a CMOS process, the reliability of the amplifier may be degraded due to the constraint of the output power of the amplifier. For example, in the case of an amplifier provided using a CMOS process, the output power that can be used with reliability may be about 10 dBm due to constraints such as a hot carrier effect. Accordingly, there is a limitation that amplifiers provided using CMOS processes cannot be used in communication systems that require output powers of around 30 dBm. Accordingly, in a communication system requiring an output power of about 30 dBm, an amplifier implemented with a compound semiconductor has been used. However, according to an exemplary embodiment of the present disclosure, the plurality of bonding wire antennas 250 output the output signals 10, 20, 30, and 40 each having the same phase to form one wide area signal. Each of the output powers of the amplifiers 230 may be smaller than the case where one amplifier is disposed on the semiconductor chip 200. For example, if the semiconductor chip 200 includes six amplifiers provided by using a CMOS process having an output power of 10 dBm, the output signals of 10 dBm output by each amplifier are about 28 dBm high power wide area signals. Can be combined. Accordingly, the same effect as that of the amplifier arrangement having an output power of 28 dBm can be exhibited. Therefore, the amplifiers 230 may be implemented as a compound semiconductor, as well as inexpensive CMOS, a low-cost bonding wire antenna communication module can be provided.
일반적으로 통신 모듈에 포함된 증폭기를 설계하는 경우, 상기 증폭기는 통신 모듈의 최대 출력파워에 상응하는 출력파워를 갖도록 설계된다. 이에 따라, 최대 출력파워에서 최고 효율을 나타내는 증폭기의 특성상, 통신 모듈이 최대 출력파워에 비하여 낮은 출력파워로 동작하는 경우, 상기 증폭기의 효율이 낮아질 수 있다. 반면, 본 발명에 따르면, 상기 반도체 칩(200) 상에 상기 송수신부(210) 및 상기 증폭기(230)들을 연결하는 스위치(220)들이 배치됨으로써, 상기 각각의 증폭기(230)들의 동작 여부가 제어될 수 있다. 따라서, 필요한 상기 광역 신호의 출력의 세기에 따라, 상기 증폭기(230)들의 동작이 상기 스위치(220)에 의해 조절될 수 있다. 즉, 각각의 증폭기들의 동작 여부를 제어하여, 통신 모듈이 필요로 하는 출력신호의 최대 출력파워를 구현할 수 있어, 최대 출력 파워보다 낮은 출력 파워로 통신 모듈이 동작하는 경우에도, 각각의 증폭기들은 최대의 출력 파워를 가지고 동작할 수 있다. 예를 들어, 필요한 상기 광역 신호의 세기가 28dBm이고, 각각의 상기 증폭기들(230)이 최대 출력이 10dBm이고, 상기 반도체 칩(200)이 8개의 증폭기를 포함하는 경우, 상기 8개의 증폭기 중에서 6개의 증폭기들이 10dBm로 동작하여, 28dBm의 광역 신호를 출력할 수 있다. 통신 모듈에서 필요한 출력파워에 따라, 상기 증폭기(230)들은 최대 출력파워로 동작할 수 있다. 이에 따라, 복수개의 증폭기 중에서 동작하는 증폭기들은 최고 효율에서 동작할 수 있고, 따라서, 고효율에 최적화된 통신 모듈이 제공될 수 있다. In general, when designing an amplifier included in the communication module, the amplifier is designed to have an output power corresponding to the maximum output power of the communication module. Accordingly, when the communication module operates at a lower output power than the maximum output power, the efficiency of the amplifier may be lowered due to the characteristics of the amplifier having the highest efficiency at the maximum output power. On the other hand, according to the present invention, the switch 220 for connecting the transceiver 210 and the amplifier 230 is disposed on the semiconductor chip 200, the operation of each of the amplifier 230 is controlled Can be. Thus, depending on the strength of the output of the wide area signal required, the operation of the amplifiers 230 may be adjusted by the switch 220. That is, by controlling the operation of each of the amplifiers, it is possible to implement the maximum output power of the output signal required by the communication module, even if the communication module operates at an output power lower than the maximum output power, each amplifier is the maximum It can operate with output power of. For example, if the strength of the wide-area signal required is 28 dBm, each of the amplifiers 230 has a maximum output of 10 dBm, and the semiconductor chip 200 includes eight amplifiers, six of the eight amplifiers. Amplifiers operate at 10dBm, capable of outputting a wide range signal of 28dBm. Depending on the output power required by the communication module, the amplifiers 230 may operate at maximum output power. Accordingly, the amplifiers operating among the plurality of amplifiers can operate at the highest efficiency, and thus a communication module optimized for high efficiency can be provided.
상기 본딩 와이어 안테나(250)들을 통해 신호들이 수신될 수 있다. 상기 본딩 와이어 안테나(250)들에서 수신된 신호들은 상기 증폭기(230)들을 거쳐 상기 송수신부(210)로 입력될 수 있다. 이 경우, 상기 증폭기(230)들은 저잡음 증폭기(LNA)일 수 있다. Signals may be received through the bonding wire antennas 250. Signals received by the bonding wire antennas 250 may be input to the transceiver 210 through the amplifiers 230. In this case, the amplifiers 230 may be low noise amplifiers (LNAs).
본 발명의 일 실시 예의 변형 예에 따른 본딩 와이어 통신 모듈이 설명된다. A bonding wire communication module according to a variation of an embodiment of the present invention is described.
도 1을 다시 참조하면, 상기 본딩 와이어 안테나(250)들은 일정한 간격으로 이격되어 배치될 수 있다. 예를 들어 상기 본딩 와이어 안테나(250)들은 λ/2 (λ: 본 발명이 사용되는 통신 주파수의 파장)의 간격을 가지고, 일정하게 이격될 수 있다. 상기 송수신부(210) 내부에는 위산 천이(phase shift)를 통하여 신호를 지연시키고, 상기 지연된 신호들을 중첩하는 기능 블럭들이 구비될 수 있다. 상기 송수신부(210)에서 상기 증폭기(230)들로 입력되는 신호들의 위상은 상이할 수 있다. 상기 증폭기(230)들로 입력되는 신호들은 각각 일정한 위상의 차이를 가질 수 있다. 상기 본딩 와이어 안테나(250)들의 상기 출력 신호들(10, 20, 30, 40)의 위상은 각각 일정한 차이를 가질 수 있다. 예를 들어, 상기 출력 신호들(10, 20, 30, 40)은 각각 45°의 위상차이를 가질 수 있다. 이로써, 상기 본딩 와이어 안테나(250)들은 빔포밍(Beamfirming)에 사용될 수 있다. Referring back to FIG. 1, the bonding wire antennas 250 may be spaced apart at regular intervals. For example, the bonding wire antennas 250 may be spaced at regular intervals with an interval of λ / 2 (λ: wavelength of a communication frequency in which the present invention is used). In the transceiver 210, functional blocks may be provided to delay a signal through a phase shift and overlap the delayed signals. The phases of the signals input to the amplifiers 230 from the transceiver 210 may be different. Signals input to the amplifiers 230 may each have a constant phase difference. Phases of the output signals 10, 20, 30, and 40 of the bonding wire antennas 250 may have a predetermined difference. For example, the output signals 10, 20, 30, and 40 may each have a phase difference of 45 °. As a result, the bonding wire antennas 250 may be used for beamforming.
본 발명의 일 실시 예의 다른 변형 예에 따른 본딩 와이어 통신 모듈이 설명된다. A bonding wire communication module according to another modification of an embodiment of the present invention is described.
도 4는 본 발명의 일 실시 예의 다른 변형 예에 따른 본딩 와이어 통신 모듈을 설명하기 위한 단면도이다. 도 2 의 부호와 동일한 부호는 동일한 구성에 해당한다. 4 is a cross-sectional view illustrating a bonding wire communication module according to another modified example of the embodiment of the present invention. The same code | symbol as the code | symbol of FIG. 2 corresponds to the same structure.
도 4를 참조하면, 반도체 칩(200)의 하부 및 기판(100)의 상부에 도전 패드(124)들이 배치될 수 있다. 상기 반도체 칩(200)의 도전 패드(124)들과 상기 기판(100)의 도전 패드(124)들 사이에 범프(126)들이 배치될 수 있다. 상기 기판(100) 및 상기 반도체 칩(200) 사이의 공간은 언더필(122)로 채워질 수 있다. 상기 언더필(122)은 에폭시를 포함할 수 있다. 상기 반도체 칩(200)의 집적회로는 상기 기판(100)과 상기 도전 패드(124)들 및 상기 범프(126)을 통하여 전기적으로 연결될 수 있다. Referring to FIG. 4, conductive pads 124 may be disposed below the semiconductor chip 200 and above the substrate 100. Bumps 126 may be disposed between the conductive pads 124 of the semiconductor chip 200 and the conductive pads 124 of the substrate 100. The space between the substrate 100 and the semiconductor chip 200 may be filled with an underfill 122. The underfill 122 may include an epoxy. The integrated circuit of the semiconductor chip 200 may be electrically connected to the substrate 100 through the conductive pads 124 and the bump 126.
상기 범프(126)들을 이용하여 상기 반도체 칩(200) 및 상기 기판(100)이 전기적으로 연결됨으로써, 본딩 와이어들이 생략될 수 있다. 상기 반도체 칩(200) 상에 배치된 본딩 패드(240)들에는 복수개의 본딩 와이어 안테나(250)들이 각각 연결될 수 있다. 상기 복수의 본딩 와이어 안테나(250)들은 상기 반도체 칩(200)의 송수신부 및 증폭기들과 연결되어, 신호를 송수신할 수 있다. Since the semiconductor chip 200 and the substrate 100 are electrically connected using the bumps 126, bonding wires may be omitted. A plurality of bonding wire antennas 250 may be connected to the bonding pads 240 disposed on the semiconductor chip 200, respectively. The plurality of bonding wire antennas 250 may be connected to a transceiver and amplifiers of the semiconductor chip 200 to transmit and receive a signal.
본 발명의 다른 실시 예에 따른 본딩 와이어 통신 모듈이 설명된다. A bonding wire communication module according to another embodiment of the present invention is described.
도 5는 본 발명의 다른 실시 예에 따른 본딩 와이어 통신 모듈을 설명하기 위한 사시도이다. 도 6은 본 발명의 다른 실시 예에 다른 본딩 와이어 통신 모듈을 설명하기 위해 도 5의 II-II'를 따라 취한 단면도이다. 도 1의 부호와 동일한 부호는 동일한 구성에 해당한다. 5 is a perspective view illustrating a bonding wire communication module according to another embodiment of the present invention. 6 is a cross-sectional view taken along line II-II 'of FIG. 5 to describe another bonding wire communication module according to another embodiment of the present invention. The same code | symbol as the code | symbol of FIG. 1 corresponds to the same structure.
본 발명의 다른 실시 예는 복수의 칩이 적층된 패키지 구조에 본 발명의 일 실시 예에 따른 통신 모듈이 적용된 경우이다. Another embodiment of the present invention is a case in which a communication module according to an embodiment of the present invention is applied to a package structure in which a plurality of chips are stacked.
도 5 및 도 6을 참조하면, 기판(100) 및 반도체칩(200) 사이에 추가 반도체 칩들(300, 400)이 개재될 수 있다. 상기 반도체 칩(200) 및 상기 제1 추가 반도체 칩(300) 사이에 접착물질(132)이 개재될 수 있다. 상기 제1 추가 반도체칩(300) 및 상기 제2 추가 반도체 칩(400) 사이에 제1 추가 접착 물질(340)이 개재될 수 있다. 상기 제2 추가 반도체 칩(400) 및 절연막(130) 사이에 제2 추가 접착 물질(440)이 개재될 수 있다. 5 and 6, additional semiconductor chips 300 and 400 may be interposed between the substrate 100 and the semiconductor chip 200. An adhesive material 132 may be interposed between the semiconductor chip 200 and the first additional semiconductor chip 300. A first additional adhesive material 340 may be interposed between the first additional semiconductor chip 300 and the second additional semiconductor chip 400. A second additional adhesive material 440 may be interposed between the second additional semiconductor chip 400 and the insulating layer 130.
상기 반도체 칩들(200, 300, 400) 상에 본딩 패드들(240, 245, 340, 440)이 배치될 수 있다. 상기 본딩 패드들(240, 245, 340, 440)은 상기 반도체 칩들(200, 300, 400)의 가장 자리에 배치될 수 있다. Bonding pads 240, 245, 340, and 440 may be disposed on the semiconductor chips 200, 300, and 400. The bonding pads 240, 245, 340, and 440 may be disposed at edges of the semiconductor chips 200, 300, and 400.
상기 추가 반도체 칩들(300, 400) 상에 배치된 추가 본딩 패드들(340, 440)과 전기적으로 연결된 추가 본딩 와이어들(360, 460)이 배치될 수 있다. 상기 추가 본딩 와이어들(360, 460)은 접속 패드들(110, 120)과 연결될 수 있다. 상기 추가 본딩 와이어들(360, 460)은 상기 추가 반도체 칩들(300, 400) 및 상기 기판(100)을 전기적으로 연결시킬 수 있다. Additional bonding wires 360 and 460 electrically connected to the additional bonding pads 340 and 440 disposed on the additional semiconductor chips 300 and 400 may be disposed. The additional bonding wires 360 and 460 may be connected to the connection pads 110 and 120. The additional bonding wires 360 and 460 may electrically connect the additional semiconductor chips 300 and 400 and the substrate 100.
본딩 와이어 안테나들(250)의 길이는, 상기 추가 반도체 칩(300, 400)이 상기 반도체 칩(200) 및 상기 기판(100) 사이에 개재되지 않은 경우와 비교하여, 길어질 수 있다. 본 발명의 다른 실시 예에 따른 통신 모듈은, 본 발명의 일 실시 예에 따른 통신 모듈이 사용되는 주파수 대역의 통신 시스템보다, 낮은 주파수 대역의 통신 시스템에 사용될 수 있다. The length of the bonding wire antennas 250 may be longer than in the case where the additional semiconductor chips 300 and 400 are not interposed between the semiconductor chip 200 and the substrate 100. The communication module according to another embodiment of the present invention may be used in a communication system of a lower frequency band than a communication system of a frequency band in which the communication module according to an embodiment of the present invention is used.
이와는 달리, 상기 추가 반도체 칩들(300, 400)과 연결된 추가 본딩 와이어들(360, 460)의 일부가 본딩 와이어 안테나로 사용될 수 있다. Alternatively, some of the additional bonding wires 360 and 460 connected to the additional semiconductor chips 300 and 400 may be used as the bonding wire antennas.
도 7은 본 발명의 실시 예들이 적용 예를 설명하기 위한 도면이다. 7 is a view for explaining an application example embodiments of the present invention.
도 7을 참조하면, 핸드폰(1100), MP3 플레이어(1200), 카메라(1300), DVD(1400), TV(1500), PC(1600) 및 스피커(1700)등에 본 발명의 실시 예들에 따른 통신 모듈이 포함될 수 있다. 상기 열거된 전자 기기들이 본 발명의 실시 예들에 따른 통신 모듈을 포함하고 있어, 각각의 전자 기기 사이에 무선 네트워크가 구축될 수 있다. 예를 들어, 상기 핸드폰(1100) 및 상기 TV(1500)은 본 발명의 실시 예들에 따른 통신 모듈을 포함하고 있어, 상기 핸드폰(1100) 및 상기 TV(1500) 사이에 대용량 데이터 파일(예를 들어, 동영상 파일)이 무선으로 교환될 수 있다. 또 다른 예를 들면, 상기 카메라(1300) 및 상기 PC(1600) 사이에 이미지 파일들이 상호 교환될 수 있고, 상기 스피커(1700) 및 상기 MP3 플레이어(1200) 사이에 사운드 파일이 교환되어, 상기 MP3 플레이어(1200)에 내재된 사운드가 상기 스피커(1700)를 통해 출력될 수 있다. Referring to FIG. 7, a mobile phone 1100, an MP3 player 1200, a camera 1300, a DVD 1400, a TV 1500, a PC 1600, a speaker 1700, and the like according to embodiments of the present disclosure may be used. Modules may be included. Since the electronic devices listed above include a communication module according to embodiments of the present invention, a wireless network may be established between each electronic device. For example, the mobile phone 1100 and the TV 1500 include a communication module according to embodiments of the present invention, so that a large data file (for example, between the mobile phone 1100 and the TV 1500) is provided. , Video files) can be exchanged wirelessly. In another example, image files may be exchanged between the camera 1300 and the PC 1600, and a sound file may be exchanged between the speaker 1700 and the MP3 player 1200, so that the MP3 may be exchanged. Sound inherent in the player 1200 may be output through the speaker 1700.
특히, 본 발명의 실시 예들에 따른 통신 모듈은 고집적화 및 고효율에 최적화되어, 상기 핸드폰(1100) 및 상기 MP3 플레이어(1200)와 같은 휴대용 전자기기에 적극 사용될 수 있다. In particular, the communication module according to the embodiments of the present invention may be optimized for high integration and high efficiency, and may be actively used in portable electronic devices such as the mobile phone 1100 and the MP3 player 1200.
(모노폴 본딩 와이어 통신 모듈)(Monopole Bonding Wire Communication Module)
본 발명의 일 실시 예에 따른 모노폴 본딩 와이어 통신 모듈이 설명된다. A monopole bonding wire communication module according to an embodiment of the present invention is described.
도 8은 본 발명의 일 실시 예에 따른 모노폴 본딩 와이어 통신 모듈을 설명하기 위한 사시도이고, 도 9는 본 발명의 일 실시 예에 따른 모노폴 본딩 와이어 통신 모듈을 설명하기 위해 도 8의 I-I'를 따라 취한 단면도이고, 도 10 은 본 발명의 일 실시 예에 따른 모노폴 본딩 와이어 통신 모듈을 설명하기 위한 평면도이다. FIG. 8 is a perspective view illustrating a monopole bonding wire communication module according to an embodiment of the present invention, and FIG. 9 is a line II ′ of FIG. 8 illustrating a monopole bonding wire communication module according to an embodiment of the present invention. 10 is a cross-sectional view taken along the line, and FIG. 10 is a plan view illustrating a monopole bonding wire communication module according to an exemplary embodiment of the present invention.
도 8, 도 9 및 도 10을 참조하면, 기판(100)이 제공된다. 상기 기판(100)은 패키지용 기판일 수 있다. 상기 기판(100)의 하부에 절연물질(134)이 배치될 수 있다. 상기 기판(100)의 하부에 접합 전극(136)이 배치될 수 있다. 상기 기판(100)의 하부에 상기 접합 전극(136)과 연결된 솔더볼(138)들이 배치될 수 있다. 상기 기판(100) 상에 반도체칩(200)이 배치될 수 있다. 상기 반도체 칩(200) 및 상기 기판(100) 사이에 접착패드(130)가 개재될 수 있다. 상기 접착패드(130)는 도전물질을 포함할 수 있다. 이 경우, 상기 접착패드(130)는 그라운드와 연결을 위해 사용될 수 있다. 이와는 달리, 상기 접착패드(130)는 절연물질일 수 있다. 상기 접착패드(130) 및 상기 반도체 칩(200) 사이에 접착물질(132)이 개재될 수 있다. 상기 반도체 칩(200)은 상기 기판(100) 상에 상기 접착 물질(132)에 의해 고정될 수 있다. 상기 반도체 칩(200)은 상기 기판(100) 상에 볼 그리드 어레이 패키지 구조로 실장될 수 있다. 상기 반도체 칩(200)은 집적회로를 포함할 수 있다. 8, 9, and 10, a substrate 100 is provided. The substrate 100 may be a substrate for a package. An insulating material 134 may be disposed under the substrate 100. The junction electrode 136 may be disposed under the substrate 100. Solder balls 138 connected to the junction electrode 136 may be disposed under the substrate 100. The semiconductor chip 200 may be disposed on the substrate 100. An adhesive pad 130 may be interposed between the semiconductor chip 200 and the substrate 100. The adhesive pad 130 may include a conductive material. In this case, the adhesive pad 130 may be used for connection with the ground. In contrast, the adhesive pad 130 may be an insulating material. An adhesive material 132 may be interposed between the adhesive pad 130 and the semiconductor chip 200. The semiconductor chip 200 may be fixed on the substrate 100 by the adhesive material 132. The semiconductor chip 200 may be mounted in a ball grid array package structure on the substrate 100. The semiconductor chip 200 may include an integrated circuit.
상기 기판(100) 상에 제1 접속 패드(110)들 및 제2 접속 패드(120)들이 배치될 수 있다. 상기 제1 접속 패드(110)들 및 제2 접속 패드(120)들은 도전성을 갖는 동일한 물질을 포함할 수 있다. 이와는 달리, 상기 제1 접속 패드(110)들 및 상기 제2 접속 패드(120)들은 다른 물질을 포함할 수 있다. 예를 들어, 상기 제1 접속 패드(110)들은 절연성을 갖는 물질을 포함할 수 있다. 상기 제1 접속패드(110)들은 상기 기판(100)과 전기적으로 절연될 수 있다. First connection pads 110 and second connection pads 120 may be disposed on the substrate 100. The first connection pads 110 and the second connection pads 120 may include the same material having conductivity. Alternatively, the first connection pads 110 and the second connection pads 120 may include other materials. For example, the first connection pads 110 may include an insulating material. The first connection pads 110 may be electrically insulated from the substrate 100.
상기 반도체 칩(200) 상에 제1 본딩 패드(240) 및 제2 본딩 패드(245)들이 배치될 수 있다. 상기 본딩 패드들(240, 245)은 상기 반도체 칩(200)의 가장 자리에 배치될 수 있다. 상기 본딩 패드들(240, 245)은 일정한 간격으로 이격되어 배치될 수 있다. 상기 본딩 패드들(240, 245)은 도전성을 갖는 물질을 포함할 수 있다. First bonding pads 240 and second bonding pads 245 may be disposed on the semiconductor chip 200. The bonding pads 240 and 245 may be disposed at edges of the semiconductor chip 200. The bonding pads 240 and 245 may be spaced apart at regular intervals. The bonding pads 240 and 245 may include a conductive material.
상기 기판(100) 상에 상기 제1 본딩 패드(240)들과 전기적으로 연결된 본딩 와이어(260)들이 배치될 수 있다. 상기 본딩 와이어(260)들은 상기 제1 접속 패드(110)와 전기적으로 연결될 수 있다. 상기 제1 접속 패드(110)는 상기 솔더볼(138)과 전기적으로 연결될 수 있다. 상기 본딩 와이어(260)들은 상기 반도체 칩(200)의 집적회로 및 상기 기판(100)을 전기적으로 연결시킬 수 있다. Bonding wires 260 electrically connected to the first bonding pads 240 may be disposed on the substrate 100. The bonding wires 260 may be electrically connected to the first connection pad 110. The first connection pad 110 may be electrically connected to the solder ball 138. The bonding wires 260 may electrically connect the integrated circuit of the semiconductor chip 200 and the substrate 100.
상기 기판(100) 상에 상기 제2 본딩 패드(245)들과 전기적으로 연결된 복수의 본딩 와이어 안테나(250)들이 배치될 수 있다. 상기 본딩 와이어 안테나(250)들은 통신 모듈의 안테나로 사용될 수 있다. 상기 본딩 와이어 안테나(250)들은 상기 제2 접속 패드(120)와 연결될 수 있다. 도면에 도시된 바와는 달리, 상기 본딩 와이어 안테나(250)들은 상기 제2 접속 패드(120)와 연결되지 않을 수 있다. 상기 본딩 와이어 안테나(250)들은 신호를 송수신할 수 있다. 상기 본딩 와이어 안테나(250)들은 상기 본딩 와이어(260)와 동일한 공정에서 제공될 수 있다.A plurality of bonding wire antennas 250 electrically connected to the second bonding pads 245 may be disposed on the substrate 100. The bonding wire antennas 250 may be used as antennas of a communication module. The bonding wire antennas 250 may be connected to the second connection pad 120. Unlike the drawing, the bonding wire antennas 250 may not be connected to the second connection pad 120. The bonding wire antennas 250 may transmit and receive signals. The bonding wire antennas 250 may be provided in the same process as the bonding wire 260.
상기 본딩 와이어 안테나(250)의 길이는 사용되는 신호의 파장에 따라서 달라질 수 있다. 일반적으로 안테나의 길이는 λ/4 (λ:파장)일 수 있다. 예를 들어, 통신 모듈이 60GHz 대역의 주파수를 사용하는 경우, 신호의 파장은 5mm 이므로, 본딩 와이어 안테나의 길이는 1.25mm 일 수 있고, 통신 모듈이 77GHz 대역의 주파수를 사용하는 경우, 신호의 파장은 3.9mm 이므로, 본딩 와이어 안테나(250)의 길이는 0.97mm일 수 있다. 상기 본딩 와이어 안테나(250)들의 길이는 실질적으로 동일할 수 있다. 상기 본딩 와이어 안테나(250)들의 길이는 0.8mm~1.5mm 일 수 있다.상기 반도체 칩(200)은 증폭기(230)를 포함할 수 있다. 상기 증폭기(230)는 파워 증폭기(Power Amplifier) 또는 저잡음 증폭기(Low Noise Amplifier) 중에서 어느 하나를 포함할 수 있다. 상기 파워 증폭기(Power Amplifier)는 상기 본딩 와이어 안테나(250)가 신호를 송신하기 위해 사용될 수 있다. 상기 저잡음 증폭기(Low Noise Amplifier)는 상기 본딩 와이어 안테나(250)가 신호를 수신하기 위해 사용될 수 있다. The length of the bonding wire antenna 250 may vary depending on the wavelength of the signal used. In general, the length of the antenna may be λ / 4 (λ: wavelength). For example, when the communication module uses a frequency of 60GHz band, the wavelength of the signal is 5mm, so the length of the bonding wire antenna may be 1.25mm, and when the communication module uses the frequency of 77GHz band, the wavelength of the signal Since 3.9mm, the length of the bonding wire antenna 250 may be 0.97mm. The length of the bonding wire antennas 250 may be substantially the same. The bonding wire antenna 250 may have a length of about 0.8 mm to about 1.5 mm. The semiconductor chip 200 may include an amplifier 230. The amplifier 230 may include any one of a power amplifier and a low noise amplifier. The power amplifier may be used for the bonding wire antenna 250 to transmit a signal. The low noise amplifier may be used by the bonding wire antenna 250 to receive a signal.
상기 반도체 칩(200)은 송수신부(210)를 포함할 수 있다. 상기 송수신부(210)는 상기 증폭기(230)들과 전기적으로 연결될 수 있다. 상기 증폭기(230)들 및 상기 송수신부(210) 사이에 스위치(220)가 배치될 수 있다. 상기 스위치(220)는 트랜지스터를 포함할 수 있다. The semiconductor chip 200 may include a transceiver 210. The transceiver 210 may be electrically connected to the amplifiers 230. A switch 220 may be disposed between the amplifiers 230 and the transceiver 210. The switch 220 may include a transistor.
상기 송수신부(210)로부터 상기 증폭기(230)로 신호들이 입력될 수 있다. 상기 증폭기(230)로 입력된 신호들은 상기 제2 본딩 패드(245)를 경유하여 상기 본딩 와이어 안테나(250)에서 출력될 수 있다. 이 경우, 상기 증폭기(230)들은 파워 증폭기(PA)일 수 있다. 상기 본딩 와이어 안테나(250)에서 출력 신호(10)가 출력될 수 있다. 상기 본딩 와이어 안테나(250)의 방향에 따라서, 출력 신호(10)의 출력 방향이 조절될 수 있다. Signals may be input from the transceiver 210 to the amplifier 230. The signals input to the amplifier 230 may be output from the bonding wire antenna 250 via the second bonding pad 245. In this case, the amplifiers 230 may be power amplifiers PA. The output signal 10 may be output from the bonding wire antenna 250. According to the direction of the bonding wire antenna 250, the output direction of the output signal 10 can be adjusted.
상기 본딩 와이어 안테나(250)를 통해 신호들이 수신될 수 있다. 상기 본딩 와이어 안테나(250)에서 수신된 신호는 상기 증폭기(230)를 경유하여 상기 송수신부(210)로 입력될 수 있다. 이 경우, 상기 증폭기(230)는 저잡음 증폭기(LNA)일 수 있다. Signals may be received through the bonding wire antenna 250. The signal received by the bonding wire antenna 250 may be input to the transceiver 210 via the amplifier 230. In this case, the amplifier 230 may be a low noise amplifier (LNA).
본 발명의 일 실시 예에 따르면, 반도체 패키지 공정에서 제공되는 본딩 와어이를 안테나로 활용함으로써, 별도의 제조 공정의 개발이 필요없이, 초소형 안테나를 구현할 수 있다. 이로써, 가격이 저렴하면서도 동시에 초소형의 안테나를 포함하고, 무선 네트워크를 비롯한 각종 통신 시스템 및 전자기기 등에서 활용 가능한 고집적 통신모듈에 최적화된 모노폴 본딩 와이어 안테나 통신 모듈이 제공될 수 있다. According to an embodiment of the present invention, by using a bonding wire provided in a semiconductor package process as an antenna, a micro-antenna may be implemented without developing a separate manufacturing process. As a result, a monopole bonding wire antenna communication module, which is inexpensive and includes an ultra-small antenna and is optimized for a highly integrated communication module that can be utilized in various communication systems and electronic devices including a wireless network, may be provided.
본 발명의 일 실시 예의 변형 예에 따른 모노폴 본딩 와이어 통신 모듈이 설명된다. A monopole bonding wire communication module according to a variation of an embodiment of the present invention is described.
도 11은 본 발명의 일 실시 예의 다른 변형 예에 따른 모노폴 본딩 와이어 통신 모듈을 설명하기 위한 단면도이다. 도 9의 부호와 동일한 부호는 동일한 구성에 해당한다. 11 is a cross-sectional view illustrating a monopole bonding wire communication module according to another modified example of the embodiment of the present invention. The same code | symbol as the code | symbol of FIG. 9 corresponds to the same structure.
도 11을 참조하면, 반도체 칩(200)의 하부 및 기판(100)의 상부에 도전 패드(124)들이 배치될 수 있다. 상기 반도체 칩(200)의 도전 패드(124)들과 상기 기판(100)의 도전 패드(124)들 사이에 범프(126)들이 배치될 수 있다. 상기 기판(100) 및 상기 반도체 칩(200) 사이의 공간은 언더필(122)로 채워질 수 있다. 상기 언더필(122)은 에폭시를 포함할 수 있다. 상기 반도체 칩(200)의 집적회로는 상기 기판(100)과 상기 도전 패드(124)들 및 상기 범프(126)을 통하여 전기적으로 연결될 수 있다. Referring to FIG. 11, conductive pads 124 may be disposed below the semiconductor chip 200 and above the substrate 100. Bumps 126 may be disposed between the conductive pads 124 of the semiconductor chip 200 and the conductive pads 124 of the substrate 100. The space between the substrate 100 and the semiconductor chip 200 may be filled with an underfill 122. The underfill 122 may include an epoxy. The integrated circuit of the semiconductor chip 200 may be electrically connected to the substrate 100 through the conductive pads 124 and the bump 126.
상기 범프(126)들을 이용하여 상기 반도체 칩(200) 및 상기 기판(100)이 전기적으로 연결됨으로써, 본딩 와이어들이 생략될 수 있다. 상기 반도체 칩(200) 상에 배치된 상기 제2 본딩 패드(245)에는 본딩 와이어 안테나(250)가 연결될 수 있다. 상기 본딩 와이어 안테나(250)는 상기 반도체 칩(200)의 송수신부 및 증폭기와 연결되어, 신호를 송수신할 수 있다. Since the semiconductor chip 200 and the substrate 100 are electrically connected using the bumps 126, bonding wires may be omitted. A bonding wire antenna 250 may be connected to the second bonding pad 245 disposed on the semiconductor chip 200. The bonding wire antenna 250 may be connected to a transceiver and an amplifier of the semiconductor chip 200 to transmit and receive a signal.
본 발명의 다른 실시 예에 따른 모노폴 본딩 와이어 통신 모듈이 설명된다. A monopole bonding wire communication module according to another embodiment of the present invention is described.
도 12는 본 발명의 다른 실시 예에 따른 통신 모듈을 설명하기 위한 사시도이다. 도 13은 본 발명의 다른 실시 예에 다른 통신 모듈을 설명하기 위해 도 12의 II-II'를 따라 취한 단면도이다. 도 8의 부호와 동일한 부호는 동일한 구성에 해당한다. 도 8의 부호와 동일한 부호는 동일한 구성에 해당한다. 12 is a perspective view illustrating a communication module according to another embodiment of the present invention. FIG. 13 is a cross-sectional view taken along line II-II 'of FIG. 12 to describe another communication module according to another embodiment of the present invention. The same code | symbol as the code | symbol of FIG. 8 corresponds to the same structure. The same code | symbol as the code | symbol of FIG. 8 corresponds to the same structure.
본 발명의 다른 실시 예는 복수의 칩이 적층된 패키지 구조에 본 발명의 일 실시 예에 따른 통신 모듈이 적용된 경우이다. Another embodiment of the present invention is a case in which a communication module according to an embodiment of the present invention is applied to a package structure in which a plurality of chips are stacked.
도 12 및 도 13을 참조하면, 기판(100) 및 반도체 칩(200) 사이에 추가 반도체 칩들(300, 400)이 개재될 수 있다. 상기 반도체 칩(200) 및 상기 제1 추가 반도체 칩(300) 사이에 접착물질(132)이 개재될 수 있다. 상기 제1 추가 반도체칩(300) 및 상기 제2 추가 반도체 칩(400) 사이에 제1 추가 접착 물질(340)이 개재될 수 있다. 상기 제2 추가 반도체 칩(400) 및 절연막(130) 사이에 제2 추가 접착 물질(440)이 개재될 수 있다. 12 and 13, additional semiconductor chips 300 and 400 may be interposed between the substrate 100 and the semiconductor chip 200. An adhesive material 132 may be interposed between the semiconductor chip 200 and the first additional semiconductor chip 300. A first additional adhesive material 340 may be interposed between the first additional semiconductor chip 300 and the second additional semiconductor chip 400. A second additional adhesive material 440 may be interposed between the second additional semiconductor chip 400 and the insulating layer 130.
상기 반도체 칩들(200, 300, 400) 상에 본딩 패드들(240, 245, 340, 440)이 배치될 수 있다. 상기 본딩 패드들(240, 245, 340, 440)은 상기 반도체 칩들(200, 300, 400)의 가장 자리에 배치될 수 있다. Bonding pads 240, 245, 340, and 440 may be disposed on the semiconductor chips 200, 300, and 400. The bonding pads 240, 245, 340, and 440 may be disposed at edges of the semiconductor chips 200, 300, and 400.
상기 추가 반도체 칩들(300, 400) 상에 배치된 추가 본딩 패드들(340, 440)과 전기적으로 연결된 추가 본딩 와이어들(360, 460)이 배치될 수 있다. 상기 추가 본딩 와이어들(360, 460)은 접속 패드들(110, 120)과 연결될 수 있다. 상기 추가 본딩 와이어들(360, 460)은 상기 추가 반도체 칩들(300, 400) 및 상기 기판(100)을 전기적으로 연결시킬 수 있다. Additional bonding wires 360 and 460 electrically connected to the additional bonding pads 340 and 440 disposed on the additional semiconductor chips 300 and 400 may be disposed. The additional bonding wires 360 and 460 may be connected to the connection pads 110 and 120. The additional bonding wires 360 and 460 may electrically connect the additional semiconductor chips 300 and 400 and the substrate 100.
본딩 와이어 안테나(250)의 길이는, 상기 추가 반도체 칩(300, 400)이 상기 반도체 칩(200) 및 상기 기판(100) 사이에 개재되지 않은 경우와 비교하여, 길어질 수 있다. 본 발명의 다른 실시 예에 따른 통신 모듈은, 본 발명의 일 실시 예에 따른 통신 모듈이 사용되는 주파수 대역의 통신 시스템보다, 낮은 주파수 대역의 통신 시스템에 사용될 수 있다. The length of the bonding wire antenna 250 may be longer than that of the case where the additional semiconductor chips 300 and 400 are not interposed between the semiconductor chip 200 and the substrate 100. The communication module according to another embodiment of the present invention may be used in a communication system of a lower frequency band than a communication system of a frequency band in which the communication module according to an embodiment of the present invention is used.
이와는 달리, 상기 추가 반도체 칩(300, 400)과 연결된 추가 본딩 와이어들(360, 460)의 일부가 본딩 와이어 안테나로 사용될 수 있다. Alternatively, some of the additional bonding wires 360 and 460 connected to the additional semiconductor chips 300 and 400 may be used as the bonding wire antennas.
본 발명의 또 다른 실시 예에 따른 모노폴 본딩 와이어 통신 모듈이 설명된다. A monopole bonding wire communication module according to another embodiment of the present invention is described.
도 14는 본 발명의 또 다른 실시 예에 따른 통신 모듈을 설명하기 위한 사시도이고, 도 15는 도 14의 평면도이다. 14 is a perspective view illustrating a communication module according to another embodiment of the present invention, and FIG. 15 is a plan view of FIG. 14.
본 발명의 다른 실시 예는 기판 상에 복수의 반도체 칩이 실장된 구조(다중 칩 모듈, Multi-Chip-Module)에 본 발명의 일 실시 예에 따른 통신 모듈이 적용된 경우이다. Another embodiment of the present invention is a case in which a communication module according to an embodiment of the present invention is applied to a structure in which a plurality of semiconductor chips are mounted on a substrate (multi-chip module).
도 14 및 도 15를 참조하면, 기판(100)이 제공된다. 상기 기판(100)은 도 8 을 참조하여 설명된 기판 일 수 있다. 상기 기판(100) 상에 반도체 칩 들(200a, 200b, 200c, 200d)이 배치될 수 있다. 상기 반도체 칩 들(200a, 200b, 200c, 200d) 및 상기 기판(100) 사이에 접착패드들(130a, 130b, 130c, 130d)이 각각 개재될 수 있다. 상기 접착패드들(130a, 130b, 130c, 130d) 및 상기 반도체 칩 들(200a, 200b, 200c, 200d) 사이에 접착물질들(132a, 132b, 132c, 132d)이 각각 개재될 수 있다. 상기 반도체 칩 들(200a, 200b, 200c, 200d)은 상기 기판(100) 상에 볼 그리드 어레이 패키지 구조로 실장될 수 있다. 상기 반도체 칩들(200a, 200b, 200c, 200d)은 집적회로를 포함할 수 있다. 상기 반도체 칩들(200)의 크기는 상이할 수 있다. 14 and 15, a substrate 100 is provided. The substrate 100 may be the substrate described with reference to FIG. 8. Semiconductor chips 200a, 200b, 200c, and 200d may be disposed on the substrate 100. Adhesive pads 130a, 130b, 130c and 130d may be interposed between the semiconductor chips 200a, 200b, 200c and 200d and the substrate 100, respectively. Adhesive materials 132a, 132b, 132c, and 132d may be interposed between the adhesive pads 130a, 130b, 130c, and 130d and the semiconductor chips 200a, 200b, 200c, and 200d, respectively. The semiconductor chips 200a, 200b, 200c, and 200d may be mounted on the substrate 100 in a ball grid array package structure. The semiconductor chips 200a, 200b, 200c, and 200d may include an integrated circuit. Sizes of the semiconductor chips 200 may be different.
상기 기판(100) 상에 제1 접속 패드들(110a, 110b, 110c, 110d: 110)들 및 제2 접속 패드들(120a, 120b, 120c, 120d)이 배치될 수 있다. 상기 제1 접속 패드들(110a, 110b, 110c, 110d) 및 제2 접속 패드들(120a, 120b, 120c, 120d)은 도전성을 갖는 동일한 물질을 포함할 수 있다. 이와는 달리, 상기 제1 접속 패드들(110a, 110b, 110c, 110d) 및 상기 제2 접속 패드들(120a, 120b, 120c, 120d)은 다른 물질을 포함할 수 있다. 예를 들어, 상기 제2 접속 패드들(120a, 120b, 120c, 120d)은 절연성을 갖는 물질을 포함할 수 있다. 상기 제2 접속패드들(120a, 120b, 120c, 120d)은 상기 기판(100)과 전기적으로 절연될 수 있다. First connection pads 110a, 110b, 110c and 110d: 110 and second connection pads 120a, 120b, 120c and 120d may be disposed on the substrate 100. The first connection pads 110a, 110b, 110c and 110d and the second connection pads 120a, 120b, 120c and 120d may include the same material having conductivity. Alternatively, the first connection pads 110a, 110b, 110c and 110d and the second connection pads 120a, 120b, 120c and 120d may include other materials. For example, the second connection pads 120a, 120b, 120c, and 120d may include an insulating material. The second connection pads 120a, 120b, 120c, and 120d may be electrically insulated from the substrate 100.
상기 반도체 칩들(200a, 200b, 200c, 200d) 상에 제1 본딩 패드들(240a, 240b, 240c, 240d) 및 제2 본딩 패드들(245a, 245b, 245c, 245d)이 배치될 수 있다. First bonding pads 240a, 240b, 240c, and 240d and second bonding pads 245a, 245b, 245c, and 245d may be disposed on the semiconductor chips 200a, 200b, 200c, and 200d.
상기 기판(100) 상에 상기 제1 본딩 패드들(240a, 240b, 240c, 240d)과 전기적으로 연결된 본딩 와이어들(260a, 260b, 260c, 260d)이 배치될 수 있다. 상기 본딩 와이어들(260a, 260b, 260c, 260d)은 상기 제1 접속 패드들(110a, 110b, 110c, 110d)과 각각 전기적으로 연결될 수 있다. 상기 본딩 와이어(260a, 260b, 160c, 260d)들은 상기 반도체 칩(200a, 200b, 200c, 200d)의 집적회로 및 상기 기판(100)을 전기적으로 연결시킬 수 있다. Bonding wires 260a, 260b, 260c, and 260d electrically connected to the first bonding pads 240a, 240b, 240c, and 240d may be disposed on the substrate 100. The bonding wires 260a, 260b, 260c, and 260d may be electrically connected to the first connection pads 110a, 110b, 110c, and 110d, respectively. The bonding wires 260a, 260b, 160c, and 260d may electrically connect the integrated circuits of the semiconductor chips 200a, 200b, 200c, and 200d and the substrate 100.
상기 기판(100) 상에 상기 제2 본딩 패드(245a, 245b, 245c, 245d)들과 전기적으로 연결된 본딩 와이어 안테나들(250a, 250b, 250c, 250d)이 배치될 수 있다. 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)은 통신 모듈의 안테나로 사용될 수 있다. 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d들은 상기 제2 접속 패드들(120a, 120b, 120c, 120d)과 각각 연결될 수 있다. 도면에 도시된 바와는 달리, 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)은 상기 제2 접속 패드들(120a, 120b, 120c, 120d)과 연결되지 않을 수 있다. 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)은 신호를 송수신할 수 있다. 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)은 상기 본딩 와이어들(260a, 260b, 260c, 260d)과 동일한 공정에서 제공될 수 있다. Bonding wire antennas 250a, 250b, 250c, and 250d electrically connected to the second bonding pads 245a, 245b, 245c, and 245d may be disposed on the substrate 100. The bonding wire antennas 250a, 250b, 250c, and 250d may be used as antennas of a communication module. The bonding wire antennas 250a, 250b, 250c, and 250d may be connected to the second connection pads 120a, 120b, 120c, and 120d, respectively. , 250b, 250c, and 250d may not be connected to the second connection pads 120a, 120b, 120c, and 120d The bonding wire antennas 250a, 250b, 250c, and 250d may transmit and receive a signal. The bonding wire antennas 250a, 250b, 250c, and 250d may be provided in the same process as the bonding wires 260a, 260b, 260c, and 260d.
상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)의 길이는 사용되는 신호의 파장에 따라서 달라질 수 있다. 일반적으로 안테나의 길이는 λ/4 (λ:파장)일 수 있다. 예를 들어, 통신 모듈이 60Ghz 대역의 주파수를 사용하는 경우, 신호의 파장은 약 5mm 이므로, 본딩 와이어 안테나들(250a, 250b, 250c, 250d)의 길이는 약 1.25mm 일 수 있고, 통신 모듈이 77GHz 대역의 주파수를 사용하는 경우, 신호의 파장은 약 3.9mm 내외이므로, 본딩 와이어 안테나들(250a, 250b, 250c, 250d)의 길이는 약 0.97mm일 수 있다. 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)의 길이는 실질적으로 동일할 수 있다. 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)의 길이는 0.8mm~1.5mm 일 수 있다.The length of the bonding wire antennas 250a, 250b, 250c, and 250d may vary depending on the wavelength of the signal used. In general, the length of the antenna may be λ / 4 (λ: wavelength). For example, when the communication module uses a frequency of the 60Ghz band, since the wavelength of the signal is about 5mm, the length of the bonding wire antennas 250a, 250b, 250c, 250d may be about 1.25mm, and the communication module is When the frequency of the 77 GHz band is used, the wavelength of the signal is about 3.9 mm, so that the length of the bonding wire antennas 250a, 250b, 250c, and 250d may be about 0.97 mm. The lengths of the bonding wire antennas 250a, 250b, 250c, and 250d may be substantially the same. The length of the bonding wire antennas 250a, 250b, 250c, and 250d may be 0.8 mm to 1.5 mm.
도면 상에는 4개의 반도체 칩들(200a, 200b, 200c, 200d)이 도시되었지만, 2~3개 또는 이보다 많은 반도체 칩들이 배치될 수 있다. 도면 상에는 상기 기판(100) 상에 배치된 각각의 반도체 칩들(200a, 200b, 200c, 200d)이 본딩 와이어 안테나를 포함하지만, 일부의 반도체 칩들이 본딩 와이어 안테나를 포함하고, 나머지 일부의 반도체 칩들은 본딩 와이어 안테나를 포함하지 않을 수 있다. Although four semiconductor chips 200a, 200b, 200c, and 200d are illustrated in the drawing, two or three or more semiconductor chips may be disposed. In the drawing, each of the semiconductor chips 200a, 200b, 200c, and 200d disposed on the substrate 100 includes a bonding wire antenna, but some semiconductor chips include a bonding wire antenna, and some of the semiconductor chips It may not include a bonding wire antenna.
상기 반도체 칩들(200a, 200b, 200c, 200d)은 증폭기들(230a, 230b, 230c, 230d)을 포함할 수 있다. 상기 증폭기들(230a, 230b, 230c, 230d)은 파워 증폭기(Power Amplifier) 및 저잡음 증폭기(Low Noise Amplifier) 중에서 적어도 어느 하나를 포함할 수 있다. 상기 파워 증폭기(Power Amplifier)는 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)이 신호를 송신하기 위해 사용될 수 있다. 상기 저잡음 증폭기(Low Noise Amplifier)는 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)이 신호를 수신하기 위해 사용될 수 있다. 상기 증폭기들(230a, 230b, 230c, 230d) 중에서 적어도 어느 하나의 증폭기는 CMOS공정을 이용하여 제공될 수 있다. The semiconductor chips 200a, 200b, 200c, and 200d may include amplifiers 230a, 230b, 230c, and 230d. The amplifiers 230a, 230b, 230c, and 230d may include at least one of a power amplifier and a low noise amplifier. The power amplifier may be used for the bonding wire antennas 250a, 250b, 250c, 250d to transmit a signal. The low noise amplifier may be used for the bonding wire antennas 250a, 250b, 250c, 250d to receive a signal. At least one of the amplifiers 230a, 230b, 230c, and 230d may be provided using a CMOS process.
상기 반도체 칩들(200a, 200b, 200c, 200d)은 각각 송수신부들(210a, 210b, 210c, 210d)을 포함할 수 있다. 상기 송수신부들(210a, 210b, 210c, 210d)은 상기 증폭기들(230a, 230b, 230c, 230d)과 각각 전기적으로 연결될 수 있다. 상기 증폭기들(230a, 230b, 230c, 230d) 및 상기 송수신부들(210a, 210b, 210c, 210d) 사이에 스위치들(220a, 220b, 220c, 220d)이 배치될 수 있다. 상기 스위치들(220a, 220b, 220c, 220d)은 트랜지스터를 포함할 수 있다. The semiconductor chips 200a, 200b, 200c, and 200d may include transceivers 210a, 210b, 210c, and 210d, respectively. The transceivers 210a, 210b, 210c, and 210d may be electrically connected to the amplifiers 230a, 230b, 230c, and 230d, respectively. Switches 220a, 220b, 220c and 220d may be disposed between the amplifiers 230a, 230b, 230c and 230d and the transceivers 210a, 210b, 210c and 210d. The switches 220a, 220b, 220c and 220d may include transistors.
상기 송수신부들(210a, 210b, 210c, 210d)로부터 상기 증폭기들(230a, 230b, 230c, 230d)로 신호들이 각각 입력될 수 있다. 상기 증폭기들(230a, 230b, 230c, 230d)로 입력된 신호들은 상기 제2 본딩 패드들(245a, 245b, 245c, 245d)을 경유하여 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)에서 출력될 수 있다. 이 경우, 상기 증폭기들(230a, 230b, 230c, 230d)은 파워 증폭기(PA)일 수 있다. 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)에서 각각 출력 신호들(10, 20, 30, 40)이 출력될 수 있다. 상기 출력 신호들(10, 20, 30, 40)이 동일한 위상을 가질 수 있도록, 상기 송수신부들(210a, 210b, 201c, 210d)에서 상기 증폭기들(230a, 230b, 230c, 230d)로 입력되는 신호들의 위상은 동일할 수 있다. 상기 출력 신호들(10, 20, 30, 40)이 동일한 위상을 가짐으로써, 상기 출력 신호들(10, 20, 30, 40)은 서로 보강 간섭될 수 있다. 상기 출력 신호들(10, 20, 30, 40)이 합쳐져, 하나의 광역 신호가 구성될 수 있다. Signals may be input from the transceivers 210a, 210b, 210c, and 210d to the amplifiers 230a, 230b, 230c, and 230d, respectively. Signals input to the amplifiers 230a, 230b, 230c, and 230d are transferred from the bonding wire antennas 250a, 250b, 250c, and 250d via the second bonding pads 245a, 245b, 245c, and 245d. Can be output. In this case, the amplifiers 230a, 230b, 230c, and 230d may be power amplifiers PA. Output signals 10, 20, 30, and 40 may be output from the bonding wire antennas 250a, 250b, 250c, and 250d, respectively. Signals input to the amplifiers 230a, 230b, 230c, 230d from the transceivers 210a, 210b, 201c, 210d so that the output signals 10, 20, 30, 40 may have the same phase. These phases may be the same. As the output signals 10, 20, 30, and 40 have the same phase, the output signals 10, 20, 30, and 40 may constructively interfere with each other. The output signals 10, 20, 30, and 40 are combined to form one wide area signal.
상기 기판(100) 상에, CMOS 공정을 이용하여 제공된 증폭기를 포함하는 하나의 반도체 칩 및 본딩 와이어 안테나가 배치되는 경우, 증폭기의 출력파워에 의한 제약으로, 증폭기의 신뢰성이 저하될 수 있다. 예를 들어, CMOS 공정을 이용하여 제공된 증폭기의 경우 핫 캐리어 효과(Hot Carrier Effect) 등에 의한 제약으로, 신뢰성을 가지고 사용할 수 있는 출력 파워는 10dBm 내외 일 수 있다. 이에 따라, CMOS 공정을 이용하여 제공된 증폭기는 30dBm 내외의 출력 파워를 요구하는 통신 시스템에 사용될 수 없는 제약이 있다. 이에 따라, 종래 30dBm 내외의 출력 파워를 요구하는 통신 시스템에서는 화합물 반도체로 구현된 증폭기가 사용되었다. 다만, 본 발명의 일 실시 예에 따르면, 상기 복수의 본딩 와이어 안테나(250a, 250b, 250c, 250d)가 각각 동일한 위상을 갖는 상기 출력 신호들(10, 20, 30, 40)을 출력하여 하나의 상기 광역 신호를 구성함으로써, 상기 증폭기들(230a, 230b, 230c, 230d)의 각각의 이득은, 상기 기판(100) 상에 하나의 반도체 칩 및 본딩 와이어 안테나가 배치되는 경우와 비교하여, 작을 수 있다. 예를 들어, 기판 상에 6개의 반도체 칩이 배치되고, 반도체 칩들이 10dBm 의 출력 파워를 갖는 CMOS 공정을 이용하여 제공된 증폭기를 각각 하나씩 포함하는 경우, 각각의 증폭기가 출력하는 10dBm의 출력신호들은 하나의 28dBm 내외의 고출력 광역 신호로 합쳐질 수 있다. 이에 따라, 28dBm의 출력파워를 갖는 증폭기 배치된 것과 동일한 효과를 현출할 수 있다. 따라서, 상기 증폭기들(230a, 230b, 230c, 230d)은 화합물 반도체로 구현될 수 있음은 물론, 가격이 저렴한 CMOS로 구현될 수도 있다. When one semiconductor chip and a bonding wire antenna including an amplifier provided by using a CMOS process are disposed on the substrate 100, the reliability of the amplifier may be lowered due to the constraint of the output power of the amplifier. For example, in the case of an amplifier provided using a CMOS process, the output power that can be used with reliability may be about 10 dBm due to constraints such as a hot carrier effect. Accordingly, there is a limitation that amplifiers provided using CMOS processes cannot be used in communication systems that require output powers of around 30 dBm. Accordingly, in a communication system requiring an output power of about 30 dBm, an amplifier implemented with a compound semiconductor has been used. However, according to an exemplary embodiment of the present invention, the plurality of bonding wire antennas 250a, 250b, 250c, and 250d respectively output the output signals 10, 20, 30, and 40 having the same phase to each other. By constructing the wide area signal, the gain of each of the amplifiers 230a, 230b, 230c, 230d can be small compared to the case where one semiconductor chip and a bonding wire antenna are disposed on the substrate 100. have. For example, if six semiconductor chips are placed on a substrate and the semiconductor chips each include one amplifier provided using a CMOS process having an output power of 10 dBm, the output signals of 10 dBm output by each amplifier are one. It can be combined into a high power wide area signal of around 28dBm. Accordingly, the same effect as that of the amplifier arrangement having an output power of 28 dBm can be exhibited. Therefore, the amplifiers 230a, 230b, 230c, and 230d may be implemented as compound semiconductors, or may be implemented as low cost CMOSs.
일반적으로 통신 모듈에 포함된 증폭기를 설계하는 경우, 상기 증폭기는 통신 모듈의 최대 출력파워에 상응하는 출력파워를 갖도록 설계된다. 이에 따라, 최대 출력파워에서 최고 효율을 나타내는 증폭기의 특성상, 통신 모듈이 최대 출력파워에 비하여 낮은 출력파워로 동작하는 경우, 상기 증폭기의 효율이 낮아질 수 있다. 반면, 본 발명에 따르면, 상기 반도체 칩들(200a, 200b, 200c, 200d) 상에 상기 송수신부들(210a, 210b, 210c, 210d) 및 상기 증폭기들(230a, 230b, 230c, 230d)을 연결하는 스위치들(220a, 220b, 220c, 220d)이 각각 배치됨으로써, 상기 각각의 증폭기들(230a, 230b, 230c, 230d)의 동작 여부가 제어될 수 있다. 따라서, 필요한 상기 광역 신호의 출력의 세기에 따라, 상기 증폭기들(230a, 230b, 230c, 230d)의 동작이 상기 각각의 스위치들(220a, 220b, 220c, 220d)에 의해 조절될 수 있다. 즉, 각각의 증폭기들의 동작 여부를 제어하여, 통신 모듈이 필요로 하는 출력신호의 최대 출력파워를 구현할 수 있어, 최대 출력 파워보다 낮은 출력 파워로 통신 모듈이 동작하는 경우에도, 각각의 증폭기들은 최대의 출력 파워를 가지고 동작할 수 있다. 예를 들어, 필요한 상기 광역 신호의 세기가 28dBm이고, 각각의 증폭기들이 최대 출력이 10dBm이고, 기판 상에 증폭기를 갖는 반도체 칩이 8개 배치되는 경우, 상기 8개의 증폭기 중에서 6개의 증폭기들이 10dBm로 동작하여, 28dBm의 광역 신호를 출력할 수 있다. 통신 모듈에서 필요한 출력파워에 따라, 상기 증폭기들은 최대 출력파워로 동작할 수 있다. 이에 따라, 복수개의 증폭기 중에서 동작하는 증폭기들은 최고 효율에서 동작할 수 있고, 따라서, 고효율에 최적화된 통신 모듈이 제공될 수 있다.In general, when designing an amplifier included in the communication module, the amplifier is designed to have an output power corresponding to the maximum output power of the communication module. Accordingly, when the communication module operates at a lower output power than the maximum output power, the efficiency of the amplifier may be lowered due to the characteristics of the amplifier having the highest efficiency at the maximum output power. On the other hand, according to the present invention, a switch connecting the transceivers 210a, 210b, 210c, 210d and the amplifiers 230a, 230b, 230c, 230d on the semiconductor chips 200a, 200b, 200c, 200d. Since the fields 220a, 220b, 220c, and 220d are disposed, the operation of the respective amplifiers 230a, 230b, 230c, and 230d may be controlled. Thus, depending on the intensity of the output of the wide area signal required, the operation of the amplifiers 230a, 230b, 230c, 230d may be adjusted by the respective switches 220a, 220b, 220c, 220d. That is, by controlling the operation of each of the amplifiers, it is possible to implement the maximum output power of the output signal required by the communication module, even if the communication module operates at an output power lower than the maximum output power, each amplifier is the maximum It can operate with output power of. For example, if the strength of the wide-area signal required is 28 dBm, the respective amplifiers have a maximum output of 10 dBm, and eight semiconductor chips with amplifiers are placed on the substrate, six of the eight amplifiers to 10 dBm. In operation, the wideband signal of 28dBm can be output. Depending on the output power required by the communication module, the amplifiers can operate at maximum output power. Accordingly, the amplifiers operating among the plurality of amplifiers can operate at the highest efficiency, and thus a communication module optimized for high efficiency can be provided.
상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)을 통해 신호들이 수신될 수 있다. 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)에서 수신된 신호들은 상기 증폭기들(230a, 230b, 230c, 230d)을 거쳐 각각 상기 송수신부들(210a, 210b, 210c, 210d)로 입력될 수 있다. 이 경우, 상기 증폭기들(230a, 230b, 230c, 230d)은 저잡음 증폭기(LNA)일 수 있다. Signals may be received via the bonding wire antennas 250a, 250b, 250c, 250d. Signals received by the bonding wire antennas 250a, 250b, 250c, and 250d may be input to the transceivers 210a, 210b, 210c, and 210d through the amplifiers 230a, 230b, 230c, and 230d, respectively. have. In this case, the amplifiers 230a, 230b, 230c, and 230d may be low noise amplifiers (LNAs).
본 발명의 또 다른 실시 예의 변형 예에 따른 모노폴 본딩 와이어 통신 모듈이 설명된다. A monopole bonding wire communication module according to a modification of another embodiment of the present invention is described.
도 14를 다시 참조하면, 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)은 일정한 간격으로 이격되어 배치될 수 있다. 예를 들어 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)은 λ/2 (λ: 본 발명이 사용되는 통신 주파수의 파장)의 간격을 가지고, 일정하게 이격될 수 있다. 상기 송수신부들(210a, 210b, 210c, 210d) 내부에는 위산 천이(phase shift)를 통하여 신호를 지연시키고, 상기 지연된 신호들을 중첩하는 기능 블럭들이 각각 구비될 수 있다. 상기 송수신부들(210a, 210b, 210c, 210d)에서 상기 증폭기들(230a, 230b, 230c, 230d)로 입력되는 각각의 신호들의 위상은 상이할 수 있다. 상기 증폭기들(230a, 230b, 230c, 230d)로 입력되는 신호들은 각각 일정한 위상의 차이를 가질 수 있다. 상기 본딩 와이어 안테나들(250a, 250b, 250c, 250d)의 상기 출력 신호들(10, 20, 30, 40)의 위상은 각각 일정한 차이를 가질 수 있다. 예를 들어, 상기 출력 신호들(10, 20, 30, 40)은 각각 45°의 위상차이를 가질 수 있다. 이로써, 본 발명에 따른 통신 모듈은 빔포밍(Beamfirming)에 사용될 수 있다. Referring back to FIG. 14, the bonding wire antennas 250a, 250b, 250c, and 250d may be spaced apart at regular intervals. For example, the bonding wire antennas 250a, 250b, 250c, and 250d may be spaced at regular intervals with a spacing of lambda / 2 (λ: wavelength of a communication frequency in which the present invention is used). In the transceivers 210a, 210b, 210c, and 210d, functional blocks may be provided to delay signals through phase shifts and to overlap the delayed signals. Phases of the signals input to the amplifiers 230a, 230b, 230c, and 230d from the transceivers 210a, 210b, 210c, and 210d may be different. Signals input to the amplifiers 230a, 230b, 230c, and 230d may have a predetermined phase difference, respectively. The phases of the output signals 10, 20, 30, and 40 of the bonding wire antennas 250a, 250b, 250c, and 250d may have a predetermined difference, respectively. For example, the output signals 10, 20, 30, and 40 may each have a phase difference of 45 °. Thus, the communication module according to the present invention can be used for beamforming.
본 발명의 실시 예들에 따른 모노폴 본딩 와이어 통신 모듈의 시뮬레이션 테스트가 설명된다. Simulation test of the monopole bonding wire communication module according to embodiments of the present invention is described.
도 16 및 17은 본 발명의 실시 예들에 따른 모노폴 본딩 와이어 통신 모듈을 시뮬레이션한 결과를 나타내는 그래프이다.16 and 17 are graphs illustrating simulation results of a monopole bonding wire communication module according to embodiments of the present invention.
도 16을 참조하면, 그래프의 가로축은 주파수를 나타내고, 그래프의 세로축은 출력파워를 나타낸다. 그래프에서도 알 수 있듯이, 본 발명의 실시 예들에 따른 모노폴 본딩 와이어 안테나 통신 모듈은 본 시뮬레이션에서, 60GHz 의 주파수 대역에서 신호를 성공적으로 송신하거나 수신하였다. 본 발명의 실시 예들에 따른 모노폴 본딩 와이어 안테나 통신 모듈은 상기 시뮬레이션 결과와 같이, 60GHz와 같은 고주파수 대역을 사용한 통신 시스템에서 사용될 수 있음은 물론, 본딩 와이어 안테나의 길이를 달리하여, 다른 주파수 대역을 사용하는 통신 시스템에서도 사용될 수 있다. Referring to FIG. 16, the horizontal axis of the graph represents frequency, and the vertical axis of the graph represents output power. As can be seen from the graph, the monopole bonding wire antenna communication module according to the embodiments of the present invention successfully transmits or receives a signal in a frequency band of 60 GHz in this simulation. The monopole bonding wire antenna communication module according to the embodiments of the present invention may be used in a communication system using a high frequency band such as 60 GHz as the simulation result, as well as by using different frequency bands by varying the length of the bonding wire antenna. Can also be used in communication systems.
도 17을 참조하면, X 축은 상기 본딩 와이어 안테나의 배치 방향일 수 있고, Y 축 및 Z 축은 본딩 와이어 안테나에서 출력된 출력신호의 방향일 수 있다. 도면에 도시된 바와 같이, 상기 출력신호는 본딩 와이어 안테나에서 방사되어, 본딩 와이어 안테나로부터 출력될 수 있다. 본 발명의 실시 예들에 따른 모노폴 본딩 와이어 안테나 통신 모듈은 상기 시뮬레이션 결과와 같이, 신호를 출력할 수 있어, 통신 모듈의 안테나로 사용될 수 있다. 이에 따라, 초소형의 안테나를 갖는 고집적화에 최적화된 통신 모듈이 제공될 수 있다. Referring to FIG. 17, the X axis may be a direction in which the bonding wire antenna is disposed, and the Y axis and Z axis may be directions of an output signal output from the bonding wire antenna. As shown in the figure, the output signal may be radiated from the bonding wire antenna and output from the bonding wire antenna. The monopole bonding wire antenna communication module according to the embodiments of the present invention may output a signal as shown in the simulation result, and thus may be used as an antenna of the communication module. Accordingly, a communication module optimized for high integration having an ultra small antenna can be provided.
(통신 모듈)(Communication module)
본 발명의 일 실시 예에 따른 통신 모듈(100)이 설명된다. 도 18은 본 발명의 제1 실시 예에 따른 통신 모듈을 설명하기 위한 도면이다. A communication module 100 according to an embodiment of the present invention is described. 18 is a diagram for describing a communication module according to a first embodiment of the present invention.
도 18을 참조하면, 반도체 칩(SC1)이 제공된다. 상기 반도체 칩(SC1)은 송수신부(Tx/Rx), 복수의 증폭기(Amp1, Amp2, Amp3, Amp4) 및 복수의 스위치 소자(S1, S2, S3, S4)를 포함할 수 있다. 상기 복수의 스위치 소자(S1~S4)는 상기 복수의 증폭기(Amp1~Amp4)를 상기 송수신부(Tx/Rx)에 각각 연결할 수 있다. 상기 복수의 증폭기(Amp1~Amp4)는 파워 증폭기(Power Amplifier) 및/또는 저잡음 증폭기(Low Noise Ampilfier)를 포함할 수 있다. 상기 복수의 증폭기(Amp1~Amp4) 중에서 적어도 어느 하나는 CMOS 공정을 이용하여 제공될 수 있다. 상기 복수의 스위치 소자(S1~S4)에 의해 상기 복수의 증폭기(Amp1~Amp4)의 동작 여부가 제어될 수 있다. 상기 복수의 스위치 소자(S1~S4)는 트랜지스터일 수 있다. 그 밖에, 상기 반도체 칩(SC1)은 메모리 소자, 마이크로 프로세서 소자 및 다양한 전자 소자를 포함할 수 있다. Referring to FIG. 18, a semiconductor chip SC1 is provided. The semiconductor chip SC1 may include a transceiver Tx / Rx, a plurality of amplifiers Amp1, Amp2, Amp3, and Amp4, and a plurality of switch elements S1, S2, S3, and S4. The plurality of switch elements S1 to S4 may connect the plurality of amplifiers Amp1 to Amp4 to the transceivers Tx / Rx, respectively. The plurality of amplifiers Amp1 to Amp4 may include a power amplifier and / or a low noise amplifier. At least one of the amplifiers Amp1 to Amp4 may be provided using a CMOS process. The operation of the plurality of amplifiers Amp1 to Amp4 may be controlled by the plurality of switch elements S1 to S4. The plurality of switch elements S1 to S4 may be transistors. In addition, the semiconductor chip SC1 may include a memory device, a microprocessor device, and various electronic devices.
상기 반도체 칩(SC1) 상에 복수의 안테나(Ant1, Ant2, Ant3, Ant4: Ants)가 제공될 수 있다. 상기 복수의 안테나(Ants) 각각의 일단 및 타단은 상기 반도체 칩(SC1)과 직접 접촉되어 연결될 수 있다. 상기 복수의 안테나(Ants)의 상기 일단을 제외한 나머지 부분 중 적어도 일부는 상기 반도체칩(SC1)으로부터 이격될 수 있다. 예를 들어, 상기 복수의 안테나(Ants) 각각의 상기 일단 및 상기 타단을 제외한 부분은 상기 반도체 칩(SC1)으로부터 이격될 수 있다. 상기 복수의 안테나(Ants)의 모양은 다양하게 구현될 수 있다. 예를 들어, 상기 복수의 안테나(Ants)의 상기 일단 및 상기 타단은 상기 반도체 칩(SC1)과 접촉하면서, 상기 복수의 안테나(Ants) 각각은 상기 반도체 칩(SC1)의 상부면으로부터 볼록한 아치형의 곡선 모양을 가질 수 있다. A plurality of antennas Ant1, Ant2, Ant3, and Ant4: Ants may be provided on the semiconductor chip SC1. One end and the other end of each of the antennas may be directly contacted with the semiconductor chip SC1. At least some of the remaining portions of the plurality of antennas except for one end may be spaced apart from the semiconductor chip SC1. For example, portions except the one end and the other end of each of the plurality of antennas may be spaced apart from the semiconductor chip SC1. Shapes of the plurality of antennas may be implemented in various ways. For example, while the one end and the other end of the plurality of antennas contact the semiconductor chip SC1, each of the plurality of antennas has an arcuate shape convex from an upper surface of the semiconductor chip SC1. It may have a curved shape.
상기 복수의 안테나(Ants) 각각의 상기 일단 및 상기 타단을 제외한 부분은 상기 반도체 칩(SC1)으로부터 돌출될 수 있다. 상기 복수의 안테나(Ants)는 상기 반도체칩(SC1) 상에 배치된 반 원형의 형태일 수 있다. 상기 복수의 안테나(Ants)의 상기 일단들은 상기 복수의 스위치 소자(S1~S4)와 각각 연결될 수 있다. 상기 복수의 안테나(Ants) 각각의 길이는 동일할 수 있다. 예를 들어, 상기 복수의 안테나(Ants) 각각의 길이는 0.8mm~1mm 일 수 있다. 도면 상에는 4개의 안테나들(Ants)이 도시되었지만, 2~3 개 또는 5개 이상의 안테나가 배치될 수 있다. Portions other than the one end and the other end of each of the antennas may protrude from the semiconductor chip SC1. The plurality of antennas may have a semicircular shape disposed on the semiconductor chip SC1. The ends of the plurality of antennas may be connected to the plurality of switch elements S1 to S4, respectively. Each of the antennas may have the same length. For example, each of the plurality of antennas may have a length of 0.8 mm to 1 mm. Although four antennas (Ants) are shown in the figure, two or three or five or more antennas may be arranged.
상기 송수신부(Tx/Rx)로부터 상기 복수의 증폭기(Amp1~Amp4)로 신호들이 입력될 수 있다. 이 경우, 상기 복수의 증폭기(Amp1~Amp4)는 파워 증폭기(Power Amplifier)일 수 있다. 상기 송수신부(Tx/Rx)에서 상기 복수의 증폭기(Amp1~Amp4)로 입력되는 상기 신호들은 동일한 위상을 가질 수 있다. 상기 신호를 입력받은 상기 복수의 안테나(Ants)는 각각 출력 신호들을 출력할 수 있다. 상기 복수의 안테나(Ants)에서 각각 출력된 상기 출력 신호들은 동일한 위상을 가질 수 있다. 상기 출력 신호들이 동일한 위상을 가짐으로써, 상기 출력 신호들은 상호 보강 간섭되어, 하나의 광역 신호를 구성할 수 있다. Signals may be input from the transceiver Tx / Rx to the amplifiers Amp1 to Amp4. In this case, the plurality of amplifiers Amp1 to Amp4 may be power amplifiers. The signals input to the plurality of amplifiers Amp1 to Amp4 from the transceiver Tx / Rx may have the same phase. The plurality of antennas receiving the signal may output output signals, respectively. The output signals respectively output from the plurality of antennas may have the same phase. By having the output signals have the same phase, the output signals may be constructively interfered with each other to constitute one wide area signal.
상기 반도체 칩(SC1)이 CMOS 공정을 이용하여 제공된 하나의 증폭기를 포함하는 경우, 증폭기의 출력파워에 의한 제약으로, 증폭기의 신뢰성이 저하될 수 있다. 예를 들어, 일반적으로 CMOS 공정을 이용하여 제공된 증폭기의 경우 핫 캐리어 효과(Hot Carrier Effect) 등에 의한 제약으로, 신뢰성을 가지고 사용할 수 있는 출력 파워는 10dBm 내외 일 수 있다. 이에 따라, CMOS 공정을 이용하여 제공된 증폭기는 30dBm 내외의 출력 파워를 요구하는 통신 시스템에 사용될 수 없는 제약이 있다. 이에 따라, 종래 30dBm 내외의 출력 파워를 요구하는 통신 시스템에서는 화합물 반도체로 구현된 증폭기가 사용되었다. When the semiconductor chip SC1 includes one amplifier provided by using a CMOS process, the reliability of the amplifier may be lowered due to the constraint of the output power of the amplifier. For example, in general, an amplifier provided using a CMOS process is limited by a hot carrier effect, and the like, and the output power that can be used with reliability may be about 10 dBm. Accordingly, there is a limitation that amplifiers provided using CMOS processes cannot be used in communication systems that require output powers of around 30 dBm. Accordingly, in a communication system requiring an output power of about 30 dBm, an amplifier implemented with a compound semiconductor has been used.
다만, 본 발명의 실시 예에 따르면, 상기 복수의 안테나(Ants)가 각각 동일한 위상을 갖는 상기 출력 신호들을 출력하여 하나의 상기 광역 신호를 구성함으로써, 상기 복수의 증폭기(Amp1~Amp4)의 각각의 출력파워들은, 상기 반도체 칩(SC1) 상에 하나의 증폭기가 배치되는 경우와 비교하여, 작을 수 있다. 예를 들어, 상기 반도체 칩(SC1)이 10dBm 의 출력 파워를 갖는 CMOS 공정을 이용하여 제공된 6개의 증폭기를 포함하는 경우, 각각의 증폭기가 출력하는 10dBm의 출력신호들은 하나의 28dBm 내외의 고출력 광역 신호로 합쳐질 수 있다. 이에 따라, 28dBm의 출력파워를 갖는 증폭기 배치된 것과 동일한 효과를 현출할 수 있다. 따라서, 상기 복수의 증폭기(Amp1~Amp4)는 화합물 반도체로 구현될 수 있음은 물론, 가격이 저렴한 CMOS로 구현될 수도 있어, 저렴한 가격의 통신 모듈이 제공될 수 있다. However, according to an exemplary embodiment of the present invention, the plurality of antennas output the output signals each having the same phase to form one wide area signal, so that each of the plurality of amplifiers Amp1 to Amp4 The output powers may be small compared with the case where one amplifier is disposed on the semiconductor chip SC1. For example, when the semiconductor chip SC1 includes six amplifiers provided by using a CMOS process having an output power of 10 dBm, the output signals of 10 dBm output by each amplifier are about 28 dBm high power wide area signals. Can be combined. Accordingly, the same effect as that of the amplifier arrangement having an output power of 28 dBm can be exhibited. Accordingly, the plurality of amplifiers Amp1 to Amp4 may not only be implemented as compound semiconductors, but also may be implemented as low cost CMOS, and thus a low cost communication module may be provided.
일반적으로 통신 모듈에 포함된 증폭기를 설계하는 경우, 상기 증폭기는 통신 모듈의 최대 출력파워에 상응하는 출력파워를 갖도록 설계된다. 이에 따라, 최대 출력파워에서 최고 효율을 나타내는 증폭기의 특성상, 통신 모듈이 최대 출력파워에 비하여 낮은 출력파워로 동작하는 경우, 상기 증폭기의 효율이 낮아질 수 있다. In general, when designing an amplifier included in the communication module, the amplifier is designed to have an output power corresponding to the maximum output power of the communication module. Accordingly, when the communication module operates at a lower output power than the maximum output power, the efficiency of the amplifier may be lowered due to the characteristics of the amplifier having the highest efficiency at the maximum output power.
반면, 본 발명의 실시 예에 따르면, 상기 반도체 칩(SC1) 상에 상기 송수신부(Tx/Rx) 및 상기 복수의 증폭기(Amp1~Amp4)를 각각 연결하는 복수의 스위치 소자(S1~S4)가 배치됨으로써, 상기 복수의 증폭기(Amp1~Amp4) 각각의 동작 여부가 제어될 수 있다. 따라서, 필요한 상기 광역 신호의 출력의 세기에 따라, 상기 복수의 증폭기(Amp1~Amp4) 각각의 동작이 상기 복수의 스위치(S1~S4)에 의해 조절될 수 있다. 즉, 각각의 증폭기들의 동작 여부를 제어하여, 통신 모듈이 필요로 하는 출력신호의 최대 출력파워를 구현할 수 있어, 최대 출력 파워보다 낮은 출력 파워로 통신 모듈이 동작하는 경우에도, 각각의 증폭기들은 최대의 출력 파워를 가지고 동작할 수 있다. 예를 들어, 필요한 상기 광역 신호의 세기가 28dBm이고, 증폭기의 최대 출력이 10dBm이고, 상기 반도체 칩(SC1)이 8개의 증폭기를 포함하는 경우, 상기 8개의 증폭기 중에서 6개의 증폭기들이 10dBm로 동작하여, 28dBm의 광역 신호를 출력할 수 있다. 통신 모듈에서 필요한 출력파워에 따라, 상기 증폭기들은 최대 출력파워로 동작할 수 있다. 이에 따라, 복수의 증폭기 중에서 동작하는 증폭기들은 최고 효율에서 동작할 수 있고, 따라서, 고효율에 최적화된 통신 모듈이 제공될 수 있다. On the other hand, according to an embodiment of the present invention, a plurality of switch elements (S1 ~ S4) for connecting the transceiver (Tx / Rx) and the plurality of amplifiers (Amp1 ~ Amp4) on the semiconductor chip (SC1), respectively By the arrangement, whether each of the plurality of amplifiers Amp1 to Amp4 is operated may be controlled. Therefore, according to the intensity of the output of the wide-area signal required, the operation of each of the plurality of amplifiers Amp1 to Amp4 may be adjusted by the plurality of switches S1 to S4. That is, by controlling the operation of each of the amplifiers, it is possible to implement the maximum output power of the output signal required by the communication module, even if the communication module operates at an output power lower than the maximum output power, each amplifier is the maximum It can operate with output power of. For example, if the necessary strength of the wide area signal is 28 dBm, the maximum output of the amplifier is 10 dBm, and the semiconductor chip SC1 includes eight amplifiers, six of the eight amplifiers operate at 10 dBm. It can output 28dBm wide area signal. Depending on the output power required by the communication module, the amplifiers can operate at maximum output power. Accordingly, amplifiers operating among the plurality of amplifiers can operate at the highest efficiency, and thus a communication module optimized for high efficiency can be provided.
상기 안테나(Ants)를 통해 신호들이 수신될 수 있다. 상기 복수의 안테나(Ants)에서 수신된 신호들은 상기 복수의 증폭기(Amp1~Amp4)를 거쳐 상기 송수신부(Tx/Rx)로 입력될 수 있다. 이 경우, 상기 복수의 증폭기(Amp1~Amp4)는 저잡음 증폭기(Low Noise Amplifier)일 수 있다. Signals may be received via the antenna. Signals received from the plurality of antennas may be input to the transceiver Tx / Rx through the plurality of amplifiers Amp1 to Amp4. In this case, the plurality of amplifiers Amp1 to Amp4 may be low noise amplifiers.
본 발명의 일 실시 예의 변형 예가 도 18을 재차 참조하여 설명된다. A modification of one embodiment of the present invention is described with reference to FIG. 18 again.
도 18을 다시 참조하면, 상기 복수의 안테나(Ants)는 상기 반도체 칩(SC1) 상에서 일정한 간격으로 서로 이격되어 배치될 수 있다. 예를 들어 상기 복수의 안테나(Ants)는 λ/2 (λ: 본 발명이 사용되는 통신 주파수의 파장)의 간격을 가지고, 일정하게 이격될 수 있다. 상기 송수신부(Tx/Rx) 내부에는 위상 천이(phase shift)를 통하여 신호를 지연시키고, 상기 지연된 신호들을 중첩하는 기능 블럭들이 구비될 수 있다. 상기 송수신부(Tx/Rx)에서 상기 복수의 증폭기(Amp1~Amp4)로 입력되는 신호들의 위상은 상이할 수 있다. 상기 복수의 증폭기(Amp1~Amp4)로 입력되는 신호들은 각각 일정한 위상의 차이를 가질 수 있다. 따라서, 상기 복수의 안테나(Ants)의 출력 신호들의 위상은 각각 일정한 차이를 가질 수 있다. 예를 들어, 상기 출력 신호들은 각각 45°의 위상차이를 가질 수 있다. 이로써, 상기 복수의 안테나(Ants)들은 빔포밍(Beamfirming)에 사용될 수 있다.Referring back to FIG. 18, the plurality of antennas Ants may be spaced apart from each other at regular intervals on the semiconductor chip SC1. For example, the plurality of antennas may be spaced at regular intervals at intervals of λ / 2 (λ: wavelength of a communication frequency in which the present invention is used). In the transceiver Tx / Rx, functional blocks may be provided to delay a signal through a phase shift and overlap the delayed signals. The phases of the signals input to the plurality of amplifiers Amp1 to Amp4 from the transceiver Tx / Rx may be different. Signals input to the plurality of amplifiers Amp1 to Amp4 may each have a predetermined phase difference. Accordingly, the phases of the output signals of the plurality of antennas may have a constant difference. For example, the output signals may each have a phase difference of 45 °. As a result, the plurality of antennas may be used for beamforming.
본 발명의 다른 실시 예에 따른 통신 모듈이 설명된다. 도 19 및 20은 본 발명의 다른 실시 예에 따른 통신 모듈을 설명하기 위한 것으로, 도 20은 도 19의 I-I'를 따라 취한 단면도이다. A communication module according to another embodiment of the present invention is described. 19 and 20 illustrate a communication module according to another exemplary embodiment. FIG. 20 is a cross-sectional view taken along line II ′ of FIG. 19.
도 19 및 도 20을 참조하면, 도 18을 참조하여 설명된 통신 모듈(100)이 제공될 수 있다. 반도체 칩(SC1) 상에 본딩 패드(122)가 배치될 수 있다. 상기 본딩 패드(122)는 상기 반도체 칩(SC1)의 가장 자리를 따라 복수 개 제공될 수 있다. 19 and 20, the communication module 100 described with reference to FIG. 18 may be provided. The bonding pads 122 may be disposed on the semiconductor chip SC1. A plurality of bonding pads 122 may be provided along edges of the semiconductor chip SC1.
상기 반도체 칩(SC1)이 장착(mount)되는 기판(110)이 제공될 수 있다. 상기 반도체 칩(SC1)은 상기 기판(110)의 상부면 상에 배치될 수 있다. 상기 기판(110)의 면적은 상기 반도체 칩(SC1)의 면적보다 넓을 수 있다. 상기 기판(110)은 패키지용 기판 일 수 있다. 상기 기판(110)의 하부면 상에 절연 물질(136)이 배치될 수 있다. 상기 기판(110)의 하부면 상에 상기 절연 물질(136)을 관통하는 접합 전극(138) 및 솔더볼(139) 들이 배치될 수 있다. 상기 기판(110)의 상부면 및 상기 반도체 칩(SC1) 사이에 접착 패드(134) 및 접착 물질(132)이 차례로 배치될 수 있다. 상기 접착 패드(134)는 도전 물질을 포함할 수 있다. 이 경우, 상기 접착 패드(134) 그라운드와 연결을 위해 사용될 수 있다. 이와는 달리, 상기 접착 패드(134)는 절연물질을 포함할 수 있다. 상기 접착 물질(132)은 상기 반도체 칩(SC1)을 상기 기판(110)의 상부면 상에 고정시킬 수 있다. 상기 반도체 칩(SC1)은 상기 기판(110) 상에 볼 그리드 어레이 패키지 구조로 실장될 수 있다. The substrate 110 on which the semiconductor chip SC1 is mounted may be provided. The semiconductor chip SC1 may be disposed on an upper surface of the substrate 110. The area of the substrate 110 may be larger than the area of the semiconductor chip SC1. The substrate 110 may be a substrate for a package. An insulating material 136 may be disposed on the bottom surface of the substrate 110. Junction electrodes 138 and solder balls 139 penetrating the insulating material 136 may be disposed on the lower surface of the substrate 110. An adhesive pad 134 and an adhesive material 132 may be sequentially disposed between the upper surface of the substrate 110 and the semiconductor chip SC1. The adhesive pad 134 may include a conductive material. In this case, the adhesive pad 134 may be used for connection with the ground. Alternatively, the adhesive pad 134 may include an insulating material. The adhesive material 132 may fix the semiconductor chip SC1 on the upper surface of the substrate 110. The semiconductor chip SC1 may be mounted on the substrate 110 in a ball grid array package structure.
상기 기판(110)의 상기 상부면 상에 접속 패드(126)가 배치될 수 있다. 상기 접속 패드(126)는 상기 기판(110)의 가장자리를 따라 복수 개 제공될 수 있다. 상기 접속 패드(126) 및 상기 본딩 패드(122)를 연결하는 본딩 와이어(124)가 제공될 수 있다. 상기 본딩 와이어(124)는 상기 반도체 칩(SC1)에 포함된 다양한 전자 소자를 상기 기판(110)과 전기적으로 연결할 수 있다. The connection pad 126 may be disposed on the upper surface of the substrate 110. The connection pad 126 may be provided in plural along the edge of the substrate 110. A bonding wire 124 connecting the connection pad 126 and the bonding pad 122 may be provided. The bonding wire 124 may electrically connect various electronic elements included in the semiconductor chip SC1 with the substrate 110.
본 발명의 또 다른 실시 예에 따른 통신 모듈(300)이 설명된다. 도 21 및 도 22는 본 발명의 또 다른 실시 예에 따른 통신 모듈을 설명하기 위한 것으로, 도 22는 는 도 21의 II-II'를 따라 취한 단면도이다. A communication module 300 according to another embodiment of the present invention is described. 21 and 22 illustrate a communication module according to another embodiment of the present invention, and FIG. 22 is a cross-sectional view taken along line II-II 'of FIG. 21.
도 21 및 도 22를 참조하면, 도 1 을 참조하여 설명된 통신 모듈(100)이 제공될 수 있다. 반도체 칩(SC1)은 기판(110)의 상부면 상에 배치될 수 있다. 상기 반도체 칩(SC1) 및 상기 기판(110) 사이에 접착 패드(112)가 배치되어, 상기 반도체 칩(SC1)은 상기 기판(110)에 고정될 수 있다. 상기 기판(110)은 도 19 및 도 20을 참조하여 설명된 기판(110)일 수 있다. 상기 기판(110)의 하부면 상에 도 19 및 도 20을 참조하여 설명된 접합 전극(138), 솔더볼(139) 및 절연물질(136)이 배치될 수 있다.21 and 22, the communication module 100 described with reference to FIG. 1 may be provided. The semiconductor chip SC1 may be disposed on the upper surface of the substrate 110. An adhesive pad 112 may be disposed between the semiconductor chip SC1 and the substrate 110 so that the semiconductor chip SC1 may be fixed to the substrate 110. The substrate 110 may be the substrate 110 described with reference to FIGS. 19 and 20. The junction electrode 138, the solder ball 139, and the insulating material 136 described with reference to FIGS. 19 and 20 may be disposed on the lower surface of the substrate 110.
상기 반도체 칩(SC1)은 접속 전극(142)을 포함할 수 있다. 상기 기판(110)의 상부면 상에 접속 패드(144)가 배치될 수 있다. 상기 접속 패드(144)는 상기 기판(110)의 상부면 및 상기 반도체 칩(SC1) 사이에 개재될 수 있다. 상기 접속 패드(142), 상기 반도체 칩(SC1)을 관통하여 상기 접속 패드(144)와 전기적으로 연결되는 비아 콘택 플러그(140)가 제공될 수 있다. 상기 비아 콘택 플러그(140)는 상기 반도체 칩(SC1) 내의 다양한 전자 소자와 상기 기판(110)을 전기적으로 연결할 수 있다. The semiconductor chip SC1 may include a connection electrode 142. The connection pad 144 may be disposed on the upper surface of the substrate 110. The connection pad 144 may be interposed between an upper surface of the substrate 110 and the semiconductor chip SC1. A via contact plug 140 may be provided through the connection pad 142 and the semiconductor chip SC1 to be electrically connected to the connection pad 144. The via contact plug 140 may electrically connect various electronic devices in the semiconductor chip SC1 and the substrate 110.
본 발명의 또 다른 실시 예에 따른 통신 모듈(400)이 설명된다. 도 23 및 도 24는 본 발명의 또 다른 실시 예에 따른 통신 모듈을 설명하기 위한 것으로, 도 24는 도 23의 III-III'를 따라 취한 단면도이다. A communication module 400 according to another embodiment of the present invention is described. 23 and 24 illustrate a communication module according to another embodiment of the present invention, and FIG. 24 is a cross-sectional view taken along line III-III ′ of FIG. 23.
도 23 및 도 24를 참조하면, 도 21 및 도 22를 참조하여 설명된 통신 모듈(300)이 제공될 수 있다. 반도체 칩(SC1) 및 기판(110) 사이에 추가 반도체 칩들(SC2, SC3)이 개재될 수 있다. 상기 추가 반도체 칩들(SC2, SC3)은 메모리 소자 및 마이크로 프로세서 소자 등을 포함할 수 있다. 도면에는 2개의 추가 반도체 칩들(SC2, SC3)이 도시되었지만, 1 개 혹은 2개 이상의 반도체 칩들이 배치될 수 있다. 23 and 24, the communication module 300 described with reference to FIGS. 21 and 22 may be provided. Additional semiconductor chips SC2 and SC3 may be interposed between the semiconductor chip SC1 and the substrate 110. The additional semiconductor chips SC2 and SC3 may include a memory device and a microprocessor device. Although two additional semiconductor chips SC2 and SC3 are shown in the figure, one or two or more semiconductor chips may be disposed.
상기 반도체 칩들(SC1~SC3)은 접속 전극(142)을 각각 포함할 수 있다. 상기 기판(110) 상에 상기 반도체 칩들(SC1~SC3)이 적층될 수 있다. 적층된 상기 반도체 칩들(SC1~SC3)은 접착 패드들(112, 113, 114)에 의해 상기 기판(110) 상에 고정되어 배치될 수 있다. 비아 콘택 플러그(140)는 상기 반도체 칩들(SC1~SC3) 및 접속 전극들(142)을 관통하여 상기 기판(110) 상에 배치된 접속 패드(144)와 전기적으로 연결될 수 있다. 상기 비아 콘택 플러그(140)는 상기 반도체 칩들(SC1~SC3) 내의 다양한 전자 소자와 상기 기판(110)을 전기적으로 연결할 수 있다. The semiconductor chips SC1 to SC3 may include connection electrodes 142, respectively. The semiconductor chips SC1 to SC3 may be stacked on the substrate 110. The stacked semiconductor chips SC1 to SC3 may be fixedly disposed on the substrate 110 by adhesive pads 112, 113, and 114. The via contact plug 140 may be electrically connected to the connection pad 144 disposed on the substrate 110 through the semiconductor chips SC1 to SC3 and the connection electrodes 142. The via contact plug 140 may electrically connect various electronic devices in the semiconductor chips SC1 to SC3 and the substrate 110.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.The foregoing detailed description illustrates and describes the present invention. In addition, the foregoing description merely shows and describes preferred embodiments of the present invention, and as described above, the present invention can be used in various other combinations, modifications, and environments, and the scope of the concept of the invention disclosed in the present specification and writing Changes or modifications may be made within the scope equivalent to the disclosure and / or within the skill or knowledge of the art. Accordingly, the detailed description of the invention is not intended to limit the invention to the disclosed embodiments. Also, the appended claims should be construed as including other embodiments.
본 발명의 실시 예들은 통신 모듈에 사용될 수 있다.Embodiments of the present invention may be used in a communication module.

Claims (57)

  1. 기판 상의 반도체 칩;A semiconductor chip on a substrate;
    상기 반도체 칩 상의 복수의 본딩 패드; 그리고A plurality of bonding pads on the semiconductor chip; And
    상기 복수의 본딩 패드와 전기적으로 연결되고, 신호를 송수신하는 복수의 본딩 와이어 안테나를 포함하는 본딩 와이어 안테나 통신 모듈.Bonding wire antenna communication module electrically connected to the plurality of bonding pads, comprising a plurality of bonding wire antenna for transmitting and receiving signals.
  2. 제1 항에 있어서,According to claim 1,
    상기 반도체 칩은 상기 복수의 본딩 패드와 전기적으로 연결된 복수의 증폭기를 포함하는 본딩 와이어 안테나 통신 모듈.And the semiconductor chip comprises a plurality of amplifiers electrically connected to the plurality of bonding pads.
  3. 제2 항에 있어서,The method of claim 2,
    상기 복수의 증폭기는 파워 증폭기(Power Amplifier) 및 저잡음 증폭기(Low Noise Amplifier) 중에서 적어도 어느 하나를 포함하는 본딩 와이어 안테나통신 모듈.And the plurality of amplifiers include at least one of a power amplifier and a low noise amplifier.
  4. 제2 항에 있어서,The method of claim 2,
    상기 복수의 증폭기 중에서 적어도 어느 하나의 증폭기는 CMOS공정을 이용하여 제공되는 본딩 와이어 안테나 통신 모듈.At least one amplifier of the plurality of amplifiers is provided using a CMOS process.
  5. 제2 항에 있어서,The method of claim 2,
    상기 반도체 칩은 상기 복수의 증폭기와 연결된 송수신부를 포함하는 본딩 와이어 안테나 통신 모듈.The semiconductor chip includes a bonding wire antenna communication module including a transceiver connected to the plurality of amplifiers.
  6. 제5 항에 있어서,The method of claim 5,
    상기 복수의 본딩 와이어 안테나는 일정한 간격으로 이격되어 배치되고, 상기 송수신부에서 상기 복수의 증폭기로 입력되는 각각의 신호들은 위상의 차이를 가지고, 상기 복수의 본딩 와이어 안테나는 빔포밍(Beamforming)에 사용되는 본딩 와이어 안테나 통신 모듈.The plurality of bonding wire antennas are spaced apart at regular intervals, and each of the signals inputted from the transceiver to the plurality of amplifiers has a phase difference, and the plurality of bonding wire antennas are used for beamforming. Bonding wire antenna communication module.
  7. 제5 항에 있어서,The method of claim 5,
    상기 복수의 증폭기 및 상기 송수신부를 연결하는 스위치를 더 포함하는 본딩 와이어 안테나 통신 모듈. Bonding wire antenna communication module further comprises a switch connecting the plurality of amplifiers and the transceiver.
  8. 제7 항에 있어서,The method of claim 7, wherein
    상기 스위치는 트랜지스터를 포함하는 본딩 와이어 안테나 통신 모듈.And the switch comprises a transistor.
  9. 제8 항에 있어서,The method of claim 8,
    상기 복수의 본딩 와이어 안테나는 동일한 위상을 갖는 신호를 출력하는 본딩 와이어 안테나 통신 모듈.And a plurality of bonding wire antennas outputting signals having the same phase.
  10. 제9 항에 있어서,The method of claim 9,
    상기 복수의 본딩 와이어 안테나에서 출력되는 출력 신호들은 하나의 광역 신호를 구성하는 본딩 와이어 안테나 통신 모듈. Bonding wire antenna communication module output signals outputted from the plurality of bonding wire antennas constitute a wide area signal.
  11. 제 10항에 있어서,The method of claim 10,
    상기 복수의 증폭기 각각의 동작 여부는, 상기 광역 신호의 출력파워에 따라서 조절되는 본딩 와이어 안테나 통신 모듈.The operation of each of the plurality of amplifiers, the bonding wire antenna communication module is adjusted according to the output power of the wide area signal.
  12. 제1 항에 있어서,According to claim 1,
    상기 기판 상에 배치된 접속 패드들을 더 포함하되, 상기 복수의 본딩 와이어 안테나는 상기 접속 패드들과 연결된 본딩 와이어 안테나 통신 모듈.Bonding wire antennas disposed on the substrate, wherein the plurality of bonding wire antennas are connected to the connection pads.
  13. 제1 항에 있어서,According to claim 1,
    상기 복수의 본딩 와이어 안테나의 길이는 실질적으로 동일한 본딩 와이어 안테나 통신 모듈.And a bonding wire antenna communication module having substantially the same length of the plurality of bonding wire antennas.
  14. 제13 항에 있어서,The method of claim 13,
    상기 복수의 본딩 와이어 안테나의 길이는 0.8mm ~1mm 인 본딩 와이어 안테나 통신 모듈.Bonding wire antenna communication module of the plurality of bonding wire antenna length of 0.8mm ~ 1mm.
  15. 제1 항에 있어서,According to claim 1,
    상기 본딩 패드와 전기적으로 연결된 본딩 와이어를 더 포함하고,Further comprising a bonding wire electrically connected to the bonding pad,
    상기 복수의 본딩 와이어 안테나는 상기 본딩 와이어와 동일한 공정에서 제공되는 본딩 와이어 안테나 통신 모듈. The bonding wire antenna communication module is provided in the same process as the plurality of bonding wire antenna.
  16. 제1 항에 있어서,According to claim 1,
    상기 기판 및 상기 반도체칩 사이에 개재된 추가 반도체칩들을 더 포함하는 본딩 와이어 안테나 통신 모듈.Bonding wire antenna communication module further comprising additional semiconductor chips interposed between the substrate and the semiconductor chip.
  17. 기판 상의 복수의 증폭기 및 상기 복수의 증폭기와 연결된 송수신부를 포함하는 반도체 칩;A semiconductor chip including a plurality of amplifiers on a substrate and a transceiver connected to the plurality of amplifiers;
    상기 반도체 칩 상의 제1 본딩 패드 및 상기 복수의 증폭기와 연결된 복수의 제2 본딩 패드; 그리고,A plurality of second bonding pads connected to the first bonding pads on the semiconductor chip and the plurality of amplifiers; And,
    상기 제1 본딩 패드와 전기적으로 연결된 본딩 와이어 및 상기 복수의 제2 본딩 패드와 전기적으로 연결되고, 신호를 송수신하는 복수의 본딩 와이어 안테나를 포함하는 통신 모듈.And a bonding wire electrically connected to the first bonding pad and a plurality of bonding wire antennas electrically connected to the plurality of second bonding pads to transmit and receive signals.
  18. 기판 상에 배치되고, 복수의 증폭기 및 송수신부를 포함하는 반도체 칩;A semiconductor chip disposed on the substrate, the semiconductor chip including a plurality of amplifiers and a transceiver;
    상기 반도체 칩 상의 복수의 본딩 패드; 그리고,A plurality of bonding pads on the semiconductor chip; And,
    상기 복수의 본딩 패드와 전기적으로 연결되고, 출력 신호들을 각각 출력하는 복수의 본딩 와이어 안테나를 포함하며,A plurality of bonding wire antennas electrically connected to the plurality of bonding pads and outputting output signals, respectively;
    상기 출력 신호들은 하나의 광역 신호를 구성하고, 상기 복수의 증폭기 각각의 동작 여부는 상기 광역 신호의 출력파워에 따라 제어되는 본딩 와이어 안테나 통신 모듈. The output signals constitute a wide area signal, and whether or not operation of each of the plurality of amplifiers is controlled according to the output power of the wide area signal.
  19. 기판 상의 반도체 칩;A semiconductor chip on a substrate;
    상기 반도체 칩 상의 본딩 패드; 그리고,Bonding pads on the semiconductor chip; And,
    상기 본딩 패드와 전기적으로 연결되고, 신호를 송수신하는 본딩 와이어 안테나를 포함하는 모노폴 본딩 와이어 안테나 통신 모듈.And a bonding wire antenna electrically connected to the bonding pad, the bonding wire antenna transmitting and receiving a signal.
  20. 제19 항에 있어서,The method of claim 19,
    상기 반도체 칩은 상기 본딩 패드와 전기적으로 연결된 증폭기를 포함하는 모노폴 본딩 와이어 안테나 통신 모듈.And the semiconductor chip comprises an amplifier electrically connected to the bonding pads.
  21. 제20 항에 있어서,The method of claim 20,
    상기 증폭기는 파워 증폭기(Power Amplifier) 및 저잡음 증폭기(Low Noise Amplifier) 중에서 적어도 어느 하나를 포함하는 모노폴 본딩 와이어 안테나 통신 모듈.And the amplifier comprises at least one of a power amplifier and a low noise amplifier.
  22. 제20 항에 있어서,The method of claim 20,
    상기 반도체 칩은 상기 증폭기와 연결된 송수신부를 포함하는 모노폴 본딩 와이어 안테나 통신 모듈.The semiconductor chip includes a monopole bonding wire antenna communication module including a transceiver connected to the amplifier.
  23. 제22 항에 있어서,The method of claim 22,
    상기 증폭기 및 상기 송수신부를 연결하는 스위치를 더 포함하는 모노폴 본딩 와이어 안테나 통신 모듈. And a switch connecting the amplifier and the transceiver.
  24. 제23 항에 있어서,The method of claim 23, wherein
    상기 스위치는 트랜지스터를 포함하는 모노폴 본딩 와이어 안테나 통신 모듈.And said switch comprises a transistor.
  25. 제19 항에 있어서,The method of claim 19,
    상기 기판 상에 배치된 접속 패드를 더 포함하되, 상기 본딩 와이어 안테나들은 상기 접속 패드들과 연결된 모노폴 본딩 와이어 안테나 통신 모듈.And a connection pad disposed on the substrate, wherein the bonding wire antennas are connected to the connection pads.
  26. 제19 항에 있어서,The method of claim 19,
    상기 본딩 와이어 안테나의 길이는 상기 본딩 와이어 안테나 통신 모듈에 사용되는 주파수에 따라 달라지는 본딩 와이어 안테나 통신 모듈.Bonding wire antenna communication module is the length of the bonding wire antenna varies depending on the frequency used in the bonding wire antenna communication module.
  27. 제19 항에 있어서,The method of claim 19,
    상기 본딩 와이어 안테나의 길이는 0.8mm ~1.5mm 인 모노폴 본딩 와이어 안테나 통신 모듈.The length of the bonding wire antenna is 0.8mm ~ 1.5mm monopole bonding wire antenna communication module.
  28. 제19 항에 있어서,The method of claim 19,
    상기 본딩 패드와 전기적으로 연결된 본딩 와이어를 더 포함하고,Further comprising a bonding wire electrically connected to the bonding pad,
    상기 본딩 와이어 안테나는 상기 본딩 와이어와 동일한 공정에서 제공되는 모노폴 본딩 와이어 안테나 통신 모듈. And the bonding wire antenna is provided in the same process as the bonding wire.
  29. 제19 항에 있어서,The method of claim 19,
    상기 기판 및 상기 반도체칩 사이에 개재된 하나 이상의 추가 반도체칩을 더 포함하는 모노폴 본딩 와이어 안테나 통신 모듈. And at least one additional semiconductor chip interposed between the substrate and the semiconductor chip.
  30. 제19 항에 있어서,The method of claim 19,
    상기 반도체 칩 및 상기 기판 사이에 배치된 범프를 포함하는 모노폴 본딩 와이어 안테나 통신 모듈.And a bump disposed between the semiconductor chip and the substrate.
  31. 제19 항에 있어서,The method of claim 19,
    상기 본딩 와이어 안테나의 모양에 따라 상기 본딩 와이어 안테나에서 송신되는 신호의 방향이 조절되는 모노폴 본딩 와이어 안테나 통신 모듈.And a monopole bonding wire antenna communication module in which a direction of a signal transmitted from the bonding wire antenna is adjusted according to a shape of the bonding wire antenna.
  32. 상기 기판 상의 복수의 반도체 칩;A plurality of semiconductor chips on the substrate;
    상기 복수의 반도체 칩 상의 복수의 본딩 패드; 그리고,A plurality of bonding pads on the plurality of semiconductor chips; And,
    상기 복수의 본딩 패드와 전기적으로 연결되고, 신호를 송수신하는 복수의 본딩 와이어 안테나를 포함하는 모노폴 본딩 와이어 안테나 통신 모듈.And a plurality of bonding wire antennas electrically connected to the plurality of bonding pads, the plurality of bonding wire antennas transmitting and receiving signals.
  33. 제 31항에 있어서,The method of claim 31, wherein
    상기 복수의 반도체 칩은 상기 복수의 본딩 패드와 전기적으로 연결된 복수의 증폭기를 포함하되, 적어도 어느 하나의 증폭기는 CMOS 공정을 이용하여 제공되는 모노폴 본딩 와이어 안테나 통신 모듈.The plurality of semiconductor chips includes a plurality of amplifiers electrically connected to the plurality of bonding pads, wherein at least one amplifier is provided using a CMOS process.
  34. 제 31항에 있어서,The method of claim 31, wherein
    상기 복수의 반도체 칩은 상기 복수의 증폭기와 연결된 복수의 송수신부를 포함하는 모노폴 본딩 와이어 안테나 모듈.And the plurality of semiconductor chips include a plurality of transceivers connected to the plurality of amplifiers.
  35. 제 34항에 있어서,The method of claim 34,
    상기 복수의 송수신부에서 상기 복수의 증폭기로 입력되는 각각의 신호들은 위상의 차이를 가지고, 상기 복수의 본딩 와이어 안테나는 빔포밍(Beamforming)에 사용되는 모노폴 본딩 와이어 안테나 통신 모듈.Each signal input to the plurality of amplifiers from the plurality of transceivers has a phase difference, and the plurality of bonding wire antennas are used for beamforming.
  36. 제34 항에 있어서,The method of claim 34, wherein
    상기 복수의 본딩 와이어 안테나는 동일한 위상을 갖는 신호를 출력하는 모노폴 본딩 와이어 안테나 통신 모듈.And the plurality of bonding wire antennas output signals having the same phase.
  37. 제36 항에 있어서,The method of claim 36,
    상기 복수의 본딩 와이어 안테나에서 출력되는 출력 신호들은 하나의 광역 신호를 구성하는 모노폴 본딩 와이어 안테나 통신 모듈. And output signals output from the plurality of bonding wire antennas constitute one wide area signal.
  38. 제 37항에 있어서,The method of claim 37,
    상기 복수의 증폭기 각각의 동작 여부는, 상기 광역 신호의 출력파워에 따라서 조절되는 모노폴 본딩 와이어 안테나 통신 모듈.The operation of each of the plurality of amplifiers, the monopole bonding wire antenna communication module is adjusted according to the output power of the wide area signal.
  39. 제32 항에 있어서,33. The method of claim 32 wherein
    상기 복수의 본딩 와이어 안테나의 길이는 실질적으로 동일한 모노폴 본딩 와이어 안테나 통신 모듈.And a monopole bonding wire antenna communication module having substantially the same length of the plurality of bonding wire antennas.
  40. 반도체 칩; 및 Semiconductor chips; And
    상기 반도체 칩 상에 서로 이격되어 배치되고, 신호를 송수신하는 복수의 안테나를 포함하는 통신 모듈.And a plurality of antennas disposed on the semiconductor chip spaced apart from each other and transmitting and receiving signals.
  41. 제40 항에 있어서, 41. The method of claim 40 wherein
    상기 복수의 안테나 각각의 일단 및 타단은 상기 반도체 칩과 각각 연결되고, One end and the other end of each of the plurality of antennas are respectively connected to the semiconductor chip,
    상기 복수의 안테나 각각의 상기 일단 및 상기 타단을 제외한 부분 중 적어도 일부는 상기 반도체 칩으로부터 이격된 통신 모듈. And at least some of the portions except the one end and the other end of each of the plurality of antennas are spaced apart from the semiconductor chip.
  42. 제41 항에 있어서,42. The method of claim 41 wherein
    상기 반도체 칩은 상기 복수의 안테나의 상기 일단들과 전기적으로 각각 연결된 복수의 증폭기를 포함하는 통신 모듈. The semiconductor chip includes a plurality of amplifiers electrically connected to the ends of the plurality of antennas, respectively.
  43. 제42 항에 있어서,The method of claim 42, wherein
    상기 복수의 증폭기는 파워 증폭기(Power Amplifier) 및 저잡음 증폭기(Low Noise Amplifier) 중에서 적어도 어느 하나를 포함하는 통신 모듈. The plurality of amplifiers include at least one of a power amplifier and a low noise amplifier.
  44. 제43 항에 있어서,44. The method of claim 43,
    상기 복수의 증폭기 중에서 적어도 어느 하나의 증폭기는 CMOS 공정을 이용하여 제공되는 통신 모듈. At least one of the plurality of amplifiers is provided using a CMOS process.
  45. 제42 항에 있어서,The method of claim 42, wherein
    상기 반도체 칩은 상기 복수의 증폭기와 연결된 송수신부를 포함하는 통신 모듈. The semiconductor chip includes a communication module connected to the plurality of amplifiers.
  46. 제45 항에 있어서,46. The method of claim 45,
    상기 복수의 안테나는 일정한 간격으로 서로 이격되어 배치되고, The plurality of antennas are spaced apart from each other at regular intervals,
    상기 송수신부에서 상기 복수의 증폭기로 입력되는 각각의 신호들은 위상의 차이를 가지고, Each signal input from the transceiver to the plurality of amplifiers has a phase difference,
    상기 복수의 안테나는 빔포밍(beamforming)에 사용되는 통신 모듈. And the plurality of antennas are used for beamforming.
  47. 제45 항에 있어서,46. The method of claim 45,
    상기 복수의 증폭기 및 상기 송수신부를 연결하는 스위치 소자를 더 포함하는 통신 모듈. The communication module further comprises a switch element for connecting the plurality of amplifiers and the transceiver.
  48. 제40 항에 있어서,41. The method of claim 40 wherein
    상기 복수의 안테나는 동일한 위상을 갖는 신호를 출력하는 안테나 통신 모둘. The antenna communication module for outputting a signal having the same phase of the plurality of antennas.
  49. 제48 항에 있어서,49. The method of claim 48 wherein
    상기 복수의 안테나에서 출력되는 신호들은 하나의 광역 신호를 구성하는 통신 모듈. The signals output from the plurality of antennas constitute a wide area signal.
  50. 제 49항에 있어서,The method of claim 49,
    상기 복수의 증폭기 각각의 동작 여부는, 상기 광역 신호의 출력파워에 따라서 조절되는 통신 모듈.The operation of each of the plurality of amplifiers, the communication module is adjusted according to the output power of the wide area signal.
  51. 제40 항에 있어서,41. The method of claim 40 wherein
    상기 안테나의 길이는 0.8mm~1mm 인 통신 모듈. The length of the antenna is 0.8mm ~ 1mm communication module.
  52. 제41 항에 있어서,42. The method of claim 41 wherein
    상기 반도체 칩 상에 배치된 본딩 패드;Bonding pads disposed on the semiconductor chip;
    상기 반도체 칩이 배치되는 기판;A substrate on which the semiconductor chip is disposed;
    상기 기판 상의 접속 패드; 그리고,A connection pad on the substrate; And,
    상기 본딩 패드 및 상기 접속 패드를 연결하는 본딩 와이어를 더 포함하는 통신 모듈. And a bonding wire connecting the bonding pad and the connection pad.
  53. 제41 항에 있어서,42. The method of claim 41 wherein
    상기 반도체 칩이 배치되는 기판; A substrate on which the semiconductor chip is disposed;
    상기 기판과 연결되고, 상기 반도체 칩 및 상기 기판 사이에 배치된 접속 패드; 그리고A connection pad connected to the substrate and disposed between the semiconductor chip and the substrate; And
    상기 반도체 칩을 관통하고, 상기 반도체 칩 및 상기 접속 패드를 전기적으로 연결하는 비아 콘택 플러그를 더 포함하는 와이어 통신 모듈. And a via contact plug penetrating the semiconductor chip and electrically connecting the semiconductor chip and the connection pad.
  54. 제53 항에 있어서,The method of claim 53,
    상기 기판 및 상기 반도체 칩 상이 배치된 복수의 추가 반도체 칩을 더 포함하며,Further comprising a plurality of additional semiconductor chips disposed on the substrate and the semiconductor chip,
    상기 비아 콘택 플러그는 상기 추가 반도체 칩을 더 관통하는 통신 모듈. And the via contact plug further penetrates through the additional semiconductor chip.
  55. 송수신부 및 상기 송수신부와 연결된 복수의 증폭기를 포함하는 반도체 칩; 그리고 A semiconductor chip including a transceiver and a plurality of amplifiers connected to the transceiver; And
    상기 반도체 칩 상에 배치되고, 신호들을 각각 출력하는 복수의 안테나를 포함하며,A plurality of antennas disposed on the semiconductor chip and outputting signals, respectively;
    상기 복수의 안테나의 일단들은 상기 복수의 증폭기와 각각 연결되고, One ends of the plurality of antennas are respectively connected to the plurality of amplifiers,
    상기 복수의 안테나 각각의 상기 일단을 제외한 부분 중 적어도 일부는 상기 반도체 칩으로부터 이격되고, At least some of the portions except the one end of each of the plurality of antennas are spaced apart from the semiconductor chip,
    상기 출력 신호들은 하나의 광역 신호를 구성하는 통신 모듈. And said output signals constitute one wide area signal.
  56. 제55 항에 있어서,The method of claim 55,
    상기 복수의 증폭기는 파워 증폭기(Power Amplifier)들이고, The plurality of amplifiers are power amplifiers,
    상기 파워 증폭기들 중 적어도 어느 하나는 CMOS 공정을 이용하여 제공되는 통신 모듈. At least one of the power amplifiers is provided using a CMOS process.
  57. 제55 항에 있어서,The method of claim 55,
    상기 파워 증폭기들 각각의 동작 여부는 상기 광역 신호의 출력 파워에 따라 제어되는 통신 모듈.The operation of each of the power amplifiers is a communication module controlled according to the output power of the wide area signal.
PCT/KR2010/005668 2009-08-26 2010-08-24 Bonding wire antenna communication module WO2011025241A2 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2009-0079208 2009-08-26
KR1020090079220A KR20110021427A (en) 2009-08-26 2009-08-26 Monopole bonding wire antenna communication module
KR1020090079208A KR101133146B1 (en) 2009-08-26 2009-08-26 Bonding Wire Antenna Communication Module
KR10-2009-0079220 2009-08-26
KR10-2010-0007502 2010-01-27
KR20100007502A KR101129553B1 (en) 2010-01-27 2010-01-27 Communication Module

Publications (2)

Publication Number Publication Date
WO2011025241A2 true WO2011025241A2 (en) 2011-03-03
WO2011025241A3 WO2011025241A3 (en) 2011-06-23

Family

ID=43628581

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/005668 WO2011025241A2 (en) 2009-08-26 2010-08-24 Bonding wire antenna communication module

Country Status (1)

Country Link
WO (1) WO2011025241A2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3346546A1 (en) * 2017-01-05 2018-07-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Antenna device with bond wires
CN108538823A (en) * 2018-04-25 2018-09-14 成都聚利中宇科技有限公司 The encapsulation chip and its processing method of integrated monopole antenna
CN108963420A (en) * 2018-04-23 2018-12-07 易力声科技(深圳)有限公司 A kind of high resiliency antenna being made by closing line
US10566679B2 (en) 2017-01-05 2020-02-18 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Ribbon bond antennas
CN112420526A (en) * 2019-08-20 2021-02-26 江苏长电科技股份有限公司 Double-substrate laminated structure and packaging method thereof
EP4042475A4 (en) * 2019-10-03 2023-10-11 Texas Instruments Incorporated Ex-situ manufacture of metal micro-wires and fib placement in 1c circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682143A (en) * 1994-09-09 1997-10-28 International Business Machines Corporation Radio frequency identification tag
JP2005182330A (en) * 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd Semiconductor device and method for manufacturing semiconductor device
WO2006022836A1 (en) * 2004-08-06 2006-03-02 International Business Machines Corporation Apparatus and methods for constructing antennas using wire bonds as radiating elements
KR20090063166A (en) * 2007-12-12 2009-06-17 브로드콤 코포레이션 Method and system for a phased array antenna embedded in an integrated circuit package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682143A (en) * 1994-09-09 1997-10-28 International Business Machines Corporation Radio frequency identification tag
JP2005182330A (en) * 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd Semiconductor device and method for manufacturing semiconductor device
WO2006022836A1 (en) * 2004-08-06 2006-03-02 International Business Machines Corporation Apparatus and methods for constructing antennas using wire bonds as radiating elements
KR20090063166A (en) * 2007-12-12 2009-06-17 브로드콤 코포레이션 Method and system for a phased array antenna embedded in an integrated circuit package

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3346546A1 (en) * 2017-01-05 2018-07-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Antenna device with bond wires
EP3503290A1 (en) * 2017-01-05 2019-06-26 FRAUNHOFER-GESELLSCHAFT zur Förderung der angewandten Forschung e.V. Antenna device with bond wires
US10490524B2 (en) 2017-01-05 2019-11-26 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Antenna apparatus having bond wires
US10566679B2 (en) 2017-01-05 2020-02-18 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. Ribbon bond antennas
CN108963420A (en) * 2018-04-23 2018-12-07 易力声科技(深圳)有限公司 A kind of high resiliency antenna being made by closing line
CN108538823A (en) * 2018-04-25 2018-09-14 成都聚利中宇科技有限公司 The encapsulation chip and its processing method of integrated monopole antenna
CN108538823B (en) * 2018-04-25 2020-06-19 成都聚利中宇科技有限公司 Packaging chip of integrated monopole antenna and processing method thereof
CN112420526A (en) * 2019-08-20 2021-02-26 江苏长电科技股份有限公司 Double-substrate laminated structure and packaging method thereof
EP4042475A4 (en) * 2019-10-03 2023-10-11 Texas Instruments Incorporated Ex-situ manufacture of metal micro-wires and fib placement in 1c circuits
US11967569B2 (en) 2019-10-03 2024-04-23 Texas Instruments Incorporated Ex-situ manufacture of metal micro-wires and FIB placement in IC circuits

Also Published As

Publication number Publication date
WO2011025241A3 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
WO2011025241A2 (en) Bonding wire antenna communication module
WO2021025394A1 (en) Antenna and electronic device including same
WO2010114307A2 (en) Internal antenna module
WO2020027568A1 (en) Electronic device comprising antenna array
WO2021085669A1 (en) Electronic device comprising 5g antenna
WO2019221526A1 (en) Electronic device and method comprising antenna
WO2021201529A1 (en) Antenna unit comprising metal plate and antenna filter unit
WO2019151768A1 (en) Electromagnetic wave shielding structure and manufacturing method therefor
WO2021006613A1 (en) Method of processing signals using radio frequency chains and electronic device thereof
WO2021010776A1 (en) Flexible cable
WO2020116968A1 (en) Antenna module which includes signal line exposed to outside through one face of printed circuit board and includes conductive member electrically connected to signal line, and electronic device including same
WO2019199050A1 (en) Antenna and unit-cell structure
WO2018030664A1 (en) Printed circuit board assembly
WO2021118301A1 (en) Printed circuit board and electronic device including the same
WO2020204318A1 (en) Electronic device for compensating for inter frequency signal loss between antenna module and inter frequency integrated circuit
WO2019017594A1 (en) Wireless communication chip having embedded antenna, embedded antenna for wireless communication chip, and method for manufacturing wireless communication chip having embedded antenna
WO2022169145A1 (en) Antenna module and electronic device including same
WO2021251680A1 (en) Communication circuit for amplifying signal by using multiple amplifiers, and electronic device including same
WO2020159098A1 (en) Wireless communication device
WO2021150035A1 (en) Electronic device for processing radio signal and operating method thereof
WO2021091166A1 (en) Printed circuit board and electronic apparatus including same
WO2023042963A1 (en) Electronic device
WO2020251089A1 (en) Electronic device having transmission line
WO2020218643A1 (en) Electronic device having connector
WO2020141692A1 (en) Antenna using conductive side member and electronic device including same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10812254

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10812254

Country of ref document: EP

Kind code of ref document: A2