WO2011001918A1 - 二値化方法および二値化回路 - Google Patents

二値化方法および二値化回路 Download PDF

Info

Publication number
WO2011001918A1
WO2011001918A1 PCT/JP2010/060897 JP2010060897W WO2011001918A1 WO 2011001918 A1 WO2011001918 A1 WO 2011001918A1 JP 2010060897 W JP2010060897 W JP 2010060897W WO 2011001918 A1 WO2011001918 A1 WO 2011001918A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
binarized
offset
level
binarization
Prior art date
Application number
PCT/JP2010/060897
Other languages
English (en)
French (fr)
Inventor
木村一人
田中葉
Original Assignee
株式会社オプトエレクトロニクス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社オプトエレクトロニクス filed Critical 株式会社オプトエレクトロニクス
Publication of WO2011001918A1 publication Critical patent/WO2011001918A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Definitions

  • the present invention relates to a binarization method and a binarization circuit for reading and binarizing the amount of light reflected and irradiated on a reading target, and in particular, for a reading target composed of portions having different light reflectivities such as code symbols. It relates to what reads information.
  • an optical information reader such as a bar code scanner, projects a laser beam or the like on a bar code image composed of a black bar (or simply a bar) and a white bar (or a space) and reflects the reflected light.
  • the code information is read by receiving the light and performing electrical processing.
  • This barcode scanner is a light source that emits a barcode, an optical system and a light receiving element that captures diffusely reflected light from the barcode, a circuit that digitizes the output signal from the light receiving element, and a circuit that performs arithmetic processing on the digital signal and decodes it Etc.
  • the black and white inflection point of the barcode is obtained from the acquired waveform of the electric signal (binarization), and the barcode that matches the width information of the inflection point is searched (decoding). Bar code can be read. For this reason, detection of white and black inflection points is an important factor in barcode reading.
  • This inflection point is obtained from the peak position of the differential signal obtained by differentiating the electric signal.
  • the barcode cannot be read.
  • the main factors that make it impossible to detect the inflection point include lens performance (aberration and diffraction), sampling rate (or number of pixels), noise, and the like.
  • a barcode scanner using a laser beam is difficult to read because the S / N ratio (Signal-to-Noise-ratio) is significantly reduced on the far side.
  • barcode scanners using line sensors such as CCD (Charge-Coupled Device) and CMOS (Complementary-Metal-Oxide-Semiconductor) may be difficult to read mainly due to lens performance limitations and the number of pixels.
  • an OCR optical character reader
  • a technique that performs image processing by A / D converting image data of a document read by a CCD for example, in order to recognize the white of the document and black of the character.
  • the difference between the maximum value (white side) and minimum value (black side) of the original read data can be used as a reference voltage for A / D conversion, and the dynamic range can be increased.
  • the accuracy of binarization is increased (see Patent Document 1).
  • bar code / two-dimensional code reading technology is similar to character reading. Basically the same method as OCR can be adopted, but since many code symbols are composed of block-like white areas and black areas, the threshold value is binarized by performing different processing for high luminance and low luminance.
  • the area of the code symbol is divided into several blocks, and the low luminance threshold is set based on the average luminance value of the area to be processed.
  • the average luminance value is calculated using the luminance value after excluding the luminance value less than the low luminance threshold value, and the binarization threshold value of the block is set based on the average luminance value to binarize the image of the block. Turn into. As a result, luminance unevenness can be eliminated, and the image can be binarized with high quality (see Patent Document 2).
  • binarization technology is required for optical pickup devices.
  • the optical hip-up is moved in the radial direction of the optical disc in a state where the objective lens is shifted to the innermost peripheral position and the outermost peripheral position of the shift range.
  • the threshold value generation circuit obtains the first threshold value and the second threshold value that are optimal for binarizing the signal before binarization in each state, and sets the average value of both threshold values as the final threshold value in the threshold value register .
  • the signal before binarization is binarized with the above final threshold.
  • the first threshold value and the second threshold value are obtained at the innermost and outermost positions of the shift range of the objective lens where the optimum value to be binarized is the largest or smallest, and the average value of both is obtained.
  • the predetermined threshold is used (see Patent Document 3).
  • a differential signal Asig shown in FIG. 10 is a signal obtained by differentiating an input signal obtained by projecting a laser beam or the like on a barcode image and receiving the reflected light.
  • the bar / space boundary of the barcode is obtained by the peak position of the differential signal Asig, for example, the peak positions P1 and P2 shown in FIG.
  • a differential signal Asig is generated from the input signal
  • a slice signal Ssig_1 is generated from the differential signal Asig
  • the differential signal Asig and the slice signal Ssig_1 are compared to generate a binary signal.
  • Generate BIN_C For example, a plus offset signal Psig_1 obtained by applying an offset to the plus side (positive direction side) of the differential signal Asig and a minus offset signal Msig_1 obtained by applying an offset to the minus side (negative direction side) are generated.
  • the slice signal Ssig_1 is generated by taking the peak hold of the minus offset signal Msig_1 when it is below the level of the differential signal Asig and taking the bottom hold of the plus offset signal Psig_1 when it is above the level of the differential signal Asig.
  • the level of the differential signal Asig is compared with the level of the slice signal Ssig_1.
  • a low-level binarized signal BIN_C is generated.
  • a high level binarized signal BIN_C is generated.
  • the binarized signal BIN_C indicating the bar and space of the barcode can be generated.
  • the binarized signal BIN_C shown in FIG. 10 has a problem that a delay t1 occurs from the peak position P1 of the differential signal Asig. This is because the slice signal Ssig_1 is obtained based on the signal obtained by offsetting the differential signal Asig, and thus a delay t1 occurs. If this delay t1 is large, an error occurs and it is difficult to obtain an accurate binarized signal.
  • ⁇ ⁇ ⁇ To reduce the delay t1, it can be solved by reducing the amount of offset of the differential signal Asig. For example, a plus offset signal Psig_2 obtained by applying an offset to the plus side of the differential signal Asig shown in FIG. 11 and a minus offset signal Msig_2 obtained by applying an offset to the minus side are generated. In this case, each offset amount is smaller than the offset amount shown in FIG.
  • the slice signal Ssig_2 shown in FIG. 11 takes the peak hold of the negative offset signal Msig_2 when it is below the level of the differential signal Asig, and is positive offset when it is above the level of the differential signal Asig. Generated by taking the bottom hold of the signal Psig_2.
  • the level of the differential signal Asig and the level of the slice signal Ssig_2 are compared.
  • a low-level binarized signal BIN_C1 is generated.
  • the level of the differential signal Asig is smaller than the level of the slice signal Ssig_2, a high-level binarized signal BIN_C1 is generated.
  • the binary signal BIN_C1 shown in FIG. 11 has a delay t2 from the peak position P1 of the differential signal Asig. This delay t2 is smaller than the delay t1 shown in FIG. This is because the offset amounts of the plus offset signal Psig_2 and the minus offset signal Msig_2 shown in FIG. 11 are smaller than the offset amounts of the plus offset signal Psig and the minus offset signal Msig shown in FIG.
  • the slice signal Ssig_3 illustrated in FIG. 12 is generated based on the minus offset signal Msig_3 and the plus offset signal Psig_3 in the same manner as the slice signal Ssig_2 illustrated in FIG.
  • the slice signal Ssig_3 and the differential signal Asig_3 are compared to generate a binarized signal BIN_C2.
  • the binarized signal BIN_C2 shown in FIG. 12 is usually a signal in which a portion that outputs a low level outputs a plurality of high levels and has noise.
  • the slice signal Ssig_4 illustrated in FIG. 13 is generated based on the minus offset signal Msig_4 and the plus offset signal Psig_4 in the same manner as the slice signal Ssig_2 illustrated in FIG.
  • the generated slice signal Ssig_4 and the differential signal Asig are compared to generate a binarized signal BIN_C3. Since the offset amount is increased, the delay t3 of the binarized signal BIN_C3 shown in FIG. 13 is larger than the delay t1 of the binarized signal BIN_C1 shown in FIG.
  • the present invention solves such a problem related to the conventional example, and can minimize the delay from the peak position of the differential signal and suppress noise, thereby obtaining an accurate binarized signal.
  • An object of the present invention is to provide a binarization method and a binarization circuit.
  • the binarization method obtains a differential signal by differentiating a read signal indicating the intensity of reflected light of light irradiated toward the reading target, and corrects the differential signal.
  • a positive direction pre-offset signal offset in the direction and a negative direction pre-offset signal in which the differential signal is offset in the negative direction, and a positive direction in which the differential signal is offset by a predetermined level lower than the positive direction pre-offset signal An offset signal and a negative direction offset signal obtained by offsetting the differential signal higher than the negative direction pre-offset signal by a predetermined level are generated, a peak value of the negative direction pre-offset signal is held, and a bottom of the positive direction pre-offset signal is generated.
  • a slice signal is generated by holding the value, and the level of the slice signal is compared with the level of the differential signal Generating a first binarized signal, comparing the level of the slice signal and the level of the positive offset signal to generate a second binarized signal, and generating the level of the slice signal and the negative offset
  • a third binarized signal is generated by comparing signal levels, and a binarized signal is generated by combining the first to third binarized signals and binarizing the read signal. is there.
  • the binarization circuit includes a differential signal generator that obtains a differential signal by differentiating a read signal indicating the intensity of reflected light of the light irradiated toward the reading target, and the differential signal in the positive direction.
  • a positive direction pre-offset signal generator that generates an offset positive direction pre-offset signal, a negative direction pre-offset signal generator that generates a negative direction pre-offset signal obtained by offsetting the differential signal in the negative direction, and the positive direction
  • a positive direction offset signal generator for generating a positive direction offset signal by offsetting the differential signal lower by a predetermined level than the pre-offset signal; and a negative direction offset signal by offsetting the differential signal by a predetermined level higher than the negative direction pre-offset signal
  • a negative direction offset signal generator for generating a negative direction pre-offset signal peak value.
  • a slice signal generator for generating a slice signal by holding the bottom value of the positive pre-offset signal, and generating a first binarized signal by comparing the level of the slice signal and the level of the differential signal
  • a binary signal generator for generating a second binary signal by comparing the level of the slice signal and the level of the positive offset signal, and the level of the slice signal.
  • a negative direction comparison signal generator that compares the level of the negative direction offset signal to generate a third binarized signal, and combines the first to third binarized signals to binarize the read signal.
  • a binarized signal generator for generating a binarized signal.
  • the first to third binarized signals when synthesized, an edge of the first to third binarized signals is detected, and the second and third binarized signals are detected.
  • a maximum delay amount indicating a maximum amount of delay of the first binarized signal is acquired from a memory, and the maximum delay amount is obtained from a rising edge of the third binarized signal and a falling edge of the second binarized signal.
  • the edge of the first binarized signal is detected within the range of the delay amount, the rising edge of the first binarized signal is corrected to the rising edge of the third binarized signal, The falling edge of the first binarized signal is corrected to the falling edge of the second binarized signal.
  • the level of the slice signal and the level of the differential signal, and the levels of the positive direction offset signal and the negative direction offset signal indicating the vicinity of the peak position of the differential signal respectively.
  • first to third binarized signals are generated, and these first to third binarized signals are combined to generate a binarized signal obtained by binarizing the read signal. .
  • the rising and falling edges of the first binarized signal delayed from the peak position of the differentiated signal, the falling edge of the second binarized signal indicating the vicinity of the peak position of the differentiated signal, and the third can be corrected by the rising edge of the binary signal. Therefore, since the peak position of the differential signal can be detected accurately, the binarized signal can be generated with high accuracy. Furthermore, since the first binarized signal is corrected by the second and third binarized signals, the offset amount when generating the first binarized signal can be increased, and the first binary signal can be taken. Noise at the time of generating a quantified signal can be suppressed.
  • FIG. 3 is a block diagram illustrating a configuration example of a binarization circuit 150.
  • FIG. 3 is a block diagram illustrating a configuration example of a binarized signal generator 151.
  • FIG. It is a figure which shows the example which produces
  • 3 is a flowchart showing an operation example of a binarization circuit 150.
  • FIG. 10 is a waveform diagram showing a generation example of a binarized signal BIN_C1 of a conventional example when the offset amount is reduced.
  • FIG. 10 is a waveform diagram showing an example of generation of a binarized signal BIN_C2 of a conventional example when the offset amount is reduced.
  • FIG. 10 is a waveform diagram showing a generation example of a binarized signal BIN_C3 of a conventional example when the offset amount is increased.
  • a bar code scanner 100 shown in FIG. 1 includes a laser light source 50 using a semiconductor laser, a condenser lens 52, an aperture stop 53, a scanning mirror 54, an imaging lens 55, a photoelectric converter 56, and a signal processing circuit 160.
  • the bar code scanner 100 allows the laser beam output from the light emitting point 51 of the laser light source 50 to pass through the condenser lens 52, then reduces the diameter with the aperture stop 53, deflects it with the scanning mirror 54, and The bar code 41 provided in is irradiated so that the bar code 41 can be scanned with a laser beam spot.
  • the scanning mirror 54 is shown as a plane mirror in FIG. 1, a polygon mirror having a mirror surface on a regular polygonal column may be used in practice.
  • the scanning laser beam reflected by the reading object 57 is incident on the imaging lens 55 and is imaged on the photoelectric converter 56 which is a signal conversion means.
  • the photoelectric converter 56 converts the reflected light into an analog electrical signal corresponding to the intensity and outputs the analog electrical signal to the signal processing circuit 160.
  • the signal processing circuit 160 includes a pre-signal processing unit 161, a binarization circuit 150, and a decoder 162.
  • the pre-signal processing unit 161 performs amplification gain adjustment, noise processing, and the like.
  • the binarization circuit 150 generates binarized data from the signal processed by the front signal processing unit 161.
  • the decoder 162 decodes information from the binarized data.
  • the binarization circuit 150 will be described with reference to FIGS.
  • the vertical axis shown in FIG. 2 indicates the voltage level, and the horizontal axis indicates time.
  • the binarization circuit 150 shown in FIG. 3 generates three types of binarization signals BIN_B, POFF_COMP, and MOFF_COMP.
  • a method of creating the three types of binarized signals BIN_B, POFF_COMP, and MOFF_COMP will be described.
  • a differential signal generator 1 includes a differential signal generator 1, a positive pre-offset signal generator 2, a negative pre-offset signal generator 3, a positive offset signal generator 4, and a negative offset signal generator 5. It has.
  • the differential signal generator 1 generates a differential signal Asig shown in FIG. 2 by differentiating the read signal indicating the intensity of the reflected light of the light irradiated toward the reading target.
  • the forward direction pre-offset signal generator 2 offsets the differential signal Asig in the forward direction to generate a forward direction pre-offset signal PrePsig shown in FIG.
  • This offset amount is set to about twice the conventional offset amount. For example, when the potential difference (peak to peak) between the minimum voltage and the maximum voltage in the differential signal Asig is 1 V, the conventional offset amount is about 85 mV, and the offset amount of the present invention is about 170 mV.
  • the negative direction pre-offset signal generator 3 generates the negative direction pre-offset signal PreMsig shown in FIG.
  • This offset amount is also set to about twice the conventional offset amount.
  • the slice value holds the peak value of the negative pre-offset signal PreMsig and the bottom value of the positive pre-offset signal PrePsig.
  • the positive direction offset signal generator 4 offsets the differential signal Asig by a predetermined level lower than the positive direction pre-offset signal PrePsig to generate the positive direction offset signal Psig shown in FIG.
  • This predetermined level is, for example, about 20 mV.
  • the negative direction offset signal generator 5 offsets the differential signal Asig higher than the negative direction pre-offset signal PreMsig by a predetermined level, for example, 20 mV, to generate the negative direction offset signal Msig shown in FIG.
  • the binarization circuit 150 includes a slice signal generator 6, a binarization signal generator 7, a positive direction comparison signal generator 8, and a negative direction comparison signal generator 9.
  • the slice signal generator 6 holds the peak value of the negative direction pre-offset signal PreMsig and also holds the bottom value of the positive direction pre-offset signal PrePsig to generate the slice signal Ssig shown in FIG.
  • the slice signal generator 6 resets the slice signal Ssig to the level of the positive pre-offset signal PrePsig when the level of the slice signal Ssig crosses the differential signal Asig from a state lower than the level of the differential signal Asig. . Further, when the slice signal Ssig crosses the differential signal Asig from a state where the level of the slice signal Ssig is higher than the level of the differential signal Asig, the slice signal generator 6 resets the slice signal Ssig to the level of the negative direction pre-offset signal PreMsig.
  • the binarized signal generator 7 compares the level of the slice signal Ssig with the level of the differential signal Asig to generate the first binarized signal BIN_B shown in FIG.
  • the positive direction comparison signal generator 8 compares the level of the slice signal Ssig with the level of the positive direction offset signal Psig to generate the second binarized signal POFF_COMP shown in FIG.
  • the negative direction comparison signal generator 9 compares the level of the slice signal Ssig with the level of the negative direction offset signal Msig to generate the third binarized signal MOFF_COMP shown in FIG.
  • noise is not picked up by increasing the offset amount when generating the slice signal Ssig, but the binarized signal BIN_B has a large delay from the peak position P1 of the differential signal Asig.
  • the delay of the falling edge Eg7 of the binarized signal POFF_COMP is reduced with respect to the peak position P2 by reducing the offset from the positive direction pre-offset signal PrePsig.
  • the delay of the rising edge Eg8 of the binarized signal MOFF_COMP is reduced with respect to the peak position P1 by reducing the offset from the negative direction pre-offset signal PreMsig.
  • These binary signals BIN_B, POFF_COMP, and MOFF_COMP are combined to generate a binary signal obtained by binarizing the read signal. For example, when the binarized signals BIN_B, POFF_COMP, and MOFF_COMP are combined, the respective edges of the binarized signals BIN_B, POFF_COMP, and MOFF_COMP are detected, and the binarized signal BIN_B is delayed from the binarized signals POFF_COMP and MOFF_COMP. Get the maximum delay amount that indicates a large amount.
  • this maximum delay is stored in a memory such as a register.
  • a memory such as a register.
  • the maximum delay amount corresponding to each reading mode is stored in the memory, and the maximum delay amount is read from the memory and applied according to the selection of each mode.
  • the maximum delay amount is set large. In the reading mode applied when the distance to the bar code is long, the maximum delay amount is set small.
  • the edge of the binarized signal BIN_B is detected within the range of maximum delay from the rising edge of the binarized signal MOFF_COMP and the falling edge of the binarized signal POFF_COMP, the rising edge of the binarized signal BIN_B is The rising edge of the binarized signal MOFF_COMP is corrected, and the falling edge of the binarized signal BIN_B is corrected to the falling edge of the binarized signal POFF_COMP.
  • the peak position of the differential signal Asig can be accurately detected, so that a binarized signal can be generated with high accuracy.
  • the binarized signal POFF_COMP hardly picks up noise since the level difference between the slice signal Ssig and the positive offset signal Psig is large from the fall to the rise of the binarized signal POFF_COMP.
  • the binarized signal MOFF_COMP hardly picks up noise since the level difference between the slice signal Ssig and the negative direction offset signal Msig is large from the rise to the fall of the binarized signal MOFF_COMP. Therefore, when correcting the edge of the binarized signal BIN_B, the rising edge of the binarized signal MOFF_COMP and the falling edge of the binarized signal POFF_COMP can be accurately obtained.
  • the binarized signal generator 151 shown in FIG. 4 includes a counter 11, edge detectors 12 to 14, a write buffer 15, and a FIFO (First-In First-Out) 16.
  • the edge detection unit 12 detects the rising edge and the falling edge of the binarized signal BIN_B input from the binarized signal generator 7 and outputs the detected signal to the FIFO 16 and the synthesis unit 21.
  • the edge detection unit 13 detects the falling edge of the binarized signal POFF_COMP input from the positive direction comparison signal generator 8 and outputs it to the write buffer 15.
  • the edge detection unit 14 detects the rising edge of the binarized signal MOFF_COMP input from the negative direction comparison signal generator 9 and outputs it to the buffer 15 for writing.
  • the counter 11 is controlled by the en_DIGI signal to operate the counter. After the en_DIGI signal becomes high level, the counter is further operated from the position where the TIMING signal becomes high level. The counter 11 outputs the counted value to the write buffer 15, the delay unit 22, and the comparison unit 19.
  • the write buffer 15 temporarily stores the count value at the falling edge of the binarized signal POFF_COMP output from the edge detector 13 and the write buffer sign signal indicating the binarized signal POFF_COMP.
  • the write buffer 15 temporarily stores the count value at the rising edge of the binarized signal MOFF_COMP output from the edge detector 14 and the write buffer sign signal indicating the binarized signal MOFF_COMP.
  • the count value and the write buffer sign signal are updated every time the falling edge of the binarized signal POFF_COMP and the rising edge of the binarized signal MOFF_COMP are detected.
  • the FIFO 16 stores the count value and the write buffer sign signal stored in the write buffer 15 based on the timing of the rising or falling edge of the binarized signal BIN_B input from the edge detection unit 12.
  • the count value of the rising edge of the binarized signal MOFF_COMP located immediately before the rising edge of the binarized signal BIN_B is stored in the FIFO 16. Further, the FIFO 16 stores the count value of the falling edge of the binarized signal POFF_COMP located immediately before the falling edge of the binarized signal BIN_B.
  • the binarized signal BIN_B indicating the timing of FIFO writing output from the edge detection unit 12 is slightly delayed in timing compared to the rising timing of the binarized signal MOFF_COMP and the falling timing of the binarized signal POFF_COMP. Is used. This is because when the edge of the binarized signal BIN_B, the rising edge of the binarized signal MOFF_COMP, and the falling edge of the binarized signal POFF_COMP have the same timing, the count value is written into the write buffer 15 and simultaneously buffered in the FIFO 16 This is because the count value of 15 is written and information on the correct peak position cannot be obtained.
  • the count value of the rising edge of the nearest binarized signal MOFF_COMP or the falling edge of the binarized signal POFF_COMP before the edge of the binarized signal BIN_B can be stored.
  • the binarization circuit 150 includes a reading buffer 17, an adding unit 18, a comparing unit 19, a buffer control unit 20, and a combining unit 21.
  • the reading buffer 17 reads the count values written in the FIFO 16 at the rising edge of the binarized signal MOFF_COMP and the falling edge of the binarized signal POFF_COMP.
  • the adder 18 adds the count value from the reading buffer 17 and DET_INTERVAL (hereinafter referred to as the delay amount DET_ITVL) which is the maximum delay amount.
  • the comparison unit 19 always compares the value added by the addition unit 18 (count value + delay amount DET_ITVL) with the frame count value indicating the edge position. When the frame count value matches the value added by the adding unit 18 (count value + delay amount DET_ITVL), the comparison unit 19 outputs a signal indicating edge detection to the combining unit 21 and the buffer control unit 20. To do. Further, when the frame count value is larger than the value added by the addition unit 18 (count value + delay amount DET_ITVL), the comparison unit 19 causes the edge of the binarized signal BIN_B to be delayed by the delay amount DET_ITVL or more. Is output to the combining unit 21 and the buffer control unit 20. The buffer control unit 20 controls the read timing of the read buffer 17.
  • the synthesizing unit 21 outputs the rising edge of the binarized signal MOFF_COMP or the falling edge of the binarized signal POFF_COMP as the binarized signal BIN when the binarized signal BIN_B is not delayed more than the delay amount DET_ITVL.
  • the rising edge Eg1 of the binarized signal BIN_B is detected by the rising edge Eg2 of the binarized signal MOFF_COMP located nearest to the point where the rising edge Eg1 of the binarized signal BIN_B shown in FIG. 5 is detected. Is corrected to generate a rising edge Eg3 of the binarized signal BIN.
  • the falling edge Eg4 of the binarized signal BIN_B is set by the falling edge Eg5 of the binarized signal POFF_COMP located nearest to the point where the falling edge Eg4 of the binarized signal BIN_B is detected. Correction is performed to generate the rising edge Eg6 of the binarized signal BIN. Thereby, the rising edge Eg3 and the rising edge Eg6 of the binarized signal BIN can be brought close to the peak position of the differential signal Asig. Therefore, the binarized signal BIN obtained by binarizing the differential signal Asig can be obtained with high accuracy.
  • the peak position can be corrected by changing the binarized signal BIN at the timing after the delay amount DET_ITVL from the binarized signal MOFF_COMP rising edge Eg2.
  • the peak position can be corrected by changing the binarized signal BIN at a timing after the delay amount DET_ITVL from the binarized signal POFF_COMP falling edge Eg5.
  • the synthesizing unit 21 sets the edge of the binarized signal BIN_B as the binarized signal BIN when the edge of the binarized signal BIN_B is detected. Output. That is, if the difference between the rising edge of the binarized signal MOFF_COMP or the falling edge of the binarized signal POFF_COMP and the edge of the binarized signal BIN_B is greater than or equal to the delay amount DET_ITVL, the edge of the binarized signal BIN_B is binarized Output as signal BIN.
  • the binarization circuit 150 shown in FIG. The delay unit 22 delays the output amount of the delay amount DET_ITVL, the TIMING signal, and the count value from the counter 11 by the delay amount DET_ITVL, and outputs it to the subsequent stage. This is processing in accordance with the fact that the binarized signal BIN is output with a delay amount DET_ITVL as shown in FIG.
  • step ST1 shown in FIG. 6 a read signal indicating the intensity of reflected light of the light irradiated toward the reading target is acquired, and the process proceeds to step ST2.
  • step ST2 the differential signal generator 1 differentiates the read signal to generate the differential signal Asig shown in FIG. 2, and proceeds to step ST3.
  • step ST3 the positive direction pre-offset signal generator 2 offsets the differential signal Asig in the positive direction to generate a positive direction pre-offset signal PrePsig.
  • the negative direction pre-offset signal generator 3 generates a negative direction pre-offset signal PreMsig by offsetting the differential signal Asig in the negative direction.
  • the offset amounts in the positive direction and the negative direction are set to about twice the conventional offset amount. Subsequently, the process proceeds to step ST4.
  • step ST4 the positive direction offset signal generator 4 generates a positive direction offset signal Psig by offsetting the differential signal Asig by a predetermined level, for example, about 20 mV, lower than the positive direction pre-offset signal PrePsig. Further, the negative direction offset signal generator 5 generates a negative direction offset signal Msig by offsetting the differential signal Asig higher than the negative direction pre-offset signal PreMsig by a predetermined level, for example, about 20 mV. Subsequently, the process proceeds to step ST5.
  • step ST5 the slice signal generator 6 generates the slice signal Ssig by holding the peak value of the negative direction pre-offset signal PreMsig and holding the bottom value of the positive direction pre-offset signal PrePsig, and proceeds to step ST6.
  • step ST6 the binarized signal generator 7 compares the level of the slice signal Ssig with the level of the differential signal Asig to generate the first binarized signal BIN_B.
  • the positive direction comparison signal generator 8 compares the level of the slice signal Ssig with the level of the positive direction offset signal Psig to generate a second binarized signal POFF_COMP.
  • the negative direction comparison signal generator 9 compares the level of the slice signal Ssig with the level of the negative direction offset signal Msig to generate a third binarized signal MOFF_COMP.
  • step ST7 the binarized signal generator 151 generates the binarized signal BIN obtained by binarizing the read signal by synthesizing the binarized signals BIN_B, POFF_COMP, and MOFF_COMP.
  • the positive direction offset signal Psig indicating the level of the slice signal Ssig and the level of the differential signal Asig, and the vicinity of the peak position of the differential signal Asig.
  • the binary signal BIN_B, POFF_COMP, and MOFF_COMP are generated by comparing the levels of the negative offset signal Msig and the binary signal obtained by combining these binary signals BIN_B, POFF_COMP, and MOFF_COMP. To generate a digitized signal BIN.
  • the rising and falling edges of the binarized signal BIN_B delayed from the peak position of the differential signal Asig, the falling edge of the binarized signal POFF_COMP indicating the vicinity of the peak position of the differential signal Asig, and the binarized signal It can be corrected by the rising edge of MOFF_COMP. Therefore, since the peak position of the differential signal Asig can be detected accurately, the binarized signal BIN can be generated with high accuracy. Furthermore, since the binarized signal BIN_B is corrected by the binarized signals POFF_COMP and MOFF_COMP, the offset amount when the binarized signal BIN_B is generated can be increased, and noise at the time of generating the binarized signal BIN_B can be reduced. Can be suppressed.
  • a binary signal generator 151A as a second embodiment will be described with reference to FIG. 7 and FIG.
  • a binarized signal generator 151A illustrated in FIG. 7 is an example in the case of performing binarization processing externally without processing the processing for generating a binarized signal in an LSI (Large Scale Integration).
  • the logic circuit 23 inputs the binarization signal POFF_COMP with positive logic, inputs the binarization signal MOFF_COMP with negative logic, calculates a logical sum, and outputs the result with negative logic. For example, as shown in FIG. 8, the logic circuit 23 combines the binarized signal MOFF_COMP and the binarized signal POFF_COMP to generate a binarized signal BIN_A that is an example of a simple binarized signal. In this example, the logic circuit 23 generates a binarized signal BIN_A indicating the rising edge of the binarized signal MOFF_COMP and the falling edge of the binarized signal POFF_COMP. The binarized signal BIN_A is output to the external processing system 24. Since the binarized signal MOFF_COMP and the binarized signal POFF_COMP are combined (multiplexed), the transmission path for transmitting the binarized signal BIN_A can be made one.
  • the binarized signal generator 151A also outputs the binarized signal BIN_B to the external processing system 24.
  • the external processing system 24 includes an edge detection unit that detects edges of the binarized signals BIN_A and BIN_B, a writing and reading buffer, a FIFO, an addition unit, a comparison unit, and a synthesis unit. As a result, the process of generating the binarized signal can be performed externally without being processed in an LSI (Large Scale Integration).
  • the barcode scanner 100 using a laser beam has been described, but the above-described binarization circuit 150 is provided in the code scanner 200 shown in FIG. 9 using a line sensor such as a CMOS. Also good.
  • the code scanner 200 shown in FIG. 9 includes an optical head unit 72 and a decoder unit 76.
  • the optical head unit 72 includes a lens 73 and a CMOS image sensor (hereinafter referred to as a CMOS 74) which is an example of a solid-state imaging device.
  • CMOS 74 CMOS image sensor
  • the optical head unit 72 includes an LED 75 which is an example of a light source.
  • the lens 73 is, for example, an optical lens, and takes in a code symbol that is an image such as a two-dimensional code (not shown) into the optical head unit 72.
  • the lens 73 is provided with a CMOS 74.
  • the CMOS 74 captures the code symbol taken in by the lens 73, converts the captured code symbol from analog code symbol data into code symbol data expressed by a digital luminance value, and outputs the code symbol data to the decoder unit 76.
  • An LED 75 is provided in the vicinity of the lens 73.
  • the LED 75 is controlled to be turned on by an ASIC 77 described later.
  • the LED 75 emits light to the code symbol when the code symbol is taken into the optical head unit 72 by the lens 73.
  • the LED 75 irradiates the code symbol with light, so that a clearer code symbol can be taken into the optical head unit 72.
  • the decoder unit 76 includes an ASIC 77, a RAM 78 and a ROM 79 as storage means, a first I / O interface (hereinafter referred to as I / O 80), and a second I / O interface (hereinafter referred to as I / O 81).
  • the ASIC 77 performs control of the CMOS 74 and the LED 75, binarization processing, and the like.
  • a RAM 78 and a ROM 79 are connected to the ASIC 77.
  • the RAM 78 stores data such as code symbol data.
  • the ROM 79 stores a program for starting the code scanner 200 and the like.
  • I / O 80 and I / O 81 are connected to the ASIC 77.
  • the I / O 80 is an interface that performs data communication with the optical head 2 unit.
  • a CMOS 74 and an LED 75 are connected to the I / O 80, and code symbol data output from the CMOS 74 is output to the ASIC 77, and a lighting signal for lighting the LED 75 output from the ASIC 77 is output to the LED 75.
  • the I / O 81 is an interface that performs data communication with an external device.
  • a host computer (not shown) is connected to the I / O 81, and the I / O 81 transmits code symbol data binarized by the ASIC 77 to the host computer.
  • the host computer receives the code symbol data that has been binarized and performs various processes.
  • the apparatus has been described as a device that decodes code symbols such as two-dimensional.
  • code symbols such as two-dimensional.
  • a character decoding program is incorporated into the ASIC 77, character information can be decoded after binarization processing even if the reading target is a character.
  • the present invention is extremely suitable when applied to a binarization method and a binarization circuit that irradiates light to a reading object and reads the amount of light reflected and binarizes it.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

　微分信号のピーク位置からの遅延を最小限にすると共にノイズを抑制し、正確な二値化信号を得ることができるようにする。　二値化回路１５０は、スライス信号Ssigのレベルと微分信号Asigのレベル、この微分信号Asigのピーク位置の近くを示す正方向オフセット信号Psig及び負方向オフセット信号Msigのレベルを夫々比較して二値化信号BIN_B，POFF_COMP，MOFF_COMPを生成し、これらの二値化信号BIN_B，POFF_COMP，MOFF_COMPを合成して読取信号を二値化した二値化信号を生成する。これにより、微分信号Asigのピーク位置から遅延した二値化信号BIN_Bの立上り及び立下りのエッジを、微分信号Asigのピーク位置の近くを示す二値化信号POFF_COMPの立下りエッジと二値化信号MOFF_COMPの立上りエッジにより補正することができる。

Description

二値化方法および二値化回路
　本発明は、読取対象に照射して反射した光量を読み取って二値化する二値化方法および二値化回路に関し、特にコード記号のような光反射率の異なる部分で構成される読取対象の情報を読み取るものに関する。
　光学的情報読取装置、例えばバーコードスキャナは、よく知られるように黒バー（あるいは単にバー）と白バー（あるいはスペース）とで構成されるバーコードの画像にレーザー光線等を投射し、その反射光を受光して電気的処理を施すことによって、そのコード情報を読み取るものである。このバーコードスキャナは、バーコードを照射する光源、バーコードからの拡散反射光を捉える光学系や受光素子、受光素子からの出力信号をデジタル化する回路及びデジタル信号を演算処理してデコードする回路などで構成される。
　バーコードスキャナによれば、取得した電気信号の波形からバーコードの白黒の変曲点を求め（二値化）、変曲点の幅情報に対して適合するバーコードを探すこと（デコード）でバーコードを読み取ることができる。このため、白と黒の変曲点を検出することがバーコードの読み取りにおいて重要な要因となる。この変曲点は、電気信号を微分した微分信号のピーク位置から求められる。
　バーコードの複数の変曲点のうち、１つでも変曲点が検出できない場合には、バーコードを読み取ることができなくなる。変曲点の検出ができなくなる主な要因は、レンズの性能（収差や回折）、サンプリングレート（又は画素数）、ノイズ等がある。
　一般的に、レーザー光線を用いたバーコードスキャナでは、遠方側でＳ／Ｎ比（Signal to Noise ratio）の低下が顕著に現れるため読み取りが困難になる。また、ＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）などのラインセンサを用いたバーコードスキャナでは、主にレンズの性能限界や画素数で読み取りが困難になる場合がある。
　ＯＣＲ（光学文字読み取り装置）では、原稿の白、文字の黒と認識するため、例えば、ＣＣＤで読み取った原稿の画像データをＡ／Ｄ変換し、画像処理を行っている技術がある。この技術では、原稿読み取りデータの最大値（白側）と最小値（黒側）の差をＡ／Ｄ変換の基準電圧とすることでダイナミックレンジを大きくでき、この基準電圧に基づいてＡ／Ｄ変換することにより二値化の精度を上げている（特許文献１参照）。
　また、文字読み取りと似たものとして、バーコード／二次元コード読み取り技術がある。ＯＣＲと基本的に同じ方法が採用できるが、コード記号の多くはブロック状白領域及び黒領域とから構成されることから、閾値を高輝度と低輝度と別の処理を行って二値化する方法も行われている。例えば、コード記号の領域を幾つかのブロックに分け、処理対象となる領域の平均輝度値に基づいて低輝度閾値を設定する。この低輝度閾値に満たない輝度値を除外した後の輝度値を用いて平均輝度値を算出し、この平均輝度値に基づいてブロックの二値化閾値を設定して当該ブロックの画像を二値化する。これにより、輝度ムラを解消できるので画像を高品質に二値化することが可能となる（特許文献２参照）。
　また、光ピックアップ装置においても二値化技術が必要である。光ピックアップにおいて、対物レンズをそのシフト範囲の最内周位置および最外周位置にそれぞれシフトさせた状態で、光ヒップアップを光ディスクの半径方向で移動させる。このとき、閾値生成回路は、それぞれの状態で二値化前信号を二値化するのに最適な第１閾値および第２閾値を求め、両閾値の平均値を最終閾値として閾値レジスタに設定する。シーク動作時には、上記の最終閾値で二値化前信号が二値化される。このように、二値化する最適値が最も大きくなる、または最も小さくなる対物レンズのシフト範囲の最内周位置および最外周位置でそれぞれ第１閾値および第２閾値を求め、両者の平均値を上記所定の閾値としている（特許文献３参照）。
　以上の特許文献１～３から分かるように、いかに二値化処理における閾値（あるいはスライス値）を設けるかによって、二値化の精度が変わっている。続いて、図１０を参照して、従来例に係る二値化方法の一例について詳細に説明する。図１０に示す縦軸は電圧のレベルを示し横軸は時間を示す。図１０に示す微分信号Asigは、バーコードの画像にレーザー光線等を投射し、その反射光を受光して得られた入力信号を微分した信号である。バーコードのバーとスペースの境界は、微分信号Asigのピーク位置、例えば図１０に示すピーク位置Ｐ１，Ｐ２などにより得られる。
　この例では、入力信号を二値化するために入力信号から微分信号Asigを生成し、その微分信号Asigからスライス信号Ssig_1を生成し、微分信号Asigとスライス信号Ssig_1を比較して二値化信号BIN_Cを生成する。例えば、微分信号Asigのプラス側（正方向側）にオフセットをかけたプラスオフセット信号Psig_1とマイナス側（負方向側）にオフセットをかけたマイナスオフセット信号Msig_1を生成する。
　スライス信号Ssig_1は、微分信号Asigのレベル以下のときはマイナスオフセット信号Msig_1のピークホールドをとり、微分信号Asigのレベル以上のときはプラスオフセット信号Psig_1のボトムホールドをとることで生成する。ここで微分信号Asigのレベルとスライス信号Ssig_1のレベルを比較する。微分信号Asigのレベルがスライス信号Ssig_1のレベルよりも大きい場合はローレベルの二値化信号BIN_Cを生成する。また、微分信号Asigのレベルがスライス信号Ssig_1のレベルよりも小さい場合はハイレベルの二値化信号BIN_Cを生成する。これにより、バーコードのバーとスペースを示す二値化信号BIN_Cを生成することができる。
　ところで、図１０に示す二値化信号BIN_Cは、微分信号Asigのピーク位置Ｐ１から遅延ｔ１が生じる問題がある。これは、微分信号Asigをオフセットした信号に基づいてスライス信号Ssig_1を求めているので遅延ｔ１が生じてしまう。この遅延ｔ１が大きいと誤差が生じて、正確な二値化信号を求めることが困難になる。
　遅延ｔ１を小さくするためには、微分信号Asigをオフセットする量を小さくすることで解決できる。例えば図１１に示す微分信号Asigのプラス側にオフセットをかけたプラスオフセット信号Psig_2とマイナス側にオフセットをかけたマイナスオフセット信号Msig_2を生成する。この場合、それぞれのオフセット量は、図１０に示したオフセット量より小さくなっている。
　図１１に示すスライス信号Ssig_2は、図１０に示したスライス信号Ssig_1と同様に微分信号Asigのレベル以下のときはマイナスオフセット信号Msig_2のピークホールドをとり、微分信号Asigのレベル以上のときはプラスオフセット信号Psig_2のボトムホールドをとることで生成する。ここで微分信号Asigのレベルとスライス信号Ssig_2のレベルを比較する。微分信号Asigのレベルがスライス信号Ssig_2のレベルよりも大きい場合はローレベルの二値化信号BIN_C1を生成する。また、微分信号Asigのレベルがスライス信号Ssig_2のレベルよりも小さい場合はハイレベルの二値化信号BIN_C1を生成する。
　図１１に示す二値化信号BIN_C1は、微分信号Asigのピーク位置Ｐ１から遅延ｔ２が生じている。この遅延ｔ２は、図１０に示した遅延ｔ１よりも小さくなっている。これは、図１１に示すプラスオフセット信号Psig_2とマイナスオフセット信号Msig_2のオフセット量が、図１０に示したプラスオフセット信号Psigとマイナスオフセット信号Msigのオフセット量よりも小さいからである。
特開平９－１２８５２３号公報 特開２００１－８０３２号公報 特開２００６－６５９０９号公報
　しかしながら、オフセット量を小さくするとノイズが乗りやすくなる問題がある。例えば図１２に示すスライス信号Ssig_3は、図１１に示したスライス信号Ssig_2と同様にマイナスオフセット信号Msig_3とプラスオフセット信号Psig_3に基づいて生成されている。このスライス信号Ssig_3と微分信号Asig_3を比較して二値化信号BIN_C2を生成する。オフセット量を小さくしたために、図１２に示す二値化信号BIN_C2は、通常、ローレベルを出力する部分が複数のハイレベルを出力してノイズが乗った信号となっている。
　他方、ノイズを避けるためにオフセット量を大きくすると、図１０に示した遅延ｔ１がさらに大きくなる問題がある。例えば図１３に示すスライス信号Ssig_4は、図１１に示したスライス信号Ssig_2と同様にマイナスオフセット信号Msig_4とプラスオフセット信号Psig_4に基づいて生成する。生成されたスライス信号Ssig_4と微分信号Asigを比較して二値化信号BIN_C3を生成する。オフセット量を大きくしたために、図１３に示す二値化信号BIN_C3の遅延ｔ３は、図１０に示した二値化信号BIN_C1の遅延ｔ１よりも大きくなっている。
　本発明は、このような従来例に係る課題を解決したものであって、微分信号のピーク位置からの遅延を最小限にすると共にノイズを抑制し、正確な二値化信号を得ることができるようにした二値化方法および二値化回路を提供することを目的とする。
　上述した課題を解決するために、本発明に係る二値化方法は、読取対象に向けて照射した光の反射光の強度を示す読取信号を微分して微分信号を求め、前記微分信号を正方向にオフセットした正方向プレオフセット信号と、前記微分信号を負方向にオフセットした負方向プレオフセット信号を生成し、さらに、前記正方向プレオフセット信号より所定レベルだけ低く前記微分信号をオフセットした正方向オフセット信号と、前記負方向プレオフセット信号より所定レベルだけ高く前記微分信号をオフセットした負方向オフセット信号を生成し、前記負方向プレオフセット信号のピーク値を保持すると共に前記正方向プレオフセット信号のボトム値を保持してスライス信号を生成し、前記スライス信号のレベルと前記微分信号のレベルを比較して第１の二値化信号を生成し、前記スライス信号のレベルと前記正方向オフセット信号のレベルを比較して第２の二値化信号を生成し、前記スライス信号のレベルと前記負方向オフセット信号のレベルを比較して第３の二値化信号を生成し、前記第１～第３の二値化信号を合成して前記読取信号を二値化した二値化信号を生成するものである。
　また、本発明に係る二値化回路は、読取対象に向けて照射した光の反射光の強度を示す読取信号を微分して微分信号を求める微分信号発生器と、前記微分信号を正方向にオフセットした正方向プレオフセット信号を生成する正方向プレオフセット信号発生器と、前記微分信号を負方向にオフセットした負方向プレオフセット信号を生成する負方向プレオフセット信号発生器と、さらに、前記正方向プレオフセット信号より所定レベルだけ低く前記微分信号をオフセットした正方向オフセット信号を生成する正方向オフセット信号発生器と、前記負方向プレオフセット信号より所定レベルだけ高く前記微分信号をオフセットした負方向オフセット信号を生成する負方向オフセット信号発生器と、前記負方向プレオフセット信号のピーク値を保持すると共に前記正方向プレオフセット信号のボトム値を保持してスライス信号を生成するスライス信号発生器と、前記スライス信号のレベルと前記微分信号のレベルを比較して第１の二値化信号を生成する二値化信号発生器と、前記スライス信号のレベルと前記正方向オフセット信号のレベルを比較して第２の二値化信号を生成する正方向比較信号発生器と、前記スライス信号のレベルと前記負方向オフセット信号のレベルを比較して第３の二値化信号を生成する負方向比較信号発生器と、前記第１～第３の二値化信号を合成して前記読取信号を二値化した二値化信号を生成する二値化信号生成器とを備えるものである。
　本発明において、前記第１～第３の二値化信号を合成する際に、前記第１～第３の二値化信号のエッジを検出し、前記第２及び第３の二値化信号から前記第１の二値化信号が遅れる最大量を示す最大遅れ量をメモリから取得し、前記第３の二値化信号の立上りエッジ及び前記第２の二値化信号の立下りエッジから前記最大遅れ量の範囲内に前記第１の二値化信号のエッジが検出された場合は、前記第１の二値化信号の立上りエッジを前記第３の二値化信号の立上りエッジに補正し、前記第１の二値化信号の立下りエッジを前記第２の二値化信号の立下りエッジに補正する。
　本発明に係る二値化方法および二値化回路によれば、スライス信号のレベルと微分信号のレベル、この微分信号のピーク位置の近くを示す正方向オフセット信号及び負方向オフセット信号のレベルを夫々比較して第１～第３の二値化信号を生成し、これらの第１～第３の二値化信号を合成して読取信号を二値化した二値化信号を生成するものである。
　これにより、微分信号のピーク位置から遅延した第１の二値化信号の立上り及び立下りのエッジを、微分信号のピーク位置の近くを示す第２の二値化信号の立下りエッジと第３の二値化信号の立上りエッジにより補正することができる。従って、微分信号のピーク位置を正確に検出することができるので、二値化信号を精度良く生成できる。さらに、第２及び第３の二値化信号により第１の二値化信号を補正するので、第１の二値化信号を生成する際のオフセット量を大きくとることができ、第１の二値化信号を生成時のノイズを抑制できる。
本発明に係るバーコードスキャナ１００の構成例を示す概略図である。 二値化信号BIN_B，MOFF_COMP，POFF_COMPの生成例を示す波形図である。 二値化回路１５０の構成例を示すブロック図である。 二値化信号生成器１５１の構成例を示すブロック図である。 二値化信号BIN_B，MOFF_COMP，POFF_COMPに基づいて二値化信号BINを生成する例を示す図である。 二値化回路１５０の動作例を示すフローチャートである。 第２の実施例としての二値化信号生成器１５１Ａの構成例を示すブロック図である。 二値化信号MOFF_COMP，POFF_COMPを合成して二値化信号BIN_Aを生成する例を示す図である。 コードスキャナ２００の構成例を示すブロック図である。 従来例に係る二値化信号BIN_Cの生成例を示す波形図である。 オフセット量を小さくした場合における従来例の二値化信号BIN_C1の生成例を示す波形図である。 オフセット量を小さくした場合における従来例の二値化信号BIN_C2の生成例を示す波形図である。 オフセット量を大きくした場合における従来例の二値化信号BIN_C3の生成例を示す波形図である。
　続いて、図面を参照しながら、本発明を実施するための形態について説明する。図１に示すバーコードスキャナ１００は、半導体レーザーによるレーザー光源５０、集光レンズ５２、開口絞り５３、スキャニングミラー５４、結像レンズ５５、光電変換器５６及び信号処理回路１６０を備えている。
　バーコードスキャナ１００は、レーザー光源５０の発光点５１から出力されるレーザー光線を集光レンズ５２に通過させた後、開口絞り５３で径を絞り、スキャニングミラー５４により偏向させて、読み取り対象物５７上に設けられたバーコード４１に対して照射し、バーコード４１上をレーザー光線のビームスポットにより走査できるように構成している。
　スキャニングミラー５４は、図１では平面鏡として示しているが、実際には正多角形柱上で側面が鏡面となっているポリゴンミラーを用いてもよい。結像レンズ５５には、読み取り対象物５７により反射されてきた走査レーザー光線を入射させ、信号変換手段である光電変換器５６上に結像させる。光電変換器５６は、反射光を強度に応じたアナログの電気信号に変換して信号処理回路１６０に出力する。信号処理回路１６０は、前置信号処理部１６１、二値化回路１５０及びデコーダ１６２を備えている。前置信号処理部１６１は、増幅ゲイン調整や、ノイズ処理などを行う。二値化回路１５０は、前置信号処理部１６１により処理された信号から二値化データを生成する。デコーダ１６２は二値化データから情報をデコードする。
　続いて、図２～図５を参照して二値化回路１５０について説明する。図２に示す縦軸は電圧のレベルを示し横軸は時間を示す。図３に示す二値化回路１５０は３種類の二値化信号BIN_B，POFF_COMP，MOFF_COMPを作成する。ここでは、その３種類の二値化信号BIN_B，POFF_COMP，MOFF_COMPの作成方法について説明する。
　図３に示す二値化回路１５０は、微分信号発生器１、正方向プレオフセット信号発生器２、負方向プレオフセット信号発生器３、正方向オフセット信号発生器４及び負方向オフセット信号発生器５を備えている。
　微分信号発生器１は、読取対象に向けて照射した光の反射光の強度を示す読取信号を微分して図２に示す微分信号Asigを生成する。正方向プレオフセット信号発生器２は、この微分信号Asigを正方向にオフセットして図２に示す正方向プレオフセット信号PrePsigを生成する。このオフセット量は、従来のオフセット量の２倍程度に設定する。例えば、微分信号Asigにおける最低電圧と最大電圧の電位差（peak to peak）を１Ｖにした場合、従来のオフセット量が約８５ｍＶであり本発明のオフセット量が約１７０ｍＶである。負方向プレオフセット信号発生器３は、微分信号Asigを負方向にオフセットして図２示す負方向プレオフセット信号PreMsigを生成する。このオフセット量も、従来のオフセット量の２倍程度に設定する。このように、本発明のオフセット量を従来のオフセット量の２倍程度に設定するので、負方向プレオフセット信号PreMsigのピーク値を保持すると共に正方向プレオフセット信号PrePsigのボトム値を保持してスライス信号Ssigを生成する場合に、ノイズの影響を抑制できる。
　正方向オフセット信号発生器４は、正方向プレオフセット信号PrePsigより所定レベルだけ低く微分信号Asigをオフセットして図２に示す正方向オフセット信号Psigを生成する。この所定レベルは、例えば２０ｍＶ程度である。負方向オフセット信号発生器５は、負方向プレオフセット信号PreMsigより所定レベル、例えば２０ｍＶだけ高く微分信号Asigをオフセットして図２に示す負方向オフセット信号Msigを生成する。
　また、二値化回路１５０は、スライス信号発生器６、二値化信号発生器７、正方向比較信号発生器８及び負方向比較信号発生器９を備えている。スライス信号発生器６は、負方向プレオフセット信号PreMsigのピーク値を保持すると共に正方向プレオフセット信号PrePsigのボトム値を保持して図２に示すスライス信号Ssigを生成する。
　この例で、スライス信号発生器６は、スライス信号Ssigのレベルが微分信号Asigのレベルよりも低い状態から微分信号Asigとクロスした場合、スライス信号Ssigを正方向プレオフセット信号PrePsigのレベルにリセットする。また、スライス信号発生器６は、スライス信号Ssigのレベルが微分信号Asigのレベルよりも高い状態から微分信号Asigとクロスした場合、スライス信号Ssigを負方向プレオフセット信号PreMsigのレベルにリセットする。
　二値化信号発生器７は、スライス信号Ssigのレベルと微分信号Asigのレベルを比較して図２に示す第１の二値化信号BIN_Bを生成する。正方向比較信号発生器８は、スライス信号Ssigのレベルと正方向オフセット信号Psigのレベルを比較して図２に示す第２の二値化信号POFF_COMPを生成する。負方向比較信号発生器９は、スライス信号Ssigのレベルと負方向オフセット信号Msigのレベルを比較して図２に示す第３の二値化信号MOFF_COMPを生成する。
　上述したように、スライス信号Ssigを生成する際のオフセット量を大きくとることでノイズを拾わないが、二値化信号BIN_Bは微分信号Asigのピーク位置Ｐ１からの遅延が大きくなる。
　正方向オフセット信号Psigを作成する際、正方向プレオフセット信号PrePsigからオフセットを小さくすることで、二値化信号POFF_COMPの立下りエッジＥｇ７はピーク位置Ｐ２に対して遅延が小さくなる。同様に、負方向オフセット信号Msigを作成する際、負方向プレオフセット信号PreMsigからオフセットを小さくすることで、二値化信号MOFF_COMPの立上りエッジＥｇ８はピーク位置Ｐ１に対して遅延が小さくなる。
　これらの二値化信号BIN_B，POFF_COMP，MOFF_COMPを合成して読取信号を二値化した二値化信号を生成する。例えば、二値化信号BIN_B，POFF_COMP，MOFF_COMPを合成する際に、二値化信号BIN_B，POFF_COMP，MOFF_COMPのそれぞれのエッジを検出し、二値化信号POFF_COMP，MOFF_COMPから二値化信号BIN_Bが遅れる最大量を示す最大遅れ量を取得する。
　この例で、この最大遅れ量はレジスタなどのメモリに保存されている。例えば、バーコードスキャナ１００の読み取りモードが複数パターン存在した場合、各読み取りモードに合わせた最大遅れ量をメモリに保存しておき、各モードの選択に合わせて最大遅れ量をメモリから読み出して適用する。例えば、バーコードスキャナ１００から対象物に印刷されたバーコードまでの距離が短い場合に適用する読み取りモードの場合には、最大遅れ量を大きく設定する。また、バーコードまでの距離が長い場合に適用する読み取りモードの場合には、最大遅れ量を小さく設定する。
　二値化信号MOFF_COMPの立上りエッジ及び二値化信号POFF_COMPの立下りエッジから最大遅れ量の範囲内に二値化信号BIN_Bのエッジが検出された場合は、二値化信号BIN_Bの立上りエッジを二値化信号MOFF_COMPの立上りエッジに補正し、二値化信号BIN_Bの立下りエッジを二値化信号POFF_COMPの立下りエッジに補正する。これにより、微分信号Asigのピーク位置を正確に検出することができるので、二値化信号を精度良く生成できる。
　なお、二値化信号POFF_COMPは、二値化信号POFF_COMPの立下り～立上りまでは、スライス信号Ssigと正方向オフセット信号Psigのレベル差が大きいのでノイズをほとんど拾わない。また、二値化信号MOFF_COMPは、二値化信号MOFF_COMPの立上り～立下りまでは、スライス信号Ssigと負方向オフセット信号Msigのレベル差が大きいのでノイズをほとんど拾わない。従って、二値化信号BIN_Bのエッジを補正する際に、二値化信号MOFF_COMPの立上りエッジと二値化信号POFF_COMPの立下りエッジを正確に求めることができる。
　続いて、図４を参照して二値化信号BIN_B，POFF_COMP，MOFF_COMPを合成する例について説明する。図４に示す二値化信号生成器１５１は、カウンター１１、エッジ検出部１２～１４、書き込み用のバッファ１５及びＦＩＦＯ（First-In First-Out）１６を備えている。
　エッジ検出部１２は、二値化信号発生器７から入力した二値化信号BIN_Bの立上りエッジ及び立下りエッジを検出してＦＩＦＯ１６及び合成部２１に出力する。エッジ検出部１３は、正方向比較信号発生器８から入力した二値化信号POFF_COMPの立下りエッジを検出して書き込み用のバッファ１５に出力する。エッジ検出部１４は、負方向比較信号発生器９から入力した二値化信号MOFF_COMPの立上りエッジを検出して書き込み用のバッファ１５に出力する。
　カウンター１１は、en_DIGI信号によってカウンターを動作させるかどうかが制御される。このen_DIGI信号がハイレベルとなった後、さらにTIMING信号がハイレベルとなった位置からカウンターを動作させる。カウンター１１は、カウントしたカウント値を書き込み用のバッファ１５、遅延部２２及び比較部１９に出力する。
　書き込み用のバッファ１５は、エッジ検出部１３から出力された二値化信号POFF_COMPの立下りエッジにおけるカウント値及び二値化信号POFF_COMPを示す書き込みバッファサイン信号を一時的に保存する。また、書き込み用のバッファ１５は、エッジ検出部１４から出力された二値化信号MOFF_COMPの立上りエッジにおけるカウント値及び二値化信号MOFF_COMPを示す書き込みバッファサイン信号を一時的に保存する。これらのカウント値及び書き込みバッファサイン信号は、二値化信号POFF_COMPの立下りエッジ及び二値化信号MOFF_COMPの立上りエッジが検出される度に更新される。
　ＦＩＦＯ１６は、エッジ検出部１２から入力した二値化信号BIN_Bの立上り又は立下りのエッジのタイミングに基づいて書き込み用のバッファ１５に保存されたカウント値及び書き込みバッファサイン信号を保存する。
　すなわち、ＦＩＦＯ１６には、二値化信号BIN_Bの立上りエッジの直前に位置する二値化信号MOFF_COMPの立上りエッジのカウント値が保存される。また、ＦＩＦＯ１６には、二値化信号BIN_Bの立下りエッジの直前に位置する二値化信号POFF_COMPの立下りエッジのカウント値が保存される。
　なお、エッジ検出部１２から出力されるＦＩＦＯ書き込み時のタイミングを示す二値化信号BIN_Bは、二値化信号MOFF_COMPの立上りと二値化信号POFF_COMPの立下りのタイミングに比べタイミングを若干遅らせたものを利用する。これは、二値化信号BIN_Bのエッジと二値化信号MOFF_COMPの立上りエッジ、二値化信号POFF_COMPの立下りエッジが同一タイミングになると、書き込み用のバッファ１５にカウント値を書き込むと同時にＦＩＦＯ１６にバッファ１５のカウント値を書き込んでしまい、正しいピーク位置の情報が得られないからである。以上の処理により二値化信号BIN_Bのエッジの手前にある一番近い二値化信号MOFF_COMPの立上り又は二値化信号POFF_COMPの立下りのカウント値を記憶することができる。
　また、二値化回路１５０は、読み込み用のバッファ１７、加算部１８、比較部１９、バッファ制御部２０及び合成部２１を備えている。読み込み用のバッファ１７は、ＦＩＦＯ１６に書き込まれた二値化信号MOFF_COMPの立上り及び二値化信号POFF_COMPの立下りにおけるカウント値を読み込む。加算部１８は、読み込み用のバッファ１７からのカウント値と遅れ量の最大値であるDET_INTERVAL（以下遅れ量DET_ITVLという）とを加算する。
　比較部１９は、加算部１８により加算した値（カウント値＋遅れ量DET_ITVL）とエッジの位置を示すフレームのカウント値とを常に比較する。比較部１９は、フレームのカウント値が、加算部１８により加算した値（カウント値＋遅れ量DET_ITVL）と一致した場合には、エッジの検出を示す信号を合成部２１及びバッファ制御部２０に出力する。また、比較部１９は、フレームのカウント値が、加算部１８により加算した値（カウント値＋遅れ量DET_ITVL）よりも大きい場合には二値化信号BIN_Bが遅れ量DET_ITVL以上遅れているので、エッジの未検出を示す信号を合成部２１及びバッファ制御部２０に出力する。バッファ制御部２０は、読み込み用のバッファ１７の読み出しタイミングを制御する。
　合成部２１は、二値化信号BIN_Bが遅れ量DET_ITVL以上遅れていない場合には、二値化信号MOFF_COMPの立上りエッジ又は二値化信号POFF_COMPの立下りエッジを二値化信号BINとして出力する。例えば、図５に示す二値化信号BIN_Bの立上りエッジＥｇ１が検出された点より手前で、一番近くに位置する二値化信号MOFF_COMPの立上りエッジＥｇ２により、二値化信号BIN_Bの立上りエッジＥｇ１を補正して二値化信号BINの立上りエッジＥｇ３を生成する。
　また、二値化信号BIN_Bの立下りエッジＥｇ４が検出された点より手前で、一番近くに位置する二値化信号POFF_COMPの立下りエッジＥｇ５により、二値化信号BIN_Bの立下りエッジＥｇ４を補正して二値化信号BINの立上りエッジＥｇ６を生成する。これにより、二値化信号BINの立上りエッジＥｇ３及び立上りエッジＥｇ６を微分信号Asigのピーク位置に近づけることができる。従って、微分信号Asigを二値化した二値化信号BINを精度良く取得することができる。
　なお、リアルタイムで処理するために、二値化信号MOFF_COMP立上りエッジＥｇ２から遅れ量DET_ITVL後のタイミングで二値化信号BINを変化させることでピーク位置の補正が可能となる。同様に、リアルタイムで処理するために、二値化信号POFF_COMP立下りエッジＥｇ５から遅れ量DET_ITVL後のタイミングで二値化信号BINを変化させることでピーク位置の補正が可能となる。
　また、合成部２１は、二値化信号BIN_Bが遅れ量DET_ITVL以上遅れている場合、二値化信号BIN_Bのエッジが検出された時点で、二値化信号BIN_Bのエッジを二値化信号BINとして出力する。すなわち、二値化信号MOFF_COMPの立上りエッジ又は二値化信号POFF_COMPの立下りエッジと二値化信号BIN_Bのエッジの差が遅れ量DET_ITVL以上である場合、二値化信号BIN_Bのエッジを二値化信号BINとして出力する。
　図４に示す二値化回路１５０は遅延部２２を備えている。遅延部２２は、遅れ量DET_ITVL、TIMING信号及びカウンター１１からカウント値の出力タイミングを遅れ量DET_ITVLだけ遅らせて後段に出力する。これは、図５に示したように二値化信号BINが遅れ量DET_ITVLだけ遅れて出力されることに合わせた処理である。
　続いて図６を参照して、二値化回路１５０の動作例について説明する。図６に示すステップＳＴ１で、読取対象に向けて照射した光の反射光の強度を示す読取信号を取得してステップＳＴ２に移行する。ステップＳＴ２で、微分信号発生器１は、読取信号を微分して図２に示した微分信号Asigを生成してステップＳＴ３に移行する。
　ステップＳＴ３で、正方向プレオフセット信号発生器２は、微分信号Asigを正方向にオフセットして正方向プレオフセット信号PrePsigを生成する。また、負方向プレオフセット信号発生器３は、微分信号Asigを負方向にオフセットして負方向プレオフセット信号PreMsigを生成する。これらの正方向及び負方向のオフセット量は、従来のオフセット量の２倍程度に設定する。続いてステップＳＴ４に移行する。
　ステップＳＴ４で、正方向オフセット信号発生器４は、正方向プレオフセット信号PrePsigより所定レベル、例えば約２０ｍＶだけ低く微分信号Asigをオフセットして正方向オフセット信号Psigを生成する。また、負方向オフセット信号発生器５は、負方向プレオフセット信号PreMsigより所定レベル、例えば約２０ｍＶだけ高く微分信号Asigをオフセットして負方向オフセット信号Msigを生成する。続いてステップＳＴ５に移行する。
　ステップＳＴ５で、スライス信号発生器６は、負方向プレオフセット信号PreMsigのピーク値を保持すると共に正方向プレオフセット信号PrePsigのボトム値を保持してスライス信号Ssigを生成してステップＳＴ６に移行する。
　ステップＳＴ６で、二値化信号発生器７は、スライス信号Ssigのレベルと微分信号Asigのレベルを比較して第１の二値化信号BIN_Bを生成する。正方向比較信号発生器８は、スライス信号Ssigのレベルと正方向オフセット信号Psigのレベルを比較して第２の二値化信号POFF_COMPを生成する。負方向比較信号発生器９は、スライス信号Ssigのレベルと負方向オフセット信号Msigのレベルを比較して第３の二値化信号MOFF_COMPを生成する。続いてステップＳＴ７に移行する。ステップＳＴ７で、二値化信号生成器１５１は、二値化信号BIN_B，POFF_COMP，MOFF_COMPを合成して読取信号を二値化した二値化信号BINを生成して終了となる。
　このように、本発明に係る二値化方法および二値化回路１５０によれば、スライス信号Ssigのレベルと微分信号Asigのレベル、この微分信号Asigのピーク位置の近くを示す正方向オフセット信号Psig及び負方向オフセット信号Msigのレベルを夫々比較して二値化信号BIN_B，POFF_COMP，MOFF_COMPを生成し、これらの二値化信号BIN_B，POFF_COMP，MOFF_COMPを合成して読取信号を二値化した二値化信号BINを生成するものである。
　これにより、微分信号Asigのピーク位置から遅延した二値化信号BIN_Bの立上り及び立下りのエッジを、微分信号Asigのピーク位置の近くを示す二値化信号POFF_COMPの立下りエッジと二値化信号MOFF_COMPの立上りエッジにより補正することができる。従って、微分信号Asigのピーク位置を正確に検出することができるので、二値化信号BINを精度良く生成できる。さらに、二値化信号POFF_COMP，MOFF_COMPにより二値化信号BIN_Bを補正するので、二値化信号BIN_Bを生成する際のオフセット量を大きくとることができ、二値化信号BIN_Bを生成時のノイズを抑制できる。
　続いて図７及び図８を参照して第２の実施例としての二値化信号生成器１５１Ａについて説明する。図７に示す二値化信号生成器１５１Ａは、二値化信号を生成する処理をＬＳＩ（Large Scale Integration）内で処理せずに外部で二値化処理する場合の例である。
　論理回路２３は、二値化信号POFF_COMPを正論理で入力して二値化信号MOFF_COMPを負論理で入力して論理和を演算し、その結果を負論理で出力する。例えば、図８に示すように論理回路２３は、二値化信号MOFF_COMPと二値化信号POFF_COMPを合成して簡易二値化信号の一例である二値化信号BIN_Aを生成する。この例で、論理回路２３は、二値化信号MOFF_COMPの立上りエッジと二値化信号POFF_COMPの立下りエッジを示す二値化信号BIN_Aを生成する。この二値化信号BIN_Aを外部の処理系２４に出力する。二値化信号MOFF_COMPと二値化信号POFF_COMPを合成（多重化）しているので二値化信号BIN_Aを伝送する伝送路を１本にできる。
　二値化信号生成器１５１Ａは、二値化信号BIN_Bも外部の処理系２４に出力する。外部の処理系２４には、二値化信号BIN_A，BIN_Bのエッジを検出するエッジ検出部や書き込み用及び読み込み用のバッファ、ＦＩＦＯ、加算部、比較部、合成部などを備える。これにより、二値化信号を生成する処理をＬＳＩ（Large Scale Integration）内で処理せずに外部で行うことができるようになる。
　なお、上述の例では、レーザー光線を用いたバーコードスキャナ１００を用いて説明したが、ＣＭＯＳなどのラインセンサを用いた図９に示すコードスキャナ２００に上述の二値化回路１５０を設けるようにしてもよい。
　例えば図９に示すコードスキャナ２００は、光学ヘッド部７２及びデコーダ部７６で構成される。光学ヘッド部７２は、レンズ７３、固体撮像素子の一例であるＣＭＯＳイメージセンサ（以下、ＣＭＯＳ７４という）を備える。さらに、光学ヘッド部７２は、光源の一例であるＬＥＤ７５を有する。
　レンズ７３は、例えば、光学レンズであり、図示しない二次元コード等の画像であるコード記号を光学ヘッド部７２内に取り込む。レンズ７３にはＣＭＯＳ７４が設けられる。ＣＭＯＳ７４は、レンズ７３が取り入れたコード記号を撮像し、該撮像したコード記号をアナログのコード記号データからデジタルの輝度値で表現されるコード記号データに変換してデコーダ部７６に出力する。
　レンズ７３の近傍にはＬＥＤ７５が設けられる。ＬＥＤ７５は、後述するＡＳＩＣ７７によって点灯制御される。ＬＥＤ７５は、コード記号をレンズ７３で光学ヘッド部７２に取り入れる際に、コード記号に光を照射する。ＬＥＤ７５がコード記号に光を照射することによって、より鮮明なコード記号を光学ヘッド部７２に取り入れることができる。
　デコーダ部７６は、ＡＳＩＣ７７、記憶手段であるＲＡＭ７８及びＲＯＭ７９、第１のＩ／Ｏインターフェース（以下、Ｉ／Ｏ８０という）及び第２のＩ／Ｏインターフェース（以下、Ｉ／Ｏ８１という）を備える。
　ＡＳＩＣ７７は、ＣＭＯＳ７４及びＬＥＤ７５の制御、二値化処理等を行う。ＡＳＩＣ７７にはＲＡＭ７８及びＲＯＭ７９が接続される。ＲＡＭ７８は、コード記号データ等のデータを記憶する。ＲＯＭ７９は、コードスキャナ２００を起動させるプログラム等を記憶する。
　また、ＡＳＩＣ７７にはＩ／Ｏ８０及びＩ／Ｏ８１が接続される。Ｉ／Ｏ８０は、光学ヘッド２部とデータ通信を行うインターフェースである。Ｉ／Ｏ８０にはＣＭＯＳ７４及びＬＥＤ７５が接続され、ＣＭＯＳ７４から出力されたコード記号データをＡＳＩＣ７７に出力したり、ＡＳＩＣ７７から出力されたＬＥＤ７５を点灯させる点灯信号をＬＥＤ７５に出力したりする。
　Ｉ／Ｏ８１は、外部装置とデータ通信を行うインターフェースである。例えば、Ｉ／Ｏ８１には図示しないホストコンピュータが接続され、当該Ｉ／Ｏ８１は、ＡＳＩＣ７７によって二値化処理されたコード記号データをホストコンピュータに送信する。ホストコンピュータは、二値化処理されたコード記号データを受信して、各種処理を行う。
　ここでは、二次元等のコード記号をデコードする装置として説明したが、ＡＳＩＣ７７に文字デコードプログラムを組み込めば、読み取り対象が文字であっても二値化処理した後、文字情報をデコードできる。
　本発明は、光を読取対象に照射して反射した光量を読み取って二値化する二値化方法および二値化回路に適用して極めて好適である。
　１・・・微分信号発生器、２・・・正方向プレオフセット信号発生器、３・・・負方向プレオフセット信号発生器、４・・・正方向オフセット信号発生器、５・・・負方向オフセット信号発生器、６・・・スライス信号発生器、７・・・二値化信号発生器、８・・・正方向比較信号発生器、９・・・負方向比較信号発生器、２３・・・論理回路、１００・・・バーコードスキャナ、１５０・・・二値化回路、１５１，１５１Ａ・・・二値化信号生成器

Claims (5)

  1. 　読取対象に向けて照射した光の反射光の強度を示す読取信号を微分して微分信号を求め、
    　前記微分信号を正方向にオフセットした正方向プレオフセット信号と、前記微分信号を負方向にオフセットした負方向プレオフセット信号を生成し、
    　さらに、前記正方向プレオフセット信号より所定レベルだけ低く前記微分信号をオフセットした正方向オフセット信号と、前記負方向プレオフセット信号より所定レベルだけ高く前記微分信号をオフセットした負方向オフセット信号を生成し、
    　前記負方向プレオフセット信号のピーク値を保持すると共に前記正方向プレオフセット信号のボトム値を保持してスライス信号を生成し、
    　前記スライス信号のレベルと前記微分信号のレベルを比較して第１の二値化信号を生成し、
    　前記スライス信号のレベルと前記正方向オフセット信号のレベルを比較して第２の二値化信号を生成し、
    　前記スライス信号のレベルと前記負方向オフセット信号のレベルを比較して第３の二値化信号を生成し、
    　前記第１～第３の二値化信号を合成して前記読取信号を二値化した二値化信号を生成することを特徴とする二値化方法。
  2. 　前記第１～第３の二値化信号を合成する際に、
    　前記第１～第３の二値化信号のエッジを検出し、
    　前記第２及び第３の二値化信号から前記第１の二値化信号が遅れる最大量を示す最大遅れ量をメモリから取得し、
    　前記第３の二値化信号の立上りエッジ及び前記第２の二値化信号の立下りエッジから前記最大遅れ量の範囲内に前記第１の二値化信号のエッジが検出された場合は、前記第１の二値化信号の立上りエッジを前記第３の二値化信号の立上りエッジにより補正し、前記第１の二値化信号の立下りエッジを前記第２の二値化信号の立下りエッジにより補正することを特徴とする請求項１に記載の二値化方法。
  3. 　前記第２の二値化信号と前記第３の二値化信号を合成して簡易二値化信号を生成し、前記簡易二値化信号を前記第１の二値化信号と共に外部の処理系に出力することを特徴とする請求項１又は２に記載の二値化方法。
  4. 　読取対象に向けて照射した光の反射光の強度を示す読取信号を微分して微分信号を求める微分信号発生器と、
    　前記微分信号を正方向にオフセットした正方向プレオフセット信号を生成する正方向プレオフセット信号発生器と、
    　前記微分信号を負方向にオフセットした負方向プレオフセット信号を生成する負方向プレオフセット信号発生器と、
    　さらに、前記正方向プレオフセット信号より所定レベルだけ低く前記微分信号をオフセットした正方向オフセット信号を生成する正方向オフセット信号発生器と、
    　前記負方向プレオフセット信号より所定レベルだけ高く前記微分信号をオフセットした負方向オフセット信号を生成する負方向オフセット信号発生器と、
    　前記負方向プレオフセット信号のピーク値を保持すると共に前記正方向プレオフセット信号のボトム値を保持してスライス信号を生成するスライス信号発生器と、
    　前記スライス信号のレベルと前記微分信号のレベルを比較して第１の二値化信号を生成する二値化信号発生器と、
    　前記スライス信号のレベルと前記正方向オフセット信号のレベルを比較して第２の二値化信号を生成する正方向比較信号発生器と、
    　前記スライス信号のレベルと前記負方向オフセット信号のレベルを比較して第３の二値化信号を生成する負方向比較信号発生器と、
    　前記第１～第３の二値化信号を合成して前記読取信号を二値化した二値化信号を生成する二値化信号生成器とを備えることを特徴とする二値化回路。
  5. 　前記第２の二値化信号と前記第３の二値化信号を合成して簡易二値化信号を生成する論理回路を備え、
    　前記論理回路により生成された簡易二値化信号を前記第１の二値化信号と共に外部の処理系に出力すると共に、前記二値化信号生成器により前記第１～第３の二値化信号を合成して二値化信号を生成する処理を停止することを特徴とする請求項４に記載の二値化回路。
PCT/JP2010/060897 2009-07-03 2010-06-25 二値化方法および二値化回路 WO2011001918A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-159268 2009-07-03
JP2009159268A JP5219943B2 (ja) 2009-07-03 2009-07-03 二値化方法および二値化回路

Publications (1)

Publication Number Publication Date
WO2011001918A1 true WO2011001918A1 (ja) 2011-01-06

Family

ID=43410994

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/060897 WO2011001918A1 (ja) 2009-07-03 2010-06-25 二値化方法および二値化回路

Country Status (2)

Country Link
JP (1) JP5219943B2 (ja)
WO (1) WO2011001918A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103348635B (zh) 2011-01-26 2016-08-10 日本电气株式会社 网络系统、控制单元和最优路由控制方法
JP5953899B2 (ja) * 2012-04-18 2016-07-20 株式会社デンソーウェーブ 光学的情報読取装置および光学的情報読取システムならびにコンピュータプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH032990A (ja) * 1989-05-30 1991-01-09 Fujitsu Ltd バーコードリーダーのアナログ信号処理方式
JPH03292577A (ja) * 1990-04-11 1991-12-24 Fujitsu Ltd ２値化装置
JPH05101211A (ja) * 1991-10-04 1993-04-23 Tokyo Electric Co Ltd バーコード信号２値化装置
JP2005038369A (ja) * 2003-07-18 2005-02-10 Optoelectronics Co Ltd 光学的情報読取装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1420358A4 (en) * 2001-05-25 2004-12-22 Optoelectronics Co Ltd OPTICAL INFORMATION READING DEVICE

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH032990A (ja) * 1989-05-30 1991-01-09 Fujitsu Ltd バーコードリーダーのアナログ信号処理方式
JPH03292577A (ja) * 1990-04-11 1991-12-24 Fujitsu Ltd ２値化装置
JPH05101211A (ja) * 1991-10-04 1993-04-23 Tokyo Electric Co Ltd バーコード信号２値化装置
JP2005038369A (ja) * 2003-07-18 2005-02-10 Optoelectronics Co Ltd 光学的情報読取装置

Also Published As

Publication number Publication date
JP2011014053A (ja) 2011-01-20
JP5219943B2 (ja) 2013-06-26

Similar Documents

Publication Publication Date Title
US20130063788A1 (en) Image processing apparatus, image processing method, computer readable medium and image processing system
JP3803411B2 (ja) 情報再生システム及び情報記録媒体
JP6076552B1 (ja) 画像読取装置及び画像読取方法
US6192166B1 (en) Binarization circuit
JP5870745B2 (ja) 画像処理装置、二値化閾値算出方法及びコンピュータプログラム
JP5219943B2 (ja) 二値化方法および二値化回路
US9262665B2 (en) Decoding method and decoding processing device
JP2007102386A (ja) シンボル情報読取方法及びシンボル情報読取装置
JP4539546B2 (ja) 画像処理装置及びプログラム
JP2006245739A (ja) 画像読取装置および画像読取方法
US6690420B1 (en) Integrated circuit architecture of contact image sensor for generating binary images
JP2010182262A (ja) 情報読み取り装置
JP2010193100A (ja) 画像読み取り装置
US20090272809A1 (en) Bar Code Reading Apparatus and Bar Code Reading Method
US8614837B2 (en) Image scanning device, image forming apparatus, and image scanning method
JP5349504B2 (ja) 光学的情報読取装置及び光学的情報読取方法
JP2007311903A (ja) 画像処理装置及びプログラム
US8485444B2 (en) Apparatus and method for reading symbol information
JP2007312233A (ja) 画像処理装置及びプログラム
CN115883977B (zh) 一种图像传感器数据拖影实时矫正方法、装置及存储介质
US7609193B2 (en) Method and system for a configurable communications interface
JP2011159178A (ja) 光学的情報読取装置、光学的情報読取方法及びデジタルフィルタの作成方法
JP5423267B2 (ja) 画像読取装置、画像読取方法、プログラム及び記録媒体
JP2002342703A (ja) 情報再生システム
JP2007128220A (ja) 撮像装置および該撮像装置の白黒反転補正方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10794087

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10794087

Country of ref document: EP

Kind code of ref document: A1