WO2010116629A1 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
WO2010116629A1
WO2010116629A1 PCT/JP2010/001998 JP2010001998W WO2010116629A1 WO 2010116629 A1 WO2010116629 A1 WO 2010116629A1 JP 2010001998 W JP2010001998 W JP 2010001998W WO 2010116629 A1 WO2010116629 A1 WO 2010116629A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
signal
dummy
photoelectric conversion
constant current
Prior art date
Application number
PCT/JP2010/001998
Other languages
English (en)
French (fr)
Inventor
増田敏
楠田将之
Original Assignee
コニカミノルタオプト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コニカミノルタオプト株式会社 filed Critical コニカミノルタオプト株式会社
Priority to EP10761337A priority Critical patent/EP2416562A4/en
Priority to US13/262,545 priority patent/US20120019699A1/en
Priority to JP2010524276A priority patent/JP4582268B1/ja
Publication of WO2010116629A1 publication Critical patent/WO2010116629A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding

Definitions

  • the present invention relates to a solid-state imaging device composed of pixels having linear characteristics and logarithmic characteristics.
  • FIG. 10 is a graph showing photoelectric conversion characteristics of a pixel having linear characteristics and logarithmic characteristics.
  • the vertical axis represents the output value of the pixel signal read from the pixel
  • the horizontal axis represents the amount of incident light of the pixel.
  • the horizontal axis is a logarithmic scale.
  • the photoelectric conversion characteristics shown in FIG. 10 are linear characteristics until the output value of the pixel signal increases as the amount of incident light increases, and the amount of incident light exceeds the inflection point PX. When the amount of light exceeds the inflection point PX, logarithmic characteristics are obtained.
  • the linear characteristic changes with a downward convex curve, and the logarithmic characteristic changes with a gentle straight line.
  • the solid-state imaging device includes an image processing unit that performs various image processing on pixel signals.
  • the image processing unit performs image processing on the pixel signal read in the linear characteristic region using the image processing parameters for the linear characteristic, and applies to the pixel signal read in the logarithmic characteristic region.
  • image processing is performed by switching the image processing method according to the region to which the pixel signal belongs, such as performing image processing using an image processing parameter for logarithmic characteristics.
  • An example of such image processing is white balance correction.
  • the image processing unit determines that the pixel signal is a pixel signal read out in the logarithmic characteristic region, and outputs the pixel signal.
  • the pixel signal is determined as a pixel signal read out in the linear characteristic region.
  • this inflection point PX changes according to the temperature. Therefore, the inflection point PX changes in real time due to a temperature change during photographing.
  • Patent Document 1 dummy pixels are arranged in each row or each column of the pixel portion, and the photoelectric conversion characteristics of the dummy pixels are traced by changing the current value supplied to the dummy pixels and tracing the photoelectric conversion characteristics of the dummy pixels. Techniques for compensating for temperature characteristics are disclosed.
  • a light shielding film is formed in the opening, and light cannot be received, and charge is not accumulated by receiving light, but a constant current injected from a constant current source. Is configured to accumulate charges.
  • FIG. 11 shows a circuit diagram of the dummy pixel disclosed in Patent Document 1.
  • the dummy pixel includes a photodiode PD, a transfer transistor TX, a reset transistor RST, an amplification transistor SF, a row selection transistor SEL, and a floating diffusion FD.
  • the photodiode PD is shielded from light by forming a light shielding film in the opening, and a constant current source Id is connected to the cathode.
  • Each of the transfer transistor TX, the reset transistor RST, the amplification transistor SF, and the row selection transistor SEL is configured by, for example, an n-channel MOS (metal-oxide-semiconductor) transistor, and has a high level (hereinafter referred to as “Hi”) at the gate terminal. .) Is turned on, and it is turned off when a low level (hereinafter referred to as “Lo”) signal is inputted to the gate terminal.
  • Hi metal-oxide-semiconductor
  • the transfer transistor TX is turned on / off by a signal ⁇ TX (hereinafter referred to as “ ⁇ TX”), and the reset transistor RST is turned on / off by a reset signal (hereinafter referred to as “ ⁇ RST”).
  • the row selection transistor SEL is turned on / off by a row selection signal (hereinafter referred to as “ ⁇ VSEN”).
  • AVDD indicates a positive drive voltage
  • AVSS indicates a negative drive voltage.
  • the reset transistor RST resets the floating diffusion FD.
  • the transfer transistor TX transfers the charge accumulated by the photodiode PD to the floating diffusion FD.
  • the floating diffusion FD converts the transferred charge into a voltage signal and outputs the voltage signal to the amplification transistor SF.
  • the amplification transistor SF amplifies the voltage signal output from the floating diffusion FD.
  • the row selection transistor SEL outputs the voltage signal amplified by the amplification transistor SF to the readout circuit (not shown) as the pixel signal Video.
  • FIG. 12 shows a timing chart showing the operation of the dummy pixel shown in FIG. 13 and 14 show energy potential diagrams of the dummy pixels shown in FIG.
  • the energy potential diagrams shown in FIGS. 13 and 14 indicate that the voltage is higher toward the lower side.
  • the row selection transistor SEL outputs the reset level of the floating diffusion FD to the readout circuit as a noise component of the pixel signal Video.
  • the row selection transistor SEL outputs the reset level RL amplified by the amplification transistor SF to the readout circuit as a noise component of the pixel signal Video.
  • the row selection transistor SEL outputs the voltage level of the floating diffusion FD to the readout circuit as the noise component + signal component of the pixel signal Video.
  • the row selection transistor SEL uses the voltage of the floating diffusion FD amplified by the amplification transistor SF as the noise component + signal component of the pixel signal Video. Output to the readout circuit.
  • the periods t0 and t4 shown in FIG. 12 are reset periods, and the period (t1 + t2 + t3) is a read period.
  • An object of the present invention is to provide a solid-state imaging device capable of accurately tracing photoelectric conversion characteristics and accurately measuring an inflection point.
  • FIG. 1 is an overall configuration diagram of a solid-state imaging device according to Embodiment 1 of the present invention.
  • the circuit diagram of the normal pixel shown in FIG. 1 is shown.
  • the energy potential diagram of the normal pixel shown in FIG. 2 is shown.
  • the circuit diagram of the dummy pixel shown in FIG. 1 is shown.
  • 5 shows a timing chart of the dummy pixel shown in FIG.
  • FIG. 6 shows an energy potential diagram of the dummy pixel shown in FIG. 5.
  • 3 is a flowchart for tracing the photoelectric conversion characteristics of one dummy pixel G2 having the solid-state imaging device shown in FIG. It is the graph which showed the photoelectric conversion characteristic of the dummy pixel traced by the trace part.
  • FIG. 1 is an overall configuration diagram of a solid-state imaging device according to Embodiment 1 of the present invention.
  • the circuit diagram of the normal pixel shown in FIG. 1 is shown.
  • the energy potential diagram of the normal pixel shown in FIG. 2 is
  • FIG. 3 shows an overall configuration diagram of a solid-state imaging device according to Embodiment 2 of the present invention. It is the graph which showed the photoelectric conversion characteristic of the pixel which has a linear characteristic and a logarithmic characteristic.
  • the circuit diagram of the dummy pixel of patent document 1 is shown. 12 is a timing chart showing the operation of the dummy pixel shown in FIG. FIG. 12 shows an energy potential diagram of the dummy pixel shown in FIG. 11.
  • FIG. 12 shows an energy potential diagram of the dummy pixel shown in FIG. 11.
  • the pixel unit 1 includes, for example, an embedded photodiode, and pixels having photoelectric conversion characteristics including linear characteristics and logarithmic characteristics are arranged in a matrix.
  • the pixel unit 1 includes a normal pixel unit 11 including a normal pixel G1 for exposing a subject, and a dummy pixel unit 12 including a dummy pixel G2 having a light-shielded photoelectric conversion element. I have.
  • the dummy pixels G2 are arranged in a line in a predetermined row, such as being arranged in each column of the first row and each of the second row of the pixel unit 1.
  • the dummy pixel G2 may be arranged only in the first row of the pixel unit 1 or may be arranged in any one or a plurality of rows other than the first row.
  • the dummy pixels G2 may not be arranged in each column, but may be arranged so as to be thinned out every two columns.
  • the dummy pixels G2 may be arranged in a line in any one or a plurality of columns of the pixel unit 1, and the dummy pixel unit 12 may be provided in a strip shape in the vertical direction.
  • the vertical scanning circuit 2 includes, for example, a shift register, is connected to each row of the pixel unit 1 via the row signal line L1, and selects each row of the pixel unit 1 according to the clock signal CLK output from the timing generator 7.
  • a row selection signal is cyclically output from the upper side to the lower side in the sub-scanning direction or from the lower side to the upper side, and each row of the pixel portion 1 is scanned.
  • a random access circuit may be employed instead of the shift register.
  • the readout circuit 3 is constituted by, for example, a readout circuit of an integration type AD converter provided in common for each pixel in each column of the pixel unit 1, and receives a pixel signal from the pixel in each column via the vertical signal line L2.
  • the readout pixel signal is converted from analog to digital by comparing the read pixel signal with the ramp signal and output to the sense amplifier 5.
  • the reading circuit 3 includes a CDS (Correlated Double Sampling) circuit, a comparator, a counter, a latch circuit, and the like.
  • the CDS circuit removes the noise component of the pixel signal output from the pixel unit 1.
  • the comparator compares the pixel signal output from the CDS circuit with the ramp signal, and inverts when the ramp signal reaches the level of the pixel signal.
  • the counter counts the time from when the ramp signal is input to the comparator until the output of the comparator is inverted.
  • the latch circuit latches the count value by the counter.
  • the readout circuit of the integration type AD converter is adopted as the readout circuit, but the readout circuit of the successive approximation type AD converter may be adopted without being limited to this. Further, an analog readout circuit that does not have an analog-digital conversion function may be employed.
  • the horizontal scanning circuit 4 is composed of, for example, a shift register, and cyclically sends a column selection signal for selecting each column of the pixel unit 1 to the readout circuit 3 of each column in accordance with the clock signal CLK output from the timing generator 7. For example, each readout circuit 3 is scanned from the left side to the right side or from the right side to the left side.
  • the sense amplifier 5 amplifies the pixel signal of each pixel sequentially output from the readout circuit with a predetermined gain, and outputs the amplified signal to the image processing unit 6.
  • the image processing unit 6 is configured by, for example, a dedicated hardware circuit, and performs predetermined image processing on the digital pixel signals sequentially output from the readout circuit 3 via the sense amplifier 5.
  • predetermined image processing image processing for linear characteristics is performed on pixel signals read with linear characteristics such as white balance correction, and logarithmic characteristics are used for pixel signals read with logarithmic characteristics.
  • Image processing for executing the image processing is included.
  • the trace control unit 61 traces the photoelectric conversion characteristics of the dummy pixel G2 by changing the current value output from the constant current source Id and obtaining the pixel signal output from the readout circuit 3.
  • the trace control unit 61 turns off the switch ISW in a predetermined readout period in which the readout circuit 3 reads out the pixel signal from the dummy pixel G2.
  • the trace control unit 61 outputs a setting signal for setting the current value of the constant current source Id to the constant current source Id, and causes the constant current source Id to output a current value of a predetermined level. Then, the trace control unit 61 causes the constant current source Id to output a plurality of current values, obtains the output value of the digital pixel signal output from the readout circuit 3 for each current value, and sets each dummy pixel G2. Trace photoelectric conversion characteristics.
  • Timing generator 7 drives both circuits by outputting clock signal CLK to vertical scanning circuit 2 and horizontal scanning circuit 4.
  • the constant current source Id is provided corresponding to each row of the dummy pixel unit 12, and outputs a current value corresponding to the setting signal output from the trace control unit 61. That is, the constant current source Id is connected to each dummy pixel G2 arranged in each column of a certain row. Here, the constant current source Id monitors the current value output to the dummy pixel G2, and performs feedback control so that the current value maintains a current value corresponding to the setting signal.
  • the readout circuit 3 sequentially reads out the noise component and the noise component + signal component of the pixel signal read by the pixels arranged in the selected row.
  • the read pixel signal is subjected to analog-digital conversion after the noise component is canceled out and latched in the latch unit.
  • each column of the pixel unit 1 is sequentially selected by the horizontal scanning circuit 4, and the latch unit sequentially outputs digital pixel signals to be latched to the image processing unit 6 through the sense amplifier 5.
  • the pixel signal of the dummy pixel G2 may be read each time the pixel unit 1 exposes one or a plurality of image data, or is read when the power of the solid-state imaging device is turned on. Alternatively, it may be read whenever a certain time elapses after the power is turned on.
  • FIG. 2 shows a circuit diagram of the normal pixel G1 shown in FIG.
  • the normal pixel G1 includes a photodiode PD as a photoelectric conversion element, a transfer transistor TX, a reset transistor RST, an amplification transistor SF, a row selection transistor SEL, and a floating diffusion FD.
  • the photodiode PD receives light reflected from the subject and accumulates electric charges according to the received light quantity.
  • the transfer transistor TX transfers the charge accumulated in the photodiode PD to the floating diffusion FD.
  • the floating diffusion FD generates a voltage signal corresponding to the charge transferred from the transfer transistor TX.
  • the reset transistor RST resets the floating diffusion FD and resets the voltage level of the floating diffusion FD by a positive drive voltage (hereinafter referred to as “AVDD”) in the reset period before the reading period shown in FIG. To level.
  • AVDD positive drive voltage
  • the amplification transistor SF amplifies the voltage of the floating diffusion FD.
  • the row selection transistor SEL outputs the voltage amplified by the amplification transistor SF to the vertical signal line L2 as the pixel signal Video.
  • the photodiode PD receives a negative drive voltage AVSS (hereinafter referred to as “AVSS”), and the source of the transfer transistor TX is connected to the cathode.
  • AVSS negative drive voltage
  • a negative voltage level may be adopted as AVSS, or a ground level may be adopted.
  • the transfer transistor TX is supplied with a signal ⁇ TX (hereinafter referred to as “ ⁇ TX”) for turning on / off the transfer transistor TX at the gate, and has a drain connected to the reset transistor RST.
  • ⁇ TX a signal ⁇ TX
  • the floating diffusion FD is formed at a connection point between the transfer transistor TX and the reset transistor RST, and generates a voltage signal corresponding to the charge transferred by the transfer transistor TX.
  • a positive drive voltage AVDD (hereinafter referred to as “AVDD”) is input to the drain, and a reset signal ⁇ RST (hereinafter referred to as “ ⁇ RST”) is input to the gate.
  • AVDD positive drive voltage
  • ⁇ RST reset signal
  • AVDD and AVSS are output from a constant voltage source (not shown), for example.
  • a ground level is adopted as AVSS, one end of a line through which AVSS is transmitted may be grounded.
  • ⁇ RST, ⁇ TX, and ⁇ VSEN are output from the vertical scanning circuit 2, for example. That is, the row signal line L1 connected to the normal pixel G1 shown in FIG. 1 is configured by lines that transmit ⁇ RST, ⁇ TX, and ⁇ VSEN in detail.
  • the amplification transistor SF has a gate connected to the floating diffusion FD, an AVDD input to the drain, and a source connected to the row selection transistor SEL.
  • the row selection transistor SEL has a gate receiving a row selection signal ⁇ VSEN (hereinafter referred to as “ ⁇ VSEN”), a drain connected to the amplification transistor SF, and a source connected to the vertical signal line L2.
  • ⁇ VSEN row selection signal
  • FIG. 3 shows an energy potential diagram of the normal pixel G1 shown in FIG. In the energy potential diagram shown in FIG. 3, the voltage increases as it goes downward.
  • Mid indicates an intermediate level between the high level and the low level, and the level of the inflection point PX is determined by the level of Mid.
  • the gate of the transfer transistor TX is half vacant, when the amount of incident light is smaller than a certain value, the charge accumulated in the photodiode PD is the energy of the transfer transistor TX as shown in FIG.
  • the barrier ES cannot be exceeded. Therefore, the charge accumulation amount of the photodiode PD increases linearly according to the amount of incident light, and the photoelectric conversion characteristic of the normal pixel G1 shown in FIG. 2 becomes a linear characteristic.
  • the row selection transistor SEL uses the voltage of the floating diffusion FD amplified by the amplification transistor SF as the noise component + signal component of the pixel signal Video. Output to.
  • FIG. 4 shows a circuit diagram of the dummy pixel G2 shown in FIG.
  • the dummy pixel G2 shown in FIG. 4 has a configuration in which the switch ISW and the constant current source Id are connected to the photodiode PD in the normal pixel G1 shown in FIG.
  • the photodiode PD has a light-shielding film formed in the opening so that it cannot receive incident light. Charges are injected by a constant current from the constant current source Id and accumulated.
  • the switch ISW has one end connected to the cathode of the photodiode PD and the other end connected to the constant current source Id.
  • One end of the constant current source Id is connected to the switch ISW, and the drive voltage AVSS is input to the other end.
  • ⁇ ISW is output from the vertical scanning circuit 2, and the constant current source Id is provided in each row of the dummy pixel unit 12. That is, the row signal line L1 connected to the dummy pixel G2 shown in FIG. 1 includes a line that transmits ⁇ RST, ⁇ TX, and ⁇ SEL, and a line that transmits ⁇ ISW.
  • FIG. 5 shows a timing chart of the dummy pixel G2 shown in FIG.
  • FIG. 6 shows an energy potential diagram of the dummy pixel G2 shown in FIG.
  • ⁇ RST Lo
  • ⁇ VSEN Hi
  • ⁇ TX Lo
  • ⁇ ISW Lo
  • the row selection transistor SEL uses the reset level RL of the floating diffusion FD as a noise component of the pixel signal Video. 3 is output.
  • the switch ISW since the switch ISW is turned off, the charge injection from the constant current source Id is blocked even if the photodiode PD is empty. Therefore, as shown in FIG. 6, the voltage of the floating diffusion FD can be made equal to the level PL at the time of imaging. As a result, in the dummy pixel G2 in the present embodiment, the photoelectric conversion characteristics can be traced with high accuracy, and the inflection point PX can be measured with high accuracy.
  • the constant current source Id and the photodiode PD are connected without going through the switch ISW. Therefore, as shown in FIG. 6, when the gate of the transfer transistor TX is opened and the charge of the photodiode PD is transferred to the floating diffusion FD, and the photodiode PD becomes empty, the constant current source Id tries to compensate for this. Excessive charge is injected into the photodiode PD.
  • FIG. 7 shows a flowchart when tracing the photoelectric conversion characteristics of one dummy pixel G2 having the solid-state imaging device shown in FIG.
  • the trace control unit 61 outputs a setting signal to the constant current source Id in order to set the current value of the constant current source Id connected to the dummy pixel G2 to be traced (step S1). Thereby, the constant current source Id outputs a constant current according to the setting signal to the dummy pixel G2.
  • the dummy pixel G2 resets the floating diffusion FD and accumulates charges in the photodiode PD during the period t0 shown in FIG. 5 (step S2).
  • the dummy pixel G2 outputs the pixel signal Video of the noise component in the period t1 shown in FIG. 5 (Step S3).
  • the dummy pixel G2 transfers the charge accumulated in the photodiode PD to the floating diffusion FD.
  • the dummy pixel G2 outputs the pixel signal Video of noise component + signal component (step S4).
  • the readout circuit 3 connected to the dummy pixel G2 to be traced cancels the noise component by subtracting the noise component pixel signal Video from the noise component + signal component pixel signal Video output from the dummy pixel G2.
  • the pixel signal Video from which the noise component has been canceled is converted from analog to digital and output to the trace control unit 61 (step S5).
  • step S6 if the set current value is a predetermined final value (YES in step S6), the trace control unit 61 ends the process, and if the set current value is not the final value (NO in step S6), the process is performed. Is returned to step S1, and the next current value of the constant current source Id is set (step S1). Then, the processes of steps S2 to S6 are repeatedly executed, and the trace control unit 61 traces the photoelectric conversion characteristics of the dummy pixel G2.
  • the trace control unit 61 traces the photoelectric conversion characteristics of the dummy pixel G2
  • a plurality of current values output from the constant current source Id are determined in advance, and the trace control unit 61 determines these predetermined values.
  • the current value of the constant current source Id may be set so that the plurality of current values increase or decrease sequentially.
  • FIG. 8 is a graph showing the photoelectric conversion characteristics of the dummy pixel G2 traced by the trace control unit 61.
  • the vertical axis indicates the output value of the pixel signal Video input to the trace control unit 61
  • the horizontal axis indicates the current value output by the constant current source Id.
  • the horizontal axis is expressed on a logarithmic scale.
  • each plotted point indicates a measurement point of photoelectric conversion characteristics acquired by the trace control unit 61 every time the flowchart shown in FIG.
  • the trace control unit 61 acquires a plurality of measurement points so as to sequentially increase or decrease the current value output from the constant current source Id, and traces the photoelectric conversion characteristics of the dummy pixel G2.
  • the photoelectric conversion characteristic of the dummy pixel G2 has a linear characteristic until the current value output from the constant current source Id exceeds the inflection point PX, and the logarithmic characteristic when the current value exceeds the inflection point PX. It can be seen that In FIG. 8, since the horizontal axis is a logarithmic scale, the linear characteristic has a downwardly convex curve, and the logarithmic characteristic has a gently rising straight line.
  • the trace control unit 61 specifies the inflection point PX by linearly interpolating the acquired measurement points, for example.
  • the trace control unit 61 calculates the average value of the inflection points PX of each dummy pixel G2 in the first column of the dummy pixel unit 12 in the first column of the normal pixel unit 11.
  • the inflection point PX of each normal pixel G1 is obtained as an inflection point PX
  • the average value of the inflection points PX of each dummy pixel G2 in the second column of the dummy pixel unit 12 is calculated as the change in each normal pixel G1 in the second column of the normal pixel unit 11.
  • the average value of the inflection points PX in each column of the dummy pixel unit 12 is associated as the inflection point PX of each normal pixel G1 in each column of the corresponding normal pixel unit 11 as calculated as the inflection point PX. You can store it in memory (not shown).
  • the trace control unit 61 may associate the average value of the inflection points PX of all the dummy pixels G2 of the dummy pixel unit 12 as the inflection point PX of each pixel of the normal pixel unit 11.
  • the image processing unit 6 obtains the pixel signal Video of a certain normal pixel G1
  • the pixel signal Video in a region where the pixel signal Video has a linear characteristic is used by using the inflection point PX associated with the normal pixel G1.
  • the pixel signal Video in the area of logarithmic characteristics may be determined to execute image processing.
  • the dummy pixel G2 has the photodiode PD connected to the constant current source Id via the switch ISW, and in the readout period shown in FIG. The switch ISW is turned off.
  • one or a plurality of constant current sources Id may be provided corresponding to each column of the dummy pixels G2.
  • the trace control unit 61 is provided in the image processing unit 6, but is not limited thereto, and may be provided outside the image processing unit 6. In this case, for example, the trace control unit 61 may be provided in a control unit (not shown) that performs overall control of the solid-state imaging device. In this case, the trace control part 61 is implement
  • one constant current source Id is provided corresponding to each row of the dummy pixel section 12, but the present invention is not limited to this, and a plurality of constant current sources Id may be provided corresponding to each row.
  • the maximum number of current values input to the dummy pixel G2 can be easily set by increasing or decreasing the number of connected constant current sources Id.
  • FIG. 9 shows an overall configuration diagram of a solid-state imaging device according to Embodiment 2 of the present invention. In the present embodiment, the same elements as those in the first embodiment are not described.
  • the row signal line L1 connected to the dummy pixel G2 is composed of lines that transmit ⁇ RST, ⁇ TX, and ⁇ VSEN, respectively, and the line that transmits ⁇ RST is connected to the reset transistor RST of the dummy pixel G2. At the same time, it is also connected to the switch ISW.
  • a line for transmitting ⁇ RST output to the dummy pixel G2 in the first row is connected to the first row constant current source Id, and the second row constant current source Id is connected to the second row constant current source Id.
  • Each constant current source Id is connected to a line for transmitting ⁇ RST in the corresponding row so that a line for transmitting ⁇ RST output to the dummy pixel G2 is connected.
  • ⁇ RST and ⁇ ISW have the same waveform. Therefore, even if ⁇ RST is output as ⁇ ISW to switch ISW, switch ISW can be turned on in the reset period and turned off in the readout period, and the same effect as the solid-state imaging device of Embodiment 1 can be obtained. .
  • a solid-state imaging device includes a pixel portion in which pixels having photoelectric conversion characteristics including linear characteristics and logarithmic characteristics are arranged in a matrix, and a readout circuit that reads a pixel signal from each pixel.
  • the pixel unit includes a normal pixel unit configured by a normal pixel for exposing a subject, and a dummy pixel unit configured by a dummy pixel having a light-shielded photoelectric conversion element, A constant current source for injecting a constant current into the photoelectric conversion element of the dummy pixel, a switch provided between the constant current source and the photoelectric conversion element of the dummy pixel, and a current value output from the constant current source are changed.
  • a trace unit that traces photoelectric conversion characteristics of the dummy pixel by obtaining a pixel signal output from the readout circuit, and the trace unit includes the readout circuit In certain readout period for reading out the pixel signal from the dummy pixels, characterized in that it turns off the switch.
  • the photoelectric conversion element of the dummy pixel and the constant current source are connected via the switch.
  • the switch is turned off during a predetermined readout period in which the readout circuit reads out the pixel signal from the dummy pixel.
  • the injection of charge from the constant current source to the photoelectric conversion element of the dummy pixel can be cut off, and the charge equivalent to that at the time of imaging can be injected into the photoelectric conversion element of the dummy pixel. Can be accurately traced, and the inflection point can be measured accurately.
  • the dummy pixels are arranged in a line in a predetermined row or a predetermined column of the pixel portion, and one or a plurality of the constant current sources are provided corresponding to each row in which the dummy pixels are arranged. Preferably it is.
  • the photoelectric conversion characteristics of the normal pixels in each column can be estimated from the photoelectric conversion characteristics of the dummy pixels in each column. Further, when the dummy pixels are arranged in a line in a predetermined column, the photoelectric conversion characteristics of the normal pixels in each row can be estimated from the photoelectric conversion characteristics of the dummy pixels in each row. Therefore, it is possible to perform image processing on the pixel signal obtained from each normal pixel with higher accuracy.
  • the trace unit includes a vertical scanning circuit that vertically scans each row of the pixel unit, and a trace control unit that instructs the vertical scanning circuit to output the switch signal. It is preferable to output a switch signal for turning on / off the switch based on an instruction from the control unit.
  • the dummy pixel is turned on / off by a floating diffusion that transfers a charge accumulated by the photoelectric conversion element and generates a voltage signal corresponding to the transferred charge, and a reset signal output from the vertical scanning circuit. And a reset transistor that resets the floating diffusion in a predetermined reset period before the readout period, and the vertical scanning circuit outputs the reset signal as the switch signal to the switch.
  • the reset signal is also used as the switch signal, a separate circuit for generating the switch signal is not required, and the circuit scale can be reduced and the control can be simplified.
  • the dummy pixel outputs from the vertical scanning circuit, a transfer transistor that transfers the charge accumulated in the photoelectric conversion element to the floating diffusion, an amplification transistor that amplifies the voltage signal generated by the floating diffusion, and the vertical scanning circuit. And a row selection transistor that outputs a voltage signal amplified by the amplification transistor as the pixel signal based on the row selection signal.
  • the dummy pixel is configured by a circuit including a transfer transistor, an amplification transistor, and a row selection transistor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

トレース制御部６１は、定電流源Ｉｄから出力される電流値を変化させることによって、ダミー画素Ｇ２の光電変換特性をトレースする。定電流源Ｉｄは、ダミー画素部１２の各行に対して共通に設けられ、トレース制御部６１から出力される設定信号に応じた電流値を出力する。ここで、トレース制御部６１は、垂直走査回路２に対し、読出回路３がダミー画素Ｇ２から画素信号を読み出す所定の読出期間においてスイッチＩＳＷをオフにするように指示する。

Description

固体撮像装置
　本発明は、線形特性と対数特性とを有する画素から構成される固体撮像装置に関するものである。
　近年、ダイナミックレンジの拡大を図るために、線形特性と対数特性との２つの光電変換特性を有する画素から構成される固体撮像装置が知られている。図１０は、線形特性と対数特性とを有する画素の光電変換特性を示したグラフである。縦軸は画素から読み出された画素信号の出力値を示し、横軸は画素の入射光の光量を示している。なお、図１０のグラフでは横軸は対数スケールである。
　図１０に示す光電変換特性は、入射光の光量が増大するにつれて画素信号の出力値が増大しており、入射光の光量が変曲点ＰＸを超えるまでは線形特性であるが、入射光の光量が変曲点ＰＸを超えると対数特性となる。なお、図１０では、横軸が対数スケールで表されているため、線形特性は下に凸のカーブを描いて変化し、対数特性は緩やかな直線を描いて変化している。
　固体撮像装置は、画素信号に対して種々の画像処理を実行する画像処理部を備えている。この画像処理部は、線形特性の領域で読み出された画素信号に対しては線形特性用の画像処理パラメータを用いて画像処理を行い、対数特性の領域で読み出された画素信号に対しては対数特性用の画像処理パラメータを用いて画像処理を行うというように、画素信号が属する領域に応じて画像処理の方式を切り替えて画像処理を行うことがある。このような画像処理として例えばホワイトバランス補正が挙げられる。
　ここで、画像処理部は、画素信号の出力値が想定する変曲点ＰＸの値よりも大きい場合、この画素信号を対数特性の領域で読み出された画素信号と判定し、画素信号の出力値が想定する変曲点ＰＸの値よりも小さい場合、この画素信号を線形特性の領域で読み出された画素信号と判定する。
　そして、この変曲点ＰＸは、温度に応じて変化することが知られている。したがって、撮影中の温度変化によって変曲点ＰＸがリアルタイムに変化する。
　そのため、画像処理部が認識している変曲点ＰＸの値と実際の変曲点ＰＸの値とが異なる場合、線形特性の領域の画素信号に対して対数特性用の画像処理が用いられ、対数特性の領域の画素信号に対して線形特性用の画像処理が用いられる事態が発生し、画像処理を精度良く行うことができなくなるという問題が発生する。
　そこで、特許文献１には、画素部の各行又は各列にダミー画素を配置して、ダミー画素に供給する電流値を変化させてダミー画素の光電変換特性をトレースすることで、光電変換特性の温度特性を補償する技術が開示されている。
　ここで、ダミー画素は、開口部に遮光膜が形成され、光を受光することができなくなっており、光を受光することで電荷を蓄積するのではなく、定電流源から注入される定電流によって電荷を蓄積するように構成されている。
　図１１は、特許文献１のダミー画素の回路図を示している。図１１に示すようにダミー画素は、フォトダイオードＰＤ、転送トランジスタＴＸ、リセットトランジスタＲＳＴ、増幅トランジスタＳＦ、行選択トランジスタＳＥＬ、及びフローティングディフュージョンＦＤを備えている。
　フォトダイオードＰＤは、開口部に遮光膜が形成されて遮光されており、カソードには定電流源Ｉｄが接続されている。転送トランジスタＴＸ、リセットトランジスタＲＳＴ、増幅トランジスタＳＦ、及び行選択トランジスタＳＥＬは、それぞれ、例えばｎチャネル型のＭＯＳ（metal oxide semiconductor）トランジスタにより構成され、ゲート端子にハイレベル（以下、「Ｈｉ」と記す。）の信号が入力されるとオンし、ゲート端子にローレベル（以下、「Ｌｏ」と記す。）の信号が入力されるとオフする。
　具体的には、転送トランジスタＴＸは、信号φＴＸ（以下「φＴＸ」と記す。）によってオン・オフされ、リセットトランジスタＲＳＴは、リセット信号（以下、「φＲＳＴ」と記す。）によってオン・オフされ、行選択トランジスタＳＥＬは、行選択信号（以下、「φＶＳＥＮ」と記す。）によってオン・オフされる。なお、ＡＶＤＤは正側の駆動電圧を示し、ＡＶＳＳは負側の駆動電圧を示している。
　リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤをリセットする。転送トランジスタＴＸは、フォトダイオードＰＤにより蓄積された電荷をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤは、転送された電荷を電圧信号に変換して、増幅トランジスタＳＦに出力する。増幅トランジスタＳＦは、フローティングディフュージョンＦＤから出力された電圧信号を増幅する。行選択トランジスタＳＥＬは、増幅トランジスタＳＦにより増幅された電圧信号を画素信号Ｖｉｄｅｏとして読出回路（図略）に出力する。
　図１２は、図１１に示すダミー画素の動作を示すタイミングチャートを示している。図１３及び図１４は、図１１に示すダミー画素のエネルギーポテンシャル図を示している。なお、図１３及び図１４に示すエネルギーポテンシャル図は、下側に向かうにつれて電圧が高いことを示している。
　期間ｔ０において、φＲＳＴ＝Ｈｉ、φＶＳＥＮ＝Ｌｏ、φＴＸ＝Ｍｉｄとされ、リセットトランジスタＲＳＴは、フローティングディフュージョンＦＤをリセットする。これにより、フローティングディフュージョンＦＤの電圧がリセットレベルＲＬ（図１３参照）となる。ここで、Ｍｉｄは、ハイレベルとローレベルとの中間のレベルを示し、このＭｉｄのレベルによって変曲点ＰＸのレベルが決まる。
　図１２に戻り、期間ｔ１において、φＲＳＴ＝Ｌｏ、φＶＳＥＮ＝Ｈｉ、φＴＸ＝Ｌｏとされ、行選択トランジスタＳＥＬは、フローティングディフュージョンＦＤのリセットレベルを画素信号Ｖｉｄｅｏのノイズ成分として読出回路に出力する。この場合、図１３において、リセットトランジスタＲＳＴのゲートが閉じられた後、行選択トランジスタＳＥＬは、増幅トランジスタＳＦにより増幅されたリセットレベルＲＬを画素信号Ｖｉｄｅｏのノイズ成分として読出回路に出力する。
　図１２に戻り、期間ｔ２において、φＲＳＴ＝Ｌｏ、φＶＳＥＮ＝Ｌｏ、φＴＸ＝Ｈｉとされ、転送トランジスタＴＸは、フォトダイオードＰＤにより蓄積された電荷をフローティングディフュージョンＦＤに転送する。この場合、図１４に示すように、フローティングディフュージョンＦＤの電圧は、フォトダイオードＰＤから転送される電荷によって、期間ｔ１で読み出されたリセットレベルＲＬをオフセットとして減少する。
　図１２に戻り、期間ｔ３において、φＲＳＴ＝Ｌｏ、φＶＳＥＮ＝Ｈｉ、φＴＸ＝Ｌｏとされ、行選択トランジスタＳＥＬは、フローティングディフュージョンＦＤの電圧レベルを画素信号Ｖｉｄｅｏのノイズ成分＋シグナル成分として読出回路に出力する。この場合、図１４に示すように、転送トランジスタＴＸのゲートが閉じられた後、行選択トランジスタＳＥＬは、増幅トランジスタＳＦにより増幅されたフローティングディフュージョンＦＤの電圧を画素信号Ｖｉｄｅｏのノイズ成分＋シグナル成分として読出回路に出力する。
　図１２に戻り、期間ｔ４において、φＲＳＴ＝Ｈｉ、φＶＳＥＮ＝Ｌｏ、φＴＸ＝Ｍｉｄとされ、リセットトランジスタＲＳＴによりフローティングディフュージョンＦＤがリセットされ、フォトダイオードＰＤにより次フレームの電荷の蓄積が開始される。
　なお、図１２に示す期間ｔ０，ｔ４がリセット期間であり、期間（ｔ１＋ｔ２＋ｔ３）が読出期間である。
　しかしながら、特許文献１の手法では、φＴＸ＝Ｈｉとなって転送トランジスタＴＸによりフローティングディフュージョンＦＤへの電荷の転送が開始されると、フォトダイオードＰＤが蓄積する電荷が減少し、定電流制御を行う定電流源Ｉｄは、この減少した電荷を補おうとして、より多くの電荷をフォトダイオードＰＤに注入してしまう。これにより、フォトダイオードＰＤには撮影時に比べて多くの電荷が注入され、ダミー画素の光電変換特性を精度良くトレースすることができず、変曲点ＰＸを正確に測定することができないという問題が発生する。
特開２００７－２８８４７９号公報
　本発明の目的は、光電変換特性を精度良くトレースし、変曲点を正確に測定することができる固体撮像装置を提供することである。
本発明の実施の形態１による固体撮像装置の全体構成図を示している。 図１に示す通常画素の回路図を示している。 図２に示す通常画素のエネルギーポテンシャル図を示している。 図１に示すダミー画素の回路図を示している。 図４に示すダミー画素のタイミングチャートを示している。 図５に示すダミー画素のエネルギーポテンシャル図を示している。 図１に示す固体撮像装置がある１つのダミー画素Ｇ２の光電変換特性をトレースする際のフローチャートを示している。 トレース部によりトレースされたダミー画素の光電変換特性を示したグラフである。 本発明の実施の形態２による固体撮像装置の全体構成図を示している。 線形特性と対数特性とを有する画素の光電変換特性を示したグラフである。 特許文献１のダミー画素の回路図を示している。 図１１に示すダミー画素の動作を示すタイミングチャートを示している。 図１１に示すダミー画素のエネルギーポテンシャル図を示している。 図１１に示すダミー画素のエネルギーポテンシャル図を示している。
　（実施の形態１）
　図１は、本発明の実施の形態１による固体撮像装置の全体構成図を示している。この固体撮像装置は、例えばカラムＡＤＣ方式のＣＭＯＳイメージセンサにより構成され、画素部１、垂直走査回路２、読出回路３、水平走査回路４、センスアンプ５、画像処理部６、タイミングジェネレータ（ＴＧ）７、及び定電流源Ｉｄを備えている。なお、画像処理部６は、トレース制御部６１を備え、トレース制御部６１と垂直走査回路２とによりトレース部が構成される。
　画素部１は、例えば埋込型のフォトダイオードを備え、線形特性及び対数特性を含む光電変換特性を有する画素がマトリックス状に配置されている。具体的には、画素部１は、被写体を露光するための通常画素Ｇ１から構成される通常画素部１１と、遮光された光電変換素子を有するダミー画素Ｇ２から構成されるダミー画素部１２とを備えている。
　本実施の形態では、ダミー画素Ｇ２は、画素部１の１行目の各列と２行目の各列とに配置されるというように、所定行においてライン状に配置されている。但し、これは一例であり、ダミー画素Ｇ２を画素部１の１行目のみに配置してもよいし、１行目以外の任意の１又は複数行に配置してもよい。また、ダミー画素Ｇ２を各列に配置しなくても、２列おき、３列おきというように間引くようにして配置してもよい。また、画素部１の任意の１列又は複数列にダミー画素Ｇ２をライン状に配置し、ダミー画素部１２を垂直方向に短冊状に設けてもよい。
　垂直走査回路２は、例えば、シフトレジスタにより構成され、画素部１の各行と行信号線Ｌ１を介して接続され、タイミングジェネレータ７から出力されるクロック信号ＣＬＫに従って、画素部１の各行を選択するための行選択信号を副走査方向の上側から下側に向けて、又は下側から上側に向けて循環的に出力し、画素部１の各行を走査する。なお、垂直走査回路２として、シフトレジスタに代えてランダムアクセス回路を採用してもよい。
　読出回路３は、例えば画素部１の各列の各画素に対して共通に設けられた積分型ＡＤ変換器の読出回路により構成され、各列の画素から垂直信号線Ｌ２を介して画素信号を読み出し、読み出した画素信号をランプ信号と比較することでアナログデジタル変換し、センスアンプ５に出力する。ここで、読出回路３は、ＣＤＳ（相関二重サンプリング：Correlated Double Sampling）回路、コンパレータ、カウンタ、及びラッチ回路等を備えている。
　ＣＤＳ回路は、画素部１から出力される画素信号のノイズ成分を除去する。コンパレータは、ＣＤＳ回路から出力された画素信号をランプ信号と比較し、ランプ信号が画素信号のレベルに到達したとき反転する。カウンタは、ランプ信号がコンパレータに入力されてからコンパレータの出力が反転するまでの時間をカウントする。ラッチ回路は、カウンタによるカウント値をラッチする。
　なお、読出回路としては、積分型ＡＤ変換器の読出回路を採用したが、これに限定されず逐次比較型ＡＤ変換器の読出回路を採用してもよい。また、アナログデジタル変換機能を有さないアナログ型の読出回路を採用してもよい。
　水平走査回路４は、例えばシフトレジスタから構成され、タイミングジェネレータ７から出力されるクロック信号ＣＬＫに従って、画素部１の各列を選択するための列選択信号を各列の読出回路３に循環的に出力し、各読出回路３を例えば、左側から右側に向けて、又は右側から左側に向けて走査する。垂直信号線Ｌ２は、画素部１の各列に対応して複数本存在する。また、各垂直信号線Ｌ２は、対応する列の画素のそれぞれと接続されている。
　センスアンプ５は、読出回路から順次に出力される各画素の画素信号を所定の利得で増幅し、画像処理部６に出力する。
　画像処理部６は、例えば、専用のハードウエア回路により構成され、読出回路３からセンスアンプ５を介して順次に出力されたデジタルの画素信号に対して、所定の画像処理を施す。ここで、所定の画像処理には、ホワイトバランス補正等の線形特性で読み取られた画素信号に対して線形特性用の画像処理を実行し、対数特性で読み取られた画素信号に対して対数特性用の画像処理を実行する画像処理が含まれる。
　トレース制御部６１は、定電流源Ｉｄから出力される電流値を変化させ、読出回路３から出力される画素信号を得ることによって、ダミー画素Ｇ２の光電変換特性をトレースする。
　ここで、トレース制御部６１は、読出回路３がダミー画素Ｇ２から画素信号を読み出す所定の読出期間において、スイッチＩＳＷをオフにする。
　具体的には、トレース制御部６１は、定電流源Ｉｄの電流値を設定するための設定信号を定電流源Ｉｄに出力し、定電流源Ｉｄから所定レベルの電流値を出力させる。そして、トレース制御部６１は、定電流源Ｉｄに複数の電流値を出力させ、各電流値に対して読出回路３から出力されるデジタルの画素信号の出力値を取得し、各ダミー画素Ｇ２の光電変換特性をトレースする。
　また、トレース制御部６１は、スイッチＩＳＷをオン・オフするためのスイッチ信号（以下、「φＩＳＷ」と記す。）の出力を、垂直走査回路２に指示し、垂直走査回路２からスイッチＩＳＷにφＩＳＷを出力させることで、スイッチＩＳＷをオン・オフする。但し、これは一例であり、トレース制御部６１が直接、スイッチＩＳＷにφＩＳＷを出力してもよい。
　タイミングジェネレータ７は、クロック信号ＣＬＫを垂直走査回路２及び水平走査回路４に出力することで、両回路を駆動させる。
　定電流源Ｉｄは、ダミー画素部１２の各行に対応して設けられ、トレース制御部６１から出力される設定信号に応じた電流値を出力する。すなわち、定電流源Ｉｄはある１行の各列に配置された各ダミー画素Ｇ２のそれぞれと接続されている。ここで、定電流源Ｉｄは、ダミー画素Ｇ２に出力される電流値をモニタし、この電流値が設定信号に応じた電流値を維持するように、フィードバック制御を行う。
　次に、図１に示す固体撮像装置の動作について簡単に説明する。垂直走査回路２により１行が選択されると、読出回路３は、選択された行に配列された画素で読み取られた画素信号のノイズ成分とノイズ成分＋シグナル成分とを順次読み出す。読み出された画素信号はノイズ成分が相殺され後、アナログデジタル変換され、ラッチ部にラッチされる。
　そして、水平走査回路４により、画素部１の各列が順次選択され、ラッチ部はラッチするデジタルの画素信号をセンスアンプ５を介して画像処理部６に順次出力する。
　ここで、ダミー画素Ｇ２の画素信号は、画素部１が１又は複数枚の画像データを露光するたびに読み出されても良いし、固体撮像装置の電源が投入されたときに読み出されても良いし、電源投入後、一定時間が経過する度に読み出されても良い。
　図２は、図１に示す通常画素Ｇ１の回路図を示している。通常画素Ｇ１は、光電変換素子としてのフォトダイオードＰＤ、転送トランジスタＴＸ、リセットトランジスタＲＳＴ、増幅トランジスタＳＦ、行選択トランジスタＳＥＬ、及びフローティングディフュージョンＦＤを備えている。
　フォトダイオードＰＤは、被写体から反射された光を受光し、受光した光量に応じた電荷を蓄積する。転送トランジスタＴＸは、フォトダイオードＰＤで蓄積された電荷をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤは、転送トランジスタＴＸから転送された電荷に応じた電圧信号を生成する。リセットトランジスタＲＳＴは、正側の駆動電圧（以下、「ＡＶＤＤ」と記す。）により、図５に示す読出期間の前のリセット期間において、フローティングディフュージョンＦＤをリセットし、フローティングディフュージョンＦＤの電圧レベルをリセットレベルにする。
　増幅トランジスタＳＦは、フローティングディフュージョンＦＤの電圧を増幅する。行選択トランジスタＳＥＬは、増幅トランジスタＳＦにより増幅された電圧を画素信号Ｖｉｄｅｏとして、垂直信号線Ｌ２に出力する。
　フォトダイオードＰＤは、負側の駆動電圧ＡＶＳＳ（以下、「ＡＶＳＳ」と記す。）が入力され、カソードに転送トランジスタＴＸのソースが接続されている。ここで、ＡＶＳＳとしては負の電圧レベルを採用してもよいし、グラウンドレベルを採用してもよい。
　転送トランジスタＴＸは、ゲートに転送トランジスタＴＸをオン・オフするための信号φＴＸ（以下、「φＴＸ」と記す。）が入力され、ドレインがリセットトランジスタＲＳＴに接続されている。ここで、転送トランジスタＴＸは、例えば、ｎチャネル電界効果型トランジスタにより構成され、φＴＸ＝Ｈｉ（ハイレベル）のときオンし、φＴＸ＝Ｌｏ（ローレベル）のときオフする。
　フローティングディフュージョンＦＤは、転送トランジスタＴＸとリセットトランジスタＲＳＴとの接続点に形成され、転送トランジスタＴＸにより転送された電荷に応じた電圧信号を生成する。
　リセットトランジスタＲＳＴは、ドレインに正側の駆動電圧ＡＶＤＤ（以下、「ＡＶＤＤ」と記す。）が入力され、ゲートにリセット信号φＲＳＴ（以下、「φＲＳＴ」と記す。）が入力される。ここで、リセットトランジスタＲＳＴは、例えばｎチャネル電界効果型トランジスタにより構成され、φＲＳＴ＝Ｈｉのときオンし、φＲＳＴ＝Ｌｏのときオフする。
　なお、ＡＶＤＤ、ＡＶＳＳは、例えば図略の定電圧源から出力される。また、ＡＶＳＳとしてグラウンドレベルを採用した場合は、ＡＶＳＳが伝送される線路の一端を接地すればよい。また、φＲＳＴ、φＴＸ、φＶＳＥＮは例えば、垂直走査回路２から出力される。すなわち、図１に示す通常画素Ｇ１に接続された行信号線Ｌ１は、詳細には、φＲＳＴ、φＴＸ、及びφＶＳＥＮを伝送する線路により構成されている。
　増幅トランジスタＳＦは、ゲートがフローティングディフュージョンＦＤに接続され、ドレインにＡＶＤＤが入力され、ソースが行選択トランジスタＳＥＬに接続されている。
　行選択トランジスタＳＥＬは、ゲートに行選択信号φＶＳＥＮ（以下、「φＶＳＥＮ」と記す。）が入力され、ドレインが増幅トランジスタＳＦに接続され、ソースが垂直信号線Ｌ２に接続されている。
　次に、図２に示す通常画素Ｇ１の動作について説明する。図２に示す通常画素Ｇ１の動作を示すタイミングチャートは、図１２と同一であるため、図１２を用いる。図３は、図２に示す通常画素Ｇ１のエネルギーポテンシャル図を示している。なお、図３に示すエネルギーポテンシャル図は下側に向かうにつれて電圧が高くなっている。
　まず、期間ｔ０において、φＲＳＴ＝Ｈｉ、φＶＳＥＮ＝Ｌｏ、φＴＸ＝Ｍｉｄとされ、リセットトランジスタＲＳＴがフローティングディフュージョンＦＤをリセットする。これにより、図３に示すようにフローティングディフュージョンＦＤの電圧がリセットレベルＲＬとなる。ここで、リセットレベルＲＬは画素ごとにばらついている。
　このとき、フォトダイオードＰＤは、被写体からの入射光を受光して電荷を蓄積する。また、転送トランジスタＴＸは、φＴＸ＝Ｍｉｄとされている。ここで、Ｍｉｄは、ハイレベルとローレベルとの中間のレベルを示し、このＭｉｄのレベルによって変曲点ＰＸのレベルが決まる。
　すなわち、転送トランジスタＴＸのゲートが半分空いた状態となるため、入射光の光量が一定の値よりも小さい場合、図１３に示すように、フォトダイオードＰＤに蓄積された電荷は転送トランジスタＴＸのエネルギー障壁ＥＳを超えることができない。そのため、フォトダイオードＰＤの電荷の蓄積量は、入射光の光量に応じて線形に増大し、図２に示す通常画素Ｇ１の光電変換特性は線形特性となる。
　一方、入射光の光量が一定の値よりも大きい場合、フォトダイオードＰＤに蓄積された一部の電荷は転送トランジスタＴＸのエネルギー障壁ＥＳを超えて、フローティングディフュージョンＦＤに漏れ出ることになる。そのため、フォトダイオードＰＤにおける電荷の蓄積量は、入射光の光量に応じて対数的に増大し、図２に示す通常画素Ｇ１の光電変換特性は対数特性となる。
　図１２に戻り、期間ｔ１において、φＲＳＴ＝Ｌｏ、φＶＳＥＮ＝Ｈｉ、φＴＸ＝Ｌｏとなり、リセットトランジスタＲＳＴのゲートが閉じられ、行選択トランジスタＳＥＬは、フローティングディフュージョンＦＤのリセットレベルＲＬを画素信号Ｖｉｄｅｏのノイズ成分として読出回路３に出力する。
　期間ｔ２において、φＲＳＴ＝Ｌｏ、φＶＳＥＮ＝Ｌｏ、φＴＸ＝Ｈｉとされ、転送トランジスタＴＸは、ゲートを開けてフォトダイオードＰＤにより蓄積された電荷をフローティングディフュージョンＦＤに転送する。この場合、図３に示すように、フローティングディフュージョンＦＤの電圧は、フォトダイオードＰＤから転送される電荷によって、期間ｔ１で読み出されたリセットレベルＲＬをオフセットとして減少する。
　図１２に戻り、期間ｔ３において、φＲＳＴ＝Ｌｏ、φＶＳＥＮ＝Ｈｉ、φＴＸ＝Ｌｏとなって行選択トランジスタＳＥＬは、フローティングディフュージョンＦＤの電圧信号を画素信号Ｖｉｄｅｏのノイズ成分＋シグナル成分として読出回路３に出力する。
　この場合、図３において、転送トランジスタＴＸのゲートが閉じられた後、行選択トランジスタＳＥＬは、増幅トランジスタＳＦにより増幅されたフローティングディフュージョンＦＤの電圧を画素信号Ｖｉｄｅｏのノイズ成分＋シグナル成分として読出回路３に出力する。
　図１２に戻り、期間ｔ４において、φＲＳＴ＝Ｈｉ、φＶＳＥＮ＝Ｌｏ、φＴＸ＝Ｍｉｄとされ、リセットトランジスタＲＳＴ＝オン、行選択トランジスタＳＥＬ＝オフとされ、リセットトランジスタＲＳＴはフローティングディフュージョンＦＤをリセットし、フォトダイオードＰＤは次フレームの電荷の蓄積を開始する。
　図４は、図１に示すダミー画素Ｇ２の回路図を示している。図４に示すダミー画素Ｇ２は、図２に示す通常画素Ｇ１において、フォトダイオードＰＤにスイッチＩＳＷ及び定電流源Ｉｄが接続された構成を有している。また、フォトダイオードＰＤは、開口部に遮光膜が形成され、入射光を受光することができなくされており、定電流源Ｉｄからの定電流によって電荷が注入され、この電荷を蓄積する。
　スイッチＩＳＷは、一端がフォトダイオードＰＤのカソードに接続され、他端が定電流源Ｉｄに接続されている。定電流源Ｉｄは一端がスイッチＩＳＷに接続され、他端には駆動電圧ＡＶＳＳが入力されている。なお、φＩＳＷは垂直走査回路２から出力され、定電流源Ｉｄはダミー画素部１２の各行に設けられている。すなわち、図１に示すダミー画素Ｇ２に接続された行信号線Ｌ１は、φＲＳＴ、φＴＸ、及びφＳＥＬをそれぞれ伝送する線路に加え、更にφＩＳＷを伝送する線路により構成されている。
　図５は、図４に示すダミー画素Ｇ２のタイミングチャートを示している。図６は、図５に示すダミー画素Ｇ２のエネルギーポテンシャル図を示している。
　まず、図５の期間ｔ０において、φＲＳＴ＝Ｈｉ、φＶＳＥＮ＝Ｌｏ、φＴＸ＝Ｍｉｄ、φＩＳＷ＝Ｈｉとされ、リセットトランジスタＲＳＴがフローティングディフュージョンＦＤをリセットする。これにより、図６に示すように、フローティングディフュージョンＦＤの電圧がリセットレベルＲＬとなる。このとき、スイッチＩＳＷ＝オンとなり、フォトダイオードＰＤは、定電流源Ｉｄにより電荷が注入される。
　図５に戻り、期間ｔ１において、φＲＳＴ＝Ｌｏ、φＶＳＥＮ＝Ｈｉ、φＴＸ＝Ｌｏ、φＩＳＷ＝Ｌｏにされ、行選択トランジスタＳＥＬは、フローティングディフュージョンＦＤのリセットレベルＲＬを画素信号Ｖｉｄｅｏのノイズ成分として読出回路３に出力する。
　次に、期間ｔ２において、φＲＳＴ＝Ｌｏ、φＶＳＥＮ＝Ｌｏ、φＴＸ＝Ｈｉ、φＩＳＷ＝Ｌｏとなり、転送トランジスタＴＸは、ゲートを開けてフォトダイオードＰＤに蓄積された電荷をフローティングディフュージョンＦＤに転送する。
　この場合、スイッチＩＳＷ＝オフにされるため、フォトダイオードＰＤは、空になっても定電流源Ｉｄからの電荷の注入が遮断される。そのため、図６に示すように、フローティングディフュージョンＦＤの電圧は、撮像時におけるレベルＰＬと同等にすることができる。その結果、本実施の形態におけるダミー画素Ｇ２では光電変換特性を精度良くトレースすることが可能となり、変曲点ＰＸを精度良く測定することができる。
　一方、従来のダミー画素は、定電流源ＩｄとフォトダイオードＰＤとがスイッチＩＳＷを介さずに接続されていた。そのため、図６に示すように、転送トランジスタＴＸのゲートが開いてフォトダイオードＰＤの電荷がフローティングディフュージョンＦＤに転送され、フォトダイオードＰＤが空になると、定電流源Ｉｄは、これを補おうとして、フォトダイオードＰＤに過大な電荷を注入する。
　これによって、フローティングディフュージョンＦＤには撮像時に比べて多くの電荷が転送され、フローティングディフュージョンＦＤの電圧は、撮像時におけるレベルＰＬよりもΔＰＬだけ低くなってしまう。その結果、従来のダミー画素では、光電変換特性を精度良くトレースすることができない。
　図５に戻り、期間ｔ３において、φＲＳＴ＝Ｌｏ、φＶＳＥＮ＝Ｈｉ、φＴＸ＝Ｌｏ、φＩＳＷ＝Ｌｏとされ、行選択トランジスタＳＥＬは、フローティングディフュージョンＦＤの電圧を画素信号Ｖｉｄｅｏのノイズ成分＋シグナル成分として、読出回路３に出力する。
　期間ｔ４において、φＲＳＴ＝Ｈｉ、φＶＳＥＮ＝Ｌｏ、φＴＸ＝Ｍｉｄ、φＩＳＷ＝Ｈｉとされ、リセットトランジスタＲＳＴはフローティングディフュージョンＦＤをリセットすると共に、フォトダイオードＰＤは次のフレームの電荷の蓄積を開始する。
　図７は、図１に示す固体撮像装置がある１つのダミー画素Ｇ２の光電変換特性をトレースする際のフローチャートを示している。
　まず、トレース制御部６１は、トレース対象となるダミー画素Ｇ２に接続されている定電流源Ｉｄの電流値を設定するために、当該定電流源Ｉｄに設定信号を出力する（ステップＳ１）。これにより、定電流源Ｉｄは、設定信号に従った定電流をダミー画素Ｇ２に出力する。
　次に、ダミー画素Ｇ２は、図５に示す期間ｔ０でフローティングディフュージョンＦＤをリセットすると共に、フォトダイオードＰＤに電荷を蓄積させる（ステップＳ２）。
　次に、ダミー画素Ｇ２は、図５に示す期間ｔ１でノイズ成分の画素信号Ｖｉｄｅｏを出力する（ステップＳ３）。次に、図５に示す期間ｔ２でダミー画素Ｇ２は、フォトダイオードＰＤに蓄積された電荷をフローティングディフュージョンＦＤに転送する。次に、図５に示す期間ｔ３でダミー画素Ｇ２は、ノイズ成分＋シグナル成分の画素信号Ｖｉｄｅｏを出力する（ステップＳ４）。
　次に、トレース対象となるダミー画素Ｇ２に接続された読出回路３は、ダミー画素Ｇ２から出力されたノイズ成分＋シグナル成分の画素信号Ｖｉｄｅｏからノイズ成分の画素信号Ｖｉｄｅｏを減じてノイズ成分を相殺し、ノイズ成分が相殺された画素信号Ｖｉｄｅｏをアナログデジタル変換してトレース制御部６１に出力する（ステップＳ５）。
　次に、トレース制御部６１は、設定した電流値が所定の最終値であれば（ステップＳ６でＹＥＳ）、処理を終了し、設定した電流値が最終値でない場合（ステップＳ６でＮＯ）、処理をステップＳ１に戻し、定電流源Ｉｄの次の電流値を設定する（ステップＳ１）。そして、ステップＳ２～Ｓ６の処理が繰り返し実行され、トレース制御部６１はダミー画素Ｇ２の光電変換特性をトレースする。
　ここで、トレース制御部６１がダミー画素Ｇ２の光電変換特性をトレースするに際し、定電流源Ｉｄが出力する電流値は複数の値が予め定められており、トレース制御部６１は、これら予め定められた複数の電流値が順次増大する又は減少するように定電流源Ｉｄの電流値を設定すればよい。
　図８は、トレース制御部６１によりトレースされたダミー画素Ｇ２の光電変換特性を示したグラフである。図８において、縦軸はトレース制御部６１に入力された画素信号Ｖｉｄｅｏの出力値を示し、横軸は定電流源Ｉｄが出力する電流値を示している。なお、横軸は対数スケールで表されている。
　図８において、プロットされた各点は、図７に示すフローチャートが１ループ回るたびトレース制御部６１に取得される光電変換特性の計測点を示している。
　トレース制御部６１は、定電流源Ｉｄから出力される電流値を順次増大させる又は減少させるようにして複数の計測点を取得し、ダミー画素Ｇ２の光電変換特性をトレースする。
　図８に示すように、ダミー画素Ｇ２の光電変換特性は、定電流源Ｉｄから出力される電流値が変曲点ＰＸを超えるまでは線形特性を有し、変曲点ＰＸを超えると対数特性を有していることが分かる。なお、図８では横軸が対数スケールであるため、線形特性が下に凸の曲線を描いており、対数特性が傾斜の緩やかな右上がりの直線を描いている。
　そして、トレース制御部６１は、取得した複数の計測点を例えば線形補間して、変曲点ＰＸを特定する。ここで、トレース制御部６１は、図１に示すように、例えば、ダミー画素部１２の１列目の各ダミー画素Ｇ２の変曲点ＰＸの平均値を、通常画素部１１の１列目の各通常画素Ｇ１の変曲点ＰＸとして求め、ダミー画素部１２の２列目の各ダミー画素Ｇ２の変曲点ＰＸの平均値を、通常画素部１１の２列目の各通常画素Ｇ１の変曲点ＰＸとして求めるというように、ダミー画素部１２の各列の変曲点ＰＸの平均値を、対応する通常画素部１１の各列の各通常画素Ｇ１の変曲点ＰＸとして対応付けて、メモリー（図略）に記憶させておけばよい。
　また、トレース制御部６１は、ダミー画素部１２の全ダミー画素Ｇ２の変曲点ＰＸの平均値を、通常画素部１１の各画素の変曲点ＰＸとして対応付けてもよい。
　そして、画像処理部６は、ある通常画素Ｇ１の画素信号Ｖｉｄｅｏを取得すると、この通常画素Ｇ１に対応付けられた変曲点ＰＸを用いて、この画素信号Ｖｉｄｅｏが線形特性の領域の画素信号Ｖｉｄｅｏであるか、対数特性の領域の画素信号Ｖｉｄｅｏであるかを判定して画像処理を実行すればよい。
　このように、本実施の形態による固体撮像装置によれば、図４に示すようにダミー画素Ｇ２はフォトダイオードＰＤがスイッチＩＳＷを介して定電流源Ｉｄに接続され、図５に示す読出期間において、スイッチＩＳＷがオフされる。
　そのため、フォトダイオードＰＤからフローティングディフュージョンＦＤに電荷が転送される際に、定電流源Ｉｄからの電荷の注入が遮断され、撮像時と同等の条件で、ダミー画素Ｇ２の光電変換特性をトレースすることが可能となる。そのため、より精度よくダミー画素Ｇ２の光電変換特性をトレースすることができ、変曲点ＰＸを精度良く特定することができる。
　なお、画素部１のダミー画素Ｇ２を垂直方向にライン状に設けた場合、ダミー画素Ｇ２の各列に対応して１又は複数の定電流源Ｉｄを設けるようにしてもよい。
　また、本実施の形態では、トレース制御部６１を画像処理部６に設けたが、これに限定されず、画像処理部６外に設けてもよい。この場合、例えば固体撮像装置の全体制御を司る制御部（図略）にトレース制御部６１を設けてもよい。この場合、トレース制御部６１は、例えば制御部を構成するＣＰＵがＲＯＭに記憶された制御プログラムを実行することで実現される。
　また、本実施の形態では、定電流源Ｉｄはダミー画素部１２の各行に対応して１個設けられているが、これに限定されず、各行に対応して複数個設けてもよい。この場合、定電流源Ｉｄの接続個数を増減させて、ダミー画素Ｇ２に入力される電流値の最大値を容易に設定することができる。
　（実施の形態２）
　実施の形態２による固体撮像装置は、実施の形態１においてダミー画素Ｇ２に出力していたφＲＳＴをφＩＳＷとして、スイッチＩＳＷにも出力することを特徴とする。図９は、本発明の実施の形態２による固体撮像装置の全体構成図を示している。なお、本実施の形態において、実施の形態１と同一のものは説明を省略する。
　図９において、ダミー画素Ｇ２に接続された行信号線Ｌ１は、φＲＳＴ、φＴＸ、及びφＶＳＥＮをそれぞれ伝送する線路により構成され、φＲＳＴを伝送する線路は、ダミー画素Ｇ２のリセットトランジスタＲＳＴに接続されると共に、スイッチＩＳＷにも接続されている。
　具体的には、１行目の定電流源Ｉｄには、１行目のダミー画素Ｇ２に出力されるφＲＳＴを伝送する線路が接続され、２行目の定電流源Ｉｄには、２行目のダミー画素Ｇ２に出力されるφＲＳＴを伝送する線路が接続されるというように、各定電流源Ｉｄには対応する行のφＲＳＴを伝送する線路が接続されている。
　図５に示すように、φＲＳＴとφＩＳＷとは同じ波形であることが分かる。そのため、φＲＳＴをφＩＳＷとしてスイッチＩＳＷに出力しても、スイッチＩＳＷをリセット期間においてオンし、読出期間においてオフすることができ、実施の形態１の固体撮像装置と同一の作用効果を得ることができる。
　そして、これにより、φＩＳＷを生成するための回路が不要となり、回路構成の簡略化及び小規模化を図ることができる。
　上記の固体撮像装置の技術的特徴は以下のように纏めることができる。
　（１）本発明の一局面による固体撮像装置は、線形特性及び対数特性を含む光電変換特性を有する画素がマトリックス状に配置された画素部と、各画素から画素信号を読み出す読出回路とを備える固体撮像装置であって、前記画素部は、被写体を露光するための通常画素から構成される通常画素部と、遮光された光電変換素子を有するダミー画素から構成されるダミー画素部とを含み、前記ダミー画素の光電変換素子に定電流を注入する定電流源と、前記定電流源及び前記ダミー画素の光電変換素子間に設けられたスイッチと、前記定電流源から出力される電流値を変化させ、前記読出回路から出力される画素信号を得ることによって、前記ダミー画素の光電変換特性をトレースするトレース部とを備え、前記トレース部は、前記読出回路が前記ダミー画素から画素信号を読み出す所定の読出期間において、前記スイッチをオフにすることを特徴とする。
　この構成によれば、ダミー画素の光電変換素子と定電流源とがスイッチを介して接続されている。そして、このスイッチは、読出回路がダミー画素から画素信号を読み出す所定の読出期間においてオフされる。
　そのため、読出期間において、定電流源からダミー画素の光電変換素子への電荷の注入を遮断することができ、ダミー画素の光電変換素子に撮像時と同等の電荷を注入することができ、ダミー画素の光電変換特性を精度良くトレースし、変曲点を正確に測定することができる。
　（２）また、前記ダミー画素は、前記画素部の所定行又は所定列にライン状に配置され、前記定電流源は、前記ダミー画素が配置された各行に対応して１又は複数設けられていることが好ましい。
　この構成によれば、ダミー画素を所定行にライン状に配列した場合は、各列のダミー画素の光電変換特性から各列の通常画素の光電変換特性を推定することができる。また、ダミー画素を所定列にライン状に配列した場合は、各行のダミー画素の光電変換特性から各行の通常画素の光電変換特性を推定することができる。そのため、各通常画素により得られた画素信号をより精度良く画像処理することが可能となる。
　（３）前記定電流源は、前記ダミー画素が配置された各行に対応して１又は複数設けられていることが好ましい。
　この構成によれば、定電流源がダミー画素の各行に対応して１又は複数個設けられているため、行単位でダミー画素の光電変換特性を得ることが容易となる。
　（４）前記トレース部は、前記画素部の各行を垂直走査する垂直走査回路と、前記垂直走査回路に前記スイッチ信号の出力を指示するトレース制御部とを備え、前記垂直走査回路は、前記トレース制御部の指示に基づいて前記スイッチをオン・オフするためのスイッチ信号を出力することが好ましい。
　この構成によれば、垂直走査回路からスイッチ信号が出力されるため、行単位でダミー画素の光電変換特性を得ることが容易となる。
　（５）前記ダミー画素は、前記光電変換素子により蓄積された電荷が転送され、転送された電荷に応じた電圧信号を生成するフローティングディフュージョンと、前記垂直走査回路から出力されるリセット信号によりオン・オフされ、前記読出期間の前の所定のリセット期間に前記フローティングディフュージョンをリセットするリセットトランジスタとを備え、前記垂直走査回路は、前記リセット信号を前記スイッチ信号として前記スイッチに出力することが好ましい。
　この構成によれば、リセット信号がスイッチ信号と兼用されるため、別途、スイッチ信号を生成する回路が不要となり、回路規模の縮小及び制御の簡便化を図ることができる。
　（６）前記ダミー画素は、前記光電変換素子に蓄積された電荷を前記フローティングディフュージョンに転送する転送トランジスタと、前記フローティングディフュージョンにより生成された電圧信号を増幅する増幅トランジスタと、前記垂直走査回路から出力される行選択信号に基づいて、前記増幅トランジスタにより増幅された電圧信号を前記画素信号として出力する行選択トランジスタとを備えることが好ましい。
　この構成によれば、ダミー画素は、転送トランジスタ、増幅トランジスタと、行選択トランジスタとを含む回路により構成されることになる。

Claims (6)

  1. 　線形特性及び対数特性を含む光電変換特性を有する画素がマトリックス状に配置された画素部と、各画素から画素信号を読み出す読出回路とを備える固体撮像装置であって、
    　前記画素部は、被写体を露光するための通常画素から構成される通常画素部と、遮光された光電変換素子を有するダミー画素から構成されるダミー画素部とを含み、
    　前記ダミー画素の光電変換素子に定電流を注入する定電流源と、
    　前記定電流源及び前記ダミー画素の光電変換素子間に設けられたスイッチと、
    　前記定電流源から出力される電流値を変化させ、前記読出回路から出力される画素信号を得ることによって、前記ダミー画素の光電変換特性をトレースするトレース部とを備え、
    　前記トレース部は、前記読出回路が前記ダミー画素から画素信号を読み出す所定の読出期間において、前記スイッチをオフにすることを特徴とする固体撮像装置。
  2. 　前記ダミー画素は、前記画素部の所定行又は所定列にライン状に配置されていることを特徴とする請求項１記載の固体撮像装置。
  3. 　前記定電流源は、前記ダミー画素が配置された各行に対応して１又は複数設けられていることを特徴とする請求項１又は２記載の固体撮像装置。
  4. 　前記トレース部は、
    　前記画素部の各行を垂直走査する垂直走査回路と、
    　前記垂直走査回路に前記スイッチ信号の出力を指示するトレース制御部とを備え、
    　前記垂直走査回路は、前記トレース制御部の指示に基づいて前記スイッチをオン・オフするためのスイッチ信号を出力することを特徴とする請求項１又は２記載の固体撮像装置。
  5. 　前記ダミー画素は、
    　前記光電変換素子により蓄積された電荷が転送され、転送された電荷に応じた電圧信号を生成するフローティングディフュージョンと、
    　前記垂直走査回路から出力されるリセット信号によりオン・オフされ、前記読出期間の前の所定のリセット期間に前記フローティングディフュージョンをリセットするリセットトランジスタとを備え、
    　前記垂直走査回路は、前記リセット信号を前記スイッチ信号として前記スイッチに出力することを特徴とする請求項４記載の固体撮像装置。
  6. 　前記ダミー画素は、
    　前記光電変換素子に蓄積された電荷を前記フローティングディフュージョンに転送する転送トランジスタと、
    　前記フローティングディフュージョンにより生成された電圧信号を増幅する増幅トランジスタと、
    　前記垂直走査回路から出力される行選択信号に基づいて、前記増幅トランジスタにより増幅された電圧信号を前記画素信号として出力する行選択トランジスタとを備えることを特徴とする請求項５記載の固体撮像装置。
PCT/JP2010/001998 2009-03-30 2010-03-19 固体撮像装置 WO2010116629A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP10761337A EP2416562A4 (en) 2009-03-30 2010-03-19 SEMICONDUCTOR IMAGING DEVICE
US13/262,545 US20120019699A1 (en) 2009-03-30 2010-03-19 Solid-State Imaging Device
JP2010524276A JP4582268B1 (ja) 2009-03-30 2010-03-19 固体撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009080930 2009-03-30
JP2009-080930 2009-03-30

Publications (1)

Publication Number Publication Date
WO2010116629A1 true WO2010116629A1 (ja) 2010-10-14

Family

ID=42935930

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/001998 WO2010116629A1 (ja) 2009-03-30 2010-03-19 固体撮像装置

Country Status (4)

Country Link
US (1) US20120019699A1 (ja)
EP (1) EP2416562A4 (ja)
JP (1) JP4582268B1 (ja)
WO (1) WO2010116629A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010001918B4 (de) * 2010-02-15 2017-05-18 Robert Bosch Gmbh Bildwandler
KR101784676B1 (ko) 2010-03-08 2017-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조방법
TW201216138A (en) * 2010-10-13 2012-04-16 Chunghwa Picture Tubes Ltd Method for driving photosensor array panel
JP5873931B2 (ja) 2011-12-20 2016-03-01 メディカル・アドヒーシブ・レボリューション・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＭｅｄｉｃａｌ Ａｄｈｅｓｉｖｅ Ｒｅｖｏｌｕｔｉｏｎ ＧｍｂＨ ヒドロキシアミノポリマーおよびポリ尿素／ポリウレタン組織接着剤におけるその使用
US10014333B2 (en) * 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140666A (ja) * 2004-11-11 2006-06-01 Renesas Technology Corp 撮像装置の駆動方法
JP2007288479A (ja) 2006-04-17 2007-11-01 Konica Minolta Holdings Inc 撮像装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008299019A (ja) * 2007-05-30 2008-12-11 Sony Corp カソード電位制御装置、自発光表示装置、電子機器及びカソード電位制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140666A (ja) * 2004-11-11 2006-06-01 Renesas Technology Corp 撮像装置の駆動方法
JP2007288479A (ja) 2006-04-17 2007-11-01 Konica Minolta Holdings Inc 撮像装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2416562A4

Also Published As

Publication number Publication date
EP2416562A4 (en) 2012-11-14
US20120019699A1 (en) 2012-01-26
JPWO2010116629A1 (ja) 2012-10-18
JP4582268B1 (ja) 2010-11-17
EP2416562A1 (en) 2012-02-08

Similar Documents

Publication Publication Date Title
US7321329B2 (en) Analog-to-digital converter and semiconductor device
US7586523B2 (en) Amplification-type CMOS image sensor of wide dynamic range
US7969484B2 (en) Solid-state image sensing device
KR101435964B1 (ko) 촬상장치 및 고체 촬상소자의 구동방법
JP4363390B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US8687099B2 (en) Imaging device, imaging method, and electronic device
JP5499789B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US20060219866A1 (en) CMOS image sensor having wide dynamic range
US10116887B2 (en) Solid-state imaging device and camera
JP2008060872A (ja) 固体撮像装置、撮像装置
KR20110016401A (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 전자 기기
US9826185B2 (en) High signal to noise ratio of image based on signals with different sensitivities
JP2006157263A (ja) 固体撮像装置
US20100085448A1 (en) Solid state imaging device
US20160173797A1 (en) Solid-state imaging device
US8384006B2 (en) Image pickup apparatus
KR20080067593A (ko) 증폭형 고체 촬상 장치 및 전자 정보 기기
JP4582268B1 (ja) 固体撮像装置
JP2009038834A (ja) 固体撮像装置、撮像装置
JP2017120967A (ja) 撮像装置、撮像システム、及び、撮像装置の制御方法
JP6362511B2 (ja) 撮像装置及びその制御方法
JP2011199781A (ja) 固体撮像装置
JP7312029B2 (ja) 撮像信号の信号処理方法およびそれを用いた固体撮像装置
JP2013197697A (ja) 固体撮像装置及び電子機器
JP6254883B2 (ja) 撮像装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2010524276

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10761337

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13262545

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2010761337

Country of ref document: EP