WO2010081834A1 - Verfahren zum prüfen von leiterplatten - Google Patents

Verfahren zum prüfen von leiterplatten Download PDF

Info

Publication number
WO2010081834A1
WO2010081834A1 PCT/EP2010/050361 EP2010050361W WO2010081834A1 WO 2010081834 A1 WO2010081834 A1 WO 2010081834A1 EP 2010050361 W EP2010050361 W EP 2010050361W WO 2010081834 A1 WO2010081834 A1 WO 2010081834A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
circuit board
printed circuit
tested
contact elements
Prior art date
Application number
PCT/EP2010/050361
Other languages
English (en)
French (fr)
Inventor
Gilbert Volpert
Martin Faulhaber
Victor Romanov
Original Assignee
Dtg International Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dtg International Gmbh filed Critical Dtg International Gmbh
Priority to KR1020117018558A priority Critical patent/KR101337911B1/ko
Priority to US13/143,697 priority patent/US20110273203A1/en
Priority to JP2011545728A priority patent/JP2012515339A/ja
Priority to EP10700178A priority patent/EP2376930A1/de
Priority to CN2010800046433A priority patent/CN102282475A/zh
Priority to BRPI1007227A priority patent/BRPI1007227A2/pt
Publication of WO2010081834A1 publication Critical patent/WO2010081834A1/de

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards

Definitions

  • the present invention relates to a method of testing printed circuit boards with a tester.
  • the present invention relates to a method for testing bare boards for breaks and short circuits using continuity measurements.
  • continuous measurements is meant measurements in which an electrical resistance between two contact points of one or more tracks is measured by contacting the two contact points and applying a sense current or voltage and measuring the resulting voltage or current .
  • the contact points of a printed circuit trace are referred to below as printed circuit board test points.
  • Interruptions of a printed circuit trace are detected by contacting two printed circuit board test points of a printed conductor and detecting a predetermined minimum resistance.
  • Short circuits between two adjacent interconnects are detected by each contacting a circuit board test point of one of the two interconnects and measuring a resistance that is less than a predetermined threshold value.
  • Testers for testing printed circuit boards can basically be divided into two groups, the group of the flying test testers and the group of parallel testers.
  • the parallel testers are test devices which simultaneously contact all or at least most of the contact points of a printed circuit board to be tested by means of an adapter.
  • Finger testers are test devices for testing bare or populated printed circuit boards, which scan the individual contact points sequentially with two or more test fingers.
  • a finger tester is described in EP 0 468 153 A1 and a method for testing printed circuit boards by means of a finger tester is described in EP 0 853 242 A1.
  • Parallel testers are, for example, from US Pat. No. 3,564,408 or US Pat. No. 4,417,204, DE 32 40 916 C2, DE 33 40 180 C1, German Utility Model DE 88 06 064 U1, EP 0 875 767 A2, WO 02/31516 or US Pat EP 1 322 967 B1, EP 1 083 434 A2 and US 6,445,173 B1, respectively.
  • a test device which has on each side to be tested of the test specimen at least two coplanar needle boards, which are mutually movable.
  • These needle boards are provided with a plurality of probes, with each of which a contact point of a conductor track to be tested are contacted can.
  • the two needle boards can be moved with respect to the circuit board so that certain contact points of a conductor can be contacted simultaneously, with a plurality of contact points of the needle boards also several tracks are contacted simultaneously.
  • the contact needles of each needle board are individually operable, so that only selected contact needles a contact board with the respective circuit board to be tested in contact.
  • a test apparatus for testing circuit boards having a plurality of contact elements arranged on a support member and selectively movable on the support member towards a circuit board to be tested.
  • the individual contact elements can therefore be controlled individually.
  • the carrier elements are displaceable in a plane parallel to the test printed circuit board, so that each contact point of the printed circuit board to be tested can be contacted by at least one contact element.
  • the two testers discussed above combine the benefits of the parallel tester and the finger tester. They have not enforced in practice, however, since the individual control of the individual contact elements is very complex. Such a device is on the one hand expensive and on the other prone to error and therefore maintenance-intensive. Furthermore, due to the individual controllability, the individual contact elements are arranged at a relatively large distance from each other, so that these devices are only of limited use for current printed circuit boards.
  • test devices emerge, with which the surfaces of printed circuit boards are traversed by means of contact brushes, wherein the contact brushes produce electrical contacts to the individual contact points.
  • electrical quantities are measured and compared with predefined values. This allows the elimination of certain contact points for a subsequent detailed electrical examination of the circuit board to be tested.
  • EP 0 831 332 A1 shows devices and methods, with which in a parallel tester to be tested circuit board is aligned with respect to the adapter, in each case a relative movement between the circuit board to be tested and the adapter is performed.
  • the adjusting devices for carrying out this adjustment movement can be arranged completely within the adapter body (EP 0 831 332 A1) or else outside the adapter body so that the entire adapter is moved (US Pat. No. 4,820,975).
  • DE 199 57 286 A1 describes a method in which different areas of a printed circuit board are aligned individually with respect to an adapter of a parallel tester.
  • an adapter which is specific for the printed circuit board is used, whose contact points are arranged in the grid of the printed circuit board test points of the printed circuit board to be tested.
  • DE 143 728 A1 discloses a method in which a printed circuit board is first tested by means of a parallel tester. Board test points that can not be contacted are measured with a device independent of the parallel tester. In general, this independent device is a finger tester.
  • the present invention has for its object to provide a method and an apparatus for testing printed circuit boards, with which no special adaptation of the device to the respective type of printed circuit boards to be tested, such as by an adapter is necessary and on the other hand fast measuring sen of at least most of the tracks on interruptions and / or short circuits is possible.
  • a test apparatus which has a test arrangement for contacting printed circuit board test points of a circuit board to be tested, the test arrangement having test contact elements in a predetermined regular grid.
  • the following steps are carried out: a) pressing the test arrangement to the circuit board to be tested in a first test position with respect to the printed circuit board to be tested, so that several circuit board test points are in contact with at least one test contact element, b) measuring several interconnects for interruptions and / or short circuit by means of continuity measurements, c) shifting the test arrangement with respect to the printed circuit board to be tested into a further test position, in which at least one printed circuit board test point of a printed circuit is in contact with at least one test contact element, which has not yet been fully monitored and / or short-circuited d) measuring further interconnects for interruptions and / or short circuits by means of continuity measurements; e) repeating steps c) and d) until at least the majority of the interconnects of the circuit
  • test arrangement with regularly arranged test contact elements is used for different types of printed circuit boards. This is contacted with grid arranged PCB test points, as they are common in current printed circuit boards. It is thus not necessary to make a separate test arrangement for each type of printed circuit board. This test arrangement can therefore also be referred to as a "universal adapter".
  • the method according to the invention is particularly well suited for testing short-circuits between adjacent interconnects, since these can be completely measured in most circuit boards with few displacements.
  • test arrangement with respect to the circuit board to be tested in the plane parallel to the test circuit board in two orthogonal directions by ⁇ half the distance between two adjacent test contact elements is movable.
  • test contact elements are preferably arranged rigidly on the test arrangement, as a result of which the test arrangement can be formed simply and inexpensively with contact elements of the required density.
  • a rigid arrangement is understood to mean an arrangement of the test contact elements in which the individual test contact element is not movable with respect to the entire test arrangement. However, this does not mean that the individual test contact elements must be formed integrally with the test arrangement.
  • a rigid test arrangement can For example, as a test contact elements have separately formed test needles, which are fixed by means of guide plates in position on a basic grid.
  • test needles can all be arranged parallel to one another in an embodiment of the test contact elements by means of test needles.
  • conventional parallel testers there are adapters with test probes, which are usually tilted.
  • the parallel arrangement of the probes is advantageous over the skew because all the probes are arranged with their end facing the printed circuit board in a plane so that they simultaneously contact the printed circuit board to be tested and only a relatively low contact pressure is necessary to ensure that all probes are in contact with the printed circuit board to be tested.
  • test probes are tilted, which as a rule are inclined at different levels, the less skewed test probes must be compressed more strongly, so that the more obliquely set test probes also come into contact with the circuit board to be tested. As a result, much higher contact forces are generated. Furthermore, the inclination reduces the distance between adjacent test probes. Since the test needles are arranged parallel to each other, it is also possible to use with such a high density of test probes which have a resilient portion, e.g. in the form of a coil spring.
  • the circuit board can be subjected to another measurement with a finger tester. In this case, only a few printed circuit board test points must be contacted, so that this measurement process can be carried out very quickly.
  • the entire measurement, including stepwise parallel scanning of the printed circuit board under test with the test assembly and retiming with the finger tester, is much faster than completely scanning and measuring the printed circuit board under test in a finger tester.
  • the method according to the invention thus combines the universal applicability of the test device, as known from the finger tester, with an approximately as fast throughput as in a parallel tester.
  • the invention will be explained in more detail by way of example with reference to the drawings.
  • the drawings show in:
  • FIG. 1 shows schematically the structure of a testing device according to the invention
  • FIG. 2 shows a detail of the arrangement of the test contact elements of the test apparatus from FIG. 1, FIG.
  • FIG. 3 schematically shows a region of a contacting unit of the testing device shown in FIG. 1, FIG.
  • 5A, 5B show the dependence of the number of detected board test points on the number of measuring operations or the displacements for different densities of the test contact elements in a respective diagram
  • Fig. 8 shows the proportion of non-feasible continuity measurements for open (interruptions) in certain printed circuit boards for a predetermined number of shifts in a table.
  • FIG. 1 schematically shows the construction of a test device 1 according to the invention for the one-sided testing of printed circuit boards 2.
  • This test device has a main body 3, in which a part of the evaluation is located, and which is formed on its surface with a basic grid 4. A section of the basic grid is shown in FIG. 2. Modules for the formation of this basic grid are disclosed in the German patent application DE 10 2006 059 429. This patent application is hereby incorporated by reference.
  • a contacting unit 6 is arranged, on which there is a printed circuit board 2 to be tested.
  • the basic grid 4 has contact points 8, which are circular.
  • the grid in which the contact points 8 are arranged is composed of two mutually restricted square grids.
  • the contact points 8 are each 1, 27 mm apart, with a contact point 8 is arranged at each corner of a square.
  • a contact point of the other square grid is arranged.
  • These two rasters are thus offset from each other by half the distance between two adjacent contact points of a square grid. This half distance is 0.635 mm (Fig. 2).
  • the density of the contact points of this grid is about 124 contact points per cm 2 .
  • This grid can also be described as a square grid, wherein the side edges of the squares in each case inclined by 45 ° relative to the vertical or horizontal in Fig. 2. In this illustration, the distance between two adjacent contact points is 0.898 mm.
  • the full grid cassette 5 has spring contact pins 9.
  • the spring contact pins 9 are arranged in the grid of the basic grid 4, so that each contact point 8 of the basic raster 4 is assigned in each case a spring contact pin 9.
  • the spring contact pins 9 are arranged parallel to each other in the full grid cassette 5.
  • the contacting unit 6 is constructed similar to conventional adapters and has test probes 10 which each lead from a spring contact pin 9 of the full grid cassette 5 upwards in the direction of the circuit board 2 to be tested and contact them.
  • Conventional adapters are designed so that they map the grid of the basic grid or the full grid cassette by tilting the test probes on the arrangement of the board test points of the printed circuit board to be tested. It will Thus, the arrangement of the board test points of the printed circuit board to be tested adapted to the basic grid.
  • the test needles 10 of the contacting unit 6 like the spring contact pins 9 of the full grid cassette 5, are arranged in a regular grid, namely in the grid of the basic grid 4. They are all aligned parallel to each other. This contacting unit 6 is thus not an adapter. When placing a printed circuit board 2 to be tested on the contacting unit 6, not all printed circuit board test points of the printed circuit board to be tested are contacted simultaneously.
  • the contacting unit 6 has a plurality of guide plates 11, which are provided with holes 7/1, which are each arranged in the grid of the basic grid. Through these holes, the test probes extend 10.
  • the guide plates 11 are held at the edge by resilient columns 12 at a distance.
  • One of the guide plates 11, preferably the one which delimits the contacting unit 6 on the conductor plate side, is designed as a needle guide plate 13.
  • Adjacent to the needle guide plate 13, a positioning plate 14 is arranged, whose bores 7/2 have a larger diameter than the bores of the remaining guide plates 11, so that the test needles 10 are arranged in the positioning plate 14 with considerable play.
  • an adjusting or displacement device 15 is fixed, which has an upwardly projecting adjusting pin 16, with respect to the positioning plate 14 a predetermined path of, for example, 0.9 mm in one direction by means of an actuator 15 located in the actuator displaceable is.
  • This adjusting pin 16 engages positively in a positioning hole 17 of the needle guide plate 13 a.
  • the contacting unit 6 has a plurality of such adjusting means 15 for independently moving the positioning plate 14 with respect to the needle guide plate 13 in two orthogonal directions (X direction and Y direction).
  • PCB receiving pins 18 are fixed, which extend through corresponding holes 19 in the needle guide plate 13 in the direction of the circuit board 2 and in positioning holes 20 in the circuit board 2 form- intervene conclusively.
  • the holes 19 in the needle guide plate 13 are significantly larger than the diameter of the board receiving pins 18, so that the relative movement between the needle guide plate 13 and the positioning plate 14 is not limited thereby.
  • the positioning plate 14 and the board receiving pins 18 thus form a positioning device for the printed circuit board 2.
  • the relative movement between the needle guide plate 13 and the positioning plate 14 is thus also a relative movement between the needle guide plate 13 and the printed circuit board 2.
  • circuit board receiving pins 18 are provided so that the circuit board 2 is uniquely positioned with respect to the positioning board 14.
  • the actuator of the adjusting device or displacement device 15 is a piezoelectric displacement unit, as is known from EP 0 831 332 A1. This document is referred to with reference to the Piezo Positioner.
  • This piezoverstelltechnik has two sets of piezoelectric element rods which are mutually orthogonal. The piezoelectric element rods are subjected to a voltage so that they stretch or contract. The voltages applied to a pair of piezoelectric element rods are oppositely poled, so that the piezoelectric element rods bend due to the opposite length contraction or longitudinal expansion and execute a pivoting movement.
  • Such an adjustment unit can be provided within the contacting unit 6 for moving the needle guide plate 13 or outside the contacting unit 6 for moving the unit comprising the main body 3, the full-screen cassette 5 and the contacting unit 6. It is also possible to move the circuit board 2 directly by means of the adjusting unit.
  • Another actuator may be formed of a motor with reduction gear, which drives an eccentric.
  • the motor may be a stepper motor or a servo motor with feedback, wherein by means of a motion sensor, the displacement is detected and fed back to the drive of the motor accordingly.
  • test device has been described above with reference to a device for one-sided testing of a printed circuit board.
  • devices for double-sided PCB testing are common today.
  • the unit comprising the main body 3, the full grid cassette 5 and the contacting unit 6 is to be provided twice, once below and once above the printed circuit board to be tested, each aligned with the contacting unit 6 towards the printed circuit board.
  • These two units are arranged between a press, so that the contacting units 6 are pressed from above and from below against the printed circuit board.
  • a two-sided tester adjustment may be provided for positioning the needle guide plates of both contacting.
  • adjusting means are provided only for positioning a needle guide plate and a further adjusting unit for positioning the circuit board. It is expedient to arrange the adjusting device such that both contacting units can be moved independently of one another with respect to the printed circuit board to be tested.
  • the method for inspecting bare circuit boards will be explained with reference to FIG. 6.
  • step S1 The process starts with step S1.
  • step S2 the test arrangement is pressed against the circuit board 2 to be tested.
  • the contacting unit 6 forms the test arrangement.
  • the two contacting units 6 for testing the top and the bottom of the printed circuit board to be tested represent the test arrangement.
  • Such a test arrangement is thus characterized by test contact elements arranged in a regular grid and with respect to the test contact elements Circuit board are movable.
  • the test needles 10 form the test contact elements.
  • step S3 conductor tracks and conductor track sections whose printed circuit board test points arranged at the respective ends of the conductor tracks or printed conductor sections are contacted by a test contact element are checked for interruption by means of a continuity measurement. Adjacent printed conductors, of which in each case one printed circuit test point is contacted with a test contact element, are tested for a short circuit by means of a continuity measurement.
  • step S4 it is checked whether a sufficient number of traces have been tested for open and short.
  • step S5 in which the test arrangement is moved with respect to the circuit board to be tested. If the printed circuit board is tested on both sides, then preferably a part of the test arrangement which contacts one side of the printed circuit board is displaced independently of the part of the test arrangement which contacts the other side of the printed circuit board. The displacement is carried out in such a way that conductor tracks and conductor track sections, which have not yet been tested, are contacted at their printed circuit board test points formed at the end regions by means of test contact elements, so that these further Tracks and trace sections can be tested for open circuit and / or short circuit. The measurement takes place again in step S3. Thereafter, it is again checked whether a sufficient number of traces has been tested (step S4).
  • a grid of at least about 100 test contact elements per cm 2 and in particular the grid shown in FIG. 2 is sufficient for the printed circuit test points of all printed conductors to be contacted so that the printed circuit test points of a printed circuit trace in a specific test arrangement are contacted simultaneously and the conductor track or the corresponding conductor track section can be measured for interruption.
  • the circuit board probes which are normally formed as vias or pads, often have a size greater than the distance between two adjacent test contact elements, so that such a circuit board test point is contacted in each test position of the test device. and a further circuit board test point of this conductor, which is designed as a small pad field, can be selectively contacted and the large board test point is also reliably contacted.
  • step S4 If a printed circuit board is tested in which all conductor tracks can be reliably scanned with the test arrangement, then the number of conductor tracks is preferably determined as sufficient number of conductor tracks in step S4, so that the circuit board is completely tested when steps S3, S4 and S5 are repeated is. The method then ends with step S6.
  • the determination of a displacement path is repeated until all or at least a majority of the pairs of adjacent interconnects have been tested for a short circuit.
  • each test position When measuring for interruptions, in each test position it is checked which printed conductor sections are contacted at their end points. These trace sections can then be tested by means of a continuity measurement.
  • the already tested track section will be noted.
  • the displacement path is determined in such a way that a conductor track section, which has not yet been tested, is contacted after being displaced at its end points. Preferably, the displacement is kept as small as possible.
  • both pairs of contacted adjacent ones become Tracks as well as already contacted trace sections noted.
  • the displacement path is preferably optimized on conductor track sections, since this almost always results in complete detection of potential short circuits. But it is also possible to determine the displacement path alternately to conductor track sections and pairs of adjacent tracks.
  • the conductor track 21 a has pad fields 22a, 22b as printed circuit board test points.
  • the pad fields 22a, 22b are square, with the pad field 22a having an edge length of 1 mm and the plurality of pad fields 22b having an edge length of 0.1 mm. Since the pad fields 22b are significantly smaller than the pitch L (0.9 mm) between two adjacent test contact elements, it is not possible to contact all the small pad fields 22b in pairs. This is not necessary, because to test the conductor 21 a, it is sufficient if each of the small pad fields 22 b once contacted in pairs simultaneously with the large pad field 22 a, so that each running between these two pad fields track section can be tested for interruption.
  • the test arrangement with a test contact element can be precisely aligned with one of the small pad fields 22b and the size of the large pad field 22a ensures that one or more test contact elements be in contact with this pad field 22a.
  • all traces having at least a board pad as a square pad field with the edge length of the pitch of the test set can be fully tested for break.
  • square pad fields are common to a minimum edge length of 0.05 mm. There are also often square pads with an edge length of 0.1 mm.
  • interconnects which are connected to such small pad fields are usually also connected to a larger pad field with a edge length of at least 1 mm and / or a through-connection.
  • Vias typically have a metallization ring 0.5 to 1 mm wide, so that the vias are normally contacted simultaneously with multiple test contact elements of the test device, and thus paired with any of the other board probes connected to the via Allow track.
  • the conductor 21 c in Fig. 7 connects two pad fields 22 d with an edge length of 0.1 mm. These two pad fields are not arranged in the grid of the test arrangement. The two pad fields 22d of this conductor 21 c can not be contacted simultaneously with the test arrangement, whereby the conductor 21 c can not be checked for interruption.
  • a threshold must be used in step S4 for the sufficient number of traces tested that is less than the number of non-testable boards.
  • a threshold of 5% to 10% of non-testable interconnects can be met with respect to all interconnects.
  • step S4 If it is thus determined in step S4 that a sufficient number of printed conductors have been tested, not all printed conductors having been tested, then the non-tested printed conductors are remeasured in step S7 by means of a further measuring method.
  • the circuit board is checked in step S7 with a finger tester. Since the incorrectly scannable interconnects are usually very short and have only a few printed circuit board test points, the remeasurement of these interconnects can be performed very quickly by means of a finger tester. Calculations have shown that with such a test arrangement (pitch about 0.9 mm) in today's unpopulated printed circuit boards about 20 to 30 shifts are necessary to test all tracks fully for open circuit and short circuit. There are few printed circuit boards that can not be completely scanned. These must then be measured by means of a finger tester.
  • a test array with test contact elements uses a density of at least 100 test contact elements per square centimeter, a plurality of board test points are contacted simultaneously by a plurality of test contact elements or probes 10. This makes it possible to check the correct positioning of the test arrangement on the printed circuit board by checking, at certain board test points, which are to be contacted by at least two test contact elements, between these two test contact elements. in each case via the circuit board test point an electrical contact has been made. If this test is performed at several board test points, if a connection is made between the adjacent test contact elements at all of these board test points, it can be concluded that the test array is in the desired position on the board.
  • Fig. 4 shows a table in which the information on printed circuit boards for which the calculation has been carried out is included.
  • the graphs of Figs. 5A and 5B show the percentage of scanned circuit board test points of the traces in relation to the number of displacements and measurements.
  • the calculations according to FIG. 5A are based on the contact arrangement shown in FIGS. 1 and 2.
  • the calculations according to FIG. 5B were carried out with a twice as high density of the contact arrangement compared to the embodiment shown in FIGS. 1 and 2.
  • Only a single printed circuit board (type no. 09102300) could not be contacted with a number of 20 to 30 shifts in all printed circuit board test points.
  • all board test points can be contacted.
  • printed conductors must additionally be provided e.g. be measured by means of a finger tester for interruptions.
  • the proportion is between 6.8% and 55.7%. Values of up to about 30% are very advantageous because such printed circuit boards can usually be tested for short circuits with the method according to the invention and, for the most part, for undercuts, so that the night soldering in a finger tester can be carried out very quickly.
  • the number of shifts must be increased or a higher density test arrangement of the test contact elements used.
  • FIGS. 5A, 5B and 8 show that the method according to the invention is very efficient for a large number of printed circuit boards, permits rapid checking for interruptions and short circuits, without the need to create individual adapters for the individual types of printed circuit board.
  • a test arrangement is used whose test contact elements are provided with a density of at least 100 per cm 2 .
  • the test arrangement may also be defined by the pitch of adjacent test contact elements, which in the above embodiment is about 0.9 mm.
  • a reduction in the mesh dimension to a maximum of 0.8 mm, 0.7 mm, 0.6 mm or 0.5 mm corresponds to an increase in the density of the contact elements and a corresponding reduction in the number of displacements, in order to ensure complete contacting of a to achieve testing PCB.
  • a grid dimension of approximately 0.9 mm is completely sufficient to ensure complete or almost complete contacting of the printed conductors.
  • the test apparatus comprises a full grid cassette and a contacting unit. Since the test probes of the contacting unit 6 are all arranged parallel to one another, it is also possible to use spring contact pins in the contacting unit for contacting the printed circuit board instead of straight-line, wire-shaped test needles.
  • Such spring contact pins are, for example helically wound from a wire spring contact elements having with respect to the helical winding centrally arranged ends. It is sufficient if the helical winding extends only over a part of the length of the spring contact pin and is preferably arranged in the central region, so that the rectilinear ends of the spring contact pin can be guided exactly by means of the guide plates.
  • a contacting unit equipped with such spring contact pins thus also includes the function of the full-screen cassette, which can then be omitted.
  • a universal testing device and a universal testing method are thus created whose throughput of printed circuit boards to be tested is somewhat smaller than when testing with a conventional adapter-based parallel tester, but which is nevertheless considerably higher than with a conventional fingertester ,
  • the residence time of a printed circuit board to be tested in the parallel tester according to the invention is about 10 to 30 seconds. This is 5 to 10 times longer than in a conventional parallel tester but about 10 times faster than in a conventional finger tester.
  • the method according to the invention is particularly efficient when testing short-circuits, since short circuits can be detected completely with few displacements ( ⁇ 10) in almost all printed circuit boards.
  • All circuit board test points, the one Have diameter or an edge length in the size of the grid spacing I of the test arrangement are contacted in any position of the test arrangement on the circuit board. This means that all interconnects connected to at least one such board test point are contacted in any position of the test arrangement. This usually applies to a large part of the interconnects, so that in the first test position already many pairs of adjacent interconnects are contacted simultaneously. Short circuits can thus almost always be recorded completely with a few shifts. Therefore, it may also make sense to use the inventive method only for testing short circuits on certain printed circuit boards and then to measure interruptions by means of a finger tester.

Abstract

Die Erfindung betrifft ein Verfahren zum Prüfen von Leiterplatten mit einer Prüfvorrichtung, die eine Testanordnung zum Kontaktieren von Leiterplattentestpunkten einer zu testenden Leiterplatte aufweist. Die Testanordnung weist Testkontaktelemente in einem vorbestimmten, regelmäßigen Raster auf. Das Verfahren umfasst folgende Schritte: a) Andrücken der Testanordnung an die zu testende Leiterplatte in einer ersten Testposition bzgl. der zu testenden Leiterplatte, so dass mehrere Leiterplattentestpunkte mit zumindest einem Testkontaktelement in Kontakt stehen, b) Messen von mehreren Leiterbahnen auf Unterbrechungen und Kurzschluss mittels Durchgangsmessungen, c) Verschieben der Testanordnung bzgl. der zu testenden Leiterplatte in eine weitere Testposition, in der zumindest ein Leiterplattentestpunkt einer Leiterbahn mit zumin- dest einem Testkontaktelement in Kontakt steht, die zuvor noch nicht vollständig auf Unterberchung und Kurzschluss gemessen worden ist, e) Wiederholen der Schritte c) und d) bis zumindest die Mehrzahl der Leiterbahnen der zu testenden Leiterplatte gemessen worden sind, wobei eine Testanordnung verwendet wird, deren Testkontaktelemente mit einer Dichte von zumindest 100 Kontaktstellen pro Quadratzentimeter angeordnet sind.

Description

Verfahren zum Prüfen von Leiterplatten
Die vorliegende Erfindung betrifft ein Verfahren zum Prüfen von Leiterplatten mit einer Prüfvorrichtung. Insbesondere betrifft die vorliegende Erfindung ein Verfahren zum Prüfen von unbestückten Leiterplatten auf Unterbrechungen und Kurzschlüsse mittels Durchgangsmessungen.
Mit "Durchgangsmessungen" werden Messungen bezeichnet, bei welchen ein elektrischer Widerstand zwischen zwei Kontaktpunkten einer oder mehrerer Leiterbahnen gemessen wird, indem die beiden Kontaktpunkte kontaktiert werden und ein Messstrom oder eine Messspannung angelegt werden und die sich ergebende Spannung bzw. der sich ergebende Strom gemessen wird. Die Kontaktpunkte einer Leiterbahn werden im Folgenden als Leiterplattentestpunkte bezeichnet. Unterbrechungen einer Leiterbahn werden dadurch detektiert, dass zwei Leiterplattentestpunkte einer Leiterbahn kontaktiert werden und ein vorbestimmter Mindestwiderstand detektiert wird. Kurzschlüsse zwischen zwei benachbarten Leiterbahnen werden dadurch festgestellt, dass jeweils ein Leiterplattentestpunkt einer der beiden Leiterbahnen kontaktiert wird und ein Widerstand gemessen wird, der kleiner als ein vorbestimmter Schwellwert ist. Prüfvorrichtungen zum Testen von Leiterplatten können grundsätzlich in zwei Gruppen eingeteilt werden, der Gruppe der Fingertester (flying probe tester) und der Gruppe der Paralleltester. Die Paralleltester sind Prüfvorrichtungen, die mittels eines Adapters alle oder zumindest die meisten Kontaktstellen einer zu prüfenden Leiter- platte gleichzeitig kontaktieren. Fingertester sind Prüfvorrichtungen zum Testen von unbestückten oder bestückten Leiterplatten, die mit zwei oder mehreren Prüffingern die einzelnen Kontaktstellen sequenziell abtasten.
Ein Fingertester ist in der EP 0 468 153 A1 und ein Verfahren zum Prüfen von Leiter- platten mittels eines Fingertesters ist in der EP 0 853 242 A1 beschrieben.
Paralleltester sind bspw. aus der US 3,564,408 bzw. der US 4,417,204, der DE 32 40 916 C2, der DE 33 40 180 C1 , dem deutschen Gebrauchsmuster DE 88 06 064 U1 , der EP 0 875 767 A2, der WO 02/31516 bzw. der EP 1 322 967 B1 , der EP 1 083 434 A2 bzw. der US 6,445,173 B1 bekannt.
Die DE 88 06 064 U1 offenbart eine Testvorrichtung, bei welcher die Kontaktelemente eines Paralleltesters aus Starrstiften ausgebildet sind, die beim Kontaktieren einer Leiterplatte, bei welcher die Kontaktstellen außer Raster angeordnet sind, schräg geneigt werden. Bei Leiterplatten, bei welcher alle Kontaktstellen in einem vorbestimmten regelmäßigen Raster angeordnet sind, ist selbstverständlich keine Neigung der Starrstifte notwendig.
Es wurden auch einige Versuche unternommen, die Trennung zwischen Paralleltes- ter und Fingertester aufzuheben und eine Art universell einsetzbaren Paralleltester zu schaffen, wodurch der Nachteil der Paralleltester, dass für einen jeden Typ von Leiterplatte ein separater Adapter erstellt werden muss, überwunden werden sollte, aber deren Vorteil der hohen Testgeschwindigkeit beibehalten werden sollte.
Aus der WO 97/23784 geht eine Prüfvorrichtung hervor, die auf jeder zu prüfenden Seite des Prüflings zumindest zwei koplanare Nadelbretter aufweist, die zueinander beweglich sind. Diese Nadelbretter sind mit mehreren Prüfnadeln versehen, mit welcher jeweils eine Kontaktstelle einer zu testenden Leiterbahn kontaktiert werden kann. Die beiden Nadelbretter können derart bezüglich der Leiterplatte bewegt werden, dass bestimmte Kontaktstellen einer Leiterbahn gleichzeitig kontaktierbar sind, wobei durch die mehreren Kontaktstellen der Nadelbretter auch mehrere Leiterbahnen gleichzeitig kontaktierbar sind. Die Kontaktnadeln eines jeden Nadelbrettes sind individuell betätigbar, so dass nur ausgewählte Kontaktnadeln eines Kontaktbrettes mit der jeweiligen zu testenden Leiterplatte in Kontakt stehen.
Aus der WO 99/23496 geht eine Prüfvorrichtung zum Testen von Leiterplatten hervor, die eine Vielzahl von Kontaktelementen aufweist, die auf einem Trägerelement angeordnet sind und selektiv an dem Trägerelement in Richtung zu einer zu testenden Leiterplatte bewegbar sind. Die einzelnen Kontaktelemente können daher individuell angesteuert werden. Die Trägerelemente sind in einer Ebene parallel zu der testenden Leiterplatte verschiebbar, so dass eine jede Kontaktstelle der zu testenden Leiterplatte von zumindest einem Kontaktelement kontaktierbar ist.
Die beiden oben erläuterten Prüfvorrichtungen kombinieren zwar die Vorteile der Paralleltester und der Fingertester. Sie haben sich in der Praxis dennoch nicht durchgesetzt, da das individuelle Ansteuern der einzelnen Kontaktelemente sehr aufwändig ist. Eine solche Vorrichtung ist zum einen teuer und zum anderen fehleranfällig und daher wartungsintensiv. Weiterhin sind aufgrund der individuellen Ansteuerbarkeit die einzelnen Kontaktelemente mit relativ großem Abstand zueinander angeordnet, so dass diese Vorrichtungen für aktuelle Leiterplatten nur bedingt brauchbar sind.
Aus der DE 40 12 839 B4 ist ein Verfahren zum Prüfen von Leiterplatten bekannt, bei dem eine Leiterstruktur mit Tastpunkten verwendet wird, die in einem derart engen Raster angeordnet sind, dass eine Abbildung der auf der Oberfläche des Prüflings befindlichen Leiterstrukturen erhalten wird.
Aus der EP 1 022 572 B1 und der EP 1 312 930 B1 gehen Prüfvorrichtungen hervor, mit welchen die Oberflächen von Leiterplatten mittels Kontaktbürsten abgefahren werden, wobei die Kontaktbürsten zu den einzelnen Kontaktstellen elektrische Kontakte herstellen. Hierbei werden elektrische Größen gemessen und mit vordefinierten Werten verglichen. Dies ermöglicht das Eliminieren bestimmter Kontaktstellen für eine nachfolgende eingehende elektrische Untersuchung der zu testenden Leiterplatte.
Aus der EP 0 831 332 A1 , US 4,820,975, EP 0 859 239 A2, EP 0 994 359 A2, DE 44 06 538 A1 , EP 0 874 243 A2, WO 95/32432, DE 43 42 654 A1 , JP 63124969, JP 4038480, DE 43 02 509 A1 gehen Vorrichtungen und Verfahren hervor, mit welchen in einem Paralleltester die zu testende Leiterplatte bezüglich des Adapters ausgerichtet wird, wobei jeweils eine Relativbewegung zwischen der zu testenden Leiterplatte und dem Adapter ausgeführt wird. Die Verstelleinrichtungen zum Ausführen dieser Verstellbewegung können vollständig innerhalb des Adapterkörpers (EP 0 831 332 A1 ) oder auch außerhalb des Adapterkörpers, so dass der gesamte Adapter bewegt wird (US 4,820,975), angeordnet sein. Es ist auch möglich, Teilmengen der Kontaktelemente des Adapters unabhängig voneinander zu verstellen (DE 44 06 538 A1 ). Auf all diese Dokumente, die eine Vorrichtung und/oder ein Verfahren zum Ausführen einer Relativbewegung zwischen einer zu testenden Leiterplatte und einem Adapter beschreiben, wird vollinhaltlich Bezug genommen.
In der DE 199 57 286 A1 ist ein Verfahren beschrieben, bei dem unterschiedliche Bereiche einer Leiterplatte individuell bezüglich eines Adapters eines Paralleltesters ausgerichtet werden. Hierbei wird ein für die Leiterplatte spezifischer Adapter verwendet, dessen Kontaktstellen in dem Raster der Leiterplattentestpunkte der zu testenden Leiterplatte angeordnet sind.
Die DE 143 728 A1 offenbart ein Verfahren, bei dem eine Leiterplatte zunächst mit- tels eines Paralleltesters getestet wird. Leiterplattentestpunkte, die nicht kontaktiert werden können, werden mit einer vom Paralleltester unabhängigen Vorrichtung nachgemessen. In der Regel ist diese unabhängige Vorrichtung ein Fingertester.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vor- richtung zum Testen von Leiterplatten zu schaffen, mit welchen keine spezielle Anpassung der Vorrichtung an den jeweiligen zu testenden Typ von Leiterplatten, wie zum Beispiel durch einen Adapter, notwendig ist und andererseits ein schnelles Mes- sen von zumindest den meisten Leiterbahnen auf Unterbrechungen und/oder Kurzschlüsse möglich ist.
Die Erfindung wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 und durch eine Vorrichtung mit den Merkmalen des Anspruchs 8 gelöst. Vorteilhafte Ausgestaltungen sind in den jeweiligen Unteransprüchen angegeben.
Bei dem erfindungsgemäßen Verfahren zum Prüfen von Leiterplatten wird eine Prüfvorrichtung verwendet, die eine Testanordnung zum Kontaktieren von Leiterplatten- testpunkten einer zu testenden Leiterplatte aufweist, wobei die Testanordnung Testkontaktelemente in einem vorbestimmten regelmäßigen Raster besitzt. Bei dem Verfahren werden folgende Schritte durchgeführt: a) Andrücken der Testanordnung an die zu testende Leiterplatte in einer ersten Testposition bzgl. der zu testenden Leiterplatte, so dass mehrere Leiterplattentestpunkte mit zumindest einem Testkontaktelement in Kontakt stehen, b) Messen von mehreren Leiterbahnen auf Unterbrechungen und/oder Kurzschluss mittels Durchgangsmessungen, c) Verschieben der Testanordnung bzgl. der zu testenden Leiterplatte in eine weitere Testposition, in der zumindest ein Leiterplattentestpunkt einer Leiterbahn mit zumin- dest einem Testkontaktelement in Kontakt steht, die zuvor noch nicht vollständig auf Unterberchung und/oder Kurzschluss gemessen worden ist, d) Messen von weiteren Leiterbahnen auf Unterbrechungen und/oder Kurzschluss mittels Durchgangsmessungen, e) Wiederholen der Schritte c) und d) bis zumindest die Mehrzahl der Leiterbahnen der zu testenden Leiterplatte gemessen worden sind, wobei eine Testanordnung verwendet wird, deren Testkontaktelemente mit einer Dichte von zumindest 100 Kontaktstellen pro Quadratzentimeter angeordnet sind.
Es hat sich überraschenderweise gezeigt, dass durch die Verwendung einer Testan- Ordnung mit einer Dichte der Kontaktstellen von zumindest 100 Kontaktstellen pro cm2 mit einigen wenigen Verschiebungen der Testanordnung bezüglich der zu testenden Leiterplatte heutzutage übliche Leiterplatten vollständig oder fast vollständig getestet werden können. Durch die hohe Dichte an Kontaktstellen werden große Lei- terplattentestpunkte der zu testenden Leiterplatte mehrfach kontaktiert, so dass sie in der Regel unabhängig von der Stellung der Kontaktanordnung bezüglich der zu testenden Leiterplatte immer kontaktiert werden. Kleinere Leiterplattentestpunkte werden hingegen nur in spezifischen Testpositionen der Testanordnung kontaktiert, wes- halb das Verschieben der Testanordnung bezüglich der zu testenden Leiterplatte notwendig ist, um eine vollständige oder zumindest fast vollständige Messung der zu testenden Leiterplatte zu erzielen.
Die erfindungsgemäße Testanordnung mit im regelmäßigen Raster angeordneten Testkontaktelementen wird für unterschiedliche Typen von Leiterplatten verwendet. Hiermit werden außer Raster angeordnete Leiterplattentestpunkte kontaktiert, wie sie bei aktuellen Leiterplatten üblich sind. Es ist somit nicht notwendig, für jeden Typ von Leiterplatte eine separate Testanordnung herzustellen. Diese Testanordnung kann deshalb auch als „Universaladapter" bezeichnet werden.
Das erfindungsgemäße Verfahren ist besonders gut zum Testen von Kurzschlüssen zwischen benachbarten Leiterbahnen geeignet, da diese bei den meisten Leiterplatten mit wenigen Verschiebungen vollständig gemessen werden können.
Aufgrund der hohen Dichte an Kontaktelementen ist auch der maximal notwendige Verschiebeweg der Testanordnung bezüglich der Leiterplatte sehr klein und auf den
Abstand zweier benachbarter Testkontaktelemente der Testanordnung beschränkt.
Es genügt somit, wenn die Testanordnung bezüglich der zu testenden Leiterplatte in der Ebene parallel zur testenden Leiterplatte in zwei orthogonalen Richtungen jeweils um ± den halben Abstand zwischen zwei benachbarten Testkontaktelementen ver- fahrbar ist.
Die einzelnen Testkontaktelemente sind vorzugsweise starr an der Testanordnung angeordnet, wodurch die Testanordnung einfach und kostengünstig mit Kontaktelementen in der notwendigen Dichte ausgebildet werden kann. Unter einer starren An- Ordnung wird eine Anordnung der Testkontaktelemente verstanden, bei welcher das einzelne Testkontaktelement nicht bezüglich der gesamten Testanordnung beweglich ist. Dies bedeutet jedoch nicht, dass die einzelnen Testkontaktelemente einstückig mit der Testanordnung ausgebildet sein müssen. Eine starre Testanordnung kann zum Beispiel auch als Testkontaktelemente separat ausgebildete Prüfnadeln aufweisen, die mittels Führungsplatten in ihrer Position auf einem Grundraster fixiert sind.
Da die Testkontaktelemente in einem regelmäßigen Raster angeordnet sind, können bei einer Ausbildung der Testkontaktelemente mittels Prüfnadeln die Prüfnadeln alle parallel zueinander angeordnet sein. Bei herkömmlichen Paralleltestern gibt es Adapter mit Prüfnadeln, die in der Regel schräggestellt sind. Die parallele Anordnung der Prüfnadeln ist gegenüber der Schrägstellung vorteilhaft, da alle Prüfnadeln mit ihrem zur testenden Leiterplatte weisenden Ende in einer Ebene angeordnet sind, so dass sie gleichzeitige die zu testende Leiterplatte kontaktieren und nur ein relativ geringer Kontaktdruck notwendig ist, damit sichergestellt ist, dass alle Prüfnadeln mit der zu testenden Leiterplatte in Kontakt stehen. Bei einer Schrägstellung der Prüfnadeln, die in der Regel unterschiedlich stark schräggestellt sind, müssen die weniger schräggestellten Prüfnadeln stärker zusammengedrückt werden, damit die stärker schrägge- stellten Prüfnadeln auch mit der zu testenden Leiterplatte in Kontakt kommen. Hierdurch werden wesentlich höhere Kontaktkräfte erzeugt. Weiterhin verringert sich durch die Schrägstellung der Abstand zwischen benachbarten Prüfnadeln. Da die Prüfnadeln zueinander parallel angeordnet sind ist es auch möglich bei einer derart hohen Dichte an Prüfnadeln welche zu verwenden, die eine federnden Abschnitt, z.B. in Form einer Schraubenfeder, aufweisen.
Für den Fall, dass nicht alle Leiterbahnen vollständig gemessen werden können, kann die Leiterplatte einer weiteren Messung mit einem Fingertester unterzogen werden. Hierbei müssen lediglich wenige Leiterplattentestpunkte kontaktiert werden, so dass dieser Messvorgang sehr schnell durchführbar ist. Die gesamte Messung umfassend das schrittweise parallele Abtasten der zu testenden Leiterplatte mit der Testanordnung und das Nachmessen mit dem Fingertester ist wesentlich schneller als das vollständige Abtasten und Messen der zu testenden Leiterplatte in einem Fingertester.
Mit dem erfindungsgemäßen Verfahren wird somit die universelle Einsetzbarkeit der Testvorrichtung, wie sie vom Fingertester bekannt ist, mit einem annähernd so schnellen Durchsatz wie bei einem Paralleltester kombiniert. Die Erfindung wird nachfolgend beispielhaft näher anhand der Zeichnungen erläutert. Die Zeichnungen zeigen in:
Fig. 1 schematisch den Aufbau einer erfindungsgemäßen Prüfvorrichtung,
Fig. 2 einen Ausschnitt der Anordnung der Testkontaktelemente der Prüfvorrichtung aus Fig. 1 ,
Fig. 3 schematisch einen Bereich einer Kontaktierungseinheit der in Fig. 1 gezeigten Prüfvorrichtung,
Fig. 4 die Daten unterschiedlicher zu testender Leiterplatten in einer Tabelle,
Fig. 5A, 5B die Abhängigkeit der Anzahl der erfassten Leiterplattentestpunkte von der Anzahl der Messvorgänge bzw. der Verschiebungen für unterschiedliche Dichten der Testkontaktelemente in jeweils einem Diagramm,
Fig. 6 das erfindungsgemäße Verfahren in einem Flussdiagramm,
Fig. 7 zu testende Leiterbahnen einer Leiterplatte in einer vergrößerten Darstellung, und
Fig. 8 den Anteil nicht durchführbarer Durchgangsmessungen auf Unterbrechungen (open) bei bestimmten Leiterplatten für eine vorbstimmte Anzahl von Verschiebungen in einer Tabelle.
In Figur 1 ist schematisch der Aufbau einer erfindungsgemäßen Prüfvorrichtung 1 zum einseitigen Testen von Leiterplatten 2 gezeigt. Diese Prüfvorrichtung weist einen Grundkörper 3 auf, in dem sich ein Teil der Auswerteelektronik befindet, und der auf seiner Oberfläche mit einem Grundraster 4 ausgebildet ist. Ein Ausschnitt des Grundrasters ist in Fig. 2 dargestellt. Module zur Ausbildung dieses Grundrasters sind in der deutschen Patentanmeldung DE 10 2006 059 429 offenbart. Auf diese Patentanmeldung wird hiermit vollinhaltlich Bezug genommen.
Auf dem Grundkörper 3 ist eine Vollrasterkassette 5 und auf der Vollrasterkassette 5 ist eine Kontaktiereinheit 6 angeordnet, auf welcher sich eine zu testende Leiterplatte 2 befindet.
Das Grundraster 4 weist Kontaktstellen 8 auf, die kreisförmig ausgebildet sind. Das Raster, in dem die Kontaktstellen 8 angeordnet sind, ist aus zwei ineinander ver- schränkten quadratischen Rastern zusammengesetzt. In den quadratischen Rastern sind die Kontaktstellen 8 jeweils 1 ,27 mm voneinander beabstandet, wobei an jedem Eckpunkt eines Quadrates eine Kontaktstelle 8 angeordnet ist. Im Zentrum zwischen vier an den Ecken eines Quadrates angeordnete Kontaktstellen 8 eines Rasters ist jeweils eine Kontaktstelle des anderen quadratischen Rasters angeordnet. Diese beiden Raster sind somit um den halben Abstand zwischen zwei benachbarten Kontaktstellen eines quadratischen Rasters zueinander versetzt. Dieser halbe Abstand beträgt 0,635 mm (Fig. 2). Die Dichte der Kontaktstellen dieses Rasters beträgt ca. 124 Kontaktstellen pro cm2. Dieses Raster kann man auch als quadratisches Raster beschreiben, wobei die Seitenkanten der Quadrate jeweils um 45° geneigt gegenüber der Vertikalen bzw. Horizontalen in Fig. 2 verlaufen. In dieser Darstellung beträgt der Abstand zweier benachbarter Kontaktstellen 0,898 mm.
Die Vollrasterkassette 5 weist Federkontaktstifte 9 auf. Die Federkontaktstifte 9 sind im Raster des Grundrasters 4 angeordnet, so dass jeder Kontaktstelle 8 des Grund- rasters 4 jeweils ein Federkontaktstift 9 zugeordnet ist. Die Federkontaktstifte 9 sind zueinander parallel in der Vollrasterkassette 5 angeordnet.
Die Kontaktierungseinheit 6 ist ähnlich wie herkömmliche Adapter aufgebaut und weist Prüfnadeln 10 auf, die jeweils von einem Federkontaktstift 9 der Vollrasterkas- sette 5 nach oben in Richtung der zu testenden Leiterplatte 2 führen und diese berühren. Herkömmliche Adapter sind so ausgebildet, dass sie das Raster des Grundrasters bzw. der Vollrasterkassette durch Schrägstellung der Prüfnadeln auf die Anordnung der Leiterplattentestpunkte der zu testenden Leiterplatte abbilden. Es wird somit die Anordnung der Leiterplattentestpunkte der zu testenden Leiterplatte auf das Grundraster adaptiert. Eine derartige Adaption zweier Anordnungen von Kontaktelementen erfolgt nicht mit der erfindungsgemäßen Kontaktierungseinheit 6. Die Prüfnadeln 10 der Kontaktierungseinheit 6 sind genauso wie die Federkontaktstifte 9 der Vollrasterkassette 5 in einem regelmäßigen Raster, nämlich im Raster des Grundrasters 4 angeordnet. Sie sind alle zueinander parallel ausgerichtet. Diese Kontaktierungseinheit 6 ist somit kein Adapter. Beim Auflegen einer zu testenden Leiterplatte 2 auf die Kontaktierungseinheit 6 werden nicht alle Leiterplattentestpunkte der zu testenden Leiterplatte gleichzeitig kontaktiert.
Die Kontaktierungseinheit 6 weist mehrere Führungsplatten 11 auf, die mit Bohrungen 7/1 versehen sind, die jeweils im Raster des Grundrasters angeordnet sind. Durch diese Bohrungen erstrecken sich die Prüfnadeln 10. Die Führungsplatten 11 werden an dem Rand durch federnde Säulen 12 auf Abstand gehalten. Eine der Füh- rungsplatten 1 1 , vorzugsweise diejenige, die die Kontaktierungseinheit 6 leiterplat- tenseitig begrenzt, ist als Nadelführungsplatte 13 ausgebildet. Benachbart zur Nadelführungsplatte 13 ist eine Positionierplatte 14 angeordnet, deren Bohrungen 7/2 einen größeren Durchmesser als die Bohrungen der übrigen Führungsplatten 11 besitzen, so dass die Prüfnadeln 10 in der Positionierplatte 14 mit erheblichem Spiel an- geordnet sind. An der Positionierplatte 14 ist eine Verstelleinrichtung bzw. Verschiebeeinrichtung 15 befestigt, die einen nach oben vorstehenden Verstellstift 16 aufweist, der bezüglich der Positionierplatte 14 einen vorbestimmten Weg von zum Beispiel 0,9 mm in eine Richtung mittels eines sich in der Verstelleinrichtung 15 befindlichen Aktuators verschiebbar ist. Dieser Verstellstift 16 greift formschlüssig in eine Positionierbohrung 17 der Nadelführungsplatte 13 ein. Hierdurch ist die Positionierplatte 14 relativ zur Nadelführungsplatte 13 verschieblich ausgebildet. Die Kontaktierungseinheit 6 weist mehrere derartige Verstelleinrichtungen 15 auf, um die Positionierplatte 14 bezüglich der Nadelführungsplatte 13 in zwei orthogonale Richtungen (X-Richtung und Y-Richtung) unabhängig voneinander bewegen zu können.
An der Positionierplatte 14 sind Leiterplattenaufnahmestifte 18 befestigt, die sich durch entsprechende Bohrungen 19 in der Nadelführungsplatte 13 in Richtung zur Leiterplatte 2 erstrecken und in Positionierbohrungen 20 in der Leiterplatte 2 form- schlüssig eingreifen. Die Bohrungen 19 in der Nadelführungsplatte 13 sind deutlich größer als der Durchmesser der Leiterplattenaufnahmestifte 18, so dass die relative Bewegung zwischen der Nadelführungsplatte 13 und der Positionierplatte 14 hierdurch nicht eingeschränkt wird.
Da die Leiterplattenaufnahmestifte 18 formschlüssig in die Leiterplatte 2 eingreifen, wird eine Bewegung der Positionierplatte 14 unmittelbar auf die Leiterplatte 2 übertragen. Die Positionierplatte 14 und die Leiterplattenaufnahmestifte 18 bilden somit eine Positioniereinrichtung für die Leiterplatte 2. Die relative Bewegung zwischen der Nadelführungsplatte 13 und der Positionierplatte 14 ist somit auch eine relative Bewegung zwischen der Nadelführungsplatte 13 und der Leiterplatte 2.
Vorzugsweise sind zwei Leiterplattenaufnahmestifte 18 vorgesehen, so dass die Leiterplatte 2 eindeutig bezüglich der Positionierplatte 14 positioniert ist.
Der Aktuator der Verstelleinrichtung bzw. Verschiebeeinrichtung 15 ist eine Piezover- stelleinheit, wie sie aus der EP 0 831 332 A1 bekannt ist. Auf dieses Dokument wird bezüglich der Piezoverstelleinheit Bezug genommen. Diese Piezoverstelleinheit weist zwei Sätze Piezoelementstangen auf, die zueinander orthogonal angeordnet sind. Die Piezoelementstangen werden mit einer Spannung beaufschlagt, so dass sie sich strecken bzw. zusammenziehen. Die an ein Paar Piezoelementstangen angelegten Spannungen sind entgegengesetzt gepolt, so dass sich die Piezoelementstangen aufgrund der entgegengesetzten Längenkontraktion bzw. Längenausdehnung durchbiegen und eine Schwenkbewegung ausführen. Da zwei Paare von Piezoele- mentstangen vorgesehen sind, können Schwenkbewegungen in zwei orthogonale Richtungen (X-Richtung und Y-Richtung) ausgeführt werden und die Nadelführungsplatte 13 ist somit in der Ebene parallel zur Leiterplatte 2 sowohl in X-Richtung als auch in Y-Richtung verschiebbar. Der maximale Verschiebeweg beträgt ± 0,45 mm. Dieser Verschiebeweg ist deutlich größer als bei bekannten Vorrichtungen zum au- tomatischen Positionieren und Feinjustieren der Leiterplatten auf einem Paralleltester. Die Verstelleinrichtung 15 ist daher größer dimensioniert als dies bei herkömmlichen Justiereinrichtungen der Fall gewesen ist. Anstelle einer Piezoverstelleinheit kann auch ein Schrittmotor mit einem Untersetzungsgetriebe vorgesehen sein, der eine entsprechende Verstellspindel antreibt. Eine solche Verstelleinheit kann innerhalb der Kontaktierungseinheit 6 zum Bewegen der Nadelführungsplatte 13 oder außerhalb der Kontaktierungseinheit 6 zum Bewe- gen der Einheit umfassend den Grundkörper 3, die Vollrasterkassette 5 und die Kontaktierungseinheit 6 vorgesehen sein. Es ist auch möglich, mittels der Verstelleinheit die Leiterplatte 2 direkt zu bewegen.
Ein weiterer Aktuator kann aus einem Motor mit Untersetzungsgetriebe ausgebildet sein, der einen Excenter antreibt. Hiermit können auf einfache Art und Weise die Verschiebewege eingestellt werden. Der Motor kann ein Schrittmotor oder ein Servomotor mit Rückkopplung sein, wobei mittels eines Bewegungssensors der Verschiebeweg festgestellt wird und an den Antrieb des Motors entsprechend rückgekoppelt wird.
Die Prüfvorrichtung ist oben anhand einer Vorrichtung zum einseitigen Testen einer Leiterplatte beschrieben worden. Heutzutage sind jedoch Vorrichtungen zum beidseitigen Testen von Leiterplatten üblich. Zum beidseitigen Testen einer Leiterplatte ist die Einheit umfassend den Grundkörper 3, die Vollrasterkassette 5 und die Kontaktie- rungseinheit 6 zweifach vorzusehen, nämlich einmal unterhalb und einmal oberhalb der zu testenden Leiterplatte, wobei sie jeweils mit der Kontaktierungseinheit 6 zur Leiterplatte hin ausgerichtet sind. Diese beiden Einheiten sind zwischen einer Presse angeordnet, so dass die Kontaktierungseinheiten 6 von oben und von unten gegen die Leiterplatte gedrückt werden.
Bei einer zweiseitigen Prüfvorrichtung können Verstelleinrichtungen zum Positionieren der Nadelführungsplatten beider Kontaktierungseinheiten vorgesehen sein. Es ist aber auch möglich, dass Verstelleinrichtungen lediglich zum Positionieren einer Nadelführungsplatte und eine weitere Verstelleinheit zum Positionieren der Leiterplatte vorgesehen sind. Es ist zweckmäßig, die Verstelleinrichtung derart anzuordnen, dass beide Kontaktierungseinheiten bezüglich der zu testenden Leiterplatte unabhängig voneinander bewegt werden können. Nachfolgend wird das Verfahren zum Prüfen von unbestückten Leiterplatten anhand von Fig. 6 erläutert.
Das Verfahren beginnt mit dem Schritt S1.
Im Schritt S2 wird die Testanordnung an die zu testende Leiterplatte 2 gedrückt. Bei der oben erläuterten Vorrichtung bildet die Kontaktierungseinheit 6 die Testanordnung. Bei einer Vorrichtung zum zweiseitigen Testen einer Leiterplatte stellen die zwei Kontaktierungseinheiten 6 zum Testen der Ober- und der Unterseite der zu tes- tenden Leiterplatte die Testanordnung dar. Eine solche Testanordnung zeichnet sich somit durch im regelmäßigen Raster angeordnete Testkontaktelemente aus, die bezüglich der zu testenden Leiterplatte bewegbar sind. Bei der oben erläuterten Vorrichtung bilden die Prüfnadeln 10 die Testkontaktelemente.
Im Schritt S3 werden Leiterbahnen und Leiterbahnabschnitte, deren an den jeweiligen Enden der Leiterbahnen bzw. Leiterbahnabschnitte angeordneten Leiterplatten- testpunkte von einem Testkontaktelement kontaktiert sind, auf Unterbrechung mittels einer Durchgangsmessung geprüft. Benachbarte Leiterbahnen, von welchen jeweils ein Leiterplattentestpunkt mit einem Testkontaktelement kontaktiert ist, werden mit- tels einer Durchgangsmessung auf Kurzschluss getestet.
Im Schritt S4 wird geprüft, ob eine ausreichende Anzahl von Leiterbahnen auf Unterbrechung und Kurzschluss getestet worden ist.
Ist das nicht der Fall, geht der Verfahrensablauf auf den Schritt S5 über, bei dem die Testanordnung bezüglich der zu testenden Leiterplatte verschoben wird. Wird die Leiterplatte beidseitig getestet, dann werden vorzugsweise ein Teil der Testanordnung, der eine Seite der Leiterplatte kontaktiert, unabhängig von dem Teil der Testanordnung, der die andere Seite der Leiterplatte kontaktiert, verschoben. Die Ver- Schiebung wird derart ausgeführt, dass bisher noch nicht geprüfte Leiterbahnen und Leiterbahnabschnitte an ihren an den Endbereichen ausgebildeten Leiterplattentest- punkten mittels Testkontaktelementen kontaktiert werden, so dass diese weiteren Leiterbahnen und Leiterbahnabschnitte auf Unterbrechung und/oder Kurzschluss getestet werden können. Die Messung findet wiederum im Schritt S3 statt. Danach erfolgt erneut die Prüfung, ob eine ausreichende Anzahl von Leiterbahnen getestet worden ist (Schritt S4).
Es hat sich gezeigt, dass ein Raster von zumindest etwa 100 Testkontaktelementen pro cm2 und insbesondere das in Fig. 2 gezeigte Raster genügt, dass die Leiterplat- tentestpunkte aller Leiterbahnen kontaktiert werden können, so dass die Leiterplat- tentestpunkte einer Leiterbahn bei einer bestimmten Testanordnung gleichzeitig kon- taktiert sind und die Leiterbahn bzw. der entsprechende Leiterbahnabschnitt auf Unterbrechung gemessen werden kann. Dies beruht darauf, dass die Leiterplattentest- punkte, die normalerweise als Durchkontaktierungen oder Padfelder ausgebildet sind, oftmals eine Größe aufweisen, die größer als der Abstand zwischen zweier benachbarter Testkontaktelemente ist, so dass ein solcher Leiterplattentestpunkt in je- der Testposition der Testanordnung kontaktiert wird, und ein weiterer Leiterplattentestpunkt dieser Leiterbahn, der als kleines Padfeld ausgebildet ist, gezielt kontaktiert werden kann und der große Leiterplattentestpunkt hierbei auch zuverlässig kontaktiert ist.
Wird eine Leiterplatte getestet, bei der alle Leiterbahnen zuverlässig mit der Testanordnung abgetastet werden können, dann wird im Schritt S4 vorzugsweise als ausreichende Anzahl von Leiterbahnen die Anzahl aller Leiterbahnen festgelegt, so dass beim wiederholten Durchlaufen der Schritte S3, S4 und S5 die Leiterplatte vollständig getestet ist. Das Verfahren endet dann mit dem Schritt S6.
Beim Bestimmen des jeweiligen Verschiebeweges wird unterschieden, ob lediglich Kurzschlüsse oder Unterbrechungen gemessen werden sollen.
Beim Messen von Kurzschlüssen zwischen benachbarten Leiterbahnen müssen die- se Leiterbahnen gleichzeitig kontaktiert werden. Diese Kontaktierung kann aber an einer beliebigen Stelle der Leiterbahn erfolgen. Zwischen den Leiterbahnen erfolgt dann eine Durchgangsmessung. Beim Messen von Unterbrechungen an Leiterbahnabschnitten sind die Leiterbahnabschnitte an ihren Endpunkten zu kontaktieren. Zwischen den jeweiligen Endpunkten bzw. Leiterplattentestpunkten wird dann eine Durchgangsmessung ausgeführt.
Beim Messen von Kurzschlüssen wird in einer ersten Testposition geprüft, welche benachbarten Leiterbahnen gleichzeitig kontaktiert sind. Diese Paare von Leiterbahnen können dann auf Kurzschluß getetstet werden. Diese Paare von Leiterbahnen werden als bereits getestete Paare vermerkt.
Danach wird ein noch nicht getestetes Paar von Leiterbahnen ausgewählt, deren Leiterbahnen gleichzeitig kontaktiert werden sollen. Der entsprechende Verschiebeweg wird berechnet. Vorzugsweise erfolgt die Auswahl des weiteren Paares von Leiterbahnen derart, dass der Verschiebeweg möglichst klein ist.
In der durch den Verschiebeweg erhaltenen neuen Testposition wird bestimmt welche weiteren Paare von benachbarten Leiterbahnen gleichzeitig kontaktiert sind. Diese Paare von Leiterbahnen können dann auf Kurzschluß getestet werden. Diese weiteren Paare von Leiterbahnen werden als bereits getestete Paare vermerkt.
Das Bestimmen eines Verschiebeweges wird so oft wiederholt, bis alle oder zumindest ein Großteil der Paare von benachbarten Leiterbahnen auf Kurzschluß gete- testet worden sind.
Beim Messen auf Unterbrechungen wird in jeder Testposition geprüft, welche Leiter- bahnabschnitte an ihren Endpunkten kontaktiert sind. Diese Leiterbahnabschnitte können dann mittels einer Durchgangsmessung getestet werden. Die bereits getesteten Leiterbahnabschnitt werden vermerkt. Der Verschiebeweg wird derart bestimmt, dass ein noch nicht getesteter Leiterbahnabschnitt nach dem Verschieben an seinen Endpunkten kontaktiert wird. Vorzugsweise wird der Verschiebeweg möglichst klein gehalten.
Bei einem kombinierten Verfahren zum Testen auf Unterbrechungen und Kurzschlüsse werden in jeder Tesposition sowohl Paare von kontaktierten benachbarten Leiterbahnen als auch bereits kontaktierte Leiterbahnabschnitte vermerkt. Der Verschiebweg wird vorzugsweise auf Leiterbahnabschnitte optimiert, da sich hierbei fast immer eine vollständige Erfassung potentieller Kurzschlüsse ergibt. Es ist aber auch möglich, den Verschiebeweg abwechselnd nach Leiterbahnabschnitten und Paaren von benachbarten Leiterbahnen zu bestimmen.
Grundsätzlich ist es möglich, dass es Leiterbahnen gibt, die mit dem Raster der Testanordnung nicht vollständig abgetastet werden können, d.h., dass die Leiterplat- tentestpunkte dieser Leiterbahnen so angeordnet sind, dass nicht alle Leiterbahnab- schnitte mittels einer Durchgangsmessung auf Unterbrechung oder benachbarte Leiterbahnen mit ihren Leiterplattentestpunkten so angeordnet sind, dass die beiden Leiterbahnen nicht gleichzeitig mittels der Tastanordnung kontaktierbar sind.
In Fig. 7 sind drei Leiterbahnen 21 a, 21 b und 21 c dargestellt. Die Leiterbahn 21 a weist als Leiterplattentestpunkte Padfelder 22a, 22b auf. Die Padfelder 22a, 22b sind quadratisch ausgebildet, wobei das Padfeld 22a eine Kantenlänge von 1 mm und die mehreren Padfelder 22b eine Kantenlänge von 0,1 mm besitzen. Da die Padfelder 22b deutlich kleiner als der Rasterabstand L (0,9 mm) zwischen zwei benachbarten Testkontaktelementen ist, ist es nicht möglich, alle kleinen Padfelder 22b paarweise zu kontaktieren. Dies ist nicht notwendig, denn zum Testen der Leiterbahn 21 a genügt es vollkommen, wenn ein jedes der kleinen Padfelder 22b einmal paarweise gleichzeitig mit dem großen Padfeld 22a kontaktierbar ist, so dass der jeweils zwischen diesen beiden Padfeldern verlaufende Leiterbahnabschnitt auf Unterbrechung getestet werden kann. Da das Padfeld 22a mit einer Kantenlänge von 1 mm größer als das Rastermaß der Testanordnung ist, kann die Testanordnung mit einem Testkontaktelement exakt auf jeweils eines der kleinen Padfelder 22b ausgerichtet werden und durch die Größe des großen Padfeldes 22a ist sichergestellt, dass eines oder mehrere Testkontaktelemente mit diesem Padfeld 22a in Kontakt stehen. Somit können alle Leiterbahnen, die zumindest als Leiterplattentestpunkt ein quadratisches Padfeld mit der Kantenlänge des Rastermaßes der Testanordnung aufweisen, vollständig auf Unterbrechung getestet werden. In der Praxis sind quadratische Padfelder bis zu einer minimalen Kantenlänge von 0,05 mm üblich. Es gibt auch häufig quadratische Padfelder mit einer Kantenlänge von 0,1 mm. Jedoch hat sich gezeigt, dass Leiterbahnen, die mit derart kleinen Pad- feldern verbunden sind, meistens auch mit einem größeren Padfeld mit einer Kan- tenlänge von zumindest 1 mm und/oder einer Durchkontaktierung verbunden sind. Durchkontaktierungen weisen in der Regel einen Metallisierungsring mit einer Breite von 0,5 bis 1 mm auf, so dass die Durchkontaktierungen normalerweise gleichzeitig mit mehreren Testkontaktelementen der Testanordnung kontaktiert werden und so auch ein paarweises Kontaktieren zu allen beliebigen weiteren Leiterplattentestpunk- ten einer mit der Durchkontaktierung verbundenen Leiterbahn erlauben.
Lediglich Leiterbahnen, die ausschließlich als Padfelder ausgebildete Leiterplatten- testpunkte aufweisen, die deutlich kleiner als der Rasterabstand I der Testanordnung sind, können eventuell nicht vollständig mit der Testanordnung abgetastet werden. In Fig. 7 ist mit der Leiterbahn 21 b eine Leiterbahn dargestellt, die mit Padfeldern 22c verbunden ist, die quadratisch ausgebildet sind und eine Kantenlänge von 0,4 mm besitzen und mit weiteren Padfeldern 22d verbunden ist, die eine Kantenlänge von 0,1 mm aufweisen. Da die Padfelder 22c mit ihrer Kantenlänge von 0,4 mm bereits eine beträchtliche Größe aufweisen, ist in der Regel eine paarweise Kontaktierung mit einem der weiteren Padfelder dieser Leiterbahnen möglich. Es kann jedoch nicht ausgeschlossen werden, dass bestimmte Leiterbahnabschnitte nicht korrekt abgetastet werden können.
Die Leiterbahn 21 c in Fig. 7 verbindet zwei Padfelder 22d mit einer Kantenlänge von 0,1 mm. Diese beiden Padfelder sind nicht im Raster der Testanordnung angeordnet. Die beiden Padfelder 22d dieser Leiterbahn 21 c können nicht mit der Testanordnung gleichzeitig kontaktiert werden, womit die Leiterbahn 21 c nicht auf Unterbrechung geprüft werden kann.
Die Anzahl derartiger Leiterbahnen, die nicht korrekt kontaktierbar sind, ist in der Regel sehr gering. Weiterhin handelt es sich bei diesen Leiterbahnen jeweils um sehr kurze Leiterbahnen mit wenigen Leiterplattentestpunkten. Wenn eine Leiterplatte derartige Leiterbahnen aufweist, dann muss im Schritt S4 eine Schwelle für die ausreichende Anzahl von getesteten Leiterbahnen verwendet werden, die kleiner als die Anzahl der nicht testbaren Leiterplatten ist. Erfahrungsgemäß kann eine Schwelle von 5% bis 10% nicht testbarer Leiterbahnen bzgl. aller Leiterbahnen erfüllt werden.
Wird somit im Schritt S4 festgestellt, dass eine ausreichende Anzahl von Leiterbahnen getestet sind, wobei nicht alle Leiterbahnen getestet worden sind, dann werden im Schritt S7 mittels eines weiteren Messverfahrens die nicht getesteten Leiterbah- nen nachgemessen. Vorzugsweise wird die Leiterplatte im Schritt S7 mit einem Fingertester nachgeprüft. Da die nicht korrekt abtastbaren Leiterbahnen meistens sehr kurz sind und nur wenige Leiterplattentestpunkte aufweisen, kann das Nachmessen dieser Leiterbahnen mittels eines Fingertesters sehr schnell ausgeführt werden. Berechnungen haben ergeben, dass mit einer solchen Testanordnung (Rastermaß etwa 0,9 mm) bei heutzutage aktuellen unbestückten Leiterplatten etwa 20 bis 30 Verschiebungen notwendig sind, um alle Leiterbahnen vollständig auf Unterbrechung und Kurzschluss zu testen. Es gibt wenige Leiterplatten, die nicht vollständig abgetastet werden können. Diese müssen dann mittels eines Fingertesters nachgemessen werden.
Beim Nachmessen werden zumindest die Paare von Leiterbahnen, die nicht zum Messen eines potentiellen Kurzschlusses kontaktiert werden konnten und/oder die Leiterbahnabschnitte, die nicht auf Unterbrechungen getestet werden konnten, nachgemessen. Es ist jedoch auch möglich beim Nachmessen die im Schritt S3 festge- stellten Fehler nochmals zu überprüfen.
Da eine Testanordnung mit Testkontaktelementen eine Dichte von zumindest 100 Testkontaktelementen pro Quadratzentimeter verwendet wird, werden eine Vielzahl von Leiterplattentestpunkten gleichzeitig durch mehrere Testkontaktelemente bezie- hungsweise Prüfnadeln 10 kontaktiert. Hierdurch ist es möglich die ordnungsgemäße Positionierung der Testanordnung auf der Leiterplatte zu überprüfen, indem an bestimmten Leiterplattentestpunkten, die durch zumindest zwei Testkontaktelemente kontaktiert werden sollen, zu prüfen, ob zwischen diesen beiden Testkontaktelemen- ten jeweils über den Leiterplattentestpunkt ein elektrischer Kontakt hergestellt worden ist. Wird diese Prüfung an mehreren Leiterplattentestpunkten ausgeführt, so kann, falls an all diesen Leiterplattentestpunkten eine Verbindung zwischen den benachbarten Testkontaktelementen hergestellt ist, darauf geschlossen werden, dass die Test- anordnung sich in der gewünschten Position auf der Leiterplatte befindet.
Es wurden Berechnungen durchgeführt, um festzustellen, wieviel Verschiebungen notwendig sind, um alle oder zumindest fast alle Leiterbahnen zu kontaktieren bzw. wie viel Verschiebungen notwendig sind, um alle oder zumindest fast alle Leiter- bahnabschnitte an ihren endseitigen Leiterplattentestpunkten zu kontaktieren. Fig. 4 zeigt eine Tabelle, in der die Angaben zu Leiterplatten, für die die Berechnung ausgeführt worden sind, enthalten sind.
In den Diagrammen von Fig. 5A und 5B ist der prozentuale Anteil der abgetasteten Leiterplattentestpunkte der Leiterbahnen in Bezug zu der Anzahl der Verschiebungen und der Messungen aufgeführt. Den Berechnungen nach Fig. 5A liegt die in den Figuren 1 und 2 dargestellte Kontaktanordnung zugrunde. Die Berechnungen nach Fig. 5B wurden mit einer gegenüber der in Fig. 1 und 2 dargestellten Ausführungsform doppelt so hohen Dichte der Kontaktanordnung durchgeführt. Lediglich bei einer ein- zigen Leiterplatte (Typ Nr. 09102300) konnte nicht mit einer Anzahl von 20 bis 30 Verschiebungen alle Leiterplattentestpunkte kontaktiert werden. Bei den übrigen Leiterplatten können alle Leiterplattentestpunkte kontaktiert werden. Für einen Kurzschlußtest genügt es an sich, wenn zumindest ein Leiterplattentestpunkt pro Leiterbahn kontaktiert werden kann. Da mit wenigen Verschiebungen fast alle Leiterplat- tentestpunkte kontaktierbar sind, können diese Leiterplatten vollständig auf Kurzschlüsse mittels des erfindungsgemäßen Verfahrens getestet werden.
In der in Fig. 8 gezeigten Tabelle sind für eine Reihe von Leiterplatten (Board), die Anzahl der für eine Durchgangsmessung auf Unterbrechung zu kontaktierenden Lei- terplattentestpunkte (Points), die Leiterbahnen (Nets), die durchzuführenden Durchgangsmessungen auf Unterbrechungen (Opens Test), die nicht durchführbaren Messungen (Opens Retests) und deren prozentualer Anteil (Retest %) aufgeführt. Nicht durchführbare Messungen sind Messungen eines Leitbahnabschnittes dessen beide Leiterplattentestpunkte innerhalb der vorgesehenen Verschiebungen nicht kon- taktierbar sind.
Dieser Berechnung liegt die in den Figuren 1 und 2 dargestellte Kontaktanordnung zugrunde. Die Anzahl der hier durchgführten Verschiebungen beträgt maximal 10.
Bei allen Leiterplatten müssen Leiterbahnen zusätzlich z.B. mittels eines Fingertesters auf Unterbrechungen nachgemessen werden. Der Anteil beträgt zwischen 6,8% und 55,7%. Werte bis etwa 30% sind sehr vorteilhaft, da derartige Leiterplatten mit dem erfindungsgemäßen Verfahren in der Regel fast vollständig auf Kurzschluß und zum überwiegenden Teil auf Unterberchungen getetstet werden können, so dass das Nachtetsten in einem Fingertester sehr schnell durchführbar ist. Bei höheren Anteilen von z.B. 50% und mehr (z.B. Leiterplatte 76726A-allOD) muß die Anzahl der Ver- Schiebungen erhöht werden oder eine Testanordnung mit höherer Dichte der Testkontaktelemente verwendet werden.
Die in den Figuren 5A, 5B und 8 aufgeführten Resultate zeigen, dass das erfindungsgemäße Verfahren für eine Vielzahl von Leiterplatten sehr effizient ist, ein schnelles Prüfen auf Unterbrechungen und Kurzschlüsse erlaubt, ohne dass hierzu individuelle Adapter für die einzelnen Leiterplattentypen erstellt werden müssen.
Erfindungsgemäß wird eine Testanordnung verwendet, deren Testkontaktelemente mit einer Dichte von zumindest 100 pro cm2 vorgesehen sind. Je dichter die Testkon- taktelemente angeordnet sind, desto schneller kann eine zu testende Leiterbahn vollständig abgetastet werden. Deshalb sind Dichten von zumindest 120, 150 bzw. 200 Testkontaktelemente pro cm2 bevorzugt. Anstelle der Dichte kann die Testanordnung auch durch das Rastermaß benachbarter Testkontaktelemente definiert sein, das beim obigen Ausführungsbeispiel bei etwa 0,9 mm liegt. Eine Verringerung des Ras- termaßes auf maximal 0,8 mm, 0,7 mm, 0,6 mm bzw. 0,5 mm entspricht einer Erhöhung der Dichte der Kontaktelemente und einer dementsprechenden Verringerung der Anzahl der Verschiebungen, um eine vollständige Kontaktierung einer zu testenden Leiterplatte zu erzielen. Bei den zurzeit üblichen unbestückten Leiterplatten ge- nügt jedoch meistens ein Rastermaß von ca. 0,9 mm vollkommen, um eine vollständige oder fast vollständige Kontaktierung der Leiterbahnen sicherzustellen.
Die Erfindung ist oben anhand eines Ausführungsbeispieles erläutert worden, bei dem die Prüfvorrichtung eine Vollrasterkassette und eine Kontaktierungseinheit aufweist. Da die Prüfnadeln der Kontaktierungseinheit 6 alle zueinander parallel angeordnet sind, ist es auch möglich, anstelle von geradlinigen, drahtförmigen Prüfnadeln Federkontaktstifte in der Kontaktierungseinheit zum Kontaktieren der Leiterplatte zu verwenden. Derartige Federkontaktstifte sind beispielsweise schraubenförmig aus einem Draht gewickelte Federkontaktelemente, die bezüglich der schraubenförmigen Wicklung zentrisch angeordnete Enden aufweisen. Es genügt, wenn die Schraubenwicklung sich lediglich über einen Teil der Länge des Federkontaktstiftes erstreckt und vorzugsweise im mittigen Bereich angeordnet ist, so dass die geradlinigen Enden des Federkontaktstiftes exakt mittels der Führungsplatten geführt werden können. Eine mit derartigen Federkontaktstiften ausgerüstete Kontaktierungseinheit beinhaltet somit auch die Funktion der Vollrasterkassette, die dann weggelassen werden kann.
Mit der vorliegenden Erfindung ist es nicht mehr notwendig, für jeden Leiterplattentyp einen separaten Adapter herzustellen. Vielmehr kann mit der erfindungsgemäßen Kontaktierungseinheit eine Leiterplatte mit mehreren, aber wenigen Kontaktierungs- vorgängen vollständig oder fast vollständig abgetastet werden. Mit dem erfindungsgemäßen Verfahren und mit der erfindungsgemäßen Vorrichtung werden somit eine universelle Prüfvorrichtung und ein universelles Prüfverfahren geschaffen, deren Durchsatz an zu testenden Leiterplatten etwas kleiner als beim Testen mit einem herkömmlichen Adapter-basierten Paralleltester ist, aber dennoch wesentlich höher als mit einem herkömmlichen Fingertetster ist. Die Verweilzeit einer zu testenden Leiterplatte im erfindungsgemäßen Paralleltester beträgt etwa 10 bis 30 sec. Dies ist 5 bis 10 Mal länger als in einem herkömmlichen Paralleltester aber etwa 10 Mal schneller als in einem herkömmlichen Fingertester.
Das erfindungsgemäße Verfahren ist besonders effizient beim Testen von Kurzschlüssen, da Kurzschlüsse bei fast allen Leiterplatten vollständig mit wenigen Verschiebungen (<10) erfasst werden können. Alle Leiterplattentestpunkte, die einen Durchmesser oder eine Kantenlänge in der Größe des Rasterabstandes I der Testanordnung besitzen, werden in jeder beliebigen Position der Testanordnung auf der Leiterplatte kontaktiert. Dies bedeutet, dass alle Leiterbahnen, die mit zumindest einem solchen Leiterplattentestpunkt verbunden sind, in jeder beliebigen Postion der Testanordnung kontaktiert sind. Dies trifft in der Regel für einen Großteil der Leiterbahnen zu, sodass in der ersten Testposition bereits sehr viele Paare benachbarter Leiterbahnen gleichzeitig kontaktiert sind. Kurzschlüsse können somit fast immer vollständig mit wenigen Verschiebungen erfasst werden. Daher kann es auch Sinn machen, bei bestimmten Leiterplatten das erfindungsgemäße Verfahren nur zum Testen von Kurzschlüssen zu verwenden und Unterbrechungen anschließend mittels eines Fingertesters zu messen.
Bezugszeichenliste
1 Prüfvorrichtung
2 Leiterplatte
3 Grundkörper
4 G rund raste r
5 Vollrasterkassette
6 Kontaktierungseinheit
7 Bohrungen
8 Kontaktstelle
9 Federkontaktstift
10 Prüfnadel
11 Führungsplatte
12 Säule
13 Nadelführungsplatte
14 Positionierplatte
15 Verstelleinrichtung
16 Verstellstift
17 Positionierbohrung
18 Leiterplattenaufnahmestift
19 Bohrung
20 Positionierbohrung

Claims

Patentansprüche
1. Verfahren zum Prüfen von Leiterplatten mit einer Prüfvorrichtung (1 ), die eine Test- anordnung zum Kontaktieren von Leiterplattentestpunkten einer zu testenden Leiterplatte (2) aufweist, wobei die Testanordnung (6) Testkontaktelemente (10) in einem vorbestimmten, regelmäßigen Raster aufweist, das folgende Schritte umfasst: a) Andrücken der Testanordnung (6) an die zu testende Leiterplatte (2) in einer ersten Testposition bzgl. der zu testenden Leiterplatte (2), so dass mehrere Leiterplat- tentestpunkte mit zumindest einem Testkontaktelement (10) in Kontakt stehen, b) Messen von mehreren Leiterbahnen auf Unterbrechungen und/oder Kurzschluss mittels Durchgangsmessungen, c) Verschieben der Testanordnung (6) bzgl. der zu testenden Leiterplatte (2) in eine weitere Testposition, in der zumindest ein Leiterplattentestpunkt einer Leiterbahn mit zumindest einem Testkontaktelement (10) in Kontakt steht, die zuvor noch nicht auf Unterberchung und/oder Kurzschluss gemessen worden ist, d) Messen von weiteren Leiterbahnen auf Unterbrechungen und/oder Kurzschluss mittels Durchgangsmessungen, e) Wiederholen der Schritte c) und d) bis zumindest die Mehrzahl der Leiterbahnen der zu testenden Leiterplatte (2) gemessen worden sind, wobei eine Testanordnung (6) verwendet wird, deren Testkontaktelemente (10) mit einer Dichte von zumindest 100 Testkontaktelementen (10) pro Quadratzentimeter angeordnet sind.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die Schritte c) und d) so oft wiederholt werden, bis zumindest 90%, vorzugsweise 95% und insbesondere 99% bzw. 100% der Leiterbahnen auf Unterbrechungen und/oder zumindest 90 %, vorzugsweise 95 % und insbesondere 99 % beziehungsweise 100 % der Paare von benachbarten Leiterbahnen auf Kurzschluss gemessen worden sind.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die zu testende Leiterplatte mittels einer sequentiellen Testvorrichtung, insbesondere mittels eines Fingertesters, nachgemessen wird, wobei entweder mittels den Messungen nach Anspruch 1 ermittelte potentielle Fehler überprüft werden und/oder noch nicht kontaktierte Leiterbahnen gemessen werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Testkontaktelemente Prüfnadeln (10) sind, die im Wesentlichen parallel zueinander angeordnet sind.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Testkontaktelement in einem regelmäßigen, quadratischem Raster mit einem Rasterabstand von maximal 0,90 mm angeordnet sind.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Testkontaktelemente jeweils eine Starrnadel zum Kontaktieren der Leiter- plattentestpunkte und einen Federkontaktstift (9) umfassen, die in Flucht zueinander angeordnet sind.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass eine oder mehrere Testpositionen überprüft werden, indem an vorbestimmten Leiterplattentestpunkten, die mit zumindest von einem Paar Testkontaktelementen (10) in der jeweiligen Testposition kontaktiert werden sollten, geprüft wird, ob diese vorbestimmten Leiterplattentestpunkte korrekt kontaktiert sind, indem geprüft wird, ob das Paar von Testkontaktelementen mittels des vorbestimmten Leiterplattentestpunk- tes elektrisch verbunden sind.
8. Vorrichtung zum Prüfen von Leiterplatten, umfassend
- eine Testanordnung (6) zum Kontaktieren von Leiterplattentestpunkten einer zu tes- tenden Leiterplatte (2), wobei die Testanordnung (6) Testkontaktelemente (10) in einem vorbestimmten, regelmäßigen Raster aufweist, das folgende Schritte umfasst:
- Verschiebeeinrichtung (15) zum Bewegen der Testanordnung (6) relativ zur testenden Leiterplatte (2), wobei die Verschiebeeinrichtung (15) die Testanordnung (6) oder die Leiterplatte (2) parallel zur Ebene der zu testenden Leiterplatte (2) in zwei ortho- gonale Richtungen um einen Verschiebeweg von zumindet den Abstand zweier benachbarter Testkontaktelemente (10) verschieben kann,
- eine Einrichtung zum Messen von Leiterbahnen der zu testenden Leiterplatte (2) auf Unterbrechungen und/oder Kurzschlüsse, wobei die Testkontaktelemente (10) der Testanordnung (6) mit einer Dichte von zumindest 100 Testkontaktelementen (10) pro Quadratzentimeter angeordnet sind.
9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die Verschiebeeinrichtung (15) eine Piezoverstelleinheit ist, die zwei Sätze Pie- zoelementstangen aufweist, wobei die beiden Sätze Piezoelementstangen zueinander orthogonal angeordnet sind.
10. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die Verschiebeeinrichtung (15) einen Motor mit Untersetzungsgetriebe aufweist, der eine Verstellspindel und/oder einen Exzenter antreibt.
1 1. Vorrichtung nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die Testkontaktelemente Prüfnadeln (10) sind, die im wesentlichen parallel zueinander angeordnet sind.
12. Vorrichtung nach Anspruch 11 , dadurch gekennzeichnet, dass die Prüfnadeln (10) mittels Führungsplatten (11 ) in einer Kontaktierungseinheit (6) gehalten sind.
13. Vorrichtung nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, dass eine Steuereinrichtung zum Ausführen des Verfahrens nach einem der Ansprüche 1 bis 7 vorgesehen ist.
PCT/EP2010/050361 2009-01-14 2010-01-13 Verfahren zum prüfen von leiterplatten WO2010081834A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020117018558A KR101337911B1 (ko) 2009-01-14 2010-01-13 인쇄 회로 기판을 테스트하는 방법
US13/143,697 US20110273203A1 (en) 2009-01-14 2010-01-13 Method for the testing of circuit boards
JP2011545728A JP2012515339A (ja) 2009-01-14 2010-01-13 回路基板のテスト方法
EP10700178A EP2376930A1 (de) 2009-01-14 2010-01-13 Verfahren zum prüfen von leiterplatten
CN2010800046433A CN102282475A (zh) 2009-01-14 2010-01-13 印刷电路板的测试方法
BRPI1007227A BRPI1007227A2 (pt) 2009-01-14 2010-01-13 método para o teste de placas de circuito

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009004555A DE102009004555A1 (de) 2009-01-14 2009-01-14 Verfahren zum Prüfen von Leiterplatten
DE102009004555.4 2009-01-14

Publications (1)

Publication Number Publication Date
WO2010081834A1 true WO2010081834A1 (de) 2010-07-22

Family

ID=42109863

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/050361 WO2010081834A1 (de) 2009-01-14 2010-01-13 Verfahren zum prüfen von leiterplatten

Country Status (9)

Country Link
US (1) US20110273203A1 (de)
EP (1) EP2376930A1 (de)
JP (1) JP2012515339A (de)
KR (1) KR101337911B1 (de)
CN (1) CN102282475A (de)
BR (1) BRPI1007227A2 (de)
DE (1) DE102009004555A1 (de)
TW (1) TW201037328A (de)
WO (1) WO2010081834A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117076991A (zh) * 2023-10-16 2023-11-17 云境商务智能研究院南京有限公司 治污设备用电异常监测方法、装置及计算机设备

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011056371B4 (de) 2011-12-13 2014-01-09 abele rößler technologies GmbH Vorrichtung zur Überprüfung von Leiterstrukturen
CN103267908A (zh) * 2013-04-22 2013-08-28 高德（无锡）电子有限公司 一种双排版印刷线路板的测试工艺
CN103344905B (zh) * 2013-06-18 2016-02-10 大族激光科技产业集团股份有限公司 运动针床测试机及测试方法
US9274166B2 (en) 2013-08-26 2016-03-01 Fujitsu Limited Pin verification device and method
CN108362996A (zh) * 2013-10-12 2018-08-03 深圳市爱德特科技有限公司 一种“近距离测试”理论及方法
CN105161037B (zh) * 2015-08-20 2017-12-22 京东方科技集团股份有限公司 位置校准方法、测试电路板、样本面板和位置校准装置
CN105425094B (zh) * 2015-11-24 2018-04-27 深圳怡化电脑股份有限公司 一种pcba短路点检测方法及装置
CN106872878A (zh) * 2017-02-21 2017-06-20 济南浪潮高新科技投资发展有限公司 一种pcb中自动检测电气连接的方法及系统
CN109917270A (zh) * 2019-01-31 2019-06-21 国核自仪系统工程有限公司 仪控系统的板卡的测试数据的分析装置、方法及仪控系统
US11818842B1 (en) * 2020-03-06 2023-11-14 Amazon Technologies, Inc. Configurable circuit board for abstracting third-party controls
CN113325295B (zh) * 2021-05-13 2022-07-19 江苏普诺威电子股份有限公司 平面埋容基板微短路的可靠性测试方法
CN113539349A (zh) * 2021-07-23 2021-10-22 曙光信息产业股份有限公司 一种测试基板、llcr测量方法及测试基板测试方法

Citations (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564408A (en) 1968-08-12 1971-02-16 Bendix Corp Test device for an electrical circuit card
US4417204A (en) 1980-04-03 1983-11-22 Luther & Maelzer Gmbh Printed circuit board tester and adapter with memory
DE3340180C1 (de) 1983-11-07 1985-05-15 MANIA Elektronik Automatisation Entwicklung und Gerätebau GmbH Kontaktfeldanordnung fuer ein rechnergesteuertes Leiterplattenpruefgeraet
DE3240916C2 (de) 1982-11-05 1985-10-31 Luther, Erich, Ing.(Grad.), 3003 Ronnenberg Vorrichtung zum Prüfen von elektrischen Leiterplatten
JPS63124969A (ja) 1986-11-14 1988-05-28 Kyoei Sangyo Kk プリント配線板検査機用オフグリツドアダプタ
GB2201804A (en) * 1987-01-14 1988-09-07 Int Computers Ltd Optically aligning test apparatus to printed circuit boards
DE8806064U1 (de) 1988-05-06 1989-09-07 Atg Electronic Gmbh, 6980 Wertheim, De
DE4012839A1 (de) * 1989-04-26 1990-10-31 Atg Electronic Gmbh Pruefvorrichtung zum pruefen von elektrischen oder elektronischen prueflingen
EP0468153A1 (de) 1990-07-25 1992-01-29 atg test systems GmbH Kontaktierungsvorrichtung für Prüfzwecke
JPH0438480B2 (de) 1988-10-06 1992-06-24
US5204615A (en) * 1991-10-24 1993-04-20 Interconnect Devices, Inc. Module attachment for printed circuit board test fixtures
DE4302509A1 (en) 1992-01-31 1993-08-05 Japan Synthetic Rubber Co Ltd Testing characteristics of high density circuit board - using matrix of test electrodes identical to board electrodes with precision alignment to obtain maximum inter-electrode conductivity
DE4342654A1 (de) 1992-12-14 1994-07-14 Everett Charles Tech Ausrichtsystem für eine Prüfvorrichtung
DE4406538A1 (de) 1994-02-28 1995-08-31 Mania Gmbh Leiterplatten-Prüfeinrichtung mit Prüfadapter und Verfahren zum Einstellen desselben
WO1995032432A1 (de) 1994-05-20 1995-11-30 Luther & Maelzer Gmbh System und verfahren zum prüfen der korrekten position einer kontaktinseln und leiterbahnen aufweisenden leiterplatte in einer prüfvorrichtung
WO1997023784A1 (en) 1995-12-22 1997-07-03 New System S.R.L. Machine for the electric test of printed circuits with adjustable position of the sound needles
EP0831332A1 (de) 1996-09-18 1998-03-25 Atg test systems GmbH Adapter zum Prüfen von elektrischen Leiterplatten
EP0853242A1 (de) 1997-01-09 1998-07-15 Atg test systems GmbH Verfahren zum Prüfen von Leiterplatten
EP0859239A2 (de) 1997-02-18 1998-08-19 Circuit Line S.p.A. Verfahren und Vorrichtung zum Korrigieren von Fehlausrichtungen zwischen Testnadeln und -punkten während des elektrischen Testens gedruckter Schaltungen, insbesondere während Mehrfachtests
EP0874243A2 (de) 1997-04-22 1998-10-28 Circuit Line S.p.A. Verfahren zum automatischen Justieren zum Ausschalten des Zentrierungsfehlers während des elektrischen Tests auf gedruckten Leiterplatten
EP0875767A2 (de) 1997-05-02 1998-11-04 Atg test systems GmbH Vorrichtung und Verfahren zum Prüfen von unbestückten Leiterplatten
WO1999023496A1 (en) 1997-11-01 1999-05-14 Mitecs Limited A contacting device
EP0994359A2 (de) 1998-10-13 2000-04-19 Test Plus Electronic Gmbh Testadapter
EP1083434A2 (de) 1999-09-10 2001-03-14 ATG TEST SYSTEMS GmbH &amp; Co. KG Vorrichtung zum Prüfen von Leiterplatten
WO2001040809A1 (de) * 1999-11-29 2001-06-07 Atg Test Systems Gmbh & Co Kg Verfahren und vorrichtung zum testen von leiterplatten
WO2002021893A2 (de) * 2000-09-05 2002-03-14 Atg Test Systems Gmbh & Co Kg Verfahren und vorrichtung zum prüfen von leiterplatten mit einem paralleltester
WO2002031516A1 (de) 2000-10-04 2002-04-18 Atg Test Systems Gmbh & Co. Kg Modul für eine prüfvorrichtung zum testen von leiterplatten
US20030197514A1 (en) * 2002-04-22 2003-10-23 Howard Hsu System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate
EP1022572B1 (de) 1999-01-22 2005-09-07 Delaware Capital Formation Inc. Abtatsprüfgerät zum Testen der Kontinuität von unbestückten gedruckten Schaltungen
EP1312930B1 (de) 2001-11-16 2007-01-17 Delaware Capital Formation, Inc. Vorrichtung zur Abtastprüfung von Leiterplatten
WO2008071541A2 (de) * 2006-12-15 2008-06-19 Atg Luther & Maelzer Gmbh Modul für eine prüfvorrichtung zum testen von leiterplatten

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0438480A (ja) 1990-06-03 1992-02-07 Kyoei Sangyo Kk プリント配線板検査機用アダプタ上下タイプ
JPH0454468A (ja) * 1990-06-25 1992-02-21 Hitachi Electron Eng Co Ltd セラミック配線基板の導通／絶縁検査装置
IT1282827B1 (it) * 1995-09-22 1998-03-31 New System Srl Macchina per il controllo contrapposto dei circuiti stampati
US5818248A (en) * 1996-07-29 1998-10-06 Delaware Capital Formation, Inc Loaded board test fixture with integral translator fixture for testing closely spaced test sites
JPH11160380A (ja) * 1997-11-27 1999-06-18 Fujitsu Ltd 回路基板の試験用ヘッドおよび回路基板の試験方法
JP2001074814A (ja) * 1999-09-07 2001-03-23 Sony Corp 回路基板検査装置
AU2001264297A1 (en) * 2000-06-16 2001-12-24 Nhk Spring Co. Ltd. Microcontactor probe and electric probe unit
GB2383263B (en) 2001-11-17 2005-11-16 Medi Plinth Healthcare Group L Bed
DE10160119A1 (de) * 2001-12-07 2003-10-02 Atg Test Systems Gmbh Prüfsonde für einen Fingertester
JP2007304008A (ja) * 2006-05-12 2007-11-22 Nidec-Read Corp 基板検査用接触子、基板検査用治具及び基板検査装置

Patent Citations (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3564408A (en) 1968-08-12 1971-02-16 Bendix Corp Test device for an electrical circuit card
US4417204A (en) 1980-04-03 1983-11-22 Luther & Maelzer Gmbh Printed circuit board tester and adapter with memory
DE3240916C2 (de) 1982-11-05 1985-10-31 Luther, Erich, Ing.(Grad.), 3003 Ronnenberg Vorrichtung zum Prüfen von elektrischen Leiterplatten
DE3340180C1 (de) 1983-11-07 1985-05-15 MANIA Elektronik Automatisation Entwicklung und Gerätebau GmbH Kontaktfeldanordnung fuer ein rechnergesteuertes Leiterplattenpruefgeraet
JPS63124969A (ja) 1986-11-14 1988-05-28 Kyoei Sangyo Kk プリント配線板検査機用オフグリツドアダプタ
GB2201804A (en) * 1987-01-14 1988-09-07 Int Computers Ltd Optically aligning test apparatus to printed circuit boards
US4820975A (en) 1987-01-14 1989-04-11 International Computers Limited Test apparatus for printed circuit boards
DE8806064U1 (de) 1988-05-06 1989-09-07 Atg Electronic Gmbh, 6980 Wertheim, De
JPH0438480B2 (de) 1988-10-06 1992-06-24
DE4012839A1 (de) * 1989-04-26 1990-10-31 Atg Electronic Gmbh Pruefvorrichtung zum pruefen von elektrischen oder elektronischen prueflingen
DE4012839B4 (de) 1989-04-26 2004-02-26 Atg Test Systems Gmbh & Co.Kg Verfahren und Prüfvorrichtung zum Prüfen von elektrischen oder elektronischen Prüflingen
EP0468153A1 (de) 1990-07-25 1992-01-29 atg test systems GmbH Kontaktierungsvorrichtung für Prüfzwecke
US5204615A (en) * 1991-10-24 1993-04-20 Interconnect Devices, Inc. Module attachment for printed circuit board test fixtures
DE4302509A1 (en) 1992-01-31 1993-08-05 Japan Synthetic Rubber Co Ltd Testing characteristics of high density circuit board - using matrix of test electrodes identical to board electrodes with precision alignment to obtain maximum inter-electrode conductivity
DE4342654A1 (de) 1992-12-14 1994-07-14 Everett Charles Tech Ausrichtsystem für eine Prüfvorrichtung
DE4406538A1 (de) 1994-02-28 1995-08-31 Mania Gmbh Leiterplatten-Prüfeinrichtung mit Prüfadapter und Verfahren zum Einstellen desselben
WO1995032432A1 (de) 1994-05-20 1995-11-30 Luther & Maelzer Gmbh System und verfahren zum prüfen der korrekten position einer kontaktinseln und leiterbahnen aufweisenden leiterplatte in einer prüfvorrichtung
WO1997023784A1 (en) 1995-12-22 1997-07-03 New System S.R.L. Machine for the electric test of printed circuits with adjustable position of the sound needles
EP0831332A1 (de) 1996-09-18 1998-03-25 Atg test systems GmbH Adapter zum Prüfen von elektrischen Leiterplatten
EP0853242A1 (de) 1997-01-09 1998-07-15 Atg test systems GmbH Verfahren zum Prüfen von Leiterplatten
EP0859239A2 (de) 1997-02-18 1998-08-19 Circuit Line S.p.A. Verfahren und Vorrichtung zum Korrigieren von Fehlausrichtungen zwischen Testnadeln und -punkten während des elektrischen Testens gedruckter Schaltungen, insbesondere während Mehrfachtests
EP0874243A2 (de) 1997-04-22 1998-10-28 Circuit Line S.p.A. Verfahren zum automatischen Justieren zum Ausschalten des Zentrierungsfehlers während des elektrischen Tests auf gedruckten Leiterplatten
EP0875767A2 (de) 1997-05-02 1998-11-04 Atg test systems GmbH Vorrichtung und Verfahren zum Prüfen von unbestückten Leiterplatten
WO1999023496A1 (en) 1997-11-01 1999-05-14 Mitecs Limited A contacting device
EP0994359A2 (de) 1998-10-13 2000-04-19 Test Plus Electronic Gmbh Testadapter
EP1022572B1 (de) 1999-01-22 2005-09-07 Delaware Capital Formation Inc. Abtatsprüfgerät zum Testen der Kontinuität von unbestückten gedruckten Schaltungen
EP1083434A2 (de) 1999-09-10 2001-03-14 ATG TEST SYSTEMS GmbH &amp; Co. KG Vorrichtung zum Prüfen von Leiterplatten
US6445173B1 (en) 1999-09-10 2002-09-03 Atg Test Systems Gmbh & Co. Kg Printed circuit board tester
WO2001040809A1 (de) * 1999-11-29 2001-06-07 Atg Test Systems Gmbh & Co Kg Verfahren und vorrichtung zum testen von leiterplatten
DE19957286A1 (de) 1999-11-29 2001-07-05 Atg Test Systems Gmbh Verfahren und Vorrichtung zum Testen von Leiterplatten
WO2002021893A2 (de) * 2000-09-05 2002-03-14 Atg Test Systems Gmbh & Co Kg Verfahren und vorrichtung zum prüfen von leiterplatten mit einem paralleltester
WO2002031516A1 (de) 2000-10-04 2002-04-18 Atg Test Systems Gmbh & Co. Kg Modul für eine prüfvorrichtung zum testen von leiterplatten
EP1322967B1 (de) 2000-10-04 2005-05-18 atg test systems GmbH &amp; Co. KG Modul für eine prüfvorrichtung zum testen von leiterplatten
EP1312930B1 (de) 2001-11-16 2007-01-17 Delaware Capital Formation, Inc. Vorrichtung zur Abtastprüfung von Leiterplatten
US20030197514A1 (en) * 2002-04-22 2003-10-23 Howard Hsu System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate
WO2008071541A2 (de) * 2006-12-15 2008-06-19 Atg Luther & Maelzer Gmbh Modul für eine prüfvorrichtung zum testen von leiterplatten
DE102006059429A1 (de) 2006-12-15 2008-06-26 Atg Luther & Maelzer Gmbh Modul für eine Prüfvorrichtung zum Testen von Leiterplatten

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117076991A (zh) * 2023-10-16 2023-11-17 云境商务智能研究院南京有限公司 治污设备用电异常监测方法、装置及计算机设备
CN117076991B (zh) * 2023-10-16 2024-01-02 云境商务智能研究院南京有限公司 治污设备用电异常监测方法、装置及计算机设备

Also Published As

Publication number Publication date
KR101337911B1 (ko) 2013-12-09
TW201037328A (en) 2010-10-16
CN102282475A (zh) 2011-12-14
JP2012515339A (ja) 2012-07-05
DE102009004555A1 (de) 2010-09-30
BRPI1007227A2 (pt) 2016-02-16
KR20110112836A (ko) 2011-10-13
US20110273203A1 (en) 2011-11-10
EP2376930A1 (de) 2011-10-19

Similar Documents

Publication Publication Date Title
WO2010081834A1 (de) Verfahren zum prüfen von leiterplatten
DE2360801C2 (de) Schaltungsprüfeinrichtung für integrierte Schaltkreise auf Schichtschaltungsträgern
EP0285799B1 (de) Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten
EP0470118B1 (de) Prüfvorrichtung zum prüfen von elektrischen oder elektronischen prüflingen
EP0468153B1 (de) Kontaktierungsvorrichtung für Prüfzwecke
DE112005003667B4 (de) Elektrische Prüfsonde
EP1982203B1 (de) Verfahren und Vorrichtung zum Testen von unbestückten Leiterplatten
EP2210115B1 (de) Vollrasterkassette für einen paralleltester zum testen einer unbestückten leiterplatte, federkontaktstift für eine solche vollrasterkassette sowie adapter für einen paralleltester zum testen einer unbestückten leiterplatte
WO2001071371A1 (de) Vorrichtung zum prüfen von leiterplatten
DE2744299C2 (de) Verfahren zum elektrischen Prüfen eines Leiterbahnmusters auf einem Substrat
EP0508062A1 (de) Verfahren und Vorrichtung zur Prüfung einer elektrischen Leiteranordnung
EP0838688A2 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
WO2002021893A2 (de) Verfahren und vorrichtung zum prüfen von leiterplatten mit einem paralleltester
WO2006133808A1 (de) VERFAHREN ZUM TESTEN VON UNBESTÜCKTEN, GROßFLÄCHIGEN LEITERPLATTEN MIT EINEM FINGERTESTER
DE19718637A1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
EP0005727B1 (de) Abfühlvorrichtung zum Feststellen des Ortes von elektrisch leitenden Punkten
DE60217619T2 (de) Vorrichtung zur Abtastprüfung von Leiterplatten
WO2004059329A1 (de) Adapter zum testen von leiteranordnungen
DE4109684C2 (de) Kontaktierungsvorrichtung für Prüfzwecke
EP2238461B1 (de) Modul für einen paralleltester zum prüfen von leiterplatten
DE19644725C1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
WO2001040809A1 (de) Verfahren und vorrichtung zum testen von leiterplatten
DE4134193A1 (de) Verfahren und vorrichtung zur pruefung einer elektrischen leiteranordnung
WO2002012911A1 (de) Verfahren und vorrichtung zur prüfung von leiterplatten auf funktionsfähigkeit
DE3334000C2 (de)

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080004643.3

Country of ref document: CN

DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10700178

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010700178

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2011545728

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20117018558

Country of ref document: KR

Kind code of ref document: A

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: PI1007227

Country of ref document: BR

ENP Entry into the national phase

Ref document number: PI1007227

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20110705