WO2010081603A1 - Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen - Google Patents

Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen Download PDF

Info

Publication number
WO2010081603A1
WO2010081603A1 PCT/EP2009/067211 EP2009067211W WO2010081603A1 WO 2010081603 A1 WO2010081603 A1 WO 2010081603A1 EP 2009067211 W EP2009067211 W EP 2009067211W WO 2010081603 A1 WO2010081603 A1 WO 2010081603A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
layer
front side
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2009/067211
Other languages
English (en)
French (fr)
Inventor
Franz Schrank
Martin Schrems
Jochen Kraft
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Publication of WO2010081603A1 publication Critical patent/WO2010081603A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems ; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0234—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes that stop on pads or on electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0242—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising etching via holes from the back sides of the chips, wafers or substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/213—Cross-sectional shapes or dispositions
    • H10W20/2134—TSVs extending from the semiconductor wafer into back-end-of-line layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/20—Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • H10W20/211—Through-semiconductor vias, e.g. TSVs
    • H10W20/216—Through-semiconductor vias, e.g. TSVs characterised by dielectric material at least partially filling the via holes, e.g. covering the through-semiconductor vias in the via holes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/652—Cross-sectional shapes
    • H10W70/6523—Cross-sectional shapes for connecting to pads at different heights at the same side of the package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W80/00—Direct bonding of chips, wafers or substrates
    • H10W80/301—Bonding techniques, e.g. hybrid bonding
    • H10W80/327—Bonding techniques, e.g. hybrid bonding characterised by the direct bonding of insulating parts, e.g. of silicon oxide layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/791—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads
    • H10W90/792—Package configurations characterised by the relative positions of pads or connectors relative to package parts of direct-bonded pads between multiple chips

Definitions

  • the present invention relates to arrangements of semiconductor devices in which at least one semiconductor device is provided with a through-hole through the substrate, and the production of vertically or cubically integrated circuits.
  • semiconductor chips can be stacked and connected to one another by electrical connection contacts on the upper sides and lower sides.
  • electrically conductive connections must be made from the respective upper side of a chip to the lower side through the substrate. This is usually done by etching contact holes in the substrate and then filling them with metal or another electrically conductive material. If the electric
  • Conductor thus fabricated does not extend to the backside of the substrate, the substrate is thinned by abrasion from the backside until the electrically conductive material of the via fill is exposed.
  • For connecting the via can be on the surfaces of the
  • US 2008/0111213 A1 describes a plated through hole in which a contact hole is etched from one side of the wafer to the opposite side and then completely filled with an electrically conductive material.
  • DE patent application 10 2008 033 395.6 are a semiconductor device with a via through the substrate and an associated manufacturing method.
  • electrically conductive material only the side walls and the bottom of a contact hole are coated with electrically conductive material and realized, for example, plated through holes with typical diameters of 100 .mu.m in a substrate with a typical thickness of about 250 microns.
  • a substrate made of a semiconductor material, in particular an SOI substrate made of silicon, is provided with a connection pad of electrically conductive material arranged in a buried insulation layer. From an upper side of the substrate, an opening extending up to the insulating layer is produced above the connection pad.
  • a dielectric layer is deposited, and then the dielectric layer and the insulating layer within the opening are removed to the extent that an upper surface of the terminal pad is exposed.
  • a metallization is applied, which contacts the connection pad. From a rear side of the substrate opposite the opening, a through-connection extending to the connection pad is produced.
  • the object of the present invention is to provide a new integration technique that demonstrates ways to simplify the production of vertically integrated circuits.
  • a first semiconductor device is provided with a first substrate provided with a device or an integrated circuit, and a second one Semiconductor device having a second substrate, which is also provided with a component or an integrated circuit, permanently connected to each other by means of a connecting layer.
  • the semiconductor devices are preferably still in the composite of a respective semiconductor wafer in the manufacture of the semiconductor circuit, and the semiconductor wafers are connected to each other by a per se known process of wafer bonding.
  • at least one of the semiconductor wafers to be connected to one another is provided on a top side with a connection layer or bonding layer.
  • the bonding layer may be, for example, an oxide of the semiconductor material, in particular silicon dioxide.
  • the other wafer is placed on the tie layer and permanently attached thereto.
  • connection contact layer is suitable as a connection pad, in particular a metal layer, for example a metal plane of a wiring.
  • a circuit and / or a wiring or otherwise processed is designated as the front side of the semiconductor component and the opposite side as its rear side, the first semiconductor component and the second semiconductor component with their front sides, with their backs or with a front and a back are joined together.
  • An upper side of a semiconductor device which is remote from the other semiconductor device, may be provided in the semiconductor circuit for receiving further components.
  • the terminal contact layer may be a diffusion region in a substrate and made, for example, by introducing dopant into a region of the semiconductor material.
  • the diffusion region is located on a front side of a substrate over which metal layers of a wiring are arranged.
  • the via may be present in only one of the semiconductor devices or in both semiconductor devices.
  • the connection layer and the connection contact layer may be disposed on different sides of one of the semiconductor wafers, and the contact hole for receiving the metallization of the via through both semiconductor wafers may be etched.
  • the terminal contact layer may be disposed between the connected semiconductor wafers. In this case, contact holes are etched in each of the semiconductor wafers each up to the terminal contact layer, and the contact holes are provided with metallizations contacting the terminal contact layer on opposite sides.
  • the metallization of the plated through hole is preferably electrically insulated from the semiconductor material of the relevant substrate by a sidewall insulation provided on the side wall of the contact hole.
  • the metallization of Via can contact two or more terminal contact layers simultaneously. Two or more via holes in the same semiconductor device may be routed to terminal pads of different metal levels of the same semiconductor device or both semiconductor devices.
  • a micromechanical sensor such as a pressure sensor or an inertia force responsive acceleration sensor or yaw rate sensor, is incorporated in a semiconductor device.
  • at least one electrically conductive element of a sensor can be arranged in the front side of the one semiconductor component provided with the connection layer, which is electrically conductively connected to the connection contact layer.
  • the electrically conductive element is, for example, an electrode of a capacitance-measuring acceleration sensor with inertia element.
  • Such sensors are known per se and can be used in conjunction with the semiconductor circuit.
  • the electrically conductive element may be an at least partially electrically conductive membrane which is arranged above a recess in the front side of a semiconductor component provided with the connection layer on the rear side and is electrically conductively connected to the connection contact layer.
  • the terminal metal layer of the via On the terminal metal layer of the via, a contact surface for applying a solder ball may be provided.
  • the terminal metal layer may belong to a metal level of the wiring of the respective semiconductor device or be electrically connected to a metal level of the wiring.
  • Embodiments of the Circuitry provide that the terminal metal layer is provided with a terminal conductor of a surface sensor and a conductor pattern, for example, for a biological sensor, on the relevant upper side of the semiconductor circuit is present.
  • FIG. 1 shows a cross section through an exemplary embodiment with a connection of the front side of a first substrate to the rear side of a second substrate provided with a through-through, wherein the through-connection is connected to a metal plane of the first substrate.
  • Figure 2 shows a cross section through an embodiment with a connection of the front side of a first substrate with the front one with a
  • Figure 3 shows a cross section through an embodiment with a connection of the front of a first substrate with the front of one with two
  • Figure 4 shows a cross section through an embodiment with a connection of the front side of a first substrate with the front one with a
  • FIG. 5 shows a cross section through an exemplary embodiment with a connection of the rear side of a first substrate to the rear side of a second substrate, wherein a through-connection through both substrates is present.
  • FIG. 6 shows a cross section through an exemplary embodiment with a connection of the rear side of a first substrate to the front side of a second substrate, wherein a through-connection through both substrates is present.
  • Figure 7 shows a cross section through an embodiment with a connection of the back of a first
  • FIG. 8 shows a cross section through an exemplary embodiment according to FIG. 1, wherein the through-connection is connected to a diffusion region of the first substrate.
  • FIG. 9 shows a cross section through an exemplary embodiment according to FIG. 1, in which the first substrate has an integrated micromechanical sensor.
  • FIG. 10 shows a cross section through a further exemplary embodiment according to FIG. 1, in which the first
  • FIG. 11 shows a cross section through an exemplary embodiment according to FIG. 2, in which the second substrate has a surface sensor.
  • FIG. 12 shows a cross section through an embodiment according to FIG. 5, in which the first substrate has an integrated pressure sensor.
  • FIG. 13 shows a cross section through a variant of the exemplary embodiment according to FIG. 7, in which two terminal contact layers are present.
  • FIG. 14 shows a cross section through a variant of the exemplary embodiment according to FIG. 13.
  • the semiconductor circuit comprises a first semiconductor substrate S1 having a first substrate 1 and a second semiconductor substrate S2 having a second substrate 2.
  • the substrates 1, 2 are each semiconductor material, in particular silicon, and in the production of the semiconductor circuit, preferably in the composite of a semiconductor wafer a plurality of similar semiconductor devices or integrated circuits is produced.
  • semiconductor device or integrated circuits are formed, for each of which a wiring is provided on an upper side of the substrate.
  • the wiring may, as usual, comprise one or more structured metal layers 7, as required with intermetal dielectric 4 and vertical conductive connections (vias) 8.
  • the semiconductor components are usually illustrated with a plurality of metal levels, which in this form are multi-layered wiring form, as is customary in particular in integrated circuits. Instead, only one metal level with terminal contacts may be present, in particular if the relevant component is a single component, such as a power semiconductor component (in particular, for example, a power MOS field-effect transistor, power MOSFET) or an IGBT (insulated-gate bipolar transistor).
  • a power semiconductor component in particular, for example, a power MOS field-effect transistor, power MOSFET
  • IGBT insulated-gate bipolar transistor
  • An insulating layer 3 may be present between the semiconductor material and the first or single metal level. The insulating layer 3 may instead be omitted. Under the name semiconductor device is intended in this
  • connection layer 5 which is the front side Fl or the back side Bl of the first semiconductor device Sl with the
  • Front F2 or the back B2 of the second semiconductor device S2 connects.
  • the front side F1 of the first semiconductor component S1 is connected to the rear side B2 of the second semiconductor component S2.
  • the bonding layer 5 may be a bonding layer commonly used in bonding of semiconductor wafers, and is particularly an oxide of the semiconductor material of the substrates 1, 2.
  • the bonding layer 5 is not intermeshed with each other Connected tops of the semiconductor devices may be covered with a passivation 6.
  • a terminal contact layer 17 On the front side Fl of the first semiconductor component S1 is a terminal contact layer 17, which is arranged in this embodiment in the uppermost metal level 7 of the first semiconductor device Sl.
  • the terminal contact layer 17 can also be formed in a metal plane 7 which lies at a lower level, that is to say at a smaller distance from the first substrate 1.
  • the contact hole 14 is etched into the second substrate 2 during manufacture. DRIE (deep reactive ion etching) is an etch process suitable for this purpose.
  • the contact hole 14 is provided with a metallization 11 which contacts the terminal contact layer 17 and is electrically insulated from the semiconductor material of the second substrate 2 by a sidewall insulation 10.
  • the metallization 11 can be applied by means of CVD (chemical vapor deposition) in conformity with the surface, ie with a uniform thickness.
  • CVD chemical vapor deposition
  • spacer etch which removes the metal more quickly from the top than from the bottom of the contact hole 14, it is achieved that the remaining metallization 11 according to FIG. 1 is present at the bottom of the contact hole and on its side walls.
  • the front side F2 On the side facing away from the connecting layer 5 side of the second semiconductor device S2, which is in this embodiment, the front side F2, there is a
  • Terminal metal layer 12 which is electrically connected to the metallization 11.
  • the connection metal layer
  • connection metal layer 12 is preferably made by sputtering, wherein the Inner sides of the contact hole 14 remain free.
  • the connection metal layer 12 can be applied separately as the uppermost metal layer or, if the front side F2 of the second semiconductor component S2 is located on this upper side of the semiconductor circuit as in the exemplary embodiment of FIG. 1, forms a portion of an uppermost metal level of the second semiconductor component S2.
  • a portion of the terminal metal layer 12a not directly connected to the metallization 11 in the contact hole 14 and forming part of a metal plane 7 is shown as an example.
  • FIG. 1 shows how a connection between metal planes of two stacked semiconductor components is possible by means of a through-connection through a substrate that reaches up to a connection contact layer 17, and thus a vertically integrated semiconductor circuit can be realized in an improved manner.
  • the possibilities lying in this integration technology are shown below with reference to further embodiments.
  • FIG. 2 shows a further exemplary embodiment of the semiconductor circuit with a first semiconductor substrate S1 having a first substrate 1 and a second semiconductor substrate S2 having a second substrate 2 in cross-section.
  • the front side F1 of the first semiconductor component S1 is connected to the front side F2 of the second semiconductor component S2.
  • the components corresponding to the embodiment of FIG. 1 are provided with the same reference numerals in FIG.
  • both front sides Fl, F2 of the semiconductor components are provided with a bonding layer 5 before bonding, so that the uppermost metal layers 7 are each covered planarizing. This is in the figure 2 with the double Connection layer 5 indicated.
  • the through-contact with contact hole 14 and metallization 11 is present here not only in the second substrate 2 but also between the conductors of the wiring on the front side F 2 of the second semiconductor component S 2.
  • the terminal contact layer 17 is located, as in the previously described embodiment, in a metal plane 7 on the front side F1 of the first semiconductor component S1
  • connection metal layer 12 is arranged in the embodiment of Figure 2 on the back side B2 of the second semiconductor device S2, which is provided with an insulating layer 15, for example, from the material of the embmetalldielektri- kums.
  • the connection metal layer 12 is not provided here for a connection to a wiring of the second semiconductor component S2, but for an external connection, for example to a connection contact of a further semiconductor component.
  • FIG. 3 shows a further exemplary embodiment of the semiconductor circuit with a first semiconductor substrate S1 having a first substrate 1 and a second semiconductor substrate S2 having a second substrate 2 in cross-section.
  • the front side F1 of the first semiconductor component S1 is connected to the front side F2 of the second semiconductor component S2.
  • the arrangement of the semiconductor devices Sl, S2 with the double connection layer 5 and the configuration of the through-hole correspond to the exemplary embodiment according to FIG. 2, and the corresponding components are shown in FIG the same reference numerals as in Figure 2 provided.
  • FIG. 2 shows a further exemplary embodiment of the semiconductor circuit with a first semiconductor substrate S1 having a first substrate 1 and a second semiconductor substrate S2 having a second substrate 2 in cross-section.
  • the front side F1 of the first semiconductor component S1 is connected to the front side F2 of the second semiconductor component S2.
  • the arrangement of the semiconductor devices Sl, S2 with the double connection layer 5 and the configuration of the through-hole correspond to the exemplary embodiment according to FIG. 2, and the
  • the second substrate 2 there is a further plated-through hole in the second substrate 2, which extends from the rear side B2 of the second semiconductor component S2 to a metal plane 7 on the front side F2 of the second semiconductor component S2.
  • the further via has a further contact hole 14a with a further metallization IIa.
  • the further metallization IIa is in contact with a further connection contact layer 18, which is formed in a metal plane 7 of the second semiconductor component S2.
  • the plated-through holes of the second semiconductor component S2 are electrically conductively connected to one another via the common terminal metal layer 12, so that a connection between the wirings of the two semiconductor components S1, S2 is produced via the plated-through holes.
  • FIG. 4 shows a further exemplary embodiment of the semiconductor circuit having a first semiconductor substrate S1 with a first substrate 1 and a second semiconductor substrate S2 with a second substrate 2 in cross section.
  • the front side F1 of the first semiconductor component S1 is connected to the front side F2 of the second semiconductor component S2.
  • the components corresponding to the exemplary embodiments of FIGS. 1 to 3 are given the same reference numerals in FIG.
  • the arrangement of the semiconductor components Sl, S2 with the double connection layer 5 and the embodiment of the via correspond to the exemplary embodiment according to FIG. 2.
  • FIG. 2 shows a further exemplary embodiment of the semiconductor circuit having a first semiconductor substrate S1 with a first substrate 1 and a second semiconductor substrate S2 with a second substrate 2 in cross section.
  • the front side F1 of the first semiconductor component S1 is connected to the front side F2 of the second semiconductor component S2.
  • the components corresponding to the exemplary embodiments of FIGS. 1 to 3 are given the same reference numerals in FIG.
  • a further terminal contact layer 18a is located in a metal plane 7 on the front side F2 of the second semiconductor component S2 , which like the terminal contact layer 17 at the Front side Fl of the first semiconductor device Sl is contacted by the metallization 11 of the via.
  • the illustrated arrangement of the further connection contact layer 18a within a metal plane 7 of the second semiconductor device S2 has the advantage that in the
  • FIG. 5 shows a further exemplary embodiment of the semiconductor circuit with a first semiconductor substrate S1 having a first substrate 1 and a second semiconductor substrate S2 having a second substrate 2 in cross-section.
  • the rear side Bl of the first semiconductor component S1 is connected to the rear side B2 of the second semiconductor component S2.
  • the components corresponding to the exemplary embodiments of FIGS. 1 to 4 are provided with the same reference numerals in FIG.
  • the contact hole 14 passes through the first substrate 1 and the second substrate 2, and the terminal contact layer 17 is located in a metal plane 7 on the front side F1 of the first semiconductor component S1.
  • the feedthrough thus connects conductors on the opposite upper sides the semiconductor circuit, namely the terminal contact layer 17 on the front side Fl of the first semiconductor device Sl and the terminal metal layer 12 on the front side F2 of the second semiconductor device S2.
  • the contact hole may be etched in two steps after bonding the semiconductor wafers of the substrates 1, 2.
  • a first step starting from the front side F2 of the second semiconductor component S2
  • connection layer 5 which is for example silicon dioxide acts as an etch stop layer.
  • the material of the insulating layer is applied, which later forms the drawn in Figure 5 further sidewall insulation 10a.
  • the spacer etching etching is carried out at the bottom of the contact hole through the connection layer 5 as far as the first substrate 1, the semiconductor material of the first substrate 1, for example silicon, acting as an etching stop layer.
  • the contact hole 14 is then further etched into the first substrate 1 until the insulating layer 3 is reached on the front side Fl of the first semiconductor device Sl, wherein the further sidewall insulation 10a is used as a hard mask. Then, the material of the insulating layer is applied, which later forms the drawn in Figure 5 side wall insulation 10, preferably the same material that is also used for the further side wall insulation 10 a, for
  • Example silicon dioxide With a renewed spacer etching, the material is also removed from this insulating layer at the bottom of the contact hole, so that the side wall insulation 10 stop. At the bottom of the contact hole is etched through the present on the first substrate 1 insulating layer 3 until the terminal contact layer 17 is reached. Then, the metallization 11 is produced, which contacts the terminal contact layer 17.
  • the plated-through hole can be configured on the front side F2 of the second semiconductor component S2 as in the exemplary embodiment of FIG. 1.
  • the material for the further side wall insulation 10a is only applied after the connection layer 5 has reached the bottom the contact hole has been removed.
  • the contact hole 14 is a further variant of the production method the same through both substrates 1, 2 etched down to the terminal contact layer 17 down and then apply the material for the side wall insulation 10. In this variant, the further sidewall insulation 10a is eliminated.
  • FIG. 6 shows a further exemplary embodiment, in which the through-connection passes through both substrates 1, 2, as in the exemplary embodiment of FIG.
  • the rear side Bl of the first semiconductor component S1 is connected to the front side F2 of the second semiconductor component S2.
  • the connection metal layer 12 on the rear side B2 of the second semiconductor component S2 can, as in the exemplary embodiments of FIGS and 4 may be provided with a contact surface 9 for applying a solder ball 13.
  • the contact hole is only etched by the second substrate 2 in a first etching step until the insulation layer 3 on the front side F2 of the second semiconductor component S2 is reached, and subsequently the material for the sidewall insulation is already applied, this is produced by a subsequent spacer etching further side wall insulation 10a only up to the insulating layer 3, as shown in Figure 6.
  • the insulating layer 3 and the intermetal dielectric 4 at the front side F2 of the second semiconductor component S2 and the connection layer 5 can be removed, before the material for the further sidewall insulation 10a is applied.
  • the further sidewall insulation 10a extends in this case except for the first substrate 1.
  • the contact hole 14 can first be etched through both substrates 1, 2 before the material of the sidewall insulation 10 is applied; In this case, the further side wall insulation 10a is omitted.
  • the further exemplary embodiment according to FIG. 7 is similar to the exemplary embodiment of FIG. 6, and the through-connection also passes through both substrates 1, 2 here.
  • the terminal contact layer 17 is arranged on the connection layer 5, in the illustrated example in a metal plane 7 on the front side F2 of the second semiconductor component S2.
  • a contact hole 24 in the first substrate 1 and a separate contact hole 14 in the second substrate 2 are provided. Accordingly, there are two separate sidewall insulations 10, 20, two separate metallizations 11, 21 and two terminal metal layers 12, 22nd
  • the further exemplary embodiment according to FIG. 8 is similar to the exemplary embodiment of FIG.
  • the terminal contact layer 17a is not a metal layer, but rather a diffusion region in the first substrate 1.
  • the diffusion region can be formed, for example, by implantation in a manner known per se and conventional in semiconductor technology Dopant and subsequent healing of the implants are produced.
  • the through-connection thus extends between the conductors of the wiring on the front side F1 of the first semiconductor component S1.
  • a micromechanical sensor S which can be, for example, an acceleration sensor, is integrated on the front side F1 of the first semiconductor component S1.
  • an embodiment of the acceleration sensor will be described in more detail below; However, possible embodiments of the integrated micromechanical sensor are not limited thereto.
  • a bending beam 25 is made
  • the bending beam 25 is at least partially electrically conductive and connected via a vertical conductive connection 8 with a metal level 7 of the wiring of the first semiconductor device Sl.
  • the electrically conductive portion of the bending beam 25 acts as an electrode for a capacitive measurement of the position of the bending beam 25 and its deflection due to an inertial force occurring.
  • a counterpart Electrode 26 is arranged at a small distance to the bending beam 25, so that the bending beam 25 can be deflected and a capacitive measurement with sufficient sensitivity can be performed.
  • the counterelectrode 26 is connected via a vertical conductive connection 28 to a metal level 7 of the wiring on the front side Fl of the first semiconductor component S1.
  • the plated-through hole can be provided for a connection of the micromechanical sensor to the wiring on the front side F2 of the second semiconductor component S2 or else for a connection to a further semiconductor component.
  • FIG. 10 shows a further exemplary embodiment with a micromechanical sensor S integrated in the front side F1 of the first semiconductor component S1.
  • the front side F1 of the first semiconductor component S1 is connected to the front side F2 of the second semiconductor component S2.
  • the counter electrode 26a is arranged on the connection layer 5 in the same plane as the connection contact layer 17 and forms a metal plane with the connection contact layer 17.
  • the plated-through hole is intended to connect the counterelectrode 26a in an electrically conductive manner to the terminal metal layer 12 on the rear side B2 of the second semiconductor component S2.
  • connection of the micromechanical sensor can be connected in this way via a solder ball 13 to a terminal of a further semiconductor component.
  • the bending beam 25 is at least partially electrically conductive and connected via a vertical conductive connection 8 with a conductor 27 of the wiring of the first semiconductor device Sl.
  • the conductor track 27 may, for example, be led to a further connection contact layer of a further through-connection of the semiconductor circuit.
  • Embodiment of Figure 2 similar, and the corresponding components are provided in Figures 2 and 11 with the same reference numerals.
  • no solder ball is applied to the terminal metal layer 12, but rather a connection conductor 29 for a surface sensor, which may in particular be a biological sensor.
  • a conductor structure 30 is provided on the relevant upper side of the semiconductor circuit, which may be connected to the connecting conductor 29 electrically conductive.
  • the further exemplary embodiment according to FIG. 12 is a special embodiment of the exemplary embodiment of FIG. 5, and the corresponding components are provided with the same reference numerals in FIG.
  • a pressure sensor P which has a cavity 23 in the first substrate 1 and a membrane 31 terminating the cavity 23 to the outside, is integrated on the front side F1 of the first semiconductor component S1.
  • the membrane 31 is at least partially electrically conductive and connected to the terminal contact layer 17.
  • the measurement can be carried out, for example, capacitively by means of a counterelectrode not shown or piezoelectrically in a conventional manner known from micromechanical sensors. So that an external pressure can act on the membrane 31, a recess 32 is provided.
  • the preferably provided passivation 6 may be applied to the membrane 31 as a thin protective layer 16.
  • the exemplary embodiment according to FIG. 13 is similar to the exemplary embodiment of FIG. 7.
  • a terminal contact layer 17 for the contact hole 14 in the second substrate 2 and a further terminal contact layer 18b for the contact hole 24 in the first substrate 1 are present.
  • connection contact layer 17 and the further connection contact layer 18b can, as shown in FIG. 13, be arranged in two different metal levels 7 of the wiring of the second semiconductor component S2.
  • the terminal contact layer 17 can, for example, be in a metal level of the wiring of the second semiconductor component S2 and the further terminal contact layer 18b in a metal level the wiring of the first
  • terminal contact layer 17 and the further terminal contact layer 18b are electrically conductively connected to one another via a vertical conductive connection 28a.
  • FIG. 14 is similar to the embodiment of FIG. 13.
  • a terminal contact layer 17 for the contact hole 14 in the second substrate 2 and a further terminal contact layer 18c for the contact hole 24 are present in the first substrate 1 and arranged laterally offset from each other, and the contact holes 14, 24 are correspondingly laterally opposite one another staggered.
  • the other components corresponding to the exemplary embodiments of FIGS. 7 and 13 are provided with the same reference numerals.
  • the exemplary embodiments, in particular FIGS. 3 and 14 show the multitude of possibilities of arranging two or more plated-through holes of the described type at different positions in the first and / or in the second semiconductor component and thus in an extremely diverse arrangement of plated-through holes in the stack of semiconductor components realize.
  • the terminal contact layer may be arranged in different layer layers and formed by a metal layer or a diffusion region.
  • the terminal metal layer may be provided for internal connection to the wiring of the semiconductor circuit, for external connection to another semiconductor device, or for both an internal and an external terminal.
  • the via may be configured to include only one substrate or both substrates.
  • the metallization of the via can be designed so that it only one terminal contact layer or that they contacted two or more terminal contact layers. There can be any number of plated-through holes in both substrates which can each contact terminal contact layers in different layer layers.
  • terminal contact layer 17a terminal contact layer 18 further terminal contact layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Halbleiterbauelemente (S1, S2) sind mittels einer Verbindungsschicht (5) miteinander verbunden. Eine Anschlusskontaktschicht (17) ist über eine Metallisierung (11) in einem Kontaktloch (14) mit einer Anschlussmetallschicht (12) verbunden. Die Anschlusskontaktschicht und die Anschlussmetallschicht können mit einer Metallebene (7) einer Verdrahtung verbunden sein oder mit einer Kontaktfläche zum Anschluss eines weiteren Halbleiterbauelementes.

Description

Beschreibung
Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen
Die vorliegende Erfindung betrifft Anordnungen von Halbleiterbauelementen, bei denen mindestens ein Halbleiterbauelement mit einer Durchkontaktierung durch das Substrat versehen ist, sowie die Herstellung vertikal oder kubisch integrierter Schaltungen.
Zur Herstellung komplexer Halbleiterschaltungen können Halbleiterchips gestapelt und durch elektrische Anschlusskontakte auf den Oberseiten und Unterseiten miteinander verbunden werden. Hierzu müssen elektrisch leitende Verbindungen von der jeweiligen Oberseite eines Chips zu der Unterseite durch das Substrat hindurch hergestellt werden. Das geschieht üblicherweise, indem Kontaktlöcher in das Substrat geätzt und anschließend mit Metall oder einem anderen elektrisch leitfähigen Material gefüllt werden. Falls der elektrische
Leiter, der so hergestellt wird, nicht bis auf die Rückseite des Substrates reicht, wird das Substrat von der Rückseite her durch Abschleifen gedünnt, bis das elektrisch leitfähige Material der Kontaktlochfüllung freigelegt ist. Zum Anschlie- ßen der Durchkontaktierung können auf die Oberflächen des
Bauelementes Metallschichten aufgebracht und entsprechend den vorgesehenen Anschlüssen strukturiert werden. Beim Stapeln der Chips werden die zueinander gehörenden Anschlusskontaktflächen übereinander angeordnet und zum Beispiel mittels eines Lotes elektrisch leitend dauerhaft verbunden.
(J. Vardaman, „3-D Through-Silicon Vias Become a Reality", Semiconductor International, 6/1/2007) Übliche Verfahren erzeugen Durchkontaktierungen mit Durchmessern von 10 μm bis 50 μm, wobei die Kontaktlöcher mit Kupfer (T. Rowbotham et al . , „Back side exposure of variable size through Silicon vias", J. Vac. Sei. Techn. B24 (5) , 2006) oder polykristallinem Silizium (E. M. Chow et al . , „Process compatible polysilicon-based electrical through-wafer interconnects in Silicon Substrates", J. of Micromechanical Systems, Vol. 11, No. 6, 2002; J. H. Wu et al . , „Through- Wafer Interconnect in Silicon for RFICs", IEEE Trans, on El. Dev. 51, No. 11, 2004) gefüllt werden oder mit organischem Material bedeckt werden (N. Lietaer et al . , „Development of cost-effective high-density through-wafer interconnects for 3D microsystems", J. of Micromechanics and Microengineering 16, S29-S34, 2006) .
Größer dimensionierte Durchkontaktierungen in Halbleiter- wafern werden zum Beispiel durch Ätzen größerer Ausnehmungen mit schrägen Seitenwänden, zum Beispiel unter Verwendung von KOH, hergestellt. Eine in der Ausnehmung aufgebrachte Metall- schicht wird von der gegenüberliegenden Oberseite des Wafers her freigelegt und dort mit einem Kontakt versehen. Bisher übliche Verfahren sind beschrieben in US 2005/156330, US 2005/090096, US 6 323 546, US 6 483 147, US 6 159 833, JP 2001 116768, US 6 352 923, US 6 252 300, US 6 110 825, US 5 511 428 und CA 1 057 411.
In der US 2008/0111213 Al ist eine Durchkontaktierung beschrieben, bei der ein Kontaktloch von einer Seite des Wafers bis zur gegenüberliegenden Seite geätzt und dann vollständig mit einem elektrisch leitfähigen Material gefüllt wird.
In der DE-Patentanmeldung 10 2008 033 395.6 sind ein Halbleiterbauelement mit einer Durchkontaktierung durch das Substrat und ein zugehöriges Herstellungsverfahren angegeben. Dabei werden nur die Seitenwände und der Boden eines Kontaktloches mit elektrisch leitfähigem Material beschichtet und zum Beispiel Durchkontaktierungen mit typischen Durchmessern von 100 μm in einem Substrat mit einer typischen Dicke von etwa 250 μm realisiert. Ein Substrat aus einem Halbleitermaterial, insbesondere ein SOI-Substrat aus Silizium, wird mit einem in einer vergrabenen Isolationsschicht angeordneten Anschlusspad aus elektrisch leitfähigem Material versehen. Von einer Ober- seite des Substrates her wird eine bis auf die Isolationsschicht reichende Öffnung über dem Anschlusspad hergestellt. Eine Dielektrikumschicht wird aufgebracht, und anschließend werden die Dielektrikumschicht und die Isolationsschicht innerhalb der Öffnung soweit entfernt, dass eine Oberseite des Anschlusspads freigelegt wird. Eine Metallisierung wird aufgebracht, die den Anschlusspad kontaktiert. Von einer der Öffnung gegenüberliegenden Rückseite des Substrates wird eine bis zu dem Anschlusspad reichende Durchkontaktierung hergestellt .
Aufgabe der vorliegenden Erfindung ist es, eine neue Integrationstechnik anzugeben, die Möglichkeiten zur vereinfachten Herstellung vertikal integrierter Schaltungen aufzeigt.
Diese Aufgabe wird mit der Halbleiterschaltung mit Durchkontaktierung mit den Merkmalen des Anspruches 1 beziehungsweise mit dem Verfahren zur Herstellung vertikal integrierter Schaltungen mit den Merkmalen des Anspruches 12 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
Bei der Halbleiterschaltung sind ein erstes Halbleiterbauelement mit einem ersten Substrat, das mit einem Bauelement oder einer integrierten Schaltung versehen ist, und ein zweites Halbleiterbauelement mit einem zweiten Substrat, das ebenfalls mit einem Bauelement oder einer integrierten Schaltung versehen ist, mittels einer Verbindungsschicht dauerhaft miteinander verbunden. Die Halbleiterbauelemente befinden sich bei der Herstellung der Halbleiterschaltung vorzugsweise noch im Verbund eines jeweiligen Halbleiter-Wafers, und die Halbleiter-Wafer werden durch einen an sich bekannten Prozess des Wafer-Bonding miteinander verbunden. Zu diesem Zweck wird zumindest einer der miteinander zu verbindenden Halbleiter- Wafer auf einer Oberseite mit einer Verbindungsschicht oder Bond-Schicht versehen. Die Verbindungsschicht kann zum Beispiel ein Oxid des Halbleitermaterials, insbesondere Siliziumdioxid, sein. Der andere Wafer wird auf der Verbindungsschicht angeordnet und dauerhaft darauf befestigt. Diese Anordnung aus zwei Halbleiterkörpern und der dazwischen vorhandenen Verbindungsschicht ist für eine Anwendung des eingangs beschriebenen Herstellungsverfahrens geeignet, bei dem eine Durchkontaktierung hergestellt wird, indem eine Metallisierung auf ein in einem Kontaktloch freigelegtes Anschlusspad und auf die Seitenwände des Kontaktloches aufgebracht wird. Eine oberseitig angeordnete Anschlussmetallschicht ist mit der Metallisierung elektrisch leitend verbunden und vervollständigt die Durchkontaktierung. Als Anschlusspad ist eine beliebige Anschlusskontaktschicht geeignet, insbesondere eine Metallschicht, zum Beispiel eine Metallebene einer Verdrahtung. Wenn die mit einer Bauelementstruktur, einer Schaltung und/oder einer Verdrahtung versehene oder in sonstiger Weise prozessierte Seite eines Halbleiter-Wafers oder Substrates als Vorderseite des HaIb- leiterbauelementes und die gegenüberliegende Seite als dessen Rückseite bezeichnet wird, können das erste Halbleiterbauelement und das zweite Halbleiterbauelement mit ihren Vorderseiten, mit ihren Rückseiten oder mit einer Vorderseite und einer Rückseite miteinander verbunden werden. Daraus ergeben sich unterschiedliche Ausführungsformen der Halbleiterschaltung. Eine Oberseite eines Halbleiterbauelementes, die von dem anderen Halbleiterbauelement abgewandt ist, kann bei der Halbleiterschaltung zur Aufnahme weiterer Komponenten vorgesehen werden.
Die Anschlusskontaktschicht kann ein Diffusionsbereich in einem Substrat sein und zum Beispiel durch Einbringen von Dotierstoff in einen Bereich des Halbleitermateriales hergestellt werden. Vorzugsweise befindet sich der Diffusionsbereich an einer Vorderseite eines Substrates, über der Metallebenen einer Verdrahtung angeordnet sind.
Die Durchkontaktierung kann in nur einem der Halbleiterbauelemente oder in beiden Halbleiterbauelementen vorhanden sein. Wenn die Durchkontaktierung in beiden Halbleiterbauelementen vorgesehen ist, können die Verbindungsschicht und die Anschlusskontaktschicht auf verschiedenen Seiten eines der Halbleiter-Wafer angeordnet werden und das Kontaktloch zur Aufnahme der Metallisierung der Durchkontaktierung durch beide Halbleiter-Wafer hindurch geätzt werden. Statt dessen kann die Anschlusskontaktschicht zwischen den verbundenen Halbleiter-Wafern angeordnet werden. In diesem Fall werden in beide Halbleiter-Wafer Kontaktlöcher jeweils bis zu der Anschlusskontaktschicht geätzt und die Kontaktlöcher mit Metallisierungen versehen, die die Anschlusskontaktschicht auf einander gegenüberliegenden Seiten kontaktieren.
Die Metallisierung der Durchkontaktierung ist vorzugsweise von dem Halbleitermaterial des betreffenden Substrates durch eine auf der Seitenwand des Kontaktloches vorhandene Seiten- wandisolation elektrisch isoliert. Die Metallisierung der Durchkontaktierung kann zwei oder mehrere Anschlusskontaktschichten gleichzeitig kontaktieren. Zwei oder mehr Durch- kontaktierungen in demselben Halbleiterbauelement können zu Anschlusskontaktflächen verschiedener Metallebenen desselben Halbleiterbauelementes oder beider Halbleiterbauelemente geführt sein.
Bei Ausführungsbeispielen ist ein mikromechanischer Sensor, wie zum Beispiel ein Drucksensor oder ein auf Trägheitskräfte ansprechender Beschleunigungssensor oder Drehratensensor in einem Halbleiterbauelement eingebaut. Bei einer solchen Ausführungsform kann in der mit der Verbindungsschicht versehenen Vorderseite des einen Halbleiterbauelementes mindestens ein elektrisch leitfähiges Element eines Sensors angeordnet sein, das mit der Anschlusskontaktschicht elektrisch leitend verbunden ist. Das elektrisch leitfähige Element ist zum Beispiel eine Elektrode eines kapazitiv messenden Beschleunigungssensors mit Trägheitselement. Derartige Sensoren sind an sich bekannt und können in Verbindung mit der Halbleiter- Schaltung eingesetzt werden. Bei einem Drucksensor kann das elektrisch leitfähige Element eine zumindest bereichsweise elektrisch leitfähige Membran sein, die über einer Aussparung in der Vorderseite eines auf der Rückseite mit der Verbindungsschicht versehenen Halbleiterbauelementes angeordnet und mit der Anschlusskontaktschicht elektrisch leitend verbunden ist .
Auf der Anschlussmetallschicht der Durchkontaktierung kann eine Kontaktfläche zum Aufbringen einer Lotkugel vorgesehen sein. Statt dessen kann die Anschlussmetallschicht zu einer Metallebene der Verdrahtung des betreffenden Halbleiterbauelementes gehören oder mit einer Metallebene der Verdrahtung elektrisch leitend verbunden sein. Ausgestaltungen der Halb- leiterschaltung sehen vor, dass die Anschlussmetallschicht mit einem Anschlussleiter eines Oberflächensensors versehen ist und eine Leiterstruktur, zum Beispiel für einen biologischen Sensor, auf der betreffenden Oberseite der Halbleiter- Schaltung vorhanden ist.
Es folgt eine genauere Beschreibung von Beispielen der Halbleiterschaltung und des Herstellungsverfahrens anhand der beigefügten Figuren.
Figur 1 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Vorderseite eines ersten Substrates mit der Rückseite eines mit einer Durch- kontaktierung versehenen zweiten Substrates, wobei die Durchkontaktierung mit einer Metallebene des ersten Substrates verbunden ist.
Figur 2 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Vorderseite eines ersten Substrates mit der Vorderseite eines mit einer
Durchkontaktierung versehenen zweiten Substrates.
Figur 3 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Vorderseite eines ersten Substrates mit der Vorderseite eines mit zwei
Durchkontaktierungen versehenen zweiten Substrates.
Figur 4 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Vorderseite eines ersten Substrates mit der Vorderseite eines mit einer
Durchkontaktierung versehenen zweiten Substrates, wobei die Durchkontaktierung unmittelbar mit Metallebenen beider Substrate verbunden ist. Figur 5 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Rückseite eines ersten Substrates mit der Rückseite eines zweiten Substrates, wobei eine Durchkontaktierung durch beide Substrate hindurch vorhanden ist.
Figur 6 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Rückseite eines ersten Substrates mit der Vorderseite eines zweiten Substrates, wobei eine Durchkontaktierung durch beide Substrate hindurch vorhanden ist.
Figur 7 zeigt einen Querschnitt durch ein Ausführungsbeispiel mit einer Verbindung der Rückseite eines ersten
Substrates mit der Vorderseite eines zweiten Substrates, wobei in beiden Substraten jeweils eine Durchkontaktierung vorhanden ist.
Figur 8 zeigt einen Querschnitt durch ein Ausführungsbeispiel gemäß der Figur 1, wobei die Durchkontaktierung mit einem Diffusionsbereich des ersten Substrates verbunden ist.
Figur 9 zeigt einen Querschnitt durch ein Ausführungsbeispiel gemäß der Figur 1, bei dem das erste Substrat einen integrierten mikromechanischen Sensor aufweist.
Figur 10 zeigt einen Querschnitt durch ein weiteres Ausfüh- rungsbeispiel gemäß der Figur 1, bei dem das erste
Substrat einen integrierten mikromechanischen Sensor aufweist. Figur 11 zeigt einen Querschnitt durch ein Ausführungsbeispiel gemäß der Figur 2, bei dem das zweite Substrat einen Oberflächensensor aufweist.
Figur 12 zeigt einen Querschnitt durch ein Ausführungsbeispiel gemäß der Figur 5, bei dem das erste Substrat einen integrierten Drucksensor aufweist.
Figur 13 zeigt einen Querschnitt durch eine Variante des Ausführungsbeispiels gemäß der Figur 7, bei der zwei Anschlusskontaktschichten vorhanden sind.
Figur 14 zeigt einen Querschnitt durch eine Variante des Ausführungsbeispiels gemäß der Figur 13.
Die Figur 1 zeigt ein Ausführungsbeispiel der Halbleiterschaltung im Querschnitt. Die Halbleiterschaltung umfasst ein erstes Halbleitersubstrat Sl mit einem ersten Substrat 1 und ein zweites Halbleitersubstrat S2 mit einem zweiten Substrat 2. Die Substrate 1, 2 sind jeweils Halbleitermaterial, insbesondere Silizium, und bei der Herstellung der Halbleiterschaltung vorzugsweise im Verbund eines Halbleiter-Wafers, auf dem eine Vielzahl gleichartiger Halbleiterbauelemente oder integrierter Schaltungen hergestellt wird. In den Substraten 1, 2 sind Halbleiterbauelement oder integrierte Schaltungen ausgebildet, für die auf einer Oberseite des Substrates jeweils eine Verdrahtung vorgesehen ist. Die Verdrahtung kann wie üblich eine oder mehrere strukturierte Metallebenen 7, nach Bedarf mit Zwischenmetalldielektrikum 4 und vertikalen leitenden Verbindungen (vias) 8, umfassen. In den nachfolgend beschriebenen Ausführungsbeispielen sind die Halbleiterbauelemente zumeist mit mehreren Metallebenen dargestellt, die in dieser Form eine mehrlagige Verdrahtung bilden, wie sie insbesondere bei integrierten Schaltungen üblich ist. Statt dessen kann nur eine Metallebene mit Anschlusskontakten vorhanden sein, insbesondere, wenn das betreffende Bauelement ein Einzelbauelement ist, wie zum Beispiel ein Leistungshalbleiterbauelement (insbesondere zum Beispiel ein Leistungs-MOS-Feldeffekttransistor, power MOSFET) oder ein IGBT (insulated-gate bipolar transistor) . Die Ausgestaltung der Halbleiterschaltung mit mindestens einem Einzelbauelement entspricht bis auf die Anzahl der Metallebenen der Darstellung in den Figuren und ergibt sich unmittelbar durch Streichung der überzähligen Metallebenen. Zwischen dem Halbleitermaterial und der ersten oder einzigen Metallebene kann eine Isolationsschicht 3 vorhanden sein. Die Isolationsschicht 3 kann statt dessen auch weggelassen sein. Unter der Bezeichnung Halbleiterbauelement soll in dieser
Beschreibung und in den Patentansprüchen jeweils das Substrat einschließlich darin ausgebildeter Bauelementstrukturen sowie der Anschlusskontakte oder Verdrahtung verstanden werden.
Die mit mindestens einer Metallebene 7 versehene Seite des
Halbleiterbauelementes wird im Folgenden als Vorderseite Fl, F2, die gegenüberliegende Seite des Halbleiterbauelementes als dessen Rückseite Bl, B2 bezeichnet. Es ist eine Verbindungsschicht 5 vorhanden, die die Vorderseite Fl oder die Rückseite Bl des ersten Halbleiterbauelementes Sl mit der
Vorderseite F2 oder der Rückseite B2 des zweiten Halbleiterbauelementes S2 verbindet. In dem Ausführungsbeispiel der Figur 1 ist die Vorderseite Fl des ersten Halbleiterbauelementes Sl mit der Rückseite B2 des zweiten Halbleiterbau- elementes S2 verbunden. Die Verbindungsschicht 5 kann eine beim Verbinden (bonding) von Halbleiter-Wafern üblicherweise verwendete Bondschicht sein und ist insbesondere ein Oxid des Halbleitermaterials der Substrate 1, 2. Die nicht miteinander verbundenen Oberseiten der Halbleiterbauelemente können mit einer Passivierung 6 bedeckt sein.
An der Vorderseite Fl des ersten Halbleiterbauelementes Sl befindet sich eine Anschlusskontaktschicht 17, die in diesem Ausführungsbeispiel in der obersten Metallebene 7 des ersten Halbleiterbauelementes Sl angeordnet ist. Die Anschlusskontaktschicht 17 kann aber auch in einer tiefer liegenden, das heißt, in geringerem Abstand zu dem ersten Substrat 1 ange- ordneten Metallebene 7 ausgebildet sein. Über der Anschlusskontaktschicht 17 befindet sich ein Kontaktloch 14 in dem zweiten Halbleiterbauelement S2. Das Kontaktloch 14 wird bei der Herstellung in das zweite Substrat 2 geätzt. DRIE (deep reactive ion etching) ist ein hierfür geeignetes Ätzverfah- ren. Das Kontaktloch 14 ist mit einer Metallisierung 11 versehen, die die Anschlusskontaktschicht 17 kontaktiert und von dem Halbleitermaterial des zweiten Substrates 2 durch eine Seitenwandisolation 10 elektrisch isoliert ist. Die Metallisierung 11 kann mittels CVD (chemical vapor deposition) konform zur Oberfläche, also mit gleichmäßiger Dicke, aufgebracht werden. Mittels einer Spacerätzung, die das Metall von der Oberseite schneller entfernt als vom Boden des Kontaktloches 14, wird erreicht, dass die verbleibende Metallisierung 11 entsprechend der Figur 1 am Boden des Kontaktloches und auf dessen Seitenwänden vorhanden ist. Die Metallisierung
11 ist vorzugsweise von der Passivierung 6 bedeckt.
Auf der von der Verbindungsschicht 5 abgewandten Seite des zweiten Halbleiterbauelementes S2, die in diesem Ausführungs- beispiel dessen Vorderseite F2 ist, befindet sich eine
Anschlussmetallschicht 12, die elektrisch leitend mit der Metallisierung 11 verbunden ist. Die Anschlussmetallschicht
12 wird vorzugsweise durch Sputtering hergestellt, wobei die Innenseiten des Kontaktloches 14 frei bleiben. Die Anschlussmetallschicht 12 kann als oberste Metallschicht gesondert aufgebracht sein oder, falls sich die Vorderseite F2 des zweiten Halbleiterbauelementes S2 wie in dem Ausführungsbei- spiel der Figur 1 an dieser Oberseite der Halbleiterschaltung befindet, einen Anteil einer obersten Metallebene des zweiten Halbleiterbauelementes S2 bilden. Ein nicht mit der Metallisierung 11 in dem Kontaktloch 14 direkt verbundener Anteil der Anschlussmetallschicht 12a, der einen Anteil einer Metallebene 7 bildet, ist als Beispiel eingezeichnet.
Das Ausführungsbeispiel der Figur 1 zeigt, wie mittels einer Durchkontaktierung durch ein Substrat, die bis zu einer Anschlusskontaktschicht 17 reicht, eine Verbindung zwischen Metallebenen zweier gestapelter Halbleiterbauelemente möglich ist und so eine vertikal integrierte Halbleiterschaltung auf verbesserte Weise realisiert werden kann. Die in dieser Integrationstechnik liegenden Möglichkeiten werden im Folgenden anhand weiterer Ausführungsbeispiele aufgezeigt.
Die Figur 2 zeigt ein weiteres Ausführungsbeispiel der Halbleiterschaltung mit einem ersten Halbleitersubstrat Sl mit einem ersten Substrat 1 und einem zweiten Halbleitersubstrat S2 mit einem zweiten Substrat 2 im Querschnitt. In dem Ausführungsbeispiel der Figur 2 ist die Vorderseite Fl des ersten Halbleiterbauelementes Sl mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die dem Ausführungsbeispiel der Figur 1 entsprechenden Komponenten sind in der Figur 2 mit denselben Bezugszeichen versehen. Vorzugs- weise werden beide Vorderseiten Fl, F2 der Halbleiterbauelemente vor dem Bonden mit einer Verbindungsschicht 5 versehen, so dass die obersten Metallebenen 7 jeweils planarisierend abgedeckt sind. Das ist in der Figur 2 mit der doppelten Verbindungsschicht 5 angedeutet. Die Durchkontaktierung mit Kontaktloch 14 und Metallisierung 11 ist hier nicht nur in dem zweiten Substrat 2, sondern auch zwischen den Leitern der Verdrahtung an der Vorderseite F2 des zweiten Halbleiterbau- elementes S2 vorhanden. Die Anschlusskontaktschicht 17 befindet sich wie in dem zuvor beschriebenen Ausführungsbeispiel in einer Metallebene 7 an der Vorderseite Fl des ersten Halbleiterbauelementes Sl
Die Anschlussmetallschicht 12 ist bei dem Ausführungsbeispiel der Figur 2 auf der Rückseite B2 des zweiten Halbleiterbauelementes S2 angeordnet, die mit einer Isolationsschicht 15, zum Beispiel aus dem Material des Zwischenmetalldielektri- kums, versehen ist. Die Anschlussmetallschicht 12 ist hier nicht für eine Verbindung zu einer Verdrahtung des zweiten Halbleiterbauelementes S2 vorgesehen, sondern für einen externen Anschluss, zum Beispiel an einen Anschlusskontakt eines weiteren Halbleiterbauelementes. Zu diesem Zweck befindet sich in der Passivierung 6 eine Öffnung, in der eine Kontaktfläche 9 der Anschlussmetallschicht 12 von einer Lotkugel 13 kontaktiert werden kann.
Die Figur 3 zeigt ein weiteres Ausführungsbeispiel der Halbleiterschaltung mit einem ersten Halbleitersubstrat Sl mit einem ersten Substrat 1 und einem zweiten Halbleitersubstrat S2 mit einem zweiten Substrat 2 im Querschnitt. In dem Ausführungsbeispiel der Figur 3 ist die Vorderseite Fl des ersten Halbleiterbauelementes Sl mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die Anordnung der Halbleiterbauelemente Sl, S2 mit der hier doppelten Verbindungsschicht 5 und die Ausgestaltung der Durchkontaktierung entsprechen dem Ausführungsbeispiel gemäß der Figur 2, und die entsprechenden Komponenten sind in der Figur 3 mit denselben Bezugszeichen wie in der Figur 2 versehen. Bei dem Ausführungsbeispiel der Figur 3 befindet sich eine weitere Durchkontaktierung in dem zweiten Substrat 2, die von der Rückseite B2 des zweiten Halbleiterbauelementes S2 bis zu einer Metallebene 7 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 reicht. Die weitere Durchkontaktierung weist ein weiteres Kontaktloch 14a mit einer weiteren Metallisierung IIa auf. Die weitere Metallisierung IIa ist in Kontakt mit einer weiteren Anschlusskontaktschicht 18, die in einer Metallebene 7 des zweiten Halbleiterbauelementes S2 ausgebildet ist. Die Durchkontaktierungen des zweiten Halbleiterbauelementes S2 sind über die gemeinsame Anschlussmetallschicht 12 elektrisch leitend miteinander verbunden, so dass über die Durchkontaktierungen eine Verbindung zwischen den Verdrahtungen der beiden Halbleiterbauelemente Sl, S2 hergestellt ist.
Die Figur 4 zeigt ein weiteres Ausführungsbeispiel der Halbleiterschaltung mit einem ersten Halbleitersubstrat Sl mit einem ersten Substrat 1 und einem zweiten Halbleitersubstrat S2 mit einem zweiten Substrat 2 im Querschnitt. In dem Ausführungsbeispiel der Figur 4 ist die Vorderseite Fl des ersten Halbleiterbauelementes Sl mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die den Ausfüh- rungsbeispielen der Figuren 1 bis 3 entsprechenden Komponenten sind in der Figur 4 mit denselben Bezugszeichen versehen. Die Anordnung der Halbleiterbauelemente Sl, S2 mit der hier doppelten Verbindungsschicht 5 und die Ausgestaltung der Durchkontaktierung entsprechen dem Ausführungsbeispiel gemäß der Figur 2. Bei dem Ausführungsbeispiel der Figur 4 befindet sich in einer Metallebene 7 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 eine weitere Anschlusskontaktschicht 18a, die wie die Anschlusskontaktschicht 17 an der Vorderseite Fl des ersten Halbleiterbauelementes Sl von der Metallisierung 11 der Durchkontaktierung kontaktiert wird. Die dargestellte Anordnung der weiteren Anschlusskontaktschicht 18a innerhalb einer Metallebene 7 des zweiten Halbleiterbauelementes S2 hat den Vorteil, dass bei der
Herstellung des Kontaktloches 14 ein Bereich der Oberfläche der weiteren Anschlusskontaktschicht 18a freigelegt wird und dieser Bereich nur einen kleinen Anteil der Bodenfläche des Kontaktloches 14 einnimmt. Es ist daher möglich, das Kontakt- loch 14 angrenzend an die weitere Anschlusskontaktschicht 18a tiefer zu ätzen, bis auch die Anschlusskontaktschicht 17 freigelegt ist. Die dann aufgebrachte Metallisierung 11 kontaktiert dann ohne weiteren Prozessaufwand bereits beide Anschlusskontaktschichten 17, 18a. Auf diese Weise ist mittels der Durchkontaktierung eine direkte elektrisch leitende Verbindung zwischen den Verdrahtungen der beiden Halbleiterbauelemente Sl, S2 hergestellt.
Die Figur 5 zeigt ein weiteres Ausführungsbeispiel der HaIb- leiterschaltung mit einem ersten Halbleitersubstrat Sl mit einem ersten Substrat 1 und einem zweiten Halbleitersubstrat S2 mit einem zweiten Substrat 2 im Querschnitt. In dem Ausführungsbeispiel der Figur 5 ist die Rückseite Bl des ersten Halbleiterbauelementes Sl mit der Rückseite B2 des zweiten Halbleiterbauelementes S2 verbunden. Die den Ausführungsbeispielen der Figuren 1 bis 4 entsprechenden Komponenten sind in der Figur 5 mit denselben Bezugszeichen versehen. Bei dem Ausführungsbeispiel der Figur 5 geht das Kontaktloch 14 durch das erste Substrat 1 und das zweite Substrat 2, und die An- schlusskontaktschicht 17 befindet sich in einer Metallebene 7 an der Vorderseite Fl des ersten Halbleiterbauelementes Sl. Bei dieser Ausgestaltung verbindet die Durchkontaktierung somit Leiter an den einander gegenüberliegenden Oberseiten der Halbleiterschaltung, nämlich die Anschlusskontaktschicht 17 auf der Vorderseite Fl des ersten Halbleiterbauelementes Sl und die Anschlussmetallschicht 12 auf der Vorderseite F2 des zweiten Halbleiterbauelementes S2.
Bei der Herstellung der Durchkontaktierung des Ausführungsbeispiels der Figur 5 kann das Kontaktloch nach dem Bonden der Halbleiter-Wafer der Substrate 1, 2 in zwei Schritten geätzt werden. In einem ersten Schritt wird ausgehend von der Vorderseite F2 des zweiten Halbleiterbauelementes S2 ein
Kontaktloch bis zu der Verbindungsschicht 5 geätzt, wobei die Verbindungsschicht 5, die zum Beispiel Siliziumdioxid ist, als Ätzstoppschicht fungiert. Dann wird das Material der Isolationsschicht aufgebracht, die später die in der Figur 5 eingezeichnete weitere Seitenwandisolation 10a bildet. Mit einer nachfolgenden Spacerätzung wird das Material der Isolationsschicht am Boden des Kontaktloches entfernt, so dass die weitere Seitenwandisolation 10a stehen bleibt. Bei der Spacerätzung wird am Boden des Kontaktloches durch die Verbindungsschicht 5 hindurch bis auf das erste Substrat 1 geätzt, wobei das Halbleitermaterial des ersten Substrates 1, zum Beispiel Silizium, als Ätzstoppschicht fungiert. Das Kontaktloch 14 wird dann weiter in das erste Substrat 1 geätzt, bis die Isolationsschicht 3 an der Vorderseite Fl des ersten Halbleiterbauelementes Sl erreicht wird, wobei die weitere Seitenwandisolation 10a als Hartmaske verwendet wird. Dann wird das Material der Isolationsschicht aufgebracht, die später die in der Figur 5 eingezeichnete Seitenwandisolation 10 bildet, vorzugsweise das gleiche Material, das auch für die weitere Seitenwandisolation 10a verwendet wird, zum
Beispiel Siliziumdioxid. Mit einer erneuten Spacerätzung wird das Material auch dieser Isolationsschicht am Boden des Kontaktloches entfernt, so dass die Seitenwandisolation 10 stehen bleibt. Am Boden des Kontaktloches wird durch die auf dem ersten Substrat 1 vorhandene Isolationsschicht 3 hindurch geätzt, bis die Anschlusskontaktschicht 17 erreicht ist. Dann wird die Metallisierung 11 hergestellt, die die Anschlusskon- taktschicht 17 kontaktiert. Die Durchkontaktierung kann bei dem Ausführungsbeispiel der Figur 5 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 so ausgestaltet sein wie in dem Ausführungsbeispiel der Figur 1. In einer Variante des Herstellungsverfahrens wird das Material für die weitere Seitenwandisolation 10a erst aufgebracht, nachdem die Verbindungsschicht 5 am Boden des Kontaktloches entfernt worden ist .
Anstatt das Kontaktloch 14 zunächst nur durch das zweite Substrat 2 zu ätzen und erst nach der ersten Spacerätzung, mit der die weitere Seitenwandisolation 10a hergestellt wird, durch das erste Substrat 1 zu ätzen, ist es als weitere Variante des Herstellungsverfahrens auch möglich, das Kontaktloch 14 gleich durch beide Substrate 1, 2 bis auf die Anschlusskontaktschicht 17 hinab zu ätzen und erst dann das Material für die Seitenwandisolation 10 aufzubringen. Bei dieser Variante entfällt die weitere Seitenwandisolation 10a.
Die Figur 6 zeigt ein weiteres Ausführungsbeispiel, bei dem die Durchkontaktierung wie in dem Ausführungsbeispiel der Figur 5 durch beide Substrate 1, 2 hindurchgeht. Im Unterschied zu dem Ausführungsbeispiel der Figur 5 ist bei dem Ausführungsbeispiel der Figur 6 die Rückseite Bl des ersten Halbleiterbauelementes Sl mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die Anschlussmetallschicht 12 auf der Rückseite B2 des zweiten Halbleiterbauelementes S2 kann wie in den Ausführungsbeispielen der Figuren 2 und 4 mit einer Kontaktfläche 9 zum Aufbringen einer Lotkugel 13 versehen sein.
Falls das Kontaktloch in einem ersten Ätzschritt nur durch das zweite Substrat 2 geätzt wird, bis die Isolationsschicht 3 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 erreicht wird, und anschließend bereits das Material für die Seitenwandisolation aufgebracht wird, erstreckt sich die durch eine nachfolgende Spacerätzung hergestellte weitere Seitenwandisolation 10a nur bis zu der Isolationsschicht 3, wie in der Figur 6 dargestellt. Statt dessen können am Boden des Kontaktloches zunächst die Isolationsschicht 3 und das Zwischenmetalldielektrikum 4 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 sowie die Verbindungsschicht 5 entfernt werden, bevor das Material für die weitere Seitenwandisolation 10a aufgebracht wird. Die weitere Seitenwandisolation 10a erstreckt sich in diesem Fall bis auf das erste Substrat 1. Auch bei diesem Ausführungsbeispiel kann das Kontaktloch 14 zunächst durch beide Substrate 1, 2 geätzt werden, bevor das Material der Seitenwandisolation 10 aufgebracht wird; in diesem Fall entfällt die weitere Seitenwandisolation 10a.
Das weitere Ausführungsbeispiel gemäß der Figur 7 ist dem Ausführungsbeispiel der Figur 6 ähnlich, und die Durchkontak- tierung geht auch hier durch beide Substrate 1, 2 hindurch. Die Anschlusskontaktschicht 17 ist jedoch an der Verbindungsschicht 5 angeordnet, und zwar in dem dargestellten Beispiel in einer Metallebene 7 an der Vorderseite F2 des zweiten Halbleiterbauelementes S2. Für die Durchkontaktierung sind ein Kontaktloch 24 in dem ersten Substrat 1 und ein davon getrenntes Kontaktloch 14 in dem zweiten Substrat 2 vorgesehen. Entsprechend gibt es zwei getrennte Seitenwandisolationen 10, 20, zwei getrennte Metallisierungen 11, 21 und zwei Anschlussmetallschichten 12, 22.
Das weitere Ausführungsbeispiel gemäß der Figur 8 ist dem Ausführungsbeispiel der Figur 1 ähnlich. Bei dem Ausführungsbeispiel der Figur 8 ist die Anschlusskontaktschicht 17a im Unterschied zu dem Ausführungsbeispiel der Figur 1 keine Metallschicht, sondern ein Diffusionsbereich in dem ersten Substrat 1. Der Diffusionsbereich kann zum Beispiel in einer an sich bekannten und in der Halbleitertechnik üblichen Weise durch eine Implantation von Dotierstoff und anschließendes Ausheilen der Implantate hergestellt werden. Die Durchkontak- tierung erstreckt sich folglich zwischen den Leitern der Verdrahtung an der Vorderseite Fl des ersten Halbleiterbau- elementes Sl.
Das weitere Ausführungsbeispiel gemäß der Figur 9 ist eine spezielle Ausgestaltung des Ausführungsbeispiels der Figur 1. An der Vorderseite Fl des ersten Halbleiterbauelementes Sl ist ein mikromechanischer Sensor S integriert, der zum Beispiel ein Beschleunigungssensor sein kann. Als Ausführungsbeispiel wird eine Ausgestaltung des Beschleunigungssensors nachfolgend genauer beschrieben; mögliche Ausgestaltungen des integrierten mikromechanischen Sensors sind aber nicht darauf beschränkt. Als Trägheitselement ist ein Biegebalken 25 aus
Metall oder Polysilizium vorgesehen, der in einen Hohlraum 23 ragt. Der Biegebalken 25 ist zumindest anteilig elektrisch leitend und über eine vertikale leitende Verbindung 8 mit einer Metallebene 7 der Verdrahtung des ersten Halbleiter- bauelementes Sl verbunden. Der elektrisch leitende Anteil des Biegebalkens 25 fungiert als Elektrode für eine kapazitive Messung der Position des Biegebalkens 25 und dessen Auslenkung infolge einer auftretenden Trägheitskraft. Eine Gegen- elektrode 26 ist in einem geringen Abstand zu dem Biegebalken 25 angeordnet, so dass der Biegebalken 25 ausgelenkt und eine kapazitive Messung mit ausreichender Empfindlichkeit durchgeführt werden kann. Die Gegenelektrode 26 ist über eine vertikale leitende Verbindung 28 mit einer Metallebene 7 der Verdrahtung an der Vorderseite Fl des ersten Halbleiterbauelementes Sl verbunden. Die Durchkontaktierung kann für einen Anschluss des mikromechanischen Sensors zu der Verdrahtung an der Vorderseite F2 des zweiten Halbleiterbauelementes S2 vorgesehen sein oder auch für einen Anschluss an ein weiteres Halbleiterbauelement .
Die Figur 10 zeigt ein weiteres Ausführungsbeispiel mit einem in der Vorderseite Fl des ersten Halbleiterbauelementes Sl integrierten mikromechanischen Sensor S. In dem Ausführungsbeispiel der Figur 10 ist die Vorderseite Fl des ersten Halbleiterbauelementes Sl mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden. Die den übrigen Ausführungsbeispielen entsprechenden Komponenten sind in der Figur 10 mit denselben Bezugszeichen versehen. Die Gegenelektrode 26a ist in dem Ausführungsbeispiel der Figur 10 an der Verbindungsschicht 5 in derselben Ebene angeordnet wie die Anschlusskontaktschicht 17 und bildet mit der Anschlusskontaktschicht 17 eine Metallebene. Die Durchkontaktierung ist dafür vorgesehen, die Gegenelektrode 26a elektrisch leitend mit der Anschlussmetallschicht 12 an der Rückseite B2 des zweiten Halbleiterbauelementes S2 zu verbinden. Der Anschluss des mikromechanischen Sensors kann auf diese Weise über eine Lotkugel 13 mit einem Anschluss eines weiteren Halbleiterbauelementes verbunden werden. Der Biegebalken 25 ist zumindest anteilig elektrisch leitend und über eine vertikale leitende Verbindung 8 mit einer Leiterbahn 27 der Verdrahtung des ersten Halbleiterbauelementes Sl verbunden. Die Leiterbahn 27 kann zum Beispiel zu einer weiteren Anschlusskontaktschicht einer weiteren Durchkontaktierung der Halbleiterschaltung geführt sein.
Das weitere Ausführungsbeispiel gemäß der Figur 11 ist dem
Ausführungsbeispiel der Figur 2 ähnlich, und die entsprechenden Komponenten sind in den Figuren 2 und 11 mit denselben Bezugszeichen versehen. Bei dem Ausführungsbeispiel der Figur 11 ist im Unterschied zu dem Ausführungsbeispiel der Figur 2 auf der Anschlussmetallschicht 12 keine Lotkugel aufgebracht, sondern ein Anschlussleiter 29 für einen Oberflächensensor, der insbesondere ein biologischer Sensor sein kann. Für diesen Sensor ist auf der betreffenden Oberseite der Halbleiterschaltung eine Leiterstruktur 30 vorgesehen, die mit dem Anschlussleiter 29 elektrisch leitend verbunden sein kann.
Das weitere Ausführungsbeispiel gemäß der Figur 12 ist eine spezielle Ausgestaltung des Ausführungsbeispiels der Figur 5, und die entsprechenden Komponenten sind in der Figur 12 mit denselben Bezugszeichen versehen. Bei dem Ausführungsbeispiel der Figur 12 ist an der Vorderseite Fl des ersten Halbleiterbauelementes Sl ein Drucksensor P integriert, der einen Hohlraum 23 in dem ersten Substrat 1 und eine den Hohlraum 23 nach außen abschließende Membran 31 aufweist. Die Membran 31 ist zumindest bereichsweise elektrisch leitend und mit der Anschlusskontaktschicht 17 verbunden. Die Messung kann zum Beispiel kapazitiv mittels einer nicht eingezeichneten Gegenelektrode oder piezoelektrisch in einer von mikromechanischen Sensoren an sich bekannten herkömmlichen Weise erfolgen. Damit ein äußerer Druck auf die Membran 31 einwirken kann, ist eine Aussparung 32 vorgesehen. Die vorzugsweise vorgesehene Passivierung 6 kann auf der Membran 31 als dünne Schutzschicht 16 aufgebracht sein. Das Ausführungsbeispiel gemäß der Figur 13 ist ähnlich dem Ausführungsbeispiel der Figur 7. Bei dem Ausführungsbeispiel gemäß der Figur 13 sind eine Anschlusskontaktschicht 17 für das Kontaktloch 14 in dem zweiten Substrat 2 und eine weitere Anschlusskontaktschicht 18b für das Kontaktloch 24 in dem ersten Substrat 1 vorhanden. Das hat den Vorteil, dass die zwischen den Kontaktlöchern 14, 24 verbleibende Schichtfolge mehr Schichten umfasst als in dem Ausführungsbeispiel der Figur 7, bei dem zwischen den Kontaktlöchern 14, 24 nur eine dünne Membran, bestehend aus der Anschlusskontaktschicht 17, den Metallisierungen 11, 21 und der Passivierung 6, vorhanden ist. Bei der Variante der Figur 13 ist dort zusätzlich ein Schichtanteil der Verdrahtung des zweiten Halbleiterbauele- mentes S2 vorhanden. Die Anschlusskontaktschicht 17 und die weitere Anschlusskontaktschicht 18b können, wie in der Figur 13 dargestellt, in zwei verschiedenen Metallebenen 7 der Verdrahtung des zweiten Halbleiterbauelementes S2 angeordnet sein. Wenn entsprechend dem Ausführungsbeispiel der Figur 2 die Vorderseite Fl des ersten Halbleiterbauelementes Sl mit der Vorderseite F2 des zweiten Halbleiterbauelementes S2 verbunden ist, kann die Anschlusskontaktschicht 17 zum Beispiel in einer Metallebene der Verdrahtung des zweiten Halbleiterbauelementes S2 und die weitere Anschlusskontakt- schicht 18b in einer Metallebene der Verdrahtung des ersten
Halbleiterbauelementes Sl angeordnet sein. Zur Vervollständigung der Durchkontaktierung sind die Anschlusskontaktschicht 17 und die weitere Anschlusskontaktschicht 18b über eine vertikale leitende Verbindung 28a elektrisch leitend miteinander verbunden.
Das Ausführungsbeispiel gemäß der Figur 14 ist ähnlich dem Ausführungsbeispiel der Figur 13. Bei dem Ausführungsbeispiel gemäß der Figur 14 sind eine Anschlusskontaktschicht 17 für das Kontaktloch 14 in dem zweiten Substrat 2 und eine weitere Anschlusskontaktschicht 18c für das Kontaktloch 24 in dem ersten Substrat 1 vorhanden und seitlich gegeneinander ver- setzt angeordnet, und die Kontaktlöcher 14, 24 sind entsprechend seitlich gegeneinander versetzt angeordnet. Die den Ausführungsbeispielen der Figuren 7 und 13 entsprechenden übrigen Komponenten sind mit denselben Bezugszeichen versehen. Die Ausführungsbeispiele insbesondere der Figuren 3 und 14 zeigen die Vielzahl an Möglichkeiten auf, zwei oder mehr Durchkontaktierungen der beschriebenen Art an unterschiedlichen Positionen in dem ersten und/oder in dem zweiten Halbleiterbauelement anzuordnen und so eine äußerst vielfältige Anordnung von Durchkontaktierungen in dem Stapel aus Halbleiterbauelementen zu realisieren.
Die Möglichkeiten dieser Integrationstechnik sind nicht auf die beschriebenen Ausführungsbeispiele beschränkt. Die Merkmale der verschiedenen Ausgestaltungen können auf vielfältige Weise miteinander kombiniert werden, so dass eine Vielfalt von vertikal integrierten Halbleiterschaltungen auf einfache Weise mit den beschriebenen Durchkontaktierungen realisierbar ist. Die Anschlusskontaktschicht kann in verschiedenen Schichtlagen angeordnet und durch eine Metallschicht oder einen Diffusionsbereich gebildet sein. Die Anschlussmetallschicht kann für einen internen Anschluss an die Verdrahtung der Halbleiterschaltung, für einen externen Anschluss an ein weiteres Halbleiterbauelement oder sowohl für einen internen als auch für einen externen Anschluss vorgesehen sein. Die Durchkontaktierung kann so ausgestaltet sein, dass sie nur ein Substrat oder dass sie beide Substrate umfasst. Die Metallisierung der Durchkontaktierung kann so ausgestaltet sein, dass sie nur eine Anschlusskontaktschicht oder dass sie zwei oder mehrere Anschlusskontaktschichten kontaktiert. Es können beliebig viele Durchkontaktierungen in beiden Substraten vorhanden sein, die jeweils Anschlusskontaktschichten in verschiedenen Schichtlagen kontaktieren können. Diese und andere beschriebene Merkmale können weitgehend unabhängig voneinander ausgewählt und miteinander kombiniert werden.
Bezugs zeichenliste
1 erstes Substrat
2 zweites Substrat 3 Isolationsschicht
4 Zwischenmetalldielektrikum
5 Verbindungsschicht
6 Passivierung
7 Metallebene 8 vertikale leitende Verbindung
9 Kontaktfläche
10 Seitenwandisolation
10a weitere Seitenwandisolation
11 Metallisierung IIa weitere Metallisierung
12 Anschlussmetallschicht 12a Anschlussmetallschicht
13 Lotkugel
14 Kontaktloch 14a weiteres Kontaktloch
15 Isolationsschicht
16 Schutzschicht
17 Anschlusskontaktschicht 17a Anschlusskontaktschicht 18 weitere Anschlusskontaktschicht
18a weitere Anschlusskontaktschicht
18b weitere Anschlusskontaktschicht
18c weitere Anschlusskontaktschicht
19 Kontaktfläche 20 Seitenwandisolation
21 Metallisierung
22 Anschlussmetallschicht
23 Hohlraum 24 Kontaktloch
25 Biegebalken
26 Gegenelektrode 26a Gegenelektrode 27 Leiterbahn
28 vertikale leitende Verbindung 28a vertikale leitende Verbindung
29 Anschlussleiter
30 Leiterstruktur 31 Membran
32 Aussparung
Bl Rückseite des ersten Halbleiterbauelementes
B2 Rückseite des zweiten Halbleiterbauelementes
Fl Vorderseite des ersten Halbleiterbauelementes F2 Vorderseite des zweiten Halbleiterbauelementes
P Drucksensor
S mikromechanischer Sensor
51 erstes Halbleiterbauelement
52 zweites Halbleiterbauelement

Claims

Patentansprüche
1. Halbleiterschaltung mit Durchkontaktierung, bei der
— ein erstes Halbleiterbauelement (Sl) mit einem ersten Substrat (1) aus Halbleitermaterial, einer Vorderseite
(Fl) und einer der Vorderseite gegenüberliegenden Rückseite (Bl) vorhanden ist, wobei an der Vorderseite mindestens eine Metallebene (7) vorhanden ist,
— ein zweites Halbleiterbauelement (S2) mit einem zweiten Substrat (2) aus Halbleitermaterial, einer Vorderseite
(F2) und einer der Vorderseite gegenüberliegenden Rückseite (B2) vorhanden ist, wobei an der Vorderseite mindestens eine Metallebene (7) vorhanden ist,
- eine Verbindungsschicht (5) vorhanden ist, die die Vor- derseite oder die Rückseite des ersten Halbleiterbauelementes mit der Vorderseite oder der Rückseite des zweiten Halbleiterbauelementes verbindet,
— eine Anschlusskontaktschicht (17, 17a) an der Vorderseite des ersten Halbleiterbauelementes, in dem ersten Substrat oder an der Verbindungsschicht vorhanden ist,
- in dem zweiten Substrat ein Kontaktloch (14) mit einer Metallisierung (11) vorhanden ist, wobei die Metallisierung die Anschlusskontaktschicht kontaktiert und eine Durchkontaktierung des zweiten Halbleiterbauelementes bildet, und
- eine Anschlussmetallschicht (12) auf dem zweiten Halbleiterbauelement vorhanden und mit der Metallisierung elektrisch leitend verbunden ist.
2. Halbleiterschaltung nach Anspruch 1, bei der die Anschlusskontaktschicht (17) in einer Metallebene (7) an der Vorderseite (Fl) des ersten Halbleiterbauelementes (Sl) ausgebildet ist.
3. Halbleiterschaltung nach Anspruch 1, bei der die Anschlusskontaktschicht (17a) ein Diffusionsbereich des ersten Substrates (1) ist.
4. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der
- die Verbindungsschicht (5) die Vorderseite (Fl) oder die Rückseite (Bl) des ersten Halbleiterbauelementes (Sl) mit der Vorderseite (F2) des zweiten Halbleiterbauelementes (S2) verbindet,
- die Anschlussmetallschicht (12) auf der Rückseite (B2) des zweiten Halbleiterbauelementes vorhanden ist und
- eine Kontaktfläche (9) für eine Lotkugel (13) auf der Anschlussmetallschicht (12) vorgesehen ist.
5. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der
- die Verbindungsschicht (5) die Rückseite (Bl) des ersten Halbleiterbauelementes (Sl) mit der Vorderseite (F2) oder der Rückseite (B2) des zweiten Halbleiterbauelementes (S2) verbindet,
- die Anschlusskontaktschicht (17, 17a) an der Vorderseite
(Fl) des ersten Halbleiterbauelementes vorhanden ist und — das Kontaktloch (14) und die Metallisierung (11) der
Durchkontaktierung in dem ersten Substrat (1) und in dem zweiten Substrat (2) vorhanden sind.
6. Halbleiterschaltung nach Anspruch 1, bei der - die Verbindungsschicht (5) die Rückseite (Bl) des ersten Halbleiterbauelementes (Sl) mit der Vorderseite (F2) des zweiten Halbleiterbauelementes (S2) verbindet, — die Anschlusskontaktschicht (17) an der Verbindungsschicht vorhanden ist,
— in dem ersten Substrat (1) ein Kontaktloch (24) mit einer Metallisierung (21) vorhanden ist, wobei die Metallisie- rung die Anschlusskontaktschicht (17) kontaktiert und eine Durchkontaktierung des ersten Halbleiterbauelementes (Sl) bildet, und
— eine Anschlussmetallschicht (22) auf dem ersten Halbleiterbauelement vorhanden und mit der Metallisierung in dem Kontaktloch des ersten Substrates elektrisch leitend verbunden ist.
7. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der - die Verbindungsschicht (5) die Vorderseite (Fl) des ersten Halbleiterbauelementes (Sl) mit der Vorderseite (F2) oder der Rückseite (B2) des zweiten Halbleiterbauelementes (S2) verbindet,
— eine weitere Anschlusskontaktschicht (18) in einer Metallebene (7) des ersten Halbleiterbauelementes oder des zweiten Halbleiterbauelementes vorhanden ist und
— in dem zweiten Substrat (1) ein weiteres Kontaktloch (14a) mit einer weiteren Metallisierung (IIa) vorhanden ist, wobei die weitere Metallisierung die weitere Anschlusskontaktschicht (18) kontaktiert und eine weitere Durchkontaktierung des zweiten Halbleiterbauelementes bildet.
8. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der - die Verbindungsschicht (5) die Vorderseite (Fl) des ersten Halbleiterbauelementes (Sl) mit der Vorderseite
(F2) des zweiten Halbleiterbauelementes (S2) verbindet,
- die Anschlusskontaktschicht (17, 17a) an der Vorderseite des ersten Halbleiterbauelementes oder in dem ersten
Substrat (1) vorhanden ist,
- eine weitere Anschlusskontaktschicht (18a) in einer Metallebene (7) des zweiten Halbleiterbauelementes vorhanden ist und — die Metallisierung (11) sowohl die Anschlusskontaktschicht (17, 17a) als auch die weitere Anschlusskontaktschicht (18a) kontaktiert.
9. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der
- die Verbindungsschicht (5) die Vorderseite (Fl) des ersten Halbleiterbauelementes (Sl) mit der Vorderseite
(F2) oder der Rückseite (B2) des zweiten Halbleiterbauelementes (S2) verbindet, - in der Vorderseite des ersten Halbleiterbauelementes ein mikromechanischer Sensor (S) integriert ist, der mindestens ein elektrisch leitfähiges Element (25, 26, 26a) aufweist, und
- ein elektrisch leitfähiges Element (26, 26a) des Sensors mit der Anschlusskontaktschicht (17, 17a) elektrisch leitend verbunden ist.
10. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der - die Verbindungsschicht (5) die Rückseite (Bl) des ersten Halbleiterbauelementes (Sl) mit der Rückseite (B2) des zweiten Halbleiterbauelementes (S2) verbindet, — in der Vorderseite (Fl) des ersten Halbleiterbauelementes ein Drucksensor (P) integriert ist und
— der Drucksensor eine zumindest bereichsweise elektrisch leitfähige Membran (31) aufweist, die mit der Anschluss- kontaktschicht (17, 17a) elektrisch leitend verbunden ist .
11. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, bei der - die Verbindungsschicht (5) die Vorderseite (Fl) oder die Rückseite (Bl) des ersten Halbleiterbauelementes (Sl) mit der Vorderseite (F2) des zweiten Halbleiterbauelementes (S2) verbindet und
— über der Rückseite (B2) des zweiten Halbleiterbauelemen- tes ein Anschlussleiter (29), der mit der Anschlussmetallschicht (12) elektrisch leitend verbunden ist, und eine Leiterstruktur (30), die für einen Oberflächensensor vorgesehen ist, vorhanden sind.
12. Verfahren zur Herstellung vertikal integrierter Schaltungen, bei dem
— zwei Halbleiter-Wafer, die eine Vorderseite (Fl, F2) und eine der Vorderseite gegenüberliegende Rückseite (Bl, B2) aufweisen, jeweils an der Vorderseite mit mindestens einer Metallebene (7) versehen werden,
— eine Anschlusskontaktschicht (17, 17a) an der Vorderseite eines der beiden Halbleiter-Wafer in einer Metallebene oder durch Ausbilden eines Diffusionsbereiches hergestellt wird, - die Vorderseite oder die Rückseite des ersten Halbleiter- Wafers mit der Vorderseite oder der Rückseite des zweiten Halbleiter-Wafers mittels einer Verbindungsschicht (5) dauerhaft verbunden wird,
- ein Kontaktloch (14) in einen der Halbleiter-Wafer geätzt wird, in dem die Anschlusskontaktschicht (17, 17a) freigelegt wird,
- eine Seitenwandisolation (10) und eine Metallisierung
(11) in dem Kontaktloch hergestellt werden, so dass die Metallisierung die Anschlusskontaktschicht kontaktiert, und - eine Anschlussmetallschicht (12) in elektrisch leitender Verbindung mit der Metallisierung aufgebracht wird.
13. Verfahren nach Anspruch 12, bei dem
- die Verbindungsschicht (5) und die Anschlusskontakt- schicht (17, 17a) auf verschiedenen Seiten eines der
Halbleiter-Wafer angeordnet werden und
- das Kontaktloch (14) durch beide Halbleiter-Wafer hindurch geätzt wird.
14. Verfahren nach Anspruch 12, bei dem
- die Verbindungsschicht (5) und die Anschlusskontaktschicht (17, 17a) auf derselben Seite eines der Halbleiter-Wafer angeordnet werden, Kontaktlöcher (14, 24) durch beide Halbleiter-Wafer hindurch geätzt werden, in denen jeweils die
Anschlusskontaktschicht (17, 17a) freigelegt wird, und
- Seitenwandisolationen (10, 20) und Metallisierungen (11, 21) in beiden Kontaktlöchern hergestellt werden, so dass die Metallisierungen die Anschlusskontaktschicht kontaktieren.
PCT/EP2009/067211 2009-01-15 2009-12-15 Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen Ceased WO2010081603A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102009004725.5 2009-01-15
DE200910004725 DE102009004725A1 (de) 2009-01-15 2009-01-15 Halbleiterschaltung mit Durchkontaktierung und Verfahren zur Herstellung vertikal integrierter Schaltungen

Publications (1)

Publication Number Publication Date
WO2010081603A1 true WO2010081603A1 (de) 2010-07-22

Family

ID=41665515

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2009/067211 Ceased WO2010081603A1 (de) 2009-01-15 2009-12-15 Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen

Country Status (2)

Country Link
DE (1) DE102009004725A1 (de)
WO (1) WO2010081603A1 (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011010362A1 (de) 2011-02-04 2012-08-09 Austriamicrosystems Ag Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
EP2546188A1 (de) * 2011-07-12 2013-01-16 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Verfahren zur Herstellung einer Struktur mit einer aufgehängten Membran und einer vergrabenen Elektrode
EP2584598A1 (de) 2011-10-20 2013-04-24 austriamicrosystems AG Verfahren zur Herstellung eines Halbleiterbauelements mit einer Durchkontaktierung und einer Deckschicht und entsprechendes Halbleiterbauelement
US8692337B2 (en) 2011-07-12 2014-04-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Structure with a moving portion and a buried electrode for movement detection included in a multi-substrate configuration
EP2741322A1 (de) * 2012-12-10 2014-06-11 ams AG Halbleitervorrichtung mit integrierter Heizplatte und vertieftem Substrat sowie Herstellungsverfahren
EP2772939A1 (de) 2013-03-01 2014-09-03 Ams Ag Halbleitervorrichtung zum Erfassen von Strahlung und Verfahren zum Herstellen einer Halbleitervorrichtung zum Erfassen von Strahlung
US8884442B2 (en) 2010-09-10 2014-11-11 Ams Ag Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact
US20150137330A1 (en) * 2011-09-23 2015-05-21 Stmicroelectronics Sa Method for estimating the diffusion length of metallic species within a three-dimensional integrated structure, and corresponding three-dimensional integrated structure
US12100644B2 (en) 2018-12-21 2024-09-24 Ams Ag Semiconductor device with through-substrate via and method of manufacturing a semiconductor device with through-substrate via
US12362230B2 (en) 2019-10-25 2025-07-15 Ams Ag Method of producing a semiconductor body with a trench, semiconductor body with at least one trench and semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2648214B1 (de) 2012-04-05 2019-06-12 ams AG Herstellungsverfahren für ein Halbleiterbauelement mit Substratdurchkontaktierung
DE102012108522A1 (de) * 2012-09-12 2014-03-13 Ams Ag Verfahren zur Herstellung eines Halbleiterstapels und Halbleiterstapel mit rückseitigem Durchkontakt
EP2790211B1 (de) 2013-04-10 2018-06-20 Ams Ag Verfahren zum Herstellen eines Durchkontaktierungssubstratwegs in einer Halbleitervorrichtung und Halbleitervorrichtung mit dem Durchkontaktierungssubstratweg
EP2899760B1 (de) 2014-01-27 2018-08-29 ams AG Halbleitervorrichtung für optische Anwendungen und Verfahren zur Herstellung solch einer Halbleitervorrichtung
DE102024200633A1 (de) 2024-01-24 2025-07-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Vertikale Verdrahtung eines Halbleiterbauelements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1653510A2 (de) * 2004-10-28 2006-05-03 Sanyo Electric Co., Ltd. Halbleiteranordnung und Herstellungsverfahren dafür
US20070096263A1 (en) * 2005-11-03 2007-05-03 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
US20070267723A1 (en) * 2006-05-16 2007-11-22 Kerry Bernstein Double-sided integrated circuit chips
US20080150153A1 (en) * 2003-10-21 2008-06-26 Ziptronix, Inc. Single mask via method and device
US20080157098A1 (en) * 2006-12-27 2008-07-03 Sanyo Electric Co., Ltd Semiconductor device and method of manufacturing the same
US20080179728A1 (en) * 2007-01-31 2008-07-31 Elpida Memory, Inc. Laminated memory

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986196A (en) 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
US5511428A (en) 1994-06-10 1996-04-30 Massachusetts Institute Of Technology Backside contact of sensor microstructures
DE69737262T2 (de) 1997-11-26 2007-11-08 Stmicroelectronics S.R.L., Agrate Brianza Herstellungsverfahren für einen Vorder-Hinterseiten-Durchkontakt in mikro-integrierten Schaltungen
TW442873B (en) 1999-01-14 2001-06-23 United Microelectronics Corp Three-dimension stack-type chip structure and its manufacturing method
US6352923B1 (en) 1999-03-01 2002-03-05 United Microelectronics Corp. Method of fabricating direct contact through hole type
US6159833A (en) 1999-09-08 2000-12-12 United Microelectronics Corp. Method of forming a contact hole in a semiconductor wafer
JP2001116768A (ja) 1999-10-20 2001-04-27 Shin Etsu Polymer Co Ltd 半導体ウェハーまたは半導体チップ用コンタクト
US6483147B1 (en) 1999-10-25 2002-11-19 Advanced Micro Devices, Inc. Through wafer backside contact to improve SOI heat dissipation
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
AU2002368524A1 (en) * 2002-12-20 2004-07-22 International Business Machines Corporation Three-dimensional device fabrication method
US6930040B2 (en) 2003-10-22 2005-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a contact on a silicon-on-insulator wafer
US20050156330A1 (en) 2004-01-21 2005-07-21 Harris James M. Through-wafer contact to bonding pad
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
DE102008033395B3 (de) 2008-07-16 2010-02-04 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080150153A1 (en) * 2003-10-21 2008-06-26 Ziptronix, Inc. Single mask via method and device
EP1653510A2 (de) * 2004-10-28 2006-05-03 Sanyo Electric Co., Ltd. Halbleiteranordnung und Herstellungsverfahren dafür
US20070096263A1 (en) * 2005-11-03 2007-05-03 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
US20070267723A1 (en) * 2006-05-16 2007-11-22 Kerry Bernstein Double-sided integrated circuit chips
US20080157098A1 (en) * 2006-12-27 2008-07-03 Sanyo Electric Co., Ltd Semiconductor device and method of manufacturing the same
US20080179728A1 (en) * 2007-01-31 2008-07-31 Elpida Memory, Inc. Laminated memory

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884442B2 (en) 2010-09-10 2014-11-11 Ams Ag Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact
DE102011010362A1 (de) 2011-02-04 2012-08-09 Austriamicrosystems Ag Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
EP2546188A1 (de) * 2011-07-12 2013-01-16 Commissariat à l'Énergie Atomique et aux Énergies Alternatives Verfahren zur Herstellung einer Struktur mit einer aufgehängten Membran und einer vergrabenen Elektrode
FR2977884A1 (fr) * 2011-07-12 2013-01-18 Commissariat Energie Atomique Procede de realisation d'une structure a membrane suspendue et a electrode enterree
US9783407B2 (en) 2011-07-12 2017-10-10 Commissariat à l'énergie atomique et aux énergies alternatives Method for making a suspended membrane structure with buried electrode
US8692337B2 (en) 2011-07-12 2014-04-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Structure with a moving portion and a buried electrode for movement detection included in a multi-substrate configuration
US9431373B2 (en) * 2011-09-23 2016-08-30 Stmicroelectronics Sa Method for estimating the diffusion length of metallic species within a three-dimensional integrated structure, and corresponding three-dimensional integrated structure
US20150137330A1 (en) * 2011-09-23 2015-05-21 Stmicroelectronics Sa Method for estimating the diffusion length of metallic species within a three-dimensional integrated structure, and corresponding three-dimensional integrated structure
EP2584598A1 (de) 2011-10-20 2013-04-24 austriamicrosystems AG Verfahren zur Herstellung eines Halbleiterbauelements mit einer Durchkontaktierung und einer Deckschicht und entsprechendes Halbleiterbauelement
WO2014090681A1 (en) * 2012-12-10 2014-06-19 Ams Ag Semiconductor device with integrated hot plate and recessed substrate and method of production
CN104838492A (zh) * 2012-12-10 2015-08-12 ams有限公司 具有集成热板和凹口衬底的半导体装置及制造方法
EP2741322A1 (de) * 2012-12-10 2014-06-11 ams AG Halbleitervorrichtung mit integrierter Heizplatte und vertieftem Substrat sowie Herstellungsverfahren
US9570390B2 (en) 2012-12-10 2017-02-14 Ams Ag Semiconductor device with integrated hot plate and recessed substrate and method of production
EP2772939A1 (de) 2013-03-01 2014-09-03 Ams Ag Halbleitervorrichtung zum Erfassen von Strahlung und Verfahren zum Herstellen einer Halbleitervorrichtung zum Erfassen von Strahlung
WO2014131731A1 (en) 2013-03-01 2014-09-04 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
US11107848B2 (en) 2013-03-01 2021-08-31 Ams Ag Semiconductor device for detection of radiation and method of producing a semiconductor device for detection of radiation
US12100644B2 (en) 2018-12-21 2024-09-24 Ams Ag Semiconductor device with through-substrate via and method of manufacturing a semiconductor device with through-substrate via
US12362230B2 (en) 2019-10-25 2025-07-15 Ams Ag Method of producing a semiconductor body with a trench, semiconductor body with at least one trench and semiconductor device

Also Published As

Publication number Publication date
DE102009004725A1 (de) 2010-07-29

Similar Documents

Publication Publication Date Title
WO2010081603A1 (de) Halbleiterschaltung mit durchkontaktierung und verfahren zur herstellung vertikal integrierter schaltungen
DE102008033395B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE102014019445B4 (de) Mikroelektromechanische Systeme und Verfahren zu ihrer Herstellung
DE102010039057B4 (de) Sensormodul
DE102012208033B4 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102011088581B4 (de) Verfahren zur Herstellung von Gehäuseverbindungen und damit hergestelltes Bauelement
EP2576429B1 (de) Bauelement mit einer durchkontaktierung und verfahren zu dessen herstellung
EP1419534A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE102011081460A1 (de) Verfahren zum bilden einer durchkontaktierung in einem halbleiterelement und halbleiterelement, das dieselbe aufweist
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE102015217918A1 (de) Mikromechanisches Bauelement
WO2012031845A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
DE102017109670B4 (de) Herstellungsverfahren für ein Chippackage mit Seitenwandmetallisierung
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102019211371A1 (de) Verfahren zum Herstellen eines elektronischen Schaltungsbauelements und elektronisches Schaltungsbauelement
DE102009005458B4 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
DE102012210033B4 (de) Bauelement mit Durchkontaktierung und Verfahren zur Herstellung
DE102014107018A1 (de) Halbleitervorrichtung mit lötbaren und bondbaren elektrischen Kontaktplättchen
WO2015185354A2 (de) Halbleiter-bauelement mit mindestens einem durchkontakt im trägersubstrat und verfahren zum erzeugen eines solchen durchkontakts
EP2191502B1 (de) Elektronisches system und verfahren zur herstellung eines dreidimensionalen elektronischen systems
DE102012219769B4 (de) Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE102011010362B4 (de) Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09797015

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09797015

Country of ref document: EP

Kind code of ref document: A1