WO2010074187A1

WO2010074187A1 - 電力制限回路

Info

Publication number: WO2010074187A1
Application number: PCT/JP2009/071512
Authority: WO
Inventors: 佐藤浩貴; 河野公彦; 土居喜明; 串岡洋一
Original assignee: 日本電気株式会社; Ｎｅｃエンジニアリング株式会社; 株式会社日立国際電気
Priority date: 2008-12-22
Filing date: 2009-12-17
Publication date: 2010-07-01
Also published as: US8446202B2; JPWO2010074187A1; US20110227628A1; JP5146890B2

Abstract

電力制限回路は、デジタル入力信号を分岐させた一方のデータを補間する最大値予測フィルタ部１１と、最大値予測フィルタ部の出力から一定期間毎に最大値及び時間検出位置を検出する最大値検出部１２と、検出された最大値から閾値を減算し、負数となる場合は０（ゼロ）レベルとしたピーク信号を出力する閾値減算部１３と、時間検出位置に応じてピーク信号に重み付けする係数選択部１４と、重み付けされたピーク信号を入力信号の帯域内に制限する複素フィルタ部１５と、複素フィルタ部のフィルタ係数を演算するフィルタ係数演算部１６と、帯域制限されたピーク信号の算出に要する時間だけ分岐させた他方の入力信号を遅延させる遅延調整部１７と、帯域制限されたピーク信号を遅延させた他方の分岐入力信号から減算する減算部１８とを備える。

Description

電力制限回路

　本発明は、電力制限回路に関し、特に、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）やマイクロプロセッサで実現するデジタル信号処理の分野において、デジタル高速無線通信システムが備える送信用パワーアンプ（電力増幅器）等の入力電力に制限を設ける回路に関する。

　近年、デジタル高速無線通信システムの分野において、周波数帯域の利用効率向上と、データ通信の高速化という市場の要求に応えるためＣＤＭＡ（Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ：符号分割多重接続）や、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ　Ｆｒｅｑｕｅｎｃｙ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅｘｉｎｇ：直交波周波数分割多重）といった高効率の多重方式が多く採用されるようになった。これらの方式は、送信信号生成時に複数のキャリアやコードの多重を行うため、送信信号の平均電力に対して非常に大きい瞬時電力（ピークファクタ、クレストファクタ）を有するという特徴があり、送信信号増幅器（送信パワーアンプ）の設計に大きな制限を与える。
　無線通信装置が有する送信パワーアンプの入出力特性は、送信信号を歪み無く送信するために、理想的には図２に示すＴ（ｘ）のような直線性が必要である。しかし実際のパワーアンプの入出力特性は高出力領域ではＥ（ｘ）のように非直線性を示し飽和する。非直線性の領域を使用すると希望周波数帯域外の放射レベルの増加が起きる。そのためパワーアンプの平均動作点を下げ、出力飽和点に対するバックオフ（図２の動作点から飽和点までの余裕）を充分に確保することにより直線性のある領域のみを使用して希望帯域外の放射レベルを抑制している。
　従って瞬時電力が大きい程バックオフを多く取る必要があり、瞬時電力を抑えることがパワーアンプの高効率化、省電力化に寄与する。瞬時電力を抑えることは信号を劣化させることに他ならないため、信号の劣化を最小限にして瞬時電力を抑える技術が求められている。
　これを実現する関連技術として、特開２００７−３０６３４６号公報（特許文献１）に記載されているように窓関数を用いて電力制限を行う方法がある。
　また、他の関連技術として、特開２００８−０７８９４３号公報（特許文献２）に記載されている方法もある。

　窓関数を用いて電力制限を行う関連技術は、周波数スペクトラムや送信信号のＥＶＭ（Ｅｒｒｏｒ　Ｖｅｃｔｏｒ　Ｍａｇｎｉｔｕｄｅ）が劣化する課題を抱えている。その理由を以下に示す。
　関連技術及び本発明において電力制限回路に入力されるデジタル信号は直線位相フィルタにより帯域制限された信号であることを想定している。帯域制限されたデジタル信号をサンプリングごとに分解するとインパルス応答の集合であることは直線位相フィルタの構成からも明らかである。２つの連続したインパルスを直線位相フィルタに通した例と、帯域制限した信号が各インパルス応答の和であることを示す例とを、図３Ａ及びＢにそれぞれ示す。
　上記帯域制限された信号を特許文献１に記載の技術により電力制限する場合、その波形はインパルス応答とは異なる波形となる。図４Ａ及びＢに関連技術による電力制限回路出力の時間軸表現と周波数軸表現をそれぞれ示す。図４Ａに示す時間軸上では差が分かりづらいが、信号の中央から離れるに従い制限を掛ける乗数が窓関数的に減衰するため、元のインパルス応答とは異なる信号となる。図４Ｂの周波数軸表現を参照すると信号帯域が広がっていることが確認できる。従って窓関数を用いた電力制限を行う関連技術では送信周波数スペクトラムが歪むことが理解できる。送信スペクトラムが歪むと隣接チャネルの信号に影響を与え受信特性の劣化を引き起こす。それゆえ、最大電力値を抑制して歪みの無い送信スペクトラムとすることが本発明の解決すべき第１の課題である。
　第１の課題を解決する方法としては、特許文献２の図２にあるようにピーク信号を生成して帯域制限を掛けた後に主信号から減算する方法が一般的である。しかし特許文献２に記載の技術はオーバサンプリング後の信号に対してピーク抑圧処理を施しているため高速で処理する必要がある。これは回路規模が大きくなる、もしくは動作速度が速くなり消費電力が大きくなるという課題がある。また帯域制限を一様に掛けるため、マルチキャリア時に規格の緩いキャリアへピーク信号を集めるということも出来ない。本発明では、後段で発生する信号電力の最大値を予測して、回路を低い動作速度で動作させるようにする。また帯域制限フィルタの係数を可変し、帯域により減衰率を変えることでピーク信号のキャリアへの影響度を調整できるようにする。
　以上のことから、本発明は、希望周波数帯域外の放射レベルを許容範囲内に抑え、平均電力とバックオフの損失を可能な限り抑制し、特に従来技術以上に希望周波数帯域外の放射レベルを抑えることを特徴とする電力制限回路を提供しようとするものである。また、本発明は、関連技術以上に制限回路動作速度を低くして消費電力削減した電力制限回路を提供しようとするものである。
　本発明の一側面に係る電力制御回路は、入力された信号の最大瞬時電力値を所定の電力値以下に制限して出力するための電力制限回路であって、アナログ出力時の瞬時電力最大値を予め計算するための最大値予測フィルタ部（１１）と、最大値予測フィルタ部の出力から一定期間毎に最大値を検出し、最大値とその時間検出位置を出力する最大値検出部（１２）と、最大値から閾値を減算する閾値減算部（１３）と、最大値を検出した時間検出位置により閾値減算部（１３）の出力信号に重みを掛ける係数選択部（１４）と、係数選択部（１４）から出力する減算するべき値に帯域制限を掛ける複素フィルタ部（１５）と、前記複素フィルタ部（１５）のフィルタ係数を演算するフィルタ係数演算部（１６）と、処理遅延調整のための遅延調整部（１７）と、帯域制限された減算するべき信号を主信号から減算する減算部（１８）を備えることを特徴とする。
　本発明では、最大値を検出して信号のピーク値を予め計算することにより送信信号のピーク信号抑制の精度を高め、減算するべきピーク信号に帯域制限を施すことで送信スペクトラム帯域外の帯域を劣化させること無く、ピーク信号を抑制することができる。また減算するべきピーク信号を帯域制限する際にキャリア毎の減衰量を制御することで各キャリアへ配分する比率が制御可能となり、規格の厳しいキャリアへの電力配分を減らすことが可能となる。これにより、本発明は以下の効果の少なくとも一つを奏する。
　第１の効果は、平均電力に対するピーク信号を抑制する際に信号のスペクトラムを悪化させないことである。その理由は、減算するピーク信号に対して入力信号と同じ帯域制限を掛け、同じ帯域制限が掛かった信号同士を加減算しても帯域外のスペクトラムは発生しないからである。
　第２の効果は、減算するべきピーク信号を帯域により配分比率を可変する手段を持つことで規格の緩い帯域へピーク信号を集め、規格の厳しい帯域への影響を減ずることが可能となることである。
　第３の効果は、後段のピーク信号を予測することで本発明のピーク抑圧の動作速度を抑えることである。動作速度を抑えることは回路規模を抑えることと同じであり、消費電力の低減に寄与することである。
　第４の効果は、出力信号の最大値を抑圧することで、後段にパワーアンプを組み込むシステムにおいて必要なパワーアンプの消費電力を小さく出来るため、装置全体の消費電力の低減に寄与することである。

　図１は、本発明の第一の実施の形態に係る電力制限回路のブロック図である。
　図２は、パワーアンプの入出力特性を示すグラフである。
　図３Ａは、２つのインパルス入力とそのインパルス応答を重ねて描いたグラフである。
　図３Ｂは連続する２つのインパルス入力に対するインパルス応答を描いたグラフであって、連続したインパルス入力のインパルス応答が各インパルス応答の加算であり、振幅が大きくなることを示すグラフである。
　図４Ａは、関連技術による電力制限回路の出力の時間軸波形を示すグラフである。
　図４Ｂは、関連技術による電力制限回路の出力の周波数軸波形を示すグラフであり、
　図５は、離散サンプリング信号間をアナログ信号に変換するときにはサンプリング間の信号が存在し、最大値点がサンプリング点以外にも存在することを示すグラフである。
　図６は、本発明による電力制限回路をサンプリング周波数の低い処理系で動作させるときの構成例を示すブロック図である。
　図７は、図１の電力制御回路に含まれる最大値予測フィルタ部１１の周波数特性例を示すグラフである。
　図８は、図１の電力制御回路に含まれる最大値検出部１２の検出動作を説明するためのグラフである。
　図９は、最大値検出部１２の最大値検出結果を示すグラフである。
　図１０は、図１の電力制御回路に含まれる閾値減算部１３の動作を極座標表示で説明するためのグラフである。
　図１１は、インパルス信号の周波数特性を示すグラフである。
　図１２は、シングルキャリア用ローパスフィルタの周波数特性及び周波数シフト例を示すグラフである。
　図１３は、マルチキャリア時にキャリア毎に減衰量を可変する例を示すグラフである。
　図１４は、図１の電力制御回路に含まれる複素フィルタ部１５の係数を電力制限回路入力信号帯域よりも狭くすることを示すグラフである。
　図１５は、複素フィルタ部１５の係数をセンタータップで１．０＋ｊ０．０と設計することを示すグラフであって、電力制限回路の入力信号帯域がバンドパス帯域であるときの例である。
　図１６は、複素フィルタ部１５の周波数特性の例を示すグラフである。
　図１７は、電力制限回路入力振幅と算出された減算するべきピーク信号、電力制限回路出力振幅及び閾値（Ｔｈ）を示すグラフであって、電力制限回路出力振幅が閾値（Ｔｈ）以下となることを示すグラフである。
　図１８は、電力制限回路入力振幅と抑制するべき信号を示すグラフである。
　図１９は、電力制限回路入力信号のスペクトラムを示すグラフである。
　図２０は、最大値検出部１２の動作説明をするグラフである。
　図２１は、最大値検出部１２及び係数選択部１４、複素フィルタ部１５の動作を説明する表である。
　図２２は、電力制限回路入力信号と帯域制限前のピーク信号、帯域制限後のピーク信号の周波数特性を示すグラフである。
　図２３は、図１の電力制御回路に含まれるフィルタ係数演算部１６の動作を説明するフローチャートである。
　図２４Ａは、周波数シフト前のローパスフィルタ係数の振幅表示グラフである。
　図２４Ｂは、周波数シフト後のローパスフィルタ係数の振幅表示グラフである。
　図２５は、本発明の第一の実施の形態に係る電力制限回路の入力振幅と出力振幅を示すグラフである。
　図２６は、本発明の第二の実施の形態に係る電力制限回路の構成を示すブロック図である。

　次に、本発明の実施の形態について図面を参照して詳細に説明する。
　図１は本発明の第一の実施の形態に係る電力制限回路の構成を示すブロック図である。
　図示の電力制限回路は、入力信号の瞬時電力最大値を所定の電力値以下に制限して出力するための電力制限回路である。この電池力制限回路は、第１のサンプリングレートで量子化されている入力ＩＱ信号を分岐させる分岐部と、分岐させた分岐入力信号の一方に対し、それよりも高い第２のサンプリングレートで補間する最大値予測フィルタ部１１と、最大値予測フィルタ部１１によって補間された信号から第１のサンプリングレートに対応する一定期間ごとに最大値と時間検出位置を出力する最大値検出部１２と、最大値から予め設定された閾値を減算した結果を、減算結果が負数となる場合は０（ゼロ）としたピーク信号として出力する閾値減算部１３と、時間検出位置に従い、ピーク信号に重み付けを行う係数選択部１４と、係数選択部１４より出力される重み付け後のピーク信号に帯域制限を掛ける複素（ＦＩＲ）フィルタ部１５と、複素フィルタ部１５の係数を演算するフィルタ係数演算部１６と、最大値予測フィルタ部１１から複素フィルタ部１５までの処理遅延だけ、分岐させた分岐入力信号の他方を遅らせる遅延調整部１７と、遅延調整部１７で遅延調整した他方の分岐入力信号から複素フィルタ部１５の出力である帯域制限されたピーク信号を減算する減算部１８とを備えている。以下、詳述する。
　最大値予測部１９は、最大値予測フィルタ部１１と最大値検出部１２から構成され、後段で発生する送信信号振幅の最大値を予測するものである。この部分は予測動作をさせるために他の構成要素よりも高速で動作させる。
　最大値予測フィルタ部１１は、デジタルサンプリング間隔の間に存在する信号を算出する。通常、無線送信機では送信デジタル信号を送信アナログ信号に変換して送信するため、図５に示すようにサンプリング間の信号も出力される。そのため瞬時電力最大値（ピーク値）がデジタル入力信号よりも大きくなりえる。そこで最大値予測フィルタ部１１によりデータを補間して真のピーク値を予め計算することで、本来抑制するべき信号レベルの精度を向上させる。最大値予測フィルタ部１１を備えるその他の理由は、図６に示すようにデジタル信号処理のデジタルアップサンプリングフィルタを配置する場合に、低サンプリングレートの箇所で電力制限を行うことが可能になるからである。低サンプリングレートの箇所で処理すると回路規模が小さくなり、動作速度にも余裕が出る利点がある。ただし低サンプリングレートで処理することは、実サンプリング点よりも時間軸がずれた位置の信号点を使うことになり、高サンプリングレートで処理するよりも精度が劣る。これは回路規模及び処理遅延時間と精度とのトレードオフとなる。
　また最大値予測フィルタ部１１の周波数特性は送信信号の帯域と同じ帯域を持たせた４倍のアップサンプリングとなるように算出する。周波数特性の例を図７に示す。図７に示すように、該フィルタはキャリア全体を通過域とする。本発明の第一の実施の形態では４倍のアップサンプリングとして最大値予測フィルタを構成するが、４倍より大きいアップサンプリングをするほうがピークの抑制性能は改善する。ただし、ＣＤＭＡやＯＦＤＭの変調方式において、電力制限回路に入力される信号が８倍のサンプリングレートで帯域制限されている場合は、実際には４倍サンプリング（最大値予測フィルタ後は８×４＝３２倍サンプリング）とそれ以上のサンプリングの比較において、回路規模増加に相応する改善効果は得られない。
　次に、最大値検出部１２において最大値予測フィルタ部１１の出力信号から最大値を検出する。最大値の検出は、入力信号のサンプリングレートに対応する一定期間毎に行う。本実施の形態では、最大値予測フィルタ部１１を４倍アップサンプリングとしたため、図８に示す通り４個（Ａ，Ｂ，Ｃ，Ｄ）区切りで電力の最大値を検出する。検出結果を図９に示す。最大値検出部１２は、検出した最大値に対応する信号を出力する。出力レートは、入力信号のサンプリングレートと同じである。出力する信号は電力値ではなくＩＱ信号である。また最大値を検出する際に時間検出位置がＡ、Ｂ、Ｃ、Ｄのどの位置かも判定する。時間検出位置を判定する理由は係数選択部１４の動作と共に説明する。
　閾値減算部１３は、最大値検出後の信号（Ｒｍ・ｅｘｐ（ｊθ））の振幅（Ｒｍ）から任意に設定可能な閾値（Ｔｈ）を減算する。減算結果は（Ｒｍ−Ｔｈ）・ｅｘｐ（ｊθ）となる。ここで、ｅｘｐ（ｊθ）＝ｃｏｓθ＋ｊｓｉｎθ（ｊは虚数を表す添え字）である。この減算結果のうち（Ｒｍ−Ｔｈ）＜０の信号点については０（ゼロ）レベルとする処理を行い出力する。この減算処理は図１０に示す複素平面上に示すと、Ｔｈ以上の振幅の信号点の位相を変えずにＴｈまで制限するためのベクトル値を算出する処理であると理解できる。
　ピーク信号をフーリエ変換して周波数特性を算出すると図２２となる。分かりやすいように送信信号のスペクトラムも重ねて表示している。図２２が示すことは、ピーク信号はインパルス信号のように全帯域に渡り周波数スペクトルを持ち、単純に送信信号からピーク信号を減算すると、送信信号の帯域外スペクトラムを悪化させるということである。これを考慮すれば、ピーク信号を減算する前にピーク信号に対して帯域制限すれば送信信号の帯域外スペクトラムを悪化させることが無くなることが理解できる。
　係数選択部１４では、最大値検出部１２で得た、時間検出位置（Ａ、Ｂ、Ｃ、Ｄ）を用いて次のように処理を行う。Ａ又はＤで検出した場合は、その隣のサンプルでもピークを検出する可能性が高く、それに従い０．６倍の重み付けをする。Ｂ又はＣで検出した場合は、その位置がピーク点であると考え１．０倍とし重み付けを行わない。重み付けを行う理由は複素（ＦＩＲ：Ｆｉｎｉｔｅ　Ｉｍｐｕｌｓｅ　Ｒｅｓｐｏｎｓｅ）フィルタ部１５の説明でも述べるが、連続したピーク値に対してはインパルス応答が重なり合い、ピーク信号が過大となるためである。
　複素フィルタ部１５は、係数選択部１４で重み付けを行ったピーク信号の帯域制限を行う。帯域制限する理由は、減算するべきピーク信号の帯域を送信信号帯域内に抑えるためである。減算するべきピーク信号がインパルスであれば、周波数特性は、図１１に示すように全帯域に渡りフラットな特性を持つ。従って送信信号からこのピーク信号を減算すると、ピーク信号の周波数特性が重畳されて送信スペクトラムが悪化することとなる。ここでピーク信号を帯域制限しておけば減算しても送信信号の帯域内以外に信号が存在しないため、送信スペクトラムに影響を与えない。
　フィルタ係数演算部１６は、前記ピーク信号をキャリア帯域内に制限するフィルタ係数を求める。フィルタ係数は、入力信号を構成する各キャリアの種類、信号帯域や周波数特性（サンプリング周波数、帯域幅、中心周波数等）に応じて所望の帯域制限を行うように決定する。図１２に示すようにローパスフィルタ（低域濾波器）の係数を変更して通過帯域を周波数シフトさせることにより任意の周波数に配置することが可能である。周波数シフトは、例えば、図２３のフローチャートに示す処理を実行することにより実現できる。マルチキャリアの場合には図１３に示すようにフィルタの減衰量を帯域毎に可変できるため、規格の厳しいキャリアに対して前記減算するべきピーク信号の電力を減らすことが可能となる特徴を持つ。各キャリアのフィルタの周波数特性は図１４に示す通り、送信信号の周波数特性よりもやや帯域内に狭くする。帯域を狭くする理由は同じ周波数特性であると計算誤差により送信信号スペクトラム近傍の低いレベルでノイズが乗るためである。例えば、一般に知られているロールオフフィルタのロールオフファクタαが０．２の送信信号帯域である場合、αが０．１の周波数特性を持つ複素フィルタを設計するといった程度で良い。帯域制限フィルタの係数のゲインは、入出力が同じレベルとなるように算出するのではなく、中央タップが１．０倍となるように設計する。図１５にバンドパスフィルタ係数の例を示す。つまりバンドパスフィルタ係数もセンタータップが１．０となるように設計する。また２つの連続したインパルスを複素フィルタ部１５に入力したときの出力スペクトラム例を図１６に示した。これにより連続したインパルスを入力した場合の応答が入力振幅より大きくなることが理解できる。つまり減算するべきピーク値が連続した場合にそのまま複素処理すると元の振幅よりも大きな値となり、過度に電力制限を行うことになるためＥＶＭの劣化を起こす。これが係数選択部１４でピーク信号に重み付けを行う理由である。
　遅延調整部１７は、最大値予測からピーク信号の帯域制限処理までの処理遅延時間に基づいて、送信信号のタイミングを調整する固定的な遅延機能を持つ。
　減算部１８は、帯域制限されたピーク信号を減算する機能である。減算処理を行った例を図１７に示す。
　次に図１の電力制限回路の動作について説明する。
　当業者において時間軸の複素信号をＩ＋ｊＱと表現することが多いため複素信号をＩＱ信号と記載する。電力制限回路の入力ＩＱ信号の時間軸振幅表示例を図１８に、周波数表示例を図１９に示す。図１８の振幅軸上の閾値Ｔｈ以上が抑制するべき信号である。
　閾値Ｔｈ以上のピーク点を含む送信信号と最大値予測フィルタ部１１の出力結果を図２０に示す。この図によると点Ｐ１、点Ｐ２、点Ｐ３の３点に対する補間値が閾値Ｔｈを越えている。
　上記、閾値を超えた３点について最大値検出部１２により、最大値と時間検出位置を算出する。図２１に検出位置と最大値等との関係を表に示す。この表から、点Ｐ１の補間データのうち最大値は２．１９２であり、時間検出位置はＤである。点Ｐ２の対応する最大値は２．３５８、検出点はＤであり、点Ｐ３の対応する最大値は２．３３４、時間検出位置はＡである。
　次に閾値減算部１３によりピーク値から閾値を減算する。閾値減算部１３の入力信号はＩＱ信号であるため閾値Ｔｈの単位を振幅真値にしておく。本動作説明では電力制限回路入力信号の平均電力の＋６．５［ｄＢ］を閾値とし、これを振幅値に変換してＴｈ＝１０＾（＋６．５／２０）≒２．１１３とする。図２１の表の通り、（最大値−閾値）を算出して、算出結果が負の値となる箇所は０（ゼロ）として閾値減算部１３の結果を得る。これが除去すべきピーク信号である。
　係数選択部１４は最大値検出部１２の最大値時間検出位置から重み係数を選択する。Ａ、Ｄで検出した場合は０．６倍とし、Ｂ、Ｃで検出した場合は１．０倍とする。点Ｐ１、点Ｐ２、点Ｐ３の時間検出位置がそれぞれＤ、Ｄ、Ａであるため、対応する重み係数は０．６、０．６、０．６となる。重みの掛かったピーク信号と電力制限回路入力信号を周波数表示すると図２２のピーク信号スペクトラムとなる。
　フィルタ係数演算部１６により、キャリア帯域に応じたフィルタ係数を算出する。この動作はキャリアが追加または削除されたときに１度行い、どのようなキャリアが追加されたかは外部から指示される。
　図２３に示すフィルタ係数演算部動作フローチャートを参照してフィルタ係数演算部１６の動作を説明する。初めにキャリア帯域の形状をしたローパスフィルタを計算する（キャリアの帯域毎に予め計算して不揮発性メモリ等へ保持しても良い）。ローパスフィルタの例を図１２に示す。次にキャリアの中心周波数まで周波数シフト演算を行う。フローチャート上に記載したようにフィルタ係数の中央点を時刻ｔ＝０としてｅｘｐ（ｊ２πｆ／ＦｓΔｔ）を乗算して周波数シフトを行う。ｆは周波数シフト量、Ｆｓはサンプリング周波数である。周波数シフト前後のフィルタ係数の例を図２４に示す。
　次にフィルタの減衰量制御を行う。各キャリアに同量配分するのであれば、各ＡＴＴ（減衰率）を１．０倍とすれば良い。図１３に示すようにキャリア１の減衰量を増やすとキャリア１へ配分されるパワーが減るためキャリア１への影響は少なくなる。そのため規格の厳しいキャリアへの影響を抑えることが可能となる。最後にフィルタ係数の中央点が１．０となるように正規化してフィルタ係数演算を完了する。
　複素フィルタ部１５により重みの掛かったピーク信号の不要成分を除去すると図２２に示す帯域制限後のピーク信号スペクトラムとなる。
　遅延調整部１７は最大値予測フィルタ部１１から複素フィルタ部１５までの処理遅延と同じだけ分岐入力ＩＱ信号（主信号）を遅延させる。
　最後に減算部１８で電力制限回路の分岐入力ＩＱ信号からピーク信号を減算して出力すると図２５の電力制限後のＩＱ信号の振幅表示を得る。この図からピーク電力がＴｈまで制限されていることが理解できる。また図２２に電力制限回路入力信号と帯域制限後のピーク信号を示す。このことから帯域外の放射レベルが悪化しないことが確認できる。
　なお、上記実施の形態では、最大値予測フィルタを４倍サンプリングで用いているが、さらに高速サンプリングとしても良い。４倍サンプリングのときと同様に両端で最大値を検出した場合に０．６倍の重み付けを行う。また係数選択部の重み係数をシミュレーション上特性の良い０．６倍としているが他の値に調整して構成しても良い。
（発明の他の実施の形態）
　図２６は本発明の第二の実施の形態に係る電力制限回路の構成を示すブロック図である。図１の電力制限回路における最大値予測フィルタ部１１に代えて一般的な補間方法を採用する補間部１１ａを有している。その他の構成、動作は図１の電力制御回路と同様である。この電力制限回路は、フィルタ形よりも最大値の予測精度は落ちるが回路規模が抑えられることが特徴である。
　図１の電力制限回路では、最大値予測フィルタ部１１のデジタルフィルタ構成によりサンプリング点間を補間して最大値を予測しているが、フィルタ構成は次段の信号波形を正確に再現する一方で、多くの乗算器、加算器を必要とし、回路規模が大きくなる傾向がある。この最大値予測を、その他の実施例の補間部１１ａの一般的な補間法に置き換えることで回路規模を抑えることが可能である。一例として、ラグランジュ補間法に置き換えた場合は加算器のみで回路を構成することが可能であることは一般に知られており、回路規模を抑えることが可能である。ただしフィルタと違い、周波数特性が所望の物ではなく実際に発生する最大値とは異なるため最大値予測精度は落ちる。このように最大値予測の精度と回路規模とはトレードオフの関係にある。よって、その使用目的に応じて、補間部１１ａに種々の構成を採用することが可能である。
　以上、本発明についていくつかの実施の形態に即して説明したが、本発明は上記実施の形態に限定されるものではなく、本発明の主旨から逸脱することなく、種々の変形、変更が可能である。
　この出願は、２００８年１２月２２日に出願された日本出願特願２００８−３２５２５８号を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims

　入力信号の瞬時電力最大値を所定の電力値以下に制限して出力するための電力制限回路であって、第１のサンプリングレートで量子化されている前記入力信号を分岐させた一方の分岐入力信号に対し、それよりも高い第２のサンプリングレートで補間する最大値予測フィルタ部と、前記最大値予測フィルタ部によって補間された信号から前記第１のサンプリングレートに対応する一定期間ごとに最大値と時間検出位置を出力する最大値検出部と、前記最大値から予め設定された閾値を減算した結果を、減算結果が負数となる場合は０（ゼロ）としたピーク信号として出力する減算部と、前記時間検出位置に従い、前記ピーク信号に重み付けを行う係数選択部と、該係数選択部より出力される重み付け後のピーク信号に帯域制限を掛ける複素フィルタ部と、前記複素フィルタ部の係数を演算するフィルタ係数演算部と、前記最大値予測フィルタ部から該複素フィルタ部までの処理遅延だけ、分岐させた他方の分岐入力信号を遅らせる遅延調整部と、該遅延調整部で遅延調整した前記他方の分岐入力信号から該複素フィルタ部出力の帯域制限されたピーク信号を減算する減算部とを備えることを特徴とする電力制限回路。
　請求項１に記載の電力制限回路において、前記最大値予測フィルタ部からの前記補間された信号から前記第１のサンプリングレートに対応する一定期間ごとに前記最大値を検出することで、前記最大値検出部から出力される前記最大値の出力レートを前記第１のサンプリングレートと同じにすることを特徴とする電力制限回路。
　請求項１に記載の電力制限回路において、前記係数選択部は、前記時間検出位置に従い前記ピーク信号に重み付けすることを特徴とする電力制限回路。
　請求項１に記載の電力制限回路において、前記フィルタ係数演算部は、前記入力信号を構成する各キャリアの種類、信号帯域や周波数特性に応じた帯域制限を行う係数を演算することを特徴とする電力制限回路。
　請求項１に記載の電力制限回路において、前記フィルタ係数演算部は、前記入力信号を構成する各キャリアの信号帯域や周波数特性に応じた帯域制限を行う係数を演算する過程で、キャリアの種類、信号帯域や周波数特性によって、減算する量の配分を変更することを特徴とする電力制限回路。
　請求項１に記載の電力制限回路において、前記最大値予測フィルタ部に代えてフィルタを用いずに補間処理を行う補間部を備えることを特徴とする電力制限回路。