WO2010058630A1 - 液晶表示装置、電子機器 - Google Patents

液晶表示装置、電子機器 Download PDF

Info

Publication number
WO2010058630A1
WO2010058630A1 PCT/JP2009/063607 JP2009063607W WO2010058630A1 WO 2010058630 A1 WO2010058630 A1 WO 2010058630A1 JP 2009063607 W JP2009063607 W JP 2009063607W WO 2010058630 A1 WO2010058630 A1 WO 2010058630A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
liquid crystal
crystal display
display device
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/063607
Other languages
English (en)
French (fr)
Inventor
淳人 村井
元 今井
英樹 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to CN200980147035.5A priority Critical patent/CN102224453B/zh
Priority to US13/130,244 priority patent/US8098345B2/en
Publication of WO2010058630A1 publication Critical patent/WO2010058630A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels

Definitions

  • the present invention relates to a display device including a display panel in which a photosensor is built in a pixel, and an electronic apparatus including the display device.
  • the optical sensor circuit and wiring for driving the optical sensor circuit are required in the pixel, so that the aperture ratio of the pixel is lower than that in the case where the optical sensor circuit is not incorporated in the pixel. Problems arise.
  • the optical sensor output wiring Vom and the power supply wiring Vsm to the output AMP are also used as the display source wiring Sm. A reduction in the aperture ratio of the pixel due to the provision in the pixel is suppressed.
  • the optical sensor output wiring Vom and the power supply wiring Vsm to the output AMP are separated from the display source wiring Sm.
  • the wiring for driving the optical sensor (the optical sensor output wiring Vom and the power supply wiring Vsm to the output AMP) is increased, it is possible to provide them separately as compared with the case where no optical sensor circuit is provided. This causes a problem that the aperture ratio of the pixel is lowered.
  • the present invention has been made in view of the above problems, and an object thereof is to have a pixel with a built-in optical sensor circuit that can suppress a decrease in the aperture ratio of the pixel and an increase in the frame area around the display unit. It is to realize a liquid crystal display device.
  • the liquid crystal display device of the present invention includes an active matrix substrate on which at least a scanning signal line, a video signal line, a thin film transistor element for driving a pixel, a pixel electrode, and an auxiliary capacitance wiring for holding the potential of each pixel electrode are formed.
  • a liquid crystal display device provided with a counter substrate opposed thereto, a liquid crystal layer disposed between the active matrix substrate and the counter substrate, and a two-dimensional sensor array in which photosensor circuits are two-dimensionally disposed
  • the photosensor circuit comprises at least a photodiode that outputs a signal having a value corresponding to the amount of received light, a thin film transistor element, and a charge storage element.
  • the thin film transistor has a gate electrode connected to the cathode electrode of the photodiode.
  • the source electrode is connected to the power supply wiring and the drain electrode is connected to the optical sensor output wiring.
  • the charge storage element has one electrode electrically connected to a cathode electrode of the photodiode, and the other electrode electrically connected to a drive wiring for supplying a drive signal to the charge storage element, and the auxiliary capacitor
  • the wiring also serves as at least one of the drive wiring for the charge storage element and the power supply wiring for the thin film transistor element.
  • the auxiliary capacitance wiring for supplying power from the outside to the liquid crystal auxiliary capacitance provided for each pixel, the driving wiring for supplying a driving signal to the charge storage element constituting the photosensor circuit By serving as at least one of the power supply wirings of the thin film transistor elements that constitute the photosensor circuit, the aperture ratio can be improved by the amount of the wiring that also serves as the auxiliary capacitance wiring in the pixel. .
  • the aperture ratio is improved by the amount of the driving wiring.
  • the aperture ratio is improved by the amount of the power supply wiring being reduced.
  • the aperture ratio is further improved by the amount of the two wirings reduced.
  • the wiring driving IC can be reduced, and furthermore, the lead-out wiring and the mounting area around the display portion of the driving IC can be reduced, the frame can be narrowed.
  • the liquid crystal storage capacitor wiring constituting the liquid crystal display element and each wiring of the optical sensor circuit are provided independently, so that the pixel charging operation (operation for writing each pixel electrode to a desired voltage) is performed by the optical sensor. It is not limited by the timing of the detection operation of the circuit.
  • the auxiliary capacitance wiring constituting the liquid crystal display element also serves as at least one of the drive wiring and the power supply wiring of the optical sensor circuit, so that the voltage applied to the auxiliary capacitance wiring is reduced.
  • the voltage is boosted (when the thin film transistor element is n-ch) or lowered (when the thin film transistor element is p-ch). For this reason, there arises a problem that the display potential is lowered due to fluctuation of the pixel potential of the liquid crystal display element due to the step-up / step-down operation of the auxiliary capacitance wiring.
  • the voltage applied to the auxiliary capacitance line is stepped up or down to a predetermined potential, so that the potential applied to the liquid crystal display element is reduced.
  • the runout can be made inconspicuous.
  • the three wirings of the auxiliary capacitance wiring, the driving wiring, and the power supply wiring are shared by one wiring.
  • the aperture ratio is improved by the amount of the two wires reduced.
  • the auxiliary capacitance wiring also serves as two wirings (drive wiring and power supply wiring)
  • the aperture ratio is further improved by the reduction of the two wirings.
  • the wiring driving ICs that respectively drive the two reduced wirings, and accordingly, around the display portion of the driving IC.
  • the lead-out wiring and the mounting area can be reduced, so that the frame can be narrowed.
  • the auxiliary capacity wiring is DC driven when the auxiliary capacity wiring also serves as the power supply wiring.
  • auxiliary capacitance wiring also serves as only the signal supply wiring, DC driving is sufficient. It is. For this reason, since the auxiliary capacitance wiring is not stepped up / down, the pixel electrode is not pushed up by the auxiliary capacitance wiring, and the display quality can be prevented from deteriorating.
  • the above liquid crystal display device can be applied to any electronic device as long as it is an electronic device equipped with a touch panel.
  • the scanning signal line, the video signal line, the thin film transistor element for driving the pixel, the pixel electrode, and the auxiliary capacitance wiring for holding the potential of each pixel electrode are formed.
  • the photosensor circuit includes at least a photodiode that outputs a signal having a value corresponding to the amount of received light, a thin film transistor element, and a charge storage element.
  • the cathode electrode of the photodiode, the source electrode to the power supply wiring, and the drain electrode to the photosensor output wiring Each of the charge storage elements is electrically connected to a cathode electrode of the photodiode and the other electrode is electrically connected to a drive wiring for supplying a drive signal to the charge storage element.
  • the auxiliary capacity wiring also serves as at least one of the drive wiring of the charge storage element and the power supply wiring of the thin film transistor element, the number of wiring that also functions as the auxiliary capacity wiring is reduced in the pixel.
  • the aperture ratio can be improved by the amount.
  • the number of wiring driving ICs can be reduced, and further, the lead-out wiring and the mounting area around the display portion of the driving IC can be reduced.
  • FIG. 3 is an equivalent circuit diagram corresponding to one pixel in the liquid crystal display device according to the embodiment of the present invention. It is a block diagram which shows the principal part structure of a liquid crystal display device. It is an equivalent circuit diagram which shows the comparative example of the equivalent circuit diagram shown in FIG. 2 is a timing chart corresponding to the equivalent circuit shown in FIG. 1. 4 is a timing chart corresponding to the equivalent circuit shown in FIG. 3. It is an equivalent circuit diagram corresponding to 1 pixel in the liquid crystal display device concerning other embodiment of this invention. 7 is a timing chart corresponding to the equivalent circuit shown in FIG. 6. It is an equivalent circuit diagram corresponding to 1 pixel in the liquid crystal display device concerning further another embodiment of this invention. It is a timing chart corresponding to the equivalent circuit shown in FIG. It is an equivalent circuit diagram of a conventional two-dimensional sensor array. It is a timing chart of the two-dimensional sensor array shown in FIG. It is an equivalent circuit diagram of another conventional two-dimensional sensor array.
  • Embodiment 1 An embodiment of the present invention will be described as follows. In this embodiment, an example in which the display device of the present invention is applied to a liquid crystal display device with a built-in optical sensor touch panel (hereinafter referred to as an optical sensor TP system) will be described.
  • an optical sensor TP system a built-in optical sensor touch panel
  • the optical sensor TP system displays a display on the display panel 1 with a display panel (liquid crystal display panel) 1 provided with photodiodes (photoelectric elements) as optical sensors.
  • Display scanning signal line drive circuit 2 and display video signal line drive circuit 3 which are circuits to be performed, and sensor scanning signal line drive circuit 4 and sensor which are circuits for causing the display panel 1 to function as a touch panel
  • a reading circuit 5 a sensing image processing LSI 7 (PC (including software)) for indexing touched coordinates from sensing data from the sensor reading circuit 5, and a power supply circuit 6 are included.
  • PC including software
  • the liquid crystal display device shown in FIG. 2 is an example, and is not limited to this configuration.
  • the sensor scanning signal line drive circuit 4 and the sensor readout circuit 5 are other circuits, specifically, display scanning.
  • the signal line drive circuit 2 and the display video signal line drive circuit 3 may be included as functions, and the sensor readout circuit 5 may be included as a function of the sensing image processing LSI 7.
  • FIG. 1 shows an equivalent circuit of one pixel in which a part of the display panel 1 shown in FIG. 2 is enlarged.
  • FIG. 3 shows a comparative example of an equivalent circuit for FIG.
  • the display panel 1 is assumed to be an active matrix liquid crystal display panel in which pixels are arranged in a matrix and each pixel is driven independently.
  • the display panel 1 includes an active matrix substrate having a general configuration (scanning signal lines, video signal lines, thin film transistor elements for driving pixels, pixel electrodes, and auxiliary capacitance wirings for holding potentials of the pixel electrodes.
  • An active matrix substrate (not shown) formed on the substrate, a counter substrate (not shown) opposite to the active matrix substrate, and a liquid crystal layer (not shown) disposed between the active matrix substrate and the counter substrate.
  • a two-dimensional sesan array (not shown) in which the optical sensor circuits are two-dimensionally arranged is arranged.
  • n, n + 1, m, and m + 1 at the end of each wiring represents the nth line, the n + 1th line, the mth line, and the m + 1th line.
  • each pixel X of the display panel 1 is provided with a gate wiring (Gn), a source wiring (Sm), and an auxiliary capacitance wiring (Csn) as a wiring for display, and a wiring for an optical sensor circuit.
  • the optical sensor output wiring (Vom) is provided.
  • the gate wiring (Gn) is a wiring for supplying a scanning signal from the display scanning signal line driving circuit 2 to the display driving TFT element (liquid crystal display element) 20, and the source wiring (Sm) is The wiring is arranged orthogonally to the gate wiring (Gn) and supplies the video signal from the display video signal line driving circuit 3 to the display driving TFT element 20.
  • the auxiliary capacitance line (Csn) is arranged in parallel to the gate line (Gn) and connected to the auxiliary capacitance (Cs) formed in the display driving TFT element 20.
  • the reset wiring (Vrstn) of the photodiode 17 is arranged in parallel with the gate wiring (Gn), is connected to the anode side of the photodiode 17, and receives a reset signal from the sensor scanning signal line drive circuit 4. It is wiring for supplying.
  • the NetA voltage-boost capacitor drive wiring (Vrwn) is arranged in parallel with the gate wiring (Gn) and is connected to the cathode side node of the photodiode 17; , Node; connected to the electrode opposite to NetA.
  • the power supply wiring (Vsm) to the output AMP is arranged in parallel with the source wiring (Sm) and connected to the source electrode of the output AMP.
  • the optical sensor output wiring (Vom) is a wiring for outputting to the sensor readout circuit 5 an output signal from the output AMP that changes in accordance with the amount of light received by the photodiode 17.
  • the optical sensor output wiring (Vom) is arranged in parallel with the source wiring (Sm) and connected to the drain electrode of the output AMP.
  • the auxiliary capacitance wiring (Csn) which is one of the display wirings and the NetA voltage-boosting capacitor wiring (Vrwn) which is one of the optical sensor circuit wirings.
  • the circuit configuration Specifically, the auxiliary capacitance wiring (Csn) is configured to also serve as the NetA voltage-boosting capacitor drive wiring (Vrwn).
  • the aperture ratio can be increased compared to the circuit configuration shown in FIG. 3 by the amount of the NetA voltage-boost capacitor wiring (Vrwn).
  • the number of ICs for driving the Vrwm wiring can be reduced, and further, the lead-out wiring and the mounting area around the display unit of the driving IC can be reduced, so that the frame can be narrowed.
  • FIGS. 4 and 5 show a timing chart in the case of the circuit of the comparative example shown in FIG.
  • the pixel potential is boosted by boosting the Csn wiring.
  • the voltage applied to the Csn wiring is fixed at the DC level (+4 V in FIG. 5), and the pixel potential is not shaken.
  • the Vrwn wiring is provided independently of the Csn wiring, there is no particular limitation on the timing of the sensing operation (boost & read out of the Vrwn wiring) except during the pixel charging (Gn wiring boosting period).
  • FIG. 6 is a diagram showing a circuit configuration when the Csn wiring and the Vsm wiring are used together.
  • the optical sensor TP system in the present embodiment has a configuration in which the Csn wiring and the Vsm wiring that is the AMP power supply wiring are used together.
  • the other configurations are the same as those in the first embodiment. This is the same configuration as the circuit shown in FIG.
  • the aperture ratio can be increased in comparison with the circuit configuration shown in FIG.
  • the Vsm wiring driving ICs can be reduced, and furthermore, the lead-out wiring and the mounting area around the display part of the driving IC can be reduced, so that the frame can be narrowed.
  • the circuit shown in FIG. 6 has the same element configuration as that of the first embodiment, and is driven under the same driving conditions.
  • a timing chart in this case is shown in FIG. Note that (1) to (4) shown in FIG. 7 correspond to (1) to (4) in the following description.
  • the Csn wiring is fixed at the DC level, and the pixel potential is not shaken.
  • the voltage of the Vsm wiring provided independently of the Csn wiring only needs to be a certain level when the Vrw wiring is boosted, the pixel charging (Gn) is performed as in the first embodiment.
  • the sensing operation timing There is no limitation on the sensing operation timing except for the wiring boosting period.
  • FIG. 8 is a diagram showing a circuit configuration when the Csn wiring, the Vrwn wiring, and the Vsm wiring are used together.
  • the optical sensor TP system has a configuration in which the Csn wiring, the Vrwn wiring, and the Vsm wiring are combined, but the other configurations are the same as those in FIG. The same configuration as the circuit shown in FIG.
  • the aperture ratio can be increased compared to the circuit configuration shown in FIG. 3 by the amount of the Vsm wiring and the Vrwn wiring.
  • the auxiliary capacitance wiring Csn is configured to serve as two wirings (Vsm wiring and Vrwn wiring).
  • the aperture ratio is improved by the reduction of the wiring.
  • the frame can be narrowed.
  • the circuit shown in FIG. 8 has the same element configuration as that of the first embodiment, and is driven under the same driving conditions.
  • a timing chart in this case is shown in FIG. Note that (1) to (4) shown in FIG. 9 correspond to (1) to (4) in the following description.
  • the pixel potential is boosted by boosting the Csn wiring.
  • the voltage applied to the Csn wiring is fixed at the DC level (+4 V in FIG. 5), and the pixel potential is not shaken.
  • the limitation on the timing of the sensing operation is limited during pixel charging (Gn There is no particular exception except for the wiring boosting period.
  • the auxiliary capacitance wiring (Csn) for supplying power from the outside to the liquid crystal auxiliary capacitance (Cs) provided for each pixel includes the optical sensor circuit.
  • At least one of drive wiring (Vrwn) for supplying a drive signal to the charge storage element (NetA voltage boosting capacitor) constituting the power supply wiring (Vsm) of the thin film transistor element (output AMP) constituting the photosensor circuit Since the wiring also serves as the wiring, the aperture ratio can be improved by the amount of the wiring that also serves as the auxiliary capacitance wiring (Csn) in the pixel.
  • the drive IC for the wiring can be reduced, and further, the lead-out wiring and the mounting area around the display portion of the drive IC can be reduced, so that the frame can be narrowed.
  • the auxiliary capacitance wiring Csn is described as a configuration that also serves as two wirings (Vsm wiring and Vrwn wiring). However, any one of the three wirings remains as the remaining wiring. It is also possible to double the wiring.
  • the Vsm wiring may be configured to serve as two wirings (auxiliary capacitance wiring Csn and Vrwn wiring), or the Vrwn wiring may be configured to serve as two wirings (auxiliary capacitance wiring Csn and Vsm wiring).
  • examples of the electronic apparatus to which the liquid crystal display device of the present invention is applied include a personal digital assistant (PDA), a mobile phone, and a personal computer display.
  • PDA personal digital assistant
  • mobile phone a mobile phone
  • personal computer display a personal computer display
  • the present invention is suitably used for an electronic device equipped with a touch panel.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)

Abstract

　本発明は、画素内に光センサを内蔵した表示パネルを備えた液晶表示装置に関する。本発明の液晶表示装置は、光センサ回路が２次元に配置された２次元センサアレイを備え、上記光センサ回路は、フォトダイオード（１７）と、出力ＡＭＰと、ＮｅｔＡ昇圧用コンデンサとからなる。上記出力ＡＭＰは、ゲート電極がフォトダイオード（１７）のカソード電極（ＮｅｔＡ）に、ソース電極が電源供給配線（Ｖｓｍ）に、ドレイン電極が光センサ出力配線（Ｖｏｍ）にそれぞれ接続されている。上記ＮｅｔＡ昇圧用コンデンサは、一方の電極が上記ＮｅｔＡに、他方の電極が上記ＮｅｔＡ昇圧用コンデンサに駆動信号を供給するための駆動配線（Ｖｒｗｎ）に電気的に接続されており、且つ画素電位を保持するための補助容量配線（Ｃｓｎ）が、上記駆動配線（Ｖｒｗｎ）を兼ねている。本発明の２次元センサアレイを備えた液晶表示装置によると、画素の開口率の低下や表示部周辺の額縁領域の増加を抑制し得る。本発明は、タッチパネルを搭載した電子機器に好適に用いられる。

Description

液晶表示装置、電子機器
　本発明は、画素内に光センサを内蔵した表示パネルを備えた表示装置、および上記表示装置を備えた電子機器に関するものである。
　従来、画素内に光センサ回路を内蔵した表示パネルを備えた表示装置が提案されている。
　上記表示パネルにおいては、光センサ回路及び光センサ回路を駆動する配線が画素内に必要となるため、画素内に光センサ回路が内蔵されていない場合に比べて、画素の開口率が低下するという問題が生じる。
　そこで、例えば特許文献１では、図１０に示すように、光センサ出力用配線Ｖｏｍ、出力ＡＭＰへの電源供給配線Ｖｓｍを、表示用ソース配線Ｓｍ・・・・と兼用することで、光センサを画素内に設けたことに起因する画素の開口率の低下を抑制するようにしている。
国際公開特許公報「国際公開ＷＯ２００７／１４５３４７号公報（２００７年１２月２１日公開）」
　しかしながら、図１０に示す構成では、表示用ソース配線Ｓｍ・・・・と、光センサ出力用配線Ｖｏｍ、出力ＡＭＰへの電源供給配線Ｖｓｍとが兼用されているので、図１１に示すように、絵素の充電中（ソース配線に映像データを印加している期間）は、センサ回路の読み出しはできないので、光センサ回路の読み出しは、帰線期間中に限定される。このため、表示の解像度が高く（ＶＧＡ，ＸＧＡ、ｅｔｃ．）なった場合のように、帰線期間が短くなる場合や、出力ＡＭＰの能力が低い場合（例えば、ａ－ＳｉでＡＭＰトランジスタを形成した場合）には、配線の共有化は難しくなるという問題が生じる。
　例えば、上記のような問題が生じないように、図１２に示すように、光センサ出力用配線Ｖｏｍと、出力ＡＭＰへの電源供給配線Ｖｓｍとを、表示用ソース配線Ｓｍ・・・から分けて、別々に設けることが考えられるが、光センサの駆動用の配線（光センサ出力用配線Ｖｏｍ、出力ＡＭＰへの電源供給配線Ｖｓｍ）が増加しているので、光センサ回路を設けない場合に比べて、画素の開口率が低下するという問題が生じる。
　本発明は、上記の問題点に鑑みてなされたものであり、その目的は、画素の開口率の低下や表示部周辺の額縁領域の増加を抑制し得るような光センサ回路内蔵の画素を有する液晶表示装置を実現することにある。
　本発明の液晶表示装置は、少なくとも走査信号線、映像信号線、画素駆動用の薄膜トランジスタ素子、画素電極、および上記各画素電極の電位を保持するための補助容量配線が形成されたアクティブマトリクス基板と、これに対向する対向基板と、上記アクティブマトリクス基板と上記対向基板との間に配された液晶層と、さらに光センサ回路が２次元に配置された２次元センサアレイが配された液晶表示装置において、上記光センサ回路は、少なくとも、受光量に応じた値の信号を出力するフォトダイオードと、薄膜トランジスタ素子と、電化蓄積素子とからなり、上記薄膜トランジスタは、ゲート電極が上記フォトダイオードのカソード電極に、ソース電極が電源供給配線に、ドレイン電極が光センサ出力配線にそれぞれ接続されており、上記電荷蓄積素子は、一方の電極が上記フォトダイオードのカソード電極に、他方の電極が上記電荷蓄積素子に駆動信号を供給するための駆動配線に電気的に接続されており、且つ上記補助容量配線が、上記電荷蓄積素子の駆動配線、上記薄膜トランジスタ素子の電源供給配線の少なくとも一方の配線を兼ねていることを特徴としている。
　上記構成によれば、画素毎に設けられた液晶補助容量に外部からの電源を供給するための補助容量配線が、光センサ回路を構成する電荷蓄積素子に駆動信号を供給するための駆動配線、該光センサ回路を構成する薄膜トランジスタ素子の電源供給配線、の少なくとも一方の配線を兼ねていることで、画素内において、補助容量配線と兼ねた配線が減った分だけ開口率を向上させることができる。
　例えば、補助容量配線が、光センサ回路を構成する電荷蓄積素子に駆動信号を供給するための駆動配線を兼ねた場合には、駆動配線分が減った分だけ開口率が向上する。
　また、補助容量配線が、光センサ回路を構成する薄膜トランジスタ素子の電源供給配線を兼ねた場合には、電源供給配線が減った分だけ開口率が向上する。
　さらに、補助容量配線が、２つの配線（駆動配線、電源供給配線）を兼ねた場合には、２つの配線が減った分だけさらに開口率が向上する。
　また、上記配線駆動用ＩＣを削減することができ、さらには上記駆動用ＩＣの表示部周辺の引き出し配線や実装領域を削減することができるため、狭額縁化が可能となる。
　上記液晶表示装置の各画素電極の電圧に書き換える直前に、上記補助容量配線に印加する電圧を所定の電位に変化させるのが好ましい。
　通常、液晶表示素子を構成する液晶補助容量配線と、光センサ回路の各配線とは独立して設けられているので、絵素充電動作（各画素電極を所望の電圧に書き込み動作）は光センサ回路の検出動作のタイミング等により限定されることはない。
　ところが、上記のように、液晶表示素子を構成する補助容量配線が、光センサ回路の駆動配線、電源供給配線の少なくとも一方の配線を兼ねていることで、補助容量配線に印加されている電圧が光センサ回路を駆動するために昇圧（上記薄膜トランジスタ素子がn-chの場合）または降圧（上記薄膜トランジスタ素子がp-chの場合）される。このため、補助容量配線の昇降圧動作により、液晶表示素子画素電位が振れて表示品位を低下させるという問題が生じる。
　しかしながら、上記構成のように、上記液晶表示装置の各画素電極の電圧に書き換える直前に、上記補助容量配線に印加する電圧を所定の電位に昇降圧することで、液晶表示素子に印加される電位の振れを目立たなくすることができる。
　上記補助容量配線、上記駆動配線及び上記電源供給配線の３本の配線が１本の配線で兼用されていることが好ましい。
　上記構成によれば、３本の配線が１本の配線で兼用されているので、２本の配線が減った分だけ開口率が向上する。例えば、により補助容量配線が、２つの配線（駆動配線、電源供給配線）を兼ねているので、２つの配線が減った分だけさらに開口率が向上する。
　また、配線が３本から１本に減ることにより、減った２つの配線をそれぞれ駆動していた上記配線駆動用ＩＣを削減することができ、これに伴って、上記駆動用ＩＣの表示部周辺の引き出し配線や実装領域が削減することができるため、狭額縁化が可能となる。
　上記補助容量配線が、上記電源供給配線を兼ねているとき、上記補助容量配線を直流駆動するのが好ましい。
　通常、光センサ回路の薄膜トランジスタ素子の電源供給配線には、一定の電位が印加されていればよいので、上記のように、補助容量配線が信号供給配線のみを兼ねているときには、直流駆動で十分である。このため、補助容量配線が昇降圧されないので、それによる画素電極の突き上げがなくなり、表示品位の低下を防止することができる。
　上記の液晶表示装置は、タッチパネルを搭載した電子機器であれば、どのような電子機器にも適用できる。
　本発明に係る液晶表示装置は、以上のように、少なくとも走査信号線、映像信号線、画素駆動用の薄膜トランジスタ素子、画素電極、および上記各画素電極の電位を保持するための補助容量配線が形成されたアクティブマトリクス基板と、これに対向する対向基板と、上記アクティブマトリクス基板と上記対向基板との間に配された液晶層と、さらに光センサ回路が２次元に配置された２次元センサアレイが配された液晶表示装置において、上記光センサ回路は、少なくとも、受光量に応じた値の信号を出力するフォトダイオードと、薄膜トランジスタ素子と、電化蓄積素子とからなり、上記薄膜トランジスタは、ゲート電極が上記フォトダイオードのカソード電極に、ソース電極が電源供給配線に、ドレイン電極が光センサ出力配線にそれぞれ接続されており、上記電荷蓄積素子は、一方の電極が上記フォトダイオードのカソード電極に、他方の電極が上記電荷蓄積素子に駆動信号を供給するための駆動配線に電気的に接続されており、且つ上記補助容量配線が、上記電荷蓄積素子の駆動配線、上記薄膜トランジスタ素子の電源供給配線の少なくとも一方の配線を兼ねていることで、画素内において、補助容量配線と兼ねた配線が減った分だけ開口率を向上させることができるという効果を奏する。また、同時に上記配線駆動用ＩＣを削減することができ、さらには上記駆動用ＩＣの表示部周辺の引き出し配線や実装領域を削減することができるため、狭額縁化が可能となる。
本発明の一実施形態にかかる液晶表示装置における１画素に対応する等価回路図である。 液晶表示装置の要部構成を示すブロック図である。 図１に示す等価回路図の比較例を示す等価回路図である。 図１に示す等価回路に対応するタイミングチャートである。 図３に示す等価回路に対応するタイミングチャートである。 本発明の他の実施形態にかかる液晶表示装置における１画素に対応する等価回路図である。 図６に示す等価回路に対応するタイミングチャートである。 本発明のさらに他の実施形態にかかる液晶表示装置における１画素に対応する等価回路図である。 図８に示す等価回路に対応するタイミングチャートである。 従来の２次元センサアレイの等価回路図である。 図１０に示す２次元センサアレイのタイミングチャートである。 従来の他の２次元センサアレイの等価回路図である。
　〔実施形態１〕
　本発明の一実施形態について説明すれば以下の通りである。なお、本実施の形態では、本発明の表示装置を、光センサタッチパネル内蔵の液晶表示装置（以下、光センサＴＰシステムと称する）に適用した例について説明する。
　本実施の形態にかかる光センサＴＰシステムは、図２に示すように、光センサとしてフォトダイオード（光電素子）を備えた表示パネル（液晶表示パネル）１を中心として、当該表示パネル１に表示を行わせるための回路である表示用走査信号線駆動回路２及び表示用映像信号線駆動回路３、また、当該表示パネル１をタッチパネルとして機能させるための回路であるセンサ走査信号線駆動回路４及びセンサ読出し回路５、上記センサ読出し回路５からのセンシングデータからタッチされた座標の割出しを行なうセンシング画像処理ＬＳＩ７（ＰＣ（ソフトを含む））、及び電源回路６からなる。
　なお、図２に示す液晶表示装置は、一例であって、この構成に限られることはなく、センサ走査信号線駆動回路４やセンサ読出し回路５は、他の回路、具体的には表示用走査信号線駆動回路２や表示用映像信号線駆動回路３等に機能として含まれていても良く、センサ読出し回路５が、センシング画像処理ＬＳＩ７の機能に含まれていても構わない。
　図１は、図２に示す表示パネル１の一部を拡大した一画素の等価回路を示す。
　図３は、図１に対する等価回路の比較例を示す。
　なお、表示パネル１は、画素がマトリクス状に配置され、それぞれの画素が独立して駆動するアクティブマトリクス型の液晶表示パネルを想定している。なお、上記表示パネル１は、一般的な構成のアクティブマトリクス基板（走査信号線、映像信号線、画素駆動用の薄膜トランジスタ素子、画素電極、および上記各画素電極の電位を保持するための補助容量配線が形成されたアクティブマトリクス基板（図示せず））と、これに対向する対向基板（図示せず）と、上記アクティブマトリクス基板と上記対向基板との間に配された液晶層（図示せず）と備え、さらに、光センサ回路が２次元に配置された２次元セサンアレイ（図示せず）が配されている。
　ここで、図１，３において、各配線の末尾のｎ、ｎ＋１やｍ、ｍ＋１の表記は、ｎライン目、ｎ＋１ライン目、ｍライン目、ｍ＋１ライン目を表す。
　まず、比較例から説明する。表示パネル１の１画素Ｘは、図３に示すように、表示用の配線として、ゲート配線（Ｇｎ）、ソース配線（Ｓｍ）、補助容量配線（Ｃｓｎ)が設けられ、光センサ回路用の配線として、フォトダイオード（光電素子）１７のリセット用配線（Ｖｒｓｔｎ）、ＮｅｔＡ電圧－昇圧コンデンサ（電荷蓄積素子）の駆動用配線（Ｖｒｗｎ）、出力ＡＭＰ（薄膜トランジスタ素子）への電源供給用配線（Ｖｓｍ）、光センサ出力用配線（Ｖｏｍ）が設けられている。
　上記ゲート配線（Ｇｎ）は、表示用走査信号線駆動回路２からの走査信号を表示駆動用ＴＦＴ素子（液晶表示素子）２０に供給するための配線であり、上記ソース配線（Ｓｍ）は、上記ゲート配線（Ｇｎ）に対して直交して配置され、表示用映像信号線駆動回路３からの映像信号を表示駆動用ＴＦＴ素子２０に供給するための配線である。
　上記補助容量配線（Ｃｓｎ）は、上記ゲート配線（Ｇｎ）に平行に配置され、表示駆動用ＴＦＴ素子２０に形成される補助容量（Ｃｓ）に接続されている。
　また、上記フォトダイオード１７のリセット用配線（Ｖｒｓｔｎ）は、上記ゲート配線（Ｇｎ）と平行に配置され、上記フォトダイオード１７のアノード側に接続され、上記センサ走査信号線駆動回路４からのリセット信号を供給するための配線である。
　上記ＮｅｔＡ電圧－昇圧コンデンサの駆動配線（Ｖｒｗｎ）は、上記ゲート配線（Ｇｎ）と平行に配置され、上記フォトダイオード１７のカソード側のノード；ＮｅｔＡに対し並列に形成されるＮｅｔＡ電圧－昇圧コンデンサにおいて、ノード；ＮｅｔＡとは反対側の電極に接続されている。
　上記出力ＡＭＰへの電源供給用配線（Ｖｓｍ）は、上記ソース配線（Ｓｍ）と平行に配置され、出力ＡＭＰのソース電極に接続されている。
　上記光センサ出力用配線（Ｖｏｍ）は、上記フォトダイオード１７への受光量に応じて変化する出力ＡＭＰからの出力信号をセンサ読出し回路５に出力するための配線である。
　また、上記光センサ出力用配線（Ｖｏｍ）は、上記ソース配線（Ｓｍ）に平行に配置され、出力ＡＭＰのドレイン電極に接続される。
　ここで、上記のように、表示パネル１に、表示用の配線以外に、光センサ回路用の配線が別途設けられた構成では、増加した配線分だけ、画素の開口率が低下するという問題が生じる。
　そこで、本願発明では、図１に示すように、表示用の配線の一つである補助容量配線（Ｃｓｎ）と、光センサ回路用の配線の一つであるＮｅｔＡ電圧－昇圧コンデンサ用配線（Ｖｒｗｎ）とを兼用した回路構成としている。具体的には、補助容量配線（Ｃｓｎ）が、ＮｅｔＡ電圧－昇圧コンデンサの駆動配線（Ｖｒｗｎ）を兼用した構成となっている。これにより、ＮｅｔＡ電圧－昇圧コンデンサ用配線（Ｖｒｗｎ）が無くなった分だけ、図３に示す回路構成に比べて開口率をアップさせることができる。また、同時に上記Ｖｒｗｍ配線駆動用ＩＣを削減することができ、さらには上記駆動用ＩＣの表示部周辺の引き出し配線や実装領域を削減することができるため、狭額縁化が可能となる。
　ここで、図１、図３に示す回路は、以下に示す素子構成及び駆動条件であり、この条件に基づいて駆動した場合のタイミングチャートを図４、図５に示す。図４は、本願の図１に示す回路の場合のタイミングチャートを示し、図５は、図３に示す比較例の回路の場合のタイミングチャートを示す。
　＜素子サイズ＞
　・フォトダイオード１７のＬ／Ｗ 　　　　　　 ： ４／５０μｍ
　・ＮｅｔＡ突上げ用のコンデンサ容量　　　　　： ０．２５ｐｆ
　・出力ＡＭＰのＬ／Ｗ　　　　　　　　　　　　： ４／６０μｍ
　＜駆動条件＞
　・駆動電圧は、図４及び図５のタイミングチャート参照
　・Ｖｒｓｔｎ　：　Ｈｉｇｈ幅　２０μｓｅｃ
　・Ｖｒｗｎ　　：　Ｈｉｇｈ幅　２０μｓｅｃ
　・センサ出力時間（Ｖｏｍの出力時間）は、上記より２０μｓｅｃとなる。
　＜その他＞
　・温度　：２７℃
　・照度　：７０ＬＸ
　上記の条件でそれぞれの回路（図１、図３に示す回路）を駆動した場合のタイミングチャートは、図４及び図５に示すようになる。なお、図４及び図５に示す（１）～（４）は以下の説明の（１）～（４）に対応している。
　（１）：Ｖｒｓｔｎ配線の昇圧（フォトダイオード１７に対して順バイアス印加）により、ＮｅｔＡの電圧がリセット電圧ハイレベルに近い電圧にリセットされる。
　（２）フォトダイオード１７の受光量に応じて、ＮｅｔＡ電圧が変化(低下）する。
　（３）図４に示す場合、Ｃｓｎ配線（Ｖｒｗｎ配線と共用）を昇圧すると、結果、ＮｅｔＡ昇圧用コンデンサを介してＮｅｔＡの電位が突上げられるため、ＡＭＰのゲートが開き、Ｖｓ電圧に応じた電圧が出力される。この時、上記（２）に記載したＮｅｔＡの電圧の差に応じて、言い換えると出力ＡＭＰのゲートの開き具合により、出力される電圧（センサ出力Ｖｏｕｔ）が異なる。
　なお、図３に示すように、Ｃｓｎ配線がＶｒｗｎ配線と共用でない場合には、図５に示すようなタイミングチャートとなる。
　（４）上記（３）の差（セサン出力Ｖｏｕｔ）をパネル外部で検出することにより、明／暗状態を検出する。
　ここで重要なのは、図１に示す回路構成において、絵素充電の直前にＣｓｎ配線の電圧を昇圧し、絵素充電が開始されるまでにセンサ出力Ｖｏｕｔを読み出すこと（センシング動作を完了させること）である。
　つまり、Ｃｓｎ配線とＶｒｗｎ配線とを共用している図１に示す回路構成では、Ｃｓｎ配線の昇圧により、絵素電位が突上げられる。絵素充電直前にＣｓｎ配線を昇圧することにより、絵素電位が振られているのが目立ちにくくなる。
　なお、比較例の回路構成では、Ｃｓｎ配線に印加される電圧はＤＣレベル（図５では、＋４Ｖ）に固定されており、絵素電位が振られることはない。また、Ｖｒｗｎ配線はＣｓｎ配線とは独立して設けられているため、センシング動作（Ｖｒｗｎ配線の昇圧＆読出し）のタイミングに対する制限は、絵素充電時（Ｇｎ配線昇圧期間）以外に特に無い。
　〔実施形態２〕
　本発明の他の実施形態について説明すれば、以下の通りである。
　前記の実施形態１では、Ｃｓｎ配線とＶｒｗｎ配線とを兼用した場合について説明したが、本実施形態では、Ｃｓｎ配線と、ＡＭＰ電源供給配線（Ｖｓｍ配線）とを兼用する例について説明する。
　図６は、Ｃｓｎ配線とＶｓｍ配線とを兼用した場合の回路構成を示す図である。
　本実施形態における光センサＴＰシステムは、図６に示すように、Ｃｓｎ配線とＡＭＰ電源供給配線であるＶｓｍ配線とが兼用された構成となっているが、そのほかの構成については、前記実施形態１の図１に示す回路と同じ構成である。
　図６に示すように、表示用の配線の一つである補助容量配線Ｃｓｎと、光センサ回路用の配線の一つであるＶｓｍ配線とを兼用した回路構成としているので、前記実施形態１と同様に、Ｖｓｍ配線が無くなった分だけ、図３に示す回路構成に比べて開口率をアップさせることができる。また、同時に上記Ｖｓｍ配線駆動用ＩＣを削減することができ、さらには上記駆動用ＩＣの表示部周辺の引き出し配線や実装領域を削減することができるため、狭額縁化が可能となる。
　ここで、図６に示す回路は、前記実施形態１と同じ素子構成であり、同じ駆動条件で駆動する。この場合のタイミングチャートを図７に示す。なお、図７に示す（１）～（４）は以下の説明の（１）～（４）に対応している。
　（１）：Ｖｒｓｔｎ配線の昇圧（フォトダイオード１７に対して順バイアス印加）により、ＮｅｔＡの電圧がリセット電圧ハイレベルに近い電圧にリセットされる。
　（２）フォトダイオード１７の受光量に応じて、ＮｅｔＡ電圧が変化(低下）する。
　（３）Ｖｒｗｎ配線を昇圧するとＮｅｔＡの電圧が上昇し、ＡＭＰのゲートが開く。この時同時にＡＭＰの電源ラインに接続された配線（図３に示す比較例では、Ｖｓｍ配線に相当）も昇圧されるため、上記昇圧電圧に応じた電圧がＶｏｍ配線に出力される。この時、上記（２）に記載したＮｅｔＡの電圧の差に応じて、言い換えると出力ＡＭＰのゲートの開き具合により、出力される電圧（センサ出力Ｖｏｕｔ）が異なる。ただし、本実施形態では、出来るだけＶｏｍ配線の出力電圧を高くするため、Ｃｓｍ配線（Ｖｓｍ配線）にパルス印加（＋４Ｖ→＋１５Ｖ）した場合を記載しているが、ＤＣ(＋４Ｖ）であってもよい。
　（４）上記（３）の差（セサン出力Ｖｏｕｔ）をパネル外部で検出することにより、明／暗状態を検出する。
　ここで重要なのは、以下の２点である。
　（Ａ）Ｃｓｎ（Ｖｓｍ）配線にパルス電圧を印加する場合。この場合は、前記実施形態１と同様、絵素充電の直前にＣｓｎ配線の電圧を昇圧し、絵素充電が開始されるまでにセンサ出力Ｖｏｕｔを読み出す（センシング動作を完了させる）。この理由は、前記実施形態１と同じであるので、ここでは省略する。
　なお、図３に示す比較例では、図５に示すように、Ｃｓｎ配線はＤＣレベルに固定されており、絵素電位が振られることはない。また、Ｃｓｎ配線とは独立して設けられているＶｓｍ配線の電圧は、Ｖｒｗ配線の昇圧時にある一定レベルの電圧になっていれば良いため、やはり実施形態１と同様に絵素充電時（Ｇｎ配線昇圧期間）以外にセンシング動作タイミングに制限はない。
　（Ｂ）Ｃｓｎ（Ｖｓｍ）配線にＤＣ電圧を印加する場合。この場合は、図３に示す比較例と同様に、絵素電位が振られることがないため、絵素充電時（Ｇｎ配線昇圧期間）以外にセンシング動作タイミングに制限はない。
　〔実施形態３〕
　本発明のさらに他の実施形態について説明すれば、以下の通りである。
　前記実施形態１では、Ｃｓｎ配線とＶｒｗｎ配線とを兼用した場合について説明し、また、前記実施形態２では、Ｃｓｎ配線とＡＭＰ電源供給配線（Ｖｓｍ配線）とを兼用した場合に説明したが、本実施形態では、Ｃｓｎ配線とＶｒｗｎ配線とＡＭＰ電源供給配線（Ｖｓｍ配線）とを兼用する例について説明する。
　図８は、Ｃｓｎ配線とＶｒｗｎ配線とＶｓｍ配線とを兼用した場合の回路構成を示す図である。
　本実施形態における光センサＴＰシステムは、図８に示すように、Ｃｓｎ配線とＶｒｗｎ配線とＶｓｍ配線とが兼用された構成となっているが、そのほかの構成については、前記実施形態１の図１に示す回路と同じ構成である。
　図８に示すように、表示用の配線の一つである補助容量配線Ｃｓｎと、光センサ回路用の配線の一つであるＶｓｍ配線及びＶｒｗｎ配線とを１本の配線で兼用した回路構成としているので、前記実施形態１、２と同様に、Ｖｓｍ配線及びＶｒｗｎ配線が無くなった分だけ、図３に示す回路構成に比べて開口率をアップさせることができる。
　つまり、図８に示す構成では、図３に示す構成と異なり、補助容量配線Ｃｓｎが、２つの配線（Ｖｓｍ配線及びＶｒｗｎ配線）を兼ねる構成となっているので、２つの配線（Ｖｓｍ配線及びＶｒｗｎ配線）が減った分だけ開口率が向上することになる。
　また、配線が３本から１本に減ることにより、減った２つの配線をそれぞれ駆動していた駆動用ＩＣを削減することができ、これに伴って、上記駆動用ＩＣの表示部周辺の引き出し配線や実装領域が削減することができるため、狭額縁化が可能となる。
　ここで、図８に示す回路は、前記実施形態１と同じ素子構成であり、同じ駆動条件で駆動する。この場合のタイミングチャートを図９に示す。なお、図９に示す（１）～（４）は以下の説明の（１）～（４）に対応している。
　（１）：Ｖｒｓｔｎ配線の昇圧（フォトダイオード１７に対して順バイアス印加）により、ＮｅｔＡの電圧がリセット電圧ハイレベルに近い電圧にリセットされる。
　（２）フォトダイオード１７の受光量に応じて、ＮｅｔＡ電圧が変化(低下）する。
　（３）ＡＭＰの電源ライン（図３に示す比較例の回路ではＶｓｎ配線）、及びＮｅｔＡ昇圧コンデンサ用配線（図３に示す比較例の回路では、Ｖｒｗｎ配線）に接続されたＣｓｎ配線、を昇圧することにより、上記突上げ電圧に応じた電圧が出力される。この時、上記（２）に記載したＮｅｔＡの電圧の差に応じて、言い換えると出力ＡＭＰのゲートの開き具合により、出力される電圧（センサ出力Ｖｏｕｔ）が異なる。
　（４）上記（３）の差（セサン出力Ｖｏｕｔ）をパネル外部で検出することにより、明／暗状態を検出する。
　ここで重要なのは、図８に示す回路構成において、絵素充電の直前にＣｓｎ配線の電圧を昇圧し、絵素充電が開始されるまでにセンサ出力Ｖｏｕｔを読み出すこと（センシング動作を完了させること）である。
　つまり、Ｃｓｎ配線とＶｒｗｎ配線とを共用している図８に示す回路構成では、Ｃｓｎ配線の昇圧により、絵素電位が突上げられる。絵素充電直前にＣｓｎ配線を昇圧することにより、絵素電位が振られているのが目立ちにくくなる。
　なお、比較例の回路構成では、Ｃｓｎ配線に印加される電圧はＤＣレベル（図５では、＋４Ｖ）に固定されており、絵素電位が振られることはない。また、実施形態１及び２で述べたとおり、Ｖｒｗｎ配線はＣｓｎ配線とは独立して設けられているため、センシング動作（Ｖｒｗｎ配線の昇圧＆読出し）のタイミングに対する制限は、絵素充電時（Ｇｎ配線昇圧期間）以外に特に無い。
　以上のことから、本発明の光センサＴＰシステムによれば、画素毎に設けられた液晶補助容量（Ｃｓ）に外部からの電源を供給するための補助容量配線（Ｃｓｎ）が、光センサ回路を構成する電荷蓄積素子（ＮｅｔＡ電圧昇圧用コンデンサ）に駆動信号を供給するための駆動配線（Ｖｒｗｎ）、該光センサ回路を構成する薄膜トランジスタ素子（出力ＡＭＰ）の電源供給配線（Ｖｓｍ）、の少なくとも一方の配線を兼ねていることで、画素内において、補助容量配線（Ｃｓｎ）と兼ねた配線が減った分だけ開口率を向上させることができる。
　また、上記配線の駆動用ＩＣを削減することができ、さらには上記駆動用ＩＣの表示部周辺の引き出し配線や実装領域を削減することができるため、狭額縁化が可能となる。
　なお、図８に示す構成における説明では、補助容量配線Ｃｓｎが、２つの配線（Ｖｓｍ配線及びＶｒｗｎ配線）を兼ねる構成として説明を行っているが、３つの配線の何れか１つの配線が残りの２本の配線を兼ねることも可能である。例えば、Ｖｓｍ配線が、２つの配線（補助容量配線Ｃｓｎ及びＶｒｗｎ配線）を兼ねる構成としてもよいし、Ｖｒｗｎ配線が、２つの配線（補助容量配線Ｃｓｎ及びＶｓｍ配線）を兼ねる構成としてもよい。
　また、本発明の液晶表示装置を適用した電子機器としては、例えば携帯情報端末（ＰＤＡ：Personal Digital Assistant）、携帯電話、パソコン用ディスプレイなどを挙げることができる。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明は、タッチパネルを搭載した電子機器に好適に用いられる。
１　表示パネル
２　表示用走査信号線駆動回路
３　表示用映像信号線駆動回路
４　センサ走査信号線駆動回路
５　センサ読出し回路
６　電源回路
１７　フォトダイオード
２０　表示駆動用ＴＦＴ素子

Claims (5)

  1. 　少なくとも走査信号線、映像信号線、画素駆動用の薄膜トランジスタ素子、画素電極、および上記各画素電極の電位を保持するための補助容量配線が形成されたアクティブマトリクス基板と、これに対向する対向基板と、上記アクティブマトリクス基板と上記対向基板との間に配された液晶層と、さらに光センサ回路が２次元に配置された２次元センサアレイが配された液晶表示装置において、
    　上記光センサ回路は、少なくとも、受光量に応じた値の信号を出力するフォトダイオードと、薄膜トランジスタ素子と、電荷蓄積素子とからなり、
    　上記薄膜トランジスタは、ゲート電極が上記フォトダイオードのカソード電極に、ソース電極が電源供給配線に、ドレイン電極が光センサ出力配線にそれぞれ接続されており、
    　上記電荷蓄積素子は、一方の電極が上記フォトダイオードのカソード電極に、他方の電極が上記電荷蓄積素子に駆動信号を供給するための駆動配線に電気的に接続されており、
    　且つ上記補助容量配線が、上記電荷蓄積素子の駆動配線、上記薄膜トランジスタ素子の電源供給配線の少なくとも一方の配線を兼ねていることを特徴とする液晶表示装置。
  2. 　上記液晶表示装置の各画素電極の電圧に書き換える直前に、上記補助容量配線に印加する電圧を所定の電位に変化させることを特徴とする請求項１に記載の液晶表示装置。
  3. 　上記補助容量配線、上記駆動配線及び上記電源供給配線の３本の配線が１本の配線で兼用されていることを特徴とする請求項１に記載の液晶表示装置。
  4. 　上記補助容量配線が、上記電源供給配線を兼ねているとき、
    上記補助容量配線を直流駆動することを特徴とする請求項１に記載の液晶表示装置。
  5. 　請求項１～４の何れか１項に記載の液晶表示装置を備えた電子機器。
PCT/JP2009/063607 2008-11-21 2009-07-30 液晶表示装置、電子機器 Ceased WO2010058630A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200980147035.5A CN102224453B (zh) 2008-11-21 2009-07-30 液晶显示装置、电子设备
US13/130,244 US8098345B2 (en) 2008-11-21 2009-07-30 Liquid crystal display device and electronics device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008298686 2008-11-21
JP2008-298686 2008-11-21

Publications (1)

Publication Number Publication Date
WO2010058630A1 true WO2010058630A1 (ja) 2010-05-27

Family

ID=42198070

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/063607 Ceased WO2010058630A1 (ja) 2008-11-21 2009-07-30 液晶表示装置、電子機器

Country Status (3)

Country Link
US (1) US8098345B2 (ja)
CN (1) CN102224453B (ja)
WO (1) WO2010058630A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107977109A (zh) * 2016-10-21 2018-05-01 三星显示有限公司 显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624875B2 (en) * 2009-08-24 2014-01-07 Semiconductor Energy Laboratory Co., Ltd. Method for driving touch panel
CN107817926B (zh) * 2017-10-27 2021-03-23 北京京东方显示技术有限公司 一种阵列基板、液晶显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06276352A (ja) * 1993-03-19 1994-09-30 Fuji Xerox Co Ltd 画像入出力装置
JP2006244446A (ja) * 2005-02-03 2006-09-14 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2007018458A (ja) * 2005-07-11 2007-01-25 Sony Corp 表示装置、センサ信号の補正方法並びに撮像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274605B1 (ko) * 1997-12-05 2000-12-15 윤종용 웨이퍼 노광설비의 칩 레벨링 장치
CN101241411B (zh) * 2005-02-03 2010-06-02 东芝松下显示技术有限公司 包括通过光线从屏幕输入信息的功能的显示器
US7800594B2 (en) 2005-02-03 2010-09-21 Toshiba Matsushita Display Technology Co., Ltd. Display device including function to input information from screen by light
GB2439098A (en) 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
KR101212169B1 (ko) * 2006-12-22 2012-12-13 엘지디스플레이 주식회사 광 센서를 구비한 액정 표시소자 및 그의 제조방법
CN101842765B (zh) * 2008-01-25 2012-11-07 夏普株式会社 附带光传感器的显示装置
CN101276790A (zh) * 2008-05-21 2008-10-01 友达光电股份有限公司 薄膜晶体管阵列基板与液晶显示面板的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06276352A (ja) * 1993-03-19 1994-09-30 Fuji Xerox Co Ltd 画像入出力装置
JP2006244446A (ja) * 2005-02-03 2006-09-14 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2007018458A (ja) * 2005-07-11 2007-01-25 Sony Corp 表示装置、センサ信号の補正方法並びに撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107977109A (zh) * 2016-10-21 2018-05-01 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
CN102224453A (zh) 2011-10-19
CN102224453B (zh) 2014-03-12
US8098345B2 (en) 2012-01-17
US20110221738A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
JP4799696B2 (ja) 表示装置
JP5068320B2 (ja) 表示装置
JP5190600B2 (ja) 光センサ及びこれを利用した表示装置
CN101636644B (zh) 显示装置
US8928599B2 (en) Touch sensor using capacitance detection and liquid crystal display having the same
CN101636643B (zh) 显示装置
US8427464B2 (en) Display device
WO2010092709A1 (ja) 表示装置
WO2010100785A1 (ja) 表示装置
US20110096049A1 (en) Display device
US7948471B2 (en) Liquid crystal device displaying and sensing images and method of driving the same
JP4667079B2 (ja) 表示装置
US7710410B2 (en) Electro-optical device, method of driving electro-optical device, and electronic apparatus
WO2010058630A1 (ja) 液晶表示装置、電子機器
CN101622658B (zh) 液晶显示装置
US20130113768A1 (en) Display device and drive method for same
WO2010058631A1 (ja) ２次元センサアレイ、表示装置、電子機器
JP5289583B2 (ja) 表示装置
JPWO2010026809A1 (ja) 表示装置
JP6276685B2 (ja) 表示装置用の光センサ画素回路および表示装置
JP2011034540A (ja) 表示装置
KR101545023B1 (ko) 터치 센서 유닛
JP4649551B2 (ja) 光センサ、電気光学装置、および電子機器
JP2005173244A (ja) 液晶表示装置、液晶表示パネルの表示方法
JP2007212605A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980147035.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09827411

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13130244

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: JP

122 Ep: pct application non-entry in european phase

Ref document number: 09827411

Country of ref document: EP

Kind code of ref document: A1