WO2010038766A1 - 面状照明装置およびそれを備えた表示装置 - Google Patents

面状照明装置およびそれを備えた表示装置 Download PDF

Info

Publication number
WO2010038766A1
WO2010038766A1 PCT/JP2009/067009 JP2009067009W WO2010038766A1 WO 2010038766 A1 WO2010038766 A1 WO 2010038766A1 JP 2009067009 W JP2009067009 W JP 2009067009W WO 2010038766 A1 WO2010038766 A1 WO 2010038766A1
Authority
WO
WIPO (PCT)
Prior art keywords
fet
led
terminal
constant current
potential
Prior art date
Application number
PCT/JP2009/067009
Other languages
English (en)
French (fr)
Inventor
学 山元
中澤　健
真也 奥田
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN2009801318998A priority Critical patent/CN102124573A/zh
Priority to US12/737,506 priority patent/US20110121741A1/en
Publication of WO2010038766A1 publication Critical patent/WO2010038766A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/395—Linear regulators
    • H05B45/397—Current mirror circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Definitions

  • the present invention relates to a planar lighting device used as a backlight of a display device, and more specifically, includes a light emitting element array that includes a plurality of light emitting elements (such as light emitting diodes) connected in series and is supplied with a constant current.
  • the present invention relates to a planar lighting device.
  • LEDs Light Emitting Diodes
  • the backlight device a plurality of LED strings composed of a plurality of LEDs connected in series are arranged in parallel, and a constant current is applied to each LED string so that these LEDs emit light with a constant luminance. Further, power consumption is reduced and image quality is improved by controlling the luminance of the LED based on the input image. For example, the screen is divided into a plurality of areas, and the luminance of the LED corresponding to the area is controlled based on an input image in the area.
  • Japanese Patent Application Laid-Open No. 2005-310996 discloses an invention in which each LED is provided with a transistor in parallel, and the brightness of each LED is adjusted by PWM control of those transistors. Is disclosed.
  • FIG. 10 is a schematic diagram showing the configuration of the main part of the backlight device described in Japanese Patent Application Laid-Open No. 2005-310996.
  • the backlight device includes an LED array 910, a field effect transistor (FET) 922, a constant current drive control circuit 924, and a bypass switch drive circuit 928.
  • the LED array 910 includes a plurality of LEDs 912 connected in series and a transistor 914 provided in parallel with each LED 912.
  • the FET 922 the gate terminal is connected to the constant current drive control circuit 924, the drain terminal is connected to the LED string 910, and the source terminal is grounded.
  • a predetermined voltage is applied to the gate terminal of the FET 922 by the constant current drive control circuit 924.
  • the FET 922 functions as a constant current element (constant current source), and a constant current flows in the LED array 910.
  • the bypass switch drive circuit 928 switches on / off a transistor 914 provided in parallel with each LED 912 in order to perform PWM control of the current flowing through each LED.
  • these transistors 914 function as switches.
  • the transistor 914 is on, current flows through the transistor 914 as shown in FIG.
  • Such current control is performed for each LED 912, whereby brightness is adjusted for each LED 912.
  • FIGS. 11A and 11B the current flow of each LED 912 is controlled by turning on / off the transistor 914 provided in parallel to each LED 912.
  • bypass switch the current flow of each LED 912 is controlled by turning on / off the transistor 914 provided in parallel to each LED 912.
  • the present invention aims to suppress deterioration / breakage of LEDs, variation in luminance, and flickering in a backlight device that adjusts luminance by turning on / off a switch provided in parallel with each LED. To do.
  • a first aspect of the present invention is a light emitting element array composed of a plurality of light emitting elements connected in series that emit light according to the magnitude of a given current; A switch connected in parallel to each of the plurality of light emitting elements; A switch controller for switching on / off of the switch connected in parallel to each light emitting element; A transistor having a control terminal, a first terminal, and a second terminal connected to the light emitting element array; A constant current drive control unit that applies a predetermined voltage to the control terminal and operates the transistor as a constant current source; And a capacitive element provided in parallel with between the control terminal and the first terminal.
  • the light emitting element is a light emitting diode.
  • the transistor is a MOS transistor.
  • a fourth aspect of the present invention is a display device, and is characterized by including a planar illumination device according to any one of the first to third aspects of the present invention.
  • a constant current source for applying a constant current to a light emitting element array composed of a plurality of light emitting elements connected in series, a switch connected in parallel to each light emitting element, and the light emitting element array
  • a planar lighting device including a transistor functioning as a parasitic capacitor, a parasitic capacitance generated between two terminals other than a terminal (second terminal) connected to the light emitting element array among the three terminals of the transistor and a parallel connection; A capacitive element is provided so as to be. Since a constant current is applied to the light emitting element array and a switch is connected in parallel to each light emitting element, when the switch state is changed, the potential of the control terminal of the transistor changes.
  • a light emitting diode is employed as the light emitting element. Since the forward voltage drop of the light emitting diode is substantially constant, fluctuations in the potential of the second terminal of the transistor are suppressed. As a result, fluctuations in the potential of the control terminal of the transistor are effectively suppressed.
  • the MOS transistor is employed as the constant current source, the constant current property of the current applied to the light emitting element array is enhanced. For this reason, fluctuations in the potential of the second terminal of the transistor are suppressed. As a result, fluctuations in the potential of the control terminal of the transistor are effectively suppressed.
  • a display device provided with a planar illumination device that suppresses deterioration and breakage of the light emitting elements and reduces the brightness variation between the light emitting elements and the flickering feeling given to the human eye. Is realized.
  • a and B are diagrams for explaining an operation when the bypass switch changes from an off state to an on state in the embodiment.
  • AC is a waveform diagram for explaining an operation when the bypass switch changes from the off state to the on state in the embodiment.
  • it is a figure for demonstrating operation
  • It is a circuit diagram which shows the structure of the constant current drive control circuit in the modification of the said embodiment.
  • It is the schematic which shows the structure of the principal part of the conventional backlight apparatus.
  • a and B are figures for demonstrating the electric current which flows in LED row
  • a and B are diagrams for explaining an operation when a bypass switch changes from an off state to an on state in a conventional configuration.
  • AC is a waveform diagram for explaining the operation when the bypass switch changes from the off state to the on state in the conventional configuration.
  • a and B are diagrams for explaining an operation when a bypass switch changes from an off state to an on state in a conventional configuration. It is a figure which shows the example which implement
  • each LED includes an LED array composed of a plurality of LEDs connected in series to which a constant current is applied, and each LED is turned on / off by turning on / off a switch provided in parallel to each LED.
  • a backlight device that adjusts luminance, when at least one of the switches is changed from an off state to an on state, a large current may temporarily flow in the LED array 910. This will be discussed below.
  • VF is a forward voltage drop of the LED (a voltage necessary to pass a current in the forward direction), and is generally 2.5V to 4V.
  • parasitic capacitances 932 and 934 are generated between the gate and drain of the FET 922 and between the gate and source as shown in FIG. Therefore, when the potential Va of the node Pa rapidly increases as shown in FIG. 13A, the potential of the node Pb (gate potential of the FET 922) Vb temporarily increases as shown in FIG. 13B.
  • the voltage applied to the gate terminal of the FET 922 temporarily increases, so that the current I-LED flowing through the LED array 910 temporarily increases as shown in FIG. Note that, due to the characteristics of the FET 922, the current I-LED flowing through the LED array 910 greatly increases as the potential Vb of the node Pb increases significantly.
  • FIG. 15 a capacitor 946 having a capacitance value C1 and a capacitor 948 having a capacitance value C2 are connected in series. An arbitrary voltage is applied to one end of the capacitor 946, and one end of the capacitor 948 is grounded. It is assumed that the other end of the capacitor 946 and the other end of the capacitor 948 are connected.
  • the potential Ve of the node Pe on one end side of the capacitor 946 rises by ⁇ e from e as shown in FIG. 16A
  • the potential Vf of the node Pf between both capacitors becomes f as shown in FIG.
  • the capacitance values of the parasitic capacitances 932 and 934 are a value that is approximately proportional to the size of the FET 922 (the gate width of the FET 922). Become. That is, the smaller the size of the FET 922, the smaller the capacitance value of the parasitic capacitance, and the larger the size of the FET 922, the larger the capacitance value of the parasitic capacitance. For this reason, it is difficult to increase or decrease only the capacitance value of one parasitic capacitance, or to reduce the capacitance value of the parasitic capacitance while increasing the size of the FET 922. Therefore, it is difficult to suppress the increase in the above-described current (current flowing through the LED array 910) I-LED by adjusting the capacitance values C1 and C2 of the parasitic capacitors 932 and 934 and the size of the FET 922.
  • the FET 940 and the resistor 942 are included in the constant current drive control circuit 924.
  • One end of the resistor 942 is connected to the power supply Vcc, and the other end is connected to the drain terminal of the FET 940.
  • the gate terminal is connected to the gate terminal of the FET 922
  • the drain terminal is connected to the other end of the resistor 942
  • the source terminal is grounded.
  • the gate terminal and the drain terminal of the FET 940 are connected to each other.
  • the circuit shown in FIG. 17 functions as a current mirror circuit.
  • the size of the FET 922 is larger than the size of the FET 940.
  • a larger current flows between the drain and source of the FET 922 than between the drain and source of the FET 940.
  • a current that is 1000 times larger than the current that flows between the drain and source of the FET 940 flows between the drain and source of the FET 922.
  • a current having a magnitude corresponding to the ratio of the sizes of the FET 922 and the FET 940 flows through the FET 922 with reference to the current flowing through the FET 940. If the current flowing through the FET 940 is constant, the current flowing through the FET 922 is also constant.
  • the FET 922 since the current flowing through the FET 940 is constant, the FET 922 functions as a constant current element. Since the magnitude of the current flowing through the FET 922 is determined based on the magnitude of the current flowing through the FET 940, the FET 940 is hereinafter also referred to as a “reference side FET”. A configuration in which the constant current drive control circuit 924 is realized using the current mirror circuit in this way is hereinafter referred to as “current mirror type”.
  • the source terminal of the FET 922 is connected to the other end of a resistor (current sense resistor) 954 whose one end is grounded, and is connected to the inverting input terminal of the operational amplifier 950.
  • a reference voltage Vref is applied to the non-inverting input terminal of the operational amplifier 950.
  • the output voltage from the operational amplifier 950 is applied to the gate terminal of the FET 922. Since negative feedback is applied to the operational amplifier 950 with the above configuration, the operational amplifier 950 operates so that the voltage between the non-inverting input terminal and the inverting input terminal of the operational amplifier 950 becomes zero due to an imaginary short.
  • the source potential of the FET 922 (the potential of the node Pc) is constant at Vref.
  • the constant current I shown by the following formula (6) flows through the LED array 910.
  • I Vref / Rcs (6)
  • Rcs is the resistance value of the resistor 954.
  • An operational amplifier that generates a constant current, such as the operational amplifier 950, is hereinafter referred to as a “constant current control amplifier”.
  • FIG. 20 is a Bode diagram showing the frequency characteristics of the constant current control amplifier.
  • the frequency characteristic of the constant current control amplifier has a low gain in the high frequency band. For this reason, if the potential of the node Pb suddenly rises due to the change in the state of the bypass switch 914 in the LED array 910 (the constant current control amplifier is capable of dealing with high frequency component noise above the cutoff frequency.
  • the gate potential of the FET 922 is rapidly increased. As a result, a large peak current flows through the LED array 910.
  • FIG. 2 is a block diagram illustrating an overall configuration of a liquid crystal display device including an LED backlight device according to an embodiment of the present invention.
  • the liquid crystal display device includes an LED backlight device 100, a display control circuit 200, a source driver (video signal line driving circuit) 300, a gate driver (scanning signal line driving circuit) 400, and a display unit 500.
  • the LED backlight device 100 includes a light emitting unit 11 including a plurality of LED rows 110 that constitute a backlight for irradiating light from the back surface of the display unit 500 (to the display unit 500), and a backlight for driving the backlight.
  • a write drive circuit 12 is included.
  • the display unit 500 includes a plurality (n) of source bus lines (video signal lines) SL1 to SLn, a plurality (m) of gate bus lines (scanning signal lines) GL1 to GLm, and source bus lines.
  • a plurality of (n ⁇ m) pixel forming portions provided corresponding to the intersections of SL1 to SLn and gate bus lines GL1 to GLm are included. These pixel forming portions are arranged in a matrix to form a pixel array, and each pixel forming portion is connected to a gate bus line passing through a corresponding intersection and a source bus line passing through the intersection.
  • the TFT 50 that is a switching element to which the source terminal is connected, the pixel electrode that is connected to the drain terminal of the TFT 50, the common electrode Ec that is a common electrode provided in the plurality of pixel formation portions, and the plurality And a liquid crystal layer sandwiched between the pixel electrode and the common electrode Ec.
  • a pixel capacitor Cp is constituted by a liquid crystal capacitor formed by the pixel electrode and the common electrode Ec.
  • an auxiliary capacitor is provided in parallel with the liquid crystal capacitor in order to reliably hold the voltage in the pixel capacitor.
  • the auxiliary capacitor is not directly related to the present invention, its description and illustration are omitted.
  • the display control circuit 200 receives an image signal DAT and a timing signal group TG such as a horizontal synchronization signal and a vertical synchronization signal sent from the outside, and receives a digital video signal DV and a source start pulse for controlling image display on the display unit 500.
  • a signal SSP, a source clock signal SCK, a latch strobe signal LS, a gate start pulse signal GSP, a gate clock signal GCK, and a luminance signal KS for controlling the luminance of the backlight are output.
  • the source driver 300 receives the digital video signal DV, the source start pulse signal SSP, the source clock signal SCK, and the latch strobe signal LS output from the display control circuit 200, and drives the video signal S for driving to the source bus lines SL1 to SLn. (1) to S (n) are applied.
  • the gate driver 400 transfers the active scanning signals G (1) to G (m) to the gate bus lines GL1 to GLm. Is repeated with one vertical scanning period as a cycle.
  • the backlight drive circuit 12 receives the luminance signal KS output from the display control circuit 200 and drives the backlight. Thereby, light is irradiated from the back surface of the display unit 500.
  • the driving video signals are applied to the source bus lines SL1 to SLn
  • the scanning signals are applied to the gate bus lines GL1 to GLm
  • the display unit 500 is irradiated with light from the back surface. The image is displayed on the display unit 500.
  • FIG. 1 is a schematic diagram illustrating a configuration of a main part of an LED backlight device 100 according to the present embodiment.
  • the LED backlight device 100 includes an LED array 110 as a light emitting element array, an FET 122, a constant current drive control circuit 124 as a constant current drive control section, and a bypass as a switch control section.
  • a switch driving circuit 128 and a capacitor 126 as a capacitive element are included. Note that the FET 122, the constant current drive control circuit 124, the bypass switch drive circuit 128, and the capacitor 126 constitute the backlight drive circuit 12.
  • the LED array 110 includes a plurality of LEDs 112 connected in series and a bypass switch (transistor) 114 provided in parallel with each LED 112.
  • the gate terminal (control terminal) of the FET 122 is connected to the constant current drive control circuit 124 and one end of the capacitor 126, the drain terminal (second terminal) is connected to the LED array 110, and the source terminal (first terminal) is Grounded. The other end of the capacitor 126 is grounded.
  • a MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • a predetermined voltage is applied to the gate terminal of the FET 122 by the constant current drive control circuit 124.
  • the FET 122 functions as a constant current element (constant current source), and a constant current is applied to the LED array 110.
  • the bypass switch drive circuit 128 switches on / off of the bypass switch 114 provided in parallel with each LED 112. Thereby, the magnitude
  • FIG. 3 is a circuit diagram showing a configuration of the constant current drive control circuit 124 in the present embodiment.
  • the constant current drive control circuit 124 is configured by the above-described current mirror type.
  • the constant current drive control circuit 124 includes an FET 140 and a resistor 142. One end of the resistor 142 is connected to the power supply Vcc, and the other end is connected to the drain terminal of the FET 140.
  • the gate terminal is connected to the gate terminal of the FET 122 and one end of the capacitor 126, the drain terminal is connected to the other end of the resistor 142, and the source terminal is grounded.
  • the gate terminal and the drain terminal of the FET 140 are connected to each other.
  • a current mirror circuit is configured by the entire circuit shown in FIG.
  • a constant current is applied to the LED array 110 as described above.
  • the size of the FET 122 functioning as a constant current element is Z times (for example, 1000 times) the size of the FET 140 in the constant current drive control circuit 124.
  • a current having a magnitude Z times the current flowing between the drain and source of the FET 140 flows in the LED array 110.
  • FIG. 3 the structure about only 1 row
  • a constant current drive control circuit 124 is provided for each LED row 110 as shown in FIG.
  • a common constant current drive control circuit 124 may be provided for a plurality of LED strings 110, but a bypass switch provided in parallel with an LED 112 in a certain LED string 110.
  • the configuration shown in FIG. 4 is adopted from the viewpoint of preventing the influence of the peak current (generated in the certain LED string 110) from changing from the off state to the on state. Is preferred.
  • the FET 122 is employed as the constant current element, and as shown in FIG. 8, parasitic capacitances 132 and 134 are generated between the gate and drain of the FET 122 and between the gate and source.
  • a capacitor 126 having one end connected to the gate terminal of the FET 122 and the other end grounded is provided. That is, the capacitor 126 is connected in parallel with the parasitic capacitance 134 between the gate and source of the FET 122.
  • the capacitance values of the parasitic capacitors 132 and 134 are C1 and C2, and the capacitance value of the capacitor 126 is C3.
  • the potential of the node Pa ie, “Vcc ⁇ 5 ⁇ VF” before the state of the bypass switch 114 is changed to “e”
  • the potential of the node Pb before the state of the bypass switch 114 is changed to “f”.
  • the change in the potential of the node Pa accompanying the change in the state of the bypass switch 114 ie, “VF”
  • the change in the potential of the node Pb accompanying the change in the state of the bypass switch 114 is “ ⁇ f”.
  • the change (increase) in the potential of the node Pb accompanying the change in the state of the bypass switch 114 is “ ⁇ e ⁇ C1 / (C1 + C2 + C3)”.
  • the change (increase) in the potential of the node Pb accompanying the change in the state of the bypass switch 114 is “ ⁇ e ⁇ C1 / (C1 + C2)” from the above-described equation (5). . Therefore, in the present embodiment, the degree of increase in the potential of the node Pb accompanying the change in the state of the bypass switch 114 is “(C1 + C2) / (C1 + C2 + C3)” of the conventional configuration.
  • the increase in the potential of the node Pb is suppressed as compared with the conventional case in accordance with the capacitance value of the capacitor 126 connected to the gate terminal of the FET 122.
  • the peak current flowing through the LED array 110 is reduced as compared with the conventional case.
  • the change in the potential Vb of the node Pb as shown in FIG. 13B is as shown in FIG. 7B according to the present embodiment.
  • the change of the current I-LED flowing through the LED array as shown in FIG. 13 (C) is as shown in FIG. 7 (C).
  • the LED array 110 composed of a plurality of LEDs 112 connected in series, the bypass switch 114 connected in parallel to each LED 112, and the LED array 110 are supplied with a constant current.
  • the LED backlight device 100 including the FET 122 functioning as a current element, a capacitor 126 having one end connected to the gate terminal of the FET 122 and the other end grounded is provided.
  • Each LED 112 is provided with a bypass switch 114, and the brightness of each LED 112 is adjusted by controlling ON / OFF of the bypass switch 114.
  • the potential at the drain terminal of the FET 122 rises.
  • the degree of increase in the potential of the gate terminal decreases as the capacitance value between the gate and source of the FET 122 increases.
  • the capacitor 126 is provided in parallel with the parasitic capacitance between the gate and the source of the FET 122, the capacitance value of the entire gate and source is larger than that of the conventional one. For this reason, the degree of the increase in the gate potential accompanying the increase in the drain potential of the FET 122 is smaller than that in the prior art. Thereby, it is suppressed that a big electric current flows into each LED112 in the LED backlight apparatus 100, and a peak current is reduced.
  • the constant current drive control circuit 124 is realized using a current mirror circuit.
  • the present invention is not limited to this, and an operational amplifier 150 is used as shown in FIG.
  • the constant current drive control circuit 124 may be realized by a circuit (the amplifier control type described above).
  • the FET 122 is employed as the constant current element, and the drain terminal of the FET 122 is connected to the LED array 110.
  • the source terminal of the FET 122 is connected to the other end of the resistor 154 whose one end is grounded, and is connected to the inverting input terminal of the operational amplifier 150.
  • a reference voltage Vref is applied to the non-inverting input terminal of the operational amplifier 150, and an output voltage from the operational amplifier 150 is applied to the gate terminal of the FET 122.
  • a capacitor 126 having one end grounded and the other end connected to the gate terminal of the FET 122 is provided.
  • the degree of increase in the gate potential of the FET 122 due to the increase in the drain potential of the FET 122 when the state of the bypass switch 114 in the LED array 110 is changed is the same as that of the above embodiment. Smaller than. For this reason, it is suppressed that a big electric current flows into each LED112, and a peak current is reduced. As a result, as in the above embodiment, the deterioration and breakage of the LED 112 are suppressed, and the life of the LED 112 is extended. In addition, variation in luminance between the LEDs 112 is reduced, and flickering given to human eyes is also reduced.
  • the capacitor 126 is connected to the gate terminal of the FET 122 as a constant current element.
  • the constant current driving itself “giving constant current to the LED array 110” is performed. It is not affected (by having the capacitor 126). From the viewpoint of constant current driving, it is less susceptible to noise, so a more stable constant current is applied to the LED array 110.
  • the current value of the constant current is changed (especially when the current of a predetermined current value starts to flow from a state where no current flows), the time until the target current value is reached is longer than before. Also gets longer.
  • the constant current drive control circuit 124 is realized using a current mirror circuit, the current flowing through the reference side FET is increased, or the FET as the constant current element and the reference The size ratio with the side FET may be reduced, and when the constant current drive control circuit 124 is realized using an operational amplifier, the current output capability of the operational amplifier may be increased.
  • an FET is employed as the constant current element.
  • the present invention is not limited to this, and a bipolar transistor can be employed as the constant current element instead of the FET.
  • a capacitor may be provided so as to be connected in parallel with the parasitic capacitance generated between the base and emitter of the bipolar transistor functioning as a constant current element.
  • the LED backlight apparatus provided in the liquid crystal display device
  • this invention is not limited to this,
  • column which consists of the light emitting element connected in series is provided.
  • the present invention can be applied to any backlight device.
  • the present invention can also be applied to a backlight device provided in a display device other than the liquid crystal display device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Led Devices (AREA)

Abstract

　各ＬＥＤに並列に設けられたスイッチをオン／オフすることにより輝度の調整を行うバックライト装置において、ＬＥＤの劣化・破損や輝度のばらつき、ちらつき感を抑制する。 　バックライト装置は、直列に接続された複数のＬＥＤ（１１２）と各ＬＥＤ（１１２）に並列に設けられたバイパススイッチ（トランジスタ）（１１４）とからなるＬＥＤ列（１１０）と、バイパススイッチ（１１４）のオン／オフを切り換えるためのバイパススイッチ駆動回路（１２８）と、ドレイン端子がＬＥＤ列（１１０）に接続されソース端子が接地されたＦＥＴ（１２２）と、ＦＥＴ（１２２）のゲート端子に所定の電圧を与えることによりＬＥＤ列（１１０）に定電流を与えるための定電流駆動制御回路（１２４）と、一端がＦＥＴ（１２２）のゲート端子に接続され他端が接地されたコンデンサ（１２６）とによって構成される。

Description

面状照明装置およびそれを備えた表示装置
　本発明は、表示装置のバックライト等として用いられる面状照明装置に関し、更に詳しくは、直列に接続された複数の発光素子（発光ダイオード等）からなり定電流が与えられる発光素子列を備えた面状照明装置に関する。
　近年、表示装置のバックライト用の光源としてＬＥＤ（Light Emitting Diode）が採用されることが多くなっている。バックライト装置内では、直列に接続された複数のＬＥＤからなるＬＥＤ列が複数並列に配置され、それらのＬＥＤが一定の輝度で発光するよう各ＬＥＤ列に定電流が与えられている。また、入力画像に基づきＬＥＤの輝度を制御することにより、消費電力の低減や画質の改善が図られている。例えば、画面を複数のエリアに分割し、エリア内の入力画像に基づいて当該エリアに対応したＬＥＤの輝度を制御することも行われている。このようなバックライト装置に関し、日本の特開２００５－３１０９９６号公報には、各ＬＥＤに並列にトランジスタを備え、それらのトランジスタをＰＷＭ制御することにより個々のＬＥＤの輝度を調整するようにした発明が開示されている。
　図１０は、日本の特開２００５－３１０９９６号公報に記載のバックライト装置の要部の構成を示す概略図である。なお、図１０には、複数のＬＥＤ列のうちの１列分のみについての構成を示している。図１０に示すように、このバックライト装置には、ＬＥＤ列９１０とＦＥＴ（Field effect transistor ）９２２と定電流駆動制御回路９２４とバイパススイッチ駆動回路９２８とが含まれている。ＬＥＤ列９１０には、直列に接続された複数のＬＥＤ９１２と各ＬＥＤ９１２に並列に設けられたトランジスタ９１４とが含まれている。ＦＥＴ９２２については、ゲート端子は定電流駆動制御回路９２４に接続され、ドレイン端子はＬＥＤ列９１０に接続され、ソース端子は接地されている。このような構成において、ＦＥＴ９２２のゲート端子には、定電流駆動制御回路９２４によって所定の電圧が与えられる。これにより、ＦＥＴ９２２は定電流素子（定電流源）として機能し、ＬＥＤ列９１０内に一定の電流が流れる。バイパススイッチ駆動回路９２８は、各ＬＥＤに流れる電流をＰＷＭ制御するために、各ＬＥＤ９１２に並列に設けられたトランジスタ９１４のオン／オフを切り換える。これにより、これらトランジスタ９１４はスイッチとして機能する。トランジスタ９１４がオフ状態の時には、図１１（Ａ）に示すように、電流はＬＥＤ９１２側を流れる。一方、トランジスタ９１４がオン状態の時には、図１１（Ｂ）に示すように、電流はトランジスタ９１４側を流れる。このような電流の制御がＬＥＤ９１２毎に行われることにより、ＬＥＤ９１２毎に輝度の調整が行われる。なお、図１１（Ａ）および（Ｂ）に示すように、各ＬＥＤ９１２に並列に設けられたトランジスタ９１４のオン／オフによって当該各ＬＥＤ９１２の電流の流れが制御されるので、それらトランジスタ９１４のことを以下「バイパススイッチ」という。
日本の特開２００５－３１０９９６号公報
　ところが、ＬＥＤ列９１０内の複数のバイパススイッチ９１４のうちの少なくとも１つがオフ状態からオン状態に変化すると、一時的にＬＥＤ列９１０内に大きな電流が流れることがある。その結果、ＬＥＤの劣化が早められる。特に、ＬＥＤに定格電流を超える電流が流れたときには、当該ＬＥＤは破損することがある。また、ＬＥＤ列毎に一時的に異なる大きさの電流が流れることになるので、ＬＥＤ間の輝度のばらつきが生じたり、人の目にちらつき感が与えられたりする。
　そこで本発明は、各ＬＥＤに並列に設けられたスイッチをオン／オフすることにより輝度の調整を行うバックライト装置において、ＬＥＤの劣化・破損や輝度のばらつき、ちらつき感を抑制することを目的とする。
　本発明の第１の局面は、与えられた電流の大きさに応じて発光する直列に接続された複数の発光素子からなる発光素子列と、
　前記複数の発光素子のそれぞれに並列に接続されたスイッチと、
　各発光素子に並列に接続された前記スイッチのオン／オフを切り換えるスイッチ制御部と、
　制御端子、第１の端子、および前記発光素子列に接続された第２の端子を有するトランジスタと、
　前記制御端子に所定の電圧を与えて前記トランジスタを定電流源として動作させる定電流駆動制御部と、
　前記制御端子－前記第１の端子間と並列になるように設けられた容量素子と
を備えることを特徴とする。
　本発明の第２の局面は、本発明の第１の局面において、
　前記発光素子は、発光ダイオードであることを特徴とする。
　本発明の第３の局面は、本発明の第１の局面において、
　前記トランジスタは、ＭＯＳトランジスタであることを特徴とする。
　本発明の第４の局面は、表示装置であって、本発明の第１から第３までのいずれかの局面に係る面状照明装置を備えたことを特徴とする。
　本発明の第１の局面によれば、直列に接続された複数の発光素子からなる発光素子列と各発光素子に並列に接続されたスイッチと発光素子列に定電流を与えるために定電流源として機能するトランジスタとを備えた面状照明装置において、トランジスタの３つの端子のうち発光素子列に接続されている端子（第２の端子）以外の２つの端子間に生じる寄生容量と並列接続となるように容量素子が設けられる。発光素子列には定電流が与えられ、かつ、各発光素子にはスイッチが並列に接続されているため、スイッチの状態を変化させると、トランジスタの制御端子の電位は変化する。トランジスタの制御端子と第２の端子との間には寄生容量が生じるので、トランジスタの第２の端子の電位が上昇すると制御端子の電位も上昇する。その制御端子の電位の上昇の程度は、制御端子と第１の端子との間の容量値が大きいほど小さくなる。ここで、制御端子と第１の端子との間に容量素子が設けられているので、制御端子と第１の端子との間の容量値は従来よりも大きくなる。このため、トランジスタの第２の端子の電位の上昇に伴う制御端子の電位の上昇の程度は従来よりも小さくなる。これにより、面状照明装置内の各発光素子に大きな電流が与えられることが抑制され、ピーク電流が低減される。その結果、発光素子の劣化や破損が抑制される。また、発光素子列間のピーク電流の差が従来よりも小さくなるので、発光素子間の輝度のばらつきが低減され、人の目に与えるちらつき感も低減される。
　本発明の第２の局面によれば、発光ダイオードが発光素子として採用されている。発光ダイオードの順方向電圧降下はほぼ一定となるので、上記トランジスタの第２の端子の電位の変動が抑制される。これにより、上記トランジスタの制御端子の電位の変動が効果的に抑制される。
　本発明の第３の局面によれば、ＭＯＳトランジスタが定電流源として採用されているので、発光素子列に与えられる電流の定電流性が高められる。このため、上記トランジスタの第２の端子の電位の変動が抑制される。これにより、上記トランジスタの制御端子の電位の変動が効果的に抑制される。
　本発明の第４の局面によれば、発光素子の劣化や破損が抑制されるとともに発光素子間の輝度のばらつきや人の目に与えるちらつき感が低減される面状照明装置を備えた表示装置が実現される。
本発明の一実施形態に係るＬＥＤバックライト装置の要部の構成を示す概略図である。 上記実施形態に係るＬＥＤバックライト装置を備えた液晶表示装置の全体構成を示すブロック図である。 上記実施形態において、定電流駆動制御回路の構成（１列分のＬＥＤ列に対応する構成）を示す回路図である。 上記実施形態において、定電流駆動制御回路の構成（３列分のＬＥＤ列に対応する構成）を示す回路図である。 上記実施形態において、定電流駆動制御回路の構成の変形例を示す回路図である。 ＡおよびＢは、上記実施形態において、バイパススイッチがオフ状態からオン状態に変化した際の動作について説明するための図である。 Ａ－Ｃは、上記実施形態において、バイパススイッチがオフ状態からオン状態に変化した際の動作について説明するための波形図である。 上記実施形態において、バイパススイッチがオフ状態からオン状態に変化した際の動作について説明するための図である。 上記実施形態の変形例における定電流駆動制御回路の構成を示す回路図である。 従来のバックライト装置の要部の構成を示す概略図である。 ＡおよびＢは、従来例において、ＬＥＤ列内に流れる電流について説明するための図である。 ＡおよびＢは、従来の構成において、バイパススイッチがオフ状態からオン状態に変化した際の動作について説明するための図である。 Ａ－Ｃは、従来の構成において、バイパススイッチがオフ状態からオン状態に変化した際の動作について説明するための波形図である。 従来の構成において、バイパススイッチがオフ状態からオン状態に変化した際の動作について説明するための図である。 従来の構成において、バイパススイッチがオフ状態からオン状態に変化した際の動作について説明するための図である。 ＡおよびＢは、従来の構成において、バイパススイッチがオフ状態からオン状態に変化した際の動作について説明するための図である。 従来の構成において、カレントミラー回路を用いて定電流駆動制御回路を実現している例を示す図である。 従来の構成において、オペアンプを用いて定電流駆動制御回路を実現している例を示す図である。 従来の構成において、電流の流れについて説明するための図である。 定電流制御用アンプの周波数特性を示すボード線図である。
＜０．基礎検討＞
　上述したように、従来技術によれば、定電流が与えられる直列に接続された複数のＬＥＤからなるＬＥＤ列を備え、各ＬＥＤに並列に設けられたスイッチをオン／オフすることにより各ＬＥＤの輝度の調整を行うバックライト装置において、上記スイッチの少なくとも１つをオフ状態からオン状態に変化させると、一時的にＬＥＤ列９１０内に大きな電流が流れることがある。これについて、以下に検討する。
　例えば、５個のＬＥＤ９１２と５個のバイパススイッチ９１４とによってＬＥＤ列９１０が構成されていて、図１２（Ａ）に示すように全てのバイパススイッチ９１４がオフにされた状態から図１２（Ｂ）に示すように１つのバイパススイッチ９１４がオンにされた状態に変化したと仮定する。このとき、各ＬＥＤ９１２に定電流が流れたときの各ＬＥＤ９１２における電圧降下をＶＦとすると、図１２（Ａ）に示す状態におけるノード（節点）Ｐａの電位（ＦＥＴ９２２のドレイン電位）Ｖａ１は次式（１）で表される。
　Ｖａ１＝Ｖｃｃ－５×ＶＦ　　　・・・（１）
これに対し、図１２（Ｂ）に示す状態におけるノードＰａの電位Ｖａ２は次式（２）で表される。
　Ｖａ２＝Ｖｃｃ－４×ＶＦ　　　・・・（２）
　上式（１），（２）より、バイパススイッチ９１４の１つがオフ状態からオン状態に切り換えられると、ノードＰａにおける電位Ｖａは図１３（Ａ）に示すようにＶＦだけ上昇する。なお、ＶＦは、ＬＥＤの順方向電圧降下（順方向に電流を流すのに必要な電圧）であって、一般的には２．５Ｖから４Ｖである。ところで、定電流素子としてＦＥＴ９２２が採用されている構成においては、図１４に示すように、ＦＥＴ９２２のゲート－ドレイン間およびゲート－ソース間に寄生容量９３２および９３４が生じる。このため、図１３（Ａ）に示したようにノードＰａの電位Ｖａが急激に上昇すると、図１３（Ｂ）に示すようにノードＰｂの電位（ＦＥＴ９２２のゲート電位）Ｖｂが一時的に上昇する。これにより、ＦＥＴ９２２のゲート端子に与えられる電圧が一時的に大きくなるので、図１３（Ｃ）に示すようにＬＥＤ列９１０に流れる電流Ｉ－ＬＥＤが一時的に大きくなる。なお、ＦＥＴ９２２の特性より、ノードＰｂの電位Ｖｂが大きく上昇するほどＬＥＤ列９１０に流れる電流Ｉ－ＬＥＤは大きく増加する。
　ここで、ノードＰａの電位Ｖａの上昇に対してノードＰｂの電位Ｖｂがどの程度上昇するかについて図１５および図１６を参照しつつ説明する。図１５に示すように、容量値Ｃ１のコンデンサ９４６と容量値Ｃ２のコンデンサ９４８とが直列に接続されていて、コンデンサ９４６の一端には任意の電圧が与えられ、コンデンサ９４８の一端は接地され、コンデンサ９４６の他端とコンデンサ９４８の他端とが接続されているとする。そして、図１６（Ａ）に示すようにコンデンサ９４６の一端側のノードＰｅの電位ＶｅがｅからΔｅだけ上昇すると、図１６（Ｂ）に示すように両コンデンサ間のノードＰｆの電位ＶｆがｆからΔｆだけ上昇すると仮定する。このとき、両コンデンサ９４６，９４８に蓄積される電荷に着目すると、ノードＰｅの電位の上昇前の時点には次式（３）が成立し、ノードＰｅの電位の上昇後の時点には次式（４）が成立する。
　Ｃ１×（ｅ－ｆ）＝Ｃ２×ｆ　　　・・・（３）
　Ｃ１×（ｅ＋Δｅ－ｆ－Δｆ）＝Ｃ２×（ｆ＋Δｆ）　　　・・・（４）
上式（３），（４）より、次式（５）が成立する。
　Δｆ＝Δｅ×Ｃ１／（Ｃ１＋Ｃ２）　　　・・・（５）
　上式（５）より、図１４に着目すると、ＦＥＴ９２２のゲート－ドレイン間の寄生容量９３２の容量値Ｃ１が大きいほどノードＰａの電位Ｖａの上昇に対するノードＰｂの電位Ｖｂの上昇の程度が大きくなり、ＦＥＴ９２２のゲート－ソース間の寄生容量９３４の容量値Ｃ２が大きいほどノードＰａの電位Ｖａの上昇に対するノードＰｂの電位Ｖｂの上昇の程度が小さくなることが把握される。そこで、それら寄生容量９３２，９３４の容量値Ｃ１，Ｃ２を調整することが考えられるが、寄生容量９３２，９３４の容量値はＦＥＴ９２２のサイズ（ＦＥＴ９２２のゲート幅）にほぼ比例した大きさの値となる。すなわち、ＦＥＴ９２２のサイズが小さいほど寄生容量の容量値も小さくなり、ＦＥＴ９２２のサイズが大きいほど寄生容量の容量値も大きくなる。このため、一方の寄生容量の容量値のみを大きくあるいは小さくすることやＦＥＴ９２２のサイズを大きくしつつ寄生容量の容量値を小さくすることは困難である。従って、寄生容量９３２，９３４の容量値Ｃ１，Ｃ２やＦＥＴ９２２のサイズを調整することにより上述の電流（ＬＥＤ列９１０に流れる電流）Ｉ－ＬＥＤの増加を抑制することは困難である。
　ところで、ＬＥＤ列９１０に定電流を与えるための典型的な構成としては、図１７に示すような構成と図１８に示すような構成とが知られている。以下、これらの構成について説明する。
　図１７に示す構成においては、ＦＥＴ９４０と抵抗器９４２とが定電流駆動制御回路９２４に含まれている。抵抗器９４２の一端は電源Ｖｃｃに接続され、他端はＦＥＴ９４０のドレイン端子に接続されている。ＦＥＴ９４０については、ゲート端子はＦＥＴ９２２のゲート端子に接続され、ドレイン端子は抵抗器９４２の他端に接続され、ソース端子は接地されている。このような構成において、ＦＥＴ９４０のゲート端子とドレイン端子とが互いに接続されている。これにより、図１７に示す回路はカレントミラー回路として機能している。ここで、ＦＥＴ９２２のサイズは、ＦＥＴ９４０のサイズよりも大きくされている。これにより、ＦＥＴ９２２のドレイン－ソース間にはＦＥＴ９４０のドレイン－ソース間よりも大きな電流が流れる。例えば、ＦＥＴ９２２のサイズがＦＥＴ９４０のサイズの１０００倍にされていると、ＦＥＴ９２２のドレイン－ソース間にはＦＥＴ９４０のドレイン－ソース間に流れる電流の１０００倍の電流が流れる。このように、ＦＥＴ９２２には、ＦＥＴ９４０に流れる電流を基準として、ＦＥＴ９２２とＦＥＴ９４０とのサイズの比に応じた大きさの電流が流れる。そして、ＦＥＴ９４０に流れる電流が一定であれば、ＦＥＴ９２２に流れる電流も一定となる。本構成においてはＦＥＴ９４０に流れる電流は一定にされるので、ＦＥＴ９２２は定電流素子として機能する。なお、ＦＥＴ９４０に流れる電流の大きさを基準としてＦＥＴ９２２に流れる電流の大きさが決まるので、以下、ＦＥＴ９４０のことを「基準側ＦＥＴ」ともいう。また、このようにカレントミラー回路を用いて定電流駆動制御回路９２４を実現している構成を以下「カレントミラータイプ」という。
　図１７に示したカレントミラー回路では、ＦＥＴ９２２のゲート－ドレイン間の寄生容量に起因してＦＥＴ９２２のゲート電位（ノードＰｂの電位）が上昇すると、ゲートに蓄積された電荷を減少させるために図１９で符号９９０で示す矢印のように電流が流れ、ＦＥＴ９４０には定常時よりも大きな電流が流れる。上述したようにＦＥＴ９２２にはＦＥＴ９２２とＦＥＴ９４０とのサイズの比に応じた大きさの電流が流れるので、結果としてＦＥＴ９２２には極めて大きな電流が流れることになる。すなわち、ＬＥＤ列９１０に極めて大きな電流が流れることになる。
　図１８に示す構成においては、ＦＥＴ９２２のソース端子は、一端が接地された抵抗器（電流センス抵抗）９５４の他端に接続されるとともに、オペアンプ９５０の反転入力端子に接続されている。オペアンプ９５０の非反転入力端子には基準電圧Ｖｒｅｆが与えられている。また、ＦＥＴ９２２のゲート端子には、オペアンプ９５０からの出力電圧が与えられている。以上のような構成によりオペアンプ９５０には負帰還がかかるので、イマジナリショートによりオペアンプ９５０の非反転入力端子－反転入力端子間の電圧が０になるように当該オペアンプ９５０は動作する。このため、ＦＥＴ９２２のソース電位（ノードＰｃの電位）はＶｒｅｆで一定となる。これにより、ＬＥＤ列９１０には、次式（６）で示す定電流Ｉが流れる。
　Ｉ＝Ｖｒｅｆ／Ｒｃｓ　　　・・・（６）
ここで、Ｒｃｓは抵抗器９５４の抵抗値である。
なお、この構成においてはオペアンプ９５０によってＬＥＤ列９１０に流れる電流の大きさが制御されているので、このようなオペアンプを用いて定電流駆動制御回路９２４を実現している構成を以下「アンプ制御タイプ」という。また、このオペアンプ９５０のように定電流を発生させるオペアンプのことを以下「定電流制御用アンプ」という。
　図２０は、定電流制御用アンプの周波数特性を示すボード線図である。図２０に示すように、定電流制御用アンプの周波数特性については、高周波帯域のゲインが低くなっている。このため、ＬＥＤ列９１０内のバイパススイッチ９１４の状態が変化したことに伴いノードＰｂの電位が急激に上昇すると、（定電流制御用アンプはカットオフ周波数以上の高い周波数成分のノイズに対応することができないため）ＦＥＴ９２２のゲート電位が急激に高められる。その結果、ＬＥＤ列９１０に大きなピーク電流が流れることとなる。なお、位相（ｐｈａｓｅ）が３６０度（ｄｅｇ＝０．００）のときの利得（ｇａｉｎ）が０ｄｂ以上であればオペアンプは発振する。このため、ゲート電位が急激に高められたときの応答性が良くなるようにオペアンプのカットオフ周波数を高めることはできない。
　以上のことを踏まえて、以下、添付図面を参照しつつ本発明の一実施形態について説明する。
＜１．全体構成および動作＞
　図２は、本発明の一実施形態に係るＬＥＤバックライト装置を備えた液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、ＬＥＤバックライト装置１００と、表示制御回路２００と、ソースドライバ（映像信号線駆動回路）３００と、ゲートドライバ（走査信号線駆動回路）４００と、表示部５００とを備えている。ＬＥＤバックライト装置１００には、表示部５００の背面から（当該表示部５００に）光を照射するためのバックライトを構成する複数のＬＥＤ列１１０からなる発光部１１と、バックライトを駆動するバックライト駆動回路１２とが含まれている。
　表示部５００には、複数本（ｎ本）のソースバスライン（映像信号線）ＳＬ１～ＳＬｎと、複数本（ｍ本）のゲートバスライン（走査信号線）ＧＬ１～ＧＬｍと、それらソースバスラインＳＬ１～ＳＬｎとゲートバスラインＧＬ１～ＧＬｍとの交差点にそれぞれ対応して設けられた複数個（ｎ×ｍ個）の画素形成部とが含まれている。これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲートバスラインにゲート端子が接続される共に当該交差点を通過するソースバスラインにソース端子が接続されたスイッチング素子であるＴＦＴ５０と、そのＴＦＴ５０のドレイン端子に接続された画素電極と、上記複数の画素形成部に共通的に設けられた対向電極である共通電極Ｅｃと、上記複数の画素形成部に共通的に設けられ画素電極と共通電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極と共通電極Ｅｃとにより形成される液晶容量により画素容量Ｃｐが構成される。なお通常、画素容量に確実に電圧を保持すべく、液晶容量に並列に補助容量が設けられるが、補助容量は本発明には直接に関係しないのでその説明および図示を省略する。
　表示制御回路２００は、外部から送られる画像信号ＤＡＴおよび水平同期信号や垂直同期信号などのタイミング信号群ＴＧを受け取り、デジタル映像信号ＤＶと、表示部５００における画像表示を制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫと、バックライトの輝度を制御するための輝度信号ＫＳとを出力する。ソースドライバ３００は、表示制御回路２００から出力されるデジタル映像信号ＤＶ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳを受け取り、各ソースバスラインＳＬ１～ＳＬｎに駆動用映像信号Ｓ（１）～Ｓ（ｎ）を印加する。ゲートドライバ４００は、表示制御回路２００から出力されるゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号Ｇ（１）～Ｇ（ｍ）の各ゲートバスラインＧＬ１～ＧＬｍへの印加を１垂直走査期間を周期として繰り返す。バックライト駆動回路１２は、表示制御回路２００から出力される輝度信号ＫＳを受け取り、バックライトを駆動する。これにより、表示部５００の背面から光が照射される。
　以上のようにして、各ソースバスラインＳＬ１～ＳＬｎに駆動用映像信号が印加され、各ゲートバスラインＧＬ１～ＧＬｍに走査信号が印加され、表示部５００にその背面から光が照射されることにより、表示部５００に画像が表示される。
＜２．ＬＥＤバックライト装置の構成および動作＞
　図１は、本実施形態におけるＬＥＤバックライト装置１００の要部の構成を示す概略図である。図１に示すように、このＬＥＤバックライト装置１００には、発光素子列としてのＬＥＤ列１１０と、ＦＥＴ１２２と、定電流駆動制御部としての定電流駆動制御回路１２４と、スイッチ制御部としてのバイパススイッチ駆動回路１２８と、容量素子としてのコンデンサ１２６とが含まれている。なお、ＦＥＴ１２２と定電流駆動制御回路１２４とバイパススイッチ駆動回路１２８とコンデンサ１２６とによってバックライト駆動回路１２が構成されている。ＬＥＤ列１１０には、直列に接続された複数のＬＥＤ１１２と、各ＬＥＤ１１２に並列に設けられたバイパススイッチ（トランジスタ）１１４とが含まれている。ＦＥＴ１２２のゲート端子（制御端子）は定電流駆動制御回路１２４とコンデンサ１２６の一端とに接続され、ドレイン端子（第２の端子）はＬＥＤ列１１０に接続され、ソース端子（第１の端子）は接地されている。また、コンデンサ１２６の他端は接地されている。なお、ＦＥＴ１２２については、典型的にはＭＯＳＦＥＴ（Metal－Oxide－Semiconductor Field－Effect Transistor）が採用される。
　このような構成において、ＦＥＴ１２２のゲート端子には、定電流駆動制御回路１２４によって所定の電圧が与えられる。これにより、ＦＥＴ１２２は定電流素子（定電流源）として機能し、ＬＥＤ列１１０内に一定の電流が与えられる。バイパススイッチ駆動回路１２８は、各ＬＥＤ１１２に並列に設けられたバイパススイッチ１１４のオン／オフを切り換える。これにより、各ＬＥＤ１１２に流れる電流の大きさが制御され、ＬＥＤ１１２毎に輝度の調整が行われる。
　図３は、本実施形態における定電流駆動制御回路１２４の構成を示す回路図である。この定電流駆動制御回路１２４は、上述したカレントミラータイプで構成されている。定電流駆動制御回路１２４には、ＦＥＴ１４０と抵抗器１４２とが含まれている。抵抗器１４２の一端は電源Ｖｃｃに接続され、他端はＦＥＴ１４０のドレイン端子に接続されている。ＦＥＴ１４０については、ゲート端子はＦＥＴ１２２のゲート端子とコンデンサ１２６の一端とに接続され、ドレイン端子は抵抗器１４２の他端に接続され、ソース端子は接地されている。ここで、ＦＥＴ１４０のゲート端子とドレイン端子とが互いに接続されている。これにより、図３に示す回路全体でカレントミラー回路が構成されている。従って、ＬＥＤ列１１０内には上述したように定電流が与えられる。また、定電流素子として機能するＦＥＴ１２２のサイズは、定電流駆動制御回路１２４内のＦＥＴ１４０のサイズのＺ倍（例えば１０００倍）にされている。これにより、ＬＥＤ列１１０内にはＦＥＴ１４０のドレイン－ソース間に流れる電流のＺ倍の大きさの電流が流れる。
　なお、図３には、複数のＬＥＤ列１１０のうちの１列分のみについての構成を示している。例えば複数のＬＥＤ列１１０が３列で構成されているときには、図４に示すように、各ＬＥＤ列１１０に対して定電流駆動制御回路１２４が設けられる。なお、図５に示すように複数のＬＥＤ列１１０に対して共通の定電流駆動制御回路１２４を備える構成にすることもできるが、或るＬＥＤ列１１０内のＬＥＤ１１２に並列に設けられたバイパススイッチ１１４をオフ状態からオン状態に変化させた時の（当該或るＬＥＤ列１１０に生じる）ピーク電流の影響が他のＬＥＤ列１１０に及ばないようにするという観点から図４に示した構成にする方が好ましい。
＜３．作用および効果＞
　次に、本実施形態においてバイパススイッチ１１４の状態が切り換えられた時の作用および従来技術と比較した効果について説明する。本説明においては、図６（Ａ）に示すように全てのバイパススイッチ１１４がオフにされた状態から図６（Ｂ）に示すように１つのバイパススイッチ１１４がオンにされた状態に変化したと仮定する。各ＬＥＤ１１２に定電流が流れたときの各ＬＥＤ１１２における電圧降下をＶＦとすると、図６（Ａ）に示す状態におけるノード（節点）Ｐａの電位は上述した式（１）より「Ｖｃｃ－５×ＶＦ」となり、図６（Ｂ）に示す状態におけるノード（節点）Ｐａの電位は上述した式（２）より「Ｖｃｃ－４×ＶＦ」となる。従って、図７（Ａ）に示すように、バイパススイッチ１１４の状態の変化（オフ状態からオン状態への変化）に伴い、ノードＰａにおける電位ＶａはＶＦだけ上昇する。なお、ｎ個のバイパススイッチ１１４がオフ状態からオン状態にされた場合には、ノードＰａにおける電位Ｖａは「ｎ×ＶＦ」だけ上昇する。このようなノードＰａの電位Ｖａの上昇に伴ってノードＰｂにおける電位Ｖｂも上昇し、その結果としてＬＥＤ列１１０にピーク電流が流れることになるが、本実施形態においては従来の構成よりもピーク電流が低減される。これについて以下に説明する。
　本実施形態では定電流素子としてＦＥＴ１２２が採用されており、図８に示すように、ＦＥＴ１２２のゲート－ドレイン間およびゲート－ソース間に寄生容量１３２および１３４が生じている。ここで、本実施形態においては、一端がＦＥＴ１２２のゲート端子に接続され他端が接地されたコンデンサ１２６が設けられている。すなわち、ＦＥＴ１２２のゲート－ソース間の寄生容量１３４に並列にコンデンサ１２６が接続されている。ここで、寄生容量１３２および１３４の容量値をＣ１およびＣ２とし、コンデンサ１２６の容量値をＣ３とする。また、バイパススイッチ１１４の状態が切り換えられる前におけるノードＰａの電位（すなわち「Ｖｃｃ－５×ＶＦ」）を「ｅ」とし、バイパススイッチ１１４の状態が切り換えられる前におけるノードＰｂの電位を「ｆ」とし、バイパススイッチ１１４の状態の変化に伴うノードＰａの電位の変化（すなわち「ＶＦ」）を「Δｅ」とし、バイパススイッチ１１４の状態の変化に伴うノードＰｂの電位の変化を「Δｆ」とする。このとき、寄生容量１３２，１３４およびコンデンサ１２６に蓄積される電荷に着目すると、ノードＰａの電位の上昇前の時点には次式（７）が成立し、ノードＰａの電位の上昇後の時点には次式（８）が成立する。
　Ｃ１×（ｅ－ｆ）＝（Ｃ２＋Ｃ３）×ｆ　　　・・・（７）
　Ｃ１×（ｅ＋Δｅ－ｆ－Δｆ）＝（Ｃ２＋Ｃ３）×（ｆ＋Δｆ）　　　・・・（８）
上式（７），（８）より、次式（９）が成立する。
　Δｆ＝Δｅ×Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３）　　　・・・（９）
　上式（９）より、本実施形態によれば、バイパススイッチ１１４の状態の変化に伴うノードＰｂの電位の変化（上昇）は「Δｅ×Ｃ１／（Ｃ１＋Ｃ２＋Ｃ３）」となることが把握される。これに対し、従来の構成によれば、上述した式（５）より、バイパススイッチ１１４の状態の変化に伴うノードＰｂの電位の変化（上昇）は「Δｅ×Ｃ１／（Ｃ１＋Ｃ２）」であった。従って、本実施形態においては、バイパススイッチ１１４の状態の変化に伴うノードＰｂの電位の上昇の程度は従来の構成の「（Ｃ１＋Ｃ２）／（Ｃ１＋Ｃ２＋Ｃ３）」となる。すなわち、ＦＥＴ１２２のゲート端子に接続されたコンデンサ１２６の容量値に応じて、ノードＰｂの電位の上昇が従来よりも抑制される。これにより、ＬＥＤ列１１０に流れるピーク電流が従来よりも低減される。例えば、従来の構成によれば図１３（Ｂ）に示すようなノードＰｂの電位Ｖｂの変化が本実施形態によれば図７（Ｂ）に示すようなものとなり、従来の構成によれば図１３（Ｃ）に示すようなＬＥＤ列に流れる電流Ｉ－ＬＥＤの変化が本実施形態によれば図７（Ｃ）に示すようなものとなる。
　以上のように、本実施形態によれば、直列に接続された複数のＬＥＤ１１２からなるＬＥＤ列１１０と各ＬＥＤ１１２に並列に接続されたバイパススイッチ１１４と上記ＬＥＤ列１１０に定電流を与えるために定電流素子として機能するＦＥＴ１２２とを備えたＬＥＤバックライト装置１００において、一端がＦＥＴ１２２のゲート端子に接続され他端が接地されたコンデンサ１２６が設けられている。ＬＥＤ１１２にはそれぞれバイパススイッチ１１４が設けられ、バイパススイッチ１１４のオン／オフを制御することによって各ＬＥＤ１１２の輝度の調節が行われているところ、バイパススイッチ１１４の状態をオフからオンに変化させると、ＦＥＴ１２２のドレイン端子の電位は上昇する。そのドレイン端子の電位の上昇に伴ってＦＥＴ１２２のゲート端子の電位が一時的に上昇するところ、ＦＥＴ１２２のゲート－ソース間の容量値が大きいほど当該ゲート端子の電位の上昇の程度は小さくなる。本実施形態においては、ＦＥＴ１２２のゲート－ソース間の寄生容量に並列にコンデンサ１２６が設けられるので、ゲート－ソース間全体での容量値は従来よりも大きくなる。このため、ＦＥＴ１２２のドレイン電位の上昇に伴うゲート電位の上昇の程度が従来よりも小さくなる。これにより、ＬＥＤバックライト装置１００内の各ＬＥＤ１１２に大きな電流が流れることが抑制され、ピーク電流が低減される。その結果、ＬＥＤ１１２の劣化や破損が抑制され、ＬＥＤ１１２が長寿命化する。また、ＬＥＤ列１１０間のピーク電流の差が従来よりも小さくなるので、ＬＥＤ１１２間の輝度のばらつきが低減され、人の目に与えるちらつき感も低減される。
＜４．変形例＞
　上記実施形態においてはカレントミラー回路を用いて定電流駆動制御回路１２４を実現している例を示しているが、本発明はこれに限定されず、図９に示すように、オペアンプ１５０を用いた回路（上述のアンプ制御タイプ）によって定電流駆動制御回路１２４が実現されていても良い。図９に示す例では、定電流素子としてＦＥＴ１２２が採用され、そのＦＥＴ１２２のドレイン端子がＬＥＤ列１１０に接続されている。ＦＥＴ１２２のソース端子は、一端が接地された抵抗器１５４の他端に接続されるとともに、オペアンプ１５０の反転入力端子と接続されている。オペアンプ１５０の非反転入力端子には基準電圧Ｖｒｅｆが与えられ、ＦＥＴ１２２のゲート端子にはオペアンプ１５０からの出力電圧が与えられている。そして、上記実施形態と同様、一端が接地され他端がＦＥＴ１２２のゲート端子に接続されたコンデンサ１２６が設けられている。
　本変形例においても、上記実施形態と同様の動作により、ＬＥＤ列１１０内のバイパススイッチ１１４の状態を変化させた時のＦＥＴ１２２のドレイン電位の上昇に伴う当該ＦＥＴ１２２のゲート電位の上昇の程度は従来よりも小さくなる。このため、各ＬＥＤ１１２に大きな電流が流れることが抑制され、ピーク電流が低減される。その結果、上記実施形態と同様、ＬＥＤ１１２の劣化や破損が抑制され、ＬＥＤ１１２が長寿命化する。また、ＬＥＤ１１２間の輝度のばらつきが低減され、人の目に与えるちらつき感も低減される。
＜５．その他＞
　上記実施形態および変形例では定電流素子としてのＦＥＴ１２２のゲート端子にコンデンサ１２６が接続されているが、コンデンサは直流を通さないので、「ＬＥＤ列１１０に定電流を与える」という定電流駆動そのものが（コンデンサ１２６を備えたことによる）影響を受けることはない。定電流駆動という観点からは、ノイズの影響を受けにくくなるので、より安定した定電流がＬＥＤ列１１０に与えられる。但し、定電流の電流値を変動させたとき（特に、電流が流れていない状態から所定の電流値の電流を流しはじめたとき）に、目標とする電流値に到達するまでの時間が従来よりも長くなる。その到達時間を短くするためには、カレントミラー回路を用いて定電流駆動制御回路１２４が実現されている場合には、基準側ＦＥＴに流れる電流を大きくするか、定電流素子としてのＦＥＴと基準側ＦＥＴとのサイズ比を小さくすれば良く、オペアンプを用いて定電流駆動制御回路１２４が実現されている場合には、オペアンプの電流出力能力を高めると良い。
　また、上記実施形態においては定電流素子としてＦＥＴが採用されている例を挙げて説明したが、本発明はこれに限定されず、ＦＥＴに代えてバイポーラトランジスタを定電流素子として採用することもできる。この場合、定電流素子として機能するバイポーラトランジスタのベース－エミッタ間に生じる寄生容量と並列接続となるようにコンデンサを備える構成にすれば良い。
　さらに、上記実施形態においては液晶表示装置に設けられたＬＥＤバックライト装置を例に挙げて説明したが、本発明はこれに限定されず、直列に接続された発光素子からなる発光素子列を備えたバックライト装置であれば、本発明を適用することができる。さらにまた、液晶表示装置以外の表示装置に設けられたバックライト装置にも本発明を適用することができる。
　１１…発光部
　１２…バックライト駆動回路
　１００…ＬＥＤバックライト装置
　１１０…ＬＥＤ列
　１１２…ＬＥＤ（発光ダイオード）
　１１４…バイパススイッチ（トランジスタ）
　１２２，１４０…ＦＥＴ
　１２４…定電流駆動制御回路
　１２６…コンデンサ
　１２８…バイパススイッチ駆動回路
　１５０…オペアンプ
　２００…表示制御回路
　３００…ソースドライバ（映像信号線駆動回路）
　４００…ゲートドライバ（走査信号線駆動回路）
　５００…表示部

Claims (4)

  1. 　与えられた電流の大きさに応じて発光する直列に接続された複数の発光素子からなる発光素子列と、
    　前記複数の発光素子のそれぞれに並列に接続されたスイッチと、
    　各発光素子に並列に接続された前記スイッチのオン／オフを切り換えるスイッチ制御部と、
    　制御端子、第１の端子、および前記発光素子列に接続された第２の端子を有するトランジスタと、
    　前記制御端子に所定の電圧を与えて前記トランジスタを定電流源として動作させる定電流駆動制御部と、
    　前記制御端子－前記第１の端子間と並列になるように設けられた容量素子と
    を備えることを特徴とする、面状照明装置。
  2. 　前記発光素子は、発光ダイオードであることを特徴とする、請求項１に記載の面状照明装置。
  3. 　前記トランジスタは、ＭＯＳトランジスタであることを特徴とする、請求項１に記載の面状照明装置。
  4. 　請求項１から３までのいずれか１項に記載の面状照明装置を備えたことを特徴とする表示装置。
PCT/JP2009/067009 2008-10-01 2009-09-30 面状照明装置およびそれを備えた表示装置 WO2010038766A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009801318998A CN102124573A (zh) 2008-10-01 2009-09-30 面状照明装置和具备它的显示装置
US12/737,506 US20110121741A1 (en) 2008-10-01 2009-09-30 Planar illuminating device and display device provided with same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008256108 2008-10-01
JP2008-256108 2008-10-01

Publications (1)

Publication Number Publication Date
WO2010038766A1 true WO2010038766A1 (ja) 2010-04-08

Family

ID=42073526

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/067009 WO2010038766A1 (ja) 2008-10-01 2009-09-30 面状照明装置およびそれを備えた表示装置

Country Status (3)

Country Link
US (1) US20110121741A1 (ja)
CN (1) CN102124573A (ja)
WO (1) WO2010038766A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110199011A1 (en) * 2009-01-09 2011-08-18 Ken Nakazawa Light-emitting diode driving circuit and planar illuminating device having same
TWI434617B (zh) * 2011-01-28 2014-04-11 Analog Integrations Corp 可提高電能轉換效率的驅動電路與其驅動方法
US20120306390A1 (en) * 2011-06-03 2012-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Architecture for Supporting Modulized Full Operation Junction Ultra High Voltage (UHV) Light Emitting Diode (LED) Device
DE102012000605B4 (de) * 2011-10-27 2016-01-07 Diehl Aerospace Gmbh Beleuchtungsvorrichtung für eine Wechselspannungsversorgung
DE102012206889B4 (de) * 2012-04-26 2022-08-25 Zumtobel Lighting Gmbh Flächenleuchte
CN102811538A (zh) * 2012-07-24 2012-12-05 上海亚明照明有限公司 Led模组的驱动电路
WO2014047749A1 (zh) * 2012-09-29 2014-04-03 钰瀚科技股份有限公司 基于发光二极管的多数个照明单位的驱动装置
EP2904877B1 (en) * 2012-10-08 2018-07-25 Philips Lighting Holding B.V. Methods and apparatus for compensating a removal of leds from an led array
DE102013100663A1 (de) * 2013-01-23 2014-07-24 Osram Opto Semiconductors Gmbh Anordnung und Verfahren zum Betreiben einer Anordnung
EP2796158A1 (en) * 2013-04-22 2014-10-29 Sanofi-Aventis Deutschland GmbH Apparatus including light sources
JP6641080B2 (ja) * 2014-11-05 2020-02-05 ローム株式会社 発光素子駆動装置、発光装置、車両
CN104318910B (zh) * 2014-11-14 2017-03-15 京东方科技集团股份有限公司 一种调节背光模组亮度的方法及相关装置
US10244591B2 (en) * 2014-11-14 2019-03-26 Texas Instruments Incorporated Voltage/current regulator supplying controlled current with PVT adjusted headroom
CN106793337B (zh) * 2017-01-23 2019-08-06 深圳创维－Rgb电子有限公司 一种提升led背光源亮度的电路、方法、装置及控制器
DE102018201228A1 (de) * 2017-07-24 2019-01-24 Osram Gmbh Steuern von wenigstens zwei in reihe geschalteten leuchtdioden einer leuchteinrichtung
US10201049B1 (en) * 2017-08-03 2019-02-05 Apple Inc. Local display backlighting systems and methods
KR101835819B1 (ko) * 2017-08-11 2018-03-08 주식회사 에이엘테크 광섬유 발광형 표지 장치
KR101937974B1 (ko) * 2018-05-08 2019-01-14 주식회사 에이엘테크 광섬유 발광형 표지 장치
EP3850910B1 (en) * 2018-09-11 2022-11-09 Signify Holding B.V. A led lighting circuit and a lighting device comprising the same
DE102019205030A1 (de) * 2019-04-08 2020-10-08 Continental Automotive Gmbh Hintergrundbeleuchtung für eine Anzeigevorrichtung
US11197359B1 (en) * 2020-07-14 2021-12-07 Himax Technologies Limited Backlight module and display apparatus
US20230247741A1 (en) 2022-01-28 2023-08-03 Maxim Integrated Products, Inc. H-bridge buck-boost for adaptive driving beam headlamps

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194386A (ja) * 1984-10-15 1986-05-13 Sanyo Electric Co Ltd 高速ａｐｃ回路
JPH0621540A (ja) * 1992-07-01 1994-01-28 Fujitsu Ltd 発光素子駆動回路
JP2005310997A (ja) * 2004-04-20 2005-11-04 Sony Corp Ｌｅｄ駆動装置、バックライト光源装置及びカラー液晶表示装置
JP2006108260A (ja) * 2004-10-01 2006-04-20 Matsushita Electric Ind Co Ltd 発光ダイオード駆動用半導体回路、及びそれを有する発光ダイオード駆動装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4963471B2 (ja) * 2006-01-13 2012-06-27 シャープ株式会社 照明装置および液晶表示装置
US7649326B2 (en) * 2006-03-27 2010-01-19 Texas Instruments Incorporated Highly efficient series string LED driver with individual LED control
CN101682951A (zh) * 2007-05-11 2010-03-24 皇家飞利浦电子股份有限公司 用于led的驱动器设备
US8344639B1 (en) * 2008-11-26 2013-01-01 Farhad Bahrehmand Programmable LED driver

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6194386A (ja) * 1984-10-15 1986-05-13 Sanyo Electric Co Ltd 高速ａｐｃ回路
JPH0621540A (ja) * 1992-07-01 1994-01-28 Fujitsu Ltd 発光素子駆動回路
JP2005310997A (ja) * 2004-04-20 2005-11-04 Sony Corp Ｌｅｄ駆動装置、バックライト光源装置及びカラー液晶表示装置
JP2006108260A (ja) * 2004-10-01 2006-04-20 Matsushita Electric Ind Co Ltd 発光ダイオード駆動用半導体回路、及びそれを有する発光ダイオード駆動装置

Also Published As

Publication number Publication date
CN102124573A (zh) 2011-07-13
US20110121741A1 (en) 2011-05-26

Similar Documents

Publication Publication Date Title
WO2010038766A1 (ja) 面状照明装置およびそれを備えた表示装置
JP6309533B2 (ja) アクティブマトリックスディスプレイの小電力ディジタル駆動
EP1318499B1 (en) Display apparatus with active matrix type display panel
US20100328365A1 (en) Semiconductor device
KR101289639B1 (ko) 백라이트 유닛의 광원 구동장치 및 방법
JP2010092676A (ja) 面状照明装置およびそれを備えた表示装置
JP5562251B2 (ja) 有機ｅｌ表示装置及びその制御方法
JP4525287B2 (ja) 発光素子駆動装置および表示装置
CN110718195B (zh) 发光装置、显示装置及led显示装置
TWI712021B (zh) 可調變驅動電流脈波寬度的畫素電路和相關的顯示面板
JP4406372B2 (ja) 表示装置及びその制御方法
JP2009212082A (ja) 光源駆動方法とこれを用いた光源装置、及びこの光源装置を含む表示装置
KR20140042310A (ko) Ｄｃ-ｄｃ 변환기 제어 회로와 이를 이용한 영상 표시장치 및 그 구동방법
US20170325307A1 (en) Backlight unit, method of driving the same, and display device including the same
US20140239846A1 (en) Organic electroluminescence device
JP2011243788A (ja) 発光素子駆動装置および表示装置
KR101265102B1 (ko) 백라이트 유닛과 그 구동방법
JP5599279B2 (ja) 調光回路及び照明装置
KR101958449B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
JP2008304694A (ja) 内照式看板
US20120229036A1 (en) Liquid crystal display device
KR100888782B1 (ko) 발광 장치의 시각 향상 제어를 위한 방법 및 장치
JP4859638B2 (ja) 表示装置
TWI400517B (zh) 發光二極體驅動裝置及方法
JP2007011284A (ja) 画像表示装置及びその駆動方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980131899.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09817798

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12737506

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09817798

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP