WO2010029954A1 - 復調器および復調方法 - Google Patents

復調器および復調方法 Download PDF

Info

Publication number
WO2010029954A1
WO2010029954A1 PCT/JP2009/065771 JP2009065771W WO2010029954A1 WO 2010029954 A1 WO2010029954 A1 WO 2010029954A1 JP 2009065771 W JP2009065771 W JP 2009065771W WO 2010029954 A1 WO2010029954 A1 WO 2010029954A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
phase
reference signal
demodulator
received signal
Prior art date
Application number
PCT/JP2009/065771
Other languages
English (en)
French (fr)
Inventor
晴也 石崎
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2010528742A priority Critical patent/JP5510330B2/ja
Publication of WO2010029954A1 publication Critical patent/WO2010029954A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals

Definitions

  • the present invention relates to a demodulator and a demodulation method, and more particularly to a technique for demodulating a multi-level phase modulation signal.
  • ASK amplitude modulation
  • FSK frequency modulation
  • PSK phase modulation
  • PSK for example, in the case of a quaternary phase modulation (QPSK) signal, as shown in the digital radio receiver described in Patent Document 1, a generated regenerated carrier wave, a 90 degree phase delayed regenerated carrier wave, 180 degrees
  • the four-phase reference signal of the phase-delayed reproduced carrier and the 270-degree phase delayed reproduced carrier is simultaneously compared with the received QPSK signal at each of times t and t + 1 / fs (fs is the frequency of the sampling clock).
  • Non-Patent Document 1 describes configurations of a phase detector and a charge pump.
  • N is an integer of 2 or more phase-shifted reference signals, and these N reference signals and received signals N comparison circuits are required to simultaneously compare. Therefore, the number of comparison circuits increases as the multivalue level increases, and the circuit and power consumption increase.
  • an object of the present invention is to provide a demodulator and a demodulation method with low power consumption and area saving even when the multilevel value of phase modulation becomes high.
  • a demodulator is a demodulator that demodulates an N-value (N is an integer of 2 or more) phase-modulated received signal, and has the same frequency as a carrier wave related to the received signal.
  • N is an integer of 2 or more
  • a reference signal generator that generates a reference signal that is sequentially phase-modulated in accordance with all N values within one data symbol period, a comparator that compares a received signal and a reference signal, and a comparison result of the comparator And a decoder for demodulating the received signal based on the received signal.
  • a demodulation method is a method for demodulating an N-value (N is an integer of 2 or more) phase-modulated received signal, and has the same frequency as the carrier wave related to the received signal. And a step of generating a reference signal sequentially phase-modulated corresponding to all N values within one data symbol period, a step of comparing the received signal with the reference signal, and a step of demodulating the received signal based on the comparison result And including.
  • the present invention even if the multilevel value of phase modulation increases, it can be demodulated by a circuit with low power consumption and area saving.
  • reference signal generator 12 comparator 13, 13a decoder 14 selector 15 phase detector / charge pump / AD converter 21 0 degree shift clock signal 22 180 degree shift clock signal 23 serialized clock signal 24 reference signal 25 received signal 26 comparison Clock signal 27, 27a Comparison result signal 28 Demodulated signal
  • the demodulator according to the embodiment of the present invention is a demodulator that demodulates an N-value (N is an integer of 2 or more) phase-modulated received signal (25 in FIG. 1), and is the same as the carrier wave related to the received signal.
  • a reference signal generator (11 in FIG. 1) for generating a reference signal (24 in FIG. 1) having a frequency and sequentially phase-modulating all N values within one data symbol period, and a received signal and a reference signal
  • a decoder (13 in FIG. 1) that demodulates the received signal based on the comparison result of the comparator.
  • the comparator obtains the phase difference between the received signal and the reference signal for each of the N phases within one data symbol period, and the decoder corresponds to the phase modulation with the smallest phase difference.
  • the value may be decoded.
  • the comparator may convert the phase difference between the received signal and the reference signal into a DC value and output the DC value as a digital value.
  • the reference signal generator switches a signal that has been phase-modulated corresponding to all of the N values within one data symbol period in accordance with the timing specified by the serialized clock signal as a reference signal. You may make it provide the selector (14 of FIG. 1) to output.
  • a demodulator is a device to which an electrical signal modulated with N phases p1, p2,... PN is input, and the communication is performed on the input signal. Is generated, and a phase modulation signal of N values is generated by completing all the phase shifts of p1, p2,..., PN within a data symbol period.
  • a decoder characterized in that one of the N phase differences closest to the inputted signal phase is determined from the phase differences of p1, p2,... PN. Equipped with demodulating function of value phase modulation signal A demodulator of the phase modulation signal.
  • p1, p2,..., PN are compared with the input signal within the data symbol period to complete detection of all phase differences.
  • the comparison of the voltage or current value of both signals is p1, p2,. Comparators that are possible in all ways may be included.
  • the demodulator of the present invention in the operation of comparing the input signal and the signal output from the phase modulator, it is possible to convert the phase difference between them into a DC value and output it as a digital value.
  • a comparator may be included.
  • N comparison circuits are required to simultaneously reference N reference signals during N-value PSK demodulation.
  • N reference signals are serialized and used as a reference signal for waveform comparison with the received signal, so that only one comparison circuit is required.
  • FIG. 1 is a block diagram showing a configuration of a demodulator according to a first embodiment of the present invention.
  • the demodulator includes a reference signal generator 11, a comparator 12, and a decoder 13.
  • the reference signal generator 11 corresponds to a phase modulator and includes a selector 14.
  • the selector 14 selects either the 0 degree shift clock signal 21 or the 180 degree shift clock signal 22 corresponding to the level of the serialized clock signal 23 and outputs the selected signal to the comparator 12 as the reference signal 24.
  • the comparator 12 compares the received signal 25 with the reference signal 24 and outputs a comparison result signal 27 to the decoder 13.
  • the decoder 13 outputs a demodulated signal 28 that is a decoded output based on the comparison result signal 27.
  • the received signal 25 received in communication is input to the comparator 12 that performs waveform comparison with the reference signal 24 for phase modulation.
  • the 0-degree shift clock signal 21 and the 180-degree shift clock signal 22 are used as a reference when demodulating BPSK. These two clock signals are generated in the reference signal generator 11 and then serialized by switching the 0 degree shift clock signal 21 and the 180 degree shift clock signal 22 in accordance with the serialized clock signal 23 in the selector 14.
  • the reference signal 24 is input to the comparator 12 in the same manner as the received signal 25.
  • the comparator 12 also receives a comparison clock signal 26 that defines the timing for comparing the received signal 25 and the reference signal 24.
  • a comparison clock signal 26 that defines the timing for comparing the received signal 25 and the reference signal 24.
  • the comparator 12 is composed of a 1-bit quantizer, and the magnitude relationship between the received signal 25 and the reference signal 24, which are analog values, is compared according to the timing specified by the comparison clock signal 26, and the result of the comparison May be output as a comparison result signal 27 represented by binary values of 0 and 1.
  • the comparison result signal 27 is input to the decoder 13 and appropriately subjected to arithmetic processing, and then output as a demodulated signal 28 which is desired digital baseband data.
  • a feature of the demodulator configured as described above is that there is only one comparator 12 regardless of the multilevel. Note that a reference signal generator 11 is added as compared with the prior art. In this case, by switching the reference signal according to the data symbol clock at the time of transmission in the same block, the transmission side can be shared with the reception side as a modulator. Does not occur.
  • FIG. 2 is a timing chart showing the operation of the demodulator according to the first embodiment of the present invention.
  • BPSK is considered in which digital baseband data “1” corresponds to 0 degree shift, and digital baseband data “0” corresponds to 180 degree shift.
  • the baseband data “0” is modulated in the data symbol period T1, that is, a case where the received BPSK signal is inverted 180 degrees with respect to the reference carrier phase.
  • the reference signal generator 11 Inverts the 0-degree shifted clock signal 21 and 180. A degree shift clock signal 22 is generated.
  • the 0-degree shift clock signal 21 and the 180-degree shift clock signal 22 are switched within the data symbol period T1 in correspondence with the timing specified by the serialized clock signal 23 to obtain the reference signal 24.
  • Output. Any of the switching orders may be first, but here, the 0-degree shift clock signal 21 is selected in the first half of the data symbol period T1, and is shifted 180 degrees in the second half (T2) of the data symbol period T1.
  • the clock signal 22 is selected as the reference signal 24. Note that it is not always necessary that the clock allocation times of both are equally distributed within one data symbol.
  • the reference signal 24 is input to the comparator 12 together with the received signal 25 received.
  • the comparator 12 compares the magnitude of the signal value between the reference signal 24 and the received signal 25 in accordance with the timing relationship defined by the comparison clock signal 26 such as the clock rising position, and outputs a digital value as the comparison result signal 27. To do.
  • This comparison result signal 27 is sent to the decoder 13, and while the serialized clock signal 23 supplies the 0 degree shift clock signal 21 to the comparator 12 as the reference signal 24, a majority decision is made between the comparison results. To reduce the influence of noise and the like mixed instantaneously. The result of the calculation is held until the comparison result by the next 180-degree shift clock signal 22 is obtained.
  • the serialized clock signal 23 switches the selector 14 and supplies the 180-degree shifted clock signal 22 to the comparator 12, the majority processing and other processes in the decoder 13 are similarly performed on the comparison result signal 27. .
  • the comparison result for the 180 degree shift clock signal 22 is obtained, the result obtained while the 0 degree shift clock signal 21 is selected and the 180 degree shift clock signal 22 is selected.
  • the obtained result is compared in the decoder 13.
  • the decoder 13 outputs the digital baseband data “0” as soon as it is determined that the phase of the received signal 24 is the same as that of the 180-degree shifted clock signal 22.
  • the reference signal 24 output here is input to the comparator 12 together with the reception signal 25, and in the same way as in BPSK, according to the comparison clock signal 26, a 0 degree shift clock signal, a 90 degree shift clock signal, a 180 degree shift clock signal, The respective signals of the 270 degree shifted clock signal and the waveform of the received signal 25 are sequentially compared, and the digital baseband data is output from the decoder 13 based on the clock signal having the matched waveform.
  • the demodulator of the present embodiment can be used as both demodulator circuits by changing the reference signal 24 generated by the reference signal generator 11 from BPSK to QPSK with almost no change in the configuration of the demodulator. Furthermore, a multilevel signal exceeding QPSK, for example, 8PSK, can be similarly operated as a demodulator with almost no change in the configuration of the demodulator of the present invention by simply increasing the number of shift clock signals to 8. it is obvious.
  • the number of comparators can be reduced to one as compared with the prior art. Therefore, the circuit area can be reduced and the power consumption can be reduced.
  • the demodulator configuration of this embodiment can demodulate BPSK, QPSK, or higher multilevel PSK signals. Therefore, as far as phase modulation is concerned, it is possible to cope with various communication systems on the same photomask and the same LSI.
  • FIG. 3 is a block diagram showing the configuration of the demodulator according to the second embodiment of the present invention. 3, the same reference numerals as those in FIG. 1 represent the same items, and the description thereof is omitted.
  • the demodulator according to the second embodiment includes a phase detector, a charge pump, and an AD converter 15 instead of the comparator 12 of FIG.
  • the reception signal 25 and the reference signal 24 are input to the phase detector / charge pump / AD converter 15.
  • the phase difference between the reception signal 25 and the reference signal 24 in the phase detector and the charge pump is converted into a DC value and output from the charge pump.
  • An example of the configuration of the phase detector / charge pump is referred to in Reference 1 and the like.
  • the DC value output from the charge pump is input to the AD converter, and the AD converter converts the input DC value into a digital value and outputs it as a comparison result signal 27a to the subsequent decoder 13a.
  • the phase difference between the received signal 25 and the reference signal 24 is smaller when the comparison result signal 27a is smaller between the comparison with the 0 degree shift clock signal 21 and the comparison with the 180 degree shift clock signal 22. This means that the waveform is matched. Then, the data corresponding to the clock signal determined to be coincident is demodulated and output as digital baseband data.
  • the reference signal generator 11 outputs QPSK instead of BPSK and further multilevel PSK signal and compares the waveform with the received signal 25, multilevel PSK demodulation can be performed without changing the configuration of the demodulator of this embodiment. This is the same as in the first embodiment.
  • the phase difference is temporarily extracted as a continuous analog value in the phase detector / charge pump, and therefore an AD converter is required unlike the first embodiment.
  • This is disadvantageous in terms of LSI cost and power consumption.
  • a DC value is input to the AD converter, and there is no need to AD convert a signal having a certain frequency occupation bandwidth like a PSK modulation signal. For this reason, an increase in power consumption caused by the AD converter can be suppressed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

　本発明は、位相変調した信号を低消費電力、省面積の回路で復調することを目的とする。Ｎ値（Ｎは２以上の整数）位相変調された受信信号２５を復調する復調器であって、受信信号２５に係る搬送波と同一の周波数を有すると共に１データシンボル期間内においてＮ値の全てに対応して順次位相変調した基準信号２４を生成する基準信号生成器１１と、受信信号２５と基準信号２４とを比較する比較器１２と、比較器１２の比較結果に基づいて受信信号２５を復調するデコーダ１３と、を備える（図１）。

Description

復調器および復調方法
　（関連出願についての記載）
　本発明は、日本国特許出願：特願２００８－２３２２８１号（２００８年９月１０日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
　本発明は、復調器および復調方法に関し、特に多値位相変調信号を復調する技術に関する。
　ディジタルデータによって搬送波を変調する方式として、搬送波の振幅をディジタルデータ値に対応して制御するＡＳＫ（振幅変調）、周波数を制御するＦＳＫ（周波数変調）、位相を制御するＰＳＫ（位相変調）の３種に大別される。ＰＳＫは、受信した信号のＳＮＲ（信号対雑音電力比）が同一である場合、最も良好なビット誤り率を達成することができる。ところで、ＰＳＫの復調に際しては、ＡＳＫ、ＦＳＫの場合と異なり位相シフトされた搬送波信号と受信信号の比較が不可避である。ＰＳＫとして、例えば、４値位相変調（ＱＰＳＫ）信号の場合、特許文献１に記載されるディジタル無線受信装置に示されるように、生成された再生搬送波、９０度位相遅延された再生搬送波、１８０度位相遅延された再生搬送波、２７０度位相遅延された再生搬送波の４相の基準信号は、受信したＱＰＳＫ信号と時刻ｔ、ｔ＋１／ｆｓ（ｆｓはサンプリングクロックの周波数）のそれぞれにおいて同時に比較される。
　なお、関連する技術として、非特許文献１において位相検知器およびチャージポンプの構成が記載されている。
国際公開第２００６／０４６６３２号パンフレット Ｂｅｈｚａｄ　Ｒｅｚａｖｉ、"Ｄｅｓｉｇｎ　ｏｆ　Ａｎａｌｏｇ　ＣＭＯＳ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔｓ"、ＭｃＧｒａｗ－Ｈｉｌｌ、２００１、ｐ．５５４～ｐ．５５６
　なお、上記特許文献及び非特許文献の全開示内容はその引用をもって本書に繰込み記載する。以下の分析は、本発明によって与えられたものである。
　特許文献１を参照して説明した従来の復調器には、それぞれ位相シフトされたＮ本（Ｎは２以上の整数）の基準信号が必要であって、これらＮ本の基準信号と受信した信号とを同時に比較するために、Ｎ個の比較回路が必要となる。したがって、多値度が高くなるにつれて比較回路の数が増加し、回路および消費電力が増大してしまうこととなる。
　したがって、本発明の目的は、位相変調の多値度が高くなっても、低消費電力・省面積の復調器および復調方法を提供することにある。
　本発明の１つのアスペクト（側面）に係る復調器は、Ｎ値（Ｎは２以上の整数）位相変調された受信信号を復調する復調器であって、受信信号に係る搬送波と同一の周波数を有すると共に１データシンボル期間内においてＮ値の全てに対応して順次位相変調した基準信号を生成する基準信号生成器と、受信信号と基準信号とを比較する比較器と、比較器の比較結果に基づいて受信信号を復調するデコーダと、を備える。
　本発明の他のアスペクト（側面）に係る復調方法は、Ｎ値（Ｎは２以上の整数）位相変調された受信信号を復調する方法であって、受信信号に係る搬送波と同一の周波数を有すると共に１データシンボル期間内においてＮ値の全てに対応して順次位相変調した基準信号を生成するステップと、受信信号と基準信号とを比較するステップと、比較結果に基づいて受信信号を復調するステップと、を含む。
　本発明によれば、位相変調の多値度が高くなっても、低消費電力、省面積の回路で復調することができる。
本発明の第１の実施例に係る復調器の構成を示すブロック図である。 本発明の第１の実施例に係る復調器の動作を表すタイミングチャートである。 本発明の第２の実施例に係る復調器の構成を示すブロック図である。
１１　基準信号生成器
１２　比較器
１３、１３ａ　デコーダ
１４　セレクタ
１５　位相検知器・チャージポンプ・ＡＤ変換器
２１　０度シフトクロック信号
２２　１８０度シフトクロック信号
２３　シリアル化クロック信号
２４　基準信号
２５　受信信号
２６　比較クロック信号
２７、２７ａ　比較結果信号
２８　復調信号
　本発明の実施形態に係る復調器は、Ｎ値（Ｎは２以上の整数）位相変調された受信信号（図１の２５）を復調する復調器であって、受信信号に係る搬送波と同一の周波数を有すると共に１データシンボル期間内においてＮ値の全てに対応して順次位相変調した基準信号（図１の２４）を生成する基準信号生成器（図１の１１）と、受信信号と基準信号とを比較する比較器（図１の１２）と、比較器の比較結果に基づいて受信信号を復調するデコーダ（図１の１３）と、を備える。
　本発明の復調器において、比較器は、１データシンボル期間内においてＮ個の位相のそれぞれに対し受信信号と基準信号との位相差を求め、デコーダは、位相差が最も小さい位相変調に対応する値をデコードするようにしてもよい。
　本発明の復調器において、比較器は、受信信号と基準信号とを比較する際に、両者の位相差をＤＣ値に変換し、ＤＣ値をディジタル値として出力するようにしてもよい。
　本発明の復調器において、基準信号生成器は、１データシンボル期間内でＮ値の全てに対応して位相変調した信号を、シリアル化クロック信号が規定するタイミングに対応して切り替えて基準信号として出力するセレクタ（図１の１４）を備えるようにしてもよい。
　本発明の他の実施形態に係る復調器は、Ｎ個の位相ｐ１、ｐ２、・・・ｐＮで変調された電気信号が入力される装置であって、入力された信号に対して、当該通信に用いられる搬送波と同一位相を有する搬送波を再生し、データシンボル期間内においてｐ１、ｐ２、・・・ｐＮの全通りの位相シフトを完了させて、Ｎ値の位相変調信号を生成することを特徴とする位相変調器と、入力された該信号と位相変調器から出力された信号とを比較する機能を有することを特徴とする比較器と、復調器から出力された信号比較結果から、入力された該信号とｐ１、ｐ２、・・・ｐＮの位相差よりＮ個のうち入力された該信号位相と最も近接している位相差がいずれか判断することを特徴とするデコーダと、を含むＮ値位相変調信号の復調機能を備える位相変調信号の復調器である。
　本発明の復調器において、データシンボル期間内において、ｐ１、ｐ２、・・・ｐＮと、入力された該信号とを比較し、全ての位相差の検出を完了させることが好ましい。
　本発明の復調器において、入力された該信号と、位相変調器から出力された信号とを比較する動作において、両者の信号の電圧、あるいは電流値の比較がｐ１、ｐ２、・・・ｐＮの全通りにおいて可能である比較器が含まれてもよい。
　本発明の復調器において、入力された該信号と、位相変調器から出力された信号とを比較する動作において、両者の位相差をＤＣ値に変換して、ディジタル値として出力することが可能である比較器が含まれてもよい。
　以上のような復調器によれば、従来構成の多値ＰＳＫ復調では達成できない低電力動作性・省面積回路実現を提供することができる。その理由は、従来はＮ値ＰＳＫ復調に際してＮ本の基準信号を同時に参照するためにＮ個の比較回路が必要であった。これに対し、本発明においてはＮ個の基準信号をシリアル化して基準信号とし受信信号との波形比較を行うため、比較回路は１個で済むためである。
　さらに、同一構成でＢＰＳＫから任意のＮ値ＰＳＫまで復調することが可能である。その理由は、復調に際しての多値度を変更するには、基準信号をＮ：１のセレクタでシリアル化すれば、回路を変更せずとも制御信号で対応可能だからである。
　以下、実施例に即し、図面を参照して詳細に説明する。
　図１は、本発明の第１の実施例に係る復調器の構成を示すブロック図である。図１において、復調器は、基準信号生成器１１、比較器１２、デコーダ１３を備える。基準信号生成器１１は、位相変調器に相当し、セレクタ１４を含む。セレクタ１４は、シリアル化クロック信号２３のレベルに対応して０度シフトクロック信号２１、１８０度シフトクロック信号２２のいずれかを選択して基準信号２４として比較器１２に出力する。比較器１２は、受信信号２５と基準信号２４とを比較し、比較結果信号２７をデコーダ１３に出力する。デコーダ１３は、比較結果信号２７に基づいてデコード出力である復調信号２８を出力する。
　このような構成の復調器において、まず初めに、通信において受信した受信信号２５は、位相変調のための基準信号２４との波形比較を行う比較器１２へ入力される。一方で、ＢＰＳＫを復調する際の基準となるのは、０度シフトクロック信号２１と１８０度シフトクロック信号２２である。これら２つのクロック信号は、それぞれ基準信号生成器１１内において生成された後、セレクタ１４においてシリアル化クロック信号２３に従って０度シフトクロック信号２１、１８０度シフトクロック信号２２が切り替えられることでシリアル化され、基準信号２４として受信信号２５と同様に比較器１２へ入力される。
　比較器１２には、受信信号２５と基準信号２４とを比較するタイミングを規定する比較クロック信号２６も入力される。なお、比較器１２は、１ビット量子化器で構成され、それぞれアナログ値である受信信号２５と基準信号２４との大小関係を、比較クロック信号２６で規定されるタイミングに従って比較し、比較した結果を０、１の２値で表される比較結果信号２７として出力するようにしてもよい。比較結果信号２７は、デコーダ１３に入力されて適宜演算処理を施された上、所望のディジタルベースバンドデータである復調信号２８として出力される。
　以上のような構成の復調器の特徴として、多値度に関係なく比較器１２は、１つのみであることが挙げられる。なお、従来技術と比較して基準信号生成器１１が追加されている。この場合、同ブロックにおいて送信時はデータシンボルクロックに従って基準信号を切り替えることで、送信側でも変調器として受信側と共用を図ることが可能であり、送受信器として見た場合、回路の追加は実質的に発生しない。
　次に、復調器の動作について説明する。図２は、本発明の第１の実施例に係る復調器の動作を表すタイミングチャートである。ここでは、０度シフトに対してディジタルベースバンドデータ“１”が、１８０度シフトに対してディジタルベースバンドデータ“０”がそれぞれ対応しているＢＰＳＫを考える。さらに、データシンボル期間Ｔ１において、ベースバンドデータ“０”が変調さている例、つまり受信したＢＰＳＫ信号は、基準となる搬送波位相に対して１８０度反転している場合を考える。
　別途の送受信同期により、送信器から受信した信号と受信側で持っている信号との間で位相同期が完了次第、基準信号生成器１１において０度シフトクロック信号２１と、それを反転させた１８０度シフトクロック信号２２を生成する。
　さらに図２に示すように、シリアル化クロック信号２３が規定するタイミングに対応して、データシンボル期間Ｔ１内で０度シフトクロック信号２１と、１８０度シフトクロック信号２２とを切り替え、基準信号２４として出力する。この切り替えの順番は、いずれが先であっても構わないが、ここでは、データシンボル期間Ｔ１の前半で０度シフトクロック信号２１を選択し、データシンボル期間Ｔ１の後半（Ｔ２）で１８０度シフトクロック信号２２を選択して基準信号２４としている。なお、１データシンボル内で両者のクロック割り当て時間が等配分である必要は必ずしもない。
　次に基準信号２４は、受信した受信信号２５と共に比較器１２へ入力される。比較器１２は、クロック立ち上がり位置などの比較クロック信号２６の規定するタイミング関係に従って、基準信号２４と受信信号２５との間で信号値の大小関係を比較し、比較結果信号２７としてディジタル値を出力する。この比較結果信号２７は、デコーダ１３へ送られ、シリアル化クロック信号２３が基準信号２４として０度シフトクロック信号２１を比較器１２に供給している間、比較結果の間で多数決を取るなどして瞬間的に混入したノイズ等の影響を下げるような演算を行う。ここで演算を行った結果は、次の１８０度シフトクロック信号２２による比較結果が出るまで保持される。また、シリアル化クロック信号２３がセレクタ１４を切り替えて１８０度シフトクロック信号２２を比較器１２に供給している間も、同様に比較結果信号２７に対してデコーダ１３での多数決その他の処理を行う。ここで、１８０度シフトクロック信号２２に対する比較結果が得られた後、０度シフトクロック信号２１が選択されている間に得られた結果と、１８０度シフトクロック信号２２が選択されている間に得られた結果とをデコーダ１３において比較する。データシンボル期間Ｔ１では、受信信号２４に関し、１８０度シフトクロック信号２２と位相が一致するとの判断が得られ次第、デコーダ１３は、ディジタルベースバンドデータ“０”を出力する。
　次に、本実施例の構成において、ＱＰＳＫ信号を復調する際の動作について説明する。ここでも、別途の送受信同期により、送信器から受信した信号と受信側で持っている信号との間で位相同期が完了次第、基準信号生成器１１においてシリアル化クロック信号２３が規定するタイミング関係に応じて、図１に示す０度シフトクロック信号２１、１８０度シフトクロック信号２２に加え、９０度シフトクロック、２７０度シフトクロックの２相のクロック信号も加えて順次生成し、基準信号２４として出力する。この切り替えの順番も、先に説明したＢＰＳＫ復調の場合と同様に、いずれが先であるかは限定されない。また、データシンボル内で４者のクロック信号の割り当て時間が等配分である必要もない。
　ここで出力された基準信号２４は、受信信号２５と共に比較器１２に入力され、ＢＰＳＫの場合と同様に比較クロック信号２６に従って０度シフトクロック信号、９０度シフトクロック信号、１８０度シフトクロック信号、２７０度シフトクロック信号のそれぞれの信号と受信信号２５との波形を順次比較し、波形が一致したクロック信号に基づいてディジタルベースバンドデータをデコーダ１３から出力する。
　以上のように、本実施例の復調器の構成をほとんど変えることなく基準信号生成器１１で生成する基準信号２４をＢＰＳＫからＱＰＳＫに変えるだけで両者いずれの復調回路としても用いることができる。さらに、ＱＰＳＫを超える多値信号、例えば８ＰＳＫについても、シフトクロック信号の数を８個に増やすだけで、本発明の復調器の構成をほとんど変えることなく同様に復調器として動作可能であることは明らかである。
　本実施例によれば、従来技術と比較して比較器の数を１つに抑えることが可能となる。したがって、回路面積の縮小、消費電力の削減が可能となる。また、本実施例の復調器の構成でＢＰＳＫ、ＱＰＳＫ、またはそれ以上の多値ＰＳＫ信号の復調が可能である。したがって、位相変調に限れば同一フォトマスク、同一ＬＳＩ上で種々の通信方式に対応することが可能である。
　ただし、本実施例の復調器の場合、１データシンボルの１／Ｎの期間内で各シフトクロック信号に対して比較動作を終える必要がある。したがって、Ｅｂ／Ｎｏ（１ビットあたりのエネルギ）は、従来の１／Ｎとなり、復調誤り率や妨害波耐性は、劣化する傾向にある。このため、近距離または妨害波の少ない通信環境において適している方式である。
　図３は、本発明の第２の実施例に係る復調器の構成を示すブロック図である。図３において、図１と同一の符号は同一物を表し、その説明を省略する。第２の実施例に係る復調器は、図１の比較器１２の代わりに、位相検知器・チャージポンプ・ＡＤ変換器１５を備える。
　受信信号２５と基準信号２４は、位相検知器・チャージポンプ・ＡＤ変換器１５へ入力される。ここで、位相検知器とチャージポンプにおいて受信信号２５と基準信号２４との間の位相差は、ＤＣ値に変換されてチャージポンプから出力される。この位相検知器・チャージポンプの構成の例は、参考文献１等において参照される。
　チャージポンプから出力されたＤＣ値は、ＡＤ変換器へ入力され、ＡＤ変換器は、入力されたＤＣ値をディジタル値に変換して後段のデコーダ１３ａへ比較結果信号２７ａとして出力する。デコーダ１３ａにおいて、０度シフトクロック信号２１での比較時と１８０度シフトクロック信号２２での比較時とで、比較結果信号２７ａが小さいほうが受信信号２５と基準信号２４との位相差が小さいことを意味し、「波形が一致した」と判断する。そして、一致と判断した方のクロック信号に対応するデータをディジタルベースバンドデータとして復調して出力する。
　なお、基準信号生成器１１において、ＢＰＳＫでなくＱＰＳＫ、さらに多値ＰＳＫ信号を出力して受信信号２５と波形比較を行えば、本実施例の復調器の構成を変えることなく多値ＰＳＫ復調が可能である点は、第一の実施例と同じである。
　以上説明したように、本実施例の復調器によれば、位相差を位相検知器・チャージポンプにおいて連続的なアナログ値として一旦取り出すため、第一の実施例と異なりＡＤ変換器を要し、ＬＳＩコスト・消費電力の面では不利である。しかしながら、ＡＤ変換器に入力されるのはＤＣ値であり、ＰＳＫ変調信号のように一定の周波数占有帯域幅を有する信号をＡＤ変換する必要はない。このため、ＡＤ変換器に起因する電力消費の増大を抑えることができる。
　なお、本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。

Claims (6)

  1. 　Ｎ値（Ｎは２以上の整数）位相変調された受信信号を復調する復調器であって、
    　前記受信信号に係る搬送波と同一の周波数を有すると共に１データシンボル期間内においてＮ値の全てに対応して順次位相変調した基準信号を生成する基準信号生成器と、
    　前記受信信号と前記基準信号とを比較する比較器と、
    　前記比較器の比較結果に基づいて前記受信信号を復調するデコーダと、
    　を備えることを特徴とする復調器。
  2. 　前記比較器は、前記１データシンボル期間内においてＮ個の位相のそれぞれに対し前記受信信号と前記基準信号との位相差を求め、
    　前記デコーダは、前記位相差が最も小さい位相変調に対応する値をデコードすることを特徴とする請求項１記載の復調器。
  3. 　前記比較器は、前記受信信号と前記基準信号とを比較する際に、両者の位相差をＤＣ値に変換し、ＤＣ値をディジタル値として出力することを特徴とする請求項１または２記載の復調器。
  4. 　前記基準信号生成器は、前記１データシンボル期間内でＮ値の全てに対応して位相変調した信号を、シリアル化クロック信号が規定するタイミングに対応して切り替えて前記基準信号として出力するセレクタを備えることを特徴とする請求項１記載の復調器。
  5. 　Ｎ値（Ｎは２以上の整数）位相変調された受信信号を復調する方法であって、
    　前記受信信号に係る搬送波と同一の周波数を有すると共に１データシンボル期間内においてＮ値の全てに対応して順次位相変調した基準信号を生成するステップと、
    　前記受信信号と前記基準信号とを比較するステップと、
    　前記比較結果に基づいて前記受信信号を復調するステップと、
    　を含むことを特徴とする復調方法。
  6. 　前記比較するステップにおいて、前記１データシンボル期間内においてＮ個の位相のそれぞれに対し前記受信信号と前記基準信号との位相差を求め、
    　前記復調するステップにおいて、前記位相差が最も小さい位相変調に対応する値をデコードすることを特徴とする請求項５記載の復調方法。
PCT/JP2009/065771 2008-09-10 2009-09-09 復調器および復調方法 WO2010029954A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010528742A JP5510330B2 (ja) 2008-09-10 2009-09-09 復調器および復調方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008232281 2008-09-10
JP2008-232281 2008-09-10

Publications (1)

Publication Number Publication Date
WO2010029954A1 true WO2010029954A1 (ja) 2010-03-18

Family

ID=42005207

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/065771 WO2010029954A1 (ja) 2008-09-10 2009-09-09 復調器および復調方法

Country Status (2)

Country Link
JP (1) JP5510330B2 (ja)
WO (1) WO2010029954A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245835A (ja) * 1991-01-31 1992-09-02 Fujitsu Ltd バースト復調器
JPH0765508A (ja) * 1993-08-27 1995-03-10 Sony Corp 外部クロック発生装置及びデータ再生装置
JPH07273712A (ja) * 1994-04-04 1995-10-20 Hitachi Ltd ディジタル無線受信端末
WO1997001908A1 (fr) * 1995-06-26 1997-01-16 Hitachi, Ltd. Demodulateur
JP2001308703A (ja) * 2000-04-20 2001-11-02 Sanyo Electric Co Ltd Ｐｌｌ回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04245835A (ja) * 1991-01-31 1992-09-02 Fujitsu Ltd バースト復調器
JPH0765508A (ja) * 1993-08-27 1995-03-10 Sony Corp 外部クロック発生装置及びデータ再生装置
JPH07273712A (ja) * 1994-04-04 1995-10-20 Hitachi Ltd ディジタル無線受信端末
WO1997001908A1 (fr) * 1995-06-26 1997-01-16 Hitachi, Ltd. Demodulateur
JP2001308703A (ja) * 2000-04-20 2001-11-02 Sanyo Electric Co Ltd Ｐｌｌ回路

Also Published As

Publication number Publication date
JPWO2010029954A1 (ja) 2012-02-02
JP5510330B2 (ja) 2014-06-04

Similar Documents

Publication Publication Date Title
US6160855A (en) Digital modulation method and digital communication system
US6754287B2 (en) Method and apparatus for producing a modulated signal
US6127897A (en) Zero-crossing detection type clock recovery circuit operated at symbol rate
US7592942B2 (en) Circuit and method for A/D conversion processing and demodulation device
JP4655232B2 (ja) 復調装置および方法
JP2007135193A (ja) 階層的変調信号の独立的ストリーム抽出及び軟判定装置並びにその方法
JP5485283B2 (ja) 位相・振幅変調器
CN109565348B (zh) 发送装置、接收装置、发送方法和接收方法
US6304136B1 (en) Reduced noise sensitivity, high performance FM demodulator circuit and method
JP5510330B2 (ja) 復調器および復調方法
EP3278471B1 (en) A wireless communication node and a method for processing a signal in said node
WO2010140448A1 (ja) 尤度値算出装置、尤度値算出方法および無線システム
US6697440B1 (en) Demodulator of receiver
US8355479B2 (en) Signal processing apparatus and signal processing method
CA2552020C (en) Method and apparatus for wide dynamic range reduction
US20060029162A1 (en) Modular multi-bit symbol demapper
US7457375B2 (en) Timing extractor, timing extraction method, and demodulator having the timing extractor
KR100466544B1 (ko) 디지털 오디오 방송 수신기의 ｏｆｄｍ 심벌 오류 교정방법 및 시스템
JP2000244591A (ja) 復調及び変調回路並びに復調及び変調方法
US7469022B2 (en) Methods and apparatus for symmetrical phase-shift keying
JP3387407B2 (ja) デジタル変調復調方法およびデジタル通信装置
JP2006332813A (ja) 変復調システム、変調装置、復調装置及びそれらに用いる位相変調方法並びに位相復調方法
JPH05304542A (ja) 復調方法及び復調器
WO2001086903A2 (en) Tetrahedron modem
JP4006690B2 (ja) 復調装置及び復調方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09813100

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010528742

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09813100

Country of ref document: EP

Kind code of ref document: A1