WO2010012256A1 - Optoelektronischer halbleiterchip - Google Patents

Optoelektronischer halbleiterchip Download PDF

Info

Publication number
WO2010012256A1
WO2010012256A1 PCT/DE2009/000917 DE2009000917W WO2010012256A1 WO 2010012256 A1 WO2010012256 A1 WO 2010012256A1 DE 2009000917 W DE2009000917 W DE 2009000917W WO 2010012256 A1 WO2010012256 A1 WO 2010012256A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
current spreading
layer
optoelectronic semiconductor
spreading layer
Prior art date
Application number
PCT/DE2009/000917
Other languages
English (en)
French (fr)
Inventor
Lutz Höppel
Matthias Sabathil
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US13/056,589 priority Critical patent/US8841685B2/en
Priority to JP2011520319A priority patent/JP5514819B2/ja
Priority to EP09775928A priority patent/EP2313935A1/de
Priority to CN200980129527.1A priority patent/CN102106008B/zh
Publication of WO2010012256A1 publication Critical patent/WO2010012256A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the luminous efficacy of radiation-emitting semiconductor chips depends on various factors. On the one hand, a relatively high internal quantum efficiency can be achieved by means of a large-area electrical contacting of the semiconductor chip. On the other hand, however, absorption losses can occur due to large-area contacting, which considerably restrict the coupling-out efficiency and thus the luminous efficacy of the semiconductor chip.
  • An object to be solved is to specify an optoelectronic semiconductor chip with improved light output.
  • the optoelectronic semiconductor chip comprises a
  • the active zone has a pn junction for generating radiation.
  • this pn junction can be formed by means of a p-type and an n-type semiconductor layer, which adjoin one another directly.
  • the actual radiation-generating structure for example in the form of a doped or undoped quantum structure, is preferably formed between the p-type and the n-type layer.
  • the quantum structure can be configured as single quantum well structure (SQW, single quantum well) or multiple quantum well structure (MQW, multiple quantum well) or else as quantum wire or quantum dot structure.
  • the semiconductor layer sequence Al n Ga m In; i . - n - m N O ⁇ n ⁇ l, 0 ⁇ m ⁇ 1 and n + m ⁇ 1.
  • An on nitride compound semiconductor-based semiconductor chip is particularly suited to generate radiation with an emission wavelength in the short wavelength region of visible spectrum.
  • the transparent conductive oxide is preferably a metal oxide such as zinc oxide, tin oxide, cadmium oxide, titanium oxide, indium zinc oxide, indium oxide or indium tin oxide (ITO).
  • a metal oxide such as zinc oxide, tin oxide, cadmium oxide, titanium oxide, indium zinc oxide, indium oxide or indium tin oxide (ITO).
  • ITO indium tin oxide
  • Metal oxygen compounds such as ZnO, SnO 2 or In 2 O 3 may also be ternary metal oxygen compounds such as Zn 2 SnO 3 CdSnO 3, ZnSnO 3, M e f In 2 ° 4 'GaO 3, Zn2ln 2 ⁇ 5 or Ir ⁇ Sr ⁇ O ⁇ or mixtures of different transparent conductive oxides can be used. Furthermore, no stoichiometric composition is required. Furthermore, the transparent conductive oxide may also be p-doped or n-doped.
  • the current spreading layer By the current spreading layer, a sufficiently good current spreading and energization of the semiconductor chip can be achieved.
  • optical absorption losses caused by the current spreading layer can be reduced as compared to a whole current spreading layer.
  • the current spreading layer covers 40% to 50% of the main area.
  • the absorption losses are advantageously reduced, on the other hand can be sufficiently good in such a surface occupancy
  • a smaller area coverage is particularly advantageous if the generated radiation has an emission wavelength between 400 nm and 450 nm.
  • the optical absorption by the current spreading layer represents a larger loss mechanism than the electrical losses due to the lower surface coverage.
  • the losses due to the optical absorption are lower, so that the electrical losses at a lower surface coverage more into the Weight fall. Therefore, a larger area occupancy is better suited in this case.
  • the thickness of the current spreading layer may advantageously be between 10 nm and 60 nm. While through one
  • the size that is the length and / or width, of interstices of the structured
  • the intermediate spaces therefore advantageously have a size which lies between 1 ⁇ m and 6 ⁇ m.
  • the gaps are formed with a size in the range between 3 .mu.m and 4 .mu.m. Taking this relationship into account, the
  • Structure of the current spreading layer a rectangular grid.
  • the grid has a plurality of parallel strips of transparent conductive oxide which extending in a first direction, and a plurality of parallel strips of transparent conductive oxide extending in a second direction, the first direction being perpendicular to the second direction.
  • the distance between the parallel strips extending in the first direction may differ from the distance between the parallel strips extending in the second direction.
  • the crossing points of the stripes correspond to grid points.
  • An electrical contacting of the current spreading layer is preferably carried out by means of at least one electrical contact web.
  • This contact web extends in particular perpendicular to a plane in which the Stromaufweitungstik is arranged and contacts the Stromaufweitungs slaughter at a designated contact point.
  • the contact web may have the shape of a truncated cone, truncated pyramid or cylinder.
  • a plurality of contact webs are regularly distributed over the surface of the current spreading layer.
  • the respective contact point is preferably located at a grid point. However, it is not necessary to provide a contact point at each grid point.
  • the contact web contains a metal with high conductivity. Furthermore, a material with a high degree of reflection is preferably used for the contact web.
  • a suitable material is, for example, Ag.
  • the current spreading layer is arranged between the semiconductor layer sequence and a mirror. - S -
  • the electrical contact web extends in an opening of the mirror. If, as already mentioned, the contact web has a high degree of reflection, a high reflectivity can be achieved by the combination of mirror and contact web.
  • the radiation emitted by the active zone in the direction of the current spreading layer can thereby be reflected without large optical losses in the direction of a decoupling surface.
  • the decoupling surface is arranged on a side of the active zone which is opposite the current spreading layer.
  • the optical losses are limited by the structured current spreading layer and the associated reduced area occupancy.
  • the mirror has a dielectric layer.
  • the dielectric layer has a smaller refractive index than the semiconductor material of the semiconductor layer sequence.
  • the dielectric layer is formed of a silicon oxide, a silicon nitride or glass, preferably a spin-on glass.
  • the dielectric layer can also be embodied as a Bragg mirror, in which dielectric sublayers with different refractive indices are arranged alternately.
  • the mirror in particular the dielectric layer, preferably adjoins the current spreading layer.
  • the interspaces of the structured current spreading layer can be filled at least by a part of the mirror, in particular the dielectric layer.
  • at least part of the mirror or the dielectric layer may cover the current spreading layer.
  • the opening is provided, in which the contact web extends.
  • the mirror advantageously has a continuous metal layer. This is arranged in particular on a side facing away from the Stromaufweitungs slaughter of the mirror.
  • the dielectric layer is covered by the metal layer.
  • the metal layer may be formed at least two layers.
  • the metal layer may comprise a layer of platinum and / or titanium for adhesion promotion and a layer with high reflectance, for example of silver.
  • the semiconductor chip is a thin-film light-emitting diode chip.
  • the semiconductor layer sequence is free of a growth substrate, that is, the growth substrate used for growing the semiconductor layer sequence is removed from the semiconductor layer sequence or at least heavily thinned.
  • this may alternatively be arranged on a carrier substrate.
  • the carrier substrate is located on one of the outcoupling side opposite back of the
  • the current spreading layer is preferably arranged between the semiconductor layer sequence and the carrier substrate.
  • Carrier substrate electrically conductive and serves as a first electrical contact for the semiconductor chip.
  • the current spreading layer is here by means of the electrical - Q_
  • a second electrical contact can be arranged on the decoupling surface.
  • the semiconductor layer sequence is p-conducting on the side of the current spreading layer. Since the p-side typically has poor conductivity, a current spreading layer with high electrical conductivity is advantageous. suitable
  • Dopant concentrations are in the range of 10 20 / cm 3 .
  • FIG. 1 shows a schematic cross-sectional view of an optoelectronic semiconductor chip
  • FIG. 2 shows a schematic view of a cross section along the current spreading layer of the semiconductor chip illustrated in FIG. 1,
  • FIGS. 3A to 3D show the current density distribution over the main surface with different surface coverage
  • FIG. 4 is a graph depicting the electrical losses at various current densities.
  • FIG. 5 is a graph illustrating the extraction efficiency for different wavelengths.
  • FIG. 1 shows an optoelectronic semiconductor chip 1, which has a semiconductor layer sequence 2 with an active zone 4 for generating electromagnetic radiation.
  • the active zone 4 is located between a first semiconductor region 3 and a second semiconductor region 5.
  • the first semiconductor region 3 is p-type and the second semiconductor region 5 is n-type.
  • the two semiconductor regions 3, 5 include GaN and the active region 4 InGaN.
  • the two semiconductor regions 3, 5 and the active zone 4 can each have a plurality of semiconductor layers.
  • the semiconductor layer sequence 2 is epitaxially grown, wherein the growth substrate (not shown) is detached from the semiconductor layer sequence 2, so that the semiconductor layer sequence 2 has a thickness of less than 10 ⁇ m.
  • the semiconductor layer sequence 2 is alternatively arranged on a carrier substrate 13.
  • the carrier substrate 13 is electrically conductive.
  • Suitable substrates are, for example, Ge or Si substrates.
  • the support substrate 13 may be made of Cu by electroplating a preceding metal layer.
  • a structured StromaufWeitungs für 6 is arranged on a main surface 12 of the semiconductor layer sequence 2.
  • the current spreading layer 6 containing a transparent conductive oxide may be uniformly vapor-deposited or sputtered on the main surface 12 and then patterned appropriately.
  • the structuring can be done, for example, lithographically.
  • the thickness of the current spreading layer 6 is advantageously between 10 nm and 60 nm. By reducing the thickness on the one hand, the optical absorption losses can be lowered, whereby on the other hand, the transverse conductivity decreases. At a thickness between 10 nm and 60 nm, there is a good compromise between optical and electrical losses.
  • a mirror 9 is arranged on the main surface 12, so that the radiation emitted in the direction of the main surface 12 can be deflected in the direction of the decoupling surface 14.
  • the mirror 9 has a dielectric layer 7, which consists in particular of a
  • the dielectric layer 7 may have a thickness in the range of 400 nm to 500 nm.
  • the mirror 9 comprises a metal layer 8, which is connected to the dielectric
  • the metal layer 8 may be formed of an adhesion promoting layer of Pt and a reflective layer of Ag.
  • the thickness of the metal layer 8 can be so be thin, that it has interruptions.
  • a layer thickness of about 0.2n ⁇ n is sufficient.
  • the structured StromaufWeitungs für 6 is embedded.
  • the dielectric layer 7 has openings in which contact webs 10 extend.
  • the contact webs 10 extend perpendicular to a plane in which the Stromaufweitungs Mrs 6 is arranged and touch them at designated contact points.
  • the contact webs 10 contain an electrically conductive material, so that the current spreading layer 6 can be energized by means of the contact webs 10.
  • the contact webs may contain 10 Ag, which also has a relatively high
  • the reflectivity of the mirror 9 is not significantly reduced at the contact webs 10.
  • the shape of the contact webs 10 preferably resembles a cylinder.
  • the contact webs 10 can produce an electrical connection between the current spreading layer 6 and the particularly electrically conductive carrier substrate 13.
  • FIG. 2 shows the main surface 12 on which the structured current spreading layer 6 is applied.
  • the current spreading layer 6 has the shape of a rectangular grid consisting of parallel stripes 6a extending in a first direction and parallel stripes 6b extending in a second direction is formed. At a plurality of grid points, that is at a plurality of crossing points of the strips 6a and 6b, contact points 11 are provided, on which the contact webs 10 are arranged.
  • the contact points 11 are made of the same material as the strips 6a and 6b. They are just like the cross sections of the contact webs 10 circular and concentric with these.
  • the contact points 11 With a surface coverage of 50% and a chip edge length of 1 mm, the contact points 11 advantageously have a diameter D 2 of approximately 6 ⁇ m.
  • the distances A b between the contact points 11 in the first direction and the distances A a between the contact points 11 in the second direction are preferably the same size and amount to about 20 microns.
  • the diameter D x of the contact webs 10 is 4 microns.
  • the strips 6a are thinner than the strips 6b and may be about 2 ⁇ m wide while the strips 6b are about 4 ⁇ m wide.
  • the strips 6a are arranged more densely than the strips 6b, that is, the lattice constants differ in the first and in the second direction from each other.
  • the rectangular spaces 15, which are delimited by the strips 6a and 6b, have a length d b of about 16 ⁇ m and a width d a of about 3 ⁇ m.
  • FIGS. 3A to 3D show the current density distribution over the main surface of a semiconductor chip as shown in FIG. 1 for various surface assignments.
  • the thickness of the current spreading layer 6 is for all variants 40nm.
  • the current supply takes place in all variants with a nominal current density of 5OA / cm 2 .
  • the area occupancy is 100%, in the case of that shown in FIG. 3A.
  • Variant 50% in the variant shown in Figure 3C 40% and in the variant shown in Figure 3D 30%.
  • the distances A b and A a are kept constant in the various variants of Figures 3B to 3D.
  • the stripe width is reduced.
  • the gaps 15 can be increased.
  • the width d a (shown in FIG. 2) of the intermediate spaces 15 in the variant illustrated in FIG. 3D may be about 4 .mu.m, while in the variant illustrated in FIG.
  • Different current densities are represented by different gray levels, the current density being higher in darker areas than in lighter areas.
  • the electrical losses 1-L are essentially independent of the wavelength.
  • FIG. 5 shows the extraction efficiency E of a semiconductor chip with one for different emission wavelengths ⁇
  • Current spreading layer has a thickness of 30nm.
  • K3 represents the absorption losses caused by the current spreading layer. It can be seen that the absorption of the current spreading layer is strongly wavelength dependent. In the short-wave range, losses of approximately 20% occur through the current spreading layer, while they are approximately 5% in the longer-wave range.
  • FIG. 6 to 8 show at emission wavelengths of
  • the wall-plug efficiencies WP become different at each wavelength for different current densities
  • a 40% to 50% area coverage of the main area by the current spreading layer causes an increase in the luminous efficacy at all wavelengths from the short-wave to the longer-wave range of the visible spectrum.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein optoelektronischer Halbleiterchip (1) mit einer Halbleiterschichtenfolge (2), die eine aktive Zone (4) zur Erzeugung elektromagnetischer Strahlung aufweist, und mit einer strukturierten Stromaufweitungsschicht (6), die ein transparentes leitendes Oxid enthält und auf einer Hauptfläche (12) der Halbleiterschichtenfolge (2) angeordnet ist, beschrieben, wobei die Stromaufweitungsschicht (6) mindestens 30% und höchstens 60% der Hauptfläche (12) bedeckt.

Description

Beschreibung
Optoelektronischer Halbleiterchip
Die Lichtausbeute von Strahlung emittierenden Halbleiterchips hängt von verschiedenen Faktoren ab. Mittels einer großflächigen elektrischen Kontaktierung des Halbleiterchips kann einerseits eine relativ hohe interne Quanteneffizienz erzielt werden. Andererseits können jedoch durch eine großflächige Kontaktierung Absorptionsverluste auftreten, welche die Auskoppeleffizienz und damit die Lichtausbeute des Halbleiterchips beträchtlich einschränken.
In der DE-Patentanmeldung Nr. 102008021675.5 ist beschrieben, dass die zur elektrischen Kontaktierung des Leuchtdiodenchips vorgesehenen Kontakte nicht mehr als 2% - 4% einer StromaufWeitungsschicht bedecken dürfen.
Eine zu lösende Aufgabe besteht darin, einen optoelektronischen Halbleiterchip mit verbesserter Lichtausbeute anzugeben.
Diese Aufgabe wird durch einen optoelektronischen Halbleiterchip gemäß dem Patentanspruch 1 gelöst .
Ausgestaltungen und Weiterbildungen des optoelektronischen Halbleiterchips sind in den abhängigen Ansprüchen angegeben.
Gemäß einer bevorzugten Ausführungsform umfasst der optoelektronische Halbleiterchip eine
Halbleiterschichtenfolge, die eine aktive Zone zur Erzeugung elektromagnetischer Strahlung aufweist, sowie eine strukturierte StromaufWeitungsschicht , die ein transparentes leitendes Oxid enthält und auf einer Hauptfläche der Halbleiterschichtenfolge angeordnet ist, wobei die Stromaufweitungsschicht mindestens 30% und höchstens 60% der Hauptfläche bedeckt.
Die aktive Zone weist zur Strahlungserzeugung einen pn- Übergang auf. Dieser pn-Übergang kann im einfachsten Fall mittels einer p-leitenden und einer n-leitenden Halbleiterschicht gebildet sein, die unmittelbar aneinandergrenzen. Bevorzugt ist zwischen der p-leitenden und der n-leitenden Schicht die eigentliche Strahlung erzeugende Struktur, etwa in Form einer dotierten oder undotierten Quantenstruktur, ausgebildet. Die Quantenstruktur kann als Einfachquantentopfstuktur (SQW, Single Quantum Well) oder Mehrfachquantentopfstruktur (MQW, Multiple Quantum Well) oder auch als Quantendraht oder Quantenpunktstruktur ausgebildet sein.
Bei einer vorteilhaften Ausgestaltung des Halbleiterchips enthält die Halbleiterschichtenfolge AlnGamIn;i.-n-mN mit O ≤ n ≤ l, 0 < m < 1 und n+m < 1. Ein auf Nitrid- Verbindungshalbleitern basierender Halbleiterchip ist insbesondere dazu geeignet, Strahlung mit einer Emissionswellenlänge im kurzwelligen Bereich des sichtbaren Spektrums zu erzeugen.
Das transparente leitende Oxid ist vorzugsweise ein Metalloxid, wie beispielsweise Zinkoxid, Zinnoxid, Cadmiumoxid, Titanoxid, Indiumzinkoxid, Indiumoxid oder Indiumzinnoxid (ITO) . Neben binären
MetallsauerstoffVerbindungen, wie beispielsweise ZnO, Snθ2 oder In2Ü3 können auch ternäre Metallsauerstoffverbindungen, wie beispielsweise Zn2SnO^ CdSnO3 , ZnSnθ3 , M£fIn2°4 ' Galnθ3 , Zn2ln2θ5 oder Ir^Sr^O^ oder Mischungen unterschiedlicher transparenter leitender Oxide verwendet werden. Weiterhin ist keine stöchiometrisehe Zusammensetzung erforderlich. Ferner kann das transparente leitende Oxid auch p- oder n-dotiert sein.
Durch die Stromaufweitungsschicht kann eine ausreichend gute Stromaufweitung und Bestromung des Halbleiterchips erzielt werden .
Ferner können mittels der teilweisen Flächenbelegung optische Absorptionsverluste , die durch die Stromaufweitungsschicht verursacht werden, gegenüber einer ganzf lächigen Stromaufweitungsschicht reduziert werden .
Gemäß einer weiter bevorzugten Ausführungsform bedeckt die Stromaufweitungsschicht 40% bis 50% der Hauptfläche. Bei einer derartigen Flächenbelegung sind zum einen die Absorptionsverluste vorteilhaft reduziert, zum anderen kann bei einer derartigen Flächenbelegung eine hinreichend gute
Stromaufweitung in der Stromaufweitungsschicht gewährleistet werden.
Eine geringere Flächenbelegung ist insbesondere vorteilhaft, wenn die erzeugte Strahlung eine Emissionswellenlänge zwischen 400nm und 450nm aufweist. Denn im kurzwelligeren Bereich des sichtbaren Spektrums stellt die optische Absorption durch die Stromaufweitungsschicht einen größeren Verlustmechanismus dar als die elektrischen Verluste aufgrund der geringeren Flächenbelegung. Im langwelligeren Bereich des sichtbaren Spektrums sind die Verluste durch die optische Absorption hingegen geringer, so dass die elektrischen Verluste bei einer geringeren Flächenbelegung stärker ins Gewicht fallen. Daher ist in diesem Fall eine größere Flächenbelegung besser geeignet.
Die Dicke der Stromaufweitungsschicht kann mit Vorteil zwischen lOnm und 60nm betragen. Während durch eine
Verringerung der Dicke die optischen Absorptionsverluste abgesenkt werden können, sinkt hierbei zugleich die Querleitfähigkeit. Bei einer Dicke zwischen lOnm und 60nm stehen Gewinn und Verlust in einem geeigneten Verhältnis zueinander.
Weiterhin ist die Größe, das heißt die Länge und/oder Breite, von Zwischenräumen der strukturierten
Stromaufweitungsschicht, das heißt von Bereichen, die von der Stromaufweitungsschicht unbedeckt sind, mit Vorteil an die Querleitfähigkeit des an die Stromaufweitungsschicht angrenzenden Halbleitermaterials der Halbleiterschichtenfolge angepasst. Insbesondere kann eine Querleitung mittels der angrenzenden Halbleiterschichtenfolge über eine Strecke von lμm bis 6μm hinweg gewährleistet werden, ohne dass eine
Stromaufweitungsschicht erforderlich ist. Die Zwischenräume weisen daher mit Vorteil eine Größe auf, die zwischen lμm und 6μm liegt. Vorzugsweise werden die Zwischenräume mit einer Größe im Bereich zwischen 3μm und 4μm ausgebildet. Unter Berücksichtigung dieses Zusammenhangs kann die
Stromaufweitungsschicht verschiedenartig strukturiert werden. Denkbar sind beispielsweise unregelmäßige Strukturen oder regelmäßige Strukturen wie Gitter.
Gemäß einer vorteilhaften Ausgestaltung entspricht die
Struktur der Stromaufweitungsschicht einem rechtwinkligen Gitter. Das Gitter weist insbesondere eine Mehrzahl von parallelen Streifen aus transparentem leitendem Oxid auf, die sich in einer ersten Richtung erstrecken, und eine Mehrzahl von parallelen Streifen aus transparentem leitendem Oxid, die sich in einer zweiten Richtung erstrecken, wobei die erste Richtung senkrecht zur zweiten Richtung verläuft. Der Abstand zwischen den sich in der ersten Richtung erstreckenden parallelen Streifen kann sich von dem Abstand zwischen den sich in der zweiten Richtung erstreckenden parallelen Streifen unterscheiden. Die Kreuzungspunkte der Streifen entsprechen Gitterpunkten.
Eine elektrische Kontaktierung der Stromaufweitungsschicht erfolgt vorzugsweise mittels zumindest eines elektrischen Kontaktstegs . Dieser Kontaktsteg erstreckt sich insbesondere senkrecht zu einer Ebene, in welcher die Stromaufweitungsschicht angeordnet ist und berührt die Stromaufweitungsschicht an einer dafür vorgesehenen Kontaktstelle. Der Kontaktsteg kann die Form eines Kegelstumpfes, Pyramidenstumpfes oder Zylinders aufweisen.
Insbesondere sind mehrere Kontaktstege regelmäßig über die Fläche der Stromaufweitungsschicht verteilt. Die jeweilige Kontaktstelle befindet sich vorzugsweise an einem Gitterpunkt. Hierbei muss jedoch nicht an jedem Gitterpunkt eine Kontaktstelle vorgesehen sein.
Vorteilhafterweise enthält der Kontaktsteg ein Metall mit hoher Leitfähigkeit. Ferner wird vorzugsweise für den Kontaktsteg ein Material mit hohem Reflexionsgrad verwendet. Ein geeignetes Material ist beispielsweise Ag.
Gemäß einer bevorzugten Ausführungsform ist die Stromaufweitungsschicht zwischen der Halbleiterschichtenfolge und einem Spiegel angeordnet. - S -
Insbesondere verläuft der elektrische Kontaktsteg in einer Öffnung des Spiegels . Weist der Kontaktsteg wie bereits erwähnt einen hohen Reflexionsgrad auf, so kann durch die Kombination aus Spiegel und Kontaktsteg insgesamt eine hohe Reflektivität erzielt werden. Die von der aktiven Zone in Richtung der Stromaufweitungsschicht emittierte Strahlung kann dadurch ohne große optische Verluste in Richtung einer Auskoppelfläche reflektiert werden. Die Auskoppelflache ist insbesondere auf einer der Stromaufweitungsschicht gegenüber liegenden Seite der aktiven Zone angeordnet. Zusätzlich werden die optischen Verluste durch die strukturierte Stromaufweitungsschicht und die damit verbundene verringerte Flächenbelegung begrenzt .
Bei einer vorteilhaften Ausgestaltung weist der Spiegel eine dielektrische Schicht auf . Insbesondere weist die dielektrische Schicht einen kleineren Brechungsindex als das Halbleitermaterial der Halbleiterschichtenfolge auf . Beispielsweise ist die dielektrische Schicht aus einem Siliziumoxid, einem Siliziumnitrid oder Glas, vorzugsweise einem Spin-on-Glas, gebildet. Die dielektrische Schicht kann auch als Bragg-Spiegel ausgeführt sein, bei dem dielektrische Teilschichten mit verschiedenem Brechungsindex alternierend angeordnet sind.
Der Spiegel, insbesondere die dielektrische Schicht, grenzt vorzugsweise an die Stromaufweitungsschicht an. Die Zwischenräume der strukturierten Stromaufweitungsschicht können zumindest durch einen Teil des Spiegels, insbesondere die dielektrische Schicht, ausgefüllt werden. Darüber hinaus kann zumindest ein Teil des Spiegels beziehungsweise die dielektrische Schicht die Stromaufweitungsschicht bedecken. Vorzugsweise ist in der dielektrischen Schicht die Öffnung vorgesehen, in welcher sich der Kontaktsteg erstreckt.
Weiterhin weist der Spiegel mit Vorteil eine durchgehende Metallschicht auf . Diese ist insbesondere auf einer der Stromaufweitungsschicht abgewandten Seite des Spiegels angeordnet . Vorzugsweise wird die dielektrische Schicht von der Metallschicht bedeckt. Die Metallschicht kann zumindest zweischichtig ausgebildet sein. Beispielsweise kann die Metallschicht eine Schicht aus Platin und/oder Titan zur Haftvermittlung und eine Schicht mit hohem Reflexionsgrad, zum Beispiel aus Silber, aufweisen.
Gemäß einer bevorzugten Ausführungsform ist der Halbleiterchip ein Dünnfilm-Leuchtdiodenchip. Hierbei ist die Halbleiterschichtenfolge frei von einem AufwachsSubstrat, das heißt das zum Aufwachsen der Halbleiterschichtenfolge benutzte Aufwachssubstrat ist von der Halbleiterschichtenfolge entfernt oder zumindest stark gedünnt .
Zur Stabilisierung der Halbleiterschichtenfolge kann diese ersatzweise auf einem Trägersubstrat angeordnet sein. Insbesondere befindet sich das Trägersubstrat auf einer der Auskoppelseite gegenüber liegenden Rückseite des
Halbleiterchips. Die Stromaufweitungsschicht ist vorzugsweise zwischen der Halbleiterschichtenfolge und dem Trägersubstrat angeordnet .
Gemäß einer vorteilhaften Ausführungsform ist das
Trägersubstrat elektrisch leitend und dient als ein erster elektrischer Kontakt für den Halbleiterchip. Mit Vorteil ist die Stromaufweitungsschicht hierbei mittels des elektrischen — Q _
Kontaktstegs, gegebenenfalls über die Metallschicht des Spiegels, mit dem Trägersubstrat elektrisch verbunden. Ein zweiter elektrischer Kontakt kann auf der Auskoppelfläche angeordnet sein.
Bei einer bevorzugten Ausgestaltung ist die Halbleiterschichtenfolge auf der Seite der StromaufWeitungsschicht p-leitend. Da die p-Seite typischerweise eine schlechte Leitfähigkeit aufweist, ist eine Stromaufweitungsschicht mit hoher elektrischer Leitfähigkeit vorteilhaft. Geeignete
Dotierstoffkonzentrationen bewegen sich im Bereich von 1020/cm3.
Weitere Vorteile und vorteilhafte Ausgestaltungen ergeben sich aus den folgenden Erläuterungen in Verbindung mit den Figuren 1 bis 8.
Es zeigen:
Figur 1 eine schematische Querschnittsansicht eines optoelektronischen Halbleiterchips ,
Figur 2 eine schematische Ansicht eines Querschnitts entlang der Stromaufweitungsschicht des in Figur 1 dargestellten Halbleiterchips,
Figuren 3A bis 3D die Stromdichteverteilung über die Hauptfläche bei unterschiedlicher Flächenbelegung,
Figur 4 ein Schaubild darstellend die elektrischen Verluste bei verschiedenen Stromdichten, Figur 5 ein Schaubild darstellend die Extraktionseffizienz für verschiedene Wellenlängen,
Figuren 6 bis 8 Schaubilder darstellend die Wall-plug
Effizienzen in Abhängigkeit von verschiedenen Stromdichten für unterschiedliche Wellenlängen.
In den Ausführungsbeispielen und Figuren sind gleiche oder gleich wirkende Bestandteile mit den gleichen Bezugszeichen versehen.
Figur 1 zeigt einen optoelektronischen Halbleiterchip 1, der eine Halbleiterschichtenfolge 2 mit einer aktiven Zone 4 zur Erzeugung von elektromagnetischer Strahlung aufweist. Die aktive Zone 4 befindet sich zwischen einem ersten Halbleiterbereich 3 und einem zweiten Halbleiterbereich 5. In diesem Ausführungsbeispiel ist der erste Halbleiterbereich 3 p-leitend und der zweite Halbleiterbereich 5 n-leitend. Vorzugsweise enthalten die beiden Halbleiterbereiche 3, 5 GaN und die aktive Zone 4 InGaN. Die beiden Halbleiterbereiche 3, 5 und die aktive Zone 4 können jeweils mehrere Halbleiterschichten aufweisen.
Vorzugsweise ist die Halbleiterschichtenfolge 2 epitaktisch aufgewachsen, wobei das Aufwachssubstrat (nicht dargestellt) von der Halbleiterschichtenfolge 2 abgelöst ist, so dass die Halbleiterschichtenfolge 2 eine Dicke von weniger als 10 μm aufweist.
Zur Stabilisierung ist die Halbleiterschichtenfolge 2 ersatzweise auf einem Trägersubstrat 13 angeordnet. Vorzugsweise ist das Trägersubstrat 13 elektrisch leitend. Geeignete Substrate sind beispielsweise Ge- oder Si- Substrate . Alternativ kann das Trägersubstrat 13 aus Cu durch galvanische Verstärkung einer vorausgehenden Metallschicht hergestellt werden.
Auf einer Hauptfläche 12 der Halbleiterschichtenfolge 2 ist eine strukturierte StromaufWeitungsschicht 6 angeordnet. Die StromaufWeitungsschicht 6, die ein transparentes leitendes Oxid enthält, kann auf die Hauptfläche 12 gleichmäßig aufgedampft oder aufgesputtert und anschließend in geeigneter Weise strukturiert werden. Die Strukturierung kann beispielsweise lithographisch erfolgen. Die Dicke der Stromaufweitungsschicht 6 liegt mit Vorteil zwischen lOnm und 60nm. Durch eine Verringerung der Dicke können einerseits die optischen Absorptionsverluste abgesenkt werden, wodurch andererseits die Querleitfähigkeit sinkt. Bei einer Dicke zwischen lOnm und 60nm besteht ein guter Kompromiss zwischen optischen und elektrischen Verlusten.
Auf der Hauptfläche 12 ist ein Spiegel 9 angeordnet, so dass die in Richtung der Hauptfläche 12 emittierte Strahlung in Richtung der Auskoppelfläche 14 umgelenkt werden kann.
Bei diesem Ausführungsbeispiel weist der Spiegel 9 eine dielektrische Schicht 7 auf, die insbesondere aus einem
Material mit relativ kleinem Brechungsindex, beispielsweise aus einem Spin-on-Glas mit einem Brechungsindex kleiner 1.4, gebildet ist. Die dielektrische Schicht 7 kann eine Dicke im Bereich von 400nm bis 500nm aufweisen. Ferner umfasst der Spiegel 9 eine Metallschicht 8, die an die dielektrische
Schicht 7 angrenzt. Die Metallschicht 8 kann aus einer Haftvermittlungsschicht aus Pt und einer Reflexionsschicht aus Ag gebildet sein. Die Dicke der Metallschicht 8 kann so dünn sein, dass sie Unterbrechungen aufweist. Eine Schichtdicke von etwa 0.2nτn ist ausreichend.
In die dielektrische Schicht 7 ist die strukturierte StromaufWeitungsschicht 6 eingebettet.
Ferner weist die dielektrische Schicht 7 Öffnungen auf, in welchen sich Kontaktstege 10 erstrecken. Die Kontaktstege 10 verlaufen senkrecht zu einer Ebene, in welcher die Stromaufweitungsschicht 6 angeordnet ist und berühren diese an dafür vorgesehen Kontaktstellen. Mit Vorteil enthalten die Kontaktstege 10 ein elektrisch leitendes Material, so dass die Stromaufweitungsschicht 6 mittels der Kontaktstege 10 bestromt werden kann. Beispielsweise können die Kontaktstege 10 Ag enthalten, das außerdem einen relativ hohen
Reflexionsgrad aufweist, so dass die Reflektivität des Spiegels 9 an den Kontaktstegen 10 nicht wesentlich herabgesetzt ist. In diesem Zusammenhang ist es außerdem vorteilhaft, wenn die Flächenbelegung der Hauptfläche 12 durch die Kontaktstege 10 nicht größer ist als 4%. Um dennoch eine ausreichende Stromzufuhr zu gewährleisten, sollte die Flächenbelegung nicht kleiner als 2% sein. Die Form der Kontaktstege 10 gleicht vorzugsweise einem Zylinder.
Die Kontaktstege 10 können eine elektrische Verbindung zwischen der Stromaufweitungsschicht 6 und dem insbesondere elektrisch leitenden Trägersubstrat 13 herstellen.
Figur 2 zeigt die Hauptfläche 12, auf welcher die strukturierte Stromaufweitungsschicht 6 aufgebracht ist. Die Stromaufweitungsschicht 6 weist die Form eines rechtwinkligen Gitters auf, das aus parallelen Streifen 6a, die sich in einer ersten Richtung erstrecken, und aus parallelen Streifen 6b, die sich in einer zweiten Richtung erstrecken, gebildet ist. An mehreren Gitterpunkten, das heißt an mehreren Kreuzungspunkten der Streifen 6a und 6b, sind Kontaktstellen 11 vorgesehen, an welchen die Kontaktstege 10 angeordnet sind.
Die Kontaktstellen 11 sind aus dem gleichen Material wie die Streifen 6a und 6b hergestellt. Sie sind ebenso wie die Querschnitte der Kontaktstege 10 kreisförmig und konzentrisch zu diesen angeordnet.
Bei einer Flächenbelegung von 50% und einer Chipkantenlänge von 1mm weisen die Kontaktstellen 11 mit Vorteil einen Durchmesser D2 von etwa 6μm auf. Die Abstände Ab zwischen den Kontaktstellen 11 in der ersten Richtung und die Abstände Aa zwischen den Kontaktstellen 11 in der zweiten Richtung sind vorzugsweise gleich groß und betragen etwa 20μm. Der Durchmesser Dx der Kontaktstege 10 liegt bei 4μm.
Die Streifen 6a sind dünner als die Streifen 6b und können etwa 2μm breit sein, während die Streifen 6b etwa 4μm breit sind. Außerdem sind die Streifen 6a dichter angeordnet als die Streifen 6b, das heißt die Gitterkonstanten unterscheiden sich in der ersten und in der zweiten Richtung voneinander.
Die rechteckförmigen Zwischenräume 15, die durch die Streifen 6a und 6b begrenzt werden, weisen eine Länge db von etwa 16μm und eine Breite da von etwa 3μm auf.
Die Figuren 3A bis 3D zeigen die Stromdichteverteilung über die Hauptfläche eines wie in Figur 1 dargestellten Halbleiterchips für verschiedene Flächenbelegungen. Die Dicke der Stromaufweitungsschicht 6 beträgt für alle Varianten 40nm. Die Bestromung erfolgt bei allen Varianten mit einer nominellen Stromdichte von 5OA/cm2.
Bei der in Figur 3A dargestellten Variante beträgt die Flächenbelegung 100%, bei der in Figur 3B dargestellten
Variante 50%, bei der in Figur 3C dargestellten Variante 40% und bei der in Figur 3D dargestellten Variante 30%. Die Abstände Ab und Aa (in Figur 2 dargestellt) werden bei den verschiedenen Varianten der Figuren 3B bis 3D konstant gehalten. Die Streifenbreite wird jedoch verringert. Ferner können die Zwischenräume 15 vergrößert werden. Beispielsweise kann die Breite da (in Figur 2 dargestellt) der Zwischenräume 15 bei der in Figur 3D dargestellten Variante etwa 4μm betragen, während sie bei der in Figur 3B dargestellten Variante 3μm beträgt.
Verschiedene Stromdichten sind durch verschiedenen Graustufen dargestellt, wobei die Stromdichte in dunkleren Bereichen höher ist als in helleren Bereichen.
Wie in Figur 3A zu sehen ist, treten bei einer 100%igen- Flächenbelegung im Idealfall keine Inhomogenitäten der Stromdichte auf. Bei einer 50%igen- und 40%igen- Flächenbelegung sinkt die Stromdichte jedoch in den Zwischenräumen 15 ab. Dies kann zu einem Gefälle bis zu 20% führen. Trotzdem kann hierbei noch von einer relativ homogenen Stromdichteverteilung gesprochen werden. Kritischer ist die 30%-Flächenbelegung, bei welcher ein Gefälle von 40% und damit eine inhomogene Stromdichteverteilung auftreten kann .
Aus dem Schaubild der Figur 4 gehen die elektrischen Verluste 1-L, die in der StromaufweitungsSchicht auftreten, hervor. Bei einer 100%igen-Flächenbelegung treten im Idealfall keine elektrischen Verluste auf (vgl. Kl) . Mit abnehmender Flächenbelegung (K2: 50%, K4: 40%, K3: 30%) nehmen jedoch die elektrischen Verluste 1-L zu. Elektrische Verluste ergeben sich durch die geringere Kontaktfläche und die schlechtere Stromaufweitung. Zusätzlich treten Verluste durch die Inhomogenität des Stromflusses in der aktiven Zone auf, welche in der schlechteren Stromaufweitung im ersten p- leitenden Halbleiterbereich begründet sind. Die Verluste 1-L steigen mit zunehmender Stromdichte J und abnehmender
Flächenbelegung an. Die elektrischen Verluste 1-L sind im Wesentlichen unabhängig von der Wellenlänge.
Figur 5 zeigt für verschiedene Emissionswellenlängen λ die Extraktionseffizienz E eines Halbleiterchips mit einem
Spiegel, der eine 500nm dicke SiO2-Schicht und eine 0.2nm dicke Pt/Ag-Schicht aufweist, für den Fall, dass keine Stromaufweitungsschicht verwendet wird (Kl) und für den Fall, dass eine Stromaufweitungsschicht mit 10.0%iger- Flächenbelegung verwendet wird (K2) . Die
Stromaufweitungsschicht weist eine Dicke von 30nm auf.
K3 stellt die Absorptionsverluste dar, die durch die Stromaufweitungsschicht verursacht werden. Daraus geht hervor, dass die Absorption der Stromaufweitungsschicht stark wellenlängenabhängig ist. Im kurzwelligeren Bereich treten durch die Stromaufweitungsschicht Verluste von etwa 20% auf, während sie im langwelligeren Bereich bei etwa 5% liegen.
Die Figuren 6 bis 8 zeigen bei Emissionswellenlängen von
400nπι (Figur 6) , 460nm (Figur 7) und 540nm (Figur 8) die Wall-plug-Effizienz WP, das heißt die elektrische-zu-optische Effizienz. Hierbei addiert man die elektrischen Verluste zu dem zu erwartenden Gewinn an Extraktionseffizienz.
Die Wall-plug-Effizienzen WP werden bei jeder Wellenlänge für verschiedene Stromdichten J und verschiedene
Flächenbelegungen von 100% (Kl) , 50% (K2) , 40% (K3) und 30% (K4) angegeben.
Wie aus Figur 6 hervorgeht, ergibt sich für einen Halbleiterchip mit einer Emissionswellenlänge von 400nm durch die Strukturierung der Stromaufweitungsschicht eine Verbesserung von bis zu etwa 10%.
Im langwelligeren Bereich ist der Gewinn an Extraktionseffizienz bei einer Strukturierung der
Stromaufweitungsschicht nicht so groß (ungefähr 6%) wie im kurzwelligeren Bereich, weil die Transparenz der Stromaufweitungsschicht höher ist und somit elektrische Verluste stärker ins Gewicht fallen. Bis zu einer Stromdichte von 200 A/cm2 ist aber eine Flächenbelegung von 40% bis 50% besser als eine Flächenbelegung von 100%.
Zusammenfassend kann also gesagt werden, dass insbesondere eine 40%- bis 50%-Flächenbelegung der Hauptfläche durch die Stromaufweitungsschicht bei allen Wellenlängen vom kurzwelligeren bis zum langwelligeren Bereich des sichtbaren Spektrums eine Steigerung der Lichtausbeute bewirkt.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2008 035 110.5, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Claims

Patentansprüche
1. Optoelektronischer Halbleiterchip (1) mit
- einer Halbleiterschichtenfolge (2) , die eine aktive Zone (4) zur Erzeugung elektromagnetischer Strahlung aufweist,
- einer strukturierten StromaufWeitungsschicht (6) , die ein transparentes leitendes Oxid enthält und auf einer Hauptfläche (12) der Halbleiterschichtenfolge (2) angeordnet ist, wobei die StromaufWeitungsschicht (6) mindestens 30% und höchstens 60% der Hauptfläche (12) bedeckt.
2. Optoelektronischer Halbleiterchip (1) nach Anspruch 1, wobei die Stromaufweitungsschicht (6) 40% bis 50% der Hauptfläche (12) bedeckt.
3. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die erzeugte Strahlung eine Emissionswellenlänge zwischen 400nm und 450nm aufweist.
4. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschichtenfolge
(2) AlnGamIni_n-mN enthält mit O ≤ n ≤ l, O ≤ m ≤ l und n+m < 1.
5. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die Stromaufweitungsschicht (6) Indiumzinnoxid, Indiumzinkoxid oder Zinkoxid enthält.
6. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die StromaufWeitungsschicht (6) eine Dicke zwischen 10 nm und 60 nm aufweist.
7. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die StromaufWeitungsschicht (6) die Form eines rechtwinkligen Gitters aufweist.
8. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die StromaufWeitungsschicht (6) an mindestens einer Kontaktstelle (11) , insbesondere an mindestens einem Gitterpunkt, mit einem elektrischen Kontaktsteg (11) , insbesondere einem Metallkontaktsteg, verbunden ist.
9. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die StromaufWeitungsschicht (6) zwischen der Halbleiterschichtenfolge (2) und einem Spiegel (9) angeordnet ist.
10. Optoelektronischer Halbleiterchip (1) nach Anspruch 8 und 9, wobei der elektrische Kontaktsteg (10) in einer Öffnung des Spiegels (9) verläuft.
11. Optoelektronischer Halbleiterchip (1) nach Anspruch 9 oder 10, wobei der Spiegel (9) eine dielektrische Schicht (7) aufweist, die an die StromaufWeitungsschicht (6) angrenzt und in welcher die Öffnung vorgesehen ist.
12. Optoelektronischer Halbleiterchip (1) nach Anspruch 11, wobei der Spiegel (9) eine durchgehende Metallschicht (8) aufweist, welche die dielektrische Schicht (7) auf einer der StromaufWeitungsschicht (6) abgewandten Seite bedeckt.
13. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, der ein Trägersubstrat (13) aufweist, wobei die StromaufWeitungsschicht (6) zwischen der Halbleiterschichtenfolge (2) und dem Trägersubstrat (13) angeordnet ist.
14. Optoelektronischer Halbleiterchip (1) nach Anspruch 13 und Anspruch 8 oder einem der auf Anspruch 8 rückbezogenen Ansprüche, wobei die StromaufWeitungsschicht (6) mittels des elektrischen Kontaktstegs (10) mit dem Trägersubstrat (13) elektrisch verbunden ist.
15. Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschichtenfolge (2) auf der Seite der StromaufWeitungsschicht (6) p-leitend ist.
PCT/DE2009/000917 2008-07-28 2009-06-29 Optoelektronischer halbleiterchip WO2010012256A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/056,589 US8841685B2 (en) 2008-07-28 2009-06-29 Optoelectronic semiconductor chip
JP2011520319A JP5514819B2 (ja) 2008-07-28 2009-06-29 オプトエレクトロニクス半導体チップ
EP09775928A EP2313935A1 (de) 2008-07-28 2009-06-29 Optoelektronischer halbleiterchip
CN200980129527.1A CN102106008B (zh) 2008-07-28 2009-06-29 光电子半导体芯片

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102008035110A DE102008035110A1 (de) 2008-07-28 2008-07-28 Optoelektronischer Halbleiterchip
DE102008035110.5 2008-07-28

Publications (1)

Publication Number Publication Date
WO2010012256A1 true WO2010012256A1 (de) 2010-02-04

Family

ID=41279336

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2009/000917 WO2010012256A1 (de) 2008-07-28 2009-06-29 Optoelektronischer halbleiterchip

Country Status (8)

Country Link
US (1) US8841685B2 (de)
EP (1) EP2313935A1 (de)
JP (1) JP5514819B2 (de)
KR (1) KR101606604B1 (de)
CN (1) CN102106008B (de)
DE (1) DE102008035110A1 (de)
TW (1) TWI415297B (de)
WO (1) WO2010012256A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4758889B2 (ja) * 2004-03-26 2011-08-31 パナソニック電工株式会社 有機発光素子
DE102011017196A1 (de) 2011-04-15 2012-10-18 Osram Opto Semiconductors Gmbh Polarisierte Strahlung emittierender Halbleiterchip
DE102015109786A1 (de) 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements sowie optoelektronisches Halbleiterbauelement
CN105609596A (zh) * 2015-09-11 2016-05-25 映瑞光电科技(上海)有限公司 具有电流阻挡结构的led垂直芯片及其制备方法
DE102019103638A1 (de) * 2019-02-13 2020-08-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauelement mit abschnitten einer leitfähigen schicht und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168239A (ja) * 1997-12-05 1999-06-22 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
DE10017758A1 (de) * 1999-06-08 2000-12-21 Agilent Technologies Inc Verfahren zum Bilden von transparenten Kontakten an einer p-Typ-GaN-Schicht
US20020130327A1 (en) * 2001-03-19 2002-09-19 Bor-Jen Wu Light emitting diodes with spreading and improving light emitting area
WO2003052838A2 (en) * 2001-12-13 2003-06-26 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
US20050087884A1 (en) * 2003-10-24 2005-04-28 Stokes Edward B. Flip-chip light emitting diode
US20050093002A1 (en) * 2003-10-30 2005-05-05 United Epitaxy Company, Ltd. Light emitting diode device and manufacturing method
JP2005123501A (ja) * 2003-10-20 2005-05-12 Toyoda Gosei Co Ltd 半導体発光素子
JP2007207869A (ja) * 2006-01-31 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子
US20080142824A1 (en) * 2006-12-18 2008-06-19 Shih-Peng Chen Electroluminescent device and fabrication method thereof

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6420736B1 (en) * 2000-07-26 2002-07-16 Axt, Inc. Window for gallium nitride light emitting diode
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
DE10147886B4 (de) * 2001-09-28 2006-07-13 Osram Opto Semiconductors Gmbh Lumineszenzdiode mit vergrabenem Kontakt und Herstellungsverfahren
CA2754097C (en) 2002-01-28 2013-12-10 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
JP4635985B2 (ja) 2002-10-03 2011-02-23 日亜化学工業株式会社 発光ダイオード
DE10261676A1 (de) 2002-12-31 2004-07-22 Osram Opto Semiconductors Gmbh Leuchtdioden-Chip mit strahlungsdurchlässiger elektrischer Stromaufweitungsschicht
KR100586949B1 (ko) * 2004-01-19 2006-06-07 삼성전기주식회사 플립칩용 질화물 반도체 발광소자
US8368092B2 (en) 2004-01-26 2013-02-05 Osram Opto Semiconductors Gmbh Thin film LED comprising a current-dispersing structure
DE102004025610A1 (de) 2004-04-30 2005-11-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit mehreren Stromaufweitungsschichten und Verfahren zu dessen Herstellung
TWI288979B (en) 2006-02-23 2007-10-21 Arima Optoelectronics Corp Light emitting diode bonded with metal diffusion and manufacturing method thereof
JP2007281037A (ja) 2006-04-03 2007-10-25 Dowa Holdings Co Ltd 半導体発光素子及びその製造方法
DE102006034847A1 (de) * 2006-04-27 2007-10-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US7683380B2 (en) 2007-06-25 2010-03-23 Dicon Fiberoptics, Inc. High light efficiency solid-state light emitting structure and methods to manufacturing the same
JP2009260316A (ja) * 2008-03-26 2009-11-05 Panasonic Electric Works Co Ltd 半導体発光素子およびそれを用いる照明装置
DE102008035900A1 (de) 2008-04-30 2009-11-05 Osram Opto Semiconductors Gmbh Leuchtdiodenchip

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168239A (ja) * 1997-12-05 1999-06-22 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
DE10017758A1 (de) * 1999-06-08 2000-12-21 Agilent Technologies Inc Verfahren zum Bilden von transparenten Kontakten an einer p-Typ-GaN-Schicht
US20020130327A1 (en) * 2001-03-19 2002-09-19 Bor-Jen Wu Light emitting diodes with spreading and improving light emitting area
WO2003052838A2 (en) * 2001-12-13 2003-06-26 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
JP2005123501A (ja) * 2003-10-20 2005-05-12 Toyoda Gosei Co Ltd 半導体発光素子
US20050087884A1 (en) * 2003-10-24 2005-04-28 Stokes Edward B. Flip-chip light emitting diode
US20050093002A1 (en) * 2003-10-30 2005-05-05 United Epitaxy Company, Ltd. Light emitting diode device and manufacturing method
JP2007207869A (ja) * 2006-01-31 2007-08-16 Rohm Co Ltd 窒化物半導体発光素子
US20080142824A1 (en) * 2006-12-18 2008-06-19 Shih-Peng Chen Electroluminescent device and fabrication method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2313935A1 *

Also Published As

Publication number Publication date
JP2011529277A (ja) 2011-12-01
TWI415297B (zh) 2013-11-11
TW201013992A (en) 2010-04-01
KR20110044264A (ko) 2011-04-28
EP2313935A1 (de) 2011-04-27
CN102106008A (zh) 2011-06-22
KR101606604B1 (ko) 2016-03-25
DE102008035110A1 (de) 2010-02-11
US8841685B2 (en) 2014-09-23
JP5514819B2 (ja) 2014-06-04
CN102106008B (zh) 2014-12-24
US20110284893A1 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
EP2149159B1 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines solchen
EP2150992B1 (de) Halbleiterchip und verfahren zur herstellung eines halbleiterchips
EP1709694B1 (de) Dünnfilm-led mit einer stromaufweitungsstruktur
EP1883141B1 (de) LD oder LED mit Übergitter-Mantelschicht
EP2122697B1 (de) Strahlung emittierender halbleiterkörper mit einer für die emittierte strahlung durchlässigen, elektrisch leitenden kontaktschicht
DE102019121014A1 (de) Lichtemittierender diodenchip vom flip-chip-typ
EP1845564A2 (de) Strahlungsemittierender Körper und Verfahren zur Herstellung eines strahlungsemittierenden Körpers
DE102007032555A1 (de) Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips
DE102007057672A1 (de) Optoelektronischer Halbleiterkörper
EP2519980A1 (de) Lichtemittierender halbleiterchip
DE102006046037B4 (de) LED-Halbleiterkörper und Verwendung eines LED-Halbleiterkörpers
EP1770792B1 (de) Strahlungsemittierender Halbleiterchip
EP2313935A1 (de) Optoelektronischer halbleiterchip
WO2018114807A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2018015391A1 (de) Optoelektronischer halbleiterchip
WO2018114483A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102008021621A1 (de) Strahlung emittierender Dünnfilm-Halbleiterchip
WO2019020424A1 (de) Optoelektronischer halbleiterchip, hochvolthalbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2023083795A1 (de) Optoelektronisches halbleiterbauteil
WO2021032397A1 (de) Optoelektronischer halbleiterchip
DE102022106173A1 (de) Licht emittierende diode
WO2023083687A1 (de) Bauelement und optoelektronische vorrichtung mit strukturen zur reduzierung vom optischen übersprechen
DE102019102489A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen halbleiterchips
WO2019215049A1 (de) Optoelektronischer halbleiterchip
WO2017009377A1 (de) Optoelektronischer halbleiterchip

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980129527.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09775928

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2011520319

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2009775928

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20117004570

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13056589

Country of ref document: US