WO2009130875A1 - デジタル放送送受信装置 - Google Patents

デジタル放送送受信装置 Download PDF

Info

Publication number
WO2009130875A1
WO2009130875A1 PCT/JP2009/001789 JP2009001789W WO2009130875A1 WO 2009130875 A1 WO2009130875 A1 WO 2009130875A1 JP 2009001789 W JP2009001789 W JP 2009001789W WO 2009130875 A1 WO2009130875 A1 WO 2009130875A1
Authority
WO
WIPO (PCT)
Prior art keywords
digital broadcast
pcr
signal
slot
mode
Prior art date
Application number
PCT/JP2009/001789
Other languages
English (en)
French (fr)
Inventor
關藤誠
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2010509070A priority Critical patent/JP5146530B2/ja
Publication of WO2009130875A1 publication Critical patent/WO2009130875A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440281—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the temporal resolution, e.g. by frame skipping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4344—Remultiplexing of multiplex streams, e.g. by modifying time stamps or remapping the packet identifiers

Definitions

  • This invention relates to a digital broadcast transmitting / receiving apparatus.
  • FIG. 13 shows the configuration of a conventional BS digital broadcast receiving apparatus.
  • FIG. 13 shows a main part until a conventional BS digital broadcast receiving apparatus receives a signal with an antenna and outputs it as a transport stream (TS) signal, and a video / audio processing part, a display part, etc. are omitted.
  • This BS digital broadcast receiving apparatus includes a tuner 1001, a demodulator 1002, a main signal decoder 1003, a TMCC decoder 1004, a dummy slot inserter 1005, a TS selection rate converter 1006, and a memory 1007.
  • the TMCC decoder 1004 decodes a TMCC (Transmission and Multiplexing Configuration and Control) signal, which is transmission control data.
  • the dummy slot inserter 1005 inserts a dummy (invalid) slot.
  • the TS selection speed converter 1006 selects and separates necessary TS signals and performs speed conversion.
  • the memory 1007 temporarily stores data when the TS selection speed converter 1006 performs processing.
  • FIG. 14 shows the slot assignment of the BS digital broadcast modulation method.
  • FIG. 14 shows the relationship among the modulation scheme and coding rate, the minimum unit of the number of slots, the number of valid slots, and the number of invalid slots.
  • FIG. 15A to 15C are examples of the frame arrangement in the modulation mode of BS digital broadcasting.
  • the square frame represents each slot, and the numerical value described on the left of each square frame represents the slot number.
  • FIG. 15A shows a case where the first channel “CH1” uses slot numbers “1” to “46” and the modulation scheme is TC8PSK.
  • the second channel “CH2” uses the slot number “47” in the modulation scheme TC8PSK, and the slot number “48” is a dummy slot.
  • FIG. 15B and FIG. 15C show other cases, but the description is omitted.
  • FIG. 16 is a diagram showing details of the TS selection speed converter 1006 in FIG.
  • the TS selection speed converter 1006 includes a write address counter 1063, a read address counter 1066, a frequency dividing circuit 1067, and a slot number calculator 1068.
  • a write enable (WE) 1061 is a write enable (WE) signal that controls writing in the memory, and a write clock 1062 is used for writing.
  • a write address counter 1063 generates an address to be written in the memory 1007.
  • a read enable (RE) 1064 controls reading of the memory 1007.
  • a read clock 1065 is used for reading from the memory 1007.
  • a read address counter 1066 generates a read address of the memory 1007.
  • the frequency dividing circuit 1067 divides and generates a clock.
  • the slot number calculator 1068 calculates the number of assigned slots from the user's selected channel.
  • FIG. 17A to FIG. 17C are BS digital BS digital broadcast modulation modes and TS output examples of the digital broadcast receiver.
  • a square frame represents each slot, and a numerical value written to the left of each square frame represents a slot number.
  • the first channel “CH1” uses the slot number “1” to the slot number “44”, and the modulation scheme is TC8PSK.
  • the second channel “CH2” uses the slot number “45” in the modulation scheme BPSK (1/2), and the slot numbers “46” to “48” are dummy slots.
  • FIG. 17B and FIG. 17C show other cases, but the description is omitted.
  • a 1 GHz band BS-IF signal is output from the antenna, and the BS-IF signal is supplied to the tuner 1001 of the digital broadcast receiving apparatus.
  • Tuner 1001 selects a desired channel, performs quadrature detection, and supplies a quadrature-detected signal to demodulation apparatus 1002.
  • a demodulator 1002 performs carrier recovery, clock recovery, equalizing, and the like of the modulated signal.
  • the demodulator 1002 supplies the demodulated signal to the main signal decoder 1003 and the TMCC decoder 1004.
  • the TMCC decoder 1004 sends the TMCC signal decoded by executing error correction, deinterleaving, and the like to the demodulator 1002, the main signal decoder 1003, the dummy slot inserter 1005, and the TS selection rate converter 1006 for control. Used.
  • the main signal decoder 1003 outputs the main signal TS subjected to error correction or deinterleaving to the dummy slot inserter 1005.
  • the digital broadcasting standard defines a plurality of modulation schemes and coding rates so that they can be used properly according to the situation, and the transmission efficiency varies depending on the combination of the modulation scheme and the coding rate.
  • dummy (invalid) slots are allocated according to transmission efficiency, as in slot allocation in FIG. 15A to 15C show an example in which slots are assigned to frames in accordance with this assignment rule.
  • QPSK and BPSK which have lower transmission efficiency than TC8PSK, dummy slots are assigned according to the transmission efficiency.
  • PCR Program Clock Reference
  • PCR is set with dummy slots in each TS as null packets.
  • dummy slots are inserted and PCRs are added according to the modulation mode (modulation method and coding rate) of the TS signal according to the assignment rule of FIG. Thereafter, the dummy slot is removed, multiplexed and modulated, and transmitted.
  • the dummy slot inserter 1005 inserts a dummy slot according to the modulation mode in accordance with the assignment rule of FIG. This processing has an advantage that the output rate of the receiving apparatus becomes constant regardless of the modulation mode.
  • the TS selection speed converter 1006 selects and separates only the necessary TS (related to the channel selected by the user) from the decoded TS signals. TS is selected / separated by temporarily storing and reading out only the selected TS in the memory 1007. Further, the speed conversion is performed by controlling the read clock according to the modulation mode.
  • the operation of TS selection / separation and speed conversion will be further described taking the frame arrangement in FIG. 15B as an example.
  • the numbers “1” to “48” shown in FIG. 15B are slot numbers.
  • the TS selection speed converter 1006 performs processing from the slot number “1” to the slot number “48” in order from the slot number “1” to the slot number “44”.
  • the WE 1061 By enabling the WE 1061 only during this period, only the “CH1” TS is written in the memory 1007, and the “CH2” TS is not written.
  • TS can be selected by controlling the WE1061 signal.
  • the clock divided by the frequency dividing circuit 1067 is read as the read clock 1065.
  • the frequency division ratio is calculated by the slot number calculator 1068 from the channel information selected by the user and the TMCC information.
  • the TS output at this time is speed-converted so that 44 slots are output at 48 slots as shown in FIG. 17B.
  • the configuration as in the above-described conventional example has the following problems.
  • the rate of information to be transmitted will increase as the definition of broadcasting such as high-definition broadcasting and super high-definition broadcasting increases.
  • the effective rate becomes lower than the output rate (1/4 in the example of FIG. 17C).
  • the output rate becomes too high, and very high-speed processing is required later. Also, it will not fit within the standard interface rate such as DVB-ASI.
  • a digital broadcast receiver includes a memory, a TS speed converter that selects a part of the TS signal written to the memory with a predetermined write clock for the TS signal, and reads and outputs the TS signal with the read clock, and a TS speed converter And a PCR changer for changing the PCR of the TS signal output from.
  • the TS selection rate converter calculates the frequency division ratio according to the modulation scheme, coding rate, and number of selected slots, and the PCR changer changes the PCR according to the modulation scheme and the coding rate.
  • the digital broadcast transmission apparatus is a digital broadcast transmission apparatus that transmits a TS signal to a digital broadcast reception apparatus that does not insert a dummy slot, and performs PCR without considering the dummy slot in the TS signal so that the TS signal can be normally TS decoded.
  • the digital broadcast receiving apparatus includes a memory and a TS selection speed converter that writes a TS signal to the memory with a predetermined write clock, selects a part of the TS signal written to the memory, and reads and outputs with a read clock.
  • the TS selection speed converter calculates a read rate according to the modulation scheme, coding rate, and number of selected slots.
  • FIG. 1 is a block diagram showing a configuration of a digital broadcast receiving apparatus according to Embodiment 1 of the present invention.
  • FIG. 2 is a block diagram showing the configuration of the TS selection speed converter of the present invention.
  • FIG. 3A is a diagram showing an example of TS output in the modulation mode of BS digital broadcasting according to the present invention.
  • FIG. 3B is a diagram showing an example of TS output in the modulation mode of BS digital broadcasting of the present invention.
  • FIG. 3C is a diagram showing an example of TS output in the modulation mode of BS digital broadcasting according to the present invention.
  • FIG. 4 is a diagram showing the MPEG2-TS packet structure.
  • FIG. 5 is a diagram showing multiplexing in MPEG2-TS.
  • FIG. 6 is a diagram showing a frame configuration in which dummy insertion is performed in packet units.
  • FIG. 7A is a diagram showing a TS output of speed conversion in packet units.
  • FIG. 7B is a diagram showing a TS output for speed conversion in units of packets.
  • FIG. 7C is a diagram showing a TS output for rate conversion in units of packets.
  • FIG. 8 is a block diagram showing the configuration of the digital broadcast receiving apparatus according to the second embodiment of the present invention.
  • FIG. 9 is a block diagram showing a configuration of the digital broadcast receiving apparatus according to the third embodiment of the present invention.
  • FIG. 10 is a diagram showing a configuration of TMCC information of BS digital broadcasting.
  • FIG. 11 is a block diagram showing a configuration example of the multiplexing apparatus according to the fifth embodiment of the present invention.
  • FIG. 12 is a block diagram showing a configuration example of the multiplexing apparatus according to the sixth embodiment of the present invention.
  • FIG. 13 is a block diagram showing a configuration of a conventional digital broadcast receiving apparatus.
  • FIG. 14 is a diagram showing slot assignment of the modulation scheme of BS digital broadcasting.
  • FIG. 15A is a diagram showing a frame arrangement example of a modulation mode of BS digital broadcasting.
  • FIG. 15B is a diagram illustrating a frame arrangement example in a modulation mode of BS digital broadcasting.
  • FIG. 15C is a diagram illustrating an example of a frame arrangement in a modulation mode of BS digital broadcasting.
  • FIG. 15A is a diagram showing a frame arrangement example of a modulation mode of BS digital broadcasting.
  • FIG. 15B is a diagram illustrating a frame arrangement example in a modulation mode of BS digital
  • FIG. 16 is a block diagram showing a configuration of a conventional TS selection speed converter.
  • FIG. 17A is a diagram showing an example of TS output in the modulation mode of BS digital broadcasting.
  • FIG. 17B is a diagram illustrating an example of TS output in the modulation mode of BS digital broadcasting.
  • FIG. 17C is a diagram illustrating an example of TS output in the modulation mode of BS digital broadcasting.
  • FIG. 1 is a block diagram of a digital broadcast receiving apparatus according to Embodiment 1 of the present invention.
  • a tuner 1 a demodulator 2, a main signal decoder 3, a TMCC decoder 4, a dummy slot inserter 5, a TS selection rate converter 6, and a memory 7 are the tuner 1001, the demodulator 1002, and the main 7 in FIG.
  • This is the same as the signal decoder 1003, TMCC decoder 1004, dummy slot inserter 1005, TS selection rate converter 1006, and memory 1007.
  • the PCR changer 8 changes the PCR.
  • the TS selection speed converter 6 performs TS selection and speed conversion in the same manner as a conventional digital broadcast receiving apparatus, but the method of generating a read clock is different.
  • FIG. 2 is a detailed view of the TS selection speed converter 6 of the present invention.
  • WE61, write clock 62, write address counter 63, RE64, read clock 65, read address counter 66, and slot number calculator 68 in FIG. 2 are WE1061, write clock 1062, write address counters 1063, RE1064, read clock in FIG. The same as 1065, read address counter 1066, and slot number calculator 1068.
  • the modulation mode division ratio calculator 69 calculates the division ratio of the read clock in accordance with the modulation method and coding rate.
  • the frequency dividing circuit 67 divides and generates a clock based on the clock frequency dividing ratio calculated by the modulation mode frequency dividing ratio calculator 69.
  • the TS with the dummy slot inserted is input to the TS selection speed converter 6.
  • the digital broadcast receiving apparatus of the present invention is characterized in that no dummy slot is output when a TS is selected and output.
  • the conventional digital broadcast receiving apparatus enables the WE1061 signal during the period from slot number “45” to slot number “48” and writes it in the memory 1007.
  • the WE61 signal is validated and written into the memory 7 only during the period of slot number “45” and slot number “47” which are valid slots. By controlling the WE61 signal like this, it is possible to select a TS that does not output a dummy slot.
  • the frequency division ratio is determined only according to the number of selected slots.
  • the frequency division ratio is also determined by the modulation method and coding rate.
  • the amount of dummy slot insertion is determined according to the modulation method and coding rate.
  • “frequency division ratio N / Nmax ⁇ number of effective slots / (number of effective slots + number of invalid slots)”.
  • 3A to 3C are diagrams showing a modulation mode and a TS output example of BS digital broadcasting according to the present invention.
  • a square frame represents each slot, and a numerical value written to the left of each square frame represents a slot number.
  • 3A shows the entirety of “CH1” and “CH2”
  • FIG. 3B corresponds to “CH1”
  • FIG. 3C corresponds to “CH2”.
  • the output TS at this time is as shown in FIG. 3C, and data for two slots is output in a period of 48 slots. Therefore, the output rate is an effective rate and can be output at half the conventional rate.
  • a time adjustment PCR is added on the assumption that a dummy slot is inserted and output. Therefore, simply removing the dummy slot causes a contradiction in the PCR of the output TS.
  • FIG. 4 shows the packet structure of MPEG2-TS.
  • the numerical values described in parentheses indicate the number of bytes.
  • FIG. 4 shows the packet structure of MPEG2-TS. As shown in the MPEG2-TS packet structure shown in FIG. 4, the PCR is assigned to Optional Fields of 188-byte MPEG2-TS packet with 48 bits.
  • FIG. 5 shows a multiplexing structure in MPEG2-TS.
  • “x0000” is a symbol that defines a numerical expression format.
  • MPEG2-TS PCR is multiplexed as shown in FIG. 5, and is generally extracted by the following procedure. First, a packet whose packet number is “0” is searched and analyzed, and the PID of the PMT is acquired. Next, a packet whose PID matches the PID of the PMT is searched and analyzed, and the PID of the PCR is obtained. Finally, a packet whose PID matches the PID of the PCR is searched for, and the PCR value is obtained.
  • the PCR values thus extracted are replaced as follows.
  • PCRn + 1 One PCR is designated as PCRn, and the next PCR is designated as PCRn + 1. Then, when the data amount between PCRn + 1 and PCRn is divided by the difference between the values of PCRn + 1 and PCRn, a value corresponding to the data amount per time is obtained. Since the TS input to the PCR changer 8 has the dummy slot removed by the TS selection speed converter 6, the data amount between PCRn + 1 and PCRn is “number of valid slots / (number of valid slots + number of invalid slots)”. It has become. Therefore, PCRn + 1 is calculated and replaced so that the difference between the values of PCRn + 1 and PCRn is also “valid slot number / (valid slot number + invalid slot number)”. By this work, even in the TS from which the dummy slot is removed, there is no contradiction in PCR, and video / audio can be reproduced normally.
  • FIG. 6 shows an example of the frame configuration.
  • a frame configuration as shown in FIG. 6 will be described as an example.
  • the numerical value written in the vertical direction on the left of the frame represents the slot number, and the packets 601 in each slot are shown side by side in the horizontal direction.
  • one frame is 10 slots, “CH1” is assigned from slot number “1” to slot number “5”, and “CH2” is assigned from slot number “6” to slot number “10”. Shows the case.
  • the slot is divided into packets 601 (here, 1 slot 28 packets) which is a subordinate concept of the slot.
  • the frame configuration is such that the difference in transmission efficiency of the modulation scheme is eliminated by dummy insertion in slot units, and the difference in transmission efficiency due to the coding rate is eliminated by dummy insertion in packet units. Insertion of dummy 603 in slot units according to the modulation method and insertion of dummy 602 in packet units according to the coding rate are performed.
  • FIGS. 7A to 7C show TS output of speed conversion in packet units.
  • FIG. 7A shows a frame on the transmission side.
  • FIG. 7B shows a case where all dummies are removed when “CH2” is selected on the receiving side
  • FIG. 7C shows a case where dummies are removed per slot when “CH2” is selected on the receiving side.
  • the output shown in FIG. 7A and the output shown in FIG. 7B can be considered.
  • FIG. 7B shows the case of output from which all dummy data is removed.
  • FIG. 7C shows a case where only dummy data for each slot is removed and the number of packets per slot is fixed. This is the TS selection of FIG.
  • FIG. 8 is a block diagram of a digital broadcast receiving apparatus according to Embodiment 2 of the present invention.
  • the same parts as those in FIG. 1 of the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the conventional digital broadcast receiving apparatus can be selected only by switching whether or not to include the dummy slot period in the period for enabling the WE 61 without changing the hardware configuration. Can be switched between operation.
  • FIG. 8 is a block diagram of the digital broadcast receiving apparatus according to Embodiment 2 of the present invention.
  • an output mode signal generator 9 is provided in the digital broadcast receiving apparatus in the second embodiment.
  • the main difference between the digital broadcast receiving apparatus in the second embodiment shown in FIG. 8 and the block diagram of the digital broadcast receiving apparatus in the first embodiment shown in FIG. 1 is the output mode signal generator 9. . Since the configuration other than the output mode signal generator 9 is the same as that of the digital broadcast receiving apparatus in the first embodiment shown in FIG. 1, the output mode signal generator 9 will be mainly described.
  • the output mode signal generator 9 sends an output mode signal to the TS selection speed converter 6 and the PCR changer 8.
  • the output mode signal of the TS is switched to the TS output mode in which the dummy slot is inserted, and if the output mode signal is LOW, the TS output that does not include the dummy slot.
  • the mode can be switched.
  • the mode of the TS to be output to the subsequent stage can be arbitrarily switched, so that the configuration is excellent in connection compatibility and flexibility.
  • the output mode of the dummy slot can be further switched as shown in FIG. 7B or 7C.
  • FIG. 9 shows a block diagram of a digital broadcast receiving apparatus according to Embodiment 3 of the present invention.
  • the same parts as those in FIG. The difference between FIG. 9 and FIG. 8 is that the TMCC signal decoded by the TMCC decoding device 4 is input to the output mode signal generator 9.
  • this point will be mainly described.
  • FIG. 10 shows the structure of TMCC information of BS digital broadcasting.
  • the numerical value described in parentheses indicates the number of bytes.
  • a signal indicating an output mode is assigned to a predetermined bit of the “extension area” of TMCC. If this bit is 0, the digital broadcast receiving apparatus outputs in the output mode of the conventional digital broadcast receiving apparatus. If the bit is 1, the digital broadcast receiving apparatus outputs in the output mode of the digital broadcast receiving apparatus of the present invention.
  • the digital broadcast receiving apparatus of the present invention can automatically switch the output mode according to the TMCC signal.
  • a broadcast with a low transmission rate can be used in a conventional output mode, and a broadcast with a high transmission rate can be properly used as an output mode of the present invention.
  • the output mode of the dummy slot is further switched as shown in FIG. 7B or 7C in the frame configuration as shown in FIG. 6, the output mode can be selected by assigning another bit to TMCC. Is clear.
  • the configuration of the digital broadcast receiving device that receives the TS signal set by PCR on the transmitting device side is the one in which the conventional TS selection speed converter 1006 of the digital broadcast receiving device in FIG. 13 has the configuration of FIG. is there.
  • TS can be output at an effective rate by performing the same TS selection process and speed conversion process as in the first embodiment.
  • FIG. 11 is a diagram illustrating a configuration example of the multiplexing device according to the fifth embodiment of the present invention.
  • the multiplexing apparatus according to the fifth embodiment of the present invention includes a dummy slot adder 10, a PCR reconfiguring unit 11, a PCR mode changeover switch 12, a dummy slot remover 13, a TS multiplexer 14, and a modulator 15.
  • the multiplexing process on the transmission side in the fifth embodiment differs from the fourth embodiment in that a mode in which PCR is added in consideration of dummy slots and a mode in which PCR is added without consideration of dummy slots. It is a point which can be switched selectively. Hereinafter, this point will be mainly described.
  • the TS to which PCR is added in advance is input to the dummy slot adder 10, and a dummy slot is added according to the modulation scheme and coding rate.
  • the PCR re-synchronizer 11 generates a TS to which a PCR is re-added in consideration of the dummy slot with respect to a TS to which a dummy slot is added.
  • Two systems of a TS to which a PCR output from the dummy slot adder 10 is not repeated and a TS to which a dummy slot output from the PCR repeater 11 is added are input to the PCR mode changeover switch 12.
  • the PCR mode change-over switch 12 selects a TS that has been re-attempted by considering a dummy slot by a PCR mode selection signal, or a TS to which a PCR is added without considering a dummy slot. Only the selected TS is supplied to the TS multiplexer 14 via the dummy slot remover 13.
  • the TS multiplexer 14 multiplexes a plurality of TS and TMCC information and supplies the multiplexed TS to the modulator 15.
  • the modulator 15 modulates the supplied information and outputs it as a modulated wave.
  • the PCR mode switching switch 12 is an example of an output mode switching device that switches between an output mode in which a dummy slot is inserted and an output mode at an effective rate.
  • FIG. 12 is a diagram illustrating a configuration example of the multiplexing device according to the sixth embodiment of the present invention.
  • the configuration example of the multiplexing apparatus according to the present embodiment shown in FIG. 12 is different from the configuration example of the multiplexing apparatus according to the fifth embodiment shown in FIG. It is a point that has been. Hereinafter, this point will be mainly described.
  • the PCR mode selection signal is input to the PCR mode changeover switch 12.
  • the PCR mode changeover switch 12 selects a TS that has been re-applied with the dummy slot taken into account or a TS with the PCR added without taking into account the dummy slot.
  • the PCR mode selection signal is also input to the TS multiplexer 14.
  • the TS multiplexer 14 allocates the PCR mode selection signal to the extension area of TMCC and multiplexes it with the TS.
  • the receiving device side does not consider whether the mode of PCR addition on the transmitting side is a mode that considers dummy slots or not. The mode can be determined. Therefore, if the transmitting side adds a PCR in consideration of a dummy slot, the receiving apparatus also adds a dummy slot and outputs it. If the transmitting side adds a PCR without considering a dummy slot, the receiving apparatus On the side, processing such as adding no dummy slot can be performed automatically. Note that the processing for adding and removing dummy slots on the receiving device side is the same as that in Embodiment 2, and thus description thereof is omitted.
  • BS digital broadcasting is taken as an example, but the present invention is not limited to BS digital broadcasting, and can be implemented in various digital broadcasting such as terrestrial digital broadcasting and CATV digital broadcasting. It is.
  • the digital broadcast receiving apparatus of the present invention includes a TS selection function for outputting a TS without including a dummy slot, a read clock divided according to the modulation scheme, coding rate, and number of selected slots.
  • a TS selection function for outputting a TS without including a dummy slot, a read clock divided according to the modulation scheme, coding rate, and number of selected slots.
  • the digital broadcast receiving apparatus is capable of outputting a TS signal multiplexed by a TS multiplexing apparatus that performs PCR management according to the presence or absence of a dummy slot while suppressing the output rate to an effective rate. It is useful in a digital broadcast receiving apparatus that handles signals with a large transmission amount.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

　デジタル放送受信装置は、ダミースロットを含まずにＴＳを出力するＴＳ選択機能と、変調方式と符号化率と選択スロット数に応じて分周した読み出しクロックで速度変換を行う速度変換機能と、変調方式と符号化率に応じてＰＣＲを付け替えるＰＣＲ付け替え機能を備えることで、実効レートでＴＳを出力する。

Description

デジタル放送送受信装置
　この発明は、デジタル放送送受信装置に関する。
　近年、映像・音声のデジタル処理技術がめざましく進歩し、それにともないデジタル放送も高精細化が進んでおり、今後はスーパーハイビジョンといったさらに高精細なサービスも検討されている。
　従来のデジタル放送送受信装置の動作を、ＢＳデジタル放送を例にとって、以下、１３図～図１７Ｃを参照しながら説明する。図１３は従来のＢＳデジタル放送受信装置の構成である。図１３は、従来のＢＳデジタル放送受信装置が信号をアンテナで受信し、トランスポートストリーム（ＴＳ）信号として出力するまでの主要部を示しており、映像・音声処理部や表示部などは省略している。このＢＳデジタル放送受信装置は、チューナ１００１、復調器１００２、主信号復号器１００３、ＴＭＣＣ復号器１００４、ダミースロット挿入器１００５、ＴＳ選択速度変換器１００６、メモリ１００７を備えている。ＴＭＣＣ復号器１００４は伝送制御データであるＴＭＣＣ（Ｔｒａｎｓｍｉｓｓｉｏｎ　ａｎｄ　Ｍｕｌｔｉｐｌｅｘｉｎｇ　Ｃｏｎｆｉｇｕｒａｔｉｏｎ　ａｎｄ　Ｃｏｎｔｒｏｌ）信号を復号する。ダミースロット挿入器１００５はダミー（無効）スロットを挿入する。ＴＳ選択速度変換器１００６は必要なＴＳ信号を選択・分離し、速度変換を行う。メモリ１００７はＴＳ選択速度変換器１００６が処理を行う際に一時的にデータを蓄える。
　図１４はＢＳデジタル放送の変調方式のスロット割り当てを示す。図１４は、変調方式および符号化率と、スロット数の最小単位と、有効スロット数と、無効スロット数との関係を示している。
　図１５Ａから図１５ＣはＢＳデジタル放送の変調モードのフレーム配置の例である。図１５Ａから図１５Ｃにおいて、四角の枠は夫々のスロットを表し、夫々の四角の枠の左に記載されている数値はスロット番号を表している。図１５Ａの場合は、１つ目のチャネル「ＣＨ１」がスロット番号「１」からスロット番号「４６」を使用して、変調方式がＴＣ８ＰＳＫである場合を示している。そうして、２つ目のチャネル「ＣＨ２」はスロット番号「４７」を変調方式ＴＣ８ＰＳＫで使用し、スロット番号「４８」はダミースロットである場合を示している。図１５Ｂと図１５Ｃは、他の場合を示しているが、説明は省略する。
　図１６は図１３におけるＴＳ選択速度変換器１００６の詳細を示す図である。ＴＳ選択速度変換器１００６は、書き込みアドレスカウンタ１０６３、読み出しアドレスカウンタ１０６６、分周回路１０６７、スロット数算出器１０６８を備えている。ライトイネーブル（ＷＥ）１０６１はメモリの書き込みを制御するライトイネーブル（ＷＥ）信号であり、書き込みクロック１０６２は書き込みに使われる。書き込みアドレスカウンタ１０６３はメモリ１００７に書き込むアドレスを生成する。リードイネーブル（ＲＥ）１０６４はメモリ１００７の読み出しを制御する。読み出しクロック１０６５はメモリ１００７の読み出しに使われる。読み出しアドレスカウンタ１０６６はメモリ１００７の読み出しアドレスを生成する。分周回路１０６７はクロックを分周・生成する。スロット数算出器１０６８はユーザーの選択チャンネルから割り当てスロット数を算出する。
　図１７Ａから図１７ＣはＢＳデジタルＢＳデジタル放送の変調モードとデジタル放送受信装置のＴＳ出力例である。図１７Ａから図１７Ｃにおいて、四角の枠は夫々のスロットを表し、夫々の四角の枠の左に記載されている数値はスロット番号を表している。図１７Ａの場合は、１つ目のチャネル「ＣＨ１」がスロット番号「１」からスロット番号「４４」を使用して、変調方式がＴＣ８ＰＳＫである場合を示している。そうして、２つ目のチャネル「ＣＨ２」はスロット番号「４５」を変調方式ＢＰＳＫ（１／２）で使用し、スロット番号「４６」からスロット番号「４８」まではダミースロットである場合を示している。図１７Ｂと図１７Ｃは、他の場合を示しているが、説明は省略する。
　以上、ＢＳデジタル放送での変調方式のスロット割り当ての例や、ＢＳデジタル放送の変調モードのフレーム配置の例や、ＢＳデジタルＢＳデジタル放送の変調モードとデジタル放送受信装置のＴＳ出力例などを説明した。次に、従来のデジタル放送送受信装置の動作を動作順に説明する。
　アンテナから１ＧＨｚ帯のＢＳ－ＩＦ信号が出力され、デジタル放送受信装置のチューナ１００１にそのＢＳ－ＩＦ信号が供給される。チューナ１００１は、希望チャンネルを選局し、直交検波し、直交検波した信号を復調装置１００２に供給する。復調器１００２は変調信号のキャリア再生、クロック再生、イコライジングなどを行う。復調器１００２は、復調した信号を主信号復号器１００３とＴＭＣＣ復号器１００４へ供給する。ＴＭＣＣ復号器１００４は、誤り訂正やデインターリーブ等を実行して復号したＴＭＣＣ信号を復調器１００２と主信号復号器１００３とダミースロット挿入器１００５とＴＳ選択速度変換器１００６に送り、これらを制御に用いられる。主信号復号器１００３は誤り訂正やデインターリーブ等された主信号ＴＳをダミースロット挿入器１００５に出力する。
　デジタル放送規格では状況に応じて使い分けられるように複数の変調方式と符号化率が規定されており、変調方式と符号化率の組み合わせに応じて伝送効率が異なる。ＢＳデジタル放送では、伝送効率に応じて、図１４のスロット割り当てのように、ダミー（無効）スロットが割り当てられている。図１５Ａから図１５Ｃは、この割り当てルールに従ってスロットをフレームに割り付けた一例を示している。ＴＣ８ＰＳＫに比べ伝送効率の低いＱＰＳＫやＢＰＳＫでは、伝送効率に応じてダミースロットが割り当てられる。また、デジタル放送では送信装置と受信装置の時刻同期を行うため、ＰＣＲ（Ｐｒｏｇｒａｍ　Ｃｌｏｃｋ　Ｒｅｆｅｒｅｎｃｅ）と呼ばれる基準信号がＭＰＥＧ２－ＴＳのパケット内に付加されている。複数の変調方式を伝送する複数ＴＳの合成においては、各ＴＳの時間基準を送受間で保持するため、それぞれのＴＳでのダミースロットをヌルパケットとしてＰＣＲが設定される。デジタル放送送信装置では図１４の割り当てルールに従って、ＴＳ信号の変調モード（変調方式と符号化率）に応じてダミースロットが挿入され、ＰＣＲが付加される。その後ダミースロットが除去されて、多重化・変調が行われて送出される。また、デジタル放送受信装置においても、ダミースロット挿入器１００５で、図１４の割り当てルールに従って変調モードに応じてダミースロットを挿入する。この処理により、受信装置の出力のレートが変調モードによらず一定になるという利点がある。
　ＴＳ選択速度変換器１００６では、復号されたＴＳ信号のうち、必要な（ユーザーが選択したチャンネルに関連した）ＴＳのみを選択・分離して出力する。ＴＳは、選択されたＴＳのみをメモリ１００７に一旦蓄え、読み出すことで、選択・分離される。また、変調モードに応じて読み出しクロックを制御することで速度変換が行われる。
　ＴＳの選択・分離および速度変換の動作について、図１５Ｂのフレーム配置を例に取ってさらに説明する。図１５Ｂに記載の「１」～「４８」の数字はスロット番号である。例えば、ユーザーが「ＣＨ１」を選択したい場合、ＴＳ選択速度変換器１００６は、スロット番号「１」からスロット番号「４８」スロットまで順に処理をする際にスロット番号「１」からスロット番号「４４」の期間のみでＷＥ１０６１を有効にすることでメモリ１００７には「ＣＨ１」のＴＳのみが書き込まれ、「ＣＨ２」のＴＳは書き込まれない。このようにＷＥ１０６１信号を制御することでＴＳの選択を行うことができる。また、メモリ１００７から読み出す際には、分周回路１０６７が分周したクロックを読み出しクロック１０６５として読み出される。分周比はユーザーの選択しているチャンネル情報とＴＭＣＣ情報から、スロット数算出器１０６８が算出する。選択スロット数をＮ、全スロット数をＮｍａｘとすると「分周比＝Ｎ／Ｎｍａｘ」となる。図１５Ｂの「ＣＨ１」のフレーム配置では、「ＣＨ１」には４４スロット割り当てられており、全スロット数は４８なので「分周比＝４４／４８」となる。このときのＴＳ出力は図１７Ｂのように４８スロットの時間に４４スロットを出力するように、速度変換されている。
　しかしながら上述の従来例のような構成では、次のような問題点を有している。今後、ハイビジョン放送やスーパーハイビジョン放送といった放送の高精細化が進むにしたがって伝送する情報のレートが増大することが考えられる。従来の構成では、変調モードによっては、図１７Ｃのようにダミースロットが挿入されているために、出力レートに比べ、実効レートが低くなってしまう（図１７Ｃの例では１／４）。そのため、高精細な映像を伝送するために情報レートが増大した場合、出力レートが高くなりすぎてしまい、後段で非常に高速な処理が必要になる。また、ＤＶＢ－ＡＳＩといった標準のインターフェースのレートに収まらなくなる。
特開平１０－３２２３８８号公報
　デジタル放送受信装置は、メモリと、ＴＳ信号をメモリに対し所定の書き込みクロックで書き込みメモリに書き込んだＴＳ信号の一部を選択して読み出しクロックで読み出し出力するＴＳ速度変換器と、ＴＳ速度変換器から出力されるＴＳ信号のＰＣＲを付け替えるＰＣＲ付け替え器とを備える。ＴＳ選択速度変換器は変調方式と符号化率と選択スロット数に応じて分周比を算出し、ＰＣＲ付け替え器は変調方式と前記符号化率に応じてＰＣＲを付け替える。
　デジタル放送送信装置は、ダミースロットを挿入しないデジタル放送受信装置にＴＳ信号を送信するデジタル放送送信装置であって、ＴＳ信号が正常にＴＳデコードできるようにＴＳ信号にダミースロットを考慮せずＰＣＲを付与する。
　デジタル放送受信装置は、メモリと、ＴＳ信号をメモリに対し所定の書き込みクロックで書き込み、メモリに書き込んだＴＳ信号の一部を選択して読み出しクロックで読み出し出力するＴＳ選択速度変換器とを備え、ＴＳ選択速度変換器は変調方式と符号化率と選択スロット数に応じて読み出しレートを算出する。
図１は本発明の実施の形態１のデジタル放送受信装置の構成を示すブロック図である。 図２は本発明のＴＳ選択速度変換器の構成を示すブロック図である。 図３Ａは本発明のＢＳデジタル放送の変調モードのＴＳ出力例を示す図である。 図３Ｂは本発明のＢＳデジタル放送の変調モードのＴＳ出力例を示す図である。 図３Ｃは本発明のＢＳデジタル放送の変調モードのＴＳ出力例を示す図である。 図４はＭＰＥＧ２－ＴＳのパケット構成を示す図である。 図５はＭＰＥＧ２－ＴＳにおける多重化を示す図である。 図６はパケット単位でダミー挿入されるフレーム構成を示す図である。 図７Ａはパケット単位での速度変換のＴＳ出力を示す図である。 図７Ｂはパケット単位での速度変換のＴＳ出力を示す図である。 図７Ｃはパケット単位での速度変換のＴＳ出力を示す図である。 図８は本発明の実施の形態２のデジタル放送受信装置の構成を示すブロック図である。 図９は本発明の実施の形態３のデジタル放送受信装置の構成を示すブロック図である。 図１０はＢＳデジタル放送のＴＭＣＣ情報の構成を示す図である。 図１１は本発明の実施の形態５における多重化装置の構成例を示すブロック図である。 図１２は本発明の実施の形態６における多重化装置の構成例を示すブロック図である。 図１３は従来のデジタル放送受信装置の構成を示すブロック図である。 図１４はＢＳデジタル放送の変調方式のスロット割り当てを示す図である。 図１５ＡはＢＳデジタル放送の変調モードのフレーム配置例を示す図である。 図１５ＢはＢＳデジタル放送の変調モードのフレーム配置例を示す図である。 図１５ＣはＢＳデジタル放送の変調モードのフレーム配置例を示す図である。 図１６は従来のＴＳ選択速度変換装置の構成を示すブロック図である。 図１７ＡはＢＳデジタル放送の変調モードのＴＳ出力例を示す図である。 図１７ＢはＢＳデジタル放送の変調モードのＴＳ出力例を示す図である。 図１７ＣはＢＳデジタル放送の変調モードのＴＳ出力例を示す図である。
　以下、本発明の実施の形態について図を用いて説明する。
　（実施の形態１）
　図１は本発明の実施の形態１におけるデジタル放送受信装置のブロック構成図を示す。図１において、チューナ１、復調器２、主信号復号器３、ＴＭＣＣ復号器４、ダミースロット挿入器５、ＴＳ選択速度変換器６、メモリ７は、図１３のチューナ１００１、復調器１００２、主信号復号器１００３、ＴＭＣＣ復号器１００４、ダミースロット挿入器１００５、ＴＳ選択速度変換器１００６、メモリ１００７と同様である。ＰＣＲ付け替え器８はＰＣＲの付け替えを行う。ＴＳ選択速度変換器６に関しては従来のデジタル放送受信装置と同様にＴＳの選択と速度変換を行うが、読み出しクロックの生成方法が異なっている。
　図２は本発明のＴＳ選択速度変換器６の詳細図である。図２におけるＷＥ６１、書き込みクロック６２、書き込みアドレスカウンタ６３、ＲＥ６４、読み出しクロック６５、読み出しアドレスカウンタ６６、スロット数算出器６８は、図１６のＷＥ１０６１、書き込みクロック１０６２、書き込みアドレスカウンタ１０６３、ＲＥ１０６４、読み出しクロック１０６５、読み出しアドレスカウンタ１０６６、スロット数算出器１０６８と同様である。変調モード分周比算出器６９は変調方式および符号化率に応じて読み出しクロックの分周比を算出する。そして、分周回路６７は、変調モード分周比算出器６９が算出したクロックの分周比に基づいてクロックを分周・生成する。
　以上のように構成されたデジタル放送受信装置について、以下、図を参照しながら動作を説明する。アンテナから信号を受信し、復調、復号処理を経て、ダミースロットを挿入して後段に出力するまでは従来のデジタル放送受信装置と同様の動作であるので、説明は省略する。
　ダミースロットを挿入されたＴＳはＴＳ選択速度変換器６に入力される。まずは、ＴＳの選択動作について、従来のデジタル放送受信装置との差異を説明する。本発明のデジタル放送受信装置では、ＴＳを選択・出力する際にダミースロットを出力しないことを特徴とする。図１５Ｃのフレームにおける「ＣＨ２」を選択したい場合、従来のデジタル放送受信装置では、スロット番号「４５」からスロット番号「４８」までの期間にＷＥ１０６１信号を有効にして、メモリ１００７に書き込む。本発明のデジタル放送受信装置では、有効スロットであるスロット番号「４５」およびスロット番号「４７」の期間のみＷＥ６１信号を有効にしてメモリ７に書き込む。このようなＷＥ６１信号の制御を行うことで、ダミースロット出力しないＴＳの選択が可能である。
　次に、速度変換動作について説明する。従来のデジタル放送受信装置では、選択スロット数のみに応じて分周比を決定する。一方、本発明のデジタル放送受信装置では、変調方式および符号化率によっても分周比を決定する。前述のように、デジタル放送では変調方式および符号化率に応じてダミースロットの挿入量が決定される。本発明の速度変換ではダミースロットを考慮せずに速度変換をするので、「分周比＝有効スロット数／（有効スロット数＋無効スロット数）」となる。さらに、従来同様に選択スロットによる分周も行うため、最終的には「分周比＝Ｎ／Ｎｍａｘ×有効スロット数／（有効スロット数＋無効スロット数）」となる。
　図３Ａから図３Ｃは本発明のＢＳデジタル放送の変調モードとＴＳ出力例を示す図である。図３Ａから図３Ｃにおいて、四角の枠は夫々のスロットを表し、夫々の四角の枠の左に記載されている数値はスロット番号を表している。図３Ａは「ＣＨ１」と「ＣＨ２」の全体を示し、図３Ｂは「ＣＨ１」に相当し、図３Ｃは「ＣＨ２」に相当する。図１５Ｃの例において、「ＣＨ２」を選択する際は、Ｎ＝４、Ｎｍａｘ＝４８、有効スロット数＝１、無効スロット数＝１であるので、「ＣＨ２」を選択する際の分周比は、「４／４８×１／（１＋１）」となる。
　このときの出力ＴＳは図３Ｃのようになり、４８スロットの期間に２スロット分のデータが出力される。そのため、出力レートは実効レートとなり、従来の半分のレートで出力することができる。しかしながら、送信装置ではダミースロットが挿入されて出力されることを想定して時間調整のＰＣＲが付加されているため、単にダミースロットを除去しただけでは出力ＴＳのＰＣＲに矛盾が生じてしまう。
　そこで、本発明ではダミースロットなしで選択・速度変換されたＴＳがＰＣＲ付け替え器８に入力されて、ＰＣＲ付け替え器８はＰＣＲの付け替えを行う。そこで、図４はＭＰＥＧ２－ＴＳのパケット構成を示す。図４において、括弧内に記載されている数値はバイト数を表している。
　図４は、ＭＰＥＧ２－ＴＳのパケット構成を示す。ＰＣＲは、図４に示すＭＰＥＧ２－ＴＳのパケット構成のように、１８８バイトのＭＰＥＧ２－ＴＳパケットのＯｐｔｉｏｎａｌ　Ｆｉｅｌｄｓに４８ビットで割り当てられている。
　また、図５はＭＰＥＧ２－ＴＳでの多重化の構造を示している。図５において、「ｘ００００」は数値表現形式を規定している記号である。ＭＰＥＧ２－ＴＳではＰＣＲは図５のように多重化されており、一般に以下の手順で抽出される。まず、パケット番号が「０」のパケットが探され、解析されて、ＰＭＴのＰＩＤが取得される。次に、ＰＩＤがＰＭＴのＰＩＤと一致するパケットが探され、解析が行われて、ＰＣＲのＰＩＤが取得される。最後にＰＩＤがＰＣＲのＰＩＤと一致するパケットが探され、ＰＣＲの値が取得される。このようにして抽出されたＰＣＲの値を本発明では次のように付け替える。
　あるＰＣＲをＰＣＲｎとし、その次のＰＣＲをＰＣＲｎ＋１とする。そうして、ＰＣＲｎ＋１とＰＣＲｎとの間のデータ量をＰＣＲｎ＋１とＰＣＲｎの値の差分で割ると、時間当たりのデータ量に相当する値が得られる。ＰＣＲ付け替え器８に入力されるＴＳはＴＳ選択速度変換器６でダミースロットが除去されているため、ＰＣＲｎ＋１とＰＣＲｎと間のデータ量は「有効スロット数／（有効スロット数＋無効スロット数）」となっている。そこで、ＰＣＲｎ＋１とＰＣＲｎの値の差分も「有効スロット数／（有効スロット数＋無効スロット数）」となるようＰＣＲｎ＋１を算出して、付け替えられる。この作業により、ダミースロットを除去したＴＳにおいてもＰＣＲの矛盾がなくなり、正常に映像・音声を再生することができる。
　なお、実施の形態１ではＢＳデジタル放送のフレーム構成を例にとったが、異なるフレーム構成においても実施の形態１と同様の受信装置の構成および処理フローで同様の効果を得ることができることは明らかである。そこで、図６はフレーム構成の例を示す。例えば、図６に示すようなフレーム構成を例に挙げて、以下説明する。図６において、枠の左に縦方向に記載されている数値はスロット番号を表し、各スロットにおけるパケット６０１を横方向に並べて示している。図６は、簡単のため、１フレームを１０スロットとし、スロット番号「１」からスロット番号「５」に「ＣＨ１」が、スロット番号「６」からスロット番号「１０」に「ＣＨ２」が割り当てられている場合を示している。また、スロットはスロットの下位概念であるパケット６０１（ここでは１スロット２８パケット）に分割されている。また、変調方式の伝送効率の差をスロット単位のダミー挿入で解消し、符号化率による伝送効率の差をパケット単位のダミー挿入で解消するようなフレーム構成となっている。変調方式に応じたスロット単位のダミー６０３の挿入や、符号化率に応じたパケット単位のダミー６０２の挿入が行われている。
　次に、図７Ａから図７Ｃはパケット単位での速度変換のＴＳ出力を示す。図７Ａは送信側でのフレームを示す。図７Ｂは受信側で「ＣＨ２」を選択時に全ダミーを除去する場合を示し、図７Ｃは受信側で「ＣＨ２」を選択時にスロット単位にダミーを除去する場合を示している。図６のようなフレーム構成の場合、図７Ａに示す出力と図７Ｂに示す出力とが考えられる。図７Ｂは、すべてのダミーデータを除去する出力の場合を示し。図７Ｃは、スロット単位のダミーデータのみを除去し、１スロット当たりのパケット数は固定にした出力の場合を示す。これはメモリ７に書き込む際のＷＥ６１信号期間にパケット単位のダミーデータを含まなければ図７ＢのＴＳ選択となり、含めれば図７ＣのＴＳ選択となる。このときの分周比に関しては、図７Ｂ、図７ＣいずれのＴＳ出力においても「分周比＝選択パケット数／１フレームの全パケット数」とすることで、速度変換可能である。具体的な分周比は図７Ｂの場合は全スロット数が２８パケット×１０スロットの２８０パケットであるのに対し、選択パケット数が１４パケット×４スロットの５６パケットであることから、「分周比＝５６／２８０」となる。図７Ｃの場合は、同様に、選択パケット数が２８パケット×４であることから「分周比＝１１２／２８０」となる。同様にＰＣＲに関してもＰＣＲｎ＋１とＰＣＲｎの値の差分も「選択パケット数／１フレームの全パケット数」となるように付け替えればよい。
　このように、図６のフレーム構成においても実施の形態１と同様の構成および処理手順にて同様の効果を得ることができる。
　（実施の形態２）
　次に、本発明の実施の形態２について説明する。実施の形態２は、出力するＴＳのダミースロットの有無と、ＰＣＲの付け替えを行うか行わないかの切換えを任意に変更できるようにしたものである。図８は本発明の実施の形態２におけるデジタル放送受信装置のブロック図である。なお、図８において、上記実施の形態１の図１と同一部分には同一符号を付し、詳しい説明は省略する。
　本発明のデジタル放送受信装置におけるＴＳの選択動作に関しては、ハードウェアの構成を変更することなく、ＷＥ６１を有効にする期間にダミースロット期間を含めるかどうかを切り替えるだけで従来のデジタル放送受信装置の動作と切り替えることができる。同様に、速度変換動作に関しては「分周比＝Ｎ／Ｎｍａｘ×有効スロット数／（有効スロット数＋無効スロット数）」の分周比算出式において、「無効スロット数＝０」とすることで、従来のデジタル放送受信装置と同様の速度変換処理に切り替えることができる。さらに、ＰＣＲ付け替え処理に関しては、ＰＣＲ付け替え値を決定する式「有効スロット数／（有効スロット数＋無効スロット数）」において「無効スロット数＝０」とすれば従来のデジタル放送受信装置と同様の動作に切り替えることができる。
　そうして、図８は本発明の実施の形態２におけるデジタル放送受信装置のブロック構成図を示す。図８において、実施の形態２におけるデジタル放送受信装置では、出力モード信号発生器９が設けられている。図８に示す実施の形態２におけるデジタル放送受信装置と、図１に示した実施の形態１におけるデジタル放送受信装置のブロック構成図との主な相違点は、この出力モード信号発生器９である。出力モード信号発生器９以外については、図１に示す実施の形態１におけるデジタル放送受信装置と同様であるため、出力モード信号発生器９を中心に説明する。出力モード信号発生器９は、ＴＳ選択速度変換器６およびＰＣＲ付け替え器８に出力モード信号を送る。送られた出力モード信号によって、例えば出力モード信号がＨＩであればＴＳの出力モードはダミースロットを挿入したＴＳ出力のモードに切り替えられ、出力モード信号がＬＯＷであればダミースロットを含まないＴＳ出力のモードに切り替えられる。
　このような構成を取ることで、後段に出力するＴＳのモードを任意に切り替えることができるため、接続の互換性、柔軟性に優れた構成となる。
　なお、図６のようなフレーム構成で、ダミースロットの出力モードを図７Ｂまたは図７Ｃのようにさらに切り替えることが可能である。
　（実施の形態３）
　次に、本発明における実施の形態３について説明する。発明の実施の形態３は、上述の出力モードの切換えをＴＭＣＣに割り当てた信号に基づいて変更できるようにしたものである。図９は本発明の実施の形態３におけるデジタル放送受信装置のブロック図を示す。なお、図９において実施の形態２の図８と同一部分には同一符号を付して詳しい説明は省略する。図９における、図８との差異は出力モード信号発生器９にＴＭＣＣ復号装置４で復号されたＴＭＣＣ信号が入力されている点である。以下、この点を中心に説明する。
　図１０はＢＳデジタル放送のＴＭＣＣ情報の構成を示す。図１０において、括弧内に記載されている数値はバイト数を示している。例えば、ＴＭＣＣの「拡張領域」の所定のビットに出力モードを表す信号が割り当てられている。デジタル放送受信装置は、このビットが０であれば従来のデジタル放送受信装置の出力モードで、１であれば本発明のデジタル放送受信装置の出力モードで出力する。このような構成を取ることで、本発明のデジタル放送受信装置は、ＴＭＣＣ信号に応じて自動的に出力モードを切り替えることができる。これにより、例えば伝送レートの低い放送は従来の出力モードで、高い放送は本発明の出力モードと言った具合に使い分けることが可能である。
　なお、図６のようなフレーム構成で、ダミースロットの出力モードを図７Ｂまたは図７Ｃのようにさらに切り替える場合には、ＴＭＣＣにさらにもう１ビットを割り当てれば、出力モードを選択可能であることは明らかである。
　（実施の形態４）
　次に、本発明における実施の形態４について説明する。前述のように、デジタル放送では、伝送効率に応じてダミースロットを割り当てることとなっている。そのため従来の送信装置側では、受信装置側がダミースロットを挿入することを前提にダミースロットを考慮してＰＣＲを設定し、送信装置側からはダミースロットのない状態で受信装置に送信する。本発明の受信装置側でダミースロットを付加せずに出力することを前提にしている。そこであらかじめ、受信装置側でダミースロットを除去することを想定して、送信装置側でＰＣＲを付加する際にダミースロットを考慮せずＰＣＲを付加する。
　このように送信装置側でＰＣＲ設定されたＴＳ信号を受信するデジタル放送受信装置の構成は、従来の図１３におけるデジタル放送受信装置のＴＳ選択速度変換器１００６が図２の構成になったものである。この構成において、実施の形態１と同様のＴＳ選択処理および速度変換処理を行うことで、実効レートでＴＳを出力することができる。
　（実施の形態５）
　次に、本発明における実施の形態５について説明する。図１１は、本発明の実施の形態５における多重化装置の構成例を示す図である。発明の実施の形態５における多重化装置は、ダミースロット付加器１０、ＰＣＲ打ち直し器１１、ＰＣＲモード切り替えスイッチ１２、ダミースロット除去器１３、ＴＳ多重器１４、変調器１５を備えている。
　実施の形態５での送信側の多重化処理において、実施の形態４と異なっている点は、ダミースロットを考慮してＰＣＲを付加するモードとダミースロットを考慮せずにＰＣＲを付加するモードとを選択的に切り替えることができる点である。以下、この点を中心に説明する。
　あらかじめ、ＰＣＲを付加されたＴＳはダミースロット付加器１０に入力され、変調方式と符号化率に応じてダミースロットが付加される。ＰＣＲ打ち直し器１１は、ダミースロットが付加されたＴＳに対してダミースロットを考慮してＰＣＲを付加しなおしたＴＳを生成する。ダミースロット付加器１０から出力されるＰＣＲを打ち直さないＴＳとＰＣＲ打ち直し器１１から出力されるダミースロットが付加されたＴＳの２系統がＰＣＲモード切り替えスイッチ１２に入力される。ＰＣＲモード切り替えスイッチ１２は、ＰＣＲモード選択信号によってダミースロットを考慮してＰＣＲを打ち直したＴＳか、ダミースロットを考慮せずにＰＣＲを付加したＴＳの選択を行う。選択されたＴＳのみが、ダミースロット除去器１３を介して、ＴＳ多重器１４に供給される。ＴＳ多重器１４は複数のＴＳやＴＭＣＣ情報などを多重し、変調器１５に供給する。変調器１５は供給された情報を変調し、変調波として出力する。なお、ＰＣＲモード切り替えスイッチ１２は、ダミースロットを挿入する出力モードと実効レートでの出力モードとを切り替える出力モード切り替え器の一例である。
　このような構成とすることで、ＰＣＲの付加方法を番組や変調方式に応じて任意に選択することが可能となる。
　（実施の形態６）
　次に、本発明における実施の形態６について説明する。図１２は、本発明の実施の形態６の多重化装置の構成例を示す図である。図１２に示した本実施の形態の多重化装置の構成例が図１１に示した実施の形態５の多重化装置の構成例と異なる点は、ＰＣＲモード選択信号がＴＳ多重器１４にも入力されている点である。以下、この点を中心に説明する。
　ＰＣＲモード選択信号はＰＣＲモード切り替えスイッチ１２に入力され、ＰＣＲモード切り替えスイッチ１２はダミースロットを考慮してＰＣＲを打ち直したＴＳか、ダミースロットを考慮せずにＰＣＲを付加したＴＳの選択を行う。それととともに、ＰＣＲモード選択信号はＴＳ多重器１４にも入力される。ＴＳ多重器１４は、ＰＣＲモード選択信号をＴＭＣＣの拡張領域に割り付けてＴＳに多重化する。
　受信装置側は、このようにしてＴＭＣＣの拡張領域に割り当てられたＰＣＲモード選択信号の情報を利用することで、送信側でのＰＣＲ付加のモードがダミースロットを考慮したモードか、考慮していないモードかを判別することができる。そこで、送信側がダミースロットを考慮してＰＣＲを付加していれば、受信装置側でもダミースロットを付加して出力し、送信側がダミースロットを考慮せずにＰＣＲを付加していれば、受信装置側でもダミースロットを付加しないといった処理を自動で行うことができる。なお、受信装置側でのダミースロットの付加や除去の処理は、実施の形態２と同様であるため、説明は省略する。
　なお、本発明の実施例ではＢＳデジタル放送を例に取ったが、本発明はＢＳデジタル放送に限定されるものではなく、地上波デジタル放送、ＣＡＴＶデジタル放送などの様々なデジタル放送にて実施可能である。
　以上の説明から明らかな通り、本発明のデジタル放送受信装置は、ダミースロットを含まずにＴＳを出力するＴＳ選択機能と、変調方式と符号化率と選択スロット数に応じて分周した読み出しクロックで速度変換を行う速度変換機能と、変調方式と符号化率に応じてＰＣＲを付け替えるＰＣＲ付け替え機能を備えることにより、ＴＳの出力レートを実効レートに抑えてＴＳを出力できる。
　本発明にかかるデジタル放送受信装置は、ダミースロットの有無に応じたＰＣＲ管理を行うＴＳ多重化装置によって多重化されたＴＳ信号を、出力レートを実効レートに抑えて出力することができるものであり、伝送量の大きな信号を扱うデジタル放送受信装置等において有用である。
　１　　チューナ
　２　　復調器
　３　　主信号復号器
　４　　ＴＭＣＣ復号器
　５　　ダミースロット挿入器
　６　　ＴＳ選択速度変換器
　７　　メモリ
　８　　ＰＣＲ付け替え器
　９　　出力モード信号発生器
　１０　　ダミースロット付加器
　１１　　ＰＣＲ打ち直し器
　１２　　ＰＣＲモード切り替えスイッチ
　１３　　ダミースロット除去器
　１４　　ＴＳ多重器
　１５　　変調器

Claims (12)

  1. メモリと、
    ＴＳ信号を前記メモリに対し所定の書き込みクロックで書き込み、前記メモリに書き込んだ前記ＴＳ信号の一部を選択して読み出しクロックで読み出し出力するＴＳ選択速度変換器と、
    前記ＴＳ選択速度変換器から出力されるＴＳ信号のＰＣＲを付け替えるＰＣＲ付け替え器と
    を備え、
    前記ＴＳ選択速度変換器は、変調方式と符号化率と選択スロット数に応じて読み出しレートを算出し、
    前記ＰＣＲ付け替え器は、前記変調方式と前記符号化率に応じて前記ＰＣＲを付け替えるデジタル放送受信装置。
  2. 前記ＴＳ選択速度変換器は、変調方式および符号化率に応じて読み出しクロックの分周比を算出する変調モード分周比算出器と、
    前記変調モード分周比算出器が算出したクロックの分周比に基づいてクロックを分周する分周回路を備える請求項１に記載のデジタル放送受信装置。
  3. ダミースロットを挿入する出力モードと実効レートでの出力モードとを切り替える出力モード切り替え器を更に備える請求項１と請求項２のいずれか一つに記載のデジタル放送受信装置。
  4. 前記ダミースロットを挿入する出力モードと前記実効レートでの出力モードとの切り替えをＴＭＣＣに埋め込まれた情報を元に切り替える請求項３に記載のデジタル放送受信装置。
  5. ダミースロットを挿入しないデジタル放送受信装置にＴＳ信号を送信するデジタル放送送信装置であって、
    前記ＴＳ信号が正常にＴＳデコードできるように、前記ＴＳ信号にダミースロットを考慮せずＰＣＲを付与するデジタル放送送信装置。
  6. 前記ダミースロットを含むＴＳ信号が正常にＴＳデコードできるように前記デジタル放送受信装置に合わせて、ダミースロットを考慮してＰＣＲを付加するＰＣＲ付加モードと、ダミースロットを考慮せずＰＣＲを付加するＰＣＲ付加モードを切り替えるＰＣＲモード切り替えスイッチを更に備えた、請求項５に記載のデジタル放送送信装置。
  7. ＰＣＲモード信号をＴＭＣＣ情報に多重化する請求項６に記載のデジタル放送送信装置。
  8. 請求項５に記載のデジタル放送送信装置によって送出されるＴＳを受信するデジタル放送受信装置において、
    メモリと、
    前記ＴＳ信号を前記メモリに対し所定の書き込みクロックで書き込み、前記メモリに書き込んだＴＳ信号の一部を選択し、読み出しクロックで読み出し出力するＴＳ選択速度変換器と、
    を備え、
    前記ＴＳ選択速度変換器は、変調方式と符号化率と選択スロット数に応じて読み出しレートを算出するデジタル放送受信装置。
  9. 前記ＴＳ選択速度変換器は、変調方式および符号化率に応じて読み出しクロックの分周比を算出する変調モード分周比算出器と、
    前記変調モード分周比算出器が算出したクロックの分周比に基づいてクロックを分周する分周回路を備える請求項８に記載のデジタル放送受信装置。
  10. 前記ダミースロットを挿入する出力モードと実効レートでの出力モードを切り替える出力モード切り替え器を備える請求項８と請求項９のいずれか一つに記載のデジタル放送受信装置。
  11. 前記ダミースロットを挿入する出力モードと実効レートでの出力モードの切り替えをＴＭＣＣに埋め込まれた情報を元に切り替える請求項１０に記載のデジタル放送受信装置。
  12. メモリと、
    ＴＳ信号を前記メモリに対し所定の書き込みクロックで書き込み、前記メモリに書き込んだ前記ＴＳ信号の一部を選択して読み出しクロックで読み出し出力するＴＳ選択速度変換器と、
    を備え、
    前記ＴＳ選択速度変換器は、変調方式と符号化率と選択スロット数に応じて読み出しレートを算出するデジタル放送受信装置。
PCT/JP2009/001789 2008-04-21 2009-04-20 デジタル放送送受信装置 WO2009130875A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010509070A JP5146530B2 (ja) 2008-04-21 2009-04-20 デジタル放送送受信装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-109797 2008-04-21
JP2008109797 2008-04-21

Publications (1)

Publication Number Publication Date
WO2009130875A1 true WO2009130875A1 (ja) 2009-10-29

Family

ID=41216617

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001789 WO2009130875A1 (ja) 2008-04-21 2009-04-20 デジタル放送送受信装置

Country Status (2)

Country Link
JP (1) JP5146530B2 (ja)
WO (1) WO2009130875A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015075880A1 (ja) * 2013-11-22 2015-05-28 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 送信方法、受信方法、送信装置、及び受信装置
JP2015104122A (ja) * 2013-11-22 2015-06-04 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 送信方法、受信方法、送信装置、及び受信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10322388A (ja) * 1997-05-16 1998-12-04 Nippon Hoso Kyokai <Nhk> デジタル信号伝送方法、およびデジタル信号伝送装置
JP2002026853A (ja) * 2000-07-04 2002-01-25 Sony Corp トランスポートストリームの出力装置及び方法
JP2004088758A (ja) * 2002-07-04 2004-03-18 Matsushita Electric Ind Co Ltd デジタルストリーム変換装置および方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11205789A (ja) * 1998-01-16 1999-07-30 Nec Corp Ｍｐｅｇ２トランスポートストリーム伝送レート変換装 置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10322388A (ja) * 1997-05-16 1998-12-04 Nippon Hoso Kyokai <Nhk> デジタル信号伝送方法、およびデジタル信号伝送装置
JP2002026853A (ja) * 2000-07-04 2002-01-25 Sony Corp トランスポートストリームの出力装置及び方法
JP2004088758A (ja) * 2002-07-04 2004-03-18 Matsushita Electric Ind Co Ltd デジタルストリーム変換装置および方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015075880A1 (ja) * 2013-11-22 2015-05-28 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 送信方法、受信方法、送信装置、及び受信装置
JP2015104122A (ja) * 2013-11-22 2015-06-04 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 送信方法、受信方法、送信装置、及び受信装置
CN105612754A (zh) * 2013-11-22 2016-05-25 松下电器（美国）知识产权公司 发送方法、接收方法、发送装置及接收装置
EP3073745A4 (en) * 2013-11-22 2016-10-26 Panasonic Ip Corp America TRANSMISSION PROCEDURE, RECEIVING METHOD, SENDING DEVICE AND RECEPTION DEVICE
EP3349469A1 (en) * 2013-11-22 2018-07-18 Panasonic Intellectual Property Corporation of America Transmission method, receiving method, transmission device, and receiving device
US10320505B2 (en) 2013-11-22 2019-06-11 Panasonic Intellectual Property Corporation Of America Transmission method, reception method, transmission apparatus, and reception apparatus that utilize an object IP packet containing first reference clock information that indicates time for reproduction of content in a data structure different from a structure of a MPEG media transport (MMT) packet
CN105612754B (zh) * 2013-11-22 2019-06-21 松下电器（美国）知识产权公司 发送方法、接收方法、发送装置及接收装置
JP2019140688A (ja) * 2013-11-22 2019-08-22 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 送信方法、受信方法、送信装置、及び受信装置
CN110213618A (zh) * 2013-11-22 2019-09-06 松下电器（美国）知识产权公司 发送方法、接收方法、发送装置及接收装置
EP3657808A1 (en) * 2013-11-22 2020-05-27 Panasonic Intellectual Property Corporation of America Transmission method, receiving method, transmission device, and receiving device
US10778358B2 (en) 2013-11-22 2020-09-15 Panasonic Intellectual Property Corporation Of America Transmission method, reception method, transmission apparatus, and reception apparatus
CN110213618B (zh) * 2013-11-22 2021-08-17 松下电器（美国）知识产权公司 发送方法、接收方法、发送装置及接收装置
JP2021122111A (ja) * 2013-11-22 2021-08-26 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカPanasonic Intellectual Property Corporation of America 送信方法、受信方法、送信装置、及び受信装置
JP7072097B2 (ja) 2013-11-22 2022-05-19 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ 送信方法、受信方法、送信装置、及び受信装置
US11695489B2 (en) 2013-11-22 2023-07-04 Panasonic Intellectual Property Corporation Of America Transmission method, reception method, transmission apparatus, and reception apparatus

Also Published As

Publication number Publication date
JP5146530B2 (ja) 2013-02-20
JPWO2009130875A1 (ja) 2011-08-11

Similar Documents

Publication Publication Date Title
KR101138281B1 (ko) 수신 성능 향상을 위한 디지털 방송용 전송 스트림 패킷의구성방법과 디지털 방송 송신기, 수신기 및 그의 신호처리방법
US7711045B2 (en) Digital broadcast transmitter/receiver having improved receiving performance and signal processing method thereof
RU2461128C2 (ru) Приемное устройство и способ приема, программа и приемная система
CN102118242B (zh) 接收设备和方法、程序和接收系统
JP2007104085A (ja) 通信回線を用いるデジタル放送方法およびその装置
JP2009525657A (ja) トランスポート・ストリームのジッタの除去
JP4339322B2 (ja) 多重画面を提供するトランスポートストリーム受信装置及びその制御方法
JP5145261B2 (ja) デジタルデータ送信装置及びデジタルデータ受信装置
CN102118342B (zh) 接收设备和方法、程序和接收系统
WO2011001863A1 (ja) データ処理装置、データ処理方法、及び、プログラム
JP5146530B2 (ja) デジタル放送送受信装置
JP2013243507A (ja) 送信装置、送信方法、受信装置、受信方法、プログラムおよび電子機器
JP2008148230A (ja) 放送受信装置と放送受信方法
JP2002125162A (ja) ディジタル放送受信機及びディジタル放送受信方法
JP4475273B2 (ja) 情報処理装置及び方法
JP2001168830A (ja) Ｔｓ多重化送信装置および受信装置並びに伝送システム
JP2001078158A (ja) ケーブルテレビの送信装置、多重化装置ならびに受信装置
JP4099743B2 (ja) 記録装置および方法、並びに記録媒体
JP6063281B2 (ja) 送信装置、受信装置及びこれらのプログラム
JP2002185901A (ja) デジタル放送受信装置
JP4786619B2 (ja) 録画装置
JP7046809B2 (ja) 受信装置および受信方法
JP2005354732A (ja) ケーブルテレビの送信装置、多重化装置ならびに受信装置
JPH11340936A (ja) データ多重化方法及び装置
JP6298253B2 (ja) 送信装置及び受信装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09734429

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010509070

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09734429

Country of ref document: EP

Kind code of ref document: A1