WO2009116201A1 - アクティブマトリクス基板、及び表示装置 - Google Patents

アクティブマトリクス基板、及び表示装置 Download PDF

Info

Publication number
WO2009116201A1
WO2009116201A1 PCT/JP2008/070181 JP2008070181W WO2009116201A1 WO 2009116201 A1 WO2009116201 A1 WO 2009116201A1 JP 2008070181 W JP2008070181 W JP 2008070181W WO 2009116201 A1 WO2009116201 A1 WO 2009116201A1
Authority
WO
WIPO (PCT)
Prior art keywords
scanning
wiring
gate
active matrix
matrix substrate
Prior art date
Application number
PCT/JP2008/070181
Other languages
English (en)
French (fr)
Inventor
佐々木崇
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN2008801279857A priority Critical patent/CN101971240A/zh
Priority to JP2010503740A priority patent/JP5049385B2/ja
Priority to US12/919,024 priority patent/US8432384B2/en
Priority to EP08873490A priority patent/EP2246841A4/en
Publication of WO2009116201A1 publication Critical patent/WO2009116201A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Definitions

  • the present invention relates to an active matrix substrate in which a plurality of data lines and a plurality of scanning lines are arranged in a matrix, and a display device using the same.
  • liquid crystal display devices have been widely used in liquid crystal televisions, monitors, mobile phones and the like as flat panel displays having features such as thinness and light weight compared to conventional cathode ray tubes.
  • a liquid crystal display device a plurality of data lines and a plurality of scanning lines are wired in a matrix, and a switching element such as a thin film transistor (TFT: Thin Film Transistor) is provided near the intersection of the data lines and the scanning lines.
  • TFT Thin Film Transistor
  • An active matrix substrate in which pixels having pixels arranged in a matrix is used for a liquid crystal panel as a display panel is known (see, for example, Japanese Patent Application Laid-Open No. 2003-58119).
  • gate drivers are provided on both sides of the display unit (effective display area) of the liquid crystal panel to drive the scanning wiring. It has been proposed. That is, in this conventional active matrix substrate, the gate driver on one side of the display unit is connected to the scan line on the odd-numbered row, and the scan line on the even-numbered row is connected to the gate driver on the other side of the display unit. In the conventional active matrix substrate, the gate driver on one side and the other side sequentially performs scanning operation by sequentially outputting scanning signals.
  • the circuit scale becomes large even when the gate drivers are provided on both sides of the display unit by connecting the gate drivers on one side and the other side through the scanning wiring.
  • the liquid crystal display device can be reduced in size.
  • the gate drivers and the scanning wirings on both sides are arranged.
  • the connection wiring for connecting the electrodes finer or longer it is necessary to make the connection wiring for connecting the electrodes finer or longer, and the resistance value of the connection wiring may be significantly increased. That is, in the conventional active matrix substrate, when the panel size is increased, the scanning provided on one end side in the scanning direction is larger than the dimension in the scanning direction of the gate driver (for example, the row direction of the matrix). The distance between the wiring and the scanning wiring provided on the other end side is greatly increased. For this reason, in the conventional active matrix substrate, for example, the dimension of the connection wiring connecting the scanning wiring provided on one end side and the gate driver is increased, and the resistance value thereof is increased.
  • the number of scanning wirings connected to the gate driver increases, it is required to reduce the interval (pitch) between two adjacent connection wirings, and a plurality of connection wirings connected to a plurality of scanning wirings, respectively. Therefore, it was required to reduce each width dimension (cross-sectional area). That is, in the conventional active matrix substrate, it is required to make the plurality of connection wirings as a whole finer as the number of pixels increases, and the resistance value of these connection wirings may be significantly increased. As a result, in the conventional active matrix substrate, the scanning signal may be remarkably small depending on the distance from the gate driver, and there is a possibility that an appropriate scanning operation cannot be performed.
  • an object of the present invention is to provide an active matrix substrate capable of appropriately performing a scanning operation even when the panel size is increased, and a display device using the active matrix substrate.
  • an active matrix substrate is provided in the vicinity of a plurality of data wirings and a plurality of scanning wirings arranged in a matrix and an intersection of the data wirings and the scanning wirings.
  • An active matrix substrate comprising a plurality of pixels and used as a display panel substrate,
  • a plurality of scanning wiring driving circuits that sequentially output scanning signals in a predetermined scanning direction are provided along the scanning direction for the plurality of scanning wirings,
  • the plurality of scanning wiring drive circuits are all provided with empty terminals that are not connected to the scanning wiring.
  • a plurality of scanning wiring driving circuits are provided along the scanning direction. In all of the plurality of scanning wiring driving circuits, empty terminals that are not connected to the scanning wiring are provided.
  • an active matrix substrate capable of appropriately performing the scanning operation even when the panel size is increased can be easily configured.
  • a terminal connected to the scanning wiring is on one end side in the scanning direction. And provided on one side of the other end side, and In the scanning wiring drive circuit provided on the other end side in the scanning direction, a terminal connected to the scanning wiring may be provided on one end side in the scanning direction and the other side on the other end side.
  • a terminal connected to the scanning wiring and an empty space not connected to the scanning wiring Terminals are sequentially provided along the scanning direction in this order, and
  • an empty terminal not connected to the scanning wiring and a terminal connected to the scanning wiring are sequentially provided in this order along the scanning direction.
  • it is.
  • the number of terminals connected to the scanning wiring is set to be the same, and the number of empty terminals not connected to the scanning wiring is the same. It is preferable that it is set.
  • the load applied to all the scanning wiring drive circuits can be made uniform, and the scanning operation can be easily performed.
  • the number of terminals connected to the scanning wiring and the number of empty terminals not connected to the scanning wiring are set to the same number in each of the plurality of scanning wiring driving circuits. Also good.
  • the display device of the present invention is a display device including a display unit, Any one of the active matrix substrates described above is used for the display section.
  • an active matrix substrate capable of appropriately performing a scanning operation even when the panel size is increased is used for the display unit. Even when refined, a display device having excellent display performance can be easily configured.
  • an active matrix substrate capable of appropriately performing a scanning operation even when the panel size is increased, and a display device using the active matrix substrate.
  • FIG. 4 is a block diagram showing a specific configuration of the gate driver shown in FIG. 3.
  • 3 is a timing chart showing a scanning operation on the active matrix substrate.
  • FIG. 7 is a block diagram showing a specific configuration of the gate driver shown in FIG. 6. 7 is a timing chart showing a specific example of a scanning operation on the active matrix substrate shown in FIG. 6.
  • FIG. 9 is a timing chart showing an operation example of the gate driver shown in FIG. 7 in the scanning operation shown in FIG. 8.
  • 7 is a timing chart showing another specific example of the scanning operation on the active matrix substrate shown in FIG. 6.
  • 11 is a timing chart illustrating an operation example of the gate driver illustrated in FIG. 7 in the scanning operation illustrated in FIG. 10.
  • FIG. 11 is a diagram for explaining a problem when the scanning operation shown in FIG. 10 is performed on the active matrix substrate shown in FIG. 3.
  • FIG. 1 is a schematic cross-sectional view illustrating a liquid crystal display device according to a first embodiment of the present invention.
  • the liquid crystal display device 1 according to the present embodiment includes a liquid crystal panel 2 as a display unit installed on the upper side of the figure as a viewing side (display side), and a non-display side of the liquid crystal panel 2 (lower side of the figure).
  • an illuminating device 3 that generates illumination light that illuminates the liquid crystal panel 2.
  • the liquid crystal panel 2 is provided on the liquid crystal layer 4, the active matrix substrate 5 and the color filter substrate 6 of the present invention sandwiching the liquid crystal layer 4, and the outer surfaces of the active matrix substrate 5 and the color filter substrate 6, respectively.
  • Polarizing plates 7 and 8 are provided.
  • the liquid crystal panel 2 is provided with a driver device 9 for driving the liquid crystal panel 2 and a drive circuit device 10 connected to the driver device 9 via the flexible printed circuit board 11.
  • the liquid crystal layer 4 can be driven pixel by pixel.
  • the polarization state of the illumination light incident through the polarizing plate 7 is modulated by the liquid crystal layer 4 and the amount of light passing through the polarizing plate 8 is controlled, so that a desired image is displayed. Is done.
  • the liquid crystal mode and pixel structure of the liquid crystal panel 2 are arbitrary. Moreover, the drive mode of the liquid crystal panel 2 is also arbitrary. That is, as the liquid crystal panel 2, any liquid crystal panel that can display information can be used. Therefore, the detailed structure of the liquid crystal panel 2 is not shown in FIG.
  • the illuminating device 3 is provided with a bottomed chassis 12 opened on the upper side (liquid crystal panel 2 side) in the figure, and a frame-like frame 13 installed on the liquid crystal panel 2 side of the chassis 12.
  • the chassis 12 and the frame 13 are made of metal or synthetic resin and are sandwiched by a bezel 14 having an L-shaped cross section in a state where the liquid crystal panel 2 is installed above the frame 13.
  • the illuminating device 3 is assembled to the liquid crystal panel 2 and integrated as a transmissive liquid crystal display device 1 in which illumination light from the illuminating device 3 enters the liquid crystal panel 2.
  • the illumination device 3 is provided on the inner surface of the chassis 12, the diffusion plate 15 installed so as to cover the opening of the chassis 12, the optical sheet 17 installed on the liquid crystal panel 2 side above the diffusion plate 15.
  • the reflection sheet 21 is provided.
  • a plurality of, for example, six cold cathode fluorescent tubes 20 are provided inside the chassis 12 on the lower side of the liquid crystal panel 2 to constitute a direct-type lighting device 3.
  • the light from each cold cathode fluorescent tube 20 is radiate
  • the configuration using the direct illumination device 3 has been described.
  • the present embodiment is not limited to this, and an edge light illumination device having a light guide plate may be used.
  • the illuminating device which has other light sources, such as hot cathode fluorescent tubes other than a cold cathode fluorescent tube, and LED, can also be used.
  • the diffusion plate 15 is made of, for example, a rectangular synthetic resin or glass material having a thickness of about 2 mm, and diffuses light from the cold cathode fluorescent tube 20 and emits the light to the optical sheet 17 side.
  • the diffusion plate 15 is mounted on a frame-like surface provided on the upper side of the chassis 12 on the four sides, and the surface of the chassis 12 and the surface of the frame 13 are interposed with an elastically deformable pressing member 16 interposed therebetween. It is incorporated in the lighting device 3 in a state of being held between the inner surface and the inner surface. Further, the diffusion plate 15 is supported at its substantially central portion by a transparent support member (not shown) installed inside the chassis 12, and is prevented from bending inside the chassis 12.
  • the diffusion plate 15 is movably held between the chassis 12 and the pressing member 16, and the diffusion plate is affected by heat such as heat generation of the cold cathode fluorescent tube 20 and temperature rise inside the chassis 12. 15, even when expansion (plastic) deformation occurs, the pressing member 16 is elastically deformed so that the plastic deformation is absorbed and the diffusibility of light from the cold cathode fluorescent tube 20 is not reduced as much as possible. Yes. Further, the use of the diffusion plate 15 made of a glass material that is more resistant to heat than the synthetic resin is preferable in that warpage, yellowing, thermal deformation, and the like due to the influence of the heat are less likely to occur.
  • the optical sheet 17 includes a light collecting sheet made of, for example, a synthetic resin film having a thickness of about 0.5 mm, and is configured to increase the luminance of the illumination light to the liquid crystal panel 2.
  • the optical sheet 17 may be appropriately laminated with known optical sheet materials such as a prism sheet, a diffusion sheet, and a polarizing sheet for improving display quality on the display surface of the liquid crystal panel 2 as necessary. It has become.
  • the optical sheet 17 converts the light emitted from the diffusion plate 15 into planar light having a predetermined luminance (for example, 10000 cd / m 2 ) or more and uniform luminance, and is used as illumination light for the liquid crystal panel 2. It is comprised so that it may inject into the side.
  • an optical member such as a diffusion sheet for adjusting the viewing angle of the liquid crystal panel 2 may be appropriately stacked above the liquid crystal panel 2 (display surface side).
  • a protruding portion that protrudes to the left in FIG. 1 is formed at the central portion on the left end side in FIG. 1 that is on the upper side when the liquid crystal display device 1 is actually used.
  • the protruding portion is sandwiched between the inner surface of the frame 13 and the pressing member 16 with the elastic material 18 interposed therebetween.
  • the optical sheet 17 can be expanded and contracted inside the lighting device 3. Built in state. Thereby, in the optical sheet 17, even when expansion / contraction (plastic) deformation occurs due to the influence of the heat such as the heat generation of the cold cathode fluorescent tube 20, free expansion / contraction deformation based on the protruding portion becomes possible.
  • the optical sheet 17 is configured to prevent wrinkles and deflections from occurring as much as possible. As a result, in the liquid crystal display device 1, it is possible to prevent the display quality of the liquid crystal panel 2 from being deteriorated as much as possible due to the bending of the optical sheet 17 or the like on the display surface of the liquid crystal panel 2.
  • Each cold cathode fluorescent tube 20 is a straight tube, and electrode portions (not shown) provided at both ends thereof are supported outside the chassis 12.
  • each cold cathode fluorescent tube 20 is a thin tube having a diameter of about 3.0 to 4.0 mm and excellent in luminous efficiency.
  • Each cold cathode fluorescent tube 20 includes a light source holder (not shown).
  • the distance between each of the diffusion plate 15 and the reflection sheet 21 is held in the chassis 12 in a state where the distance is maintained at a predetermined distance.
  • the cold cathode fluorescent tube 20 is arranged so that its longitudinal direction is parallel to a direction orthogonal to the direction of gravity action. As a result, in the cold cathode fluorescent tube 20, mercury (vapor) enclosed therein is prevented from gathering on one end side in the longitudinal direction due to the action of gravity, and the lamp life is greatly improved. Yes.
  • the reflection sheet 21 is made of a metal thin film having a high light reflectance such as aluminum or silver having a thickness of about 0.2 to 0.5 mm, for example, and reflects light from the cold cathode fluorescent tube 20 toward the diffusion plate 15. To function as a reflector. Thereby, in the illuminating device 3, the light emitted from the cold cathode fluorescent tube 20 can be efficiently reflected to the diffusion plate 15 side, and the use efficiency of the light and the luminance at the diffusion plate 15 can be increased.
  • a reflective sheet material made of synthetic resin is used in place of the metal thin film, or the inner surface of the chassis 12 is reflected by applying a paint having a high light reflectance such as white. It can also function as a plate.
  • FIG. 2 is a diagram for explaining a main configuration of the active matrix substrate and the liquid crystal display device according to the first embodiment
  • FIG. 3 is a diagram for explaining a specific configuration of the active matrix substrate.
  • the liquid crystal display device 1 includes a panel control unit 22 that performs drive control of the liquid crystal panel 2 (FIG. 1) as the display unit that displays information such as characters and images, A plurality of, for example, 10 source drivers 23-1, 23-2,..., 23-9, 23-10 (hereinafter referred to as “23”) that operate based on the instruction signal from the panel control unit 22. ) And a plurality of, for example, six gate drivers 24-1, 24-2,..., 24-5, 24-6 (hereinafter collectively referred to as “24”).
  • the panel control unit 22 is provided in the drive circuit device 10 (FIG. 1), and receives a video signal from the outside of the liquid crystal display device 1.
  • the panel control unit 22 performs predetermined image processing on the input video signal to generate instruction signals to the source driver 23 and the gate driver 24, and the input video signal.
  • a frame buffer 22b capable of storing display data for one frame included.
  • the panel control unit 22 performs drive control of the source driver 23 and the gate driver 24 in accordance with the input video signal, so that information corresponding to the video signal is displayed on the liquid crystal panel 2.
  • the source driver 23 and the gate driver 24 are provided in the drive device 9 (FIG. 1), and are installed on the active matrix substrate 5 of the present embodiment that constitutes the array substrate. Specifically, the source drivers 23-1 to 23-10 are arranged along the lateral direction of the liquid crystal panel 2 on the surface of the active matrix substrate 5 in the outer area of the effective display area A of the liquid crystal panel 2 as a display panel. Are installed in a straight line. Further, the gate drivers 24-1 to 24-6 are linear on the surface of the active matrix substrate 5 so as to extend along the vertical direction (scanning direction described later) of the liquid crystal panel 2 in the outer region of the effective display region A. Is installed.
  • the source driver 23 and the gate driver 24 are drive circuits that drive a plurality of pixels P provided in the liquid crystal panel 2 in units of pixels.
  • the source driver 23 and the gate driver 24 include a plurality of source lines S1 to SM. (M is an integer of 10 or more, hereinafter collectively referred to as “S”) and a plurality of gate wirings G1 to GN (N is an integer of 6 or more and is hereinafter collectively referred to as “N”). It is connected. Further, the same number of source lines S are connected to the source drivers 23-1 to 23-10, and the same number of gate lines G are connected to the gate drivers 24-1 to 24-6.
  • (M / 10) source lines S are connected to each of the source drivers 23-1 to 23-10, and a voltage signal corresponding to the video signal is input from the source driver 23 to the source line S. Function as data wiring.
  • (N / 6) gate wirings G are connected to each of the gate drivers 24-1 to 24-6, and the scanning signals from the gate driver 24 as the scanning wiring driving circuit are sequentially supplied to the gate wiring G. By being input, it functions as a scanning wiring for performing a scanning operation.
  • the number of terminals connected to the gate wiring G and the number of empty terminals not connected to the gate wiring G are set. Is 1 ⁇ 2 of the total number of terminals (details will be described later).
  • the source lines S and the gate lines G are arranged in a matrix form at least in the effective display area A, and the areas of the plurality of pixels P are formed in the areas partitioned in the matrix form. ing. More specifically, as illustrated in FIG. 2, the source wiring S includes source wiring main body portions S1b, S2b, S3b,... Arranged in parallel to the vertical direction of the liquid crystal panel 2, and these source wiring main body portions. Connection wires S1a, S2a, S3a,... For connecting the source drivers 23-1 to 23-10 corresponding to S1b, S2b, S3b,. Similarly, the gate wiring G includes gate wiring main body portions G1b, G2b,...
  • the connection wiring portions S1a, S2a, S3a,... Connect the source drivers 23-1 to 23-10 corresponding to the source wiring main body portions S1b, S2b, S3b,. Therefore, the resistance value in each of the connection wiring portions S1a, S2a, S3a,... Is not increased as much as possible.
  • the connection wiring portions G1a, G2a,... Connect the gate drivers 24-1 to 24-6 corresponding to the gate wiring main body portions G1b, G2b,... So that the distance is not as long as possible.
  • the resistance values at the connection wiring portions G1a, G2a,... Are not increased as much as possible.
  • the plurality of pixels P include red, green, and blue pixels. Further, these red, green, and blue pixels are sequentially arranged in parallel with the gate wiring main body portions G1b, g2b,.
  • the gate of the switching element 25 provided for each pixel P is connected to the gate wiring main body portions G1b, g2b,.
  • the source of the switching element 25 is connected to the source wiring body portions S1b, S2b, S3b,.
  • a pixel electrode 26 provided for each pixel P is connected to the drain of each switching element 25.
  • the common electrode 27 is configured to face the pixel electrode 26 with the liquid crystal layer 4 (FIG. 1) provided on the liquid crystal panel 2 interposed therebetween.
  • the gate driver 24 sequentially outputs a scanning signal for turning on the gate of the corresponding switching element 25 to the gate wirings G1 to GN based on the instruction signal from the image processing unit 22a.
  • the source driver 23 outputs a voltage signal (gradation voltage) corresponding to the luminance (gradation) of the display image to the corresponding source lines S1 to SM based on the instruction signal from the image processing unit 22a.
  • FIG. 4 is a block diagram showing a specific configuration of the gate driver shown in FIG.
  • the gate driver 24 has a control logic 24a to which an instruction signal from the image processing unit 22a (FIG. 2) is input, and a bidirectional register 24b and a level shifter 24c connected to the control logic 24a. , OGx for outputting a scanning signal, for example, X (X is an integer of 2 or more), and an output circuit 24d connected to the level shifter 24c is provided.
  • the vertical shift clock signal GCK and the output enable signal GOE are input to the control logic 24a from the image processing unit 22a.
  • the control logic 24a is supplied with a high-level power supply voltage VCC and a low-level power supply voltage GND for the logic, and drives the bidirectional register 24b based on an instruction signal from the image processing section 22a. Necessary control signals are generated to operate the bidirectional register 24b.
  • the bidirectional register 24b outputs a start signal for starting output of the scanning signal to the level shifter 24c via the control logic 24a in accordance with the control signal from the control logic 24a.
  • the bidirectional register 24b sequentially outputs scanning signals to the level shifter 24c.
  • the level shifter 24c is supplied with a high-level power supply voltage VGH and a low-level power supply voltage VGL for driving the liquid crystal. Further, when the start signal from the bidirectional register 24b is input to the level shifter 24c and the scanning signal is sequentially input, the level of the scanning signal is sequentially shifted between the high level and the low level, and the scanning signal Are sequentially output to the output circuit 24d. Thus, the level shifter 24c outputs a scanning signal in a predetermined scanning direction from the output circuit 24d.
  • the output circuit 24d only X / 2 terminals among the X terminals OG1, OG2,... OGx are connected to the gate wiring G as shown in FIG. That is, in the output circuit 24d, only the terminals OG1 to OG (x / 2) provided on the upper side of FIG. 3 are connected to the gate wiring G, and the terminals OG (x / 2 + 1) to OG provided on the lower side of FIG. OGx is not connected to the gate line G and is a free terminal.
  • the output circuit 24d sequentially outputs scanning signals in the order from the terminal OG1 to the terminal OGx (that is, the scanning direction from the upper side to the lower side in FIG. 3).
  • the six gate drivers 24-1 to 24-6 are configured to sequentially output scanning signals in the order provided along the scanning direction from the upper side to the lower side in FIG. It is configured.
  • FIG. 5 is a timing chart showing the scanning operation on the active matrix substrate.
  • the gate driver 24-1 sequentially outputs a scanning signal from the terminal OG1 from the time point T1, and outputs a scanning signal from the terminal OG (x / 2) at the time point T2. Then, the scanning signal output operation from the terminals OG1 to OG (x / 2) connected to the gate wiring G is completed, and as shown in FIG. 5 (m), between the time point T1 and the time point T2, A scanning operation is performed in the display area including the gate line G connected to the gate driver 24-1.
  • the scanning signal is output to the vacant terminals OG (x / 2 + 1) to OGx during the period from the time point T2 to the time point T3 (the period indicated by hatching in the drawing).
  • these empty terminals OG (x / 2 + 1) to OGx are not connected to the gate wiring G, they do not contribute to the display operation on the liquid crystal panel 2 (the same applies to the gate drivers 24-2 to 24-6). .)
  • the image processing unit 22a outputs an instruction signal GSP2 for instructing the start of the scanning operation to the second gate driver 24-2 from the upper side immediately before the time point T2.
  • the scanning signal is sequentially output from the terminal OG1 from the time point T2, and the scanning signal is output from the terminal OG (x / 2) at the time point T3.
  • the scanning signal output operation from the terminals OG1 to OG (x / 2) connected to the gate wiring G is completed, and as shown in FIG. 5 (m), between the time T2 and the time T3, A scanning operation is performed in the display area including the gate line G connected to the gate driver 24-2.
  • the image processing unit 22a outputs an instruction signal GSP3 for instructing the start of the scanning operation to the third gate driver 24-3 from the top immediately before the time T3.
  • the gate driver 24-3 sequentially outputs the scanning signal from the terminal OG1 from the time point T3, and outputs the scanning signal from the terminal OG (x / 2) at the time point T4.
  • the scanning signal output operation from the terminals OG1 to OG (x / 2) connected to the gate wiring G is completed, and as shown in FIG. 5 (m), between the time T3 and the time T4, A scanning operation is performed in the display area including the gate line G connected to the gate driver 24-3.
  • the image processing unit 22a outputs an instruction signal GSP4 for instructing the start of the scanning operation to the fourth gate driver 24-4 from the top immediately before the time point T4.
  • the scanning signal is sequentially output from the terminal OG1 from the time point T4, and the scanning signal is output from the terminal OG (x / 2) at the time point T5.
  • the scanning signal output operation from the terminals OG1 to OG (x / 2) connected to the gate wiring G is completed, and as shown in FIG. 5 (m), between time T4 and time T5, A scanning operation is performed in the display area including the gate line G connected to the gate driver 24-4.
  • the image processing unit 22a outputs an instruction signal GSP5 for instructing the start of the scanning operation to the fifth gate driver 24-5 from the upper side immediately before the time T5.
  • the scanning signal is sequentially output from the terminal OG1 from the time point T5, and the scanning signal is output from the terminal OG (x / 2) at the time point T6.
  • the scanning signal output operation from the terminals OG1 to OG (x / 2) connected to the gate wiring G is completed, and as shown in FIG. 5 (m), between the time T5 and the time T6, A scanning operation is performed in the display area including the gate line G connected to the gate driver 24-5.
  • gate drivers 24-1 to 24-6 are linearly provided along the scanning direction. These gate drivers 24-1 to 24-6 are provided with empty terminals that are not connected to the gate wirings (scanning wirings) G1 to GN.
  • the scanning wiring driving circuit (gate driver 24) and the scanning wiring (gate wiring main body portions G1b, G2b,... ) Can be suppressed from increasing in resistance value of the connection wiring (connection wiring portions G1a, G2a,).
  • the active matrix substrate 5 capable of appropriately performing the scanning operation even when the panel size is increased can be easily configured.
  • each of the X terminals OG1, OG2,..., OGx is configured using six gate drivers in which only X / 2 terminals are connected to the gate wiring G.
  • three gate drivers having all X terminals connected to the gate wiring are used.
  • the length of the scanning wiring is a maximum of 1/3 of the vertical length of the active matrix substrate.
  • the length of the scanning wiring is a maximum of 1/6 of the length in the vertical direction of the active matrix substrate.
  • the active matrix substrate 5 that can appropriately perform the scanning operation even when the panel size is increased is used for the liquid crystal panel (display unit) 2. Even when the screen is enlarged and / or the definition is increased, the liquid crystal display device 1 having excellent display performance can be easily configured.
  • FIG. 6 is a diagram illustrating a specific configuration of an active matrix substrate according to the second embodiment of the present invention.
  • the main difference between this embodiment and the first embodiment is that, in the gate driver provided on one end side in the scanning direction, a terminal connected to the gate wiring and an empty terminal not connected to the gate wiring. Are sequentially provided along the scanning direction in this order, and in the gate driver provided on the other end side in the scanning direction, an empty terminal not connected to the gate wiring and a terminal connected to the gate wiring are scanned in this order. It is the point provided sequentially along the direction.
  • symbol is attached
  • gate drivers 34-1 to 34-6 are included in the active matrix substrate 5. On the surface, it is installed in a straight line along the vertical direction (scanning direction) of the liquid crystal panel 2 in the outer region of the effective display region A.
  • the same number of gate wirings G are connected as in the first embodiment.
  • the number of terminals connected to the gate wiring G and the number of empty terminals not connected to the gate wiring G are set. Is 1 ⁇ 2 of the total number of terminals.
  • the active matrix substrate 5 of the present embodiment is provided on the upper side (one end side in the scanning direction) and the lower side (the other end side in the scanning direction) of FIG. 6 as illustrated in FIG.
  • the gate drivers 34-1 and 34-6 are configured so that the terminals connected to the gate line G and the vacant terminals not connected to the gate line G are different from each other.
  • the active matrix substrate 5 of the present embodiment is configured so that the scanning direction in the scanning operation by the gate driver 34 can be easily reversed (details will be described later).
  • FIG. 7 is a block diagram showing a specific configuration of the gate driver shown in FIG.
  • the gate driver 34 has a control logic 34a to which an instruction signal from the image processing unit 22a (FIG. 2) is input, and the control logic 34a, as in the first embodiment.
  • a circuit 34d is provided.
  • the gate driver 34-6 is provided in the order of the empty terminal not connected to the gate wiring G and the terminal connected to the gate wiring G. It has been. That is, in the gate drivers 34-1 to 34-5, as in the first embodiment, among the terminals OG1 to OGx provided in the output circuit 34d, the terminals OG1 to OG provided on the upper side in FIG. Only (x / 2) is connected to the gate line G, and terminals OG (x / 2 + 1) to OGx provided on the lower side of FIG. On the other hand, in the gate driver 34-6, the terminals OG1 to OG (x / 2) provided on the upper side of FIG. 6 are not connected to the gate wiring G but are vacant terminals, and the terminals provided on the lower side of FIG. Only OG (x / 2 + 1) to OGx are connected to the gate line G.
  • the gate driver 34 is configured so that the scanning direction in the scanning operation can be reversed.
  • a terminal for switching the scanning direction is provided in the control logic 34a. That is, in the control logic 34a, the scanning operation by the gate drivers 34-1 to 34-6 is the same as the scanning operation in the scanning direction from the upper side to the lower side in FIG. 6 (hereinafter referred to as “normal scan”).
  • a switching signal LBR instructing switching of the scanning operation in the scanning direction from the lower side to the upper side (hereinafter referred to as “reverse scanning”) is input from the image processing unit 22a. More specifically, in the gate driver 34, when the switching signal LBR is at a low level and a high level, a normal scan and a reverse scan are performed, respectively.
  • control logic 34a input / output terminals GSPOI and GSPIO for inputting / outputting a control signal for notifying start of scanning signal output are provided in the control logic 34a. That is, in the gate driver 34, when a normal scan is performed, a control signal for notifying the subsequent gate driver 34 in the scanning direction of the start of scanning signal output is output from the input / output terminal GSPIO. The signal is input to the input / output terminal GSPOI provided in the gate driver 34. When reverse scanning is performed, the functions of the input / output terminals GSPOI and GSPIO are reversed from those in the normal scanning, and control signals for notifying the start of scanning signal output are input / output.
  • FIG. 8 is a timing chart showing a specific example of the scanning operation on the active matrix substrate shown in FIG. 6, and FIG. 9 shows an operation example of the gate driver shown in FIG. 7 in the scanning operation shown in FIG. It is a timing chart.
  • FIG. 10 is a timing chart showing another specific example of the scanning operation on the active matrix substrate shown in FIG. 6, and FIG. 11 is an operation example of the gate driver shown in FIG. 7 in the scanning operation shown in FIG. It is a timing chart which shows.
  • the gate driver 34-1 sequentially outputs the scanning signal from the terminal OG1 from the time point T8, and outputs the scanning signal from the terminal OG (x / 2) at the time point T9. Then, the scanning signal output operation from the terminals OG1 to OG (x / 2) connected to the gate wiring G is completed, and as shown in FIG. 8 (m), between the time T8 and the time T9, A scanning operation is performed in the display area including the gate line G connected to the gate driver 34-1.
  • the scanning signal is output to the vacant terminals OG (x / 2 + 1) to OGx during a period from time T9 to time T10 (a period indicated by hatching in the drawing).
  • these empty terminals OG (x / 2 + 1) to OGx are not connected to the gate wiring G, they do not contribute to the display operation on the liquid crystal panel 2 (the same applies to the gate drivers 34-2 to 34-5). .
  • the image processing unit 22a outputs an instruction signal GSP2 for instructing the start of the scanning operation to the second gate driver 34-2 from the upper side immediately before time T9.
  • the scanning signal is sequentially output from the terminal OG1 from the time point T9, and the scanning signal is output from the terminal OG (x / 2) at the time point T3.
  • the scanning signal output operation from the terminals OG1 to OG (x / 2) connected to the gate wiring G is completed, and as shown in FIG. 8 (m), between time T9 and time T10, A scanning operation is performed in the display area including the gate line G connected to the gate driver 34-2.
  • the gate driver 34-2 when the control signal from the gate driver 34-1 is input to the input / output terminal GSPOI, the terminals OG1 to OGx are changed to those shown in FIG. As shown in FIG. 9 (k), scanning signals are sequentially output in synchronization with the vertical shift clock signal GCK shown in FIG. 9 (a).
  • the gate driver 34-2 outputs a control signal from the input / output terminal GSPIO to the gate driver 34-3 in synchronization with the scanning signal output operation at the terminal OGx. As a result, the gate driver 34-3 notifies the gate driver 34-2 of the start of scanning signal output.
  • the image processing unit 22a instructs the third gate driver 34-3 from the upper side to start the scanning operation immediately before time T10.
  • the gate driver 34-3 sequentially outputs the scanning signal from the terminal OG1 from the time point T10, and outputs the scanning signal from the terminal OG (x / 2) at the time point T11. Is done. Then, the scanning signal output operation from the terminals OG1 to OG (x / 2) connected to the gate wiring G is completed, and as shown in FIG. 8 (m), between time T10 and time T11, A scanning operation is performed in the display area including the gate line G connected to the gate driver 34-3.
  • the image processing unit 22a outputs an instruction signal GSP4 for instructing the start of the scanning operation to the fourth gate driver 34-4 from the top immediately before time T11.
  • the gate driver 34-4 sequentially outputs the scanning signal from the terminal OG1 from the time point T11, and outputs the scanning signal from the terminal OG (x / 2) at the time point T12.
  • the scanning signal output operation from the terminals OG1 to OG (x / 2) connected to the gate wiring G is completed, and as shown in FIG. 8 (m), between the time T11 and the time T12, A scanning operation is performed in the display area including the gate line G connected to the gate driver 34-4.
  • the image processing unit 22a outputs an instruction signal GSP5 for instructing the start of the scanning operation to the fifth gate driver 34-5 from the upper side immediately before time T12.
  • the gate driver 34-5 sequentially outputs the scanning signal from the terminal OG1 from the time point T12, and outputs the scanning signal from the terminal OG (x / 2) at the time point T13.
  • the scanning signal output operation from the terminals OG1 to OG (x / 2) connected to the gate wiring G is completed, and as shown in FIG. 8 (m), between the time T12 and the time T13, A scanning operation is performed in the display area including the gate line G connected to the gate driver 34-5.
  • the image processing unit 22a outputs an instruction signal GSP6 instructing the start of the scanning operation to the gate driver 34-6 immediately before the time T12. That is, in this embodiment, the image processing unit 22a outputs the instruction signals GSP5 and GSP6 at the same timing.
  • the scanning signal is output to the vacant terminals OG1 to OG (x / 2) in the period from the time T12 to the time T13 (the period indicated by hatching in the drawing).
  • these vacant terminals OG1 to OG (x / 2) are not connected to the gate line G and thus do not contribute to the display operation on the liquid crystal panel 2.
  • the gate driver 34-6 sequentially outputs the scanning signal from the terminal OG (x / 2 + 1) from the time point T6, and outputs the scanning signal from the terminal OGx at the time point T14. Then, the scanning signal output operation from the terminals OG (x / 2 + 1) to OGx connected to the gate wiring G is completed, and as shown in FIG. 8 (m), between the time T13 and the time T14, A scanning operation is performed in the display area including the gate line G connected to the gate driver 34-6. Thereby, one scanning operation on the entire surface of the liquid crystal panel 2 is completed.
  • the scanning signal is sequentially output from the terminal OGx from the time point T15, and the scanning signal is output from the terminal OG (x / 2 + 1) at the time point T16. Then, the scanning signal output operation from the terminals OGx to OG (x / 2 + 1) connected to the gate wiring G is completed, and as shown in FIG. 10 (m), between time T15 and time T16, A scanning operation is performed in the display area including the gate line G connected to the gate driver 34-6.
  • the scanning signal is output to the vacant terminals OG (x / 2) to OG1 in the period from the time T16 to the time T17 (the period indicated by hatching in the drawing).
  • these empty terminals OG (x / 2) to OG1 are not connected to the gate wiring G, they do not contribute to the display operation on the liquid crystal panel 2.
  • the image processing unit 22a outputs an instruction signal GSP5 for instructing the start of the scanning operation to the gate driver 34-5 immediately before time T15. That is, in this embodiment, the image processing unit 22a outputs the instruction signals GSP5 and GSP6 at the same timing.
  • the scanning signal is output to the vacant terminals OG (x / 2 + 1) to OGx during the period from the time T15 to the time T16 (the period indicated by hatching in the drawing).
  • these empty terminals OG (x / 2 + 1) to OGx are not connected to the gate wiring G, they do not contribute to the display operation on the liquid crystal panel 2 (the same applies to the gate drivers 34-2 to 34-5). .
  • the gate driver 34-5 sequentially outputs the scanning signal from the terminal OG (x / 2) from the time point T16, and outputs the scanning signal from the terminal OG1 at the time point T17. Then, the scanning signal output operation from the terminals OG (x / 2) to OG1 connected to the gate wiring G is completed, and as shown in FIG. 10 (m), between the time T16 and the time T17, A scanning operation is performed in the display area including the gate line G connected to the gate driver 34-5.
  • the gate driver 34-5 when the control signal from the gate driver 34-6 is inputted to the input / output terminal GSPIO, the terminals OGx to OG1 are changed to those shown in FIG. As shown in FIG. 11 (k), scanning signals are sequentially output in synchronization with the vertical shift clock signal GCK shown in FIG. 11 (a). Further, the gate driver 34-5 outputs a control signal from the input / output terminal GSPOI to the gate driver 34-4 in synchronization with the scanning signal output operation at the terminal OG1. As a result, the gate driver 34-4 is notified of the start of scanning signal output from the gate driver 34-5.
  • the image processing unit 22a instructs the fourth gate driver 34-4 from the upper side to start the scanning operation immediately before time T16.
  • the gate driver 34-4 sequentially outputs the scanning signal from the terminal OG (x / 2) from the time point T17, and outputs the scanning signal from the terminal OG1 at the time point T18. Is done. Then, the scanning signal output operation from the terminals OG (x / 2) to OG1 connected to the gate wiring G is completed, and as shown in FIG. 10 (m), between time T17 and time T18, A scanning operation is performed in the display area including the gate line G connected to the gate driver 34-4.
  • the image processing unit 22a outputs an instruction signal GSP3 for instructing the start of the scanning operation to the third gate driver 34-3 from the upper side immediately before time T17.
  • the gate driver 34-3 sequentially outputs the scanning signal from the terminal OG (x / 2) from the time point T18, and outputs the scanning signal from the terminal OG1 at the time point T19.
  • the scanning signal output operation from the terminals OG (x / 2) to OG1 connected to the gate line G is completed, and as shown in FIG. 10 (m), between time T18 and time T19, A scanning operation is performed in the display area including the gate line G connected to the gate driver 34-3.
  • the image processing unit 22a outputs the instruction signal GSP2 instructing the start of the scanning operation to the second gate driver 34-2 from the upper side immediately before the time T18.
  • the gate driver 34-2 sequentially outputs the scanning signal from the terminal OG (x / 2) from the time point T19, and outputs the scanning signal from the terminal OG1 at the time point T20.
  • the scanning signal output operation from the terminals OG (x / 2) to OG1 connected to the gate wiring G is completed, and as shown in FIG. 10 (m), between time T19 and time T20, A scanning operation is performed in the display area including the gate line G connected to the gate driver 34-2.
  • the image processing unit 22a outputs an instruction signal GSP1 for instructing the start of the scanning operation to the first gate driver 34-1 from the top immediately before time T19.
  • the gate driver 34-1 sequentially outputs the scanning signal from the terminal OG (x / 2) from the time point T20, and outputs the scanning signal from the terminal OG1 at the time point T21.
  • the scanning signal output operation from the terminals OG (x / 2) to OG1 connected to the gate wiring G is completed, and as shown in FIG. 10 (m), between time T20 and time T21, A scanning operation is performed in the display area including the gate line G connected to the gate driver 34-1. Thereby, one scanning operation on the entire surface of the liquid crystal panel 2 is completed.
  • the present embodiment can achieve the same operations and effects as the first embodiment. Further, in the active matrix substrate 5 of the present embodiment, as shown in FIGS. 8 and 10, the normal scan and the reverse scan can be appropriately performed, and the scanning direction can be easily reversed. As a result, the active matrix substrate 5 of the present embodiment can easily perform upside down driving. On the other hand, with the active matrix substrate 5 of the first embodiment, it is not easy to perform reverse scanning appropriately.
  • the image processing unit 22a needs to output the instruction signal GSP6 to the gate driver 24-6 before the period from the time T23 to the time T24 when the scanning operation in the display area including the gate wiring G is performed.
  • the display device of the present invention is anything as long as a display panel including an active matrix substrate is used for a display portion. It is not limited.
  • the display device of the present invention includes an active matrix substrate having a plurality of data lines and a plurality of scanning lines arranged in a matrix, and a plurality of pixels provided in the vicinity of the intersection of the data lines and the scanning lines. Anything used may be used.
  • the display device of the present invention uses a transflective or reflective liquid crystal panel or an active matrix substrate such as an organic EL (Electronic Luminescence) element, an inorganic EL element, or a field emission display. It can be applied to various display devices.
  • a transflective or reflective liquid crystal panel or an active matrix substrate such as an organic EL (Electronic Luminescence) element, an inorganic EL element, or a field emission display. It can be applied to various display devices.
  • the gate driver scanning wiring driving circuit
  • a terminal connected to the gate wiring scanning wiring
  • an empty space not connected to the gate wiring in this order, the terminals are sequentially provided along the scanning direction, and in the gate driver provided on the other end side in the scanning direction, the empty terminals not connected to the gate wiring and the terminals connected to the gate wiring are arranged in this order. The case where they are sequentially provided along the scanning direction has been described.
  • the present invention is not limited to this, and in a plurality of scanning wiring driving circuits, in a scanning wiring driving circuit provided on one end side in the scanning direction, a terminal connected to the scanning wiring is one end in the scanning direction.
  • the terminals connected to the scanning wiring are the one end side and the other end in the scanning direction. What is necessary is just to be provided in the other side of the part side. Thus, it is possible to easily perform upside down driving for inverting the scanning direction and displaying the image accurately upside down.
  • a terminal connected to the scanning wiring may be provided on one end side.
  • the configuration as in the second embodiment is preferable in that it is possible to more easily perform the upside down driving in which the scanning direction is reversed and the image is accurately displayed upside down. .
  • the present invention is not limited to this, and the present invention is not limited to this, as long as an empty terminal not connected to the scanning wiring is provided in the scanning wiring driving circuit. It is not limited.
  • the number of terminals connected to the scanning wiring is set to be the same, and the number of empty terminals not connected to the scanning wiring is the same.
  • the setting is preferable in that the load applied to all the scanning wiring drive circuits can be made uniform and the scanning operation can be easily performed.
  • the number of terminals connected to the scanning wiring is set to the same number as the number of empty terminals not connected to the scanning wiring.
  • the connection operation between the scanning wiring drive circuit and the scanning wiring can be simplified and the scanning operation can be performed more easily.
  • the present invention is useful for an active matrix substrate capable of appropriately performing a scanning operation even when the panel size is increased, and a high-performance display device using the active matrix substrate.

Abstract

　マトリクス状に配列された複数のソース配線（データ配線）（Ｓ）及び複数のゲート配線（走査配線）（Ｇ）と、ソース配線（Ｓ）とゲート配線（Ｇ）との交差部の近傍に設けられた複数の画素（Ｐ）を備え、液晶パネル（表示パネル）（２）の基板として用いられるアクティブマトリクス基板（５）において、複数のゲート配線（Ｇ）に対して、所定の走査方向で走査信号を順次出力する複数のゲートドライバ（走査配線駆動回路）（２４－１～２４－６）を、当該走査方向に沿うように設ける。さらに、ゲート配線（Ｇ）に接続されない空き端子をゲートドライバ（２４－１～２４－６）に設ける。

Description

アクティブマトリクス基板、及び表示装置
　本発明は、複数のデータ配線及び複数の走査配線がマトリクス状に配列されたアクティブマトリクス基板、及びこれを用いた表示装置に関する。
　近年、例えば液晶表示装置は、在来のブラウン管に比べて薄型、軽量などの特長を有するフラットパネルディスプレイとして、液晶テレビ、モニター、携帯電話などに幅広く利用されている。このような液晶表示装置では、複数のデータ配線及び複数の走査配線をマトリクス状に配線するとともに、データ配線と走査配線との交差部の近傍に薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）等のスイッチング素子を有する画素をマトリクス状に配置したアクティブマトリクス基板を、表示パネルとしての液晶パネルに用いたものが知られている（例えば、特開２００３－５８１１９号公報参照。）。
　また、従来のアクティブマトリクス基板には、例えば特開２００６－３３７７１０号公報に記載されているように、液晶パネルの表示部（有効表示領域）の両側にゲートドライバを設けて、走査配線を駆動することが提案されている。すなわち、この従来のアクティブマトリクス基板では、表示部の一方側のゲートドライバを奇数行目の走査配線を接続するとともに、表示部の他方側のゲートドライバに偶数行目の走査配線を接続する。そして、この従来のアクティブマトリクス基板では、一方側及び他方側のゲートドライバが走査信号を順次出力することで走査動作を行うようになっていた。
　また、上記従来のアクティブマトリクス基板では、走査配線を介して一方側及び他方側のゲートドライバを相互に接続することにより、表示部の両側にゲートドライバを設けた場合でも、回路規模が大きくなるのを防止して、液晶表示装置を小型化することが可能とされていた。
　しかしながら、上記のような従来のアクティブマトリクス基板では、液晶表示装置での大画面化や高精細化等に対応すべく、パネルサイズが大きくされたとき（画素数が増加されたときを含む）、ゲートドライバ（走査配線駆動回路）による走査動作を適切に行えないおそれがあった。
　具体的にいえば、従来のアクティブマトリクス基板では、画素数の増加に応じて、走査配線が増やされたり、大画面化に従い、パネルサイズが大きくされたりすると、両側の各ゲートドライバと走査配線とを接続する接続配線を微細化したり、長くさせたりする必要が発生して、当該接続配線の抵抗値が著しく大きくなることがあった。すなわち、従来のアクティブマトリクス基板では、パネルサイズが大きくされると、ゲートドライバの走査方向（例えば、マトリクスの行方向）での寸法に比べて、同走査方向での一端部側に設けられた走査配線と他端部側に設けられた走査配線との離間寸法が大幅に大きくなった。このため、従来のアクティブマトリクス基板では、例えば一端部側に設けられた走査配線とゲートドライバとを接続する接続配線の寸法が長くなって、その抵抗値が増大した。
　また、ゲートドライバに接続される走査配線の数が増えることから、隣接する２つの上記接続配線の間隔（ピッチ）を狭くすることが要求され、複数の走査配線にそれぞれ接続される複数の接続配線において、各幅寸法（断面積）を小さくすることが求められた。つまり、従来のアクティブマトリクス基板では、画素数の増加に応じて複数の接続配線を全体的に微細化することが求められ、これらの接続配線の抵抗値の著しい増大を招くことがあった。この結果、従来のアクティブマトリクス基板では、ゲートドライバからの距離に応じて、走査信号が著しく小さくなることがあり、適切な走査動作を行えないおそれを生じることがあった。
　なお、上記のような抵抗値の増大に対処するために、ゲートドライバからの走査信号の電圧値を高くすることも考えられるが、ゲートドライバの大幅なコストアップや接続配線や走査配線などでの絶縁耐力を不必要に大きくすることが要求されて、アクティブマトリクス基板が複雑化や大型化するという別の問題点を生じるおそれがあった。
　上記の課題を鑑み、本発明は、パネルサイズが大きくされたときでも、走査動作を適切に行わせることができるアクティブマトリクス基板、及びこれを用いた表示装置を提供することを目的とする。
　上記の目的を達成するために、本発明にかかるアクティブマトリクス基板は、マトリクス状に配列された複数のデータ配線及び複数の走査配線と、前記データ配線と前記走査配線との交差部の近傍に設けられた複数の画素を備え、表示パネルの基板として用いられるアクティブマトリクス基板であって、
　前記複数の走査配線に対して、所定の走査方向で走査信号を順次出力する複数の走査配線駆動回路を、当該走査方向に沿うように設けるとともに、
　前記複数の走査配線駆動回路全てに、前記走査配線に接続されない空き端子を設けたことを特徴とするものである。
　上記のように構成されたアクティブマトリクス基板では、複数の走査配線駆動回路が走査方向に沿うように設けられている。また、上記複数の全ての走査配線駆動回路では、走査配線に接続されない空き端子が設けられている。これにより、上記従来例と異なり、パネルサイズが大きくされたときでも、走査配線駆動回路と走査配線とを接続する接続配線の抵抗値が増大するのを抑制することができる。この結果、従来例と異なり、パネルサイズが大きくされたときでも、走査動作を適切に行わせることができるアクティブマトリクス基板を容易に構成することができる。
　また、上記アクティブマトリクス基板では、前記複数の走査配線駆動回路において、前記走査方向の一端部側に設けられた走査配線駆動回路では、前記走査配線に接続される端子が前記走査方向の一端部側及び他端部側の一方側に設けられ、かつ、
　前記走査方向の他端部側に設けられた走査配線駆動回路では、前記走査配線に接続される端子が前記走査方向の一端部側及び他端部側の他方側に設けられてもよい。
　この場合、走査方向を反転させて、映像を正確に上下逆に表示させる上下反転駆動を容易に行うことが可能となる。
　また、上記アクティブマトリクス基板では、前記複数の走査配線駆動回路において、前記走査方向の一端部側に設けられた走査配線駆動回路では、前記走査配線に接続される端子と前記走査配線に接続されない空き端子とがこの順番で前記走査方向に沿って順次設けられ、かつ、
　前記走査方向の他端部側に設けられた走査配線駆動回路では、前記走査配線に接続されない空き端子と前記走査配線に接続される端子とがこの順番で前記走査方向に沿って順次設けられていることが好ましい。
　この場合、走査方向を反転させて、映像を正確に上下逆に表示させる上下反転駆動をより容易に行うことが可能となる。
　また、上記アクティブマトリクス基板において、前記複数の走査配線駆動回路では、前記走査配線に接続される端子の設置数が同じに設定され、かつ、前記走査配線に接続されない空き端子の設置数が同じに設定されていることが好ましい。
　この場合、全ての走査配線駆動回路にかかる負荷を均一にすることができるとともに、走査動作を容易に行わせることができる。
　また、上記アクティブマトリクス基板では、前記複数の各走査配線駆動回路において、前記走査配線に接続される端子の設置数と、前記走査配線に接続されない空き端子の設置数とが同じ数に設定されてもよい。
　この場合、走査配線駆動回路と走査配線との接続作業の簡単化を図ることができるとともに、走査動作をより容易に行わせることができる。
　また、本発明の表示装置は、表示部を備えた表示装置であって、
　前記表示部には、上記いずれかに記載のアクティブマトリクス基板が用いられている。
　上記のように構成された表示装置では、パネルサイズが大きくされたときでも、走査動作を適切に行わせることができるアクティブマトリクス基板が表示部に用いられているので、大画面化及び／または高精細化されたときでも、優れた表示性能を有する表示装置を容易に構成することができる。
　本発明によれば、パネルサイズが大きくされたときでも、走査動作を適切に行わせることができるアクティブマトリクス基板、及びこれを用いた表示装置を提供することが可能となる。
本発明の第１の実施形態にかかる液晶表示装置を説明する概略断面図である。 上記第１の実施形態のアクティブマトリクス基板及び液晶表示装置の要部構成を説明する図である。 上記アクティブマトリクス基板の具体的な構成を説明する図である。 図３に示したゲートドライバの具体的な構成を示すブロック図である。 上記アクティブマトリクス基板での走査動作を示すタイミングチャートである。 本発明の第２の実施形態にかかるアクティブマトリクス基板の具体的な構成を説明する図である。 図６に示したゲートドライバの具体的な構成を示すブロック図である。 図６に示したアクティブマトリクス基板での走査動作の具体例を示すタイミングチャートである。 図８に示した走査動作における、図７に示したゲートドライバの動作例を示すタイミングチャートである。 図６に示したアクティブマトリクス基板での走査動作の別の具体例を示すタイミングチャートである。 図１０に示した走査動作における、図７に示したゲートドライバの動作例を示すタイミングチャートである。 図３に示したアクティブマトリクス基板において、図１０に示した走査動作を実施させた場合での問題点を説明する図である。
　以下、本発明のアクティブマトリクス基板、及び表示装置の好ましい実施形態について、図面を参照しながら説明する。なお、以下の説明では、本発明を透過型の液晶表示装置に適用した場合を例示して説明する。また、各図中の構成部材の寸法は、実際の構成部材の寸法及び各構成部材の寸法比率等を忠実に表したものではない。
　［第１の実施形態］
　図１は、本発明の第１の実施形態にかかる液晶表示装置を説明する概略断面図である。図において、本実施形態の液晶表示装置１には、図の上側が視認側（表示面側）として設置される表示部としての液晶パネル２と、液晶パネル２の非表示面側（図の下側）に配置されて、当該液晶パネル２を照明する照明光を発生する照明装置３とが設けられている。
　液晶パネル２は、液晶層４と、液晶層４を狭持する本発明のアクティブマトリクス基板５及びカラーフィルタ基板６と、アクティブマトリクス基板５及びカラーフィルタ基板６の各外側表面上にそれぞれ設けられた偏光板７、８とを備えている。また、液晶パネル２には、当該液晶パネル２を駆動するためのドライバ装置９、及びフレキシブルプリント基板１１を介してドライバ装置９に接続された駆動回路装置１０が設けられており、液晶パネル２では、液晶層４を画素単位に駆動可能に構成されている。そして、液晶パネル２では、液晶層４によって偏光板７を介して入射された上記照明光の偏光状態が変調され、かつ、偏光板８を通過する光量が制御されることにより、所望画像が表示される。
　尚、液晶パネル２の液晶モードや画素構造は任意である。また、液晶パネル２の駆動モードも任意である。すなわち、液晶パネル２としては、情報を表示できる任意の液晶パネルを用いることができる。それ故、図１においては液晶パネル２の詳細な構造を図示せず、その説明も省略する。
　照明装置３には、図の上側（液晶パネル２側）が開口した有底状のシャーシ１２と、シャーシ１２の液晶パネル２側に設置された枠状のフレーム１３とが設けられている。また、シャーシ１２及びフレーム１３は、金属または合成樹脂によって構成されており、フレーム１３の上方に液晶パネル２が設置された状態で、断面Ｌ字状のベゼル１４にて狭持されている。これにより、照明装置３は、液晶パネル２に組み付けられて、当該照明装置３からの照明光が液晶パネル２に入射される透過型の液晶表示装置１として一体化されている。
　また、照明装置３は、シャーシ１２の開口部を覆うように設置された拡散板１５と、拡散板１５の上方で液晶パネル２側に設置された光学シート１７と、シャーシ１２の内面に設けられた反射シート２１とを備えている。また、照明装置３では、複数、例えば６本の冷陰極蛍光管２０がシャーシ１２の内部で液晶パネル２の下方側に設けられており、直下型の照明装置３を構成している。そして、照明装置３では、各冷陰極蛍光管２０からの光が液晶パネル２に対向配置される照明装置３の発光面から上記照明光として出射されるようになっている。
　尚、上記の説明では、直下型の照明装置３を用いた構成について説明したが、本実施形態はこれに限定されるものではなく、導光板を有するエッジライト型の照明装置を用いてもよい。また、冷陰極蛍光管以外の熱陰極蛍光管やＬＥＤなどの他の光源を有する照明装置も用いることができる。
　拡散板１５は、例えば厚さ２ｍｍ程度の長方形状の合成樹脂またはガラス材を用いて構成されており、冷陰極蛍光管２０からの光を拡散して、光学シート１７側に出射する。また、拡散板１５は、その四辺側がシャーシ１２の上側に設けられた枠状の表面上に載置されており、弾性変形可能な押圧部材１６を介在させてシャーシ１２の当該表面とフレーム１３の内面とで狭持された状態で照明装置３の内部に組み込まれている。さらに、拡散板１５では、その略中央部がシャーシ１２内部に設置された透明な支持部材（図示せず）にて支えられており、シャーシ１２の内側に撓むのが防がれている。
　また、拡散板１５は、シャーシ１２と押圧部材１６との間で移動可能に保持されており、冷陰極蛍光管２０の発熱やシャーシ１２の内部の温度上昇などの熱の影響により、当該拡散板１５に伸縮（塑性）変形が生じたときでも、押圧部材１６が弾性変形することにて当該塑性変形が吸収されて、冷陰極蛍光管２０からの光の拡散性を極力低下しないようになっている。また、合成樹脂に比べて熱に強いガラス材の拡散板１５を用いる場合の方が、上記熱の影響による反り、黄変、熱変形等が生じ難い点で好ましい。
　光学シート１７には、例えば厚さ０．５ｍｍ程度の合成樹脂フィルムにより構成された集光シートが含まれており、液晶パネル２への上記照明光の輝度を上昇させるように構成されている。また、光学シート１７には、液晶パネル２の表示面での表示品位の向上を行うためなどのプリズムシート、拡散シート、偏光シートなどの公知の光学シート材が必要に応じて適宜積層されるようになっている。そして、光学シート１７は、拡散板１５から出射された光を、所定の輝度（例えば、１００００ｃｄ／ｍ2）以上で、かつ、均一な輝度を有する面状光に変換し照明光として液晶パネル２側に入射させるように構成されている。なお、上記の説明以外に、例えば液晶パネル２の上方（表示面側）に当該液晶パネル２の視野角を調整するための拡散シート等の光学部材を適宜積層してもよい。
　また、光学シート１７では、例えば液晶表示装置１の実使用時に上側となる、図１の左端辺側の中央部に、同図の左側に突出した突出部が形成されている。そして、光学シート１７では、上記突出部だけが弾性材１８を介在させてフレーム１３の内面と押圧部材１６とで狭持されており、当該光学シート１７は、照明装置３の内部に伸縮可能な状態で組み込まれている。これにより、光学シート１７では、冷陰極蛍光管２０の発熱などの上記の熱の影響により、伸縮（塑性）変形が生じたときでも、上記突出部を基準とした自由な伸縮変形が可能となり、シワや撓みなどが当該光学シート１７に発生するのが極力防がれるように構成されている。この結果、液晶表示装置１では、光学シート１７の撓み等に起因して、輝度ムラなどの表示品位の低下が液晶パネル２の表示面に発生するのを極力防止できるようになっている。
　各冷陰極蛍光管２０には、直管状のものが用いられており、その両端部に設けられた電極部（図示せず）がシャーシ１２の外側にて支持されている。また、各冷陰極蛍光管２０には、直径３．０～４．０ｍｍ程度の発光効率に優れた細管化されたものが使用されており、各冷陰極蛍光管２０は、図示しない光源保持具によって拡散板１５及び反射シート２１との各間の距離を所定距離に保たれた状態で、シャーシ１２の内部に保持されている。さらに、冷陰極蛍光管２０は、その長手方向が重力の作用方向と直交する方向に平行となるように、配置されている。これにより、冷陰極蛍光管２０では、その内部に封入された水銀（蒸気）が重力の作用により長手方向の一方の端部側に集まるのが防がれて、ランプ寿命が大幅に向上されている。
　反射シート２１は、例えば厚さ０．２～０．５ｍｍ程度のアルミニウムや銀などの光反射率の高い金属薄膜により構成されており、冷陰極蛍光管２０の光を拡散板１５に向かって反射する反射板として機能するようになっている。これにより、照明装置３では、冷陰極蛍光管２０から発光された光を拡散板１５側に効率よく反射して当該光の利用効率及び拡散板１５での輝度を高めることができる。なお、この説明以外に、上記金属薄膜に代えて、合成樹脂製の反射シート材を使用したり、例えばシャーシ１２の内面に光反射率の高い白色等の塗料を塗布することによって当該内面を反射板として機能させたりすることもできる。
　次に、図２及び図３も参照して、本実施形態のアクティブマトリクス基板５について具体的に説明する。
　図２は上記第１の実施形態のアクティブマトリクス基板及び液晶表示装置の要部構成を説明する図であり、図３は上記アクティブマトリクス基板の具体的な構成を説明する図である。
　図２及び図３において、液晶表示装置１（図１）には、文字や画像等の情報を表示する上記表示部としての液晶パネル２（図１）の駆動制御を行うパネル制御部２２と、このパネル制御部２２からの指示信号を基に動作する複数、例えば１０個のソースドライバ２３－１、２３－２、…、２３－９、２３－１０（以下、“２３”にて総称する。）及び複数、例えば６個のゲートドライバ２４－１、２４－２、…、２４－５、２４－６（以下、“２４”にて総称する。）が設けられている。
　パネル制御部２２は、駆動回路装置１０（図１）に設けられたものであり、液晶表示装置１の外部からの映像信号が入力されるようになっている。また、パネル制御部２２は、入力された映像信号に対して所定の画像処理を行ってソースドライバ２３及びゲートドライバ２４への各指示信号を生成する画像処理部２２ａと、入力された映像信号に含まれた１フレーム分の表示データを記憶可能なフレームバッファ２２ｂとを備えている。そして、パネル制御部２２が、入力された映像信号に応じて、ソースドライバ２３及びゲートドライバ２４の駆動制御を行うことにより、その映像信号に応じた情報が液晶パネル２に表示される。
　ソースドライバ２３及びゲートドライバ２４は、ドライブ装置９（図１）に設けられたものであり、アレイ基板を構成する、本実施形態のアクティブマトリクス基板５上に設置されている。具体的には、ソースドライバ２３－１～２３－１０は、アクティブマトリクス基板５の表面上において、表示パネルとしての液晶パネル２の有効表示領域Ａの外側領域で当該液晶パネル２の横方向に沿うように直線状に設置されている。また、ゲートドライバ２４－１～２４－６は、アクティブマトリクス基板５の表面上において、上記有効表示領域Ａの外側領域で当該液晶パネル２の縦方向（後述の走査方向）に沿うように直線状に設置されている。
　また、ソースドライバ２３及びゲートドライバ２４は、液晶パネル２に設けられた複数の画素Ｐを画素単位に駆動する駆動回路であり、ソースドライバ２３及びゲートドライバ２４には、複数のソース配線Ｓ１～ＳＭ（Ｍは、１０以上の整数、以下、“Ｓ”にて総称する。）及び複数のゲート配線Ｇ１～ＧＮ（Ｎは、６以上の整数、以下、“Ｎ”にて総称する。）がそれぞれ接続されている。また、各ソースドライバ２３－１～２３－１０では、同じ数のソース配線Ｓが接続され、各ゲートドライバ２４－１～２４－６では、同じ数のゲート配線Ｇが接続されている。
　すなわち、各ソースドライバ２３－１～２３－１０には、（Ｍ／１０）本のソース配線Ｓが接続されており、ソース配線Ｓが上記映像信号に応じた電圧信号がソースドライバ２３から入力されるデータ配線として機能するようになっている。また、各ゲートドライバ２４－１～２４－６には、（Ｎ／６）本のゲート配線Ｇが接続されており、ゲート配線Ｇが走査配線駆動回路としてのゲートドライバ２４からの走査信号が順次入力されることによって走査動作が行われる走査配線として機能するようになっている。
　さらに、各ゲートドライバ２４－１～２４－６では、図３にハッチングなし及びハッチングありで示すように、ゲート配線Ｇに接続される端子の設置数及びゲート配線Ｇに接続されない空き端子の設置数を全体の端子数の１／２とされている（詳細は後述。）。
　また、ソース配線Ｓ及びゲート配線Ｇは、少なくとも有効表示領域Ａ内において、マトリクス状に配列されており、当該マトリクス状に区画された各領域には、上記複数の各画素Ｐの領域が形成されている。具体的にいえば、図２に例示するように、ソース配線Ｓには、液晶パネル２の縦方向に平行に配列されたソース配線本体部Ｓ１ｂ、Ｓ２ｂ、Ｓ３ｂ、…と、これらソース配線本体部Ｓ１ｂ、Ｓ２ｂ、Ｓ３ｂ、…と対応するソースドライバ２３－１～２３－１０を距離が可能な限り長くならないように繋ぐ接続配線部Ｓ１ａ、Ｓ２ａ、Ｓ３ａ、…とが含まれている。同様に、ゲート配線Ｇには、液晶パネル２の横方向に平行に配列されたゲート配線本体部Ｇ１ｂ、Ｇ２ｂ、…と、これらゲート配線本体部Ｇ１ｂ、Ｇ２ｂ、…と対応するゲートドライバ２４－１～２４－６を距離が可能な限り長くならないように繋ぐ接続配線部Ｇ１ａ、Ｇ２ａ、…とが含まれている。
　そして、ソース配線Ｓ及びゲート配線Ｇでは、ソース配線本体部Ｓ１ｂ、Ｓ２ｂ、Ｓ３ｂ、…とゲート配線本体部Ｇ１ｂ、Ｇ２ｂ、…とがマトリクス状に配列されている。一方、接続配線部Ｓ１ａ、Ｓ２ａ、Ｓ３ａ、…は、ソース配線本体部Ｓ１ｂ、Ｓ２ｂ、Ｓ３ｂ、…と対応するソースドライバ２３－１～２３－１０を距離が可能な限り長くならないように繋いでいるので、これらの各接続配線部Ｓ１ａ、Ｓ２ａ、Ｓ３ａ、…での抵抗値が極力大きくならないようになっている。同様に、接続配線部Ｇ１ａ、Ｇ２ａ、…は、ゲート配線本体部Ｇ１ｂ、Ｇ２ｂ、…と対応するゲートドライバ２４－１～２４－６を距離が可能な限り長くならないように繋いでいるので、これらの各接続配線部Ｇ１ａ、Ｇ２ａ、…での抵抗値が極力大きくならないようになっている。
　また、複数の画素Ｐには、赤色、緑色、及び青色の画素が含まれている。また、これらの赤色、緑色、及び青色の画素は、例えばこの順番で、各ゲート配線Ｇのゲート配線本体部Ｇ１ｂ、ｇ２ｂ、…に平行に順次配設されている。
　また、ゲート配線本体部Ｇ１ｂ、ｇ２ｂ、…には、画素Ｐ毎に設けられたスイッチング素子２５のゲートが接続されている。一方、ソース配線本体部Ｓ１ｂ、Ｓ２ｂ、Ｓ３ｂ、…には、スイッチング素子２５のソースが接続されている。また、各スイッチング素子２５のドレインには、画素Ｐ毎に設けられた画素電極２６が接続されている。また、各画素Ｐでは、共通電極２７が液晶パネル２に設けられた液晶層４（図１）を間に挟んだ状態で画素電極２６に対向するように構成されている。そして、ゲートドライバ２４は、画像処理部２２ａからの指示信号に基づいて、ゲート配線Ｇ１～ＧＮに対して、対応するスイッチング素子２５のゲートをオン状態にする走査信号を順次出力する。一方、ソースドライバ２３は、画像処理部２２ａからの指示信号に基づいて、表示画像の輝度（階調）に応じた電圧信号（階調電圧）を対応するソース配線Ｓ１～ＳＭに出力する。
　次に、図４を用いて、本実施形態のゲートドライバ２４について具体的に説明する。
　図４は、図３に示したゲートドライバの具体的な構成を示すブロック図である。
　図４に示すように、ゲートドライバ２４には、画像処理部２２ａ（図２）からの指示信号が入力されるコントロールロジック２４ａと、このコントロールロジック２４ａに接続された双方向レジスタ２４ｂ及びレベルシフタ２４ｃと、走査信号を出力するための複数、例えばＸ個（Ｘは、２以上の整数）の端子ＯＧ１、ＯＧ２、…、ＯＧｘを有し、レベルシフタ２４ｃに接続された出力回路２４ｄが設けられている。
　コントロールロジック２４ａには、画像処理部２２ａから垂直シフトクロック信号ＧＣＫ及び出力イネーブル信号ＧＯＥが入力されている。また、コントロールロジック２４ａには、当該ロジック用のハイレベル側電源電圧ＶＣＣ及びローレベル側電源電圧ＧＮＤが供給されており、画像処理部２２ａからの指示信号に基づき双方向レジスタ２４ｂを駆動するのに必要な制御信号を生成して当該双方向レジスタ２４ｂを動作させる。
　双方向レジスタ２４ｂは、コントロールロジック２４ａからの制御信号に従って、コントロールロジック２４ａを経て上記走査信号の出力を開始させる開始信号をレベルシフタ２４ｃに出力する。また、双方向レジスタ２４ｂは、走査信号をレベルシフタ２４ｃに順次出力する。
　レベルシフタ２４ｃには、液晶駆動用のハイレベル側電源電圧ＶＧＨ及びローレベル側電源電圧ＶＧＬが供給されている。また、レベルシフタ２４ｃは、双方向レジスタ２４ｂからの開始信号が入力され、さらに走査信号が順次入力されると、走査信号のレベルをハイレベルとローレベルとの間で逐次レベルシフトして当該走査信号を出力回路２４ｄに順次出力する。これにより、レベルシフタ２４ｃは、出力回路２４ｄから所定の走査方向で走査信号を出力させるようになっている。
　出力回路２４ｄでは、図３にハッチングなし及びハッチングありで示したように、Ｘ個の端子ＯＧ１、ＯＧ２、…、ＯＧｘのうち、Ｘ／２個の端子だけがゲート配線Ｇに接続されている。すなわち、出力回路２４ｄでは、図３の上側に設けられた端子ＯＧ１～ＯＧ（ｘ／２）のみがゲート配線Ｇに接続され、図３の下側に設けられた端子ＯＧ（ｘ／２＋１）～ＯＧｘはゲート配線Ｇに接続されずに空き端子とされている。そして、出力回路２４ｄでは、上記開始信号が入力されると、端子ＯＧ１から端子ＯＧｘに向かう順番（すなわち、図３の上側から下側に向かう走査方向）で走査信号を順次出力する。
　また、６個のゲートドライバ２４－１～２４－６では、後に詳述するように、図３の上側から下側に向かう走査方向に沿って設けられた順番で、走査信号を順次出力するように構成されている。
　上記のように構成された本実施形態の液晶表示装置１の動作について、図５を参照して具体的に説明する。尚、以下の説明では、ゲートドライバ２４－１～２４－６による走査動作について主に説明する。
　図５は、上記アクティブマトリクス基板での走査動作を示すタイミングチャートである。
　図５（ａ）に示すように、画像処理部２２ａが一番上側のゲートドライバ２４－１に対して、走査動作の開始を指示する指示信号ＧＳＰ１を出力すると、図５（ｂ）に示すように、ゲートドライバ２４－１では、時点Ｔ１から走査信号が端子ＯＧ１から順次出力され、時点Ｔ２で端子ＯＧ（ｘ／２）から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ１～ＯＧ（ｘ／２）からの走査信号の出力動作が完了して、図５（ｍ）に示すように、時点Ｔ１と時点Ｔ２との間で、ゲートドライバ２４－１に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。また、ゲートドライバ２４－１では、時点Ｔ２から時点Ｔ３までの期間（図にハッチングにて示す期間）では、空き端子ＯＧ（ｘ／２＋１）～ＯＧｘに対する走査信号の出力動作が行われる。しかしながら、これらの空き端子ＯＧ（ｘ／２＋１）～ＯＧｘは、ゲート配線Ｇに接続されていないので、液晶パネル２での表示動作に寄与しない（ゲートドライバ２４－２～２４－６においても、同様。）。
　次に、図５（ｃ）に示すように、画像処理部２２ａが上側から二番目のゲートドライバ２４－２に対して、時点Ｔ２の直前に、走査動作の開始を指示する指示信号ＧＳＰ２を出力すると、図５（ｄ）に示すように、ゲートドライバ２４－２では、時点Ｔ２から走査信号が端子ＯＧ１から順次出力され、時点Ｔ３で端子ＯＧ（ｘ／２）から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ１～ＯＧ（ｘ／２）からの走査信号の出力動作が完了して、図５（ｍ）に示すように、時点Ｔ２と時点Ｔ３との間で、ゲートドライバ２４－２に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。
　続いて、図５（ｅ）に示すように、画像処理部２２ａが上側から三番目のゲートドライバ２４－３に対して、時点Ｔ３の直前に、走査動作の開始を指示する指示信号ＧＳＰ３を出力すると、図５（ｆ）に示すように、ゲートドライバ２４－３では、時点Ｔ３から走査信号が端子ＯＧ１から順次出力され、時点Ｔ４で端子ＯＧ（ｘ／２）から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ１～ＯＧ（ｘ／２）からの走査信号の出力動作が完了して、図５（ｍ）に示すように、時点Ｔ３と時点Ｔ４との間で、ゲートドライバ２４－３に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。
　次に、図５（ｇ）に示すように、画像処理部２２ａが上側から四番目のゲートドライバ２４－４に対して、時点Ｔ４の直前に、走査動作の開始を指示する指示信号ＧＳＰ４を出力すると、図５（ｈ）に示すように、ゲートドライバ２４－４では、時点Ｔ４から走査信号が端子ＯＧ１から順次出力され、時点Ｔ５で端子ＯＧ（ｘ／２）から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ１～ＯＧ（ｘ／２）からの走査信号の出力動作が完了して、図５（ｍ）に示すように、時点Ｔ４と時点Ｔ５との間で、ゲートドライバ２４－４に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。
　続いて、図５（ｉ）に示すように、画像処理部２２ａが上側から五番目のゲートドライバ２４－５に対して、時点Ｔ５の直前に、走査動作の開始を指示する指示信号ＧＳＰ５を出力すると、図５（ｊ）に示すように、ゲートドライバ２４－５では、時点Ｔ５から走査信号が端子ＯＧ１から順次出力され、時点Ｔ６で端子ＯＧ（ｘ／２）から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ１～ＯＧ（ｘ／２）からの走査信号の出力動作が完了して、図５（ｍ）に示すように、時点Ｔ５と時点Ｔ６との間で、ゲートドライバ２４－５に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。
　そして、図５（ｋ）に示すように、画像処理部２２ａが上側から六番目のゲートドライバ２４－６に対して、時点Ｔ６の直前に、走査動作の開始を指示する指示信号ＧＳＰ６を出力すると、図５（ｌ）に示すように、ゲートドライバ２４－６では、時点Ｔ６から走査信号が端子ＯＧ１から順次出力され、時点Ｔ７で端子ＯＧ（ｘ／２）から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ１～ＯＧ（ｘ／２）からの走査信号の出力動作が完了して、図５（ｍ）に示すように、時点Ｔ６と時点Ｔ７との間で、ゲートドライバ２４－６に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。これにより、液晶パネル２の全面での一つの走査動作が完了する。
　以上のように構成された本実施形態のアクティブマトリクス基板５では、６個のゲートドライバ（走査配線駆動回路）２４－１～２４－６が走査方向に沿うように直線状に設けられている。また、これらのゲートドライバ２４－１～２４－６では、ゲート配線（走査配線）Ｇ１～ＧＮに接続されない空き端子が設けられている。これにより、本実施形態のアクティブマトリクス基板５では、上記従来例と異なり、パネルサイズが大きくされたときでも、走査配線駆動回路（ゲートドライバ２４）と走査配線（ゲート配線本体部Ｇ１ｂ、Ｇ２ｂ、…）とを接続する接続配線（接続配線部Ｇ１ａ、Ｇ２ａ、…）の抵抗値が増大するのを抑制することができる。この結果、本実施形態では、従来例と異なり、パネルサイズが大きくされたときでも、走査動作を適切に行わせることができるアクティブマトリクス基板５を容易に構成することができる。
　つまり、本実施形態では、それぞれＸ個の端子ＯＧ１、ＯＧ２、…、ＯＧｘのうち、Ｘ／２個の端子だけがゲート配線Ｇに接続されたゲートドライバを６個用いて構成しているが、上記従来例では、Ｘ個の端子全てがゲート配線に接続されたゲートドライバを３個用いて構成されることになる。この場合、上記従来例では、３個のゲートドライバでアクティブマトリクス基板全体を駆動させるため、走査配線の長さは最大でアクティブマトリクス基板の垂直方向の長さの１／３になるが、本実施形態では、６個のゲートドライバでアクティブマトリクス基板全体を駆動させるため、走査配線の長さは最大でアクティブマトリクス基板の垂直方向の長さの１／６になり、従来例と比べて、走査配線駆動回路（ゲートドライバ２４）と走査配線（ゲート配線本体部Ｇ１ｂ、Ｇ２ｂ、…）とを接続する接続配線（接続配線部Ｇ１ａ、Ｇ２ａ、…）の抵抗値を半分に抑制することができる。
　また、本実施形態の液晶表示装置１では、パネルサイズが大きくされたときでも、走査動作を適切に行わせることができるアクティブマトリクス基板５が液晶パネル（表示部）２に用いられているので、大画面化及び／または高精細化されたときでも、優れた表示性能を有する液晶表示装置１を容易に構成することができる。
　［第２の実施形態］
　図６は、本発明の第２の実施形態にかかるアクティブマトリクス基板の具体的な構成を説明する図である。図において、本実施形態と上記第１の実施形態との主な相違点は、走査方向の一端部側に設けられたゲートドライバでは、ゲート配線に接続される端子とゲート配線に接続されない空き端子とをこの順番で走査方向に沿って順次設けるとともに、走査方向の他端部側に設けられたゲートドライバでは、ゲート配線に接続されない空き端子とゲート配線に接続される端子とをこの順番で走査方向に沿って順次設けた点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。
　つまり、図６に例示するように、本実施形態のアクティブマトリクス基板５では、６個のゲートドライバ３４－１～３４－６（以下、“３４”にて総称する。）がアクティブマトリクス基板５の表面上において、上記有効表示領域Ａの外側領域で当該液晶パネル２の縦方向（走査方向）に沿うように直線状に設置されている。各ゲートドライバ３４－１～３４－６では、第１の実施形態のものと同様に、同じ数のゲート配線Ｇが接続されている。
　また、各ゲートドライバ３４－１～３４－６では、図６にハッチングなし及びハッチングありで示すように、ゲート配線Ｇに接続される端子の設置数及びゲート配線Ｇに接続されない空き端子の設置数を全体の端子数の１／２とされている。但し、本実施形態のアクティブマトリクス基板５では、図６に例示するように、同図６の上側（走査方向での一端部側）及び下側（走査方向での他端部側）に設けられたゲートドライバ３４－１及び３４－６において、ゲート配線Ｇに接続される端子及びゲート配線Ｇに接続されない空き端子の設置箇所が互いに相違するように構成されている。これにより、本実施形態のアクティブマトリクス基板５では、ゲートドライバ３４による走査動作での走査方向を容易に反転可能に構成されている（詳細は後述。）。
　次に、図７を用いて、本実施形態のゲートドライバ３４について具体的に説明する。
　図７は、図６に示したゲートドライバの具体的な構成を示すブロック図である。
　図７に示すように、ゲートドライバ３４には、第１の実施形態のものと同様に、画像処理部２２ａ（図２）からの指示信号が入力されるコントロールロジック３４ａと、このコントロールロジック３４ａに接続された双方向レジスタ３４ｂ及びレベルシフタ３４ｃと、走査信号を出力するためのＸ個（Ｘは、２以上の整数）の端子ＯＧ１、ＯＧ２、…、ＯＧｘを有し、レベルシフタ３４ｃに接続された出力回路３４ｄが設けられている。
　また、ゲートドライバ３４－１～３４－６では、図６に示したように、ゲートドライバ３４－６だけが、ゲート配線Ｇに接続されない空き端子及びゲート配線Ｇに接続される端子の順番で設けられている。すなわち、ゲートドライバ３４－１～３４－５では、第１の実施形態のものと同様に、出力回路３４ｄに設けられた端子ＯＧ１～ＯＧｘのうち、図６の上側に設けられた端子ＯＧ１～ＯＧ（ｘ／２）のみがゲート配線Ｇに接続され、図６の下側に設けられた端子ＯＧ（ｘ／２＋１）～ＯＧｘはゲート配線Ｇに接続されずに空き端子とされている。一方、ゲートドライバ３４－６では、図６の上側に設けられた端子ＯＧ１～ＯＧ（ｘ／２）はゲート配線Ｇに接続されずに空き端子とされ、図６の下側に設けられた端子ＯＧ（ｘ／２＋１）～ＯＧｘのみがゲート配線Ｇに接続されている。
　さらに、ゲートドライバ３４では、走査動作での走査方向が反転可能となるように、構成されている。具体的にいえば、ゲートドライバ３４では、コントロールロジック３４ａに、走査方向を切り替えるための端子が設けられている。つまり、コントロールロジック３４ａでは、ゲートドライバ３４－１～３４－６による走査動作について、図６の上側から下側に向かう走査方向の走査動作（以下、“正スキャン”という。）と、同図６の下側から上側に向かう走査方向の走査動作（以下、“逆スキャン”という。）を切り替えることを指示する切替信号ＬＢＲが画像処理部２２ａから入力されるようになっている。より具体的には、ゲートドライバ３４では、切替信号ＬＢＲがローレベル及びハイレベルのときに、それぞれ正スキャン及び逆スキャンが行われるようになっている。
　また、ゲートドライバ３４では、走査信号の出力の開始を通知する制御信号を入出力するための入出力端子ＧＳＰＯＩ、ＧＳＰＩＯがコントロールロジック３４ａに設けられている。すなわち、ゲートドライバ３４では、正スキャンが行われるとき、その走査方向での後続のゲートドライバ３４に対して、走査信号の出力開始を通知する制御信号が入出力端子ＧＳＰＩＯから出力され、当該後続のゲートドライバ３４に設けられた入出力端子ＧＳＰＯＩに入力される。また、逆スキャンが行われるときでは、入出力端子ＧＳＰＯＩ、ＧＳＰＩＯの機能が正スキャンでの場合と逆になって、走査信号の出力開始を通知する制御信号の入出力が行われる。
　上記のように構成された本実施形態の液晶表示装置１の動作について、図８～図１２を参照して具体的に説明する。尚、以下の説明では、ゲートドライバ３４－１～３４－６による走査動作について主に説明する。
　図８は、図６に示したアクティブマトリクス基板での走査動作の具体例を示すタイミングチャートであり、図９は図８に示した走査動作における、図７に示したゲートドライバの動作例を示すタイミングチャートである。図１０は図６に示したアクティブマトリクス基板での走査動作の別の具体例を示すタイミングチャートであり、図１１は図１０に示した走査動作における、図７に示したゲートドライバの動作例を示すタイミングチャートである。
　まず、図８及び図９を参照して、正スキャンを行うときでの走査動作について説明する。
　図８（ａ）に示すように、画像処理部２２ａが一番上側のゲートドライバ３４－１に対して、走査動作の開始を指示する指示信号ＧＳＰ１を出力すると、図８（ｂ）に示すように、ゲートドライバ３４－１では、時点Ｔ８から走査信号が端子ＯＧ１から順次出力され、時点Ｔ９で端子ＯＧ（ｘ／２）から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ１～ＯＧ（ｘ／２）からの走査信号の出力動作が完了して、図８（ｍ）に示すように、時点Ｔ８と時点Ｔ９との間で、ゲートドライバ３４－１に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。また、ゲートドライバ３４－１では、時点Ｔ９から時点Ｔ１０までの期間（図にハッチングにて示す期間）では、空き端子ＯＧ（ｘ／２＋１）～ＯＧｘに対する走査信号の出力動作が行われる。しかしながら、これらの空き端子ＯＧ（ｘ／２＋１）～ＯＧｘは、ゲート配線Ｇに接続されていないので、液晶パネル２での表示動作に寄与しない（ゲートドライバ３４－２～３４－５においても、同様。）。
　次に、図８（ｃ）に示すように、画像処理部２２ａが上側から二番目のゲートドライバ３４－２に対して、時点Ｔ９の直前に、走査動作の開始を指示する指示信号ＧＳＰ２を出力すると、図８（ｄ）に示すように、ゲートドライバ３４－２では、時点Ｔ９から走査信号が端子ＯＧ１から順次出力され、時点Ｔ３で端子ＯＧ（ｘ／２）から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ１～ＯＧ（ｘ／２）からの走査信号の出力動作が完了して、図８（ｍ）に示すように、時点Ｔ９と時点Ｔ１０との間で、ゲートドライバ３４－２に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。
　ここで、図９を例示して、ゲートドライバ３４－２での走査動作についてより具体的に説明する。
　図９（ｂ）に示すように、ゲートドライバ３４－２では、ゲートドライバ３４－１からの制御信号が入出力端子ＧＳＰＯＩに入力されると、端子ＯＧ１～端子ＯＧｘは、図９（ｃ）～図９（ｋ）にそれぞれ示すように、図９（ａ）に示した垂直シフトクロック信号ＧＣＫに同期して、走査信号を順次出力する。また、ゲートドライバ３４－２では、端子ＯＧｘでの走査信号の出力動作に同期して、ゲートドライバ３４－３に対し、入出力端子ＧＳＰＩＯから制御信号を出力する。これにより、ゲートドライバ３４－３では、ゲートドライバ３４－２から走査信号の出力開始が通知される。
　図８に戻って、図８（ｅ）に示すように、画像処理部２２ａが上側から三番目のゲートドライバ３４－３に対して、時点Ｔ１０の直前に、走査動作の開始を指示する指示信号ＧＳＰ３を出力すると、図８（ｆ）に示すように、ゲートドライバ３４－３では、時点Ｔ１０から走査信号が端子ＯＧ１から順次出力され、時点Ｔ１１で端子ＯＧ（ｘ／２）から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ１～ＯＧ（ｘ／２）からの走査信号の出力動作が完了して、図８（ｍ）に示すように、時点Ｔ１０と時点Ｔ１１との間で、ゲートドライバ３４－３に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。
　次に、図８（ｇ）に示すように、画像処理部２２ａが上側から四番目のゲートドライバ３４－４に対して、時点Ｔ１１の直前に、走査動作の開始を指示する指示信号ＧＳＰ４を出力すると、図８（ｈ）に示すように、ゲートドライバ３４－４では、時点Ｔ１１から走査信号が端子ＯＧ１から順次出力され、時点Ｔ１２で端子ＯＧ（ｘ／２）から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ１～ＯＧ（ｘ／２）からの走査信号の出力動作が完了して、図８（ｍ）に示すように、時点Ｔ１１と時点Ｔ１２との間で、ゲートドライバ３４－４に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。
　続いて、図８（ｉ）に示すように、画像処理部２２ａが上側から五番目のゲートドライバ３４－５に対して、時点Ｔ１２の直前に、走査動作の開始を指示する指示信号ＧＳＰ５を出力すると、図８（ｊ）に示すように、ゲートドライバ３４－５では、時点Ｔ１２から走査信号が端子ＯＧ１から順次出力され、時点Ｔ１３で端子ＯＧ（ｘ／２）から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ１～ＯＧ（ｘ／２）からの走査信号の出力動作が完了して、図８（ｍ）に示すように、時点Ｔ１２と時点Ｔ１３との間で、ゲートドライバ３４－５に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。
　また、本実施形態のアクティブマトリクス基板５では、上側から六番目のゲートドライバ３４－６の出力回路３４ｄにおいて、図６の上側に設けられた端子ＯＧ１～ＯＧ（ｘ／２）が空き端子とされているので、図８（ｋ）に示すように、画像処理部２２ａは、当該ゲートドライバ３４－６に対して、時点Ｔ１２の直前に、走査動作の開始を指示する指示信号ＧＳＰ６を出力する。すなわち、本実施形態では、画像処理部２２ａは、指示信号ＧＳＰ５及びＧＳＰ６を同じタイミングで出力する。これにより、ゲートドライバ３４－６では、時点Ｔ１２から時点Ｔ１３までの期間（図にハッチングにて示す期間）では、空き端子ＯＧ１～ＯＧ（ｘ／２）に対する走査信号の出力動作が行われる。しかしながら、これらの空き端子ＯＧ１～ＯＧ（ｘ／２）は、ゲート配線Ｇに接続されていないので、液晶パネル２での表示動作に寄与しない。
　そして、図８（ｌ）に示すように、ゲートドライバ３４－６では、時点Ｔ６から走査信号が端子ＯＧ（ｘ／２＋１）から順次出力され、時点Ｔ１４で端子ＯＧｘから走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ（ｘ／２＋１）～ＯＧｘからの走査信号の出力動作が完了して、図８（ｍ）に示すように、時点Ｔ１３と時点Ｔ１４との間で、ゲートドライバ３４－６に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。これにより、液晶パネル２の全面での一つの走査動作が完了する。
　次に、図１０及び図１１を参照して、逆スキャンを行うときでの走査動作について説明する。
　図１０（ａ）に示すように、画像処理部２２ａが一番下側のゲートドライバ３４－６に対して、走査動作の開始を指示する指示信号ＧＳＰ６を出力すると、図１０（ｂ）に示すように、ゲートドライバ３４－６では、時点Ｔ１５から走査信号が端子ＯＧｘから順次出力され、時点Ｔ１６で端子ＯＧ（ｘ／２＋１）から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧｘ～ＯＧ（ｘ／２＋１）からの走査信号の出力動作が完了して、図１０（ｍ）に示すように、時点Ｔ１５と時点Ｔ１６との間で、ゲートドライバ３４－６に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。また、ゲートドライバ３４－６では、時点Ｔ１６から時点Ｔ１７までの期間（図にハッチングにて示す期間）では、空き端子ＯＧ（ｘ／２）～ＯＧ１に対する走査信号の出力動作が行われる。しかしながら、これらの空き端子ＯＧ（ｘ／２）～ＯＧ１は、ゲート配線Ｇに接続されていないので、液晶パネル２での表示動作に寄与しない。
　また、本実施形態のアクティブマトリクス基板５では、上側から一から五番目のゲートドライバ３４－１～３４－５の出力回路３４ｄにおいて、図６の下側に設けられた端子ＯＧ（ｘ／２＋１）～ＯＧｘが空き端子とされている。それ故、図１０（ｃ）に示すように、画像処理部２２ａは、ゲートドライバ３４－５に対して、時点Ｔ１５の直前に、走査動作の開始を指示する指示信号ＧＳＰ５を出力する。すなわち、本実施形態では、画像処理部２２ａは、指示信号ＧＳＰ５及びＧＳＰ６を同じタイミングで出力する。これにより、ゲートドライバ３４－５では、時点Ｔ１５から時点Ｔ１６までの期間（図にハッチングにて示す期間）では、空き端子ＯＧ（ｘ／２＋１）～ＯＧｘに対する走査信号の出力動作が行われる。しかしながら、これらの空き端子ＯＧ（ｘ／２＋１）～ＯＧｘは、ゲート配線Ｇに接続されていないので、液晶パネル２での表示動作に寄与しない（ゲートドライバ３４－２～３４－５においても、同様。）。
　そして、図１０（ｄ）に示すように、ゲートドライバ３４－５では、時点Ｔ１６から走査信号が端子ＯＧ（ｘ／２）から順次出力され、時点Ｔ１７で端子ＯＧ１から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ（ｘ／２）～ＯＧ１からの走査信号の出力動作が完了して、図１０（ｍ）に示すように、時点Ｔ１６と時点Ｔ１７との間で、ゲートドライバ３４－５に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。
　ここで、図１１を例示して、ゲートドライバ３４－５での走査動作についてより具体的に説明する。
　図１１（ｂ）に示すように、ゲートドライバ３４－５では、ゲートドライバ３４－６からの制御信号が入出力端子ＧＳＰＩＯに入力されると、端子ＯＧｘ～端子ＯＧ１は、図１１（ｃ）～図１１（ｋ）にそれぞれ示すように、図１１（ａ）に示した垂直シフトクロック信号ＧＣＫに同期して、走査信号を順次出力する。また、ゲートドライバ３４－５では、端子ＯＧ１での走査信号の出力動作に同期して、ゲートドライバ３４－４に対し、入出力端子ＧＳＰＯＩから制御信号を出力する。これにより、ゲートドライバ３４－４では、ゲートドライバ３４－５から走査信号の出力開始が通知される。
　図１０に戻って、図１０（ｅ）に示すように、画像処理部２２ａが上側から四番目のゲートドライバ３４－４に対して、時点Ｔ１６の直前に、走査動作の開始を指示する指示信号ＧＳＰ４を出力すると、図１０（ｆ）に示すように、ゲートドライバ３４－４では、時点Ｔ１７から走査信号が端子ＯＧ（ｘ／２）から順次出力され、時点Ｔ１８で端子ＯＧ１から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ（ｘ／２）～ＯＧ１からの走査信号の出力動作が完了して、図１０（ｍ）に示すように、時点Ｔ１７と時点Ｔ１８との間で、ゲートドライバ３４－４に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。
　続いて、図１０（ｇ）に示すように、画像処理部２２ａが上側から三番目のゲートドライバ３４－３に対して、時点Ｔ１７の直前に、走査動作の開始を指示する指示信号ＧＳＰ３を出力すると、図１０（ｈ）に示すように、ゲートドライバ３４－３では、時点Ｔ１８から走査信号が端子ＯＧ（ｘ／２）から順次出力され、時点Ｔ１９で端子ＯＧ１から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ（ｘ／２）～ＯＧ１からの走査信号の出力動作が完了して、図１０（ｍ）に示すように、時点Ｔ１８と時点Ｔ１９との間で、ゲートドライバ３４－３に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。
　次に、図１０（ｉ）に示すように、画像処理部２２ａが上側から二番目のゲートドライバ３４－２に対して、時点Ｔ１８の直前に、走査動作の開始を指示する指示信号ＧＳＰ２を出力すると、図１０（ｊ）に示すように、ゲートドライバ３４－２では、時点Ｔ１９から走査信号が端子ＯＧ（ｘ／２）から順次出力され、時点Ｔ２０で端子ＯＧ１から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ（ｘ／２）～ＯＧ１からの走査信号の出力動作が完了して、図１０（ｍ）に示すように、時点Ｔ１９と時点Ｔ２０との間で、ゲートドライバ３４－２に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。
　続いて、図１０（ｋ）に示すように、画像処理部２２ａが上側から一番目のゲートドライバ３４－１に対して、時点Ｔ１９の直前に、走査動作の開始を指示する指示信号ＧＳＰ１を出力すると、図１０（ｌ）に示すように、ゲートドライバ３４－１では、時点Ｔ２０から走査信号が端子ＯＧ（ｘ／２）から順次出力され、時点Ｔ２１で端子ＯＧ１から走査信号が出力される。そして、ゲート配線Ｇに接続された端子ＯＧ（ｘ／２）～ＯＧ１からの走査信号の出力動作が完了して、図１０（ｍ）に示すように、時点Ｔ２０と時点Ｔ２１との間で、ゲートドライバ３４－１に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる。これにより、液晶パネル２の全面での一つの走査動作が完了する。
　以上の構成により、本実施形態では、上記第１の実施形態と同様な作用・効果を奏することができる。また、本実施形態のアクティブマトリクス基板５では、図８及び図１０に示したように、正スキャン及び逆スキャンを適切に行うことができ、走査方向を容易に反転させることができる。この結果、本実施形態のアクティブマトリクス基板５では、上下反転駆動を容易に行うことが可能となる。これに対して、第１の実施形態のアクティブマトリクス基板５では、逆スキャンを適切に行うことが容易ではない。
　具体的にいえば、ゲートドライバ２４－６では、端子ＯＧ（ｘ／２＋１）～ＯＧｘが空き端子とされているので、図１２（ｅ）に示すように、ゲートドライバ２４－６に接続されたゲート配線Ｇを含んだ表示領域での走査動作が行われる、時点Ｔ２３から時点Ｔ２４の期間の前に、画像処理部２２ａが指示信号ＧＳＰ６を当該ゲートドライバ２４－６に出力する必要がある。ところが、このように実際の走査動作が行われる前に、適切なタイミング（例えば、時点Ｔ２２）で指示信号ＧＳＰ６を出力することは困難である。すなわち、第１の実施形態のアクティブマトリクス基板５では、画像処理部２２ａが時点Ｔ２２のタイミングを正確に把握することができず、逆スキャンを適切に行うことが容易ではない。
　尚、上記の実施形態はすべて例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって規定され、そこに記載された構成と均等の範囲内のすべての変更も本発明の技術的範囲に含まれる。
　例えば、上記の説明では、本発明を透過型の液晶表示装置に適用した場合について説明したが、本発明の表示装置はアクティブマトリクス基板を具備した表示パネルを表示部に使用したものであれば何等限定されない。つまり、本発明の表示装置は、マトリクス状に配列された複数のデータ配線及び複数の走査配線と、データ配線と走査配線との交差部の近傍に設けられた複数の画素を有するアクティブマトリクス基板を使用したものであればよい。
　具体的にいえば、本発明の表示装置は、半透過型や反射型の液晶パネルあるいは有機ＥＬ（Electronic Luminescence）素子、無機ＥＬ素子、電界放出ディスプレイ（Field Emission Display）などのアクティブマトリクス基板を用いた各種表示装置に適用することができる。
　また、上記の説明では、ゲート配線（走査配線）の一端部側で、６個のゲートドライバ（走査配線駆動回路）を走査方向に沿うように直線状に設けた場合について説明したが、本発明は複数の走査配線駆動回路を走査方向に沿うように設けたものであればよく、走査配線駆動回路の設置箇所、設置数などは何等上記のものに限定されない。
　また、上記第２の実施形態の説明では、走査方向の一端部側に設けられたゲートドライバ（走査配線駆動回路）では、ゲート配線（走査配線）に接続される端子とゲート配線に接続されない空き端子とをこの順番で走査方向に沿って順次設けるとともに、走査方向の他端部側に設けられたゲートドライバでは、ゲート配線に接続されない空き端子とゲート配線に接続される端子とをこの順番で走査方向に沿って順次設けた場合について説明した。
　しかしながら、本発明はこれに限定されるものではなく、複数の走査配線駆動回路において、走査方向の一端部側に設けられた走査配線駆動回路では、走査配線に接続される端子が走査方向の一端部側及び他端部側の一方側に設けられ、かつ、走査方向の他端部側に設けられた走査配線駆動回路では、走査配線に接続される端子が走査方向の一端部側及び他端部側の他方側に設けられていればよい。これにより、走査方向を反転させて、映像を正確に上下逆に表示させる上下反転駆動を容易に行うことが可能となる。
　具体的にいえば、例えば走査方向の一端部側に設けられた走査配線駆動回路において、最も一端部側の端子だけを上記空き端子とし、この空き端子に連続して走査配線に接続される端子を当該一端部側に設けてもよい。また、例えば走査方向の一端部側に設けられた走査配線駆動回路において、最も他端部側の端子だけを上記空き端子とし、この空き端子の一端部側に連続して走査配線に接続される端子を他端部側に設けるとともに、走査方向の他端部側に設けられた走査配線駆動回路において、最も一端部側の端子だけを上記空き端子とし、この空き端子の他端部側に連続して走査配線に接続される端子を一端部側に設けてもよい。
　但し、上記第２の実施形態のように構成する場合の方が、走査方向を反転させて、映像を正確に上下逆に表示させる上下反転駆動をより容易に行うことが可能となる点で好ましい。
　また、上記の説明では、６個の各ゲートドライバ（走査配線駆動回路）において、ゲート配線（走査配線）に接続される端子の設置数及びゲート配線（走査配線）に接続されない空き端子の設置数を各々全体の端子数の１／２とした場合について説明したが、本発明はこれに限定されるものではなく、走査配線に接続されない空き端子を走査配線駆動回路に設けたものであれば何等限定されない。
　但し、上記の各実施形態のように、複数の走査配線駆動回路において、走査配線に接続される端子の設置数が同じに設定され、かつ、走査配線に接続されない空き端子の設置数が同じに設定されている場合の方が、全ての走査配線駆動回路にかかる負荷を均一にすることができるとともに、走査動作を容易に行わせることができる点で好ましい。
　さらに、上記の各実施形態のように、各走査配線駆動回路において、走査配線に接続される端子の設置数と、走査配線に接続されない空き端子の設置数とが同じ数に設定する場合の方が、走査配線駆動回路と走査配線との接続作業の簡単化を図ることができるとともに、走査動作をより容易に行わせることができる点で好ましい。
　本発明は、パネルサイズが大きくされたときでも、走査動作を適切に行わせることができるアクティブマトリクス基板、及びこれを用いた高性能な表示装置に対して有用である。

Claims (6)

  1. マトリクス状に配列された複数のデータ配線及び複数の走査配線と、前記データ配線と前記走査配線との交差部の近傍に設けられた複数の画素を備え、表示パネルの基板として用いられるアクティブマトリクス基板であって、
    　前記複数の走査配線に対して、所定の走査方向で走査信号を順次出力する複数の走査配線駆動回路を、当該走査方向に沿うように設けるとともに、
    　前記複数の走査配線駆動回路全てに、前記走査配線に接続されない空き端子を設けた、
    　ことを特徴とするアクティブマトリクス基板。
  2. 前記複数の走査配線駆動回路において、前記走査方向の一端部側に設けられた走査配線駆動回路では、前記走査配線に接続される端子が前記走査方向の一端部側及び他端部側の一方側に設けられ、かつ、
    　前記走査方向の他端部側に設けられた走査配線駆動回路では、前記走査配線に接続される端子が前記走査方向の一端部側及び他端部側の他方側に設けられている請求項１に記載のアクティブマトリクス基板。
  3. 前記複数の走査配線駆動回路において、前記走査方向の一端部側に設けられた走査配線駆動回路では、前記走査配線に接続される端子と前記走査配線に接続されない空き端子とがこの順番で前記走査方向に沿って順次設けられ、かつ、
    　前記走査方向の他端部側に設けられた走査配線駆動回路では、前記走査配線に接続されない空き端子と前記走査配線に接続される端子とがこの順番で前記走査方向に沿って順次設けられている請求項１または２に記載のアクティブマトリクス基板。
  4. 前記複数の走査配線駆動回路では、前記走査配線に接続される端子の設置数が同じに設定され、かつ、前記走査配線に接続されない空き端子の設置数が同じに設定されている請求項１～３のいずれか１項に記載のアクティブマトリクス基板。
  5. 前記複数の各走査配線駆動回路において、前記走査配線に接続される端子の設置数と、前記走査配線に接続されない空き端子の設置数とが同じ数に設定されている請求項１～４のいずれか１項に記載のアクティブマトリクス基板。
  6. 表示部を備えた表示装置であって、
    　前記表示部には、請求項１～５のいずれか１項に記載のアクティブマトリクス基板が用いられていることを特徴とする表示装置。
PCT/JP2008/070181 2008-03-21 2008-11-06 アクティブマトリクス基板、及び表示装置 WO2009116201A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2008801279857A CN101971240A (zh) 2008-03-21 2008-11-06 有源矩阵基板和显示装置
JP2010503740A JP5049385B2 (ja) 2008-03-21 2008-11-06 アクティブマトリクス基板、及び表示装置
US12/919,024 US8432384B2 (en) 2008-03-21 2008-11-06 Active matrix substrate and display device
EP08873490A EP2246841A4 (en) 2008-03-21 2008-11-06 ACTIVE MATRIX SUBSTRATE AND DISPLAY DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008073232 2008-03-21
JP2008-073232 2008-03-21

Publications (1)

Publication Number Publication Date
WO2009116201A1 true WO2009116201A1 (ja) 2009-09-24

Family

ID=41090618

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/070181 WO2009116201A1 (ja) 2008-03-21 2008-11-06 アクティブマトリクス基板、及び表示装置

Country Status (5)

Country Link
US (1) US8432384B2 (ja)
EP (1) EP2246841A4 (ja)
JP (1) JP5049385B2 (ja)
CN (1) CN101971240A (ja)
WO (1) WO2009116201A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109231B2 (en) 2016-07-26 2018-10-23 Seiko Epson Corporation Electrooptical device, method for controlling electrooptical device, and electronic apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820014A (zh) * 2012-08-23 2012-12-12 京东方科技集团股份有限公司 液晶显示器的驱动方法、驱动电路及液晶显示器
CN104410854B (zh) * 2014-12-16 2017-07-18 上海天马微电子有限公司 一种3d面板及其驱动方法及电子设备
CN109166460B (zh) * 2018-09-30 2020-09-25 武汉天马微电子有限公司 显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048595A (ja) * 1996-08-05 1998-02-20 Toshiba Corp 液晶表示装置
JP2002244585A (ja) * 2001-02-02 2002-08-30 Koninkl Philips Electronics Nv 画像表示装置
JP2003058119A (ja) 2001-08-09 2003-02-28 Sharp Corp アクティブマトリクス型表示装置及びその駆動方法、並びにそれに備えられる駆動制御回路
JP2003186416A (ja) * 2001-12-20 2003-07-04 Optrex Corp 表示素子の駆動回路と駆動方法
JP2004085891A (ja) * 2002-08-27 2004-03-18 Sharp Corp 表示装置および表示駆動回路の制御装置ならびに表示装置の駆動方法
JP2006337710A (ja) 2005-06-02 2006-12-14 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9020892D0 (en) * 1990-09-25 1990-11-07 Emi Plc Thorn Improvements in or relating to display devices
KR20060010223A (ko) 2004-07-27 2006-02-02 삼성전자주식회사 어레이 기판과, 이를 갖는 표시 장치와, 이의 구동 장치및 구동 방법
JP4846348B2 (ja) * 2005-11-18 2011-12-28 株式会社 日立ディスプレイズ 表示装置
KR101213556B1 (ko) 2005-12-30 2012-12-18 엘지디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
CN101427294B (zh) * 2006-07-04 2011-05-18 日立等离子显示器股份有限公司 等离子体显示装置
TWI349905B (en) * 2006-08-16 2011-10-01 Novatek Microelectronics Corp Liquid crystal display devices capable of reducing power consumption by charge sharing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048595A (ja) * 1996-08-05 1998-02-20 Toshiba Corp 液晶表示装置
JP2002244585A (ja) * 2001-02-02 2002-08-30 Koninkl Philips Electronics Nv 画像表示装置
JP2003058119A (ja) 2001-08-09 2003-02-28 Sharp Corp アクティブマトリクス型表示装置及びその駆動方法、並びにそれに備えられる駆動制御回路
JP2003186416A (ja) * 2001-12-20 2003-07-04 Optrex Corp 表示素子の駆動回路と駆動方法
JP2004085891A (ja) * 2002-08-27 2004-03-18 Sharp Corp 表示装置および表示駆動回路の制御装置ならびに表示装置の駆動方法
JP2006337710A (ja) 2005-06-02 2006-12-14 Sharp Corp アクティブマトリクス基板およびそれを用いた表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2246841A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109231B2 (en) 2016-07-26 2018-10-23 Seiko Epson Corporation Electrooptical device, method for controlling electrooptical device, and electronic apparatus

Also Published As

Publication number Publication date
CN101971240A (zh) 2011-02-09
US20110032226A1 (en) 2011-02-10
EP2246841A4 (en) 2011-09-28
EP2246841A1 (en) 2010-11-03
US8432384B2 (en) 2013-04-30
JP5049385B2 (ja) 2012-10-17
JPWO2009116201A1 (ja) 2011-07-21

Similar Documents

Publication Publication Date Title
JP5096591B2 (ja) 表示装置
WO2010032537A1 (ja) 表示装置
US8721150B2 (en) Backlight assembly and liquid crystal display device using the same
US11181762B2 (en) Display device
JP2007058215A (ja) 薄膜トランジスタアレイ基板及びそれを含む液晶表示装置
WO2010052958A1 (ja) 表示装置
JP5049385B2 (ja) アクティブマトリクス基板、及び表示装置
WO2010147062A1 (ja) 表示装置
US9275932B2 (en) Active matrix substrate, and display device
US7852306B2 (en) Liquid crystal display device and method for driving the same
JP2009288668A (ja) 表示装置
JP6282663B2 (ja) 表示装置
WO2011083600A1 (ja) 照明装置、及び表示装置
US20070120788A1 (en) Display devices and panel modules
JP2006284924A (ja) 表示装置
JP2010145743A (ja) 基板の接続構造、及び表示装置
JP4672472B2 (ja) 表示装置
WO2011040089A1 (ja) 照明装置、及び表示装置
WO2010137359A1 (ja) 液晶パネル、及び表示装置
JP3879370B2 (ja) 画像表示装置
JP2010060881A (ja) 表示装置
JP2010156926A (ja) 表示装置、及びテレビ受信装置
WO2013069590A1 (ja) 表示装置、及びテレビ受信装置
JP2010217675A (ja) アクティブマトリクス基板、及び表示装置
KR20070093690A (ko) 표시 장치

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880127985.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08873490

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010503740

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2008873490

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12919024

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE