JP2003058119A - アクティブマトリクス型表示装置及びその駆動方法、並びにそれに備えられる駆動制御回路 - Google Patents

アクティブマトリクス型表示装置及びその駆動方法、並びにそれに備えられる駆動制御回路

Info

Publication number
JP2003058119A
JP2003058119A JP2001242779A JP2001242779A JP2003058119A JP 2003058119 A JP2003058119 A JP 2003058119A JP 2001242779 A JP2001242779 A JP 2001242779A JP 2001242779 A JP2001242779 A JP 2001242779A JP 2003058119 A JP2003058119 A JP 2003058119A
Authority
JP
Japan
Prior art keywords
data
lines
line
data line
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001242779A
Other languages
English (en)
Inventor
Yasuyuki Ogawa
Osamu Sasaki
Mitsuyoshi Seo
修 佐々木
康行 小川
光慶 瀬尾
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, シャープ株式会社 filed Critical Sharp Corp
Priority to JP2001242779A priority Critical patent/JP2003058119A/ja
Publication of JP2003058119A publication Critical patent/JP2003058119A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 複数本のデータ線を束ねることで、データ線
駆動回路からの出力信号線の本数を、データ線の本数よ
り減らした構成では、束ねたデータ線DLの駆動順序が
固定されていると、縞模様の表示ムラが画面に現れ、画
質が低下する。 【解決手段】 複数のデータ線DLは、3本ずつ3個の
ゲートTFT13を介して束ねられ、3本1組にて、デ
ータ線駆動回路3の出力信号線Dに接続されている。デ
ータ線選択回路4によるゲートTFT13のオン/オフ
動作を制御して、組を成す3本のデータ線DLが出力信
号線Dに接続される順序を、ゲート線GL毎に、かつ、
同じゲート線GLであっても走査する度に異なるように
切り換える駆動制御回路6が備えられている。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、TFT(Thin Fil
m Transistor)方式の液晶表示装置など、アクティブマ
トリクス型表示装置にかかり、より詳細には、映像信号
の載るデータ線が複数単位で束ねられてデータ線駆動回
路の出力に接続されるタイプのアクティブマトリクス型
表示装置及びその駆動方法、並びにそれに備えられる駆
動制御回路に関するものである。

【0002】

【従来の技術】近年、液晶表示装置は、CRT(Cathod
e Ray Tube)に比べて薄型化が可能であること、消費電
力が小さいこと等の利点を有していることから、携帯用
電子機器の表示装置のみならず、パーソナルコンピュー
タ等の据え置き型電子機器の表示装置にも用途を広げつ
つある。なかでも、各画素にスイッチング素子を設けて
液晶を駆動するアクティブマトリクス型の液晶表示装置
は、原理的にコントラストが高く、応答速度を速くでき
る等の利点を有している。

【0003】上記スイッチング素子には、非線形抵抗素
子や半導体素子が用いられるが、なかでも、透過型表示
が可能であり、大面積化も容易である等の理由から、透
明な絶縁性基板上に形成されたTFTが用いられてい
る。特に、チャネル部分の半導体層に多結晶シリコン
(P−si)を用いたTFTは、従来の非晶質シリコン
(a−Si)を用いたものに比べ、さらに低消費電力及
び高速応答が可能な液晶表示装置を実現できる。

【0004】このようなTFTを用いたアクティブマト
リクス型の液晶表示装置は、スイッチング素子を持たな
い液晶表示装置よりも製造コストが高いものとなるが、
TFTを用いながらも製造コストを抑える技術も発表さ
れている。

【0005】そのうちの一つとして、特公平3−748
39号公報には、n本のデータ線が同数のTFTを介し
て1本のデータ線に接続された構造のアクティブマトリ
クス型表示装置が開示されている。

【0006】該公報の構成を用いたアクティブマトリク
ス型の液晶表示装置を、図13の等価回路図を用いて説
明する。

【0007】図13において、100は液晶パネルであ
り、2はゲート線駆動回路、3はデータ線駆動回路であ
る。ゲート線駆動回路2は、後述する各ゲート線(走査
線)GLに、走査選択電圧と非走査選択電圧とをもつゲ
ート信号を出力するもので、データ線駆動回路3は、後
述する各データ線DLに各データ線DLに対応する映像
信号であるデータ信号を出力するものである。

【0008】液晶パネル100は、特に図示してはいな
いが、所定の距離を隔てて平行に対向配置されたマトリ
クス基板と、対向基板と、これら両基板間に充填された
液晶とを有している。

【0009】このうち、マトリクス基板には、複数の互
いに並行なデータ線DL1〜DLNと、該データ線DL
に交差する複数の互いに並行なゲート線GL1〜GLM
とが設けられ、これらデータ線DLとゲート線GLとの
各交点には、後述する対向電極12と液晶容量10とで
表示の一単位となる画素を構成する画素電極(不図示)
と、該画素電極を対応するデータ線DLに電気的に接続
するための画素TFT11とが配設されている。この画
素TFT11のゲート電極は上記ゲート線GLに接続さ
れると共に、ソース電極はデータ線DLに、ドレイン電
極は画素電極にそれぞれ接続されている。

【0010】このような構成では、ゲート電極に上記の
ゲート線駆動回路2よりゲート線選択電圧が印加されて
いる期間(以下、書き込み期間と称する)、画素TFT
11がオン状態(低抵抗の状態)になるため、上記デー
タ線駆動回路3よりデータ線DLに印加された映像信号
を示すデータ信号の電位が画素電極へと伝達されて、画
素電極の電位はデータ線DLの電位と同じに設定され
る。一方、ゲート電極にゲート線非選択電圧が印加され
ている期間(以下、保持期間と称する)は、画素TFT
11がオフ状態(高抵抗の状態)になるため、画素電極
の電位は書き込み時に印加された電位に保持される。

【0011】対向基板には、液晶容量10の他方の電極
となる対向電極12が形成されている。該対向電極12
は、対向基板の全面に設けられ、全画素共通に構成され
ている。該対向電極12には上記マトリクス基板の周辺
に配設されたコモン端子(不図示)を介してマトリクス
基板側から適切な共通電圧が印加されるようになってい
る。

【0012】液晶容量10に印加される電圧は、画素電
極と対向電極12との電位差に相当する電圧であって、
この電圧を制御することで、液晶の光透過率を制御し
て、画像の表示が可能となる。なお、ここまでの構成
は、アクティブマトリクス型液晶表示装置の一般的な構
成である。

【0013】上記公報にて提案されている特徴的な構成
は、1本のデータ線DLに、上記した液晶を駆動する画
素TFT11とは別の第2のTFT13(以下、ゲート
TFT13と称する)を介して、異なるデータ線DLが
接続され、2本1組でデータ線駆動回路3の出力信号線
Dに接続されている点である。

【0014】この図では、データ線駆動回路3の出力信
号線D1と接続されたデータ線DL2に、ゲートTFT
13−1を介してデータ線DL1が接続されており、ま
た、出力信号線D2と接続されたデータ線DL4に、ゲ
ートTFT13−2を介してデータ線DL3が接続され
ている。以下同様にして、図においては、N=12であ
るので、このような2本1組のデータ線群が6組形成さ
れている。これら6つのゲートTFT13−1〜13−
6のゲート電極は、ゲート線GLaに接続されており、
データ線選択回路103よりゲート線GLaに供給され
るデータ線選択信号にてその開閉が制御される。

【0015】このような構成の液晶表示装置において、
データ線DL1とゲート線GL1との交点にある液晶容
量10−1に充電された印加電圧を更新するには、ゲー
トTFT13−1と画素TFT11−1とをオン状態と
すればよい。これにより、データ線DL1にデータ線駆
動回路3から供給されるデータ信号の電圧が、液晶容量
10−1の一方の電極である画素電極に印加され、液晶
容量10−1の印加電圧が更新される。

【0016】なお、このとき、データ線DL2とゲート
線GL1との交点にある液晶容量10−2に充電された
印加電圧までもが一緒に変動を受けるが、液晶容量11
−1の充電完了後、直ちにゲートTFT13−1をオフ
状態とし、同時に出力信号線D1より出力するデータ信
号を更新することで、液晶容量10−2は正しい電圧で
再充電される。

【0017】図14に、このときの液晶パネル100に
印加される駆動信号(垂直同期信号、水平同期信号、デ
ータ信号、ゲートTFT13の制御信号であるデータ線
選択信号、画素TFT11の制御信号であるゲート線G
L1〜ゲート線GLMに印加されるゲート信号)の波形
を示す。なお、ここで用いた画素TFT11及びゲート
TFT13は、nチャネルFETと同じく、正電圧でオ
ンするものである。また、M=8とした。

【0018】このような構成とすることで、データ線駆
動回路3内部の出力バッファの数が、データ線DLの本
数の半分に削減される。これは、ゲートTFT13の駆
動を制御するためのデータ線選択回路103を追加した
ことによるコストアップを帳消しにして余りあるコスト
低減をもたらす。データ線選択回路103は、容易にゲ
ート線駆動回路2内に集積できるため、大幅なコストア
ップにはならない。また、データ線駆動回路3の出力信
号線Dの数も半分となるので、実装コストも削減でき
る。

【0019】一方、アクティブマトリクス型表示装置に
おいては、前述した多結晶シリコン(P−si)の高速
応答の利点を活かして、表示部の外周部に画素TFTと
は異なる液晶駆動用のドライバーTFTを配置し、液晶
パネルを構成する同じ基板内に表示部と駆動回路部とを
一体形成した、ドライバーモノリシック型の液晶表示装
置も提案されている。

【0020】これにおいては特に、映像信号をデジタル
データで入力し、液晶表示装置内のD/A(デジタル−
アナログ)コンバータでアナログ変換するタイプのデー
タ線駆動回路(デジタルデータドライバー)が、外部に
D/Aコンバータを持たず、入力信号の電圧振幅も小さ
くできる利点があるため、これからの駆動回路として有
望とされている。そして、このタイプにおいても、複数
のデータ線を束ねてD/Aコンバータの出力信号線と接
続した構成のものがある。

【0021】図15に、液晶表示装置内にD/Aコンバ
ータを有するデータ線駆動回路7の構成と、該データ線
駆動回路7に接続されるデータ線DLの状態を示す。な
お、液晶パネルを構成する基本的な構成は、図13の液
晶パネル1と同じであるので、ここでは同じ参照符号を
用いて、図面による記載は省略する。

【0022】データ線駆動回路7は、映像信号として入
力されたデジタルデータをD/A変換した上で所望のデ
ータ線DLに電圧を印加するものであって、シフトレジ
スタ20、第1のラッチ回路21、第2のラッチ回路2
2、及びD/Aコンバータ23とからなる。図15で
は、4本のデータ線DLを1組として駆動する構成であ
るため、データ線DLの総数をNとすると、上記回路部
材はそれぞれN/4個が直列に接続されている。

【0023】映像信号を示すデジタルデータはシフトレ
ジスタ20の出力タイミングによって第1のラッチ回路
21にとりこまれ、転送信号(TRF)で第2のラッチ
回路22へ送られる。第2のラッチ回路22で保持され
たデータにしたがって、D/Aコンバータ23を通じ
て、アナログ映像信号に変換される。

【0024】D/Aコンバータ23は、容量分割式、抵
抗選択式やその複合式等の種類があり、基準電源を用い
て変換される。また、ラッチ回路を2段で組むことによ
り、第2のラッチ回路22のデータをD/A変換してい
る間も、次のデジタルデータを第1のラッチ回路21に
順次取り込むことが可能となり、D/A変換時間を確保
しやすい構成とできる。

【0025】D/Aコンバータ23の回路構成におい
て、容量分割式のコンバータがあるが、比較的回路規模
が大きいと同時に、十分に精度の高い変換を行うために
は容量をデータ線DLの負荷容量に対して十分に大きく
とる必要があり、レイアウト上面積をとることになる。
また、近年、高精細化が進み画素ピッチが小さくなって
いるために、データ線DL毎にラッチ回路並びにD/A
コンバータ回路を設けることは難しくなっている。その
ため、上記のように、複数の隣り合うデータ線DL(こ
こでは4本のデータ線DL)を1組にして駆動させるタ
イプのD/Aコンバータ23を搭載した方式が多く採用
されている。

【0026】この図では、D/Aコンバータ23−1の
出力である出力信号線D1に、4本のデータ線DL1〜
DL4がそれぞれ同数のスイッチング素子SW1〜SW
4を介して接続されている。また、D/Aコンバータ2
3−2の出力である出力信号線D2に、4本のデータ線
DL5〜DL8がそれぞれスイッチング素子SW5〜S
W8を介して接続されている。以下同様にして、データ
線DLNまでが、4本ずつスイッチング素子SWを介し
て接続されている。

【0027】これらスイッチング素子SW1〜SWN
は、例えば前述の図13におけるゲートTFT13と同
様にTFTより構成でき、その開閉はデータ線選択信号
にて制御される。

【0028】なお、データ線駆動回路内に設けるD/A
コンバータを1つとして、アナログ信号に変換した後
に、シフトレジスタの出力タイミングで各データ線DL
に振り分ける方法も考えられるが、例えばXGA(10
24×768)の表示解像度でリフレッシュレートを6
0Hzとすると、必要とされるD/A変換速度は、1/
60/768/1024=21nsとなり、現状の多結
晶シリコン(P−si)のTFT性能からすると実現が
難しい。

【0029】また、1組に束ねるデータ線DLを、この
ように隣り合うデータ線DLではなく、複数の離れたデ
ータ線DLを1組とする方法も考えられるが、その場合
には、D/Aコンバータ23から離れたデータ線DLに
アナログ信号を供給するため、D/Aコンバータ23の
出力配線を長くかつ複数配置する必要があり、面積的に
不利となる。

【0030】図16は、上記構成の液晶表示装置におけ
る、ゲート線GL1〜ゲート線GLMに印加されるゲー
ト信号と、上記スイッチング素子SWの開閉を制御する
データ線選択信号の波形を示す。尚、図14の場合と同
様に、画素TFT11及びスイッチング素子SWとして
用いたTFTは、nチャネルFETと同じく正電圧でオ
ンするものとしている。

【0031】図16に示すように、この液晶表示装置で
は、データ線DL1,DL5,DL9,DL13…をグ
ループA、データ線DL2,DL6,DL10,DL1
4…をグループB、データ線DL3,DL7,DL1
1,DL15…をグループC、データ線DL4,DL
8,DL12,DL16…をグループDとして扱い、1
水平期間を4フェーズに分け、各フェーズに1グループ
が選択され動作する。その際のグループの選択順序は、
一般的には全ての水平期間において、A→B→C→D、
もしくは走査方向の切り換えによりD→C→B→Aのよ
うに、固定の順序を繰り返す駆動方法がとられる。

【0032】各データ線DL毎にD/Aコンバータを設
ける構成では、D/A変換時間=1水平期間/1024
(XGAの場合)であったが、このような回路構成とす
ることで、1水平期間の1/4の期間、D/Aコンバー
タ23ヘデータが入力されることとなり、D/A変換時
間をこれまでより大幅に拡大することができる。

【0033】さらに、このような方法によって、D/A
変換時間の拡大が可能になるのに加え、データ線駆動回
路7内に設けるD/Aコンバータ23の回路数も1水平
解像度(1024)の1/4で済むため、データ線駆動
回路7を構成する回路素子数の低減が可能となる。

【0034】

【発明が解決しようとする課題】しかしながら、図1
3、図15で示した複数本のデータ線DLを束ねること
で、データ線駆動回路3,7からの出力信号線Dの本数
を、データ線DLの本数より減らした構成のアクティブ
マトリクス型の表示装置においては、束ねたデータ線D
Lの駆動順序を走査方向に応じたデータ線DLの配列順
に固定されているため、以下に述べるような縞模様の表
示ムラが画面に現れ、画質が低下するといった問題があ
る。

【0035】まず、図13で示した液晶表示装置におけ
る不具合を説明する。

【0036】TFTでは、その構造上、寄生容量(浮遊
容量)を有しており、図13の液晶表示装置の場合、ゲ
ートTFT13には、ソース−ドレイン間に容量C1
が、ゲート−ドレイン間に容量C2が存在する。また、
図示してはいないが、画素TFT11においても、同様
の浮遊容量が存在する。さらに、データ線DLとゲート
線GLとの交点には、カップリング容量C3が、データ
線DLと対向電極12の間には容量C4が存在する。非
晶質シリコンを使ったTFTの場合、そのオン抵抗は数
メガΩに達するため、寄生容量と言えども無視できな
い。

【0037】特に、ゲート線GLaの電位が下がるとき
に、容量C2を介して液晶容量10−1の電荷が逃げて
いく影響が大きい。また、液晶容量11−2を充電中、
隣接画素の画素TFT11−1もオン状態であるため、
僅かな要因で、容量C4と液晶容量10−1との間で電
荷の移動が発生する。

【0038】液晶表示としては液晶に印加される電圧の
実効値で透過率が決まるため、ベタ画像を表示しても、
このようなことが原因で、図17に示すように、駆動順
序の違いで、組を成す2本データ線DLのうち、奇数番
目のデータ線DL1、DL3,‥(グループa)にて駆
動される画素と、偶数番目のデータ線DL2,DL4,
‥(bグループ)にて駆動される画素とでは、各々の液
晶容量10に印加される電圧に差が生じてしまい、1ド
ットの縦縞の表示ムラとなって現れ、実用上十分な画質
が得られなくなる。

【0039】次に、図15で示したデータ線駆動回路を
備えた液晶表示装置における不具合を説明する。

【0040】液晶表示装置では、その用途により、走査
方向の切り替えを行うことが通例であり、左から右へ走
査する場合と、右から左へ走査する場合の2つの場合に
分けて、その表示状態の説明をする。なお、ここでは、
データ線DLに対して該データ線DLより電圧供給を受
ける画素電極を右側に配置した場合を想定して説明する
が、走査方向の切り替えを考慮すると、左側に配置した
場合も同様の現象が発生することは容易に想像できる。

【0041】図15の構成において、左から右へと走査
した場合(A→B→C→D)、図19(a)に示すよう
に、グループB,C,Dのデータ線DLの電位が変化し
た時、各々のデータ線DLの左側に隣接する画素の液晶
容量10の電位はその影響を受けて変動する。これに対
し、グルーブAのデータ線DLの電位が変化した場合だ
けは、左側に隣接する画素の液晶容量10は、グループ
Dのデータ線DLの書き込みにて所望の電位に充電され
るために、結果的に影響は残らず、設定通りの電位とな
る。

【0042】このように、組を成す4本のデータ線DL
のうちの1本のデータ線DLに関わる画素の液晶容量1
0の電位のみが所望の電位になることはつまり、表示状
態を考えると、図19(b)に示すように、グループD
に属するデータ線DL4,DL8,DL12,…で書き
込まれる画素のみが異なる階調となって現れることとな
る。その結果、4ドットに1ドットの縦縞として人間の
目に認識され、画質の悪い液晶表示装置となる。

【0043】このような液晶容量10の電位変動は、各
画素の画素電極と、その右側に位置するデータ線DLと
の間に存在する寄生容量C5に起因する(図18参
照)。このような寄生容量C5が存在すると、容量カッ
プリングによって、右側に位置するデータ線DLの電位
変動が、寄生容量C5のもう一方の電極である左側に隣
接する画素の画素電極に伝わり、当該画素の液晶容量1
0の充電電圧が変動してしまう。

【0044】隣接するデータ線DLの電位変動による液
晶容量10の電位の変動幅は、例えばデータ線DLが4
V変動した場合、液晶容量10の電荷量Cpix=10
0fF、寄生容量C5の電荷量Ccd=2fFとする
と、 ΔV=4×Csd/(Cpix+Csd)=0.078
V となる。

【0045】液晶の電圧振幅(液晶容量10に印加され
る最大電圧)は一般に5V程度であり、256階調の表
示を行うとすれば1階調は0.0195Vとなるため、
0.078Vもの変動値は4階調分の差に相当し、十分
に人間の目に認識されるレベルの変動となって現れる。
また、上記電圧振幅がより小さい場合はさらに視覚上の
変化が大きくなり、その影響は無視できなくなる。

【0046】図20(a)に、走査方向を右から左へと
切り換えた場合(D→C→B→A)の、各液晶容量10
の電位変動を示す。この場合、前述の図19(a)とは
逆に、グループB,C,Dのデータ線DLの電位が変化
した時、各々のデータ線DLの左側に隣接する画素の液
晶容量10の電位はその影響を受けて変動するが、直ぐ
に次のグループのデータ線DLが選択されて所望の電位
に充電されるため、影響が残らない。これに対し、グル
ーブAのデータ線DLの電位が変化した場合だけは、左
側に隣接する画素の液晶容量10、つまりDグループの
データ線DLの液晶容量10は、既に書き込みが終了し
ているため、変動による影響が残り、組を成す4本のデ
ータ線DLにつき1本のデータ線DLに関わる液晶容量
の電位のみが所望の電位にならないこととなる。

【0047】ことはつまり、表示状態を考えると、図2
0(b)に示すように、グループDに属するデータ線D
L4、データ線DL8、データ線DL12、…で書き込
まれる画素のみが異なる階調となって現れることとな
り、この場合についても、4ドットに1ドットの縦縞と
して人間の目に認識されてしまい、画質の悪い液晶表示
装置となる。

【0048】以上は隣接する4本のデータ線DLを1組
として構成した場合であるが、4本に限らずとも同様の
現象は発生する。例えば、図21(a)(b)に示すよう
に、2本のデータ線DLを1組として構成した場合にお
いても、各ゲート線においてデータ線DLの選択順序が
固定されている限り、同様の縦縞が認識されることと
る。

【0049】なお、ここでは、図13の液晶表示装置の
場合、及び図15の液晶表示装置の場合と分けて説明し
たが、何れも組を成すデータ線DLの駆動順序を固定し
ていることが原因であり、このような液晶パネルで発生
する現象は極めて複雑で、どのような画像を表示して
も、満足な画質を得られることを保証することは、非常
に困難である。

【0050】本発明は、上記課題に鑑みなされたもので
あって、その目的は、このような複数本のデータ線を束
ねて1組とし、各組毎にデータ線駆動回路の出力信号線
に接続する構成のアクティブマトリクス型表示装置にお
いて、寄生容量等に起因する画質の劣化を低減し、表示
品位の高いアクティブマトリクス型表示装置、及びその
駆動方法、並びにそれに備えられる駆動制御回路を提供
することにある。

【0051】

【課題を解決するための手段】本発明の第1のアクティ
ブマトリクス型表示装置は、上記の課題を解決するため
に、マトリクス状に配置された複数の画素と、画素の配
置に合わせて互いに直交するように配設されるそれぞれ
複数の走査線及びデータ線と、各走査線と各データ線と
の交点に設けられ、走査線の信号にてオン/オフが制御
され、オンされたときにデータ線の信号を対応する画素
に書き込む第1のスイッチング素子とを備えたアクティ
ブマトリクス型表示装置において、上記複数のデータ線
は、n(n≧2)本ずつn個の第2のスイッチング素子
を介して束ねられ、n本1組にて、各データ線へ出力す
る信号を表示データに基づいて生成するデータ線駆動回
路の出力信号線に接続され、かつ、上記第2のスイッチ
ング素子のオン/オフを制御して、組を構成するn本の
データ線が上記データ線駆動回路の出力信号線に接続さ
れる順序を、走査線毎に切り換える選択順序切換手段を
備えていることを特徴としている。

【0052】これによれば、複数のデータ線は、n(n
≧2)本ずつn個の第2のスイッチング素子を介して束
ねられ、n本1組にて、データ線駆動回路の出力信号線
に接続されているので、データ線駆動回路内部の出力バ
ッファの数等を、データ線DLの総数の1/nに削減す
ることができ、コスト削減が図れる。また、データ線駆
動回路の出力信号線の数が1/nとなるので、データ線
駆動回路が外付けされる構成においては、実装コストを
削減できる。

【0053】さらに、後述するデータ線駆動回路に、デ
ジタルデータとして入力された映像信号をアナログ変換
するD/A(デジタル−アナログ)コンバータが搭載さ
れている場合においては、1水平期間の1/nの期間、
D/Aコンバータにデジタルデータが入力されることと
なり、D/A変換時間をこれまでより大幅に拡大するこ
とができる。しかも、データ線駆動回路内に設けるD/
Aコンバータの回路数もデータ線の総数の1/nです
み、データ線駆動回路を構成する回路素子数の低減が可
能となる。

【0054】ところが、このような構成の表示装置にお
いては、組を構成するn本の各データ線に接続される画
素に印加される電圧は、駆動順序にて影響を受ける。し
たがって、駆動(接続)される順序が固定であると、画
素に印加される電圧のムラがそのまま表示ムラとなって
現れてしまう。

【0055】そこで、本発明の表示装置では、選択順序
切換手段が、第2のスイッチング素子のオン/オフを制
御して、組を構成するn本のデータ線が上記データ線駆
動回路の出力信号線に接続される順序(つまり、出力信
号線からの信号供給を受ける順序)を、走査線毎に切り
換える構成としている。

【0056】これにより、駆動順序の違いによる各画素
に印加される電圧の差自体を無くすことはできないもの
の、それによるムラを、空間軸上に振り分けることがで
き、人間の目に認識され難くできる。

【0057】本発明の第2のアクティブマトリクス型表
示装置は、上記の課題を解決するために、マトリクス状
に配置された複数の画素と、画素の配置に合わせて互い
に直交するように配設されるそれぞれ複数の走査線及び
データ線と、各走査線と各データ線との交点に設けら
れ、走査線の信号にてオン/オフが制御され、オンされ
たときにデータ線の信号を対応する画素に書き込む第1
のスイッチング素子とを備えたアクティブマトリクス型
表示装置において、上記複数のデータ線は、n(n≧
2)本ずつn個の第2のスイッチング素子を介して束ね
られ、n本1組にて、各データ線へ出力する信号を表示
データに基づいて生成するデータ線駆動回路の出力信号
線に接続され、かつ、上記第2のスイッチング素子のオ
ン/オフを制御して、組を構成するn本のデータ線が上
記データ線駆動回路の出力信号線に接続される順序を、
同じ走査線であっても走査する度に切り換える選択順序
切換手段を備えていることを特徴としている。

【0058】これにおいても、複数のデータ線は、n
(n≧2)本ずつn個の第2のスイッチング素子を介し
て束ねられ、n本1組にて、データ線駆動回路の出力信
号線に接続されているので、前述した該構成による効果
を奏する。

【0059】そして、これにおいては、選択順序切換手
段が、第2のスイッチング素子のオン/オフを制御し
て、組を構成するn本のデータ線が上記データ線駆動回
路の出力信号線に接続される順序を、同じ走査線であっ
ても走査する度に切り換える構成としている。

【0060】これにより、駆動順序の違いによる各画素
に印加される電圧の差自体を無くすことはできないもの
の、それによるムラを、時間軸上に振り分けることがで
き、人間の目により認識され難くできる。特に、nが3
以上の場合、空間軸上に振り分ける構成では、各走査線
毎の切換順があるパターンを有している場合、該パター
ンに応じた表示ムラが現れることがあったが、これによ
り、3本以上のデータ線が束ねられた構成であっても、
人間の目に認識され難くできる。

【0061】本発明の第3のアクティブマトリクス型表
示装置は、上記の課題を解決するために、マトリクス状
に配置された複数の画素と、画素の配置に合わせて互い
に直交するように配設されるそれぞれ複数の走査線及び
データ線と、各走査線と各データ線との交点に設けら
れ、走査線の信号にてオン/オフが制御され、オンされ
たときにデータ線の信号を対応する画素に書き込む第1
のスイッチング素子とを備えたアクティブマトリクス型
表示装置において、上記複数のデータ線は、n(n≧
2)本ずつn個の第2のスイッチング素子を介して束ね
られ、n本1組にて、各データ線へ出力する信号を表示
データに基づいて生成するデータ線駆動回路の出力信号
線に接続され、かつ、上記第2のスイッチング素子のオ
ン/オフを制御して、組を構成するn本のデータ線が上
記データ線駆動回路の出力信号線に接続される順序を、
走査線毎、及び同じ走査線であっても走査する度に切り
換える選択順序切換手段を備えていることを特徴として
いる。

【0062】これにおいても、複数のデータ線は、n
(n≧2)本ずつn個の第2のスイッチング素子を介し
て束ねられ、n本1組にて、データ線駆動回路の出力信
号線に接続されているので、前述した該構成による効果
を奏する。

【0063】そして、これにおいては、選択順序切換手
段が、第2のスイッチング素子のオン/オフを制御し
て、組を構成するn本のデータ線が上記データ線駆動回
路の出力信号線に接続される順序を、走査線毎であっ
て、かつ、同じ走査線であっても走査する度に切り換え
る構成としている。

【0064】これにより、駆動順序の違いによる各画素
に印加される電圧の差自体を無くすことはできないもの
の、それによるムラを、空間軸並びに時間軸上に振り分
けることができ、人間の目により一層認識され難くでき
る。特に、nが3以上の場合、空間軸上に振り分ける構
成では、各走査線毎の切換順があるパターンを有してい
る場合、該パターンに応じた表示ムラが現れることがあ
ったが、これにより、3本以上のデータ線が束ねられた
構成であっても、人間の目に認識され難くできる。

【0065】また、上記した本発明の第1〜第3のアク
ティブマトリクス型表示装置においては、n本1組に束
ねられるデータ線は、互いに隣り合うデータ線であるこ
とがより好ましい。

【0066】1組に束ねるデータ線を、隣り合うデータ
線DLではなく、複数の離れたデータ線DLを1組とす
ることも考えられるが、その場合には、データ線駆動回
路からの出力信号線を長くかつ複数配置する必要があ
り、面積的に不利となる。

【0067】また、上記した本発明の第1〜第3のアク
ティブマトリクス型表示装置においては、上記データ線
駆動回路は、アクティブマトリクス型表示装置における
表示部に一体形成されており、かつ、n本1組に束ねら
れたデータ線を駆動する、デジタル/アナログコンバー
タを有した構成とすることもできる。

【0068】これによれば、映像信号をデジタルデータ
で入力し、液晶表示装置内のD/Aコンバータでアナロ
グ変換できるため、外部にD/Aコンバータを持たず、
入力信号の電圧振幅も小さくできるといった利点を有す
る。

【0069】また、上記した本発明の第1〜第3のアク
ティブマトリクス型表示装置においては、上記選択順序
切換手段は、組を構成するn本のデータ線が上記データ
線駆動回路の出力信号線に接続される順序を、乱数を用
いてランダムに切り換える構成とすることもできる。

【0070】表示装置が液晶を用いた液晶表示装置の場
合、液晶の劣化を抑制するために、液晶に印加する電圧
を周期的に逆転させる反転駆動が多く採用されるが、こ
の場合、キラーパターンと称される表示ムラが発現す
る。上記の構成によれば、データ線を駆動する順序がラ
ンダムに切り換えられるので、このキラーパターンをも
効果的に抑制することができる。

【0071】本発明の第1のアクティブマトリクス型表
示装置の駆動方法は、上記の課題を解決するために、マ
トリクス状に配置された複数の画素と、画素の配置に合
わせて互いに直交するように配設されるそれぞれ複数の
走査線及びデータ線と、各走査線と各データ線との交点
に設けられ、走査線の信号にてオン/オフが制御され、
オンされたときにデータ線の信号を対応する画素に書き
込む第1のスイッチング素子とを備え、かつ、上記複数
のデータ線が、n(n≧2)本ずつn個の第2のスイッ
チング素子を介して束ねられ、n本1組にて、各データ
線へ出力する信号を表示データに基づいて生成するデー
タ線駆動回路の出力信号線に接続されたアクティブマト
リクス型表示装置の駆動方法であって、第2のスイッチ
ング素子のオン/オフを制御して、組を構成するn本の
データ線が上記データ線駆動回路の出力信号線に接続さ
れる順序を、走査線毎に切り換えることを特徴としてい
る。

【0072】これによれば、既に説明したように、複数
のデータ線が、n(n≧2)本ずつn個の第2のスイッ
チング素子を介して束ねられ、n本1組にて、データ線
駆動回路の出力信号線に接続された、コスト削減効果を
有する表示装置において、第2のスイッチング素子のオ
ン/オフを制御して、組を構成するn本のデータ線が上
記データ線駆動回路の出力信号線に接続される順序を、
走査線毎に切り換えるので、駆動順序の違いによる各画
素に印加される電圧の差自体を無くすことはできないも
のの、それによるムラを、空間軸上に振り分けることが
でき、人間の目に認識され難くできる。

【0073】本発明の第2のアクティブマトリクス型表
示装置の駆動方法は、上記の課題を解決するために、マ
トリクス状に配置された複数の画素と、画素の配置に合
わせて互いに直交するように配設されるそれぞれ複数の
走査線及びデータ線と、各走査線と各データ線との交点
に設けられ、走査線の信号にてオン/オフが制御され、
オンされたときにデータ線の信号を対応する画素に書き
込む第1のスイッチング素子とを備え、かつ、上記複数
のデータ線が、n(n≧2)本ずつn個の第2のスイッ
チング素子を介して束ねられ、n本1組にて、各データ
線へ出力する信号を表示データに基づいて生成するデー
タ線駆動回路の出力信号線に接続されたアクティブマト
リクス型表示装置の駆動方法であって、上記第2のスイ
ッチング素子のオン/オフを制御して、組を構成するn
本のデータ線が上記データ線駆動回路の出力信号線に接
続される順序を、同じ走査線であっても走査する度に切
り換えることを特徴としている。

【0074】これによれば、既に説明したように、複数
のデータ線が、n(n≧2)本ずつn個の第2のスイッ
チング素子を介して束ねられ、n本1組にて、データ線
駆動回路の出力信号線に接続された、コスト削減効果を
有する表示装置において、第2のスイッチング素子のオ
ン/オフを制御して、組を構成するn本のデータ線が上
記データ線駆動回路の出力信号線に接続される順序を、
同じ走査線であっても走査する度に切り換えるので、駆
動順序の違いによる各画素に印加される電圧の差自体を
無くすことはできないものの、それによるムラを、時間
軸上に振り分けることができ、人間の目により認識され
難くできる。

【0075】本発明の第3のアクティブマトリクス型表
示装置の駆動方法は、上記の課題を解決するために、マ
トリクス状に配置された複数の画素と、画素の配置に合
わせて互いに直交するように配設されるそれぞれ複数の
走査線及びデータ線と、各走査線と各データ線との交点
に設けられ、走査線の信号にてオン/オフが制御され、
オンされたときにデータ線の信号を対応する画素に書き
込む第1のスイッチング素子とを備え、かつ、上記複数
のデータ線が、n(n≧2)本ずつn個の第2のスイッ
チング素子を介して束ねられ、n本1組にて、各データ
線へ出力する信号を表示データに基づいて生成するデー
タ線駆動回路の出力信号線に接続されたアクティブマト
リクス型表示装置の駆動方法であって、上記第2のスイ
ッチング素子のオン/オフを制御して、組を構成するn
本のデータ線が上記データ線駆動回路の出力信号線に接
続される順序を、走査線毎、及び同じ走査線であっても
走査する度に切り換えることを特徴としている。

【0076】これによれば、既に説明したように、複数
のデータ線が、n(n≧2)本ずつn個の第2のスイッ
チング素子を介して束ねられ、n本1組にて、データ線
駆動回路の出力信号線に接続された、コスト削減効果を
有する表示装置において、第2のスイッチング素子のオ
ン/オフを制御して、組を構成するn本のデータ線が上
記データ線駆動回路の出力信号線に接続される順序を、
走査線毎であって、かつ、同じ走査線であっても走査す
る度に切り換えるので、駆動順序の違いによる各画素に
印加される電圧の差自体を無くすことはできないもの
の、それによるムラを、時間軸上に振り分けることがで
き、人間の目により一層認識され難くできる。

【0077】本発明の第1のアクティブマトリクス型表
示装置の駆動制御回路は、上記の課題を解決するため
に、マトリクス状に配置された複数の画素と、画素の配
置に合わせて互いに直交するように配設されるそれぞれ
複数の走査線及びデータ線と、各走査線と各データ線と
の交点に設けられ、走査線の信号にてオン/オフが制御
され、オンされたときにデータ線の信号を対応する画素
に書き込む第1のスイッチング素子とを備え、かつ、上
記複数のデータ線が、n(n≧2)本ずつn個の第2の
スイッチング素子を介して束ねられ、n本1組にて、各
データ線へ出力する信号を表示データに基づいて生成す
るデータ線駆動回路の出力信号線に接続されたアクティ
ブマトリクス型表示装置に備えられる駆動制御回路であ
って、第2のスイッチング素子のオン/オフを制御し
て、組を構成するn本のデータ線が上記データ線駆動回
路の出力信号線に接続される順序を、走査線毎に切り換
えることを特徴としている。

【0078】このような駆動制御回路を備えることで、
既に説明したように、複数のデータ線が、n(n≧2)
本ずつn個の第2のスイッチング素子を介して束ねら
れ、n本1組にて、データ線駆動回路の出力信号線に接
続された、コスト削減効果を有する表示装置において、
第2のスイッチング素子のオン/オフを制御して、組を
構成するn本のデータ線が上記データ線駆動回路の出力
信号線に接続される順序を、走査線毎に切り換えるの
で、駆動順序の違いによる各画素に印加される電圧の差
自体を無くすことはできないものの、それによるムラ
を、空間軸上に振り分けることができ、人間の目に認識
され難くできる。

【0079】本発明の第2のアクティブマトリクス型表
示装置の駆動制御回路は、上記の課題を解決するため
に、マトリクス状に配置された複数の画素と、画素の配
置に合わせて互いに直交するように配設されるそれぞれ
複数の走査線及びデータ線と、各走査線と各データ線と
の交点に設けられ、走査線の信号にてオン/オフが制御
され、オンされたときにデータ線の信号を対応する画素
に書き込む第1のスイッチング素子とを備え、かつ、上
記複数のデータ線が、n(n≧2)本ずつn個の第2の
スイッチング素子を介して束ねられ、n本1組にて、各
データ線へ出力する信号を表示データに基づいて生成す
るデータ線駆動回路の出力信号線に接続されたアクティ
ブマトリクス型表示装置に備えられる駆動制御回路であ
って、上記第2のスイッチング素子のオン/オフを制御
して、組を構成するn本のデータ線が上記データ線駆動
回路の出力信号線に接続される順序を、同じ走査線であ
っても走査する度に切り換えることを特徴としている。

【0080】このような駆動制御回路を備えることで、
既に説明したように、複数のデータ線が、n(n≧2)
本ずつn個の第2のスイッチング素子を介して束ねら
れ、n本1組にて、データ線駆動回路の出力信号線に接
続された、コスト削減効果を有する表示装置において、
第2のスイッチング素子のオン/オフを制御して、組を
構成するn本のデータ線が上記データ線駆動回路の出力
信号線に接続される順序を、同じ走査線であっても走査
する度に切り換えるので、駆動順序の違いによる各画素
に印加される電圧の差自体を無くすことはできないもの
の、それによるムラを、時間軸上に振り分けることがで
き、人間の目により認識され難くできる。

【0081】本発明の第3のアクティブマトリクス型表
示装置の駆動制御回路は、上記の課題を解決するため
に、マトリクス状に配置された複数の画素と、画素の配
置に合わせて互いに直交するように配設されるそれぞれ
複数の走査線及びデータ線と、各走査線と各データ線と
の交点に設けられ、走査線の信号にてオン/オフが制御
され、オンされたときにデータ線の信号を対応する画素
に書き込む第1のスイッチング素子とを備え、かつ、上
記複数のデータ線が、n(n≧2)本ずつn個の第2の
スイッチング素子を介して束ねられ、n本1組にて、各
データ線へ出力する信号を表示データに基づいて生成す
るデータ線駆動回路の出力信号線に接続されたアクティ
ブマトリクス型表示装置に備えられる駆動制御回路であ
って、上記第2のスイッチング素子のオン/オフを制御
して、組を構成するn本のデータ線が上記データ線駆動
回路の出力信号線に接続される順序を、走査線毎、及び
同じ走査線であっても走査する度に切り換えることを特
徴としている。

【0082】このような駆動制御回路を備えることで、
既に説明したように、複数のデータ線が、n(n≧2)
本ずつn個の第2のスイッチング素子を介して束ねら
れ、n本1組にて、データ線駆動回路の出力信号線に接
続された、コスト削減効果を有する表示装置において、
第2のスイッチング素子のオン/オフを制御して、組を
構成するn本のデータ線が上記データ線駆動回路の出力
信号線に接続される順序を、走査線毎であって、かつ、
同じ走査線であっても走査する度に切り換えるので、駆
動順序の違いによる各画素に印加される電圧の差自体を
無くすことはできないものの、それによるムラを、時間
軸上に振り分けることができ、人間の目により一層認識
され難くできる。

【0083】また、本発明は、換言すれば、以下のよう
にも表現できる。

【0084】つまり、入力映像信号としてデジタル信号
を用いるドライバーモノリシック型の表示装置の駆動制
御回路において、複数の隣り合う信号線を1組にして信
号電圧の順序を制御する駆動制御回路であって、1組の
信号線の中での出力順序を1垂直期間毎に切り替えて駆
動することを特徴としてもよい。

【0085】また、入力映像信号としてデジタル信号を
用いるドライバーモノリシック型の表示装置の駆動制御
回路において、複数の隣り合う信号線を1組にして信号
電圧の順序を制御する駆動制御回路であって、1組の信
号線の中での出力順序を1垂直期間毎に切り替えて駆動
し、かつ、複数の隣り合う信号線を1組にして、D/A
コンバータを動作させることを特徴としてもよい。

【0086】また、入力映像信号としてデジタル信号を
用いるドライバーモノリシック型の表示装置の駆動制御
回路において、複数の隣り合う信号線を1組にして信号
電圧の順序を制御する駆動制御回路であって、1組の信
号線の中での出力順序を1垂直期間(水平周期)毎に切
り替えて駆動し、及び/又は、複数の隣り合う信号線を
1組にして、D/Aコンバータを動作させ、さらに、信
号線の選択する順序をランダムに切り替える乱数発生器
を備えたことを特徴としてもよい。

【0087】さらに、本発明は、上記した各駆動制御回
路を用いた表示装置を特徴としてもよい。

【0088】

【発明の実施の形態】本発明は、映像信号に応じた電圧
(データ信号)が供給されるデータ線DLを、n(n≧
2)本1組として束ね、各組毎にデータ線駆動回路の1
本の信号線に接続した構成のアクティブマトリクス型表
示装置において、組を構成するn本のデータ線DLの駆
動順序(接続順序)を、走査するゲート線GL毎に、或
いは、同じゲート線であっても走査する度に切り換える
ものである。また、より望ましくは、組を構成するn本
のデータ線DLの駆動順序を、走査するゲート線GL毎
であってかつ、同じゲート線であっても走査する度に切
り換えることであり、さらに望ましくは、その順序がラ
ンダムに選択されることである。

【0089】以下、本発明の実施の一形態を、従来の技
術にて説明した事例に対応させて実施の形態1〜5とし
て説明し、最後の実施の形態6にて、データ線DLの駆
動順序を上記のように切り換えることを可能とする回路
構成について説明する。

【0090】なお、以下の実施の形態においては、アク
ティブマトリクス型表示装置として全て液晶を用いたア
クティブマトリクス型液晶表示装置を例示するが、本発
明は何らこれに限定されるものではなく、アクティブマ
トリクス型であれば、EL表示装置等にも適用できる。

【0091】〔実施の形態1〕本発明に係る実施の一形
態を、図1〜図3に基づいて説明すれば、以下の通りで
ある。

【0092】図1は、本実施形態のアクティブマトリク
ス型液晶表示装置の構成を示す等価回路図であって、従
来例を示す図13と同一構成部分は同一符号をもって表
わしている。つまり、本実施の形態は、図13の従来装
置に対応するものである。

【0093】図1に示すように、この液晶表示装置は、
大きくは液晶パネル1と、ゲート線駆動回路2と、デー
タ線駆動回路3と、データ線選択回路4と、駆動制御回
路5より構成されている。

【0094】ゲート線駆動回路2は、各ゲート線(走査
線)GLに、走査選択電圧と非走査選択電圧とをもつゲ
ート信号を出力するもので、データ線駆動回路3は、各
データ線DLに各データ線DLに対応する映像信号であ
るデータ信号を出力するものである。

【0095】液晶パネル1は、特に図示してはいない
が、所定の距離を隔てて平行に対向配置されたマトリク
ス基板と、対向基板と、これら両基板間に充填された液
晶とを有している。

【0096】このうち、マトリクス基板には、複数の互
いに並行なデータ線DL1〜DLNと、該データ線DL
に交差する複数の互いに並行なゲート線GL1〜GLM
とが設けられ、これらデータ線DLとゲート線GLとの
各交点には、対向電極12と液晶容量10とで表示の一
単位となる画素を構成する画素電極(不図示)と、画素
電極を対応するデータ線DLに電気的に接続するための
画素TFT11とが配設されている。この画素TFT1
1のゲート電極は上記ゲート線GLに接続されると共
に、そのソース電極はデータ線DLに、そのドレイン電
極は画素電極にそれぞれ接続されている。

【0097】このような構成では、ゲート電極に上記の
ゲート線駆動回路2よりゲート線選択電圧が印加されて
いる書き込み期間、画素TFT11がオン状態(低抵抗
の状態)になるため、上記データ線駆動回路3よりデー
タ線DLに印加された映像信号を示すデータ信号の電位
が画素電極へと伝達されて、画素電極の電位はデータ線
DLの電位と同じに設定される。一方、ゲート電極にゲ
ート線非選択電圧が印加されている保持期間は、画素T
FT11がオフ状態(高抵抗の状態)になるため、画素
電極の電位は書き込み時に印加された電位に保持され
る。

【0098】対向基板には、液晶容量10の他方の電極
となる対向電極12が形成されている。該対向電極12
は、対向基板の全面に設けられ、全画素共通に構成され
ている。該対向電極12には上記マトリクス基板の周辺
に配設されたコモン端子(不図示)を介してマトリクス
基板側から適切な共通電圧が印加されるようになってい
る。

【0099】液晶容量10に印加される電圧は、画素電
極と対向電極との電位差に相当する電圧であって、この
電圧を制御することで、液晶の光透過率を制御して、画
像の表示が可能となる。なお、ここまでの構成は、アク
ティブマトリクス型液晶表示装置の一般的な構成であっ
て、図13の液晶パネル100と同じである。

【0100】この液晶パネル1における液晶パネル10
0との構造上の違いは、2本のデータ線DLが1組に束
ねられ、2本1組でデータ線駆動回路3の出力信号線D
に接続されるにおいて、各データ線DLともにそれぞれ
ゲートTFT13を介して出力信号線Dに接続されてい
る点である。

【0101】この図では、データ線駆動回路3の出力信
号線D1に、組を成すデータ線DL1とデータ線DL2
とがそれぞれ、ゲートTFT13−1a,13−1bを
介して接続されている。また、出力信号線D2に、組を
成すデータ線DL3とデータ線DL4とがそれぞれ、ゲ
ートTFT13−2a,13−2bを介して接続されて
いる。以下同様にして、図においては、N=12である
ので、このような2本1組のデータ線群が6組形成され
ている。

【0102】上記12個のゲートTFT13のうち、ゲ
ートTFT13−1a,13−2a,13−3a,…の
aのグループは、互いのゲート電極がゲート線GLaに
接続されており、データ線選択回路4よりゲート線GL
aに供給されるデータ線選択信号にてその開閉が制御さ
れる。一方、ゲートTFT13−1b,13−2b,1
3−3b…のbのグループは、互いのゲート電極が、ゲ
ート線GLbに接続されており、データ線選択回路4よ
りゲート線GLbに供給されるデータ線選択信号にてそ
の開閉が制御される。

【0103】前述したように、このように組を成す2本
のデータ線DLの駆動順序を、常に走査方向に応じた一
定の順序とした場合、1ドットの縦縞模様が現れ、表示
品位が著しく低下する(図17参照)。

【0104】そこで、本実施形態の液晶表示装置には、
上記データ線選択回路4によるデータ線選択信号の出力
動作を制御して、組を成す2本のデータ線DLの駆動順
序を、走査するゲート線GL毎に異ならせる駆動制御回
路5が搭載されている。

【0105】図2に、本実施形態の液晶表示装置におい
て、液晶パネル1に印加される駆動信号(垂直同期信
号、水平同期信号、データ信号、ゲート線GLaに印加
されるデータ線選択信号、ゲート線GLbに印加される
データ線選択信号、画素TFT11の制御信号であるゲ
ート線GL1〜ゲート線GLMに印加されるゲート信
号)の波形を示す。なお、ここで用いた画素TFT11
及びゲートTFT13も、nチャネルFETと同じく、
正電圧でオンするものである。また、M=8とした。

【0106】図2に示すように、これにおいては、ゲー
ト線GLaに印加されるデータ線選択信号とゲート線G
Lbに印加されるデータ線選択信号の各オン期間の順序
が、ゲート線GL毎に切り換えられている。

【0107】図3に、図2の駆動信号にて表示を行った
際の表示状態を示す。図3に示すように、組を成す2本
のデータ線DLの駆動順序を、走査するゲート線GL毎
に切り換えたことで、組を成す2本データ線DLのう
ち、初めに駆動されるデータ線DLに接続される画素
と、後に駆動されるデータ線DLに接続される画素と
の、駆動順序の違いによる液晶容量10に印加される電
圧の差は解消できないものの、それによるムラを、奇数
番目のデータ線DL1、DL3,‥(グループa)に接
続される画素と、偶数番目のデータ線DL2,DL4,
‥(bグループ)に接続される画素とに振り分けて市松
模様状とし、人間の目に認識されない視覚上問題ないも
のとできる。

【0108】なお、このようにゲートTFT13や、デ
ータ線選択回路4、駆動制御回路5を設けたことによる
コストアップも、複数本のデータ線DLを束ねて組を形
成して、データ線駆動回路3内部の出力バッファの数
を、データ線DLの総数の半分に削減することによるコ
スト削減に比べれば小さいもので、充分なコスト削減効
果がある。また、データ線選択回路4は、容易にゲート
線駆動回路2内に集積できるため、大幅なコストアップ
にはならない。さらに、データ線駆動回路3の出力信号
線Dの数も半分となるので、実装コストも削減できる。

【0109】〔実施の形態2〕本発明に係る実施の他の
形態を、図4〜図6に基にづいて説明すれば、以下の通
りである。なお、説明の便宜上、前述した実施の形態に
て説明したと同じ機能を有する部材には、同じ符号を付
し、説明を省略する。

【0110】図4は、本実施形態のアクティブマトリク
ス型液晶表示装置の構成を示す等価回路図である。

【0111】本実施形態の液晶表示装置における液晶パ
ネル31は、液晶パネルとしての基本的な構成は液晶パ
ネル1と同じであるが、ここでは、データ線DLが3本
1組で束ねられて、データ線駆動回路3の出力信号線D
に接続されている。

【0112】すなわち、この図では、データ線駆動回路
3の出力信号線D1に、組を成すデータ線DL1、DL
2、DL3がそれぞれ、ゲートTFT13−1a,13
−1b,13−1cを介して接続されている。また、出
力信号線D2に、組を成すデータ線DL4、DL5、D
L6がそれぞれ、ゲートTFT13−2a,13−2
b、13−2cを介して接続されている。以下同様にし
て、図においては、N=12であるので、このような3
本1組のデータ線群が4組形成されている。

【0113】上記12個のゲートTFT13のうち、ゲ
ートTFT13−1a,13−2a,13−3a,…の
aのグループは、互いのゲート電極がゲート線GLaに
接続されており、データ線選択回路4よりゲート線GL
aに供給されるデータ線選択信号にてその開閉が制御さ
れる。一方、ゲートTFT13−1b,13−2b,1
3−3b…のbのグループは、互いのゲート電極が、ゲ
ート線GLbに接続されており、データ線選択回路4よ
りゲート線GLbに供給されるデータ線選択信号にてそ
の開閉が制御される。ゲートTFT13−1c,13−
2c,13−3c…のcのグループは、互いのゲート電
極が、ゲート線GLcに接続されており、データ線選択
回路4よりゲート線GLcに供給されるデータ線選択信
号にてその開閉が制御される。

【0114】したがって、この構成では、データ線駆動
回路3のバッファバの数は、さらに削減されており、デ
ータ線DLの総数をNとするとバッファバの数はN/3
である。

【0115】ところで、このようにデータ線DLを3本
1組で束ねた場合、各組を構成する3本のデータ線DL
の駆動順序を、走査するゲート線GL毎に切り換えて
も、切り換える周期が一定であると、図6に示すような
表示状態となり、縦縞ではないが、3ドットに1ドット
のストライプ縞となって人の目に止まることとなる。

【0116】そこで、このように、束ねるデータ線DL
が隣り合うもの同士であって、かつ、3本以上の場合
は、走査するゲート線GL毎に異ならせるだけでなく、
同じゲート線GLであっても、走査する度に異ならせ、
時間軸方向にも駆動順序を換えるようにする。つまり、
同じゲート線であっても、垂直周期(垂直期間)毎に変
化させるように構成する。

【0117】このような駆動を可能とすべく、本実施形
態の液晶表示装置では、上記データ線選択回路4による
データ線選択信号の出力動作を制御するのとして、前述
の駆動制御回路5に代えて、組を成す3本のデータ線D
Lの駆動順序を、走査するゲート線GL毎に異ならせる
だけでなく、同じゲート線GLであっても、走査する度
に異ならせる駆動制御回路6が搭載されている。

【0118】図5に、本実施形態の液晶表示装置におい
て、液晶パネル1に印加される駆動信号(垂直同期信
号、水平同期信号、データ信号、ゲート線GLaに印加
されるデータ線選択信号、ゲート線GLbに印加される
データ線選択信号、ゲート線GLcに印加されるデータ
線選択信号、画素TFT11の制御信号であるゲート線
GL1〜ゲート線GLMに印加されるゲート信号)の波
形を示す。なお、ここで用いた画素TFT11及びゲー
トTFT13も、nチャネルFETと同じく、正電圧で
オンするものである。

【0119】図5に示すように、これにおいては、ゲー
ト線GLaに印加されるデータ線選択信号、ゲート線G
Lbに印加されるデータ線選択信号、及びゲート線GL
cに印加されるデータ線選択信号の各オン期間の順序
が、ゲート線GL毎であって、かつ垂直周期毎に切り換
えられている。

【0120】このように、組を成す3本のデータ線DL
の駆動順序を、走査するゲート線GL毎であって、かつ
垂直周期毎に切り換えたことで、駆動順序の違いによる
各画素の液晶容量10に印加される電圧の差は解消でき
ないものの、それによるムラを、データ線DL1,DL
4,DL7,‥(グループa)にて駆動される画素と、
データ線DL2,DL5,DL8,‥(bグループ)に
て駆動される画素と、データ線DL3,DL6,DL
9,‥(cグループ)にて駆動される画素とに振り分
け、空間軸上及び時間軸上の両方に分散させることで、
かすかな点状として、人間の目に認識されない視覚上何
ら問題ないものとできる。

【0121】なお、上記した駆動制御回路5,6におけ
るデータ線DLの駆動順序の制御には、ルックアップテ
ーブルを使う構成や、ルックアップテーブルを使わない
敷線論理を用いる構成等が考えられる。また、ルックア
ップテーブルを使用した場合、テーブルの内容として
は、規則的なものであっても、乱数等を使ったものでも
よく、乱数を使うことで、駆動順序をランダムに切り換
えることが可能となり、液晶表示装置が反転駆動される
場合に必ず持つキラーパターンの影響を最小限に抑える
ことができる。

【0122】なお、このようにゲートTFT13や、デ
ータ線選択回路4、駆動制御回路6を設けたことによる
コストアップも、複数本のデータ線DLを束ねて組を形
成して、データ線駆動回路3内部の出力バッファの数
を、データ線DLの総数の1/3に削減することによる
コスト削減に比べれば小さいもので,充分なコスト削減
効果がある。また、データ線選択回路4は、容易にゲー
ト線駆動回路2内に集積できるため、大幅なコストアッ
プにはならない。さらに、データ線駆動回路3の出力信
号線Dの数も1/3となるので、実装コストも削減でき
る。

【0123】〔実施の形態3〕本発明に係る実施のさら
に他の形態を、図7及び図8に基づいて説明すれば、以
下の通りである。なお、説明の便宜上、前述した実施の
形態にて説明したと同じ機能を有する部材には、同じ符
号を付し、説明を省略する。

【0124】図7は、本実施形態のアクティブマトリク
ス型液晶表示装置における、データ線駆動回路の構成
と、これに接続されるデータ線DLの状態を示すもので
あって、従来例を示す図15と同一構成部分は同一符号
をもって表わしている。つまり、本実施の形態は、図1
5に示す従来例に対応するものであり、ドライバーモノ
リシック型の液晶表示装置である。

【0125】データ線駆動回路7は、映像信号として入
力されたデジタルデータをD/A変換した上で所望のデ
ータ線DLに電圧を印加するものであって、シフトレジ
スタ20、第1のラッチ回路21、第2のラッチ回路2
2、及びD/Aコンバータ23とからなる。図7では、
4本のデータ線DLを1組として駆動する構成であるた
め、データ線DLの総数をNとすると、上記回路部材は
それぞれN/4個が直列に接続されている。

【0126】映像信号を示すデジタルデータはシフトレ
ジスタ20の出力タイミングによって第1のラッチ回路
21にとりこまれ、転送信号(TRF)で第2のラッチ
回路22へ送られる。第2のラッチ回路22で保持され
たデータにしたがって、D/Aコンバータ23を通じ
て、アナログ映像信号に変換される。

【0127】D/Aコンバータ23は、容量分割式、抵
抗選択式やその複合式等の種類があり、基準電源を用い
て変換される。また、ラッチ回路を2段で組むことによ
り、第2のラッチ回路22のデータをD/A変換してい
る間も、次のデジタルデータを第1のラッチ回路21に
順次取り込むことが可能となり、D/A変換時間を確保
しやすい構成とできる。

【0128】D/Aコンバータ23の回路構成におい
て、容量分割式のコンバータがあるが、比較的回路規模
が大きいと同時に、十分に精度の高い変換を行うために
は容量をデータ線DLの負荷容量に対して十分に大きく
とる必要があり、レイアウト上面積をとることになる。
また、近年、高精細化が進み画素ピッチが小さくなって
いるために、データ線DL毎にラッチ回路並びにD/A
コンバータ回路を設けることは難しくなっている。

【0129】そのため、このように、複数の隣り合うデ
ータ線DL(ここでは4本のデータ線DL)を1組にし
て駆動させるタイプのD/Aコンバータ23を搭載した
方式が採用されている。

【0130】この図では、D/Aコンバータ23−1の
出力である出力信号線D1に、4本のデータ線DL1〜
DL4がそれぞれ同数のスイッチング素子SW1〜SW
4を介して接続されている。また、D/Aコンバータ2
3−2の出力である出力信号線D2に、4本のデータ線
DL5〜DL8がそれぞれスイッチング素子SW5〜S
W8を介して接続されている。以下同様にして、データ
線DLNまでが、4本ずつ各々スイッチング素子SWを
介して接続されている。

【0131】これらスイッチング素子SW1〜SWN
は、例えば前述の図13、図1におけるゲートTFT1
3と同様にTFTより構成でき、その開閉はデータ線選
択信号にて制御される。

【0132】各データ線DL毎にD/Aコンバータを設
ける構成では、D/A変換時間=1水平期間/1024
(XGAの場合)であったが、このような回路構成とす
ることで、1水平期間の1/4の期間、D/Aコンバー
タ23ヘデータが入力されることとなり、D/A変換時
間をこれまでより大幅に拡大することができる。

【0133】さらに、このような方法によって、D/A
変換時間の拡大が可能になるのに加えてデータ線駆動回
路7内に設けるD/Aコンバータ23の回路数も1水平
解像度(1024)の1/4ですみ、データ線駆動回路
7を構成する回路素子数の低減が可能となる。

【0134】上記構成では、データ線DL4本を1組と
してD/Aコンバータを動作させるにあたり、既に図1
6を用いて説明した示したように、データ線DL1,D
L5,DL9,DL13…をグループA、データ線DL
2,DL6,DL10,DL14…をグループB、デー
タ線DL3,DL7,DL11,DL15…をグループ
C、データ線DL4,DL8,DL12,DL16…を
グループDとし、1水平期間を4フェーズに分け、各フ
ェーズに1グループを選択して映像信号に応じた電圧を
印加するようになっている。

【0135】前述したように、その際のグループの選択
順序を、全ての水平期間において、A→B→C→D、も
しくは走査方向の切り換えによりD→C→B→Aのよう
に、固定順序とすると、4ドットに1ドットの縦縞模様
が現れ、表示品位が著しく低下してしまう(図19、図
20参照)。

【0136】そこで、本実施形態の液晶表示装置には、
上記データ線選択回路4によるデータ線選択信号の出力
動作を制御して、組を成す4本のデータ線DLの駆動順
序を、同じゲート線GLであっても、走査する度に異な
らせる駆動制御回路8が搭載されている。ここで、駆動
制御回路8は、液晶表示装置の外部に設けられている。

【0137】図8(a)に、本実施形態の液晶表示装置
におけるあるゲート線GLの、時間T1,T2,…にお
けるデータ線DLの選択順序を示す。

【0138】これに示すように、本実施形態の液晶表示
装置では、駆動制御回路8が、主直周期毎に各フェーズ
1〜4に選択するグループを、A→B→C→D,B→C
→D→A,C→D→A→B,D→A→B→Cのように、
1つずつずらしているために、画面をリフレッシュする
度に変動する画素の位置が異なることになる(同図
(b)参照)。

【0139】液晶表示としては液晶に印加される電圧の
実効値で透過率が決まるため、このときの画面表示状態
は図8(c)に示すように、従来装置のようなデータ線
DL毎ではなく、画素毎に平均化された変動となる。こ
の場合、人間の目ではこれが観測されず、従来装置では
認識されていた縦縞が等価的になくなったことになる。

【0140】〔実施の形態4〕本発明に係る実施のさら
に他の形態を、図9に基づいて説明すれば、以下の通り
である。なお、説明の便宜上、前述した実施の形態にて
説明したと同じ機能を有する部材には、同じ符号を付
し、説明を省略する。

【0141】本実施形態のアクティブマトリクス型液晶
表示装置は、データ線DL2本を1組としてD/Aコン
バータを動作させる構成であり、従来の技術における図
21と対応するものである。

【0142】液晶表示装置自体の構成としては、データ
線DL2本が1組としてデータ線駆動回路7の出力信号
線Dに接続されており、またデータ線駆動回路7を構成
する各回路部材がデータ線DLの総数をNとして、N/
2個直列に接続されている以外は図1と同一の構成を有
するので、ここではこれ以上の説明は省略する。

【0143】データ線DL2本を1組としてD/Aコン
バータを動作させる場合、データ線DL1,DL3,D
L5,…といった奇数番目をグループA、データ線DL
2,DL4,DL6,…といった偶数番目をグループB
とし、1水平期間を2フェーズに分け、各フェーズに何
れか1グループを選択して映像信号に応じた電圧を印加
する。

【0144】その際に、全ての水平期間において、A→
B(或いはB→A)のように、固定の順序を繰り返す
と、2ドットに1ドットの縦縞模様が現れ、表示品位が
著しく低下してしまう(図21参照)。

【0145】そこで、これにおいては、上記と同様に、
上記駆動制御回路8が、データ線選択回路4によるデー
タ線選択信号の出力動作を制御して、組を成す2本のデ
ータ線DLの駆動順序を、同じゲート線GLであって
も、走査する度に異ならせるようになっている。

【0146】図9(a)に、本実施形態の液晶表示装置
におけるあるゲート線GLの、時間T1,T2,…にお
けるデータ線DLの選択順序を示す。

【0147】これに示すように、本実施形態の液晶表示
装置では、組を成す2本のデータ線DLの駆動順序を、
垂直周期毎に切り替えているため、ゲート線GLによっ
て変動する画素の位置が均等にばらつき、画面をリフレ
ッシュする度に変動する画素の位置が異なることになる
(同図(b)参照)。そして、このときの画面表示状態
は図9(c)に示すように、画素毎に平均化された変動
となる。したがって、この場合も、人間の目ではこれが
観測されず従来装置では認識されていた縦縞が等価的に
なくなったことになる。

【0148】〔実施の形態5〕本発明に係る実施のさら
に他の形態を、図10に基づいて説明すれば、以下の通
りである。なお、説明の便宜上、前述した実施の形態に
て説明したと同じ機能を有する部材には、同じ符号を付
し、説明を省略する。

【0149】以上の実施の形態3,4においては、時間
軸に対してデータ線DLの選択順序を変化させる構成で
はあるが、図8及び図9の各(b)よりわかるように、
時間軸方向にあるパターンをもっていた。

【0150】本実施形態の液晶表示装置は、この間軸方
向のパターンを無くし得るものであって、実施の形態2
においても述べたが、駆動制御回路がデータ線DLを駆
動する順序をランダムに切り換える構成である。具体的
には、駆動制御回路が乱数発生器を有しており、これを
用いてデータ線DLの駆動順序を決定する。

【0151】図10(a)に、本実施形態の液晶表示装
置におけるあるゲート線GLの、時間T1,T2,…に
おけるデータ線DLのランダムに選択されたある選択順
序を示す。この例では、時間T1では「A→B→C→
D」、時間T2では「C→D→A→B」、時間T3では
「B→C→D→A」、時間T4では「D→A→B→C」
の順にデータ線DLが選択されている。

【0152】これに示すように、本実施形態の液晶表示
装置においても、実施の形態3の場合と同様に、画面を
リフレッシュする度に変動する画素の位置が異なること
になる(同図(b)参照)。そして、このときの画面表
示状態は図10(c)に示すように、画素毎に平均化さ
れた変動となる。したがって、この場合も、人間の目で
はこれが観測されず従来装置では認識されていた縦縞が
等価的になくなったことになる。

【0153】そして、特にこの場合、さらに、液晶表示
装置が反転駆動される場合に必ず持つキラーパターンの
影響を最小限に抑えることができる。

【0154】〔実施の形態6〕本発明に係る実施のさら
に他の形態を、図11及び図12に基づいて説明すれ
ば、以下の通りである。なお、説明の便宜上、前述した
実施の形態にて説明したと同じ機能を有する部材には、
同じ符号を付し、説明を省略する。

【0155】ここでは、前述した実施の形態5の駆動を
実現できる駆動制御回路の構成について説明する。

【0156】図11(a)は、データ線選択回路4のブ
ロック図、同図(b)(c)は、データ線選択回路4の入
出力波形をそれぞれ示したものである。

【0157】なお、ここでは、データ線DL4本の選択
を行う場合を示しているが、実施の形態1や実施の形態
4のようにデータ線DLが2本1組の場合にはさらに単
純になる。

【0158】データ線選択回路4はマルチプレクサ回路
からなり、データ線選択信号を生成するための2ビット
のデータが外部の駆動制御回路から入力され、4つの信
号を出力する。これらの信号で、スイッチング素子SW
(実施の形態1,2の場合はゲートTFT13)の開閉
が制御され、駆動されるデータ線DLが決定して、デー
タ線DLへの書き込みを制御することとなる。なお、デ
ータ線選択回路4は液晶表示装置の内部に作成している
が、駆動制御回路と同様に、外部に作成することもでき
る。

【0159】次に、外部から入力する2ビットデータを
生成する駆動制御回路について、図12を用いて説明す
る。

【0160】前述した実施の形態5の場合、垂直周期毎
に発生するスタートパルスAにて乱数発生器を動作させ
てアドレスカウンタ25の出力を決め、フェーズカウン
タ26の出力と合わせて、順序データROM27より2
ビットデータを液晶表示装置に入力する。フェーズカウ
ンタ26は、1フェーズ毎に発生するスタートパルスB
にて1加算され、水平周期毎にリセットされる構成であ
る。また、順序データROM27は、アドレスカウンタ
25とフェーズカウンタ26より、2ビットのデータ線
選択信号を読み出すことができる構成である。

【0161】なお、順序データの数Zについては、デー
タ線DL4本の選択順序のため、順列並び替えによる2
4種のデータで構成すればよい。なお、このように順序
データROM27を用いることで、4垂直期間において
画素変動の影響が各データ線DLで等分されることとな
り、実施の形態5で示したように、従来装置では認識さ
れていた縦縞が等価的になくなる効果がある。

【0162】なお、ここでは、最も構成が複雑になる実
施の形態5を実現する回路の説明であったが、実施の形
態1の駆動制御回路5や、実施の形態4の駆動制御回路
6では、乱数発生器を使用せずに順序データROM27
を2×1の構成にすれば実現し、実施の形態2,3で
は、同じく順序データROMを4×1の構成にすれば実
現できるため、これよりも簡略化した構成となるので、
これ以上の説明は行わない。

【0163】本発明は、ゲート線GL毎(水平周期毎
に)、及び/又は、同じゲート線GLであっても走査す
る度に(垂直周期毎に)、データ線DLの選択順序を変
えることを主眼としたものであり、順序の選び方は他に
いくつも容易に考えることが可能である。

【0164】また、走査方向や画素とデータ線DLの位
置関係を考慮して順序を変更することも、容易に想像で
きる。なお、データ線DLの選択順序を変えることは、
すなわち入力する映像信号としてのデータ信号やデジタ
ルデータの順序も、適切に変化させることが必要とな
り、データ線駆動回路3,7と同期したデジタルデータ
制御回路や、データ並び替えに関わるメモリ回路等が必
要となるが、これは、従来の技術においても、データ線
DLの選択を行う以上必須の回路であり、本発明で大き
く構成が変化する意味合いのものではなく、説明の便宜
上、これ以上の説明は行わない。

【0165】

【発明の効果】本発明の第1のアクティブマトリクス型
表示装置は、以上のように、複数のデータ線は、n(n
≧2)本ずつn個の第2のスイッチング素子を介して束
ねられ、n本1組にて、各データ線へ出力する信号を表
示データに基づいて生成するデータ線駆動回路の出力信
号線に接続され、かつ、上記第2のスイッチング素子の
オン/オフを制御して、組を構成するn本のデータ線が
上記データ線駆動回路の出力信号線に接続される順序
を、走査線毎に切り換える選択順序切換手段を備えてい
ることを特徴としている。

【0166】これによれば、複数のデータ線は、n本ず
つn個の第2のスイッチング素子を介して束ねられ、n
本1組にて、データ線駆動回路の出力信号線に接続され
ているので、データ線駆動回路内部の出力バッファの数
等を、データ線DLの総数の1/nに削減することがで
き、コスト削減が図れる上、データ線駆動回路の出力信
号線の数が1/nとなるので、データ線駆動回路が外付
けされる構成においては、実装コストを削減できる。

【0167】さらに、後述するデータ線駆動回路に、デ
ジタルデータとして入力された映像信号をアナログ変換
するD/A(デジタル−アナログ)コンバータが搭載さ
れている場合においては、1水平期間の1/nの期間、
D/Aコンバータにデジタルデータが入力されることと
なり、D/A変換時間をこれまでより大幅に拡大するこ
とができる上、データ線駆動回路内に設けるD/Aコン
バータの回路数もデータ線の総数の1/nですみ、デー
タ線駆動回路を構成する回路素子数の低減が可能とな
る。

【0168】しかも、選択順序切換手段が、第2のスイ
ッチング素子のオン/オフを制御して、組を構成するn
本のデータ線が上記データ線駆動回路の出力信号線に接
続される順序を、走査線毎に切り換える構成としている
ので、駆動順序の違いによる各画素に印加される電圧の
差自体を無くすことはできないものの、それによるムラ
を、空間軸上に振り分けることができ、人間の目に認識
され難くできる。

【0169】その結果、安価でかつ表示品位の優れたア
クティブマトリクス型表示装置を提供できるという効果
を奏する。

【0170】本発明の第2のアクティブマトリクス型表
示装置は、複数のデータ線は、n(n≧2)本ずつn個
の第2のスイッチング素子を介して束ねられ、n本1組
にて、各データ線へ出力する信号を表示データに基づい
て生成するデータ線駆動回路の出力信号線に接続され、
かつ、上記第2のスイッチング素子のオン/オフを制御
して、組を構成するn本のデータ線が上記データ線駆動
回路の出力信号線に接続される順序を、同じ走査線であ
っても走査する度に切り換える選択順序切換手段を備え
ていることを特徴としている。

【0171】これにおいても、複数のデータ線は、n
(n≧2)本ずつn個の第2のスイッチング素子を介し
て束ねられ、n本1組にて、データ線駆動回路の出力信
号線に接続されているので、前述した該構成による効果
を奏する。

【0172】そして、これに加えて、選択順序切換手段
が、第2のスイッチング素子のオン/オフを制御して、
組を構成するn本のデータ線が上記データ線駆動回路の
出力信号線に接続される順序を、同じ走査線であっても
走査する度に切り換えるので、駆動順序の違いによる各
画素に印加される電圧の差自体を無くすことはできない
ものの、それによるムラを、時間軸上に振り分けること
ができ、人間の目により認識され難くできる。

【0173】その結果、安価でかつより表示品位の優れ
たアクティブマトリクス型表示装置を提供できるという
効果を奏する。

【0174】本発明の第3のアクティブマトリクス型表
示装置は、以上のように、複数のデータ線は、n(n≧
2)本ずつn個の第2のスイッチング素子を介して束ね
られ、n本1組にて、各データ線へ出力する信号を表示
データに基づいて生成するデータ線駆動回路の出力信号
線に接続され、かつ、上記第2のスイッチング素子のオ
ン/オフを制御して、組を構成するn本のデータ線が上
記データ線駆動回路の出力信号線に接続される順序を、
走査線毎、及び同じ走査線であっても走査する度に切り
換える選択順序切換手段を備えていることを特徴として
いる。

【0175】これにおいても、複数のデータ線は、n
(n≧2)本ずつn個の第2のスイッチング素子を介し
て束ねられ、n本1組にて、データ線駆動回路の出力信
号線に接続されているので、前述した該構成による効果
を奏する。

【0176】そして、これに加えて、選択順序切換手段
が、第2のスイッチング素子のオン/オフを制御して、
組を構成するn本のデータ線が上記データ線駆動回路の
出力信号線に接続される順序を、走査線毎で、かつ同じ
走査線であっても走査する度に切り換えるので、駆動順
序の違いによる各画素に印加される電圧の差自体を無く
すことはできないものの、それによるムラを、空間軸上
と時間軸上とに振り分けることができ、人間の目により
一層認識され難くできる。

【0177】その結果、安価でかつより表示品位の優れ
たアクティブマトリクス型表示装置を提供できるという
効果を奏する。

【0178】また、上記した本発明の第1〜第3のアク
ティブマトリクス型表示装置においては、n本1組に束
ねられるデータ線は、互いに隣り合うデータ線であるこ
とがより好ましく、複数の離れたデータ線DLを1組と
する構成に比べて、面積的に有利な構成とできる。

【0179】また、上記した本発明の第1〜第3のアク
ティブマトリクス型表示装置においては、上記データ線
駆動回路は、アクティブマトリクス型表示装置における
表示部に一体形成されており、かつ、n本1組に束ねら
れたデータ線を駆動する、デジタル/アナログコンバー
タを有して構成とすることもできる。

【0180】これによれば、映像信号をデジタルデータ
で入力し、液晶表示装置内のD/Aコンバータでアナロ
グ変換できるため、外部にD/Aコンバータを持たず、
入力信号の電圧振幅も小さくできるといった利点を有す
る。

【0181】また、上記した本発明の第1〜第3のアク
ティブマトリクス型表示装置においては、上記選択順序
切換手段は、組を構成するn本のデータ線が上記データ
線駆動回路の出力信号線に接続される順序を、乱数を用
いてランダムに切り換える構成とすることもできる。

【0182】表示装置が液晶を用いた液晶表示装置の場
合、液晶の劣化を抑制するために、液晶に印加する電圧
を周期的に逆転させる反転駆動が多く採用されるが、こ
の場合、キラーパターンと称される表示ムラが発現す
る。これによれば、データ線を駆動する順序がランダム
に切り換えられるので、このキラーパターンと称される
表示ムラをも効果的に抑制することができる。

【0183】本発明の第1のアクティブマトリクス型表
示装置の駆動方法は、以上のように、マトリクス状に配
置された複数の画素と、画素の配置に合わせて互いに直
交するように配設されるそれぞれ複数の走査線及びデー
タ線と、各走査線と各データ線との交点に設けられ、走
査線の信号にてオン/オフが制御され、オンされたとき
にデータ線の信号を対応する画素に書き込む第1のスイ
ッチング素子とを備え、かつ、上記複数のデータ線が、
n(n≧2)本ずつn個の第2のスイッチング素子を介
して束ねられ、n本1組にて、各データ線へ出力する信
号を表示データに基づいて生成するデータ線駆動回路の
出力信号線に接続されたアクティブマトリクス型表示装
置の駆動方法であって、第2のスイッチング素子のオン
/オフを制御して、組を構成するn本のデータ線が上記
データ線駆動回路の出力信号線に接続される順序を、走
査線毎に切り換えることを特徴としている。

【0184】これによれば、既に説明したように、複数
のデータ線が、n(n≧2)本ずつn個の第2のスイッ
チング素子を介して束ねられ、n本1組にて、データ線
駆動回路の出力信号線に接続された、コスト削減効果を
有する表示装置において、第2のスイッチング素子のオ
ン/オフを制御して、組を構成するn本のデータ線が上
記データ線駆動回路の出力信号線に接続される順序を、
走査線毎に切り換えるので、駆動順序の違いによる各画
素に印加される電圧の差自体を無くすことはできないも
のの、それによるムラを、空間軸上に振り分けることが
でき、人間の目に認識され難くできる。

【0185】その結果、該駆動方法を採用することで、
安価でかつ表示品位の優れたアクティブマトリクス型表
示装置を提供できるという効果を奏する。

【0186】本発明の第2のアクティブマトリクス型表
示装置の駆動方法は、以上のように、マトリクス状に配
置された複数の画素と、画素の配置に合わせて互いに直
交するように配設されるそれぞれ複数の走査線及びデー
タ線と、各走査線と各データ線との交点に設けられ、走
査線の信号にてオン/オフが制御され、オンされたとき
にデータ線の信号を対応する画素に書き込む第1のスイ
ッチング素子とを備え、かつ、上記複数のデータ線が、
n(n≧2)本ずつn個の第2のスイッチング素子を介
して束ねられ、n本1組にて、各データ線へ出力する信
号を表示データに基づいて生成するデータ線駆動回路の
出力信号線に接続されたアクティブマトリクス型表示装
置の駆動方法であって、上記第2のスイッチング素子の
オン/オフを制御して、組を構成するn本のデータ線が
上記データ線駆動回路の出力信号線に接続される順序
を、同じ走査線であっても走査する度に切り換えること
を特徴としている。

【0187】これによれば、既に説明したように、複数
のデータ線が、n(n≧2)本ずつn個の第2のスイッ
チング素子を介して束ねられ、n本1組にて、データ線
駆動回路の出力信号線に接続された、コスト削減効果を
有する表示装置において、第2のスイッチング素子のオ
ン/オフを制御して、組を構成するn本のデータ線が上
記データ線駆動回路の出力信号線に接続される順序を、
同じ走査線であっても走査する度に切り換えるので、駆
動順序の違いによる各画素に印加される電圧の差自体を
無くすことはできないものの、それによるムラを、時間
軸上に振り分けることができ、人間の目により認識され
難くできる。

【0188】その結果、該駆動方法を採用することで、
安価でかつより表示品位の優れたアクティブマトリクス
型表示装置を提供できるという効果を奏する。

【0189】本発明の第3のアクティブマトリクス型表
示装置の駆動方法は、以上のように、マトリクス状に配
置された複数の画素と、画素の配置に合わせて互いに直
交するように配設されるそれぞれ複数の走査線及びデー
タ線と、各走査線と各データ線との交点に設けられ、走
査線の信号にてオン/オフが制御され、オンされたとき
にデータ線の信号を対応する画素に書き込む第1のスイ
ッチング素子とを備え、かつ、上記複数のデータ線が、
n(n≧2)本ずつn個の第2のスイッチング素子を介
して束ねられ、n本1組にて、各データ線へ出力する信
号を表示データに基づいて生成するデータ線駆動回路の
出力信号線に接続されたアクティブマトリクス型表示装
置の駆動方法であって、上記第2のスイッチング素子の
オン/オフを制御して、組を構成するn本のデータ線が
上記データ線駆動回路の出力信号線に接続される順序
を、走査線毎、及び同じ走査線であっても走査する度に
切り換えることを特徴としている。

【0190】これによれば、既に説明したように、複数
のデータ線が、n(n≧2)本ずつn個の第2のスイッ
チング素子を介して束ねられ、n本1組にて、データ線
駆動回路の出力信号線に接続された、コスト削減効果を
有する表示装置において、第2のスイッチング素子のオ
ン/オフを制御して、組を構成するn本のデータ線が上
記データ線駆動回路の出力信号線に接続される順序を、
走査線毎に、かつ、同じ走査線であっても走査する度に
切り換えるので、駆動順序の違いによる各画素に印加さ
れる電圧の差自体を無くすことはできないものの、それ
によるムラを、時間軸上に振り分けることができ、人間
の目により一層認識され難くできる。

【0191】その結果、該駆動方法を採用することで、
安価でかつより一層表示品位の優れたアクティブマトリ
クス型表示装置を提供できるという効果を奏する。

【0192】本発明の第1のアクティブマトリクス型表
示装置の駆動制御回路は、以上のように、マトリクス状
に配置された複数の画素と、画素の配置に合わせて互い
に直交するように配設されるそれぞれ複数の走査線及び
データ線と、各走査線と各データ線との交点に設けら
れ、走査線の信号にてオン/オフが制御され、オンされ
たときにデータ線の信号を対応する画素に書き込む第1
のスイッチング素子とを備え、かつ、上記複数のデータ
線が、n(n≧2)本ずつn個の第2のスイッチング素
子を介して束ねられ、n本1組にて、各データ線へ出力
する信号を表示データに基づいて生成するデータ線駆動
回路の出力信号線に接続されたアクティブマトリクス型
表示装置に備えられる駆動制御回路であって、第2のス
イッチング素子のオン/オフを制御して、組を構成する
n本のデータ線が上記データ線駆動回路の出力信号線に
接続される順序を、走査線毎に切り換えることを特徴と
している。

【0193】このような駆動制御回路を備えることで、
既に説明したように、複数のデータ線が、n(n≧2)
本ずつn個の第2のスイッチング素子を介して束ねら
れ、n本1組にて、データ線駆動回路の出力信号線に接
続された、コスト削減効果を有する表示装置において、
第2のスイッチング素子のオン/オフを制御して、組を
構成するn本のデータ線が上記データ線駆動回路の出力
信号線に接続される順序を、走査線毎に切り換えるの
で、駆動順序の違いによる各画素に印加される電圧の差
自体を無くすことはできないものの、それによるムラ
を、空間軸上に振り分けることができ、人間の目に認識
され難くできる。

【0194】その結果、該駆動制御回路を備えること
で、安価でかつ表示品位の優れたアクティブマトリクス
型表示装置を提供できるという効果を奏する。

【0195】本発明の第2のアクティブマトリクス型表
示装置の駆動制御回路は、以上のように、マトリクス状
に配置された複数の画素と、画素の配置に合わせて互い
に直交するように配設されるそれぞれ複数の走査線及び
データ線と、各走査線と各データ線との交点に設けら
れ、走査線の信号にてオン/オフが制御され、オンされ
たときにデータ線の信号を対応する画素に書き込む第1
のスイッチング素子とを備え、かつ、上記複数のデータ
線が、n(n≧2)本ずつn個の第2のスイッチング素
子を介して束ねられ、n本1組にて、各データ線へ出力
する信号を表示データに基づいて生成するデータ線駆動
回路の出力信号線に接続されたアクティブマトリクス型
表示装置に備えられる駆動制御回路であって、上記第2
のスイッチング素子のオン/オフを制御して、組を構成
するn本のデータ線が上記データ線駆動回路の出力信号
線に接続される順序を、同じ走査線であっても走査する
度に切り換えることを特徴としている。

【0196】このような駆動制御回路を備えることで、
既に説明したように、複数のデータ線が、n(n≧2)
本ずつn個の第2のスイッチング素子を介して束ねら
れ、n本1組にて、データ線駆動回路の出力信号線に接
続された、コスト削減効果を有する表示装置において、
第2のスイッチング素子のオン/オフを制御して、組を
構成するn本のデータ線が上記データ線駆動回路の出力
信号線に接続される順序を、同じ走査線であっても走査
する度に切り換えるので、駆動順序の違いによる各画素
に印加される電圧の差自体を無くすことはできないもの
の、それによるムラを、時間軸上に振り分けることがで
き、人間の目により認識され難くできる。

【0197】その結果、該駆動制御回路を備えること
で、安価でかつより表示品位の優れたアクティブマトリ
クス型表示装置を提供できるという効果を奏する。

【0198】本発明の第3のアクティブマトリクス型表
示装置の駆動制御回路は、以上のように、マトリクス状
に配置された複数の画素と、画素の配置に合わせて互い
に直交するように配設されるそれぞれ複数の走査線及び
データ線と、各走査線と各データ線との交点に設けら
れ、走査線の信号にてオン/オフが制御され、オンされ
たときにデータ線の信号を対応する画素に書き込む第1
のスイッチング素子とを備え、かつ、上記複数のデータ
線が、n(n≧2)本ずつn個の第2のスイッチング素
子を介して束ねられ、n本1組にて、各データ線へ出力
する信号を表示データに基づいて生成するデータ線駆動
回路の出力信号線に接続されたアクティブマトリクス型
表示装置に備えられる駆動制御回路であって、上記第2
のスイッチング素子のオン/オフを制御して、組を構成
するn本のデータ線が上記データ線駆動回路の出力信号
線に接続される順序を、走査線毎、及び同じ走査線であ
っても走査する度に切り換えることを特徴としている。

【0199】このような駆動制御回路を備えることで、
既に説明したように、複数のデータ線が、n(n≧2)
本ずつn個の第2のスイッチング素子を介して束ねら
れ、n本1組にて、データ線駆動回路の出力信号線に接
続された、コスト削減効果を有する表示装置において、
第2のスイッチング素子のオン/オフを制御して、組を
構成するn本のデータ線が上記データ線駆動回路の出力
信号線に接続される順序を、走査線毎に、かつ、同じ走
査線であっても走査する度に切り換えるので、駆動順序
の違いによる各画素に印加される電圧の差自体を無くす
ことはできないものの、それによるムラを、時間軸上に
振り分けることができ、人間の目により一層認識され難
くできる。

【0200】その結果、該駆動制御回路を備えること
で、安価でかつより一層表示品位の優れたアクティブマ
トリクス型表示装置を提供できるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の実施の一形態であるアクティブマトリ
クス型液晶表示装置の構成を示す等価回路図である。

【図2】2本のデータ線を1組として駆動する、図1の
液晶表示装置における駆動信号を示す波形図である。

【図3】2本のデータ線を1組として駆動する、図1の
液晶表示装置における表示状態を示す説明図である。

【図4】本発明の実施の他の形態であるアクティブマト
リクス型液晶表示装置の構成を示す等価回路図である。

【図5】3本のデータ線を1組として駆動する、図4の
液晶表示装置における駆動信号を示す波形図である。

【図6】3本のデータ線を1組として選択駆動する場合
の、表示状態が改善されない例を示す説明図である。

【図7】本発明の実施の他の形態であるドライバーモノ
リシック型のアクティブマトリクス型液晶表示装置にお
ける要部を示すブロック図である。

【図8】(a)〜(c)共に、4本のデータ線を1組と
して駆動する、図7の液晶表示装置における、組を成す
各データ線DLの選択順序と該順序とした場合の表示状
態を示す説明図である。

【図9】(a)〜(c)共に、2本のデータ線を1組と
して駆動する、本発明の実施の他の形態であるアクティ
ブマトリクス型液晶表示装置における、組を成す各デー
タ線DLの選択順序と該順序とした場合の表示状態を示
す説明図である。

【図10】(a)〜(c)共に、4本のデータ線を1組
として駆動する、本発明の実施の他の形態であるアクテ
ィブマトリクス型液晶表示装置における、組を成す各デ
ータ線DLの選択順序と該順序とした場合の表示状態を
示す説明図である。

【図11】(a)は、4本のデータ線を1組として、組
を成す各データ線DLを駆動制御回路の出力にて切り換
えるデータ線選択回路の構成を示すブロック図、(b)
は、データ線選択回路の入力信号の波形図、(c)は、
データ線選択回路の出力信号の波形図である。

【図12】4本のデータ線を1組として、組を成す各デ
ータ線DLの駆動順序を切り換え可能とする駆動制御回
路の構成を示すブロック図である。

【図13】2本のデータ線を1組として駆動する、従来
のアクティブマトリクス型液晶表示装置の構成と示す等
価回路図である。

【図14】図13の液晶表示装置における駆動信号を示
す波形図である。

【図15】従来のドライバーモノリシックタイプのアク
ティブマトリクス型液晶表示装置における要部を示すブ
ロック図である。

【図16】4本のデータ線を1組として動作させる構成
の回路動作を示す波形図である。

【図17】2本のデータ線を1組として選択駆動するに
あたり、各ゲート線毎の駆動順序を一定とした場合に現
れた表示ムラを示す説明図である。

【図18】データ線と画素間の寄生容量を示す概念図で
ある。

【図19】(a)(b)共に、4本のデータ線を1組とし
て駆動する、従来のアクティブマトリクス型液晶表示装
置における、組を成す各データ線DLの選択順序と該順
序とした場合の表示状態を示す説明図である。

【図20】(a)(b)共に、4本のデータ線を1組とし
て駆動する、従来のアクティブマトリクス型液晶表示装
置における、組を成す各データ線DLの選択順序と該順
序とした場合の表示状態を示す説明図である。

【図21】(a)(b)共に、2本のデータ線を1組とし
て駆動する、従来のアクティブマトリクス型液晶表示装
置における、組を成す各データ線DLの選択順序と該順
序とした場合の表示状態を示す説明図である。

【符号の説明】

1 液晶パネル 2 ゲート線駆動回路 3 データ線駆動回路 4 データ線選択回路 5 駆動制御回路(選択順序切換手段) 6 駆動制御回路(選択順序切換手段) 7 データ線駆動回路 8 駆動制御回路(選択順序切換手段) 10 液晶容量 11 画素TFT(第1のスイッチング素子) 12 対向電極 13 ゲートTFT(第2のスイッチング素子) 23 D/Aコンバータ D 出力信号線 DL データ線 GL ゲート線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 G09G 3/20 623V 633 633B (72)発明者 佐々木 修 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Fターム(参考) 2H093 NA41 NB07 NB11 ND01 5C006 AA11 AC11 AC21 AC22 AC23 AC24 AF42 AF43 BB16 BC03 BC06 BC11 BC16 BC21 FA21 5C080 AA10 BB05 DD02 FF11 JJ02 JJ03 JJ04 JJ05 JJ06

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】マトリクス状に配置された複数の画素と、
    画素の配置に合わせて互いに直交するように配設される
    それぞれ複数の走査線及びデータ線と、各走査線と各デ
    ータ線との交点に設けられ、走査線の信号にてオン/オ
    フが制御され、オンされたときにデータ線の信号を対応
    する画素に書き込む第1のスイッチング素子とを備えた
    アクティブマトリクス型表示装置において、 上記複数のデータ線は、n(n≧2)本ずつn個の第2
    のスイッチング素子を介して束ねられ、n本1組にて、
    各データ線へ出力する信号を表示データに基づいて生成
    するデータ線駆動回路の出力信号線に接続され、 かつ、上記第2のスイッチング素子のオン/オフを制御
    して、組を構成するn本のデータ線が上記データ線駆動
    回路の出力信号線に接続される順序を、走査線毎に切り
    換える選択順序切換手段を備えていることを特徴とする
    アクティブマトリクス型表示装置。
  2. 【請求項2】マトリクス状に配置された複数の画素と、
    画素の配置に合わせて互いに直交するように配設される
    それぞれ複数の走査線及びデータ線と、各走査線と各デ
    ータ線との交点に設けられ、走査線の信号にてオン/オ
    フが制御され、オンされたときにデータ線の信号を対応
    する画素に書き込む第1のスイッチング素子とを備えた
    アクティブマトリクス型表示装置において、 上記複数のデータ線は、n(n≧2)本ずつn個の第2
    のスイッチング素子を介して束ねられ、n本1組にて、
    各データ線へ出力する信号を表示データに基づいて生成
    するデータ線駆動回路の出力信号線に接続され、 かつ、上記第2のスイッチング素子のオン/オフを制御
    して、組を構成するn本のデータ線が上記データ線駆動
    回路の出力信号線に接続される順序を、同じ走査線であ
    っても走査する度に切り換える選択順序切換手段を備え
    ていることを特徴とするアクティブマトリクス型表示装
    置。
  3. 【請求項3】マトリクス状に配置された複数の画素と、
    画素の配置に合わせて互いに直交するように配設される
    それぞれ複数の走査線及びデータ線と、各走査線と各デ
    ータ線との交点に設けられ、走査線の信号にてオン/オ
    フが制御され、オンされたときにデータ線の信号を対応
    する画素に書き込む第1のスイッチング素子とを備えた
    アクティブマトリクス型表示装置において、 上記複数のデータ線は、n(n≧2)本ずつn個の第2
    のスイッチング素子を介して束ねられ、n本1組にて、
    各データ線へ出力する信号を表示データに基づいて生成
    するデータ線駆動回路の出力信号線に接続され、 かつ、上記第2のスイッチング素子のオン/オフを制御
    して、組を構成するn本のデータ線が上記データ線駆動
    回路の出力信号線に接続される順序を、走査線毎、及び
    同じ走査線であっても走査する度に切り換える選択順序
    切換手段を備えていることを特徴とするアクティブマト
    リクス型表示装置。
  4. 【請求項4】マトリクス状に配置された複数の画素と、
    画素の配置に合わせて互いに直交するように配設される
    それぞれ複数の走査線及びデータ線と、各走査線と各デ
    ータ線との交点に設けられ、走査線の信号にてオン/オ
    フが制御され、オンされたときにデータ線の信号を対応
    する画素に書き込む第1のスイッチング素子とを備え、
    かつ、上記複数のデータ線が、n(n≧2)本ずつn個
    の第2のスイッチング素子を介して束ねられ、n本1組
    にて、各データ線へ出力する信号を表示データに基づい
    て生成するデータ線駆動回路の出力信号線に接続された
    アクティブマトリクス型表示装置の駆動方法であって、 第2のスイッチング素子のオン/オフを制御して、組を
    構成するn本のデータ線が上記データ線駆動回路の出力
    信号線に接続される順序を、走査線毎に切り換えること
    を特徴とするアクティブマトリクス型表示装置の駆動方
    法。
  5. 【請求項5】マトリクス状に配置された複数の画素と、
    画素の配置に合わせて互いに直交するように配設される
    それぞれ複数の走査線及びデータ線と、各走査線と各デ
    ータ線との交点に設けられ、走査線の信号にてオン/オ
    フが制御され、オンされたときにデータ線の信号を対応
    する画素に書き込む第1のスイッチング素子とを備え、
    かつ、上記複数のデータ線が、n(n≧2)本ずつn個
    の第2のスイッチング素子を介して束ねられ、n本1組
    にて、各データ線へ出力する信号を表示データに基づい
    て生成するデータ線駆動回路の出力信号線に接続された
    アクティブマトリクス型表示装置の駆動方法であって、 上記第2のスイッチング素子のオン/オフを制御して、
    組を構成するn本のデータ線が上記データ線駆動回路の
    出力信号線に接続される順序を、同じ走査線であっても
    走査する度に切り換えることを特徴とするアクティブマ
    トリクス型表示装置の駆動方法。
  6. 【請求項6】マトリクス状に配置された複数の画素と、
    画素の配置に合わせて互いに直交するように配設される
    それぞれ複数の走査線及びデータ線と、各走査線と各デ
    ータ線との交点に設けられ、走査線の信号にてオン/オ
    フが制御され、オンされたときにデータ線の信号を対応
    する画素に書き込む第1のスイッチング素子とを備え、
    かつ、上記複数のデータ線が、n(n≧2)本ずつn個
    の第2のスイッチング素子を介して束ねられ、n本1組
    にて、各データ線へ出力する信号を表示データに基づい
    て生成するデータ線駆動回路の出力信号線に接続された
    アクティブマトリクス型表示装置の駆動方法であって、 上記第2のスイッチング素子のオン/オフを制御して、
    組を構成するn本のデータ線が上記データ線駆動回路の
    出力信号線に接続される順序を、走査線毎、及び同じ走
    査線であっても走査する度に切り換えることを特徴とす
    るアクティブマトリクス型表示装置の駆動方法。
  7. 【請求項7】マトリクス状に配置された複数の画素と、
    画素の配置に合わせて互いに直交するように配設される
    それぞれ複数の走査線及びデータ線と、各走査線と各デ
    ータ線との交点に設けられ、走査線の信号にてオン/オ
    フが制御され、オンされたときにデータ線の信号を対応
    する画素に書き込む第1のスイッチング素子とを備え、
    かつ、上記複数のデータ線が、n(n≧2)本ずつn個
    の第2のスイッチング素子を介して束ねられ、n本1組
    にて、各データ線へ出力する信号を表示データに基づい
    て生成するデータ線駆動回路の出力信号線に接続された
    アクティブマトリクス型表示装置に備えられる駆動制御
    回路であって、 第2のスイッチング素子のオン/オフを制御して、組を
    構成するn本のデータ線が上記データ線駆動回路の出力
    信号線に接続される順序を、走査線毎に切り換えること
    を特徴とするアクティブマトリクス型表示装置の駆動制
    御回路。
  8. 【請求項8】マトリクス状に配置された複数の画素と、
    画素の配置に合わせて互いに直交するように配設される
    それぞれ複数の走査線及びデータ線と、各走査線と各デ
    ータ線との交点に設けられ、走査線の信号にてオン/オ
    フが制御され、オンされたときにデータ線の信号を対応
    する画素に書き込む第1のスイッチング素子とを備え、
    かつ、上記複数のデータ線が、n(n≧2)本ずつn個
    の第2のスイッチング素子を介して束ねられ、n本1組
    にて、各データ線へ出力する信号を表示データに基づい
    て生成するデータ線駆動回路の出力信号線に接続された
    アクティブマトリクス型表示装置に備えられる駆動制御
    回路であって、 上記第2のスイッチング素子のオン/オフを制御して、
    組を構成するn本のデータ線が上記データ線駆動回路の
    出力信号線に接続される順序を、同じ走査線であっても
    走査する度に切り換えることを特徴とするアクティブマ
    トリクス型表示装置の駆動制御回路。
  9. 【請求項9】マトリクス状に配置された複数の画素と、
    画素の配置に合わせて互いに直交するように配設される
    それぞれ複数の走査線及びデータ線と、各走査線と各デ
    ータ線との交点に設けられ、走査線の信号にてオン/オ
    フが制御され、オンされたときにデータ線の信号を対応
    する画素に書き込む第1のスイッチング素子とを備え、
    かつ、上記複数のデータ線が、n(n≧2)本ずつn個
    の第2のスイッチング素子を介して束ねられ、n本1組
    にて、各データ線へ出力する信号を表示データに基づい
    て生成するデータ線駆動回路の出力信号線に接続された
    アクティブマトリクス型表示装置に備えられる駆動制御
    回路であって、 上記第2のスイッチング素子のオン/オフを制御して、
    組を構成するn本のデータ線が上記データ線駆動回路の
    出力信号線に接続される順序を、走査線毎、及び同じ走
    査線であっても走査する度に切り換えることを特徴とす
    るアクティブマトリクス型表示装置の駆動制御回路。
  10. 【請求項10】上記n本1組に束ねられるデータ線は、
    互いに隣り合うデータ線であることを特徴とする請求項
    1〜3の何れか1項に記載のアクティブマトリクス型表
    示装置。
  11. 【請求項11】上記データ線駆動回路は、アクティブマ
    トリクス型表示装置における表示部に一体形成されてお
    り、かつ、n本1組に束ねられたデータ線を駆動する、
    デジタル/アナログコンバータを有していることを特徴
    とする請求項1〜3の何れか1項に記載のアクティブマ
    トリクス型表示装置。
  12. 【請求項12】上記選択順序切換手段は、組を構成する
    n本のデータ線が上記データ線駆動回路の出力信号線に
    接続される順序を、乱数を用いてランダムに切り換える
    ことを特徴とする請求項1〜3の何れか1項に記載のア
    クティブマトリクス型表示装置。
JP2001242779A 2001-08-09 2001-08-09 アクティブマトリクス型表示装置及びその駆動方法、並びにそれに備えられる駆動制御回路 Pending JP2003058119A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001242779A JP2003058119A (ja) 2001-08-09 2001-08-09 アクティブマトリクス型表示装置及びその駆動方法、並びにそれに備えられる駆動制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001242779A JP2003058119A (ja) 2001-08-09 2001-08-09 アクティブマトリクス型表示装置及びその駆動方法、並びにそれに備えられる駆動制御回路

Publications (1)

Publication Number Publication Date
JP2003058119A true JP2003058119A (ja) 2003-02-28

Family

ID=19073001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001242779A Pending JP2003058119A (ja) 2001-08-09 2001-08-09 アクティブマトリクス型表示装置及びその駆動方法、並びにそれに備えられる駆動制御回路

Country Status (1)

Country Link
JP (1) JP2003058119A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004309949A (ja) * 2003-04-10 2004-11-04 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2005300580A (ja) * 2004-04-06 2005-10-27 Sony Corp 表示装置および表示装置のレイアウト方法
WO2006009038A1 (ja) * 2004-07-21 2006-01-26 Sharp Kabushiki Kaisha アクティブマトリクス型表示装置およびそれに用いられる駆動制御回路
JP2006154808A (ja) * 2004-11-05 2006-06-15 Nec Corp 液晶表示装置、プロジェクタ装置、携帯端末装置、液晶表示装置の駆動方法
JP2006208998A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 平面表示装置
JP2007052158A (ja) * 2005-08-17 2007-03-01 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2007241012A (ja) * 2006-03-10 2007-09-20 Casio Comput Co Ltd 表示装置及びその駆動制御方法
US7369124B2 (en) 2003-02-28 2008-05-06 Sharp Kabushiki Kaisha Display device and method for driving the same
JP2008514976A (ja) * 2004-09-24 2008-05-08 ティーピーオー、ホンコン、ホールディング、リミテッドTpo Hong Kong Holding Limited アクティブマトリクス型液晶表示装置およびその駆動方法
JP2009519492A (ja) * 2005-12-16 2009-05-14 エヌエックスピー ビー ヴィ ディスプレイにおけるカラーシフトを補償する装置および方法
WO2009116201A1 (ja) 2008-03-21 2009-09-24 シャープ株式会社 アクティブマトリクス基板、及び表示装置
US20100194734A1 (en) * 2009-02-04 2010-08-05 Seiko Epson Corporation Integrated circuit device, electro optical device and electronic apparatus
WO2010134409A1 (ja) 2009-05-22 2010-11-25 シャープ株式会社 立体表示装置
JP2011221255A (ja) * 2010-04-08 2011-11-04 Sony Corp 表示装置、表示装置のレイアウト方法、及び、電子機器
US8487965B2 (en) 2007-01-06 2013-07-16 Samsung Display Co., Ltd. Display device and driving method thereof
WO2016125640A1 (ja) * 2015-02-03 2016-08-11 シャープ株式会社 データ信号線駆動回路、データ信号線駆動方法、および表示装置

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369124B2 (en) 2003-02-28 2008-05-06 Sharp Kabushiki Kaisha Display device and method for driving the same
JP2004309949A (ja) * 2003-04-10 2004-11-04 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP4617700B2 (ja) * 2004-04-06 2011-01-26 ソニー株式会社 表示装置および表示装置のレイアウト方法
JP2005300580A (ja) * 2004-04-06 2005-10-27 Sony Corp 表示装置および表示装置のレイアウト方法
WO2006009038A1 (ja) * 2004-07-21 2006-01-26 Sharp Kabushiki Kaisha アクティブマトリクス型表示装置およびそれに用いられる駆動制御回路
US8681081B2 (en) 2004-07-21 2014-03-25 Sharp Kabushiki Kaisha Active matrix type display device and drive control circuit used in the same
JP2008514976A (ja) * 2004-09-24 2008-05-08 ティーピーオー、ホンコン、ホールディング、リミテッドTpo Hong Kong Holding Limited アクティブマトリクス型液晶表示装置およびその駆動方法
JP2006154808A (ja) * 2004-11-05 2006-06-15 Nec Corp 液晶表示装置、プロジェクタ装置、携帯端末装置、液晶表示装置の駆動方法
JP2006208998A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 平面表示装置
JP2007052158A (ja) * 2005-08-17 2007-03-01 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2009519492A (ja) * 2005-12-16 2009-05-14 エヌエックスピー ビー ヴィ ディスプレイにおけるカラーシフトを補償する装置および方法
JP2007241012A (ja) * 2006-03-10 2007-09-20 Casio Comput Co Ltd 表示装置及びその駆動制御方法
US8487965B2 (en) 2007-01-06 2013-07-16 Samsung Display Co., Ltd. Display device and driving method thereof
WO2009116201A1 (ja) 2008-03-21 2009-09-24 シャープ株式会社 アクティブマトリクス基板、及び表示装置
US8432384B2 (en) 2008-03-21 2013-04-30 Sharp Kabushiki Kaisha Active matrix substrate and display device
US20100194734A1 (en) * 2009-02-04 2010-08-05 Seiko Epson Corporation Integrated circuit device, electro optical device and electronic apparatus
JP2010181516A (ja) * 2009-02-04 2010-08-19 Seiko Epson Corp 集積回路装置、電気光学装置及び電子機器
CN102341744A (zh) * 2009-05-22 2012-02-01 夏普株式会社 立体显示装置
WO2010134409A1 (ja) 2009-05-22 2010-11-25 シャープ株式会社 立体表示装置
CN102341744B (zh) * 2009-05-22 2014-10-15 夏普株式会社 立体显示装置
US9083965B2 (en) 2009-05-22 2015-07-14 Sharp Kabushiki Kaisha Stereoscopic display device
JP2011221255A (ja) * 2010-04-08 2011-11-04 Sony Corp 表示装置、表示装置のレイアウト方法、及び、電子機器
US8823619B2 (en) 2010-04-08 2014-09-02 Sony Corporation Display apparatus, layout method for a display apparatus and an electronic apparatus
WO2016125640A1 (ja) * 2015-02-03 2016-08-11 シャープ株式会社 データ信号線駆動回路、データ信号線駆動方法、および表示装置
US10283040B2 (en) 2015-02-03 2019-05-07 Sharp Kabushiki Kaisha Data signal line drive circuit, data signal line drive method and display device

Similar Documents

Publication Publication Date Title
JP4914926B2 (ja) 液晶表示装置用ドライバチップ
JP4835667B2 (ja) 液晶表示装置
CN100483501C (zh) 液晶显示装置及其驱动方法
JP4168339B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
KR0147917B1 (ko) 전력 손실의 감소와 프레임 제어시의 수직 스트라이프 세이드의 감소를 도모한 액정 디스플레이 및 그의 제어 방법
US7030869B2 (en) Signal drive circuit, display device, electro-optical device, and signal drive method
KR100473008B1 (ko) 주사 구동 회로, 표시 장치, 전기 광학 장치 및 주사 구동방법
KR100520861B1 (ko) 계조 표시용 기준 전압 발생 회로 및 그것을 이용한 액정표시 장치
US7268764B2 (en) Liquid crystal display and driving method thereof
US7148885B2 (en) Display device and method for driving the same
EP0929064B1 (en) Data line driver for a matrix display
US7411596B2 (en) Driving circuit for color image display and display device provided with the same
US8294657B2 (en) Liquid crystal display, driving apparatus, digital-analog converter and output voltage amplifier thereof
US7420533B2 (en) Liquid crystal display and driving method thereof
US5414443A (en) Drive device for driving a matrix-type LCD apparatus
US7724269B2 (en) Device for driving a display apparatus
JP5395328B2 (ja) 表示装置
US5021774A (en) Method and circuit for scanning capacitive loads
US7477224B2 (en) Liquid crystal display
US7123247B2 (en) Display control circuit, electro-optical device, display device and display control method
US6225990B1 (en) Method of driving display apparatus, display apparatus, and electronic apparatus using the same
KR20140103588A (ko) 표시 장치
JP5253722B2 (ja) 表示装置の駆動装置
KR100686312B1 (ko) 액정표시장치
US7403185B2 (en) Liquid crystal display device and method of driving the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060609

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061010