WO2009092841A1 - Conjunto de mascaras metalicas auto alineadas para depositar de modo selectivo, capas finas sobre dispositivos y substratos microelectronicos y metodo de empleo - Google Patents

Conjunto de mascaras metalicas auto alineadas para depositar de modo selectivo, capas finas sobre dispositivos y substratos microelectronicos y metodo de empleo Download PDF

Info

Publication number
WO2009092841A1
WO2009092841A1 PCT/ES2009/070005 ES2009070005W WO2009092841A1 WO 2009092841 A1 WO2009092841 A1 WO 2009092841A1 ES 2009070005 W ES2009070005 W ES 2009070005W WO 2009092841 A1 WO2009092841 A1 WO 2009092841A1
Authority
WO
WIPO (PCT)
Prior art keywords
mask
holes
substrates
metal mask
devices
Prior art date
Application number
PCT/ES2009/070005
Other languages
English (en)
French (fr)
Inventor
Xavier Jorda Sanuy
Xavier PERPIÑA GIRIBET
Miquel Vellvehi Hernandez
David Sanchez Sanchez
Philippe Godignon
Original Assignee
Consejo Superior De Investigaciones Científicas
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior De Investigaciones Científicas filed Critical Consejo Superior De Investigaciones Científicas
Priority to ES09704593T priority Critical patent/ES2769265T3/es
Priority to EP09704593.4A priority patent/EP2239769B1/en
Priority to US12/864,351 priority patent/US20110033726A1/en
Priority to JP2010543532A priority patent/JP2011510179A/ja
Priority to CN2009801069622A priority patent/CN101965634A/zh
Publication of WO2009092841A1 publication Critical patent/WO2009092841A1/es

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12361—All metal or with adjacent metals having aperture or cut

Definitions

  • the sector of the technique in which the registered invention is framed is that of electronics and more specifically in the technology of manufacturing metal contacts and / or deposition of thin insulating sheets.
  • the new invention relates to a metal mask suitable for the deposition of thin layers to establish tracks, contacts and insulating areas in devices and also in electronic boards or substrates.
  • metals and insulators There are currently numerous techniques for obtaining (usually thin) layers of metals and insulators that then allow you to define tracks of pre-established dimensions and shapes.
  • sputtering the deposition of metallic layers (by evaporation or sputtering, known as sputtering) and its subsequent engraving following a photolithographic process. Said process begins with the deposition of a photoresin on the metal.
  • the exposure of the same follows through a mask, the development of the resin, a selective engraving of the metal through the openings in the resin and, finally, the pickling thereof.
  • a very similar photolithographic process can be mentioned where the metal layer to be etched is adhered to a substrate (of fiberglass, for example) by rolling.
  • Another method widely used to obtain metal tracks and contacts is the lift-off technique.
  • a photoresin is first deposited on the substrate to be metallized. This is insolated through a mask. Subsequently Ia Resin is revealed to expose the areas of the substrate to be metallized. The metal layer is then deposited and finally the resin is stripped.
  • the resin is carried with it the layer of metal on top, except in the areas where the metal directly contacts the substrate.
  • Another technology widely used to define tracks on plates is the deposition of thick layers of thick conductive inks through templates or stencils (usually metallic) that contain the appropriate openings to let the ink pass where desired and define the reasons. It is definitely a screen printing process that is also used to selectively deposit dielectric materials.
  • the substrate is subjected to a photolithographic process. This means, on the one hand, aligning the masks that contain the motifs that you want to transfer with the substrate. In addition, it is exposed to contact with various substances: photoresins, developers, metal engraving products, etc. Screen printing and deposition of conductive inks is generally incompatible with the metallization of semiconductor devices or substrates, especially due to poor contact resistance with the pads, a low spatial resolution and the very limitation of said inks in terms of maximum current. .
  • Shadow masking An alternative process to all the previous ones is that of shadow masking. Basically, it involves depositing a layer of a material (for example by evaporation or sputtering) through a perforated screen or mask, which interposes between the substrate and the source of material to be deposited. In this way, you can mask the areas you do not want to deposit without using photoresins.
  • This technique has been used in some areas of microelectronics, such as in the development of integrated circuits on organic substrates, as described by Joo-Won Lee, Byeong-Kwon Ju, Jin Jang, Young-Soo Yoon, Jai-Kyeong Kim. "High mobility organic transistor patterned by the shadow-mask with all structure on a plastic substrate".
  • the substrate itself limits the use of the solvents involved in the photolithographic stages, while in the second case, it is intended to define metallic motifs on substrates that are not completely flat (have cavities) and therefore do not allow a uniform deposition of photoresins.
  • the masks or templates used for shadow masking in the microelectronic field are delicate elements, often manufactured themselves using relatively complex and expensive microelectronic processes, as described in RM Tiggelaar, JW Berenschot, MC Elwenspoek, JGE Gardeniers , R. Dorsman and CR Kleijn. "Spreading of thin-film metal patterns deposited on nonplanar surfaces using a shadow mask micromachined in Si 110". Journal of Vacuum Science and Technology B, VoI. 25, No. 4, Jul / Aug 2007. pp. 1207-1215.
  • the proposed method allows the selective metallization of substrates (ceramic, laminated, metallic, etc.) or discrete semiconductor devices (cut from their original wafer) without resorting to photolithographic processes.
  • the mentioned substrates and chips do not come into contact with any chemical product (photoresin, developer, etc.) and the proposed method allows their automatic alignment with the mask or metallization template without the need for complex optical systems (such as those described in Joo-Won Lee, Byeong-Kwon Ju, Jin Jang, Young-Soo Yoon, Jai-Kyeong Kim. "High mobility organic transistor patterned by the shadow- mask with all structure on a plastic substrate.” Journal of Material Science, (2007 ) 42: 1026-1030). This fact allows rapid preparation of the samples to be processed and therefore, a decrease in the final costs of metallization.
  • the field of application in which the present invention is framed is that of the selective deposition of thin layers, for example metal to establish tracks or contacts in electronic devices and substrates by means of evaporation, sputtering, atomization equipment, etc.
  • the selective deposition of a given substrate does not allow the use of standard photolithographic processes and very high accuracies (of the order of 0.1 mm) are not required, the shadow masking alternative based on microelectronic processes may be inadequate (excessive cost of masks, incompatibility of substrates with the cleanliness of clean rooms, etc.). It is precisely for this type of applications (for example, re-metallization of contacts of power devices, contact of substrates with nanotubes, definition of tracks in ceramic substrates, etc.) for which the proposed invention has been developed.
  • the desired layer is deposited on the substrate through a mask or template with holes that define the motifs or tracks of metal (shadow masking).
  • the alignment of the substrate with the mask is achieved by a second mask that has an opening where the substrate fits perfectly.
  • Both masks are aligned thanks to auxiliary holes made in each of them and through which guide stems are introduced. These rods are embedded in a metal base that includes the auxiliary parts that allow the assembly to be tightened. This solution for the self-centering of the masks with the substrate avoids expensive optical systems.
  • the thickness of the lower mask allows controlling the separation between the substrates and the upper mask.
  • the proposed invention allows the selective deposition of materials on substrates or individual semiconductor devices (already cut from their corresponding wafer) by means of equipment such as evaporators or sputters, without the need to resort to photolithographic processes.
  • the most widespread application of this type of process would correspond to the selective metallization.
  • the method is based on the shadow masking technique where the substrate is metallized by interposing a mask or template between it and the metal source. This mask has openings where the metal can reach the substrate, the rest of the surface being shielded.
  • the proposed method solves the problem of the alignment of the substrate with the mask, avoiding complex optical systems and being compatible with the high vacuum conditions of the evaporation and sputtering equipment.
  • the invention is formed by four basic parts:
  • a metal upper mask (3) for example stainless steel, with the holes that define the motifs that are to be metallized (3a), plus other auxiliary centering holes (3b).
  • the material with which the mask is manufactured is not critical (it can be treated in principle of any other metal). However, stainless steel is very suitable for being stable, robust and cheap.
  • the masks and templates (stencils) of this metal used in screen printing can be used within the framework of the proposed invention. This fact allows to be able to use masks with high levels of resolution (up to 5 microns if the masks are cut by laser) at a very affordable cost.
  • this lower mask allows controlling the separation distance between the surface of the substrate and the upper mask. This point is important since it allows keeping the mask separated from the substrate for a certain preset distance (for example, in case there is some kind of pressure sensitive material that can be applied on the surface of the substrate). On the contrary, if it is desired to eliminate any type of lateral dispersion of the deposited material, the thickness of the mask can be chosen so that it contacts the upper surface of the substrate.
  • the previous comments on materials and manufacture of the upper mask are fully applicable to the lower mask. Again, it is interesting to take advantage of the well-established stencil manufacturing technology for screen printing, since it makes available a wide variety of different thicknesses to be able to adjust to the thickness of the substrate or device to be deposited or metallized.
  • He Material with which this piece is manufactured is not critical and can be made of aluminum.
  • the substrates and chips to be metallized (9) do not come into contact with any chemical product (photoresins, developers, etc.) and the proposed method allows their automatic alignment with the metallization mask or template.
  • An important aspect is that the masks can be manufactured with the technology currently available for making templates or stencils of screen printing. Said templates are cut and perforated by laser or chemical engraving, obtaining great precision both in the centering and in the definition of the motifs.
  • the fact of using a very widespread technology for the development of printed circuit boards allows to reduce the costs of the masks and keep a good precision.
  • the method or method of use of the invention presented is as follows.
  • the operator first fixes the mask 4 on the base 5 with the appropriate screws.
  • the substrates to be metallized 9 are placed inside the openings open in the lower mask 4.
  • the upper mask 3 is placed on the assembly, the metallization motifs 3a being automatically aligned with the substrates 9 thanks to the centering holes 4b practiced in the two masks and to the stems 5e of the base 5.
  • the frame 2 is screwed to fix the masks to the base, and the assembly can be fixed in turn on a plate of the deposition equipment (evaporator, etc. ) together with other sets of similar masks, which allows material to be deposited on a greater number of substrates in each process.
  • Figures 1 and 2 Scheme of a plant and an exploded side view of the entire set of parts used for selective deposition.
  • 2 Part or frame that allows tightening and fixing the entire system.
  • 3 Metal top mask.
  • 4 Metal bottom mask.
  • 5 Base or piece that allows the centering of the upper and lower masks.
  • 5b Centering stems.
  • 3b Auxiliary centering holes.
  • 9 Substrates and devices to metallize or deposit.
  • 3rd Holes that define the motifs that you want to metallize. 6: Tightening screws. 7: Through holes. 8: Threaded holes.
  • Figure 3 Example of embodiment. It represents a perspective view of the upper frame that allows tightening and fixing the complete system, made of aluminum.
  • Figure 4 Example of embodiment. It represents a perspective view of the upper mask made of stainless steel. It presents the necessary holes to metallize the upper terminals of 112 power IGBT transistors.
  • Figure 5 Example of embodiment. It represents a perspective view of the lower stainless steel mask where 112 IGBT transistors are housed.
  • Figure 6 Example of embodiment. It represents a perspective view of the base piece that allows the centering of the upper and lower masks, made of aluminum and with 4 stems of steel centering.
  • Figure 7 Example of embodiment. It represents one of the metallized IGBT transistors with the proposed method. A plot indicates the three metallized zones (two major laterals and one minor central).
  • FIG. 1 The embodiment presented is the practical implementation of the system shown in Figures 1 and 2 to metallize the upper terminals (pads) of power devices, specifically IGBT transistors.
  • the lateral dimensions of the devices used are 6.5 mm x 4.87 mm and 140 microns thick.
  • the objective is to deposit a three-layer titanium, nickel and gold (Ti / Ni / Au) on the upper aluminum terminals of the device, to allow its subsequent welding by means of tin / lead / silver alloys or similar.
  • Figure 3 shows the upper frame (A) machined in aluminum. Its external dimensions are 140 mm x 110 mm x 3 mm and the 4 internal windows are 58 mm x 43 mm.
  • the mask In the location of each of the chips, the mask has 2 rectangular holes with rounded angles to metallize the large emitter pads, as well as a small rectangular hole located between the previous 2 to metallize the IGBT door pad, with the rounded corners
  • the dimensions of the rectangular emitter holes are 3.1 mm x 1.5 mm and those of the central door hole 0.85mm x 0.85mm.
  • the proposed system implemented as described here allows a minimum centering resolution estimated at 0.1 mm. In Figure 4 you can also see the 4 centering holes in the corners (4b) and another 4 through holes for the fixing screws of the frame 2.
  • Figure 5 shows the lower mask, also made of stainless steel and manufactured by the same means as the previous one.
  • This mask features 112 openings of 6.5mm x 4.87mm that will house as many IGBTs of these dimensions (9). Actually, and to ensure that the devices fit perfectly the dimensions of the openings, 10 larger microns have been made. This allows easy placement of the chips but an excessive margin may compromise the accuracy of the alignment.
  • the thickness of the lower mask is chosen as equal or as similar as possible to the device to be metallized. For the realization of stencils of screen printing there is a large number of thicknesses available, having chosen a mask of 150 microns for the case at hand (the nominal thickness of the device is 140 microns).
  • the lateral dimensions of the lower mask are 150mm x 110mm and it is fixed to the lower base thanks to 4 screws (6).
  • the 4 through holes for said screws can also be seen in the corners, next to them the centering holes (2b) and other 4 through holes for the fixing screws of the frame 2.
  • Figure 6 shows the base or piece that allows the centering of the upper and lower masks with the device to be metallized (5).
  • This piece has been made of aluminum and its dimensions are 160mm x 110mm x 5mm. It has 4 through holes (7) in the 4 corners to allow its fixation on the plate or sample holder of the metallization equipment (evaporator or sputter). Together with these through holes, the 4 threaded holes (8) that allow screwing the lower mask 4 to the base can also be observed 5, as well as other 4 threaded holes that allow the fixing frame 2 to be screwed to the same base 5.
  • the 4 steel rods (5b) that coincide with the centering holes (2b) of the two are also visible masks (3 and 4) and that allow its centering.
  • Figure 7 shows the upper face of an IGBT device after the selective metallization process with Ti / Ni / Au using the proposed method and system.
  • the two large scratched rectangles can be seen on both sides of the chip, on the upper aluminum emitter terminal. Between the two, the central metallization framed within the door pad of the device is observed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

La presente invención se refiere a un conjunto de máscaras metálicas auto alineadas para depositar, de modo selectivo, capas finas sobre dispositivos y substratos microelectrónicos que comprende las partes siguientes: a) una máscara superior metálica con los orificios o zonas que definen los motivos que se han de metalizar, provista de los agujeros de centrado, b) una máscara inferior metálica con los orificios de las mismas dimensiones y forma que los sustratos o dispositivos a metalizar y otros auxiliares de centrado del conjunto, c) una pieza o base provista de unos vástagos coincidentes con los agujeros auxiliares, que permite el centrado de las partes anteriores,una pieza o marco superior que permite fijar y mantener alineado el conjunto completo mediante tornillos y ligera presión; este conjunto puede a su vez fijarse al portamuestras de la máquina de deposición.

Description

CONJUNTO DE MASCARAS METÁLICAS AUTO ALINEADAS PARA
DEPOSITAR, DE MODO SELECTIVO, CAPAS FINAS SOBRE DISPOSITIVOS Y SUBSTRATOS MICROELECTRÓNICOS Y MÉTODO DE EMPLEO
Sector de Ia técnica:
El sector de Ia técnica en el cual se enmarca Ia invención registrada es el de Ia electrónica y más concretamente en Ia tecnología de fabricación de contactos metálicos y/o deposición de láminas delgadas aislantes.
Estado de Ia técnica
La nueva invención se refiere a una máscara metálica apta para Ia deposición de capas delgadas para establecer pistas, contactos y zonas aislantes en dispositivos y también en placas o substratos electrónicos. Existen actualmente numerosas técnicas para obtener capas (normalmente delgadas) de metales y aislantes que permitan luego definir pistas de dimensiones y formas preestablecidas. Por ejemplo, en Ia tecnología de fabricación microelectrónica, se puede citar Ia deposición de capas metálicas (por evaporación o pulverización catódica, conocida esta como sputtering) y su posterior grabado siguiendo un proceso fotolitográfico. Dicho proceso se inicia con Ia deposición de una fotoresina sobre el metal. Luego, sigue Ia exposición de Ia misma a través de una máscara, el revelado de Ia resina, un gravado selectivo del metal a través de las aperturas abiertas en Ia resina y, finalmente, el decapado de Ia misma. En el desarrollo de las placas de circuitos impresos, se puede mencionar un proceso fotolitográfico muy similar donde Ia capa metálica a grabar, está adherida a un substrato (de fibra de vidrio, por ejemplo) por laminado. Otro método muy empleado para Ia obtención de pistas y contactos metálicos es Ia técnica de lift-off. En este caso, primero se deposita una fotoresina sobre el substrato que se desea metalizar. Esta, es insolada a través de una máscara. Posteriormente Ia resina se revela para dejar expuestas las zonas del substrato que se desean metalizar. A continuación se deposita Ia capa metálica y finalmente se decapa Ia resina. En este último paso, Ia resina se lleva consigo Ia capa de metal que tiene encima, excepto en las zonas donde el metal contacta directamente con el substrato. Otra tecnología muy empleada para definir pistas sobre placas (por ejemplo en el desarrollo de circuitos híbridos sobre substratos cerámicos) es Ia deposición de capas gruesas (thick film) de tintas conductoras a través de plantillas o stencils (normalmente metálicas) que contienen las aperturas adecuadas para dejar pasar Ia tinta donde se desee y definir los motivos. Se trata en definitiva de un proceso de serigrafía que también se emplea para depositar selectivamente materiales dieléctricos.
Como se puede ver, en los dos primeros procesos de metalización selectiva, el substrato se somete a un proceso fotolitográfico. Esto supone, por un lado, alinear las máscaras que contienen los motivos que se desean transferir con el substrato. Además, éste está expuesto al contacto con diversas substancias: fotoresinas, reveladores, productos de grabado del metal, etc. La serigrafía y deposición de tintas conductoras, resulta en general incompatible con Ia metalización de dispositivos o substratos semiconductores, sobre todo debido a una mala resistencia de contacto con los pads, una baja resolución espacial y a Ia propia limitación de dichas tintas en cuanto a corriente máxima.
Un proceso alternativo a todos los anteriores es el del shadow masking. Básicamente, se trata de depositar una capa de un material (por ejemplo por evaporación o por sputtering) a través de una pantalla o máscara perforada, que se interpone entre el substrato y Ia fuente de material a depositar. De este modo, se pueden enmascarar las zonas que no se desean depositar sin necesidad de utilizar fotoresinas. Esta técnica ha sido utilizada en algunos ámbitos de Ia microelectrónica, como por ejemplo en el desarrollo de circuitos integrados sobre substratos orgánicos, según describen Joo-Won Lee, Byeong-Kwon Ju, Jin Jang, Young-Soo Yoon, Jai-Kyeong Kim. "High mobility organic transistor patterned by the shadow-mask with all structure on a plástic substrate". Journal of Material Science, (2007) 42:1026-1030., o o bien en el desarrollo de microsistemas, como se describe en Ho Jung, Chang Jin Kim, Seong Ho Kong. "An optimized MEMS-based electrolytic tilt sensor". Sensors and Actuators A 139 (2007) 23-30 o en Yong-Soo Choa, Sung-Wook Jangá, Young-Soo Sohnb, Sie-Young Choi. "Design and fabrication of a vibration sensor using a conductive ball". Microelectronics Journal 38 (2007) 416-421. En el primer caso, el propio substrato limita el uso de los disolventes involucrados en las etapas fotolitográficas, mientras que en el segundo caso, se pretenden definir motivos metálicos sobre substratos que no son totalmente planos (presentan cavidades) y que por tanto no permiten una deposición uniforme de fotoresinas. En todo caso, las máscaras o plantillas utilizadas para shadow masking en el ámbito microelectrónico, son elementos delicados, a menudo fabricados ellos mismos empleando procesos microelectrónicos, relativamente complejos y caros, como se describe en R. M. Tiggelaar, J. W. Berenschot, M. C. Elwenspoek, J. G. E. Gardeniers, R. Dorsman and C. R. Kleijn. "Spreading of thin-film metal patterns deposited on nonplanar surfaces using a shadow mask micromachined in Si 110". Journal of Vacuum Science and Technology B, VoI. 25, No. 4, Jul/Aug 2007. pp. 1207-1215.
Cuando Ia metalización selectiva de un substrato determinado no permite Ia utilización de procesos fotolitográficos estándar y no se requieren precisiones muy altas, Ia alternativa del shadow masking basada en procesos microelectrónicos puede resultar del todo inadecuada (coste excesivo de las máscaras, incompatibilidad de los substratos con las condiciones de limpieza de las salas blancas, etc.). Es precisamente para este tipo de aplicaciones para el que se ha desarrollado Ia invención propuesta. Entre estas aplicaciones podemos mencionar Ia re-metalización de los contactos superiores de aluminio en dispositivos de potencia para permitir su posterior soldadura, como se describ en A. Petitbon, N. Martin, X. Jordá, P. Godignon, D. Flores. "Procede de fabrication d'un composant électronique de puissance, et composant électronique de puissance ainsi obtenu". Patente Europea conjunta ALSTOM - CNM, n° 01401764.4 - 2203. Fecha de otorgación: 02-07-2001., el establecimiento de contactos en substratos con capas de nanotubos, de acuerdo con R. J. Chen, S. Bangsaruntip, K. A. Drouvalakis, N. W. Shi Kam, M. Shim, Y. Li, W. Kim, P. J. Utz, H. Dai. "Noncovalent functionalization of carbón nanotubes for highly specific electronic biosensors". PNAS, VoI. 100, NO. 9, April 29, 2003. pp. 4984-4989, o Ia definición directa de pistas sobre substratos cerámicos. El método que se propone, permite Ia metalización selectiva de substratos (cerámicos, laminados, metálicos, etc.) o de dispositivos semiconductores discretos (cortados de su oblea original) sin necesidad de recurrir a procesos fotolitográficos. Los mencionados substratos y chips no entran en contacto con ningún producto químico (fotoresina, revelador, etc.) y el método propuesto permite Ia alineación automática de los mismos con Ia máscara o plantilla de metalización sin necesidad de complejos sistemas ópticos (como los descritos en Joo-Won Lee, Byeong-Kwon Ju, Jin Jang, Young-Soo Yoon, Jai-Kyeong Kim. "High mobility organic transistor patterned by the shadow- mask with all structure on a plástic substrate". Journal of Material Science, (2007) 42:1026-1030). Este hecho permite una rápida preparación de las muestras a procesar y por tanto, una disminución de los costes finales de metalización.
Finalmente, mencionar que en esta descripción del estado del arte, nos hemos centrado en Ia deposición de metales, pero Ia técnica de deposición selectiva puede también aplicarse a otros materiales susceptibles de ser evaporados, como cerámicas o compuestos orgánicos. Breve descripción de Ia invención
El campo de aplicación en el que se enmarca Ia presente invención es el de Ia deposición selectiva de capas delgadas, por ejemplo metálicas para establecer pistas o contactos en dispositivos y substratos electrónicos por medio de equipos de evaporación, sputtering, atomización, etc. Cuando Ia deposición selectiva de un substrato determinado no permite Ia utilización de procesos fotolitográficos estándar y no se requieren precisiones muy altas (del orden de 0,1 mm), Ia alternativa del shadow masking basada en procesos microelectrónicos puede resultar inadecuada (coste excesivo de las máscaras, incompatibilidad de los substratos con las condiciones de limpieza de las salas blancas, etc.). Es precisamente para este tipo de aplicaciones (por ejemplo, re-metalización de contactos de dispositivos de potencia, contacto de substratos con nanotubos, definición de pistas en substratos cerámicos, etc.) para las que se ha desarrollado Ia invención propuesta.
La capa deseada se deposita sobre el substrato a través de una máscara o plantilla con orificios que definen los motivos o pistas de metal (shadow masking). La alineación del substrato con Ia máscara se consigue mediante una segunda máscara que presenta una apertura donde encaja perfectamente el substrato. Ambas máscaras se alinean gracias a unos agujeros auxiliares practicados en cada una de ellas y por los que se introducen unos vastagos de guía. Estos vastagos están enclavados en una base metálica que incluye las piezas auxiliares que permiten el apriete del conjunto. Esta solución para el auto-centrado de las máscaras con el substrato evita costosos sistemas ópticos. Además, el espesor de Ia máscara inferior permite controlar Ia separación entre los substratos y Ia máscara superior. Al poderse fabricar las máscaras con Ia misma técnica empleada en el desarrollo de plantillas {stencils) de serigrafía (por corte láser o químico), los costes se reducen enormemente, manteniéndose una buena precisión (se alcanzan fácilmente resoluciones espaciales de 0,1 mm). La técnica ha sido desarrollada para Ia deposición de metales, pero puede ser empleada para Ia deposición de cualquier tipo de material compatible con los equipos de evaporación, sputter, atomización, etc.
Descripción detallada de Ia invención
La invención propuesta permite Ia deposición selectiva de materiales sobre substratos o dispositivos semiconductores individuales (ya cortados de su correspondiente oblea) por medio de equipos como evaporadores o sputters, sin necesidad de recurrir a procesos fotolitográficos. La aplicación más extendida de este tipo de procesos correspondería a Ia metalización selectiva. El método se basa en Ia técnica del shadow masking donde se metaliza el substrato interponiendo una máscara o plantilla entre éste y Ia fuente de metal. Esta máscara presenta aperturas por donde el metal puede alcanzar el substrato, quedando apantallado el resto de Ia superficie. El método propuesto resuelve el problema de Ia alineación del substrato con Ia máscara, evitando complejos sistemas ópticos y siendo compatible con las condiciones de alto vacío de los equipos de evaporación y sputtering. La invención está formada por cuatro partes básicas:
1- Una máscara superior metálica (3), por ejemplo de acero inoxidable, con los orificios que definen los motivos que se quieren metalizar (3a), más otros agujeros auxiliares de centrado (3b). El material con el que se fabrica Ia máscara no resulta crítico (puede tratarse en principio de cualquier otro metal). Sin embargo, el acero inoxidable resulta muy adecuado al ser estable, robusto y barato. Además, las máscaras y plantillas (stencils) de éste metal utilizadas en serigrafía (screen prínting) pueden utilizarse en el marco de Ia invención propuesta. Este hecho permite poder usar unas máscaras con elevados niveles de resolución (hasta 5 mieras si las máscaras se cortan por láser) a un coste muy asequible. 2- Una máscara inferior también metálica (4) con orificios de las mismas dimensiones y forma que los substratos o dispositivos que se quieren metalizar (4a), más los correspondientes agujeros auxiliares de centrado (4b). El grosor de esta máscara inferior permite controlar Ia distancia de separación entre Ia superficie del substrato y Ia máscara superior. Este punto resulta importante ya que permite mantener Ia máscara separada del substrato una cierta distancia preestablecida (por ejemplo, por si en Ia superficie del substrato hay algún tipo de material sensible a Ia presión que se pueda aplicar). Por el contrario, si se quiere eliminar cualquier tipo de dispersión lateral del material depositado, el espesor de Ia máscara puede escogerse para que esta contacte con Ia superficie superior del substrato. Los comentarios anteriores sobre materiales y fabricación de Ia máscara superior, son totalmente aplicables a Ia máscara inferior. De nuevo resulta interesante aprovechar Ia bien establecida tecnología de fabricación de stencils para serigrafía, ya que pone a disposición una gran variedad de espesores distintos para poderse ajustar al grosor del substrato o dispositivo a depositar o metalizar.
3- Una pieza (5) que permite el centrado de las máscaras superior e inferior gracias a unos vastagos (5b) coincidentes con los agujeros auxiliares de las máscaras (3b y 3c). La colocación de los vastagos sobre Ia pieza 5 se debe realizar con Ia mayor precisión posible, pues ésta colocación determina en parte Ia precisión con que se podrán alinear las máscaras entre sí y con el substrato. Con las herramientas de control numérico actuales no resulta problemático en absoluto posicionar los vastagos con una precisión inferior a 50 mieras. El material con el que se fabrica esta pieza no es crítico y puede ser de aluminio.
A- Una pieza o marco (2) que permite ajustar y fijar el sistema completo gracias a los distintos tornillos de apriete (10), y a los agujeros pasantes y roscados (7 y 8 respectivamente) practicados en las distintas piezas. El material con el que se fabrica esta pieza no es crítico y puede ser de aluminio.
Los substratos y chips a metalizar (9) no entran en contacto con ningún producto químico (fotoresinas, reveladores, etc.) y el método propuesto permite Ia alineación automática de los mismos con Ia máscara o plantilla de metalización. Un aspecto importante es que las máscaras se pueden fabricar con Ia tecnología actualmente disponible para realización de plantillas o stencils de serigrafía. Dichas plantillas se cortan y perforan por láser o por grabado químico, obteniéndose una gran precisión tanto en el centrado como en Ia definición de los motivos. Además, el hecho de utilizar una tecnología muy extendida para el desarrollo de placas de circuito impreso (los stencils para serigrafía), permite abaratar los costes de las máscaras y conservar una buena precisión.
El procedimiento o método de utilización de Ia invención presentada es el siguiente. En el proceso de deposición, el operador fija primero Ia máscara 4 sobre Ia base 5 con los tornillos adecuados. Posteriormente, se colocan los substratos a metalizar 9 dentro de las aperturas abiertas en Ia máscara inferior 4. A continuación se coloca Ia máscara superior 3 sobre el conjunto, quedando automáticamente alineados los motivos de metalización 3a con los substratos 9 gracias a los agujeros de centrado 4b practicados en las dos máscaras y a los vastagos 5e de Ia base 5. Finalmente, se atornilla el marco 2 para fijar las máscaras a Ia base, y el conjunto puede fijarse a su vez en un plato del equipo de deposición (evaporadora, etc.) junto con otros conjuntos de máscaras similares, Io que permite depositar material en un mayor número de substratos en cada proceso.
Descripción detallada de las figuras: Figuras 1 y 2: Esquema de una planta y de un despiece en vista lateral de todo el conjunto de piezas utilizado para Ia deposición selectiva. 2: Pieza o marco que permite apretar y fijar el sistema completo. 3: Máscara superior metálica. 4: Máscara inferior metálica. 5: Base o pieza que permite el centrado de las máscaras superior e inferior. 5b: Vastagos de centrado. 3b: Agujeros auxiliares de centrado. 9: Substratos y dispositivos a metalizar o depositar. 3a: Orificios que definen los motivos que se quieren metalizar. 6: Tornillos de apriete. 7: Agujeros pasantes. 8: Agujeros roscados.
Figura 3: Ejemplo de realización. Representa una vista en perspectiva del marco superior que permite apretar y fijar el sistema completo, realizado en aluminio.
Figura 4: Ejemplo de realización. Representa una vista en perspectiva de Ia máscara superior realizada en acero inoxidable. Presenta los orificios necesarios para metalizar los terminales superiores de 112 transistores IGBT de potencia.
Figura 5: Ejemplo de realización. Representa una vista en perspectiva de Ia máscara inferior de acero inoxidable donde se alojan 112 transistores IGBT.
Figura 6: Ejemplo de realización. Representa una vista en perspectiva de Ia pieza de base que permite el centrado de las máscaras superior e inferior, realizada en aluminio y con 4 vastagos de centrado en acero. Figura 7: Ejemplo de realización. Representa uno de los transistores IGBT metalizados con el método propuesto. Una trama indica las tres zonas metalizadas (dos laterales mayores y una central menor).
Ejemplo de realización
El ejemplo de realización que se presenta ha consistido en Ia implementación práctica del sistema mostrado en las Figuras 1 y 2 para metalizar los terminales {pads) superiores de dispositivos de potencia, concretamente de transistores IGBT. Las dimensiones laterales de los dispositivos empleados son 6,5 mm x 4,87 mm y 140 mieras de espesor. El objetivo es poder depositar una tricapa de titanio, níquel y oro (Ti/Ni/Au) sobre los terminales superiores de aluminio del dispositivo, para permitir su posterior soldadura mediante aleaciones de estaño / plomo / plata o similares. La Figura 3 muestra el marco superior (A) mecanizado en aluminio. Sus dimensiones externas son de 140 mm x 110 mm x 3mm y las 4 ventanas internas son de 58 mm x 43 mm. En Ia Figura 3 se pueden también apreciar los 4 agujeros de centrado (4b) en las esquinas del marco y otros 4 agujeros pasantes para los tornillos de fijación del propio marco 2. Este se sitúa sobre Ia máscara superior (3) que se muestra en Ia Figura 4, de las mismas dimensiones laterales que el marco 2 y un espesor de 200 mieras. Esta máscara ha sido realizada en acero inoxidable cortado por láser, empleando Ia tecnología normalmente usada para Ia realización de plantillas o stencils de serigrafía. Este hecho permite obtener elevadas resoluciones (más / menos 5 mieras en el caso que nos ocupa) a un bajo precio. La máscara superior de Ia Figura 4 permite metalizar 112 chips. En Ia ubicación de cada uno de los chips, Ia máscara presenta 2 agujeros rectangulares con los ángulos redondeados para metalizar los grandes pads de emisor, así como un pequeño agujero rectangular situado entre los 2 anteriores para metalizar el pad de puerta del IGBT, con las esquinas también redondeadas. Las dimensiones de los agujeros rectangulares de emisor son 3,1 mm x 1 ,5mm y las del agujero central de puerta 0,85mm x 0,85mm. El sistema propuesto implementado tal como aquí se describe, permite una resolución mínima de centrado estimada en 0,1 mm. En Ia Figura 4 se pueden también apreciar los 4 agujeros de centrado en las esquinas (4b) y otros 4 agujeros pasantes para los tornillos de fijación del marco 2.
La Figura 5 muestra Ia máscara inferior, también de acero inoxidable y fabricada por los mismos medios que Ia anterior. Esta máscara presenta las 112 aberturas de 6,5mm x 4,87mm que alojarán otros tantos dispositivos IGBTs de estas dimensiones (9). En realidad y para asegurar que los dispositivos encajan perfectamente las dimensiones de las aberturas se han realizado 10 mieras mayores. Esto permite una fácil colocación de los chips pero un margen excesivo puede comprometer Ia precisión del alineamiento. El espesor de Ia máscara inferior se escoge igual o Io más similar posible al del dispositivo a metalizar. Para Ia realización de stencils de serigrafía existe un amplio número de espesores disponibles, habiéndose escogido una máscara de 150 mieras para el caso que nos ocupa (el espesor nominal del dispositivo es de 140 mieras). Las dimensiones laterales de Ia máscara inferior son de 150mm x 110mm y se fija a Ia base inferior gracias a 4 tornillos (6). En Ia Figura 5 se pueden también apreciar en las esquinas los 4 agujeros pasantes para dichos tornillos, junto a ellos los agujeros de centrado (2b) y otros 4 agujeros pasantes para los tornillos de fijación del marco 2.
En Ia Figura 6 se puede apreciar Ia base o pieza que permite el centrado de las máscaras superior e inferior con el dispositivo a metalizar (5). Esta pieza se ha realizado en aluminio y sus dimensiones son 160mm x 110mm x 5mm. Presenta 4 agujeros pasantes (7) en las 4 esquinas para permitir su fijación sobre el plato o portamuestras del equipo de metalización (evaporadora o sputter). Junto a estos agujeros pasantes se pueden observar también los 4 agujeros roscados (8) que permiten atornillar Ia máscara inferior 4 a Ia base 5, así como otros 4 agujeros roscados que permiten atornillar el marco de fijación 2 a Ia misma base 5. En Ia Figura 6 son también visibles los 4 vastagos (5b) de acero que coinciden con los agujeros de centrado (2b) de las dos máscaras (3 y 4) y que permiten su centrado.
Finalmente, Ia Figura 7 muestra Ia cara superior de un dispositivo IGBT tras el proceso de metalización selectiva con Ti/Ni/Au empleando el método y el sistema propuesto. Pueden observarse los dos grandes rectángulos rayados a ambos lados del chip, sobre el terminal superior de emisor de aluminio. Entre ambos se observa Ia metalización central enmarcada dentro del pad de puerta del dispositivo.

Claims

REIVINDICACIONES
1 ) Conjunto (1 ) de máscaras metálicas auto alineadas para depositar, de modo selectivo, capas finas de material sobre dispositivos y substratos microelectrónicos (9), caracterizado porque comprende:
a) una máscara superior metálica (3), que comprende unos orificios (3a) que definen unos motivos a depositar sobre el dispositivo o sustrato (9) y unos agujeros de centrado (3b); b) una máscara inferior metálica (4), que comprende unos orificios (4a) de las mismas dimensiones y forma que los dispositivos o sustratos (9) sobre los cuales se desea depositar el material y unos agujeros de centrado (4b); c) una pieza base(5) que comprende unos vastagos (5b) coincidentes con los agujeros de centrado (3b, 4b) que centran Ia máscara superior metálica (3) con Ia máscara inferior metálica (4); y d) un marco superior (2), que comprende unos agujeros (7) que fijan y mantienen alineado el conjunto (1 ) mediante tornillos (10).
2) Procedimiento de montaje del conjunto (1 ) de máscaras metálicas auto alineadas para depositar, de modo selectivo, capas finas de material sobre dispositivos y substratos (9) microelectrónicos de Ia reivindicación 1 , caracterizado porque comprende los siguientes pasos:
fijar Ia máscara inferior metálica (4) sobre Ia pieza base (5);
- colocar unos sustratos (9) sobre los cuales se desea depositar el material dentro de los orificios (4a) de dicha máscara inferior metálica b); fijar Ia máscara superior metálica (3) sobre Ia máscara inferior metálica (3), quedando automáticamente alineados los motivos a depositar con el sustrato por medio de los agujeros de centrado (3b, 4b) y los vastagos (5b) de Ia pieza base (5); y
- atornillar el marco superior (2) a Ia pieza base (5), quedando entre ambos las dos máscaras metálicas (3, 4) y los substratos (9) alineados.
PCT/ES2009/070005 2008-01-25 2009-01-23 Conjunto de mascaras metalicas auto alineadas para depositar de modo selectivo, capas finas sobre dispositivos y substratos microelectronicos y metodo de empleo WO2009092841A1 (es)

Priority Applications (5)

Application Number Priority Date Filing Date Title
ES09704593T ES2769265T3 (es) 2008-01-25 2009-01-23 Conjunto de máscaras metálicas auto alineadas para depositar, de modo selectivo, capas finas sobre dispositivos y substratos microelectrónicos y método de empleo
EP09704593.4A EP2239769B1 (en) 2008-01-25 2009-01-23 Self-aligned metal mask assembly for selectively depositing thin films on microelectronic substrates and devices, and method of use
US12/864,351 US20110033726A1 (en) 2008-01-25 2009-01-23 Self-aligned metal mask assembly for selectively depositing thin films on microelectronic substrates and devices, and method of use
JP2010543532A JP2011510179A (ja) 2008-01-25 2009-01-23 マイクロ電子工学の基板に薄膜を選択的に堆積するための自己整合金属マスクアセンブリ、およびその使用方法
CN2009801069622A CN101965634A (zh) 2008-01-25 2009-01-23 用于有选择地在微电子衬底上沉积薄膜的自对准的金属掩模组件以及使用方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ES200800192 2008-01-25
ESP200800192 2008-01-25

Publications (1)

Publication Number Publication Date
WO2009092841A1 true WO2009092841A1 (es) 2009-07-30

Family

ID=40900791

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/ES2009/070005 WO2009092841A1 (es) 2008-01-25 2009-01-23 Conjunto de mascaras metalicas auto alineadas para depositar de modo selectivo, capas finas sobre dispositivos y substratos microelectronicos y metodo de empleo

Country Status (6)

Country Link
US (1) US20110033726A1 (es)
EP (1) EP2239769B1 (es)
JP (1) JP2011510179A (es)
CN (1) CN101965634A (es)
ES (1) ES2769265T3 (es)
WO (1) WO2009092841A1 (es)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9051637B2 (en) 2011-11-10 2015-06-09 Veeco Ald Inc. Securing of shadow mask and substrate on susceptor of deposition apparatus
CN103578962A (zh) * 2012-07-20 2014-02-12 中国科学院电工研究所 一种芯片正面电极金属化的方法及辅助装置
KR102171265B1 (ko) 2014-07-08 2020-10-28 삼성전자 주식회사 금속 마스크를 이용한 패터닝 방법 및 그 패터닝 방법을 포함한 반도체 소자 제조방법
CN105887010B (zh) 2016-05-13 2018-10-26 京东方科技集团股份有限公司 掩膜集成框架及蒸镀设备
FR3072610B1 (fr) * 2017-06-16 2022-07-22 Saint Gobain Ecran de serigraphie et procede d'obtention de vitrages munis de motifs electroconducteurs

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4915057A (en) * 1985-10-23 1990-04-10 Gte Products Corporation Apparatus and method for registration of shadow masked thin-film patterns
US6265324B1 (en) * 1998-05-21 2001-07-24 Rohm Co., Ltd. Method of manufacturing semiconductor device and mask for forming thin film pattern
US20020093080A1 (en) * 2001-01-16 2002-07-18 St Assembly Test Services Pte Ltd Process carrier for flexible substrates
US20030108805A1 (en) * 2001-12-10 2003-06-12 Eastman Kodak Company Aligning mask segments to provide an assembled mask for producing oled devices
US20040020435A1 (en) * 2001-08-24 2004-02-05 Terunoa Tsuchiya Multi-face forming mask device for vacuum deposition

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1484463A (en) * 1975-01-28 1977-09-01 Marconi Co Ltd Method of aligning a protective mask
JPH10204615A (ja) * 1997-01-21 1998-08-04 Matsushita Electric Ind Co Ltd 電子部品の製造装置
FR2811475B1 (fr) * 2000-07-07 2002-08-23 Alstom Procede de fabrication d'un composant electronique de puissance, et composant electronique de puissance ainsi obtenu
JP4600207B2 (ja) * 2005-08-18 2010-12-15 エプソントヨコム株式会社 水晶電極成膜用メタルマスク
JP2007277605A (ja) * 2006-04-04 2007-10-25 Epson Toyocom Corp 圧電基板の成膜治具、圧電基板、圧電基板の成膜方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4915057A (en) * 1985-10-23 1990-04-10 Gte Products Corporation Apparatus and method for registration of shadow masked thin-film patterns
US6265324B1 (en) * 1998-05-21 2001-07-24 Rohm Co., Ltd. Method of manufacturing semiconductor device and mask for forming thin film pattern
US20020093080A1 (en) * 2001-01-16 2002-07-18 St Assembly Test Services Pte Ltd Process carrier for flexible substrates
US20040020435A1 (en) * 2001-08-24 2004-02-05 Terunoa Tsuchiya Multi-face forming mask device for vacuum deposition
US20030108805A1 (en) * 2001-12-10 2003-06-12 Eastman Kodak Company Aligning mask segments to provide an assembled mask for producing oled devices

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
A. PETITBON; N. MARTIN; X. JORDA; P. GODIGNON; D. FLORES: "Procede de fabrication d'un composant eiectronique de puissance, et composant eiectronique de puissance ainsi obtenu", JOINT EUROPEAN PATENT ALSTOM - CNM, N2 01401764.4 - 2203, 2 July 2001 (2001-07-02)
JOO-WON LEE; BYEONG-KWON JU; JIN JANG; YOUNG-SOO YOON; JAI-KYEONG KIM: "High mobility organic transistor patterned by the shadow-mask with all structure on a plastic substrate", JOURNAL OF MATERIAL SCIENCE, vol. 42, 2007, pages 1026 - 1030, XP036030982, DOI: doi:10.1007/s10853-006-1046-z
R. J. CHEN; S. BANGSARUNTIP; K. A. DROUVALAKIS; N. W. SHI KAM; M. SHIM; Y. LI; W. KIM; P. J. UTZ; H. DAI: "Noncovalent functionalization of carbon nanotubes for highly specific electronic biosensors", PNAS, vol. 100, no. 9, 29 April 2003 (2003-04-29), pages 4984 - 4989
R. M. TIGGELAAR; J. W. BERENSCHOT; M. C. ELWENSPOEK; J. G. E. GARDENIERS; R. DORSMAN; C. R. KLEIJN: "Spreading of thin-film metal patterns deposited on nonplanar surfaces using a shadow mask micromachined in Si 110", JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY B, vol. 25, no. 4, July 2007 (2007-07-01), pages 1207 - 1215
See also references of EP2239769A4
YONG-SOO CHOA; SUNG-WOOK JANGA; YOUNG-SOO SOHNB; SIE-YOUNG CHOI: "Design and fabrication of a vibration sensor using a conductive ball", MICROELECTRONICS JOURNAL, vol. 38, 2007, pages 416 - 421, XP022028195, DOI: doi:10.1016/j.mejo.2007.01.007

Also Published As

Publication number Publication date
CN101965634A (zh) 2011-02-02
EP2239769A4 (en) 2011-07-20
EP2239769A1 (en) 2010-10-13
EP2239769B1 (en) 2019-11-06
US20110033726A1 (en) 2011-02-10
ES2769265T3 (es) 2020-06-25
JP2011510179A (ja) 2011-03-31

Similar Documents

Publication Publication Date Title
ES2769265T3 (es) Conjunto de máscaras metálicas auto alineadas para depositar, de modo selectivo, capas finas sobre dispositivos y substratos microelectrónicos y método de empleo
KR100534580B1 (ko) 표시장치용 증착 마스크 및 그의 제조방법
US11656198B2 (en) Sample support body
US8048228B2 (en) Masking apparatus and method of fabricating electronic component
CN100468714C (zh) 半导体元件的制造方法
US11355333B2 (en) Sample support body
TWI606767B (zh) 於如回流錫焊之製程期間精確定位及對齊一組件
CN105489541B (zh) 半导体制造装置用部件及其制造方法
TW201716601A (zh) 蒸鍍遮罩之製造方法、蒸鍍遮罩準備體、有機半導體元件之製造方法、有機電致發光顯示器之製造方法及蒸鍍遮罩
WO2019058784A1 (ja) レーザ脱離イオン化法及び質量分析方法
JP2002351082A (ja) 露光装置用基板ステージ
US11101189B2 (en) Semiconductor device package and method of manufacturing the same
JP6535150B1 (ja) 試料支持体
JP2003188198A5 (es)
TW201530707A (zh) 封裝基板及其製法暨半導體封裝件及其製法
KR20220024107A (ko) 금속 제품의 미세 가공 장치 및 금속 제품의 미세 가공 방법
TW200307814A (en) Probe unit and its manufacture
WO2008038415A1 (fr) Élément de buse d'aspiration pour un composant électronique
JP2003173728A (ja) チップ型電流ヒューズの製造方法
JPWO2018181552A1 (ja) ウェハ上のアライメントマークを用いる半導体パッケージの製造方法
JP2003130936A (ja) 磁気センサーの製造方法
JP2010161293A (ja) マスクを用いた処理装置および方法
JP2023151265A (ja) 重ね合わせ体の製造方法
JP2009115692A (ja) マイクロ流体装置及びマイクロ流体装置の製造方法
JP2023142162A (ja) ガスセンサ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980106962.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09704593

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010543532

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009704593

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12864351

Country of ref document: US