WO2009069621A1 - Dispositif et procédé de traitement de données - Google Patents

Dispositif et procédé de traitement de données Download PDF

Info

Publication number
WO2009069621A1
WO2009069621A1 PCT/JP2008/071388 JP2008071388W WO2009069621A1 WO 2009069621 A1 WO2009069621 A1 WO 2009069621A1 JP 2008071388 W JP2008071388 W JP 2008071388W WO 2009069621 A1 WO2009069621 A1 WO 2009069621A1
Authority
WO
WIPO (PCT)
Prior art keywords
data processing
code
processing device
ldpc
symbol
Prior art date
Application number
PCT/JP2008/071388
Other languages
English (en)
Japanese (ja)
Inventor
Takashi Yokokawa
Makiko Yamamoto
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Publication of WO2009069621A1 publication Critical patent/WO2009069621A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

L'invention concerne un dispositif et un procédé de traitement de données dont la résistance à une erreur de bit de code d'un code LDPC telle qu'une erreur de rafale ou une erreur d'effacement peut être améliorée. Si deux ou plusieurs bits de code du code LDPC (vérification de parité à faible densité) représentent un symbole, un entrelaceur (24) de torsion de colonne exécute un traitement de réarragement qui réarrange les bits de code du code LDPC de manière que les bits de code correspondant à 1 dans une rangée arbitraire d'une matrice de vérification ne soient pas mappés par ce symbole. Le dispositif et le procédé de traitement de données peuvent s'appliquer, par exemple, à un dispositif de transmission destiné à transmettre un code LDPC.
PCT/JP2008/071388 2007-11-26 2008-11-26 Dispositif et procédé de traitement de données WO2009069621A1 (fr)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007-304690 2007-11-26
JP2007304690 2007-11-26
JP2008-027756 2008-02-07
JP2008027756 2008-02-07

Publications (1)

Publication Number Publication Date
WO2009069621A1 true WO2009069621A1 (fr) 2009-06-04

Family

ID=40678516

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/071388 WO2009069621A1 (fr) 2007-11-26 2008-11-26 Dispositif et procédé de traitement de données

Country Status (2)

Country Link
TW (1) TW200939642A (fr)
WO (1) WO2009069621A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2690791A1 (fr) * 2012-07-27 2014-01-29 Panasonic Corporation Entrelacement de composant pour constellations rotatives avec codes LDPC quasi-cycliques
CN115995249A (zh) * 2023-03-24 2023-04-21 南京大学 一种基于dram的矩阵转置运算装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9952831B1 (en) * 2017-02-16 2018-04-24 Google Llc Transposing in a matrix-vector processor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006254466A (ja) * 2005-03-11 2006-09-21 Samsung Electronics Co Ltd 低密度のパリティ検査符号を用いる通信システムにおけるチャンネルインタリービング／デインタリービング装置およびその制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006254466A (ja) * 2005-03-11 2006-09-21 Samsung Electronics Co Ltd 低密度のパリティ検査符号を用いる通信システムにおけるチャンネルインタリービング／デインタリービング装置およびその制御方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ROBERT D. MADDOCK ET AL.: "Reliability-Based Coded Modulation With Low-Density Parity-Check Codes", IEEE TRANSACTIONS ON COMMUNICATIONS, vol. 54, no. 3, March 2006 (2006-03-01), pages 403 - 406 *
STEPHANE Y. LE GOFF: "Signal Constellations for Bit-Interleaved Coded Modulation", IEEE TRANSACTIONS ON INFORMATION THEORY, vol. 49, no. 1, January 2003 (2003-01-01), pages 307 - 313 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2690791A1 (fr) * 2012-07-27 2014-01-29 Panasonic Corporation Entrelacement de composant pour constellations rotatives avec codes LDPC quasi-cycliques
CN115995249A (zh) * 2023-03-24 2023-04-21 南京大学 一种基于dram的矩阵转置运算装置

Also Published As

Publication number Publication date
TW200939642A (en) 2009-09-16

Similar Documents

Publication Publication Date Title
WO2009069618A1 (fr) Dispositif et procédé de traitement de données
WO2009069628A1 (fr) Dispositif et procédé de traitement de données
WO2009069617A1 (fr) Dispositif et procédé de traitement de données
WO2015124107A1 (fr) Procédé d'entrelacement et de mappage et procédé de désentrelacement et de démappage pour mot de code ldpc
WO2007142476A3 (fr) Procédé de codage/de décodage utilisant une matrice de codes de vérification à faible densité
WO2009028886A3 (fr) Dispositif et procédé pour la transmission et la réception de données dans un système de communications utilisant des codes à contrôle de parité à faible densité
WO2009012274A3 (fr) Systemes et procedes permettant d'obtenir des modes de debit binaire accru au moyen de codeurs/decodeurs multiples
MY191686A (en) Data processing apparatus and data processing method
TW200711327A (en) Algebraic construction of LDPC (low density parity check) codes with corresponding parity check matrix having CSI (cyclic shifted identity) submatrices
WO2013055046A3 (fr) Appareil et procédé d'envoi et de réception de données dans un système de communication/diffusion
WO2007029114A3 (fr) Systeme, emetteur, recepteur, procede et progiciel de codage en zigzag structure, entrelace
TW200943737A (en) Data processing device and data processing method
WO2009078180A1 (fr) Codeur, décodeur, procédé de codage et procédé de décodage
EP1708367A4 (fr) Procede de generation de matrices d'inspection, systeme de transmission de donnees, dispositif codeur, dispositif decodeur, et programme de generation de matrices d'inspection
WO2008007927A3 (fr) Procédé de codage/décodage utilisant une matrice à code de vérification de faible densité
WO2016140516A3 (fr) Émetteur et procédé de permutation de parité de celui-ci
MX2015009839A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
WO2010024619A3 (fr) Dispositif et procédé de mappage de symboles
JP2018082369A5 (ja) 送信装置、及び、送信方法
DE602007000915D1 (de) Zugehörige vorrichtungen
WO2009069621A1 (fr) Dispositif et procédé de traitement de données
RU2015145972A (ru) Устройство обработки данных и способ обработки данных
RU2015145970A (ru) Устройство обработки данных и способ обработки данных
WO2009069620A1 (fr) Dispositif et procédé de traitement de données
MX2015009939A (es) Dispositivo de procesamiento de datos y metodo de procesamiento de datos.

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08855616

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08855616

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP