WO2009050768A1 - シミュレート方法、電子装置の設計方法、シミュレートプログラムおよびシミュレーション装置 - Google Patents

シミュレート方法、電子装置の設計方法、シミュレートプログラムおよびシミュレーション装置 Download PDF

Info

Publication number
WO2009050768A1
WO2009050768A1 PCT/JP2007/070071 JP2007070071W WO2009050768A1 WO 2009050768 A1 WO2009050768 A1 WO 2009050768A1 JP 2007070071 W JP2007070071 W JP 2007070071W WO 2009050768 A1 WO2009050768 A1 WO 2009050768A1
Authority
WO
WIPO (PCT)
Prior art keywords
simulation
target device
verification target
simulated
processing unit
Prior art date
Application number
PCT/JP2007/070071
Other languages
English (en)
French (fr)
Inventor
Noriyasu Nakayama
Nobukazu Koizumi
Tomoki Kato
Naoki Yuzawa
Hiroyuki Hieda
Satoshi Hiramoto
Original Assignee
Fujitsu Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Limited filed Critical Fujitsu Limited
Priority to JP2009537783A priority Critical patent/JP4634525B2/ja
Priority to PCT/JP2007/070071 priority patent/WO2009050768A1/ja
Publication of WO2009050768A1 publication Critical patent/WO2009050768A1/ja
Priority to US12/662,367 priority patent/US8428927B2/en

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/318357—Simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Debugging And Monitoring (AREA)

Abstract

　検証対象装置の性能を評価するためにモデル化された検証対象装置の動作をシミュレートするときに、検証対象装置の動作をシミュレートするのに多くの時間を要することを課題とし、検証対象装置をモデル化した検査モデルにおいて所定の処理が実行される場合の検査モデルにおける一連の動作をシミュレートし、所定の処理の実行に伴って生成される実行ログを取得し、実行ログから所定の処理単位で構成される処理単位ログを抽出し、検証対象装置の機能の一部を改変した検査モデルにおいて、処理単位ログに対応する処理が実行される場合の動作を、ユーザによって設定された設定条件に基づいてシミュレートする。
PCT/JP2007/070071 2007-10-15 2007-10-15 シミュレート方法、電子装置の設計方法、シミュレートプログラムおよびシミュレーション装置 WO2009050768A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009537783A JP4634525B2 (ja) 2007-10-15 2007-10-15 シミュレート方法、シミュレートプログラムおよびシミュレーション装置
PCT/JP2007/070071 WO2009050768A1 (ja) 2007-10-15 2007-10-15 シミュレート方法、電子装置の設計方法、シミュレートプログラムおよびシミュレーション装置
US12/662,367 US8428927B2 (en) 2007-10-15 2010-04-13 Simulation method and simulation apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/070071 WO2009050768A1 (ja) 2007-10-15 2007-10-15 シミュレート方法、電子装置の設計方法、シミュレートプログラムおよびシミュレーション装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/662,367 Continuation US8428927B2 (en) 2007-10-15 2010-04-13 Simulation method and simulation apparatus

Publications (1)

Publication Number Publication Date
WO2009050768A1 true WO2009050768A1 (ja) 2009-04-23

Family

ID=40567064

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/070071 WO2009050768A1 (ja) 2007-10-15 2007-10-15 シミュレート方法、電子装置の設計方法、シミュレートプログラムおよびシミュレーション装置

Country Status (3)

Country Link
US (1) US8428927B2 (ja)
JP (1) JP4634525B2 (ja)
WO (1) WO2009050768A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009163576A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd 性能評価シミュレーション装置、性能評価シミュレーション方法および性能評価シミュレーションプログラム
JP2012083804A (ja) * 2010-10-06 2012-04-26 Fujitsu Ltd シミュレーション装置
WO2020194674A1 (ja) * 2019-03-28 2020-10-01 株式会社図研 情報処理装置、プログラムおよびシミュレーション方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5200675B2 (ja) * 2008-06-11 2013-06-05 富士通株式会社 シミュレーション装置，シミュレーション方法，シミュレーションプログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体
US10970183B1 (en) * 2013-08-16 2021-04-06 The Mathworks, Inc. System and method for improving model performance
CN104462625B (zh) * 2013-09-23 2017-08-22 广州汽车集团股份有限公司 一种汽车悬架动力学模型校准方法
JP6693308B2 (ja) * 2016-07-05 2020-05-13 富士通株式会社 負荷推定プログラム、負荷推定方法及び負荷推定装置
JP6832654B2 (ja) * 2016-09-09 2021-02-24 東京エレクトロン株式会社 検査システムの調整方法およびそれに用いる補助エレメント
US10387282B2 (en) * 2016-09-20 2019-08-20 Rohde & Schwarz Gmbh & Co. Kg Test unit and test method for efficient testing during long idle periods
TWI627521B (zh) * 2017-06-07 2018-06-21 財團法人工業技術研究院 時序估算方法與模擬裝置
CN116383155B (zh) * 2023-06-05 2023-08-11 成都融见软件科技有限公司 一种基于eda验证仿真器的日志查询系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249829A (ja) * 2000-03-06 2001-09-14 Hitachi Ltd システムシミュレータ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158740A (ja) 1991-12-09 1993-06-25 Matsushita Electric Ind Co Ltd 計算機性能評価装置
JP3608915B2 (ja) * 1997-09-22 2005-01-12 富士通株式会社 マルチプロセッシングシステムの性能評価方法および装置並びにマルチプロセッシングシステムの性能評価プログラムを格納した記憶媒体
US7412369B1 (en) * 2000-06-09 2008-08-12 Stmicroelectronics, Inc. System and method for designing and optimizing the memory of an embedded processing system
JP4503203B2 (ja) 2001-07-03 2010-07-14 富士通株式会社 情報処理装置を評価するためのテストプログラムを作成する方法、装置、およびそのための処理を記述したプログラム
JP2004013227A (ja) 2002-06-03 2004-01-15 Matsushita Electric Ind Co Ltd シミュレーション装置並びにシミュレーションモデル生成プログラム
JP4342392B2 (ja) 2004-07-06 2009-10-14 Ｏｋｉセミコンダクタ株式会社 ソフトウェア検証モデル生成方法
US20060174155A1 (en) * 2005-02-03 2006-08-03 Arm Limited System, method and computer program product for testing software
US8032875B2 (en) * 2006-11-28 2011-10-04 Oracle America, Inc. Method and apparatus for computing user-specified cost metrics in a data space profiler

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249829A (ja) * 2000-03-06 2001-09-14 Hitachi Ltd システムシミュレータ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009163576A (ja) * 2008-01-08 2009-07-23 Fujitsu Ltd 性能評価シミュレーション装置、性能評価シミュレーション方法および性能評価シミュレーションプログラム
JP2012083804A (ja) * 2010-10-06 2012-04-26 Fujitsu Ltd シミュレーション装置
WO2020194674A1 (ja) * 2019-03-28 2020-10-01 株式会社図研 情報処理装置、プログラムおよびシミュレーション方法
JPWO2020194674A1 (ja) * 2019-03-28 2020-10-01
JP7035276B2 (ja) 2019-03-28 2022-03-14 株式会社図研 情報処理装置、プログラムおよびシミュレーション方法
US11314913B2 (en) 2019-03-28 2022-04-26 Kabushiki Kaisha Zuken Information processing apparatus, program, and simulation method

Also Published As

Publication number Publication date
US20100204975A1 (en) 2010-08-12
US8428927B2 (en) 2013-04-23
JPWO2009050768A1 (ja) 2011-02-24
JP4634525B2 (ja) 2011-02-16

Similar Documents

Publication Publication Date Title
WO2009050768A1 (ja) シミュレート方法、電子装置の設計方法、シミュレートプログラムおよびシミュレーション装置
EP4340409A3 (en) Systems and methods for proactively identifying and surfacing relevant content on a touch-sensitive device
WO2010129216A3 (en) System and method to embed behavior in a cad-based physical simulation
EP2369522A4 (en) SECURITY COUNTERMEASURE FUNCTION EVALUATION PROGRAM
TW200719396A (en) Pattern verification method, program thereof, and manufacturing method of semiconductor device
WO2008078366A1 (ja) データ検証装置、データ検証方法およびデータ検証プログラム
WO2010030450A3 (en) Method and apparatus for merging eda coverage logs of coverage data
WO2010030449A3 (en) Method and apparatus for merging eda coverage logs of coverage data
WO2008032200A8 (en) Method, apparatus and computer program product for providing standard real world to virtual world links
WO2009021100A3 (en) Rcs signature generation for closely spaced multiple objects using n-point models
EP2187310A3 (en) Method and system for simulating a plurality of devices
WO2007078877A3 (en) Freeze-dried ghost pages
WO2009056992A3 (en) Reservoir fracture simulation
WO2007121372A3 (en) Method for automatically adapting virtual equipment model
WO2008021777A3 (en) Formal verification of graphical programs
ATE488793T1 (de) Verfahren zum test eines elektronischen steuerungssystems
WO2007001668A3 (en) Dynamic user experience with semantic rich objects
WO2009089294A3 (en) Methods and systems for generating software quality index
MX2009001264A (es) Emulador de campo petrolifero.
WO2008124730A3 (en) Client input method
WO2015130675A3 (en) Apparatus and method for testing computer program implementation against a design model
WO2011102912A3 (en) Human-motion-training system
ATE535794T1 (de) Verfahren und vorrichtung zum erkennen eines zustandes einer zu untersuchenden geräuscherzeugenden maschine
WO2014186640A3 (en) Systems and methods for cement evaluation
WO2007120297A3 (en) Associating accessible resources using behaviours

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07829805

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2009537783

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07829805

Country of ref document: EP

Kind code of ref document: A1