JP2009163576A - 性能評価シミュレーション装置、性能評価シミュレーション方法および性能評価シミュレーションプログラム - Google Patents

性能評価シミュレーション装置、性能評価シミュレーション方法および性能評価シミュレーションプログラム Download PDF

Info

Publication number
JP2009163576A
JP2009163576A JP2008001606A JP2008001606A JP2009163576A JP 2009163576 A JP2009163576 A JP 2009163576A JP 2008001606 A JP2008001606 A JP 2008001606A JP 2008001606 A JP2008001606 A JP 2008001606A JP 2009163576 A JP2009163576 A JP 2009163576A
Authority
JP
Japan
Prior art keywords
performance evaluation
processing unit
basic processing
software
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008001606A
Other languages
English (en)
Other versions
JP5034955B2 (ja
Inventor
Tomoki Kato
知己 加藤
Nobukazu Koizumi
伸和 小泉
Noriyasu Nakayama
典保 中山
Naoki Yuzawa
直樹 湯沢
Hiroyuki Hieda
裕之 稗田
Satoru Hiramoto
覚 平本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008001606A priority Critical patent/JP5034955B2/ja
Priority to EP08169674A priority patent/EP2081116A1/en
Priority to US12/314,334 priority patent/US8214189B2/en
Priority to KR1020080133542A priority patent/KR100986784B1/ko
Priority to CN2008101905231A priority patent/CN101482891B/zh
Publication of JP2009163576A publication Critical patent/JP2009163576A/ja
Application granted granted Critical
Publication of JP5034955B2 publication Critical patent/JP5034955B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3457—Performance evaluation by simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/08—HW-SW co-design, e.g. HW-SW partitioning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Stored Programmes (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

【課題】システムの仕様からソフトウェアとハードウェアとを用いてそれぞれ実行される処理を仮決定したソフトウェアモデルとハードウェアモデルとに対して、シミュレーションを実行して性能を評価する性能評価シミュレーション装置において、設計初期にＳＷ／ＨＷ分割を最適に行うとともに、ＳＷ／ＨＷ分割の妥当性を判断することを課題とする。
【解決手段】性能評価シミュレーション装置は、実行ログに基づいて基本処理単位に分割し、実行ログに保持される情報から基本処理単位の処理量を算出して、算出した処理量が所定の閾値を超える処理量を有する基本処理単位をハードウェアモデルに配置構成を変更し、当該ハードウェアモデルと、ソフトウェアモデルとの性能評価シミュレーションを実行して、性能評価の基となる統計情報を作成する。
【選択図】 図１

Description

この発明は、システムの仕様からソフトウェアとハードウェアとを用いてそれぞれ実行される処理を仮決定したソフトウェアモデルとハードウェアモデルとに対して、シミュレーションを実行して性能を評価する性能評価シミュレーション装置に関する。
従来より、電子機器などに用いられるプロセッサ、バスおよびメモリなどは一つのＬＳＩ（Large Scale Integration）上に搭載され、これらを搭載するＬＳＩ（システムＬＳＩ）上において複数の処理が実行される。この一つのＬＳＩ上に複数の処理が搭載されることは、ＬＳＩの小型化、低コスト化および低消費電力化などを目的としているが、ＬＳＩのハードウェアやアーキテクチャなどを一度決定すると、容易に変更することが困難であるために、当該ＬＳＩの機能設計の難しさを増大させている。
特に、ＬＳＩの小型化や低コスト化などを推し進めるためには、ＬＳＩの処理負荷を軽減することが重要であり、当該ＬＳＩに搭載される各処理をソフトウェア（以下、「ＳＷ」と言う。）もしくはハードウェア（以下、「ＨＷ」と言う。）のそれぞれに最適に分割する必要がある。そこで、ＬＳＩ上で実行すべき機能をＳＷ／ＨＷのどちらで実現するかをＬＳＩ設計初期段階に仮決定してから、当該ＳＷ／ＨＷの性能検証を行っている。
上記した性能検証について、例えば、ソフトウェアは、Ｃ言語やアセンブリ言語などで記述し、性能検証の対象となるＬＳＩに搭載されたプロセッサであるターゲットプロセッサを含む実機モデルまたはターゲットプロセッサ向けのＩＳＳ（Instruction Set Simulator）上で実行することにより、当該ソフトウェアの動作をシミュレーションする。また、例えば、ハードウェアは、ハードウェアを記述するための言語であるＲＴＬ（Register Transfer Level）やＴＬＭ（Transaction Level Model）など、または、当該ＲＴＬおよびＴＬＭを混合させたもので記述することにより、当該ハードウェアの動作をシミュレーションする。
この性能検証において、システムＬＳＩ設計初期段階にＳＷ／ＨＷに分割する場合には、アプリケーションプログラムのソースコードやシステムＬＳＩの仕様などを人手によって解析して分割し、当該分割の妥当性を実行されるサイクル数などから検証していた。そして、最近では、この検証を自動で行う様々な技術が開示されている。
例えば、特許文献１（特開２００１−１４２９２７号公報）では、ある程度完成したソースコードを解析し、各処理部のクロックサイクル数から算出した処理量および関数の記述部から算出した消費電力などの値を判断材料として各処理部をＳＷ／ＨＷに分割する。
また、例えば、特許文献２（特開平１１−２５９５５２号公報）では、システムＬＳＩのアーキテクチャ記述を実行単位でモジュール化してＳＷ／ＨＷ分割を行い、ベンチマークプログラムに基づいてシミュレーションを実行して得られた各モジュールの実行時間を比較することにより、ＳＷ／ＨＷ分割の妥当性を判断する。
特開２００１−１４２９２７号公報 特開平１１−２５９５５２号公報
しかしながら、上記した従来の技術は、設計初期にＳＷ／ＨＷ分割を最適に行うことが困難であるとともに、ＳＷ／ＨＷ分割の妥当性を判断することができないという課題があった。
具体的には、特許文献１では、アプリケーションプログラムのソースコードがある程度完成しなければ解析することができないために、設計初期にＳＷ／ＨＷ分割を最適に行うことが困難である。また、特許文献２では、各実行単位の処理時間を比較するのみであり、システムのキャッシュ解析から得られるＣＰＵ（Central Processing Unit）の統計情報を検討することができないために、ＳＷ／ＨＷ分割の妥当性を判断することができない。
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、ＬＳＩ上に搭載される処理をＳＷ／ＨＷに分割してシミュレーションを実行するのに際して、設計初期にＳＷ／ＨＷ分割を最適に行うことが可能であるとともに、ＳＷ／ＨＷ分割の妥当性を判断することが可能である性能評価シミュレーション装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、本願の開示する性能評価シミュレーション装置は、システムの仕様からソフトウェアとハードウェアとを用いてそれぞれ実行される処理を仮決定したソフトウェアモデルとハードウェアモデルとに対して、シミュレーションを実行して性能を評価する性能評価シミュレーション装置であって、前記ソフトウェアモデルを実機またはシミュレーションソフトウェアで実行して得られた実行履歴である実行ログに基づいて、前記ソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する基本処理単位分割手段と、前記基本処理単位分割手段により分割された基本処理単位の処理量を、前記実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出する処理量算出手段と、前記処理量算出手段により算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更する配置構成変更手段と、前記配置構成変更手段によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行し、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成する統計情報作成手段と、を備えたことを要件とする。
本願の開示する性能評価シミュレーション装置によれば、設計初期にＳＷ／ＨＷ分割を最適に行なうという効果を奏するとともに、ＳＷ／ＨＷ分割の妥当性を判断するという効果を奏する。
以下に添付図面を参照して、この発明に係る性能評価シミュレーション装置の実施例を詳細に説明する。なお、以下では、本発明に係る性能評価シミュレーション装置の概要および特徴、性能評価シミュレーション装置の構成および処理の流れを順に説明し、最後に本実施例による効果を説明する。
［概要および特徴］
まず最初に、図１を用いて、実施例１に係る性能評価シミュレーション装置の概要および特徴を説明する。図１は、実施例１に係る性能評価シミュレーション装置の概要および特徴を示す図である。
この性能評価シミュレーション装置は、システムＬＳＩの仕様からソフトウェアモデルとハードウェアモデルとに分割して、分割されたソフトウェアモデルを実機上またはＩＳＳなどを利用したターゲットＣＰＵ上で実行した結果から得られる実行履歴である実行ログ（命令列）を入力として、性能評価シミュレーションを実行する。
このような構成において、性能評価シミュレーション装置は、システムの仕様からソフトウェアとハードウェアとでそれぞれ実行される処理を仮決定したソフトウェアモデルとハードウェアモデルとから構成され、当該ソフトウェアモデルとハードウェアモデルとの性能を評価することを概要とするものであり、特に、設計初期にＳＷ／ＨＷ分割を最適に行うことが可能であるとともに、ＳＷ／ＨＷ分割の妥当性を判断することが可能である点を主たる特徴とする。
この主たる特徴について具体的に説明すると、性能評価シミュレーション装置は、ソフトウェアモデルを実機またはシミュレーションソフトウェアで実行して得られた実行履歴である実行ログに基づいて、ソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する（図１の（１）参照）。
具体的に例を挙げると、性能評価シミュレーション装置は、システムＬＳＩの仕様からソフトウェアモデルとハードウェアモデルとに分割して、実機上またはＩＳＳなどを利用してターゲットＣＰＵ上で実行した結果から得られる実行履歴である実行ログが入力される。そして、性能評価シミュレーション装置は、入力された実行ログに基づいてソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する。この基本処理単位の分割において、例えば、通信処理ソフトウェアの場合は、周期処理のパターンからＯＳ（Operating System）のタスク起動点を見つけてから、当該タスク単位で分割する。また、例えば、命令アドレス列からオブジェクトファイル間の処理の流れを追跡してから、タスクの区切りを見つけて分割する。
そして、性能評価シミュレーション装置は、分割された基本処理単位の処理量を、実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出する（図１の（２）参照）。上記した例で具体的に例を挙げると、性能評価シミュレーション装置は、分割された基本処理単位の処理量を、実行ログが保持している処理実行時の分岐先アドレス情報である命令アドレス列の数やデータベースにアクセスするためのアクセス先アドレス情報であるデータアクセスのアドレス列の数などを基本処理単位の処理量として算出する。
続いて、性能評価シミュレーション装置は、算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更する（図１の（３）参照）。上記した例で具体的に例を挙げると、性能評価シミュレーション装置は、算出された処理量と所定の閾値の処理量とを比較する。そして、性能評価シミュレーション装置は、比較した結果、所定の閾値の処理量を超える処理量である実行ログを有する基本処理単位を、ソフトウェア処理から直接バスに接続するようにハードウェア処理に配置構成を変更してハードウェア化する。
その後、性能評価シミュレーション装置は、ハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行し、システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成する（図１の（４）参照）。上記した例で具体的に例を挙げると、性能評価シミュレーション装置は、ハードウェアモデルに配置構成を変更してハードウェア化された基本処理単位と、ソフトウェアモデルに配置構成されているソフトウェアモデルとに対して、命令キャッシュ、データキャッシュを経由してバスアクセスを実行することにより性能評価シミュレーションを実行する。そして、性能評価シミュレーション装置は、命令実行時間、命令フェッチ時間およびデータアクセス時間を計測して、ＣＰＵ負荷率などの性能評価の基となる統計情報を作成する。この性能評価シミュレーション装置により作成された統計情報は、最適なＳＷ／ＨＷ分割の妥当性の判断に利用される。なお、性能評価シミュレーションは、複数回実行することにより高精度なシミュレーション結果を得られる。
このようなことから、実施例１に係る性能評価シミュレーション装置は、ソフトウェアモデルを実機またはＩＳＳなどを利用してターゲットＣＰＵ上で実行した結果から得られる実行ログに基づいて、性能評価シミュレーションを実行する場合に、実行ログに保持される情報に基づいて分割した基本処理単位の処理量が多い基本処理単位をハードウェア化してシミュレーションを実行することができる結果、上記した主たる特徴のごとく、設計初期にＳＷ／ＨＷ分割を最適に行うことが可能であるとともに、ＳＷ／ＨＷ分割の妥当性を判断することが可能である。
つまり、性能評価シミュレーション装置は、実行ログに保持される情報を用いて、各処理のＳＷ／ＨＷ分割を行うので、従来技術のようにＬＳＩ上に搭載される各処理の完成度に依存してＳＷ／ＨＷ分割を行うのと比較して、設計初期にＳＷ／ＨＷ分割を最適に行なうことが可能である。また、性能評価シミュレーション装置は、命令実行時間、命令フェッチ時間、データアクセス時間を計測しつつ、命令キャッシュ、データキャッシュを経由してバスアクセスを実行することによりシミュレーションを実行して、ＣＰＵ負荷率などの高精度な統計情報を出力するので、従来技術のように各実行単位の処理時間を比較するのと比較して、ＳＷ／ＨＷ分割の妥当性を判断することが可能である。
［実施例１に係る性能評価シミュレーション装置の構成］
次に、図２を用いて、実施例１に係る性能評価シミュレーション装置の構成を説明する。図２は、実施例１に係る性能評価シミュレーション装置の構成を示す図である。図２に示すように、性能評価シミュレーション装置１０は、機能モジュール１１−１〜１１−ｎ、スケジューラ部２０およびアクセス処理部２１から構成される。
また、性能評価シミュレーション装置１０は、外部ＲＡＭ上に存在する命令の取得時間を短くするための命令キャッシュであるＩ−ｃａｃｈｅ、または、データアクセスの時間を短くするためのデータキャッシュであるＤ−ｃａｃｈｅからバス３０を介して、性能評価シミュレーション装置１０の外部に接続されるＲＡＭである外部ＲＡＭと、外部Ｉ／Ｆや特定用途向け専用ハードウェアなどである周辺ＨＷとに接続されている。また、例えば、基本処理実行ログの入力を除く部分は、電子回路設計への使用を目的としたハードウェア記述言語の一つであるＳｙｓｔｅｍＣ言語などを用いたトランザクションレベルで構築され、各モジュール間の送受信は関数コールによってやり取りする。また、バス３０への接続は、モジュール共通のインタフェース（例えば、ＴＬＭ−Ｉ／Ｆなど）を利用することによって、ＲＴＬのような信号レベルの通信とは異なり、各モジュールの配置や組み換えなどを自由に行なう。
機能モジュール１１−１〜１１−ｎは、アクセス処理部２１により実行ログに基づいて分割されたソフトウェアモデルで実行される処理の実行単位である基本処理単位のことである。例えば、機能モジュール１１−１（Ｆｎ［１］）は、図３に示すように、アドレス「Ｅ０５０Ｄ６Ｅ０」と、命令／データアクセス「Ｉ／Ｄ」と、データアクセスの場合のロード（読み込み）／ストア（書き込み）「Ｒ／Ｗ」とを保持している。性能評価シミュレーション装置１０に入力される実行ログから取得されたこれらの情報は、アクセスするアドレスが分かると、各ＨＷのアドレスとデータとを格納しているＲＡＭからどのアドレスにアクセスしているかが分かる。そして、性能評価シミュレーション装置１０がこのアドレス情報からどのＨＷに命令またはデータアクセスしているかが分かり、データアクセスの場合には、ロードまたはストアしているかが分かる。また、実行ログ全体としては、「ｘｘｘ．ｏ」や「ｙｙｙ．ｏ」や「ｚｚｚ．ｏ」（オブジェクトファイル）間で各アドレスへアクセスしており、各オブジェクトファイル間のアクセスの始点から終点までを一つの区切りとすることで上記した基本処理単位（Ｆｎ［１］）として抜き出される。なお、図３は、実施例１に係る実行ログ全体の各アドレスへのアクセスと基本処理単位との関係を示す図である。
アクセス処理部２１は、ソフトウェアモデルを実機またはシミュレーションソフトウェアで実行して得られる実行履歴である実行ログに基づいて、ソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する。そして、アクセス処理部２１は、分割された基本処理単位の処理量を、実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出する。続いて、アクセス処理部２１は、算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更する。その後、アクセス処理部２１は、ハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行する。
具体的に例を挙げると、アクセス処理部２１は、実行ログに基づいてソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する。そして、アクセス処理部２１は、分割された基本処理単位の処理量を、実行ログが保持している処理実行時の分岐先アドレス情報である命令アドレス列の数やデータベースにアクセスするためのアクセス先アドレス情報であるデータアクセスのアドレス列の数などを基本処理単位の処理量として算出する。
続いて、アクセス処理部２１は、算出された処理量と所定の閾値の処理量とを比較して、所定の閾値の処理量を超える処理量である実行ログを有する基本処理単位を、ソフトウェア処理から直接バス３０に接続するようにハードウェア処理に配置構成を変更してハードウェア化する。その後、アクセス処理部２１は、スケジューラ部２０によりプロセス処理の依頼を受け付けると、ハードウェアモデルに配置構成を変更してハードウェア化された基本処理単位に対して、命令実行時間、命令フェッチ時間およびデータアクセス時間を計測しつつ、命令キャッシュ（Ｉ−ｃａｃｈｅ）、データキャッシュ（Ｄ−ｃａｃｈｅ）を経由してバスアクセスを実行することにより性能評価シミュレーションを実行する。
スケジューラ部２０は、アクセス処理部２１により実行されたシミュレーション処理から性能評価の基となる統計情報を作成する。上記した例で具体的に説明すると、スケジューラ部２０は、発生したイベントをトリガとして、対応する機能モジュール（基本処理単位）にプロセス処理を依頼する。そして、スケジューラ部２０は、アクセス処理部２１により実行されたシミュレーション結果から、ＣＰＵ負荷率などの性能評価の基となる統計情報を作成する。この統計情報は、例えば、図４に示すように、基本処理単位「Ｆｎ［１］」ごとに命令実行時間「１００ナノ秒」、命令フェッチ時間「３ナノ秒」、データアクセス時間「２ナノ秒」、ＣＰＵ負荷率「３０％」などの情報が格納されている。また、このアクセス処理部２１は、外部ＲＡＭや周辺ＨＷなどとバス３０を介して接続されるインタフェースのポートＩＤと、機能モジュール１１−１〜１１−ｎのブロックＩＤとを一元管理しており、アクセス処理部２１にプロセス処理を依頼する機能モジュールの順序とその配置とを把握している。なお、図４は、実施例１に係る統計情報の例を示す図である。
［ＬＳＩの開発フロー］
次に、図５を用いて、ＬＳＩの開発フローを説明する。図５は、ＬＳＩの開発フローを説明するための図である。なお、このＬＳＩは、実施例１に係る性能評価シミュレーション装置の処理を含むＬＳＩ全体の設計を行うものである。
図５に示すように、仕様が作成されると（ステップＳ６０１肯定）、作成された仕様からシステム要求を分析する（ステップＳ６０２）。そして、分析したシステム要求からアルゴリズムを検討する方式設計を行なって（ステップＳ６０３）、性能評価やＳＷ／ＨＷ分割の検討などによりアーキテクチャ設計を行なう（ステップＳ６０４）。続いて、ハードウェア部分においてＲＴＬの論理設計を行い（ステップＳ６０５）、当該ハードウェアの物理設計を行なう（ステップＳ６０６）。また、ソフトウェア部分においてソフトウェア開発を行う（ステップＳ６０７）。その後、ハードウェアとソフトウェアとを組み合わせて実機モデルを作成し（ステップＳ６０８）、製品を出荷することとなる（ステップＳ６０９）。
［実施例１に係る性能評価シミュレーション装置による処理］
次に、図６を用いて、実施例１に係る性能評価シミュレーション装置１０によるシミュレーション処理を説明する。図６は、実施例１に係る性能評価シミュレーション装置１０によるシミュレーション処理を示すフローチャートである。なお、図６において説明する処理は、図５で示したステップＳ６０４のアーキテクチャ設計の部分である。
図６に示すように、性能評価シミュレーション装置１０は、仕様が作成されると（ステップＳ１０１肯定）、ソフトウェアの処理とハードウェアの処理とに分割して（ステップＳ１０２）、ソフトウェアモデルである仮ソフトウェアと、ハードウェアモデルである動作モデルとを出力し（ステップＳ１０３およびステップＳ１０４）、出力した仮ソフトウェアを実機上またはＩＳＳなどを利用してターゲットＣＰＵ上で実行した結果から得られる実行履歴である実行ログが出力されると（ステップＳ１０５およびステップＳ１０６）、当該実行ログに基づいてソフトウェアモデルで実現される処理の実行単位である基本処理単位に分割する（ステップＳ１０７）。
そして、性能評価シミュレーション装置１０は、分割された基本処理単位の処理量を、実行ログが保持している処理実行時の分岐先アドレス情報である命令アドレス列の数やデータベースにアクセスするためのアクセス先アドレス情報であるデータアクセスのアドレス列の数などを基本処理単位の処理量として算出する（ステップＳ１０８）。
続いて、性能評価シミュレーション装置１０は、算出された処理量と所定の閾値の処理量とを比較する（ステップＳ１０９）。その後、性能評価シミュレーション装置１０は、比較した結果、所定の閾値の処理量を超える処理量である実行ログを有する基本処理単位を、ソフトウェア処理から直接バスに接続するようにハードウェア処理に配置構成を変更してハードウェア化する（ステップＳ１１０）。なお、性能評価シミュレーション装置１０は、基本処理単位をハードウェアに配置構成を変更する場合に、所定の閾値の処理量を超える基本処理単位に該当する機能モジュールを、ブロックＩＤを元に検索して当該機能モジュールの配置構成を変更する。つまり、性能評価シミュレーション装置１０は、ＣＰＵ内から直接バスに接続できるポートへ移動させることで、機能モジュールの作業をＣＰＵのソフトウェア処理からハードウェア化する。
そして、性能評価シミュレーション装置１０は、ハードウェアモデルに配置構成を変更してハードウェア化された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令実行時間、命令フェッチ時間およびデータアクセス時間を計測しつつ、命令キャッシュ、データキャッシュを経由してバスアクセスを実行することにより性能評価シミュレーションを実行する。続いて、性能評価シミュレーション装置１０は、命令実行時間、命令フェッチ時間、データアクセス時間からＣＰＵ負荷率などの性能評価の基となる統計情報を作成する（ステップＳ１１１）。
次に、図７を用いて、実施例１に係る性能評価シミュレーション装置１０によるＳＷ／ＨＷ分割処理について説明する。図７は、実施例１に係る性能評価シミュレーション装置１０によるＳＷ／ＨＷ分割処理について説明するための図である。
図７に示すように、性能評価シミュレーション装置１０は、ＳＷ／ＨＷの分割条件である基本処理単位に対する処理量の閾値（所定の閾値）を決定する（ステップＳ２０１）。そして、性能評価シミュレーション装置１０は、基本処理単位に分割した実行ログに保持されている命令アドレス列やデータアクセスのアドレス列の数などをカウントして、これらのカウント数のいずれか（または合計）から基本処理単位の処理量を算出する（ステップＳ２０２〜ステップＳ２０４）。
続いて、性能評価シミュレーション装置１０は、算出した処理量が所定の閾値を超える場合に（ステップＳ２０５肯定）、当該閾値を超える実行ログに対応する基本処理単位をブロックＩＤにより検索する（ステップＳ２０６）。その後、性能評価シミュレーション装置１０は、検索した基本処理単位を、直接バス接続可能なポートに割り当てるとともに、基本処理単位のハードウェアへの配置構成の変更にあわせてポートＩＤを変更する（ステップＳ２０７およびステップＳ２０８）。
そして、性能評価シミュレーション装置１０は、ハードウェア化された基本処理単位のキャッシュアクセスが不要になり、ＲＡＭに直接アクセスすることが必要になるが、実行ログも命令フェッチが不要になることから命令アドレス列を削除して、シミュレーション実行においてデータアクセスのみ抽出することとなる（ステップＳ２０９およびステップＳ２１０）。
［実施例１による効果］
このようにして、実施例１によれば、性能評価シミュレーション装置１０は、実行ログに保持される情報を用いて、各処理のＳＷ／ＨＷ分割を行うとともに、命令実行時間、命令フェッチ時間、データアクセス時間を計測しつつ、命令キャッシュ、データキャッシュを経由してバスアクセスを実行することによりシミュレーションを実行するので、設計初期にＳＷ／ＨＷ分割を最適に行なうことが可能であるとともに、ＳＷ／ＨＷ分割の妥当性を判断することが可能である。
例えば、性能評価シミュレーション装置１０は、実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数のいずれか、または合計により基本処理単位の処理量を算出して、当該処理量が所定の閾値を超える基本処理単位をハードウェアモデルに配置構成を変更する。そして、性能評価シミュレーション装置１０は、ハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行して、命令実行時間、命令フェッチ時間およびデータアクセス時間などの統計情報を作成する。この結果、性能評価シミュレーション装置１０は、設計初期にＳＷ／ＨＷ分割を最適に行なうことが可能であるとともに、ＳＷ／ＨＷ分割の妥当性を判断することが可能である。
ところで、上記実施例１では、実行ログに基づいて分割される基本処理単位を一つの実行単位として構成される場合についてのハードウェア化について説明したが、本発明はこれに限定されるものではなく、当該基本処理単位を第一のブロックと第二のブロックとから構成してハードウェア化を検討することもできる。
そこで、以下の実施例２では、図８〜１２を用いて、実施例２に係る基本処理単位を第一のブロックと第二のブロックとから構成した場合のハードウェア化の詳細について説明する。また、図８は、ＣＰＵモデルが周期的にイベントを行なう際の時間とＣＰＵ処理量との関係を示す図であり、図９は、実施例２に係るＣＰＵ内の機能モジュールの一部をハードウェア化した場合のイベント処理を示す図であり、図１０は、実施例２に係るＵＭＬクラスの例を示す図であり、図１１は、実施例２に係るＳｙｓｔｅｍＣ言語による記述例を示す図であり、図１２は、実施例２に係るハードウェアモデルの抽象度とシミュレーション処理との関係を示す図である。なお、実施例２に係る性能評価シミュレーション装置１０の構成や機能などは、実施例１と同様であるためその説明を省略する。
［ＣＰＵモデルが周期的にイベントを行なう際の時間とＣＰＵ処理量との関係］
実施例２において、図８を用いて、ＣＰＵモデルが周期的にイベントを行なう際の時間とＣＰＵ処理量との関係を説明する。図８において、各基本処理単位は、基本処理単位を複数組み合わせたプロセス処理単位に応じて各基本処理単位固有の機能を記述するｗｈｉｔｅｂｏｘ部と、統計情報を収集するための処理を行うｂｌａｃｋｂｏｘ部とから構成される。また、プロセス処理とは、基本処理単位を複数組み合わせて実行する処理であり、イベントとは、基本処理単位のみの処理を含むプロセス処理の組み合わせからなるものである。なお、図８に示す図の縦軸を「ＣＰＵ処理量」、横軸を「時間」としてＣＰＵ処理量と時間との関係についても説明する。
図８に示すように、例えば、性能評価シミュレーション装置１０は、周期イベントＡが発生すると、当該イベントＡをトリガとして基本処理単位Ｆｎ［１］、Ｆｎ［２］を続けて呼び出す。そして、性能評価シミュレーション装置１０は、周期イベントＢが発生すると、当該イベントＢをトリガとして基本処理単位Ｆｎ［２］、Ｆｎ［３］、Ｆｎ［１］を続けて呼び出す。その後、性能評価シミュレーション装置１０は、周期イベントＣが発生すると、当該イベントＣをトリガとして基本処理単位Ｆｎ［１］を呼び出す。
この基本処理単位である機能モジュールは、ｗｈｉｔｅｂｏｘ部により各プロセス処理に応じてｂｌａｃｋｂｏｘ部の呼び出しが行なわれてから、ｂｌａｃｋｂｏｘ部により命令実行時間、命令フェッチ時間およびデータアクセス時間などの統計情報が収集される。また、基本処理の処理時間は、「ｗｈｉｔｅｂｏｘ＋ｂｌａｃｋｂｏｘ×呼び出し回数」により決定され、多くの処理時間がかかるとＣＰＵ処理量も増加する。なお、イベントや基本処理単位には、優先順位を与えて時間的に衝突することを避けて処理が行われる。
［ＣＰＵ内の機能モジュールの一部をハードウェア化した場合のイベント処理］
次に、図９を用いて、ＣＰＵ内の機能モジュールの一部をハードウェア化した場合のイベント処理を説明する。図９において、各基本処理単位の構成などは、図８に示したものと同様であるのでその説明を省略して、処理量の多い基本処理単位をハードウェア化する際のイベント処理について説明する。
図９に示すように、性能評価シミュレーション装置１０は、処理量が所定の閾値を超える基本処理単位Ｆｎ［３］を、ハードウェアに配置構成を変更する。基本処理単位のハードウェア化においては、図９に示すように、ハードウェア化された基本処理単位Ｆｎ［３］の処理時間が短縮されるとともに、イベントＢ全体のＣＰＵ処理量が減少する。
つまり、性能評価シミュレーション装置１０は、負荷の大きな機能モジュールをハードウェア化するので、ＣＰＵ処理量を削減することが可能である。また、ハードウェア化した機能モジュールは、直接ＲＡＭにアクセスするため、命令実行列が不要となり、さらに、データアクセスするアドレスの範囲も限定されるため、Ｄ−ｃａｃｈｅ（データアクセス時に利用されるキャッシュ）にアクセスするよりも時間が短縮される結果、ｂｌａｃｋｂｏｘ部の処理時間が短縮されて、プロセス処理全体での処理時間を短縮することが可能である。なお、ＳＷ／ＨＷ分割の閾値の設定は、ハードウェア化する機能モジュールが増加することに伴って、当該ハードウェア化のための実装面積の増大や消費電力の増大やバス占有率の上昇などを考慮して設定するべきである。
［ハードウェアモデルの抽象度とシミュレーション処理との関係］
次に、図１０、図１１を用いて、実施例２に係るＵＭＬクラスの例とＳｙｓｔｅｍＣ言語による記述例とを、図１２を用いて、実施例２に係るハードウェアモデルの抽象度とシミュレーション処理との関係を説明する。なお、図１０または図１１に示す「Ｆｎ＿＊」は、各機能モジュールを、「Ｆｎ＿ｉｆ」は、各機能モジュール共通インタフェースを、「Ｆｎ＿＊．ｈ」は、各機能モジュールのヘッダ部を、「Ｆｎ＿＊．ｃｐｐ」は、ソースコードを、「Ｆｎ＿ｉｆ．ｈ」は、機能モジュール共通インタフェースのヘッダ部を、「Ｆｎ＿ｉｆ．ｃｐｐ」は、ソースコードを表している。
機能モジュールを構成するｗｈｉｔｅｂｏｘとｂｌａｃｋｂｏｘとのうち、統計情報を収集するための処理を行うｂｌａｃｋｂｏｘ部を機能モジュール共通インタフェースに配置する。また、性能検証の目的やハードウェアモデルの完成度に応じて各モジュール固有の機能を記述するｗｈｉｔｅｂｏｘ部を各機能モジュールのプロセス処理「ｄｏ＿ｐｒｏｃｅｓｓ（）」内に配置する。
そして、スケジューラ部からプロセス処理「ｄｏ＿ｐｒｏｃｅｓｓ（）」を指示された各機能モジュール「Ｆｎ＿＊」は、ｗｈｉｔｅｂｏｘ部を実行する。続いて、ｗｈｉｔｅｂｏｘ部は、各モジュール固有の機能を実行した後、予めモジュール毎に定められた引数「ｘ」を与えて関数「ｂｌａｃｋｂｏｘ（）」を呼び出す。その後、ｂｌａｃｋｂｏｘ部は、引数「ｘ」を基にして、基本処理単位の実行ログを取得し、当該実行ログから命令フェッチおよび／またはデータアクセスの処理回数を指定してＣＰＵに負荷を発生させるとともに、命令実行時間などの統計情報を収集する。
［実施例２による効果］
このようにして、実施例２によれば、性能評価シミュレーション装置１０は、各基本処理単位固有の機能の実行とは無関係にＣＰＵ負荷を与えるので、各基本処理単位の完成度に依存せずにキャッシュ解析やＣＰＵ統計情報などの取得が可能である。
つまり、性能評価シミュレーション装置１０は、図１２に示すように、ｗｈｉｔｅｂｏｘ部に記述した各機能モジュール固有の機能の実行とは無関係に、ＬＳＩ設計の進捗に応じてハードウェアモデルの抽象度を変更しても、性能評価シミュレーションおよびＳＷ／ＨＷ分割の最適な検討が可能である。
［基本処理単位で閾値を決定］
ここで、上記実施例１では、ＳＷ／ＨＷ分割における基本処理単位の所定の閾値と処理量とを比較してシミュレーションを実行する場合を説明したが、本発明はこれに限定されるものではなく、ＣＰＵ負荷率によりＳＷ／ＨＷ分割における基本処理単位の所定の閾値を変更して、当該所定の閾値と処理量とを比較してシミュレーションを実行することもできる。
そこで、以下の実施例３では、図１３を用いて、実施例３に係る性能評価シミュレーション処理について説明する。図１３は、実施例３に係る性能評価シミュレーション処理について説明するための図である。ここで、実施例３においては、予めターゲットプロセッサ内に機能モジュールを全て内包した状態で性能評価シミュレーションを行い、実行ログの命令実行数、データロード数およびデータストア数と、ＣＰＵの判定条件（例えば、ＣＰＵ負荷率やバス占有率など）との相関を取っておく。
図１３に示すように、性能評価シミュレーション装置１０は、ＣＰＵ負荷率などからＣＰＵ性能の判定閾値を設定して（ステップＳ３０１）、ＳＷ／ＨＷ分割条件である基本処理単位に対する所定の閾値を決定する（ステップＳ３０２）。そして、性能評価シミュレーション装置１０は、実施例１と同様に、基本処理単位に分割した実行ログに保持されている命令アドレス列やデータアクセスのアドレス列の数などをカウントして、これらのカウント数のいずれか（または合計）から基本処理単位の処理量を算出する（ステップＳ３０３〜ステップＳ３０５）。
続いて、性能評価シミュレーション装置１０は、算出した処理量が所定の閾値を超える場合に（ステップＳ３０６肯定）、当該閾値を超える実行ログに対応する基本処理単位をブロックＩＤにより検索する（ステップＳ３０７）。その後、性能評価シミュレーション装置１０は、検索した基本処理単位を、直接バス接続可能なポートに割り当てるとともに、基本処理単位のハードウェアへの配置構成の変更にあわせてポートＩＤを変更する（ステップＳ３０８およびステップＳ３０９）。
そして、性能評価シミュレーション装置１０は、ハードウェア化された基本処理単位のキャッシュアクセスが不要になり、ＲＡＭに直接アクセスすることが必要になるが、実行ログも命令フェッチが不要になることから命令アドレス列を削除して、シミュレーション実行においてデータアクセスのみ抽出することとなる（ステップＳ３１０およびステップＳ３１１）。その後、性能評価シミュレーション装置１０は、ＣＰＵ性能の判定条件を満たさない場合に（ステップＳ３１２肯定）、ステップＳ３０２に戻って、基本処理単位の処理量の閾値を決定（修正）する。なお、基本処理単位の処理量の閾値の修正幅としては、予め求めている実行ログの処理量とＣＰＵ性能の判定条件との相関から計算するか、または、基本処理単位の大きい（または小さい）順に機能モジュールを一つずつハードウェア化してシミュレーションを実行して、当該ＣＰＵ性能の判定条件を満たすまで処理を繰り返す。
［実施例３による効果］
このようにして、実施例３によれば、性能評価シミュレーション装置１０は、性能評価結果のＣＰＵ性能判定条件を満たせない場合に、基本処理単位の判定閾値を変更するので、より高精度なシミュレーションを実行してＳＷ／ＨＷ分割の妥当性を判断することが可能である。
［プロセス処理単位で閾値を決定］
ここで、上記実施例１では、ＳＷ／ＨＷ分割における基本処理単位の所定の閾値と処理量とを比較してシミュレーションを実行する場合を説明したが、本発明はこれに限定されるものではなく、ＣＰＵ負荷率によりＳＷ／ＨＷ分割におけるプロセス処理単位の所定の閾値を変更して、当該所定の閾値と処理量とを比較してシミュレーションを実行することもできる。
そこで、以下の実施例４では、図１４、図１５を用いて、実施例４に係る性能評価シミュレーション処理について説明する。図１４は、実施例４に係る性能評価シミュレーション処理について説明するための図であり、図１５は、実施例４に係るＣＰＵ内のプロセス処理の一部をハードウェア化した場合のイベント処理を説明するための図である。ここで、実施例４においては、予め実行ログの命令実行数およびデータアクセス数と、ＣＰＵの判定条件（例えば、ＣＰＵ負荷率など）との相関を取っておく。
図１４に示すように、性能評価シミュレーション装置１０は、ＣＰＵ負荷率などからＣＰＵ性能の判定閾値を設定して（ステップＳ４０１）、ＳＷ／ＨＷ分割条件であるプロセス処理単位に対する所定の閾値を決定する（ステップＳ４０２）。そして、性能評価シミュレーション装置１０は、実施例１と同様に、基本処理単位に分割した実行ログに保持されている命令アドレス列やデータアクセスのアドレス列の数などをカウントして、これらのカウント数のいずれか（または合計）からプロセス処理単位の処理量を算出する（ステップＳ４０３〜ステップＳ４０５）。
続いて、性能評価シミュレーション装置１０は、算出した処理量が所定の閾値を超える場合に（ステップＳ４０６肯定）、当該閾値を超える実行ログに対応する基本処理単位をブロックＩＤにより検索する（ステップＳ４０７）。その後、性能評価シミュレーション装置１０は、検索した基本処理単位を、直接バス接続可能なポートに割り当てるとともに、プロセス処理単位のハードウェアへの配置構成の変更にあわせてポートＩＤを変更する（ステップＳ４０８およびステップＳ４０９）。
そして、性能評価シミュレーション装置１０は、ハードウェア化されたプロセス処理単位のキャッシュアクセスが不要になり、ＲＡＭに直接アクセスすることが必要になるが、実行ログも命令フェッチが不要になることから命令アドレス列を削除して、シミュレーション実行においてデータアクセスのみ抽出することとなる（ステップＳ４１０およびステップＳ４１１）。その後、性能評価シミュレーション装置１０は、ＣＰＵ性能の判定条件を満たさない場合に（ステップＳ４１２肯定）、ステップＳ４０２に戻って、プロセス処理単位の処理量の閾値を決定（修正）する。なお、プロセス処理単位の処理量の閾値の修正幅としては、予め求めている実行ログの命令実行数およびデータアクセス数と、ＣＰＵの判定条件との相関から計算するか、または、プロセス処理単位の大きい（または小さい）順に機能モジュールを一つずつハードウェア化してシミュレーションを実行して、当該ＣＰＵ性能の判定条件を満たすまで処理を繰り返す。
また、図１５に示すように、性能評価シミュレーション装置１０は、処理量が所定の閾値を超えるプロセス処理単位Ｆｎ［３］およびＦｎ［１］を、ハードウェアに配置構成を変更する。プロセス処理単位のハードウェア化においては、図１５に示すように、ハードウェア化されたプロセス処理単位Ｆｎ［３］およびＦｎ［１］の処理時間が短縮されるとともに、イベントＢ全体のＣＰＵ処理量が減少する。
つまり、性能評価シミュレーション装置１０は、負荷の大きな機能モジュールをプロセス処理単位でハードウェア化するので、ＣＰＵ処理量を削減することが可能である。また、ハードウェア化した機能モジュールは、直接ＲＡＭにアクセスするため、命令実行列が不要となり、さらに、データアクセスするアドレスの範囲も限定されるため、Ｄ−ｃａｃｈｅ（データアクセス時に利用されるキャッシュ）にアクセスするよりも時間が短縮される結果、ｂｌａｃｋｂｏｘ部の処理時間が短縮されて、プロセス処理全体での処理時間を短縮することが可能である。
［実施例４による効果］
このようにして、実施例４によれば、性能評価シミュレーション装置１０は、性能評価結果のＣＰＵ性能判定条件を満たせない場合に、プロセス処理単位の判定閾値を変更するので、より高精度なシミュレーションを実行してＳＷ／ＨＷ分割の妥当性を判断することが可能である。
［実行ログのファイルサイズを利用］
また、上記実施例１では、ＳＷ／ＨＷ分割における基本処理単位の所定の閾値を予め決定してシミュレーションを実行する場合を説明したが、本発明はこれに限定されるものではなく、ＳＷ／ＨＷ分割における基本処理単位の所定の閾値を実行ログのファイルサイズを用いて決定することもできる。
そこで、以下の実施例５では、図１６を用いて、実施例５に係るＳＷ／ＨＷ分割の閾値に実行ログのファイルサイズを利用する場合を説明する。図１６は、実施例５に係るＳＷ／ＨＷ分割の閾値に実行ログのファイルサイズを利用する場合を説明するための図である。
図１６に示すように、性能評価シミュレーション装置１０は、基本処理単位に分割した実行ログに保持されている命令アドレス列やデータアクセスのアドレス列の数などをカウントして、ターゲットプロセッサ内に機能モジュールを全て内包した状態でシミュレーションを実行して得られる統計情報からＣＰＵ処理量を算出する（ステップＳ５０１〜ステップＳ５０４）。
そして、性能評価シミュレーション装置１０は、算出したＣＰＵ処理量を用いて、実行ログの命令実行数、データロード数およびデータストア数と、ＣＰＵの判定条件（例えば、ＣＰＵ負荷率など）との相関を取る（ステップＳ５０５）。続いて、性能評価シミュレーション装置１０は、基本処理単位に分割した実行ログの各ファイルサイズと、ファイル内の命令実行数および／またはデータアクセス数との相関を取る（ステップＳ５０６）。その後、性能評価シミュレーション装置１０は、ステップＳ５０５とステップＳ５０６との結果から、ＣＰＵ処理量と基本処理単位の実行ログのファイルサイズとの相関を求める（ステップＳ５０７）。上記した処理に基づいて、性能評価シミュレーション装置１０は、ＳＷ／ＨＷ分割の閾値を実行ログのファイルサイズで行なうこととなる。
［実施例５による効果］
このようにして、実施例５によれば、性能評価シミュレーション装置１０は、ＳＷ／ＨＷ分割の閾値に実行ログのファイルサイズを利用するので、より高精度なシミュレーションを実行することが可能である。
［アドオンＣＰＵの利用によるマルチコア化の検討］
また、上記実施例１では、性能評価シミュレーションの実行により最適なＳＷ／ＨＷ分割の妥当性を判断する場合を説明したが、本発明はこれに限定されるものではなく、ＳＷ／ＳＷ分割によるマルチコア化を検討することもできる。
そこで、以下の実施例６では、図１７を用いて、実施例６に係るアドオンＣＰＵの利用によるマルチコア化の検討について説明する。図１７は、実施例６に係るアドオンＣＰＵの利用によるマルチコア化の検討について説明するための図である。ここでは、性能評価の対象である性能評価シミュレーション装置の外部に新たにバスモデルを構成し、当該バス上にＡＤＤＯＮ−ＣＰＵ、Ｉ−ｃａｃｈｅ、Ｄ−ｃａｃｈｅ、必要に応じて周辺部のＨＷを配置する性能評価シミュレーション環境を構築する。なお、ＡＤＤＯＮ−ＣＰＵ、Ｉ−ｃａｃｈｅ、Ｄ−ｃａｃｈｅの構成は、ＣＰＵと同様のものであり、各モジュールの配置および処理順序を管理するためのポートＩＤとブロックＩＤとは、重複することのないようにして実行する。
図１７に示すように、例えば、性能評価シミュレーション装置１０は、ＳＷ／ＨＷ分割の所定の閾値に従って、該当する機能モジュールＦｎ［ｎ］をＣＰＵモジュール内から切り離してＡＤＤＯＮ−ＣＰＵ内のインタフェースに配置し、当該機能モジュールＦｎ［ｎ］のポートＩＤを変更する。そして、シミュレーション実行結果から得られる統計情報は、ＣＰＵとＡＤＤＯＮ−ＣＰＵとで個別に収集して、ソフトウェア処理を複数のＣＰＵに分割した場合の効果をキャッシュ解析する。
つまり、性能評価シミュレーション装置１０は、ＣＰＵにおいて閾値によりハードウェア化されるべき機能モジュールをＡＤＤＯＮ−ＣＰＵに振り分けて出力する結果、ソフトウェア×ソフトウェアの形で出力されることとなる。
［実施例６による効果］
このようにして、実施例６によれば、性能評価シミュレーション装置１０は、ＣＰＵにおいてＳＷ／ＨＷ分割の閾値からハードウェア化されるべき機能モジュールをＡＤＤＯＮ−ＣＰＵに振り分けて出力するので、一つのＣＰＵ内に複数のＣＰＵコアが存在するマルチコア化を検討することが可能である。
さて、これまで本発明の実施例について説明したが、本発明は上述した実施例以外にも
種々の異なる形態にて実施されてよいものである。そこで、（１）性能評価シミュレーション装置の構成、（２）性能評価シミュレーション装置を一つの設計プロセスとして含む電子装置、（３）プログラムにおいて異なる実施例を説明する。
（１）性能評価シミュレーション装置の構成
また、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメタを含む情報（例えば、図２に示す「統計情報」などが記憶している情報）については、特記する場合を除いて任意に変更することができる。
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、例えば、アクセス処理部２１を、実行ログに基づいて基本処理単位に分割する基本処理単位分割部と、基本処理単位の処理量を算出する処理量算出部と、基本処理単位をハードウェアに配置構成を変更する配置構成変更部と、性能評価シミュレーションを実行するシミュレーション実行部として分散するなど、その全部または一部を、各種の負担や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。さらに、各装置にて行われる各処理機能は、その全部または任意の一部が、ＣＰＵおよび当該ＣＰＵにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
（２）性能評価シミュレーション装置を一つの設計プロセスとして含む電子装置
また、上記の実施例では、ソフトウェアモデルとハードウェアモデルとを最適にＳＷとＨＷとに分割するための性能評価シミュレーション装置として説明したが、本発明はこれに限定されるものではなく、当該性能評価シミュレーション装置を一つの設計プロセスとして含む電子装置として処理することもできる。
例えば、電子装置は、システムの仕様からソフトウェアとハードウェアとでそれぞれ実行される処理を仮決定したソフトウェアモデルとハードウェアモデルとを受け付けて、受け付けたソフトウェアモデルとハードウェアモデルとを用いて、上記した性能評価シミュレーションを実行して作成された統計情報に基づいて再分割されたソフトウェアとハードウェアとをＬＳＩに搭載する。
（３）プログラム
ところで、上記の実施例では、ハードウェアロジックによって各種の処理を実現する場合を説明したが、本発明はこれに限定されるものではなく、あらかじめ用意されたプログラムをコンピュータで実行することによって実現するようにしてもよい。そこで、以下では、図１８を用いて、上記の実施例に示した性能評価シミュレーション装置と同様の機能を有する性能評価シミュレーションプログラムを実行するコンピュータの一例を説明する。図１８は、性能評価シミュレーションプログラムを実行するコンピュータを示す図である。
図１８に示すように、性能評価シミュレーション装置としてのコンピュータ１１０は、ＨＤＤ１３０、ＣＰＵ１４０、ＲＯＭ１５０およびＲＡＭ１６０をバス１８０などで接続して構成される。
ＲＯＭ１５０には、上記の実施例１に示した性能評価シミュレーション装置１０と同様の機能を発揮する性能評価シミュレーションプログラム、つまり、図１８に示すように基本処理単位分割プログラム１５０ａと、処理量算出プログラム１５０ｂと、配置構成変更プログラム１５０ｃと、統計情報作成プログラム１５０ｄとが、あらかじめ記憶されている。なお、これらのプログラム１５０ａ〜プログラム１５０ｄについては、図２に示した性能評価シミュレーション装置１０の各構成要素と同様、適宜統合または、分散してもよい。
そして、ＣＰＵ１４０がこれらのプログラム１５０ａ〜プログラム１５０ｄをＲＯＭ１５０から読み出して実行することで、図１８に示すように、プログラム１５０ａ〜プログラム１５０ｄは、基本処理単位分割プロセス１４０ａと、処理量算出プロセス１４０ｂと、配置構成変更プロセス１４０ｃと、統計情報作成プロセス１４０ｄとして機能するようになる。なお、プロセス１４０ａ〜プロセス１４０ｄは、図２に示した、スケジューラ部２０とアクセス処理部２１とに対応する。
そして、ＣＰＵ１４０はＲＡＭ１６０に記録されたデータに基づいて性能評価シミュレーションプログラムを実行する。
なお、上記した各プログラム１５０ａ〜プログラム１５０ｄについては、必ずしも最初からＲＯＭ１５０に記憶させておく必要はなく、例えば、コンピュータ１１０に挿入されるフレキシブルディスク（ＦＤ）、ＣＤ−ＲＯＭ、ＤＶＤディスク、光磁気ディスク、ＩＣカードなどの「可搬用の物理媒体」、またはコンピュータ１１０の内外に備えられるＨＤＤなどの「固定用の物理媒体」、さらには公衆回線、インターネット、ＬＡＮ、ＷＡＮなどを介してコンピュータ１１０に接続される「他のコンピュータ（またはサーバ）」などに各プログラムを記憶させておき、コンピュータ１１０がこれらから各プログラムを読み出して実行するようにしてもよい。
（付記１）システムの仕様からソフトウェアとハードウェアとを用いてそれぞれ実行される処理を仮決定したソフトウェアモデルとハードウェアモデルとに対して、シミュレーションを実行して性能を評価する性能評価シミュレーション装置であって、
前記ソフトウェアモデルを実機またはシミュレーションソフトウェアで実行して得られた実行履歴である実行ログに基づいて、前記ソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する基本処理単位分割手段と、
前記基本処理単位分割手段により分割された基本処理単位の処理量を、前記実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出する処理量算出手段と、
前記処理量算出手段により算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更する配置構成変更手段と、
前記配置構成変更手段によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行し、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成する統計情報作成手段と、
を備えたことを特徴とする性能評価シミュレーション装置。
（付記２）前記統計情報作成手段は、前記配置構成変更手段によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを所定の回数分実行し、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成することを特徴とする付記１に記載の性能評価シミュレーション装置。
（付記３）前記基本処理単位は、当該基本処理単位を複数組み合わせたプロセス処理単位に応じて各基本処理単位固有の機能を記述する第一のブロックと、前記統計情報を収集するための処理を行う第二のブロックとから構成されるものであって、
前記統計情報作成手段は、前記配置構成変更手段によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とを複数組み合わせたプロセス処理において、前記第一のブロックにより各基本処理単位固有の機能が実行されて第二のブロックを呼出し、呼出された第二のブロックにおいて当該プロセス処理に負荷をかけて、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行して、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成することを特徴とする付記１に記載の性能評価シミュレーション装置。
（付記４）前記性能評価シミュレーションを実行するターゲットプロセッサの性能評価結果の判定条件を設定する判定条件設定手段をさらに備え、
前記配置構成変更手段は、前記性能評価シミュレーション実行後に得られた統計情報が前記判定条件設定手段により設定される判定条件を満たさない場合に、所定の閾値を変更し、前記処理量算出手段により算出された処理量と当該変更された所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更し、
前記統計情報作成手段は、前記配置構成変更手段によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行して、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成することを特徴とする付記１に記載の性能評価シミュレーション装置。
（付記５）前記性能評価シミュレーションを実行するターゲットプロセッサの性能評価結果の判定条件を設定する判定条件設定手段をさらに備え、
前記処理量算出手段は、前記基本処理単位分割手段により分割された基本処理単位を複数組み合わせたプロセス処理単位の処理量を、前記実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出し、
前記配置構成変更手段は、前記性能評価シミュレーション実行後に得られた統計情報が前記判定条件設定手段により設定される判定条件を満たさない場合に、所定の閾値を変更し、前記処理量算出手段により算出された処理量と当該変更された所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更し、
前記統計情報作成手段は、前記配置構成変更手段によりハードウェアモデルに配置構成を変更されたプロセス処理単位と、ソフトウェアモデルに配置構成されているプロセス処理単位とに対して命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行して、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成することを特徴とする付記１に記載の性能評価シミュレーション装置。
（付記６）前記配置構成変更手段において用いられる所定の閾値は、前記統計情報作成手段から得られる統計情報から算出する基本処理単位毎の性能評価結果と、当該基本処理単位の各実行ログのファイルサイズとに基づいて決定されるものであって、
前記配置構成変更手段は、前記処理量算出手段により算出された処理量と前記決定された所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更することを特徴とする付記１に記載の性能評価シミュレーション装置。
（付記７）前記システムの仕様からソフトウェアとハードウェアとを用いてそれぞれ実行される処理を仮決定したソフトウェアモデルとハードウェアモデルとに対して、シミュレーションを実行して性能を評価する性能評価シミュレーション装置と同等の機能を有する第二の性能評価シミュレーション装置を配置した性能評価シミュレーション装置であって、
前記配置構成変更手段は、前記処理量算出手段により算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位を第二の性能評価シミュレーション装置に配置構成を変更することを特徴とする付記１に記載の性能評価シミュレーション装置。
（付記８）システムの仕様からソフトウェアとハードウェアとを用いてそれぞれ実行される処理を仮決定したソフトウェアモデルとハードウェアモデルとに対して、シミュレーションを実行して性能を評価する性能評価シミュレーション装置の性能評価シミュレーション方法であって、
前記ソフトウェアモデルを実機またはシミュレーションソフトウェアで実行して得られた実行履歴である実行ログに基づいて、前記ソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する基本処理単位分割工程と、
前記基本処理単位分割工程により分割された基本処理単位の処理量を、前記実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出する処理量算出工程と、
前記処理量算出工程により算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更する配置構成変更工程と、
前記配置構成変更工程によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行し、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成する統計情報作成工程と、
を含んだことを特徴とする性能評価シミュレーション方法。
（付記９）システムの仕様からソフトウェアとハードウェアとを用いてそれぞれ実行される処理を仮決定したソフトウェアモデルとハードウェアモデルとに対して、シミュレーションを実行して性能を評価する方法をコンピュータに実行させる性能評価シミュレーションプログラムであって、
前記ソフトウェアモデルを実機またはシミュレーションソフトウェアで実行して得られた実行履歴である実行ログに基づいて、前記ソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する基本処理単位分割手順と、
前記基本処理単位分割手順により分割された基本処理単位の処理量を、前記実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出する処理量算出手順と、
前記処理量算出手順により算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更する配置構成変更手順と、
前記配置構成変更手順によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行し、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成する統計情報作成手順と、
をコンピュータに実行させることを特徴とする性能評価シミュレーションプログラム。
（付記１０）システムの仕様からソフトウェアとハードウェアとでそれぞれ実行される処理に対してシミュレーションを行う性能評価シミュレーション装置を備え、前記性能評価シミュレーション装置によって得られた性能評価に基づいてＬＳＩを設計する電子装置であって、
前記ソフトウェアモデルとハードウェアモデルとを受け付ける受付手段と、
前記受付手段により受け付けた前記ソフトウェアモデルを実機またはシミュレーションソフトウェアで実行して得られた実行履歴である実行ログに基づいて、前記ソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する基本処理単位分割手段と、
前記基本処理単位分割手段により分割された基本処理単位の処理量を、前記実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出する処理量算出手段と、
前記処理量算出手段により算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更する配置構成変更手段と、
前記配置構成変更手段によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行し、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成する統計情報作成手段と、
前記統計情報作成手段により作成された統計情報に基づいて、ソフトウェアとハードウェアとをＬＳＩに分割して搭載させるＬＳＩ生成手段と、
を備えたことを特徴とする電子装置。
（付記１１）システムの仕様からソフトウェアとハードウェアとでそれぞれ実行される処理に対してシミュレーションを行う性能評価シミュレーション装置を備え、前記性能評価シミュレーション装置によって得られた性能評価に基づいてＬＳＩを設計する電子装置のＬＳＩ設計方法であって、
前記ソフトウェアモデルとハードウェアモデルとを受け付ける受付工程と、
前記受付工程により受け付けた前記ソフトウェアモデルを実機またはシミュレーションソフトウェアで実行して得られた実行履歴である実行ログに基づいて、前記ソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する基本処理単位分割工程と、
前記基本処理単位分割工程により分割された基本処理単位の処理量を、前記実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出する処理量算出工程と、
前記処理量算出工程により算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更する配置構成変更工程と、
前記配置構成変更工程によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行し、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成する統計情報作成工程と、
前記統計情報作成工程により作成された統計情報に基づいて、ソフトウェアとハードウェアとをＬＳＩに分割して搭載させるＬＳＩ生成工程と、
を含んだことを特徴とするＬＳＩ設計方法。
（付記１２）システムの仕様からソフトウェアとハードウェアとでそれぞれ実行される処理に対してシミュレーションを行う性能評価シミュレーション装置を備え、前記性能評価シミュレーション装置によって得られた性能評価に基づいてＬＳＩを設計する方法をコンピュータに実行させるＬＳＩ設計プログラムであって、
前記ソフトウェアモデルとハードウェアモデルとを受け付ける受付手順と、
前記受付手順により受け付けた前記ソフトウェアモデルを実機またはシミュレーションソフトウェアで実行して得られた実行履歴である実行ログに基づいて、前記ソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する基本処理単位分割手順と、
前記基本処理単位分割手順により分割された基本処理単位の処理量を、前記実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出する処理量算出手順と、
前記処理量算出手順により算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更する配置構成変更手順と、
前記配置構成変更手順によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行し、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成する統計情報作成手順と、
前記統計情報作成手順により作成された統計情報に基づいて、ソフトウェアとハードウェアとをＬＳＩに分割して搭載させるＬＳＩ生成手順と、
をコンピュータに実行させることを特徴とするＬＳＩ設計プログラム。
実施例１に係る性能評価シミュレーション装置の概要および特徴を示す図である。 実施例１に係る性能評価シミュレーション装置の構成を示す図である。 実施例１に係る実行ログ全体の各アドレスへのアクセスと基本処理単位との関係を示す図である。 実施例１に係る統計情報の例を示す図である。 ＬＳＩの開発フローを示す図である。 実施例１に係る性能評価シミュレーション装置によるシミュレーション処理を示すフローチャートである。 実施例１に係る性能評価シミュレーション装置によるＳＷ／ＨＷ分割処理について説明するための図である。 ＣＰＵモデルが周期的にイベントを行なう際の時間とＣＰＵ処理量との関係を示す図である。 実施例２に係るＣＰＵ内の機能モジュールの一部をハードウェア化した場合のイベント処理を示す図である。 実施例２に係るＵＭＬクラスの例を示す図である。 実施例２に係るＳｙｓｔｅｍＣ言語による記述例を示す図である。 実施例２に係るハードウェアモデルの抽象度とシミュレーション処理との関係を示す図である。 実施例３に係る性能評価シミュレーション処理について説明するための図である。 実施例４に係る性能評価シミュレーション処理について説明するための図である。 実施例４に係るＣＰＵ内のプロセス処理の一部をハードウェア化した場合のイベント処理を説明するための図である。 実施例５に係るＳＷ／ＨＷ分割の閾値に実行ログのファイルサイズを利用する場合を説明するための図である。 実施例６に係るアドオンＣＰＵの利用によるマルチコア化の検討について説明するための図である。 性能評価シミュレーションプログラムを実行するコンピュータを示す図である。
符号の説明
１０ 性能評価シミュレーション装置
１１−１〜１１−ｎ 機能モジュール
２０ スケジューラ部
２１ アクセス処理部
３０ バス

Claims (10)

  1. システムの仕様からソフトウェアとハードウェアとを用いてそれぞれ実行される処理を仮決定したソフトウェアモデルとハードウェアモデルとに対して、シミュレーションを実行して性能を評価する性能評価シミュレーション装置であって、
    前記ソフトウェアモデルを実機またはシミュレーションソフトウェアで実行して得られた実行履歴である実行ログに基づいて、前記ソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する基本処理単位分割手段と、
    前記基本処理単位分割手段により分割された基本処理単位の処理量を、前記実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出する処理量算出手段と、
    前記処理量算出手段により算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更する配置構成変更手段と、
    前記配置構成変更手段によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行し、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成する統計情報作成手段と、
    を備えたことを特徴とする性能評価シミュレーション装置。
  2. 前記統計情報作成手段は、前記配置構成変更手段によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを所定の回数分実行し、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成することを特徴とする請求項１に記載の性能評価シミュレーション装置。
  3. 前記基本処理単位は、当該基本処理単位を複数組み合わせたプロセス処理単位に応じて各基本処理単位固有の機能を記述する第一のブロックと、前記統計情報を収集するための処理を行う第二のブロックとから構成されるものであって、
    前記統計情報作成手段は、前記配置構成変更手段によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とを複数組み合わせたプロセス処理において、前記第一のブロックにより各基本処理単位固有の機能が実行されて第二のブロックを呼出し、呼出された第二のブロックにおいて当該プロセス処理に負荷をかけて、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行して、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成することを特徴とする請求項１に記載の性能評価シミュレーション装置。
  4. 前記性能評価シミュレーションを実行するターゲットプロセッサの性能評価結果の判定条件を設定する判定条件設定手段をさらに備え、
    前記配置構成変更手段は、前記性能評価シミュレーション実行後に得られた統計情報が前記判定条件設定手段により設定される判定条件を満たさない場合に、所定の閾値を変更し、前記処理量算出手段により算出された処理量と当該変更された所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更し、
    前記統計情報作成手段は、前記配置構成変更手段によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行して、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成することを特徴とする請求項１に記載の性能評価シミュレーション装置。
  5. 前記性能評価シミュレーションを実行するターゲットプロセッサの性能評価結果の判定条件を設定する判定条件設定手段をさらに備え、
    前記処理量算出手段は、前記基本処理単位分割手段により分割された基本処理単位を複数組み合わせたプロセス処理単位の処理量を、前記実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出し、
    前記配置構成変更手段は、前記性能評価シミュレーション実行後に得られた統計情報が前記判定条件設定手段により設定される判定条件を満たさない場合に、所定の閾値を変更し、前記処理量算出手段により算出された処理量と当該変更された所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更し、
    前記統計情報作成手段は、前記配置構成変更手段によりハードウェアモデルに配置構成を変更されたプロセス処理単位と、ソフトウェアモデルに配置構成されているプロセス処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行して、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成することを特徴とする請求項１に記載の性能評価シミュレーション装置。
  6. 前記配置構成変更手段において用いられる所定の閾値は、前記統計情報作成手段から得られる統計情報から算出する基本処理単位毎の性能評価結果と、当該基本処理単位の各実行ログのファイルサイズとに基づいて決定されるものであって、
    前記配置構成変更手段は、前記処理量算出手段により算出された処理量と前記決定された所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更することを特徴とする請求項１に記載の性能評価シミュレーション装置。
  7. 前記システムの仕様からソフトウェアとハードウェアとを用いてそれぞれ実行される処理を仮決定したソフトウェアモデルとハードウェアモデルとに対して、シミュレーションを実行して性能を評価する性能評価シミュレーション装置と同等の機能を有する第二の性能評価シミュレーション装置を配置した性能評価シミュレーション装置であって、
    前記配置構成変更手段は、前記処理量算出手段により算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位を第二の性能評価シミュレーション装置に配置構成を変更することを特徴とする請求項１に記載の性能評価シミュレーション装置。
  8. システムの仕様からソフトウェアとハードウェアとを用いてそれぞれ実行される処理を仮決定したソフトウェアモデルとハードウェアモデルとに対して、シミュレーションを実行して性能を評価する性能評価シミュレーション装置の性能評価シミュレーション方法であって、
    前記ソフトウェアモデルを実機またはシミュレーションソフトウェアで実行して得られた実行履歴である実行ログに基づいて、前記ソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する基本処理単位分割工程と、
    前記基本処理単位分割工程により分割された基本処理単位の処理量を、前記実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出する処理量算出工程と、
    前記処理量算出工程により算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更する配置構成変更工程と、
    前記配置構成変更工程によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行し、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成する統計情報作成工程と、
    を含んだことを特徴とする性能評価シミュレーション方法。
  9. システムの仕様からソフトウェアとハードウェアとを用いてそれぞれ実行される処理を仮決定したソフトウェアモデルとハードウェアモデルとに対して、シミュレーションを実行して性能を評価する方法をコンピュータに実行させる性能評価シミュレーションプログラムであって、
    前記ソフトウェアモデルを実機またはシミュレーションソフトウェアで実行して得られた実行履歴である実行ログに基づいて、前記ソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する基本処理単位分割手順と、
    前記基本処理単位分割手順により分割された基本処理単位の処理量を、前記実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出する処理量算出手順と、
    前記処理量算出手順により算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更する配置構成変更手順と、
    前記配置構成変更手順によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行し、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成する統計情報作成手順と、
    をコンピュータに実行させることを特徴とする性能評価シミュレーションプログラム。
  10. システムの仕様からソフトウェアとハードウェアとでそれぞれ実行される処理に対してシミュレーションを行う性能評価シミュレーション装置を備え、前記性能評価シミュレーション装置によって得られた性能評価に基づいてＬＳＩを設計する電子装置であって、
    前記ソフトウェアモデルとハードウェアモデルとを受け付ける受付手段と、
    前記受付手段により受け付けた前記ソフトウェアモデルを実機またはシミュレーションソフトウェアで実行して得られた実行履歴である実行ログに基づいて、前記ソフトウェアモデルで実行される処理の実行単位である基本処理単位に分割する基本処理単位分割手段と、
    前記基本処理単位分割手段により分割された基本処理単位の処理量を、前記実行ログに保持される命令アドレス列の数またはデータアクセスのアドレス列の数から算出する処理量算出手段と、
    前記処理量算出手段により算出された処理量と所定の閾値とを比較して、当該所定の閾値を超える処理量を有する基本処理単位をソフトウェアモデルからハードウェアモデルに配置構成を変更する配置構成変更手段と、
    前記配置構成変更手段によりハードウェアモデルに配置構成を変更された基本処理単位と、ソフトウェアモデルに配置構成されている基本処理単位とに対して、命令キャッシュとデータキャッシュとを経由してバスアクセスを実行する性能評価シミュレーションを実行し、前記システムの動作解析に必要なデータを計測して、性能評価の基となる統計情報を作成する統計情報作成手段と、
    前記統計情報作成手段により作成された統計情報に基づいて、ソフトウェアとハードウェアとをＬＳＩに分割して搭載させるＬＳＩ生成手段と、
    を備えたことを特徴とする電子装置。
JP2008001606A 2008-01-08 2008-01-08 性能評価シミュレーション装置、性能評価シミュレーション方法および性能評価シミュレーションプログラム Expired - Fee Related JP5034955B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008001606A JP5034955B2 (ja) 2008-01-08 2008-01-08 性能評価シミュレーション装置、性能評価シミュレーション方法および性能評価シミュレーションプログラム
EP08169674A EP2081116A1 (en) 2008-01-08 2008-11-21 Performance evaluation simulation
US12/314,334 US8214189B2 (en) 2008-01-08 2008-12-08 Performance evaluation simulation
KR1020080133542A KR100986784B1 (ko) 2008-01-08 2008-12-24 성능 평가 시뮬레이션 장치, 성능 평가 시뮬레이션 방법 및성능 평가 시뮬레이션 프로그램을 저장한 컴퓨터 판독 가능 매체
CN2008101905231A CN101482891B (zh) 2008-01-08 2008-12-30 性能评估模拟

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008001606A JP5034955B2 (ja) 2008-01-08 2008-01-08 性能評価シミュレーション装置、性能評価シミュレーション方法および性能評価シミュレーションプログラム

Publications (2)

Publication Number Publication Date
JP2009163576A true JP2009163576A (ja) 2009-07-23
JP5034955B2 JP5034955B2 (ja) 2012-09-26

Family

ID=40497579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008001606A Expired - Fee Related JP5034955B2 (ja) 2008-01-08 2008-01-08 性能評価シミュレーション装置、性能評価シミュレーション方法および性能評価シミュレーションプログラム

Country Status (5)

Country Link
US (1) US8214189B2 (ja)
EP (1) EP2081116A1 (ja)
JP (1) JP5034955B2 (ja)
KR (1) KR100986784B1 (ja)
CN (1) CN101482891B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9189216B2 (en) 2011-11-18 2015-11-17 Fujitsu Limited Power consumption design-optimization of a communication device software program
US10303832B2 (en) 2015-09-18 2019-05-28 Mitsubishi Electric Corporation Architecture generating device
US11657197B2 (en) 2019-11-19 2023-05-23 Mitsubishi Electric Corporation Support system and computer readable medium

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2074505A4 (en) 2006-10-05 2010-01-13 Splunk Inc CHRONOLOGICAL SERIES SEARCH ENGINE
JP5034955B2 (ja) 2008-01-08 2012-09-26 富士通株式会社 性能評価シミュレーション装置、性能評価シミュレーション方法および性能評価シミュレーションプログラム
JP5200675B2 (ja) * 2008-06-11 2013-06-05 富士通株式会社 シミュレーション装置，シミュレーション方法，シミュレーションプログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体
KR101080974B1 (ko) * 2009-11-24 2011-11-09 한국과학기술정보연구원 계산 시뮬레이션 모사 시스템 및 그 방법
JP6056453B2 (ja) * 2012-12-20 2017-01-11 富士通株式会社 プログラム、データ管理方法および情報処理装置
US10997191B2 (en) 2013-04-30 2021-05-04 Splunk Inc. Query-triggered processing of performance data and log data from an information technology environment
US10346357B2 (en) 2013-04-30 2019-07-09 Splunk Inc. Processing of performance data and structure data from an information technology environment
US10353957B2 (en) * 2013-04-30 2019-07-16 Splunk Inc. Processing of performance data and raw log data from an information technology environment
CN104426945B (zh) * 2013-08-27 2019-08-13 腾讯科技（深圳）有限公司 一种获取应用性能数据的方法、设备和系统
CN103455412B (zh) * 2013-09-23 2016-10-19 扬州大学 一种基于随机进程代数的并发系统性能模拟方法
KR102017284B1 (ko) 2015-05-26 2019-09-02 삼성전자주식회사 부팅 디바이스 및 그 동작 방법
TWI627521B (zh) 2017-06-07 2018-06-21 財團法人工業技術研究院 時序估算方法與模擬裝置
CN109685089B (zh) * 2017-10-18 2020-12-22 北京京东尚科信息技术有限公司 评估模型性能的系统及方法
CN112825058B (zh) * 2019-11-21 2024-07-16 阿里巴巴集团控股有限公司 处理器性能评估方法及装置
CN111274109B (zh) * 2020-01-20 2023-06-02 国网甘肃省电力公司信息通信公司 一种基于请求处理模拟的系统软硬件拓扑的评估方法及系统
CN112486765B (zh) * 2020-11-25 2022-11-11 山东中创软件商用中间件股份有限公司 java应用接口管理方法、系统、装置及计算机可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030121010A1 (en) * 2001-12-21 2003-06-26 Celoxica Ltd. System, method, and article of manufacture for estimating a potential performance of a codesign from an executable specification
JP2007018313A (ja) * 2005-07-08 2007-01-25 Fujitsu Ltd 回路設計プログラム、回路設計装置、回路設計方法
WO2009050768A1 (ja) * 2007-10-15 2009-04-23 Fujitsu Limited シミュレート方法、電子装置の設計方法、シミュレートプログラムおよびシミュレーション装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05158740A (ja) 1991-12-09 1993-06-25 Matsushita Electric Ind Co Ltd 計算機性能評価装置
JPH11259553A (ja) 1998-03-13 1999-09-24 Omron Corp ハードウエアとソフトウエアの混在するシステムの設計支援方法
JPH11259552A (ja) 1998-03-13 1999-09-24 Omron Corp システム仕様記述のシミュレーション方法
KR20010006983A (ko) 1999-06-26 2001-01-26 양세양 신속 프로토타이핑 장치와 그것의 입출력 탐침방법 및그것을 이용한 혼합 검증 방법
JP2001142927A (ja) 1999-11-16 2001-05-25 Matsushita Electric Ind Co Ltd 半導体集積回路装置の設計方法，回路の消費電力解析方法及び消費電力解析装置
JP2001318812A (ja) 2000-05-11 2001-11-16 Nec Corp 性能評価モデル生成装置および性能評価モデル生成方法
JP2001344287A (ja) * 2000-06-02 2001-12-14 Nec Microsystems Ltd アルゴリズム記述におけるバスの性能評価方法
US7069204B1 (en) * 2000-09-28 2006-06-27 Cadence Design System, Inc. Method and system for performance level modeling and simulation of electronic systems having both hardware and software elements
JP2002215423A (ja) 2001-01-22 2002-08-02 Hitachi Ltd ソフトウェアモデル作成方法
FR2838844B1 (fr) * 2002-04-23 2005-07-08 France Telecom Procede de generation d'un modele de performance a partir d'un modele fonctionnel
JP4100630B2 (ja) * 2004-05-14 2008-06-11 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｕｍｌ設計方法
KR100921314B1 (ko) * 2004-07-12 2009-10-13 양세양 검증결과 재활용 기법을 채용한 고성능 설계검증 장치 및이를 활용한 신속한 설계검증 방법
JP2006059108A (ja) 2004-08-19 2006-03-02 Mitsubishi Electric Corp 情報システム開発試験支援システム
CN100347683C (zh) * 2005-04-15 2007-11-07 清华大学 结构无关的微处理器验证及评测方法
US20090150136A1 (en) * 2005-10-10 2009-06-11 Sei Yang Yang Dynamic-based verification apparatus for verification from electronic system level to gate level, and verification method using the same
US8781808B2 (en) * 2005-10-10 2014-07-15 Sei Yang Yang Prediction-based distributed parallel simulation method
JP2007310449A (ja) 2006-05-16 2007-11-29 Fujitsu Ltd ソフトウェア／ハードウェア協調設計のためのモデル生成プログラム、およびモデル生成方法
JP5034955B2 (ja) 2008-01-08 2012-09-26 富士通株式会社 性能評価シミュレーション装置、性能評価シミュレーション方法および性能評価シミュレーションプログラム
JP5200675B2 (ja) * 2008-06-11 2013-06-05 富士通株式会社 シミュレーション装置，シミュレーション方法，シミュレーションプログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030121010A1 (en) * 2001-12-21 2003-06-26 Celoxica Ltd. System, method, and article of manufacture for estimating a potential performance of a codesign from an executable specification
JP2007018313A (ja) * 2005-07-08 2007-01-25 Fujitsu Ltd 回路設計プログラム、回路設計装置、回路設計方法
WO2009050768A1 (ja) * 2007-10-15 2009-04-23 Fujitsu Limited シミュレート方法、電子装置の設計方法、シミュレートプログラムおよびシミュレーション装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9189216B2 (en) 2011-11-18 2015-11-17 Fujitsu Limited Power consumption design-optimization of a communication device software program
US10303832B2 (en) 2015-09-18 2019-05-28 Mitsubishi Electric Corporation Architecture generating device
US11657197B2 (en) 2019-11-19 2023-05-23 Mitsubishi Electric Corporation Support system and computer readable medium

Also Published As

Publication number Publication date
US20090204380A1 (en) 2009-08-13
KR20090076782A (ko) 2009-07-13
CN101482891B (zh) 2011-12-28
EP2081116A1 (en) 2009-07-22
JP5034955B2 (ja) 2012-09-26
KR100986784B1 (ko) 2010-10-12
CN101482891A (zh) 2009-07-15
US8214189B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
JP5034955B2 (ja) 性能評価シミュレーション装置、性能評価シミュレーション方法および性能評価シミュレーションプログラム
US8229723B2 (en) Performance software instrumentation and analysis for electronic design automation
US8073820B2 (en) Method and system for a database to monitor and analyze performance of an electronic design
Hsieh et al. Microprocessor power estimation using profile-driven program synthesis
Cai et al. Retargetable profiling for rapid, early system-level design space exploration
US6856951B2 (en) Repartitioning performance estimation in a hardware-software system
US20160239278A1 (en) Generating a schedule of instructions based on a processor memory tree
Schirner et al. Quantitative analysis of transaction level models for the AMBA bus
Schürmans et al. ESL power estimation using virtual platforms with black box processor models
CN1430265A (zh) 设计系统大规模集成电路的方法
US8412507B2 (en) Testing the compliance of a design with the synchronization requirements of a memory model
US20080300806A1 (en) Power consumption calculating method
Wolf et al. Execution cost interval refinement in static software analysis
Wild et al. Performance evaluation for system-on-chip architectures using trace-based transaction level simulation
US20230056423A1 (en) Processor core simulator including trace-based coherent cache driven memory traffic generator
Uddin et al. Signature-based high-level simulation of microthreaded many-core architectures
Niar et al. Rapid performance and power consumption estimation methods for embedded system design
Hiser et al. Fast, accurate design space exploration of embedded systems memory configurations
KR101832583B1 (ko) 전력 상태 커버리지 메트릭 및 이의 추정 방법
Klarhorst et al. Development of energy models for design space exploration of embedded many-core systems
Liu et al. Characterization and optimization of behavioral hardware accelerators in heterogeneous mpsocs
Wang et al. Modeling and Simulation of System Bus and Memory Collisions in Heterogeneous SoCs
Sonntag et al. Area and power consumption estimations at system level with systemq 2.0
JP2006172317A (ja) 情報処理装置、情報処理方法
Forelli et al. A High Level Synthesis Methodology for Dynamic Monitoring of FPGA ML Accelerators

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120618

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150713

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees