JPH05158740A - 計算機性能評価装置 - Google Patents
計算機性能評価装置Info
- Publication number
- JPH05158740A JPH05158740A JP3323567A JP32356791A JPH05158740A JP H05158740 A JPH05158740 A JP H05158740A JP 3323567 A JP3323567 A JP 3323567A JP 32356791 A JP32356791 A JP 32356791A JP H05158740 A JPH05158740 A JP H05158740A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- execution
- performance evaluation
- virtual machine
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 計算機性能評価を行う際、性能評価すべき仮
想計算機上でのプログラムのシミュレートから、確率情
報などを用いた性能評価までの一連の処理を、効率良く
行うことができる計算機性能評価装置を提供する。 【構成】 シミュレータ部11が作成する、仮想計算機上
でプログラムを実行した時の命令とメモリアクセスの実
行履歴から、実行メモリアクセス履歴処理部14は、仮想
計算機の各構成要素の利用頻度と利用時間の利用情報を
求め、利用情報伝達部16は、仮想計算機の利用情報を、
性能評価部12に伝達する。性能評価部12は、仮想計算機
の構成要素を、待ち行列モデルで表現し性能評価を行
う。また、評価ツール接続部17は、実行履歴伝達部15の
着脱を可能にし、仮想計算機のシミュレートのみを行う
ことを可能にする。
想計算機上でのプログラムのシミュレートから、確率情
報などを用いた性能評価までの一連の処理を、効率良く
行うことができる計算機性能評価装置を提供する。 【構成】 シミュレータ部11が作成する、仮想計算機上
でプログラムを実行した時の命令とメモリアクセスの実
行履歴から、実行メモリアクセス履歴処理部14は、仮想
計算機の各構成要素の利用頻度と利用時間の利用情報を
求め、利用情報伝達部16は、仮想計算機の利用情報を、
性能評価部12に伝達する。性能評価部12は、仮想計算機
の構成要素を、待ち行列モデルで表現し性能評価を行
う。また、評価ツール接続部17は、実行履歴伝達部15の
着脱を可能にし、仮想計算機のシミュレートのみを行う
ことを可能にする。
Description
【０００１】
【産業上の利用分野】本発明は設計中の計算機の性能を
事前に評価するために使用される計算機性能評価装置に
関するものである。
事前に評価するために使用される計算機性能評価装置に
関するものである。
【０００２】
【従来の技術】近年、ワークステーション、パーソナル
コンピュータなどの計算機システムがエンジニア分野や
ビジネス分野で幅広く利用されている。これら計算機シ
ステムに対するユーザの要求として、良い操作性、豊富
なアプリケーションソフトウェアだけでなく、計算機シ
ステムとしての高いパフォーマンスがあげられる。高パ
フォーマンスを実現するべく、最適なハードウェアおよ
びソフトウェア構成を決定するため、計算機システムの
設計段階に当たって、その構成要素の仕様に基づいたシ
ステム全体としての性能を予測する計算機性能評価装置
が活用される。
コンピュータなどの計算機システムがエンジニア分野や
ビジネス分野で幅広く利用されている。これら計算機シ
ステムに対するユーザの要求として、良い操作性、豊富
なアプリケーションソフトウェアだけでなく、計算機シ
ステムとしての高いパフォーマンスがあげられる。高パ
フォーマンスを実現するべく、最適なハードウェアおよ
びソフトウェア構成を決定するため、計算機システムの
設計段階に当たって、その構成要素の仕様に基づいたシ
ステム全体としての性能を予測する計算機性能評価装置
が活用される。
【０００３】以下、上記従来の計算機性能評価装置の一
例を図面に基づいて説明する。図８に従来の計算機性能
評価装置のブロック図を示す。従来の計算機性能評価装
置は、仮想計算機構成ファイル811 を読み込み、仮想的
に計算機を実現し、ターゲットプログラムの論理的動作
をシミュレートし、命令とメモリアクセスの実行履歴を
収集するシミュレータ部81と、仮想計算機の構成から待
ち行列モデルを構成し、ハードウェアの利用時間と頻度
から、単位時間あたりの命令実行数やＣＰＵ、キャッシ
ュ、メモリの利用率などの性能を計算する性能評価部82
と、シミュレータ部81および性能評価部82を制御する制
御部83から構成されている。
例を図面に基づいて説明する。図８に従来の計算機性能
評価装置のブロック図を示す。従来の計算機性能評価装
置は、仮想計算機構成ファイル811 を読み込み、仮想的
に計算機を実現し、ターゲットプログラムの論理的動作
をシミュレートし、命令とメモリアクセスの実行履歴を
収集するシミュレータ部81と、仮想計算機の構成から待
ち行列モデルを構成し、ハードウェアの利用時間と頻度
から、単位時間あたりの命令実行数やＣＰＵ、キャッシ
ュ、メモリの利用率などの性能を計算する性能評価部82
と、シミュレータ部81および性能評価部82を制御する制
御部83から構成されている。
【０００４】以上のように構成された計算機性能評価装
置の動作を、図３、図９を用いて説明する。図３は性能
評価すべき仮想計算機のハードウェア構成図である。仮
想計算機は、バス34に接続された、複数のＣＰＵ31、キ
ャッシュ32、メモリ33から構成されている。
置の動作を、図３、図９を用いて説明する。図３は性能
評価すべき仮想計算機のハードウェア構成図である。仮
想計算機は、バス34に接続された、複数のＣＰＵ31、キ
ャッシュ32、メモリ33から構成されている。
【０００５】図９は図３で構成を示した仮想計算機を待
ち行列モデルで表した時のモデル図である。図９におい
て、1011はＣＰＵ31の待ち行列、1021はキャッシュ32の
待ち行列、1031はメモリ33の待ち行列である。
ち行列モデルで表した時のモデル図である。図９におい
て、1011はＣＰＵ31の待ち行列、1021はキャッシュ32の
待ち行列、1031はメモリ33の待ち行列である。
【０００６】表１は仮想計算機構成ファイル811 の一例
を示す。仮想計算機構成ファイル811 は性能評価すべき
仮想計算機のすべての構成要素、たとえば、ＣＰＵの個
数、メモリの個数、ディスクの数など、と各構成要素の
諸元、たとえば、ＣＰＵに関しては、内蔵キャッシュの
有無、クロック数などを記述している。表１では、ＣＰ
Ｕの数が1 、メモリの数が1 、ディスクの数が1 、キャ
ッシュはなし、メモリサイズは640KByteであることを示
している。
を示す。仮想計算機構成ファイル811 は性能評価すべき
仮想計算機のすべての構成要素、たとえば、ＣＰＵの個
数、メモリの個数、ディスクの数など、と各構成要素の
諸元、たとえば、ＣＰＵに関しては、内蔵キャッシュの
有無、クロック数などを記述している。表１では、ＣＰ
Ｕの数が1 、メモリの数が1 、ディスクの数が1 、キャ
ッシュはなし、メモリサイズは640KByteであることを示
している。
【０００７】
【表１】
【０００８】表２は性能評価部82に与えるデータの構成
を示すものである。ＣＰＵ31の利用時間、キャッシュ32
の利用時間、メモリ33の利用時間、待ち行列モデルを巡
回する回数を示している。
を示すものである。ＣＰＵ31の利用時間、キャッシュ32
の利用時間、メモリ33の利用時間、待ち行列モデルを巡
回する回数を示している。
【０００９】
【表２】
【００１０】まず制御部83は、ユーザが入力したコマン
ドを解析して、シミュレータ部81の実行制御を行い、シ
ミュレータ部81は表１で示されるような仮想計算機構成
ファイル811 を読み込み、仮想的に計算機を実現し、タ
ーゲットプログラムの論理的動作をシミュレートし、命
令とメモリアクセスの実行履歴を収集する。そして制御
部83は、シミュレータ部81から得られる結果を表示す
る。ユーザは、シミュレータ部81から得られる命令とメ
モリアクセスの実行履歴をもとに、表２に示すような仮
想計算機の各構成要素ごとの利用時間に関する確率分布
関数、平均、分散などのデータを作成し、制御部83より
入力する。
ドを解析して、シミュレータ部81の実行制御を行い、シ
ミュレータ部81は表１で示されるような仮想計算機構成
ファイル811 を読み込み、仮想的に計算機を実現し、タ
ーゲットプログラムの論理的動作をシミュレートし、命
令とメモリアクセスの実行履歴を収集する。そして制御
部83は、シミュレータ部81から得られる結果を表示す
る。ユーザは、シミュレータ部81から得られる命令とメ
モリアクセスの実行履歴をもとに、表２に示すような仮
想計算機の各構成要素ごとの利用時間に関する確率分布
関数、平均、分散などのデータを作成し、制御部83より
入力する。
【００１１】次に制御部83は、性能評価部82の実行制御
を行い、性能評価部82は図３に示される仮想計算機の構
成から図９に示される待ち行列モデルを構成し、この待
ち行列モデルを使って、表２で示される各ハードウェア
の利用時間と頻度から、単位時間あたりの命令実行数や
ＣＰＵ31、キャッシュ32、メモリ33の利用率などの性能
を計算する。図３で示されるような構成をもつ仮想計算
機でのプログラムの実行は、図９のＣＰＵ31、キャッシ
ュ32、メモリ33を順次、表２に示すＣＰＵの利用時間、
キャッシュの利用時間、メモリの利用時間で示す確率分
布関数、平均、分散から求めた利用時間だけ使用し、表
２に示す待ち行列モデルを巡回する回数だけ図９の待ち
行列モデルを巡回することで表現される。制御部83は、
性能評価部82から得られる結果を表示する。（たとえ
ば、松岡他、" マルチプロセッサシステムの評価技法と
評価システム" 情報処理学会オペレーティングシステム
研究会42-6 参照)
を行い、性能評価部82は図３に示される仮想計算機の構
成から図９に示される待ち行列モデルを構成し、この待
ち行列モデルを使って、表２で示される各ハードウェア
の利用時間と頻度から、単位時間あたりの命令実行数や
ＣＰＵ31、キャッシュ32、メモリ33の利用率などの性能
を計算する。図３で示されるような構成をもつ仮想計算
機でのプログラムの実行は、図９のＣＰＵ31、キャッシ
ュ32、メモリ33を順次、表２に示すＣＰＵの利用時間、
キャッシュの利用時間、メモリの利用時間で示す確率分
布関数、平均、分散から求めた利用時間だけ使用し、表
２に示す待ち行列モデルを巡回する回数だけ図９の待ち
行列モデルを巡回することで表現される。制御部83は、
性能評価部82から得られる結果を表示する。（たとえ
ば、松岡他、" マルチプロセッサシステムの評価技法と
評価システム" 情報処理学会オペレーティングシステム
研究会42-6 参照)
【００１２】
【発明が解決しようとする課題】しかしながら上記の従
来のような構成では、シミュレータ部81における仮想計
算機に関するデータの収集の過程と、性能評価部82にお
ける待ち行列モデルを用いた性能評価の過程が別々に行
なわれるため、計算機の性能評価に手間がかかるという
問題を有していた。また、シミュレータ部81によって収
集された、命令とメモリアクセスの実行履歴を基に、性
能評価の入力となる、各構成要素の利用に関する確率分
布関数の設定や、平均、分散などのデータ作成を人間が
行なわなければならないという問題を有していた。さら
に、性能評価部82の入力データを求めるためには、シミ
ュレータ部81によってプログラムを実行したときの、命
令とメモリアクセスの実行履歴全体を一旦ファイルに格
納しなければならず、膨大な大きさになるので、アプリ
ケーションの実行ステップ数が多くなると性能評価でき
ないという問題を有していた。そして、シミュレーショ
ンだけを行いたい場合でも、性能評価部82を取り外しが
できないのでシステムが大きくなるという問題を有して
いた。
来のような構成では、シミュレータ部81における仮想計
算機に関するデータの収集の過程と、性能評価部82にお
ける待ち行列モデルを用いた性能評価の過程が別々に行
なわれるため、計算機の性能評価に手間がかかるという
問題を有していた。また、シミュレータ部81によって収
集された、命令とメモリアクセスの実行履歴を基に、性
能評価の入力となる、各構成要素の利用に関する確率分
布関数の設定や、平均、分散などのデータ作成を人間が
行なわなければならないという問題を有していた。さら
に、性能評価部82の入力データを求めるためには、シミ
ュレータ部81によってプログラムを実行したときの、命
令とメモリアクセスの実行履歴全体を一旦ファイルに格
納しなければならず、膨大な大きさになるので、アプリ
ケーションの実行ステップ数が多くなると性能評価でき
ないという問題を有していた。そして、シミュレーショ
ンだけを行いたい場合でも、性能評価部82を取り外しが
できないのでシステムが大きくなるという問題を有して
いた。
【００１３】本発明は上記問題を解決するものであり、
計算機性能評価を行なう際、性能評価すべき仮想計算機
上でのプログラムのシミュレートから、確率情報などを
用い性能評価を行うまでの一連の処理を、一貫した操作
環境で行うことができ、また、シミュレータで得られた
命令とメモリアクセスの実行履歴から、メモリ、ＣＰＵ
などをどれぐらいの頻度で、どれだけの時間利用するか
を求め、性能評価を行うことができ、さらにシミュレー
タによってプログラムを実行したときの、命令とメモリ
アクセスの実行履歴全体をファイルに格納する必要がな
く、またシミュレーションだけを行いたい場合は、性能
評価部、実行メモリアクセス処理部などを取り外して、
制御部とシミュレーション部だけで実行する計算機性能
評価装置を提供することを目的とするものである。
計算機性能評価を行なう際、性能評価すべき仮想計算機
上でのプログラムのシミュレートから、確率情報などを
用い性能評価を行うまでの一連の処理を、一貫した操作
環境で行うことができ、また、シミュレータで得られた
命令とメモリアクセスの実行履歴から、メモリ、ＣＰＵ
などをどれぐらいの頻度で、どれだけの時間利用するか
を求め、性能評価を行うことができ、さらにシミュレー
タによってプログラムを実行したときの、命令とメモリ
アクセスの実行履歴全体をファイルに格納する必要がな
く、またシミュレーションだけを行いたい場合は、性能
評価部、実行メモリアクセス処理部などを取り外して、
制御部とシミュレーション部だけで実行する計算機性能
評価装置を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】上記問題を解決するため
に本発明の計算機性能評価装置は、性能評価すべき仮想
計算機の、インストラクション実行時の内部状態を実現
するシミュレータ部と、仮想計算機の構成要素を、待ち
行列モデルで表現し性能評価を行う性能評価部と、前記
シミュレータ部と前記性能評価部を制御する制御部と、
前記シミュレータ部から出力された、命令とメモリアク
セスの実行履歴を伝達する実行履歴伝達部と、前記実行
履歴伝達部から伝達された命令とメモリアクセスの実行
履歴から、仮想計算機の各構成要素の利用頻度と利用時
間の利用情報を求める実行メモリアクセス履歴処理部
と、前記実行メモリアクセス履歴処理部から出力された
仮想計算機の利用情報を、前記性能評価部に伝達する利
用情報伝達部とを備えたものである。
に本発明の計算機性能評価装置は、性能評価すべき仮想
計算機の、インストラクション実行時の内部状態を実現
するシミュレータ部と、仮想計算機の構成要素を、待ち
行列モデルで表現し性能評価を行う性能評価部と、前記
シミュレータ部と前記性能評価部を制御する制御部と、
前記シミュレータ部から出力された、命令とメモリアク
セスの実行履歴を伝達する実行履歴伝達部と、前記実行
履歴伝達部から伝達された命令とメモリアクセスの実行
履歴から、仮想計算機の各構成要素の利用頻度と利用時
間の利用情報を求める実行メモリアクセス履歴処理部
と、前記実行メモリアクセス履歴処理部から出力された
仮想計算機の利用情報を、前記性能評価部に伝達する利
用情報伝達部とを備えたものである。
【００１５】さらに第２の発明は、上記第１の発明の計
算機性能評価装置のシミュレータ部に、実行履歴伝達部
の着脱を可能にする評価ツール接続部を付加したもので
ある。
算機性能評価装置のシミュレータ部に、実行履歴伝達部
の着脱を可能にする評価ツール接続部を付加したもので
ある。
【００１６】
【作用】上記第１の発明の構成により、仮想計算機を構
築して、その上でのプログラム実行をシミュレートして
得られた、命令とメモリアクセスの実行履歴から、ＣＰ
Ｕ、キャッシュ、メモリの利用頻度と利用時間の利用情
報（パラメータ値）を求め、待ち行列モデルを使って性
能が評価される。よって、これらのパラメータ値をユー
ザが求める必要がなく、また予想するのが困難である場
合でも、性能評価が行える。また、性能評価部の入力デ
ータを求めるために、命令とメモリアクセスの実行履歴
全体を一旦ファイルに格納する必要がなく、アプリケー
ションの実行ステップ数が多くても性能評価を行える。
築して、その上でのプログラム実行をシミュレートして
得られた、命令とメモリアクセスの実行履歴から、ＣＰ
Ｕ、キャッシュ、メモリの利用頻度と利用時間の利用情
報（パラメータ値）を求め、待ち行列モデルを使って性
能が評価される。よって、これらのパラメータ値をユー
ザが求める必要がなく、また予想するのが困難である場
合でも、性能評価が行える。また、性能評価部の入力デ
ータを求めるために、命令とメモリアクセスの実行履歴
全体を一旦ファイルに格納する必要がなく、アプリケー
ションの実行ステップ数が多くても性能評価を行える。
【００１７】また第２の発明の構成により、評価ツール
接続部を備えることによって、性能評価部、実行メモリ
アクセス処理部を取り外して、制御部とシミュレーショ
ン部のみで仮想計算機のシミュレーションが行える。よ
って、シミュレーションだけを行いたい場合は、計算機
性能評価装置がコンパクトになる。
接続部を備えることによって、性能評価部、実行メモリ
アクセス処理部を取り外して、制御部とシミュレーショ
ン部のみで仮想計算機のシミュレーションが行える。よ
って、シミュレーションだけを行いたい場合は、計算機
性能評価装置がコンパクトになる。
【００１８】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は、本発明の一実施例における
計算機性能評価装置のブロック図である。
しながら説明する。図１は、本発明の一実施例における
計算機性能評価装置のブロック図である。
【００１９】計算機性能評価装置は、性能評価すべき仮
想計算機の、インストラクション実行時の内部状態を実
現するシミュレータ部11と、仮想計算機の構成要素を、
待ち行列モデルで表現し性能評価を行う性能評価部12
と、シミュレータ部11と性能評価部12を制御する制御部
13と、シミュレータ部11から出力された、命令とメモリ
アクセスの実行履歴を伝達する実行履歴伝達部15と、実
行履歴伝達部15から伝達された命令とメモリアクセスの
実行履歴から、仮想計算機の各構成要素の利用頻度と利
用時間の利用情報（パラメータ値）を求める実行メモリ
アクセス履歴処理部14と、実行メモリアクセス履歴処理
部14から出力された仮想計算機の利用情報を、性能評価
部12に伝達する利用情報伝達部16と、シミュレータ部11
から実行履歴伝達部15の着脱を可能にする評価ツール接
続部17とから構成されている。
想計算機の、インストラクション実行時の内部状態を実
現するシミュレータ部11と、仮想計算機の構成要素を、
待ち行列モデルで表現し性能評価を行う性能評価部12
と、シミュレータ部11と性能評価部12を制御する制御部
13と、シミュレータ部11から出力された、命令とメモリ
アクセスの実行履歴を伝達する実行履歴伝達部15と、実
行履歴伝達部15から伝達された命令とメモリアクセスの
実行履歴から、仮想計算機の各構成要素の利用頻度と利
用時間の利用情報（パラメータ値）を求める実行メモリ
アクセス履歴処理部14と、実行メモリアクセス履歴処理
部14から出力された仮想計算機の利用情報を、性能評価
部12に伝達する利用情報伝達部16と、シミュレータ部11
から実行履歴伝達部15の着脱を可能にする評価ツール接
続部17とから構成されている。
【００２０】以上のように構成された計算機性能評価装
置の動作を、以下図２〜図７を用いて説明する。図４
は、図３で構成を示した仮想計算機を、待ち行列モデル
で表した時のモデル図である。図４において、421 はキ
ャッシュ32の待ち行列、431 はメモリ33の待ち行列、44
はＣＰＵ31のインストラクションアドレス生成ユニッ
ト、45はＣＰＵ31のインストラクションフェッチユニッ
ト、46はＣＰＵ31のデコードユニット、47はＣＰＵ31の
データアドレス生成ユニット、48はＣＰＵ31の実行ユニ
ット、441 はＣＰＵ31のインストラクションアドレス生
成ユニットの待ち行列、451 はＣＰＵ31のインストラク
ションフェッチユニットの待ち行列、461 はＣＰＵ31の
デコードユニットの待ち行列、471 はＣＰＵ31のデータ
アドレス生成ユニットの待ち行列、481 はＣＰＵ31の実
行ユニットの待ち行列である。図３で示されるような構
成をもつ仮想計算機での１インストラクションの実行
は、図４のハードウェア構成要素を、インストラクショ
ンアドレス生成ユニット44、インストラクションフェッ
チユニット45、キャッシュ32またはメモリ33、デコード
ユニット46、データアドレス生成ユニット47、実行ユニ
ット48、キャッシュ32またはメモリ33というように順次
使用し、図４の待ち行列モデルを５巡回することで表現
される。
置の動作を、以下図２〜図７を用いて説明する。図４
は、図３で構成を示した仮想計算機を、待ち行列モデル
で表した時のモデル図である。図４において、421 はキ
ャッシュ32の待ち行列、431 はメモリ33の待ち行列、44
はＣＰＵ31のインストラクションアドレス生成ユニッ
ト、45はＣＰＵ31のインストラクションフェッチユニッ
ト、46はＣＰＵ31のデコードユニット、47はＣＰＵ31の
データアドレス生成ユニット、48はＣＰＵ31の実行ユニ
ット、441 はＣＰＵ31のインストラクションアドレス生
成ユニットの待ち行列、451 はＣＰＵ31のインストラク
ションフェッチユニットの待ち行列、461 はＣＰＵ31の
デコードユニットの待ち行列、471 はＣＰＵ31のデータ
アドレス生成ユニットの待ち行列、481 はＣＰＵ31の実
行ユニットの待ち行列である。図３で示されるような構
成をもつ仮想計算機での１インストラクションの実行
は、図４のハードウェア構成要素を、インストラクショ
ンアドレス生成ユニット44、インストラクションフェッ
チユニット45、キャッシュ32またはメモリ33、デコード
ユニット46、データアドレス生成ユニット47、実行ユニ
ット48、キャッシュ32またはメモリ33というように順次
使用し、図４の待ち行列モデルを５巡回することで表現
される。
【００２１】図５は、命令とメモリアクセスの実行履歴
のデータ構造を示す図である。図５において、51は実行
したインストラクションのオペランドコード、52はシミ
ュレーション内容、53はアクセスした記憶装置、54はイ
ンストラクションバイト長、55は実行クロック数、56は
実行したプログラム、57，58，59はそれぞれ命令とメモ
リアクセスの実行履歴列を示している。プログラム”mo
v arglist,AX ”をシミュレートした内容は、まず実行
履歴列57で示すようにインストラクションフェッチのた
めにキャッシュから２回リードし、次に実行履歴列58で
示すようにインストラクションを６クロックで実行し、
最後に実行履歴列59で示すように結果をmemory1 にライ
トしていることを表している。
のデータ構造を示す図である。図５において、51は実行
したインストラクションのオペランドコード、52はシミ
ュレーション内容、53はアクセスした記憶装置、54はイ
ンストラクションバイト長、55は実行クロック数、56は
実行したプログラム、57，58，59はそれぞれ命令とメモ
リアクセスの実行履歴列を示している。プログラム”mo
v arglist,AX ”をシミュレートした内容は、まず実行
履歴列57で示すようにインストラクションフェッチのた
めにキャッシュから２回リードし、次に実行履歴列58で
示すようにインストラクションを６クロックで実行し、
最後に実行履歴列59で示すように結果をmemory1 にライ
トしていることを表している。
【００２２】図６は、図５の命令とメモリアクセスの実
行履歴から、実行メモリアクセス履歴処理部14が各ハー
ドウェア構成要素をどのくらいの頻度で、どれだけの時
間使用したかを求める処理フローを示す図である。各命
令ごとに、図６の処理フローを実行する。図６のステッ
プ−61〜65で求めた、ＣＰＵ31内の各パイプライン処理
ユニット、メモリ33またはキャッシュ32の利用時間と頻
度を性能評価部12に与えることにより、単位時間あたり
の命令実行数、各ハードウェア構成要素の利用率などを
求める。
行履歴から、実行メモリアクセス履歴処理部14が各ハー
ドウェア構成要素をどのくらいの頻度で、どれだけの時
間使用したかを求める処理フローを示す図である。各命
令ごとに、図６の処理フローを実行する。図６のステッ
プ−61〜65で求めた、ＣＰＵ31内の各パイプライン処理
ユニット、メモリ33またはキャッシュ32の利用時間と頻
度を性能評価部12に与えることにより、単位時間あたり
の命令実行数、各ハードウェア構成要素の利用率などを
求める。
【００２３】図７は、図５の命令とメモリアクセスの実
行履歴57，58，59から、実行メモリアクセス履歴処理部
14が図６の処理フローに従って、各ハードウェア構成要
素をどれだけの時間使用したかを求める過程を示したも
のである。実行履歴57から、ステップ−72でインストラ
クションフェッチ時のキャッシュの利用時間を求め、実
行履歴58から、ステップ−73，75でデコードユニット、
実行ユニットの利用時間を求め、実行履歴59から、ステ
ップ−75でメモリ利用時間を求める。
行履歴57，58，59から、実行メモリアクセス履歴処理部
14が図６の処理フローに従って、各ハードウェア構成要
素をどれだけの時間使用したかを求める過程を示したも
のである。実行履歴57から、ステップ−72でインストラ
クションフェッチ時のキャッシュの利用時間を求め、実
行履歴58から、ステップ−73，75でデコードユニット、
実行ユニットの利用時間を求め、実行履歴59から、ステ
ップ−75でメモリ利用時間を求める。
【００２４】まず、ユーザは制御部13を通して性能評価
すべき仮想計算機のハードウェア諸元などを与える。シ
ミュレータ部11は、性能評価すべき仮想計算機のＣＰＵ
（レジスタ、ＴＬＢ、実行ユニット、ページングユニッ
トなど）31、キャッシュ32、メモリ33などのハードウェ
ア構成と機能を代替し、インストラクションフェッチは
どのメモリから行ったか、データのリード、ライトはど
のメモリから行なったか、インストラクションの実行を
シミュレートする。そして、図５に示す命令とメモリア
クセスの実行履歴を、評価ツール接続部17を通って、実
行履歴伝達部１５へ順次出力していく。実行メモリアク
セス履歴処理部14は、実行履歴を実行履歴伝達部15より
読み込み、図６、図７に示す処理を行い、仮想計算機の
各構成要素の利用時間を求め、利用情報伝達部16へ順次
出力していく。性能評価部12は、利用情報伝達部16より
仮想計算機の各構成要素利用に関する情報を読み込み、
図５で示す待ち行列手法で、単位時間あたりの命令実行
数、ＣＰＵ31、キャッシュ32、メモリ33の利用率などの
性能を得る。
すべき仮想計算機のハードウェア諸元などを与える。シ
ミュレータ部11は、性能評価すべき仮想計算機のＣＰＵ
（レジスタ、ＴＬＢ、実行ユニット、ページングユニッ
トなど）31、キャッシュ32、メモリ33などのハードウェ
ア構成と機能を代替し、インストラクションフェッチは
どのメモリから行ったか、データのリード、ライトはど
のメモリから行なったか、インストラクションの実行を
シミュレートする。そして、図５に示す命令とメモリア
クセスの実行履歴を、評価ツール接続部17を通って、実
行履歴伝達部１５へ順次出力していく。実行メモリアク
セス履歴処理部14は、実行履歴を実行履歴伝達部15より
読み込み、図６、図７に示す処理を行い、仮想計算機の
各構成要素の利用時間を求め、利用情報伝達部16へ順次
出力していく。性能評価部12は、利用情報伝達部16より
仮想計算機の各構成要素利用に関する情報を読み込み、
図５で示す待ち行列手法で、単位時間あたりの命令実行
数、ＣＰＵ31、キャッシュ32、メモリ33の利用率などの
性能を得る。
【００２５】以上のように、本実施例によれば、ＣＰＵ
31、キャッシュ32、メモリ33の利用頻度と利用時間のパ
ラメータ値をユーザが求める必要がなく、また予想する
のが困難である場合でも、性能評価ができる。また、性
能評価部12の入力データを求めるために、命令とメモリ
アクセスの実行履歴全体を一旦ファイルに格納する必要
がないので、ファイルの大きさに制限されることがな
く、アプリケーションの実行ステップ数が多くても性能
評価できる。
31、キャッシュ32、メモリ33の利用頻度と利用時間のパ
ラメータ値をユーザが求める必要がなく、また予想する
のが困難である場合でも、性能評価ができる。また、性
能評価部12の入力データを求めるために、命令とメモリ
アクセスの実行履歴全体を一旦ファイルに格納する必要
がないので、ファイルの大きさに制限されることがな
く、アプリケーションの実行ステップ数が多くても性能
評価できる。
【００２６】さらに、評価ツール接続部17という構成を
備えることにより、図２に示すように、性能評価部12、
実行メモリアクセス処理部14などを取り外せ、この構成
により制御部13とシミュレーション部11のみで仮想計算
機のシミュレーションが行えるので、シミュレーション
だけを行ないたい場合、計算機性能評価装置を縮小する
ことができる。
備えることにより、図２に示すように、性能評価部12、
実行メモリアクセス処理部14などを取り外せ、この構成
により制御部13とシミュレーション部11のみで仮想計算
機のシミュレーションが行えるので、シミュレーション
だけを行ないたい場合、計算機性能評価装置を縮小する
ことができる。
【００２７】
【発明の効果】以上のように本発明によれば、従来のよ
うに、ユーザがＣＰＵ、キャッシュ、メモリの利用頻度
と利用時間の利用情報（パラメータ値）を求めずに、性
能評価を行えるので、評価精度、操作性、評価の作業効
率を向上することができる。さらに、シミュレーション
した命令とメモリアクセスの実行履歴を一旦ファイルに
格納する必要がないので、ファイルの大きさに制限され
ることがなく、アプリケーションの実行ステップ数が多
くても性能評価でき、また評価時間の短縮を図ることが
できる。
うに、ユーザがＣＰＵ、キャッシュ、メモリの利用頻度
と利用時間の利用情報（パラメータ値）を求めずに、性
能評価を行えるので、評価精度、操作性、評価の作業効
率を向上することができる。さらに、シミュレーション
した命令とメモリアクセスの実行履歴を一旦ファイルに
格納する必要がないので、ファイルの大きさに制限され
ることがなく、アプリケーションの実行ステップ数が多
くても性能評価でき、また評価時間の短縮を図ることが
できる。
【００２８】さらに、計算機性能評価装置の構成に加
え、シミュレータ部に、実行履歴伝達部の着脱を可能に
する評価ツール接続部を備えることにより、性能評価
部、実行メモリアクセス処理部を取り外して、制御部と
シミュレーション部のみで仮想計算機のシミュレーショ
ンが行えるので、シミュレーションだけを行いたい場合
は、計算機性能評価装置をコンパクトにできる。
え、シミュレータ部に、実行履歴伝達部の着脱を可能に
する評価ツール接続部を備えることにより、性能評価
部、実行メモリアクセス処理部を取り外して、制御部と
シミュレーション部のみで仮想計算機のシミュレーショ
ンが行えるので、シミュレーションだけを行いたい場合
は、計算機性能評価装置をコンパクトにできる。
【図１】本発明の一実施例における計算機性能評価装置
のブロック図である。
のブロック図である。
【図２】同計算機性能評価装置において、評価ツール接
続部の動作によりシミュレーション実行のみを行う場合
の計算機性能評価装置のブロック図である。
続部の動作によりシミュレーション実行のみを行う場合
の計算機性能評価装置のブロック図である。
【図３】同計算機性能評価装置において、性能評価の対
象とする仮想計算機のハードウェア構成図である。
象とする仮想計算機のハードウェア構成図である。
【図４】同計算機性能評価装置において、図３で示した
性能評価の対象とする仮想計算機の待ち行列モデル図で
ある。
性能評価の対象とする仮想計算機の待ち行列モデル図で
ある。
【図５】同計算機性能評価装置において、命令とメモリ
アクセスの実行履歴のデータ構造を示す図である。
アクセスの実行履歴のデータ構造を示す図である。
【図６】同計算機性能評価装置において、実行メモリア
クセス履歴処理部の処理フロー図である。
クセス履歴処理部の処理フロー図である。
【図７】同計算機性能評価装置において、実行メモリア
クセス履歴処理部の処理過程を示す図である。
クセス履歴処理部の処理過程を示す図である。
【図８】従来の計算機性能評価装置のブロック図であ
る。
る。
【図９】従来の計算機性能評価装置の図３で示された仮
想計算機の待ち行列モデル図である。
想計算機の待ち行列モデル図である。
11 シミュレータ部 12 性能評価部 13 制御部 14 実行メモリアクセス履歴処理部 15 実行履歴伝達部 16 利用情報伝達部 17 評価ツール接続部 31 ＣＰＵ 32 キャッシュ 33 メモリ 34 バス 44 インストラクションアドレス生成ユニット 45 インストラクションフェッチユニット 46 デコードユニット 47 データアドレス生成ユニット 48 実行ユニット 421 キャッシュの待ち行列 431 メモリの待ち行列 441 インストラクションアドレス生成ユニットの待
ち行列 451 インストラクションフェッチユニットの待ち行
列 461 デコードユニットの待ち行列 471 データアドレス生成ユニットの待ち行列 481 実行ユニットの待ち行列
ち行列 451 インストラクションフェッチユニットの待ち行
列 461 デコードユニットの待ち行列 471 データアドレス生成ユニットの待ち行列 481 実行ユニットの待ち行列
Claims (2)
- 【請求項１】 性能評価すべき仮想計算機の、インスト
ラクション実行時の内部状態を実現するシミュレータ部
と、仮想計算機の構成要素を、待ち行列モデルで表現し
性能評価を行う性能評価部と、前記シミュレータ部と前
記性能評価部を制御する制御部と、前記シミュレータ部
から出力された、命令とメモリアクセスの実行履歴を伝
達する実行履歴伝達部と、前記実行履歴伝達部から伝達
された命令とメモリアクセスの実行履歴から、仮想計算
機の各構成要素の利用頻度と利用時間の利用情報を求め
る実行メモリアクセス履歴処理部と、前記実行メモリア
クセス履歴処理部から出力された仮想計算機の利用情報
を、前記性能評価部に伝達する利用情報伝達部とを備え
た計算機性能評価装置。 - 【請求項２】 シミュレータ部に、実行履歴伝達部の着
脱を可能にする評価ツール接続部を備えた請求項１記載
の計算機性能評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323567A JPH05158740A (ja) | 1991-12-09 | 1991-12-09 | 計算機性能評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3323567A JPH05158740A (ja) | 1991-12-09 | 1991-12-09 | 計算機性能評価装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05158740A true JPH05158740A (ja) | 1993-06-25 |
Family
ID=18156143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3323567A Pending JPH05158740A (ja) | 1991-12-09 | 1991-12-09 | 計算機性能評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05158740A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07191882A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | メモリアクセス頻度測定方式 |
| JP2007213556A (ja) * | 2006-01-11 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 回路解析装置 |
| JP2012089104A (ja) * | 2010-09-22 | 2012-05-10 | Internatl Business Mach Corp <Ibm> | プログラムの動作推測方法及びプログラム |
| US8214189B2 (en) | 2008-01-08 | 2012-07-03 | Fujitsu Limited | Performance evaluation simulation |
| US8219359B2 (en) | 2008-06-25 | 2012-07-10 | Nec Corporation | Performance evaluating apparatus |
| US8428927B2 (en) | 2007-10-15 | 2013-04-23 | Fujitsu Limited | Simulation method and simulation apparatus |
-
1991
- 1991-12-09 JP JP3323567A patent/JPH05158740A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07191882A (ja) * | 1993-12-27 | 1995-07-28 | Nec Corp | メモリアクセス頻度測定方式 |
| JP2007213556A (ja) * | 2006-01-11 | 2007-08-23 | Matsushita Electric Ind Co Ltd | 回路解析装置 |
| US8428927B2 (en) | 2007-10-15 | 2013-04-23 | Fujitsu Limited | Simulation method and simulation apparatus |
| US8214189B2 (en) | 2008-01-08 | 2012-07-03 | Fujitsu Limited | Performance evaluation simulation |
| US8219359B2 (en) | 2008-06-25 | 2012-07-10 | Nec Corporation | Performance evaluating apparatus |
| JP2012089104A (ja) * | 2010-09-22 | 2012-05-10 | Internatl Business Mach Corp <Ibm> | プログラムの動作推測方法及びプログラム |
| US8990062B2 (en) | 2010-09-22 | 2015-03-24 | International Business Machines Corporation | Method and program for estimating operation of program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100383754C (zh) | 发生中断时按其类型限定性能监视事件收集的方法与装置 | |
| US8086438B2 (en) | Method and system for instruction-set architecture simulation using just in time compilation | |
| JPH10228393A (ja) | 二重プロセッサ回路の動作をシミュレーションするためのコンピュータ実行方法及び信号プロセッサシミュレータ | |
| JPS5975347A (ja) | 論理回路のシミユレ−シヨン装置 | |
| US8711160B1 (en) | System and method for efficient resource management of a signal flow programmed digital signal processor code | |
| US5179672A (en) | Apparatus and method for modeling parallel processing of instructions using sequential execution hardware | |
| JPH05158740A (ja) | 計算機性能評価装置 | |
| US7110934B2 (en) | Analysis of the performance of a portion of a data processing system | |
| US6853968B2 (en) | Simulation of data processing apparatus | |
| JP2663893B2 (ja) | アーキテクチャ・シミュレータ | |
| CN1100291C (zh) | 数据处理装置 | |
| US11106846B1 (en) | Systems and methods for emulation data array compaction | |
| JP5056493B2 (ja) | 仮想ソフトウェア生成装置 | |
| Kostadinov et al. | LCP: FPGA based processors for education | |
| KR100303188B1 (ko) | 컴퓨터프로그램분석방법및장치 | |
| JP3270729B2 (ja) | 拡張命令セット・シミュレータ | |
| JP2004118518A (ja) | シミュレータ、そのシミュレータをコンピュータ読み取り可能に記録した記録媒体 | |
| JPH0363822A (ja) | 計算機制御方式 | |
| CN112579169A (zh) | 处理器追踪流的生成方法及装置 | |
| JPH04363730A (ja) | シミュレーション実行手段 | |
| JP2021018585A (ja) | 情報処理装置及び情報処理方法 | |
| JPS63291170A (ja) | シミユレ−タ | |
| Aicheler | Oculus: a visual user interface for the Pantheon storage system simulator | |
| JPS59218567A (ja) | アドレスオ−バラツプチエツク方式 | |
| Chapman | A Simulator for the Intel 8086 microprocessor |