JPS63291170A - シミユレ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、大規模集積回路、特に非同期のパイプライン
方式を採用しているものの設計開発に於いて、大規模集
積回路を構成している複数のユニットが全体の実行に際
し、どれだけ効率よ（動作しているか、又、パイプライ
ンの制御方法が妥当であるかどうかについて、各ユニッ
トのパイプラインの充填度を各ユニットの１マシンサイ
クル毎の動作をトレースしてタイミングチャートを出力
することによりよりよ（評価せしめるシミュレータに関
するものである。

従来の技術 従来、大規模集積回路のシミュレータというと一般に論
理シミュレータを指し、ゲートレベル、レジスタ・トラ
ンスファレベル、インストラクションレベルなどのレベ
ルでハードウェア或いはソフトウェアによって対象とす
るシステムと同様の出力値を生成するというものであっ
た。しかし、近年命令の高機能化などにより複雑な動作
の速度遅延を吸収するため非同期のパイプライン方式を
採用する傾向が増えつつある。その様な状況下に於いて
は、論理的な出力の正当性を評価する前に実行の流れそ
の物の妥当性を評価する必要がある。その為に、従来の
論理シミュレータを用い、必要な出力をピックアップし
て使うことはその評価の必要とする段階が論理評価の段
階とは異なることからも、又、必要のないデータの生成
のために余分な動作をして速度を低下させることからも
よい方法とは言えない。

例えばその例として、特開昭５９−３２３５３号公報に
示されている。

第６図はこの従来の論理シミュレータからタイミングチ
ャートを出力する方式の構成図を示すものであり、６１
は論理シミュレータ、６２はデータ分配装置、６３は記
憶装置、６４はトリガ検出装置、６５は制御装置、６６
は出力制御装置、６７はディスプレイ装置、６８はプリ
ンタである。

以上のように構成された従来のシミュレータにおいては
、論理シミュレータ６１の出力であるタイミングチャー
トは通常時データの分配装置６２により記憶装置６３に
逐次格納され、記憶装置６３は一定容量を越える分に就
いては最も古いタイミングチャートから削除していき、
常に最新の一定時間分のタイミングチャートを記憶して
いる。

所望のトリガ信号がトリガ検出装置６４により検出され
ると、制御装置６５は一旦論理シミュレータ６１の動作
を停止させ、記憶装置６３に格納されているタイミング
チャートを出力制御装置６６に出力する。出力が完了す
ると制御装置６５は再び論理シミュレータ６１を動作さ
せ、データ分配装置６２を通じて記憶装置６３にタイミ
ングチャートを格納すると共に一定時間分のタイミング
チャートに就いてはデータ分配装置６２から直接出力制
御装置６６に出力を行なう制御を行なう。

発明が解決しようとする問題点 しかしながら上記のような構成では、非同期パイプライ
ンのシミュレーションなどを行いたい場合に、タイミン
グチャートを用いて解析及び評価を行おうとした時、タ
イミングチャートによってパイプラインが中断している
箇所や速度低下を引き起こしている箇所などを発見する
ことは容易であるが、その要因を解析することは困難で
ある。

例えば、その解析のために、トレースするデータを増や
してシミュレーションしたとしても、多（のデータをタ
イミングチャートで見ることは、パイプラインを表わす
タイミングチャートとしては大変見難いものになる恐れ
があり、また見易くするために少ないデータを仮定すれ
ば仮定が不適当であった場合二度手間になるという問題
点があった。

本発明はかかる点に鑑み、パイプラインなどのシミュレ
ーションを行なうに当たり、余分な動作を無（し速度を
向上させ、評価結果のフィードバックによる変更を容易
に行なうことが出来るシミュレータを提供することを目
的とする。

問題点を解決するための手段 本発明は複数のユニットによって構成される情報処理装
置の各ユニット毎の実行動作を記述する実行テーブルと
、前記実行テーブルを検索し、実行すべき動作パターン
及び出力パターンを読み出すテーブル検索部と、前記テ
ーブル検索部により前記実行テーブルを検索させ全ユニ
ットを前マシンサイクル後の状態に応じて順次動作させ
る実行制御部と、各ユニットの実行に必要な入力をそれ
ぞれ格納する複数の入力バッファと、各ユニットの実行
結果出力をそれぞれ格納する複数の出力バッファと、前
記複数の出力バッファに格納されたデータを各ユニット
への次マシンサイクルでの入力として編成し直して前記
複数の入力バッファに格納する入力データ編成部と、前
記実行制御部によって読みだされる実行命令を格納する
主記憶と、１マシンサイクル実行後の状態を表わす状態
フラグを格納するフラグステータスと、マシンサイクル
毎の実行シーケンス及び前記フラグテータスの内容をト
レースするトレース部と、トレースされた情報を変換し
てタイミングチャートを生成し、同様にトレースされた
フラグステータスの内容を解析してその状態を示す記号
を前記タイミングチャートに付加するタイミングチャー
ト生成部とを備えたシミュレータである。

作用 本発明は前記した構成により、実行テーブルに各ユニッ
トの動作クロック数に関する動作のみを記述し、制御実
行部が各ユニットの１マシンサイクルの実行制御を各ユ
ニットの入力バッファの内容を条件としてテーブル検索
部で実行テーブルを検索させ、テーブル検索部は一致し
たところの出力及び動作を読みだして実行制御部に与え
、実行制御部はそれを出力或いは実行し、１マシンサイ
クルの各ユニット動作終了後、入力編成部によって出力
バッファの内容を配分して入力バッファに格納すること
により全体の実行は各ユニットの実行テーブルに記述さ
れた必要最小限の動作しか行なわない。又、１マシンサ
イクル実行後の各ユニットの状態を状態フラグのＯＮ、
ＯＦＦによって表わし、フラグステータスに格納する。

この様にして実行されるシミュレーションの内容として
ユニット実行シーケンス及びフラグステータスの内容を
トレース部によってトレースすることにより、タイミン
グチャート生成部で各ユニットの実行タイミングチャー
ト及びパイプライン中断時の状態の記号を生成すること
が出来、タイミングチャートを用いての評価及び解析に
大いに役立つものである。。

実施例 第１図は本発明の第１の実施例におけるシミュレータの
構成図を示すのもである。

第１図に於いて１は本発明のシミュレータが対象とする
システムを実行させる命令を格納した主記憶、２は前記
主記憶１をアクセスし、命令を読み出してデコードし、
サイクル毎にその時の状態に応じて各ユニットの実行を
制御する実行制御部、３は各ユニット毎の動作を記述し
た実行テーブル（（１）〜（Ｎ））　、４は前記実行制
御部２から与えられた条件データにより前記実行テーブ
ル３を検索し、条件成立時の出力データを読み出すテー
ブル検索部、５は各ユニットへの入力バッファｉｔ”）
〜（Ｎ））　、６は各ユニットからの出力バッファ（（
１）〜（Ｎ））、７は１サイクル毎の実行において生じ
た状態を表わす状態フラグを格納するフラグステータス
、８は前記出力バッファ（（１）〜（Ｎ〉）の内容を次
サイクルの入力として、前記入力バッファ（（１）〜（
Ｎ））に編成し直す入力編成部、９はサイクル毎の各ユ
ニットの動作の有無をトレースするトレース部、１０は
前記トレース部によってトレースされた情報をタイミン
グチャートに変換するタイミングチャート生成部である
。

第２図は本発明の実施例における実行テーブル３の内容
を表わす図である。１１は条件部及び出力部を宣言する
宣言部、１２は複数組み合わせられた条件を記述する条
件部、１３は前記条件が成立した時の出力を記述する出
力部、１４は検索時、検索する行若しくは出力する行の
制御を記述するコントロール部である。又１５の＊はコ
メント行を示す。

本実施例のシミュレータの対象となるシステムの構成図
を第３図に、実行制御部が制御する１マシンサイクルの
実行のフローチャートを第４図に、シミュレーション結
果のタイミングチャートを第５図に示す。５１〜５６は
すべてパイプライン中断要因を示す記号である。

以上のように構成された本実施例のシミュレータについ
て、以下その動作を説明する。

先ず、実行制御部２は、１マシンサイクルの最初に実行
されるユニット（１）１６の実行に先だって、主記憶１
をアクセスし命令を読み出してデコードし、その結果と
ユニット（１）１６の入力バッファ５の（１）の内容と
をユニット（１）１６へ入力する。そして、実行制御部
２はそれ等の入力を条件データとし、テーブル検索部４
に実行テーブル３の（１）を検索させる。テーブル検索
部４は実行テーブル３の（１）の条件部１２と入力条件
値を比較し条件部１２の内容と一致したとき条件部１２
と同一行に書かれた出力部１３のデータを実行制御部２
に出力する。しかし、前マシンサイクルでの実行の結果
、実行テーブル３の、　（１）の行ポインタの指す行の
コントロール部が前サイクル実行における条件での出力
の継続を示している場合（第２図のコントロール部１５
がＮＥＸＴとなっている場合）は条件の比較は行なわず
、次行の出力部１５を出力する。この何れかの処理の結
果、実行制御部２は出力データを得、それを出力バッフ
ァ６の（１）に格納する。

以上の処理のうち主記憶１へのアクセス及びデコード等
の命令フェッチ処理を除いた一連の処理を、実行制御部
２は他の各ユニット（（２）〜（５））に対し第４図で
示めした順に実行させる。

この様にして１マシンサイクルの各ユニット実行が終了
すると、実行制御部２は各ユニットの内部状態を表わす
状態フラグにＯＮ、ＯＦＦをセットしフラグステータス
７に格納する。又実行制御部２は入力編成部８に出力バ
ッファ６　（（１）〜（Ｎ））の内容を配分して次マシ
ンサイクルでの各ユニットの入力を生成し各人力バッフ
ァ５（（１）〜（Ｎ））に格納して、次マシンサイクル
の実行を繰り返し同様に制御する。若し、各ユニットの
実行に当たって前マシンサイクルでセットされたフラグ
ステータス７の内容が実行制御の流れを変更させるもの
であったｎ鼾ＩＶＡ実行制御部２はフラグステータス７
の内容に従って実行を止めるなどの制御をする（パイプ
ライン中断の発生）。

例えばユニット（３）ＢＵＳＹのフラグがＯＮになって
いる場合はユニット（２）１７をアイドリンク状態にし
てその時点での入力を保ったまま他のユニットへドント
ケアの出力を出すといったものである。

こうして実行されるシミュレーションはトレース部９に
よって各ユニット実行の有無及びフラグステータス７の
内容である状態フラグをトレースされ、タイミングチャ
ート生成部１０で第５図のようにパイプライン中断時に
その要因を示す記号を付加したタイミングチャートとし
て生成され出力される。例えば、５１〜５５までの”Ｅ
″′の記号はＵＮＩＴ（４）の入力バッファが一杯の状
態であるためＵＮＩＴ（２）がＵＮＩＴ（４）へ出力出
来ないためＵＮＩＴ（２）が実行をアイドリングしてパ
イプラインが中断していることを示している。

以上のように本実施例によれば、各ユニットの動作クロ
ック数に関わる動作のみを実行テーブル３に記述し、各
ユニットへの入力を条件としてテーブル検索部４により
実行テーブル３を検索し、条件に該当する動作及び出力
を行ない、更にそれ等の出力を入力編成部によって次マ
シンサイクルの入力とすることで全体を動かし、各ユニ
ットのパイプラインの流れをシミュレーションすること
が出来るので、従来、データの値をも全て生成するため
におお（の動作シミュレーションせねばならなかったの
に対し、データの値ではなくあるユニットの実行タイミ
ングや各ユニットのパイプラインの流れなどを知りたい
ときに、簡単な構成で短期で開発出来、各ユニット動作
が少な（てすむことから１マシンサイクルの実行速度を
向上させる事が出来る。さらに、フラグステータスの内
容をトレースして各ユニットの状態フラグを解析しパイ
プライン中断時の要因としてタイミングチャートに付加
することによりパイプラインの評価及び解析を容易に出
来、又各ユニットの動作をテーブル記述しているので、
ユニット動作の変更や修正にもテーブルを書き直すこと
により大部分を吸収出来、新しいシステムの開発段階に
於いて、性能を評価し設計にフィードバックするような
開発支援ツールとしても十分適応出来るものである。

発明の詳細 な説明したように、本発明によれば、実行テーブルに各
ユニットの動作クロック数に関する動作のみを記述し、
制御実行部が各ユニットの１マシンサイクルの実行制御
を各ユニットの入力バッファの内容を条件としてテーブ
ル検索部で実行テーブルを検索させ、テーブル検索部は
一致したところの出力及び動作を読みだして実行制御部
に与え、実行制御部はそれを出力或いは実行し、１マシ
ンサイクルの各ユニット動作終了後、入力編成部によっ
て出力バッファの内容を配分して入力バッファに格納す
ることにより全体の実行は各ユニットの実行テーブルに
記述された必要最小限の動作しか行なわない。又、１マ
シンサイクル実行後の各ユニットの状態を状態フラグの
ＯＮ、ＯＦＦによって表わし、フラグステータスに格納
する。この様にして実行される′シミュレーションの内
容としてユニット実行シーケンス及びフラグステータス
の内容をトレース部によってトレースすることにより、
タイミングチャート生成部で各ユニットの実行タイミン
グチャート及びパイプライン中断時の状態の記号を生成
することが出来、タイミングチャートを用いての評価及
び解析に大いに役立つものであり、又各ユニットの動作
をテーブル記述しているので、ユニット動作の変更や修
正にもテーブルを書き直すことにより大部分を吸収出来
、新しいシステムの開発段階に於いて、性能を評価し設
計にフィードバックするような開発支援ツールとしても
汎用的に十分適応出来、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明における一実施例のシミュレータの構成
図、第２図は同実施例の実行テーブルの詳細図、第３図
は同実施例の対象システムのブロック図、第４図は同実
施例の実行制御部が行なう制御の概略を示すフローチャ
ート、第５図は本実施例の出力であるタイミングチャー
ト、第６図は従来のシミュレータのブロック図である。 １・・・主記憶、２・・・実行制御部、３・・・実行テ
ーブル、４・・・テーブル検索部、５・参〇人入力ッフ
ァ、６・・・出力バッファ、７１１・・フラグテータス
、８・・・入力編成部、９・・・トレース部、１０・・
・タイムチャート生成部。 代理人の氏名　弁理士　中尾敏男　ほか１名第１図 第３図 第　４　図

Claims (1)

【特許請求の範囲】
1. 複数のユニットによって構成される情報処理装置の各ユ
   ニット毎の実行動作を記述する実行テーブルと、前記実
   行テーブルを検索し、実行すべき動作パターン及び出力
   パターンを読み出すテーブル検索部と、前記テーブル検
   索部により前記実行テーブルを検索させ全ユニットを前
   マシンサイクル後の状態に応じて順次動作させる実行制
   御部と、各ユニットの実行に必要な入力をそれぞれ格納
   する複数の入力バッファと、各ユニットの実行結果出力
   をそれぞれ格納する複数の出力バッファと、前記複数の
   出力バッファに格納されたデータを各ユニットへの次マ
   シンサイクルでの入力として編成し直して前記複数の入
   力バッファに格納する入力編成部と、前記実行制御部に
   よって読みだされる実行命令を格納する主記憶と、１マ
   シンサイクル実行後の状態を表わす状態フラグを格納す
   るフラグステータスと、マシンサイクル毎の実行シーケ
   ンス及び前記フラグテータスの内容をトレースするトレ
   ース部と、トレースされた情報を変換してタイミングチ
   ャートを生成し、同様にトレースされたフラグステータ
   スの内容を解析してその状態を示す記号を前記タイミン
   グチャートに付加するタイミングチャート生成部とを備
   えたことを特徴とするシミュレータ。