JPH11259553A - ハードウエアとソフトウエアの混在するシステムの設計支援方法 - Google Patents

Abstract

(57)【要約】 【課題】システム仕様記述から自動的に仮のソフトウエ
ア部分をハードウエア部分を決め、その後シミュレート
による評価により、双方の分割点を自動的に最適化して
いく。 【解決手段】システムの仕様を実行単位のプロセスの集
まりで記述したシステム仕様記述を作成し、このシステ
ム仕様記述に基づいて、全プロセスを仮のハードウエア
実現候補Ｐ４〜Ｐ７と、仮のソフトウエア実現候補Ｐ１
〜Ｐ３とに初期分割する。このとき、処理の実行に優先
度の伴うものについては優先度を示す情報が付されてお
り、初期分割に際しては、この優先度を示す情報の付さ
れたものをソフトウエア実現候補とし、それ以外をハー
ドウエア実現候補とする。次に、これらの候補をシミュ
レーションして実行状況をプロファイリング情報として
記憶し、これに基づいてそれぞれの候補からの変更候補
を選択して、さらに、チップ面積や実効速度の改善率を
評価することにより、分割点を自動的に最適なものに修
正する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ハードウエアとソ
フトウエアの混在するシステムの設計支援方法に関し、
特に、システム仕様からハードウエアとソフトウエアの
分割を自動化、且つ最適化出来る支援方法に関する。

【０００２】

【従来の技術】今日、ＡＳＩＣの高集積化は数千万トラ
ンジスタの１チップ化を可能にしており、ＣＰＵ、ファ
ームウエア、ドライバなどに加えて、通信回路、入出力
バス・インターフェイス回路などの周辺回路なども全て
一つのＡＳＩＣ上に納まることを可能にしている。

【０００３】このようなＡＳＩＣは、いわゆるシステム
ＡＳＩＣと称される。

【０００４】ところでシステムＡＳＩＣには、プロセッ
サとペリフェラルとメモリが実装され、プロセッサとメ
モリを利用して従来のソフトウエアが実装される形にな
る。ここで一つの機能をハードウエアで実現するかソフ
トウエアで実現するかにおいて、速度とチップ面積のト
レードオフが内在している。つまり、ハードウエアはソ
フトウエアに対して相対的に速度を上げるがチップ面積
も押し上げる。また、ソフトウエアはその反対の特性を
持つ。

【０００５】設計に際して、重要なことは、そのトレー
ドオフの関係を考慮し、与えられたチップ面積上で最大
の速度を上げ得る双方の混在化、すなわち、ハードウエ
アとソフトウエアの分割点の最適化を図ることである。

【０００６】従来、この要求に対しては、熟練した人間
の経験及び勘を頼りに、ある機能を実現するために、ま
ず、ハードウエア部分とソフトウエア部分を決め、それ
ぞれが独立して設計された後に協調動作シミュレーショ
ンなどを行って、不都合な部分を抽出し、さらに、再設
計、シミュレーションを繰り返していく手法がとられて
いる。

【０００７】また、特開平９ー１６０９４９号では、ま
ず、ハードウエア部分とソフトウエア部分を決めた後
に、ソフトウエア部分のハードウエア化可能部分を探索
し、可能な部分があれば、ソフトウエアを行うという手
法が提案されている。

【０００８】

【発明が解決しようとする課題】しかしながら、上記い
ずれの手法も、最初に、ハードウエア部分とソフトウエ
ア部分を人間が決めているため最終結果は必ずしも、速
度とチップ面積の観点で最適なものとはならなかった
り、また、ハードウエア部分とソフトウエア部分そのも
のを分割すること自体、極めて困難であった。また、通
常、ハードウエア部分はＨＤＬ言語（ハードウエア回路
用言語）で書かれてこれをロジックで表現する一方、ソ
フトウエア部分はＣ言語などで書かれるため、従来の手
法では両者は別扱いする必要があり、これらを協調的に
同時並行開発することが基本的に無理であった。すなわ
ち、双方の部分の交換を同時並行的に行ったり、その交
換直後に結果をシミュレートする等、協調と同時並行開
発を行うことは出来なかった。本発明の目的は、システ
ム仕様記述から自動的に仮のソフトウエア部分をハード
ウエア部分を決め、その後シミュレートによる評価によ
り、双方の分割点を自動的に最適化していくことの出来
る、ハードウエアとソフトウエアの混在するシステムの
設計支援方法を提供することにある。

【０００９】

【課題を解決するための手段】本出願の請求項１に係る
発明は、システムの仕様を実行単位のプロセスの集まり
で記述したシステム仕様記述を作成し、このシステム仕
様記述に基づいて、全プロセスを仮のハードウエア実現
候補と仮のソフトウエア実現候補に初期分割し、次い
で、これらの候補をシミュレーションして実行状況をプ
ロファイリング情報として収集し、このプロファイリン
グ情報に基づいて、仮のハードウエア実現候補からソフ
トウエア実装への変更候補、または、仮のソフトウエア
実現候補からハードウエア実装への変更候補を選択し、
これらの変更候補によるチップ面積と実行速度の改善率
を評価して、上記各候補の分割点を修正することを特徴
とする。

【００１０】本発明では、システム仕様を、実行単位の
プロセスの集合として記述することを出発点とする。こ
の実行単位のプロセスとは、ＣＰＵで実行される並列処
理単位で、且つハードウエアでもソフトウエアでも実現
可能なものを言う。つまり、システム仕様記述上は、各
プロセスは見かけ上、ハードウエアでもソフトウエアで
も実現可能なようになっている。

【００１１】次に、システム仕様記述から、ハードウエ
ア部分とソフトウエア部分の実現候補を自動的に決めて
分割する。プロセスには種々の理由からハードウエアで
実現する方が望ましいものとソフトウエアで実現する方
が望ましいものが存在するから、これを自動判断し、且
つそれに基づきハードウエア部分とソフトウエア部分と
を仮に決め、残りの部分については、ランダムに決める
ことが出来る。

【００１２】次に、これらの仮の候補に対してシミュレ
ーションを行い、実行状況をプロファイリング情報とし
て収集する。シミュレーションに際しては、ハードウエ
ア部分及びソフトウエア部分の各プロセスの実行時間、
より詳細にはプロセスに含まれる実行ブロックの実行時
間をクロックで計測することが出来る。これにより、実
行状況としてハードウエア部分及びソフトウエア部分の
各プロセスの実行速度を計測し、これをプロファイリン
グ情報として収集することが出来る。

【００１３】上記プロファイリング情報によれば、各プ
ロセスの実行速度がわかるから、実効速度の遅いソフト
ウエア部分のプロセスに対してはハードウエアに変更す
ることが考えられる。この場合、ハードウエアへの変更
により速度は上がるがチップ面積が増加することが実際
に変更するか否かの評価対象となる。また、実行速度の
遅いハードウエア部分のプロセスに対してはソフトウエ
アに変更することが考えられる。この場合、ソフトウエ
アへの変更によりチップ面積は減少するが速度が低下す
ることが実際に変更するか否かの評価対象となる。

【００１４】このようにして、変更候補によるチップ面
積と実行速度の改善率を評価して、各候補の分割点を修
正する。

【００１５】なお、分割点の修正後、再びその分割によ
るハードウエア部分とソフトウエア部分でシミュレーシ
ョンを行い、上記と同様な評価を繰り返すことも出来
る。

【００１６】本出願の請求項２に係る発明は、プロセス
は、実行のための優先度の情報を含み、初期分割は、こ
の優先度の含むプロセスをソフトウエア実現候補、含ま
ないプロセスをハードウエア実現候補として自動的に行
うようにしたものである。

【００１７】プロセスは相互に通信を行いながら並行動
作することが基本であるため（リアルタイム処理）、ソ
フトウエア部分のプロセスについては、ＣＰＵの実行権
を得るための指標が予めプロセス中に含まれているのが
望ましい。この請求項２に係る発明では、その指標とし
て処理の優先度の情報を与えるものである。したがっ
て、初期分割を行うときに、優先度の情報があるプロセ
スをソフトウエア実現候補として、それ以外をハードウ
エア実現候補として分割する。

【００１８】本出願の請求項３に係る発明は、前記変更
候補の最小単位は、プロセス内の実行ブロックであるこ
とを特徴とする。

【００１９】１つのプロセス内には１つ以上の実行ブロ
ックが含まれているが、その中には処理速度の高速性が
要求されるものと要求されないものが混在することがあ
る。したがって、プロセス単位を入れ替えとするよりも
実行ブロック単位を入れ替え対象とする方が最適化を図
る上で好ましいと言える。この場合、実行ブロック単位
が最小単位であり、これ以上のかたまりを単位として扱
うことも可能である。本出願の請求項４に係る発明は、
プロファイリング情報は、ソフトウエア実現候補の各プ
ロセス毎の実行ブロックに属する変数へのアクセス回数
を含み、アクセス回数が一定以上の変数を含むプロセス
をハードウエア実装への変更候補とするものである。ま
た、請求項５に係る発明は、プロファイリング情報は、
ハードウエア実現候補の各プロセス毎の実行ブロックに
属する変数へのアクセス回数を含み、アクセス回数が一
定以下の変数が属する実行ブロックをソフトウエア実装
への変更候補とするものである。

【００２０】システム仕様を表すプロセスはそれ自体シ
ミュレータで実行可能な形式でないから、これを翻訳し
てシミュレーションコード（プログラム）を起こしてシ
ミュレータにかけるが、このとき、シミュレータにおい
て、各プロセスに含まれる実行ブロックに属する変数へ
のアクセス回数をプロファイリング情報として集める。
そして、ソフトウエア実現候補のうちアクセス回数の多
いブロックはハードウエア実装への変更候補とし、ハー
ドウエア実現候補のうちアクセス回数の少ないブロック
はソフトウエア実装への変更候補とする。すなわち、ソ
フトウエア部分で頻繁にアクセスするものはシステムの
スループットを悪くすると推定でき、一方、ハードウエ
ア部分であまりアクセスしないものはチップ面積の無駄
遣いと推定されるから、このような部分については変更
の候補とする。

【００２１】本出願の請求項６に係る発明は、各候補の
分割点を修正するとき、速度改善値のより高いハードウ
エア実装変更候補と、その候補と実装面積の均衡をとり
得るソフトウエア実装変更候補の組とを選び、これらの
候補をそれぞれハードウエア実装分、ソフトウエア実装
分に変更することで分割点修正を行うようにしたもので
ある。 このように実装面積の均衡がとれるように、速
度改善値のより高いハードウエア実装変更候補とソフト
ウエア実装変更候補を選択することで、面積を一定に保
ちながら実行速度の点で有利な分割点を自動的に得るこ
とが出来る。

【００２２】本出願の請求項７に係る発明は、各候補の
分割点を修正するとき、面積改善値のより高いソフトウ
エア実装変更候補と、その候補と実行時間の均衡をとり
得るハードウエア実装変更候補の組とを選び、これらの
候補をそれぞれソフトウエア実装分、ハードウエア実装
分に変更することで分割点修正を行うようにしたもので
ある。

【００２３】このように実行時間の均衡がとれるよう
に、面積改善値のより高いソフトウエア実装変更候補と
ハードウエア実装変更候補を選択することで、実行時間
を一定に保ちながら実装面積の点で有利な分割点を自動
的に得ることが出来る。

【００２４】

【発明の実施の形態】図１は、本発明の実施形態であ
る、ハードウエアとソフトウエアの混在するシステムの
設計支援装置の構成図である。

【００２５】この支援装置は、システム仕様記述１で書
かれたプロセスに基づいて協調合成システム２におい
て、ハードウエア部分とソフトウエア部分とに分割し、
ハードウエア部分については動作合成システム３、論理
合成システム４でＨＤＬ言語に変換しつつハードウエア
ロジック回路を自動作成する。また、ソフトウエア合成
システム５は、ソフトウエア部分からＣ言語などによる
プログラムコードを自動作成する。スタティックタイミ
ング検証システム６は、このプログラムコードやハード
ウエアロジック回路の静的動作（スタティック動作）の
検証を行い。合成結果表示システムは、上記一連の手順
に伴う結果を適宜表示する。

【００２６】システム仕様記述のプロセスの１例を図２
に示す。

【００２７】ここでは、プロセス名を「sample」として
いる。

【００２８】第２行は、整数（int ）入力データ端子と
して、iData を定義する。第３行は、整数出力端子とし
て、oDATA を定義し且つ初期値が０であることを示す。
第４行、第５行は、制御入力端子Strtと制御出力端子ac
kStrt を定義し、制御出力端子ackStrt の初期値がFALS
E であることを示す。第６行以下はプロセス実行部分で
ある。要約すれば、制御入力端子StrtがTRUEのときに、
制御出力端子ackStrtをTRUEにセットし、変数counter
のインクリメント値が入力データ端子iData の値よりも
大きければ変数counter をリセットし、大きくなければ
出力データ端子0Data の値を、iData 値にcounter 値を
加えた値とする。

【００２９】このようなプロセスは、基本的にソフトウ
エアでもハードウエアでも実現が可能である。

【００３０】図１の協調合成システム２は、上記プロセ
スを読み込んで、全プロセスをハードウエア部分（ハー
ドウエア実現候補）とソフトウエア部分（ソフトウエア
実現候補）とに初期分割し、これをシミュレーションし
て相互の各プロセス部分のソフトウエア化またはハード
ウエア化が適正か否かを評価し、評価結果にしたがっ
て、１部の入れ替えを行い、さらに、必要に応じてその
入れ替えた結果で再度シミュレーションを行う動作を繰
り返す。

【００３１】システム仕様記述１に書かれる各プロセス
は、本実施形態では初期分割しやすいように、ソフトウ
エア部分の候補となるプロセスに処理の優先度を表す情
報がつけ加えられる。図３にその状態を示す。なお、ソ
フトウエアのプロセス群は１つのＣＰＵで処理が実行さ
れる限り、各プロセス間で通信をするときに処理の優先
度が必要となることがある。優先度を表す情報はこのた
めのものである。ハードウエアのプロセス群はＣＰＵに
より処理されるものではないから、通常は処理に優先度
を必要としない。もちろん、この情報が付加されていて
もこれをハードウエア部分で構成することは可能であ
る。

【００３２】図３において、PROCA 0 、PROCB 1 は、前
者のプロセス優先度が「０」、後者のそれが「１」であ
ることを示している。優先順位は前者の方が一つ高い。

【００３３】協調合成システム２は、上記の優先度を表
す情報が付加されているプロセスを仮のソフトウエア実
現候補とする。また、その他のプロセスを仮のハードウ
エア実現候補とする。初期分割はこのようにして行われ
る。図４に初期分割した状態を示している。Ｐ１〜Ｐ３
は優先度を表す情報を持つプロセスであるため、ソフト
ウエア実現候補とされる。Ｐ４〜Ｐ７は優先度を表す情
報を持たないプロセスであるため、ハードウエア実現候
補とされる。

【００３４】なお、この段階で、図４のように分類され
た仮のソフトウエア実現候補と仮のハードウエア実現候
補に対して、面積（ソフトウエア部分についてはプログ
ラムステップ数）と、実行時間が初期見積もりデータと
して保存される。これらの値は、図１のソフトウエア合
成システム５と動作合成システム３により求められる。
すなわち、プログラムステップ数及び面積は、ソフトウ
エア部分のプログラムステップ数及びハードウエア部分
のＨＤＬ言語から分析した回路により、また、実行時間
は、予め設定されているクロック時間と上記プログラム
ステップ数及び回路の遅延時間とにより求められる。

【００３５】次に、上記の仮のハードウエア実現候補と
仮のソフトウエア実現候補をシミュレータにかけて、実
行状況のプロファイリング情報を収集する。

【００３６】図５は、プロセスの一般構造を示してい
る。システム仕様記述の中のプロセスの定義には、図５
に示すように、さらに小さな機能の定義や、場合分け等
のプログラム記述がある。これらの定義やプログラム記
述の中で、分岐やブロック化によってまとめられる実行
の単位を、ここでは実行ブロックと呼ぶ。一つのプロセ
ス中、処理の高速化を要求される実行ブロックがあれ
ば、その反対に要求されない実行ブロックもある。シミ
ュレータは、各実行ブロックについて、処理の高速化が
要求されるかどうかを判断するためのプロファイリング
情報を作成するためのものである。プロファイリング情
報は、各実行ブロックに含まれる変数へのアクセス回数
を含んでいる。すなわち、アクセス回数が一定以上であ
れば、その変数が属する実行ブロックについては処理の
高速化が必要であると推定する。反対に、アクセス回数
が一定以下であれば、その変数が属する実行ブロックに
ついては処理の高速化は必要でないと推定する。このよ
うに、各ブロックに属する変数へのアクセス回数をプロ
ファイリング情報として収集することにより、各ブロッ
クに対し、処理の高速化が必要か否かを知ることが出来
るようになる。そして、仮のソフトウエア実現候補内の
実行ブロックに処理の高速化が必要なものがあると判断
すれば、その実行ブロックをハードウエア実装への変更
候補に設定する。また、仮のハードウエア実現候補内の
実行ブロックに処理の高速化が必要でないものがあると
判断すれば、その実行プロセスをソフトウエア実装への
変更候補に設定する。

【００３７】図１の協調合成システム２に含まれるシミ
ュレータは、システム仕様記述からシミュレーションコ
ードを作成してシミュレーションを実行出来るように
し、また、そのときに各変数がどの実行ブロックに属す
るかを示すスコープ情報を作成し、これを各実行ブロッ
クの従属関係を示す木（ツリー）構造で管理する。木構
造の各実行ブロックには変数のアクセス回数をカウント
するカウンタが埋め込まれ、シミュレーションコードの
実行に従って、このカウンタを加算していく。これによ
り、実行ブロック毎の変数のアクセス回数をカウントす
ることが出来るから、この結果をプロファイリング情報
として出力する。図６にシミュレーションを行うときの
状態を示す。

【００３８】次に、上記のようにして得られたプロファ
イリング情報から、ソフトウエア実現候補の中のプロセ
スのうち所定の実行ブロックをハードウエア実装への変
更候補に選び、また、ハードウエア実現候補の中のプロ
セスのうち所定の実行ブロックをソフトウエア実装への
変更候補に選ぶ。以下、この選択手法について説明す
る。

【００３９】（１）ソフトウエアからハードウエアへの
入れ替え候補の選択 ソフトウエア実現候補のプロセスに含まれる実行ブロッ
クのうち、シミュレーション実行後のアクセス回数の多
い実行ブロックのランク付けを行い、高いランク（高ア
クセス回数）を持つ実行ブロックのそれぞれについて、
ハードウエアとして切り出した場合のオーバーヘッドを
加算したハードウエア増加面積を算出する。オーバーヘ
ッドとは、ハードウエアとして切り出した場合に、余分
に必要となるハードウエア部分（例えば、アドレス設定
レジスタなど）をいう。この演算は、最高アクセス回数
を持つ実行ブロックから最高アクセス回数の２分の１の
回数を持つ実行ブロックまでを対象とする。

【００４０】（２）ハードウエアからソフトウエアへの
入れ替え候補の選択 ハードウエア実現候補のプロセスに含まれる実行ブロッ
クのうち、シミュレーション実行後のアクセス回数の少
ない実行ブロックのランク付けを行い、高いランク（低
アクセス回数）を持つ実行ブロックのそれぞれについ
て、ソフトウエアとして切り出した場合のオーバーヘッ
ドを減算したハードウエア減少面積を算出する。この演
算は、最低アクセス回数を持つ実行ブロックから最高ア
クセス回数の２分の１の回数を持つ実行ブロックまでを
対象とする。

【００４１】上記（１）（２）で選択した入れ替え候補
について、以下のアルゴリズムにより入れ替えを確定す
る。

【００４２】（Ａ）上記（２）の入れ替え候補の実行ブ
ロック（以下、ソフトウエア実装変更候補モジュールと
呼ぶ）を、ソフトウエア合成システム５（図１参照）を
用いて処理し、ソフトウエア見積もりデータを取得す
る。ソフトウエア見積もりデータには、プログラムステ
ップ数と実行時間が含まれる。

【００４３】（Ｂ）上記（１）の入れ替え候補の実行ブ
ロック（以下、ハードウエア実装変更候補モジュールと
呼ぶ）を、動作合成システム３（図１参照）を用いて処
理し、ハードウエア見積もりデータを取得する。ハード
ウエア見積もりデータには、実装の面積と実行時間が含
まれる。

【００４４】（Ｃ）保持していた初期分割におけるソフ
トウエア見積もりデータ（初期見積もりデータ）とソフ
トウエア実装変更候補モジュールのソフトウエア見積も
りデータとを比較する。比較により、面積改善率と速度
改悪率を求める。前者の面積改善率は、ソフトウエア実
装変更候補モジュールの実現により減少する面積の改善
率であり、速度改悪率は、ソフトウエア実装変更候補モ
ジュールの実現により遅くなる速度の改悪率である。そ
の結果、面積改善率／速度改悪率が１．０以下のモジュ
ールを非効率実装モジュールとし、これをソフトウエア
実装変更候補モジュールから除去する。

【００４５】（Ｄ）保持していた初期分割におけるハー
ドウエア見積もりデータ（初期見積もりデータ）とハー
ドウエア実装変更候補モジュールのハードウエア見積も
りデータとを比較する。比較により、速度改善率と面積
改悪率を求める。前者の速度改善率は、ハードウエア実
装変更候補モジュールの実現により速くなる速度の改善
率であり、面積改悪率は、ハードウエア実装変更候補モ
ジュールの実現により増大する面積の改悪率である。そ
の結果、速度改善率／面積改悪率が１．０以下のモジュ
ールを非効率実装モジュールとし、これをハードウエア
実装変更候補モジュールから除去する。

【００４６】（Ｅ）ソフトウエア実装変更候補モジュー
ルにおいて、面積改善率の大きなものから実装変更優先
度を付与する。

【００４７】（Ｆ）ハードウエア実装変更候補モジュー
ルにおいて、速度改善率の大きなものから実装変更優先
度を付与する。

【００４８】（Ｇ）ハードウエア実装変更候補モジュー
ルの実装変更優先度の高いものから順に参照し、その面
積増加分を補うソフトウエア実装変更候補モジュールの
組み合わせを探索する。つまり、面積が増えないように
全体として処理速度が改善される組み合わせを探索す
る。この探索により、可能な限り実装変更優先度の高い
ものを組み合わせ、同一実装面積でさらに処理速度が改
善される組み合わせを探る。

【００４９】上記（Ｇ）の処理は、一定の面積内で速度
が最小となる方向を目指す。この具体的な内容について
図７〜図９を参照して説明する。

【００５０】図７は、（Ｅ）の処理を終えたときのソフ
トウエア実装変更候補モジュールのソート結果を示して
いる。また、図８は、（Ｆ）の処理を終えたときのハー
ドウエア実装変更候補モジュールのソート結果を示して
いる。図７において、１列目の「Ｈ１」・・・はソフト
ウエア実装変更候補モジュールの識別番号、２列目の
「面積」と「実行時間」は、初期見積もりデータとして
得られた当初のハードウエア部分での面積とその部分で
の実行時間、３列目の「ステップ数」と「実行時間」
は、ソフトウエア実装変更候補モジュールについて
（Ａ）の処理により得られたステップ数と実行時間、４
列目の「減少面積」はソフトウエアからハードウエアへ
変換した場合の減少面積、すなわち、２列目の面積から
３列目のステップ数面積換算値を引いた値、５列目の
「既変」は候補から実際に変換されたことを示すフラ
グ、６列目の「今回」は変更候補となったことを示すフ
ラグである。また、図８において、１列目の「Ｓ１」・
・・はハードウエア実装変更候補モジュールの識別番
号、２列目の「ステップ数」と「実行時間」は、初期見
積もりデータとして得られた当初のソフトウエア部分で
のステップ数と実行時間、３列目の「面積」と「実行時
間」は、ハードウエア実装変更候補モジュールについて
（Ｂ）の処理により得られた面積と実行時間、４列目の
「増加面積」はハードウエアへと変換した場合の増加面
積すなわち、３列目の面積から２列目のステップ数面積
換算値を引いた値、５列目の「既変」は候補から実際に
変換されたことを示すフラグ、６列目の「今回」は変更
候補となったことを示すフラグである。

【００５１】図９は、図７及び図８のソート結果を使っ
て上記（Ｇ）の処理を実際に行うフローチャートであ
る。

【００５２】変数（カウンタ）ｎは図８に示すハードウ
エア実装変更候補モジュールのポインタを示し、変数
（カウンタ）ｍは図９に示すソフトウエア実装変更候補
モジュールのポインタを示す。

【００５３】ＳＴ１では、ハードウエア実装変更候補モ
ジュールの中で最も速度改善値の高いものを指定する。
ＳＴ２において、そのモジュールの増加面積を読む。Ｓ
Ｔ３では、ソフトウエア実装変更候補モジュールの中で
最も面積改善値の高いものを指定し、ＳＴ５でそのモジ
ュールの減少面積を読み込む。

【００５４】変数「比較ゲート数」は、ソフトウエア実
装変更候補モジュールの減少面積の足し込んだ値を示
す。ＳＴ５において読み込んだソフトウエア実装変更候
補モジュールの減少面積がＳＴ７において比較ゲート数
に加算されていく。その加算値がＳＴ２で読み込んだハ
ードウエア実装変更候補モジュールの増加面積に等しく
なるまで、ＳＴ９を経由してソフトウエア実装変更候補
モジュールの減少面積が比較ゲート数に加算されてい
く。ＳＴ８においてこれらの値が等しくなると、ＳＴ１
０において、該当のソフトウエア実装変更候補モジュー
ルの「既変」フラグをオンにし、実際のソフトウエア実
装分として確定する。また、ＳＴ１１において、ｎで指
定しているハードウエア実装変更候補モジュールの「既
変」フラグをオンにして、実際のハードウエア実装分と
して確定する。なお、実装面積の均衡をとる場合に、ハ
ードウエア実装変更候補モジュールの実装採用による速
度改善は、速度改善率の高いものから実装採用となるた
め、その組み合わせとなるソフトウエア実装変更候補モ
ジュールの実装採用による速度改悪を十分にカバーす
る。

【００５５】以上のｎ２〜ｎ１１までの動作をｎが所定
値になるまで連続して処理することにより、チップ面積
を増加させずに可能な限り処理速度の向上を図ることが
出来る。

【００５６】なお、ＳＴ２において１つのハードウエア
実装変更候補モジュールの増加面積を読み出すようにし
ているが、このステップで上位から複数のハードウエア
実装変更候補モジュールの面積加算値を読み出し、これ
に対応する面積減少値を持つソフトウエア実装変更候補
モジュールを選ぶようにすることも出来る。また、反対
に、最初にソフトウエア実装変更候補モジュールの面積
減少値を読み出し、これに対応する面積増加値を持つハ
ードウエア実装変更候補モジュールを選ぶようすること
も出来る。

【００５７】また、上記の処理を一通り行った後、再
度、最初から同じ動作を繰り返すことも可能である。何
度も繰り返すことにより、さらに、速度向上を図ること
が出来るようになる。さらに、チップ面積を増やすこと
が可能な場合には、その面積に対応する増加面積を有す
るハードウエア実装変更候補モジュールをハードウエア
実装分にすることが出来る。

【００５８】以上の処理により、仮のソフトウエア実装
変更候補と仮のハードウエア実現候補とに初期分割した
プロセスにおいて、チップ面積を大きくすることなく、
速度改善出来るように自動的に各プロセス内の実行ブロ
ックに対して、ソフトウエア実装への変更またはソフト
ウエア実装への変更を行うことが出来る。

【００５９】図１０〜図１２は、本発明の他の実施形態
の動作を示している。図７〜図９は、一定の面積内で実
行速度が最小となる方向に各モジュールを変更する場合
の操作内容を示しているが、一定の速度内で面積が最小
となる方向に各モジュールを変更することも可能であ
る。図１０〜図１２はこの場合の動作を示す。

【００６０】すなわち、図１０に示すように、面積改善
値でソートした各ソフトウエア実装変更候補モジュール
に、ハードウエアからソフトウエアへ変換するときの増
加時間、すなわち、２列目の実行時間から３列目の実行
時間を引いた値を付加し、図１１に示すように、速度改
善値でソートした各ハードウエア実装変更候補モジュー
ルに、ソフトウエアからハードウエアへ変換するときの
減少時間、すなわち、３列目の実行時間から２列目の実
行時間を引いた値を付加した状態で、図１２のフローチ
ャートを実行する。

【００６１】図１２では、変数（カウンタ）ｎで図１０
のソフトウエア実装変更候補モジュールを先頭から順に
ポインティングし、変数（カウンタ）ｍで図１１のハー
ドウエア実装変更候補モジュールを先頭から順にポイン
ティングする。ＳＴ２１でｎで示されるソフトウエア実
装変更候補モジュールの増加時間に均衡がとれる減少時
間を持つハードウエア実装変更候補モジュールを図１１
から探し、それらをそれぞれソフトウエア実装分とハー
ドウエア実装分とする。あとの処理は図９と同様であ
る。

【００６２】このように、上の２つの実施形態では、そ
れぞれ、実装面積や実行時間の均衡をとりながらモジュ
ールを交換して、一定の面積で最も速度が最小となる分
割点や一定の速度で最も面積が最小となる分割点を自動
的に求めることが出来る。

【００６３】

【発明の効果】本発明によれば、最初に、システム仕様
記述である実行単位のプロセスの全部を仮のハードウエ
ア実現候補と仮のソフトウエア実現候補に自動分割して
いるため、分割に人間の経験や勘を必要せず、熟練技術
者でなくとも分割が可能である。また、仮の分割点か
ら、それぞれへの変更候補を選択して、チップ面積と実
行速度の改善率を評価し、上記分割点の修正を行うよう
にしているため、システムの最適分割点を自動的に短時
間で求めることが出来る。このため、システムの同時並
行的開発が可能となる。

【００６４】また、上記仮の候補への自動分割を優先度
情報の有無により行うことにより、大きく誤った仮分割
となることがなく、分割そのものも非常に簡単となり短
時間で出来る。

【００６５】また、１つのプロセスには複数の実行ブロ
ックがあり、各ブロックによりソフトウエアが適切なも
のやハードウエアが適切なものがあるため、変更候補の
最小単位をプロセス全体ではなくプロセス内の実行ブロ
ックとすることで、より適切な分割が可能になる。

【００６６】また、変数へのアクセスが多いときはハー
ドウエア化がより適切なものと考えられ、反対に変数へ
のアクセスが少ないときはソフトウエア化が適切と考え
られるから、プロファイリング情報として、各プロセス
に含まれる実行ブロック内の変数へのアクセス回数を含
ませれば、変更候補の選択がより正しい方向のものとな
る。また、速度改善値の高いハードウエア実装変更候補
とそれに実装面積の均衡をとり得るソフトウエア実装変
更候補の組を選び、これらをそれぞれハードウエア実装
分とソフトウエア実装分に変換する分割点修正を行うこ
とで、一定の面積で速度が最小となる分割点を自動的に
見いだすことが出来る。

【００６７】また、面積改善値の高いソフトウエア実装
変更候補とそれに実行時間の均衡をとり得るハードウエ
ア実装変更候補の組を選び、これらをそれぞれソフトウ
エア実装分とハードウエア実装分に変換する分割点修正
を行うことで、一定の時間で面積が最小となる分割点を
自動的に見いだすことが出来る。

【図面の簡単な説明】

【図１】本発明の実施形態である、ハードウエアとソフ
トウエアの混在するシステムの設計支援装置の構成図。

【図２】プロセスの集まりで書かれるシステム仕様記述
の一例を示す図。

【図３】システム仕様記述におけるプロセスの優先度指
定を示す図。

【図４】プロセスの初期分割例を示す図。

【図５】プロセス内の実行ブロックを示す図。

【図６】シミュレータによるシミュレーション動作を説
明する図。

【図７】ソフトウエア実装変更候補モジュールのソート
結果を示す図。

【図８】ハードウエア実装変更候補モジュールのソート
結果を示す図。

【図９】速度が最小となる方向でモジュール変換を行う
手順を示すフローチャート。

【図１０】ソフトウエア実装変更候補モジュールのソー
ト結果を示す図。

【図１１】ハードウエア実装変更候補モジュールのソー
ト結果を示す図。

【図１２】面積が最小となる方向でモジュール変換を行
う手順を示すフローチャート。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 システムの仕様を実行単位のプロセスの
   集まりで記述したシステム仕様記述を作成し、このシス
   テム仕様記述に基づいて、全プロセスを仮のハードウエ
   ア実現候補と仮のソフトウエア実現候補に初期分割し、
   次いで、これらの候補をシミュレーションして実行状況
   をプロファイリング情報として収集し、このプロファイ
   リング情報に基づいて、仮のハードウエア実現候補から
   ソフトウエア実装への変更候補、または、仮のソフトウ
   エア実現候補からハードウエア実装への変更候補を選択
   し、これらの変更候補によるチップ面積と実行速度の改
   善率を評価して、上記各候補の分割点を修正することを
   特徴とする、ハードウエアとソフトウエアの混在するシ
   ステムの設計支援方法。
2. 【請求項２】 プロセスは、実行のための優先度の情報
   を含み、初期分割は、この優先度の含むプロセスをソフ
   トウエア実現候補、含まないプロセスをハードウエア実
   現候補として自動的に行うようにした、請求項１記載
   の、ハードウエアとソフトウエアの混在するシステムの
   設計支援方法。
3. 【請求項３】 前記変更候補の最小単位は、プロセス内
   の実行ブロックである、請求項１または２記載の、ハー
   ドウエアとソフトウエアの混在するシステムの設計支援
   方法。
4. 【請求項４】 プロファイリング情報は、ソフトウエア
   実現候補の各プロセス毎の実行ブロックに属する変数へ
   のアクセス回数を含み、アクセス回数が一定以上の変数
   が属する実行ブロックをハードウエア実装への変更候補
   とする、請求項１〜３のいずれかに記載の、ハードウエ
   アとソフトウエアの混在するシステムの設計支援方法。
5. 【請求項５】 プロファイリング情報は、ハードウエア
   実現候補の各プロセス毎の実行ブロックに属する変数へ
   のアクセス回数を含み、アクセス回数が一定以下の変数
   が属する実行ブロックをソフトウエア実装への変更候補
   とする、請求項１〜３のいずれかに記載の、ハードウエ
   アとソフトウエアの混在するシステムの設計支援方法。
6. 【請求項６】 各候補の分割点を修正するとき、速度改
   善値のより高いハードウエア実装変更候補と、その候補
   と実装面積の均衡をとり得るソフトウエア実装変更候補
   の組とを選び、これらの候補をそれぞれハードウエア実
   装分、ソフトウエア実装分に変更することで分割点修正
   を行うようにした、請求項１〜５のいずれかに記載の、
   ハードウエアとソフトウエアの混在するシステムの設計
   支援方法。
7. 【請求項７】 各候補の分割点を修正するとき、面積改
   善値のより高いソフトウエア実装変更候補と、その候補
   と実行時間の均衡をとり得るハードウエア実装変更候補
   の組とを選び、これらの候補をそれぞれソフトウエア実
   装分、ハードウエア実装分に変更することで分割点修正
   を行うようにした、請求項１〜５のいずれかに記載の、
   ハードウエアとソフトウエアの混在するシステムの設計
   支援方法。