WO2009010449A1 - Schaltungsanordnung und verfahren zur ansteuerung insbesondere segmentierter led-hintergrundbeleuchtungen - Google Patents

Schaltungsanordnung und verfahren zur ansteuerung insbesondere segmentierter led-hintergrundbeleuchtungen Download PDF

Info

Publication number
WO2009010449A1
WO2009010449A1 PCT/EP2008/059023 EP2008059023W WO2009010449A1 WO 2009010449 A1 WO2009010449 A1 WO 2009010449A1 EP 2008059023 W EP2008059023 W EP 2008059023W WO 2009010449 A1 WO2009010449 A1 WO 2009010449A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
data
input
display
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2008/059023
Other languages
English (en)
French (fr)
Inventor
Manfred Pauritsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to JP2010516472A priority Critical patent/JP5303554B2/ja
Priority to US12/669,752 priority patent/US8786540B2/en
Publication of WO2009010449A1 publication Critical patent/WO2009010449A1/de
Anticipated expiration legal-status Critical
Priority to US13/559,999 priority patent/US9390659B2/en
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/46—Details of LED load circuits with an active control inside an LED matrix having LEDs disposed in parallel lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/024—Scrolling of light from the illumination source over the display in combination with the scanning of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Definitions

  • the invention relates to a circuit arrangement and a method for controlling in particular segmented LED backlighting.
  • the LED backlight of a display is usually divided into segments, each with its own control and thus its own brightness control.
  • the task of brightness determination takes over a digital video processor.
  • the control of the segments by means of pulse-modulated signals, which are generated independently. This leads to intermodulation disturbances on the display, which are visible to the viewer in the form of stripes.
  • the object of the present invention is to specify a circuit arrangement and a method by means of which or with which intermodulation interference can be reduced to displays with, in particular, segmented LED backlighting. This object is achieved with the circuit arrangement of claim 1, the display drive unit of claim 9, the display unit of claim 11 and the method according to claim 12. Further developments and embodiments are the subject matter of the dependent claims.
  • the circuit arrangement comprises a generator having a first input for supplying a synchronization signal, a second input for supplying a data signal and having an output for providing a modulated signal.
  • the synchronization signal comprises line frequency information of a display unit.
  • Each television and monitor system includes a first frequency for changing the image, referred to as frame rate, and a second frequency for changing the line, called a line rate.
  • the line frequency is synchronous with the frame rate and much higher than this.
  • the data signal comprises image information of the display unit.
  • the modulated signal includes control information for controlling a segment of the segmented LED backlight, for example.
  • the generator superimposes the synchronization signal with the data signal and generates at its output the modulated signal.
  • the modulated signal follows the clock of the synchronization signal and is thus synchronous with the line frequency of the display unit. Intermodulation disorders are thus significantly reduced and / or excluded.
  • the synchronization signal comprises image frequency information and line frequency information of the display unit.
  • the synchronization signal is supplied via a tracking synchronization.
  • a display driver unit includes the generator and a driver.
  • the driver has an input for supplying the modulated signal and an output for providing a control signal.
  • the output of the generator is coupled to the input of the driver.
  • the driver generates by current or voltage supply in response to the modulated signal at its output the control signal for an LED segment of a particular segmented LED backlight.
  • control signal is synchronous to the line and / or frame rate of the display unit. Intermodulation disorders are thus significantly reduced.
  • the display activation unit has a second generator and a second driver.
  • the second generator has an input for supplying the synchronization signal, an input for supplying a second data signal and an output for providing a second modulated signal.
  • the second data signal comprises image information for controlling a second LED segment.
  • the second driver has an input for supplying the second modulated signal and an output for providing a second control signal.
  • the second generator generates the second modulated signal by superposing the synchronization signal with the second data signal.
  • the second driver generates the second control signal by supplying current or voltage as a function of the second modulated signal.
  • both the second modulated signal and the second control signal follow the clock of the synchronization signal.
  • the control of two LED segments is synchronous to the line and / or frame rate of a display. Intermodulation disturbances are avoided.
  • a display unit includes the display drive unit, a first and a second LED segment of a segmented LED backlight, and a digital video processor.
  • the digital video processor has an output for providing the synchronization signal, another output for providing the first data signal, and a third output for providing the second data signal.
  • the first and the second LED segment each comprise a series connection of several LEDs.
  • the outputs of the digital video processor are coupled to the associated inputs of the generators of the display driver unit.
  • the LED segments are coupled to the outputs of the drivers of the display driver.
  • the digital video processor generates the synchronization signal, as well as the first and the second data signal with image information for driving the first and the second LED segment.
  • the display drive unit generates the first and second control signals by modulating the synchronization signal with the first or the second data signal, respectively, and then supplying current or voltage.
  • the the first control signal is the first LED segment
  • the second control signal is supplied to the second LED segment.
  • the first and the second LED segment are driven synchronously with each other and synchronously with the line and / or frame rate of the display unit. Intermodulation disorders are significantly reduced.
  • a method for generating the modulated signal comprises supplying the synchronization signal comprising line frequency of a display unit, supplying the data signal having at least image brightness information of a display unit, and providing the modulated signal by superimposing the synchronization signal with the data signal.
  • the modulated signal follows the clock of the synchronization signal and is thus synchronous with the line frequency of the display unit. This avoids intermodulation disturbances.
  • the synchronization signal comprises image and line frequency information of the display unit.
  • a pulse width modulation is used to superpose the synchronization signal with the data signal.
  • a sigma-delta modulation is used to superimpose the synchronization signal with the data signal.
  • FIGS. 2a and 2b an exemplary embodiment of a generator according to the proposed principle based on a pulse width modulation and associated exemplary pulse diagrams
  • FIGS. 3a and 3b show a further exemplary embodiment of a generator according to the proposed principle based on a pulse width modulation and associated exemplary pulse diagrams
  • FIGS. 4a and 4b show a third exemplary embodiment of a generator according to the proposed principle based on a sigma-delta modulation and associated exemplary pulse diagrams
  • Figure 5 shows an exemplary embodiment of a
  • Figure 6 shows another exemplary embodiment of a display unit according to the proposed principle with four segments.
  • FIG. 1 shows an exemplary embodiment of a circuit arrangement according to the proposed principle.
  • the circuitry includes a digital video processor 80 and a display driver 100.
  • the driver 100 includes a generator 50 and a driver 70.
  • the digital video processor 80 has a first output 81 and a second output 82.
  • the generator 50 has a first input 10, a second input 20 and an output 30.
  • the driver 70 has an input 71 and an output 72.
  • the first output 81 of the digital video processor 80 is coupled to the first input 10 of the generator 50.
  • the second output 82 of the digital video processor 80 is coupled to the second input 20 of the generator 50.
  • the output 30 of the generator 50 is connected to the input 71 of the driver 70.
  • the digital video processor 80 provides at its first output 81 a synchronization signal SYNC and at its second output 82 a data signal DATA.
  • the generator 50 provides a modulated signal MOD at its output 30.
  • the driver 70 provides a control signal ST at its output 72.
  • the digital video processor 80 generates at its first output 81 the synchronization signal SYNC, which carries the frame rate and / or line frequency of a display unit, and at its second output 82 the data signal DATA, which comprises at least image brightness information of a display unit.
  • the generator 50 modulates the synchronization signal SYNC present at its first input 10 with the data signal DATA present at its second input 20 and provides at its output 30 the modulated signal MOD generated therefrom.
  • the driver 70 generates in response to the voltage applied to its input 71 modulated signal MOD by current or voltage at its output 72, the control signal ST.
  • the control signal ST is fed to a segment of a segmented LED backlight in particular.
  • both the modulated signal MOD and the control signal ST are synchronous with the image and / or line frequency of the display unit.
  • intermodulation disorders can be reduced.
  • FIG. 2 a shows an exemplary embodiment of the generator 50 of FIG. 1 based on a pulse width modulation.
  • the circuit comprises a programmable counter 51, a first register 52, a first comparator 53, a second register 54, a second comparator 55 and a first one
  • Caster synchronization unit 60 The programmable counter 51 has an input 11, a reset input 15 and an output 31.
  • the first register 52 has an input 21 for supplying the pulse width signal DATAl, which includes a first image information value P.
  • the first comparator 53 has a first input 22, a second input 23 and an output 32.
  • the second register 54 has an input 24 for supplying a brightness signal DATA2 which has a second th image information value M has.
  • the second comparator 55 has a first input 25, a second input 26 and an output 30.
  • the first tracking synchronization unit 60 has an input 12 for supplying a line signal SYNCl and an output at which the supplied line signal SYNCl is provided with its own frequency or a frequency derived therefrom, for example a multiple thereof.
  • the line signal SYNCl includes, for example, line frequency information.
  • the second image information value M contains, for example, brightness information of an image to be displayed, where:
  • the output of the first tracking synchronization unit 60 is connected to the input 11 of the programmable counter 51.
  • the output 31 of the programmable counter 51 is connected to the input 23 of the first comparator 53 and to the input 26 of the second comparator 55.
  • the output 32 of the first comparator 53 is connected to the reset input 15 of the programmable counter 51.
  • the modulated signal MOD can be tapped.
  • the first image information value P is adjustable according to the desired repetition frequency of the modulated signal MOD.
  • the line signal SYNCl is supplied to the input 11 of the programmable counter 51 via the first tracking synchronization unit 60.
  • the programmable counter 51 counts the pulses of the line signal SYNCl and forms a counter reading in each case.
  • the count provided at the output 31 of the programmable counter 51 is compared in the first comparator 53 with the first image information value P.
  • the output 32 of the first comparator 53 is set to logic one.
  • the programmable counter 51 is over Reset the reset input 15.
  • the second comparator 55 compares the count of the programmable counter 51 with the second image information value M. As long as the count is less than the second image information value M is at the output 30 of the second comparator 55, the logic state one. As soon as the second image information value M is reached, the output 30 of the second comparator 55 goes to the logical state zero.
  • the modulated signal MOD provided at the output 30 of the second comparator 55 follows the clock of the line signal SYNCl. Characterized in that the line signal SYNCl leads, for example, line frequency information of a display unit, the modulated signal MOD is synchronized to this line frequency. This significantly reduces intermodulation disturbances or disappears completely.
  • the circuit of FIG. 2a can also be implemented without the first tracking synchronization unit 60.
  • the line signal SYNCL is then fed directly to the programmable counter 51 via its input 11.
  • FIG. 2b shows a comparison of the time profile of the line signal SYNCl with the modulated signal MOD on the basis of the corresponding pulse diagrams.
  • the course of the line signal SYNCl shows the pulses of, for example, line frequency information of the display unit.
  • the programmable counter 51 is reset. As long as the count is less than the second image information value M, the modulated signal MOD remains at the logic state one.
  • the modulated signal MOD remains at a first time Tl has the count reaches the second image information value M and the modulated signal MOD goes to logic state zero.
  • the count has reached the first image information value P.
  • the programmable counter 51 is reset and the signal MOD again assumes the logic state one.
  • the modulated signal MOD is advantageously synchronized to the line signal SYNCl, that is to say, for example, the line frequency of a display unit.
  • FIG. 3a shows a further exemplary embodiment of the generator 50 of FIG. 1, which is likewise based on pulse width modulation.
  • the circuit of Figure 3a includes the circuit of Figure 2a.
  • the present circuit includes components for supplying an image signal SYNC2 and a delay signal DATA3.
  • the additional components are: a third register 56 having an input 27 for supplying the delay signal DATA3 having a third image information value N, a delay 57 having a clock input 16 for supplying the line signal SYNCl, a first input 13 and a second input 28, and an output 33, an OR gate 58 having a first input 17, a second input 18 and an output and a second tracking synchronization unit 61 having an input 14 for supplying the image signal SYNC2 and an output.
  • the image signal SYNC2 includes, for example, frame rate information.
  • the third image information value N has, for example, image delay information of the image to be displayed. The image delay information takes into account, for example, the delayed overturning of the crystals of a liquid crystal display. Tal Display, LCD.
  • the output of the second tracking synchronization unit 61 is connected to the input 13 of the delay element 57.
  • the output 32 of the second comparator 53 is connected to the input 17 of the OR gate 58.
  • the output 33 of the delay element 57 is connected to the input 18 of the OR gate 58.
  • the output of the OR gate is connected to the reset input 15 of the programmable counter 51.
  • a delayed signal S2 can be tapped off.
  • the modulated signal MOD can be tapped at the output 30 of the second comparator 55 as in FIG. 2a.
  • the delay element 57 generates at its output 33 the delayed by the third image information value N to the image signal SYNC2 signal S2, which follows the clock of the line signal SYNCL.
  • the delayed signal S2 can reset the programmable counter 51 via the OR gate 58.
  • the programmable counter 51 may also be reset to the logic one state at the output 32 of the first comparator 53. With the first pulse of the delayed signal S2, the programmable counter 51 starts to count and forms in each case a count. As long as the count is less than the second image information value M, the modulated signal MOD remains at the logic state one. As soon as the count reaches the second image information value M, the modulated signal assumes the logic state zero.
  • the first image information value P may assume values greater than the third image information value N or values smaller than the third image information value N.
  • the programmable counter 51 becomes either is reset via the delayed signal S2 or via the pulse generated at the output 32 of the first comparator 53 when the counter reading P is reached.
  • the modulated signal MOD is synchronous with the line signal SYNCl and with the image signal SYNC2, ie with the bit rate and line frequency of a display unit.
  • intermodulation disorders are significantly reduced or avoided.
  • both the first tracking synchronization unit 60 and the second tracking synchronization unit 61 may be omitted.
  • the line signal SYNCL is in this case supplied directly to the input 16 of the delay element 57 and the input 11 of the programmable counter 51.
  • the image signal SYNC2 is supplied directly to the input 13 of the delay element 57.
  • FIG. 3b shows the timing diagrams associated with the circuit of FIG. 3a.
  • the first line shows the time profile of the line signal SYNCl, which transmits the line frequency information.
  • the second line shows the time profile of the image signal SYNC2, which has the image frequency information.
  • the third line shows the time course of the delayed signal S2.
  • the fourth line shows a first course of the modulated signal MOD in the event that the first image information value P is greater than the period of the image signal SYNC2.
  • the fifth line shows a second course of the modulated signal MOD in the event that the first image information value P is smaller than the period of the image signal SYNC2.
  • the delayed signal S2 transmits the pulse delayed by the third image information value N from the image signal SYNC2 to a start time TO ', respectively.
  • the programmable counter 51 is started at the start time TO '.
  • the modulated signal MOD assumes the logic state one.
  • the programmable counter 51 is restarted via the pulse of the delayed signal S2.
  • the programmable counter 51 is also started at the start time TO 'by the pulse of the delayed signal S2.
  • the modulated signal MOD goes to logic one.
  • the modulated signal goes to the logic state zero.
  • the count has reached the first image information value P.
  • This generates the reset pulse at the input 15 of the programmable counter 51.
  • the sequence between the start time TO 'and the second intermediate time T2 " repeats periodically until a third time T3.
  • another pulse of the delayed signal S2 occurs. This resets the programmable counter 51, whereby the modulated signal MOD assumes the logic state one.
  • the modulated signal MOD is synchronous with the line signals SYNCl and with the image signal SYNC2.
  • the control of a segment of the particular segmented LED backlight is thus synchronous with the image and line frequency. This will Significantly reduced modulation disturbances on the display.
  • FIG. 4a shows a third exemplary embodiment of the generator 50 of FIG. 1 based on sigma-delta modulation.
  • the circuit comprises the second register 54, an n-bit wide summer 63, a chain of n flip-flops 62 and the first tracking synchronization unit 60.
  • the second register 54 has an input 24 for supplying the brightness signal DATA2 which contains the second image information value M includes.
  • the output of the second register 54 is connected to an input 19 of the summer 63.
  • the flip-flop chain 62 has a clock input 8, an n-bit wide input 9 and an n-bit wide output 35.
  • the summer 63 has an input 19, a reset input 29, a first n-bit wide output 34 and a second output 30 for providing the modulated signal MOD.
  • the first tracking synchronization unit 60 has an input 12 for supplying the line signal SYNCl, which comprises, for example, line frequency information.
  • the output of the first tracking synchronization unit 60 is connected to the clock input 8 of the flip-flop 62.
  • the output 35 of the flip-flop 62 is connected to the reset input 29 of the summer 63.
  • the output 34 of the summer 63 is connected to the input 9 of the flip-flop chain 62.
  • the present circuit generates by means of sigma-delta modulation of the brightness signal DATA2 at the output 30 of the summer 63, the modulated signal MOD, which is synchronized to the clock of the line signal SYNCL.
  • the mean value of the modulated signal MOD corresponds to the mean value of the brightness signal DATA2.
  • the modulated signal MOD is synchronous with the line signal SYNCl, which contains, for example, line frequency information. This significantly reduces intermodulation disturbances.
  • the present circuit may be constructed without the first tracking synchronization unit 60.
  • the line signal SYNCL is then fed directly to the clock input 8 of the flip-flop chain 62.
  • Figure 4b shows timing diagrams of the line signal SYNCl and the modulated signal MOD.
  • the pulse density of the bit stream is M per cent according to the time average of the brightness signal DATA2.
  • the modulated signal MOD is synchronous with the line signal SYNCl, that is, for example, the line frequency of a display unit.
  • the synchronized control significantly reduces intermodulation interference.
  • FIG. 5 shows an exemplary embodiment of a display unit 102 according to the proposed principle with two LED segments of a segmented LED backlight.
  • the display unit 102 includes the digital video processor 80 of FIG. 1, a display driver 101, a first LED segment 93, and a second LED segment 94 of segmented LED backlight.
  • the display driving unit 101 includes a first generator 64, a second generator 65, a first switch, a second switch, a first current source 91 as an embodiment of the driver 70 of Figure 1 and a second current source 92 also as an embodiment of the driver 70 of Figure 1 on.
  • the digital video processor 80 has an output 81 'for providing the line signal SYNC1, an output 81 "for providing the image signal SYNC2, an output 82' for providing a first data signal
  • the first generator 64 has an input 12 'for supplying the line signal SYNCL, an input 14' for supplying the image signal SYNC2, an input 20 'for reading the data signal DATA A and an output for providing the first modulated signal MODI.
  • the second generator 65 has an input 12 "for supplying the line signal SYNCL, an input 14" for supplying the image signal SYNC2, an input 20 “for reading the second data signal DATA_B and an output for providing the second modulated signal MOD2.
  • the LED segments 93 and 94 each comprise a series connection of a plurality of LEDs.
  • the output 81 'of the digital video processor 80 is connected to the input 12' of the first generator 64 and to the input 12 "of the second generator 65.
  • the output 81 "of the digital video processor 80 is connected to the input 14 'of the first generator 64 and to the input 14" of the second generator
  • the output 82 'of the digital video processor 80 is connected to the input 20' of the first generator 64.
  • the output 82 "of the digital video processor 80 is connected to the input 20" of the second generator 65.
  • the output of the first generator 64 is connected to the first LED segment 93 and the first current source 91 via the first switch.
  • the output of the second generator 65 is above the second switch connected to the second LED segment 94 and the second power source 92.
  • the digital video processor 80 generates at its output 81 'the line signal SYNCl, which contains line frequency information of the display unit 102. At its output 81 '', the digital video processor 80 provides the image signal SYNC2 containing frame rate information of the display unit 102. At its output 81 ", the digital video processor 80 generates the first data signal DATA_A, which includes the first image information value P, the second image information value M and the third image information value N. At its output 82 ", the digital video processor 80 generates the second data signal DATA_B, which includes the first image information value P, the second image information value M, and the third image information value N. In addition, the digital video processor 80 generates all the signals required to display an image on a display.
  • the first generator 64 reads in the image information values P, M and N present at its input 20 'via a serial interface. By modulating the first data signal DATA A with the line signal SYNCl and the image signal SYNC2, the first generator 64 generates at its output the first modulated signal MODI. The first modulated signal MODI controls the first switch of the first LED segment 93 operated via the first current source 91.
  • the second generator 65 reads in the image information values P, M and N supplied via the second data signal DATA_B via a serial interface. By modulating the line signal SYNCl and the image signal SYNC2 with the second data signal DATA_B, the second generator 65 generates at its output the second modulated signal MOD2.
  • the second modulated signal MOD2 controls the second switch of the second LED segment 94 operated via the second current source 92.
  • both the first modulated signal MODI and the second modulated signal MOD2 are synchronous with the line signal SYNCl and the image signal SYNC2. Because the activation of the first LED segment 93 and the activation of the second LED segment 92 are synchronized both with one another and also with the line frequency and the frame rate, intermodulation disturbances are avoided.
  • FIG. 6 shows a further exemplary embodiment of the display unit 102 according to the proposed principle with four LED segments of a segmented LED backlight.
  • the display unit 102 comprises the display unit 102 of FIG. 5, as well as an additional display control unit 101, two additional LED segments and a voltage supply 59. In total, four LED segments of a segmented LED backlight are activated.
  • the current source including associated switch in this embodiment is generally shown as a driver corresponding to the driver 70 of FIG.
  • the digital video processor 80 has two further outputs for providing a third data signal DATA_C and a fourth data signal DATA_D.
  • the data signals DATA_C and DATA_D respectively have the image information values P, M and N generated for the associated LED segment.
  • the outputs of the two display driver units 101 are each connected to the input of an LED segment.
  • the LED segments are each additionally connected to the power supply 59.
  • each display driving unit 101 sets at its outputs two by modulation of the line signal and the image signal with the first or second Data signal generated control signals. Each control signal is fed to an LED segment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

Eine Schaltungsanordnung zur Ansteuerung einer insbesondere segmentierten LED-Hintergrundbeleuchtung umfasst einen Generator (50) mit einem ersten Eingang (10) zum Zuführen eines Synchronisationssignals (SYNC), das Bild- und/oder Zeilenfrequenzinformation einer Anzeigeeinheit enthält, einen zweiten Eingang (20) zum Zuführen eines Datensignals (DATA), das Bildinformation der Anzeigeeinheit aufweist und mit einem Ausgang (30) zum Bereitstellen eines modulierten Signals (MOD).

Description

Beschreibung
Schaltungsanordnung und Verfahren zur Ansteuerung insbesondere segmentierter LED-Hintergrundbeleuchtungen
Die Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zur Ansteuerung insbesondere segmentierter LED- Hintergrundbeleuchtungen .
Herkömmliche Anzeigen erzeugen eine weiße Hintergrundbeleuchtung entweder durch eine Kaltkathodenröhre, weiße Leuchtdioden oder durch eine Kombination aus roten, grünen und blauen Leuchtdioden. Hintergrundbeleuchtungen mit Leuchtdioden gestatten aufgrund der schnellen Einschaltzeiten eine Steuerung der Helligkeit mittels Pulsmodulation. Derartige LED-Hintergrundbeleuchtungen werden hier weiter betrachtet.
Zur subjektiven Kontrasterhöhung wird die LED-Hintergrundbeleuchtung einer Anzeige üblicherweise in Segmente mit je- weils eigener Ansteuerung und somit eigener Helligkeitssteuerung aufgeteilt. Die Aufgabe der Helligkeitsbestimmung übernimmt hierbei ein digitaler Videoprozessor. Herkömmlicherweise erfolgt die Ansteuerung der Segmente mittels pulsmodulierter Signale, die unabhängig voneinander generiert werden. Dies führt zu Intermodulationsstörungen auf der Anzeige, die für den Betrachter in Form von Streifen sichtbar sind.
Aufgabe der vorliegenden Erfindung ist es, eine Schaltungsanordnung und ein Verfahren anzugeben, mit der bzw. mit dem In- termodulationsstörungen an Anzeigen mit insbesondere segmentierter LED-Hintergrundbeleuchtung reduzierbar sind. Diese Aufgabe wird mit der Schaltungsanordnung des Patentanspruchs 1, der Anzeigeansteuerungseinheit des Patentanspruchs 9, der Anzeigeeinheit des Patentanspruchs 11 und dem Verfahren gemäß Patentanspruch 12 gelöst. Weiterbildungen und Aus- gestaltungen sind jeweils Gegenstand der abhängigen Ansprüche .
In einer Ausführungsform umfasst die Schaltungsanordnung einen Generator mit einem ersten Eingang zum Zuführen eines Synchronisationssignals, einem zweiten Eingang zum Zuführen eines Datensignals und mit einem Ausgang zum Bereitstellen eines modulierten Signals. Das Synchronisationssignal umfasst Zeilenfrequenzinformation einer Anzeigeeinheit. Jedes Fernseh- und Monitorsystem enthält eine erste Frequenz zum Wech- sein des Bildes, die als Bildfrequenz bezeichnet wird und eine zweite Frequenz zum Wechseln der Zeile, die als Zeilenfrequenz bezeichnet wird. Die Zeilenfrequenz ist synchron zur Bildfrequenz und wesentlich höher als diese. Das Datensignal umfasst Bildinformation der Anzeigeeinheit. Das modulierte Signal umfasst eine Steuerinformation zur Steuerung eines Segments der beispielsweise segmentierten LED- Hintergrundbeleuchtung .
Der Generator überlagert das Synchronisationssignal mit dem Datensignal und erzeugt an seinem Ausgang das modulierte Signal .
Mit Vorteil folgt das modulierte Signal dem Takt des Synchronisationssignals und ist somit synchron zur Zeilenfrequenz der Anzeigeeinheit. Intermodulationsstörungen werden so signifikant verringert und/oder ausgeschlossen. In einer Weiterbildung umfasst das Synchronisationssignal Bildfrequenzinformation und Zeilenfrequenzinformation der Anzeigeeinheit .
In einer vorteilhaften Weiterbildung der Schaltungsanordnung wird das Synchronisationssignal über eine NachlaufSynchronisation zugeführt.
In einer Ausführungsform umfasst eine Anzeigeansteuerungsein- heit den Generator und einen Treiber. Der Treiber weist einen Eingang zum Zuführen des modulierten Signals und einen Ausgang zum Bereitstellen eines Steuersignals auf. Der Ausgang des Generators ist mit dem Eingang des Treibers gekoppelt.
Der Treiber erzeugt durch Strom- oder Spannungszufuhr in Abhängigkeit des modulierten Signals an seinem Ausgang das Steuersignal für ein LED-Segment einer insbesondere segmentierten LED-Hintergrundbeleuchtung.
Vorteilhafterweise ist das Steuersignal synchron zur Zeilen- und/oder Bildfrequenz der Anzeigeeinheit. Intermodulations- störungen werden somit signifikant verringert.
In einer vorteilhaften Weiterbildung weist die Anzeigeansteu- erungseinheit einen zweiten Generator und einen zweiten Treiber auf. Der zweite Generator hat einen Eingang zum Zuführen des Synchronisationssignals, einen Eingang zum Zuführen eines zweiten Datensignals und einen Ausgang zum Bereitstellen eines zweiten modulierten Signals. Das zweite Datensignal um- fasst Bildinformationen zur Ansteuerung eines zweiten LED- Segments. Der zweite Treiber weist einen Eingang zum Zuführen des zweiten modulierten Signals und einen Ausgang zum Bereitstellen eines zweiten Steuersignals auf. - A -
Der zweite Generator erzeugt das zweite modulierte Signal durch Überlagerung des Synchronisationssignals mit dem zweiten Datensignal. Der zweite Treiber erzeugt durch Strom- oder Spannungszufuhr in Abhängigkeit des zweiten modulierten Sig- nals das zweite Steuersignal.
Mit Vorteil folgt sowohl das zweite modulierte Signal als auch das zweite Steuersignal dem Takt des Synchronisationssignals. Damit erfolgt die Ansteuerung zweier LED-Segmente synchron zur Zeilen- und/oder Bildfrequenz einer Anzeige. In- termodulationsstörungen werden vermieden.
In einer Ausführungsform umfasst eine Anzeigeeinheit die An- zeigeansteuerungseinheit, ein erstes und ein zweites LED- Segment einer segmentierten LED-Hintergrundbeleuchtung, sowie einen digitalen Videoprozessor. Der digitale Videoprozessor weist einen Ausgang zum Bereitstellen des Synchronisationssignals, einen weiteren Ausgang zum Bereitstellen des ersten Datensignals und einen dritten Ausgang zum Bereitstellen des zweiten Datensignals auf. Das erste und das zweite LED- Segment umfasst jeweils eine Reihenschaltung mehrerer LEDs. Die Ausgänge des digitalen Videoprozessors sind mit den zugehörigen Eingängen der Generatoren der Anzeigeansteuerungsein- heit gekoppelt. Die LED-Segmente sind mit den Ausgängen der Treiber der Anzeigeansteuerungseinheit gekoppelt.
Der digitale Videoprozessor generiert das Synchronisationssignal, sowie das erste und das zweite Datensignal mit Bildinformation zur Ansteuerung des ersten und des zweiten LED- Segments. Die Anzeigeansteuerungseinheit generiert das erste und das zweite Steuersignal durch Modulation des Synchronisationssignals mit jeweils dem ersten oder dem zweiten Datensignal und anschließender Zufuhr von Strom oder Spannung. Das erste Steuersignal wird dem ersten LED-Segment, das zweite Steuersignal wird dem zweiten LED-Segment zugeführt.
Vorteilhafterweise werden das erste und das zweite LED- Segment synchron zueinander und synchron zur Zeilen- und/oder Bildfrequenz der Anzeigeeinheit angesteuert. Intermodulati- onsstörungen werden signifikant verringert.
In einer Ausführungsform umfasst ein Verfahren zum Erzeugen des modulierten Signals ein Zuführen des Synchronisationssignals, das Zeilenfrequenz einer Anzeigeeinheit aufweist, ein Zuführen des Datensignals, das wenigstens Bildhelligkeitsinformation einer Anzeigeeinheit aufweist, und das Bereitstellen des modulierten Signals durch Überlagerung des Synchroni- sationssignals mit dem Datensignal.
Mit Vorteil folgt das modulierte Signal dem Takt des Synchronisationssignals und ist somit synchron zur Zeilenfrequenz der Anzeigeeinheit. Dadurch werden Intermodulationsstörungen vermieden.
In einer weiteren Ausführungsform umfasst das Synchronisationssignal Bild- und Zeilenfrequenzinformation der Anzeigeeinheit .
In einer vorteilhaften Weiterbildung wird zur Überlagerung des Synchronisationssignals mit dem Datensignal eine Pulsweitenmodulation verwendet.
In einer weiteren vorteilhaften Weiterbildung wird zur Überlagerung des Synchronisationssignals mit dem Datensignal eine Sigma-Delta-Modulation eingesetzt . Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- bzw. wirkungsgleiche Bauelemente und Schaltungsteile tragen gleiche Bezugszeichen. Insoweit sich Schaltungsteile oder Bauelemente in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.
Es zeigen:
Figur 1 eine beispielhafte Ausführungsform einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip,
Figuren 2a und 2b eine beispielhafte Ausführungsform eines Generators nach dem vorgeschlagenen Prinzip basierend auf einer Pulsweitenmodulation und zugehörige beispielhafte Impulsdiagramme,
Figuren 3a und 3b eine weitere beispielhafte Ausführungsform eines Generators nach dem vorgeschlagenen Prinzip basierend auf einer Pulsweitenmodulation und zugehörige beispielhafte Impulsdiagramme,
Figuren 4a und 4b eine dritte beispielhafte Ausführungsform eines Generators nach dem vorgeschlagenen Prinzip basierend auf einer Sigma-Delta- Modulation und zugehörige beispielhafte Impulsdiagramme, Figur 5 eine beispielhafte Ausführungsform einer
Anzeigeeinheit nach dem vorgeschlagenen Prinzip mit zwei Segmenten,
Figur 6 eine weitere beispielhafte Ausführungsform einer Anzeigeeinheit nach dem vorgeschlagenen Prinzip mit vier Segmenten.
Figur 1 zeigt eine beispielhafte Ausführungsform einer Schaltungsanordnung nach dem vorgeschlagenen Prinzip. Die Schaltungsanordnung umfasst einen digitalen Videoprozessor 80 und eine Anzeigeansteuerungseinheit 100. Die Anzeigean- steuerungseinheit 100 umfasst einen Generator 50 und einen Treiber 70. Der digitale Videoprozessor 80 weist einen ersten Ausgang 81 und einen zweiten Ausgang 82 auf. Der Generator 50 weist einen ersten Eingang 10, einen zweiten Eingang 20 und einen Ausgang 30 auf. Der Treiber 70 weist einen Eingang 71 und einen Ausgang 72 auf. Die erste Ausgang 81 des digitalen Videoprozessors 80 ist mit dem ersten Eingang 10 des Genera- tors 50 gekoppelt. Die zweite Ausgang 82 des digitalen Videoprozessors 80 ist mit dem zweiten Eingang 20 des Generators 50 gekoppelt. Der Ausgang 30 des Generators 50 ist mit dem Eingang 71 des Treibers 70 verbunden.
Der digitale Videoprozessor 80 stellt an seinem ersten Ausgang 81 ein Synchronisationssignal SYNC und an seinem zweiten Ausgang 82 ein Datensignal DATA bereit. Der Generator 50 stellt an seinem Ausgang 30 ein moduliertes Signal MOD bereit. Der Treiber 70 stellt an seinem Ausgang 72 ein Steuer- signal ST bereit. Eine Anordnung bestehend aus dem Generator 50 und dem Treiber 70, die in der beschriebenen Weise gekoppelt sind und die beschriebene Ein- und Ausgänge umfassen, wird als Anzeigeansteuerungseinheit 100 bezeichnet. Der digitale Videoprozessor 80 erzeugt an seinem ersten Ausgang 81 das Synchronisationssignal SYNC, das Bildfrequenz und/oder Zeilenfrequenz einer Anzeigeeinheit führt, und an seinem zweiten Ausgang 82 das Datensignal DATA, das mindes- tens Bildhelligkeitsinformation einer Anzeigeeinheit umfasst. Der Generator 50 moduliert das an seinem ersten Eingang 10 anliegende Synchronisationssignal SYNC mit dem an seinem zweiten Eingang 20 anliegenden Datensignal DATA und stellt an seinem Ausgang 30 das daraus erzeugte modulierte Signal MOD bereit. Der Treiber 70 erzeugt in Abhängigkeit des an seinem Eingang 71 anliegenden modulierten Signals MOD durch Stromoder Spannungszufuhr an seinem Ausgang 72 das Steuersignal ST. Das Steuersignal ST wird einem Segment einer insbesondere segmentierten LED-Hintergrundbeleuchtung zugeführt.
Vorteilhafterweise sind sowohl das modulierte Signal MOD als auch das Steuersignal ST synchron zur Bild- und/oder Zeilenfrequenz der Anzeigeeinheit. Dadurch sind Intermodulations- störungen reduzierbar.
Figur 2a zeigt eine beispielhafte Ausführungsform des Generators 50 von Figur 1 basierend auf einer Pulsweitenmodulation. Die Schaltung umfasst einen programmierbaren Zähler 51, ein erstes Register 52, einen ersten Vergleicher 53, ein zweites Register 54, einen zweiten Vergleicher 55 und eine erste
NachlaufSynchronisationseinheit 60. Der programmierbare Zähler 51 weist einen Eingang 11, einen Rücksetzeingang 15 und einen Ausgang 31 auf. Das erste Register 52 hat einen Eingang 21 zum Zuführen des Pulsweitensignals DATAl, das einen ersten Bildinformationswert P umfaßt. Der erste Vergleicher 53 weist einen ersten Eingang 22, einen zweiten Eingang 23 und einen Ausgang 32 auf. Das zweite Register 54 weist einen Eingang 24 zum Zuführen eines Helligkeitssignals DATA2, das einen zwei- ten Bildinformationswert M aufweist. Der zweite Vergleicher 55 weist einen ersten Eingang 25, einen zweiten Eingang 26 und einen Ausgang 30 auf. Die erste Nachlaufsynchronisations- einheit 60 weist einen Eingang 12 zum Zuführen eines Zeilen- signals SYNCl und einen Ausgang, an dem das zugeführte Zeilensignal SYNCl mit seiner eigenen Frequenz oder einer davon abgeleiteten Frequenz, beispielsweise einem Vielfachen davon, bereitgestellt wird, auf. Das Zeilensignal SYNCl umfaßt beispielsweise Zeilenfrequenzinformation . Der zweite Bildinfor- mationswert M enthält beispielsweise Helligkeitsinformation eines darzustellenden Bildes, wobei gilt:
0 ≤ M ≤ P. Der Ausgang der ersten Nachlaufsynchronisations- einheit 60 ist mit dem Eingang 11 des programmierbaren Zählers 51 verbunden. Der Ausgang 31 des programmierbaren Zäh- lers 51 ist mit dem Eingang 23 des ersten Vergleichers 53 und mit dem Eingang 26 des zweiten Vergleichers 55 verbunden. Der Ausgang 32 des ersten Vergleichers 53 ist mit dem Rücksetzeingang 15 des programmierbaren Zählers 51 verbunden. Am Ausgang 30 des zweiten Vergleichers 55 ist das modulierte Signal MOD abgreifbar. Der erste Bildinformationswert P ist entsprechend der gewünschten Wiederholfrequenz des modulierten Signals MOD einstellbar.
Das Zeilensignal SYNCl wird über die erste Nachlaufsynchroni- sationseinheit 60 dem Eingang 11 des programmierbaren Zählers 51 zugeführt. Der programmierbare Zähler 51 zählt die Impulse des Zeilensignals SYNCl und bildet jeweils einen Zählerstand. Der am Ausgang 31 des programmierbaren Zählers 51 bereitgestellte Zählerstand wird im ersten Vergleicher 53 mit dem er- sten Bildinformationswert P verglichen. Hat der Zählerstand den ersten Bildinformationswert P erreicht, wird der Ausgang 32 des ersten Vergleichers 53 auf den logischen Zustand Eins gesetzt. Gleichzeitig wird der programmierbare Zähler 51 über den Rücksetzeingang 15 zurückgesetzt. Der zweite Vergleicher 55 vergleicht den Zählerstand des programmierbaren Zählers 51 mit dem zweiten Bildinformationswert M. Solange der Zählerstand kleiner als der zweite Bildinformationswert M ist liegt am Ausgang 30 des zweiten Vergleichers 55 der logische Zustand Eins an. Sobald der zweite Bildinformationswert M erreicht wird, geht der Ausgang 30 des zweiten Vergleichers 55 auf den logischen Zustand Null.
Vorteilhafterweise folgt das am Ausgang 30 des zweiten Vergleichers 55 bereitgestellte modulierte Signal MOD dem Takt des Zeilensignals SYNCl. Dadurch, dass das Zeilensignal SYNCl beispielsweise Zeilenfrequenzinformation einer Anzeigeeinheit führt, ist das modulierte Signal MOD auf diese Zeilenfrequenz synchronisiert. Dadurch werden Intermodulationsstörungen signifikant verringert oder verschwinden völlig.
In einer alternativen Ausführungsform kann die Schaltung von Figur 2a auch ohne die erste NachlaufSynchronisationseinheit 60 realisiert sein. Das Zeilensignal SYNCl wird dann direkt dem programmierbaren Zähler 51 über dessen Eingang 11 zugeführt.
Figur 2b zeigt einen Vergleich des zeitlichen Verlaufs des Zeilensignals SYNCl mit dem modulierten Signal MOD anhand der entsprechenden Impulsdiagramme. Hiermit wird das dynamische Verhalten der Schaltung aus Figur 2a verdeutlicht. Der Verlauf des Zeilensignals SYNCl zeigt die Impulse der beispielsweise Zeilenfrequenzinformation der Anzeigeeinheit. Zu einem Startzeitpunkt TO wird der programmierbare Zähler 51 zurückgesetzt. Solange der Zählerstand kleiner als der zweite Bildinformationswert M ist, bleibt das modulierte Signal MOD auf dem logischen Zustand Eins. Zu einem ersten Zeitpunkt Tl hat der Zählerstand den zweiten Bildinformationswert M erreicht und das modulierte Signal MOD geht auf en logischen Zustand Null. Zu einem zweiten Zeitpunkt T2 hat der Zählerstand den ersten Bildinformationswert P erreicht. Der programmierbare Zähler 51 wird zurückgesetzt und das Signal MOD nimmt damit wieder den logischen Zustand Eins an.
Aus Figur 2b ist deutlich zu erkennen, dass das modulierte Signal MOD vorteilhafterweise auf das Zeilensignal SYNCl, also beispielsweise die Zeilenfrequenz einer Anzeigeeinheit, synchronisiert ist.
Figur 3a zeigt eine weitere beispielhafte Ausführungsform des Generators 50 von Figur 1, die ebenfalls auf einer Pulswei- tenmodulation basiert. Die Schaltung aus Figur 3a beinhaltet die Schaltung aus Figur 2a. Zusätzlich zur Schaltung aus Figur 2a umfasst die vorliegende Schaltung Bauteile zum Zuführen eines Bildsignals SYNC2 und eines Verzögerungssignals DATA3. Die zusätzlichen Bauteile sind: ein drittes Register 56 mit einem Eingang 27 zum Zuführen des Verzögerungssignals DATA3, das einen dritten Bildinformationswert N aufweist, ein Verzögerungsglied 57 mit einem Takteingang 16 zum Zuführen des Zeilensignals SYNCl, einem ersten Eingang 13 und einem zweiten Eingang 28, sowie einem Ausgang 33, ein ODER-Gatter 58 mit einem ersten Eingang 17, einem zweiten Eingang 18 und einem Ausgang und eine zweite NachlaufSynchronisationseinheit 61 mit einem Eingang 14 zum Zuführen des Bildsignals SYNC2 und einem Ausgang. Das Bildsignal SYNC2 enthält beispielsweise Bildfrequenzinformation. Der dritte Bildinformationswert N weist beispielsweise Bildverzögerungsinformation des darzustellenden Bildes auf. Die Bildverzögerungsinformation berücksichtigt dabei beispielsweise das verzögerte Umkippen der Kristalle einer Flüssigkristallanzeige, englisch Liquid Crys- tal Display, LCD. Dadurch wird ein block- oder zeilenweises Abblenden, englisch block dimming oder line dimming, ermöglicht. Die Bildung von Schlieren auf einem LCD kann vermieden werden. Der Ausgang der zweiten Nachlaufsynchronisationsein- heit 61 ist mit dem Eingang 13 des Verzögerungsgliedes 57 verbunden. Der Ausgang 32 des zweiten Vergleichers 53 ist mit dem Eingang 17 des ODER-Gatters 58 verbunden. Der Ausgang 33 des Verzögerungsgliedes 57 ist mit dem Eingang 18 des ODER- Gatters 58 verbunden. Der Ausgang des ODER-Gatters ist mit dem Rücksetzeingang 15 des programmierbaren Zählers 51 verbunden. Am Ausgang 33 des Verzögerungsgliedes 57 ist ein verzögertes Signal S2 abgreifbar. Das modulierte Signal MOD ist wie in Figur 2a am Ausgang 30 des zweiten Vergleichers 55 abgreifbar .
Das Verzögerungsglied 57 erzeugt an seinem Ausgang 33 das um den dritten Bildinformationswert N zu dem Bildsignal SYNC2 verzögerte Signal S2, das dem Takt des Zeilensignals SYNCl folgt. Das verzögerte Signal S2 kann über das ODER-Gatter 58 den programmierbaren Zähler 51 zurücksetzen. Der programmierbare Zähler 51 kann außerdem über den logischen Zustand Eins am Ausgang 32 des ersten Vergleichers 53 zurückgesetzt werden. Mit dem ersten Impuls des verzögerten Signals S2 beginnt der programmierbare Zähler 51 zu zählen und bildet jeweils einen Zählerstand. Solange der Zählerstand kleiner als der zweite Bildinformationswert M ist, bleibt das modulierte Signal MOD auf dem logischen Zustand Eins. Sobald der Zählerstand den zweiten Bildinformationswert M erreicht, nimmt das modulierte Signal den logischen Zustand Null an. Der erste Bildinformationswert P kann Werte größer als der dritte Bildinformationswert N oder Werte kleiner als der dritte Bildinformationswert N annehmen. Je nach Wahl des ersten Bildinformationswertes P wird der programmierbare Zähler 51 entweder über das verzögerte Signal S2 oder über den am Ausgang 32 des ersten Vergleichers 53 bei Erreichen des Zählerstandes P erzeugten Impuls zurückgesetzt.
Vorteilhafterweise ist das modulierte Signal MOD synchron zum Zeilensignal SYNCl und zum Bildsignal SYNC2, also zur BiId- und Zeilenfrequenz einer Anzeigeeinheit. Dadurch werden In- termodulationsstörungen signifikant verringert beziehungsweise vermieden.
In einer alternativen Ausführungsform der Schaltung aus Figur 3a kann sowohl die erste NachlaufSynchronisationseinheit 60, als auch die zweite NachlaufSynchronisationseinheit 61 weggelassen werden. Das Zeilensignal SYNCl wird in diesem Fall di- rekt dem Eingang 16 des Verzögerungsgliedes 57 und dem Eingang 11 des programmierbaren Zählers 51 zugeführt. Das Bildsignal SYNC2 wird direkt dem Eingang 13 des Verzögerungsgliedes 57 zugeführt.
Figur 3b zeigt die zur Schaltung aus Figur 3a zugehörigen Impulsdiagramme. Die erste Zeile zeigt den zeitlichen Verlauf des Zeilensignals SYNCl, das die Zeilenfrequenzinformation überträgt. Die zweite Zeile zeigt den zeitlichen Verlauf des Bildsignals SYNC2, das die Bildfrequenzinformation aufweist. Die dritte Zeile zeigt den zeitlichen Verlauf des verzögerten Signals S2. Die vierte Zeile zeigt einen ersten Verlauf des modulierten Signals MOD für den Fall, dass der erste Bildinformationswert P größer ist als die Periode des Bildsignals SYNC2. Die fünfte Zeile zeigt einen zweiten Verlauf des modu- lierten Signals MOD für den Fall, dass der erste Bildinformationswert P kleiner als die Periode des Bildsignals SYNC2 ist . Das verzögerte Signal S2 überträgt den um den dritten Bildinformationswert N gegenüber dem Bildsignal SYNC2 verzögerten Impuls jeweils zu einem Startzeitpunkt TO' . Wie in der vierten Zeile ersichtlich, wird zum Startzeitpunkt TO' der pro- grammierbare Zähler 51 gestartet. Damit nimmt das modulierte Signal MOD den logischen Zustand Eins an. Zu einem ersten Zeitpunkt Tl' hat der Zählerstand den zweiten Bildinformationswert M erreicht und das modulierte Signal MOD geht auf den logischen Zustand Null. Zu einem zweiten Zeitpunkt T2' wird der programmierbare Zähler 51 über den Impuls des verzögerten Signals S2 wieder gestartet. Wie in der fünften Zeile ersichtlich ist, wird ebenfalls zum Startzeitpunkt TO' durch den Impuls des verzögerten Signals S2 der programmierbare Zähler 51 gestartet. Das modulierte Signal MOD geht nimmt den logischen Zustand Eins an. Sobald zu einem ersten Zwischenzeitpunkt Tl'' der zweite Bildinformationswert M erreicht ist, geht das modulierte Signal auf den logischen Zustand Null. Zu einem zweiten Zwischenzeitpunkt T2'' hat der Zählerstand den ersten Bildinformationswert P erreicht. Dies er- zeugt den Rücksetzimpuls am Eingang 15 des programmierbaren Zählers 51. Der Ablauf zwischen dem Startzeitpunkt TO' und dem zweiten Zwischenzeitpunkt T2'' wiederholt sich periodisch bis zu einem dritten Zeitpunkt T3. Zum dritten Zeitpunkt T3 tritt ein weiterer Impuls des verzögerten Signals S2 auf. Dieser setzt den programmierbaren Zähler 51 zurück, wodurch das modulierte Signal MOD den logischen Zustand Eins annimmt.
Aus Figur 3b ist deutlich erkennbar, dass vorteilhafterweise das modulierte Signal MOD synchron zum Zeilensignalen SYNCl und zum Bildsignal SYNC2 ist. Die Ansteuerung eines Segments der insbesondere segmentierten LED-Hintergrundbeleuchtung ist somit synchron zur Bild- und Zeilenfrequenz. Damit werden In- termodulationsstörungen auf der Anzeige signifikant verringert .
Figur 4a zeigt eine dritte beispielhafte Ausführungsform des Generators 50 von Figur 1 basierend auf einer Sigma-Delta- Modulation. Die Schaltung umfasst das zweite Register 54, einen n-bit breiten Summierer 63, eine Kette von n Flip-Flops 62 und die erste NachlaufSynchronisationseinheit 60. Das zweite Register 54 hat einen Eingang 24 zum Zuführen des HeI- ligkeitssignals DATA2, das den zweiten Bildinformationswert M umfaßt. Der Ausgang des zweiten Registers 54 ist mit einem Eingang 19 des Summierers 63 verbunden. Die Flip-Flop-Kette 62 hat einen Takteingang 8, einen n-bit breiten Eingang 9 und einen n-bit breiten Ausgang 35. Der Summierer 63 hat einen Eingang 19, einen Rücksetzeingang 29, einen ersten n-bit breiten Ausgang 34 und einen zweiten Ausgang 30 zum Bereitstellen des modulierten Signals MOD. Die erste Nachlaufsynchronisationseinheit 60 hat einen Eingang 12 zum Zuführen des Zeilensignals SYNCl, das beispielsweise Zeilenfrequenzinfor- mation umfasst. Der Ausgang der ersten NachlaufSynchronisationseinheit 60 ist mit dem Takteingang 8 der Flip-Flop-Kette 62 verbunden. Der Ausgang 35 der Flip-Flop-Kette 62 ist mit dem Rücksetzeingang 29 des Summierers 63 verbunden. Der Ausgang 34 des Summierers 63 ist mit dem Eingang 9 der Flip- Flop-Kette 62 verbunden.
Die vorliegende Schaltung erzeugt mittels Sigma-Delta- Modulation des Helligkeitssignals DATA2 am Ausgang 30 des Summierers 63 das modulierte Signal MOD, das auf den Takt des Zeilensignals SYNCl synchronisiert ist. Der Mittelwert des modulierten Signals MOD entspricht dabei dem Mittelwert des Helligkeitssignals DATA2. Vorteilhafterweise ist das modulierte Signal MOD synchron zum Zeilensignal SYNCl, das beispielsweise Zeilenfrequenzinforma- tion enthält. Dadurch werden Intermodulationsstörungen signifikant verringert.
Alternativ kann die vorliegende Schaltung auch ohne die erste NachlaufSynchronisationseinheit 60 aufgebaut werden. Das Zeilensignal SYNCl wird dann direkt dem Takteingang 8 der Flip- Flop-Kette 62 zugeführt.
Figur 4b zeigt Impulsdiagramme des Zeilensignals SYNCl und des modulierten Signals MOD. Durch die in bekannter Art und Weise durchgeführte Sigma-Delta-Modulation des Helligkeitssignals DATA2, das den zweiten Bildinformationswert M über- trägt, wird das modulierte Signal MOD als Bitstrom erzeugt.
Die Pulsdichte des Bitstroms beträgt entsprechend dem zeitlichen Mittelwert des Helligkeitssignals DATA2 M Prozent.
Aus Figur 4b ist deutlich ersichtlich dass das modulierte Si- gnal MOD synchron zum Zeilensignal SYNCl, also beispielsweise der Zeilenfrequenz einer Anzeigeeinheit, ist. Durch die synchronisierte Ansteuerung werden Intermodulationsstörungen signifikant verringert.
Figur 5 zeigt eine beispielhafte Ausführungsform einer Anzeigeeinheit 102 nach dem vorgeschlagenen Prinzip mit zwei LED- Segmenten einer segmentierten LED-Hintergrundbeleuchtung. Die Anzeigeeinheit 102 umfasst den digitalen Videoprozessor 80 von Figur 1, eine Anzeigeansteuerungseinheit 101, ein erstes LED-Segment 93 und ein zweites LED-Segment 94 einer segmentieren LED-Hintergrundbeleuchtung. Die Anzeigeansteuerungseinheit 101 weist einen ersten Generator 64, einen zweiten Generator 65, einen ersten Schalter, einen zweiten Schalter, eine erste Stromquelle 91 als Ausführungsform des Treibers 70 von Figur 1 und eine zweite Stromquelle 92 ebenfalls als Ausführungsform des Treibers 70 von Figur 1 auf. Die Generatoren
64 und 65 entsprechen in Aufbau und Funktion dem Generator 50 von Figur 1. Der digitale Videoprozessor 80 weist einen Ausgang 81' zum Bereitstellen des Zeilensignals SYNCl, einen Ausgang 81' ' zum Bereitstellen des Bildsignals SYNC2, einen Ausgang 82 ' zum Bereitstellen eines ersten Datensignals
DATA A und einen Ausgang 82 ' ' zum Bereitstellen eines zwei- ten Datensignals DATA_B auf. Der erste Generator 64 weist einen Eingang 12' zum Zuführen des Zeilensignals SYNCl, einen Eingang 14' zum Zuführen des Bildsignals SYNC2, einen Eingang 20' zum Einlesen des Datensignals DATA A und einen Ausgang zum Bereitstellen des ersten modulierten Signals MODI auf. Der zweite Generator 65 weist einen Eingang 12' ' zum Zuführen des Zeilensignals SYNCl, einen Eingang 14'' zum Zuführen des Bildsignals SYNC2, einen Eingang 20' ' zum Einlesen des zweiten Datensignals DATA_B und einen Ausgang zum Bereitstellen des zweiten modulierten Signals MOD2 auf. Die LED-Segmente 93 und 94 umfassen jeweils eine Reihenschaltung mehrerer LEDs. Der Ausgang 81' des digitalen Videoprozessors 80 ist mit dem Eingang 12 ' des ersten Generators 64 und mit dem Eingang 12 ' ' des zweiten Generators 65 verbunden. Der Ausgang 81' ' des digitalen Videoprozessors 80 ist mit dem Eingang 14' des ersten Generators 64 und mit dem Eingang 14' ' des zweiten Generators
65 verbunden. Der Ausgang 82' des digitalen Videoprozessors 80 ist mit dem Eingang 20' des ersten Generators 64 verbunden. Der Ausgang 82'' des digitalen Videoprozessors 80 ist mit dem Eingang 20'' des zweiten Generators 65 verbunden. Der Ausgang des ersten Generators 64 ist über den ersten Schalter mit dem ersten LED-Segment 93 und der ersten Stromquelle 91 verbunden. Der Ausgang des zweiten Generators 65 ist über den zweiten Schalter mit dem zweiten LED-Segment 94 und der zweiten Stromquelle 92 verbunden.
Der digitale Videoprozessor 80 erzeugt an seinem Ausgang 81' das Zeilensignal SYNCl, das Zeilenfrequenzinformation der Anzeigeeinheit 102 enthält. An seinem Ausgang 81'' stellt der digitale Videoprozessor 80 das Bildsignal SYNC2, das Bildfrequenzinformation der Anzeigeeinheit 102 enthält, bereit. An seinem Ausgang 81' ' erzeugt der digitale Videoprozessor 80 das erste Datensignal DATA_A, das den ersten Bildinformationswert P, den zweiten Bildinformationswert M und den dritten Bildinformationswert N umfasst. An seinem Ausgang 82'' erzeugt der digitale Videoprozessor 80 das zweite Datensignal DATA_B, das den ersten Bildinformationswert P, den zweiten Bildinformationswert M und den dritten Bildinformationswert N umfasst. Zusätzlich generiert der digitale Videoprozessor 80 alle Signale, die für die Darstellung eines Bildes auf einer Anzeige erforderlich sind. Der erste Generator 64 liest die an seinem Eingang 20' anliegenden Bildinformationswerte P, M und N über eine serielle Schnittstelle ein. Durch Modulation des ersten Datensignals DATA A mit dem Zeilensignal SYNCl und dem Bildsignal SYNC2 erzeugt der erste Generator 64 an seinem Ausgang das erste modulierte Signal MODI. Das erste modulierte Signal MODI steuert den ersten Schalter des über die erste Stromquelle 91 betriebenen ersten LED-Segments 93. Der zweite Generator 65 liest die über das zweite Datensignal DATA_B zugeführten Bildinformationswerte P, M und N über eine serielle Schnittstelle ein. Durch Modulation des Zeilensignals SYNCl und des Bildsignals SYNC2 mit dem zweiten Datensignal DATA_B erzeugt der zweite Generator 65 an seinem Ausgang das zweite modulierte Signal MOD2. Das zweite modulierte Signal MOD2 steuert den zweiten Schalter des über die zweite Stromquelle 92 betriebenen zweiten LED-Segments 94. Vorteilhafterweise ist sowohl das erste modulierte Signal MODI als auch das zweite modulierte Signal MOD2 synchron zum Zeilensignal SYNCl und zum Bildsignal SYNC2. Dadurch, dass die Ansteuerung des ersten LED-Segments 93 und die Ansteue- rung des zweiten LED-Segments 92 sowohl untereinander als auch jeweils auf die Zeilenfrequenz und auf die Bildfrequenz synchronisiert sind, werden Intermodulationsstörungen vermieden .
Figur 6 zeigt eine weitere beispielhafte Ausführungsform der Anzeigeeinheit 102 nach dem vorgeschlagenen Prinzip mit vier LED-Segmenten einer segmentierten LED-Hintergrundbeleuchtung. Die Anzeigeeinheit 102 umfasst die Anzeigeeinheit 102 von Figur 5, sowie eine zusätzliche Anzeigeansteuerungseinheit 101, zwei zusätzliche LED-Segmente und eine Spannungsversorgung 59. Insgesamt werden vier LED-Segmente einer segmentierten LED-Hintergrundbeleuchtung angesteuert. Im Unterschied zu Figur 5 ist die Stromquelle einschließlich zugehörigem Schalter in dieser Ausführungsform allgemein als Treiber entsprechend dem Treiber 70 von Figur 1 dargestellt. Zusätzlich zu Figur 5 weist der digitale Videoprozessor 80 zwei weitere Ausgänge zum Bereitstellen eines dritten Datensignals DATA_C und eines vierten Datensignals DATA_D auf. Die Datensignale DATA_C und DATA_D weisen jeweils, die für das zugehörige LED-Segment ge- nerierten Bildinformationswerte P, M und N auf. Die Ausgänge der beiden Anzeigeansteuerungseinheiten 101 sind jeweils mit dem Eingang eines LED-Segments verbunden. Die LED-Segmente sind jeweils zusätzlich mit der Spannungsversorgung 59 verbunden .
Wie in Figur 5 beschrieben, stellt jede Anzeigeansteuerungseinheit 101 an ihren Ausgängen zwei durch Modulation des Zeilensignals und des Bildsignals mit dem ersten oder zweiten Datensignal erzeugte Steuersignale bereit. Jedes Steuersignal wird einem LED-Segment zugeführt.
Durch die synchrone Ableitung aller Steuersignale von der Zeilenfrequenz und der Bildfrequenz der Anzeigeeinheit 102 werden vorteilhafterweise alle LED-Segmente synchron angesteuert. Intermodulationsstörungen werden somit vermieden.
Bezugszeichenliste
Takteingang
9 - 14 Eingang
15 Rücksetzeingang
16 Takteingang
17 - 29 Eingang
30 - 35 Ausgang
50 Generator
51 programmierbarer Zähler
52 erstes Register
53 erster Vergleicher
54 zweites Register
55 zweiter Vergleicher
56 drittes Register
57 Verzögerungsglied
58 ODER-Gatter
59 SpannungsVersorgung
60 erste NachlaufSynchronisationseinheit
61 zweite NachlaufSynchronisationseinheit
62 Flip-Flop-Kette 63 Summierer 64 erster Generator 65 zweiter Generator 70 Treiber 71 Eingang 72 Ausgang 74 erster Treiber 75 zweiter Treiber 80 digitaler Videoprozessor 81, > > 11 I , QöIl Ausgang 82, 82', Ausgang
91 erste Stromquelle
92 zweite Stromquelle
93 erstes LED-Segment
94 zweites LED-Segment
100, 101 Anzeigeansteuerungseinheit
102 Anzeigeeinheit
SYNC Synchronisationssignal
DATA Datensignal
MOD moduliertes Signal
SYNCl Zeilensignal
SYNC2 Bildsignal
DATAl PuIsweitensignal
DATA2 Helligkeitssignal
DATA3 Verzögerungssignal
DATA_A erstes Datensignal
DATA_B zweites Datensignal
DATA_C drittes Datensignal
DATA_D viertes Datensignal
MODI erstes moduliertes Signal
MOD2 zweites moduliertes Signal
ST Steuersignal
S2 verzögertes Signal
TO, TO' StartZeitpunkt
Tl, Tl' erster Zeitpunkt
T2, T2 ' zweiter Zeitpunkt
Tl' ' erster Zwischenzeitpunkt
T2' ' zweiter Zwischenzeitpunkt
T3 dritter Zeitpunkt

Claims

Patentansprüche
1. Schaltungsanordnung zur Steuerung einer insbesondere segmentierten LED-Hintergrundbeleuchtung für eine Anzeige, aufweisend einen Generator (50) mit einem Eingang (10) zum
Zuführen eines Synchronisationssignals (SYNC) , das Zeilenfre- quenzinformation der Anzeigeeinheit umfasst, einem weiteren Eingang (20) zum Zuführen eines Datensignals (DATA), das Bildinformation der Anzeige umfasst, und mit einem Ausgang zum Bereitstellen eines modulierten Signals (MOD) zur Steuerung der insbesondere segmentierten LED-Hintergrundbeleuchtung.
2. Schaltungsanordnung nach Anspruch 1, wobei das Synchronisationssignal (SYNC) Bildfrequenzinformation und Zeilenfrequenzinformation der Anzeigeeinheit umfasst .
3. Schaltungsanordnung nach Anspruch 1 oder 2, wobei der Eingang (10) zum Zuführen des Synchronisationssignals (SYNC) des Generators (50) mit einer NachlaufSynchronisationseinheit verbunden ist.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, wobei der Generator (50) so ausgelegt ist, dass das modulierte Signal (MOD) auf das Synchronisationssignal (SYNC) getaktet ist.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, wobei der Generator (50) zum Bereitstellen des modulierten
Signals (MOD) in Abhängigkeit einer Modulation des Synchronisationssignals (SYNC) mit dem Datensignal (DATA) ausgelegt ist .
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, wobei das Datensignal (DATA) mindestens eine Bildhelligkeitsinformation der Anzeige umfasst.
7. Schaltungsanordnung nach einem der Ansprüche 1 bis 6, wobei das Datensignal (DATA) zusätzlich eine jeweilige Bildverzögerungsinformation zu einer segmentweise gesteuerten LED-Hintergrundbeleuchtung der Anzeige umfasst.
8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, wobei der Generator (50) einen Pulsweitenmodulator umfasst.
9. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, wobei der Generator (50) einen Sigma-Delta-Modulator umfasst.
10. Anzeigeansteuerungseinheit (100) mit einer Schaltungsanordnung nach einem der Ansprüche 1 bis 9, umfassend einen Treiber (70) mit einem Eingang (71), der mit dem Ausgang (30) des Generators (50) verbunden ist, und mit einem Ausgang (72), der mit einem LED-Segment der insbesondere segmentierten LED-Hintergrundbeleuchtung verbindbar ist.
11. Anzeigeansteuerungseinheit (101) nach Anspruch 10, umfassend - eine weitere Schaltungsanordnung nach einem der Ansprüche 1 bis 9, mit einem Eingang zum Zuführen des Synchronisationssignals (SYNC), das Zeilenfrequenzinformation der Anzeigeeinheit umfasst, einem weiteren Eingang zum Zuführen eines weiteren Datensignals (DATA_B) , das Bildinformation für ein wei- teres verbindbares LED-Segment umfasst und mit einem Ausgang zum Bereitstellen eines weiteren modulierten Signals (MOD2), - einen weiteren Treiber (70), mit einem Eingang zum Zuführen des weiteren modulierten Signals (MOD2) und einen Ausgang (72), der mit dem weiteren verbindbaren LED-Segment der segmentierten LED-Hintergrundbeleuchtung koppelbar ist.
12. Anzeigeansteuerungseinheit (101) nach Anspruch 11, wobei das Synchronisationssignal (SYNC) Bildfrequenzinformation und Zeilenfrequenzinformation der Anzeigeeinheit um- fasst .
13. Anzeigeeinheit (102) mit einer Anzeigeansteuerungsein- heit (101) nach Anspruch 11 oder 12, umfassend
- einen digitalen Videoprozessor (80) mit Ausgängen zum Bereitstellen des Synchronisationssignals (SYNC) und zum Bereitstellen mindestens eines ersten und eines zweiten Datensignals (DATA, DATA_2) zur Ansteuerung eines ersten und eines zweiten LED-Segments, wobei die Ausgänge des digitalen Videoprozessors mit zugeordneten Eingängen der Anzeigeansteuerungseinheit (101) gekoppelt sind,
- mindestens ein erstes und ein zweites LED-Segment (93, 94) der segmentierten LED-Hintergrundbeleuchtung, die jeweils mit den Ausgängen der Anzeigeansteuerungseinheit (101) verbunden sind.
14. Verfahren zum Erzeugen eines modulierten Signals (MOD), das folgende Schritte umfasst: a) Zuführen eines Synchronisationssignals (SYNC), das Zeilenfrequenzinformation einer Anzeigeeinheit umfasst, b) Zuführen eines Datensignals (DATA) , das wenigstens Bildhelligkeitsinformation der Anzeige aufweist, c) Bereitstellen eines modulierten Signals (MOD) durch Überlagerung des Synchronisationssignals (SYNC) mit dem Datensignal (DATA) .
15. Verfahren nach Anspruch 14, wobei das Synchronisationssignal (SYNC) Bildfrequenzinformation und Zeilenfrequenzinformation der Anzeigeeinheit um- fasst .
16. Verfahren nach Anspruch 14 oder 15, wobei das Synchronisationssignal (SYNC) über eine Nachlaufsynchronisationseinheit (60) zugeführt wird.
17. Verfahren nach einem der Ansprüche 14 bis 16, wobei das Datensignal (DATA) zusätzlich Bildverzögerungsinformation zu einer segmentweise gesteuerten LED-Hintergrundbeleuchtung der Anzeige umfasst.
18. Verfahren nach einem der Ansprüche 14 bis 17, wobei das Bereitstellen des modulierten Signals (MOD) mittels Pulsweitenmodulation erfolgt.
19. Verfahren nach einem der Ansprüche 14 bis 17, wobei das Bereitstellen des modulierten Signals (MOD) mittels Sigma-Delta-Modulation erfolgt.
20. Verfahren nach einem der Ansprüche 14 bis 19, wobei das modulierte Signal (MOD) mindestens dem ersten Segment (93) einer segmentierten LED-Hintergrundbeleuchtung zu- geführt wird.
PCT/EP2008/059023 2007-07-18 2008-07-10 Schaltungsanordnung und verfahren zur ansteuerung insbesondere segmentierter led-hintergrundbeleuchtungen Ceased WO2009010449A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010516472A JP5303554B2 (ja) 2007-07-18 2008-07-10 回路装置、表示駆動装置、表示装置及びセグメントｌｅｄバックライトの駆動方法
US12/669,752 US8786540B2 (en) 2007-07-18 2008-07-10 Circuit arrangement and method for driving segmented LED backlights in particular
US13/559,999 US9390659B2 (en) 2007-07-18 2012-07-27 Circuit configuration and method for controlling particularly segmented LED background illumination

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007033471.2 2007-07-18
DE102007033471A DE102007033471B4 (de) 2007-07-18 2007-07-18 Schaltungsanordnung und Verfahren zur Ansteuerung segmentierter LED-Hintergrundbeleuchtungen

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/669,752 A-371-Of-International US8786540B2 (en) 2007-07-18 2008-07-10 Circuit arrangement and method for driving segmented LED backlights in particular
US13/559,999 Continuation-In-Part US9390659B2 (en) 2007-07-18 2012-07-27 Circuit configuration and method for controlling particularly segmented LED background illumination

Publications (1)

Publication Number Publication Date
WO2009010449A1 true WO2009010449A1 (de) 2009-01-22

Family

ID=39769192

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/059023 Ceased WO2009010449A1 (de) 2007-07-18 2008-07-10 Schaltungsanordnung und verfahren zur ansteuerung insbesondere segmentierter led-hintergrundbeleuchtungen

Country Status (5)

Country Link
US (1) US8786540B2 (de)
JP (1) JP5303554B2 (de)
KR (1) KR101117368B1 (de)
DE (1) DE102007033471B4 (de)
WO (1) WO2009010449A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5333758B2 (ja) * 2009-02-27 2013-11-06 東芝ライテック株式会社 照明装置および照明器具
JP5348410B2 (ja) 2009-06-30 2013-11-20 東芝ライテック株式会社 口金付ランプおよび照明器具
US8324789B2 (en) * 2009-09-25 2012-12-04 Toshiba Lighting & Technology Corporation Self-ballasted lamp and lighting equipment
JP2011091033A (ja) 2009-09-25 2011-05-06 Toshiba Lighting & Technology Corp 発光モジュール、電球形ランプおよび照明器具
CN102032481B (zh) 2009-09-25 2014-01-08 东芝照明技术株式会社 附带灯口的照明灯及照明器具
US8678618B2 (en) 2009-09-25 2014-03-25 Toshiba Lighting & Technology Corporation Self-ballasted lamp having a light-transmissive member in contact with light emitting elements and lighting equipment incorporating the same
CN102930835B (zh) * 2012-11-16 2015-02-04 深圳市华星光电技术有限公司 背光调光电路及背光调光方法
US10201049B1 (en) * 2017-08-03 2019-02-05 Apple Inc. Local display backlighting systems and methods
KR102103183B1 (ko) * 2018-08-07 2020-05-29 주식회사엘디티 Ｌｅｄ를 구동하기 위한 회로 및 그 방법
TWI695585B (zh) 2019-07-31 2020-06-01 力林科技股份有限公司 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法
US10966296B1 (en) * 2019-09-18 2021-03-30 Novatek Microelectronics Corp LED controller, LED control device and LED control method
TWI723669B (zh) * 2019-12-06 2021-04-01 新唐科技股份有限公司 背光裝置及驅動方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020057238A1 (en) * 2000-09-08 2002-05-16 Hiroyuki Nitta Liquid crystal display apparatus
US20040125062A1 (en) * 1999-10-25 2004-07-01 Tsunenori Yamamoto Liquid crystal display apparatus
DE10357776A1 (de) * 2003-12-10 2005-07-14 Austriamicrosystems Ag Steueranordnung mit Leuchtdiode

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3027298B2 (ja) * 1994-05-31 2000-03-27 シャープ株式会社 バックライト制御機能付き液晶表示装置
JP2000069432A (ja) * 1998-08-24 2000-03-03 Alps Electric Co Ltd 走査線変換装置
JP2001195031A (ja) 1999-10-27 2001-07-19 Internatl Business Mach Corp <Ibm> ガンマ補正用基準電位発生回路
JP2001147675A (ja) * 1999-11-24 2001-05-29 Matsushita Electric Works Ltd 表示器
JP4491632B2 (ja) * 2000-04-07 2010-06-30 日本電気株式会社 液晶表示装置の駆動方法
US6982686B2 (en) * 2000-06-15 2006-01-03 Sharp Kabushiki Kaisha Liquid crystal display device, image display device, illumination device and emitter used therefore, driving method of liquid crystal display device, driving method of illumination device, and driving method of emitter
US20020159002A1 (en) * 2001-03-30 2002-10-31 Koninklijke Philips Electronics N.V. Direct backlighting for liquid crystal displays
US7417616B2 (en) * 2002-09-04 2008-08-26 Samsung Electronics Co., Ltd. Inverter for liquid crystal display
JP2004191490A (ja) * 2002-12-09 2004-07-08 Hitachi Displays Ltd 液晶表示装置
KR100920353B1 (ko) * 2003-03-14 2009-10-07 삼성전자주식회사 표시 장치용 광원의 구동 장치
US8358262B2 (en) * 2004-06-30 2013-01-22 Intel Corporation Method and apparatus to synchronize backlight intensity changes with image luminance changes
JP4912597B2 (ja) * 2004-07-13 2012-04-11 パナソニック株式会社 液晶表示装置
JP3994997B2 (ja) * 2004-11-22 2007-10-24 株式会社日立製作所 液晶表示装置
TW200629210A (en) 2004-11-26 2006-08-16 Hitachi Displays Ltd Liquid-crystal display device and method of driving liquid-crystal display device
KR101266672B1 (ko) * 2004-12-29 2013-05-28 엘지디스플레이 주식회사 액정표시장치와 그 제어방법
KR100700647B1 (ko) * 2005-01-24 2007-03-27 삼성에스디아이 주식회사 액정 표시 장치
US7956838B2 (en) 2005-01-25 2011-06-07 Sharp Kabushiki Kaisha Display device, instrument panel, automatic vehicle, and method of driving display device
TWI285350B (en) * 2005-07-29 2007-08-11 Innolux Display Corp A liquid crystal display
JP2007086725A (ja) * 2005-09-22 2007-04-05 Ngk Insulators Ltd 液晶ディスプレイのバックライト及び同バックライトの発光制御方法
DE102005049579A1 (de) * 2005-10-17 2007-04-19 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Lichtquelle, die mischfarbiges Licht aussendet, und Verfahren zur Steuerung des Farbortes einer solchen Lichtquelle
KR101192779B1 (ko) * 2005-12-29 2012-10-18 엘지디스플레이 주식회사 액정 표시장치의 구동장치 및 구동방법
US7768216B2 (en) * 2006-06-28 2010-08-03 Austriamicrosystems Ag Control circuit and method for controlling light emitting diodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040125062A1 (en) * 1999-10-25 2004-07-01 Tsunenori Yamamoto Liquid crystal display apparatus
US20020057238A1 (en) * 2000-09-08 2002-05-16 Hiroyuki Nitta Liquid crystal display apparatus
DE10357776A1 (de) * 2003-12-10 2005-07-14 Austriamicrosystems Ag Steueranordnung mit Leuchtdiode

Also Published As

Publication number Publication date
KR101117368B1 (ko) 2012-03-07
KR20100031778A (ko) 2010-03-24
US8786540B2 (en) 2014-07-22
US20100315442A1 (en) 2010-12-16
JP5303554B2 (ja) 2013-10-02
JP2010533885A (ja) 2010-10-28
DE102007033471A1 (de) 2009-01-22
DE102007033471B4 (de) 2011-09-22

Similar Documents

Publication Publication Date Title
DE102007033471B4 (de) Schaltungsanordnung und Verfahren zur Ansteuerung segmentierter LED-Hintergrundbeleuchtungen
DE19954240B4 (de) Datenschnittstelle
DE10136517B4 (de) Flüssigkristallanzeige und Verfahren zum Ansteuern einer Flüssigkristallanzeige
DE69635399T2 (de) Verfahren und einrichtung zum steuern einer flüssigkristallanzeige
DE69533841T2 (de) Led-matrixschnittstelle
DE102012110068B4 (de) Flachbildschirmvorrichtung
DE102012106352B4 (de) Flachpaneelanzeige und treiberschaltkreis derselben
DE102009034851A1 (de) Flüssigkristalldisplay und Verfahren zum Ansteuern desselben
DE19915020A1 (de) Steuerschaltung für ein Videoanzeigesystem und Verfahren zum Übertragen von Videodaten in einem Videoanzeigesystem
DE10336236A1 (de) Anzeigevorrichtung, Anzeigesystem und Kabel
DE69531441T2 (de) Bildanzeigegerät
DE2654050A1 (de) Taktsignalsteuersystem fuer mikrocomputersysteme
DE3621524C2 (de)
DE112012007132T5 (de) Takttreiber für Flüssigkristallanzeige
DE3702335A1 (de) Fluessigkristallanzeigevorrichtung
DE4200754A1 (de) Flachplattenanzeigevorrichtung
DE102016219347A1 (de) Steuergerät, insbesondere Steuergerät für ein Kraftfahrzeug
DE102021116912B4 (de) Vorrichtung und Verfahren zur Synchronisation von PWM-Pulsen zum Ansteuern wenigstens eines Leuchtmittels
DE3642193C2 (de)
DE3623090A1 (de) Lumineszierendes anzeigefeld
DE10200047A1 (de) Vorschaltgerät für eine Lampe und Verfahren zum betreiben eines Vorschaltgeräts für eine Lampe
DE112022003339T5 (de) Halbleitervorrichtung, anzeigevorrichtung und fahrzeug
EP0961259B1 (de) Ansteuersystem eines Flüssigkristallbildschirms
DE69526001T2 (de) Anzeigevorrichtung zur Anzeige von Videosignalen aus verschiedenen Videonormen
DE102004020541B4 (de) Anordnung und Verfahren zur Ansteuerung mehrerer Grafikdisplays

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08774985

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2010516472

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20107003371

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12669752

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 08774985

Country of ref document: EP

Kind code of ref document: A1