WO2008142121A2

WO2008142121A2 - Spannungsregler und verfahren zur spannungsregelung

Info

Publication number: WO2008142121A2
Application number: PCT/EP2008/056281
Authority: WO
Inventors: Mark Niederberger
Original assignee: Austriamicrosystems Ag
Priority date: 2007-05-22
Filing date: 2008-05-21
Publication date: 2008-11-27
Also published as: WO2008142121A3; DE102007023652A1; DE102007023652B4

Abstract

Ein Spannungsregler umfasst einen Eingang (11) zum Zuführen einer Eingangsspannung (VIN), einen Ausgang (12) zum Bereitstellen einer Ausgangsspannung (VOUT) und eine Serienschaltung (13), die zwischen den Eingang (11) und den Ausgang (12) geschaltet ist. Die Serienschaltung (13) weist einen ersten Transistor (14) zum Abschalten eines Stromflusses von dem Ausgang (12) zu dem Eingang (11) und einen zweiten Transistor (19) zum Einstellen der Ausgangsspannung (VOUT) in Abhängigkeit von einer Referenzspannung (VREF) auf.

Description

Beschreibung

Spannungsregler und Verfahren zur Spannungsregelung

Die vorliegende Erfindung betrifft einen Spannungsregler und ein Verfahren zur Spannungsregelung.

Spannungsregler stellen häufig mittels einer ungeregelten Eingangsspannung eine niedrigere Ausgangsspannung bereit. Die somit geregelte Ausgangsspannung kann als Versorgungsspannung für eine Analog- oder Digitalschaltung verwendet werden. Bei einer Unterbrechung der Eingangsspannung kann die Ausgangsspannung höher als die Eingangsspannung sein. Fließt in einem derartigen Fall ein Rückwärtsstrom von einem Ausgang zu einem Eingang, so nimmt die Ausgangsspannung ab. Häufig wird ein p-Kanal Metall-Oxid-Halbleiter Feldeffekttransistor, abgekürzt p-Kanal MOSFET, zur Regelung der Ausgangsspannung eingesetzt. Wird die Eingangsspannung dem Substrat des p-Kanal MOSFETs zugeleitet, so kann bei einer Unterbrechung der Ein- gangsspannung eine Source/Substrat- oder eine Drain/Substrat- Diode des p-Kanal MOSFETs leiten.

Dokument EP 1669831 Al beschreibt eine Ausgangsstufe eines Spannungsreglers. Die Ausgangstufe weist zwei seriell zuein- ander geschaltete MOS-Bauelemente auf.

Aufgabe der vorliegenden Erfindung ist es, einen Spannungsregler und ein Verfahren zur Spannungsregelung bereitzustellen, mit dem ein Rückwärtsstrom von einem Ausgang des Span- nungsreglers zu einem Eingang des Spannungsreglers vermieden werden kann. Diese Aufgabe wird mit dem Gegenstand des Patentanspruchs 1 und dem Verfahren gemäß Patentanspruch 11 gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche.

In einer Ausführungsform umfasst ein Spannungsregler einen Eingang, einen Ausgang und eine Serienschaltung, die den Eingang mit dem Ausgang koppelt. Die Serienschaltung umfasst einen ersten und einen zweiten Transistor.

Eine Eingangsspannung wird dem Spannungsregler an dem Eingang zugeführt. Der Spannungsregler gibt eine Ausgangsspannung an dem Ausgang ab. Der erste Transistor ist zum Abschalten eines Stromflusses von dem Ausgang zu dem Eingang vorgesehen. Der zweite Transistor dient zum Einstellen der Ausgangsspannung in Abhängigkeit von einer Referenzspannung.

Mit Vorteil kann mittels des ersten Transistors der Strom- fluss vom Ausgang zum Eingang unterbrochen werden. Der erste Transistor dient somit als Schalter und unterbricht einen Rückwärtsstrom. Der Rückwärtsstrom ist ein Strom, der vom Ausgang zum Eingang fließt. Der zweite Transistor ist als Regeltransistor vorgesehen, welcher die Ausgangsspannung regelt. Vorteilhafterweise sind für die Funktion des Abschal- tens des Rückwärtsstroms und die Funktion der Regelung der Ausgangsspannung zwei Transistoren vorgesehen.

Bevorzugt sind der erste und der zweite Transistor seriell zueinander geschaltet.

In einer Ausführungsform ist ein Substratanschluss des ersten Transistors an einen Substratanschluss des zweiten Transistors angeschlossen. In einer Ausführungsform ist ein Abgriff zwischen dem ersten und dem zweiten Transistor mit den Substratanschlüssen des ersten und der zweiten Transistors verbunden.

In einer Ausführungsform umfasst der Spannungsregler eine

Steuereinrichtung, die eingangsseitig mit dem Eingang und dem Ausgang und ausgangsseitig mit einem Steueranschluss des ersten Transistors gekoppelt ist. Die Steuereinrichtung ist so ausgelegt, dass sie eine Steuerspannung an den Steueran- Schluss des ersten Transistors derart abgibt, dass ein Rückwärtsstrom vermieden ist. Die Steuereinrichtung umfasst eine Steuerschaltung, die zwischen den Steueranschluss des ersten Transistors und den Ausgang geschaltet ist. Die Steuereinrichtung kann eine erste Steuereinheit umfassen, die zwischen den Steueranschluss des ersten Transistors und den Eingang geschaltet ist.

In einer Weiterbildung weist die Steuerschaltung eine Serienschaltung auf, die einen fünften Transistor und einen Wider- stand umfasst. Die Serienschaltung ist zwischen den Steueranschluss des ersten Transistors und den Ausgang geschaltet ist. Der Widerstand kann als Polysiliziumwiderstand, Diffusionswiderstand, Metallfilmwiderstand oder MOSFET, der als Widerstand geschaltet ist, ausgebildet sein.

In einer Ausführungsform umfasst der Spannungsregler einen Kopplungswiderstand, der den Steueranschluss des ersten Transistors mit dem Abgriff zwischen dem ersten und dem zweiten Transistor verbindet.

In einer Ausführungsform verbindet der Kopplungswiderstand den Steueranschluss des ersten Transistors mit den Substratanschlüssen des ersten und des zweiten Transistors. - A -

Der Kopplungswiderstand kann Polysiliziumwiderstand, Diffusionswiderstand, Metallfilmwiderstand oder MOSFET, der als Widerstand geschaltet ist, ausgebildet sein.

In einer Ausführungsform umfasst ein Verfahren zur Spannungsregelung ein Zuführen einer Eingangsspannung an einen Eingang. Darüber hinaus umfasst das Verfahren ein Bereitstellen einer Ausgangsspannung an einem Ausgang. Zum Bereitstellen der Ausgangsspannung fließt ein Ausgangsstrom in einem Aus- gangszweig, der den Ausgang mit dem Eingang koppelt. Der Ausgangsstrom hängt von einer Referenzspannung ab. Weiter umfasst das Verfahren das Abschalten des Ausgangszweiges in Abhängigkeit von der Eingangsspannung und der Ausgangsspannung.

Mit Vorteil kann der Ausgangsstrom in Abhängigkeit von den Werten der Eingangsspannung und der Ausgangsspannung näherungsweise vollständig abgeschaltet werden, so dass ein Rückwärtsstrom vermieden werden kann. Die Ausgangsspannung wird dabei mittels eines Wertes der Referenzspannung eingestellt. Mit Vorteil wird ein Strom durch den Ausgangszweig vermieden, wenn die Eingangsspannung einen kleineren Wert als die Ausgangsspannung aufweist.

Der Ausgangszweig kann einen ersten und einen zweiten Tran- sistor umfassen. Die gesteuerten Strecken der beiden Transistoren können seriell zueinander geschaltet sein.

In einer Ausführungsform liegt eine Substratspannung gleichzeitig an einem Substratanschluss des ersten Transistors und an einem Substratanschluss des zweiten Transistors an.

In einer Ausführungsform wird eine Steuerspannung in Abhängigkeit von der Eingangsspannung und der Ausgangsspannung er- zeugt. Die Steuerspannung wird einem Steueranschluss des ersten Transistors zugeführt.

In einer Ausführungsform kann der Spannungsregler als low drop-out regulator, abgekürzt LDO, implementiert sein. In einer Ausführungsform kann ein minimaler Spannungswert vorgegeben sein, um die der Betrag der Eingangsspannung größer als der Betrag der Ausgangspannung ist, so dass ein Ausgangsstrom bereitgestellt werden kann. Der minimale Spannungswert kann als minimale Dropout Voltage bezeichnet sein. Der minimale

Spannungswert kann kleiner als oder gleich 0,5 Volt sein. Der minimale Spannungswert kann alternativ aus einem Intervall zwischen 0,5 Volt und 1,5 Volt sein. Der minimale Spannungswert kann wiederum alternativ größer als oder gleich 1,5 Volt sein.

Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Bauelemente und Schaltungselemente tragen gleiche Bezugszeichen. Insoweit sich Schaltungsteile oder Bauelemente in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.

Es zeigen:

Figuren IA und IB beispielhafte Ausführungsformen eines

Spannungsreglers,

Figuren 2A und 2B weitere beispielhafte Ausführungsformen einer ersten Steuereinheit und

Figuren 3A und 3B weitere beispielhafte Ausführungsformen einer Steuerschaltung. Figur IA zeigt eine beispielhafte Ausführungsform eines Spannungsreglers. Der Spannungsregler 10 umfasst einen Eingang 11, einen Ausgang 12 und eine Serienschaltung 13, welche den Eingang 11 mit dem Ausgang 12 verbindet. Die Serienschaltung 13 weist einen ersten und einen zweiten Transistor 14, 19 auf. Ein Ausgangszweig zwischen dem Eingang 11 und dem Ausgang 12 umfasst somit die Serienschaltung 13. Der erste Transistor 14 weist einen Steueranschluss 15, einen ersten und einen zweiten Anschluss 16, 17 sowie einen Substratanschluss 18 auf. Entsprechend umfasst der zweite Transistor 19 einen Steueranschluss 20, einen ersten und einen zweiten Anschluss 21, 22 sowie einen Substratanschluss 23. Dabei ist der erste Anschluss 16 des ersten Transistors 14 an den Eingang 11 und der zweite Anschluss 17 des ersten Transistors 14 an den ers- ten Anschluss 21 des zweiten Transistors 19 angeschlossen.

Ferner ist der zweite Anschluss 22 des zweiten Transistors 19 an den Ausgang 12 angeschlossen. Der Substratanschluss 18 des ersten Transistors 14 ist direkt an den Substratanschluss 23 des zweiten Transistors 19 angeschlossen. Die Verbindung der beiden Substratanschlüsse 18, 23 ist permanent. Darüber hinaus ist ein Abgriff 24 zwischen dem ersten und dem zweiten Transistor 14, 19 direkt an den Substratanschluss 18 des ersten Transistors 14 und den Substratanschluss 23 des zweiten Transistors 19 angeschlossen. Die Verbindung des Abgriffs 24 an die beiden Substratanschlüsse 18, 23 ist somit permanent. Der erste und der zweite Transistor 14, 19 sind jeweils als ein p-Kanal Feldeffekttransistor ausgebildet. Die beiden Transistoren 14, 19 sind als Metall-Oxid-Halbleiter Feldeffekttransistoren, abgekürzt MOSFETs, realisiert. Dabei ist der erste Transistor 14 als ein Niedervolt-Feldeffekttransistor ausgebildet. Der zweite Transistor 19 hingegen ist als Hochvolt-Feldeffekttransistor realisiert. Ein Niedervolt- Feldeffekttransistor kann beispielsweise für Spannungen zwi- sehen dem ersten und dem zweiten Anschluss bis 3, 6 Volt ausgelegt sein. Hingegen ist ein Hochvolt-Feldeffekttransistor für Spannungen zwischen dem ersten und dem zweiten Anschluss in einem Intervall von 0 Volt bis zumindest 10 Volt ausge- legt. Beispielsweise können Spannungen bis zu 50 Volt zwischen dem ersten und dem zweiten Anschluss des Hochvolt- Feldeffekttransistors angelegt sein.

Darüber hinaus umfasst der Spannungsregler 10 eine Steuerein- richtung 25, welche den Eingang 11 und den Ausgang 12 mit dem Steueranschluss 15 des ersten Transistors 14 verbindet. Die Steuereinrichtung 25 weist eine erste Steuereinheit 26 und eine Steuerschaltung 27 auf. Die erste Steuereinheit 26 verbindet den Eingang 11 mit dem Steueranschluss 15 des ersten Transistors 14. Entsprechend verbindet die Steuerschaltung 27 den Ausgang 12 mit dem Steueranschluss 15 des ersten Transistors 14. Die erste Steuereinheit 26 weist eine Zenerdiode 28 auf. Die Zenerdiode 28 verbindet den Steueranschluss 15 des ersten Transistors 14 mit dem Eingang 11. Dabei ist eine Ano- de der Zenerdiode 24 an den Steueranschluss 15 und eine Kathode der Zenerdiode 24 an den Eingang 11 angeschlossen. Die Steuerschaltung 27 umfasst eine erste Diode 29, die den Ausgang 12 mit dem Steueranschluss 15 des ersten Transistors 14 verbindet. Dabei ist eine Anode der ersten Diode 29 an den Ausgang 12 und eine Kathode der ersten Diode 29 an den Steueranschluss 15 angeschlossen. Darüber hinaus umfasst die Steuerschaltung 27 eine Stromquelle 30, die parallel zu der ersten Diode 30 geschaltet ist. Somit ist ein Anschluss der Stromquelle 30 an den Steueranschluss 15 und ein weiterer An- Schluss der Stromquelle 30 an den Ausgang 12 angeschlossen.

Ferner umfasst der Spannungsregler 10 einen Verstärker 31, der an einem Ausgang 32 mit dem Steueranschluss 20 des zwei- ten Transistors 19 verbunden ist. Der Verstärker 31 weist einen ersten und einen zweiten Eingang 33, 34 auf. Der erste Eingang 33 ist mit dem Ausgang 12 gekoppelt. Der Spannungsregler 10 weist eine Rückkopplungsschaltung 35 auf, die den Ausgang 12 mit einem Bezugspotentialanschluss 39 verbindet. Die Rückkopplungsschaltung 29 ist als Spannungsteiler ausgebildet und umfasst einen ersten und einen zweiten Rückkopplungswiderstand 36, 37 sowie einen Rückkopplungsabgriff 38, der zwischen dem ersten und dem zweiten Rückkopplungswider- stand 36, 37 angeordnet ist. Der erste Rückkopplungswiderstand 36 ist zwischen den Ausgang 12 und den Rückkopplungsabgriff 38 geschaltet. Hingegen ist der zweite Rückkopplungswiderstand 37 zwischen den Rückkopplungsabgriff 38 und den Bezugspotentialanschluss 39 geschaltet. Der erste Eingang 33 des Verstärkers 31 ist mit dem Rückkopplungsabgriff 38 verbunden .

Eine Eingangsspannung VIN wird dem Eingang 11 des Spannungsreglers 10 zugeführt. Der Spannungsregler 10 stellt am Aus- gang 12 eine Ausgangsspannung VOUT bereit. Die Rückkopplungsschaltung 29 erzeugt in Abhängigkeit von der Ausgangsspannung VOUT eine Rückkopplungsspannung VFB, die am Rückkopplungsabgriff 38 bereitgestellt wird. Die Rückkopplungsspannung VFB wird dem ersten Eingang 33 des Verstärkers 31 zugeleitet. Ei- ne Referenzspannung VREF wird dem zweiten Eingang 34 des Verstärkers 31 zugeführt. Der erste Eingang 33 ist als nicht- invertierender Eingang und der zweite Eingang 34 des Verstärkers 31 ist als invertierender Eingang realisiert. Am Ausgang 32 des Verstärkers 31 wird eine Regelspannung VC bereitge- stellt, die in Abhängigkeit von einer Spannungsdifferenz zwischen der Rückkopplungsspannung VFB und der Referenzspannung VREF gebildet wird. Die Regelspannung VC wird dem Steueran- schluss 20 des zweiten Transistors 19 zugeführt. Mittels der Regelspannung VC wird der zweite Transistor 19 derart eingestellt, dass die Rückkopplungsspannung VFB näherungsweise der Referenzspannung VREF entspricht. Ein Wert der Ausgangsspannung VOUT kann somit näherungsweise gemäß folgender Gleichung berechnet werden:

wobei VFB ein Wert der Rückkopplungsspannung, VREF ein Wert der Referenzspannung, Rl ein Widerstandswert des ersten Rückkopplungswiderstandes 36 und R2 ein Widerstandswert des zweiten Rückkopplungswiderstandes 37 ist. Der zweite Transistor 19 dient daher einer Regelung der Ausgangsspannung VOUT in Abhängigkeit von der Referenzspannung VREF. Der Spannungsreg- ler 10 ist somit als low drop-out regulator realisiert.

Die Steuereinrichtung 25 stellt eine Steuerspannung VS aus- gangsseitig bereit, die dem Steueranschluss 15 des ersten Transistors 14 zugeführt wird. Die Steuerspannung VS wird mittels der ersten Steuereinheit 26 und der Steuerschaltung

27 eingestellt. Aufgrund der Polung der Zenerdiode 28 kann die Steuerspannung VS als maximalen Wert den Wert der Eingangsspannung VIN zuzüglich einer Knickspannung der Zenerdiode 28 aufweisen. Die Knickspannung kann als Flussspannung be- zeichnet sein. Die Steuerspannung VS kann wiederum als minimalen Wert den Wert der Eingangsspannung VIN abzüglich der Durchbruchspannung der Zenerdiode 24 annehmen. Die Zenerdiode

28 begrenzt somit die Steuerspannung VS nach oben und nach unten. Daher dient die erste Steuereinheit 26 zur Begrenzung einer Spannungsdifferenz zwischen dem Steueranschluss 15 des ersten Transistors 14 und dem Eingang 11 und somit zwischen der Steuerspannung VS und der Eingangsspannung VIN. Ein Strom IO der Stromquelle 30 fließt zum Ausgang 12. Mittels der Stromquelle 30 der Steuerschaltung 27 wird die Steuerspannung VS reduziert beziehungsweise der Steueranschluss 15 des ersten Transistors 14 entladen. Aufgrund der ersten Diode 29 der Steuerschaltung 27 fließt jedoch ein Strom vom Ausgang 12 zum Steueranschluss 15 des ersten Transistors, falls die Ausgangsspannung VOUT größer als die Summe aus der Steuerspannung VS und einer Knickspannung der ersten Diode 29 ist. Die Steuerspannung VS kann dabei näherungsweise gemäß folgender Gleichung berechnet werden:

VS =VOUT-VK,

wobei VOUT ein Wert der Ausgangsspannung und VK ein Wert der Knickspannung der ersten Diode 29 ist. Aufgrund der Parallelschaltung der Stromquelle 30 und der ersten Diode 29 folgt die Steuerspannung VS weitgehend der Ausgangsspannung VOUT. Falls die Ausgangsspannung VOUT niedriger als die Eingangsspannung VIN ist, fließt kein Strom durch die Zenerdiode 28 und die Steuerspannung VS ist derart niedrig, dass der erste Transistor 14 leitet.

Ist hingegen die Ausgangsspannung VOUT höher als die Eingangsspannung VIN zuzüglich der Knickspannung der Zenerdiode 28, so leitet die Zenerdiode 28. In diesem Fall ist die Steuerspannung VS derart hoch, so dass der erste Transistor 14 sperrt. Daher wird ein Eingangsstrom HN, der durch den Eingang 11 fließt, in diesem Fall unterbrochen. Ein Ausgangsstrom IOUT, der durch den Ausgang 12 fließt, entspricht nähe- rungsweise dem Eingangsstrom HN, da ein Stromverbrauch durch die Rückkopplungsschaltung 29 und die Steuereinrichtung 25 gering ist. Somit wird ein Rückwärtsstrom vermieden. Eine Spannung VBULK liegt an den Substratanschlüssen 18, 23 der beiden Transistoren 14, 19 an. Die beiden Transistoren 14, 19 weisen die identische Substratspannung VBULK auf. Die Substratspannung VBULK ist gleichzeitig die Spannung am Ab- griff 24 zwischen den beiden Transistoren 14, 19. Die Substratspannung VBULK hat somit einen Wert, der zwischen dem Wert der Eingangsspannung VIN und dem Wert der Ausgangsspannung VOUT liegt. Ist die Eingangsspannung VIN höher als die Ausgangsspannung VOUT, so ist der erste Transistor 14 lei- tend, so dass die Substratspannung VBULK näherungsweise den

Wert der Eingangsspannung VIN aufweist. Ist hingegen die Ausgangsspannung VOUT höher als die Eingangsspannung VIN, beispielsweise bei einer Unterbrechung einer Energiezufuhr an den Eingang 11, so sinkt die Ausgangsspannung VOUT unter den von der Referenzspannung VREF vorgegebenen Wert, sodass der zweite Transistor 19 in einen leitenden Betriebszustand geschaltet wird. Aufgrund des leitenden Betriebszustandes des zweiten Transistors 19 ist die Substratspannung VBULK in diesem Fall näherungsweise dem Wert der Ausgangsspannung VOUT. Somit befinden sich die Substratanschlüsse 18, 23 in jedem

Fall auf dem Wert der höheren der beiden Spannungen, nämlich der Eingangsspannung VIN beziehungsweise der Ausgangsspannung VOUT.

Ein Substrat des ersten Transistors 14 und ein Substrat des zweiten Transistors 19 sind n-dotiert. Da dem Substrat über die Substratanschlüsse 18, 23 die höhere der beiden Spannungen VIN, VOUT zugeleitet wird, sperren die pn-Übergänge zwischen dem ersten Anschluss 16 des ersten Transistors 14 und dem Substratanschluss 18, dem zweiten Anschluss 17 des ersten Transistors 14 und dem Substratanschluss 18, dem ersten Anschluss 21 des zweiten Transistors 19 und dem Substratanschluss 23 sowie dem zweiten Anschluss 22 des zweiten Tran- sistors 19 und dem Substratanschluss 23. Somit wird vorteilhafterweise ein unerwünschter Stromfluss über die pn-Über- gänge des ersten und des zweiten Transistors 14, 19 vermieden .

Mit Vorteil vergleicht die Steuereinrichtung 25 die Eingangsspannung VIN und die Ausgangsspannung VOUT und stellt die Steuerspannung VS in Abhängigkeit von einem Vergleichsergebnis bereit. Somit ist die Steuereinrichtung 25 als Verglei- eher ausgebildet, der eingangsseitig mit dem Eingang 11 und dem Ausgang 12 und ausgangsseitig mit dem Steueranschluss 15 des ersten Transistors 14 verbunden ist. Die Steuereinrichtung 25 stellt die Steuerspannung VS mit einem niedrigen Wert bereit, sofern die Ausgangsspannung VOUT einen niedrigeren Wert als die Eingangsspannung VIN annimmt. Hingegen stellt die Steuereinrichtung 25 die Steuerspannung VS mit einem hohen Wert bereit, sofern die Ausgangsspannung VOUT einen höheren Wert als die Eingangsspannung VIN annimmt. Mit Vorteil umfasst die Steuereinrichtung 25 nur sehr wenige Bauelemente, sodass der Spannungsregler 10 mit geringem Aufwand herstellbar ist. Ein Flächenbedarf auf einem Halbleiterkörper, der den Spannungsregler 10 umfasst, ist gering. Die Fläche für die Realisierung des ersten Transistors 14 ist klein.

Ein von der Steuereinrichtung 25 verbrauchter Strom ist niedrig. Darüber hinaus fließt der von der Steuereinrichtung 25 benötigte Strom zu einem großen Anteil in den Ausgang 12 und trägt damit zum Ausgangsstrom IOUT bei. Somit ist eine hohe Energieeffizienz des Spannungsreglers 10 erzielt. Mit Vorteil ist ein Rückwärtsstrom, der im Falle einer höheren Ausgangsspannung VOUT verglichen mit der Eingangsspannung VIN vom Ausgang 12 zum Eingang 11 fließen könnte, vermieden. Bei ei- ner kurzen Unterbrechung der Energieversorgung sinkt die Ausgangsspannung VOUT nicht aufgrund eines Rückwärtsstroms ab.

In einer Ausführungsform ist der erste Transistor 14 derart dimensioniert, dass ein Spannungsabfall zwischen dem ersten und dem zweiten Anschluss 16, 17 des ersten Transistors 14 kleiner 0,3 Volt auch bei dem maximalen Wert für den Ausgangsstrom IOUT und dem minimalen Wert für die Eingangsspannung VIN ist. Somit kann vorteilhafterweise ein Leiten einer der pn-Übergänge des ersten und des zweiten Transistors 14, 19 vermieden werden. Der Spannungsregler 10 weist daher eine gute Latch-up Festigkeit auf.

Figur IB zeigt eine beispielhafte Ausführungsform eines Span- nungsreglers, die eine Weiterbildung der in Figur IA gezeigten Ausführungsform ist. Im Unterschied zu der ersten Steuereinheit 26 gemäß Figur IA weist die erste Steuereinheit 26' gemäß Figur IB eine weitere Serienschaltung auf, die einen dritten und einen vierten Transistor 40, 45 umfasst. Die wei- tere Serienschaltung verbindet den Eingang 11 mit dem Steuer- anschluss 15 des ersten Transistors 14. Dabei ist ein Steuer- anschluss 41 des dritten Transistors 40 an einen ersten Anschluss 42 des dritten Transistors 40 angeschlossen. Ebenso ist ein Steueranschluss 46 des vierten Transistors 45 an ei- nen ersten Anschluss 47 des vierten Transistors 45 angeschlossen. Ferner ist der erste Anschluss 42 des dritten Transistors 40 an einen zweiten Anschluss 48 des vierten Transistors 45 angeschlossen. Ein zweiter Anschluss 43 des dritten Transistors 40 ist mit dem Eingang 11 verbunden. Der erste Anschluss 47 des zweiten Transistors 45 ist mit dem

Steueranschluss 15 des ersten Transistors 14 verbunden. Darüber hinaus ist ein Substratanschluss 44 des dritten Transistors 40 an einen Substratanschluss 49 des vierten Transistors 45 angeschlossen. Ferner sind die beiden Substratanschlüsse 44, 49 an die Substratanschlüsse 18, 23 des ersten und des zweiten Transistors 14, 19 angeschlossen. Der dritte und der vierte Transistor 40, 45 sind als p-Kanal MOSFETs ausgebildet und als Diode geschaltet.

Die Steuerschaltung 27' gemäß Figur IB weist im Unterschied zu der Steuerschaltung 27 gemäß Figur IA einen fünften Transistor 50 auf. Ein Steueranschluss 51 des fünften Transistors 50 ist mit dem Steueranschluss 15 des ersten Transistors 14 verbunden. Ein erster Anschluss 52 des fünften Transistors 50 ist mit dem Ausgang 12 verbunden. Weiter ist ein zweiter Anschluss 53 des fünften Transistors 50 mit dem Steueranschluss 15 des ersten Transistors 14 gekoppelt. Darüber hinaus weist die Steuerschaltung 27' einen Widerstand 54 auf, der zwischen den zweiten Anschluss 53 des fünften Transistors 50 und den Steueranschluss 15 des ersten Transistors 14 geschaltet ist. Der fünfte Transistor 50 ist als Sperrschicht-Feldeffekttransistor, englisch Junction Feldeffekttransistor, abgekürzt JFET, realisiert. Der fünfte Transistor 50 ist als p-Kanal

Transistor ausgebildet. Der Widerstand 54 ist als Polysilizi- umwiderstand realisiert.

Darüber hinaus umfasst der Spannungsregler 10' einen Kopp- lungswiderstand 55, der den Steueranschluss 15 des ersten

Transistors 14 mit dem Abgriff 24 zwischen dem ersten und dem zweiten Transistor 14, 19 verbindet. Der Kopplungswiderstand 55 ist als Polysiliziumwiderstand ausgebildet.

Mit Vorteil wird mittels des Kopplungswiderstandes 55 der erste Transistor 14 schneller in einen sperrenden Zustand geschaltet, wenn die Ausgangsspannung VOUT einen höheren Wert als die Eingangsspannung VIN annimmt. Vorteilhafterweise ist die Steuerspannung VS, die dem ersten Transistor 14 zugeführt wird, nicht sehr unterschiedlich von der Substratspannung VBULK. Die erste Steuereinheit 26' und/oder die Steuerschaltung 27' gemäß Figur IB können auch in den Spannungsregler 10 gemäß Figur IA eingesetzt sein.

In einer alternativen Ausführungsform ist der Widerstand 54 als Diffusionswiderstand oder als Metallfilmwiderstand realisiert. Alternativ kann der Widerstand 54 auch als MOSFET aus- gebildet sein, der als Widerstand geschaltet ist.

In einer alternativen Ausführungsform ist der Kopplungswiderstand 55 als Diffusionswiderstand oder als Metallfilmwiderstand realisiert.

In einer alternativen, nicht gezeigten Ausführungsform um- fasst die erste Steuereinheit 26' den dritten Transistor 40, der den Eingang 11 mit dem Steueranschluss 15 des ersten Transistors 13 verbindet. Der dritte Transistor 40 ist als Widerstand geschaltet. Dabei ist der vierte Transistor 45 durch eine Leitung ersetzt.

In einer alternativen, nicht gezeigten Ausführungsform kann der Widerstand 54 durch eine Leitung ersetzt sein. Der zweite Anschluss 53 des fünften Transistors 50 ist direkt an den

Steueranschluss 51 des fünften Transistors 50 angeschlossen.

Die Funktion der Ausführungsform gemäß Figur IB entspricht derjenigen gemäß Figur IA.

Figur 2A zeigt eine weitere beispielhafte Ausführungsform der ersten Steuereinheit 26' ', wie sie in den Spannungsregler gemäß Figur IA und Figur IB eingesetzt werden kann. Die erste Steuereinheit 26'' gemäß Figur 2A umfasst eine zweite Diode 60. Die zweite Diode 60 koppelt den Steueranschluss 15 des ersten Transistors 14 mit dem Eingang 11. Dabei ist eine Anode der zweiten Diode 60 mit dem Steueranschluss 15 des ersten Transistors 14 und eine Kathode der zweiten Diode 60 mit dem Eingang 11 verbunden. Somit beträgt die Steuerspannung VS maximal den Wert der Eingangsspannung VIN zuzüglich der Knickspannung der Diode 60.

Figur 2B zeigt eine weitere beispielhafte Ausführungsform der ersten Steuereinheit 26' ' ', wie sie in den Spannungsregler gemäß Figur IA und Figur IB eingesetzt werden kann. Gemäß Figur 2B umfasst die erste Steuereinheit 26' ' ' die zweite Diode 60 sowie eine dritte und eine vierte Diode 61, 62. Eine Se- rienschaltung umfassend die dritte und die vierte Diode 61,

62 ist parallel zu der zweiten Diode 60 geschaltet, wobei die dritte und die vierte Diode 61, 62 derart angeordnet sind, dass ihre Durchlassrichtung entgegengesetzt zu der Durchlassrichtung der zweiten Diode 60 ist. Eine Anode der dritten Di- ode 61 ist somit an den Eingang 11 angeschlossen und eine Kathode der vierten Diode 62 ist an den Steueranschluss 15 des ersten Transistors 14 angeschlossen. Eine Kathode der dritten Diode 61 ist an eine Anode der vierten Diode 62 angeschlossen. Nimmt die Eingangsspannung VIN einen Wert an, der höher als die Summe aus der Steuerspannung VS und den beiden Knickspannungen der dritten und der vierten Diode 61, 62 ist, so fließt ein Strom vom Eingang 11 zum Steueranschluss 15 des ersten Transistors 14. Die Steuerspannung VS kann somit als Minimalwert den Wert der Eingangsspannung VIN abzüglich der Summe der beiden Knickspannungen der dritten und der vierten Diode 61, 62 aufweisen. Als Maximalwert kann die Steuerspannung VS den Wert der Eingangsspannung VIN zuzüglich der Knickspannung der zweiten Diode 60 aufweisen. Figur 3A zeigt eine beispielhafte Ausführungsform der Steuerschaltung 27' ', wie sie im Spannungsregler gemäß Figur IA und IB eingesetzt sein kann. Die Steuerschaltung 27' ' gemäß Figur 3A weist einen Widerstand 70 auf. Der Widerstand 70 ist als Polysiliziumwiderstand realisiert. Der Widerstand 70 verbindet den Steueranschluss 15 des ersten Transistors 14 mit dem Ausgang 12.

In einer alternativen Ausführungsform ist der Widerstand 70 als Diffusionswiderstand oder als Metallfilmwiderstand realisiert .

Figur 3B zeigt eine weitere beispielhafte Ausführungsform der Steuerschaltung 27''', wie sie in den Spannungsregler gemäß Figur IA und Figur IB eingesetzt sein kann. Die Steuerschaltung 27''' gemäß Figur 3B weist einen siebten Transistor 71 auf, der als Widerstand geschaltet ist. Der siebte Transistor 71 ist als p-Kanal MOSFET realisiert. Der siebte Transistor 71 verbindet den Steueranschluss 15 des ersten Transistors 14 mit dem Ausgang 12. Ein Steueranschluss des siebten Transistors 71 ist an einen ersten Anschluss des siebten Transistors 71 angeschlossen.

Alternativ kann der siebte Transistor 71 als n-Kanal MOSFET ausgebildet sein.

Bezugszeichenliste

10 Spannungsregler

11 Eingang

12 Ausgang

13 Serienschaltung

14 erster Transistor

15 SteueranSchluss

16 erster Anschluss

17 zweiter Anschluss

18 SubstratanSchluss

19 zweiter Transistor

20 SteueranSchluss

21 erster Anschluss

22 zweiter Anschluss

23 SubstratanSchluss

24 Abgriff

25 Steuereinrichtung

26, 26', 26' ', 26' ' ' erste Steuereinheit

27, 27' , 27' ', 27' ' ' SteuerSchaltung

28 Zenerdiode

29 erste Diode

30 Stromquelle

31 Verstärker

32 Ausgang

33 erster Eingang

34 zweiter Eingang

35 RückkopplungsSchaltung

36 erster Rückkopplungswiderstand

37 zweiter Rückkopplungswiderstand

38 Rückkopplungsabgriff

39 BezugspotentialanSchluss

40 dritter Transistor 41 SteueranSchluss

42 erster Anschluss

43 zweiter Anschluss

44 SubstratanSchluss

45 vierter Transistor

46 SteueranSchluss

47 erster Anschluss

48 zweiter Anschluss

49 SubstratanSchluss

50 fünfter Transistor

51 SteueranSchluss

52 erster Anschluss

53 zweiter Anschluss

54 Widerstand

55 Kopplungswiderstand

60 zweite Diode

61 dritte Diode

62 vierte Diode

70 Widerstand

71 siebter Transistor

HN Eingangsström

IOUT Ausgangsström

IO Strom

VBULK SubstratSpannung

VC RegelSpannung

VFB RückkoppelSpannung

VIN EingangsSpannung

VOUT AusgangsSpannung

VREF Referenzspannung

VS SteuerSpannung

Claims

Patentansprüche

1. Spannungsregler, umfassend einen Eingang (11) zum Zuführen einer Eingangsspannung (VIN), einen Ausgang (12) zum Bereitstellen einer Ausgangsspannung (VOUT) und eine Serienschaltung (13), die zwischen den Eingang (11) und den Ausgang (12) geschaltet ist und - einen ersten Transistor (14) zum Abschalten eines

Stromflusses von dem Ausgang (12) zu dem Eingang (11) und einen zweiten Transistor (19) zum Einstellen der Ausgangsspannung (VOUT) in Abhängigkeit von einer Refe- renzspannung (VREF) , umfasst, wobei ein Substratanschluss (18) des ersten Transistors (14) an einen Substratanschluss (23) des zweiten Transistors (19) angeschlossen ist, und eine Steuereinrichtung (25), die eingangsseitig mit dem Eingang (11) und dem Ausgang (12) und ausgangsseitig mit einem Steueranschluss (15) des ersten Transistors (14) gekoppelt ist und eine Steuerschaltung (27) umfasst, die zwischen den Ausgang (12) und den Steueranschluss (15) des ersten Transistors (14) geschaltet ist.

2. Spannungsregler nach Anspruch 1, wobei die Steuereinrichtung (25) eine erste Steuereinheit (26) umfasst, die zwischen den Eingang (11) und den Steueranschluss (15) des ersten Transistors (14) geschaltet ist.

3. Spannungsregler nach Anspruch 2, wobei die erste Steuereinheit (26) eine Spannungsdifferenz zwischen dem Eingang (11) und dem Steueranschluss (15) des ersten Transistors (14) begrenzt.

4. Spannungsregler nach Anspruch 2 oder 3, wobei die erste Steuereinheit (26) zumindest ein Schaltungselement aus einer Menge umfassend eine Diode (60, 61, 62), eine Zenerdiode (28) und einen Transistor (40, 45) aufweist.

5. Spannungsregler nach einem der Ansprüche 1 bis 4, wobei die Steuerschaltung (27) den Steueranschluss (15) des ersten Transistors (14) in Abhängigkeit von der Ausgangsspannung (VOUT) und von der Eingangsspannung (VIN) auflädt.

6. Spannungsregler nach einem der Ansprüche 1 bis 5, wobei die Steuerschaltung (27) zumindest ein Schaltungselement aus einer Menge umfassend einen Widerstand (54, 70), eine Diode (29), einen Transistor (50, 71) und eine Stromquelle (30) aufweist.

7. Spannungsregler nach einem der Ansprüche 1 bis 6, wobei ein Abgriff (24) zwischen dem ersten Transistor (14) und dem zweiten Transistor (19) an den Substratanschluss (18) des ersten Transistors (14) angeschlossen ist.

8. Spannungsregler nach einem der Ansprüche 1 bis 7, wobei ein Steueranschluss (15) des ersten Transistors (14) mit dem Substratanschluss (18) des ersten Transistors (14) gekoppelt ist.

9. Spannungsregler nach Anspruch 8, umfassend einen Kopplungswiderstand (55), der zwischen den Steueranschluss (15) des ersten Transistors (14) und den Sub- stratanschluss (18) des ersten Transistors (14) geschaltet ist .

10. Spannungsregler nach einem der Ansprüche 1 bis 9, umfassend eine Rückkopplungsschaltung (35) , die zwischen den Ausgang (12) und einen Bezugspotentialanschluss (39) geschaltet ist, und einen Verstärker (31) mit - einem ersten Eingang (33) , der mit einem Rückkopplungsabgriff (38) der Rückkopplungsschaltung (35) gekoppelt ist, einem zweiten Eingang (34) zum Zuleiten der Referenzspannung (VREF) und - einem Ausgang (32), der mit einem Steueranschluss (20) des zweiten Transistors (19) gekoppelt ist.

11. Verfahren zur Spannungsregelung, umfassend Zuführen einer Eingangsspannung (VIN) an einen Eingang (11),

Bereitstellen einer Ausgangsspannung (VOUT) an einem Ausgang (12) mittels eines Ausgangsstroms (IOUT) in einem Ausgangszweig, der einen ersten und einen zweiten Transistor (14, 19) umfasst und den Eingang (11) mit dem Ausgang (12) verbindet, in Abhängigkeit von einer Referenzspannung (VREF) und

Abschalten des Ausgangszweiges in Abhängigkeit von der Eingangsspannung (VIN) und von der Ausgangsspannung (VOUT) , wobei eine Steuerspannung (VS) in Abhängigkeit von der Eingangsspannung (VIN) und der Ausgangsspannung (VOUT) erzeugt und einem Steueranschluss (15) des ersten Transistors (14) zugeführt wird sowie eine Substratspannung (VBULK) an einem Substratanschluss (18) des ersten Tran- sistors (14) und an einem Substratanschluss (23) des zweiten Transistors (19) anliegt.

12. Verfahren nach Anspruch 11, bei dem die Steuerspannung (VS) den ersten Transistor (14) in einen nicht-leitenden Betriebszustand schaltet, falls ein Betrag der Eingangsspannung (VIN) kleiner als ein Betrag der Ausgangsspannung (VOUT) ist.

13. Verfahren nach Anspruch 11 oder 12, bei dem eine Regelspannung (VC) in Abhängigkeit von der Referenzspannung (VREF) und der Ausgangsspannung (VOUT) erzeugt und einem zweiten Transistor (19) zugeführt wird, der seriell zu dem ersten Transistor (14) zwischen den Eingang (11) und den Ausgang (12) geschaltet ist.