WO2008015764A1 - Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire - Google Patents

Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire Download PDF

Info

Publication number
WO2008015764A1
WO2008015764A1 PCT/JP2006/315537 JP2006315537W WO2008015764A1 WO 2008015764 A1 WO2008015764 A1 WO 2008015764A1 JP 2006315537 W JP2006315537 W JP 2006315537W WO 2008015764 A1 WO2008015764 A1 WO 2008015764A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
bipolar semiconductor
bipolar
silicon carbide
temperature
Prior art date
Application number
PCT/JP2006/315537
Other languages
English (en)
French (fr)
Inventor
Yoshitaka Sugawara
Koji Nakayama
Ryosuke Ishii
Toshiyuki Miyanagi
Hidekazu Tsuchida
Isaho Kamata
Original Assignee
The Kansai Electric Power Co., Inc.
Central Research Institute Of Electric Power Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by The Kansai Electric Power Co., Inc., Central Research Institute Of Electric Power Industry filed Critical The Kansai Electric Power Co., Inc.
Priority to PCT/JP2006/315537 priority Critical patent/WO2008015764A1/ja
Publication of WO2008015764A1 publication Critical patent/WO2008015764A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Definitions

  • the present invention relates to a method for operating a bipolar semiconductor device in which electrons and holes are recombined when energized inside a silicon carbide epitaxial film grown from the surface of a silicon carbide single crystal substrate, and a bipolar semiconductor device.
  • the present invention relates to an improvement in technology for suppressing an increase in stacking fault area due to energization.
  • Silicon carbide (SiC) has a breakdown electric field strength of about 10 times that of silicon (Si), and also has excellent physical properties in terms of thermal conductivity, electron mobility, band gap, etc. Because it is a semiconductor, it is expected to be a semiconductor material that can dramatically improve performance compared to conventional s-related power semiconductor devices.
  • bipolar devices include Schottky NOR diode (SBD), junction field effect transistor (Ci-FET), metal Z oxide film Z semiconductor field effect transistor (MOS-FET).
  • Neubora devices include pn diodes, bipolar junction transistors (BJT), thyristors, GTO thyristors, and insulated gate bipolar transistors (IGBT).
  • Patent Document 1 An epitaxial single crystal film is grown by CVD on the surface of a substrate obtained by slicing a Balta single crystal obtained by sublimation or chemical vapor deposition (CVD). A SiC single crystal substrate is used.
  • SiC single crystal has various polytypes (crystal polymorphs)
  • 4H—SiC which has high dielectric breakdown strength and mobility, and relatively low anisotropy, is mainly used. It is used.
  • (0001) In the case of Si plane and (000— 1) C plane force epitaxial growth, these planes are in the [11 20] direction in order to make homo-epitaxial growth by the step flow growth technique! — Crystal plane tilted several degrees in the [10] direction is often used.
  • Patent Document 1 International Publication WO03Z038876 Pamphlet
  • Non-Patent Literature 1 Journal of Applied Physics Volume 95 No. 3 2004 1485-1488
  • Non-Patent Document 2 Journal of Applied Physics Volume 92 No. 8 2004 4699-4704
  • Fig. 1 is a cross-sectional view showing the vicinity of the interface between a SiC single crystal substrate and an epitaxy film whose surface force is formed by the step flow growth technique.
  • 5 is the crystal plane ((0001) Si plane), and 0 is the off angle.
  • the SiC single crystal substrate 1 has many basal plane dislocations 3 which are a kind of crystal defects.
  • the basal plane dislocation density on the substrate surface is typically 10 2 to 10 4 , depending on the crystal quality.
  • the basal plane dislocations 3 extending parallel to the (0001) Si plane appear on the surface of the SiC single crystal substrate 1, and about several percent of the basal plane dislocations 3 are n-type epitaxial films 2a during the epitaxial growth.
  • p-type epitaxy film (or p-type injection layer) 2b propagates as basal plane dislocation 3 as it is, and the rest is converted to threading edge dislocation 4 (threading ed ge dislocation) and n-type epitaxy film 2a and Propagates to p-type epitaxial film (or p-type injection layer) 2b.
  • a bipolar device such as a pn diode
  • current flows near the n-type epitaxial film and the interface between the n-type epitaxy film and the P-type epitaxial film or near the interface between the n-type epitaxy film and the p-type injection layer.
  • the force basal plane dislocation 3 that sometimes becomes a region where electrons and holes recombine is converted into a stacking fault by the recombination energy of electrons and holes generated during energization.
  • the stacking fault occurs as a planar defect 31 having a triangular shape or the like.
  • the basal plane dislocation is a force with a Burgers vector of 1Z3 [11-20] 1
  • Z3 [10-10] and 1Z3 [01-10] exist in a state of being decomposed into two Shockley partial dislocations (also called Shockley partial dislocations).
  • This stacking fault is called a Shockley type stacking fault. It is believed that one of these partial dislocations moves due to the recombination energy of electrons and holes, thereby increasing the stacking fault area (see Non-Patent Document 1 above).
  • the area of the planar stacking fault increases as the energization time increases. Since the stacking fault region acts as a high-resistance region when energized, the forward voltage of the bipolar element increases as the stacking fault area increases. The increase in the forward voltage reduces the reliability of the SiC bipolar device and causes an increase in power loss of the power control device incorporating the SiC bipolar device. .
  • the present invention has been made to solve the above-described problems in the prior art, and an object of the present invention is to suppress an increase in stacking fault area caused by continuing energization in a SiC nanopolar semiconductor device. As! Means for solving the problem
  • SiC bipolar elements such as pn diodes are usually operated by energization in a temperature environment from room temperature to less than 350 ° C, for example.
  • a stacking fault that causes energization degradation by intentionally controlling the ambient temperature of the bipolar elements and operating them at high temperatures. It was hard to suppress the expansion of the area.
  • the area of stacking faults hardly increased even when energization was continued for a long time when the current was operated while maintaining the temperature at 350 ° C or higher, particularly 400 ° C or higher. Has been completed.
  • An operation method of a bipolar semiconductor device of the present invention is a method for reusing a bipolar semiconductor device in which electrons and holes are recombined when energized inside a silicon carbide epitaxial film grown from the surface of a silicon carbide single crystal substrate.
  • the bipolar semiconductor device is energized while being maintained at a temperature of 350 ° C. or higher.
  • the operation method of the bipolar semiconductor device of the present invention uses a temperature control device for heating the bipolar semiconductor device, and energizes the bipolar semiconductor device while maintaining the temperature at 350 ° C or higher. It is operated.
  • the bipolar semiconductor device operating method of the present invention is characterized in that the temperature control device starts energization after the bipolar semiconductor device reaches a temperature of 350 ° C. or higher.
  • the operation method of the bipolar semiconductor device of the present invention is characterized in that the temperature control device stops energization while maintaining the temperature of the bipolar semiconductor device at 350 ° C or higher.
  • the operation method of the bipolar semiconductor device of the present invention is characterized in that energization is stopped when the temperature of the bipolar semiconductor device is lowered to a temperature lower than 350 ° C by the temperature control device.
  • the operation method of the bipolar semiconductor device of the present invention is produced by using a substrate on which a hexagonal silicon carbide epitaxial film is grown on a surface force of a hexagonal silicon carbide single crystal substrate. It is characterized by using a bipolar semiconductor device.
  • a bipolar semiconductor device include a substrate obtained by growing a hexagonal quadruple periodic silicon carbide epitaxial film from the surface of a hexagonal quadruple periodic silicon carbide single crystal substrate.
  • a hexagonal six-cycle periodic silicon carbide epitaxial film grown from the surface of a hexagonal crystal silicon carbide single crystal substrate, or a hexagonal double-cycle silicon carbide single crystal substrate from the surface A bipolar semiconductor device manufactured using a substrate on which a double-crystal silicon carbide epitaxial film is grown can be given.
  • the operation method of the bipolar semiconductor device of the present invention includes a substrate in which a rhombus 15-fold periodic silicon carbide epitaxial film is grown from the surface of a rhombus 15-cycle periodic silicon carbide single crystal substrate.
  • the manufactured bipolar semiconductor device is used.
  • a bipolar semiconductor device of the present invention is a bipolar semiconductor device in which electrons and holes are recombined when energized inside a silicon carbide epitaxial film grown from the surface of a silicon carbide single crystal substrate,
  • a bipolar element and a temperature detecting element for detecting the temperature of the bipolar element are formed on the same silicon carbide single crystal substrate.
  • a bipolar semiconductor device of the present invention is a bipolar semiconductor device in which electrons and holes are recombined when energized inside a silicon carbide epitaxial film grown from the surface of a silicon carbide single crystal substrate,
  • a bipolar element, a heater for heating the bipolar element, and a temperature detecting element for detecting the temperature of the bipolar element are formed on the same silicon carbide single crystal substrate.
  • Fig. 1 is a cross-sectional view showing the vicinity of an interface between a SiC single crystal substrate and an epitaxial film whose surface force is formed by a step flow growth technique.
  • Figure 2 shows a p-type fabricated using a SiC single crystal substrate with an epitaxial film on the surface. It is sectional drawing of an n diode.
  • FIG. 3 is a graph showing the results of energization tests in Examples and Comparative Examples, showing the relationship between the temperature of the ⁇ diode and AVf during energization operation.
  • Fig. 4 is a graph showing the distribution of ⁇ Vf obtained by conducting an energization test on a number of prototype pn diodes at room temperature (upper side) and 400 ° C (lower side).
  • FIG. 5 is a conceptual diagram of a photoluminescence image of a SiC epitaxial film in which the pn diode is energized at various temperatures up to 450 ° C.
  • FIG. 6 is a schematic cross-sectional view of various SiC bipolar devices.
  • FIG. 7 is a diagram illustrating an example in which a temperature control device for controlling the temperature of the SiC bipolar element is provided.
  • FIG. 8 is a diagram illustrating an example in which a temperature control device for controlling the temperature of the SiC bipolar element is provided.
  • FIG. 9 is a diagram for explaining an example in which a temperature control device for controlling the temperature of the SiC bipolar element is provided.
  • FIG. 10 is a diagram showing an operation sequence in the case where the energization is urgently stopped when the SiC nanopolar element falls below a predetermined temperature.
  • FIG. 10 (a) is normal, and
  • FIG. 10 (b) Indicates the operation sequence in an abnormal situation.
  • ⁇ (bar) is to be put on the number, but for the convenience of the description, a negative sign will be put in front of the number.
  • a SiC bipolar element that has also been used in the prior art is used.
  • a SiC single crystal substrate on which a SiC epitaxial single crystal film is grown by surface force is used.
  • a sliced Balta crystal obtained by the sublimation method or the CVD method is used as the SiC single crystal substrate.
  • the sublimation method modified Rayleigh method
  • SiC powder is put in a crucible and heated at 2200-2400 ° C to vaporize, and typically deposited on the surface of the seed crystal at a rate of 0.8 to LmmZh. Let me grow Balta.
  • the obtained ingot is sliced into a predetermined thickness so that a desired crystal plane appears.
  • the surface of the cut wafer is treated by polishing treatment using polishing particles, hydrogen etching, chemical mechanical polishing (CMP), etc. To smooth the mirror surface.
  • a SiC single crystal epitaxial film is grown from the surface of the SiC single crystal substrate.
  • SiC single crystals polymorphic forces such as 4H—SiC, 6H—SiC, 2H—SiC, 15R—SiC, etc. are used as SiC single crystal substrates.
  • 4H SiC has a relatively low anisotropy with high dielectric breakdown strength and mobility.
  • crystal planes for epitaxial growth include (0001) Si plane, (000-1) C plane, (11 20) plane, (01-10) plane, (03-38) plane, and the like.
  • a mixed gas of these source gas, carrier gas such as hydrogen, and dopant gas is supplied to the surface of the SiC single crystal substrate.
  • dopant gas nitrogen or the like is used when growing an n-type epitaxial film, and trimethyl aluminum or the like is used when growing a p-type epitaxial film.
  • a vertical hot wall furnace As a specific apparatus for performing epitaxial growth, a vertical hot wall furnace can be used.
  • the vertical hot wall furnace has a water-cooled double cylindrical tube made of quartz. Inside the water-cooled double cylindrical tube, a cylindrical heat insulating material, a hot wall made of graphite, and a single SiC A wedge-shaped susceptor is installed to hold the crystal substrate in the vertical direction.
  • a high-frequency heating coil is installed around the outside of the water-cooled double cylindrical tube.
  • the hot wall is induction-heated by the high-frequency heating coil, and the SiC single crystal substrate held by the wedge-shaped susceptor is heated by radiant heat from the hot wall. To do.
  • SiC grows epitaxially on the surface of the SiC single crystal substrate.
  • n-type 4H—SiC carrier density 8 X 10 18 cm— 3 , thickness 400 ⁇ m
  • Nitrogen-doped n-type SiC layer drift layer 23: donor density 5 X 10 14 cm- 3 , film thickness 40 ⁇ m
  • aluminum-doped p-type SiC layer p-type junction layer 24: acceptor density 5 X 10) 17 cm— 3 , film thickness of 1.5 m
  • p + type contact layer 25 receptor density 1 ⁇ 10 18 cm 3 , film thickness of 0.5 m
  • the mesa structure is formed by removing the outer peripheral portion of the epitaxial film by reactive ion etching (RIE).
  • RIE reactive ion etching
  • Ni metal film on the epitaxial film Is vapor-deposited.
  • An electron beam heating vapor deposition apparatus is used for vapor deposition.
  • An electron beam heating vapor deposition apparatus includes an electron beam generator, a crucible for storing a Ni metal piece, and a substrate holder for holding a SiC single crystal substrate with the surface of the epitaxial film as an outside.
  • the Ni metal piece placed in the crucible is irradiated with an electron beam accelerated to about 10 kV to melt the Ni metal piece and deposit it on the epitaxial film.
  • a photoresist for patterning the mesa structure was applied to a thickness of 1 ⁇ m using a spin coater, and the inside of the oven was coated.
  • the resist film is heat-treated.
  • the resist film is exposed to ultraviolet rays through a mask corresponding to a mesa structure pattern and developed using a resist developer.
  • the Ni metal film exposed on the substrate surface by development is removed with an acid, and then a mixture gas of carbon tetrafluoride and oxygen is used to remove the Ni metal film by RIE.
  • the char film is etched to form a mesa with a height width force m.
  • JTE26 has a total dose of 1.2 X 10 13 cm- 2 , a width of 250 ⁇ m, and a depth of 0.7 ⁇ m.
  • the implanted aluminum ions have a concentration distribution that makes the concentration in the depth direction constant.
  • the aluminum ions are activated by heat treatment in an argon gas atmosphere.
  • an oxide film 27 for protecting the element surface is formed.
  • the substrate is placed in a thermal oxidation furnace, and the substrate is heated while flowing dry oxygen gas to form a thermal oxide film having a thickness of 40 nm on the entire surface of the substrate.
  • a predetermined portion such as a portion where an electrode is formed on the surface of the substrate is patterned by a photolithography technique, and the thermal oxide film in these portions is removed with hydrofluoric acid to expose the epitaxial film.
  • the force sword electrode 28 and the anode electrode 29 are deposited using an electron beam heating deposition apparatus.
  • the force sword electrode 28 is formed by evaporating Ni (thickness 350 nm) on the lower surface of the substrate 21.
  • the anode electrode 29 is formed by sequentially depositing an A1 (thickness lOOnm) film and a Ti (thickness 350 nm) film on the upper surface of the p + type contact layer 25. These electrodes are formed into ohmic electrodes by heat treatment after vapor deposition to form an alloy with SiC.
  • the SiC bipolar element is energized and operated in a temperature environment of 350 ° C or higher, preferably 400 ° C to 800 ° C, more preferably 400 ° C to 600 ° C. If the temperature exceeds 600 ° C, the metal material composing the electrode may not be able to operate normally due to melting. If the temperature exceeds 800 ° C, the characteristics of the bipolar element may be affected.
  • the SiC bipolar device By energizing the SiC bipolar device while maintaining it in the above temperature range, it is possible to greatly suppress the stacking fault area over time. That is, as shown in the examples described later, the increase in stacking fault area over time (increasing the forward voltage) significantly decreases at around 350 ° C.
  • This phenomenon occurs on the crystal plane where epitaxy is grown.
  • the above effect can also be obtained from a surface.
  • the angle between the plane of stacking fault and the direction of the energization path is large, for example, when the plane of stacking fault interrupts the energization path vertically, the stacking fault has a great influence on the deterioration of energization. In such a case, it is considered that deterioration of energization is remarkably suppressed.
  • SiC bipolar semiconductor elements in which electrons and holes recombine when energized inside a silicon carbide epitaxial film grown from the surface of a silicon carbide single crystal substrate, other than the pn diode
  • SiC bipolar semiconductor devices include thyristors, gate turn-off thyristors (GTO), insulated gate bipolar transistors (IGBT), and bipolar junction transistors (BJT).
  • GTO gate turn-off thyristors
  • IGBT insulated gate bipolar transistors
  • BJT bipolar junction transistors
  • FIG. 6 (c) show the thyristor (Fig. 6 (a), symbol 41), GTO thyristor (Fig. 6 (b), symbol 42), IGBT (Fig. 6 (c), symbol 43).
  • 51 is an n-type layer
  • 52 is a p-type layer
  • 53 is a force sword electrode
  • 54 is an anode electrode
  • 55 is a gate electrode
  • 56 is an emitter electrode
  • 57 is a collector electrode
  • 58 is an oxide film.
  • SiC bipolar devices are used by being incorporated in power control devices such as inverters in the fields of home appliances, industrial fields, vehicles such as electric vehicles, and power systems such as power transmission.
  • a temperature control device is provided to heat the SiC bipolar element and control it to a predetermined temperature. Always keep the bipolar element at the prescribed heating temperature It is desirable to operate in a state maintained in
  • This temperature control device includes at least a heating means for heating the SiC bipolar element.
  • heating means include a heater built in the package of the SiC bipolar device, a heater formed on the same SiC single crystal substrate as the SiC single crystal substrate on which the SiC bipolar device was fabricated, and the like. .
  • the temperature control device may include a temperature detection means for measuring the temperature of the SiC bipolar element.
  • a temperature detection means include a temperature sensor built in the heater, a temperature sensor built in the package of the SiC bipolar device, and the same SiC single crystal substrate as the SiC single crystal substrate on which the SiC bipolar device was fabricated.
  • the temperature sensing element etc. which were made can be mentioned.
  • the above temperature control device is connected to an operation control device that controls the energization operation of the SiC bipolar element, and the following control is performed, for example, so that the energization is performed at a predetermined temperature.
  • the SiC bipolar element is heated by a heater, and the SiC bipolar element is energized by the operation control device after the temperature sensor detects that the SiC bipolar element has reached a specified temperature (eg, 350 ° C or higher). To start.
  • a specified temperature eg, 350 ° C or higher
  • the operation control device energizes the SiC bipolar element. Stop.
  • the operation control device While the SiC bipolar element is energized while being heated by the heater and maintained while maintaining the SiC bipolar element at a predetermined temperature or higher (eg, 350 ° C or higher), the heater may be disconnected.
  • the operation control device When the temperature of the SiC bipolar element falls below a predetermined temperature, the operation control device urgently stops the energizing operation of the SiC bipolar element based on a signal from the temperature detection element.
  • Figure 10 shows an example of such control. In the normal operation sequence, as shown in Fig. 10 (a), the energization current flows after the SiC bipolar element reaches the predetermined temperature, and the energization is continued while maintaining the SiC bipolar element at the predetermined temperature, and at the predetermined temperature.
  • the energization and temperature are controlled so that the energization is stopped in this state.
  • the temperature of the SiC bipolar device may be reduced by disconnection of the heater during energization.
  • the temperature detection element detects this, and the operation control device urgently stops energization based on the detection result.
  • FIGS. 7 to 9 are diagrams showing specific examples provided with the temperature control device as described above.
  • a temperature control device 62 having a heater 66 and a temperature sensor 65 in a knocker is connected to an operation control device 61 that controls the energization through the electrode 64 to the SiC bipolar device 63, and the SiC bipolar device is connected. It is comprised so that the electricity supply with respect to 63 and temperature control may be performed.
  • both the pn diode 73 and the temperature sensing element 74 are fabricated on the SiC single crystal substrate 71 on which the epitaxial film 72 is formed, and the temperature of the pn diode 73 is controlled by the temperature sensing element 74. It is configured to measure.
  • a pn diode 81, a heater 82, and a temperature detection element 83 are fabricated on the same SiC single crystal substrate, the pn diode 81 is heated by the heater 82, and the temperature detection element 83 is used. The temperature of the pn diode 81 is measured and the temperature of the pn diode 81 is controlled.
  • the pn diode shown in Fig. 2 was fabricated for testing.
  • An n-type 4H—SiC (OOOl) substrate carrier density 8 X 10 18 cm—
  • carrier density 8 X 10 18 cm— carrier density 8 X 10 18 cm—
  • a nitrogen-doped n-type SiC layer donor density 5 X 10 14 cm- 3 , film thickness 40 ⁇ m
  • an aluminum-doped p-type SiC layer p-type Bonding layer: acceptor density 5 X 10 17 cm— 3 , film thickness 1.5 m
  • a p + type contact layer an acceptor density of 1 ⁇ 10 18 cm ⁇ 3 and a film thickness of 0.5 m
  • a mesa structure having a height of 4 m was formed by removing the outer peripheral portion of the epitaxial film by reactive ion etching (RIE).
  • RIE reactive ion etching
  • aluminum ions were implanted into the bottom of the mesa to form a JTE with a total dose of 1.2 X 10 13 cm- 2 , a width of 250 ⁇ m, and a depth of 0.0.
  • heat treatment was performed in an argon gas atmosphere to activate the aluminum ions. Thereafter, a protective thermal oxide film was formed on the element surface.
  • a force sword electrode and an anode electrode were vapor-deposited on the front and back surfaces of the obtained substrate using an electron beam heating vapor deposition apparatus.
  • the force sword electrode is formed by depositing Ni (thickness 350 nm) on the bottom surface of the substrate, and the anode electrode is a film of A1 (thickness lOOnm) and Ti (thickness 350 nm) on the top surface of the ⁇ + type contact layer. Were sequentially deposited. After vapor deposition of these electrodes, heat treatment was performed at 1050 ° C and 9 Osec for the force sword electrode and 900 ° C for 180 sec for the anode electrode to form an alloy with SiC to form an ohmic electrode.
  • Example 2 Using a pn diode similar to that fabricated in Example 1, energizing in the same way as in Example 1 except that the pn diode was energized while maintaining the temperature environment at room temperature (25 ° C). A test was conducted. The results of observation of the photoluminescence image after the energization test are shown in FIG.
  • Example 2 Using a pn diode similar to that manufactured in Example 1, energization was performed while maintaining the pn diode in a temperature environment of 350 ° C., and an energization test similar to that in Example 1 was performed. The forward voltage Vf before and after the energization test was measured, and the difference AVf was used as an indicator of energization degradation.
  • Figure 3 shows the results of the current test.
  • Example 2 A ⁇ diode similar to that manufactured in Example 1 was used for energization while maintaining the ⁇ diode in a 400 ° C temperature environment, and the same energization test as in Example 1 was performed.
  • the forward voltage Vf before and after the energization test was measured, and the difference AVf was used as an indicator of energization degradation.
  • Figure 3 shows the results of the current test.
  • Example 3 A ⁇ diode similar to that manufactured in Example 1 was used to conduct electricity while maintaining the state of the ⁇ diode in a 450 ° C temperature environment, and an energization test similar to that in Example 1 was performed. The forward voltage Vf before and after the energization test was measured, and the difference AVf was used as an indicator of energization degradation.
  • Figure 3 shows the results of the current test.
  • Example 2 Using a pn diode similar to the one fabricated in Example 1, energization was conducted while maintaining the pn diode in a room temperature (25 ° C) temperature environment, and the same energization test as in Example 1 was performed. It was. The forward voltage Vf before and after the energization test was measured, and the difference AVf was used as an index of deterioration of energization.
  • Figure 3 shows the results of the current test.
  • Example 2 Using a ⁇ diode similar to that prepared in Example 1, the ⁇ diode was energized while maintaining the state in a 300 ° C temperature environment, and the same energization test as in Example 1 was performed. The forward voltage Vf before and after the energization test was measured, and the difference AVf was used as an indicator of energization degradation.
  • Figure 3 shows the results of the current test.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Description

明 細 書
バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置 技術分野
[0001] 本発明は、炭化珪素単結晶基板の表面から成長させた炭化珪素ェピタキシャル膜 の内部で通電時に電子と正孔が再結合するバイポーラ型半導体装置の運転方法お よびバイポーラ型半導体装置に関し、特に、通電作動による積層欠陥面積の拡大を 抑制する技術の改良に関する。
背景技術
[0002] 炭化珪素（SiC)は、シリコン (Si)に比べて絶縁破壊電界強度が約 10倍であり、こ の他熱伝導率、電子移動度、バンドギャップなどにおいても優れた物性値を有する 半導体であることから、従来の s係パワー半導体素子に比べて飛躍的な性能向上を 実現する半導体材料として期待されて!ヽる。
[0003] 最近では、直径 3インチのまでの 4H— SiC、 6H— SiC単結晶基板が市販されるよ うになり、 Siの性能限界を大幅に超える各種スイッチング素子の報告が相次いでなさ れるなど、高性能 SiC素子の開発が進められている。
[0004] 半導体素子は、通電時に電子あるいは正孔のみが伝導に作用するュニポーラ素 子と、電子と正孔の両者が伝導に作用するバイポーラ素子に大別される。ュ-ポーラ 素子にはショットキーノリャダイオード (SBD)、接合電界効果トランジスタ Ci— FET)、 金属 Z酸ィ匕膜 Z半導体電界効果トランジスタ (MOS— FET)などが属する。ノイボ ーラ素子には pnダイオード、バイポーラ接合トランジスタ (BJT)、サイリスタ、 GTOサ イリスタ、絶縁ゲート型バイポーラトランジスタ (IGBT)などが属する。
[0005] SiC単結晶を用いてパワー半導体素子を作製する場合、 SiC単結晶の拡散係数が きわめて小さいために不純物を深く拡散させることが困難であることから、 SiC単結晶 基板上に、基板と同一の結晶型で、所定の膜厚およびドーピング濃度を有する単結 晶膜をェピタキシャル成長させることが多い (特許文献 1)。具体的には、昇華法ある いは化学気相蒸着法（Chemical Vapor Deposition： CVD)によって得られたバルタ単 結晶をスライスした基板の表面に、 CVD法によりェピタキシャル単結晶膜を成長させ た SiC単結晶基板が使用されて 、る。
[0006] SiC単結晶には各種ポリタイプ (結晶多型）が存在する力 パワー半導体の開発で は、絶縁破壊強度および移動度が高ぐ異方性が比較的小さい 4H— SiCが主に使 用されている。ェピタキシャル成長を行う結晶面としては、（OOOl) Si面、 (000- 1) C面、（11 20)面、（1 100)面、（03— 38)面などがあるが、 (0001) Si面および ( 000— 1) C面力 ェピタキシャル成長させる場合には、ステップフロー成長技術によ りホモェピタキシャル成長させるために、これらの面を [11 20]方向ある!/、は [01— 1 0]方向に数度傾けた結晶面が使用されることが多 、。
特許文献 1：国際公開 WO03Z038876号パンフレット
非特許文献 1：ジャーナルォブアプライドフィジックス（Journal of Applied Physics) ボリューム 95 No. 3 2004年 1485頁〜 1488頁
非特許文献 2 :ジャーナルォブアプライドフィジックス（Journal of Applied Physics) ボリューム 92 No. 8 2004年 4699頁〜 4704頁
発明の開示
発明が解決しょうとする課題
[0007] 上記したように、 SiCを用いたパワー半導体素子は各種の優れた点を有して 、るが 、新品の SiCバイポーラ素子に通電を開始して力も通電時間 (積算使用時間）が増え るにしたがって、順方向電圧が増加するという問題点があった。順方向電圧の増加 は SiCバイポーラ素子の信頼性を低下させ、 SiCバイポーラ素子を組み込んだ電力 制御装置の電力損失の増大を引き起こす。
[0008] この通電による順方向電圧の増加は、次の理由により引き起こされると考えられて おり、多数の報告がされている（上記の非特許文献 1, 2など)。図 1は、 SiC単結晶基 板と、ステップフロー成長技術によりその表面力 形成したェピタキシャル膜との界面 近傍を示した断面図である。同図において 5は結晶面（（0001) Si面）、 0はオフ角 である。図示したように、 SiC単結晶基板 1には結晶欠陥の一種であるべーサルプレ ーン転位（basal plane dislocation) 3が多数存在している。例えば、（0001) Si面から オフ角が 8° となるように傾けた SiC単結晶基板では、基板表面におけるベーサルプ レーン転位密度は、結晶品質にもよるが典型的には 102〜104個 /cm2となる。 [0009] この（0001) Si面と平行に延びるベーサルプレーン転位 3は SiC単結晶基板 1の表 面上に現れ、ベーサルプレーン転位 3のうち数％程度はェピタキシャル成長時に n型 ェピタキシャル膜 2aおよび p型ェピタキシャル膜 (または p型注入層） 2bにべーサル プレーン転位 3としてそのまま伝播し、残りはスレツデイングエッジ転位 4 (threading ed ge dislocation)に変換されて n型ェピタキシャル膜 2aおよび p型ェピタキシャル膜 (ま たは p型注入層） 2bに伝播する。
[0010] pnダイオードなどのバイポーラ素子では、 n型ェピタキシャル膜と、 n型ェピタキシャ ル膜と P型ェピタキシャル膜との界面付近または n型ェピタキシャル膜と p型注入層と の界面付近が通電時に電子と正孔が再結合する領域となる力 ベーサルプレーン転 位 3は、通電時に発生する電子と正孔の再結合エネルギーによって積層欠陥（stacki ng fault)へと変換される。この積層欠陥は図 5 (a)に示したように、三角形等の形状を 有する面状の欠陥 31として発生する。
[0011] ベーサルプレーン転位は 1Z3[11— 20]のバーガースベクトルを有している力 1
Z3[10—10]と 1Z3[01— 10]の 2本のショックレー型部分転位（Shockley partial disl ocation,ショックレー型不完全部分転位とも呼ばれている）に分解した状態で存在し
、これらの部分転位に挟まれる微小領域は積層欠陥を形成する。この積層欠陥はシ ョックレー型積層欠陥と呼ばれている。これらの部分転位のうち一方が電子と正孔と の再結合エネルギーによって移動することで積層欠陥面積が拡大すると考えられて いる（上記の非特許文献 1を参照)。
[0012] この面状の積層欠陥の面積は、通電時間の増加に伴って拡大する。積層欠陥の領 域は、通電時に高抵抗領域として作用するため、積層欠陥の面積拡大に伴ってバイ ポーラ素子の順方向電圧が増加することになる。順方向電圧の増加は SiCバイポー ラ素子の信頼性を低下させ、 SiCバイポーラ素子を組み込んだ電力制御装置の電力 損失の増大を引き起こすため、通電による順方向電圧の増加を抑制するという課題 かあつた。
[0013] 本発明は、上記した従来技術における課題を解決するためになされたものであり、 SiCノ ィポーラ型半導体装置において、通電を続けることにより引き起こされる積層 欠陥面積の拡大を抑制することを目的として!、る。 課題を解決するための手段
[0014] 従来では、 pnダイオードなどの SiCバイポーラ素子は、例えば常温から 350°C未満 までの温度環境下で通電作動させることが通常であった。すなわち、電力制御等を 行うための装置に組み込まれた SiCバイポーラ素子に対して、意図的にバイポーラ素 子の環境温度を制御し、高温下で作動させることによって通電劣化の要因となる積 層欠陥面積の拡大を抑制させることはな力つた。ところが、ノ ィポーラ素子を 350°C 以上、特に 400°C以上の温度環境下に維持しながら通電作動させたところ、通電を 長時間続けても積層欠陥の面積がほとんど拡大しないことを見出し本発明を完成す るに至った。
[0015] 本発明のバイポーラ型半導体装置の運転方法は、炭化珪素単結晶基板の表面か ら成長させた炭化珪素ェピタキシャル膜の内部で通電時に電子と正孔が再結合する バイポーラ型半導体装置の運転方法であって、
通電劣化の要因となる積層欠陥面積の拡大を防止するために、前記バイポーラ型 半導体装置を 350°C以上の温度に維持しながら通電作動させることを特徴とする。
[0016] 本発明のバイポーラ型半導体装置の運転方法は、前記バイポーラ型半導体装置を 加熱するための温度制御装置を用いて、前記バイポーラ型半導体装置を 350°C以 上の温度に維持しながら通電作動させることを特徴とする。
[0017] 本発明のバイポーラ型半導体装置の運転方法は、前記温度制御装置によって、前 記バイポーラ型半導体装置が 350°C以上の温度に達した後に通電を開始させること を特徴とする。
[0018] 本発明のバイポーラ型半導体装置の運転方法は、前記温度制御装置によって、前 記バイポーラ型半導体装置を 350°C以上の温度に維持しながら通電を停止させるこ とを特徴とする。
[0019] 本発明のバイポーラ型半導体装置の運転方法は、前記温度制御装置によって、前 記バイポーラ型半導体装置が 350°C未満の温度に低下した際に通電を停止させるこ とを特徴とする。
[0020] 本発明のバイポーラ型半導体装置の運転方法は、六方晶の炭化珪素単結晶基板 の表面力 六方晶の炭化珪素ェピタキシャル膜を成長させた基板によって作製した ノ ィポーラ型半導体装置を用いることを特徴とする。このようなノ ィポーラ型半導体装 置として、具体的には、六方晶四回周期型の炭化珪素単結晶基板の表面から六方 晶四回周期型の炭化珪素ェピタキシャル膜を成長させた基板、六方晶六回周期型 の炭化珪素単結晶基板の表面から六方晶六回周期型の炭化珪素ェピタキシャル膜 を成長させた基板、または六方晶二回周期型の炭化珪素単結晶基板の表面から六 方晶二回周期型の炭化珪素ェピタキシャル膜を成長させた基板によって作製したバ ィポーラ型半導体装置を挙げることができる。
[0021] 本発明のバイポーラ型半導体装置の運転方法は、菱面十五回周期型の炭化珪素 単結晶基板の表面から菱面十五回周期型の炭化珪素ェピタキシャル膜を成長させ た基板によって作製したノ ィポーラ型半導体装置を用いることを特徴とする。
[0022] 本発明のバイポーラ型半導体装置は、炭化珪素単結晶基板の表面から成長させ た炭化珪素ェピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ 型半導体装置であって、
同一の炭化珪素単結晶基板に、バイポーラ素子と、該バイポーラ素子の温度を検 知する温度検知素子と、が形成されて!ヽることを特徴とする。
[0023] 本発明のバイポーラ型半導体装置は、炭化珪素単結晶基板の表面から成長させ た炭化珪素ェピタキシャル膜の内部で通電時に電子と正孔が再結合するバイポーラ 型半導体装置であって、
同一の炭化珪素単結晶基板に、バイポーラ素子と、該バイポーラ素子を加熱するヒ ータと、該バイポーラ素子の温度を検知する温度検知素子と、が形成されていること を特徴とする。
発明の効果
[0024] 本発明によれば、 SiCバイポーラ型半導体装置に通電を続けることにより引き起こさ れる積層欠陥面積の拡大を大幅に抑制することができる。
図面の簡単な説明
[0025] [図 1]図 1は、 SiC単結晶基板と、ステップフロー成長技術によりその表面力 形成し たェピタキシャル膜との界面近傍を示した断面図である。
[図 2]図 2は、表面にェピタキシャル膜を形成した SiC単結晶基板を用いて作製した p nダイオードの断面図である。
[図 3]図 3は、実施例および比較例における通電試験の結果を示したグラフであり、 通電作動時の ρηダイオードの温度と AVfの関係を示している。
[図 4]図 4は、室温 (上側）と 400°C (下側）において、試作した多数の pnダイオードに 対して通電試験を行って得られた Δ Vfの分布を示したグラフである。
[図 5]図 5は、室温力 450°Cまでの各温度において pnダイオードに対して通電を続 けた SiCェピタキシャル膜のフォトルミネッセンス像の概念図である。
[図 6]図 6は、各種の SiCバイポーラ素子の概略断面図である。
[図 7]図 7は、 SiCバイポーラ素子の温度を制御する温度制御装置を設けた一例を説 明する図である。
[図 8]図 8は、 SiCバイポーラ素子の温度を制御する温度制御装置を設けた一例を説 明する図である。
[図 9]図 9は、 SiCバイポーラ素子の温度を制御する温度制御装置を設けた一例を説 明する図である。
[図 10]図 10は、 SiCノ ィポーラ素子が所定温度を下回った際に通電を緊急停止する 場合における運転シーケンスを示した図であり、図 10 (a)は正常時、図 10 (b)は異 常時における運転シーケンスを示す。
符号の説明
1 SiC単結晶基板
2a n型ェピタキシャル膜
2b p型ェピタキシャル膜 (または p型注入層）
3 ベーサノレプレーン転位
4 スレツディングエッジ転位
5 g晶面
21 基板
23 ドリフト層
24 p型接合層
25 p+型コンタクト層 JTE
酸化膜
力ソード電極 アノード電極 積層欠陥 サイリスタ
GTOサイリスタ
IGBT
n型層
P型層
力ソード電極 アノード電極 ゲート電極 ェミッタ電極 コレクタ電極 酸化膜
運転制御装置 温度制御装置
SiCバイポーラ素子 電極
温度センサ ヒータ
SiC単結晶基板 ェピタキシャル膜 pnダイオード 温度検知素子 pnダイオード ヒータ 83 温度検知素子
Θ オフ角
発明を実施するための最良の形態
[0027] 以下、図面を参照しながら本発明について説明する。なお、格子方位および格子 面について、個別方位は []、個別面は (）で示し、負の指数については結晶学上、〃一
〃(バー）を数字の上に付けることになつているが、明細書作成の都合上、数字の前に 負号を付けることにする。
[0028] 本発明では、従来力も使用されている SiCバイポーラ素子が用いられる。電極など を形成する半導体基板として、 SiCェピタキシャル単結晶膜を表面力 成長させた Si C単結晶基板が使用される。
[0029] SiC単結晶基板としては、昇華法あるいは CVD法によって得られたバルタ結晶をス ライスしたものを使用する。昇華法 (改良レーリー法）による場合、例えば、坩堝に SiC 粉末を入れて 2200〜2400°Cで加熱して気化し、種結晶の表面に典型的には 0. 8 〜： LmmZhの速度で堆積させてバルタ成長させる。得られたインゴットを所定の厚さ に、所望の結晶面が表出するようにスライスする。ェピタキシャル膜へのベーサルプ レーン転位の伝播を抑制するために、切り出したウェハの表面を、研磨砲粒を用い た研磨処理、水素エッチング、化学機械研磨（CMP : Chemical Mechanical Polis hing)などにより処理して鏡面状に平滑ィ匕する。
[0030] この SiC単結晶基板の表面から、 SiC単結晶ェピタキシャル膜を成長させる。 SiC 単結晶には、結晶多型 (ポリタイプ）が存在する力 例えば、 4H— SiC、 6H— SiC、 2 H— SiC、 15R— SiCなどが SiC単結晶基板として用いられる。これらの中でも、 4H SiCは、絶縁破壊強度および移動度が高ぐ異方性が比較的小さい。ェピタキシャ ル成長を行う結晶面としては、例えば (0001) Si面、（000— 1) C面、（11 20)面、 (01— 10)面、（03— 38)面などが挙げられる。
[0031] (OOOl) Si面、（000— 1) C面でェピタキシャル成長させる場合、 [01— 10]方向、 [ 11— 20]方向、あるいは [01— 10]方向と [11— 20]方向との中間方向のオフ方位に 、例えば 1〜12° のオフ角で傾斜させて切り出した基板を使用し、この結晶面からス テツプフロー成長技術により SiCをェピタキシャル成長させる。 [0032] SiC単結晶膜のェピタキシャル成長は CVD法を用いて行われる。 Cの原料ガスとし はプロパン等が用いられ、 Siの原料ガスとしてはシラン等が用いられる。これらの原 料ガスと、水素等のキャリアガスと、ドーパントガスとの混合ガスを SiC単結晶基板の 表面に供給する。ドーパントガスとしては、 n型ェピタキシャル膜を成長させる場合に は窒素等が用いられ、 p型ェピタキシャル膜を成長させる場合にはトリメチルアルミ- ゥム等が用いられる。
[0033] これらのガス雰囲気下、例えば 1500〜1600°C、 40〜80Torrの条件で、 2〜20
mZhの成長速度で SiCをェピタキシャル成長させる。これにより、 SiC単結晶基板 と同一の結晶型の SiCがステップフロー成長する。
[0034] ェピタキシャル成長を行うための具体的な装置としては、縦型ホットウォール炉を用 いることができる。縦型ホットウォール炉には、石英で形成された水冷 2重円筒管が設 置され、水冷 2重円筒管の内部には、円筒状断熱材、グラフアイトで形成されたホット ウォール、および SiC単結晶基板を縦方向に保持するための楔形サセプタが設置さ れている。水冷 2重円筒管の外側周囲には、高周波加熱コイルが設置され、高周波 加熱コイルによりホットウォールを高周波誘導加熱し、ホットウォールからの輻射熱に より、楔形サセプタに保持された SiC単結晶基板を加熱する。 SiC単結晶基板を加熱 しながら水冷 2重円筒管の下方より反応ガスを供給することによって、 SiC単結晶基 板の表面に SiCがェピタキシャル成長する。
[0035] このようにしてェピタキシャル膜を形成した SiC単結晶基板を用いて、ノ ィポーラ素 子を作製する。以下、図 2を参照しながら、バイポーラ素子の一つである pn (pin)ダイ オードの製造方法の一例を説明する。改良レーリー法により成長させたインゴットを 所定のオフ角でスライスし、表面を鏡面処理した n型の 4H— SiC (キャリア密度 8 X 1 018cm— 3、厚さ 400 μ m) 21の上に、 CVD法によって窒素ドープ n型 SiC層（ドリフト層 23：ドナー密度 5 X 1014cm— 3、膜厚 40 μ m)とアルミニウムドープ p型 SiC層（p型接合 層 24 :ァクセプタ密度 5 X 1017cm— 3、膜厚 1. 5 m、および p+型コンタクト層 25 :ァ クセプタ密度 1 X 1018cm 3、膜厚 0. 5 m)を順次ェピタキシャル成長させる。
[0036] 次に、反応性イオンエッチング (RIE)によりェピタキシャル膜の外周部を除去してメ サ構造を形成する。メサ構造を形成するために、ェピタキシャル膜の上に Ni金属膜 を蒸着する。蒸着には電子線加熱蒸着装置を使用する。電子線加熱蒸着装置は、 電子線発生器と、 Ni金属片を入れる坩堝と、ェピタキシャル膜の表面を外側として Si C単結晶基板を保持する基板ホルダとを備えて 、る。坩堝の中に入れた Ni金属片に 対して 10kV程度に加速された電子線を照射して Ni金属片を溶融し、ェピタキシャル 膜の上に蒸着させる。
[0037] ェピタキシャル膜の上に蒸着した Ni金属膜の表面に、メサ構造をパターユングする ためのフォトレジストをスピンコーターを用いて 1 μ mの厚さとなるように塗布し、ォー ブン内でレジスト膜を加熱処理する。このレジスト膜に対してメサ構造のパターンに対 応したマスクを介して紫外線を露光し、レジスト現像液を用いて現像する。現像によつ て基板表面に露出した Ni金属膜を酸により除去し、次いで四フッ化炭素と酸素との 混合ガスを用 、た RIEにより、 Ni金属膜が除去されて基板表面に露出したェピタキ シャル膜をエッチングし、高さ幅力 mのメサを形成する。
[0038] 次に、メサ底部での電界集中を緩和するために、アルミイオンを注入して JTE (ジャ ンクシヨンターミネーシヨンエクステンション） 26を形成する。 JTE26は、トータルドー ズ量 1. 2 X 1013cm— 2、幅 250 μ m、深さ 0. 7 μ mである。 30〜4501^¥の間で川頁次 エネルギーを変更しながらイオン注入することによって、注入されたアルミイオンは深 さ方向の濃度が一定になるような濃度分布を有している。イオン注入した後、ァルゴ ンガス雰囲気下で熱処理を行うことによりアルミイオンを活性ィ匕する。
[0039] 次に、素子表面を保護するための酸化膜 27を形成する。熱酸化を行うために基板 を熱酸化炉に入れ、乾燥した酸素ガスを流しながら基板を加熱して基板表面全体に 厚さ 40nmの熱酸化膜を形成する。その後、基板表面における電極を形成する部位 などの所定部位を、フォトリソグラフィー技術によってパターユングし、フッ酸によりこ れらの部位の熱酸ィ匕膜を除去してェピタキシャル膜を露出させる。
[0040] 次に、電子線加熱蒸着装置を用いて力ソード電極 28とアノード電極 29を蒸着する 。力ソード電極 28は、基板 21の下面に Ni (厚さ 350nm)を蒸着して形成される。ァノ ード電極 29は、 p+型コンタクト層 25の上面に、 A1 (厚さ lOOnm)の膜と Ti (厚さ 350 nm)の膜とを順に蒸着して形成される。これらの電極は、蒸着後に熱処理を行い SiC との合金を形成することによってォーミック電極とされる。 [0041] 本発明では、 SiCバイポーラ素子を 350°C以上、好ましくは 400°C〜800°C、より好 ましくは 400°C〜600°Cの温度環境下で通電作動させる。 600°Cを超えると電極を 構成する金属材料によっては溶融するなど正常な作動を行うことができなくなる場合 があり、 800°Cを超えるとバイポーラ素子の特性に影響する場合がある。 SiCバイポ ーラ素子を上記の温度範囲に維持しながら通電作動させることによって、経時による 積層欠陥面積の拡大を大幅に抑制することができる。すなわち、後述する実施例に も示したように、 350°C近傍を境として経時による積層欠陥面積の拡大 (順方向電圧 の増カロ）が著しく減少する。
[0042] この現象は、次の理由により生じるものと考えられる。前述したように、 pnダイオード などのバイポーラ素子では、 n型ェピタキシャル膜と、 n型ェピタキシャル膜と p型ェピ タキシャルとの界面付近または n型ェピタキシャル膜と p型注入層との界面付近が通 電時に電子と正孔が再結合する領域となり、 SiC単結晶基板力 ェピタキシャル膜に 伝播したベーサルプレーン転位がこの再結合エネルギーによって積層欠陥へと変換 される。この積層欠陥が形成された領域は、通電時に高抵抗領域として作用するた め、積層欠陥の面積拡大に伴ってバイポーラ素子の順方向電圧が増加することにな る。
[0043] し力し、 350°C以上の条件下では、 SiC単結晶が安定化され、これによつてべーサ ルプレーン転位の積層欠陥への変換および積層欠陥の拡大が大幅に抑制されるも のと考えられる。積層欠陥は、ェピタキシャル膜を X線トポグラフ像、フォトルミネッセ ンス像、エレクト口ルミネッセンス像、または力ソードルミネッセンス像として観察するこ とにより確認できる。結晶型として 4H— SiCを用いて複数の pnダイオードを作製し、 室温力 450°Cまでの各温度環境下においてこれらの pnダイオードに対して通電作 動を続けた後、ェピタキシャル膜のフォトルミネッセンス像を観察したところ、図 5 (a) 〜図 5 (e)の概念図に示したように、室温から 350°C未満までの温度環境下で通電 作動させたものでは、三角形状の積層欠陥 31が多数発生していた（図 5 (a)、図 5 (b ) )。これに対して、 350°Cの温度環境下で通電作動させたものでは、積層欠陥の発 生が大幅に減少し、 400°C以上の温度環境下で通電作動させたものでは、積層欠 陥の発生がほとんど見られな力つた（図 5 (c)〜図 5 (e) )。 [0044] このように、 SiCバイポーラ素子を 350°C以上で通電作動させることによって、経時 による積層欠陥面積の拡大を著しく減少させることができるが、この現象はェピタキシ ャル成長を行う結晶面には依存しないと考えられ、例えば (OOOl) Si面、（000— 1) C面、（11 20)面、（01— 10)面、（03— 38)面などをェピタキシャル成長を行う結 晶面としても上記の効果を得ることができる。特に、積層欠陥の面と、通電経路の方 向とが成す角度が大きい場合、例えば積層欠陥の面が通電経路を垂直に遮断する ような場合に、積層欠陥が通電劣化に大きく影響するので、このような場合に通電劣 化が著しく抑制されると考えられる。
[0045] 一方、 SiC単結晶には複数の結晶型が存在する力 上記の現象は、 350°C以上の 条件下では SiC単結晶が安定ィ匕することに起因していると考えられ、この点から 4H — SiC (六方晶四回周期型）の他に、 6H— SiC (六方晶六回周期型）、 2H— SiC (六 方晶二回周期型)、 15R— SiC (菱面十五回周期型)を用いた場合にも、同様に通電 劣化を著しく抑制できる。
[0046] また、炭化珪素単結晶基板の表面から成長させた炭化珪素ェピタキシャル膜の内 部で通電時に電子と正孔が再結合する SiCバイポーラ半導体素子であれば、 pnダイ オード以外の他のバイポーラ素子であっても、上記の温度環境下で通電作動させる ことにより炭化珪素ェピタキシャル膜が安定ィ匕して積層欠陥面積の拡大が抑制され る。このような SiCバイポーラ半導体素子としては、例えば、サイリスタ、ゲートターンォ フサイリスタ (GTO)、絶縁ゲートバイポーラトランジスタ (IGBT)、 ノ ィポーラ接合トラ ンジスタ (BJT)などが挙げられる。図 6 (a)〜図 6 (c)に、サイリスタ（図 6 (a)、符号 41) 、 GTOサイリスタ（図 6 (b)、符号 42)、 IGBT (図 6 (c)、符号 43)の概略断面図を示し た。同図において、 51は n型層、 52は p型層、 53は力ソード電極、 54はアノード電極 、 55はゲート電極、 56はェミッタ電極、 57はコレクタ電極、 58は酸化膜である。
[0047] SiCバイポーラ素子は、家電分野、産業分野、電気自動車などの車両分野、送電 などの電力系統の分野等において、例えばインバータなどの電力制御装置等に組 み込まれて使用されるが、電力制御装置等に実際に組み込まれた SiCバイポーラ素 子に対して本発明を適用する際には、 SiCノ ィポーラ素子を加熱し、所定の温度に 制御するための温度制御装置を設けて、 SiCバイポーラ素子を常に所定の加熱温度 に維持した状態で作動させることが望ま 、。
[0048] この温度制御装置は、 SiCバイポーラ素子を加熱する加熱手段を少なくとも備えて いる。このような加熱手段としては、 SiCバイポーラ素子のパッケージに内蔵されたヒ ータ、 SiCバイポーラ素子を作製した SiC単結晶基板と同一の SiC単結晶基板に形 成されたヒータ等を挙げることができる。
[0049] また、温度制御装置は、 SiCバイポーラ素子の温度を計測する温度検知手段を備 えていてもよい。このような温度検知手段としては、ヒータに内蔵された温度センサ、 SiCノ ィポーラ素子のパッケージに内蔵された温度センサ、 SiCバイポーラ素子を作 製した SiC単結晶基板と同一の SiC単結晶基板に形成された温度検知素子等を挙 げることができる。
[0050] 上記の温度制御装置は、 SiCバイポーラ素子の通電作動を制御する運転制御装 置と連結され、所定の温度にて通電が行われるように、例えば以下のような制御が行 われる。
(1) ヒータによって SiCバイポーラ素子を加熱し、 SiCノ ィポーラ素子が所定の温度 (例えば 350°C以上）に達したことを温度センサによって検知した後に、運転制御装 置によって SiCバイポーラ素子の通電作動を開始させる。
(2) ヒータによって SiCバイポーラ素子を加熱しながら通電を行い、 SiCバイポーラ 素子を所定の温度以上 (例えば 350°C以上）に維持しながら、運転制御装置によつ て SiCノ ィポーラ素子の通電作動を停止させる。
(3) ヒータによって SiCバイポーラ素子を加熱しながら通電を行い、 SiCバイポーラ 素子を所定の温度以上 (例えば 350°C以上）に維持しながら運転している最中に、ヒ ータの断線等により SiCバイポーラ素子の温度が所定の温度よりも低下した場合、運 転制御装置は、温度検知素子からの信号に基づ 、て SiCバイポーラ素子の通電作 動を緊急停止させる。図 10にこのような制御の一例を示した。正常時における運転 シーケンスでは、図 10 (a)のように SiCバイポーラ素子が所定温度に達した後に通電 電流が流れ、 SiCバイポーラ素子を所定温度に維持しながら通電を継続するとともに 、所定温度に維持した状態で通電を停止するように通電と温度が制御される。しかし 、図 10 (b)のように、通電中にヒータが断線する等によって SiCバイポーラ素子の温 度が低下して所定温度を下回ると、温度検知素子がこれを検知して、運転制御装置 はその検知結果に基づ 、て通電を緊急停止させる。
[0051] このように、温度制御装置を設置して SiCバイポーラ素子を 350°C以上の温度環境 下で適切に通電作動させることで、積層欠陥面積の拡大を有効に抑制することがで きる。
[0052] 図 7〜図 9は、上記のような温度制御装置を設けた具体例を示した図である。図 7で は、ノ ッケージ内にヒータ 66および温度センサ 65を備えた温度制御装置 62を、 SiC バイポーラ素子 63への電極 64を通じた通電を制御する運転制御装置 61に連結し、 SiCノ ィポーラ素子 63に対する通電と温度の制御を行うように構成されている。
[0053] 図 8では、ェピタキシャル膜 72が形成された SiC単結晶基板 71に、 pnダイオード 7 3と、温度検知素子 74の両方を作製し、この温度検知素子 74により pnダイオード 73 の温度を計測するように構成されて 、る。
[0054] 図 9では、同一の SiC単結晶基板に、 pnダイオード 81と、ヒータ 82と、温度検知素 子 83を作製し、ヒータ 82により pnダイオード 81を加熱するとともに、温度検知素子 8 3により pnダイオード 81の温度を計測して pnダイオード 81に対する温度制御を行う ように構成されている。
[0055] 以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限 定されることはなく、その要旨を逸脱しない範囲内において各種の変形、変更が可能 である。
実施例
以下、実施例により本発明を説明するが、本発明はこれらの実施例に限定されるも のではない。
[実施例 1]
図 2に示した pnダイオードを試験用に作製した。改良レーリー法により成長させたィ ンゴットをオフ方向 [11— 20]、オフ角度 8° でスライスし、表面を鏡面処理した n型の 4H— SiC (OOOl)基板（キャリア密度 8 X 1018cm— 3、厚さ 400 /z m)の上に、 CVD法 によって窒素ドープ n型 SiC層（ドナー密度 5 X 1014cm— 3、膜厚 40 μ m)とアルミ-ゥ ムドープ p型 SiC層（p型接合層：ァクセプタ密度 5 X 1017cm— 3、膜厚 1. 5 m、およ び p+型コンタクト層：ァクセプタ密度 1 X 1018cm— 3、膜厚 0. 5 m)を順次ェピタキシ ャル成長させた。
[0056] 次に、反応性イオンエッチング (RIE)によりェピタキシャル膜の外周部を除去して 高さ幅 4 mのメサ構造を形成した。メサ底部での電界集中を緩和するために、メサ 底部にアルミイオンを注入してトータルドーズ量 1. 2 X 1013cm— 2、幅 250 μ m、深さ 0 . の JTEを形成した。イオン注入後、アルゴンガス雰囲気下で熱処理を行いァ ルミイオンを活性化した。その後、素子表面に保護用の熱酸化膜を形成した。
[0057] 得られた基板の表裏面に、電子線加熱蒸着装置を用いて力ソード電極とアノード電 極を蒸着した。力ソード電極は、基板の下面に Ni (厚さ 350nm)を蒸着して形成し、 アノード電極は、 ρ+型コンタクト層の上面に、 A1 (厚さ lOOnm)と Ti (厚さ 350nm)の 膜を順に蒸着して形成した。これらの電極を蒸着した後、力ソード電極は 1050°C、 9 Osec、アノード電極は 900°C、 180secで熱処理を行い、 SiCとの合金を形成すること によってォーミック電極とした。
[0058] このようにして得られた pnダイオードを用いて、以下の通電試験を行った。高融点 半田を用いて pnダイオードの力ソード電極を銅板上に貼り付け、超音波ボンディング 装置を用いてアノード電極にアルミワイヤをボンディングした。銅板とアルミワイヤに 電流源（TAKASAGO GP350- 10R)と電圧計 (YOKOGAWA HR2300)を電 気的に接続し、通電試験を行った。通電試験は、 pnダイオードを 350°Cの温度環境 下においた状態を維持しながら、順方向に lOOAZcm2 (シリコン系パワーダイオード の定格電流密度）の直流電流を 60分間流すことにより行った。通電試験後のフォトル ミネッセンス像を観察した結果を図 5に示した。
[実施例 2]
実施例 1で作製したものと同様の pnダイオードを用いて、 pnダイオードを 400°Cの 温度環境下においた状態を維持しながら通電を行った以外は実施例 1と同様にして 通電試験を行った。通電試験後のフォトルミネッセンス像を観察した結果を図 5に示 した。
[実施例 3]
実施例 1で作製したものと同様の pnダイオードを用いて、 pnダイオードを 450°Cの 温度環境下においた状態を維持しながら通電を行った以外は実施例 1と同様にして 通電試験を行った。通電試験後のフォトルミネッセンス像を観察した結果を図 5に示 した。
[比較例 1]
実施例 1で作製したものと同様の pnダイオードを用いて、 pnダイオードを室温（25 °C)の温度環境下においた状態を維持しながら通電を行った以外は実施例 1と同様 にして通電試験を行った。通電試験後のフォトルミネッセンス像を観察した結果を図 5に示した。
[比較例 2]
実施例 1で作製したものと同様の pnダイオードを用いて、 pnダイオードを 300°Cの 温度環境下においた状態を維持しながら通電を行った以外は実施例 1と同様にして 通電試験を行った。通電試験後のフォトルミネッセンス像を観察した結果を図 5に示 した。
[実施例 4]
実施例 1で作製したものと同様の pnダイオードを用いて、 pnダイオードを 350°Cの 温度環境下においた状態を維持しながら通電を行い、実施例 1と同様の通電試験を 行った。通電試験前後の順方向電圧 Vfを測定し、これらの差 AVfを通電劣化の指 標とした。通電試験の結果を図 3に示した。
[実施例 5]
実施例 1で作製したものと同様の ρηダイオードを用いて、 ρηダイオードを 400°Cの 温度環境下においた状態を維持しながら通電を行い、実施例 1と同様の通電試験を 行った。通電試験前後の順方向電圧 Vfを測定し、これらの差 AVfを通電劣化の指 標とした。通電試験の結果を図 3に示した。
[実施例 6]
実施例 1で作製したものと同様の ρηダイオードを用いて、 ρηダイオードを 450°Cの 温度環境下においた状態を維持しながら通電を行い、実施例 1と同様の通電試験を 行った。通電試験前後の順方向電圧 Vfを測定し、これらの差 AVfを通電劣化の指 標とした。通電試験の結果を図 3に示した。 [比較例 3]
実施例 1で作製したものと同様の pnダイオードを用いて、 pnダイオードを室温（25 °C)の温度環境下においた状態を維持しながら通電を行い、実施例 1と同様の通電 試験を行った。通電試験前後の順方向電圧 Vfを測定し、これらの差 AVfを通電劣 化の指標とした。通電試験の結果を図 3に示した。
[比較例 4]
実施例 1で作製したものと同様の ρηダイオードを用いて、 ρηダイオードを 300°Cの 温度環境下においた状態を維持しながら通電を行い、実施例 1と同様の通電試験を 行った。通電試験前後の順方向電圧 Vfを測定し、これらの差 AVfを通電劣化の指 標とした。通電試験の結果を図 3に示した。
[実施例 7]
実施例 1で作製したものと同様の pnダイオードを多数作製し、 pnダイオードを 400 °Cの温度環境下においた状態を維持しながら通電を行い、実施例 1と同様の通電試 験を行った。通電試験前後の順方向電圧 Vfを測定し、これらの差 AVfの分布を得 た。その結果を図 4に示した。
[比較例 5]
実施例 1で作製したものと同様の pnダイオードを多数作製し、 pnダイオードを室温 (25°C)の温度環境下においた状態を維持しながら通電を行い、実施例 1と同様の 通電試験を行った。通電試験前後の順方向電圧 Vfを測定し、これらの差 AVfの分 布を得た。その結果を図 4に示した。

Claims

請求の範囲
[1] 炭化珪素単結晶基板の表面力 成長させた炭化珪素ェピタキシャル膜の内部で 通電時に電子と正孔が再結合するバイポーラ型半導体装置の運転方法であって、 通電劣化の要因となる積層欠陥面積の拡大を防止するために、前記バイポーラ型 半導体装置を 350°C以上の温度に維持しながら通電作動させることを特徴とするバ ィポーラ型半導体装置の運転方法。
[2] 前記バイポーラ型半導体装置を加熱するための温度制御装置を用いて、前記バイ ポーラ型半導体装置を 350°C以上の温度に維持しながら通電作動させることを特徴 とする請求項 1に記載のバイポーラ型半導体装置の運転方法。
[3] 前記温度制御装置によって、前記バイポーラ型半導体装置が 350°C以上の温度 に達した後に通電を開始させることを特徴とする請求項 2に記載のバイポーラ型半導 体装置の運転方法。
[4] 前記温度制御装置によって、前記バイポーラ型半導体装置を 350°C以上の温度に 維持しながら通電を停止させることを特徴とする請求項 2または 3に記載のバイポーラ 型半導体装置の運転方法。
[5] 前記温度制御装置によって、前記バイポーラ型半導体装置が 350°C未満の温度 に低下した際に通電を停止させることを特徴とする請求項 2〜4のいずれかに記載の バイポーラ型半導体装置の運転方法。
[6] 六方晶の炭化珪素単結晶基板の表面力 六方晶の炭化珪素ェピタキシャル膜を 成長させた基板によって作製したバイポーラ型半導体装置を用いることを特徴とする 請求項 1〜5のいずれかに記載のバイポーラ型半導体装置の運転方法。
[7] 六方晶四回周期型の炭化珪素単結晶基板の表面から六方晶四回周期型の炭化 珪素ェピタキシャル膜を成長させた基板、六方晶六回周期型の炭化珪素単結晶基 板の表面力 六方晶六回周期型の炭化珪素ェピタキシャル膜を成長させた基板、ま たは六方晶二回周期型の炭化珪素単結晶基板の表面から六方晶二回周期型の炭 化珪素ェピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装 置を用いることを特徴する請求項 6に記載のバイポーラ型半導体装置の運転方法。
[8] 菱面十五回周期型の炭化珪素単結晶基板の表面から菱面十五回周期型の炭化 珪素ェピタキシャル膜を成長させた基板によって作製したバイポーラ型半導体装置 を用いることを特徴とする請求項 1〜5のいずれかに記載のノ ィポーラ型半導体装置 の運転方法。
[9] 炭化珪素単結晶基板の表面力 成長させた炭化珪素ェピタキシャル膜の内部で 通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
同一の炭化珪素単結晶基板に、バイポーラ素子と、該バイポーラ素子の温度を検 知する温度検知素子と、が形成されて 、ることを特徴とするバイポーラ型半導体装置
[10] 炭化珪素単結晶基板の表面力 成長させた炭化珪素ェピタキシャル膜の内部で 通電時に電子と正孔が再結合するバイポーラ型半導体装置であって、
同一の炭化珪素単結晶基板に、バイポーラ素子と、該バイポーラ素子を加熱するヒ ータと、該バイポーラ素子の温度を検知する温度検知素子と、が形成されていること を特徴とするバイポーラ型半導体装置。
PCT/JP2006/315537 2006-08-04 2006-08-04 Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire WO2008015764A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/315537 WO2008015764A1 (fr) 2006-08-04 2006-08-04 Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/315537 WO2008015764A1 (fr) 2006-08-04 2006-08-04 Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire

Publications (1)

Publication Number Publication Date
WO2008015764A1 true WO2008015764A1 (fr) 2008-02-07

Family

ID=38996952

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/315537 WO2008015764A1 (fr) 2006-08-04 2006-08-04 Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire

Country Status (1)

Country Link
WO (1) WO2008015764A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148129A1 (ja) * 2013-03-21 2014-09-25 住友電気工業株式会社 炭化珪素半導体装置
JP2017011319A (ja) * 2016-10-21 2017-01-12 良孝 菅原 半導体装置とその動作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818015A (ja) * 1994-07-04 1996-01-19 Nippondenso Co Ltd 半導体装置
JPH11205045A (ja) * 1998-01-09 1999-07-30 Nippon Precision Circuits Kk 電流供給回路およびバイアス電圧回路
JP2001264176A (ja) * 2000-01-12 2001-09-26 Japan Science & Technology Corp 温度測定装置、熱型赤外線イメージセンサ及び温度測定方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0818015A (ja) * 1994-07-04 1996-01-19 Nippondenso Co Ltd 半導体装置
JPH11205045A (ja) * 1998-01-09 1999-07-30 Nippon Precision Circuits Kk 電流供給回路およびバイアス電圧回路
JP2001264176A (ja) * 2000-01-12 2001-09-26 Japan Science & Technology Corp 温度測定装置、熱型赤外線イメージセンサ及び温度測定方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148129A1 (ja) * 2013-03-21 2014-09-25 住友電気工業株式会社 炭化珪素半導体装置
JP2014183274A (ja) * 2013-03-21 2014-09-29 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
CN105074930A (zh) * 2013-03-21 2015-11-18 住友电气工业株式会社 碳化硅半导体器件
US9490319B2 (en) 2013-03-21 2016-11-08 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
CN105074930B (zh) * 2013-03-21 2017-10-24 住友电气工业株式会社 碳化硅半导体器件
JP2017011319A (ja) * 2016-10-21 2017-01-12 良孝 菅原 半導体装置とその動作方法

Similar Documents

Publication Publication Date Title
KR100853991B1 (ko) 바이폴라형 반도체 장치 및 그의 제조방법
JP5285202B2 (ja) バイポーラ型半導体装置およびその製造方法
JP4185215B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
JP3854508B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、およびＳｉＣウエハの製造方法
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
JP5458509B2 (ja) 炭化珪素半導体基板
KR100797855B1 (ko) 쇼트키 접합형 반도체 장치의 제조방법
JP3692076B2 (ja) ＳｉＣ単結晶およびその成長方法
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP4021448B2 (ja) ショットキー接合型半導体装置の製造方法
WO2011046021A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP2007220889A (ja) ショットキー接合型半導体素子およびその製造方法
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
WO2008015764A1 (fr) Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire
JP2006237125A (ja) バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
US20190333998A1 (en) Silicon carbide epitaxial wafer and silicon carbide semiconductor device
JP2007235162A (ja) ショットキー接合型半導体装置
Li et al. Fabrication and characterization of 4H-SiC PN junction diodes by selective-epitaxial growth using TaC as the mask
WO2008015765A1 (fr) Dispositif a semi-conducteurs bipolaire et son procédé de production
Asai Effects of HCl-H/sub 2/pre-growth etching on quality of 6H-SiC epitaxial layers

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06782395

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06782395

Country of ref document: EP

Kind code of ref document: A1