WO2008003196A1 - Dispositif d'extraction et procédé de commande destinés à produire un signal d'accès à des services tarifaires - Google Patents

Dispositif d'extraction et procédé de commande destinés à produire un signal d'accès à des services tarifaires Download PDF

Info

Publication number
WO2008003196A1
WO2008003196A1 PCT/CN2006/003786 CN2006003786W WO2008003196A1 WO 2008003196 A1 WO2008003196 A1 WO 2008003196A1 CN 2006003786 W CN2006003786 W CN 2006003786W WO 2008003196 A1 WO2008003196 A1 WO 2008003196A1
Authority
WO
WIPO (PCT)
Prior art keywords
clock
data recovery
recovery unit
service
register
Prior art date
Application number
PCT/CN2006/003786
Other languages
English (en)
French (fr)
Inventor
Changwu Xu
Yongbing Qin
Lili Sun
Original Assignee
Zte Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zte Corporation filed Critical Zte Corporation
Publication of WO2008003196A1 publication Critical patent/WO2008003196A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information

Definitions

  • the present invention relates to signal regeneration and recovery in the field of communications, and in particular, to a device and a control method for service access signals at an arbitrary rate within a certain range.
  • a communication communication device has a multi-service access requirement, for example, a service signal carried in an optical transmission device, and generally includes services of various rate types. In some cases, the device cannot know the type of service in advance, which requires it to have an adaptive function for the traffic rate.
  • the processing of the access signal by the receiving device in the optical transmission device generally includes: photoelectric conversion, clock and data recovery (CDR), and service processing.
  • the adaptive function of the service rate is mainly reflected in the functions of clock and data recovery, that is, clock and data recovery need to realize services of various rates.
  • the existing CDR technology is shown in Figure 1. It consists of three parts: CDR, CPU control unit and clock synthesizer.
  • Working process The business signal is photoelectrically converted into high-speed serial signal, enters the CDR, and recovers the data and clock; the CPU control unit can set the working type of the CDR and the output clock of the clock synthesizer according to the service type; the clock synthesizer according to the control The unit is set and the output reference clock is used by the CDR.
  • a feature of the prior art is that two types of work are supported: automatic locking and external control locking.
  • An object of the present invention is to provide a recovery device and a control method for implementing an arbitrary rate service access signal, solving the problems existing in the prior art, overcoming the shortcomings of the chip automatic locking service, and solving the access problem of the variable rate service. .
  • the invention can automatically identify the rate of the access service by calculating the common multiple method, and lock the service by the same frequency or frequency multiplication of the service, and according to the Nyquist law, the method of using the high frequency sampling to lock the low frequency service can realize the accurate regeneration service. Without error code.
  • a recovery device for implementing an arbitrary rate service access signal comprising: a clock and data recovery unit, a control unit, a clock synthesizer; the clock and data
  • the recovery unit is configured to implement a phase locked loop, read a signal frequency, provide an unlocking alarm indication, and support a locking function
  • the clock synthesizer is configured to divide a fixed frequency clock, output a frequency clock, supply a clock, and
  • the data recovery unit is used;
  • the control unit sets an operation mode of the clock and data recovery unit, a read clock and a data recovery unit internal register, and a specific frequency of the clock;
  • the control unit passes the bus and the clock and the data
  • the multiplexing unit performs bidirectional communication; the control unit sets the clock synthesizer through the bus to enable the clock synthesizer to output an accurate clock required by the clock and the data recovery unit; the reference clock outputted by the clock synthesizer is directly input to the clock and data recovery unit For use by clock and data recovery units.
  • the clock synthesizer can be placed in a clock and data recovery unit; the bus uses a CPU bus.
  • the f-synthesizer can be placed outside the clock and data recovery half-element; the bus uses the IIC bus.
  • a control method for implementing an arbitrary rate service access signal, wherein the clock and data recovery unit is in a locked service mode, and a variable is set for the register number, and the method includes the following steps: Step 1.
  • the control unit reads the lockout alarm. Determine whether the lock is lost. If you do not lose the lock, go to step 2. Otherwise, go to step 3. Step 2.
  • Step 3 Read the clock and the service rate in the register in the data recovery unit, store the data in the register, and then end; Step 3, read The service rate in the register in the clock and data recovery unit; Step 4, according to the set variable value, store the read service rate into a register whose number is equal to the value of the current variable; Step 5, obtain the first register Go to the common multiple of the data in the register whose number is equal to the value of the current variable. Step 6. Set the reference clock according to the obtained common multiple, lock the service, and then proceed to step 1. The common multiple is equal to the product of the data in the register and the number of the register.
  • the invention can automatically identify a fixed frequency of a service or multiple frequencies included;
  • the present invention can not only lock all fixed rate services supported by the CDR chip used;
  • FIG. 1 is a functional block diagram of the prior art
  • FIG. 2 is a functional block diagram of the apparatus of the present invention
  • 3 is a flow chart of a control method for any rate service regeneration recovery
  • FIG. 4 is a functional block diagram of Embodiment 1
  • FIG. 5 is a functional block diagram of Embodiment 2.
  • DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Specific embodiments of the present invention will be described in detail with reference to the drawings.
  • 1 is the CDR chip
  • 2 is the CPU control unit
  • 3 is the clock synthesizer
  • 4 is the VSC8123 chip
  • 5 is the AMCC 186 chip
  • 6 is the clock synthesizer inside the VSC8123 chip
  • 7 is the ADN2812 chip
  • 8 is the AMCC186 chip
  • the control system consists of 9 and is a clock synthesizer composed of ICS525 chips.
  • the present invention consists of three parts: a clock and data recovery unit, a control unit, and a clock synthesizer.
  • CDR in addition to the phase-locked loop, also has the function of reading the signal frequency; can provide LOL indication of loss of lock alarm; support automatic lock and external control lock function; clock synthesizer, can divide the frequency of a fixed frequency clock, Output clocks of various frequencies for use by the CDR; control unit, set the operating mode of the CDR, read the internal registers of the CDR, and the specific frequency of the clock.
  • control unit and CDR communication are bidirectional, and the prior art is usually only unidirectional, and the control unit only sets the CDR without reading the CDR rate.
  • the connection relationship between the various parts of the present invention is as follows:
  • the control unit performs bidirectional communication on the CDR through the CPU bus or the IIC bus, that is, the control unit can set parameters such as the CDR internal register, the working mode, the reference clock, the working rate, and the CDR can also be read. Parameters such as registers, operating mode, and service rate.
  • the control unit sets the clock synthesizer through the CPU bus or the IIC bus, so that the clock synthesizer outputs the exact clock required by the CDR.
  • the reference clock output from the clock synthesizer is directly input to the CDR for use by the CDR.
  • the workflow of the present invention is as follows:
  • the initial state is that the CDR work is in a certain locked service mode state.
  • the variable k l, but not limited to the variable k: 1.
  • the control unit reads the lockout alarm, and determines whether the lock is lost. ;
  • the service rate in the CDR internal register is read.
  • the VSC8123 has a clock synthesizer inside. It sets the frequency of 4 ⁇ by setting the registers: Oscillator range setting [3:0] and Prescale rate write [3 :0]. No additional clock synthesizer is required.
  • the control unit can read the rate value of the service by reading the VSC8123 internal register Prescale rate read [7:4].
  • the functional block diagram of the first embodiment is shown in FIG. 4.
  • the control unit uses the CPU chip AMCC 186.
  • the control unit can read and write the VSC8123 through the CPU control line, and the clock synthesizer is inside the VSC8123 chip.
  • the working process of the first embodiment is as follows: In the first step, the AMCC 186 reads the lost lock alarm of the VSC8123 chip to determine whether the lock is lost.
  • Embodiment 1 can regenerate and recover fixed rate services, variable rate services, and services with special coding formats ranging from 10 Mb/s to 2.7 Gb/s.
  • Embodiment 2 using chip ADN2812
  • the ADN2812 does not have a clock inside and requires an external clock.
  • the ADN2812 has a loss of lock alarm indication LOL. When LOL is high, it is a loss of lock alarm. When LOL is low, it does not alarm.
  • the ADN2812 internal register, CTRA[7,2], is used to tell the ADN2812 the specific frequency of the reference clock input.
  • the register CTRA[1] is used to set the read service rate or to lock the service with the reference clock.
  • the service rate can be read from the registers FREQ0 to FREQ2.
  • the control unit uses the CPU chip AMCC186, the clock synthesizer uses the chip IC525 and the standard frequency crystal oscillator, and the control unit sets the IC525 through the IIC to output the clock with adjustable frequency, as shown in Fig. 5.
  • the workflow of the second embodiment is as follows: In the first step, the AMCC 186 detects the LOL state of the lost lock alarm and determines whether the lock is lost.
  • the third step if the lock is lost, AMCC186 from the ADN2812 internal register
  • the service rate value is read in FREQ0 ⁇ FREQ2;
  • the fourth step is to store the read service rate into register k according to the current k value, and then enter the fifth step;
  • the sixth step the AMCC 186 sets the ADN2812 internal register according to the common multiple CTRA[7,2], and set the ADN2812 to the external control lock mode, and then enter the first step

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Description

一种实现任意速率业务接入信号的恢复装置及控制方法 技术领域 本发明涉及通信领域的信号再生、恢复，尤其涉及一种在一定范围内任意 速率业务接入信号的恢复装置和控制方法。 背景技术 传输通信设备存在多业务接入的需求， 例如光传输设备中承载的业务信 号， 一般包含各种速率类型的业务。 在有些情况下， 设备不能预先知道业务类 型， 这就要求其具有对业务速率的自适应功能。 光传输设备中的接收设备对接入信号的处理一般包括： 光电转换， 时钟和 数据恢复（CDR ), 业务处理。 对业务速率的自适应功能主要体现在时钟和数 据恢复这部分功能上， 即时钟和数据恢复需要实现自适应各种速率的业务。 现有 CDR技术如图 1所示， 包括三部分： CDR, CPU控制单元和时钟综 合器。 工作过程： 业务信号经过光电转换为高速串行信号， 进入 CDR, 恢复出 数据和时钟； CPU控制单元可以设置 CDR的工作类型和 ■据业务类型控制时 钟综合器的输出时钟； 时钟综合器根据控制单元的设置， 输出参考时钟给 CDR 使用。 现有技术的功能特点是， 支持两种工作类型： 自动锁定和外部控制锁定。 自动锁定时， 支持各种固定速率业务输入。 外部控制锁定时， 根据已知的业务 类型， 通过 CPU控制单元控制时钟综合器， 为 CDR提供外部时钟参考， 来锁 定业务。 现有技术存在以下问题: 第一， 在自动锁定情况下， 只支持固定速率业务的输入， 但对于变速率业 务， 比如具有接入握手协议的业务，接入握手时速率和正常工作时速率不一致， 这时会出现失锁的情况。 第二，在自动锁定情况下，对于某些业务中出现有规律码字，会发生频偏， 容易失锁。 外部控制锁定情况下， 虽然没有上述问题， 但必须事先知道业务类 型。 发明内容 本发明的目的是，提供一种实现任意速率业务接入信号的恢复装置及控制 方法， 解决现有技术存在的问题， 克服了芯片自动锁定业务的缺点， 解决变速 率业务的接入问题。 本发明通过计算公倍数方法可以自动识别接入业务的速率，并采用业务的 同频或倍频锁定业务，根据奈奎斯特定律，采用高频采样锁定低频业务的方法， 可以实现准确再生业务， 而不误码。 为了实现上述目的， 本发明具体是这样实现的： 一种实现任意速率业务接入信号的恢复装置， 其特征在于， 包括： 时钟和数据恢复单元、 控制单元、 时钟综合器； 所述时钟和数据恢复单元， 用于实现锁相环， 读取信号频率， 提供失锁告 警指示， 支持锁定功能； 所述时钟综合器， 用于对固定频率时钟进行倍分频， 输出频率的时钟， 供 给时钟和数据恢复单元使用； 所述控制单元，设置时钟和数据恢复单元的工作模式、读取时钟和数据恢 复单元内部寄存器， 以及时钟的具体频率； 所述控制单元， 通过总线与时钟和数据' i灰复单元进行双向通讯； 所述控制单元，通过总线对时钟综合器进行设置，使时钟综合器输出时钟 和数据恢复单元需要的准确时钟； 时钟综合器输出的参考时钟直接输入到时钟和数据恢复单元，供时钟和数 据恢复单元使用。 所述时钟综合器可放在时钟和数据恢复单元中； 所述总线釆用 CPU总线。 所迷时 f综合器可放在时钟和数据恢复半元外； 所述总线采用 IIC总线。 一种实现任意速率业务接入信号的控制方法，时钟和数据恢复单元处于锁 定业务模式， 为寄存器编号设定一变量， 其特征在于， 包括如下步骤： 步驟 1、 控制单元读取失锁告警， 判断是否失锁， 若不失锁则进入步骤 2, 否则进入步驟 3; 步骤 2、 读取时钟和数据恢复单元内寄存器中业务速率， 将数据存入寄存 器中， 然后结束； 步骤 3、 读取时钟和数据恢复单元内寄存器中业务速率； 步骤 4、 根据已设定的变量值， 把读取的业务速率存入到编号与当前变量 取值相等的寄存器中； 步骤 5、 得到第一个寄存器到编号与当前变量取值相等的寄存器中的数据 的公倍数； 步骤 6、 根据得到的公倍数设置参考时钟、 锁定业务， 然后再进入步骤 1。 所述公倍数等于寄存器中的数据与寄存器的编号的乘积。 本发明有以下优点：
1 , 本发明可以自动识别业务的固定频率或包含的多种频率；
2 , 本发明不仅可以锁定所用 CDR芯片支持的所有固定速率的业务；
3 , 而且可以锁定变速率业务和具体特殊编码结构的业务； 有效克服特珠编码结构引起的频偏。 附图说明 图 1是现有技术中的功能框图； 图 2是本发明所述装置功能框图； 图 3是任意速率业务再生恢复的控制方法流程图； 图 4是实施例一功能框图； 图 5是实施例二功能框图。 具体实施方式 参照附图， 将详细的描述本发明的具体实施方案。 其中， 1为 CDR芯片， 2为 CPU控制单元， 3为时钟综合器，4为 VSC8123 芯片， 5 为 AMCC 186 芯片等， 6 为 VSC8123 芯片内部的时钟综合器， 7 为 ADN2812芯片， 8为 AMCC186芯片等组成的控制系统， 9为 ICS525芯片等组 成的时钟综合器。 如图 2所示， 本发明由三部分组成： 时钟和数据恢复单元、 控制单元、 时 钟综合器。
CDR, 除具有锁相环外， 还具有读取信号频率的功能； 能提供失锁告警 LOL指示； 支持自动锁定和外部控制锁定功能； 时钟综合器， 可以对某固定频率时钟进行倍分频， 输出各种频率的时钟， 供给 CDR使用； 控制单元， 设置 CDR的工作模式、 读取 CDR内部寄存器， 以及时钟的 具体频率。 本发明中控制单元和 CDR通讯是双向的， 而现有技术通常只是单向的， 控制单元只设置 CDR, 而不读取 CDR速率。 本发明各部分之间的连接关系如下： 控制单元通过 CPU总线或 IIC总线对 CDR进行双向通讯，即控制单元可 以设置 CDR内部寄存器、 工作模式、 参考时钟、 工作速率等参数， 也可以读取 CDR内的寄存器、 工作模式、 业务速率等参数。 控制单元又通过 CPU总线或 IIC总线对时钟综合器进行设置， 使时钟综 合器输出 CDR需要的准确时钟。 时钟综合器输出的参考时钟直接输入到 CDR, 供 CDR使用。 本发明的工作流程如下： 初始状态为 CDR工作处于某种锁定业务模式状态，为便于说明， 设变量 k= l , 但不限于变量 k: 1.控制单元读取失锁告警， 判断是否失锁；
2.如果不失锁， 则读取 CDR内寄存器中业务速率， 根据当前的 k值， 数 据存入寄存器 k中， 比如 k== l , 就存入寄存器 1中， k=2 , 存入寄存器 2中， 然 后结束；
3,如果失锁， 读取 CDR内寄存器中业务速率； 4.根据当前的 k值，把读取的业务速率存入寄存器 k中，然后进入步骤 5;
5.计算寄存器 1到寄存器 k中的数据的公倍数； 比如 k=3， 则计算寄存器 1、 2、 3 内数据的公倍数； 如果 k = l , 则公倍数就是寄存器 1 中的数 x l、 或 X 2、 或 X 4等；
6.根据公倍数设置参考时钟、 设置锁定业务， 然后再进入步骤 1。 对于具有固定速率的业务， 比如 622MHz的 STM4业务， 本发明会从步 驟 1-3-4-5-6-1循环一次， 计算出的公倍数为 622、 或 1244、 或 2488等， 然后 控制单元根据此公倍数， 设置参考时钟， 并设置 CDR芯片锁定在 622MHz频 点、 或 2488MHz频点等。 如果设置 CDR芯片锁定在 622MHz频点， 则为相同 频率锁定业务；如果设置 CDR芯片锁定在 2488MHz频点，则为倍频锁定业务。 对于变速率的业务， 以 FDDI 业务为例， 此业务频率包含 12.5MHz 和
125MHz之间的多种速率。 对于这样的业务， 现有技术只会以单一的某一频率 尝试锁业务， 肯定是无法锁定。 而本发明很好的解决了这一问题， 经过从步骤 1-3-4-5-6-1多次循环， 控制单元会分别检测到这些速率， 就会以它们的公倍数 调整参考时钟、 设置锁定业务， 据奈奎斯特定律， 采用高频采样锁定低频业 务的方法， 可以准确再生业务, 而不误码。 对于包含象 8B/10B编码等特殊编码结构的业务， 由于是有规 的连 0或 连 1 , 会引起业务速率下降， 导致 CDR频偏而出现失锁。 但是本发明监测的失 锁告警后， 会给 CDR提供一个固定参考时钟， 并设置 CDR以高频点的固定速 率锁定业务， 不会引起失锁和误码。 实施例一、 使用芯片 VSC8123
VSC8123 内部有时钟综合器， 通过设置寄存器： Oscillator range setting [3 :0]和 Prescale rate write [3 :0] 来设置时 4†的频率， 不需要外加时钟综合器。控 制单元通过读 VSC8123 内部寄存器 Prescale rate read [7:4] , 可以读取业务的 速率值。 实施例一的功能框图如图 4所示， 控制单元使用 CPU芯片 AMCC 186, 控 制单元通过 CPU控制线可以对 VSC8123 进 4于读写， 时钟综合器在 VSC8123 芯片内部。 实施例一的工作过程如下： 第一步， AMCC186读取 VSC8123 芯片的失锁告警， 判断是否失锁， 若 不是失锁， 则进入第二步， 若失锁则进入第三步； 第二步， 读取 VSC8123 内部寄存器 Prescale rate read [7:4] , 根据当前的 k值， 把数据放入 AMCC 186的寄存器 k中， 然后结束； 第三步， AMCC186从 VSC8123 内部寄存器 Prescale rate read [7:4]中读 取业务速率值； 第四步， 根据当前的 k值， 把业务速率值放到 AMCC186寄存器 k中， 进 入第五步； 第五步， 计算寄存器 1到寄存器 k中的数据的公倍数； 比如 k=3 , 则计算 寄存器 1、 2、 3内数据的公倍数； 如果 k = l , 则公倍数就是寄存器 1中的数； 第六步，根据公倍数设置 VSC8123内的寄存器： Oscillator range setting [3 :0] 和 Prescale rate write [3:0] , 设置锁定业务， 然后再进入第一步。 实施例一可以再生恢复从 10Mb/s到 2.7Gb/s速率范围的固定速率业务、 变速率业务和具有特殊编码格式的业务。 实施例二、 使用芯片 ADN2812 ADN2812内部没有时钟， 需要外部提供时钟。 ADN2812有失锁告警指示 LOL, 当 LOL为高电平， 为失锁告警； 当 LOL为低高电平， 不告警。 ADN2812 内部寄存器 CTRA[7,2]用来告诉 ADN2812输入的参考时钟具体频率。 寄存器 CTRA[1]用来设置读取业务速率还是用参考时钟锁定业务。 从寄存器 FREQ0〜FREQ2中可以读出业务速率。 控制单元使用 CPU芯片 AMCC186, 时钟综合器使用芯片 IC525和标准 频率晶振， 控制单元通过 IIC设置 IC525 , 使其输出频率可调的时钟， 如图 5 所示。 实施例二的工作流程如下： 第一步， AMCC186检测失锁告警 LOL状态， 判断是否失锁； 第二步， 如果不失锁， 则 AMCC186 从 ADN2812 内部寄存器 FREQ0~FREQ2中读取业务速率， 根据当前的 k值， 数据存入寄存器 k中， 比 如 k=l , 就存入寄存器 1中， k=2 , 存入寄存器 2中， 然后结束； 第三步， 如果失锁， AMCC186从 ADN2812内部寄存器 FREQ0~FREQ2 中读取业务速率值； 第四步， 根据当前的 k值，把读取的业务速率存入寄存器 k中， 然后进入 第五步； 第五步， 计算寄存器 1到寄存器 k中的数据的公倍数； 比如 1<=3 , 则计算 寄存器 1、 2、 3内数据的公倍数； 如果 k = 1， 则公倍数就是寄存器 1中的数； 第六步， AMCC 186根据公倍数， 设置 ADN2812内部寄存器 CTRA[7,2] , 并设置 ADN2812为外部控制锁定模式， 然后再进入第一步。 实施例二可以再生恢复从 12.7Mb/s到 2.7Gb/s速率范围的固定速率业务、 变速率业务和具有特殊编码格式的业务。

Claims

权 利 要 求 书 一种实现任意速率业务接入信号的恢复装置， 其特征在于， 包括： 时钟和数据恢复单元、 控制单元、 时钟综合器；
所述时钟和数据恢复单元， 用于实现锁相环， 读取信号频率， 提供 失锁告警指示， 支持锁定功能；
所述时钟综合器， 用于对固定频率时钟进行倍分频， 输出频率的时 钟， 供给时钟和数据恢复单元使用；
所述控制单元， 设置时钟和数据恢复单元的工作模式、 读取时钟和 数据恢复单元内部寄存器， 以及时钟的具体频率；
所述控制单元， 通过总线与时钟和数据恢复单元进行双向通讯； 所述控制单元， 通过总线对时钟综合器进行设置， 使时钟综合器输 出时钟和数据恢复单元需要的准确时钟；
时钟综合器输出的参考时钟直接输入到时钟和数据恢复单元，供时 钟和数据恢复单元 4吏用。 如权利要求 1所述的实现任意速率业务接入信号的恢复装置， 其特征在 于：
所述时钟综合器可放在时钟和数据恢复单元中；
所述总线采用 CPU总线。 如权利要求 1所述的实现任意速率业务接入信号的恢复装置， 其特征在 于：
所述时钟综合器可放在时钟和数据恢复单元外；
所述总线采用 nc总线。 一种实现任意速率业务接入信号的控制方法， 时钟和数据恢复单元处于 锁定业务模式， 为寄存器编号设定一变量， 其特征在于， 包括如下步骤： 步骤 1、 控制单元读取失锁告警， 判断是否失锁， 若不失锁则进入 步骤 2, 否则进入步腺 3; 步驟
2、 读取时钟和数据恢复单元内寄存器中业务速率， 将数据存 入寄存器中， 然后结束；
步骤
3、 读取时钟和数据恢复单元内寄存器中业务速率； 步骤
4、 根据已设定的变量值， 把读取的业务速率存入到编号与当 前变量取值相等的寄存器中；
步骤 5、 得到第一个寄存器到编号与当前变量取值相等的寄存器中 的数据的公倍数；
步骤 6、 根据得到的公倍数设置参考时钟、 锁定业务， 然后再进入 步骤 1。
5. 如权利要求 4所述的实现任意速率业务接入信号的控制方法， 其特征在 于：
所述公倍数等于寄存器中的数据与寄存器的编号的乘积。
PCT/CN2006/003786 2006-06-27 2006-12-30 Dispositif d'extraction et procédé de commande destinés à produire un signal d'accès à des services tarifaires WO2008003196A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CNA2006100866457A CN101098205A (zh) 2006-06-27 2006-06-27 一种实现任意速率业务接入信号的恢复装置及控制方法
CN200610086645.7 2006-06-27

Publications (1)

Publication Number Publication Date
WO2008003196A1 true WO2008003196A1 (fr) 2008-01-10

Family

ID=38894175

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2006/003786 WO2008003196A1 (fr) 2006-06-27 2006-12-30 Dispositif d'extraction et procédé de commande destinés à produire un signal d'accès à des services tarifaires

Country Status (2)

Country Link
CN (1) CN101098205A (zh)
WO (1) WO2008003196A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015081482A1 (en) * 2013-12-03 2015-06-11 Qualcomm Incorporated Frequency aided clock recovery based on low speed information exchange mechanism
CN115065414A (zh) * 2022-05-17 2022-09-16 武汉联特科技股份有限公司 一种光模块自适应切换速率的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102833064B (zh) * 2011-06-13 2017-10-24 中兴通讯股份有限公司 一种微波传输的时钟恢复方法和装置
CN107766599A (zh) * 2016-08-22 2018-03-06 深圳市中兴微电子技术有限公司 集成电路芯片的原型验证装置
US10164706B2 (en) * 2017-02-23 2018-12-25 Cisco Technology, Inc. Multi-identity optics modules

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322447A (zh) * 1999-09-21 2001-11-14 皇家菲利浦电子有限公司 时钟恢复
CN1435016A (zh) * 1999-12-21 2003-08-06 基加公司 多速率转发器系统和芯片组
CN1464636A (zh) * 2002-06-06 2003-12-31 华为技术有限公司 数字时钟恢复装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322447A (zh) * 1999-09-21 2001-11-14 皇家菲利浦电子有限公司 时钟恢复
CN1435016A (zh) * 1999-12-21 2003-08-06 基加公司 多速率转发器系统和芯片组
CN1464636A (zh) * 2002-06-06 2003-12-31 华为技术有限公司 数字时钟恢复装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015081482A1 (en) * 2013-12-03 2015-06-11 Qualcomm Incorporated Frequency aided clock recovery based on low speed information exchange mechanism
US9608800B2 (en) 2013-12-03 2017-03-28 Qualcomm Incorporated Frequency aided clock recovery based on low speed information exchange mechanism
CN115065414A (zh) * 2022-05-17 2022-09-16 武汉联特科技股份有限公司 一种光模块自适应切换速率的方法

Also Published As

Publication number Publication date
CN101098205A (zh) 2008-01-02

Similar Documents

Publication Publication Date Title
US8005370B2 (en) Reference clock rate detection for variable rate transceiver modules
US7532697B1 (en) Methods and apparatus for clock and data recovery using a single source
WO2008003196A1 (fr) Dispositif d&#39;extraction et procédé de commande destinés à produire un signal d&#39;accès à des services tarifaires
JP2002217715A (ja) ヒットレス基準切替えを用いた多重入力位相同期ループ
JP2005502248A (ja) 並列リンクの相対的動的スキュー補償
JP2001057548A (ja) クロックおよびデータ回復システム
CN100459598C (zh) 电路业务在基于以太网的无源光网络上传输的方法
TW201324077A (zh) 時脈產生器及產生時脈信號的方法
US20070280392A1 (en) Clock and data recovery method and corresponding device
CN102104474B (zh) 一种时钟检测方法及装置
CN101420294B (zh) 一种时钟锁相环控制方法及装置
WO2014029253A1 (zh) 一种otn网络中客户业务时钟提取的实现方法
US20090245449A1 (en) Semiconductor integrated circuit device and method for clock data recovery
JP2594484B2 (ja) ディジタル信号受信装置及び方法
CN102684676A (zh) 序列连接接收器及其时钟重建方法
CN1770634B (zh) 时钟锁相环装置
CN101026448A (zh) 一种同步通信系统时钟再生方法及系统
CN108880555A (zh) 采样速率转换器的再同步
JPH0629836A (ja) 定利得フェーズロックループ
WO2012171256A1 (zh) 一种微波传输的时钟恢复方法和装置
CN108055036B (zh) 时钟数据恢复电路的环路带宽调节方法和装置
US7936853B2 (en) False frequency lock detector
JP2004056803A (ja) 非同期データ通信インターフェイス用プログラム可能グリッチフィルタ
US7961832B2 (en) All-digital symbol clock recovery loop for synchronous coherent receiver systems
TW201145955A (en) Timing recovery controller and operation method thereof

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06840816

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06840816

Country of ref document: EP

Kind code of ref document: A1