CN102833064B - 一种微波传输的时钟恢复方法和装置 - Google Patents

一种微波传输的时钟恢复方法和装置 Download PDF

Info

Publication number
CN102833064B
CN102833064B CN201110157213.1A CN201110157213A CN102833064B CN 102833064 B CN102833064 B CN 102833064B CN 201110157213 A CN201110157213 A CN 201110157213A CN 102833064 B CN102833064 B CN 102833064B
Authority
CN
China
Prior art keywords
clock
clock signal
rice
wine
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110157213.1A
Other languages
English (en)
Other versions
CN102833064A (zh
Inventor
张丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201110157213.1A priority Critical patent/CN102833064B/zh
Priority to PCT/CN2011/078468 priority patent/WO2012171256A1/zh
Publication of CN102833064A publication Critical patent/CN102833064A/zh
Application granted granted Critical
Publication of CN102833064B publication Critical patent/CN102833064B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0075Arrangements for synchronising receiver with transmitter with photonic or optical means
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种微波传输的时钟恢复方法和装置,该装置中,标准时钟生成单元根据当前发送端使用的时钟信息生成与其频率和占空比一致的标准时钟信号;时钟频率提取单元在空口时钟接收单元发来的空口时钟信号的控制下,对输入的标准时钟信号进行调节,得到与空口时钟信号频率一致的第一时钟信号;本地时钟调整单元基于第一时钟信号对本地时钟信号进行调节,使其跟踪上第一时钟信号。由于减少了使用PLL的个数,节省了微波通信系统的成本;使用均匀的标准时钟信号输入到相位可调PLL模块,避免了PLL失锁以及引发的PLL重新复位过程,因此,本发明提高了微波通信系统的稳定性,而且简化了微波通信系统的复杂度。

Description

一种微波传输的时钟恢复方法和装置
技术领域
本发明涉及微波通信技术领域,尤其涉及一种微波传输的时钟恢复方法和装置。
背景技术
微波通信是使用波长在0.1毫米至1米之间的电磁波进行的通信。微波通信不需要固体介质,当两点间直线距离内无障碍时就可以使用微波传送,例如:卫星与地面之间、城市两个建筑物之间、以及很大的无法实际布设电缆的开阔区域,如:沙漠、草地和湖泽等。微波通信具有容量大、质量好、组网方便、抗灾害能力强等优点,是一种重要通信手段。但是,由于微波通信极易受天气影响,如大雾、风沙等,微波通信系统需要在不同的天气情况下选择不同的工作带宽和时钟频率,以确保传输质量。对于这种时钟频率可能随时变化的通信系统,如何保证发送端和接收端时钟信号一致、稳定可靠,显得非常重要。
现有的微波通信系统中,接收端时钟恢复电路如图1所示,包括:时钟提取模块,时钟分频模块1~n、PLL(Phase Locked Loop,锁相环)倍频模块1~n、小数分频模块1~n、时钟选择模块、时钟鉴相模块、时钟调整模块和保护模块。在不同的环境条件下,微波通信系统工作在不同的带宽和时钟频率,如时钟频率为7MHz、14MHz、28MHz、49MHz等。假设有n种不同的时钟频率,在每种时钟频率下,时钟提取模块从空中接收的数据信号帧中提取出的空口时钟信号通常都是不均匀的,然后n个时钟分频模块将其对应的不均匀的时钟信号分频,将不均匀程度弱化。n个时钟分频模块的分频系数均不同。PLL倍频模块将弱化不均匀程度后得到的时钟信号倍频,接下来小数分频模块要根据实际应用环境,利用Sigma-Delta算法实现小数分频电路,将倍频后的时钟信号分频到一个统一的频率,如50Hz,时钟选择模块从多路时钟信号中选择一路,如当前系统的时钟频率为7MHz,则选择7MHz时钟对应分频得到的50Hz信号输出到时钟鉴相模块,时钟鉴相模块将50Hz信号作为参考时钟,与微波通信系统本地时钟分频得到的50Hz比较得到鉴相值,用鉴相值控制时钟调整模块对本地时钟进行调整,使本地时钟跟踪上接收的空口时钟信号,即发送端的时钟。保护模块实时检测PLL倍频模块输出的时钟,一旦发现PLL异常,无时钟送出时,就复位PLL。
目前微波通信系统使用的时钟恢复电路存在如下缺陷:使用的PLL倍频模块数量多;不均匀的时钟信号送入PLL倍频模块之后,可能会导致PLL失锁,影响恢复出的时钟信号的质量,甚至出现无法恢复的情况;该时钟恢复电路需要一个保护模块,实时检测PLL倍频模块输出的时钟,一旦发现PLL异常,无时钟送出时,就需要复位PLL;PLL从复位到正常工作一般需要几个毫秒,这段时间导致得到的鉴相值跳变,因此还需要增加相应的滤波机制。
发明内容
本发明要解决的技术问题是,提供一种微波传输的时钟恢复方法和装置,克服现有技术的锁相环使用个数多且易发生失锁而导致微波通信系统不稳定的缺陷。
本发明采用的技术方案是,所述微波传输的时钟恢复装置,包括:空口时钟接收单元、标准时钟生成单元、时钟频率提取单元和本地时钟调整单元,其中,
标准时钟生成单元根据当前发送端使用的时钟信息生成与其频率和占空比一致的标准时钟信号,输入到时钟频率提取单元;
时钟频率提取单元在空口时钟接收单元发来的空口时钟信号的控制下,对输入的标准时钟信号进行调节,得到与空口时钟信号频率一致的第一时钟信号,输入到本地时钟调整单元;
本地时钟调整单元基于第一时钟信号对本地时钟信号进行调节,使其跟踪上第一时钟信号。
进一步的,所述时钟频率提取单元,具体包括:相位可调PLL模块、相位调整控制模块、第一比对模块和第二比对模块,其中,
空口时钟接收单元接收到的空口时钟信号与标准时钟生成单元生成的标准时钟信号输入第一比对模块进行比对,第一比对模块输出所述空口时钟信号与所述标准时钟信号的相位差异信息,发送到相位调整控制模块;
空口时钟接收单元接收到的空口时钟信号与相位可调PLL模块输出的第一时钟信号输入第二比对模块进行比对,第二比对模块输出调节时机信息,发送到相位调整控制模块;
设第一时钟信号初始时与所述标准时钟信号完全一致,相位调整控制模块根据所述相位差异信息以及所述调节时机信息,对相位可调PLL模块输出的第一时钟信号进行调节,使第一时钟信号与空口时钟信号频率一致。
进一步的,所述第一比对模块和第二比对模块为缓存器;
所述空口时钟信号与所述标准时钟信号的相位差异信息以及调节时机信息,通过缓存器输出的当前保存的数据个数反映出来。
进一步的,所述标准时钟生成单元,具体包括:时钟信号源模块和PLL合成模块,其中,时钟信号源模块生成参考时钟信号输入到PLL合成模块;
PLL合成模块根据当前发送端使用的时钟信息,将参考时钟信号转换成与所述发送端使用的时钟频率和占空比一致的标准时钟信号。
进一步的,所述装置还包括:选择配置单元;
选择配置单元实时获知当前发送端使用的时钟信息,根据当前发送端使用的时钟信息,对PLL合成模块与相位可调PLL模块进行配置。
进一步的,所述装置还包括:分频单元;
所述第一时钟信号经过所述分频单元分频后输入到本地时钟调整单元,所述本地时钟信号反馈输入到分频单元进行分频后输入到本地时钟调整单元。
基于上述装置,本发明还提供一种微波传输的时钟恢复方法,包括:
根据当前发送端使用的时钟信息生成与其频率和占空比一致的标准时钟信号;
在接收到的空口时钟信号的控制下,对所述标准时钟信号进行调节,得到与空口时钟信号频率一致的第一时钟信号;
基于第一时钟信号对本地时钟信号进行调节,使其跟踪上第一时钟信号。
进一步的,所述在接收到的空口时钟信号的控制下,对所述标准时钟信号进行调节,得到与空口时钟信号频率一致的第一时钟信号,具体包括:
将接收到的空口时钟信号与标准时钟信号比对后,确定所述空口时钟信号与所述标准时钟信号的相位差异信息;将接收到的空口时钟信号与第一时钟信号比对后,确定调节时机信息;
设第一时钟信号初始时与所述标准时钟信号完全一致,根据所述相位差异信息以及所述调节时机信息,对所述第一时钟信号进行调节,使第一时钟信号与空口时钟信号频率一致。
进一步的,所述根据当前发送端使用的时钟信息生成与其频率和占空比一致的标准时钟信号,具体包括:
根据当前发送端使用的时钟信息,将参考时钟信号转换成与所述发送端使用的时钟频率和占空比一致的标准时钟信号。
进一步的,所述方法,在根据当前发送端使用的时钟信息生成与其频率和占空比一致的标准时钟信号之前,还包括:实时获知当前发送端使用的时钟信息。
采用上述技术方案,本发明至少具有下列优点:
本发明所述微波传输的时钟恢复方法和装置,在该装置中,由于减少了使用PLL的个数,节省了微波通信系统的成本;使用均匀的标准时钟信号输入到相位可调PLL模块,避免了PLL失锁以及引发的PLL重新复位过程,因此,本发明提高了微波通信系统的稳定性;本发明不需要设计保护模块对PLL进行保护、以及滤波机制,简化了微波通信系统的复杂度。
附图说明
图1为现有的微波通信系统中接收端时钟恢复电路结构示意图;
图2为第一实施例中微波传输的时钟恢复装置结构示意图;
图3为第一实施例中第一、二比对模块具体连接示意图;
图4为空口时钟信号与经过调节后的第一时钟信号对比示意图;
图5为第二实施例中微波传输的时钟恢复装置结构示意图;
图6为第三实施例中微波传输的时钟恢复装置结构示意图;
图7为第四实施例中微波传输的时钟恢复方法流程图。
具体实施方式
为更进一步阐述本发明为达成预定目的所采取的技术手段及功效,以下结合附图及较佳实施例,对本发明进行详细说明如后。
本发明第一实施例,一种微波传输的时钟恢复装置,如图2所示,包括以下组成部分:空口时钟接收单元10、标准时钟生成单元20、时钟频率提取单元30和本地时钟调整单元40,其中,
标准时钟生成单元20根据当前发送端使用的时钟信息生成与当前发送端使用的时钟信号的频率和占空比一致的标准时钟信号,输入到时钟频率提取单元30。标准时钟生成单元20,具体包括:时钟信号源模块21和PLL合成模块22,其中,时钟信号源模块21可以采用RAKON公司的压控钟振芯片Oscillator Specification:E5176LF。PLL合成模块22可以采用TI公司的芯片CDCE706。
时钟信号源模块21生成参考时钟信号输入到PLL合成模块22。参考时钟可以任意选择,然后经过PLL合成模块22进行倍频或者分频后,得到与当前发送端使用的时钟频率和占空比一致的标准时钟信号。可以在PLL合成模块22中设置当前发送端使用的时钟信息,作为对参考时钟信号进行转换的依据。
时钟频率提取单元30在空口时钟接收单元10发来的空口时钟信号的控制下,对输入的标准时钟信号进行调节,得到与空口时钟信号频率一致的第一时钟信号,输入到本地时钟调整单元40。空口时钟接收单元10可以采用Provigent公司的PVG610芯片。
本地时钟调整单元40基于第一时钟信号对本地时钟信号进行调节,使其跟踪上第一时钟信号,即,使本地时钟信号与第一时钟信号的频率、相位和占空比均一致。本地时钟调整单元40,具体包括:时钟鉴相模块41和时钟调整模块42,其中,时钟调整模块42可以采用ANALOG DEVICES公司的AD5541芯片。
时钟鉴相模块41用于确定第一时钟信号与本地时钟信号的相位差异,然后,时钟调整模块42根据该相位差异对本地时钟信号进行调整输出。
如图2所示,时钟频率提取单元30,具体包括:相位可调PLL模块31、相位调整控制模块32、第一比对模块33和第二比对模块34,其中,
空口时钟接收单元10接收到的空口时钟信号与标准时钟生成单元20生成的标准时钟信号输入第一比对模块33进行比对,第一比对模块33输出空口时钟信号与标准时钟信号的相位差异信息,发送到相位调整控制模块32。
空口时钟接收单元10接收到的空口时钟信号与相位可调PLL模块31输出的第一时钟信号输入第二比对模块34进行比对,第二比对模块34输出调节时机的信息,发送到相位调整控制模块32。第一比对模块33和第二比对模块34可以分别采用第一缓存器和第二缓存器来实现,具体连接示意图如图3所示。
设第一时钟信号初始时与所述标准时钟信号完全一致,即频率、相位和占空比均一致,相位调整控制模块32根据空口时钟信号与标准时钟信号的相位差异信息以及调节时机的信息,对相位可调PLL模块31输出的第一时钟信号进行调节,使第一时钟信号与空口时钟信号频率一致。可以在相位可调PLL模块31中设置当前发送端使用的时钟信息,作为锁相的依据。
这里详细介绍一下对第一时钟信号的调节原理和过程:
如图3所示,相位可调PLL模块31所述装置刚上电时,将标准时钟信号直接输出到第一缓存器的写时钟端口wr_clk,同时将标准时钟信号作为第一时钟信号输入第二缓存器的读时钟端口rd_clk,空口时钟信号则同时输入到第一缓存器的读时钟端口rd_clk以及第二缓存器的写时钟端口wr_clk。
设第一缓存器中预先存有n个数据,第一缓存器的最多能存m个数据,0<n<m。第一缓存器在标准时钟信号的控制下进行数据写入操作,简称写操作,同时在空口时钟信号的控制下进行数据读出操作,简称读操作,若标准时钟信号比空口时钟信号频率低,则经过一段时间后,第一缓存器中存储的数据个数会变为0,即空;若标准时钟信号比空口时钟信号频率高,则经过一段时间后,第一缓存器中存储的数据个数会变为m,即满。而第一缓存器实时通过cnt端口将其中保存的数据个数上报给相位调整控制模块32,上报的数据个数能够反映空口时钟信号与标准时钟信号的相位差异信息。相位调整控制模块32在收到第一缓存器上报的数据个数为空时,据此判断出标准时钟信号比空口时钟信号频率低,则需提高第一时钟信号的频率;相位调整控制模块32在收到第一缓存器上报的数据个数为满时,据此判断出标准时钟信号比空口时钟信号频率高,则需降低第一时钟信号的频率,即确定了对第一时钟信号的频率调整方向。
设第二缓存器中预先存有n个数据,n<m即可,第二缓存器在第一时钟信号的控制下进行数据读操作,同时在空口时钟信号的控制下进行写操作,第二缓存器实时通过cnt端口将其中保存的数据个数上报给相位调整控制模块32。当出现空口时钟信号与第一时钟信号的频率不同时,第二缓存器上报的数据个数就会发生变化,也就是调节时机到来了。只要相位调整控制模块32收到第二缓存器上报的数据个数不是n即发生了变化,此时,相位调整控制模块32会根据由第一缓存器确定的频率调整方向对第一时钟信号进行调节,使第一时钟信号与空口时钟信号频率一致。具体的,在调节期间,对第一时钟信号的周期、占空比等进行调整,例如:图4中,当空口时钟信号出现脉冲连续空缺时,需降低第一时钟信号的频率,设第一时钟信号原来的周期T=10ns,一个周期内高脉冲持续5ns,低脉冲持续5ns,则自调整开始的一个周期内高脉冲变为持续5.5ns,低脉冲持续5ns,该周期延长为10.5ns,依此进行,直到第二缓存器上报的数据个数又回到n时即不发生变化,停止对第一时钟信号的调节。
第一时钟信号在经过上述调节会逐渐趋近于空口时钟信号,如图4所示,虽然某些经过调整的周期的长度与其它周期不同,但是能够保证在比较长的一段时间内,第一时钟信号与空口时钟信号的脉冲个数相同,即这两个信号的频率相同。实际中,该比较长的一段时间的具体数值与第一、二缓存器的存储容量大小有关。
需要说明的是,标准时钟信号与空口时钟信号输入第一缓存器的读、写时钟端口可以交换,第一时钟信号与空口时钟信号输入第二缓存器的读、写时钟端口也可以交换。
本发明第二实施例,一种微波传输的时钟恢复装置,如图5所示,与第一实施例中所述装置大致相同,区别仅在于,本实施例中所述装置还包括:选择配置单元50,用于实时获知当前发送端使用的时钟信息,根据当前发送端使用的时钟信息,对PLL合成模块与相位可调PLL模块进行配置。
为了适应不同的环境条件,微波通信系统使用的时钟频率可能在7MHz、14MHz、28MHz、49MHz等之间选择而发生变化,一旦发送端采用的时钟频率变化后,选择配置单元50实时获知当前发送端使用的时钟信息,实际上是当前发送端使用的时钟信息的理论值,该时钟信息包括频率和占空比,一方面用于配置PLL合成模块,作为对参考时钟信号进行转换的依据;另一方面用于配置相位可调PLL模块,作为锁相依据。
本发明第三实施例,一种微波传输的时钟恢复装置,如图6所示,与第二实施例中所述装置大致相同,区别仅在于,本实施例中所述装置还包括:分频单元60,相位可调PLL模块31输出的第一时钟信号经过分频单元60分频后输入到本地时钟调整单元40,最终输出的本地时钟信号也须反馈输入到分频单元60进行分频后输入到本地时钟调整单元40。本实施例是考虑到选择配置单元50、时钟频率提取单元30以及时钟鉴相模块41均通过FPGA设计实现时,第一时钟信号与本地时钟信号的频率超出了时钟鉴相模块41能够处理的范围,故须先对其进行相同的分频处理,优选的,分频到50Hz。
本发明第四实施例,基于第二实施例中的装置,本实施例介绍一种微波传输的时钟恢复方法,如图7所示,包括以下具体步骤:
步骤S101,实时获知当前发送端使用的时钟信息。
步骤S102,根据当前发送端使用的时钟信息,生成与当前发送端使用的时钟信号的频率和占空比一致的标准时钟信号。
具体的,根据当前发送端使用的时钟信息,将参考时钟信号转换成与所述发送端使用的时钟频率和占空比一致的标准时钟信号。
步骤S103,在接收到的空口时钟信号的控制下,对所述标准时钟信号进行调节,得到与空口时钟信号频率一致的第一时钟信号。
具体的,将接收到的空口时钟信号与标准时钟信号比对后,确定空口时钟信号与标准时钟信号的相位差异信息;将接收到的空口时钟信号与第一时钟信号比对后,确定调节时机信息;
设第一时钟信号初始时与所述标准时钟信号完全一致,即频率、相位和占空比均一致,根据所述相位差异信息以及所述调节时机信息,对所述第一时钟信号进行调节,使第一时钟信号与空口时钟信号频率一致。
步骤S104,基于第一时钟信号对本地时钟信号进行调节,使其跟踪上第一时钟信号。
本发明由于减少了PLL的个数,节省了微波通信系统的成本;使用均匀的标准时钟信号输入到相位可调PLL模块,避免了PLL失锁以及引发的PLL重新复位过程,因此,本发明提高了微波通信系统的稳定性;本发明不需要设计保护模块对PLL进行保护、以及滤波机制,简化了微波通信系统的复杂度。
通过具体实施方式的说明,应当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解,然而所附图示仅是提供参考与说明之用,并非用来对本发明加以限制。

Claims (10)

1.一种微波传输的时钟恢复装置,其特征在于,包括:空口时钟接收单元、标准时钟生成单元、时钟频率提取单元和本地时钟调整单元,其中,
标准时钟生成单元根据当前发送端使用的时钟信息生成与其频率和占空比一致的标准时钟信号,输入到时钟频率提取单元;
时钟频率提取单元在空口时钟接收单元发来的空口时钟信号的控制下,对输入的标准时钟信号进行调节,得到与空口时钟信号频率一致的第一时钟信号,输入到本地时钟调整单元;
本地时钟调整单元基于第一时钟信号对本地时钟信号进行调节,使其跟踪上第一时钟信号。
2.根据权利要求1所述微波传输的时钟恢复装置,其特征在于,所述时钟频率提取单元,具体包括:相位可调PLL模块、相位调整控制模块、第一比对模块和第二比对模块,其中,
空口时钟接收单元接收到的空口时钟信号与标准时钟生成单元生成的标准时钟信号输入第一比对模块进行比对,第一比对模块输出所述空口时钟信号与所述标准时钟信号的相位差异信息,发送到相位调整控制模块;
空口时钟接收单元接收到的空口时钟信号与相位可调PLL模块输出的第一时钟信号输入第二比对模块进行比对,第二比对模块输出调节时机信息,发送到相位调整控制模块;
设第一时钟信号初始时与所述标准时钟信号完全一致,相位调整控制模块根据所述相位差异信息以及所述调节时机信息,对相位可调PLL 模块输出的第一时钟信号进行调节,使第一时钟信号与空口时钟信号频率一致。
3.根据权利要求2所述微波传输的时钟恢复装置,其特征在于,所述第一比对模块和第二比对模块为缓存器;
所述空口时钟信号与所述标准时钟信号的相位差异信息以及调节时机信息,通过缓存器输出的当前保存的数据个数反映出来。
4.根据权利要求1所述微波传输的时钟恢复装置,其特征在于,所述标准时钟生成单元,具体包括:时钟信号源模块和PLL合成模块,其中,时钟信号源模块生成参考时钟信号输入到PLL合成模块;
PLL合成模块根据当前发送端使用的时钟信息,将参考时钟信号转换成与所述发送端使用的时钟频率和占空比一致的标准时钟信号。
5.根据权利要求4所述微波传输的时钟恢复装置,其特征在于,所述装置还包括:选择配置单元;
选择配置单元实时获知当前发送端使用的时钟信息,根据当前发送端使用的时钟信息,对PLL合成模块与相位可调PLL模块进行配置。
6.根据权利要求1或2或3或4或5所述微波传输的时钟恢复装置,其特征在于,所述装置还包括:分频单元;
所述第一时钟信号经过所述分频单元分频后输入到本地时钟调整单元,所述本地时钟信号反馈输入到分频单元进行分频后输入到本地时钟调整单元。
7.一种采用权利要求1中所述装置的时钟恢复方法,其特征在于,包括:
根据当前发送端使用的时钟信息生成与其频率和占空比一致的标准时钟信号;
在接收到的空口时钟信号的控制下,对所述标准时钟信号进行调节,得到与空口时钟信号频率一致的第一时钟信号;
基于第一时钟信号对本地时钟信号进行调节,使其跟踪上第一时钟信号。
8.根据权利要求7所述微波传输的时钟恢复方法,其特征在于,所述在接收到的空口时钟信号的控制下,对所述标准时钟信号进行调节,得到与空口时钟信号频率一致的第一时钟信号,具体包括:
将接收到的空口时钟信号与标准时钟信号比对后,确定所述空口时钟信号与所述标准时钟信号的相位差异信息;将接收到的空口时钟信号与第一时钟信号比对后,确定调节时机信息;
设第一时钟信号初始时与所述标准时钟信号完全一致,根据所述相位差异信息以及所述调节时机信息,对所述第一时钟信号进行调节,使第一时钟信号与空口时钟信号频率一致。
9.根据权利要求7所述微波传输的时钟恢复方法,其特征在于,所述根据当前发送端使用的时钟信息生成与其频率和占空比一致的标准时钟信号,具体包括:
根据当前发送端使用的时钟信息,将参考时钟信号转换成与所述发送端使用的时钟频率和占空比一致的标准时钟信号。
10.根据权利要求7或8或9所述微波传输的时钟恢复方法,其特征在于,所述方法,在根据当前发送端使用的时钟信息生成与其频率和占空比一致的标准时钟信号之前,还包括:实时获知当前发送端使用的时钟信息。
CN201110157213.1A 2011-06-13 2011-06-13 一种微波传输的时钟恢复方法和装置 Active CN102833064B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110157213.1A CN102833064B (zh) 2011-06-13 2011-06-13 一种微波传输的时钟恢复方法和装置
PCT/CN2011/078468 WO2012171256A1 (zh) 2011-06-13 2011-08-16 一种微波传输的时钟恢复方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110157213.1A CN102833064B (zh) 2011-06-13 2011-06-13 一种微波传输的时钟恢复方法和装置

Publications (2)

Publication Number Publication Date
CN102833064A CN102833064A (zh) 2012-12-19
CN102833064B true CN102833064B (zh) 2017-10-24

Family

ID=47336044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110157213.1A Active CN102833064B (zh) 2011-06-13 2011-06-13 一种微波传输的时钟恢复方法和装置

Country Status (2)

Country Link
CN (1) CN102833064B (zh)
WO (1) WO2012171256A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103969571B (zh) * 2013-02-04 2016-12-28 上海华虹宏力半导体制造有限公司 时钟数据恢复电路的仿真测试方法
CN108696716A (zh) * 2017-04-07 2018-10-23 上海峰宁信息科技股份有限公司 一种用于数字图像信号的时钟重建处理方法及模块
CN111371523B (zh) * 2018-12-25 2023-03-14 深圳市中兴微电子技术有限公司 一种时钟信号处理装置和方法
CN112821981B (zh) * 2021-01-19 2023-03-24 柳州达迪通信技术股份有限公司 基于光传送网的业务恢复时钟提取方法、系统及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1487671A (zh) * 2002-09-12 2004-04-07 ��ʿͨ��ʽ���� 锁相环时钟生成电路和时钟生成方法
CN101039146A (zh) * 2007-05-15 2007-09-19 中兴通讯股份有限公司 一种无线移动通信系统基站间空口时钟同步的装置和方法
CN101183928A (zh) * 2007-12-13 2008-05-21 华为技术有限公司 时钟倒换方法、时钟倒换单元、时钟装置及系统
CN101610123A (zh) * 2009-07-10 2009-12-23 中兴通讯股份有限公司 一种时钟单元及其实现方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101098205A (zh) * 2006-06-27 2008-01-02 中兴通讯股份有限公司 一种实现任意速率业务接入信号的恢复装置及控制方法
JP5338577B2 (ja) * 2009-09-04 2013-11-13 富士通株式会社 同期伝送装置及びジッタ抑圧方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1487671A (zh) * 2002-09-12 2004-04-07 ��ʿͨ��ʽ���� 锁相环时钟生成电路和时钟生成方法
CN101039146A (zh) * 2007-05-15 2007-09-19 中兴通讯股份有限公司 一种无线移动通信系统基站间空口时钟同步的装置和方法
CN101183928A (zh) * 2007-12-13 2008-05-21 华为技术有限公司 时钟倒换方法、时钟倒换单元、时钟装置及系统
CN101610123A (zh) * 2009-07-10 2009-12-23 中兴通讯股份有限公司 一种时钟单元及其实现方法

Also Published As

Publication number Publication date
WO2012171256A1 (zh) 2012-12-20
CN102833064A (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
CN102833064B (zh) 一种微波传输的时钟恢复方法和装置
US7724812B2 (en) Method and apparatus for de-jittering a clock signal
CN107147379A (zh) 基于fpga的边沿检测方法、系统及时钟数据恢复电路
US9237000B2 (en) Transceiver clock architecture with transmit PLL and receive slave delay lines
CN105915241B (zh) Fpga中实现超高速数字正交下变频及抽取滤波的方法与系统
US7743288B1 (en) Built-in at-speed bit error ratio tester
CN101448315B (zh) 帧时钟同步方法和设备
CN104348471B (zh) 时钟数据恢复方法和电路
EP2334003B1 (en) Asymmetrical i/o devices and system
CN104022778B (zh) 一种模拟锁相环电路及其信号处理方法
CN103324080B (zh) 卫星驯服铷钟卡
CN104635839B (zh) 频率锁定装置及频率锁定方法
CN102819282B (zh) 一种时钟恢复电路装置及相应的方法
CN106209319B (zh) 一种支持任意符号率的调制器装置及实现方法
CN106301378B (zh) 一种高速dac同步方法及电路
CN104579455A (zh) 一种星载数传发射机的多数据通道自主选择处理装置
CN103873049B (zh) 射频信号测量装置及其使用方法
RU2535371C2 (ru) Микроволновое передающее устройство
CN110175095A (zh) 一种人机交互式多功能fpga符合测量系统及其测量方法
CN104320087B (zh) 一种高速数字扫频方法
CN104407511B (zh) 多路授时模块及获得无积累误差的授时系统信号的方法
CN108055036A (zh) 时钟数据恢复电路的环路带宽调节方法和装置
CN115361064A (zh) 一种多路光纤数据传输的同步信号自动对准方法
CN1711691A (zh) 具有均衡自动调节相位线路的锁相环
CN107294531A (zh) 锁相回路和分频器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20121219

Assignee: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD.

Assignor: ZTE Corporation

Contract record no.: 2015440020319

Denomination of invention: Clock recovery method for microwave transmission and device

License type: Common License

Record date: 20151123

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
GR01 Patent grant
GR01 Patent grant