WO2007139101A1 - 電子部品の実装構造 - Google Patents

電子部品の実装構造 Download PDF

Info

Publication number
WO2007139101A1
WO2007139101A1 PCT/JP2007/060889 JP2007060889W WO2007139101A1 WO 2007139101 A1 WO2007139101 A1 WO 2007139101A1 JP 2007060889 W JP2007060889 W JP 2007060889W WO 2007139101 A1 WO2007139101 A1 WO 2007139101A1
Authority
WO
WIPO (PCT)
Prior art keywords
resin
electronic component
mounting structure
cured
product
Prior art date
Application number
PCT/JP2007/060889
Other languages
English (en)
French (fr)
Inventor
Yasukazu Kishimoto
Original Assignee
Henkel Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henkel Corporation filed Critical Henkel Corporation
Priority to JP2008517942A priority Critical patent/JPWO2007139101A1/ja
Publication of WO2007139101A1 publication Critical patent/WO2007139101A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Definitions

  • the present invention relates to a mounting structure for electronic components used in electronic equipment, and more particularly to a semiconductor mounting structure in which a semiconductor die or the like is mounted on a substrate.
  • the semiconductor element circuit surface is protected from the external environment, and the semiconductor element and the wiring board are mechanically bonded, or the thermal expansion coefficient of the semiconductor element and the wiring board is reduced.
  • Patent Document 1 when mounting a semiconductor element on a substrate, the central portion of the semiconductor element has a high bending elastic modulus, and is made of a resin yarn and a composite. It is described that the peripheral portion of the semiconductor element is filled with a resin composition having a small bending elastic modulus. According to this configuration, even when the size of the semiconductor element increases, it is possible to prevent peeling between the semiconductor element and the resin or between the wiring board and the resin! /
  • Patent Document 1 Japanese Patent Laid-Open No. 2001-291805
  • the present invention has been made in view of such a conventional problem, and in a mounting structure such as a flip-chip mounted semiconductor device, even if the die is enlarged, the bonding reliability is lowered.
  • the purpose is to provide an electronic component mounting structure that does not warp at the same time.
  • An electronic component mounting structure having a substrate and a rectangular electronic component mounted on the substrate,
  • a gap between the substrate and the electronic component fills at least a corner portion of the electronic component and fills at least a central portion of the electronic component. Filled with cured resin,
  • a mounting structure characterized in that a bending elastic modulus of the first cured resin product is greater than that of the second cured resin product.
  • LcZLs 0.
  • the flexural modulus of the second cured resin product is not more than 0.9 times the flexural modulus of the first cured resin product, The mounting structure described in Crab.
  • the bending elastic modulus of the first cured resin product is 6 GPa to 15 GPa, and the bending elastic modulus of the second cured resin product is 0.5 GPa to 10 GPa.
  • the first and second cured resin products are butadiene rubber, nitrile rubber, urethane rubber. At least one selected from rubber, silicone rubber, polystyrene, polybutyl alcohol, methallyl resin, polyamide, phenol resin, melamine resin, epoxy resin, bismaleimide resin, imide resin and unsaturated polyester resin 7.
  • the mounting structure of a flip chip mounted semiconductor device or the like and even if the die is enlarged, the bonding reliability is lowered and the electronic component mounting structure with less warpage is simultaneously provided. Can be provided.
  • FIG. 1 is a view showing an electronic component mounting structure according to the present invention.
  • FIG. 2 is a diagram schematically showing the arrangement of first and second cured resin filled between the substrate and the lower part of the electronic component.
  • FIG. 3 is a diagram schematically showing different examples of the arrangement of the first and second cured resin products.
  • FIG. 4 is a diagram schematically showing different examples of the arrangement of the first and second cured resin products.
  • FIG. 5 is a diagram schematically showing different examples of the arrangement of the first and second cured resin products.
  • FIG. 1 schematically shows a cross-sectional view of the mounting structure of the present invention.
  • an electronic component 1 such as a semiconductor die is mounted on a substrate 2.
  • the gap is filled with the cured resin 11.
  • Figure 2 shows the grease filling underneath the electronic component 1.
  • 3 is a diagram schematically showing a cured product 11.
  • FIG. As shown in this figure, the space between the electronic component 1 and the substrate 2 is filled with the first resin cured product 11a and the second resin cured product lib.
  • a single part of the resin composition fills the gap between the substrate and the electronic component, and the central part that has a great influence on the warp is a resin resin having a small bending elastic modulus. Reliability can be improved at the same time by using a cured resin having a large flexural modulus in a region including at least the corner portion.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2001-291805
  • the second resin cured product includes the center of the electronic component, and is at least 10% or more, preferably 20 % Or more, more preferably 30% or more, most preferably 40 or more.
  • LcZLs satisfies the above-described condition at least on the short side, and more preferably LcZLs is on the above-described condition even on the long side. U, prefer to meet.
  • the bending elastic modulus of the second cured resin product is that of the first cured resin product. It is preferable to set it to be 0.9 times or less of the rate. In particular, the range of 0.1 times to 0.6 times is preferable.
  • the flexural modulus of the first cured resin product at room temperature (25 ° C) is 6 GPa to 15 GPa
  • the flexural modulus of the second cured resin product is 0.5 GPa to 10 GPa.
  • the materials of the first and second cured resin products are selected so as to have the above-described flexural modulus and preferably have physical properties suitable for the application. For those obtained by curing the resin composition, curing conditions are appropriately selected together with the resin composition before curing.
  • a cured product of a curable resin composition such as epoxy resin, methallyl resin, bismaleimide resin, and the like.
  • the substrate that can be used in the present invention is particularly preferably a substrate provided with metal wiring.
  • the power of organic resin substrates such as FR-4 substrate, BT substrate, high TgFR-4 substrate, FR-5 substrate, and build-up substrates such as B2it and ALIVH, flexible substrates, ceramic substrates, etc. Can also be mentioned.
  • the electronic component is typically a semiconductor die such as a flip chip.
  • an electrode for connection is provided on the electronic component, and a bump may be provided.
  • it may be flip-chip mounted via conductive particles, and can be widely applied to those in which electronic components are mounted mainly face down on various substrates.
  • the corner part should be filled with the first cured resin.
  • the resin composition that gives the second cured resin product tends to flow at a lower temperature than the resin composition that gives the first cured resin product. Therefore, by applying an appropriate amount of the resin yarn composition that gives the first resin composition to the part corresponding to the corner of the electronic component, the first resin cured product includes the corner part and includes the electronic component. And the gap between the substrate and the substrate can be filled.
  • Inorganic filler such as silica: 50-55% by weight
  • Epoxy thermosetting resin and hardener 85-90% by weight
  • Example 1 an evaluation sample was obtained in the same manner as in Example 1 except that the resin composition B was applied to the electronic component mounting portion.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

　フリップチップ実装された半導体装置などの実装構造において、ダイが大型化しても、接合信頼性が低下することのなく、同時に反りのすくない電子部品実装構造が提供される。電子部品実装構造は、基板とこの基板上に実装された方形状の電子部品を有する電子部品を有し、前記基板と前記電子部品との間隙が、前記電子部品の少なくともコーナー部分を充填している第１の樹脂硬化物、および前記電子部品の少なくとも中央部分を充填している第２の樹脂硬化物により充填され、前記第１の樹脂硬化物の曲げ弾性率が、前記第２の樹脂硬化物の曲げ弾性率より大きい。

Description

明 細 書
電子部品の実装構造
技術分野
[0001] 本発明は、電子機器に使用される電子部品の実装構造に関し、特に、基板上に半 導体ダイ等が実装される半導体実装構造に関する。 背景技術
[0002] 近年の電子機器製造分野の技術の向上にともない、半導体素子の大型化が進む 一方、電子機器の小型軽量ィ匕の要求に応えるため、半導体素子をフェースダウンに 配線基板に搭載接合するフリップチップ実装が多く用いられつつある。
[0003] フリップチップ実装は、代表的には、半導体素子の電極にバンプと称する突起を設 け、これをフェースダウンに配線基板と対向させて、相互の電極を接合するもので、ヮ ィャボンディング実装などに比べ高密度実装が可能であると 、う特長を有して 、る。 なお、フリップチップ実装には、バンプを配線基板側に設けたり、あるいは、バンプを 設けず導電性粒子を介在させて接合するなど、様々な方式が知られて!/ヽる。
[0004] ところで、一般にフリップチップ実装では、半導体素子回路面を外的環境から保護 するとともに、半導体素子と配線基板とを機械的に接着するため、あるいは、半導体 素子と配線基板の熱膨張率の差に起因する熱応力の電極接合部分への集中を緩 和するなどの目的で、半導体素子と配線基板の間隙にエポキシ榭脂ゃ異方性導電 材などの榭脂組成物を充填して 、る。
[0005] 例えば、特開 2001— 291805号公報 (特許文献 1)には、半導体素子を基板上に 実装するにあたり、半導体素子の中央部分を曲げ弾性率の高!、榭脂糸且成物で充填 し、半導体素子の周縁部分を曲げ弾性率の小さな榭脂組成物で充填することが記 載されている。この構成によれば、半導体素子のサイズが大きくなつたときにも、半導 体素子と榭脂間あるいは配線基板と榭脂間で剥離を防止できるとされて！/、る。
[0006] し力しながら、半導体ダイサイズが大きくなるにつれ、剥離による非導通の問題に加 えて、基板に搭載した実装構造のそりも大きな問題になっており、両者のバランスを 考慮して解決することが求められていた。 特許文献 1：特開 2001— 291805号公報
発明の開示
発明が解決しょうとする課題
[0007] 本発明は、このような従来の問題に鑑みてなされたものであり、フリップチップ実装 された半導体装置などの実装構造において、ダイが大型化しても、接合信頼性が低 下することのなぐ同時に反りのすくない電子部品実装構造を提供することを目的と する。
課題を解決するための手段
[0008] 本発明は以下の事項に関する。
[0009] 1. 基板とこの基板上に実装された方形状の電子部品を有する電子部品実装構 造であって、
前記基板と前記電子部品との間隙が、前記電子部品の少なくともコーナー部分を 充填して!/ヽる第 1の榭脂硬化物、および前記電子部品の少なくとも中央部分を充填 している第 2の榭脂硬化物により充填され、
前記第 1の榭脂硬化物の曲げ弾性率が、前記第 2の榭脂硬化物の曲げ弾性率より 大き!/ヽことを特徴とする実装構造。
[0010] 2. 前記電子部品の 1辺の長さを Lsで表し、前記コーナー部分において前記第 1 の榭脂硬化物が充填している辺の長さを Lcで表したとき、 LcZLsが 0. 05以上であ ることを特徴とする上記 1記載の実装構造。
[0011] 3. LcZLsが 0. 15以上であることを特徴とする上記 1または 2記載の実装構造。
[0012] 4. 前記第 2の榭脂硬化物の曲げ弾性率が、前記第 1の榭脂硬化物の曲げ弾性 率の 0. 9倍以下であることを特徴とする上記 1〜3のいずれかに記載の実装構造。
[0013] 5. 前記第 1の榭脂硬化物の曲げ弾性率が 6GPa〜15GPaであり、前記第 2の榭 脂硬化物の曲げ弾性率が 0. 5GPa〜10GPaであることを特徴とする上記 1〜4のい ずれかに記載の実装構造。
[0014] 6. 前記電子部品力 方形状の半導体ダイであることを特徴とする上記 1〜5のい ずれかに記載の実装構造。
[0015] 7. 前記第 1および第 2の榭脂硬化物は、ブタジエンゴム、二トリルゴム、ウレタンゴ ム、シリコーンゴム、ポリスチレン、ポリビュルアルコール、メタタリル榭脂、ポリアミド、 フエノール榭脂、メラミン榭脂、エポキシ榭脂、ビスマレイミド榭脂、イミド榭脂および不 飽和ポリエステル榭脂から選ばれた少なくとも 1種を主成分とする組成物またはその 硬化物であることを特徴とする上記 1〜6のいずれかに記載の実装構造。
発明の効果
[0016] 本発明によれば、フリップチップ実装された半導体装置などの実装構造にぉ 、て、 ダイが大型化しても、接合信頼性が低下することのなぐ同時に反りの少ない電子部 品実装構造を提供することができる。
図面の簡単な説明
[0017] [図 1]本発明の電子部品実装構造を示す図である。
[図 2]基板と電子部品下部との間に充填された第 1および第 2の榭脂硬化物の配置を 模式的に示す図である。
[図 3]第 1および第 2の榭脂硬化物の配置の異なる例を模式的に示す図である。
[図 4]第 1および第 2の榭脂硬化物の配置の異なる例を模式的に示す図である。
[図 5]第 1および第 2の榭脂硬化物の配置の異なる例を模式的に示す図である。
[図 6]実施例で使用した榭脂組成物の曲げ弾性率と温度との関係を示すグラフであ る。
符号の説明
[0018] 1 基板
2 電子部品
11 榭脂硬化物
11a 第 1の榭脂硬化物
l ib 第 2の榭脂硬化物
発明を実施するための最良の形態
[0019] 図 1は、本発明の実装構造の横断面図を模式的に示したものであり、本発明の実 装構造は、例えば半導体ダイ等の電子部品 1が、基板 2上に搭載されており、その間 隙が榭脂硬化物 11で充填されている。図 2は、電子部品 1の下を充填している榭脂 硬化物 11を模式的に示した図である。この図に示すように、電子部品 1と基板 2の間 は、第 1の榭脂硬化物 11aと第 2の榭脂硬化物 libにより充填されている。
[0020] 電子部品 1は、代表的にはフリップチップ等の半導体ダイであって、通常、正方形 等の方形状の形状である。第 1の榭脂硬化物 11aは、図 2に示すように、方形状の電 子部品 1の少なくともコーナー部分を充填しており、この例では第 2の榭脂硬化物 11 bが、電子部品 1の中心部を含む、コーナー部分を除いた箇所を充填している。ここ で、第 1の榭脂の曲げ弾性率は、前記第 2の榭脂硬化物の曲げ弾性率より大きい。
[0021] 本発明者の検討によれば、曲げ弾性率の大きい榭脂 (硬化物）により、電子部品の 下部の全体を充填した方が耐熱性、熱サイクル特性に優れるが、実装構造の反りが 大きくなる。一方、曲げ弾性率の小さいな榭脂 (硬化物)を用いて、電子部品の下部 を充填した方が実装構造の反りは小さくなるが、熱サイクル特性に劣り、信頼性が損 なわれる。
[0022] そこで本発明では、 1種類の榭脂組成物によって基板と電子部品の間隙を充填す るのではなぐ反りに対して大きな影響を与える中心部分については、曲げ弾性率の 小さな榭脂硬化物を使用し、かつ少なくともコーナー部分を含む領域に曲げ弾性率 の大きな榭脂硬化物を使用することで、信頼性も同時に高めることができる。 2種類 の榭脂組成物を使用することは、特開 2001— 291805号公報 (特許文献 1)にも記 載されているが、中心部分に曲げ弾性率の大きな榭脂組成物を使用しており、反りを 併せて改善するには不十分である。
[0023] 第 1の榭脂硬化物がコーナー部分を含んで充填している程度は、通常方形状の電 子部品の辺の長さに占める割合で規定することができる。図 2に示すように 1辺の長さ を Lsとして、 1つのコーナーにおいて、第 1の榭脂硬化物で充填されている長さを Lc とすると、 LcZLsが 0. 05以上、好ましくは 0. 1以上、さらに好ましくは 0. 15以上で ある。少なくとも中央部に第 2の榭脂硬化物があるようにできるならば、辺全体を第 1 の榭脂硬化物が充填していてもよい（即ち、 2LcZLs = l、ここで 2Lcは 1辺の両端 のコーナーの Lcの和）。実際の作業上、 2LcZLsが 0. 9以下、特に 0. 8以下が好ま しい。
[0024] 第 2の榭脂硬化物は、電子部品の中央を含み、少なくとも 10%以上、好ましくは 20 %以上、さらに好ましくは 30%以上、最も好ましくは 40以上を充填する。
[0025] 第 1の榭脂硬化物と第 2の榭脂硬化物の境界は、特に限定はなぐどのような形状 であってもよい。図 2では、 1Z4円弧を有する扇形の中心がコーナーと一致する場 合を示した力 図 3のように円の中心が、コーナーより内側に入った形状でもよい。当 然ながら完全な円の一部に限らず、楕円、そのほか塗布時の液滴の広がりに伴うい かなる形状の一部であってもよい。さらに、図 4に示すように、コーナー側に向かって 弧を描 ヽて 、ても、図 5に示すようにコーナーで三角形状であってもよ 、。
[0026] また、電子部品が、正方形ではなぐ長方形である場合には、少なくとも短辺におい て、 LcZLsが上記の条件を満たすことが好ましぐさらに好ましくは長辺においても、 LcZLsが上記の条件を満たすことが好ま U 、。
[0027] 第 1の榭脂硬化物と第 2の榭脂硬化物の曲げ弾性率については、前記第 2の榭脂 硬化物の曲げ弾性率が、前記第 1の榭脂硬化物の曲げ弾性率の 0. 9倍以下になる ように設定することが好ましい。特に、 0. 1倍〜 0. 6倍の範囲が好ましい。
[0028] また、室温（25°C)における第 1の榭脂硬化物の曲げ弾性率が 6GPa〜15GPaで あり、前記第 2の榭脂硬化物の曲げ弾性率が 0. 5GPa〜10GPaであることが好まし い。第 1の榭脂硬化物および第 2の榭脂硬化物は、上述の曲げ弾性率を有し、好ま しくは用途に適した物性を有するように、その材料が選ばれる。榭脂組成物を硬化し て得られるものについては、硬化前の榭脂組成物とともに硬化条件も適宜選ばれる。 具体的には、ポリスチレン、ポリビュルアルコール、メタタリル榭脂、ポリアミド、ビスマ レイミド榭脂、イミド榭脂、フエノール榭脂、メラミン榭脂、エポキシ榭脂、不飽和ポリエ ステル樹脂などの硬化性榭脂 (例えば熱硬化性、光硬化性、電子線硬化性、湿気硬 化性等)をベースとする榭脂組成物の硬化物が挙げられる。これらは 1種を単独で使 用してもよく 2種以上を混合して使用してもよい。また、本発明においては、ブタジェ ンゴム、二トリルゴム、ウレタンゴム、シリコーンゴムなどのゴム組成物の使用も可能で ある。
[0029] 特に好ましくは、エポキシ榭脂、メタタリル榭脂、ビスマレイミド榭脂等の硬化性榭脂 組成物の硬化物である。
[0030] 本発明で使用できる基板は、金属配線が設けられた基板であればよぐ特に好まし くは、 FR— 4基板、 BT基板、高 TgFR— 4基板、 FR— 5基板等の有機榭脂基板が 挙げられる力 更には B2itや ALIVHに代表されるビルドアップ基板やフレキシブル 基板、セラミック基板なども挙げることが出来る。
[0031] 電子部品は、代表的にはフリップチップ等の半導体ダイである。また、電子部品に 接続のための電極が設けられていることも好ましぐまたバンプが設けられていてもよ い。また、導電性粒子を介してフリップチップ実装されてもよいし、各種基板上に電子 部品を主としてフェースダウンに実装するものに広く適用できる。
[0032] 特に、半導体ダイ等の電子部品のサイズとしては、 3mn！〜 30mmのものに適用す ることが好ましい。
[0033] 本発明の実装構造の製造方法も特に制限はなぐ第 1および第 2の榭脂硬化物が 共に熱硬化性榭脂であれば、それぞれの榭脂組成物の加熱時の流動特性、硬化温 度等を考慮しながら、コーナー部分が第 1の榭脂硬化物で充填されるよう製造すれ ばよい。通常、第 1の榭脂硬化物を与える榭脂組成物より、第 2の榭脂硬化物を与え る榭脂組成物の方が低温で流動しやすい。そのため、第 1の榭脂組成物を与える榭 脂糸且成物を、電子部品のコーナーに対応する部分に適量を塗布することにより、第 1 の榭脂硬化物はコーナー部分を含んで電子部品と基板の間隙を充填することができ る。
実施例
[0034] 次に、本発明を実施例によりさらに詳細に説明する。
[0035] 材料
(1)榭脂組成物 A{第 1の榭脂硬化物 (高曲げ弾性率)を与える榭脂組成物 } :FP5 000 (ヘンケルジャパン (株）製）
組成：
エポキシ系熱硬化性榭脂及び硬化材： 45〜50重量％
シリカ等無機充填材： 50〜55重量％
曲げ弾性率:上記の組成の榭脂組成物を実施例と同じ硬化条件で硬化させて 、幅 10mm、厚さ lmm、長さ 45mmの測定用サンプル作成し、 SII社製 DMS6100 により曲げ弾性率を測定した。その結果を図 6に示す。 [0036] (2)榭脂組成物 B{第 2の榭脂硬化物 (低曲げ弾性率)を与える榭脂組成物 } :FP5 100 (ヘンケルジャパン (株）製）
組成：
エポキシ系熱硬化性榭脂及び硬化材： 85〜90重量％
シリカ： 10〜15重量％
曲げ弾性率：図 6に示す (サンプル作成および測定方法は榭脂組成物 Aにつ ヽて と同じ条件で行った。）。
[0037] <実施例 1 >
電極表面に AuZNiめっきを施したプリント配線板 (0. 1mm厚ガラスエポキシ基板 FR— 4、銅箔厚 18 μ m)上の電子部品実装位置の中心に、上記榭脂組成物 Bを約 6mg塗布し、さらに、電子部品のコーナー部分 4箇所に上記榭脂組成物 Aを 4箇所 の合計で約 4mg塗布した。次いで、その上に、電子部品として、周辺部に Auめっき バンプを形成した 10mm X 10mm X O. 3mmのシリコンチップ（金スタッドバンプサイ ズ 50 m X 50 m X 25 m、ノ ンプ数 200、バンプピッチ 120 μ m〜200 m)を 、ボンディング装置を用いて、 240°C、 15kgZcm2の条件で 4秒間、加熱加圧して一 体に接合させ、特性評価用サンプルを得た。
[0038] このとき、第 1の榭脂硬化物が電子部品下部を充填している形状は、図 2に示す形 とほぼ同じであり、コーナーでの半径は 3. 2mm、即ち LcZLs = 0. 32であった。
[0039] <比較例 1 >
実施例 1において、電子部品実装箇所に榭脂組成物 Bを塗布した以外は、実施例 1と同様にして評価サンプルを得た。
[0040] <比較例 2>
実施例 1において、電子部品実装箇所に榭脂組成物 Aを塗布した以外は、実施例 1と同様にして評価サンプルを得た。
[0041] <評価 >
耐熱性試験および熱冷サイクル試験の結果を表 1に示す。ここで、 MSL (機械スト レス試験）として、飽和水蒸気下加熱加圧試験 (温度 121°C、 100%RH, 2気圧） 1時 間後、 250°Cリフローを 3回通過させた。 TCT (熱冷サイクルテスト）は、 40°C10分 、 + 125°C10分を表記の回数繰り返したことを示す。 19サンプルについて、試験前 と各試験後の抵抗を測定した。
[表 1]
耐熱、 耐熱冷サイクル試験 （表中の値は抵抗値 Ω )
Figure imgf000010_0001
また、各サンプルを、三次元反り測定器を用いて反りを測定し、全体の反りの分布 を得た。その結果を表 2に示す。
[表 2]
Figure imgf000010_0002
以上の結果から、本発明の実装構造では、信頼性および反りの両方をバランスよく 、良好な実用的な範囲にすることができる。

Claims

請求の範囲
[1] 基板とこの基板上に実装された方形状の電子部品を有する電子部品実装構造で あって、
前記基板と前記電子部品との間隙が、前記電子部品の少なくともコーナー部分を 充填して!/ヽる第 1の榭脂硬化物、および前記電子部品の少なくとも中央部分を充填 している第 2の榭脂硬化物により充填され、
前記第 1の榭脂硬化物の曲げ弾性率が、前記第 2の榭脂硬化物の曲げ弾性率より 大き!/ヽことを特徴とする実装構造。
[2] 前記電子部品の 1辺の長さを Lsで表し、前記コーナー部分において前記第 1の榭 脂硬化物が充填している辺の長さを Lcで表したとき、 LcZLsが 0. 05以上であること を特徴とする請求項 1記載の実装構造。
[3] LcZLsが 0. 15以上であることを特徴とする請求項 1または 2記載の実装構造。
[4] 前記第 2の榭脂硬化物の曲げ弾性率が、前記第 1の榭脂硬化物の曲げ弾性率の 0
. 9倍以下であることを特徴とする請求項 1〜3のいずれかに記載の実装構造。
[5] 前記第 1の榭脂硬化物の曲げ弾性率が 6GPa〜15GPaであり、前記第 2の榭脂硬 化物の曲げ弾性率が 0. 5GPa〜10GPaであることを特徴とする請求項 1〜4のいず れかに記載の実装構造。
[6] 前記電子部品が、方形状の半導体ダイであることを特徴とする請求項 1〜5のいず れかに記載の実装構造。
[7] 前記第 1および第 2の榭脂硬化物は、ブタジエンゴム、二トリルゴム、ウレタンゴム、 シリコーンゴム、ポリスチレン、ポリビュルアルコール、メタタリル榭脂、ポリアミド、フエ ノール榭脂、メラミン榭脂、エポキシ榭脂、ビスマレイミド榭脂、イミド榭脂および不飽 和ポリエステル榭脂から選ばれた少なくとも 1種を主成分とする組成物またはその硬 化物であることを特徴とする請求項 1〜6のいずれかに記載の実装構造。
PCT/JP2007/060889 2006-05-29 2007-05-29 電子部品の実装構造 WO2007139101A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008517942A JPWO2007139101A1 (ja) 2006-05-29 2007-05-29 電子部品の実装構造

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006148294 2006-05-29
JP2006-148294 2006-05-29

Publications (1)

Publication Number Publication Date
WO2007139101A1 true WO2007139101A1 (ja) 2007-12-06

Family

ID=38750029

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/060889 WO2007139101A1 (ja) 2006-05-29 2007-05-29 電子部品の実装構造

Country Status (4)

Country Link
US (1) US20070275504A1 (ja)
JP (1) JPWO2007139101A1 (ja)
TW (1) TW200805598A (ja)
WO (1) WO2007139101A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324360A (ja) * 2006-05-31 2007-12-13 Henkel Corp 電子部品の実装構造

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2184958A1 (en) 2008-11-11 2010-05-12 DSM IP Assets B.V. Electronic assembly comprising a socket mounted on a pcb
CN102432980B (zh) * 2011-10-19 2013-07-24 江苏华海诚科新材料有限公司 半导体封装用的环氧树脂组合物及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015551A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
JP2001291805A (ja) * 2000-04-07 2001-10-19 Toshiba Chem Corp 半導体装置
JP2004356455A (ja) * 2003-05-30 2004-12-16 Nec Kansai Ltd 半導体装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260552A (ja) * 1996-03-22 1997-10-03 Nec Corp 半導体チップの実装構造
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
JP4058642B2 (ja) * 2004-08-23 2008-03-12 セイコーエプソン株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015551A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
JP2001291805A (ja) * 2000-04-07 2001-10-19 Toshiba Chem Corp 半導体装置
JP2004356455A (ja) * 2003-05-30 2004-12-16 Nec Kansai Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324360A (ja) * 2006-05-31 2007-12-13 Henkel Corp 電子部品の実装構造

Also Published As

Publication number Publication date
TW200805598A (en) 2008-01-16
US20070275504A1 (en) 2007-11-29
JPWO2007139101A1 (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
US7459782B1 (en) Stiffener for flip chip BGA package
US6878435B2 (en) High adhesion triple layered anisotropic conductive adhesive film
CN102066488A (zh) 热互连和界面材料、它们的制造方法和用途
JP2004260138A (ja) 半導体装置及びその製造方法
JP2012191062A (ja) 半導体装置
Teh et al. Moisture-induced failures of adhesive flip chip interconnects
Yim et al. Highly reliable non-conductive adhesives for flip chip CSP applications
Yim et al. Effect of nonconducting filler additions on ACA properties and the reliability of ACA flip-chip on organic substrates
CA2595518C (en) Semiconductor device
WO2007139101A1 (ja) 電子部品の実装構造
Le Gall et al. Delamination cracking in encapsulated flip chips
Kumano et al. Development of chip-on-flex using SBB flip-chip technology
Kohli et al. Advanced thermal interface materials for enhanced flip chip BGA
US6632320B1 (en) Adhesive material and circuit connection method
JP5092519B2 (ja) フリップチップ型半導体装置用アンダーフィル組成物、ならびにそれを用いたフリップチップ型半導体装置およびその製造方法
KR100884295B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2008277631A (ja) 半導体装置
JP3303162B2 (ja) 半導体装置及びその製造方法
JP2007324360A (ja) 電子部品の実装構造
JP2004349561A (ja) 半導体装置の接着方法とそれに使用される接着剤
NL2027068B1 (en) Integrated circuit comprising improved die attachment layer
Gamota et al. Encapsulant materials systems for flip‐chip‐on‐board assemblies: addressing manufacturing issues
JP6920723B2 (ja) 加圧実装用ｎｃｆ
JP2004303875A (ja) 液状封止樹脂組成物及びその設計方法、並びに半導体装置の製造方法及び半導体装置
Chung et al. Non-conductive films (NCFs) with multi-functional epoxies and silica fillers for reliable NCFs flip chip on organic boards (FCOB)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07744309

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008517942

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07744309

Country of ref document: EP

Kind code of ref document: A1