WO2007111329A1 - 情報コードの読取装置及び読取方法 - Google Patents

情報コードの読取装置及び読取方法 Download PDF

Info

Publication number
WO2007111329A1
WO2007111329A1 PCT/JP2007/056374 JP2007056374W WO2007111329A1 WO 2007111329 A1 WO2007111329 A1 WO 2007111329A1 JP 2007056374 W JP2007056374 W JP 2007056374W WO 2007111329 A1 WO2007111329 A1 WO 2007111329A1
Authority
WO
WIPO (PCT)
Prior art keywords
display
period
noise
information code
synchronization signal
Prior art date
Application number
PCT/JP2007/056374
Other languages
English (en)
French (fr)
Inventor
Yusuke Soga
Manabu Nohara
Takayuki Akimoto
Tomoaki Iwai
Ryoji Noguchi
Original Assignee
Pioneer Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corporation filed Critical Pioneer Corporation
Priority to US12/294,687 priority Critical patent/US20100164912A1/en
Priority to JP2008507506A priority patent/JP4541438B2/ja
Publication of WO2007111329A1 publication Critical patent/WO2007111329A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43K—IMPLEMENTS FOR WRITING OR DRAWING
    • B43K19/00—Non-propelling pencils; Styles; Crayons; Chalks
    • B43K19/003—Chalks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B43—WRITING OR DRAWING IMPLEMENTS; BUREAU ACCESSORIES
    • B43L—ARTICLES FOR WRITING OR DRAWING UPON; WRITING OR DRAWING AIDS; ACCESSORIES FOR WRITING OR DRAWING
    • B43L1/00—Repeatedly-usable boards or tablets for writing or drawing
    • B43L1/04—Blackboards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/0304—Detection arrangements using opto-electronic means
    • G06F3/0317—Detection arrangements using opto-electronic means in co-operation with a patterned surface, e.g. absolute position or relative movement detection for an optical mouse or pen positioned with respect to a coded surface
    • G06F3/0321—Detection arrangements using opto-electronic means in co-operation with a patterned surface, e.g. absolute position or relative movement detection for an optical mouse or pen positioned with respect to a coded surface by optically sensing the absolute position with respect to a regularly patterned surface forming a passive digitiser, e.g. pen optically detecting position indicative tags printed on a paper sheet
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G06F3/04184—Synchronisation with the driving of the display or the backlighting unit to avoid interferences generated internally
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels

Definitions

  • the present invention relates to an information code reading device for reading an information code displayed on a display.
  • the veg display device that reads only the coordinate information on the pen-type input indicator side sends a synchronization signal synchronized with the execution period of the subfield group for displaying the coordinate information to the pen-type input indicator. Supply to the vessel.
  • Patent Document 1 Japanese Patent Laid-Open No. 08-115057
  • An object of the present invention is to provide an information code reading apparatus and reading method capable of reading an information code displayed on the display without increasing the circuit scale of the display device.
  • An information code reader is an information code reader for reading an information code displayed on a display in a predetermined section within each frame display period, Noise detection means for detecting noise emitted from the display camera, synchronization detection means for generating a synchronization signal synchronized with the frame display period based on the noise, and the display according to the synchronization signal; Means for restoring the information code from a photographed image signal obtained by photographing the display screen.
  • the information code reading method is an information code reading method for reading an information code displayed on a display in a predetermined section in each frame display period.
  • FIG. 1 is a diagram showing a schematic configuration of an electronic blackboard provided with an electronic chalk according to the present invention.
  • FIG. 2 is a diagram showing a part of an array of pixel cells P and pixel blocks PB in the PDP 100 shown in FIG.
  • FIG. 3 is a diagram showing an example of a light emission drive sequence when driving the PDP 100.
  • FIG. 4 is a diagram showing a light emission pattern when a main image display drive process (subfields SF1 to SF8) is executed according to the light emission drive sequence shown in FIG.
  • FIG. 5 is a diagram showing an example of a blackboard image displayed on the PDP 100.
  • FIG. 6 is a diagram showing an internal configuration of an electronic choke 9 according to the present invention.
  • FIG. 7 is a diagram showing an example of an internal configuration of a frame synchronization detection circuit 93 shown in FIG.
  • FIG. 8 A diagram showing an example of a noise form in a PDP that generates noise NZP in the blanking period BT.
  • each frame display period in the plasma display panel includes a period in which display driving is performed by a plurality of subfields and a blanking period. Therefore, on the reading device side, the noise has the same length as the blanking period.
  • FIG. 1 is a diagram showing a configuration of an electronic black board provided with an electronic choke as an information code reading device according to the present invention.
  • a plasma display panel 100 (hereinafter referred to as “PDP 100”) as an electronic blackboard body includes a transparent front substrate (not shown) that bears the blackboard surface and a rear substrate (not shown). Prepare. There is a discharge space filled with a discharge gas between the front substrate and the rear substrate. A plurality of row electrodes each extending in the horizontal direction (lateral direction) of the display surface are formed on the front substrate. On the other hand, on the rear substrate, a plurality of column electrodes extending in the vertical direction (longitudinal direction) of the display surface are formed. Pixel cells are formed at the intersections (including the discharge space) between each row electrode and column electrode. The pixel cell is a pixel cell P that emits red light as shown in FIG.
  • It consists of three types of pixel cell P that emits G and blue light.
  • blackboard surface image data memory 1 blackboard surface image data representing a blackboard surface (for example, black color) to be displayed on the entire screen of the PDP 100 is stored in advance.
  • Blackboard image data Mori 1 sequentially reads out the above blackboard surface image data and uses this as blackboard surface image data D.
  • the image superimposing circuit 2 includes a blackboard surface image indicated by the blackboard surface image data D and an external input.
  • Pixel data PD is generated for each pixel cell P, and an image obtained by superimposing the image shown above is supplied to each of the SF pixel drive data generation circuit 3 and the drive control circuit 4.
  • the blackboard display cancellation signal is supplied from the drive control circuit 4 (described later)
  • the image superimposing circuit 2 and the trace image data signal are displayed as the external input image data signal D.
  • Pixel data PD indicating an image superimposed on the image indicated by D for each pixel cell P
  • the SF pixel drive data generation circuit 3 performs, for each pixel data PD, each pixel cell in each of subfields SF1 to SF8 (described later) according to the luminance level indicated by the pixel data PD. Pixel drive data GD1 to GD8 that should be set to one of the lighting mode and the non-lighting mode are generated and supplied to the address driver 5.
  • coordinate data indicating the coordinate position in the screen of the PDP 100 where the pixel block is located is stored in advance.
  • PB area surrounded by a thick line frame
  • the coordinates on the screen of PDP 100 in that pixel block PB The coordinate data indicating the position is stored in the coordinate data memory 6 in association with each other.
  • the coordinate data memory 6 reads out the powerful coordinate data and supplies it to the two-dimensional code conversion circuit 7.
  • the two-dimensional code conversion circuit 7 generates the coordinate data corresponding to each pixel block PB.
  • the two-dimensional code conversion circuit 7 Convert to (n X m) -bit 2D code. Then, the two-dimensional code conversion circuit 7 associates each bit of the two-dimensional code with each of the (n X m) pixel cells P in the pixel block PB, and the bit associated with each pixel cell P.
  • the pixel drive data GDO corresponding to the pixel cell P is supplied to the address driver 5.
  • the drive control circuit 4 is based on the light emission drive sequence as shown in FIG. 3 based on the subfield method, and within the display period of one frame (or one field), the two-dimensional code.
  • the display driving process and the main image display driving process are sequentially executed.
  • the drive control circuit 4 sequentially executes the address process W and the sustain process I in each of the eight subfields SF1 to SF8 as shown in FIG.
  • the drive control circuit 4 executes the reset process R prior to the address process W as long as the subfield SF1 is longer.
  • the drive control circuit 4 sequentially executes the reset process R, the address process W, and the sustain process I in the sub-field SFO as shown in FIG. Note that a blanking period BT having a predetermined period length is provided after the main image display driving process.
  • the drive control circuit 4 generates various control signals for driving the PDP 100 as follows by executing the reset process R, the address process W, and the sustain process I, and generates an address driver 5 and a row electrode driver 8. Supply to each of the.
  • the row electrode driver 8 applies a reset pulse to be initialized to the lighting mode state to all the pixel cells P of the PDP 100 to all the row electrodes of the PDP 100. To do.
  • the address driver 5 in response to execution of the address process W, the address driver 5 generates a pixel data pulse having a voltage corresponding to the pixel drive data GD corresponding to the subfield SF to which the address process W belongs. That is, for example, the address driver 5 generates a pixel data pulse corresponding to the pixel drive data GDI in the address process W of the subfield SF1, and the pixel driver corresponding to the pixel drive data GD2 in the address process W of the subfield SF2. Generate data pulses.
  • the address driver 5 when the pixel drive data GD indicating that the pixel cell P is set to the lighting mode state is supplied, the address driver 5 generates a high-voltage pixel data pulse while When pixel drive data GD indicating that the state is set is supplied, a low-voltage pixel data pulse is generated.
  • the row electrode driver 8 sequentially applies the scan pulse to each row electrode of the PDP 100 in synchronization with the application timing of the pixel data pulse group for each display line.
  • each pixel cell P for one display line belonging to the row electrode to which the scan pulse is applied is set in a state (lighting mode or light-off mode) corresponding to the pixel data pulse. Determined.
  • the row electrode driver 8 causes the pixel cell P in the above-described lighting mode state for the light emission period allocated to the subfield SF to which the sustain process I belongs. Sustain pulses that should be discharged only repeatedly are applied to all the row electrodes of the PDP100. In the embodiment shown in FIG. 3, the minimum light emission period is assigned to the subfield SFO! /.
  • Pixel cells P emit light in the sustain process I of each of the subfields SF (indicated by white circles) continuous from the subfield SF1. That is, according to the luminance level indicated by the pixel data PD, the pixel cell P emits light by any one of nine light emission patterns as shown in FIG. At this time, the intermediate luminance corresponding to the total light emission period within one frame display period is visually recognized. That is, according to the nine light emission patterns as shown in FIG.
  • an image representing the blackboard surface as shown in FIG. 5 (a) is displayed on the entire screen of the PDP 100.
  • the light emission period assigned to tin process I is set to a short time so that the lighting and extinguishing patterns based on the two-dimensional code cannot be seen.
  • the electronic choke 9 extracts lighting and extinguishing patterns based on the two-dimensional code from the photographed image signal obtained by photographing the display screen of the PDP 100 in units of pixel blocks PB as shown in FIG. Then, a coordinate signal indicating the coordinate position corresponding to the turn-on / off pattern is wirelessly transmitted.
  • FIG. 6 is a diagram showing an example of the internal configuration of the electronic choke 9.
  • an objective lens 90 takes in display light irradiated from the screen of the PDP 100 in the area unit of each pixel block PB, and passes this through an optical filter 89 that cuts red and green components.
  • the noise sensor 92 is a pulse that becomes a logic level 1 when it detects noise, that is, emission of infrared, ultraviolet, or electromagnetic waves, that is, the screen force of the PDP 100 is also released with the discharge generated in each pixel cell P in the PDP 100.
  • Noise detection signal NZ is generated and supplied to the frame synchronization detection circuit 93. At this time, various discharges are generated during the execution period of the subfields SFO to SF8 within one frame (or one field) display period.
  • the frame synchronization detection circuit 93 is an image capture that is at a logic level 1 only during the execution period of the sustain process I of the subfield SFO shown in FIG. 3 and at a logic level 0 during the other periods.
  • Signal CV is generated and supplied to the image sensor 91.
  • FIG. 7 is a diagram showing an example of the internal configuration of the powerful frame synchronization detection circuit 93.
  • a timer 930 counts the number of pulses of a clock signal (not shown) having a predetermined frequency from an initial value 0, and sends an elapsed time signal indicating an elapsed time corresponding to the counted value to the comparator 931.
  • Supply. Comparator 931 generates a frame synchronization signal FS having a logic level 1 as shown in FIG. 3 when the time indicated by the strong elapsed time signal is the same as the blanking period BT as shown in FIG. Is supplied to the delay circuit 932.
  • the delay circuit 932 generates a powerful frame synchronization signal FS as a reset process of the subfield SFO as shown in FIG. R and address process W is delayed by the time T spent in the power W, and the force is also generated by the pulse generator 933
  • the pulse generation circuit 933 generates an image capture signal as shown in FIG. 3 that becomes a logical level 1 over the time spent in the sustain process I of the subfield SFO in accordance with the frame synchronization signal supplied from the delay circuit 932.
  • CV is generated and supplied to the image sensor 91.
  • the image sensor 91 shown in FIG. 6 takes the display light supplied from the objective lens 90 only while the logic level 1 image take-in signal CV as shown in FIG. 3 is supplied.
  • the corresponding image signal is supplied to the image processing circuit 94 as a photographed image signal SG. That is, the image sensor 91 displays the lighting and extinguishing patterns displayed by executing the two-dimensional code display driving process (subfield SF 0), that is, the lighting and extinguishing patterns corresponding to the two-dimensional code indicating the coordinate position of the pixel block ⁇ .
  • the photographed image signal SG to be represented is supplied to the image processing circuit 94.
  • the pen pressure sensor 95 provided at the tip of the electronic choke 9 generates a drawing execution signal indicating that drawing is being performed on the blackboard surface while the tip is pressed against the screen of the PDP 100. This is supplied to the image processing circuit 94.
  • the image processing circuit 94 takes the captured image signal SG supplied from the image sensor 91 and supplies it to the coordinate information extraction circuit 96 only while a powerful drawing execution signal is supplied.
  • the image processing circuit 94 determines that the external light is strong and suppresses this when the luminance level indicated by the captured image signal SG is higher than the predetermined luminance and biased toward the luminance side.
  • Power offset signal is supplied to the image sensor 91. At this time, the image sensor 91 performs contrast adjustment according to the offset signal on the captured image signal SG.
  • the coordinate information extraction circuit 96 corresponds to the lighting and extinguishing patterns in the pixel block 2 in units of ⁇ ⁇ ⁇ ⁇ as shown in FIG. 2 based on the photographed image signal supplied from the image processing circuit 94. Generate dimension code. Then, the coordinate information extraction circuit 96 reads the coordinate data corresponding to the two-dimensional code that matches the two-dimensional code from the coordinate two-dimensional code memory 97, and uses this as the coordinate data ZD as the wireless transmission circuit 98. To supply. The wireless transmission circuit 98 modulates the powerful coordinate data ZD and wirelessly transmits it.
  • the receiving circuit 10 shown in FIG. 1 receives the transmission wave from the electronic choke 9 and demodulates it to restore the coordinate data ZD and supply it to the trace image data generation circuit 11.
  • the trace image data generation circuit 11 generates image data representing a straight line or a curve that sequentially traces on each coordinate position indicated by the coordinate data ZD sequentially supplied from the reception circuit 10, and this is generated as the trace image data. Supplied to image superimposing circuit 2 as signal D
  • the powerful trace image data signal D is converted to the above blackboard image data D.
  • the electronic choke 9 as described above first detects noise (indicated by NZ in FIG. 3) such as infrared rays, ultraviolet rays, or electromagnetic waves that are also emitted from the screen force of the PDP 100.
  • noise indicated by NZ in FIG. 3
  • the electronic choke 9 generates a frame synchronization signal (FS) having a logic level 1 when detecting a section where noise is interrupted over the predetermined period (BT), and the subfield SFO is generated based on the frame synchronization signal.
  • the image capture signal (CV) indicating the duration of the sustain process I is generated.
  • the electronic choke 9 restores the coordinate position information (ZD) indicated by the two-dimensional code from the captured image signal captured in accordance with the captured image capture signal (CV), and wirelessly transmits this.
  • the electronic choke 9 self-generates a synchronization signal synchronized with the driving operation for each frame performed in the PDP 100 based on the noise radiated from the screen of the PDP 100. . Therefore, according to the electronic choke 9, it is possible to read only the information code displayed only in the predetermined section (SFO) in each frame (field) display period in accordance with the self-generated synchronization signal as described above. This eliminates the need for a circuit for transmitting a synchronization signal on the display device side.
  • the operation when the present invention is applied to the PDP in which the noise radiated from the screen stops over the blanking period BT as shown in FIG. 3 has been described. Some of them generate noise NZP within the blanking period BT, as shown in Figure 8. Therefore, for such a PDP, the electronic choke 9 performs the following operation.
  • the frame synchronization detection circuit 93 detects a section in which the noise is interrupted over the first period tl as shown in FIG. 8 according to the noise detection signal NZ. Then, after detecting the section in which the noise is interrupted over the first period tl, the duration of the first detected noise NZP is shorter than the second period t2 as shown in FIG. A frame synchronization signal (FS) having a logic level 1 as shown in FIG. 8 is generated according to the detection timing. At this time, as shown in FIG. 8, both the first period tl and the second period t2 are shorter than the blanking period BT.
  • FS frame synchronization signal
  • a plasma display panel (PDP100) is used as a display device, but the present invention is not limited to this! /.
  • any display may be employed as long as the display screen force noise is generated (or stopped) in a cycle synchronized with the frame (or field) display period.
  • a circuit for sending a synchronization signal is provided on the reading device side.
  • a display device can be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Drawing Aids And Blackboards (AREA)
  • Position Input By Displaying (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

　ディスプレイ装置の回路規模を増大させることなく、このディスプレイに表示された情報コードを読み取ることが可能な情報コードの読取装置及び読取方法を提供することを目的とする。 　各フレーム表示期間内の所定区間においてディスプレイに表示された情報コードを読み取るべく、ディスプレイから放出されるノイズに基づいて各フレーム表示期間に同期した同期信号を生成し、この同期信号に応じてディスプレイの画面を撮影して得られた撮影画像信号から上記情報コードの復元を行う。

Description

情報コードの読取装置及び読取方法
技術分野
[0001] 本発明は、ディスプレイ上に表示された情報コードを読み取る情報コードの読取装 置に関する。
背景技術
[0002] 近年、入力映像信号に基づく主画像中にディスプレイ上の座標位置を表す座標情 報を重畳表示させ、ペン型入力指示器にて座標情報を読み取らせることにより、この ペン型入力指示器にて指示されたディスプレイ上の座標位置を取得できるようにした 表示装置が提案されている (例えば、特許文献 1参照)。力かる表示装置においては 、主画像中に座標情報を重畳表示させるベぐ 1フィールド表示期間内において、上 記主画像を表示させる為のサブフィールド群に基づく駆動と、上記座標情報を表示 させる為のサブフィールド群に基づく駆動とを順次実行する。この際、ペン型入力指 示器側において上記座標情報のみを読み取らせるベぐ表示装置は、座標情報を表 示させる為のサブフィールド群の実行期間に同期した同期信号をこのペン型入力指 示器に供給するようにして 、る。
[0003] 従って、表示装置側には、かかる同期信号をペン型入力指示器側に送信する為の 回路が必要となり、その装置規模が大になるという問題があった。
特許文献 1：特開平 08— 115057号公報
発明の開示
発明が解決しょうとする課題
[0004] 本発明は、ディスプレイ装置の回路規模を増大させることなぐこのディスプレイに 表示された情報コードを読み取ることが可能な情報コードの読取装置及び読取方法 を提供することを目的とする。
課題を解決するための手段
[0005] 本発明による情報コードの読取装置は、各フレーム表示期間内の所定区間におい てディスプレイに表示された情報コードを読み取る情報コードの読取装置であって、 前記ディスプレイカゝら放出されるノイズを検出するノイズ検出手段と、前記ノイズに基 づいて前記フレーム表示期間に同期した同期信号を生成する同期検出手段と、前 記同期信号に応じて前記ディスプレイの表示画面を撮影して得られた撮影画像信号 中から前記情報コードを復元する手段と、を有する。
[0006] 又、本発明による情報コードの読取方法は、各フレーム表示期間内の所定区間に おいてディスプレイに表示された情報コードを読み取る情報コードの読取方法であつ て、前記ディスプレイカゝら放出されるノイズを検出するノイズ検出行程と、前記ノイズに 基づいて前記フレーム表示期間に同期した同期信号を生成する同期検出行程と、 前記同期信号に応じて前記ディスプレイの表示画面を撮影して得られた撮影画像信 号中から前記情報コードを復元する行程と、を有する。
発明の効果
[0007] ディスプレイ装置のフレーム表示期間に同期した同期信号が読取装置側において 自己生成されるので、ディスプレイ装置側では、同期信号を読取装置に送信する為 の回路が不要となる。
図面の簡単な説明
[0008] [図 1]本発明に基づく電子チョークを備えた電子黒板の概略構成を示す図である。
[図 2]図 1に示される PDP100における画素セル P及び画素ブロック PBの配列の一 部を示す図である。
[図 3]PDP100を駆動する際の発光駆動シーケンスの一例を示す図である。
[図 4]図 3に示される発光駆動シーケンスに従って主画像表示駆動行程 (サブフィー ルド SF1〜SF8)を実行した場合における発光パターンを示す図である。
[図 5]PDP100に表示される黒板画像の一例を示す図である。
[図 6]本発明による電子チョーク 9の内部構成を示す図である。
[図 7]図 6に示されるフレーム同期検出回路 93の内部構成の一例を示す図である。
[図 8]ブランキング期間 BT内においてノイズ NZPを発生させる PDPでのノイズ形態の 一例を示す図である。
符号の説明
[0009] 9 電子チョーク 91 イメージセンサ
92 ノイズセンサ
93 フレーム同期検出回路
100 プラズマディスプレイパネル
発明を実施するための最良の形態
[0010] 各フレーム表示期間内の所定区間にてディスプレイに表示された情報コードを読 み取るベぐディスプレイ力 放出されるノイズに基づいて各フレーム表示期間に同 期した同期信号を生成し、この同期信号に応じてディスプレイの画面を撮影して得ら れた撮影画像信号から上記情報コードを復元する。この際、プラズマディスプレイパ ネルにおける各フレーム表示期間は、複数のサブフィールドによって表示駆動を行う 期間と、ブランキング期間とからなるので、読取装置側では、そのノイズが上記ブラン キング期間と同一期間長に亘り途切れた区間を検出したとき、又はノイズが途切れた 後に最初に発生したノイズの継続期間が短い場合にはこの最初に発生したノイズの タイミングで上記同期信号を生成する。
実施例 1
[0011] 図 1は、本発明による情報コードの読取装置としての電子チョークを備えた電子黒 板の構成を示す図である。
[0012] 図 1において、電子黒板本体としてのプラズマディスプレイパネル 100 (以下、 PDP 100と称する）は、黒板面を担う透明な前面基板 (図示せぬ)と、背面基板 (図示せぬ） とを備える。前面基板及び背面基板間には放電ガスが封入された放電空間が存在 する。前面基板上には、夫々表示面の水平方向（横方向）に伸長している複数の行 電極が形成されている。一方、背面基板上には、表示面の垂直方向（縦方向）に伸 長して!/、る複数の列電極が形成されて!、る。各行電極と列電極との交叉部 (放電空 間を含む)には画素セルが形成されている。尚、画素セルは、図 1に示す如ぐ赤色 で発光する画素セル P
R、緑色で発光する画素セル P
G、及び青色で発光する画素セ ル Pの 3種類からなる。
B
[0013] 黒板面画像データメモリ 1には、 PDP100の画面全面に表示させるべき黒板面 (例 えば黒一色）を表す黒板面画像データが予め記憶されている。黒板面画像データメ モリ 1は、上記黒板面画像データを順次読み出し、これを黒板面画像データ D とし
BB
て画像重畳回路 2に供給する。
[0014] 画像重畳回路 2は、黒板面画像データ D にて示される黒板面画像と、外部入力
BB
画像データ信号 D にて示される画像と、トレース画像データ信号 D (後述する）に
IN TR
て示される画像とを重畳させた画像を各画素セル P毎に示す画素データ PDを生成し 、 SF画素駆動データ生成回路 3及び駆動制御回路 4の各々に供給する。尚、画像 重畳回路 2は、駆動制御回路 4 (後述する)から黒板表示解除信号が供給された場 合には、外部入力画像データ信号 D にて示される画像と、トレース画像データ信号
IN
D にて示される画像とを重畳させた画像を各画素セル P毎に示す画素データ PDを
TR
SF画素駆動データ生成回路 3及び駆動制御回路 4の各々に供給する。
[0015] SF画素駆動データ生成回路 3は、各画素データ PD毎に、その画素データ PDによ つて示される輝度レベルに応じて、サブフィールド SF1〜SF8 (後述する）各々にお いて各画素セル Pの状態を点灯モード及び消灯モードの内の一方の状態に設定さ せるべき画素駆動データ GD1〜GD8を生成してアドレスドライバ 5に供給する。
[0016] 座標データメモリ 6には、隣接する複数の画素セル P力もなる画素ブロック毎に、そ の画素ブロックが位置する PDP100の画面内での座標位置を示す座標データが予 め記憶されている。例えば、図 2に示す如き、 n行 X m列分の画素セル P力もなる画 素ブロック PB (太線枠にて囲まれた領域）毎に、その画素ブロック PBにおける PDP1 00の画面内での座標位置を示す座標データが対応づけして座標データメモリ 6に記 憶されているのである。座標データメモリ 6は、力かる座標データを読み出して 2次元 コード変換回路 7に供給する。
[0017] 2次元コード変換回路 7は、先ず、各画素ブロック PBに対応した上記座標データを
(n X m)ビットの 2次元コードに変換する。そして、 2次元コード変換回路 7は、上記 2 次元コードの各ビットを画素ブロック PB内の（n X m)個の画素セル P各々に対応づけ し、各画素セル Pに対応づけされたビットをその画素セル Pに対応した画素駆動デー タ GDOとして、アドレスドライバ 5に供給する。
[0018] 駆動制御回路 4は、サブフィールド法に基づく図 3に示されるが如き発光駆動シー ケンスに基づき、 1フレーム（又は 1フィールド）の表示期間内において、 2次元コード 表示駆動行程と、主画像表示駆動行程と、を順次実行する。この際、主画像表示駆 動行程では、駆動制御回路 4は、図 3に示す如き 8つのサブフィールド SF1〜SF8各 々においてアドレス行程 W及びサスティン行程 Iを順次実行する。尚、駆動制御回路 4は、サブフィールド SF1〖こ限り、アドレス行程 Wに先立ち、リセット行程 Rを実行する 。又、 2次元コード表示駆動行程では、駆動制御回路 4は、図 3に示す如きサブフィ 一ルド SFOにおいて、リセット行程 R、アドレス行程 W及びサスティン行程 Iを順次実 行する。尚、上記主画像表示駆動行程の後には、所定期間長を有するブランキング 期間 BTが設けられている。
[0019] 駆動制御回路 4は、上記リセット行程 R、アドレス行程 W及びサスティン行程 I各々の 実行によって、 PDP100を以下の如く駆動すべき各種制御信号を発生して、アドレス ドライバ 5及び行電極ドライバ 8の各々に供給する。
[0020] この際、上記リセット行程 Rの実行に応じて、行電極ドライバ 8は、 PDP100の全画 素セル Pの状態を点灯モードの状態に初期化すべきリセットパルスを PDP100の全 行電極に印加する。
[0021] 次に、アドレス行程 Wの実行に応じて、アドレスドライバ 5は、このアドレス行程 Wが 属するサブフィールド SFに対応した画素駆動データ GDに応じた電圧を有する画素 データパルスを発生する。すなわち、アドレスドライバ 5は、例えばサブフィールド SF 1のアドレス行程 Wでは上記画素駆動データ GDIに応じた画素データパルスを発生 し、サブフィールド SF2のアドレス行程 Wでは上記画素駆動データ GD2に応じた画 素データパルスを発生する。この際、例えば、画素セル Pを点灯モードの状態に設定 させることを示す画素駆動データ GDが供給された場合には、アドレスドライバ 5は、 高電圧の画素データパルスを発生する一方、消灯モードの状態に設定させることを 示す画素駆動データ GDが供給された場合には、低電圧の画素データパルスを発生 する。
[0022] この間、行電極ドライバ 8は、 1表示ライン分ずつの画素データパルス群の印加タイ ミングに同期して、走査パルスを PDP100の行電極各々に順次印加して行く。かかる 動作により、走査パルスの印加が為された行電極に属する 1表示ライン分の画素セ ル P各々が、上記画素データパルスに応じた状態（点灯モード又は消灯モード）に設 定される。
[0023] 次に、サスティン行程 Iの実行に応じて、行電極ドライバ 8は、そのサスティン行程 Iが 属するサブフィールド SFに割り当てられている発光期間に亘り、上記点灯モード状 態にある画素セル Pのみを繰り返し放電発光させるべきサスティンパルスを PDP100 の全行電極に印加する。尚、図 3に示される実施例においては、サブフィールド SFO には最小の発光期間が割り当てられて!/、る。
[0024] ここで、図 3に示す如き主画像表示駆動行程（サブフィールド SF1〜SF8)の実行 によれば、上記画素データ PDに基づく画素駆動データ GD1〜GD8に応じて、図 4 に示す如くサブフィールド SF1から連続したサブフィールド SF (白丸にて示す）各々 のサスティン行程 Iにて画素セル Pの発光が為される。つまり、上記画素データ PDに よって示される輝度レベルに応じて、図 4に示す如き 9通りの発光パターの内のいず れか 1によって画素セル Pの発光が為されるのである。この際、 1フレーム表示期間内 での総発光期間に対応した中間輝度が視覚される。すなわち、図 4に示す如き 9通り の発光パターンによれば、上記画素データ PDによって示される輝度レベルを 9段階 にて表す、いわゆる 9階調分の中間輝度が表現されるのである。よって、黒板面 (例 えば黒一色）を表す黒板面画像データ D に基づ 、て生成された画素データ PDに
BB
よれば、例えば図 5 (a)に示す如き黒板面を表す画像が PDP100の全画面に表示さ れる。
[0025] 一方、図 3に示す如き 2次元コード表示駆動行程 (サブフィールド SFO)の実行によ れば、上記座標データに基づく画素駆動データ GDOに応じて、サブフィールド SFO のサスティン行程 Iにて各画素セル Pの発光が為される。すなわち、図 2に示す如き画 素ブロック PB各々の座標位置を表す 2次元コードに基づく点灯及び消灯パターンが 、その画素ブロック PBの座標位置上において夫々形成されるのである。例えば、図 2 において、 PDP100画面内の第 1行.第 1列に位置する画素ブロック PB に属する（
(1,1) n X m)個の画素セル P各々では、第 1行'第 1列であることを表す点灯及び消灯バタ ーンにて発光が為される。又、図 2において第 2行 ·第 1列に位置する画素ブロック P B に属する（n X m)個の画素セル P各々では、第 2行 '第 1列であることを表す点灯
(2,1)
及び消灯パターンにて発光が為される。尚、上述した如くサブフィールド SFOのサス ティン行程 Iに割り当てられている発光期間は、上記 2次元コードに基づく点灯及び 消灯パターンを視覚することが出来ない程度に短期間に設定されている。
[0026] 本発明による電子チョーク 9は、図 2に示す如き画素ブロック PB単位にて PDP100 の表示画面を撮影して得られた撮影画像信号中から上記 2次元コードに基づく点灯 及び消灯パターンを抽出し、この点灯及び消灯パターンに対応した座標位置を示す 座標信号を無線送信する。
[0027] 図 6は、かかる電子チョーク 9の内部構成の一例を示す図である。
[0028] 図 6において、対物レンズ 90は、 PDP100の画面から照射された表示光を、各画 素ブロック PBの領域単位にて取り込みこれを、赤色及び緑色成分をカットする光学 フィルタ 89を介してイメージセンサ 91に導出する。ノイズセンサ 92は、 PDP100にお ける各画素セル Pにおいて生起される放電に伴って PDP100の画面力も放出される ノイズ、つまり赤外線、紫外線、又は電磁波の放出を検出した時に論理レベル 1とな るパルス状のノイズ検出信号 NZを発生しこれをフレーム同期検出回路 93に供給す る。この際、 1フレーム（又は 1フィールド）表示期間内においてサブフィールド SFO〜 SF8の実行期間中は各種放電が生起されるのでこの放電が生起される度に、図 3に 示す如く論理レベル 1となるパルス状のノイズ検出信号 NZが生成される。ところが、 サブフィールド SF8終了後のブランキング期間 BTでは放電が生起されな!、ので、こ の間、図 3に示されるようにノイズ検出信号 NZは論理レベル 0となる。フレーム同期検 出回路 93は、ノイズ検出信号 NZに応じて、図 3に示されるサブフィールド SFOのサス ティン行程 Iの実行期間中のみ論理レベル 1、その他の期間は論理レベル 0となる画 像取込信号 CVを生成し、これをイメージセンサ 91に供給する。
[0029] 図 7は、力かるフレーム同期検出回路 93の内部構成の一例を示す図である。
[0030] 図 7において、タイマ 930は、所定周波数のクロック信号（図示せぬ）のパルス数を 初期値 0から計数し、その計数値に対応した経過時間を表す経過時間信号を比較 器 931に供給する。比較器 931は、力かる経過時間信号によって示される時間が図 3に示す如きブランキング期間 BTと同一となったときに図 3に示す如く論理レベル 1と なるフレーム同期信号 FSを生成し、これを遅延回路 932に供給する。遅延回路 932 は、力かるフレーム同期信号 FSを図 3に示す如きサブフィールド SFOのリセット行程 R及びアドレス行程 Wに費やされる時間 T だけ遅延させて力もパルス発生回路 933
RW
に供給する。パルス発生回路 933は、遅延回路 932から供給されたフレーム同期信 号に応じて、サブフィールド SFOのサスティン行程 Iに費やされる時間に亘り論理レべ ル 1となる図 3に示す如き画像取込信号 CVを生成し、これをイメージセンサ 91に供 給する。
ここで、図 6に示されるイメージセンサ 91は、対物レンズ 90から供給された表示光を 図 3に示す如き論理レベル 1の画像取込信号 CVが供給されている間だけ取り込み、 その表示光に対応した画像信号を撮影画像信号 SGとして画像処理回路 94に供給 する。すなわち、イメージセンサ 91は、 2次元コード表示駆動行程 (サブフィールド SF 0)の実行によって表示された点灯及び消灯パターン、つまり画素ブロック ΡΒの座標 位置を示す 2次元コードに対応した点灯及び消灯パターンを表す撮影画像信号 SG を画像処理回路 94に供給するのである。電子チョーク 9の先端部に設けられた筆圧 センサ 95は、その先端部が PDP100の画面上に押しつけられている間に亘り、黒板 面への描画中であることを示す描画実行信号を生成し、これを画像処理回路 94に供 給する。画像処理回路 94は、力かる描画実行信号が供給されている間に限り、上記 イメージセンサ 91から供給された撮影画像信号 SGを取り込み、これを座標情報抽出 回路 96に供給する。尚、画像処理回路 94は、撮影画像信号 SGによって示される輝 度レベルが所定輝度よりも高 、輝度側に偏って 、る場合には、外光が強!、と判断し てこれを抑制させるべきオフセット信号をイメージセンサ 91に供給する。この際、ィメ ージセンサ 91は、撮影画像信号 SGに対して、上記オフセット信号に応じたコントラス ト調整を施す。座標 2次元コードメモリ 97には、予め、図 2に示す如き画素ブロック ΡΒ 各々の PDP100画面上での座標位置を示す座標データと、この座標データを各画 素ブロック ΡΒ単位にて 2次元コードィ匕した 2次元コードと、が対応づけされて記憶さ れている。座標情報抽出回路 96は、先ず、画像処理回路 94から供給された撮影画 像信号に基づき、図 2に示す如き画素ブロック ΡΒ単位にてその画素ブロック ΡΒ内で の点灯及び消灯パターンに対応した 2次元コードを生成する。そして、座標情報抽出 回路 96は、この 2次元コードと一致する 2次元コードに対応した座標データを上記座 標 2次元コードメモリ 97から読み出し、これを座標データ ZDとして無線送信回路 98 に供給する。無線送信回路 98は、力かる座標データ ZDに変調処理を施してこれを 無線送信する。
[0032] 図 1に示される受信回路 10は、電子チョーク 9からの送信波を受信し、これを復調 することにより上記座標データ ZDを復元してトレース画像データ生成回路 11に供給 する。トレース画像データ生成回路 11は、受信回路 10から順次供給される座標デー タ ZDにて示される座標位置各々上を順次トレースする直線又は曲線を表す画像デ ータを生成し、これをトレース画像データ信号 D として上記画像重畳回路 2に供給
TR
する。これにより、力かるトレース画像データ信号 D を上記黒板面画像データ D に
TR BB
重畳させて得られた画素データ PDに応じて、図 3に示す如きサブフィールド SF 1〜 SF8からなる主画像表示駆動行程に従った駆動が為される。この際、電子チョーク 9 の先端部を PDP100の表示画面上に接触させつつその先端部を移動させると、そ の移動軌跡に沿った直線又は曲線画像が図 5 (b)に示す如く上記黒板面画像デー タ D にて示される黒板面画像中に重畳表示される。
BB
[0033] 以上の如ぐ電子チョーク 9は、先ず、 PDP100の画面力も放射される赤外線、紫 外線、又は電磁波の如きノイズ（図 3の NZにて示す)を検出する。この際、図 3に示す ように、各フレーム (フィールド)毎の駆動動作に同期して所定期間（BT)に亘りノイズ が途切れる区間が存在する。そこで、電子チョーク 9は、この所定期間（BT)に亘つて ノイズが途切れる区間を検出した時に、論理レベル 1となるフレーム同期信号 (FS)を 生成し、このフレーム同期信号に基づいてサブフィールド SFOのサスティン行程 Iの 実行期間を示す画像取込信号 (CV)を生成するのである。そして、電子チョーク 9は 、カゝかる画像取込信号 (CV)に応じて取り込まれた撮影画像信号から 2次元コード〖こ よって示される座標位置情報 (ZD)を復元しこれを無線送信する。
[0034] このように、電子チョーク 9においては、 PDP100の画面から放射されるノイズに基 づき、 PDP100にて実施される各フレーム毎の駆動動作に同期した同期信号を自己 生成するようにしている。よって、電子チョーク 9によれば、上述した如く自己生成した 同期信号に応じて、各フレーム (フィールド)表示期間内の所定区間（SFO)のみで表 示された情報コードのみを読み取ることが可能となるので、ディスプレイ装置側にお いて同期信号を送信する為の回路が不要となる。 [0035] 尚、上記実施例においては、図 3に示す如きブランキング期間 BTに亘り画面から 放射されるノイズが停止する PDPに対して本発明を適用させた場合の動作について 説明したが、 PDPの中には、図 8に示されるように、ブランキング期間 BT内において ノイズ NZPを発生させるものがある。そこで、このような PDPに対しては、電子チョー ク 9は、以下の如き動作を実行する。
[0036] すなわち、先ず、フレーム同期検出回路 93は、ノイズ検出信号 NZに応じて、そのノ ィズが図 8に示す如き第 1期間 tlに亘り途切れた区間を検出する。そして、かかる第 1期間 tlに亘りノイズが途切れた区間を検出した後、最初に検出されたノイズ NZPの 継続期間が図 8に示す如き第 2期間 t2よりも短 、場合に、このノイズ NZPの検出タイ ミングに応じて図 8に示す如き論理レベル 1となるフレーム同期信号 (FS)を生成する のである。この際、図 8に示されるように、第 1期間 tl及び第 2期間 t2は共にブランキ ング期間 BTよりも短 、期間である。
[0037] 又、上記実施例にて示される電子黒板にお!ヽては、表示装置としてプラズマデイス プレイパネル（PDP100)を用いるようにして 、るが、これに限定されるものではな！/、。 要するに、フレーム (又はフィールド)表示期間に同期した周期で表示画面力 ノイズ を発生 (又は停止）するディスプレイであれば、如何なるディスプレイを採用しても良 いのである。
産業上の利用可能性
[0038] ディスプレイ上に表示された情報コードを撮影することにより情報コードの読み取り を行うようにしたシステムにおいて、読取装置側に同期信号を送出する為の回路が設 けられて 、な 、通常のディスプレイ装置を用いることが可能となる。

Claims

請求の範囲
[1] 各フレーム表示期間内の所定区間においてディスプレイに表示された情報コードを 読み取る情報コードの読取装置であって、
前記ディスプレイカゝら放出されるノイズを検出するノイズ検出手段と、
前記ノイズに基づいて前記フレーム表示期間に同期した同期信号を生成する同期 検出手段と、
前記同期信号に応じて前記ディスプレイの表示画面を撮影して得られた撮影画像 信号中から前記情報コードを復元する手段と、を有することを特徴とする情報コード の読取装置。
[2] 前記ディスプレイはプラズマディスプレイパネルであり、
前記ノイズ検出手段は、前記プラズマディスプレイパネルにぉ ヽて生起された放電 に伴って放出される赤外線、紫外線又は電磁波を前記ノイズとして検出することを特 徴とする請求項 1記載の情報コードの読取装置。
[3] 前記ディスプレイはプラズマディスプレイパネルであり、
前記フレーム表示期間は、前記所定区間での表示駆動を担う少なくとも 1のサブフ ィールドを含むサブフィールド群によって前記プラズマディスプレイパネルの表示駆 動を行う期間と、ブランキング期間と、からなり、
前記同期検出手段は、前記ノイズがブランキング期間と同一期間長に亘り途切れ た区間を検出したときに前記同期信号を生成することを特徴とする請求項 1記載の情 報コードの読取装置。
[4] 前記ディスプレイはプラズマディスプレイパネルであり、
前記フレーム表示期間は、前記所定区間での表示駆動を担う少なくとも 1のサブフ ィールドを含むサブフィールド群によって前記プラズマディスプレイパネルの表示駆 動を行う期間と、ブランキング期間と、からなり、
前記同期検出手段は、前記ブランキング期間よりも短く且つ所定の第 1期間長より も長い期間に亘り前記ノイズが途切れた後に最初に検出されたノイズの継続期間が 前記ブランキング期間よりも短い所定の第 2期間長よりも短い場合には前記最初に検 出されたノイズの検出に応じたタイミングで前記同期信号を生成することを特徴とする 請求項 1記載の情報コードの読取装置。
各フレーム表示期間内の所定区間においてディスプレイに表示された情報コードを 読み取る情報コードの読取方法であって、
前記ディスプレイカゝら放出されるノイズを検出するノイズ検出行程と、
前記ノイズに基づいて前記フレーム表示期間に同期した同期信号を生成する同期 検出行程と、
前記同期信号に応じて前記ディスプレイの表示画面を撮影して得られた撮影画像 信号中から前記情報コードを復元する行程と、を有することを特徴とする情報コード の読取方法。
PCT/JP2007/056374 2006-03-27 2007-03-27 情報コードの読取装置及び読取方法 WO2007111329A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/294,687 US20100164912A1 (en) 2006-03-27 2007-03-27 Information code reading apparatus and reading method
JP2008507506A JP4541438B2 (ja) 2006-03-27 2007-03-27 情報コードの読取装置及び読取方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-084375 2006-03-27
JP2006084375 2006-03-27

Publications (1)

Publication Number Publication Date
WO2007111329A1 true WO2007111329A1 (ja) 2007-10-04

Family

ID=38541246

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/056374 WO2007111329A1 (ja) 2006-03-27 2007-03-27 情報コードの読取装置及び読取方法

Country Status (3)

Country Link
US (1) US20100164912A1 (ja)
JP (1) JP4541438B2 (ja)
WO (1) WO2007111329A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199050A (ja) * 2008-02-25 2009-09-03 Samsung Sdi Co Ltd プラズマディスプレイ装置
US8558816B2 (en) 2008-12-01 2013-10-15 Samsung Sdi Co., Ltd. Plasma display device
WO2016163315A1 (ja) * 2015-04-09 2016-10-13 株式会社ワコム アクティブスタイラス及びセンサコントローラを用いた方法、システム、センサコントローラ、及びアクティブスタイラス
KR20200059594A (ko) * 2018-11-21 2020-05-29 (주) 이즈커뮤니케이션즈 입력 장치의 판별 기능을 갖춘 컴퓨터 입력 시스템

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201209655A (en) * 2010-08-17 2012-03-01 Acer Inc Touch control system and method
US9851817B2 (en) 2014-06-23 2017-12-26 Lg Display Co., Ltd. Optical touch display device and driving method thereof
KR102338710B1 (ko) * 2014-06-23 2021-12-14 엘지디스플레이 주식회사 광학 터치 디스플레이 장치 및 이의 구동방법
CN104835185B (zh) * 2015-04-13 2018-02-06 北京印刷学院 一种三维码的编解码方法和多媒体传输系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115057A (ja) * 1994-10-14 1996-05-07 Pioneer Electron Corp 平面表示装置の駆動方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11225346A (ja) * 1998-02-05 1999-08-17 Hitachi Ltd ディスプレイモニタ画像検査方法とその装置
JP2004005415A (ja) * 2002-04-19 2004-01-08 Sharp Corp 入力装置および入出力一体型表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115057A (ja) * 1994-10-14 1996-05-07 Pioneer Electron Corp 平面表示装置の駆動方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199050A (ja) * 2008-02-25 2009-09-03 Samsung Sdi Co Ltd プラズマディスプレイ装置
US8093810B2 (en) 2008-02-25 2012-01-10 Samsung Sdi Co., Ltd. Plasma display device
US8558816B2 (en) 2008-12-01 2013-10-15 Samsung Sdi Co., Ltd. Plasma display device
WO2016163315A1 (ja) * 2015-04-09 2016-10-13 株式会社ワコム アクティブスタイラス及びセンサコントローラを用いた方法、システム、センサコントローラ、及びアクティブスタイラス
JP6082172B1 (ja) * 2015-04-09 2017-02-15 株式会社ワコム アクティブスタイラス及びセンサコントローラを用いた方法、システム、センサコントローラ、及びアクティブスタイラス
JP2017068873A (ja) * 2015-04-09 2017-04-06 株式会社ワコム アクティブスタイラス
US10055036B2 (en) 2015-04-09 2018-08-21 Wacom Co., Ltd. Downlink signal transmission timing control method in which active stylus and sensor controller are used, system, sensor controller, and active stylus
US10942598B2 (en) 2015-04-09 2021-03-09 Wacom Co., Ltd. Active stylus downlink signal transmission timing control relative to sensor controller
US11347346B2 (en) 2015-04-09 2022-05-31 Wacom Co., Ltd. Active stylus downlink signal transmission timing control relative to sensor controller
US11556204B2 (en) 2015-04-09 2023-01-17 Wacom Co., Ltd. Active stylus downlink signal transmission timing control relative to sensor controller
KR20200059594A (ko) * 2018-11-21 2020-05-29 (주) 이즈커뮤니케이션즈 입력 장치의 판별 기능을 갖춘 컴퓨터 입력 시스템
KR102169626B1 (ko) 2018-11-21 2020-10-23 (주)이즈커뮤니케이션즈 입력 장치의 판별 기능을 갖춘 컴퓨터 입력 시스템

Also Published As

Publication number Publication date
JP4541438B2 (ja) 2010-09-08
US20100164912A1 (en) 2010-07-01
JPWO2007111329A1 (ja) 2009-08-13

Similar Documents

Publication Publication Date Title
JP4541438B2 (ja) 情報コードの読取装置及び読取方法
WO2007119523A1 (ja) 情報コードの表示方法及び表示装置
JP4813553B2 (ja) ２次元コードパターン、２次元コードパターンの表示装置及びその読取装置
US8210434B2 (en) Error detecting apparatus and method, and computer program
JP4565519B2 (ja) 情報コードの読取装置及び読取方法並びに情報コードの表示読取システム
JPH08115057A (ja) 平面表示装置の駆動方法
JP5288077B1 (ja) 画像表示装置の駆動方法、画像表示装置および画像表示システム
JPH07287548A (ja) 交流放電型マトリックス方式のプラズマディスプレイパネル及びその駆動方法
WO2013187021A1 (ja) 画像表示装置、画像表示装置の駆動方法および画像表示システム
US7652640B2 (en) Plasma display apparatus and method of driving the same
JP2014203425A (ja) 電子ペンを備えた画像表示システム
JP3382451B2 (ja) 情報入力装置及びディスプレイ装置
EP2083413A1 (en) Plasma display device and method of driving a plasma display panel
JP2013239001A (ja) ライトペン、描画装置および画像表示システム
JPH08340504A (ja) マトリクス方式プラズマディスプレイパネルの駆動方法
WO2014006880A1 (ja) 画像表示装置、画像表示装置の駆動方法および画像表示システム
WO2014045520A1 (ja) 画像表示装置、画像表示装置の駆動方法および画像表示システム
JP2014106441A (ja) 画像表示装置の駆動方法、画像表示装置、および画像表示システム
JP2014235475A (ja) 電子ペン、電子ペン用アタッチメント、および電子ペンを備えた画像表示システム
JP2015132861A (ja) 描画装置、および画像表示システム
JP2015132860A (ja) ライトペン、および画像表示システム
JP2014203426A (ja) 電子ペンおよび電子ペンを備えた画像表示システム
JP2008197197A (ja) 画像表示装置の製造方法、製造装置および画像表示装置
JP2014010198A (ja) 画像表示装置の駆動方法、画像表示装置および画像表示システム
JP2015084009A (ja) プラズマディスプレイパネルの駆動方法、プラズマディスプレイ装置およびプラズマディスプレイシステム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07739812

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008507506

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12294687

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 07739812

Country of ref document: EP

Kind code of ref document: A1