WO2007077821A1 - パルス幅変調装置 - Google Patents

パルス幅変調装置 Download PDF

Info

Publication number
WO2007077821A1
WO2007077821A1 PCT/JP2006/325889 JP2006325889W WO2007077821A1 WO 2007077821 A1 WO2007077821 A1 WO 2007077821A1 JP 2006325889 W JP2006325889 W JP 2006325889W WO 2007077821 A1 WO2007077821 A1 WO 2007077821A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
edge detection
pulse
comparison
pulse width
Prior art date
Application number
PCT/JP2006/325889
Other languages
English (en)
French (fr)
Inventor
Chongshan Yang
Hiroshi Ozaki
Hiroyuki Tanaka
Original Assignee
Kabushiki Kaisha Toshiba
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Toshiba filed Critical Kabushiki Kaisha Toshiba
Priority to US11/722,772 priority Critical patent/US7847639B2/en
Priority to EP06843273A priority patent/EP1971029A4/en
Publication of WO2007077821A1 publication Critical patent/WO2007077821A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Definitions

  • the present invention relates to a pulse width modulation (hereinafter referred to as “PWM”) device that performs pulse width modulation of a control signal using a carrier wave signal.
  • PWM pulse width modulation
  • first PWM device a device that generates a PWM signal by comparing the magnitude of a control signal generated from a control signal generator with a triangular wave carrier signal that also generated carrier force by a digital comparator (hereinafter referred to as this The device is called “first PWM device”).
  • the PWM device described in Japanese Patent Gazette No. 3486 914 described above outputs a carrier wave signal generator that outputs a triangular wave carrier wave signal and a step-like control signal.
  • Control signal generator up signal when the carrier signal is increasing, up / down signal generator that outputs the down signal when the carrier signal is decreasing, and the carrier signal and control signal are input and compared.
  • a coincidence device that outputs a pulse signal, a coincidence pulse signal of the coincidence device and an output signal of the up / down signal generator, and a pulse generator that generates a PWM signal.
  • H level high level
  • L level low level
  • the conventional second PWM device described in the aforementioned Japanese Patent Gazette and Japanese Patent No. 3486914 requires an up / down signal generator and a matching device, and the conventional first PWM device is used as it is. If the circuit configuration becomes complicated or the generation of the second and subsequent pulses is necessary, it is necessary to take measures when the PWM signal is generated by software control etc. with this function disabled. There was a problem that it was not easy to use.
  • the present invention has been made in view of the above problems, and an object thereof is to provide an easy-to-use PWM device.
  • the PWM device of the present invention has the following constitutional power. That is, a control signal generator for generating a step-like control signal;
  • a carrier wave generator for generating a triangular carrier wave signal for pulse width modulating the control signal
  • a comparison device that compares the control signal and the carrier wave signal and outputs a comparison signal
  • a top-bottom signal generator that generates a top-bottom signal when the carrier wave signal reaches the top or bottom of a triangular wave
  • It has an edge detection function that generates the edge detection signal by inputting the comparison signal and the top / bottom signal, and detects the change of the comparison signal.
  • the edge detection function is prohibited from the edge detection signal, and the edge is detected by the top / bottom signal.
  • An edge detection device that outputs an edge detection signal by releasing the prohibition of the detection function;
  • a pulse generator for outputting a pulse width modulation signal obtained by pulse width modulation of the control signal using the carrier wave signal based on the comparison signal, the edge detection signal, and the top / bottom signal.
  • the edge detection device described above has an edge detection function that receives a comparison signal and a top-bottom signal, detects a change in the comparison signal, and generates an edge detection signal.
  • This device outputs the edge detection signal by prohibiting the edge detection function and releasing the prohibition of the edge detection function by the top / bottom signal.
  • the pulse generator is a device that outputs a PWM signal obtained by pulse-width modulating a control signal with a carrier signal based on the comparison signal, the edge detection signal, and the top-bottom signal.
  • FIG. 1 is a configuration diagram of a PWM device showing a first embodiment of the present invention.
  • FIG. 2 is a configuration diagram illustrating an example of the edge detection device 20 and the pulse signal generation device 30 in FIG.
  • FIG. 3 is a configuration diagram showing an example of a top / bottom signal generator 10 in FIG. 1.
  • FIG. 3 is a configuration diagram showing an example of a top / bottom signal generator 10 in FIG. 1.
  • FIG. 4 is a time chart showing operation waveforms of FIG.
  • FIG. 5 is a block diagram of a PWM device showing a second embodiment of the present invention.
  • a PWM device compares a control signal and a carrier signal with a control signal generator that generates a step-like control signal, a carrier wave generator that generates a triangular wave carrier signal for pulse width modulation of the control signal, Digital comparator that outputs a comparison signal, a top-bottom signal generator that generates a top-bottom signal when the carrier wave signal reaches the top or bottom of a triangular wave, an edge detector, and a pulse generator .
  • the above-described edge detection device has an edge detection function that inputs a comparison signal and a top / bottom signal, detects a change in the comparison signal, and generates an edge detection signal.
  • the edge detection function is prohibited by the edge detection signal, and the top detection signal is detected.
  • the edge detection signal is output by canceling the prohibition of the edge detection function by the bottom signal.
  • the pulse generator outputs a PWM signal obtained by pulse-modulating the control signal with the carrier wave signal based on the comparison signal, the edge detection signal, and the top-bottom signal.
  • FIG. 1 is a configuration diagram of a PWM device showing a first embodiment of the present invention.
  • This PWM device includes a control signal generator 1 that generates a step-like control signal S1, and a triangle.
  • Carrier wave generator 2 that generates a wave carrier signal S2, and a top bottom device that generates a pulsed top-bottom signal S10 when the carrier signal S2 has a top value (peak value) S2a and a bottom value (valley value) S2b 10 and a comparator (for example, a digital comparator) 3 is connected to output terminals of the control signal generator 1 and the carrier wave generator 2.
  • the digital comparator 3 is a circuit that compares the magnitude of the control signal S1 and the carrier wave signal S2 and outputs a comparison signal S3 that is a result of the comparison, and this output terminal and the output terminal of the top-bottom signal generator 10
  • the edge detector 20 and the pulse generator 30 are connected to each other, and the output terminal of the edge detector 20 is connected to the input terminal of the pulse generator 30.
  • the edge detection device 20 is a device that detects a change in the comparison signal S3 and outputs an edge detection signal S20. This edge detection signal S20 is fed back (feedback) to disable the edge detection function.
  • the pulse generator 30 is connected to the terminal.
  • the pulse generator 30 is a device that outputs a PWM signal S30 based on the comparison signal S3, the top / bottom signal S10, and the edge detection signal S20.
  • FIG. 2 is a configuration diagram illustrating an example of the edge detection device 20 and the pulse signal generation device 30 in FIG.
  • the edge detector 20 has a latch circuit 22 that latches the output of the comparison signal S3 output from the latch circuit 3a that latches the output signal of the digital comparator 3, and this output terminal has a 4-input AND gate (
  • the rise detection circuit 23 composed of “AND gate” is connected to the fall detection circuit 24 composed of a 4-input AND gate.
  • the rising edge detection circuit 23 receives the comparison signal S3, the inverted signal in the output signal S22 of the latch circuit 22, the inverted signal of the top / bottom signal S10, and the inverted signal of the falling signal S20-2 of the edge detection signal S20. Is a circuit that calculates the logical product of these signals and outputs the rising signal S23.
  • This output terminal has a set-reset 'flip-flop circuit' (hereinafter referred to as “RS-FF”) 25 and a 2-input OR gate (hereinafter referred to as “OR” gate).
  • ⁇ R gate is connected
  • the RS-FF25 is a circuit that is set by the rising signal S23, reset by the top / bottom signal S10, and outputs the output signal S25.
  • a 2-input OR gate 27 is connected to this output terminal. It is.
  • the 2-input OR gate 27 is a circuit that calculates the logical sum of the rising signal S23 and the output signal S25 and outputs the rising signal S20-1 of the edge detection signal S20.
  • the fall detection circuit 24 inputs the inverted signal of the rising signal S20-1, the inverted signal of the comparison signal S3, the output signal S22, and the inverted signal of the top / bottom signal S10, and calculates the logical product of these signals to obtain the falling signal S24.
  • RS-FF26 and 2-input OR gate 28 are connected to this output terminal.
  • the RS-FF26 is a circuit that is set by the falling signal S24, reset by the top / bottom signal S10, and outputs the output signal S26.
  • a 2-input OR gate 28 is connected to this output terminal.
  • the 2-input OR gate 28 is a circuit that calculates the logical sum of the falling signal S24 and the output signal S26 and outputs the falling signal S20-2.
  • the comparison signal S3 input from the latch circuit 3a is latched by the latch circuit 22, the rising edge is detected by the rising edge detection circuit 23 from the output signal S22, and from the detected rising signal S23, RS-FF25 and OR gate 27 detect rising signal S20-1 in edge detection signal S20.
  • the falling detection circuit 24 detects the falling edge from the output signal S22 of the latch circuit 22, and the falling edge in the edge detection signal S20 is detected from the detected falling signal S24 by the RS-FF26 and the OR gate 28. Signal S20-2 is detected. When the rising signal S20-1 is H level, the falling signal S24 output from the falling detection circuit 24 becomes L level and the edge detection function is disabled.
  • the pulse generator 30 calculates the logical sum of the comparison signal S3 and the rising signal S20-1 and outputs the output signal S31.
  • the pulse generator 30 outputs the output signal S31, and the inverted signal of the output signal S31 and the falling signal S20-2.
  • a 2-input AND gate 3 2 that outputs a PWM signal S30.
  • FIG. 3 (A) and 3 (B) are configuration diagrams showing an example of the top / bottom signal generator 10 in FIG. 1, and FIG. 3 (A) is an overall configuration diagram of the top / bottom signal generator 10 and FIG. 5B is a configuration diagram of the comparison circuit 11-1 in FIG.
  • the top / bottom signal generator 10 compares the carrier signal S2 with the bottom value S2b of the carrier signal S2 and outputs a coincidence signal S11-1, Comparing carrier wave signal S2 and top value S2a of carrier signal S2 and outputting coincidence signal S11-2 Comparing circuit 11-2 and calculating the logical sum of coincidence signals S11-1 and S11-2 It consists of a two-input OR gate 13 that outputs signal S10.
  • the comparison circuit 11-1 and the comparison circuit 11-2 have the same circuit configuration.
  • the comparison circuit 11-1 carries a plurality of bits (for example, 4 bits).
  • a transmission signal S2 (S2-l to S2-4) and a plurality of bits (for example, the carrier signal S2)
  • bottom signal S2b (S2b-l to S2b-4) and compare each bit 4
  • Exclusive NOR gate (Exclusive NOR, hereinafter referred to as “EXNOR gate”) is composed of lla to lld and 4-input AND gate lie connected to this output terminal and outputting match signal S11-1 Yes.
  • the output coincidence signal S11-1 is output only when all the bits of the 4-bit carrier signals S2-l to S2-4 and the 4-bit bottom signals S2b-l to S2b-4 coincide. Becomes H level. (Operation of the first embodiment)
  • FIG. 4 is a time chart showing the operation waveforms of FIG.
  • the PWM signal S30 becomes the H level force L level.
  • the edge detection device 20 detects the change and the etch detection signal S20 changes from the L level to the H level.
  • This edge detection signal S20 disables the edge detection function of the edge detection device 20, and the PWM signal S30 remains low even if the comparison signal S3 output from the digital comparator 3 changes at subsequent times t2 and t3. Retained in the level.
  • the top / bottom signal generation device 10 outputs the top / bottom signal S10 that is output when the carrier signal S2 comes to the top or bottom of the triangular wave, and the edge detection device The prohibition state of the edge detection function of 20 is released, and the edge detection signal S20 output from the edge detection device 20 changes to the H level force L level.
  • the comparison signal s3 output from the digital comparator 3 changes to L level force H level at time t5
  • the PWM signal S30 changes from L level to H level, and the change is detected by the edge detection device 20.
  • the edge detection signal S20 output from the edge detection device 20 changes from L level to H level.
  • edge detection function of the edge detection device 20 is disabled by the edge detection signal S20, so that even if the comparison signal S3 output from the digital comparator 3 changes at times t6 and t7, PWM signal S30 is held at H level.
  • the top bottom signal generator 10 outputs the top bottom signal S10 that is output when the carrier signal S2 comes to the top or bottom of the triangular wave, and the edge detection device The prohibition state of the 20 edge detection function is released, and the edge detection signal S20 output from the edge detection device 20 changes from the H level to the L level.
  • the edge detection device 20 detects a change in the comparison signal S3 that also outputs the digital comparator 3, and the edge detection signal S20 output from the edge detection device 20 detects the edge.
  • the edge detection signal S20 output from the edge detection device 20 detects the edge.
  • FIG. 5 is a block diagram of a PWM device showing a second embodiment of the present invention. Elements common to those in FIG. 1 showing the first embodiment are denoted by common reference numerals.
  • the PWM device of the first embodiment is different from the pulse device.
  • a control function selection flag 41 is added, and a selection device (for example, a selector) 42 is switched by an output signal S41 of the flag 41 so that the pulse control function can be selected.
  • the flag 41 is composed of, for example, a register for setting whether to enable or disable the pulse control function, and the register is set to “ ⁇ ” by an instruction of a microcomputer or the like. It is configured to select whether to enable or disable the pulse control function.
  • the pulse control function selection flag 41 When the pulse control function selection flag 41 is selected to enable the pulse control function, the same operation as in the first embodiment is performed. When the flag 41 is selected to disable the pulse control function, the comparison signal S3 and the PWM signal S30 output from the digital comparator 3 are obtained.
  • the flag 41 for selecting the pulse control function and the selector 42 are provided to enable or disable the function for preventing the generation of an extra pulse. You can choose.
  • the function that always prevents the generation of extra pulses becomes effective (for example, the restriction that the desired pulse width modulation cannot be performed when the second and subsequent pulses are required)
  • the range of application of the PWM device can be eliminated (for example, if it is necessary to generate the second and subsequent pulses, this function can be disabled and pulse width modulation can be performed by software control, etc.).
  • the present invention is not limited to the first and second embodiments described above.
  • the top bottom signal generator 10, the edge detector 20, and the pulse generator 30 may have other circuit configurations other than those illustrated. You can change it to.
  • the edge detection device detects a change in the comparison signal output from the comparison device force, the edge detection signal output from the edge detection device force prohibits the edge detection function of the edge detection device, and the carrier signal
  • the PWM signal is output by releasing the prohibition of the edge detection function by the top-bottom signal that is output when the wave reaches the top or bottom of the triangle wave. Because it is configured to prevent power generation, it is possible to prevent the generation of excessive noise.
  • control signal generator since the control signal generator, the carrier wave generator, and the comparison means in the conventional PWM device can be used as they are, the circuit configuration becomes easy.
  • the selection means since the selection means is provided, it is possible to select whether to invalidate the force for enabling the function of preventing the generation of an extra pulse.
  • this function can be used when it is necessary to generate a pulse after the second pulse, such as when it is necessary to generate a pulse after the second pulse, or when it is necessary to generate a pulse after the second pulse.
  • this function can be used when it is necessary to generate a pulse after the second pulse, such as when it is necessary to generate a pulse after the second pulse, or when it is necessary to generate a pulse after the second pulse.

Landscapes

  • Inverter Devices (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

　制御信号発生装置(1)から発生されたステップ状の制御信号(S1)と、搬送波発 生装置(2)から発生された三角波の搬送波信号(S2)とは、デジタルコンパレータ(3)で比較され、この比較信号(S3)がエッジ検出装置(20)に与えられる。又、トップボトム信号発生装置(10)から発生されたトップボトム信号(S10)も、エッジ検出装置(20)に与えられる。 　エッジ検出装置(20)は、比較信号(S3)の変化を検出してエッジ検出信号(S20)を生成するエッジ検出機能を有し、エッジ検出信号(S20)よりエッジ検出機能を禁止し、トップボトム信号(S10)によりエッジ検出機能の禁止を解除することによってエッジ検出信号(S20)を出力する。比較信号(S3)、エッジ検出信号(S20)、及びトップボトム信号(S10)に基づき、パルス発生装置(30)からPWM信号(S30)が出力される。

Description

明 細 書
パルス幅変調装置
技術分野
[0001] 本発明は、搬送波信号により制御信号をパルス幅変調するパルス幅変調 (Pulse Wi dth Modulation,以下「PWM」という。）装置に関する。
背景技術
[0002] 従来、 PWM装置としては、例えば、次のような文献に記載されるものがあった。即ち 、 日本国特許公報、特許第 3486914号公報 (特開平 6-188702号公報)である。
[0003] 従来の PWM装置として、制御信号発生装置から発生した制御信号と、搬送波発生 装置力も発生した三角波の搬送波信号との大小を、デジタルコンパレータで比較し て PWM信号を生成する装置 (以下この装置を「第 1の PWM装置」という。）が知られて いる。
この種の第 1の PWM装置では、制御信号の変化量が大きいと、幅の狭いパルスを 余分に発生する現象を生じる。例えば、制御信号力 Sステップ状の波形 (即ち、矩形波) の場合、制御信号が三角波の搬送波信号と一致した直後に、制御信号がステップ状 に変化すると、再び三角波の搬送波信号と一致することにより、幅の狭いパルスが余 分に発生し、この余分なパルスのために PWM信号に歪みを生じると 、う不都合があ つた o
そこで、このような不都合を解消するために、前述の日本国特許公報、特許第 3486 914号公報の PWM装置では、三角波の搬送波信号を出力する搬送波信号発生装置 と、ステップ状の制御信号を出力する制御信号発生装置と、搬送波信号が増加中は アップ信号、減少中はダウン信号を出力するアップダウン信号発生装置と、搬送波信 号と制御信号とを入力して比較し、一致を検出すると一致パルス信号を出力する一 致装置と、一致装置の一致パルス信号とアップダウン信号発生装置の出力信号を入 力し、 PWM信号を生成するパルス発生装置とを備え、一致パルス信号が出力され、 P WM信号が高レベル (以下「Hレベル」という。）又は低レベル (以下「Lレベル」という。 ) に変化した後、最初の 1パルス目まで直前の Hレベル又は Lレベルを維持してパルス 幅を決定して 、る (以下この装置を「第 2の PWM装置」という）。
これにより、余分な変調パルスの発生を防止して、変調パルス信号の歪みをなくし ている。
しかしながら、前述の日本国特許公報、特許第 3486914号公報に記載された従来 の第 2の PWM装置では、アップダウン信号発生装置と一致装置が必要になり、従来 の第 1の PWM装置をそのまま利用できないので、回路構成が複雑になったり、或いは 、 2パルス目以降のパルスの発生が必要な場合等に、この機能を無効にしてソフトゥ エアによる制御等によって PWM信号を生成するといつた対策を講じることが出来ない 等、使い勝手が悪いという課題があった。
本発明は、上記課題に鑑みなされたもので、使い勝手の良い PWM装置を提供する ことを目的とする。
発明の開示
上記目的を達成する為に、本発明の PWM装置は次の構成力 成る。即ち、 ステップ状の制御信号を発生する制御信号発生装置と、
制御信号をパルス幅変調するための三角波の搬送波信号を発生する搬送波発生 装置と、
制御信号と搬送波信号とを比較して比較信号を出力する比較装置と、
搬送波信号が三角波のトップかボトムにくるとトップボトム信号を発生するトップボト ム信号発生装置と、
前述の比較信号及びトップボトム信号を入力し、比較信号の変化を検出してエッジ 検出信号を生成するエッジ検出機能を有し、エッジ検出信号よりエッジ検出機能を禁 止し、トップボトム信号によりエッジ検出機能の禁止を解除することによってエッジ検 出信号を出力するエッジ検出装置と、
前述の比較信号、エッジ検出信号、及びトップボトム信号に基づき、搬送波信号に より制御信号をパルス幅変調したパルス幅変調信号を出力するパルス発生装置と を有している。
前述のエッジ検出装置は、比較信号及びトップボトム信号を入力し、比較信号の変 化を検出してエッジ検出信号を生成するエッジ検出機能を有し、エッジ検出信号より エッジ検出機能を禁止し、トップボトム信号によりエッジ検出機能の禁止を解除するこ とによってエッジ検出信号を出力する装置である。更に、パルス発生装置は、比較信 号、エッジ検出信号、及びトップボトム信号に基づき、搬送波信号により制御信号を パルス幅変調した PWM信号を出力する装置である。
図面の簡単な説明
[0005] [図 1]本発明の第 1の実施例を示す PWM装置の構成図である。
[図 2]図 1中のエッジ検出装置 20及びパルス信号発生装置 30の一例を示す構成図で ある。
[図 3]図 1中のトップボトム信号発生装置 10の一例を示す構成図である。
[図 4]図 1の動作波形を示すタイムチャートである。
[図 5]本発明の第 2の実施例を示す PWM装置の構成図である。
発明を実施するための最良の形態
[0006] 以下、本発明の一実施例を図面を参照しながら説明する。
実施例 1
[0007] PWM装置は、ステップ状の制御信号を発生する制御信号発生装置と、制御信号を パルス幅変調するための三角波の搬送波信号を発生する搬送波発生装置と、制御 信号と搬送波信号とを比較して比較信号を出力するデジタルコンパレータと、搬送波 信号が三角波のトップかボトムにくるとトップボトム信号を発生するトップボトム信号発 生装置と、エッジ検出装置と、パルス発生装置とを有している。
前述のエッジ検出装置では、比較信号及びトップボトム信号を入力し、比較信号の 変化を検出してエッジ検出信号を生成するエッジ検出機能を有し、エッジ検出信号 よりエッジ検出機能を禁止し、トップボトム信号によりエッジ検出機能の禁止を解除す ることによってエッジ検出信号を出力する。
更に、パルス発生装置は、比較信号、エッジ検出信号、及びトップボトム信号に基 づき、搬送波信号により制御信号をパルス幅変調した PWM信号を出力する。
(第 1の実施例の構成）
図 1は、本発明の第 1の実施例を示す PWM装置の構成図である。
この PWM装置は、ステップ状の制御信号 S1を発生する制御信号発生装置 1と、三角 波の搬送波信号 S2を発生する搬送波発生装置 2と、搬送波信号 S2のトップ値 (山の値 )S2aとボトム値 (谷の値) S2bの時にパルス状のトップボトム信号 S10を発生するトップボ トム装置 10とを有し、その制御信号発生装置 1及び搬送波発生装置 2の出力端子に、 比較装置（例えば、デジタルコンパレータ) 3が接続されている。
デジタルコンパレータ 3は、制御信号 S1と搬送波信号 S2との大小を比較してこの比 較結果である比較信号 S3を出力する回路であり、この出力端子とトップボトム信号発 生装置 10の出力端子とに、エッジ検出装置 20及びパルス発生装置 30が接続され、 更に、そのエッジ検出装置 20の出力端子がパルス発生装置 30の入力端子に接続さ れている。
エッジ検出装置 20は、比較信号 S3の変化を検出してエッジ検出信号 S20を出力し、 このエッジ検出信号 S20を帰還 (フィードバック)入力してエッジ検出機能を禁止状態 にする装置であり、この出力端子にパルス発生装置 30が接続されている。パルス発 生装置 30は、比較信号 S3、トップボトム信号 S10、及びエッジ検出信号 S20に基づき、 PWM信号 S30を出力する装置である。
図 2は、図 1中のエッジ検出装置 20及びパルス信号発生装置 30の一例を示す構成 図である。
エッジ検出装置 20は、デジタルコンパレータ 3の出力信号をラッチするラッチ回路 3a 力 出力される比較信号 S3を入力してラッチするラッチ回路 22を有し、この出力端子 に、 4入力の論理積ゲート (以下「ANDゲート」という。〉からなる立ち上がり検出回路 23 と、 4入力の ANDゲートからなる立ち下がり検出回路 24とが接続されている。
立ち上がり検出回路 23は、比較信号 S3、ラッチ回路 22の出力信号 S22における反 転信号、トップボトム信号 S10の反転信号、及びエッジ検出信号 S20の内の立ち下がり 信号 S20-2の反転信号を入力し、これらの論理積を求めて立ち上がり信号 S23を出力 する回路であり、この出力端子に、セットリセット 'フリップフロップ回路 (以下「RS-FF」 という。）25、及び 2入力の論理和ゲート (以下「〇Rゲート」という。）27が接続されている
RS-FF25は、立ち上がり信号 S23でセットされ、トップボトム信号 S10でリセットされて、 出力信号 S25を出力する回路であり、この出力端子に、 2入力の ORゲート 27が接続さ れている。 2入力の ORゲート 27は、立ち上がり信号 S23と出力信号 S25の論理和を求 めてエッジ検出信号 S20の内の立ち上がり信号 S20-1を出力する回路である。
立ち下がり検出回路 24は、立ち上がり信号 S20-1の反転信号、比較信号 S3の反転 信号、出力信号 S22、及びトップボトム信号 S10の反転信号を入力し、これらの論理積 を求めて立ち下がり信号 S24を出力する回路であり、この出力端子に、 RS-FF26,及 び 2入力の ORゲート 28が接続されている。
RS-FF26は、立ち下がり信号 S24でセットされ、トップボトム信号 S10でリセットされて、 出力信号 S26を出力する回路であり、この出力端子に、 2入力の ORゲート 28が接続さ れている。 2入力の ORゲート 28は、立ち下がり信号 S24と出力信号 S26の論理和を求 めて立ち下がり信号 S20-2を出力する回路である。
このエッジ検出装置 20では、ラッチ回路 3aから入力される比較信号 S3がラッチ回路 22でラッチされ、この出力信号 S22から立ち上がり検出回路 23で立ち上がりが検出さ れ、この検出された立ち上がり信号 S23から、 RS-FF25及び ORゲート 27によってエツ ジ検出信号 S20中の立ち上がり信号 S20-1が検出される。
更に、ラッチ回路 22の出力信号 S22から、立ち下がり検出回路 24で立ち下がりが検 出され、この検出された立ち下がり信号 S24から、 RS-FF26及び ORゲート 28によって エッジ検出信号 S20中の立ち下がり信号 S20-2が検出される。立ち上がり信号 S20-1 が Hレベルの時は、立ち下がり検出回路 24から出力される立ち下がり信号 S24が Lレ ベルとなってエッジ検出機能が禁止状態になる。
同様に、立ち下がり信号 S20-2が Hレベルの時は、立ち上がり検出回路 23から出力 される立ち上がり信号 S23が Lレベルとなってエッジ検出機能が禁止状態になる。 パルス発生装置 30は、比較信号 S3と立ち上がり信号 S20-1の論理和を求めて出 力信号 S31を出力する 2入力の ORゲート 31と、出力信号 S31と立ち下がり信号 S20-2 における反転信号との論理積を求めて PWM信号 S30を出力する 2入力の ANDゲート 3 2とにより構成されている。
図 3(A)、（B)は、図 1中のトップボトム信号発生装置 10の一例を示す構成図で あり、同図 (A)は、トップボトム信号発生装置 10の全体の構成図、及び同図 (B)は、 同図 (A)中の比較回路 11-1の構成図である。 図 3(A)に示すように、トップボトム信号発生装置 10は、搬送波信号 S2とこの搬送波 信号 S2のボトム値 S2bとを比較して一致信号 S11-1を出力する比較回路 11-1と、搬送 波信号 S2とこの搬送波信号 S2のトップ値 S2aとを比較して一致信号 S11-2を出力する 比較回路 11-2と、一致信号 S11-1と S11-2の論理和を求めてトップボトム信号 S10を出 力する 2入力の ORゲート 13とにより、構成されている。比較回路 11-1と比較回路 11-2 は、同一の回路構成である。
図 3(B)に示すように、比較回路 11-1は、複数ビット (例えば、 4ビット)の搬
送波信号 S2(S2-l〜S2-4)と、この搬送波信号 S2の内の複数ビット (例えば、
4ビット)のボトム信号 S2b(S2b-l〜S2b-4)との各ビットを比較する 4個の
排他的否定論理和ゲート (Exclusive NOR、以下「EXNORゲート」という。）lla〜lldと 、この出力端子に接続されて一致信号 S11-1を出力する 4入力の ANDゲート lieとに より構成されている。
この比較回路 11-1では、 4ビットの搬送波信号 S2-l〜S2-4と 4ビットのボトム信号 S2b -l〜S2b-4との全ビットが一致した時だけ、出力の一致信号 S11-1が Hレベルとなる。 (第 1の実施例の動作）
図 4は、図 1の動作波形を示すタイムチャートである。
先ず、時刻 tlで、制御信号 S1と搬送波信号 S2の大小比較の結果として、デジタルコ ンパレータ 3から出力される比較信号 S3力 Hレベルから Lレベルに変化すると、 PWM 信号 S30が Hレベル力 Lレベルに変化すると共に、エッジ検出装置 20がその変化を 検出し、エッチ検出信号 S20が Lレベルから Hレベルに変化する。
このエッジ検出信号 S20により、エッジ検出装置 20のエッジ検出機能が禁止状態に なり、以降の時刻 t2、 t3において、デジタルコンパレータ 3から出力される比較信号 S3 が変化しても、 PWM信号 S30が Lレベルに保持される。
時刻 t4において、搬送波信号 s2が三角波のトップにくると、トップボトム信号発生装 置 10より、搬送波信号 S2が三角波のトップかボトムにくると出力されるトップボトム信号 S10が出力され、エッジ検出装置 20のエッジ検出機能の禁止状態が解除され、このェ ッジ検出装置 20から出力されるエッジ検出信号 S20が Hレベル力 Lレベルに変化す る。 時刻 t5で、デジタルコンパレータ 3から出力される比較信号 s3が Lレベル力 Hレべ ルに変化すると、 PWM信号 S30が Lレベルから Hレベルに変化すると共に、エッジ検 出装置 20によりその変化が検出され、このエッジ検出装置 20から出力されるエッジ検 出信号 S20が Lレベルから Hレベルに変化する。
以後同様に、このエッジ検出信号 S20により、エッジ検出装置 20のエッジ検出機能 が禁止状態にされることにより、時刻 t6、 t7において、デジタルコンパレータ 3から出力 される比較信号 S3が変化しても、 PWM信号 S30が Hレベルに保持される。
そして時刻 t8において、搬送波信号 S2が三角波のボトムにくると、トップボトム信号 発生装置 10より、搬送波信号 S2が三角波のトップかボトムにくると出力されるトップボ トム信号 S10が出力され、エッジ検出装置 20のエッジ検出機能の禁止状態が解除さ れ、エッジ検出装置 20から出力されるエッジ検出信号 S20が Hレベルから Lレベルに 変化する。
(第 1の実施例の効果〉
本発明の第 1の実施例によれば、エッジ検出装置 20により、デジタルコンパレータ 3 力も出力される比較信号 S3の変化を検出し、エッジ検出装置 20から出力されるエッジ 検出信号 S20により、エッジ検出装置 20のエッジ検出機能を禁止させ、搬送波信号 S2 が三角波のトップかボトムにくると出力されるトップボトム信号 S10によりエッジ検出機 能の禁止を解除することによって PWM信号 S30を出力することにより、余分なパルス の発生を防止する従来の手段と同等の効果を得ることが出来る。
これにより、アップダウン装置、及び一致装置がなくても従来の手段と同等の効果を 得ることができる。し力も、従来の第 1の PWM装置における制御信号発生装置、搬送 波発生装置、及びデジタルコンパレータをそのまま利用できるので、回路構成が容 易になる。
実施例 2
(第 2の実施例の構成）
図 5は、本発明の第 2の実施例を示す PWM装置の構成図であり、第 1の実施例を示 す図 1中の要素と共通の要素には共通の符号が付されている。
本発明の第 2の実施例の PWM装置では、第 1の実施例の PWM装置に、パルス制 御機能選択用のフラグ 41を追加し、このフラグ 41の出力信号 S41により、選択装置 (例 えば、セレクタ) 42を切り替え、パルス制御機能を選択可能な構成にしている。
フラグ 41は、例えば、パルス制御機能を有効にするか無効にするかを設定するレジ スタにより構成され、マイクロコンピュータ等の命令でそのレジスタを" Γにセットする カ ' 0Ίこリセットするかで、パルス制御機能を有効にするか無効にするかを選択する 構成になっている。
その他の構成は、第 1の実施例と同様である。
(第 2の実施例の動作）
パルス制御機能選択用のフラグ 41が、パルス制御機能有効に選択された場合は、 実施例 1と同様の動作を行う。フラグ 41が、パルス制御機能無効に選択された場合は 、デジタルコンパレータ 3から出力される比較信号 S3力 PWM信号 S30となる。
(第 2の実施例の効果）
本発明の第 2の実施例によれば、パルス制御機能選択用のフラグ 41及びセレクタ 4 2を設けたことにより、余分なパルスの発生を防止する機能を有効にする力、無効に するかの選択ができる。
これにより、常に余分なパルスの発生を防止する機能が有効になってしまう制限 (例 えば、 2パルス目以降のパルスの発生が必要な場合等、所望のパルス幅変調が出来 なくなるといった制限等)をなくすことが出来、 PWM装置の適用範囲が広がる (例えば 、 2パルス目以降のパルスの発生が必要な場合等、この機能を無効にし、ソフトウェア による制御等によってパルス幅変調が可能になる)。
なお、本発明は、上記第 1の実施例及び第 2の実施例に限定されず、例えば、トツ プボトム信号発生装置 10、エッジ検出装置 20、及びパルス発生装置 30を図示以外の 他の回路構成に変更しても良 、。
産業上の利用可能性
本発明によれば、エッジ検出装置により、比較装置力 出力される比較信号の変化 を検出し、エッジ検出装置力 出力されるエッジ検出信号により、エッジ検出装置の エッジ検出機能を禁止させ、搬送波信号が三角波のトップかボトムにくると出力される トップボトム信号によりエッジ検出機能の禁止を解除することによって PWM信号を出 力する構成にしたので、余分なノ ルスの発生を防止することが出来る。
しかも、従来の PWM装置における制御信号発生装置、搬送波発生装置、及び比 較手段をそのまま利用できるので、回路構成が容易になる。
更に、本発明によれば、選択手段を設けたので、余分なパルスの発生を防止する 機能を有効にする力 無効にするかの選択ができる。
これにより、常に余分なパルスの発生を防止する機能が有効になってしまう制限を なくすことが出来、 PWM装置の適用範囲が広がる。例えば、 2パルス目以降のパルス の発生が必要な場合等、所望のパルス幅変調が出来なくなるといった制限等をなく すことが出来、 2パルス目以降のパルスの発生が必要な場合等、この機能を無効にし 、ソフトウェアによる制御等によってノ ルス幅変調が可能になる。

Claims

請求の範囲
[1] ステップ状の制御信号を発生する制御信号発生装置と、
前記制御信号をパルス幅変調するための三角波の搬送波信号を発生する搬送波 発生装置と、
前記制御信号と前記搬送波信号とを比較して比較信号を出力する比較装置と、 前記搬送波信号が前記三角波のトップかボトムにくるとトップボトム信号を発生する トップボトム信号発生装置と、
前記比較信号及び前記トップボトム信号を入力し、前記比較信号の変化を検出し てエッジ検出信号を生成するエッジ検出機能を有し、前記エッジ検出信号より前記ェ ッジ検出機能を禁止し、前記トップボトム信号により前記エッジ検出機能の禁止を解 除することによって前記エッジ検出信号を出力するエッジ検出装置と、
前記比較信号、エッジ検出信号、及び前記トップボトム信号に基づき、前記搬送波 信号により前記制御信号をパルス幅変調したパルス幅変調信号を出力するパルス発 生装置と、
を有するパルス幅変調装置。
[2] 前記比較装置は、デジタルコンパレータで構成されていることを特徴とする請求項 1 記載のパルス幅変調装置。
[3] 請求項 1又は 2記載のパルス幅変調装置において、前記パルス幅変調信号の出力 の有効/無効を選択する選択装置を設けたことを特徴とするパルス幅変調装置。
[4] 前記選択装置は、前記パルス発生装置の出力側に接続され、パルス制御機能選 択信号により前記パルス幅変調信号の出力の有効/無効を切り替えるセレクタにより 構成されていることを特徴とする請求項 3記載のパルス幅変調装置。
PCT/JP2006/325889 2006-01-05 2006-12-26 パルス幅変調装置 WO2007077821A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/722,772 US7847639B2 (en) 2006-01-05 2006-12-26 Pulse width modulation device
EP06843273A EP1971029A4 (en) 2006-01-05 2006-12-26 PULSE WIDTH MODULATOR

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-000800 2006-01-05
JP2006000800A JP4585970B2 (ja) 2006-01-05 2006-01-05 パルス幅変調装置

Publications (1)

Publication Number Publication Date
WO2007077821A1 true WO2007077821A1 (ja) 2007-07-12

Family

ID=38228174

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/325889 WO2007077821A1 (ja) 2006-01-05 2006-12-26 パルス幅変調装置

Country Status (5)

Country Link
US (1) US7847639B2 (ja)
EP (1) EP1971029A4 (ja)
JP (1) JP4585970B2 (ja)
CN (1) CN101091315A (ja)
WO (1) WO2007077821A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8094468B2 (en) * 2008-10-21 2012-01-10 System General Corp. Control circuit having off-time modulation to operate power converter at quasi-resonance and in continuous current mode
CN102282765B (zh) * 2008-11-21 2014-02-12 L&L建筑公司 一种数字脉宽调制器方法及系统
CN102845037B (zh) 2009-11-05 2016-03-16 罗姆股份有限公司 信号传输电路器件、半导体器件、检查半导体器件的方法和装置、信号传输器件以及使用信号传输器件的电机驱动装置
JP7119681B2 (ja) * 2018-07-16 2022-08-17 株式会社デンソー 信号伝達装置及び駆動装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342822B1 (en) * 2000-11-28 2002-01-29 Fairchild Semiconductor Corporation Method and apparatus for implementing improved pulse width modulation
JP2003070247A (ja) * 2001-08-28 2003-03-07 Fuji Electric Co Ltd スイッチング電源装置の制御回路
JP2003110412A (ja) * 2001-10-01 2003-04-11 Fuji Electric Co Ltd パルス幅制御回路、波形整形回路およびその集積回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481667A (en) * 1987-09-22 1989-03-27 Mitsubishi Electric Corp Controller for pwm type power converter
JP3486914B2 (ja) * 1992-12-21 2004-01-13 松下電器産業株式会社 パルス幅変調装置
JP3562127B2 (ja) * 1996-04-16 2004-09-08 松下電器産業株式会社 パルス幅変調回路
JP3487144B2 (ja) * 1997-09-18 2004-01-13 株式会社豊田自動織機 誤動作防止機能を有するパルス信号生成装置
GB0317629D0 (en) * 2003-07-28 2003-08-27 Ami Semiconductor Belgium Bvba Control of current in an inductance with pulse width modulation at controlled frequency
US7190224B2 (en) * 2003-11-06 2007-03-13 Marvell World Trade Ltd. Class D amplifier
US7005836B1 (en) * 2004-09-10 2006-02-28 Semiconductor Components Industries, L.L.C. Differential power supply controller and method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342822B1 (en) * 2000-11-28 2002-01-29 Fairchild Semiconductor Corporation Method and apparatus for implementing improved pulse width modulation
JP2003070247A (ja) * 2001-08-28 2003-03-07 Fuji Electric Co Ltd スイッチング電源装置の制御回路
JP2003110412A (ja) * 2001-10-01 2003-04-11 Fuji Electric Co Ltd パルス幅制御回路、波形整形回路およびその集積回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1971029A4 *

Also Published As

Publication number Publication date
JP4585970B2 (ja) 2010-11-24
JP2007184726A (ja) 2007-07-19
EP1971029A4 (en) 2010-11-17
EP1971029A1 (en) 2008-09-17
CN101091315A (zh) 2007-12-19
US7847639B2 (en) 2010-12-07
US20100052804A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
CN108123714B (zh) 混合时钟数据恢复电路和接收器
WO2007077821A1 (ja) パルス幅変調装置
JP6449167B2 (ja) 相補出力ジェネレータモジュール
US7969214B2 (en) DLL circuit, update control apparatus in DLL circuit and update method of DLL circuit
US20050093622A1 (en) Method, circuit and power amplifier for detecting a fault, and method of protecting a circuit in a power amplifier from a fault occurrence
US10237725B2 (en) Receiver and corresponding process
US20090189645A1 (en) Filter and filtering method
US10715124B2 (en) Glitch-free clock generator and method for generating glitch-free clock signal
US6747496B2 (en) DLL-(delay-locked-loop) circuit
GB1601068A (en) Frequency indicating circuit
JP2013031082A (ja) Ｖ−ｆ変換回路および電流検出装置
US20100109720A1 (en) Semiconductor integrated circuit and control method of the same
US11211903B1 (en) Over charge protection method and voltage converter using the over charge protection method
US20220276303A1 (en) A hardware component and a method for implementing a camouflage of current traces generated by a digital system
CN109995329B (zh) D类功放中实现静态噪音消除功能的电路及相应驱动电路
CN107306117B (zh) 四元/三元调制选择电路
US8035446B1 (en) Natural sampling for a digital Class-D power amplifier
JP3486914B2 (ja) パルス幅変調装置
JPS63305755A (ja) スイッチング電源制御回路
KR100410471B1 (ko) 임피던스 조절기능을 갖는 반도체 장치_
JPH04296115A (ja) Ｐｗｍ波形発生回路
JP3132611B2 (ja) トリガ回路
CN114978069A (zh) 过充电保护方法以及使用过充电保护方法的电压转换器
JP3491061B2 (ja) 識別回路
CN115078817A (zh) 外部模拟量检测电路、方法及设备

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680001193.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2006843273

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11722772

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE