WO2007057956A1 - プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 - Google Patents

プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 Download PDF

Info

Publication number
WO2007057956A1
WO2007057956A1 PCT/JP2005/021102 JP2005021102W WO2007057956A1 WO 2007057956 A1 WO2007057956 A1 WO 2007057956A1 JP 2005021102 W JP2005021102 W JP 2005021102W WO 2007057956 A1 WO2007057956 A1 WO 2007057956A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
transparent electrode
plasma display
electrodes
sustain discharge
Prior art date
Application number
PCT/JP2005/021102
Other languages
English (en)
French (fr)
Inventor
Takashi Sasaki
Yuuka Kobayashi
Original Assignee
Fujitsu Hitachi Plasma Display Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Hitachi Plasma Display Limited filed Critical Fujitsu Hitachi Plasma Display Limited
Priority to JP2007545129A priority Critical patent/JPWO2007057956A1/ja
Priority to PCT/JP2005/021102 priority patent/WO2007057956A1/ja
Publication of WO2007057956A1 publication Critical patent/WO2007057956A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/32Disposition of the electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2018Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/323Mutual disposition of electrodes

Definitions

  • the present invention relates to a plasma display device and a plasma display panel driving method.
  • the present invention relates to a plasma display device and a plasma display panel driving method.
  • a plasma display device controls the number of sustain discharge pulses in accordance with a display load factor.
  • Each subfield is set to a predetermined pulse number ratio, and this luminance ratio cannot be maintained at a predetermined value when the total number of force pulses configured so that the luminance ratio becomes a predetermined value changes.
  • the number of sustain discharges is controlled to change the luminance, but there is also a method of changing the brightness of one sustain discharge itself (see Patent Document 1).
  • the error of output linearity (linearity) with respect to the input signal becomes large. For this reason, the image quality of the low gradation portion may be deteriorated, and the linearity needs to be improved.
  • Patent Document 1 Japanese Patent No. 3499058
  • An object of the present invention is to maintain linearity between a gradation value and luminance even when the number of sustain discharge pulses is reduced, and to maintain high image quality.
  • a first transparent electrode and a first transparent electrode that are arranged in parallel to the first transparent electrode are connected to the first transparent electrode, and have a gap.
  • 1 metal electrode, a second transparent electrode, a second metal electrode arranged in parallel to the second transparent electrode, connected to the second transparent electrode and having a gap At least two types of sustain discharge voltages are provided between the first transparent electrode and the first electrode including the first metal electrode and the second electrode including the second transparent electrode and the second metal electrode.
  • FIG. 1 is a plan view showing a structural example of a plasma display panel according to an embodiment of the present invention.
  • FIG. 2 is an exploded partial perspective view showing a structure example of a plasma display panel.
  • FIG. 3 is a diagram showing a configuration example of a plasma display device.
  • FIG. 4 is a diagram showing a configuration example of one field of an image.
  • FIG. 5 is a diagram showing an example of a voltage waveform of the plasma display device.
  • FIG. 6 is a diagram showing a middle-range discharge region.
  • FIG. 7 is a diagram showing a wide discharge region.
  • FIG. 8 is a waveform diagram of three types of sustain discharge pulses, the X electrode voltage and the Y electrode voltage during the sustain discharge period.
  • FIG. 9 is a graph showing the relationship between display load factor and luminance.
  • FIG. 10 is a cross-sectional view of the front glass substrate.
  • FIG. 11 is a partially enlarged view of the front glass substrate of FIG.
  • FIG. 12 is a graph showing the relationship between sustain discharge pulse voltage and luminance.
  • FIG. 13 is a diagram showing an example of first and second subfields.
  • FIG. 14 is a diagram showing an example of first and second subfields after constant power control.
  • FIG. 15 is a diagram showing voltage waveform examples of the plasma display device.
  • FIG. 3 is a diagram showing a configuration example of an AC plasma display device having a three-electrode structure according to an embodiment of the present invention.
  • the power supply circuit 8 supplies a power supply voltage to the control circuit 7.
  • the control circuit 7 controls the X drive circuit (sustain drive circuit) 4, the Y drive circuit (scan drive circuit) 5, and the address drive circuit 6.
  • the X drive circuit 4 supplies a predetermined voltage to a plurality of X electrodes (sustain electrodes) XI, X2,.
  • each of the X electrodes XI, X2,... Or their generic name is referred to as an X electrode X.
  • the Y drive circuit 5 has a predetermined voltage applied to a plurality of Y electrodes (scanning electrodes) Yl, Y2,. Supply.
  • Y electrodes Yl, Y2,... Or their generic name is referred to as a Y electrode Y.
  • the address drive circuit 6 supplies a predetermined voltage to the plurality of address electrodes Al, A2,.
  • each of the address electrodes Al, A2,... Or their generic name is referred to as an address electrode A.
  • This three-electrode structure has an address electrode A, an X electrode X, and a Y electrode Y.
  • X electrodes X and Y electrodes Y form rows extending in parallel in the horizontal direction, and address electrodes A form columns extending in the vertical direction.
  • the address electrode A is arranged so as to intersect the X electrode X and the Y electrode Y.
  • X electrode X and Y electrode Y are alternately arranged in the vertical direction.
  • Y electrode Yi and address electrode Aj form a two-dimensional matrix of i rows and j columns.
  • the display cell C11 is formed by the intersection of the Y electrode Y1 and the address electrode A1, and the corresponding X electrode XI corresponding thereto. This display cell C11 corresponds to a pixel. With this two-dimensional matrix, the plasma display panel 3 can display a two-dimensional image.
  • FIG. 2 is an exploded partial perspective view showing a structural example of the plasma display panel 3 of FIG.
  • the X electrode 11 is a bus electrode (metal electrode), and the X electrodes 12a and 12b are transparent electrodes.
  • the set of X electrodes 11, 12a and 12b corresponds to one X electrode X in FIG. 3, and the same voltage is applied.
  • the bus electrode has a lower electrical resistance value than the transparent electrode.
  • the Y electrode 13 is a bus electrode, and the Y electrodes 14a and 14b are transparent electrodes.
  • the set of Y electrodes 13, 14a and 14b corresponds to one Y electrode Y in FIG. 3, and the same voltage is applied.
  • the address electrode 17 corresponds to the address electrode A in FIG.
  • the X electrodes 11, 12a, 12b and the Y electrodes 13, 14a, 14b are formed on the front glass substrate 1.
  • a dielectric layer 15 for insulating against the discharge space is deposited.
  • the dielectric layer 15 is SiO formed by vapor phase growth on the front glass substrate 1 so as to cover the X electrodes 11, 12a, 12b and the Y electrodes 13, 14a, 14b.
  • a gO (magnesium oxide) protective layer 16 is applied.
  • the address electrode 17 is formed on the back glass substrate 2 disposed to face the front glass substrate 1.
  • a dielectric layer 18 is deposited thereon.
  • phosphors 20 to 22 are deposited.
  • the partition walls (ribs) 19 are disposed on both sides of the address electrode 17 on the rear glass substrate 2.
  • red, blue and green phosphors 20 -22 are arranged and applied in stripes for each color. Each color emits light by exciting the phosphors 20 to 22 by a sustain discharge between the X electrodes 11, 12a, 12b and the Y electrodes 13, 14a, 14b.
  • the discharge space between the front glass substrate 1 and the back glass substrate 2 is filled with N e + Xe Paying gas (discharge gas)! RU
  • FIG. 1 is a plan view showing a structural example of the plasma display panel of FIG.
  • the X electrode 1 Olx is composed of a nose electrode 11, l ib and transparent electrodes 12a, 12b. Under the bus electrode 11, a transparent electrode 12b is disposed. Transparent electrodes 12 a are disposed on both sides of the bus electrode 11.
  • the bus electrode 11 is arranged in parallel with the transparent electrode 12a, is connected to the transparent electrode 12a, and has gaps dxl and dx2.
  • the transparent electrode 12a and the bus electrode 11 are connected by the bus electrode l ib at a position on the front glass substrate 1 where the partition wall 19 is projected.
  • the Y electrode lOly is composed of bus electrodes 13, 13b and transparent electrodes 14a, 14b. Under the bus electrode 13, a transparent electrode 14b is disposed. Transparent electrodes 14 a are disposed on both sides of the bus electrode 13. The bus electrode 13 is disposed in parallel with the transparent electrode 14a, is connected to the transparent electrode 14a, and has gaps dyl and dy2. The transparent electrode 14a and the bus electrode 13 are connected by a nose electrode 13b at a position on the front glass substrate 1 where the partition wall 19 is projected.
  • the transparent electrodes 12a, 12b, 14a, 14b are, for example, ITO or Nesa.
  • the bus electrodes 11, l ib, 13, 13b are, for example, a three-layer structure of Cr—Cu—Cr or an Ag metal electrode, and are connected to the front glass substrate 1 in order to improve adhesion to the front glass substrate 1. A transparent electrode is provided between them.
  • the nose electrodes l ib and 13b are black, the reflectance can be reduced and the image quality can be improved by the effect of the black stripe.
  • the electrodes l ib and 13b may be transparent electrodes instead of the nose electrodes.
  • the distance (discharge slit) d between the X electrode ⁇ ⁇ and the Y electrode lOly is, for example, 100 ⁇ m.
  • the gaps dxl and dx2 between the transparent electrode 12a and the bus electrode 11 are 50 / zm or more and are smaller than the distance d between the X electrode ⁇ and the Y electrode lOly.
  • the gaps dyl and dy2 between the transparent electrode 14a and the bus electrode 13 are 50 / zm or more, which is narrower than the distance d between the powerful X electrode ⁇ and Y electrode lOly.
  • the gaps dxl, dx2, dyl, dy2 clearly distinguish the difference from the discharge slit d Therefore, it is preferably narrower by about 20 / zm than the discharge slit d.
  • the gap f3 ⁇ 4dxl, dx2, dyl, dy2i, 50 / zm or more, 80 m or less is preferable!
  • FIG. 4 is a diagram illustrating a configuration example of one field of an image.
  • One field is formed by, for example, a weighted first subfield 31, second subfield 32,..., Tenth subfield 40.
  • the number of subfields is 10, for example, and is related to the number of gradation bits.
  • Each field can display one image, for example 60 fields Z seconds.
  • Each subfield 31-40 includes a reset period 41, an address period 42, and a sustain discharge (sustain discharge) period 43a or 43b.
  • the sustain discharge period 43a or 43b is referred to as a sustain discharge period 43.
  • the sustain discharge period 43 is at least two types of sustain discharge periods 43a or 43b.
  • the reset period 41 the display cell C11 and the like are initialized.
  • the address period 42 light emission or non-light emission of each display cell can be selected by address discharge between the address electrode A and the Y electrode Y.
  • scan pulses are sequentially applied to the Y electrodes Yl, Y2, Y3, Y4, etc.
  • the address pulses are applied to the address electrodes A corresponding to the scan pulses, and the X electrodes
  • the potential of X can be discharged between Y electrode Y and the discharge between Y electrode Y and address electrode A can be used as a fire.
  • Light emission or non-light emission can be selected.
  • a sustain discharge is performed between the X electrode X and the Y electrode Y of the selected display cell to emit light.
  • the number of times of light emission by the sustain discharge pulse between the X electrode X and the Y electrode Y (the length of the sustain discharge period 43) is different. Thereby, the gradation value can be determined.
  • FIG. 5 is a diagram illustrating an example of a voltage waveform of the plasma display device. 4 shows voltage waveform examples in the reset period 41, the address period 42, and the sustain discharge period 43 in FIG. Voltage Vx is the voltage waveform of X electrode X. Voltage Vy is the voltage waveform of Y electrode Y. The voltage Va is a voltage waveform of the address electrode A.
  • the reset period 41 will be described.
  • the voltage Vx the write voltage 50 and the adjustment voltage 51 are applied.
  • a write blunt wave voltage 60 and a regulated blunt wave voltage 61 are applied as the voltage Vy.
  • Scan voltage 52 is applied as voltage Vx.
  • a scan pulse 62 is applied as the voltage Vy.
  • the scan pulse 62 is sequentially applied to the Y electrodes Y1, Y2, Y3, Y4,.
  • the address pulse 90 is applied to the display cell to be selected as the voltage Va in synchronization with the scan pulse 62 of each row.
  • a discharge occurs between the Y electrode Y and the address electrode A.
  • a discharge occurs between X electrode X and Y electrode Y, and wall charges are generated in the vicinity of X electrode X and Y electrode Y.
  • the address period 42 is divided into a first half address period and a second half address period.
  • the scan pulse 62 is sequentially applied only to the odd-numbered Y electrodes Yl, Y3, etc. in the first half address period, and the scan pulse 62 is applied only to the even-numbered Y electrodes Y2, Y4, etc. in the subsequent second address period.
  • scan voltage 52 is applied to odd-numbered X electrodes XI and X3 as voltage Vx, and selection is performed as voltage Va in synchronization with scan node 62 of odd-numbered Y electrodes Yl and Y3. Apply address pulse 90 to the display cell.
  • scan voltage 52 is applied to even-numbered X electrodes X2 and X4 as voltage Vx, and display is selected in synchronization with scan pulse 62 of even-numbered Y electrodes Y2 and Y4 as voltage Va.
  • Address pulse 91 is applied to the cell.
  • first sustain discharge pulse 53 As voltage Vx, first sustain discharge pulse 53, repeated sustain discharge pulses 54 and 55, and erase pulse 56 are applied. Repetitive maintenance The discharge pulses 54 and 55 are repeatedly applied with pulses whose polarities are alternately reversed.
  • the first sustain discharge pulse 63, the repeated sustain discharge pulses 64 and 65, and the erase pulse 66 are applied as the voltage Vy.
  • the repetitive sustain discharge pulses 64 and 65 are pulses that are inverted with respect to the repetitive sustain discharge pulses 54 and 55 by repeatedly applying a pulse whose polarity is alternately reversed.
  • the sustain discharge period 43 only the display cells in which the wall charges are generated by applying the address pulses 90 and 91 in the address period 42 can be discharged.
  • the first sustain discharge pulses 53 and 63 cause a discharge between the X electrode X and the Y electrode Y. As a result, the subsequent sustain discharge Is started.
  • discharge is generated between the X electrode X and the Y electrode Y by the repeated sustain discharge pulses 54 and 64.
  • the discharge is generated between the X electrode X and the Y electrode Y by the repeated sustain discharge pulses 55 and 65.
  • the discharge is repeated as many times as the number of sustain discharge pulses. This sustain discharge emits light.
  • the erasing pulses 56 and 66 cause an erasing discharge between the X electrode X and the Y electrode Y.
  • This erasing discharge reduces the wall charge of the emitted display cell so that no sustain discharge occurs.
  • the blunt wave voltage 58 is applied as the voltage Vx, and the noise 68 is applied as the voltage Vy. After that, it leads to the reset period 41 described above.
  • FIG. 8 is a waveform diagram of three types of sustain discharge pulses, that is, the X electrode voltage Vx and the Y electrode voltage Vy in the sustain discharge period 43 of FIG. Vsl ⁇ Vs2 Vs3.
  • Vs 3 is 85V
  • Vs2 is 80V
  • Vsl is 75V.
  • voltage Vx is sustain discharge pulse 801x
  • voltage Vy is sustain discharge no 801y.
  • the sustain discharge pulses 80 lx and 80 ly are pulses in which the voltages Vsl and Vsl are inverted alternately.
  • a voltage of 2 X Vsl is applied between the X and Y electrodes, and discharge occurs.
  • discharge regions 25 to 27 are formed as shown in FIG. The discharge regions 25 to 27 expand only between the X transparent electrode 12a and the Y transparent electrode 14a adjacent to the discharge slit d, and form a narrow discharge region.
  • voltage Vx is sustain discharge pulse 802x
  • voltage Vy is sustain discharge no 802y.
  • the sustain discharge pulses 802x and 802y are pulses in which the voltages Vs2 and Vs2 are inverted alternately.
  • a voltage of 2 XVs2 is applied between the X and Y electrodes, and discharge occurs.
  • discharge regions 25 to 27 are formed as shown in FIG.
  • the discharge regions 25 to 27 extend to a region including the transparent electrodes 12a and 14a and the bus electrodes 11 and 13 adjacent to the discharge slit d, and form a middle range discharge region.
  • the voltage Vx is the sustain discharge pulse 803x
  • the voltage Vy is the sustain discharge node 803y.
  • the sustain discharge pulses 803x and 803y are supplied with voltages Vs3 and Vs3. These pulses are inverted to each other.
  • a voltage of 2 XVs3 is applied between the X and Y electrodes, and discharge occurs.
  • discharge regions 25 to 27 are formed as shown in FIG. The discharge regions 25 to 27 extend over the entire region of the X electrode ⁇ and the Y electrode 1 Oly, forming a wide discharge region.
  • FIG. 12 is a graph showing the relationship between the sustain discharge pulse voltage and the luminance.
  • the horizontal axis shows the absolute value of the sustain discharge pulse voltage in Fig. 8.
  • the solid line shows the characteristics of the plasma display panel shown in Fig. 1, and the broken line shows the case where the X electrode 101 X and Y electrode 10ly in Fig. 1 are integrated without gaps dx1, dx2 and gaps dyl, dy2, respectively.
  • the bus electrode and the transparent electrode are continuously connected in the discharge space, and there is no discharge separation. Therefore, the luminance increases as the discharge spreads and the discharge intensity increases due to the increase of the sustain discharge pulse voltage. As a result, the luminance changes continuously (linearly) with respect to the sustain discharge pulse voltage.
  • the sustain discharge pulse When the sustain discharge pulse is at a level of Vsl, it has discharge regions 25 to 27 shown in FIG. 1, and the brightness is substantially constant at the sustain discharge pulse voltage in the vicinity thereof.
  • the sustain discharge pulse when the sustain discharge pulse is Vs2, the discharge regions 25 to 27 shown in FIG. 6 are provided, and the brightness is substantially constant at the sustain discharge pulse voltage in the vicinity thereof.
  • the sustain discharge pulse is Vs3, it has discharge regions 25 to 27 shown in FIG. 7, and the brightness is substantially constant at the sustain discharge pulse voltage in the vicinity thereof.
  • FIG. 10 is a cross-sectional view of the front glass substrate 1 of FIG. 2, and FIG.
  • the discharge slit d is a slit between the transparent substrate 12a of the X electrode and the transparent electrode 14a of the Y electrode, and is, for example, 100 / zm.
  • the dielectric layer 15 is SiO formed by vapor deposition.
  • the electric field on the surface of the dielectric layer 15 increases in proportion to the thickness T1 of the dielectric layer 15.
  • the electrode 12a forms a virtual electrode by expanding the electric field of width W1 on the surface of the dielectric layer 15.
  • the electrodes 11 and 12b form a virtual electrode by expanding the electric field of width W3 on the surface of the dielectric layer 15.
  • the thickness T1 can be made thinner than 10 IX m.
  • the discharge between the electrode 12a and the electrodes 11 and 12b can be separated.
  • the distances dxl, dx2, dyl, dy2 between each bus electrode and each transparent electrode are preferably 50 ⁇ m or more.
  • the gaps dxl, dx2, dyl, and dy2 between each bus electrode and each transparent electrode are preferably 80 m or less.
  • the discharge slit d is 100 / ⁇ ⁇
  • the thickness T1 of the dielectric layer 15 is 10 m
  • the gaps dxl, dx2, dyl, and dy2 are 50 ⁇ m
  • the widths Wl and W3 are 10 ⁇ m
  • the interval W2 is 30. ⁇ m.
  • the thickness of the bus electrodes 11 and 13 is, for example, 2 to 3 / ⁇ ⁇ . This dimension is an example and is not limited to this.
  • FIG. 9 is a graph showing the relationship between the display load factor and the luminance.
  • Characteristic 901 is a characteristic when the sustain discharge pulse voltage is Shi Vsl.
  • Characteristic 902 is a characteristic when the sustain discharge pulse voltage is Shi Vs2.
  • Characteristic 903 is a characteristic when the sustain discharge pulse voltage is Shi Vs3.
  • the control circuit 7 detects the display load factor according to the input image signal.
  • the display load factor is detected based on the number of pixels that emit light and the gradation value of the pixels that emit light. For example, when all pixels of an image are displayed with the maximum gradation value, the display load factor is 100%. In addition, when all pixels of the image are displayed with the maximum gradation value of 1Z2, the display load factor is 50%. The display load factor is also 50% when only half (50%) of the image is displayed with the maximum gradation value.
  • the control circuit 7 determines the total number of sustain discharge pulses in one field applied to the X electrode and the Y electrode so that the power becomes constant based on the display load factor. Specifically, display negative When the load factor exceeds the specified value, the total number of sustain discharge pulses in one field is reduced so that the power becomes constant. As a result, when the display load factor exceeds a predetermined value, the luminance decreases.
  • FIG. 13 is a diagram showing an example of the second subfield 1301 and the first subfield 1302.
  • the second subfield 1301 corresponds to the second subfield 32 in FIG. 4
  • the first subfield 1302 corresponds to the first subfield 31 in FIG.
  • the sustain discharge pulses in the subfields 1301 and 1302 are all the same sustain discharge pulse voltage, eg, Vs3.
  • FIG. 14 is a diagram showing an example of the second subfield 1401 and the first subfields 1402 and 1403 after the power constant control described above.
  • the second subfield 1401 corresponds to the second subfield 32 in FIG. 4
  • the first subfields 1402 and 1403 correspond to the first subfield 31 in FIG.
  • the display load factor is equal to or greater than a predetermined value by constant power control, for example, the number of sustain discharge pulses in the second subfield 1401 is reduced from 8 to 7.
  • the sustain discharge pulses in the second subfield 1401 are all the same sustain discharge pulse voltage, for example, Vs3.
  • 3.5 sustain discharge pulses are required to express half the luminance of the second subfield 1401 by the first subfield.
  • 3.5 sustain discharge pulses cannot be realized with only the sustain discharge pulse of Vs3.
  • the first subfield 1402 has four sustain discharge pulses.
  • the first three sustain discharge pulses are Vs 3 sustain discharge pulses, and the last one sustain discharge pulse is a Vs 1 sustain discharge pulse.
  • the brightness of the Vsl sustain discharge pulse is about half that of the Vs3 sustain discharge pulse. Accordingly, the first subfield 1402 can achieve half the luminance of the second subfield 1401.
  • Drive circuits 4 and 5 are Make at least two types of sustain discharges in the field.
  • the sustain discharge pulses 54 and 64 are the master Vs3, and the sustain discharge pulses 55 and 65 are the master Vsl.
  • the linearity between the gradation value and the luminance can be maintained, and the image quality can be improved.
  • the linearity is easily lost in the low gradation part where the number of sustain discharge pulses is small, the effect of improving the image quality in the low gradation part is great.
  • the position of the sustain discharge pulse of the master Vsl is not limited to the last position and may be anywhere.
  • the combination of Shi V sl, Shi Vs2 and Shi Vs3 is free.
  • the first subfield 1403 shows another example, and has seven sustain discharge pulses. All sustain discharge pulses in the first subfield 1403 are Vs 1 sustain discharge pulses. The brightness of the sustain discharge pulse of the master Vsl is about half that of the sustain discharge pulse of the master Vs3. Accordingly, the first subfield 1403 can realize half the luminance of the second subfield 1401. Drive circuits 4 and 5 cause one type of sustain discharge in each subfield. For example, in the second subfield 1401, a sustain discharge is performed by one sustain discharge pulse of the master Vs3, and in the first subfield 1403, a sustain discharge is performed by one sustain discharge pulse of the master Vs1. Make it.
  • the first subfield 31 in FIG. 4 has a sustain discharge period 43a when the display load factor is small, and has a sustain discharge period 43b when the display load factor is large.
  • the sustain discharge period 43a corresponds to the first subfield 1302 in FIG.
  • the sustain discharge period 43b corresponds to the first subfield 1402 or 1403 in FIG.
  • the drive circuits 4 and 5 are regions in which at least two types of sustain discharge spread by applying at least two types of sustain discharge pulse voltages between the X electrode and the Y electrode. And at least two types of sustain discharge are performed in one field.
  • a gap is provided between the bus electrode and the transparent electrode in the display cell that performs discharge.
  • the bus electrode and the transparent electrode are connected by the bus electrode at a position where the partition wall is projected.
  • the linearity between the gradation value and the luminance can be improved.
  • constant power control even when the total number of sustain discharge pulses in one field is reduced, the linearity between the gradation value and luminance can be maintained, and the image quality in the low gradation part can be improved.
  • the X electrode ⁇ can sustain discharge to both adjacent Y electrodes lOly, and the Y electrode lOly can also sustain discharge to both adjacent X electrodes ⁇ .
  • the X electrode ⁇ may be configured to be capable of sustain discharge only with respect to the Y electrode lOly adjacent to the lower side.
  • the transparent electrode 12a adjacent to the upper side of the nose electrode 11 can be deleted, and the transparent electrode 14a adjacent to the lower side of the bus electrode 13 can be deleted.
  • the plasma display device of the present embodiment is applied to an AZC type plasma display device used for a display device such as a personal computer or a workstation, a flat wall-mounted television, or a display for displaying advertisements or information.
  • a display device such as a personal computer or a workstation, a flat wall-mounted television, or a display for displaying advertisements or information.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

 第1の透明電極(12a)と、第1の透明電極に並行して配置され、第1の透明電極との間で接続されかつ隙間を有する第1の金属電極(11)と、第2の透明電極(14a)と、第2の透明電極に並行して配置され、第2の透明電極との間で接続されかつ隙間を有する第2の金属電極(13)と、第1の透明電極及び第1の金属電極を含む第1の電極と第2の透明電極及び第2の金属電極を含む第2の電極との間に少なくとも2種類の維持放電電圧を印加することにより、少なくとも2種類の維持放電の拡がる領域を持たせ、1フィールド内で少なくとも2種類の維持放電を行わせる駆動回路とを有するプラズマディスプレイ装置が提供される。

Description

明 細 書
プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 技術分野
[0001] 本発明は、プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 に関する。
背景技術
[0002] プラズマディスプレイ装置は消費電力を所定値にするために、表示負荷率に応じて 維持放電のパルス数を制御して 、る。各サブフィールドは所定のパルス数比に設定 され、輝度比が所定値になるように構成されている力 総パルス数が変化した際には この輝度比を所定値に保つことができない。一般的に輝度を変えるためには維持放 電の回数を制御するが、 1回の維持放電自体の明るさを変える方法もある (特許文献 1参照)。
[0003] 総パルス数を減らした場合、各サブフィールドの輝度比を所定値に保てなくなる。
特に低階調部では入力信号に対する出力のリニアリティ (直線性)の誤差が大きくな る。このため、低階調部の画質が劣化する恐れがあり、リニアリティの改善が必要とな る。
[0004] 特許文献 1:特許第 3499058号公報
発明の開示
[0005] 本発明の目的は、維持放電パルス数が減ったときにも階調値と輝度との間のリニア リティを維持し、高画質を維持させることである。
[0006] 本発明の一観点によれば、第 1の透明電極と、前記第 1の透明電極に並行して配 置され、前記第 1の透明電極との間で接続されかつ隙間を有する第 1の金属電極と、 第 2の透明電極と、前記第 2の透明電極に並行して配置され、前記第 2の透明電極と の間で接続されかつ隙間を有する第 2の金属電極と、前記第 1の透明電極及び前記 第 1の金属電極を含む第 1の電極と前記第 2の透明電極及び前記第 2の金属電極を 含む第 2の電極との間に少なくとも 2種類の維持放電電圧を印加することにより、少な くとも 2種類の維持放電の拡がる領域を持たせ、 1フィールド内で少なくとも 2種類の 維持放電を行わせる駆動回路とを有することを特徴とするプラズマディスプレイ装置 が提供される。
図面の簡単な説明
[0007] [図 1]図 1は、本発明の実施形態によるプラズマディスプレイパネルの構造例を示す 平面図である。
[図 2]図 2は、プラズマディスプレイパネルの構造例を示す分解部分斜視図である。
[図 3]図 3は、プラズマディスプレイ装置の構成例を示す図である。
[図 4]図 4は、画像の 1フィールドの構成例を示す図である。
[図 5]図 5は、プラズマディスプレイ装置の電圧波形例を示す図である。
[図 6]図 6は、中範囲の放電領域を示す図である。
[図 7]図 7は、広い放電領域を示す図である。
[図 8]図 8は、維持放電期間の X電極の電圧及び Y電極の電圧の 3種類の維持放電 パルスの波形図である。
[図 9]図 9は、表示負荷率と輝度の関係を示すグラフである。
[図 10]図 10は、前面ガラス基板の断面図である。
[図 11]図 11は、図 10の前面ガラス基板の部分拡大図である。
[図 12]図 12は、維持放電パルス電圧及び輝度の関係を示すグラフである。
[図 13]図 13は、第 1及び第 2のサブフィールドの例を示す図である。
[図 14]図 14は、電力一定制御後の第 1及び第 2のサブフィールドの例を示す図であ る。
[図 15]図 15は、プラズマディスプレイ装置の電圧波形例を示す図である。
発明を実施するための最良の形態
[0008] 図 3は、本発明の実施形態による 3電極構造の AC型プラズマディスプレイ装置の 構成例を示す図である。電源回路 8は、制御回路 7に電源電圧を供給する。制御回 路 7は、 X駆動回路 (維持駆動回路) 4、 Y駆動回路 (走査駆動回路) 5、及びアドレス 駆動回路 6を制御する。 X駆動回路 4は、複数の X電極 (維持電極) XI, X2,…に 所定の電圧を供給する。以下、 X電極 XI, X2, · · ·の各々を又はそれらの総称を、 X 電極 Xという。 Y駆動回路 5は、複数の Y電極(走査電極) Yl, Y2, · · ·に所定の電圧 を供給する。以下、 Y電極 Yl, Y2, · · ·の各々を又はそれらの総称を、 Y電極 Yとい う。アドレス駆動回路 6は、複数のアドレス電極 Al, A2, · · ·に所定の電圧を供給す る。以下、アドレス電極 Al, A2, · · ·の各々を又はそれらの総称を、アドレス電極 Aと いう。この 3電極構造は、アドレス電極 A、 X電極 X及び Y電極 Yを有する。
[0009] プラズマディスプレイパネル 3では、 X電極 X及び Y電極 Yが水平方向に並行して延 びる行を形成し、アドレス電極 Aが垂直方向に延びる列を形成する。アドレス電極 A は、 X電極 X及び Y電極 Yに交差するように配置される。 X電極 X及び Y電極 Yは、垂 直方向に交互に配置される。 Y電極 Yi及びアドレス電極 Ajは、 i行 j列の 2次元行列を 形成する。表示セル C11は、 Y電極 Y1及びアドレス電極 A1の交点並びにそれに対 応して隣接する X電極 XIにより形成される。この表示セル C 11が画素に対応する。こ の 2次元行列により、プラズマディスプレイパネル 3は 2次元画像を表示することがで きる。
[0010] 図 2は、図 3のプラズマディスプレイパネル 3の構造例を示す分解部分斜視図であ る。 X電極 11はバス電極(金属電極)、 X電極 12a及び 12bは透明電極である。 X電 極 11、 12a及び 12bの組みは、図 3の 1本の X電極 Xに対応し、同一の電圧が印加さ れる。尚、バス電極は透明電極よりも電気的な抵抗値が低い。 Y電極 13はバス電極 、 Y電極 14a及び 14bは透明電極である。 Y電極 13、 14a及び 14bの組みは、図 3の 1本の Y電極 Yに対応し、同一の電圧が印加される。アドレス電極 17は、図 3のァドレ ス電極 Aに対応する。
[0011] X電極 11, 12a, 12b及び Y電極 13, 14a, 14bは、前面ガラス基板 1上に形成され ている。その上には、放電空間に対し絶縁するための誘電体層 15が被着されている 。誘電体層 15は、前面ガラス基板 1上において X電極 11, 12a, 12b及び Y電極 13 , 14a, 14bを覆うように気相成長法で形成された SiOである。さらにその上には、 M
2
gO (酸ィ匕マグネシウム)保護層 16が被着されて 、る。
[0012] 一方、アドレス電極 17は、前面ガラス基板 1に対して対向して配置された背面ガラ ス基板 2上に形成される。その上には、誘電体層 18が被着される。更にその上には、 蛍光体 20〜22が被着されている。隔壁(リブ) 19は、背面ガラス基板 2上においてァ ドレス電極 17の両側に配置される。隔壁 19の内面には、赤、青、緑色の蛍光体 20 〜22がストライプ状に各色毎に配列、塗付されている。 X電極 11, 12a, 12b及び Y 電極 13, 14a, 14bの間の維持(サスティン)放電によって蛍光体 20〜22を励起して 各色が発光する。前面ガラス基板 1及び背面ガラス基板 2との間の放電空間には、 N e +Xeぺユングガス (放電ガス)等が封入されて!、る。
[0013] 図 1は、図 2のプラズマディスプレイパネルの構造例を示す平面図である。 X電極 1 Olxは、ノ ス電極 11, l ib及び透明電極 12a, 12bにより構成される。バス電極 11の 下には、透明電極 12bが配置されている。バス電極 11の両側には、透明電極 12aが 配置される。バス電極 11は、透明電極 12aに並行して配置され、透明電極 12aとの 間で接続されかつ隙間 dxl, dx2を有する。透明電極 12a及びバス電極 11は、隔壁 19が投影される前面ガラス基板 1上の位置で、バス電極 l ibにより接続される。
[0014] Y電極 lOlyは、バス電極 13, 13b及び透明電極 14a, 14bにより構成される。バス 電極 13の下には、透明電極 14bが配置されている。バス電極 13の両側には、透明 電極 14aが配置される。バス電極 13は、透明電極 14aに並行して配置され、透明電 極 14aとの間で接続されかつ隙間 dyl, dy2を有する。透明電極 14a及びバス電極 1 3は、隔壁 19が投影される前面ガラス基板 1上の位置で、ノ ス電極 13bにより接続さ れる。
[0015] 透明電極 12a, 12b, 14a, 14bは、例えば ITO又はネサである。バス電極 11, l ib , 13, 13bは、例えば Cr— Cu— Crの 3層構造又は Agの金属電極であり、前面ガラ ス基板 1との密着性を良くするために前面ガラス基板 1との間に透明電極が設けられ る。
[0016] ノ ス電極 l ib及び 13bは、黒色であるので、ブラックストライプの効果により、反射 率が低減し、画質を向上させることができる。なお、電極 l ib及び 13bは、ノ ス電極の 代わりに、透明電極にしてもよい。
[0017] X電極 ΙΟΙχ及び Y電極 lOly間の間隔(放電スリット) dは、例えば 100 μ mである。
透明電極 12a及びバス電極 11間の隙間 dxl, dx2は、 50 /z m以上であり、かつ X電 極 ΙΟΙχ及び Y電極 lOly間の間隔 dよりも狭い。同様に、透明電極 14a及びバス電 極 13間の隙間 dyl, dy2は、 50 /z m以上であり、力つ X電極 ΙΟΙχ及び Y電極 lOly 間の間隔 dよりも狭い。隙間 dxl, dx2, dyl, dy2は、放電スリット dとの違いを明確に するために、放電スリット dよりも 20 /z m程度、狭いことが好ましい。放電スリット dが 10 O /z mの場合、隙 f¾dxl, dx2, dyl, dy2iま、 50 /z m以上、 80 m以下力好まし!/ヽ。
[0018] 図 4は、画像の 1フィールドの構成例を示す図である。 1フィールドは、例えば、それ ぞれ重み付けされた第 1のサブフィールド 31、第 2のサブフィールド 32、 · · ·、第 10 のサブフィールド 40により形成される。サブフィールド数は、例えば 10であり、階調ビ ット数に関連する。各フィールドは、 1枚の画像を表示することができ、例えば 60フィ 一ルド Z秒で表示される。
[0019] 各サブフィールド 31〜40は、リセット期間 41、アドレス期間 42及び維持放電(サス ティン放電)期間 43a又は 43bにより構成される。以下、維持放電期間 43a又は 43b を、維持放電期間 43という。後に説明するが、維持放電期間 43は、少なくとも 2種類 の維持放電期間 43a又は 43bである。リセット期間 41では、表示セル C11等の初期 化を行う。アドレス期間 42では、アドレス電極 A及び Y電極 Y間のアドレス放電により 各表示セルの発光又は非発光を選択することができる。具体的には、 Y電極 Yl, Y2 , Y3, Y4, · · ·等に順次スキャン(走査)パルスを印加し、そのスキャンパルスに対応 してアドレス電極 Aにアドレスパルスを印加すると共に、 X電極 Xの電位を Y電極 Yと の間で放電できる電位とし、 Y電極 Yとアドレス電極 A間の放電を種火として X電極 X と Y電極 Yの間で放電させることにより、所望の表示セルの発光又は非発光を選択す ることができる。維持放電期間 43では、選択された表示セルの X電極 X及び Y電極 Y 間で維持放電を行い、発光を行う。各サブフィールド 31〜40では、 X電極 X及び Y電 極 Y間の維持放電パルスによる発光回数 (維持放電期間 43の長さ)が異なる。これ により、階調値を決めることができる。
[0020] 図 5は、プラズマディスプレイ装置の電圧波形例を示す図である。図 4のリセット期 間 41、アドレス期間 42及び維持放電期間 43の電圧波形例を示す。電圧 Vxは、 X電 極 Xの電圧波形である。電圧 Vyは、 Y電極 Yの電圧波形である。電圧 Vaは、アドレス 電極 Aの電圧波形である。
[0021] まず、リセット期間 41について説明する。電圧 Vxとして、書き込み電圧 50及び調整 電圧 51が印加される。また、電圧 Vyとして、書き込み鈍波電圧 60及び調整鈍波電 圧 61が印加される。これにより、 X電極 X及び Y電極 Y間で、リセットのための書き込 み放電及び調整放電が生じる。
[0022] 次に、アドレス期間 42について説明する。電圧 Vxとして、スキャン電圧 52が印加さ れる。また、電圧 Vyとして、スキャンパルス 62が印加される。具体的には、 Y電極 Y1 , Y2, Y3, Y4, · · ·等に順次スキャンパルス 62が印加される。また、電圧 Vaとして、 各行のスキャンパルス 62に同期して、選択する表示セルにアドレスパルス 90が印加 される。スキャンパルス 62に対応してアドレスパルス 90が印加されると、 Y電極 Y及び アドレス電極 A間で放電が生じる。その放電を種火として、 X電極 X及び Y電極 Y間で 放電が生じ、 X電極 X及び Y電極 Yの近傍に壁電荷が生成される。
[0023] また、アドレス期間 42の他の電圧波形例を説明する。アドレス期間 42は、前半アド レス期間及び後半アドレス期間に分割される。電圧 Vyとして、前半アドレス期間では 奇数番目の Y電極 Yl, Y3等にのみ順次スキャンパルス 62を印加し、その後の後半 アドレス期間では偶数番目の Y電極 Y2, Y4等にのみ順次スキャンパルス 62を印加 する。前半アドレス期間では、電圧 Vxとして、奇数番目の X電極 XI, X3にスキャン 電圧 52を印カロし、電圧 Vaとして、奇数番目の Y電極 Yl, Y3のスキャンノ ノレス 62に 同期して、選択する表示セルにアドレスパルス 90を印加する。後半アドレス期間では 、電圧 Vxとして、偶数番目の X電極 X2, X4にスキャン電圧 52を印加し、電圧 Vaとし て、偶数番目の Y電極 Y2, Y4のスキャンパルス 62に同期して、選択する表示セル にアドレスパルス 91を印加する。
[0024] 次に、維持放電期間 43について説明する。電圧 Vxとして、第 1の維持放電パルス 53、繰り返し維持放電パルス 54, 55及び消去パルス 56が印加される。繰り返し維持 放電パルス 54及び 55は、交互に極性が反転したパルスが繰り返して印加される。ま た、電圧 Vyとして、第 1の維持放電パルス 63、繰り返し維持放電パルス 64, 65及び 消去パルス 66が印加される。繰り返し維持放電パルス 64及び 65は、交互に極性が 反転したノ ルスが繰り返して印加され、繰り返し維持放電パルス 54及び 55に対して 反転したパルスである。
[0025] 維持放電期間 43では、アドレス期間 42においてアドレスパルス 90, 91が印加され て壁電荷が生成された表示セルのみが放電可能である。第 1の維持放電パルス 53 及び 63により、 X電極 X及び Y電極 Y間で放電が生じる。これにより、以降維持放電 が開始される。
[0026] また、繰り返し維持放電パルス 54及び 64により、 X電極 X及び Y電極 Y間で放電が 生じる。また、繰り返し維持放電パルス 55及び 65により、 X電極 X及び Y電極 Y間で 放電が生じる。繰り返し維持放電パルスの数だけ放電を繰り返す。この維持放電によ り、発光する。
[0027] また、消去パルス 56及び 66により、 X電極 X及び Y電極 Y間で消去放電が生じる。
この消去放電により、発光した表示セルの壁電荷を減少させ、維持放電が起きないよ うにする。
[0028] 次に、リセット期間 41の最初では、電圧 Vxとして鈍波電圧 58が印加され、電圧 Vy としてノ ルス 68が印加される。その後、上記で説明したリセット期間 41につながる。
[0029] 図 8は、図 5の維持放電期間 43の X電極の電圧 Vx及び Y電極の電圧 Vyの 3種類 の維持放電パルスの波形図である。 Vsl <Vs2く Vs3の関係を有する。例えば、 Vs 3は 85V、 Vs2は 80V、 Vslは 75Vである。
[0030] 第 1の維持放電では、電圧 Vxが維持放電パルス 801xであり、電圧 Vyが維持放電 ノ レス 801yである。維持放電パルス 80 lx及び 80 lyは、電圧 Vsl及び Vslが交 互に反転するパルスである。 X電極及び Y電極間には 2 X Vslの電圧が印加され、 放電する。低電圧の維持放電パルス 801x及び 801yが印加されると、図 1に示すよう に、放電領域 25〜27が形成される。放電領域 25〜27は、放電スリット dに隣接する X透明電極 12a及び Y透明電極 14a間にのみ拡がり、狭い放電領域を形成する。
[0031] 第 2の維持放電では、電圧 Vxが維持放電パルス 802xであり、電圧 Vyが維持放電 ノ レス 802yである。維持放電パルス 802x及び 802yは、電圧 Vs2及び Vs2が交 互に反転するパルスである。 X電極及び Y電極間には 2 XVs2の電圧が印加され、 放電する。中電圧の維持放電パルス 802x及び 802yが印加されると、図 6に示すよう に、放電領域 25〜27が形成される。放電領域 25〜27は、放電スリット dに隣接する 透明電極 12a, 14a及びバス電極 11, 13を含む領域に拡がり、中範囲の放電領域 を形成する。
[0032] 第 3の維持放電では、電圧 Vxが維持放電パルス 803xであり、電圧 Vyが維持放電 ノ レス 803yである。維持放電パルス 803x及び 803yは、電圧 Vs3及び Vs3が交 互に反転するパルスである。 X電極及び Y電極間には 2 XVs3の電圧が印加され、 放電する。高電圧の維持放電パルス 803x及び 803yが印加されると、図 7に示すよう に、放電領域 25〜27が形成される。放電領域 25〜27は、 X電極 ΙΟΙχ及び Y電極 1 Olyの全領域に拡がり、広い放電領域を形成する。
[0033] X電極及び Y電極間に 3種類の維持放電パルスを印加することにより、図 1、図 6及 び図 7に示すように、 3種類の維持放電の拡がる領域を持たせ、 3種類の維持放電を 行わせることができる。
[0034] 図 12は、維持放電パルス電圧及び輝度の関係を示すグラフである。横軸は、図 8 の維持放電パルス電圧の絶対値を示す。実線は図 1に示すプラズマディスプレイパ ネルの特性を示し、破線は図 1の X電極 101 X及び Y電極 10 lyがそれぞれ隙間 dx 1 、 dx2及び隙間 dyl、 dy2がなく一体ィ匕されている場合の特性を示す。
[0035] 破線では、放電空間でバス電極と透明電極が連続的につながっており、放電の分 離がないので、輝度は放電の広がりと維持放電パルス電圧上昇による放電強度上昇 で高くなる。その結果、輝度は、維持放電パルス電圧に対して連続的 (線形的)に変 化する。
[0036] 実線では、 X電極 ΙΟΙχ及び Y電極 lOlyがそれぞれ隙間 dxl, dx2及び隙間 dyl , dy2を有するので、図 1、図 6及び図 7に示す 3段階で特性が段階的に変化する。 維持放電パルスが士 Vslのときには、図 1に示す放電領域 25〜27を有し、その近辺 の維持放電パルス電圧において、輝度がほぼ一定である。同様に、維持放電パルス が士 Vs2のときには、図 6に示す放電領域 25〜27を有し、その近辺の維持放電パル ス電圧において、輝度がほぼ一定である。同様に、維持放電パルスが士 Vs3のとき には、図 7に示す放電領域 25〜27を有し、その近辺の維持放電パルス電圧におい て、輝度がほぼ一定である。輝度上昇は、各段階内では維持放電パルス電圧上昇 による放電強度の上昇のみとなり、変化が小さくなる。製造バラツキにより、放電スリツ ト dの間隔がばらついても、輝度の変化は小さくむらが少なくなる。これに対し、破線 の場合には、放電スリット dの間隔のばらつきによる輝度変化が大きくなつてしまう。ま た、実線では、透明電極及びバス電極の隙間 dxl, dx2, dyl, dy2〖こより、放電の広 力 Sりが段階的になり、維持放電パルス電圧で明確に輝度を分離できる。 [0037] 図 10は図 2の前面ガラス基板 1の断面図であり、図 11は図 10の前面ガラス基板 1 の部分拡大図である。放電スリット dは、 X電極の透明基板 12a及び Y電極の透明電 極 14a間のスリットであり、例えば 100 /z mである。誘電体層 15は、気相成長法で形 成された SiOである。
2
[0038] 図 11の破線で示すように、誘電体層 15の厚さ T1に比例して誘電体層 15の表面の 電界は広がる。電極 12aは、誘電体層 15の表面では幅 W1電界が拡がって仮想電 極を構成する。同様に、電極 11, 12bは、誘電体層 15の表面では幅 W3電界が拡が つて仮想電極を構成する。誘電体層 15を気相成長法により形成すると厚さ T1は 10 IX mよりも薄くすることができる。経験的に誘電体層 15の表面で 30 m程度の間隔 W2があれば、電極 12a及び電極 11, 12b間の放電を分離できる。したがって、誘電 体層 15の厚さ T1が 10 /z mの時、各バス電極と各透明電極の間隔 dxl、 dx2、 dyl、 dy2は 50 μ m以上とするのが望ましい。放電スリット dが 100 μ mの場合、各バス電極 と各透明電極の隙間 dxl, dx2, dyl, dy2は 80 m以下が望ましい。例えば、放電 スリット dは 100 /ζ πι、誘電体層 15の厚さ T1は 10 m、隙間 dxl, dx2, dyl, dy2は 50 μ m、幅 Wl及び W3はそれぞれ 10 μ m、間隔 W2は 30 μ mである。バス電極 11 及び 13の厚さは、例えば 2〜3 /ζ πιである。本寸法は一例でありこれに限定するわけ ではない。
[0039] 図 9は、表示負荷率と輝度の関係を示すグラフである。特性 901は、維持放電パル ス電圧が士 Vslのときの特性である。特性 902は、維持放電パルス電圧が士 Vs2の ときの特性である。特性 903は、維持放電パルス電圧が士 Vs3のときの特性である。
[0040] 制御回路 7は、入力画像信号に応じて表示負荷率を検出する。表示負荷率は、発 光する画素数及びその発光する画素の階調値を基に検出される。例えば、画像の全 画素が最大階調値で表示されている場合は表示負荷率が 100%である。また、画像 の全画素が最大階調値の 1Z2で表示されている場合は表示負荷率が 50%である。 また、画像の半分(50%)の画素のみが最大階調値で表示されているような場合にも 、表示負荷率が 50%である。
[0041] 制御回路 7は、表示負荷率に基づいて電力が一定になるように、 X電極及び Y電極 に印加する 1フィールドの合計維持放電パルス数を決定する。具体的には、表示負 荷率が所定値以上になると、電力が一定になるように、 1フィールドの合計維持放電 パルス数を減らす。その結果、表示負荷率が所定値以上になると、輝度が低くなつて いく。
[0042] 図 13は、第 2のサブフィールド 1301及び第 1のサブフィールド 1302の例を示す図 である。例えば、第 2のサブフィールド 1301は図 4の第 2のサブフィールド 32に対応 し、第 1のサブフィールド 1302は図 4の第 1のサブフィールド 31に対応する。例えば 、表示負荷率が所定値未満であるときには、第 2のサブフィールド 1301は 8個の維 持放電パルスを有し、第 1のサブフィールド 1302は 4個の維持放電パルスを有する。 サブフィールド 1301及び 1302内の維持放電パルスは、すべて同一の維持放電パ ルス電圧であり、例えば士 Vs3である。第 2のサブフィールド 1301及び第 1のサブフ ィールド 1302の輝度比は、 8 :4 = 2 : 1である。すなわち、第 1のサブフィールド 1302 は、第 2のサブフィールド 1301の半分の輝度を表現することができる。これにより、階 調値と輝度との間のリニアリティを持たせることができる。
[0043] 図 14は、上記の電力一定制御後の第 2のサブフィールド 1401及び第 1のサブフィ 一ルド 1402, 1403の例を示す図である。例えば、第 2のサブフィールド 1401は図 4 の第 2のサブフィールド 32に対応し、第 1のサブフィールド 1402, 1403は図 4の第 1 のサブフィールド 31に対応する。電力一定制御により、表示負荷率が所定値以上の ときには、例えば、第 2のサブフィールド 1401の維持放電パルス数が 8個から 7個に 減る。第 2のサブフィールド 1401内の維持放電パルスは、すべて同一の維持放電パ ルス電圧であり、例えば士 Vs3である。この際、第 1のサブフィールドにより、第 2のサ ブフィールド 1401の半分の輝度を表現するには、 3. 5個の維持放電パルスが必要 になる。しかし、士 Vs3の維持放電パルスだけでは、 3. 5個の維持放電パルスを実 現することができない。
[0044] 第 1のサブフィールド 1402は、 4個の維持放電パルスを有する。最初の 3個の維持 放電パルスは士 Vs 3の維持放電パルスであり、最後の 1個の維持放電パルスは士 Vs 1の維持放電パルスである。士 Vslの維持放電パルスの輝度は、士 Vs3の維持放電 パルスの輝度の約半分である。したがって、第 1のサブフィールド 1402は、第 2のサ ブフィールド 1401の半分の輝度を実現することができる。駆動回路 4及び 5は、 1サ ブフィールド内で少なくとも 2種類の維持放電を行わせる。例えば、図 15に示すよう に、維持放電パルス 54及び 64が士 Vs3であり、維持放電パルス 55及び 65が士 Vsl である。このように電力一定制御により、 1フィールド内の合計維持放電パルス数が減 つた場合でも、階調値と輝度との間のリニアリティを維持することができ、画質を向上 させることができる。特に、維持放電パルス数が少ない低階調部において、リニアリテ ィが崩れ易いので、低階調部における画質を改善できる効果が大きい。
[0045] なお、士 Vslの維持放電パルスの位置は、最後に限らず、どこでもよい。また、士 V sl、士 Vs2及び士 Vs3の組み合わせは、自由である。
[0046] 第 1のサブフィールド 1403は、他の例を示すものであり、 7個の維持放電パルスを 有する。第 1のサブフィールド 1403内のすべての維持放電パルスは士 Vs 1の維持放 電パルスである。士 Vslの維持放電パルスの輝度は、士 Vs3の維持放電パルスの輝 度の約半分である。したがって、第 1のサブフィールド 1403は、第 2のサブフィールド 1401の半分の輝度を実現することができる。駆動回路 4及び 5は、各サブフィールド 内では 1種類の維持放電を行わせる。例えば、第 2のサブフィールド 1401内では士 Vs3の 1種類の維持放電パルスによる維持放電を行わせ、第 1のサブフィールド 140 3内では士 Vs 1の 1種類の維持放電パルスによる維持放電を行わせる。
[0047] 図 4の第 1のサブフィールド 31は、表示負荷率が小さいときには維持放電期間 43a を有し、表示負荷率が大きいときには維持放電期間 43bを有する。維持放電期間 43 aは、図 13の第 1のサブフィールド 1302に対応する。維持放電期間 43bは、図 14の 第 1のサブフィールド 1402又は 1403に対応する。
[0048] 本実施形態によれば、駆動回路 4及び 5は、 X電極及び Y電極間に少なくとも 2種 類の維持放電パルス電圧を印加することにより、少なくとも 2種類の維持放電の拡が る領域を持たせ、 1フィールド内で少なくとも 2種類の維持放電を行わせる。
[0049] プラズマディスプレイパネル 3は放電を行う表示セル内ではバス電極と透明電極と の間に隙間を設ける。バス電極及び透明電極は、隔壁が投影される位置でバス電極 により接続される。維持放電パルス電圧を変えることにより、放電領域の拡がりは維持 放電パルス電圧に対して段階的になり、輝度(明るさ)を段階的に変える。重みの小 さ ヽ(維持放電パルス数の少な 、)サブフィールドでは、維持放電パルス電圧を下げ て、放電領域の拡がりを狭くした放電を使用し、輝度の刻みを小さくする。これにより
、階調値と輝度の間のリニアリティを改善することができる。電力一定制御により、 1フ ィールド内の合計維持放電パルス数が減ったときでも、階調値と輝度との間のリニア リティを保ち、特に低階調部の画質を改善することができる。
[0050] 図 1において、 X電極 ΙΟΙχは両隣の Y電極 lOlyに対して維持放電が可能であり、 Y電極 lOlyも両隣の X電極 ΙΟΙχに対して維持放電が可能である。 X電極 ΙΟΙχは、 下側に隣接する Y電極 lOlyに対してのみ維持放電可能な構成にしてもよい。その 場合、ノ ス電極 11の上側に隣接する透明電極 12aを削除し、バス電極 13の下側に 隣接する透明電極 14aを削除することができる。
[0051] 本実施形態のプラズマディスプレイ装置は、パーソナルコンピュータやワークステー シヨン等のディスプレイ装置、平面型の壁掛けテレビジョン、広告や情報等の表示用 のディスプレイに使用する AZC型プラズマディスプレイ装置に適用することができる
[0052] なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示し たものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはなら ないものである。すなわち、本発明はその技術思想、またはその主要な特徴力も逸脱 することなぐ様々な形で実施することができる。
産業上の利用可能性
[0053] 1フィールド内の合計維持放電パルス数が減ったときでも、階調値と輝度との間のリ -ァリティを保ち、高画質を維持することができる。

Claims

請求の範囲
[1] 第 1の透明電極と、
前記第 1の透明電極に並行して配置され、前記第 1の透明電極との間で接続され かつ隙間を有する第 1の金属電極と、
第 2の透明電極と、
前記第 2の透明電極に並行して配置され、前記第 2の透明電極との間で接続され かつ隙間を有する第 2の金属電極と、
前記第 1の透明電極及び前記第 1の金属電極を含む第 1の電極と前記第 2の透明 電極及び前記第 2の金属電極を含む第 2の電極との間に少なくとも 2種類の維持放 電電圧を印加することにより、少なくとも 2種類の維持放電の拡がる領域を持たせ、 1 フィールド内で少なくとも 2種類の維持放電を行わせる駆動回路と
を有することを特徴とするプラズマディスプレイ装置。
[2] さらに、前記第 1及び第 2の電極が配置される第 1の基板と、
前記第 1の基板に対向する第 2の基板と、
前記第 1及び第 2の電極に交差するように前記第 2の基板上に配置される第 3の電 極と、
前記第 2の基板上において前記第 3の電極の両側に配置される隔壁と を有することを特徴とする請求項 1記載のプラズマディスプレイ装置。
[3] 前記第 1の透明電極及び前記第 1の金属電極は前記隔壁が投影される前記第 1の 基板上の位置で接続され、前記第 2の透明電極及び前記第 2の金属電極は前記隔 壁が投影される前記第 1の基板上の位置で接続されることを特徴とする請求項 2記載 のプラズマディスプレイ装置。
[4] 前記第 1の透明電極及び前記第 1の金属電極は金属電極で接続され、前記第 2の 透明電極及び前記第 2の金属電極は金属電極で接続されることを特徴とする請求項
3記載のプラズマディスプレイ装置。
[5] さらに、前記第 1の基板上において前記第 1及び第 2の電極を覆うように気相成長 法で形成された SiOの誘電体層を有することを特徴とする請求項 3記載のプラズマ
2
ディスプレイ装置。
[6] 前記第 1の透明電極及び前記第 1の金属電極間の隙間は、 50 m以上であり、か つ前記第 1及び第 2の電極間の間隔よりも狭ぐ
前記第 2の透明電極及び前記第 2の金属電極間の隙間は、 50 m以上であり、か つ前記第 1及び第 2の電極間の間隔よりも狭いことを特徴とする請求項 3記載のブラ ズマディスプレイ装置。
[7] 前記 1フィールドは、重み付けされた複数のサブフィールドにより構成され、
前記駆動回路は、 1サブフィールド内で少なくとも前記 2種類の維持放電を行わせ ることを特徴とする請求項 1記載のプラズマディスプレイ装置。
[8] 前記 1フィールドは、重み付けされた複数のサブフィールドにより構成され、
前記駆動回路は、各サブフィールド内では前記 1種類の維持放電を行わせることを 特徴とする請求項 1記載のプラズマディスプレイ装置。
[9] 第 1の透明電極と、
前記第 1の透明電極に並行して配置され、前記第 1の透明電極との間で接続され かつ隙間を有する第 1の金属電極と、
第 2の透明電極と、
前記第 2の透明電極に並行して配置され、前記第 2の透明電極との間で接続され かつ隙間を有する第 2の金属電極とを有するプラズマディスプレイパネルの駆動方法 であって、
前記第 1の透明電極及び前記第 1の金属電極を含む第 1の電極と前記第 2の透明 電極及び前記第 2の金属電極を含む第 2の電極との間に少なくとも 2種類の維持放 電電圧を印加することにより、少なくとも 2種類の維持放電の拡がる領域を持たせ、 1 フィールド内で少なくとも 2種類の維持放電を行わせる駆動ステップを有することを特 徴とするプラズマディスプレイパネルの駆動方法。
[10] 前記プラズマディスプレイパネルは、
さらに、前記第 1及び第 2の電極が配置される第 1の基板と、
前記第 1の基板に対向する第 2の基板と、
前記第 1及び第 2の電極に交差するように前記第 2の基板上に配置される第 3の電 極と、 前記第 2の基板上において前記第 3の電極の両側に配置される隔壁と
を有することを特徴とする請求項 9記載のプラズマディスプレイパネルの駆動方法。
[11] 前記第 1の透明電極及び前記第 1の金属電極は前記隔壁が投影される前記第 1の 基板上の位置で接続され、前記第 2の透明電極及び前記第 2の金属電極は前記隔 壁が投影される前記第 1の基板上の位置で接続されることを特徴とする請求項 10記 載のプラズマディスプレイパネルの駆動方法。
[12] 前記第 1の透明電極及び前記第 1の金属電極は金属電極で接続され、前記第 2の 透明電極及び前記第 2の金属電極は金属電極で接続されることを特徴とする請求項
11記載のプラズマディスプレイパネルの駆動方法。
[13] 前記プラズマディスプレイパネルは、さらに、前記第 1の基板上において前記第 1及 び第 2の電極を覆うように気相成長法で形成された SiOの誘電体層を有することを
2
特徴とする請求項 11記載のプラズマディスプレイパネルの駆動方法。
[14] 前記第 1の透明電極及び前記第 1の金属電極間の隙間は、 50 m以上であり、か つ前記第 1及び第 2の電極間の間隔よりも狭ぐ
前記第 2の透明電極及び前記第 2の金属電極間の隙間は、 50 m以上であり、か つ前記第 1及び第 2の電極間の間隔よりも狭いことを特徴とする請求項 11記載のプ ラズマディスプレイパネルの駆動方法。
[15] 前記 1フィールドは、重み付けされた複数のサブフィールドにより構成され、
前記駆動ステップは、 1サブフィールド内で少なくとも前記 2種類の維持放電を行わ せることを特徴とする請求項 9記載のプラズマディスプレイパネルの駆動方法。
[16] 前記 1フィールドは、重み付けされた複数のサブフィールドにより構成され、
前記駆動ステップは、各サブフィールド内では前記 1種類の維持放電を行わせるこ とを特徴とする請求項 9記載のプラズマディスプレイパネルの駆動方法。
PCT/JP2005/021102 2005-11-17 2005-11-17 プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法 WO2007057956A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007545129A JPWO2007057956A1 (ja) 2005-11-17 2005-11-17 プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
PCT/JP2005/021102 WO2007057956A1 (ja) 2005-11-17 2005-11-17 プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/021102 WO2007057956A1 (ja) 2005-11-17 2005-11-17 プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法

Publications (1)

Publication Number Publication Date
WO2007057956A1 true WO2007057956A1 (ja) 2007-05-24

Family

ID=38048348

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/021102 WO2007057956A1 (ja) 2005-11-17 2005-11-17 プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法

Country Status (2)

Country Link
JP (1) JPWO2007057956A1 (ja)
WO (1) WO2007057956A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247072A (ja) * 1997-03-05 1998-09-14 Pioneer Electron Corp 面放電型プラズマディスプレイパネルの駆動方法
JPH10321142A (ja) * 1997-05-15 1998-12-04 Mitsubishi Electric Corp プラズマディスプレイパネル
JPH11250813A (ja) * 1997-12-26 1999-09-17 Lg Electronics Inc カラ―プラズマディスプレ―パネルの電極
JP2001176395A (ja) * 1999-12-15 2001-06-29 Fujitsu Ltd プラズマディスプレイパネル
JP3499058B2 (ja) * 1995-09-13 2004-02-23 富士通株式会社 プラズマディスプレイの駆動方法及びプラズマディスプレイ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3499058B2 (ja) * 1995-09-13 2004-02-23 富士通株式会社 プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
JPH10247072A (ja) * 1997-03-05 1998-09-14 Pioneer Electron Corp 面放電型プラズマディスプレイパネルの駆動方法
JPH10321142A (ja) * 1997-05-15 1998-12-04 Mitsubishi Electric Corp プラズマディスプレイパネル
JPH11250813A (ja) * 1997-12-26 1999-09-17 Lg Electronics Inc カラ―プラズマディスプレ―パネルの電極
JP2001176395A (ja) * 1999-12-15 2001-06-29 Fujitsu Ltd プラズマディスプレイパネル

Also Published As

Publication number Publication date
JPWO2007057956A1 (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
JP3704813B2 (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
US7514870B2 (en) Plasma display panel having first and second electrode groups
JP3529737B2 (ja) プラズマディスプレイパネルの駆動方法および表示装置
JP4528449B2 (ja) プラズマディスプレイパネルの駆動方法及び表示装置
JP4606612B2 (ja) プラズマディスプレイパネルの駆動方法
US7339553B2 (en) Plasma display
JP3792323B2 (ja) プラズマディスプレイパネルの駆動方法
JP2006286250A (ja) プラズマディスプレイパネル及びプラズマディスプレイ装置
JP2002014648A (ja) プラズマディスプレイパネルの駆動方法
WO2000046832A1 (fr) Ecran a plasma
KR100764074B1 (ko) 플라즈마 표시 장치
KR100749602B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR100625496B1 (ko) 플라즈마 디스플레이 패널
JP2005249949A (ja) プラズマディスプレイパネルの駆動方法
WO2007057956A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP2000330508A (ja) プラズマディスプレイパネルの駆動方法
KR100775204B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
WO2007060739A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
WO2007063587A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
KR100725568B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR20080045290A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
JP3272396B2 (ja) プラズマディスプレイ装置
JPH08137431A (ja) ガス放電表示装置
JP4302171B2 (ja) プラズマディスプレイパネルの駆動方法
KR100910288B1 (ko) 플라즈마 디스플레이 패널의 구동 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020087008988

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2007545129

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: COMMUNICATION PURSUANT TO RULE 112(1) EPC (FORM 1205A)

122 Ep: pct application non-entry in european phase

Ref document number: 05806951

Country of ref document: EP

Kind code of ref document: A1