WO2007017057A2 - Schaltungsanordnung und verfahren zum konvertieren einer wechselspannung in eine gleichgerichtete spannung - Google Patents

Schaltungsanordnung und verfahren zum konvertieren einer wechselspannung in eine gleichgerichtete spannung Download PDF

Info

Publication number
WO2007017057A2
WO2007017057A2 PCT/EP2006/007028 EP2006007028W WO2007017057A2 WO 2007017057 A2 WO2007017057 A2 WO 2007017057A2 EP 2006007028 W EP2006007028 W EP 2006007028W WO 2007017057 A2 WO2007017057 A2 WO 2007017057A2
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
transistor
input
voltage
circuit arrangement
Prior art date
Application number
PCT/EP2006/007028
Other languages
English (en)
French (fr)
Other versions
WO2007017057A3 (de
Inventor
Peter Trattler
Original Assignee
Austriamicrosystems Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems Ag filed Critical Austriamicrosystems Ag
Priority to US11/995,881 priority Critical patent/US8134847B2/en
Priority to GB0800544A priority patent/GB2441934A/en
Publication of WO2007017057A2 publication Critical patent/WO2007017057A2/de
Publication of WO2007017057A3 publication Critical patent/WO2007017057A3/de

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K2017/307—Modifications for providing a predetermined threshold before switching circuits simulating a diode, e.g. threshold zero
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a circuit arrangement for converting an AC voltage into a rectified voltage and a corresponding method.
  • Circuitry for converting an AC voltage to a rectified voltage is often used to charge batteries in a charger.
  • Chargers of this kind are provided, for example, for charging batteries which are integrated in devices of mobile communication technology or in digital cameras. Furthermore, chargers are used to charge a single battery or multiple batteries.
  • Circuit arrangements for converting an AC voltage into a rectified voltage are also used in power plugs.
  • Power plugs are in use in devices that are connected to the electrical supply network, but internally do not need a mains voltage of 230 volts, but a smaller and rectified voltage.
  • Conventional circuit arrangements for converting an alternating voltage into a rectified voltage are, for example, a half-wave rectifier or a bridge rectifier.
  • Figures IA and IB show common circuit arrangements for converting an AC voltage to a rectified one
  • FIG. 1A shows a conventional half-wave rectifier comprising a diode 11.
  • the circuit arrangement On the input side, the circuit arrangement is connected to a transformer 4, which is used to transform a mains voltage into a usually smaller alternating voltage. Voltage U-IN or for galvanic isolation is used.
  • the diode 11 is connected to a connection to the AC voltage U-IN.
  • the diode 11 outputs on the output side a rectified voltage U-OUT.
  • the rectified voltage U-OUT can be supplied to an electrical load 7, which comprises a capacitor 9.
  • the buckling voltage of a diode for example, depending on the type in the order of about 0.3 volts to 0.6 volts. Thus, less than one half-wave of the AC voltage U-IN is used for conversion into the rectified voltage U-OUT.
  • Figure IB shows a conventional bridge rectifier comprising four diodes 11, 12, 13, 14.
  • a battery 10 is linked to the output terminal 5 via a charging circuit 15. In this circuit, portions of both half-waves of the AC voltage U-IN are utilized for generating the rectified voltage U-OUT.
  • the AC voltage U-IN can not be fully utilized to generate the rectified voltage U-OUT. Even in the absence of a load, the rectified voltage U OUT is always lower than the peak value of the AC voltage U-IN by the forward voltage of a diode.
  • the object of the present invention is to provide an efficient circuit arrangement for converting an alternating voltage into a rectified voltage and to provide a method for converting.
  • the circuit arrangement comprises the first transistor and the control circuit.
  • the first transistor is connected with its first terminal to the input terminal of the circuit arrangement.
  • the first transistor is connected at its second terminal to the output terminal of the circuit arrangement.
  • the input terminal serves to supply the AC voltage; at the output terminal, the rectified voltage can be tapped.
  • the control circuit is connected at its first input to the input terminal of the circuit arrangement and at its second input to the second terminal of the first transistor.
  • the first and the second input serve to supply information about the current value of the voltage at the first and the second terminal of the first transistor.
  • the first output of the control circuit is connected to the control terminal of the first transistor.
  • the control circuit is configured to generate a first control signal in dependence on the value of the voltage at the first terminal and the value of the voltage at the second terminal of the first transistor.
  • a voltage with a different time characteristic can also be applied to the input terminal of the Circuitry be created and used to generate the rectified voltage.
  • This can also be an AC voltage with superimposed DC voltage.
  • the circuit arrangement can also be used in a DC / DC converter, abbreviated DC / DC converter.
  • the circuitry may alternatively be used to down-convert a DC voltage to a lower, rectified voltage.
  • control circuit is designed to compare the instantaneous value of the voltage at the first terminal and the instantaneous value of the voltage at the second terminal of the first transistor.
  • the control circuit is further configured to set the control signal such that the first transistor is switched to an active operating state and, in the opposite case, to an inactive operating state at a higher instantaneous value of the voltage at the first terminal compared to the instantaneous value of the voltage at the second terminal , In the active operating state, the first transistor is switched in the passage; whereas, in the inactive operating state, the first transistor has the function of an open switch.
  • a first resistor is connected between the second terminal of the first transistor and the output terminal of the circuit arrangement.
  • the control circuit is supplied at its third input information about the rectified voltage. From the voltage drop across the first resistor and the value of the first resistor, a current flowing through the first resistor or through the output terminal can be determined. In an embodiment, the control circuit may measure the voltage difference between the two terminals of the first resistor. Standes with an adjustable voltage value, which results from the product of the limit for the current and the resistance, compare.
  • the circuit arrangement is designed according to the development, to adjust the control signal such that the current through the resistor is less than an upper limit.
  • the first transistor is used as an adjustable resistor whose resistance value is determined by the control circuit.
  • control circuit is designed to compare the signal present at its third input with a reference voltage value and to switch the first transistor to an inactive operating state if the rectified voltage has reached or exceeded an adjustable value.
  • this ensures that the rectified voltage does not exceed a limit value, and thus the electrical load is protected from an overvoltage.
  • control circuit is designed such that the first transistor is either driven so that it shows the function of a closed switch and its internal resistance is very low, or is controlled so that it has the function of an open switch and its internal resistance is very high. Intermediate values of the internal resistance of the first transistor are not provided in this case. It is an advantage of this embodiment that thereby only small electrical losses occur in the first transistor. On average, a desired current and / or the desired maximum voltage results. In a variant, the adjustable Limit for the rectified voltage and the adjustable current limit maintained on average over several periods of the AC voltage.
  • the adjustable limits for the current and / or the rectified voltage may be set in the control circuit.
  • information about one or both of the adjustable limit values may be supplied as an input signal by means of a fourth input of the control circuit.
  • an on / off signal can also be supplied to the control circuit in order to switch the circuit arrangement on or off.
  • the control circuit comprises a first comparator, a control cell and a first cell.
  • An instantaneous value of the alternating voltage is fed to the first comparator on the input side via the first input of the control circuit and an instantaneous value of the voltage at the second connection of the first transistor via the second input of the control circuit.
  • a second control signal of the control cell and an output signal of the first comparator are supplied to the first cell on the input side.
  • the first cell is connected via a first output of the control circuit to the control terminal of the first transistor.
  • the first cell may be a multiplier in one embodiment.
  • the first cell may be designed as a switch in a preferred embodiment.
  • the output of the first cell may be designed as a switch in a preferred embodiment.
  • Comparator is used to set the switch in an open and closed state. That of the tax Cell emitted second control signal is used for accurate adjustment of the signal output at the first output of the control circuit and thus for adjusting the first transistor. If, for example, the rectified voltage is greater than the settable default value, then the control cell is designed to output at its output the second control signal which is supplied to the first cell such that the first transistor is in an inactive operating state.
  • control circuit is configured to form the first control signal such that the first transistor exhibits low conductivity even in the inactive operating state in order to avoid voltage and current spikes that may result from an abrupt turn on or off.
  • the circuit arrangement comprises a second transistor.
  • the second transistor is connected at a first terminal to a further input terminal of the circuit arrangement.
  • a second terminal of the second transistor is connected to the second terminal of the first transistor.
  • At a second output of the control circuit is applied to a third control signal, which is supplied to a control terminal of the second transistor.
  • the control circuit may be configured to turn on the second transistor when the instantaneous value of the AC voltage at the second input terminal of the circuit arrangement is higher than the value at the second terminal of the second transistor.
  • both half-waves of the input AC voltage can be used for the rectification.
  • the control signal of the second transistor can be generated analogously to the control signal of the first transistor.
  • the control circuit comprises a second comparator and a second cell.
  • the second comparator is input side connected to the first and second terminals of the second transistor.
  • the second transistor is advantageously switched to a closed operating state only when the alternating voltage applied to its first terminal is greater than the voltage at its second terminal.
  • the circuit arrangement comprises a series connection of a third transistor and a second resistor.
  • the series circuit can be connected in parallel both on the input side and on the output side to the first transistor.
  • the second resistor is used for current measurement.
  • the voltage at the first terminal and the voltage at the second terminal of the second resistor may be supplied to the control circuit. From these voltages, the current through the second resistor is determined. This current correlates to the total current flowing through the first transistor and the series circuit.
  • the circuit arrangement comprises a further series circuit, comprising a fourth transistor and a third resistor, which is connected on the input side and output side parallel to the second transistor.
  • the voltages at the first and second terminals of the third resistor are supplied to the control circuit. From the voltage difference of the current through the further series connection can be determined by means of the resistance value of the third resistor. This current correlates to the total current flowing through the second transistor and the further series connection.
  • the circuit arrangement can advantageously be realized without the first resistor.
  • the main part of the current thus flows from the input terminal to the output terminal only via a component, namely the first transistor in a half-wave or the second transistor in the next half-wave.
  • the circuit arrangement has a fifth and a sixth transistor.
  • the fifth transistor is connected at its first terminal to the input terminal of the circuit arrangement.
  • a first connection of the sixth transistor is linked to the further input connection.
  • the second terminals of the fifth and sixth transistors are connected together. In one embodiment, the second terminal of the fifth transistor or the second terminal of the sixth transistor is connected to the reference potential terminal.
  • control circuit supplies respective control signals for setting the fifth and sixth transistor to a control terminal of the fifth transistor or a control terminal of the sixth transistor.
  • the control circuit may for this purpose supply the control signals, which are fed to the control terminal of the first and the control terminal of the second transistor, directly or after conversion to the control terminals of the fifth and the sixth transistor.
  • a first and second inverter can be used for the conversion.
  • the circuit arrangement comprises a control circuit part having a third and a fourth comparator and a first and a second logic gate.
  • the control circuit part is configured to set the control of the fifth and sixth transistors.
  • the first and second logic gates may be an OR gate in one embodiment.
  • the circuit arrangement comprises a control circuit part with a third and a fourth comparator and a bistable flip-flop with a set and a reset input, English reset / set flip-flop, abbreviated RS flip-flop.
  • the control circuit part is functionally independent of the control circuit in one embodiment.
  • the first, second, third, fourth, fifth or sixth transistor may be formed as a field-effect transistor.
  • the field effect transistor may be a junction field effect transistor.
  • the field-effect transistor is realized as a metal-oxide-semiconductor field-effect transistor, abbreviated to MOSFET.
  • the field effect transistor can be designed as a power transistor.
  • the field effect transistor can be realized as an n-channel field effect transistor.
  • the field effect transistor is formed as a p-channel field effect transistor.
  • the first and the second transistor is implemented as a p-channel field-effect transistor, and the fifth and the sixth transistor as an n-channel field-effect transistor.
  • the third and fourth transistors are also a p-channel field effect transistor if the first and second transistors are a p-channel field effect transistor.
  • the first, second, third and fourth transistors are preferably located on the same semiconductor body.
  • Field effect transistors are connected with their substrate connection to a predetermined potential.
  • control of the selected types of field effect transistors is carried out in a manner known per se. Suitable control voltages for the control terminals and voltages for the substrate terminals or connections of the substrate terminals with other terminals are provided.
  • a substrate terminal of the n-channel field effect transistor may be connected to the reference potential terminal.
  • a bulk terminal of the p-channel field effect transistor may be coupled to the output terminal.
  • a circuit For the bulk connection of the p-channel field-effect transistor, a circuit may be provided which connects the first terminal of the p-channel field-effect transistor to the BuIk connection, if the voltage at the first terminal is higher than the voltage at second terminal of the transistor, and in the other case connects the second terminal to the bulk terminal. Accordingly, for the substrate connection of the n-channel field-effect transistor, a circuit may be provided which connects the first terminal of the n-channel field-effect transistor to the substrate terminal if the voltage at the first terminal is less than the voltage at the second terminal of the transistor, and in the other case the second terminal connected to the substrate terminal. In one embodiment, this connection may comprise a semiconductor switch.
  • control circuit and the transistors can be realized on different semiconductor bodies. This can be used with advantage special technologies for the realization of the components with high currents.
  • the circuit arrangement may alternatively be integrated on a semiconductor body. It is an advantage of the integration of the active components and the control circuit on a semiconductor body that leads shortened cable lengths and the number of contacts and thus the cost of contacting can be kept small.
  • the electrical load can be connected to the output connection.
  • the electrical load may include a capacitor for smoothing the rectified voltage as well as for energy storage.
  • the electrical load may include a rechargeable battery.
  • a secondary-side connection of a transformer can be connectable to the input connection of the circuit arrangement.
  • the input terminal of the circuit arrangement may be connected to a receiving coil for supplying energy and the circuit arrangement may be part of a wireless charge architecture.
  • a rectifier with at least one diode is connected to the input terminal for supplying the control circuit or the control circuit part with a supply voltage.
  • an auxiliary voltage is generated, with which the control circuit, for example, start or can be turned on.
  • the method thus comprises the following steps: The instantaneous value of the voltage at the first terminal of the first transistor is compared with the instantaneous value of the voltage at the second terminal of the first transistor. At the first terminal of the first transistor, the AC voltage is applied. The second terminal of the transistor is connected to the output terminal. At the output terminal the rectified voltage is delivered.
  • the first control signal for adjusting the first transistor is set so that the first transistor is switched to an active operating state if the instantaneous value of the voltage at the first terminal is greater than the instantaneous value of the voltage at the second terminal.
  • the first transistor is switched to an inactive operating state by means of the first control signal.
  • the first transistor is advantageously switched to a closed state only if, due to the voltage conditions, an energy flow from the input to the output of a circuit arrangement is possible.
  • the instantaneous value of the rectified voltage is compared with a set value for the rectified voltage.
  • the first control signal for setting the first transistor is set only so that the first transistor is switched to an active operating state if the instantaneous value of the rectified voltage is less than the set value for the rectified voltage.
  • the energy flow is stopped when the rectified voltage has reached or exceeded the preset value.
  • the first control signal is adjusted so that a current flowing through the first transistor is less than or equal to a predetermined value.
  • this limits a load current.
  • the switching of the first transistor to the inactive operating state takes place exclusively at the zero crossing of the voltage difference which occurs between its first and its second terminal. This advantageously avoids overvoltages since the first transistor is de-energized at this time.
  • sistor is very small compared to the amplitude of the AC voltage.
  • a voltage with a different time characteristic can also be converted into a rectified voltage.
  • An alternating voltage with superimposed DC voltage can also be converted.
  • the method can also be used for DC / DC conversion in which a voltage is converted to a lower voltage.
  • Active components are used instead of diodes, wherein the active devices can be realized on a semiconductor circuit. While diodes show a forward or kink voltage, according to the proposed principle, the
  • Voltage across the transistor is determined solely by the resistance of the controlled path between the first and second terminals.
  • the current between the input of the circuit arrangement and the output of the circuit arrangement flows without voltage drop at a diode to the output terminal.
  • the proposed principle also makes it possible to convert a voltage with a different time dependence than a sine curve into a rectified voltage.
  • the proposed principle can therefore also be used as DC / DC
  • Transducers are used for down conversion. Since the active devices can be controlled, the rectified voltage and / or the current flowing through the output port can be limited by the same devices.
  • the invention will be explained in more detail below with reference to several embodiments with reference to FIGS. Functionally or functionally identical components carry the same reference numerals. Insofar as circuit parts in components and their function coincide, their description is not repeated in each of the following figures.
  • Figures IA and IB show a common circuit arrangement.
  • FIGS. 2A to 2C show circuit arrangements according to the proposed principle.
  • FIGS. 3A to 3D show developments of the circuit arrangements of FIGS. 2A to 2B according to the proposed principle.
  • FIGS. 4A and 4B show exemplary developments of the circuit arrangement according to FIG. 3B according to the proposed principle.
  • FIG. 5 shows an exemplary development for a first transistor, which may be used in FIGS. 2A, 2B and 3A to 4B.
  • FIGS. 1A to 1B show typical circuit arrangements for converting an alternating voltage into a rectified voltage. Since the figures IA to IB are already explained in the introduction to the description, a repetition of the description of the figures is omitted here.
  • FIG. 2A shows an exemplary circuit arrangement for converting an AC voltage U-IN into a rectified voltage U-OUT.
  • the circuit arrangement has a first transistor 40, which is connected with its first terminal 41 to the input terminal 1 of the circuit arrangement.
  • the first transistor 40 is at its second terminal 42 coupled to an output terminal 5 of the circuit arrangement.
  • a control circuit 20 is supplied at its first and second input 21, 22, a voltage at the first and second terminals 41, 42 of the first transistor 40.
  • a setting signal can be supplied at a fourth input 24 of the control circuit.
  • This setting signal may include, for example, a default value for the rectified voltage U-OUT or an upper limit for a current flowing through the output terminal 5.
  • the control circuit 20 is designed to deliver at its first output 26 a control signal U-Sl to a control terminal 43 of the first transistor 40.
  • an electrical load 7 connected to the output connection 5 comprises a capacitor 9 or a rechargeable battery 10.
  • a secondary-side connection of a transformer 4 is present at the input connection 1 of the circuit arrangement.
  • the control circuit 20 is designed by means of of the control signal U-Sl, the first transistor 40 only in
  • a first resistor 3 is connected between the second terminal 42 of the first transistor 40 and the output terminal 5.
  • the output terminal 5 is connected to a third input 23 of the control circuit 20.
  • the circuit arrangement according to FIG. 2A is therefore capable of producing a rectified voltage U-OUT from an alternating voltage.
  • U-IN to produce without the value of the rectified voltage U-OUT to the buckling voltage of a diode is less than the peak value of the AC voltage U-IN.
  • the rectified voltage U-OUT and / or the current flowing through the output 5 can thus be limited without further components in the power path.
  • the control circuit 20 comprises a first comparator 32, a first cell 30 and a control cell 38.
  • the first comparator 32 By means of the first comparator 32, the voltage at the first terminal 41 of first transistor 40 and the voltage at the second terminal 42 of the first transistor 40 compared.
  • An output signal of the first comparator 32 is supplied to an input of the first cell 30.
  • the control cell 38 is designed to deliver at its output 39 a second control signal U-S2, which is a second
  • the first cell 30 may be formed as a switch which is controlled by the output signal of the first comparator 32 and outputs the second control signal U-S2 applied to the output 39 of the control cell 38 to the first output 26 of the circuit arrangement 20.
  • the second control signal U-S2 can be switched through to the first transistor 40 for setting the active operating state or not be turned on to set the inactive operating state.
  • the controlled path between the first and second terminals 41, 42 of the first transistor 40 shows no or low conductivity.
  • the first transistor 40 is connected in passage.
  • the first cell 30 may include an impedance connecting the output of the first cell 30 to an adjustable voltage. This ensures that the control terminal 43 of the first transistor in the case of an open switch in the first cell 30 is not floated, but has a defined potential. This ensures that the first transistor 40 acts as an open switch and is not in an undefined state when it is in the inactive operating state.
  • control cell 38 may be configured to provide at another output a further control signal, which is fed to a third input of the first cell 30.
  • the first cell 30 may include a switch whose position depends on the output of the first comparator 32 and which switches between the two control signals.
  • two non-zero voltages may be supplied as the first control signal U-Sl to the first transistor 40, one of the two voltages for setting the first transistor 40 in an active operating state and another voltage for adjusting the first transistor 40 in FIG an inactive operating state is designed.
  • the control cell 38 is configured to determine a voltage drop for the first resistor 3. From the voltage drop across the first resistor 3, the current flowing through the first transistor 40 can be determined.
  • the control cell 38 is designed to output at its output 39 the second control voltage U-S2 in height, that the setting of the first transistor 40, an upper limit for the current flowing through the output terminal 5 and thus also through the transistor 40 flows, is not exceeded. Thus, an adjustment of the forward resistance of the first transistor 40 is made. It is an advantage of monitoring the current that makes the battery to be charged or another electrical load too large Current is protected, the effects of a short circuit in the electrical load are limited and the first transistor 40 is secured against a current overload.
  • FIG. 2C shows an exemplary development of FIG. 2B.
  • the first transistor 40 is formed as a field effect transistor.
  • a bulk terminal 44 of the first transistor 40 is connected to the first terminal 41 of the first transistor 40 or to the second terminal 42 of the first
  • Transistor 40 depending on the voltage at the first terminal 41 and the voltage at the second terminal 42 is coupled.
  • the bulk terminal 44 of the first transistor 40 is connected to a sixth output 115 of the control circuit 20 according to FIG. 2C.
  • the sixth output 115 is connected by means of a first switch 112 to the first input 21 of the control circuit 20 and thus to the first terminal 41 of the first transistor 40 and by means of a second switch 113 to the second input 22 of the control circuit 20 and thus to the second terminal 42 of the first transistor 40 is coupled. Which of the two switches 112, 113 is closed can be determined by means of a further comparator, which is not shown and to which the voltages at the first and the second connection 41, 42 of the first transistor 40 are supplied.
  • control signals for the two switches 112, 113 can be determined from the signal at the output of the first comparator 32.
  • the first transistor 40 as shown in FIG. 2C, is designed as a p-channel field-effect transistor, then with positive signal at the output of the first comparator 32 the first switch 112 is closed and with a negative signal or a logic signal 0, the first switch 112 is opened.
  • One Inverter 114 is connected between the output of the first comparator 32 and a control input of the second switch 113, so that when a positive signal at the output of the first comparator 32, the second switch 112 is opened and closed at a negative signal or a logic signal 0, the second switch 112 becomes.
  • the bulk terminal 44 of the first transistor 40 is in the form of a p-channel field-effect transistor with the first terminal 41, if this has a higher potential compared to the second terminal 42, and in the other case with the second port 42 connected.
  • the bulk terminal 44 of the first transistor 40 is thus supplied with the higher potential of the two potentials at the first or second terminal 41, 42 of the first transistor 40.
  • the diodes from the bulk terminal to the first terminal 41 and from the bulk terminal to the second terminal 42 in the p-channel field effect transistor are thus advantageously poled in the reverse direction.
  • FIG. 3A shows an exemplary development of the circuit arrangement according to FIG. 2A and additionally has a second transistor 50 which is connected with its first terminal 51 to a second input terminal 2 and with its second terminal 52 to the second terminal 42 of the first transistor 40 connected.
  • the second terminal 42 of the first transistor 40 is connected via the first resistor 3 to the output terminal 5 of the circuit arrangement.
  • a bulk terminal 54 of the second transistor 50 is driven like the bulk terminal 44 of the first transistor 40.
  • a circuit may be provided as in FIG. 2C.
  • the control circuit 20 is designed to provide a third control signal U-S3 at its second output 27, which is supplied to the control terminal 53 of the second transistor 50.
  • the control circuit 20 is supplied at its fifth input 25, the voltage applied to the further input terminal 2 voltage, which is also applied to the first terminal 51 of the second transistor 50.
  • the third control signal U-S3 is designed such that the second transistor 50 is only turned on when the voltage at the first terminal 51 is higher than the voltage at the second terminal 52 of the second transistor 50.
  • the third control signal U-S3 is designed to set the second transistor 50 in an inactive operating state.
  • the AC voltage U-IN can be utilized more effectively than by means of the circuit arrangement in FIG. 2A.
  • FIG. 3B shows a development of the circuit arrangement according to FIG. 3A.
  • the control circuit 20 is shown in its details.
  • the control circuit 20 is implemented in FIG. 3B in analogy to the control circuit in FIG. 2B.
  • the first comparator 32 and a second comparator 33 are the input side, the voltages at the first and second terminals 41, 42, 51, 52 of the first and second transistors 40, 50, respectively.
  • the signal at the output of the first comparator 32 and an output of the second comparator 33 serves to set a switch or a change-over switch in the first cell 30 and a second cell 31, respectively.
  • the first and the second transistor 40, 50 are advantageously only then switched to passage when an energy flow from the input terminal 1 or 2 to the output terminal 5 of the circuit arrangement is possible.
  • the signal at the output of the first comparator 32 can be used to set a voltage at the bulk terminal 44 of the first transistor 40 and, accordingly, the signal at the Output of the second comparator 33 may be used to set a voltage at the bulk terminal 54 of the second transistor 50 in a development not shown.
  • the control cell 38 outputs at its output 39, the second control signal U-S2 in parallel to the first and the second cell 30, 31.
  • the control signal U-S2 is designed so that the current through the resistor 3 is less than or equal to a predetermined limit for the Electricity is.
  • an on-resistance of the first transistor 40 and the second transistor 50 is advantageously set. This on-resistance serves to limit the current through the first and second transistors 40, 50 and to limit the voltage applied to the connected electrical load 7.
  • FIG. 3C shows a development of the circuit arrangement according to FIG. 3A according to the proposed principle.
  • a series circuit is connected in parallel, comprising a third transistor 60 and a second resistor 17.
  • a series circuit comprising a fourth transistor 70 and a third resistor 18, connected in parallel.
  • the first control signal U-Sl At the control inputs of the first transistor 40 and the third transistor 60 is the first control signal U-Sl. Analogously, the third control signal U-S3 is applied to the control terminals of the second and fourth transistors 50, 70.
  • Voltage taps on the second resistor 17 and the third resistor 18 are used to determine a voltage drop across the second resistor 17 and the third resistor 18.
  • a changeover switch 100 is provided in the embodiment shown, the between see a connection of the second resistor 17 and a terminal of the third resistor 18 switches, so that a voltage at one of the two terminals of a seventh input 103 of the control circuit 20 is supplied.
  • the toggle 100 is controlled by a signal which holds the control circuit 20 at its fifth output 99.
  • the further voltage required to determine a voltage difference across the second or third resistor 17, 18 is supplied to the control circuit 20 via the second input 22.
  • the current flow through the parallel circuit of the first transistor 40 or the third transistor 60 and the second resistor 17 can be closed and the first control voltage U-Sl is set be that the current flowing through the output terminal 5 is less than the adjustable threshold.
  • the current flow through the parallel circuit formed by the second transistor 50 and the series circuit of the fourth transistor 70 and the third resistor 18 can be closed analogously.
  • the first resistor 3 is not necessary in comparison with FIG. 3B.
  • the majority of the current flows from the input terminal 1 to the output terminal 5 in a half-wave of the AC voltage U-IN only via one component, namely the first transistor 40 in a half-wave and the second transistor 50 in the following half-wave. This is repeated periodically.
  • energy losses are thus avoided by ohmic losses in the main current branch or in the first resistor 3.
  • FIG. 3D shows another embodiment of the circuit arrangement according to FIGS. 3A and 3C, respectively.
  • the series circuit comprising the second resistor 17 and the third transistor 60 is connected in parallel with the first transistor 40 in an interchangeable manner. While in the circuit arrangement according to FIG. 3C the second resistor 17 is connected with one of its connections to the output connection 5 of the circuit arrangement, in FIG. 3D the second resistor 17 is connected at one connection to the input connection 1 of the circuit arrangement.
  • a voltage drop across the second resistor 17 and the third resistor 18, respectively, is supplied to the control circuit 20.
  • the voltage drop across the second resistor 17 or the third resistor 18 is supplied to the control circuit 20 by means of a changeover switch 101 and a further changeover switch 102.
  • the control circuit 20 provides at its fifth output 99 a control signal for setting the changeover switch 101 and the further changeover switch 102.
  • FIGS. 3C and 3D can also be applied to FIGS. 2A to 2C in order to replace the resistor 3.
  • the third resistor 60 is connected in series with the second resistor 17 in parallel with the first transistor 40 in FIGS. 2A to 2C.
  • FIG. 4A shows an exemplary development of the circuit arrangement according to FIG. 3B.
  • a series circuit comprising a first and a second diode 85, 95 is connected between the two input terminals 1, 2.
  • a cathode of the first diode 85 is connected to the first terminal 41 of the first transistor 40 and an anode of the first diode 85 is connected to the reference potential terminal 8. prevented.
  • An anode of the second diode 95 is also connected to the reference potential terminal 8; a cathode of the second diode 95 is connected to the first terminal 51 of the second transistor 50.
  • the cathode is the n-doped semiconductor region and the anode is the p-doped semiconductor region.
  • Circuit parts from FIGS. 3A, 3C and 3D can also be combined with the series connection of the first and the second diode 85, 95.
  • FIG. 4B shows a further exemplary development of the circuit arrangement according to FIG. 3B.
  • the circuit arrangement according to FIG. 4B comprises a fifth and a sixth transistor 80, 90.
  • the fifth transistor 80 is connected at its first terminal 81 to the input terminal 1 of the circuit arrangement.
  • the sixth transistor 90 is linked at its first terminal 91 to the further input terminal 2 of the circuit arrangement.
  • a second terminal 82 of the fifth transistor 80 is connected to a second terminal 92 of the sixth transistor 90 connected.
  • the second terminal 82 of the fifth transistor 80 is linked to a reference potential terminal 8.
  • the control signals at a control input 83 of the fifth transistor 80 and at a control input 93 of the sixth transistor 90 are generated in the circuit arrangement according to FIG. 4 by means of a third and fourth comparator 34, 35 and of a first and a second digital gate 36, 37.
  • the third comparator 34 is coupled on the input side to the input terminal 1 and to a voltage source 109.
  • the fourth comparator 35 is connected on the input side to the further input terminal 2 of the circuit arrangement and the voltage source 109.
  • the outputs of the first and the fourth comparator 34, 35 are connected by means of the logic gates 36, 37 to the control terminal 83 of the fifth transistor 80 and to the control terminal 93 of the sixth transistor 90.
  • the first and the second logic gates 36, 37 may be realized as first and second OR gates 36, 37 according to the embodiment shown in FIG. 4 and form an RS flip-flop.
  • an output of the first comparator 34 is connected to an input of the first OR gate 36.
  • An output of the first OR gate 36 is connected to the control terminal 83 of the fifth transistor 80 and to an input of the second Oder gate 37.
  • An output of the second comparator 35 is linked to a further input of the second OR gate 37.
  • An output of the second OR gate 37 is coupled to the control terminal 93 of the sixth transistor 90 and another input of the first OR gate 36.
  • an RS flip-flop which comprises NOR gates or which comprises individual transistors instead of complete gates, may be connected between the two comparators 34, 35 and the two control terminals 83, 93 ,
  • an AC voltage U-IN can be advantageously converted into a rectified voltage U-OUT. This is realized with a circuit arrangement which uses portions of both the positive and the negative half-waves of the AC voltage U-IN for generating the rectified voltage U-OUT.
  • the circuit arrangement is thus designed to efficiently convert the AC voltage or a voltage applied to its input terminal with a different time profile.
  • FIG. 5 shows an exemplary development for a first transistor 40, which can be used in FIGS. 2A, 2B, 3A to 4. Accordingly, the second to sixth transistor 50, 60, 70, 80, 90 can be further developed in FIGS. 3A to 4B.
  • a series connection of a seventh and an eighth transistor 45, 46 is formed instead of the first transistor 40.
  • the control terminals of the two transistors 45, 46 are connected together and receive the same signal. Together they form the control connection 43 of the first transistor.
  • One terminal of the seventh transistor 45 forms the first terminal of the first transistor 40.
  • One terminal of the eighth transistor 45 forms the second terminal of the first transistor 40.
  • a bulk terminal and another terminal of the seventh transistor 45 are connected to a bulk terminal and another terminal of the eighth transistor 46.
  • control terminal 85 first diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Eine Schaltungsanordnung zum Konvertieren einer Wechselspannung (U-IN) in eine gleichgerichtete Spannung (U-OUT) umfasst einen ersten Transistor (40), dessen erster Anschluss (41) mit einem Eingangsanschluss (1) der Schaltungsanordnung zum Zuführen der Wechselspannung (U-IN) und dessen zweiter Anschluss (42) mit einem Ausgangsanschluss (5) der Schaltungsanordnung zur Abgabe der gleichgerichteten Spannung (U-OUT) gekoppelt ist. Weiter umfasst die Schaltungsanordnung eine Steuerungsschaltung (20), die eingangsseitig mit dem ersten und zweiten Anschluss (41, 42) des ersten Transistors (40) und ausgangsseitig mit einem Steueranschluss (43) des ersten Transistors (40) zur Zuführung eines ersten Steuersignals (U-S1) an den ersten Transistor (40) gekoppelt ist. Die Steuerungsschaltung ist dazu ausgelegt, in Abhängigkeit von einer ersten Spannung am ersten Eingang (21) und einer zweiten Spannung am zweiten Eingang (22) das erste Steuersignal (U-S1) einzustellen.

Description

Beschreibung
Schaltungsanordnung und Verfahren zum Konvertieren einer WechselSpannung in eine gleichgerichtete Spannung
Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum Konvertieren einer Wechselspannung in eine gleichgerichtete Spannung sowie ein entsprechendes Verfahren.
Schaltungsanordnungen zum Konvertieren einer WechselSpannung in eine gleichgerichtete Spannung werden häufig eingesetzt, um in einem Ladegerät Batterien aufzuladen. Derartige Ladegeräte sind beispielsweise zum Laden von Batterien, die in Geräten der mobilen Kommunikationstechnik oder in Digitalkame- ras integriert sind, vorgesehen. Weiter werden Ladegeräte zum Laden einer einzelnen Batterie oder mehrerer Batterien verwendet .
Schaltungsanordnungen zum Konvertieren einer WechselSpannung in eine gleichgerichtete Spannung finden ebenso in Netzsteckern Einsatz. Netzstecker sind bei Geräten in Verwendung, die am elektrischen Versorgungsnetz anschließbar sind, jedoch intern nicht eine Netzspannung von 230 Volt, sondern eine kleinere und gleichgerichtete Spannung benötigen. Übliche Schaltungsanordnungen zum Konvertieren einer WechselSpannung in eine gleichgerichtete Spannung sind etwa ein Einweggleichrichter oder ein Brückengleichrichter.
Figuren IA und IB zeigen übliche Schaltungsanordnungen zum Konvertieren einer WechselSpannung in eine gleichgerichtete
Spannung. Wirkungs- beziehungsweise funktionsgleiche Bauteile tragen gleiche Bezugszeichen.
Figur IA zeigt einen üblichen Einweggleichrichter, der eine Diode 11 umfasst. Eingangsseitig ist die Schaltungsanordnung mit einem Transformator 4 verbunden, der zum Transformieren einer Netzspannung in eine üblicherweise kleinere Wechsel- Spannung U-IN beziehungsweise zur galvanischen Trennung dient. Die Diode 11 ist mit einem Anschluss an die Wechsel - Spannung U-IN angeschlossen. Die Diode 11 gibt ausgangsseitig eine gleichgerichtete Spannung U-OUT ab. Die gleichgerichtete Spannung U-OUT kann einer elektrischen Last 7 zugeführt sein, welche einen Kondensator 9 umfasst .
Über die Diode 11 fliest dann ein Strom, wenn der momentane Wert der WechselSpannung U-IN größer als eine Knickspannung der Diode und der momentane Wert der gleichgerichteten Spannung U-OUT ist. Die Knickspannung einer Diode kann beispielsweise je nach Typ in der Größenordnung von etwa 0,3 Volt bis 0,6 Volt sein. Somit wird weniger als eine Halbwelle der Wechselspannung U-IN zur Umsetzung in die gleichgerichtete Spannung U-OUT verwendet.
Figur IB zeigt einen üblichen Brückengleichrichter, der vier Dioden 11, 12, 13, 14 umfasst . Eine Batterie 10 ist über eine Ladeschaltung 15 mit dem Ausgangsanschluss 5 verknüpft. In dieser Schaltungsanordnung werden Abschnitte beider Halbwellen der Wechselspannung U-IN zum Erzeugen der gleichgerichteten Spannung U-OUT ausgenützt.
In üblichen Schaltungsanordnungen kann aufgrund der Durch- lass- oder Knickspannung von Dioden die WechselSpannung U-IN nicht vollständig ausgenützt werden, um die gleichgerichtete Spannung U-OUT zu erzeugen. Die gleichgerichtete Spannung U- OUT ist auch bei Fehlen einer Last immer um die Durchlassspannung einer Diode kleiner als der Scheitelwert der Wech- seiSpannung U-IN.
Aufgabe der vorliegenden Erfindung ist es, eine effiziente Schaltungsanordnung zum Konvertieren einer WechselSpannung in eine gleichgerichtete Spannung zu schaffen und ein Verfahren zum Konvertieren bereitzustellen. Diese Aufgaben werden mit dem Gegenstand des unabhängigen Pa¬ tentanspruchs 1 und dem Verfahren gemäß dem unabhängigen Patentanspruch 18 gelöst. Weiterbildungen und Ausgestaltungen sind Gegenstand der abhängigen Ansprüche.
Die Schaltungsanordnung umfasst den ersten Transistor und die Steuerungsschaltung. Der erste Transistor ist mit seinem ersten Anschluss mit dem Eingangsanschluss der Schaltungsanordnung verbunden. Der erste Transistor ist an seinem zweiten Anschluss mit dem Ausgangsanschluss der Schaltungsanordnung verbunden. Der Eingangsanschluss dient zum Zuführen der Wechselspannung; am Ausgangsanschluss ist die gleichgerichtete Spannung abgreifbar.
Die Steuerungsschaltung ist an ihrem ersten Eingang mit dem Eingangsanschluss der Schaltungsanordnung sowie an ihrem zweiten Eingang mit dem zweiten Anschluss des ersten Transistors verbunden. Der erste und der zweite Eingang dienen der Zuführung von Informationen über den aktuellen Wert der Span- nung an dem ersten und dem zweiten Anschluss des ersten Transistors .
Der erste Ausgang der Steuerungsschaltung ist mit dem Steuer- anschluss des ersten Transistors verbunden.
Die Steuerungsschaltung ist dazu ausgelegt, ein erstes Steuersignal in Abhängigkeit von dem Wert der Spannung am ersten Anschluss und von dem Wert der Spannung am zweiten Anschluss des ersten Transistors zu erzeugen.
Es ist ein Vorteil dieser Schaltungsanordnung, dass bei durchgeschaltetem ersten Transistor kein Spannungsabfall aufgrund einer Diodendurchlassspannung bei dem Erzeugen der gleichgerichteten Spannung auftritt .
Alternativ zu einer WechselSpannung kann auch eine Spannung mit einem anderen Zeitverlauf an den Eingangsanschluss der Schaltungsanordnung angelegt sein und zur Erzeugung der gleichgerichteten Spannung eingesetzt sein. Dies kann auch eine WechselSpannung mit überlagerter Gleichspannung sein. Die Schaltungsanordnung kann auch in einem Gleichstrom- /Gleichstrom-Wandler, abgekürzt DC/DC-Wandler, eingesetzt sein. Die Schaltungsanordnung kann alternativ zur Abwärtswandlung einer Gleichspannung in eine niedrigere, gleichgerichtete Spannung verwendet sein.
In einer Weiterbildung ist die Steuerungsschaltung ausgelegt, den momentanen Wert der Spannung am ersten Anschluss und den momentanen Wert der Spannung am zweiten Anschluss des ersten Transistors zu vergleichen. Die Steuerungsschaltung ist weiter dazu ausgelegt, das Steuersignal derart einzustellen, dass der erste Transistor bei einem höheren Momentanwert der Spannung am ersten Anschluss verglichen mit dem Momentanwert der Spannung am zweiten Anschluss in einen aktiven Betriebs- zustand und im gegenteiligen Fall in einen inaktiven Betriebszustand geschaltet ist . Im aktiven Betriebszustand ist der erste Transistor im Durchlass geschaltet; hingegen zeigt der erste Transistor im inaktiven Betriebszustand die Funktion eines offenen Schalters. Somit kann mit Vorteil in der gesamten Zeitspanne, in der die Spannung am ersten Anschluss höher als die Spannung am zweiten Anschluss des ersten Tran- sistors ist, dem Ausgang Energie aus dem Eingang der Schaltungsanordnung zugeführt werden.
In einer Weiterbildung ist ein erster Widerstand zwischen dem zweiten Anschluss des ersten Transistors und dem Ausgangsan- Schluss der Schaltungsanordnung geschaltet. Der Steuerungsschaltung wird an ihrem dritten Eingang eine Information über die gleichgerichtete Spannung zugeführt . Aus dem Spannungsabfall über dem ersten Widerstand und dem Wert des ersten Widerstands ist ein durch den ersten Widerstand beziehungsweise durch den Ausgangsanschluss fließender Strom bestimmbar. In einer Ausführungsform kann die Steuerschaltung die Spannungs- differenz zwischen den beiden Anschlüssen des ersten Wider- Standes mit einem einstellbaren Spannungswert, der sich aus dem Produkt des Grenzwertes für den Strom und dem Widerstandswert ergibt, vergleichen.
Die Schaltungsanordnung ist gemäß der Weiterbildung ausgelegt, das Steuersignal derart einzustellen, dass der Strom durch den Widerstand geringer als ein oberer Grenzwert ist. Dazu ist der erste Transistor als ein einstellbarer Widerstand eingesetzt, dessen Widerstandswert von der Steuerungs- Schaltung bestimmt ist. Mit Vorteil kann somit während jedem Betriebszeitpunkt der Strom, der einer an dem Ausgangsan- schluss der Schaltungsanordnung angeschlossenen elektrischen Last zugeführt wird, unter einem vorgegebenen Grenzwert eingestellt sein.
In einer Weiterbildung ist die Steuerungsschaltung ausgelegt, das an ihrem dritten Eingang anliegende Signal mit einem Referenzspannungswert zu vergleichen und den ersten Transistor in einen inaktiven Betriebszustand zu schalten, falls die gleichgerichtete Spannung einen einstellbaren Wert erreicht oder überschritten hat. Mit Vorteil wird dadurch erreicht, dass die gleichgerichtete Spannung einen Grenzwert nicht ü- berschreitet und somit die elektrische Last vor einer Überspannung geschützt ist.
In einer alternativen Ausführungsform ist die Steuerungs- schaltung derart ausgelegt, dass der erste Transistor entweder so angesteuert ist, dass er die Funktion eines geschlossenen Schalters zeigt und sein Innenwiderstand sehr gering ist, oder so angesteuert ist, dass er die Funktion eines offenen Schalters zeigt und sein Innenwiderstand sehr hoch ist . Zwischenwerte des Innenwiderstandes des ersten Transistors sind in diesem Fall nicht vorgesehen. Es ist ein Vorteil dieser Ausführungsform, dass dadurch nur geringe elektrische Verluste in dem ersten Transistor auftreten. Im Durchschnitt ergibt sich ein gewünschter Strom und/oder die gewünschte maximale Spannung. In einer Variante wird der einstellbare Grenzwert für die gleichgerichtete Spannung und der einstellbare Grenzwert für den Strom im Mittel über mehrere Perioden der WechselSpannung eingehalten.
Die einstellbaren Grenzwerte für den Strom oder/und die gleichgerichtete Spannung können in der Steuerungsschaltung eingestellt sein. Alternativ kann eine Information über einen oder beide der einstellbaren Grenzwerte als Eingangssignal mittels eines vierten Eingangs der Steuerungsschaltung zuge- führt sein. Mittels des vierten Eingangs kann alternativ auch ein Ein- /Aus-Signal der Steuerungsschaltung zugeführt sein, um die Schaltungsanordnung ein- beziehungsweise auszuschalten.
In einer Weiterbildung umfasst die Steuerungsschaltung einen ersten Komparator, eine Steuerzelle und eine erste Zelle. Dem ersten Komparator wird eingangseitig über den ersten Eingang der Steuerungsschaltung ein momentaner Wert der Wechselspannung und über den zweiten Eingang der Steuerungsschaltung ein momentaner Wert der Spannung an dem zweiten Anschluss des ersten Transistors zugeführt. Ein zweites Steuersignal der Steuerzelle und ein Ausgangsignal des ersten Komparators werden der ersten Zelle eingangsseitig zugeführt. Ausgangsseitig ist die erste Zelle über einen ersten Ausgang der Steuerungs- Schaltung mit dem Steueranschluss des ersten Transistors verbunden. Somit kann mit Vorteil mittels des ersten Komparators festgelegt sein, in welchem Zeitraum der erste Transistor in Durchlass schaltbar ist, um den Wert der gleichgerichteten Spannung zu vergrößern.
Die erste Zelle kann in einer Ausführungsform ein Multiplizierer sein.
Die erste Zelle kann in einer bevorzugten Weiterbildung als ein Schalter ausgeführt sein. Das Ausgangssignal des ersten
Komparators dient zum Einstellen des Schalters in einen offenen und in einen geschlossenen Zustand. Das von der Steuer- zelle abgegebene zweite Steuersignal dient zum genauen Einstellen des an dem ersten Ausgang der Steuerungsschaltung abgegebenen Signals und damit zum Einstellen des ersten Transistors. Ist beispielsweise die gleichgerichtete Spannung größer als der einstellbare Vorgabewert, so ist die Steuerzelle ausgelegt, an ihrem Ausgang das zweites Steuersignal abzugeben, welches der ersten Zelle so zugeführt ist, dass der erste Transistor sich in einem inaktiven Betriebszustand befindet .
In einer alternativen Ausführungsform ist die Steuerungsschaltung derart ausgelegt, das erste Steuersignal so zu bilden, dass der erste Transistor eine geringe Leitfähigkeit auch im inaktiven Betriebszustand zeigt, um Spannungs- und Stromspitzen zu vermeiden, die durch ein abruptes Ein- oder Ausschalten entstehen können.
In einer Weiterbildung umfasst die Schaltungsanordnung einen zweiten Transistor. Der zweite Transistor ist an einem ersten Anschluss mit einem weiteren Eingangsanschluss der Schal - tungsanordnung verbunden. Ein zweiter Anschluss des zweiten Transistors ist mit dem zweiten Anschluss des ersten Transistors verbunden. An einem zweiten Ausgang der Steuerungsschaltung liegt ein drittes Steuersignal an, welches einem Steuer- anschluss des zweiten Transistors zugeführt ist. Mit Vorteil kann somit die Steuerungsschaltung ausgelegt sein, den zweiten Transistor in Durchlass zu schalten, wenn der momentane Wert der WechselSpannung an dem zweiten Eingangsanschluss der Schaltungsanordnung höher als der Wert an dem zweiten An- Schluss des zweiten Transistors ist. So können beide Halbwellen der EingangswechselSpannung für die Gleichrichtung genutzt werden.
Das Steuersignal des zweiten Transistors kann analog wie das Steuersignal des ersten Transistors erzeugt sein. Dazu umfasst die Steuerungsschaltung einen zweiten Komparator und eine zweite Zelle. Der zweite Komparator ist eingangsseitig an den ersten und den zweiten Anschluss des zweiten Transistors angeschlossen. Somit wird mit Vorteil der zweite Transistor nur dann in einen geschlossenen Betriebszustand geschaltet, wenn die an seinem ersten Anschluss anliegende WechselSpannung größer als die Spannung an seinem zweiten Anschluss ist.
In einer Weiterbildung umfasst die Schaltungsanordnung eine Serienschaltung aus einem dritten Transistor und einem zwei- ten Widerstand. Die Serienschaltung kann parallel sowohl ein- gangsseitig wie auch ausgangsseitig zum ersten Transistor geschaltet sein. Der zweite Widerstand dient zur Strommessung. Dazu kann die Spannung an dem ersten Anschluss und die Spannung an dem zweiten Anschluss des zweiten Widerstandes der Steuerungsschaltung zugeführt sein. Aus diesen Spannungen wird der Strom durch den zweiten Widerstand ermittelt. Dieser Strom korreliert mit dem Gesamtstrom, der durch den ersten Transistor und die Serienschaltung fließt.
Die Schaltungsanordnung umfasst in einer Weiterbildung eine weitere Serienschaltung, aufweisend einen vierten Transistor und einen dritten Widerstand, die eingangsseitig und ausgangsseitig parallel zum zweiten Transistor geschaltet ist. Die Spannungen an dem ersten und an dem zweiten Anschluss des dritten Widerstandes sind der Steuerungsschaltung zugeführt. Aus der Spannungsdifferenz ist mittels des Widerstandswertes des dritten Widerstandes der Strom durch die weitere Serienschaltung ermittelbar. Dieser Strom korreliert mit dem Gesamtstrom, der durch den zweiten Transistor und die weitere Serienschaltung fließt. Somit kann mit Vorteil die Schaltungsanordnung ohne den ersten Widerstand realisiert sein. Der Hauptteil des Stromes fließt somit vom Eingangsanschluss zum Ausgangsanschluss nur über ein Bauelement, nämlich den ersten Transistor in einer Halbwelle beziehungsweise den zweiten Transistor in der nächsten Halbwelle. In einer Weiterbildung weist die Schaltungsanordnung einen fünften und einen sechsten Transistor auf . Der fünfte Transistor ist an seinem ersten Anschluss mit dem Eingangsan- schluss der Schaltungsanordnung verbunden. Ein erster An- Schluss des sechsten Transistors ist mit dem weiteren Ein- gangsanschluss verknüpft . Die zweiten Anschlüsse des fünften und sechsten Transistors sind miteinander verbunden. In einer Ausführungsform ist der zweite Anschluss des fünften Transistors beziehungsweise der zweite Anschluss des sechsten Tran- sistors mit dem Bezugspotentialanschluss verbunden.
In einer Weiterbildung führt die Steuerungsschaltung jeweilige Steuersignale zum Einstellen des fünften und sechsten Transistors einem Steueranschluss des fünften Transistors be- ziehungsweise einem Steueranschluss des sechsten Transistors zu. Die Steuerungsschaltung kann dazu die Steuersignale, welche dem Steueranschluss des ersten und dem Steueranschluss des zweiten Transistors zugeleitet sind, direkt oder nach einer Umwandlung an die Steueranschlüsse des fünften und des sechsten Transistors zuführen. Zu der Umwandlung kann ein erster und zweiter Inverter eingesetzt sein.
In einer bevorzugten Weiterbildung umfasst die Schaltungsanordnung ein Steuerungsschaltungsteil mit einem dritten und einem vierten Komparator sowie einem ersten und einem zweiten Logikgatter. Das Steuerungsschaltungsteil ist ausgelegt dazu, die Steuerung des fünften und des sechsten Transistors einzustellen. Das erste und das zweite Logikgatter kann in einer Ausführungsform ein Oder-Gatter sein.
In einer alternativen Ausführung umfasst die Schaltungsanordnung ein Steuerungsschaltungsteil mit einem dritten und einem vierten Komparator und eine bistabile Kippschaltung mit einem Setz- und einem Rücksetz-Eingang, englisch Reset/Set-Flip- Flop, abgekürzt RS-Flip-Flop. Der Steuerungsschaltungsteil ist in einer Ausführungsform funktionell unabhängig von der Steuerungsschaltung.
Der erste, zweite, dritte, vierte, fünfte oder sechste Tran- sistor kann als ein Feldeffekt-Transistor ausgebildet sein. Der Feldeffekt -Transistor kann ein Junction-Feldeffekt- Transistor sein. In einer bevorzugten Ausführungsform ist der Feldeffekt-Transistor als ein Metall-Oxid-Halbleiter Feldeffekttransistor, abgekürzt MOSFET, realisiert.
Der Feldeffekt -Transistor kann als Leistungstransistor ausgebildet sein.
Der Feldeffekt-Transistor kann als ein n-Kanal-Feldeffekt- Transistor realisiert sein. Alternativ ist der Feldeffekt- Transistor als ein p-Kanal-Feldeffekt-Transistor ausgebildet.
In einer Ausführungsform ist der erste und der zweite Transistor als ein p-Kanal-Feldeffekt-Transistor sowie der fünfte und der sechste Transistor als ein n-Kanal-Feldeffekt- Transistor realisiert.
In einer bevorzugten Ausführungsform sind der dritte und vierte Transistor ebenfalls ein p-Kanal-Feldeffekttransistor, falls der erste und der zweite Transistor ein p-Kanal- Feldeffekt-Transistor ist. Der erste, zweite, dritte und vierte Transistor befinden sich bevorzugt auf demselben Halbleiterkörper .
Feldeffekt-Transistoren werden mit ihrem Substrat-Anschluss an ein vorgegebenes Potential angeschlossen.
Die Ansteuerung der gewählten Typen von Feldeffekt - Transistoren erfolgt auf an sich bekannte Weise. Geeignete Steuerspannungen für die Steueranschlüsse und Spannungen für die Substrat-Anschlüsse oder Verbindungen der Substrat- Anschlüsse mit anderen Anschlüssen sind vorgesehen. Ein Substrat-Anschluss des n-Kanal-Feldeffekt -Transistors kann mit dem Bezugspotentialanschluss verbunden sein. Ein Bulk-Anschluss des p-Kanal-Feldeffekt-Transistors kann mit dem Ausgangsanschluss gekoppelt sein.
Für den Bulk-Anschluss des p-Kanal-Feldeffekt -Transistors kann eine Schaltung vorgesehen sein, welche den ersten Anschluss des p-Kanal-Feldeffekt-Transistors mit dem BuIk- Anschluss verbindet, falls die Spannung am ersten Anschluss höher ist als die Spannung am zweiten Anschluss des Transistors, und im anderen Fall den zweiten Anschluss mit dem Bulk- Anschluss verbindet. Entsprechend kann für den Substrat - Anschluss des n-Kanal-Feldeffekt-Transistors eine Schaltung vorgesehen sein, welche den ersten Anschluss des n-Kanal- Feldeffekt-Transistors mit dem Substrat-Anschluss verbindet, falls die Spannung am ersten Anschluss kleiner ist als die Spannung am zweiten Anschluss des Transistors, und im anderen Fall den zweiten Anschluss mit dem Substrat-Anschluss verbin- det . In einer Ausführungsform kann diese Verbindung einen Halbleiterschalter umfassen.
Die Steuerschaltung und die Transistoren können auf verschiedenen Halbleiterkörpern realisiert sein. Damit können mit Vorteil spezielle Technologien für die Realisierung der Bauelemente mit hohen Strömen eingesetzt werden.
Die Schaltungsanordnung kann alternativ auf einem Halbleiterkörper integriert sein. Es ist ein Vorteil der Integration der aktiven Bauelemente und der Steuerungsschaltung auf einem Halbleiterkörper, dass Leitungslängen verkürzt und die Anzahl von Kontakten und damit der Aufwand der Kontaktierung klein gehalten werden kann.
An den Ausgangsanschluss kann eine elektrische Last anschließbar sein. Die elektrische Last kann einen Kondensator aufweisen, der zur Glättung der gleichgerichteten Spannung sowie zur Energiespeicherung dient. Die elektrische Last kann eine aufladbare Batterie aufweisen.
An den Eingangsanschluss der Schaltungsanordnung kann ein se- kundärseitiger Anschluss eines Transformators anschließbar sein. In einer anderen Ausführungsform kann der Eingangsanschluss der Schaltungsanordnung mit einer Empfangsspule zur Zuführung von Energie verbunden sein und die Schaltungsanordnung Teil einer drahtlosen Ladungsarchitektur sein.
In einer Ausführungsform ist zur Versorgung der Steuerschaltung beziehungsweise des Steuerungsschaltungsteils mit einer Versorgungsspannung ein Gleichrichter mit mindestens einer Diode an den Eingangsanschluss angeschlossen. Mittels dieses Gleichrichters wird eine Hilfsspannung erzeugt, mit der die Steuerungsschaltung beispielsweise anlaufen beziehungsweise eingeschaltet werden kann.
Bezüglich des Verfahrens wird die Aufgabe durch ein Verfahren gemäß dem unabhängigen Anspruch 18 gelöst.
Das Verfahren umfasst somit folgende Schritte: Der momentane Wert der Spannung an dem ersten Anschluss des ersten Transistors wird mit dem momentanen Wert der Spannung an dem zweiten Anschluss des ersten Transistors verglichen. An dem ersten Anschluss des ersten Transistors liegt die Wechselspannung an. Der zweite Anschluss des Transistors ist mit dem Aus- gangsanschluss verbunden. An dem Ausgangsanschluss wird die gleichgerichtete Spannung abgegeben.
Das erste Steuersignal zum Einstellen des ersten Transistors wird so eingestellt, dass der erste Transistor in einen aktiven Betriebszustand geschaltet wird, falls der momentane Wert der Spannung an dem ersten Anschluss größer als der momentane Wert der Spannung an dem zweiten Anschluss ist. Im Falle, dass der momentane Wert der Spannung an dem ersten Anschluss kleiner als der momentane Wert der Spannung an dem zweiten Anschluss ist, wird der erste Transistor mittels des ersten Steuersignals in einen inaktiven Betriebszustand ge- schaltet. Somit wird mit Vorteil der erste Transistor nur dann in einen geschlossenen Zustand geschaltet, wenn aufgrund der Spannungsverhältnisse ein Energiefluss vom Eingang zum Ausgang einer Schaltungsanordnung möglich ist.
In einer Ausführungsform wird zusätzlich der momentane Wert der gleichgerichteten Spannung mit einem eingestellten Wert für die gleichgerichtete Spannung verglichen. Das erste Steuersignal zum Einstellen des ersten Transistors wird nur dann so eingestellt, dass der erste Transistor in einen aktiven Betriebszustand geschaltet wird, falls der momentane Wert der gleichgerichteten Spannung kleiner als der eingestellte Wert für die gleichgerichtete Spannung ist. Mit Vorteil wird der Energiefluss gestoppt, wenn die gleichgerichtete Spannung den Vorgabewert erreicht oder überschritten hat .
In einer Weiterbildung wird das erste Steuersignal so eingestellt, dass ein Strom, der durch den ersten Transistor fließt, kleiner oder gleich einem vorgegebenen Wert ist. Mit Vorteil wird dadurch ein Laststrom begrenzt.
In einer Weiterbildung ist vorgesehen, dass das Schalten des ersten Transistors in den inaktiven Betriebszustand ausschließlich im Nulldurchgang der Spannungsdifferenz, die zwischen seinem ersten und seinem zweiten Anschluss auftritt, erfolgt. Mit Vorteil werden dadurch Überspannungen vermieden, da der erste Transistor zu diesem Zeitpunkt stromlos ist .
In einer anderen Weiterbildung ist vorgesehen, den ersten Transistor ausschließlich in einen aktiven Betriebszustand oder in einen inaktiven Betriebszustand zu schalten, wenn eine Spannung über einer gesteuerten Strecke des ersten Tran- sistors sehr gering verglichen mit der Amplitude der Wechsel - Spannung ist.
Alternativ zu einer Wechselspannung kann auch eine Spannung mit einem anderen Zeitverlauf in eine gleichgerichtete Spannung konvertiert werden. Auch eine WechselSpannung mit überlagerter Gleichspannung kann gewandelt werden. Das Verfahren kann auch zur DC/DC-Wandlung eingesetzt werden, bei dem eine Spannung in eine niedrigere Spannung konvertiert wird.
Bezüglich anderen Weiterbildungen des Verfahrens wird auf die abhängigen Ansprüche verwiesen.
Zusammenfassend hat das vorgeschlagene Prinzip folgende Vor- teile:
Aktive Bauelemente werden anstelle von Dioden eingesetzt, wobei die aktiven Bauelemente auf einem Halbleiterschaltkreis realisiert werden können. Während Dioden eine Durchlass- beziehungsweise Knickspan- nung zeigen, wird gemäß dem vorgeschlagenen Prinzip die
Spannung über dem Transistor ausschließlich von dem Widerstand der gesteuerten Strecke zwischen ersten und zweiten Anschluss bestimmt.
Der Strom zwischen dem Eingang der Schaltungsanordnung und dem Ausgang der Schaltungsanordnung fließt ohne Spannungsabfall an einer Diode zu dem Ausgangsanschluss . Das vorgeschlagene Prinzip ermöglicht auch ein Konvertieren einer Spannung mit einer anderen Zeitabhängigkeit als einen Sinus-Verlauf in eine gleichgerichtete Spannung. Das vorgeschlagene Prinzip kann daher auch als DC/DC-
Wandler zur Abwärtswandlung eingesetzt werden. Da die aktiven Bauelemente gesteuert werden können, kann mit denselben Bauelementen die gleichgerichtete Spannung und/oder der durch den Ausgangsanschluss fließende Strom begrenzt werden. Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Bauelemente tragen gleiche Bezugszeichen. Insoweit Schaltungsteile in Bauelementen und ihrer Funktion übereinstimmen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.
Figuren IA und IB zeigen eine übliche Schaltungsanordnung.
Figuren 2A bis 2C zeigen Schaltungsanordnungen nach dem vorgeschlagenen Prinzip.
Figuren 3A bis 3D zeigen Weiterbildungen der Schaltungsanordnungen der Figuren 2A bis 2B gemäß dem vorgeschlagenen Prinzip.
Figuren 4A und 4B zeigen beispielhafte Weiterbildungen der Schaltungsanordnung gemäß Figur 3B nach dem vorgeschlagenen Prinzip.
Figur 5 zeigt eine beispielhafte Weiterbildung für einen ersten Transistor, der in den Figuren 2A, 2B und 3A bis 4B eingesetzt sein kann.
Figuren IA bis IB zeigen übliche Schaltungsanordnungen zur Konversion einer WechselSpannung in eine gleichgerichtete Spannung. Da die Figuren IA bis IB bereits in der Beschreibungseinleitung erläutert sind, wird hier auf eine Wiederholung der Figurenbeschreibung verzichtet.
Figur 2A zeigt eine beispielhafte Schaltungsanordnung zum Konvertieren einer Wechselspannung U-IN in eine gleichgerichtete Spannung U-OUT. Die Schaltungsanordnung weist einen ersten Transistor 40 auf, der mit seinem ersten Anschluss 41 mit dem Eingangsanschluss 1 der Schaltungsanordnung verbunden ist. Der erste Transistor 40 ist an seinem zweiten Anschluss 42 mit einem Ausgangsanschluss 5 der Schaltungsanordnung gekoppelt. Einer Steuerungsschaltung 20 werden an ihrem ersten und zweiten Eingang 21, 22 eine Spannung an dem ersten beziehungsweise zweiten Anschluss 41, 42 des ersten Transistors 40 zugeführt. An einem vierten Eingang 24 der Steuerungsschaltung kann ein Einstellsignal zugeführt werden. Dieses Einstellsignal kann beispielsweise einen Vorgabewert für die gleichgerichtete Spannung U-OUT oder einen oberen Grenzwert für einen durch den Ausgangsanschluss 5 fließenden Strom um- fassen. Die Steuerungsschaltung 20 ist ausgelegt, an ihrem ersten Ausgang 26 ein Steuersignal U-Sl an einen Steueran- schluss 43 des ersten Transistors 40 abzugeben.
Eine an dem Ausgangsanschluss 5 angeschlossene elektrische Last 7 umfasst in der gezeigten Ausführungsform einen Kondensator 9 oder eine aufladbare Batterie 10. An dem Eingangsan- schluss 1 der Schaltungsanordnung liegt in der gezeigten Ausführungsform ein sekundärseitiger Anschluss eines Transformators 4. Die Steuerungsschaltung 20 ist ausgelegt, mittels des Steuersignals U-Sl den ersten Transistor 40 nur dann in
Durchlass zu schalten, wenn die Spannung an dem ersten Anschluss 41 größer als die Spannung an dem zweiten Anschluss 42 des ersten Transistors 40 ist.
In einer Weiterbildung ist ein erster Widerstand 3 zwischen dem zweiten Anschluss 42 des ersten Transistors 40 und dem Ausgangsanschluss 5 geschaltet . Der Ausgangsanschluss 5 wird mit einem dritten Eingang 23 der Steuerungsschaltung 20 verbunden. Somit kann mit Vorteil in dieser Weiterbildung der Strom durch den ersten Transistor 40 mithilfe des ersten Widerstandes 3 bestimmt werden. Mit dieser Information wird das erste Steuersignal U-Sl so eingestellt, dass der Strom durch den ersten Widerstand 3 einen einstellbaren Grenzwert nicht überschreitet .
Die Schaltungsanordnung gemäß Figur 2A ist somit in der Lage, eine gleichgerichtete Spannung U-OUT aus einer Wechselspan- nung U-IN zu erzeugen, ohne dass der Wert der gleichgerichteten Spannung U-OUT um die Knickspannung einer Diode kleiner als der Scheitelwert der WechselSpannung U-IN ist.
Mit Vorteil kann somit ohne weitere Bauelemente im Leistungspfad die gleichgerichtete Spannung U-OUT und/oder der durch den Ausgang 5 fließende Strom begrenzt werden.
Figur 2B zeigt als Weiterbildung der Schaltungsanordnung ge- maß Figur 2A einen Aufbau der Steuerungsschaltung 20. Die Steuerungsschaltung 20 umfasst einen ersten Komparator 32, eine erste Zelle 30 und eine Steuerzelle 38. Mittels des ersten Komparators 32 wird die Spannung an dem ersten Anschluss 41 des ersten Transistors 40 und die Spannung an dem zweiten Anschluss 42 des ersten Transistors 40 verglichen. Ein Ausgangssignal des ersten Komparators 32 wird einem Eingang der ersten Zelle 30 zugeführt.
Die Steuerzelle 38 ist ausgelegt, an ihrem Ausgang 39 ein zweites Steuersignal U-S2 abzugeben, welches einem zweiten
Eingang der ersten Zelle 30 zugeführt ist. Die erste Zelle 30 kann als ein Schalter ausgebildet sein, der von dem Ausgangssignal des ersten Komparators 32 gesteuert wird und das an dem Ausgang 39 der Steuerzelle 38 anliegende zweite Steuer- signal U-S2 an den ersten Ausgang 26 der Schaltungsanordnung 20 abgibt. Somit kann in Abhängigkeit der Spannungen an dem ersten beziehungsweise zweiten Anschluss 41, 42 des ersten Transistors 40 das zweite Steuersignal U-S2 zu dem ersten Transistor 40 zum Einstellen des aktiven Betriebszustandes durchgeschaltet werden oder zum Einstellen des inaktiven Betriebszustandes nicht durchgeschaltet werden. Im inaktiven Betriebszustand zeigt die gesteuerte Strecke zwischen erstem und zweiten Anschluss 41, 42 des ersten Transistors 40 keine oder eine geringe Leitfähigkeit. Im aktiven Betriebszustand ist der erste Transistor 40 in Durchlass geschaltet. In einer nicht gezeigten Weiterbildung kann die erste Zelle 30 eine Impedanz umfassen, die den Ausgang der ersten Zelle 30 mit einer einstellbaren Spannung verbindet. Damit wird erreicht, dass der Steueranschluss 43 des ersten Transistors im Falle eines offenen Schalters in der ersten Zelle 30 nicht floated, sondern ein definiertes Potential aufweist. Damit wird erreicht, dass der erste Transistor 40 als offener Schalter wirkt und nicht in einem Undefinierten Zustand ist, wenn er sich in dem inaktiven Betriebszustand befindet.
In einer nicht gezeigten, anderen Ausführungsform kann die Steuerzelle 38 ausgelegt sein, an einem weiteren Ausgang ein weiteres Steuersignal abzugeben, das einem dritten Eingang der ersten Zelle 30 zugeleitet ist. Die erste Zelle 30 kann einen Umschalter umfassen, dessen Stellung vom Ausgang des ersten Komparators 32 abhängt und der zwischen den beiden Steuersignalen umschaltet. Somit können mit Vorteil zwei von Null verschiedene Spannungen als erstes Steuersignal U-Sl dem ersten Transistor 40 zugeführt sein, wobei eine der zwei Spannungen für das Einstellen des ersten Transistors 40 in einen aktiven Betriebszustand und eine weitere Spannung für das Einstellen des ersten Transistors 40 in einen inaktiven Betriebszustand ausgelegt ist.
Die Steuerzelle 38 ist ausgelegt dazu, einen Spannungsabfall für den ersten Widerstand 3 zu bestimmen. Aus dem Spannungsabfall über dem ersten Widerstand 3 kann der durch den ersten Transistor 40 fließende Strom ermittelt werden. Die Steuerzelle 38 ist ausgelegt, an ihrem Ausgang 39 die zweite Steu- erspannung U-S2 in der Höhe abzugeben, dass durch die Einstellung des ersten Transistors 40 ein oberer Grenzwert für den Strom, der durch den Ausgangsanschluss 5 und damit auch durch den Transistor 40 fließt, nicht überschritten wird. Es wird somit eine Einstellung des Durchlasswiderstandes des ersten Transistors 40 vorgenommen. Es ist ein Vorteil der U- berwachung des Stromes, dass dadurch die aufzuladende Batterie oder eine andere elektrische Last vor einem zu großen Strom geschützt wird, die Auswirkungen eines Kurzschlusses in der elektrischen Last begrenzt werden und der erste Transistor 40 gegenüber einer Stromüberlastung gesichert wird.
Figur 2C zeigt eine beispielhafte Weiterbildung von Figur 2B.
In Figur 2C ist der erste Transistor 40 als ein Feldeffekt- Transistor ausgebildet. Ein Bulk-Anschluss 44 des ersten Transistors 40 ist mit dem ersten Anschluss 41 des ersten Transistors 40 oder mit dem zweiten Anschluss 42 des ersten
Transistors 40 in Abhängigkeit von der Spannung am ersten Anschluss 41 und der Spannung am zweiten Anschluss 42 gekoppelt.
Der Bulk-Anschluss 44 des ersten Transistors 40 ist gemäß Figur 2C mit einem sechsten Ausgang 115 der Steuerungsschaltung 20 verbunden. Der sechste Ausgang 115 ist mittels eines ersten Schalters 112 mit dem ersten Eingang 21 der Steuerungsschaltung 20 und damit mit dem ersten Anschluss 41 des ersten Transistors 40 und mittels eines zweiten Schalters 113 mit dem zweiten Eingang 22 der Steuerungsschaltung 20 und damit mit dem zweiten Anschluss 42 des ersten Transistors 40 gekoppelt. Welcher der beiden Schalter 112, 113 geschlossen ist, kann mittels eines weiteren Komparators, der nicht gezeigt ist und dem die Spannungen am ersten und am zweiten Anschluss 41,42 des ersten Transistors 40 zugeführt sind, festgestellt werden.
Mit Vorteil können die Steuersignale für die beiden Schalter 112, 113 aus dem Signal am Ausgang des ersten Komparators 32 ermittelt werden.
Ist der erste Transistor 40, wie in Figur 2C gezeigt, als ein p-Kanal-Feldeffekt-Transistor ausgebildet, so wird bei posi- tiven Signal am Ausgang des ersten Komparators 32 der erste Schalter 112 geschlossen und bei einem negativen Signal oder einem logischen Signal 0 der erste Schalter 112 geöffnet. Ein Inverter 114 ist zwischen dem Ausgang des ersten Komparators 32 und einem Steuereingang des zweiten Schalters 113 geschaltet, so dass bei positivem Signal am Ausgang des ersten Komparators 32 der zweite Schalter 112 geöffnet und bei einem negativen Signal oder einem logischen Signal 0 der zweite Schalter 112 geschlossen wird.
Damit ist mit Vorteil der Bulk-Anschluss 44 des ersten Transistors 40 in der Ausbildung als ein p-Kanal-Feldeffekt- Transistor mit dem ersten Anschluss 41, falls dieser ein höheres Potential verglichen mit dem zweiten Anschluss 42 aufweist, und im anderen Fall mit dem zweiten Anschluss 42 verbunden. Der Bulk-Anschluss 44 des ersten Transistors 40 wird somit mit dem höheren Potential der beiden Potentiale am ers- ten beziehungsweise zweiten Anschluss 41, 42 des ersten Transistors 40 beaufschlagt. Die Dioden von dem Bulk-Anschluss zu dem ersten Anschluss 41 und von dem Bulk-Anschluss zu dem zweiten Anschluss 42 im p-Kanal-Feldeffekttransistor sind somit mit Vorteil in Sperrrichtung gepolt.
Figur 3A zeigt eine beispielhafte Weiterbildung der Schal - tungsanordnung gemäß Figur 2A und weist zusätzlich einen zweiten Transistor 50 auf, der mit seinem ersten Anschluss 51 mit einem zweiten Eingangseinschluss 2 verbunden ist und mit seinem zweiten Anschluss 52 an den zweiten Anschluss 42 des ersten Transistors 40 angeschlossen ist. Der zweite Anschluss 42 des ersten Transistors 40 ist über den ersten Widerstand 3 mit dem Ausgangsanschluss 5. der Schaltungsanordnung verbunden.
Ein Bulk-Anschluss 54 des zweiten Transistors 50 wird wie der Bulk-Anschluss 44 des ersten Transistors 40 angesteuert. Dazu kann in einer Ausführungsform eine Schaltung wie in Figur 2C vorgesehen sein.
Die Steuerungsschaltung 20 ist ausgelegt, an ihrem zweiten Ausgang 27 ein drittes Steuersignal U-S3 bereitzustellen, welches dem Steueranschluss 53 des zweiten Transistors 50 zugeführt ist. Der Steuerschaltung 20 wird an ihrem fünften Eingang 25 die an dem weiteren Eingangsanschluss 2 anliegende Spannung zugeführt, die auch an dem ersten Anschluss 51 des zweiten Transistors 50 anliegt. Somit ist das dritte Steuersignal U-S3 derart ausgelegt, dass der zweite Transistor 50 nur dann in Durchlass geschaltet ist, wenn die Spannung an dem ersten Anschluss 51 höher als die Spannung an dem zweiten Anschluss 52 des zweiten Transistors 50 ist . Im umgekehrten Fall ist das dritte Steuersignal U-S3 ausgelegt, den zweiten Transistor 50 in einen inaktiven Betriebszustand einzustellen. Somit kann mit Vorteil die WechselSpannung U-IN effektiver als mittels der Schaltungsanordnung in Figur 2A ausgenützt werden.
Figur 3B zeigt eine Weiterbildung der Schaltungsanordnung gemäß Figur 3A. In Figur 3B ist die Steuerungsschaltung 20 in ihren Details gezeigt. Die Steuerungsschaltung 20 ist in Figur 3B in Analogie zur Steuerungsschaltung in Figur 2B ausge- führt.
Dem ersten Komparator 32 und einem zweiten Komparator 33 werden eingangsseitig die Spannungen an den ersten beziehungsweise zweiten Anschlüssen 41, 42, 51, 52 des ersten und des zweiten Transistors 40, 50 zugeführt. Das Signal an dem Ausgang des ersten Komparators 32 und einem Ausgang des zweiten Komparators 33 dient zur Einstellung eines Schalters oder eines Umschalters in der ersten Zelle 30 beziehungsweise einer zweiten Zelle 31. Somit werden mit Vorteil jeweils der erste und der zweite Transistor 40, 50 nur dann in Durchlass geschaltet, wenn ein Energiefluss vom Eingangsanschluss 1 beziehungsweise 2 zum Ausgangsanschluss 5 der Schaltungsanordnung möglich ist.
Das Signal an dem Ausgang des ersten Komparators 32 kann zur Einstellung einer Spannung an dem Bulk-Anschluss 44 des ersten Transistors 40 und entsprechend kann das Signal an dem Ausgang des zweiten Komparators 33 zur Einstellung einer Spannung an dem Bulk-Anschluss 54 des zweiten Transistors 50 in einer nicht gezeigten Weiterbildung eingesetzt sein.
Die Steuerzelle 38 gibt an ihrem Ausgang 39 das zweite Steuersignal U-S2 parallel an die erste und die zweite Zelle 30, 31. Das Steuersignal U-S2 ist so ausgelegt, dass der Strom durch den Widerstand 3 kleiner oder gleich einem vorgegebenen Grenzwert für den Strom ist. Mit der Höhe der Spannung an den Steueranschlüssen 43, 53 des ersten und des zweiten Transistors 40, 50 ist mit Vorteil ein Durchlasswiderstand des ersten Transistors 40 und des zweiten Transistors 50 eingestellt. Dieser Durchlasswiderstand dient der Strombegrenzung durch den ersten und den zweiten Transistor 40, 50 und zur Begrenzung der Spannung, die an der angeschlossenen elektrischen Last 7 anliegt.
Figur 3C zeigt eine Weiterbildung der Schaltungsanordnung gemäß Figur 3A nach dem vorgeschlagenen Prinzip.
Zu dem ersten Transistor 40 ist in der Schaltungsanordnung gemäß Figur 3C eine Serienschaltung parallel geschaltet, umfassend einen dritten Transistor 60 und einen zweiten Widerstand 17. Analog ist zum zweiten Transistor 50 eine Serien- Schaltung, umfassend einen vierten Transistor 70 und einen dritten Widerstand 18, parallel geschaltet.
An den Steuereingängen des ersten Transistors 40 und des dritten Transistors 60 liegt das erste Steuersignal U-Sl an. Analog liegt an den Steueranschlüssen des zweiten und des vierten Transistors 50, 70 das dritte Steuersignal U-S3 an.
Spannungsabgriffe an dem zweiten Widerstand 17 beziehungsweise dem dritten Widerstand 18 dienen zur Bestimmung eines Spannungsabfalls über dem zweiten Widerstand 17 beziehungsweise dem dritten Widerstand 18. Dazu ist in dem gezeigten Ausführungsbeispiel ein Umschalter 100 vorgesehen, der zwi- sehen einem Anschluss des zweiten Widerstandes 17 und einem Anschluss des dritten Widerstandes 18 umschaltet, so dass eine Spannung an einem der beiden Anschlüsse einem siebten Eingang 103 der Steuerungsschaltung 20 zugeführt ist. Der Um- Schalter 100 wird über ein Signal gesteuert, das die Steuerungsschaltung 20 an ihrem fünften Ausgang 99 bereithält. Die zur Bestimmung einer Spannungsdifferenz über dem zweiten beziehungsweise dritten Widerstand 17, 18 benötigte weitere Spannung ist über den zweiten Eingang 22 der Steuerungsschal - tung 20 zugeleitet.
Aus den Spannungswerten und den Widerstandswerten des zweiten und des dritten Widerstands 17, 18 kann auf den Stromfluss durch die Parallelschaltung aus dem erstem Transistor 40 be- ziehungsweise dem dritten Transistor 60 und dem zweiten Widerstand 17 geschlossen werden und die erste Steuerspannung U-Sl so eingestellt werden, dass der durch den Ausgangsan- schluss 5 fließende Strom kleiner als der einstellbare Grenzwert ist . Ebenso kann analog auf den Stromfluss durch die Pa- rallelschaltung, gebildet aus dem zweiten Transistor 50 und der Serienschaltung aus dem vierten Transistor 70 und dem dritten Widerstand 18, geschlossen werden.
In der Schaltungsanordnung gemäß Figur 3C ist im Vergleich zur Figur 3B der erste Widerstand 3 nicht notwendig. Somit fließt mit Vorteil der Hauptteil des Stromes vom Eingangsan- schluss 1 zum Ausgangsanschluss 5 in einer Halbwelle der WechselSpannung U-IN nur über ein Bauelement, nämlich den ersten Transistor 40 in einer Halbwelle und den zweiten Tran- sistor 50 in der folgenden Halbwelle. Dies wiederholt sich periodisch. Mit Vorteil werden somit Energieverluste durch ohmsche Verluste im Hauptstromzweig beziehungsweise im ersten Widerstand 3 vermieden.
Figur 3D zeigt eine andere Ausführungsform der Schaltungsanordnung gemäß Figur 3A beziehungsweise 3C. In Figur 3D ist die Serienschaltung, umfassend den zweiten Widerstand 17 und den dritten Transistor 60 in vertauschter Weise mit dem ersten Transistor 40 parallel geschaltet. Während in der Schaltungsanordnung gemäß Figur 3C der zweite Wi- derstand 17 mit einem seiner Anschlüsse mit dem Ausgangsan- schluss 5 der Schaltungsanordnung verbunden ist, so ist in Figur 3D der zweite Widerstand 17 an einem Anschluss mit dem Eingangsanschluss 1 der Schaltungsanordnung verbunden.
Ein Spannungsabfall über dem zweiten Widerstand 17 beziehungsweise dem dritten Widerstand 18 wird der Steuerungsschaltung 20 zugeführt.
In der in Figur 3D gezeigten beispielhaften Ausführungsform wird der Spannungsabfall über den zweiten Widerstand 17 beziehungsweise den dritten Widerstand 18 mittels eines Umschalters 101 und eines weiteren Umschalters 102 der Steuerungsschaltung 20 zugeführt. Dazu stellt die Steuerungsschaltung 20 an ihrem fünften Ausgang 99 ein Steuersignal zum Ein- stellen des Umschalters 101 und des weiteren Umschalters 102 zur Verfügung .
Die in den Figuren 3C und 3D gezeigten Weiterbildungen können auch auf die Figuren 2A bis 2C angewendet werden, um den Wi- derstand 3 zu ersetzen. Dazu ist wie in den Figuren 3C und 3D der dritte Widerstand 60 mit in Serie geschaltetem zweiten Widerstand 17 parallel zu dem ersten Transistor 40 in den Figuren 2A bis 2C zu schalten.
Figur 4A zeigt eine beispielhafte Weiterbildung der Schaltungsanordnung gemäß Figur 3B .
Eine Serienschaltung aus einer ersten und einer zweiten Diode 85, 95 ist zwischen den beiden Eingangsanschlüssen 1, 2 ge- schaltet. Dabei ist eine Kathode der ersten Diode 85 mit dem ersten Anschluss 41 des ersten Transistors 40 und eine Anode der ersten Diode 85 mit dem Bezugspotentialanschluss 8 ver- bunden. Eine Anode der zweiten Diode 95 ist ebenfalls mit dem Bezugspotentialanschluss 8 verbunden; eine Kathode der zweiten Diode 95 ist mit dem ersten Anschluss 51 des zweiten Transistors 50 verbunden. Bei einer pn-Diode ist die Kathode der n-dotierte Halbleiterbereich und die Anode der p-dotierte Halbleiterbereich.
Ist die Spannung zwischen erstem Anschluss 41 des ersten Transistors 40 und Bezugspotentialanschluss 8 negativ, so fließt durch die erste Diode 85 ein Strom; ist diese Spannung positiv, so fließt kein Strom.
Ist die Spannung zwischen erstem Anschluss 51 des zweiten Transistors 50 und Bezugspotentialanschluss 8 negativ, so fließt durch die zweite Diode 95 ein Strom; ist diese Spannung positiv, so fließt kein Strom.
Damit kann mit Vorteil ein geringerer Brummspannungsanteil an der gleichgerichteten Spannung U-OUT verglichen mit dem Brummspannungsanteil in den Anordnungen in den Figuren 2A bis 2C erzielt werden.
Auch Schaltungsteile aus den Figuren 3A, 3C und 3D sind mit der Serienschaltung aus der ersten und der zweiten Diode 85, 95 kombinierbar.
Figur 4B zeigt eine weitere beispielhafte Weiterbildung der Schaltungsanordnung gemäß Figur 3B.
Zusätzlich umfasst die Schaltungsanordnung gemäß Figur 4B einen fünften und einen sechsten Transistor 80, 90. Der fünfte Transistor 80 ist an seinem ersten Anschluss 81 mit dem Ein- gangsanschluss 1 der Schaltungsanordnung verbunden. Der sechste Transistor 90 ist an seinem ersten Anschluss 91 mit dem weiteren Eingangsanschluss 2 der Schaltungsanordnung verknüpft. Ein zweiter Anschluss 82 des fünften Transistors 80 ist mit einem zweiten Anschluss 92 des sechsten Transistors 90 verbunden. Der zweite Anschluss 82 des fünften Transistors 80 ist in der gezeigten Ausführungsform mit einem Bezugspo- tenzialanschluss 8 verknüpft.
Die Steuersignale an einem Steuereingang 83 des fünften Transistors 80 und an einem Steuereingang 93 des sechsten Transistors 90 werden in der Schaltungsanordnung gemäß Figur 4 mittels eines dritten und vierten Komparators 34, 35 und eines ersten und eines zweiten Digitalgatters 36, 37 erzeugt. Dazu ist der dritte Komparator 34 eingangsseitig mit dem Ein- gangsanschluss 1 sowie einer Spannungsquelle 109 gekoppelt. Entsprechend ist der vierte Komparator 35 eingangsseitig mit dem weiteren Eingangsanschluss 2 der Schaltungsanordnung und der Spannungsquelle 109 verbunden. Die Ausgänge des ersten und des vierten Komparators 34, 35 sind mittels der Logikgatter 36, 37 an den Steueranschluss 83 des fünften Transistors 80 und an den Steueranschluss 93 des sechsten Transistors 90 angeschlossen .
Das erste und das zweite Logikgatter 36, 37 kann gemäß der in Figur 4 gezeigten Ausführungsform als ein erstes und zweites Oder-Gatter 36, 37 realisiert sein und ein RS-Flip-Flop bilden. Dabei ist ein Ausgang des ersten Komparators 34 mit einem Eingang des ersten Oder-Gatters 36 verbunden. Ein Ausgang des ersten Oder-Gatters 36 ist mit dem Steueranschluss 83 des fünften Transistors 80 und mit einem Eingang des zweiten O- der-Gatters 37 verbunden. Ein Ausgang des zweiten Komparators 35 ist mit einem weiteren Eingang des zweiten Oder-Gatters 37 verknüpft. Ein Ausgang des zweiten Oder-Gatters 37 ist mit dem Steueranschluss 93 des sechsten Transistors 90 und einem weiteren Eingang des ersten Oder-Gatters 36 gekoppelt.
Anstelle der beiden Oder-Gatter 36, 37 kann auch ein RS-Flip- Flop, das NOR-Gattern umfasst oder das einzelne Transistoren anstelle kompletter Gatter umfasst, zwischen den beiden Kom- paratoren 34, 35 und den beiden Steueranschlüssen 83, 93 geschaltet sein. Somit kann mit Vorteil eine WechselSpannung U-IN in eine gleichgerichtete Spannung U-OUT konvertiert werden. Dies wird mit einer Schaltungsanordnung realisiert, die Anteile sowohl der positiven wie auch der negativen Halbwellen der Wechsel - Spannung U-IN zum Erzeugen der gleichgerichteten Spannung U- OUT einsetzt.
Die Schaltungsanordnung ist somit ausgelegt, effizient die WechselSpannung oder eine an ihrem Eingangsanschluss anliegende Spannung mit anderem Zeitverlauf zu wandeln.
Figur 5 zeigt eine beispielhafte Weiterbildung für einen ersten Transistor 40, der in den Figuren 2A, 2B, 3A bis 4 einge- setzt sein kann. Entsprechend können auch der zweite bis sechste Transistor 50, 60, 70, 80, 90 in den Figuren 3A bis 4B weitergebildet sein.
In der Weiterbildung wird anstelle des ersten Transistors 40 eine Serienschaltung aus einem siebten und einem achten Transistor 45, 46 gebildet. Die Steueranschlüsse der beiden Transistoren 45, 46 werden miteinander verbunden und erhalten dasselbe Signal . Sie bilden damit zusammen den Steueran- schluss 43 des ersten Transistors. Ein Anschluss des siebten Transistors 45 bildet den ersten Anschluss des ersten Transistors 40. Ein Anschluss des achten Transistors 45 bildet den zweiten Anschluss des ersten Transistors 40.
Ein Bulk-Anschluss und ein weiterer Anschluss des siebten Transistors 45 wird mit einem Bulk-Anschluss und einem weiteren Anschluss des achten Transistors 46 verbunden.
Damit sind die Spannungen zwischen den Bulk-Anschlüssen der beiden Transistoren 45, 46 und den anderen Anschlüssen redu- ziert und das Risiko, dass eine Source-Bulk-Diode oder Drain- Bulk-Diode leitend wird, verringert. Bezugszeichenliste
I, 2 Eingangsanschluss 3 erster Widerstand 4 Transformator
5 Ausgangsanschluss
7 elektrische Last
8 Bezugspotentialanschluss
9 Kondensator 10 Batterie
II, 12, 13, 14 Diode
15 Ladeschaltung
20 Steuerungsschaltung
21 erster Eingang 22 zweiter Eingang
23 dritter Eingang
24 vierter Eingang
25 fünfter Eingang 26 erster Ausgang 27 zweiter Ausgang
28 dritter Ausgang
29 vierter Ausgang
30 erste Zelle
31 zweite Zelle 32 erster Komparator
33 zweiter Komparator
34 dritter Komparator
35 vierter Komparator
36 erstes Logikgatter 37 zweites Logikgatter
38 Steuerzelle
40 erster Transistor
41 erster Anschluss 42 zweiter Anschluss
43 Steueranschluss
44 Bulk-Anschluss
45 siebter Transistor 46 achter Transistor
50 zweiter Transistor
51 erster Anschluss
52 zweiter Anschluss
53 Steueranschluss 54 Bulk-Anschluss
60 dritter Transistor
61 erster Anschluss
62 zweiter Anschluss
63 Steueranschluss 70 vierter Transistor
71 erster Anschluss
72 zweiter Anschluss
73 Steueranschluss
80 fünfter Transistor 81 erster Anschluss
82 zweiter Anschluss
83 Steueranschluss 85 erste Diode
90 sechster Transistor 91 erster Anschluss
92 zweiter Anschluss
93 Steueranschluss 95 zweite Diode
99 fünfter Ausgang 100, 101, 102 Umschalter
103 siebter Eingang
104 achter Eingang
105 neunter Eingang 109 Spannungsquelle
110, 111 Inverter
112 erster Schalter
113 zweiter Schalter 114 Inverter
115 sechster Ausgang
120 Steuerungsschaltungsteil
U-IN WechselSpannung
U-OUT gleichgerichtete Spannung U-Sl erstes Steuersignal
U-S2 zweites Steuersignal
U-S3 drittes Steuersignal

Claims

Patentansprüche
1. Schaltungsanordnung zum Konvertieren einer WechselSpannung (U-IN) in eine gleichgerichtete Spannung (U-OUT) , umfassend: einen ersten Transistor (40) mit einem ersten und einem zweiten Anschluss (41, 42) und einem Steueranschluss (43), dessen erster Anschluss (41) mit einem Eingangsan- schluss (1) der Schaltungsanordnung zum Zuführen der WechselSpannung (U-IN) und dessen zweiter Anschluss (42) mit einem Ausgangsanschluss (5) der Schaltungsanordnung zur Abgabe der gleichgerichteten Spannung (U-OUT) gekoppelt ist, und eine Steuerungsschaltung (20) mit einem ersten und einem zweiten Eingang (21, 22) sowie einem ersten Ausgang (26), deren erster Eingang (21) mit dem ersten Anschluss (41) des ersten Transistors (40), deren zweiter Eingang (22) mit dem zweiten Anschluss (42) des ersten Transistors (40) und deren erster Ausgang (26) mit dem Steueran- Schluss (43) des ersten Transistors (40) zur Zuführung eines ersten Steuersignals (U-Sl) an den ersten Transistor (40) gekoppelt ist und die Steuerungsschaltung dazu ausgelegt ist, in Abhängigkeit von einer ersten Spannung am ersten Eingang (21) und einer zweiten Spannung am zweiten Eingang (22) das erste Steuersignal (U-Sl) einzustellen.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Steuerungsschaltung (20) zum Vergleich der ersten Spannung an dem ersten Eingang (21) und der zweiten Spannung an dem zweiten Eingang (22) und zum Einstellen des ersten Steuersignals (U-Sl) derart ausgelegt ist, dass der erste Tran- sistor (40) in einen aktiven Betriebszustand geschaltet ist, sofern der momentane Wert der ersten Spannung größer als der momentane Wert der zweiten Spannung ist, und dass der erste Transistor (40) in einen inaktiven Betriebszustand geschaltet ist, sofern momentane Wert der ersten Spannung kleiner als der momentane Wert der zweiten Spannung ist.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein erster Widerstand (3) zwischen dem zweiten Anschluss (42) des ersten Transistors (40) und dem Ausgangsanschluss (5) der Schaltungsanordnung gekoppelt ist und die Steuerungsschaltung (20) an einem dritten Eingang (23) mit dem Ausgangsanschluss (5) gekoppelt ist und ausgelegt ist, das erste Steuersignal (U-Sl) so einzustellen, dass der Strom durch den ersten Widerstand (3) kleiner als ein einstellbarer Grenzwert für den Strom ist.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Steuerungsschaltung (20) zum Vergleich der gleichgerichteten Spannung (U-OUT) mit einem einstellbaren Wert für die gleichgerichtete Spannung und zum Einstellen des ersten Steuersignals (U-Sl) derart ausgelegt ist, dass der erste Tran- sistor (40) anstelle eines aktiven Betriebszustands in einen inaktiven Betriebszustand geschaltet ist, sofern der momentane Wert der gleichgerichteten Spannung (U-OUT) größer als der einstellbare Wert für die gleichgerichtete Spannung ist.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Steuerungsschaltung (20) ausgelegt ist, an einem vierten
Eingang (24) ein Einstellsignal zu empfangen und in Abhängig- keit zusätzlich von dem Einstellsignal das an dem ersten Ausgang (26) der Steuerungsschaltung (20) abzugebende erste Steuersignal (U-Sl) so einzustellen, dass der erste Transistor (40) sich in dem aktiven oder dem inaktiven Betriebszu- stand befindet .
6. Schaltungsanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Steuerungsschaltung (20) umfasst : - einen ersten Komparator (32) , dessen erster Eingang mit dem ersten Eingang (21) der Steuerungsschaltung (20) und dessen zweiter Eingang mit dem zweiten Eingang (22) der Steuerungsschaltung (20) gekoppelt ist, eine Steuerzelle (38) , die zur Abgabe eines zweiten Steu- ersignals (U-S2) an ihrem Ausgang (39) ausgelegt ist, und eine erste Zelle (30) , deren erster Eingang mit einem Ausgang des ersten Komparators (32) und deren zweiter Eingang mit dem Ausgang (39) der Steuerzelle (38) gekoppelt ist und deren Ausgang mit dem ersten Ausgang (26) der Steuerungsschaltung (20) gekoppelt ist.
7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, dass die erste Zelle (30) einen Schalter oder einen Umschalter um- fasst, dessen Steuereingang mit dem Ausgang des ersten Komparators (32) verbunden ist.
8. Schaltungsanordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Steuerzelle (38) zum Einstellen eines zweiten Steuersignals (U-S2) an seinem Ausgang (39) derart ausgelegt ist, dass mittels des ersten Steuersignals (U-Sl) der Strom durch den ersten Widerstand (3) auf einen Wert, der kleiner als der einstellbare Grenzwert für den Strom ist, eingestellt ist.
9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Schaltungsanordnung einen zweiten Transistor (50) mit einem ersten und einem zweiten Anschluss (51, 52) und einem Steueranschluss (53) umfasst, dessen erster Anschluss (51) mit einem weiteren Eingangsanschluss (2) der Schaltungsanord- nung, dessen zweiter Anschluss (52) mit dem zweiten Anschluss (42) des ersten Transistors (40) und dessen Steueranschluss (53) mit einem zweiten Ausgang (27) der Steuerungsschaltung (20) gekoppelt ist und die Steuerungsschaltung dazu ausgelegt ist, an ihrem zweitem Ausgang (27) ein drittes Steuersignal (U-S3) bereitzustellen.
10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, dass die Steuerungsschaltung (20) umfasst: - einen zweiten Komparator (33), dessen einer Eingang mit einem fünften Eingang (25) der Steuerungsschaltung (20) und dessen anderer Eingang mit dem zweiten Eingang (22) der Steuerungsschaltung (20) gekoppelt ist, und eine zweite Zelle (31) , deren erster Eingang mit einem Ausgang des zweiten Komparators (33) und deren zweiter
Eingang mit dem Ausgang (39) der Steuerzelle (38) gekoppelt ist und deren Ausgang mit dem zweiten Ausgang (27) der Steuerungsschaltung (20) gekoppelt ist.
11. Schaltungsanordnung nach einem der Ansprüche 1, 2, 4 bis 7, 9 oder 10, dadurch gekennzeichnet, dass die Schaltungsanordnung eine Serienschaltung umfasst, aufweisend einen dritten Transistor (60) und einen zweiten Widerstand (17) , wobei die Serienschaltung eingangsseitig und aus- gangsseitig parallel zu dem ersten Transistor (40) geschaltet ist.
12. Schaltungsanordnung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die Schaltungsanordnung umfasst: - einen fünften Transistor (80) mit einem ersten und einem zweiten Anschluss (81, 82) und einem Steueranschluss (83), dessen erster Anschluss (81) mit dem Eingangsan- schluss (1) der Schaltungsanordnung gekoppelt ist, und einen sechsten Transistor (90) mit einem ersten und einem zweiten Anschluss (91, 92) und einem Steueranschluss
(93) , dessen erster Anschluss (91) mit dem weiteren Ein- gangsanschluss (2) der Schaltungsanordnung und dessen zweiter Anschluss (92) mit dem zweiten Anschluss (82) des fünften Transistors (80) gekoppelt ist.
13. Schaltungsanordnung nach Anspruch 12, dadurch gekennzeichnet, dass die Schaltungsanordnung ein Steuerungsschaltungsteil (120) umfasst, aufweisend: - einen dritten Komparator (34) , dessen erster Eingang mit dem Eingangsanschluss (1) der Schaltungsanordnung und dessen zweiter Eingang mit dem Bezugspotentialanschluss (8) gekoppelt ist, einen vierten Komparator (35) , dessen erster Eingang mit dem weiteren Eingangsanschluss (2) der Schaltungsanordnung und dessen zweiter Eingang mit dem zweiten Eingang des ersten Komparators (34) gekoppelt ist, ein erstes Logikgatter (36) , dessen erster Eingang mit einem Ausgang des ersten Komparators (34) und dessen Ausgang mit dem Steueranschluss (83) des dritten Transistors (80) verbunden ist, - ein zweites Logikgatter (37) , dessen erster Eingang mit einem Ausgang des zweiten Komparators (35) , dessen zweiter Eingang mit einem Ausgang des ersten Logikgatters (36) und dessen Ausgang mit dem Steueranschluss (93) des sechsten Transistors (90) verbunden ist.
14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, dass die Kopplung des zweiten Eingangs des dritten Komparators (34) mit dem Bezugspotentialanschluss (8) eine Spannungsquel- Ie (109) umfasst.
15. Schaltungsanordnung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die Schaltungsanordnung umfasst : - eine erste Diode (85) , deren Kathode mit dem ersten An- schluss (41) des ersten Transistors (40) und deren Anode mit dem Bezugspotentialanschluss (8) verbunden ist, und eine zweite Diode (95) , deren Kathode mit dem ersten An- schluss (51) des zweiten Transistors (50) und deren Anode mit dem Bezugspotentialanschluss (8) verbunden ist.
16. Schaltungsanordnung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass wenigstens einer der Transistoren (40, 50, 60, 70, 80, 90) als ein Feldeffekt-Transistor ausgebildet ist.
17. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, dass der Feldeffekt-Transistor als ein Metall-Oxid-Halbleiter Feldeffekt-Transistor ausgebildet ist.
18. Schaltungsanordnung nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass an den Eingangsanschluss (1) der Schaltungsanordnung ein erster sekundärseitiger Anschluss eines Transformators (4) und an den weiteren Eingangsanschluss (2) der Schaltungsanordnung oder einen Bezugspotentialanschluss (8) der Schaltungsanord- nung ein zweiter sekundärseitiger Anschluss des Transformators (4) anschließbar ist.
19. Verfahren zum Konvertieren einer WechselSpannung (U-IN) in eine gleichgerichtete Spannung (U-OUT) , umfassend die folgenden Schritte:
Vergleichen eines aktuellen Wertes einer ersten Spannung an einem ersten Anschluss (41) eines ersten Transistors (40) mit einem aktuellen Wert einer zweiten Spannung an einem zweiten Anschluss (42) des ersten Transistors (40) , an dessen erstem Anschluss (41) die Wechselspannung (U- IN) anliegt und dessen zweiter Anschluss (42) mit einem Ausgangsanschluss (5) , an dem die gleichgerichtete Spannung (U-OUT) anliegt, gekoppelt ist, Einstellen eines ersten Steuersignals (U-Sl) , das einem Steueranschluss (43) des ersten Transistors (40) zugeleitet wird, so dass der erste Transistor (40) in einen aktiven Betriebszustand geschaltet wird, falls der aktuelle Wert der ersten Spannung an dem ersten Anschluss (41) des ersten Transistors (40) höher als der aktuelle Wert der zweiten Spannung an dem zweiten Anschluss (42) des ersten Transistors (40) ist, und sonst in einen inaktiven Betriebszustand geschaltet wird.
20. Verfahren nach Anspruch 19, gekennzeichnet durch
Vergleichen der gleichgerichteten Spannung (U-OUT) mit einem einstellbaren Wert für die gleichgerichtete Span- nung,
Einstellen des ersten Steuersignals (U-Sl) so, dass der erste Transistor (40) in einen inaktiven Betriebszustand geschaltet wird, falls die gleichgerichteten Spannung (U- OUT) größer als der eingestellte Wert für die gleichge- richtete Spannung (U-OUT) ist.
21. Verfahren nach Anspruch 19 oder 20, gekennzeichnet durch
Einstellen des ersten Steuersignals (U-Sl) in dem aktiven Be- triebszustand so, dass ein momentaner Strom, welcher durch den ersten Transistor (40) fließt, kleiner als ein einstellbarer Wert ist .
22. Verfahren nach einem der Ansprüche 19 bis 21, gekennzeichnet durch
Bestimmen eines Durchschnittswertes eines Strom, der durch den ersten Transistor (40) während N Perioden der Wechselspannung (U-IN) fließt, Vergleichen mit einem einstellbaren Durchschnittswert und - Einstellen der ersten Steuersignals (U-Sl) in der nächsten Periode derart, dass der erste Transistor (40) sich während einer gesamten Halbwelle in dem aktiven Betriebszustand befindet, wenn der Durchschnittswert des Stromes sich unter dem einstellbaren Wert befindet, und der erste Transistor (40) sich während einer gesamten Halbwelle in dem inaktiven Betriebszustand befindet, wenn der Durchschnittswert des Stromes sich über dem einstellbaren Wert befindet .
23. Verfahren nach einem der Ansprüche 19 bis 22, gekennzeichnet durch
Einstellen des ersten Steuersignals (U-Sl) derart, dass der erste Transistor (40) dann eingeschaltet wird, wenn eine
Spannungsdifferenz zwischen dessen ersten Anschluss (41) und dessen zweiten Anschluss (42) verglichen mit einer Amplitude der WechselSpannung U-IN gering ist.
PCT/EP2006/007028 2005-07-18 2006-07-17 Schaltungsanordnung und verfahren zum konvertieren einer wechselspannung in eine gleichgerichtete spannung WO2007017057A2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/995,881 US8134847B2 (en) 2005-07-18 2006-07-17 Circuit arrangement and method for converting an alternating voltage into a rectified voltage
GB0800544A GB2441934A (en) 2005-07-18 2006-07-17 Circuit arrangement and method for converting an alternating voltage into a rectified voltage

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005033477.6A DE102005033477B4 (de) 2005-07-18 2005-07-18 Schaltungsanordnung und Verfahren zum Konvertieren einer Wechselspannung in eine gleichgerichtete Spannung
DE102005033477.6 2005-07-18

Publications (2)

Publication Number Publication Date
WO2007017057A2 true WO2007017057A2 (de) 2007-02-15
WO2007017057A3 WO2007017057A3 (de) 2007-07-19

Family

ID=37575570

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2006/007028 WO2007017057A2 (de) 2005-07-18 2006-07-17 Schaltungsanordnung und verfahren zum konvertieren einer wechselspannung in eine gleichgerichtete spannung

Country Status (4)

Country Link
US (1) US8134847B2 (de)
DE (1) DE102005033477B4 (de)
GB (1) GB2441934A (de)
WO (1) WO2007017057A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015001705B3 (de) * 2015-02-13 2016-06-23 Dialog Semiconductor (Uk) Limited Stromgesteuerte aktive Diode

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007046705B3 (de) 2007-09-28 2009-04-30 Infineon Technologies Austria Ag Schaltung für eine aktive Diode und Verfahren zum Betrieb einer aktiven Diode
US8330549B1 (en) 2012-04-26 2012-12-11 Global Ionics LLC Oscillator circuit with voltage booster
US9793803B2 (en) * 2013-03-15 2017-10-17 Infineon Technologies Austria Ag Power converter circuit
US10615712B2 (en) * 2016-11-11 2020-04-07 Qualcomm Incorporated Self-powered clock input buffer
US10425073B1 (en) * 2018-03-23 2019-09-24 Dialog Semiconductor B.V. Digital active diode circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0736959A1 (de) * 1995-04-07 1996-10-09 STMicroelectronics S.A. Verlustarme Leistungssteller
WO1999052200A1 (en) * 1998-04-08 1999-10-14 Semi-Tech Design, Inc. Method and circuit for operating a transistor as a rectifier
US20020141214A1 (en) * 2001-03-28 2002-10-03 Koninklijke Philips Electronics N.V. Synchronous rectifiers
US6501320B1 (en) * 2000-07-25 2002-12-31 Exar Corporation Self-powered, maximum-conductive, low turn-on voltage CMOS rectifier
GB2395378A (en) * 2001-12-03 2004-05-19 Murata Manufacturing Co Switching power supply
WO2005013468A1 (en) * 2003-08-01 2005-02-10 Philips Intellectual Property & Standards Gmbh Output voltage control of a synchronous rectifier

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19829777A1 (de) * 1998-07-03 2000-01-05 Abb Patent Gmbh DC/DC-Konverter
DE69930168T2 (de) * 1998-12-02 2006-08-03 Seiko Epson Corp. Stromversorgungsvorrichtung, stromversorgungsverfahren, tragbares elektronisches gerät und elektronisches uhrwerk
SE519148C2 (sv) * 2000-04-07 2003-01-21 Ericsson Telefon Ab L M Förfarande och anordning för att reglera låga utspänningar i likspänningsomvandlare av flyback-typ med multipla utgångar
SE520159C2 (sv) * 2001-01-26 2003-06-03 Ericsson Telefon Ab L M Anordning för avmagnetisering av en transformator
JP3655247B2 (ja) 2002-02-19 2005-06-02 株式会社ルネサステクノロジ 同期整流回路及び電源装置
JP3991785B2 (ja) * 2002-06-27 2007-10-17 富士電機デバイステクノロジー株式会社 同期整流用ｍｏｓｆｅｔの制御回路
US20040125621A1 (en) * 2002-12-30 2004-07-01 Ta-Yung Yang Synchronous rectifier of flyback power converter
DE10345929A1 (de) * 2003-10-02 2005-04-21 Bosch Gmbh Robert Elektronischer Diodenschaltkreis
US7375988B2 (en) * 2005-03-08 2008-05-20 Wall Industries, Inc. Self-synchronized high voltage synchronous rectifier and drive

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0736959A1 (de) * 1995-04-07 1996-10-09 STMicroelectronics S.A. Verlustarme Leistungssteller
WO1999052200A1 (en) * 1998-04-08 1999-10-14 Semi-Tech Design, Inc. Method and circuit for operating a transistor as a rectifier
US6501320B1 (en) * 2000-07-25 2002-12-31 Exar Corporation Self-powered, maximum-conductive, low turn-on voltage CMOS rectifier
US20020141214A1 (en) * 2001-03-28 2002-10-03 Koninklijke Philips Electronics N.V. Synchronous rectifiers
GB2395378A (en) * 2001-12-03 2004-05-19 Murata Manufacturing Co Switching power supply
WO2005013468A1 (en) * 2003-08-01 2005-02-10 Philips Intellectual Property & Standards Gmbh Output voltage control of a synchronous rectifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015001705B3 (de) * 2015-02-13 2016-06-23 Dialog Semiconductor (Uk) Limited Stromgesteuerte aktive Diode
US9755629B2 (en) 2015-02-13 2017-09-05 Dialog Semiconductor (Uk) Limited Current-controlled active diode
US9998107B2 (en) 2015-02-13 2018-06-12 Dialog Semiconductor (Uk) Limited Current-controlled active diode

Also Published As

Publication number Publication date
WO2007017057A3 (de) 2007-07-19
US8134847B2 (en) 2012-03-13
DE102005033477A1 (de) 2007-01-25
DE102005033477B4 (de) 2016-02-04
GB0800544D0 (en) 2008-02-20
GB2441934A (en) 2008-03-19
US20090103333A1 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
EP1920525B1 (de) Steuerungsanordnung für einen spannungskonverter und verfahren
EP2027647B1 (de) Vorrichtung zur einspeisung elektrischer energie in ein energieversorgungsnetz und gleichspannungswandler für eine solche vorrichtung
DE102011087368B4 (de) Treiberschaltung, Anordnung und Verfahren zum Bootstrapping eines Schaltertreibers
DE102018107601A1 (de) Gleichrichtervorrichtung
DE102019200112A1 (de) Mehrstufiger Abwärtswandler mit Rückwärtsladefähigkeit
DE102017126868A1 (de) Gleichrichtereinrichtung mit Stand-by-Detektionsvermögen
EP2067230A1 (de) Vorrichtung zur einspeisung elektrischer energie in ein energieversorgungsnetz und gleichspannungswandler für eine solche vorrichtung
DE102017126875A1 (de) Gleichrichtereinrichtung
DE102009041217A1 (de) Spannungswandler und Verfahren zur Spannungswandlung
DE102007038959A1 (de) Wechselrichter
DE102007038960A1 (de) Wechselrichter
DE102005033477B4 (de) Schaltungsanordnung und Verfahren zum Konvertieren einer Wechselspannung in eine gleichgerichtete Spannung
DE102017126058A1 (de) Gleichrichtereinrichtung
DE102011087431A1 (de) Anordnung und Verfahren zum Treiben eines Kaskodenschalters
EP3230115B1 (de) Vorrichtung zum laden einer batterieeinheit und betreiben einer lasteinheit über einen wechselrichter
DE102009036623B4 (de) Triggerschaltung und Gleichrichter, insbesondere für ein einen piezoelektrischen Mikrogenerator aufweisendes, energieautarkes Mikrosystem
DE102004031394B4 (de) Gleichspannungswandler und Verfahren zur Umsetzung einer Gleichspannung
DE102018115055B4 (de) Gleichrichtereinrichtung und Verfahren zu deren Betrieb
EP3529102B1 (de) Gleichspannungswandler und verfahren zum betrieb eines gleichspannungswandlers
DE19614816C1 (de) Elektronisches Schaltnetzteil und dessen Verwendung
DE102011111839A1 (de) Gleichrichterschaltung für einen Energiewandler
DE102015211548A1 (de) Vorrichtung zum Betreiben einer Gleichrichterbrücke mit n-Kanal MOS FETs
DE102010051088A1 (de) Vorrichtung zur Impedanzanpassung
DE2305971A1 (de) Verfahren und vorrichtung zur ladung einer elektrischen batterie
DE3300285A1 (de) Elektronisches schaltnetzteil

Legal Events

Date Code Title Description
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 0800544

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20060717

WWE Wipo information: entry into national phase

Ref document number: 800544

Country of ref document: GB

Ref document number: 0800544.9

Country of ref document: GB

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06762664

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 11995881

Country of ref document: US

ENPC Correction to former announcement of entry into national phase, pct application did not enter into the national phase

Ref country code: GB