WO2006106871A1 - アッシング装置、アッシング方法および不純物ドーピング装置 - Google Patents

アッシング装置、アッシング方法および不純物ドーピング装置 Download PDF

Info

Publication number
WO2006106871A1
WO2006106871A1 PCT/JP2006/306740 JP2006306740W WO2006106871A1 WO 2006106871 A1 WO2006106871 A1 WO 2006106871A1 JP 2006306740 W JP2006306740 W JP 2006306740W WO 2006106871 A1 WO2006106871 A1 WO 2006106871A1
Authority
WO
WIPO (PCT)
Prior art keywords
ashing
hardened layer
plasma
cured layer
layer
Prior art date
Application number
PCT/JP2006/306740
Other languages
English (en)
French (fr)
Inventor
Cheng-Guo Jin
Bunji Mizuno
Yuichiro Sasaki
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2007512891A priority Critical patent/JPWO2006106871A1/ja
Priority to EP06730688A priority patent/EP1865547A4/en
Priority to US11/887,457 priority patent/US20090104783A1/en
Publication of WO2006106871A1 publication Critical patent/WO2006106871A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963—End-point detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase

Definitions

  • the present invention relates to an interface detecting means capable of detecting an interface between a surface hardened layer formed by impurity doping and an internal non-hardened layer when plasma ashing a resist after impurity doping.
  • the present invention relates to an ashing apparatus, an ashing method, and an impurity doping apparatus group for ashing a resist having means for detecting optical constants and thicknesses of a surface hardened layer and an uncured layer.
  • Patent Literature 1 discloses a resist ashing end point detection method.
  • the resist ashing end point detection method is plasma ashing mainly composed of oxygen plasma
  • the resist ashing end point is detected by detecting the change in the emission intensity of the hydrogen spectrum in the plasma emission during the ashing process. It is characterized in that it is detected with high sensitivity.
  • Patent Document 1 JP-A-6-124923
  • FIG. 3 is a diagram for explaining the process of implanting impurities into the resist of the semiconductor substrate
  • FIG. 4 is a diagram showing a state in which the impurities are implanted.
  • a resist 16 is applied to a semiconductor substrate 15a to form a mask, selectively patterned, and impurities are introduced into the semiconductor substrate 15a by an impurity introduction apparatus.
  • the surface is denatured to form a hardened layer 16b.
  • the inside of the resist is not affected by the impurity introduction treatment, and is in a state of the uncured layer 16a that is not different from the untreated resist.
  • the film quality and film thickness of the hardened layer 16b differ depending on the dose amount and the energy amount when the impurity is introduced. In any case, first, the hardened layer 16b is ashed and then the non-hardened layer 16a is ashed.
  • FIG. 5 is a diagram showing the emission intensity of the spectrum light emitted from the reaction product during the low temperature treatment and during the high temperature treatment.
  • the ashing end point detection method described above can detect the interface between the resist 16 and the semiconductor substrate 15a in which the change in emission intensity is smaller in the low-temperature processing than in the high-temperature processing, It is difficult to detect the interface between the hardened layer 16b and the non-hardened layer 16a.
  • a technique for forming a shallow junction is required.
  • impurities are doped using a low energy plasma doping method or low energy ion implantation, the hardened layer is formed.
  • the thickness is very thin, around 10nm, making it more difficult to detect the interface between the hardened and uncured layers.
  • the hardened layer 16b and the non-hardened layer 16a have to be subjected to low temperature ashing for a sufficient time to suppress the pobbing action. As a result, there is a problem that ashing time is required and throughput is remarkably low.
  • the mixing ratio of H gas and helium gas is generally 5% and 95%.
  • the desired impurity refers to helium.
  • a hemi-implanted helium ion makes it easier to form a hardened surface layer of the resist.
  • Plasma doping is characterized by a dose rate several orders of magnitude higher than conventional ion implantation. Generally, it is said to be three orders of magnitude higher.
  • a large amount of ions are implanted into silicon and resist by three orders of magnitude.
  • shortening the processing time by 3 orders of magnitude is not desirable from the viewpoint of manufacturing because it is difficult to ensure uniformity and repeatability.
  • plasma doping has a particular problem.
  • a resist applied to a semiconductor substrate and used as a mask, which is doped with impurities, and a surface hardened layer and an internal non-hardened layer formed on the resist are subjected to plasma ashing.
  • the elliptical polarized light that is reflected by the incidence of linearly polarized light on the semiconductor substrate during plasma ashing is detected, and the interface between the cured layer and the non-cured layer and the interface between the cured layer and the semiconductor substrate are detected.
  • An ashing device characterized by comprising an ellipsometer for detecting the above.
  • the temperature is raised to a high temperature. It is possible to increase the throughput and start ashing of the non-hardened layer, which can increase the throughput.
  • the ashing process is terminated.
  • the ashing process can be ended.
  • the removal of the uncured layer can also be performed by other processes such as wet cleaning.
  • an ellipsometer analysis method which detects the reflected elliptically polarized light and detects the optical constants and thicknesses of the cured layer and the non-cured layer.
  • the end time of ashing between the cured and non-cured layers can be predicted, increasing the throughput and feeding back to the ashing process. .
  • the detected interface between the cured layer and the non-cured layer and the detected interface between the cured layer and the semiconductor substrate or the optical constant and thickness of the cured layer and the non-cured layer are fed back to the ashing device.
  • An ashing device including a feedback control mechanism is provided.
  • the feedback control mechanism can increase the throughput of the ashing process.
  • the present invention includes a hardened layer that is altered by the introduction of impurities and a non-hardened inside.
  • the ashing rate can be changed, so that ashing can be performed in a very short time without generating pobbing, and the throughput It has the effect of increasing.
  • the hardened layer is removed by ashing, and the non-hardened layer is removed by wet cleaning, so that impurities do not contribute to electrical conduction. This can be prevented or the proportion thereof can be reduced.
  • FIG. 1 is a schematic cross-sectional view of an ashing device according to Embodiment 1 of the present invention.
  • FIG. 3 is a diagram for explaining the process of impurity implantation into a resist on a semiconductor substrate.
  • FIG. 4 is a diagram showing a state where impurities are implanted.
  • FIG. 5 is a graph showing the emission intensity of spectrum light emitted from the reaction product during low temperature treatment and high temperature treatment.
  • FIG. 6 is a cross-sectional view of the plasma doping chamber of the plasma doping apparatus used in Embodiment 2 of the present invention.
  • FIG. 1 is a schematic cross-sectional view showing an ashing device according to an embodiment of the present invention.
  • this ashing apparatus includes a chamber 8 into which an ashing gas is introduced and decompressed by a vacuum pump, a high-frequency power source 1 that applies high-frequency power to the upper electrode 9 of the chamber 8, and an upper electrode.
  • a stage 6 which is disposed opposite to 9 and forms a lower electrode on which the wafer 3 is placed, and a heater 7 which is built in the stage 6 and heats the wafer 3 are provided.
  • the light source 2 is used to irradiate the surface of the wafer 3 and the photometer 4 measures the light.
  • the measurement result of photometer 4 is sent to controller 5 and the ashing process To provide feedback.
  • a method for detecting the thickness will be described.
  • the Xe light output from the Xe light source 20 is converted into linearly polarized light by the polarizer 21 and is incident on the substrate at an angle ⁇ 0 with respect to a direction perpendicular to the substrate surface.
  • the angle ⁇ 0 is measured using a value between 45 ° and 90 ° force.
  • the axis of linearly polarized light of the incident light is the p direction (the direction of the line of intersection between the plane perpendicular to the optical axis and the plane containing the incident and reflected light), and the s direction (p direction within the plane perpendicular to the optical axis). (In a direction perpendicular to).
  • the amplitude reflectance ratio between the p component and s component of light reflected as elliptically polarized light is ⁇
  • the phase difference between the ⁇ component and s component is ⁇ .
  • light reflected as elliptically polarized light passes through the analyzer 22 and then enters the spectroscope 23 to measure the ⁇ and ⁇ with the detector 24 while performing the spectroscopy.
  • the signals of ⁇ and ⁇ in the previous period are different when the uncured layer is present and when the noncured layer is completely ashed.
  • the interface between the non-hardened layer and the semiconductor substrate can be detected from the measurement result of the ellipsometer.
  • Air / hardened layer / non-hardened layer-Si 4-layer model can be used to determine the thickness and optical constant (refractive index n and extinction coefficient k) of the hardened layer. Can detect if completed. After the hardened layer is ashed, the thickness / light constant (refractive index n and extinction coefficient k) of the non-hardened layer can be determined using the three-layer model of Air / non-hardened layer-Si. Can detect if the ashing process is complete.
  • the optical constant is basically wavelength-dependent, if the wavelength is changed and measured, the number of unknown parameters increases by the number of measured wavelengths and cannot be determined.
  • the spectrum of the optical constant is represented by an approximate expression including a constant that does not depend on the wavelength, and by using the constant as an unknown parameter, the spectrum of the optical constant can also be obtained.
  • the K_K (Kramers_Kronig) analysis method is used in this embodiment in order to handle the strong absorption characteristics of the hardened layer. Tauc-Lorentz analysis as a refractive index wavelength dispersion model
  • Cody-Lorentz analysis ForouW- Bloomer analysis, MDF analysis, Band analysis, Tetrahedral analysis, Drude analysis, Lorentz analysis method can also be used for the above analysis.
  • the following Kramers-Kronig relational expression force can be used to obtain not only the refractive index but also the extinction constant using the derived complex refractive index dispersion formula. I can do it.
  • ⁇ is the principal value of Cauchy integral and ⁇ is the frequency.
  • E Photon Energy (eV) and has the following relationship with wavelength (nm).
  • the initial value of C1 is the extinction coefficient, that is, the extinction coefficient of the peak of the extinction coefficient spectrum.
  • C2 and C3 are related to the peak E (eV) of the extinction coefficient spectrum, C2 is twice the peak E (eV), and C3 is the initial peak E (eV) squared. Can be set with value.
  • C4 is related to the energy band width of the absorption band, and as the initial value, the value of E (eV) that has the smallest extinction coefficient at the bottom of the peak of the extinction coefficient spectrum can be used.
  • the initial value is set in consideration of the absorption spectrum, that is, the extinction coefficient spectrum, taking into account the physical properties of the thin film that is the measurement target substance. Analysis can be performed.
  • the chamber 8 is depressurized while the wafer 3 is placed on the stage 6.
  • the chamber 8 is maintained at a constant pressure by evacuating while introducing an oxygen gas as an etching gas.
  • the wafer 3 is kept at a low temperature by the temperature setting of the heater 7.
  • the uncured layer of the resist is ashed at a high ashing rate earlier than before, and is aged in a short time as a whole.
  • the hardened layer After the hardened layer is ashed, it can detect the thickness and light constant (refractive index n and extinction coefficient k) of the non-hardened layer to detect whether all ashing processes are completed. . And
  • the high frequency power is changed to change the ashing rate.
  • the means for heating the wafer 3 is a lamp
  • the temperature of the wafer 3 may be changed.
  • the mixing ratio of oxygen gas and freon gas may be changed.
  • the doping and ashing steps can be completed in a so-called multi-chamber apparatus provided with a plurality of plasma chambers.
  • FIG. 6 shows a cross-sectional view of the plasma doping chamber of the plasma doping apparatus used in Embodiment 2 of the present invention.
  • exhaust is performed by the turbo molecular pump 103 as an exhaust device, and the inside of the vacuum vessel 101 is maintained at a predetermined pressure by the pressure regulating valve 104. be able to.
  • high frequency power 13.56 MHz from the high frequency power supply 105 to the coil 108 provided in the vicinity of the dielectric window 107 facing the sample electrode 106, inductively coupled plasma can be generated in the vacuum chamber 101. .
  • a silicon substrate 109 as a sample is placed on the sample electrode 106.
  • a high-frequency power source 110 for supplying high-frequency power to the sample electrode 106 is provided. This is because the substrate 109 as a sample has a negative potential with respect to the plasma. Thus, it functions as a voltage source that controls the potential of the sample electrode 106. In this way, ions in the plasma can be accelerated and collided toward the surface of the sample to make the surface of the sample amorphous or to introduce impurities.
  • the gas supplied from the gas supply device 102 is exhausted from the exhaust port 111 to the pump 103.
  • the turbo molecular pump 103 and the exhaust port 111 are disposed immediately below the sample electrode 106, and the pressure regulating valve 104 is a lift valve located directly below the sample electrode 106 and directly above the turbo molecular pump 103. is there.
  • the sample electrode 106 is fixed to the vacuum vessel 101 by four columns 112.
  • the inside of the vacuum vessel 101 is evacuated from the exhaust port 111, and the vacuum vessel 10 1 is supplied from the gas supply device 102.
  • Helium gas is supplied in 50 sccm, and the pressure regulating valve 104 is controlled to keep the pressure in the vacuum vessel 101 at IPa.
  • plasma is generated in the vacuum vessel 101 and 200 W of high frequency power is supplied to the base of the sample electrode 106, thereby The crystal layer on the surface could be amorphized.
  • the exposure time to helium plasma is 7 seconds.
  • a resist is patterned on the surface of the silicon substrate 109. There is a part where the surface of the silicon substrate is exposed from the gap of the resist. After amorphization, 3E14cm- 2 boron was implanted by ion implantation. There was a cured layer on the surface of the resist. The hardened layer of the resist was removed by ashing. Thereafter, the non-cured layer 16a was removed by wet cleaning. After that, activation treatment was performed with a spike RTA at 1070 ° C, and the sheet resistance was measured.
  • the helium injected into the silicon substrate was lE16 cm- 2 .
  • the hardened layer on the resist surface is thought to be due to helium plasma doping.
  • a solid silicon substrate without a resist pattern was prepared, and amorphization with helium plasma and boron implantation by ion implantation were performed.
  • the sheet resistance was measured after activation with C spike RTA.
  • the non-hardened layer 16a had a sheet resistance equivalent to that obtained by removing it by wet cleaning.
  • a silicon substrate on which a resist is patterned is subjected to amorphization using helium plasma and boron implantation by ion implantation, and the entire resist is formed. After removal by only ashing, activation treatment was performed with a spike RTA at 1070 ° C, and the sheet resistance was measured. In this case, after removing the hardened layer of the resist by ashing, the sheet resistance was larger than when the non-hardened layer 16a was removed by wet cleaning. It is thought that the rate at which impurities do not contribute to electrical conduction has increased.
  • Boron was implanted into the silicon substrate by plasma doping using a mixed gas plasma of BH and He.
  • the plasma doping chamber of the plasma doping apparatus of FIG. 6 used in Embodiment 2 of the present invention is used.
  • the gas supply device 10 is placed in the vacuum vessel 101.
  • exhaust is performed by a turbo molecular pump 103 as an exhaust device, and the inside of the vacuum vessel 101 can be maintained at a predetermined pressure by a pressure regulating valve 104.
  • a pressure regulating valve 104 By supplying high frequency power of 13.56 MHz from the high frequency power supply 105 to the coil 108 provided in the vicinity of the dielectric window 107 facing the sample electrode 106, inductively coupled plasma can be generated in the vacuum chamber 101. .
  • a silicon substrate as a sample 10
  • a high-frequency power source 110 for supplying high-frequency power to the sample electrode 106 is provided. This is because the potential of the sample electrode 106 is set so that the substrate 109 as a sample has a negative potential with respect to plasma. Functions as a voltage source to control. In this way, ions in the plasma can be accelerated and collided toward the surface of the sample to make the surface of the sample amorphous or to introduce impurities. Note that the gas supplied from the gas supply device 102 is exhausted from the exhaust port 111 to the pump 103.
  • the turbo molecular pump 103 and the exhaust port 111 are disposed immediately below the sample electrode 106, and the pressure regulating valve 104 is a lift valve located directly below the sample electrode 106 and directly above the turbo molecular pump 103. is there.
  • the sample electrode 106 is a substantially square pedestal on which the substrate 109 is placed.
  • the sample electrode 106 is fixed to the vacuum vessel 1 by a support column 112 on each side, and is fixed to the vacuum chamber 101 by a total of four support columns 112.
  • helium (He) gas and B2H6 gas were supplied into the vacuum vessel 1 at 97 sccm and 3 sccm, By supplying 1000 W of high frequency power to the coil 108 while maintaining the pressure in the vacuum vessel 1 at 0.9 Pa, plasma is generated in the vacuum vessel 101 and the sample electrode 1 By supplying 250W high-frequency power to 06, boron could be introduced near the surface of the substrate 109.
  • the gas mixture ratio corresponds to BH power 3 ⁇ 4% and He 97%.
  • the plasma doping time was adjusted so that the dose of boron to the silicon substrate was lE14 cm- 2 .
  • a resist is patterned on the surface of the silicon substrate 109. There is a part where the surface of the silicon substrate is exposed from the gap of the resist.
  • the hardened layer of resist was removed by ashing.
  • the non-cured layer 16a was removed by wet cleaning.
  • activation treatment was performed with a spike RTA at 1070 ° C., and the sheet resistance was measured.
  • boron implanted into the silicon substrate was lE14 cm- 2 . And then force, hydrogen to boron except that 3E14cm- 2, have been helium force 5Cm- 2 injection.
  • the hardened layer on the resist surface is thought to be due to helium plasma doping.
  • the mixing ratio of helium gas is set to 97% or more, the amount of helium injected is increased compared to boron, so that a hardened layer on the resist surface is more easily formed.
  • boron is implanted at a level of 14 cm 2 or more, helium increases as the dose of boron increases, so a hardened layer on the resist surface is more easily formed.
  • boron is implanted by plasma doping into a silicon substrate on which a resist is patterned, and after removing the entire resist by only ashing, a spike RTA at 1070 ° C is used.
  • the sheet resistance was measured by performing an activation treatment. In this case, after the hardened layer of the resist was removed by ashing, the sheet resistance was higher than when the uncured layer 16a was removed by wet cleaning. It is thought that the proportion of impurities that do not contribute to electrical conduction has increased
  • the ashing device, the ashing method, and the impurity doping device group of the present invention can sense the interface between the surface hardened layer of the resist after the impurity doping and the internal non-hardened layer and the interface between the non-hardened layer and the semiconductor substrate. Since the throughput of ashing can be increased, it is effective for the formation of electronic elements such as capacitors, resistor listers, diodes, transistors, and coils.

Abstract

　本発明の課題は、レジストの表面硬化層と内部の非硬化層との界面及び非硬化層と半導体基板の界面を検知できるとともにスル－プットの高いアッシング装置およびアッシング方法そして不純物ドーピング装置群を提供することである。 　本発明のアッシング装置は、半導体基板に塗布されてマスクとして使用されたレジストであって、不純物ドーピングされ、前記レジストに形成された表面の硬化層と内部の非硬化層をプラズマアッシングするアッシング装置において、プラズマアッシング中に前記半導体基板に直線偏光を入射させて反射される楕円偏光を検出し前記硬化層と非硬化層の界面及び前記硬化層と半導体基板の界面を検出するエリプソメータを備えることを特徴とする。

Description

明 細 書
アツシング装置、アツシング方法および不純物ドーピング装置
技術分野
[0001] 本発明は、不純物ドーピングされた後のレジストをプラズマアツシングする際に、不 純物ドーピングにより形成された表面硬化層と内部の非硬化層との界面を検知でき る界面検知手段或いは表面硬化層と非硬化層の光定数と厚さを検知する手段を有 し、レジストをアツシングするアツシング装置およびアツシング方法そして不純物ドー ビング装置群に関する。
背景技術
[0002] 従来、半導体産業に利用されるアツシング装置には、アツシングの終点を検知する 手段を備えている。例えば、下記の特許文献 1にレジストアツシング終点検出方法が 開示されている。このレジストアツシングの終点検出方法は、酸素プラズマ主体とした プラズマアツシングである場合、アツシング処理中のプラズマ発光のうち、水素スぺク トルの発光強度の変化を検出してレジストアツシングの終点を感度良く検出すること を特徴としている。
特許文献 1 :特開平 6— 124923号公報
[0003] 図 3は半導体基板のレジストに不純物注入される過程を説明するための図で、図 4 は不純物注入された状態を示す図である。通常、不純物導入処理は、図 3に示すよ うに、半導体基板 15aにレジスト 16を塗布してマスクを形成し、選択的にパターニン グし、不純物導入装置により半導体基板 15aに不純物を導入する。
[0004] マスクとして使用したレジストにも不純物が導入されるので、図 4に示すように、その 表面が変質し硬化層 16bが形成される。また、レジストの内部は不純物導入処理の 影響を受けず、未処理のレジストと変わらない非硬化層 16aの状態である。勿論、硬 化層 16bの膜質および膜厚は、不純物導入時のドーズ量とエネルギー量によって異 なる。いずれにしても、まず、硬化層 16bをアツシングしてから非硬化層 16aをアツシ ングすることになる。
[0005] この硬化層 16bをアツシングするには、半導体基板 15aを汚染する起因となるポッ ビングによる表層の剥離を防止するために、半導体基板 15aを低温にしてアツシング レートを低くしてアツシングする必要がある。すなわち、低温にするために、ヒータの 温度を下げ、しかも、プラズマによる温度上昇を回避すべく極めて低いアツシンダレ —ト条件で行う必要がある。硬化層 16bがアツシングされ、非硬化層 16aをアツシング するには、理想的にはアツシングレートを高めるために温度を高温にしてアツシング を行うようにすれば良い。
[0006] 図 5は低温処理時と高温処理時における反応生成物が発光するスペクトル光の発 光強度を示す図である。し力 ながら、上述したアツシングの終点検出方法では、低 温処理時は高温処理時に比べ発光強度の変化が小さぐレジスト 16と半導体基板 1 5aとの界面を検知できるものの、不純物導入されたレジストの硬化層 16bと非硬化層 16aとの界面を検知することが困難である。
特に、半導体デバイスの微細化に伴レ、、浅い接合を形成する技術が求められてお り、低エネルギープラズマドーピング方法或いは低エネルギーイオン注入を使レ、不純 物をドーピングした場合、前記硬化層の厚さは 10nm前後と非常に薄くなり、硬化層 と非硬化層との界面を検知することが更に困難である。
発明の開示
発明が解決しょうとする課題
[0007] 従って、硬化層 16bおよび非硬化層 16aをポッビング作用を抑制するために十分な 時間低温アツシングで行わなければならなかった。その結果、アツシング時間がかか りスル—プットが著しく低いという問題がある。
[0008] 従って、レジストの表面硬化層と内部の非硬化層との界面及び非硬化層と半導体 基板の界面を検知できるとともにスループットの高いアツシング装置およびアツシング 方法を提供する必要があった。
[0009] 特に不純物導入をプラズマドーピングで行う場合には、プラズマドーピングに特有 の課題が発現する。つまり、プラズマドーピングの場合には、従来のイオン注入とは 異なり、所望の不純物イオン以外のイオンも大量に導入されるという特徴がある。例え ば、ボロンイオンをシリコン基板に 1E15cm— 2注入したい場合には、イオン注入では 1 El 5cm— 2だけ注入される。レジストにも 1E15cm— 2だけ注入される。一方、プラズマド 一ビングの場合について説明する。例えば B Hガスにヘリウムガスを混合したガスプ
2 6
ラズマを用いる場合には、ボロンの他に水素とヘリウムは必ず注入される。ここで、 B
2
Hガスとヘリウムガスの混合比は 5%と 95%のような場合が一般的である。何れにし
6
ても、ボロンを lE15cm— 2注入しょうとすると、水素はその 2倍、ヘリウムはもつと大量に 注入されることになる。レジストの立場力、らすると、イオン注入でボロンを lE15cm— 2注 入された場合と、プラズマドーピングで注入された場合では、後者の方が圧倒的に注 入される全体のイオンの量が多くなる。このような事情で、プラズマドーピングではレ ジストの表面硬化層がより形成され易レ、。本発明は、このような課題に対する解決策 を開示するものである。
[0010] また、ヘリウムプラズマなどのプラズマを用いてレジストパターンの付いたシリコン基 板の表面をアモルファス化する工程におけるレジストの除去にも課題がある。ここで 所望の不純物とはヘリウムのことを指す。ヘリウムイオンが大量に注入されることでレ ジストの表面硬化層がより形成され易い。
[0011] 上記、プラズマドーピングを用いた場合の課題は、イオン注入と異なるプラズマドー ビング特有のもので、本発明者らが始めて見出した課題である。プラズマドーピング は、従来のイオン注入と比べてドーズレートが数桁高いという特徴がある。一般的に は 3桁高いと言われている。これにより、イオン注入と比べて同じ時間で処理した場合 には 3桁も大量にイオンがシリコン、およびレジストに注入されることになる。一方、処 理時間を極端に 3桁も短くすることは均一性や繰り返し性の確保が難しぐ製造上の 観点から望ましくない。このように、プラズマドーピングには特有の課題があった。 課題を解決するための手段
[0012] そこで、本発明では、半導体基板に塗布されてマスクとして使用されたレジストであ つて、不純物ドーピングされ、前記レジストに形成された表面の硬化層と内部の非硬 化層をプラズマアツシングするアツシング装置にぉレ、て、プラズマアツシング中に前記 半導体基板に直線偏光を入射させて反射される楕円偏光を検出し前記硬化層と非 硬化層の界面及び前記硬化層と半導体基板の界面を検出するエリプソメータを備え ることを特徴とするアツシング装置とする。
これにより、硬化層のアツシングの終了を検知したら、すぐに温度を高温にしアツシ ングレートを高め非硬化層のアツシングを開始することが出来るため、スループットを 上げること力 Sできる。そして非硬化層のアツシングの終了を検知したら、アツシングプ 口セスを終了する。
[0013] また、硬化層のアツシングの終了を検知したら、アツシングプロセスを終了することも できる。そして、非硬化層の除去はウエット洗浄などの他のプロセスで行うこともできる
[0014] また、本発明では、前記反射される楕円偏光を検出し前記硬化層と非硬化層の光 定数と厚さを検出することを特徴とするエリプソメータの解析方法を考案した。
硬化層と非硬化層の光定数と厚さの変化を検知することにより、硬化層と非硬化層 のアツシングの終了時間も予測出来て、スループットを上げられると同時にアツシング プロセスにフィードバックすることも出来る。
[0015] また、本発明では、検出された硬化層と非硬化層の界面及び硬化層と半導体基板 の界面或いは硬化層と非硬化層の光定数と厚さに合わせて、前記アツシング装置に フィードバックするフィードバック制御機構を含むアツシング装置とする。
フィードバック制御機構により、アツシングプロセスのスループットを上げることができ る。
[0016] プラズマドーピングでイオンを注入した場合には、硬化層のアツシングの終了を検 知したら、アツシングプロセスを終了して、非硬化層の除去はウエット洗浄のプロセス で行う方が望ましい。その理由は、プラズマドーピングの場合には、イオン注入と比較 して、シリコン基板の最表面により高濃度の不純物が注入されるからである。そのた めに、レジスト全体をアツシングで除去しょうとすると、シリコン基板の最表面を酸化す ることになり、不純物が電気伝導に寄与しなくなる場合がある。そこで、できるだけ表 面は酸化せずにレジストを除去したレ、。その場合に、レジストの硬化層だけはアツシ ングで除去し、その下の非硬化層はアツシングよりもシリコンを酸化させ難いウエット 洗浄で行うことで、不純物が電気伝導に寄与しなくなるのを防止することができる。ま た防止できないとしても、その程度を低減できるので望ましい。
発明の効果
[0017] 以上説明したように本発明は、不純物導入によって変質する硬化層と内部の非硬 化層との界面及び非硬化層と半導体基板の界面を検出するエリプソメータを設ける ことによって、アツシングレートを変えることができるので、ポッビングを発生させること なく極めて短時間でアツシングでき、スル—プットを高めるという効果がある。
[0018] さらに、プラズマドーピングによって変質する硬化層と内部の非硬化層とを、硬化層 はアツシングで除去し、非硬化層はウエット洗浄で除去することで、不純物が電気伝 導に寄与しなくなることを防止したり、その割合を低減したりすることができる。
図面の簡単な説明
[0019] [図 1]本発明の実施の形態 1におけるアツシング装置の断面模式図。
[図 2]分光エリプソメータの模式図。
[図 3]半導体基板のレジストに不純物注入される過程を説明するための図
[図 4]不純物注入された状態を示す図。
[図 5]低温処理時と高温処理時における反応生成物が発光するスペクトル光の発光 強度を示す図。
[図 6]本発明の実施の形態 2において用いたプラズマドーピング装置のプラズマドー ビング室の断面図
符号の説明
[0020] 1 高周波電源
2 光源
3 ウェハ
4 測光器
5 制御器
6 ステージ
7 ヒータ
8 チェンバ
9 上部電極
15a 半導体基板
16 レジスト
16a 非硬化層 16b 硬化層
20 Xe光源
21 偏向子
22 検光子
23 分光子
24 ディテクタ
101 真空容器
102 ガス供給装置
103 ターボ分子ポンプ
104 調圧弁
105 プラズマ源用高周波電源
106 試料電極
107 誘電体窓
108 コイル
109 基板
110 試料電極用高周波電源
111 排気口
112 支柱
発明を実施するための最良の形態
(実施の形態 1)
次に、本発明について図面を参照して説明する。
図 1は本発明の一実施の形態におけるアツシング装置を示す断面模式図である。 このアツシング装置は、図 1に示すように、アツシングガスが導入され真空ポンプによ り減圧されるチャンバ 8と、このチャンバ 8の上部電極 9に高周波電力を印加する高周 波電源 1と、上部電極 9に対向して配置されるとともにウェハ 3を載置する下部電極を なすステージ 6と、このステージ 6に内蔵されウェハ 3を加熱するヒータ 7を備えている 。エリプソメトリを用レ、、図 1に示すように、光源 2を用いてウェハ 3の表面に光を照射し 、測光器 4で光を測定する。測光器 4の測定結果を制御器 5に送り、アツシングプロセ スにフィードバックする。
[0022] 図 2の分光エリプソメータの構成図を使って、前記硬化層と非硬化層の界面及び非 硬化層と半導体基板の界面を検出する方法、或いは前記硬化層と非硬化層の光定 数と厚さを検出する方法を説明する。
Xe光源 20から出力される Xe光を偏光子 21により直線偏光に変えて、基板面に垂 直な方向に対して角度 Θ 0で基板に入射させる。角度 Θ 0は 45° 力 90度の間の値 を用いて測定する。入射光の直線偏光の軸は、 p方向（光軸に垂直な面と入射光及 び反射光を含む面との交線の方向）と、 s方向（光軸に垂直な面内で p方向に垂直な 方向）に対して傾いている。楕円偏光として反射される光の p成分と s成分との間の振 幅反射率比を ψ、上記 ρ成分と s成分との間の位相差を Δとする。エリプソメトリでは楕 円偏光として反射される光を検光子 22を経た後分光器 23に入射させて、分光しなが ら、ディテクタ 24により Ψ , Δを測定するように構成されている。
[0023] 上記硬化層が有る場合と上記硬化層が完全にアツシングされた場合とで比較する と、前記 Ψと Δのシグナルが異なるので、 Ψと Δのエリプソメータの測定結果から前 記硬化層と非硬化層の界面を検出することが出来る。
なお、硬化層が完全にアツシングされた場合、前記非硬化層が有る場合と前記非 硬化層が完全にアツシングされた場合とで比較すると、前期 Ψと Δのシグナルが異な るので、 Ψと Δのエリプソメータの測定結果から前記非硬化層と半導体基板の界面を 検出することが出来る。
[0024] 上記の Ψ , Δのエリプソメトリ測定結果から、硬化層と非硬化層の厚さだけではなく 光定数 (屈折率 ηと消衰係数 k)も未知のノ メータとして、最小 2乗法により求める方 法を説明する。 Air/硬化層/非硬化層ん- Siの 4層モデルを使レ、、硬化層の厚さと光 定数 (屈折率 nと消衰係数 k)を求めることが出来、硬化層のアツシングプロセスが完 了したかどうかを検知できる。硬化層がアツシングされた後は、 Air/非硬化層ん- Siの 3層モデルを使い、非硬化層の厚さと光定数 (屈折率 nと消衰係数 k)を求めることが 出来、すべてのアツシングプロセスが完了したかどうかを検知できる。
[0025] 光定数は基本的に波長依存性がある為、波長を変えて測定すると、測定波長の数 だけ未知のパラメータが増えることになり、決定することが出来ない。このような場合は 、光定数のスペクトルを波長に依存しない定数を含む近似式で表し、その定数を未 知のパラメータとすることにより、光定数のスペクトルも求めることができる。屈折率波 長分散モデルはいろいろあるが、硬化層の強い吸収特性を扱うために、本実施形態 では K_K(Kramers_Kronig)アナリシス方法を使った。屈折率波長分散モデルとして、 Tauc - Lorentzアナリシス
、 Cody-Lorentzアナリシス、 ForouW- Bloomerアナリシス、 MDFアナリシス、バンドアナ リシス、 4配位（Tetrahedral)アナリシス、 Drudeアナリシス、 Lorentzアナリシス方法を使 つても上記の解析が可能である。
[0026] 次に K-K(Kramers- Kronig)アナリシス方法の特徴に関して説明する。
測定波長範囲内に薄膜層の光の吸収帯が有る場合は、次の Kramers-Kronigの関係 式力 導き出される複素屈折率の分散式を用いて、屈折率だけではなく消衰定数を 求めることが出来る。
[0027] [数 1] π Jo ω' -ω ( 2 - 1 )
ここで Ρはコーシ一積分の主値、 ωは周波数である。
この関係式は消衰係数が既知であるならば、屈折率を消衰係数から推定できること を示している。測定波長範囲内に光の吸収帯がある場合、その波長領域の消衰係数 スペクトルをローレンツ型の式で近似する。
[0028] [数 2]
k = C\{E - C4)2 1{Ε2 - C2E + C3) ( 2— 2 ) ここで Eは Photon Energy (eV)であり、波長え（nm)とは、次の関係にある。
[0029] [数 3]
E(e ) = 1239.84/l(«m) ( 2 - 3 ) 式（2— 2)力 （2— 1)の Kramers-Kronigの関係式により積分することによって、屈 折率の次の式を導くことが出来る。 [0030] [数 4]
« = C5 + /(E) ( 2 - 4 ) ここで f(E)は式（2— 2)の積分値で C5は積分定数となる。
[0031] この KK_Analysisにおいては、 Cl、 C2、 C3、 C4、 C5がパラメータとなり初期値になる
。 C5は積分定数で屈折率を表すパラメータの一つなので、硬化層の屈折率は初期 値として概数を設定する。 C1は大体の消衰係数、つまり、消衰係数スペクトルのピー クの消衰係数の値が初期値になる。
[0032] 一方、 C2、 C3は消衰係数スペクトルのピークの E(eV)と関係があり、 C2はピークの E( eV)の 2倍、 C3はピークの E(eV)の 2乗を初期値と設定することが出来る。 C4は、吸収 帯のエネルギーバンド幅と関係があり、初期値としては、消衰係数スペクトルのピーク の裾で消衰係数が最も小さくなる E(eV)の値を用いることが出来る。
[0033] 以上のように、 KK_Analysisを用いる場合は、測定対象物質である薄膜の物性を加 味して、その吸収スペクトル、つまり消衰係数スペクトルを想定して、初期値を設定す ることにより、解析を行うことが可能となる。
[0034] 上記の方法で硬化層と非硬化層の光定数と厚さの変化を検知することが出来、硬 化層と非硬化層のアツシングの終了時間も予測出来て、スループットを上げられると 同時にアツシングプロセスにフィードバックすることも出来る。
[0035] 次に、図 1のアツシング装置を使用して不純物導入されたウェハ 3のレジストをアツ シングする方法にっレ、て説明する。
[0036] まず、ステ—ジ 6にウェハ 3が載置された状態でチャンバ 8を減圧する。所定の圧力 に到達したらエッチングガスである酸素ガスを導入しながら真空排気しチャンバ 8内 を一定の圧力に維持する。一方、ウェハ 3はヒータ 7の温度設定により低温に維持さ れている。
[0037] これらの条件が得られたら、アツシングレートの低い高周波電力を印加させ酸素プ ラズマを発生させアツシングを開始する。これと同時にエリプソメータで Ψと Δを測定 する。
[0038] アツシングしている間に、 Ψと Δが大きく変化したら、硬化層がアツシングされたと判 定し、高周波電力を、例えば、 1. 5倍上げ高アツシングレートにしアツシングする。 このことによりレジストの非硬化層は、従来より早期に高アツシングレートでアツシング され、全体的に短時間でアツシングされる。
[0039] 或いは硬化層の光定数と厚さをモニターして、例えば硬化層の厚さがゼロになった ら、硬化層がアツシングされたと判定し、高周波電力を、例えば、 1. 5倍上げ高アツシ ングレートにしアツシングする。
このことによりレジストの非硬化層は、従来より早期に高アツシングレートでアツシン グされ、全体的に短時間でアツシングされる。
[0040] また、硬化層がアツシングされた後は、非硬化層の厚さと光定数（屈折率 nと消衰係 数 k)を検知し、すべてのアツシングプロセスが完了したかどうかを検知できる。そして
[0041] なお、この装置では、アツシングレートを変えるのに、高周波電力を変えて説明した が、ウェハ 3を加熱する手段がランプである場合は、ウェハ 3の温度を変えても良い。 その他、酸素ガスとフレオンガスの混合比を変えても良い。
[0042] 又、不純物ドーピングにプラズマドーピング方法を使用する際には、プラズマチャン バを複数設けた所謂マルチチャンバの装置内でドーピングとアツシングの工程を終 了する事もできるし、便宜上別の装置として配置はするが、連続的な工程を行う装置 群として、一連の不純物ドーピング工程を実施することも可能である。
[0043] (実施の形態 2)
ヘリウムガスプラズマを用いて、シリコン基板 109の表面の結晶層を非晶質化した。 図 6に、本発明の実施の形態 2において用いたプラズマドーピング装置のプラズマ ドーピング室の断面図を示す。図 6において、真空容器 101内に、ガス供給装置 102 から所定のガスを導入しつつ、排気装置としてのターボ分子ポンプ 103により排気を 行い、調圧弁 104により真空容器 101内を所定の圧力に保つことができる。高周波 電源 105により 13. 56MHzの高周波電力を試料電極 106に対向した誘電体窓 107 の近傍に設けられたコイル 108に供給することにより、真空容器 101内に誘導結合型 プラズマを発生させることができる。試料電極 106上に、試料としてのシリコン基板 10 9を載置する。また、試料電極 106に高周波電力を供給するための高周波電源 110 が設けられており、これは、試料としての基板 109がプラズマに対して負の電位をも つように、試料電極 106の電位を制御する電圧源として機能する。このようにして、プ ラズマ中のイオンを試料の表面に向かって加速し衝突させて試料の表面を非晶質化 したり、不純物を導入することができる。なお、ガス供給装置 102から供給されたガス は、排気口 111からポンプ 103へ排気される。ターボ分子ポンプ 103及び排気口 11 1は、試料電極 106の直下に配置されており、また、調圧弁 104は、試料電極 106の 直下で、かつ、ターボ分子ポンプ 103の直上に位置する昇降弁である。試料電極 10 6は、 4本の支柱 112により、真空容器 101に固定されている。
[0044] 基板 109を試料電極 106に載置した後、試料電極 106の温度を 25°Cに保ちながら 、真空容器 101内を排気口 111から排気しつつ、ガス供給装置 102より真空容器 10 1内にヘリウムガスを 50sccm供給し、調圧弁 104を制御して真空容器 101内の圧力 を IPaに保つ。次に、プラズマ源としてのコイル 108に高周波電力を 800W供給する ことにより、真空容器 101内にプラズマを発生させるとともに、試料電極 106の台座に 200Wの高周波電力を供給することにより、シリコン基板 109の表面の結晶層をァモ ルファス化することができた。ヘリウムプラズマに曝した時間は 7秒である。シリコン基 板 109の表面にはレジストがパターン化されて付いている。レジストの間隙からシリコ ン基板の表面が剥き出しになっている部分がある。アモルファス化をした後、イオン 注入でボロンを 3E14cm— 2注入した。レジストの表面には硬化層があった。レジストの 硬化層はアツシングで除去した。その後、非硬化層 16aはウエット洗浄で除去した。そ の後、 1070°Cの spike RTAで活性化処理を行い、シート抵抗を測定した。
[0045] このとき、シリコン基板に注入されたヘリウムは lE16cm— 2であった。レジスト表面の 硬化層は、ヘリウムのプラズマドーピングによるものと考えられる。比較のために、レジ ストパターンの付いていないベタのシリコン基板を準備して、ヘリウムプラズマによる アモルファス化とイオン注入でのボロン注入を行レ、、 1070。Cの spike RTAで活性化 処理を行い、シート抵抗を測定した。この場合には、レジストの硬化層をアツシングで 除去した後、非硬化層 16aはウエット洗浄で除去した場合と同等のシート抵抗であつ た。
[0046] さらに比較のために、レジストがパターン化されて付いているシリコン基板に、へリウ ムプラズマによるアモルファス化とイオン注入でのボロン注入を行レ、、レジスト全体を アツシングだけで除去した後、 1070°Cの spike RTAで活性化処理を行い、シート抵 抗を測定した。この場合には、レジストの硬化層をアツシングで除去した後、非硬化 層 16aはウエット洗浄で除去した場合よりも、シート抵抗は大きくなつた。不純物が電 気伝導に寄与しなくなる割合が増加したと考えられる。
[0047] (実施の形態 3)
B Hと Heの混合ガスプラズマを用いてプラズマドーピングでシリコン基板にボロンを 注入した。
ここでも、本発明の実施の形態 2において用いた図 6のプラズマドーピング装置の プラズマドーピング室を用いる。図 6において、真空容器 101内に、ガス供給装置 10
2から所定のガスを導入しつつ、排気装置としてのターボ分子ポンプ 103により排気 を行い、調圧弁 104により真空容器 101内を所定の圧力に保つことができる。高周波 電源 105により 13. 56MHzの高周波電力を試料電極 106に対向した誘電体窓 107 の近傍に設けられたコイル 108に供給することにより、真空容器 101内に誘導結合型 プラズマを発生させることができる。試料電極 106上に、試料としてのシリコン基板 10
9を載置する。また、試料電極 106に高周波電力を供給するための高周波電源 110 が設けられており、これは、試料としての基板 109がプラズマに対して負の電位をも つように、試料電極 106の電位を制御する電圧源として機能する。このようにして、プ ラズマ中のイオンを試料の表面に向かって加速し衝突させて試料の表面を非晶質化 したり、不純物を導入することができる。なお、ガス供給装置 102から供給されたガス は、排気口 111からポンプ 103へ排気される。ターボ分子ポンプ 103及び排気口 11 1は、試料電極 106の直下に配置されており、また、調圧弁 104は、試料電極 106の 直下で、かつ、ターボ分子ポンプ 103の直上に位置する昇降弁である。試料電極 10 6は、基板 109を載置する略正方形状の台座となり、各辺において支柱 112により真 空容器 1に固定され、計 4本の支柱 112により、真空容器 101に固定されている。
[0048] 基板 109を試料電極 106に載置した後、試料電極 106の温度を 25°Cに保ちつつ 、真空容器 1内にヘリウム（He)ガス及び B2H6ガスをそれぞれ 97sccm、 3sccm供 給し、真空容器 1内の圧力を 0. 9Paに保ちながらコイル 108に高周波電力を 1000 W供給することにより、真空容器 101内にプラズマを発生させるとともに、試料電極 1 06に 250Wの高周波電力を供給することにより、ボロンが基板 109の表面近傍に導 入することができた。ガス混合比は、 B H力 ¾%、 Heが 97%に相当する。
[0049] ボロンのシリコン基板へのドーズ量が lE14cm— 2になるようにプラズマドーピング時間 を調整した。シリコン基板 109の表面にはレジストがパターンィ匕されて付いている。レ ジストの間隙からシリコン基板の表面が剥き出しになっている部分がある。プラズマド 一ビング後のレジストの表面には硬化層があった。レジストの硬化層はアツシングで 除去した。その後、非硬化層 16aはウエット洗浄で除去した。その後、 1070°Cの spike RTAで活性化処理を行い、シート抵抗を測定した。
[0050] このとき、シリコン基板に注入されたボロンは lE14cm— 2であった。し力し、ボロン以 外にも水素が 3E14cm— 2、ヘリウム力 5cm— 2注入されていた。レジスト表面の硬化 層は、ヘリウムのプラズマドーピングによるものと考えられる。ヘリウムガスの混合比を 97%以上にすると、ボロンに比べてヘリウムが注入される量が増えるので、よりレジス ト表面の硬化層は形成され易レ、。また、ボロンを lE14cm 2以上注入した場合にもへ リウムがボロンのドーズ量の増加にあわせて増加するので、よりレジスト表面の硬化層 は形成され易い。
[0051] 比較のために、レジストパターンの付いていないベタのシリコン基板を準備して、プ ラズマドーピングによるボロンの注入を行い、 1070°Cの spike RTAで活性化処理を行 レ、、シート抵抗を測定した。この場合には、レジストの硬化層をアツシングで除去した 後、非硬化層 16aはウエット洗浄で除去した場合と同等のシート抵抗であった。
[0052] さらに比較のために、レジストがパターン化されて付いているシリコン基板に、プラズ マドーピングによるボロンの注入を行レ、、レジスト全体をアツシングだけで除去した後 、 1070°Cの spike RTAで活性化処理を行い、シート抵抗を測定した。この場合には、 レジストの硬化層をアツシングで除去した後、非硬化層 16aはウエット洗浄で除去した 場合よりも、シート抵抗は大きくなつた。不純物が電気伝導に寄与しなくなる割合が増 加したと考えられる
[0053] 本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲 を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明ら かである。 本出願は、 2005年 3月 30日出願の日本特許出願、出願番号 2005-099148に基づく ものであり、その内容はここに参照として取り込まれる。
産業上の利用可能性
本発明のアツシング装置およびアツシング方法そして不純物ドーピング装置群は、 不純物ドーピングされた後のレジストの表面硬化層と内部の非硬化層との界面及び 非硬化層と半導体基板の界面を感知することが出来、アツシングするスループットを 上げることが出来るので、コンデンサ、ノくリスタ、ダイオード、トランジスタ、コイルなど の電子素子の形成に有効である。

Claims

請求の範囲
[1] 固体試料表面に形成されたフォトレジスト材料にフォトレジスト材料とは異なる物質 を導入する事により形成される硬化層と前記フォトレジストの内部の非硬化層を除去 する際に、前記固体試料に直線偏光を入射させて反射される楕円偏光を検出して前 記硬化層と非硬化層の界面及び前記非硬化層と前記固体試料との界面を検出する 機構を具備したアツシング装置。
[2] 半導体基板に形成され、不純物ドーピングされたフォトレジストをアツシングする請 求項 1に記載のアツシング装置であって、
前記レジストに形成された表面の硬化層と内部の非硬化層をプラズマアツシングす る際に前記半導体基板に直線偏光を入射させて反射される楕円偏光を検出して、前 記硬化層と非硬化層の界面及び前記非硬化層と半導体基板の界面を検出する機構 を具備したアツシング装置。
[3] 請求項 2に記載のアツシング装置であって、
前記不純物ドーピングはプラズマドーピング機構で実行されるアツシング装置。
[4] 請求項 2に記載のアツシング装置であって、
前記不純物ドーピングはプラズマを照射することでシリコン基板の表面をァモルファ ス化するアツシング装置。
[5] 請求項 2に記載のアツシング装置であって、
前記不純物ドーピングはヘリウムプラズマを照射することでシリコン基板の表面をァ
[6] 請求項 1または 2に記載のアツシング装置であって、
前記検出する機構がエリプソメータであるアツシング装置。
[7] 基体表面に不純物ドーピングを行うプラズマドーピング装置と、請求項 1乃至 6のい ずれかに記載のアツシング装置とを具備し、プラズマドーピングと、プラズマドーピン グ工程の後処理としてアツシングとを連続的に行う不純物ドーピング装置。
[8] 請求項 6または 7に記載のエリプソメータを使用して、前記反射される楕円偏光を検 出し前記硬化層と非硬化層の光定数と厚さを検出することを特徴とするエリプソメ一 タの解析方法を用いたアツシング方法。 請求項 1から 6に記載のアツシング装置であって、
検出された硬化層と非硬化層の界面及び前記非硬化層と半導体基板の界面、或 いは請求項 8に記載した方法で検出された硬化層と非硬化層の光定数と厚さに合わ せて、アツシング工程を制御するフィードバック制御機構を具備したアツシング装置。 検出された硬化層と非硬化層の界面及び前記非硬化層と半導体基板の界面、或 いは請求項 8に記載した方法で検出された硬化層と非硬化層の光定数と厚さに合わ せて、アツシング工程を制御する請求項 7に記載のプラズマドーピング工程の後処理 としてアツシングする事を企図したアツシング装置及びプラズマドーピングとアツシン グを連続的に行う事の可能な不純物ドーピング装置群。
請求項 1乃至 6のいずれかに記載のアツシング装置を用いて実行され、
半導体基板に形成され、プラズマドーピングされたフォトレジストを除去する工程で あって、前記レジストに形成された表面の硬化層の除去はアツシングで行レ、、内部の 非硬化層の除去はウエット洗浄で行う半導体素子の製造方法。
請求項 11に記載の半導体素子の製造方法であって、
前記プラズマドーピングはボロンを含むプラズマを用いるようにした半導体素子の製 造方法。
請求項 12に記載の半導体素子の製造方法であって、
前記プラズマドーピングは B Hと Heの混合ガスを含むプラズマを用いるようにした半 導体素子の製造方法。
請求項 13に記載の半導体素子の製造方法であって、
前記プラズマドーピングは B Hと Heの混合ガスの比率が B H力 以下、 Heが 97
%以上のガスを含むプラズマを用い、ボロンのシリコン基板へのドーズ量が lE14cm 2以上である半導体素子の製造方法。
PCT/JP2006/306740 2005-03-30 2006-03-30 アッシング装置、アッシング方法および不純物ドーピング装置 WO2006106871A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007512891A JPWO2006106871A1 (ja) 2005-03-30 2006-03-30 アッシング装置、アッシング方法および不純物ドーピング装置
EP06730688A EP1865547A4 (en) 2005-03-30 2006-03-30 SORROWING DEVICE, SQUEEZE PROCESSING AND ROTATION DOTING DEVICE
US11/887,457 US20090104783A1 (en) 2005-03-30 2006-03-30 Asher, Ashing Method and Impurity Doping Apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-099148 2005-03-30
JP2005099148 2005-03-30

Publications (1)

Publication Number Publication Date
WO2006106871A1 true WO2006106871A1 (ja) 2006-10-12

Family

ID=37073426

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/306740 WO2006106871A1 (ja) 2005-03-30 2006-03-30 アッシング装置、アッシング方法および不純物ドーピング装置

Country Status (6)

Country Link
US (1) US20090104783A1 (ja)
EP (1) EP1865547A4 (ja)
JP (1) JPWO2006106871A1 (ja)
KR (1) KR20080005190A (ja)
CN (1) CN100511599C (ja)
WO (1) WO2006106871A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010400A (ja) * 2008-06-27 2010-01-14 Renesas Technology Corp 半導体集積回路装置の製造方法
JPWO2010150315A1 (ja) * 2009-06-25 2012-12-06 パイオニア株式会社 光ディスクの製造方法および光ディスクの製造ライン
JP2016213328A (ja) * 2015-05-08 2016-12-15 公立大学法人大阪市立大学 レジスト剥離方法およびレジスト剥離装置
JP2020017555A (ja) * 2018-07-23 2020-01-30 株式会社アルバック ドライエッチング方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114157A (ja) * 2010-11-22 2012-06-14 Toshiba Corp ドロップレシピ作成方法およびデータベース作成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232202A (ja) * 1988-03-14 1989-09-18 Teru Kyushu Kk 膜厚測定方法
WO1998057146A1 (fr) * 1997-06-11 1998-12-17 Matsushita Electronics Corporation Procede d'evaluation de couche semi-conductrice, procede de fabrication de dispositif semi-conducteur, et support d'enregistrement
JP2004535673A (ja) * 2001-07-13 2004-11-25 アクセリス テクノロジーズ インコーポレーテッド リアルタイムエッチング速度を決定するための、浅い角度での干渉方法及び装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824017A (en) * 1973-03-26 1974-07-16 Ibm Method of determining the thickness of contiguous thin films on a substrate
JP3698266B2 (ja) * 1995-12-28 2005-09-21 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2001274139A (ja) * 2000-03-23 2001-10-05 Nec Corp アッシング装置およびアッシング方法
US6462817B1 (en) * 2000-05-12 2002-10-08 Carlos Strocchia-Rivera Method of monitoring ion implants by examination of an overlying masking material
US6989900B1 (en) * 2001-04-02 2006-01-24 Advanced Micro Devices, Inc. Method of measuring implant profiles using scatterometric techniques
JP4544447B2 (ja) * 2002-11-29 2010-09-15 パナソニック株式会社 プラズマドーピング方法
US20040195208A1 (en) * 2003-02-15 2004-10-07 Pavel Elizabeth G. Method and apparatus for performing hydrogen optical emission endpoint detection for photoresist strip and residue removal
JP4694150B2 (ja) * 2003-06-20 2011-06-08 東京エレクトロン株式会社 処理方法及び処理システム
JP2005064197A (ja) * 2003-08-11 2005-03-10 Seiko Epson Corp レジスト膜のアッシング方法及びそのアッシング条件算出システム、並びに、レジスト膜のアッシング装置
US7821655B2 (en) * 2004-02-09 2010-10-26 Axcelis Technologies, Inc. In-situ absolute measurement process and apparatus for film thickness, film removal rate, and removal endpoint prediction

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01232202A (ja) * 1988-03-14 1989-09-18 Teru Kyushu Kk 膜厚測定方法
WO1998057146A1 (fr) * 1997-06-11 1998-12-17 Matsushita Electronics Corporation Procede d'evaluation de couche semi-conductrice, procede de fabrication de dispositif semi-conducteur, et support d'enregistrement
JP2004535673A (ja) * 2001-07-13 2004-11-25 アクセリス テクノロジーズ インコーポレーテッド リアルタイムエッチング速度を決定するための、浅い角度での干渉方法及び装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1865547A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010400A (ja) * 2008-06-27 2010-01-14 Renesas Technology Corp 半導体集積回路装置の製造方法
JPWO2010150315A1 (ja) * 2009-06-25 2012-12-06 パイオニア株式会社 光ディスクの製造方法および光ディスクの製造ライン
JP2016213328A (ja) * 2015-05-08 2016-12-15 公立大学法人大阪市立大学 レジスト剥離方法およびレジスト剥離装置
JP2020017555A (ja) * 2018-07-23 2020-01-30 株式会社アルバック ドライエッチング方法
JP7099897B2 (ja) 2018-07-23 2022-07-12 株式会社アルバック ドライエッチング方法

Also Published As

Publication number Publication date
EP1865547A4 (en) 2010-01-13
EP1865547A1 (en) 2007-12-12
KR20080005190A (ko) 2008-01-10
US20090104783A1 (en) 2009-04-23
JPWO2006106871A1 (ja) 2008-09-11
CN100511599C (zh) 2009-07-08
CN101151715A (zh) 2008-03-26

Similar Documents

Publication Publication Date Title
CN106154767B (zh) 使用收缩和生长来减小极紫外敏感度的方法
US5478403A (en) Process and apparatus for ashing treatment
KR20190121864A (ko) 에칭 메트릭 향상을 위한 표면 개질 제어
US20180076051A1 (en) Etching method and etching apparatus
US10236162B2 (en) Method of etching porous film
US20090035878A1 (en) Plasma Doping Method and Apparatus
KR102227883B1 (ko) 급속 열 활성화 공정과 함께 플라즈마를 이용하는 원자층 에칭 공정
JP5116463B2 (ja) プラズマドーピング方法及び装置
WO2006106871A1 (ja) アッシング装置、アッシング方法および不純物ドーピング装置
KR102413039B1 (ko) 선택적 SiARC 제거
CN112119485B (zh) 等离子处理方法
US7892986B2 (en) Ashing method and apparatus therefor
JP7225318B2 (ja) 試料の処理方法およびプラズマ処理装置
TW201913802A (zh) 蝕刻方法及蝕刻裝置
US5503964A (en) Resist removing method
WO2005031832A1 (ja) 不純物導入方法、不純物導入装置およびこれらを用いて形成した電子素子
TWI229384B (en) Surface modification method
US20130071955A1 (en) Plasma etching method
WO2010110878A1 (en) Plasma etching method
US20240047222A1 (en) Etching method
WO2023209982A1 (en) Etching method
US10811268B2 (en) Substrate processing apparatus, substrate processing method, and semiconductor device fabrication method
JP2001274139A (ja) アッシング装置およびアッシング方法
Shinagawa et al. Effects of nitrogen addition to microwave oxygen plasma in surface wave with disk-plate window and photoresist ashing
CN116897412A (zh) 蚀刻方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680010338.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007512891

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020077021859

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006730688

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11887457

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

WWP Wipo information: published in national office

Ref document number: 2006730688

Country of ref document: EP