CN100511599C - 灰化设备、灰化方法及杂质掺入设备 - Google Patents

灰化设备、灰化方法及杂质掺入设备 Download PDF

Info

Publication number
CN100511599C
CN100511599C CNB2006800103389A CN200680010338A CN100511599C CN 100511599 C CN100511599 C CN 100511599C CN B2006800103389 A CNB2006800103389 A CN B2006800103389A CN 200680010338 A CN200680010338 A CN 200680010338A CN 100511599 C CN100511599 C CN 100511599C
Authority
CN
China
Prior art keywords
hardened layer
ashing
semiconductor substrate
plasma
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006800103389A
Other languages
English (en)
Other versions
CN101151715A (zh
Inventor
金成国
水野文二
佐佐木雄一朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101151715A publication Critical patent/CN101151715A/zh
Application granted granted Critical
Publication of CN100511599C publication Critical patent/CN100511599C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32963—End-point detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种实现高产量的灰化设备和方法，其中抗蚀剂的表面硬化层和内部非硬化层之间的界面以及非硬化层和半导体基板之间的界面可以被探测，以及一种杂质掺入设备组。等离子体灰化形成在抗蚀剂上的表面硬化层和内部非硬化层的该灰化设备，该抗蚀剂作为掩模涂覆在半导体基板上并且掺有杂质，其特征在于包括偏振光椭圆计，用于在等离子体灰化时使线偏振光入射到半导体基板来探测该半导体基板反射的椭圆偏振光，来探测该硬化层和该非硬化层之间的界面以及该非硬化层和该半导体基板之间的界面。

Description

灰化设备、灰化方法及杂质掺入设备
技术领域
本发明涉及用于灰化抗蚀剂的灰化设备、灰化方法及杂质掺入设备组，包含能够探测通过杂质掺入形成的表面硬化层和内部非硬化层之间的界面的界面探测装置，或者用于探测等离子体灰化抗蚀剂中在杂质掺入后的表面硬化层及非硬化层的光学常数和厚度的装置。
背景技术
传统上，用于半导体工业的灰化设备具有用于探测灰化终点(end point)的装置。例如，如下的专利文献1中已经描述了抗蚀剂灰化终点探测方法。该抗蚀剂灰化终点探测方法涉及，当等离子体灰化主要是氧等离子体时，在灰化工艺中探测等离子体发射中的氢光谱发光强度的变化，由此该抗蚀剂灰化的终点可以高灵敏度地被探测。
专利文献1：JP-A-6-124923
图3为解释将杂质注入半导体基板的抗蚀剂的工艺的视图，图4是显示杂质注入后的状态的视图。通常，杂质引入工艺涉及在半导体基板15a上覆盖抗蚀剂16来形成掩模，选择性图案化以及使用杂质引入设备将杂质引入到半导体基板15a中，如图3所示。
因为杂质也引入到用作掩模的抗蚀剂中，改变了表面，使得形成硬化层16b，如图4所示。此外，抗蚀剂的内部没有受到杂质引入工艺的影响，非硬化层16a处于与未处理的抗蚀剂等效的状态。当然，硬化层16b的膜质量和膜厚度依赖于引入杂质时的剂量和能量数量。总之，硬化层16b首先被灰化，且然后非硬化层16a被灰化。
为了灰化硬化层16b，要求半导体基板15a置于低温下以降低灰化速率，从而防止因为爆裂(popping)而使表面层剥离，造成半导体基板15a的玷污。亦即，为了降低温度，降低加热器温度，并且需要极低的灰化速率条件以避免等离子体引起的温度升高。为在灰化硬化层16b之后灰化非硬化层16a，理想地要求通过将半导体基板置于高温来增加灰化速率。
图5是显示低温处理和高温处理时，反应产物发出的频谱光(spectral light)的发光强度的曲线图。然而，使用前述灰化终点探测方法，低温处理时发光强度的变化小于高温处理时发光强度的变化，借此可以探测抗蚀剂16和半导体基板15a之间的界面，但是难以探测非硬化层16a和注入杂质的抗蚀剂的硬化层16b之间的界面。
具体地说，寻求一种随着半导体器件按比例缩小而用于形成浅结的技术，当通过低能等离子体掺入方法来掺入杂质，或者使用低能离子注入来掺入杂质时，硬化层的厚度可薄至大约10nm，并且更难探测硬化层和非硬化层之间的界面。
发明内容
<本发明解决的问题>
因此，为抑制抽运(pumping)作用，硬化层16b和非硬化层16a必须在低温下灰化足够长的时间。结果是带来灰化时间长且产量很低的问题。
因此，要求提供一种能够探测抗蚀剂的表面硬化层和内部非硬化层之间的界面以及非硬化层和半导体基板之间的界面，并且具有高产量的灰化设备和灰化方法。
特别是当通过等离子体掺入方法来引入杂质时，出现等离子体掺杂所特有的问题。具体地说，在等离子体掺杂情况下，不像常规的离子注入，其特点是引入了并非期望的杂质离子的大量其它离子。例如，当期望1E15cm-2的硼离子被注入到硅基板时，通过硼注入将浓度为1E15cm-2的硼离子引入到硅基板中。1E15cm-2的硼离子也被注入到抗蚀剂中。另一方面，下面将描述使用等离子体掺杂的情形。例如，当使用氦气混合到B2H6气体的等离子体时，除了硼之外，还必定注入氢和氦。在这里，B2H6气体和氦气的混合比率通常是5％到95％。总之，如果注入1E15cm-2的硼，则注入了两倍于1E15cm-2的氢和更多数量的氦。从抗蚀剂角度来说，通过离子注入引入1E15cm-2的硼的情形和通过等离子体掺杂注入1E15cm-2的硼的情形，后一种情形中注入的离子总量高得多。基于这个原因，通过等离子体掺杂更容易形成抗蚀剂的表面硬化层。本发明披露了解决这个问题的措施。
此外，在使用等离子体例如氦等离子体使具有抗蚀剂图案的硅基板表面变为无定形的工艺中，在去除抗蚀剂时存在问题。在此，所期望的杂质是氦。如果注入大量的氦离子，抗蚀剂的表面硬化层更容易形成。
如上所述，不像离子注入那样，使用等离子体掺杂的问题为等离子体掺杂所特有，且首次被发明人发现。等离子体掺杂具有剂量率(dose rate)比常规离子注入高几个量级的特点。通常高出3个量级。因此，在相同时段的工艺内，比离子注入高三个量级的离子数量被注入到硅和抗蚀剂中。另一方面，如果工艺时间急剧缩短三个量级，则难以保证均匀性和可重复性，这从制造角度而言是不希望的。如此，等离子体掺杂有其特有的问题。
<解决问题的手段>
因此，本发明提供一种用于等离子体灰化形成在抗蚀剂上的表面硬化层和内部非硬化层的灰化设备，该抗蚀剂作为掩模涂覆在半导体基板上并且掺有杂质，其特征在于包括偏振光椭圆计，该椭圆偏光计用于在等离子体灰化时使线偏振光进入该半导体基板来探测反射的椭圆偏振光，并探测该硬化层和该非硬化层之间的界面以及该非硬化层和该半导体基板之间的界面。
因此，紧接着在探测到灰化该硬化层结束之后，可以通过提高温度来增加灰化速率而开始非硬化层的灰化，由此增加产量。且如果探测到灰化非硬化层结束后，该灰化工艺结束。
而且，如果探测到灰化硬化层结束，则该灰化工艺可以结束。且可以通过例如湿法蚀刻的其它步骤来去除该非硬化层。
而且，本发明提供一种用于分析偏振光椭圆计的方法，其特征在于包括探测反射的椭圆偏振光和探测该硬化层和非硬化层的光学常数和厚度。通过探测该硬化层和非硬化层的光学常数和厚度的变化，可以预测灰化该硬化层和非硬化层的结束时间，由此增加了产量并同时反馈到该灰化工艺。
而且，在本发明中，该灰化设备包括一种反馈控制机制，用于将探测到的该硬化层和非硬化层之间的界面和该非硬化层和半导体基板之间的界面，或者该硬化层和非硬化层的光学常数和厚度反馈到该灰化设备。
使用该反馈控制机制，增加该灰化工艺的产量。
对于通过等离子体掺杂来注入离子的情形，期望如果探测到灰化该硬化层结束，则该灰化工艺结束并且通过湿法蚀刻工艺去除该非硬化层。其原因是，与离子注入相比，对于等离子体掺杂的情形，高浓度的杂质被注入到硅基板的上表面内。因此，如果整个抗蚀剂通过灰化被去除，则硅基板的上表面被氧化，由此在某些情形下该杂质可能对电学传导没有贡献。因此，抗蚀剂应该被去除而尽可能不氧化该表面。这种情况下，通过灰化仅去除该抗蚀剂的硬化层，且其下的非硬化层是通过湿法蚀刻而去除，该湿法蚀刻与灰化相比氧化硅的可能性更低，由此避免杂质对电学传导没有贡献。此外，期望的是，即使不能防止杂质没有贡献，但降低其没有贡献的程度。
<发明效果>
如上所述，采用本发明，提供一种偏振光椭圆计来改变灰化速率，其中该偏振光椭圆计用于探测通过引入杂质而改变的硬化层和内部非硬化层之间的界面以及该非硬化层和半导体基板之间的界面，由此可在很短的时间内完成该灰化而不导致爆裂，使得产量增加。
此外，对于通过等离子体掺杂改变的硬化层以及该内部非硬化层，该硬化层是通过灰化被去除，该非硬化层是通过湿法蚀刻被去除，由此可以防止杂质对电学传导没有贡献或降低其没有贡献的程度。
附图说明
图1是根据本发明的实施例1的灰化设备的典型截面图。
图2是光谱偏振光椭圆计的典型视图。
图3是用于解释将杂质注入到半导体基板的抗蚀剂中的工艺的视图。
图4是显示杂质被注入的状态的视图。
图5是显示在低温处理和高温处理处理中，从反应产物发出的频谱光的发光强度的视图。
图6是用于本发明的实施例2中的等离子体掺杂设备的截面图。
参考数字和标记的说明
1 射频发生器                  2 光源
3 晶片                        4 测光器
5 控制器                      6 平台
7 加热器                      8 腔体
9 上电极                      15a 半导体基板
16 抗蚀剂                     16a 非硬化层
16b 硬化层                    20 氙灯光源
21 偏振器                     22 分析器
23 分光计                     24 探测器
101 真空容器                     102 气体供应设备
103 涡轮分子泵                   104 压力调节阀
105 等离子体源用射频发生器       106 样品电极
107 介电窗口                     108 线圈
109 基板                         110 样品电极用射频发生器
111 排气口                       112 支柱
具体实施方式
(实施例1)
下面将参考附图描述本发明。
图1是根据本发明的一个实施例的灰化设备的典型截面图。
该灰化设备包含：灰化气体被引入到其中且通过真空泵减小其压力的腔体8；在腔体8内用于施加射频功率到上电极9的射频发生器1；与上电极9相对、作为下电极且晶片3置于其上的平台6；以及包含在平台6中用于加热晶片3的加热器7，如图1所示。使用偏振光椭圆计，来自光源2的光入射到晶片3的表面上，并且通过测光器4来测量，如图1所示。测光器4的测量结果发送到控制器5，并且反馈到灰化工艺。
参考图2的光谱偏振光椭圆计(spectral ellipsometer)的组成图，下面将描述用于探测硬化层和非硬化层之间的界面以及非硬化层和半导体基板之间的界面，或者探测硬化层以及非硬化层的光学常数和厚度的方法。
氙灯光源20输出的Xe灯光由偏振器21转变成线偏振光，并且以与垂直于基板表面的方向成θ0角度地入射到基板上。角度θ0为从45°到90°的测量值。入射光的线偏振光的轴相对于p方向(垂直于光轴的平面和包括入射光和反射光的平面的相交线的方向)和s方向(在垂直于光轴的平面内与p方向垂直的方向)是倾斜的。假设椭圆偏振光的反射光的p分量和s分量之间的振幅反射率比例是Ψ，p分量和s分量之间的相差是Δ。在椭圆光度法中，为椭圆偏振光的反射光穿过分析器22并且入射到分光计23上，其中Ψ和Δ是通过探测器24来测量，同时将光分离成光谱分量。
比较存在该硬化层的情况和该硬化层已经彻底灰化的情况，硬化层和非硬化层之间的界面可以从Ψ和Δ的偏振光椭圆计的测量结果来探测，因为Ψ和Δ的信号是不同的。
硬化层彻底灰化之后，比较存在非硬化层的情况和非硬化层已经彻底灰化的情况，非硬化层和半导体基板之间的界面可以从Ψ和Δ的偏振光椭圆计的测量结果来探测，因为Ψ和Δ的信号是不同的。
下面将描述一种通过最小二乘法，基于Ψ和Δ的椭圆光度法测量结果来计算作为未知参数的该硬化层和非硬化层的厚度和其光学常数(折射率n和消光系数k)的方法。使用空气/硬化层/非硬化层/c-Si的四层模型，可以得到硬化层的厚度和光学常数(折射率n和消光系数k)，并且探测硬化层的灰化工艺是否完成。在硬化层灰化之后，使用空气/非硬化层/c-Si的三层模型，可以得到非硬化层的厚度和光学常数(折射率n和消光系数k)，并且探测所有灰化工艺是否完成。
光学常数基本上具有波长依赖性。如果通过改变波长来测量光学常数，则未知参数随测量波长的数目而增加，由此光学常数不能确定。在这种情况下，光学常数的光谱通过包括不依赖于波长的常数的近似表达式来表示，该常数成为未知参数，由此可以得到该光学常数的光谱。存在多种折射率波长色散模型。为了处理硬化层的强吸收特性，在本实施例中使用K-K(Kramers-Kronig)分析方法。Tauc-Lorentz分析、Cody-Lorentz分析、Forouhi-Bloomer分析、MDF分析、波段(band)分析、Tetrahedral分析、Drude分析和Lorentz分析方法可以用于折射率波长色散模型来进行以上分析。
下面将描述K-K(Kramers-Kronig)分析方法的特点。
如果薄膜层的光吸收带处于测量波长范围内，使用由下面的Kramers-Kronig关系表达式导出的复折射率的色散表达式，可以得到折射率和消光系数。
[数学表达式1]
n＝1+2/πP∫ωk/(ω′2-ω2)dω′       (2-1)
k＝-2/πP∫n/(ω′2-ω2)dω′
其中P是柯西积分的主值，ω是频率。
这个关系表达式显示，如果消光系数已知，可以从消光系数估计折射率。如果光吸收带处于测量波长范围内，在此波长范围的消光系数光谱是由Lorentz型表达式来近似的。
[数学表达式2]
k＝C1(E-C4)2/(E2-C2E+C3)          (2-2)
其中E是光子能量(eV)，其与波长λ(nm)有如下的关系。
[数学表达式3]
E(eV)＝1239.84/λ(nm)              (2-3)
下面的折射率表达式可以通过使用表达式(2-2)对Kramers-Kronig关系表达式(2-1)积分来导出。
[数学表达式4]
n＝C5+f(E)                         (2-4)
其中f(E)是表达式(2-2)的积分值，C5是积分常数。
在该KK分析中，C1、C2、C3、C4、C5是参数和初值。C5是积分常数，并且是表示折射率的参数之一，由此硬化层的折射率被取整作为初值。C1是实消光系数。也就是说，位于消光系数谱的峰值处的消光系数的值是初值。
另一方面，C2与C3和消光系数谱的峰值处的E(eV)值有关，其中C2的初值设为峰值处E(eV)的两倍，C3的初值设为峰值处E(eV)的平方。C4与吸收带的能带宽度有关，C4的初值等于在消光系数谱的峰的尾部，消光系数最小处的E(eV)的值。
如上所述，当使用KK分析时，可以设定初始值，假设包括测量主题的薄膜的物理特性的吸收谱或消光系数谱，从而进行该分析。
硬化层以及非硬化层的光学常数和厚度可以通过上述方法来探测。而且，可以预测灰化硬化层以及非硬化层的结束时间，由此增加产量。同时，灰化工艺可以得到反馈。
下面将描述一种使用图1中的灰化器来灰化其中引入了杂质的晶片3的抗蚀剂的方法。
首先，在晶片3放置在平台6上的状态下，将腔体8的压力减小。如果达到预定压力，腔体被抽真空，而引入作为刻蚀气体的氧气，所以腔体8的内部压力保持在固定压力。另外，通过设定加热器7的温度，使晶片3保持在低温。
如果达成这些条件，在低灰化速率下施加射频功率以产生氧等离子体并开始灰化。同时，使用偏振光椭圆计测量Ψ和Δ。
如果在灰化工艺中Ψ和Δ发生剧烈变化，则判断该硬化层被灰化，由此射频功率增加例如1.5倍，以使灰化速率更高，并执行灰化。因此，抗蚀剂的非硬化层比常规方法更早地在高灰化速率下灰化，由此整个灰化时间缩短。
或者在监视该硬化层的光学常数和厚度时如果该硬化层的厚度到达零，则确定该硬化层被灰化，由此射频功率增加例如1.5倍，以使灰化速率更高，并执行灰化。
因此，抗蚀剂的非硬化层比常规方法更早地在高灰化速率下灰化，由此整个灰化时间缩短。
此外，硬化层被灰化后，探测非硬化层的厚度和光学常数(折射率n和消光系数k)，且探测是否所有的灰化工艺完成。且如果所有的灰化处理完成，则该灰化工艺结束。
尽管在这个系统中改变射频功率来改变灰化速率，如果用于加热晶片3的装置为灯，晶片3的温度可以改变。此外，氧气和氟利昂气体的混合比例也可以改变。
当等离子体掺杂方法用于杂质掺入时，掺杂和灰化工艺可以在设有多个等离子体腔体的所谓多腔体的设备中完成。或者一系列杂质掺入工艺可以在用于执行连续处理的设备组中完成，尽管它们为求方便而布置成分立的设备。
(实施例2)
使用氦等离子体，将硅基板109表面上的晶体层变为无定形的。
图6是用于本发明的实施例2中的等离子体掺杂设备中等离子体掺杂腔体的截面视图。在图6中，预定气体从气体供应设备102引入到真空容器101中，该真空容器101然后通过作为抽真空装置的涡轮分子泵103被抽真空，使得真空容器101可以通过压力调节阀104保持在预定压力。通过从射频发生器105供应13.56MHz的射频功率到线圈108，可以在真空容器101中产生感应耦合等离子体，其中该线圈108设于靠近介电窗口107与样品电极106相对。硅基板109作为样品置于样品电极106上。而且，提供施加射频功率到样品电极106的射频发生器110作为电压源，用于控制样品电极106的电势，使得基板109作为样品相对于等离子体具有负电势。如此，等离子体中的离子向样品表面加速运动并与表面相撞，使样品表面变为无定形或引入杂质。从气体供应设备102供应的气体从排气口111排出进入泵103中。涡轮分子泵103和排气口111置于样品电极106的正下方。而且，压力调节阀104是位于样品电极106正下方以及涡轮分子泵103正上方的升降阀。样品电极106通过四个支柱112固定到真空容器101。
基板109置于样品电极106上之后，真空容器101从排气口111抽真空，同时样品电极106的温度保持在25℃。然后，50sccm的氦气从气体供应设备102供应到真空容器101中，且真空容器101的压力通过控制压力调节阀104而保持在1Pa。然后，通过向线圈108供应800W的射频功率作为等离子体源，在真空容器101中产生等离子体，并且通过向样品电极106的基底供应200W的射频功率，使硅基板109表面上的晶体层变为无定形。暴露于氦等离子体的时间是7秒。抗蚀剂在硅基板109表面上被图案化。硅基板表面的某些部分从抗蚀剂中的间隙被暴露。在无定形处理后，通过离子注入来注入3E14cm-2的硼。硬化层出现在抗蚀剂表面上。抗蚀剂的硬化层通过灰化去除。其后，非硬化层16a通过湿法蚀刻被去除。其后，用尖峰RTA(spikeRTA)在1070℃执行激活工艺来测量薄层电阻。
此时，注入硅基板的氦是1E16cm-2。认为抗蚀剂表面的硬化层是通过等离子体掺杂氦而形成。比较而言，准备没有抗蚀剂图案的固体硅基板，通过氦等离子体使其变为无定形，并通过离子掺杂掺入硼，由此使用尖峰RTA在1070℃执行激活工艺来测量薄层电阻。在这种情况下，薄层电阻相当于抗蚀剂的硬化层通过灰化去除后，非硬化层16a通过湿法蚀刻去除情况下的薄层电阻。
为进一步比较，具有图案化的抗蚀剂的硅基板通过氦等离子体变为无定形，并通过离子注入掺入硼，由此在通过灰化去除整个抗蚀剂后，使用尖峰RTA在1070℃执行激活工艺来测量薄层电阻。在这种情况下，薄层电阻比抗蚀剂的硬化层通过灰化去除后，非硬化层16a通过湿法蚀刻去除情况下的薄层电阻大。认为对电学传导无贡献的杂质的百分比增加。
(实施例3)
使用B2H6和He的混合气体等离子体，通过等离子体掺杂将硼掺入硅基板。
在此，使用用于本发明实施例2的图6的等离子体掺杂设备的等离子体掺杂腔体。在图6中，真空腔体101通过作为抽真空器的涡轮分子泵103被抽真空，同时从气体供应设备102引入预定气体至真空容器101中，使得真空腔体101可以通过压力调节阀104保持在预定压力。通过从射频发生器105施加13.56MHz的射频功率至线圈108，可以在真空容器101中产生感应耦合等离子体，其中该线圈108设于靠近介电窗口107与样品电极106相对。硅基板109作为样品置于样品电极106上。而且，提供用于向样品电极106供应射频功率的射频发生器110作为电压源，用于控制样品电极106的电势，使得基板109作为样品相对于等离子体具有负电势。如此，等离子体中的离子向样品表面加速运动以与表面相撞，使样品表面变为无定形或引入杂质。从气体供应设备102供应的气体从排气口111排出到泵103中。涡轮分子泵103和排气口111置于样品电极106的正下方。而且，压力调节阀104是位于样品电极106正下方以及涡轮分子泵103正上方的升降阀。样品电极106是几乎为正方形的基底，其中基板109放置其上，且该样品电极109通过各侧上的支柱112或通过总共四个支柱112而固定到真空容器101。
基板109置于样品电极106上之后，通过将97sccm的氦气和3sccm的B2H6气体供应到真空容器101中同时将样品电极106的温度保持在25℃，并通过供应1000W的射频功率到线圈108同时将真空容器101的压力保持在0.9Pa，在真空容器101中产生等离子体，并且通过向样品电极106供应250W的射频功率，在基板109表面附近引入硼。气体混合比率是相当于B2H63％比He97％。
调整等离子体掺杂时间使掺入硅基板的硼的剂量是1E14cm-2。抗蚀剂被图案化于硅基板109表面上。硅基板表面的某些部分从抗蚀剂中的间隙被暴露。等离子体掺杂之后，抗蚀剂表面呈现出硬化层。通过灰化去除抗蚀剂的硬化层。其后，非硬化层16a通过湿法蚀刻去除。其后，使用尖峰RTA在1070℃执行激活工艺来测量薄层电阻。
此时，注入到硅基板中的硼是1E14cm-2。然而，除了硼，还注入3E14cm-2的氢和4E15cm-2的氦。认为抗蚀剂表面上的硬化层是通过等离子体掺杂氦而形成的。如果氦气混合比率是97％或以上，比硼更多的氦被注入，所以抗蚀剂表面上的硬化层更容易形成。而且，如果1E14cm-2以上的硼被注入，氦随硼的剂量的增加而增加，使得抗蚀剂表面上的硬化层更容易形成。
对比来说，准备没有抗蚀剂图案的固体硅基板，通过等离子体掺杂注入硼，使用尖峰RTA在1070℃执行激活工艺来测量薄层电阻。在这种情况下，薄层电阻相当于通过灰化去除抗蚀剂的硬化层之后，非硬化层16a通过湿法蚀刻去除的情况下的薄层电阻。
为进一步比较，通过等离子体掺杂在具有图案化抗蚀剂的硅基板中注入硼，且在整个抗蚀剂仅通过灰化被去除之后，使用尖峰RTA在1070℃执行激活工艺来测量薄层电阻。在这种情况下，薄层电阻大于通过灰化去除抗蚀剂的硬化层之后，非硬化层16a通过湿法蚀刻去除的情况下的薄层电阻。认为对电学传导无贡献的杂质的百分比增加。
尽管参照特定实施方式对本发明进行了上述详细描述，但本领域技术人员应当理解，在不脱离由所附权利要求书所限定的本发明的精神和范围的情况下，可以对本发明进行形式和细节上的各种修改。
本申请基于2005年3月30日提交的日本专利申请No.2005-099148，其内容引用结合于此。
工业实用性
本发明的灰化设备、灰化方法和杂质掺入设备组可以有效形成电子器件例如电容器(condenser)、变阻器、二极管、晶体管和线圈，因为其可以探测杂质掺入后抗蚀剂的表面硬化层和内部的非硬化层之间的界面以及非硬化层和半导体基板之间的界面，由此提高灰化产量。

Claims (14)

1.一种灰化设备，包括：
通过使线偏振光入射到半导体基板上来探测从所述半导体基板反射的椭圆偏振光，并且探测通过将不同于在所述半导体基板表面形成的抗蚀剂材料的材料引入所述抗蚀剂材料中而形成的硬化层和所述抗蚀剂材料内部的非硬化层之间的界面以及所述非硬化层和所述半导体基板之间的界面，用于通过等离子体灰化去除所述硬化层以及通过等离子体灰化或湿法蚀刻去除所述非硬化层的装置。
2.如权利要求1所述的灰化设备，用于灰化形成在半导体基板上并掺有杂质的抗蚀剂材料，包括：
通过使线偏振光入射到半导体基板上来探测从所述半导体基板反射的椭圆偏振光，并且探测所述硬化层和所述非硬化层之间的界面以及所述非硬化层和所述半导体基板之间的界面，用于等离子体灰化形成在所述抗蚀剂上的表面硬化层和内部非硬化层的装置。
3.如权利要求2所述的灰化设备，其中所述杂质掺入是通过等离子体掺杂装置完成。
4.如权利要求2所述的灰化设备，其中所述杂质掺入通过施加等离子体使该半导体基板表面变为无定形。
5.如权利要求2所述的灰化设备，其中所述杂质掺入通过施加氦等离子体使该半导体基板表面变为无定形。
6.如权利要求1所述的灰化设备，其中用于探测的装置是偏振光椭圆计。
7.一种杂质掺入设备，包括用于对半导体基板表面执行杂质掺入的等离子体掺杂设备以及如权利要求1所述的灰化设备，其中该等离子体掺杂和作为该等离子体掺杂工艺的后处理的该灰化连续地执行。
8.一种通过使用如权利要求6所述的偏振光椭圆计来探测所述反射的椭圆偏振光，由此探测所述硬化层和所述非硬化层的光学常数和厚度的灰化方法。
9.如权利要求1所述的灰化设备，包括反馈控制装置，用于依据所探测的所述硬化层和非硬化层之间的界面以及所述非硬化层和半导体基板之间的界面，或者通过如权利要求8所述方法探测的所述硬化层以及非硬化层的光学常数和厚度，来控制灰化工艺。
10.一种连续地执行等离子体掺杂和灰化的杂质掺入设备组，其中灰化设备旨在依据权利要求7所述执行该灰化作为等离子体掺杂工艺的后处理，用于依据所探测的所述硬化层和非硬化层之间的界面以及所述非硬化层和半导体基板之间的界面，或者通过如权利要求8所述方法探测的所述硬化层以及非硬化层的光学常数和厚度，来控制该灰化工艺。
11.一种用于半导体器件的制造方法，使用如权利要求1所述的灰化设备，包括去除形成在该半导体基板上的等离子体掺杂的抗蚀剂的工艺，通过灰化去除形成在所述抗蚀剂上的该硬化层，以及通过湿法蚀刻去除该内部非硬化层。
12.如权利要求11所述的用于半导体器件的制造方法，其中所述等离体掺杂使用包含硼的等离子体。
13.如权利要求12所述的用于半导体器件的制造方法，其中所述等离子体掺杂使用由包含B2H6和He的混合气体产生的等离子体。
14.如权利要求13所述的用于半导体器件的制造方法，其中所述等离子体掺杂使用由包含B2H6和He的混合气体产生的等离子体，其中B2H6与He的比例是3％以下的B2H6与97％以上的He，且掺入该半导体基板的硼的剂量为1E14cm-2以上。
CNB2006800103389A 2005-03-30 2006-03-30 灰化设备、灰化方法及杂质掺入设备 Expired - Fee Related CN100511599C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP099148/2005 2005-03-30
JP2005099148 2005-03-30

Publications (2)

Publication Number Publication Date
CN101151715A CN101151715A (zh) 2008-03-26
CN100511599C true CN100511599C (zh) 2009-07-08

Family

ID=37073426

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800103389A Expired - Fee Related CN100511599C (zh) 2005-03-30 2006-03-30 灰化设备、灰化方法及杂质掺入设备

Country Status (6)

Country Link
US (1) US20090104783A1 (zh)
EP (1) EP1865547A4 (zh)
JP (1) JPWO2006106871A1 (zh)
KR (1) KR20080005190A (zh)
CN (1) CN100511599C (zh)
WO (1) WO2006106871A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5027066B2 (ja) * 2008-06-27 2012-09-19 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JPWO2010150315A1 (ja) * 2009-06-25 2012-12-06 パイオニア株式会社 光ディスクの製造方法および光ディスクの製造ライン
JP2012114157A (ja) * 2010-11-22 2012-06-14 Toshiba Corp ドロップレシピ作成方法およびデータベース作成方法
JP6681061B2 (ja) * 2015-05-08 2020-04-15 公立大学法人大阪 レジスト剥離方法およびレジスト剥離装置
JP7099897B2 (ja) * 2018-07-23 2022-07-12 株式会社アルバック ドライエッチング方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824017A (en) * 1973-03-26 1974-07-16 Ibm Method of determining the thickness of contiguous thin films on a substrate
JPH01232202A (ja) * 1988-03-14 1989-09-18 Teru Kyushu Kk 膜厚測定方法
JP3698266B2 (ja) * 1995-12-28 2005-09-21 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置
WO1998057146A1 (fr) * 1997-06-11 1998-12-17 Matsushita Electronics Corporation Procede d'evaluation de couche semi-conductrice, procede de fabrication de dispositif semi-conducteur, et support d'enregistrement
JP2001274139A (ja) * 2000-03-23 2001-10-05 Nec Corp アッシング装置およびアッシング方法
US6462817B1 (en) * 2000-05-12 2002-10-08 Carlos Strocchia-Rivera Method of monitoring ion implants by examination of an overlying masking material
US6989900B1 (en) * 2001-04-02 2006-01-24 Advanced Micro Devices, Inc. Method of measuring implant profiles using scatterometric techniques
US6585908B2 (en) * 2001-07-13 2003-07-01 Axcelis Technologies, Inc. Shallow angle interference process and apparatus for determining real-time etching rate
JP4544447B2 (ja) * 2002-11-29 2010-09-15 パナソニック株式会社 プラズマドーピング方法
US20040195208A1 (en) * 2003-02-15 2004-10-07 Pavel Elizabeth G. Method and apparatus for performing hydrogen optical emission endpoint detection for photoresist strip and residue removal
JP4694150B2 (ja) * 2003-06-20 2011-06-08 東京エレクトロン株式会社 処理方法及び処理システム
JP2005064197A (ja) * 2003-08-11 2005-03-10 Seiko Epson Corp レジスト膜のアッシング方法及びそのアッシング条件算出システム、並びに、レジスト膜のアッシング装置
US7821655B2 (en) * 2004-02-09 2010-10-26 Axcelis Technologies, Inc. In-situ absolute measurement process and apparatus for film thickness, film removal rate, and removal endpoint prediction

Also Published As

Publication number Publication date
CN101151715A (zh) 2008-03-26
WO2006106871A1 (ja) 2006-10-12
EP1865547A1 (en) 2007-12-12
KR20080005190A (ko) 2008-01-10
EP1865547A4 (en) 2010-01-13
US20090104783A1 (en) 2009-04-23
JPWO2006106871A1 (ja) 2008-09-11

Similar Documents

Publication Publication Date Title
KR102023444B1 (ko) 플라스마 처리 장치 및 플라스마 처리 방법
US6972840B1 (en) Method of reducing process plasma damage using optical spectroscopy
US20080063810A1 (en) In-situ process state monitoring of chamber
KR101633937B1 (ko) Ｄｃ 및 ｒｆ 하이브리드 처리 시스템
CN107026079B (zh) 用于确定处理速率的方法和装置
CN100511599C (zh) 灰化设备、灰化方法及杂质掺入设备
US20090035878A1 (en) Plasma Doping Method and Apparatus
KR20180046860A (ko) 플라스마 처리 장치
TW201440906A (zh) 使用噴嘴清洗基板上之一層的控制
WO2000019518A1 (en) Optical inspection equipment for semiconductor wafers with precleaning
KR20040111190A (ko) 처리 방법 및 처리 시스템
TWI732440B (zh) 電漿處理方法及電漿處理裝置
Ye et al. Effect of high-frequency on etching of SiCOH films in CHF3 dual-frequency capacitively coupled plasmas
McLaughlin et al. Development of Techniques for Real‐Time Monitoring and Control in Plasma Etching: I. Response Surface Modeling of and Etching of Silicon and Silicon Dioxide
Schaepkens et al. Gas-phase studies in inductively coupled fluorocarbon plasmas
US7700382B2 (en) Impurity introducing method using optical characteristics to determine annealing conditions
Aydil et al. Real-time monitoring of surface chemistry during plasma processing
Kim et al. In situ measurements of HCl during plasma etching of poly-silicon using a diode laser absorption sensor
Morshed et al. Electron density and optical emission measurements of SF6/O2 plasmas for silicon etch processes
Fukasawa et al. Wavelength dependence of photon-induced interface defects in hydrogenated silicon nitride/Si structure during plasma etching processes
JP2006128380A (ja) 半導体装置の製造方法および製造装置
Shirafuji et al. Silicon surfaces treated by CF 4, CF 4/H 2, and CF 4/O 2 rf plasmas: Study by in situ Fourier transform infrared ellipsometry
US20130071955A1 (en) Plasma etching method
Akbar Investigation of single and dual RF capacitively coupled nitrogen plasma discharges using optical emission spectroscopy
Leonhardt et al. Surface chemistry and damage in the high density plasma etching of gallium arsenide

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20140330