JP2005064197A - レジスト膜のアッシング方法及びそのアッシング条件算出システム、並びに、レジスト膜のアッシング装置 - Google Patents
レジスト膜のアッシング方法及びそのアッシング条件算出システム、並びに、レジスト膜のアッシング装置 Download PDFInfo
- Publication number
- JP2005064197A JP2005064197A JP2003291652A JP2003291652A JP2005064197A JP 2005064197 A JP2005064197 A JP 2005064197A JP 2003291652 A JP2003291652 A JP 2003291652A JP 2003291652 A JP2003291652 A JP 2003291652A JP 2005064197 A JP2005064197 A JP 2005064197A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- ashing
- cured layer
- thickness
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
【課題】 レジスト硬化層のオーバエッチやアンダーエッチを低減できるようにしたレジスト膜のアッシング方法及びそのアッシング条件算出システム、並びに、レジスト膜のアッシング装置を提供する。
【解決手段】 不純物イオンの注入によりレジスト膜の表層部に形成されたレジスト硬化層を除去するためにアッシングの処理条件を算出するシステム100であって、テーブルA格納部11と第1演算処理部31とからなる厚さ算出手段が、不純物イオンの種類と、不純物イオンをレジスト膜に注入したときの加速エネルギとに基づいて、レジスト硬化層の厚さを算出し、テーブルC格納部15と第3演算処理部37とからなるアッシング条件算出手段は、この厚さ算出手段によって算出されたレジスト硬化層の厚さに基づいて当該レジスト硬化層を除去するためのアッシングの処理時間を算出する。
【選択図】 図1
【解決手段】 不純物イオンの注入によりレジスト膜の表層部に形成されたレジスト硬化層を除去するためにアッシングの処理条件を算出するシステム100であって、テーブルA格納部11と第1演算処理部31とからなる厚さ算出手段が、不純物イオンの種類と、不純物イオンをレジスト膜に注入したときの加速エネルギとに基づいて、レジスト硬化層の厚さを算出し、テーブルC格納部15と第3演算処理部37とからなるアッシング条件算出手段は、この厚さ算出手段によって算出されたレジスト硬化層の厚さに基づいて当該レジスト硬化層を除去するためのアッシングの処理時間を算出する。
【選択図】 図1
Description
本発明は、レジスト膜のアッシング方法及びそのアッシング条件算出システム、並びに、レジスト膜のアッシング装置に関し、特に、半導体装置の製造工程において、イオン注入によってレジスト膜の表層部に形成されたレジスト硬化層を除去する技術に関するものである。
従来から、シリコン基板や、SOI(silicon on insulator)基板のシリコン層、またはポリシリコン膜等の半導体に選択的に不純物イオンを注入する場合には、この半導体上にレジスト膜を形成しパターニングして、このパターニングされたレジスト膜をマスクとして用いている。この不純物イオンの注入工程では、パターニングされたレジスト膜にも当然に不純物イオン注入される。そして、この不純物イオンの注入工程では、不純物イオンが所定のエネルギを持ってレジスト膜の表層部を通過することによって、このレジスト膜の表層部が硬化し、いわゆるレジスト硬化層が形成されることが知られている(例えば、特許文献1参照。)。
このレジスト硬化層は硫酸(H2SO4)に対して極めて溶解しにくい性質を有している。このため、レジスト硬化層を含むレジスト膜全体を半導体上から除去する場合には、通常、レジスト硬化層だけを酸素プラズマなどで灰化処理(以下で、アッシングという)して除去し、その後、このレジスト硬化層下の硬化していないレジスト膜を硫酸でウエットエッチングする。
なお、レジスト膜の表層部に形成されたレジスト硬化層の厚さを膜厚測定器を用いて光学的に正確に測定することは困難である。これは、レジスト硬化層の屈折率がウエーハ面内やバッチ間で一定でなく、また、レジスト硬化層と、その下地のレジスト膜との屈折率が異なるためである。そのため、従来、レジスト硬化層をアッシングして除去する場合には、アッシングの処理時間をレジスト硬化層の膜厚ではなく、イオン注入のレシピ上で決まっているイオン種と、そのドーズ量とによって線引きしていた。
特開2003−151959号公報
ところで、従来技術では、レジスト硬化層を除去するためのアッシングの処理時間を、イオン注入のレシピ上で決まっているイオン種と、そのドーズ量とによって線引きしていた。しかしながら、この方法では、硬化していないレジスト膜を下地に残したまま、レジスト硬化層だけを再現性良く除去することは難しく、レジスト硬化層を過剰にアンダーエッチしたり、オーバエッチしたりしてしまうことが多かった。
レジスト硬化層を過剰にアンダーエッチしてしまうと、その後の硫酸を用いたウエットエッチング時にレジスト硬化層はほとんど溶解しないので、半導体上にレジスト硬化層が残されてしまうおそれがあった。そして、例えば、その後の熱処理工程で、このレジスト硬化層を構成する有機成分がMOSトランジスタのゲート絶縁膜に拡散して、このゲート絶縁膜の信頼性を低下させてしまうおそれがあった。
また、レジスト硬化層を過剰にオーバーエッチングしてしまうと、例えば、MOSトランジスタのゲート絶縁膜にプラズマ損傷や、チャージアップ等のダメージを与えてしまい、ゲート絶縁膜の信頼性を低下させてしまうおそれがあった。
そこで、この発明はこのような問題を解決したものであって、レジスト硬化層のオーバエッチやアンダーエッチを低減できるようにしたレジスト膜のアッシング方法及びそのアッシング条件算出システム、並びに、レジスト膜のアッシング装置の提供を目的とする。
そこで、この発明はこのような問題を解決したものであって、レジスト硬化層のオーバエッチやアンダーエッチを低減できるようにしたレジスト膜のアッシング方法及びそのアッシング条件算出システム、並びに、レジスト膜のアッシング装置の提供を目的とする。
上記した課題を解決するために、本発明に係る第1のレジスト膜のアッシング方法は、不純物イオンの注入によりレジスト膜の表層部に形成されたレジスト硬化層を除去する方法であって、前記不純物イオンの種類と、前記不純物イオンを前記レジスト膜に注入したときの加速エネルギとに基づいて、前記レジスト硬化層の厚さを算出する工程と、算出された前記レジスト硬化層の厚さに基づいて、当該レジスト硬化層を除去するためのアッシングの処理条件を算出する工程と、を含むことを特徴とするものである。
また、本発明に係る第2のレジスト膜のアッシング方法は、上述した第1のレジスト膜のアッシング方法において、算出された前記アッシングの処理条件に基づいて前記レジスト硬化層をアッシングする工程、を含むことを特徴とするものである。ここで、アッシングの処理条件とは、例えば処理時間のことである。また、不純物イオンの注入によってレジスト膜の表層部に形成されるレジスト硬化層の厚さは、注入される不純物イオンの種類との間に相関があり、この不純物イオンを注入したときの加速エネルギとの間にも相関がある。
本発明に係る第1、第2のレジスト膜のアッシング方法によれば、注入される不純物イオンの種類と加速エネルギとに基づいてレジスト硬化層の厚さを算出する。従って、従来技術と比べて、レジスト硬化層を除去するために必要なアッシングの処理条件をより正確に算出することができ、レジスト硬化層を除去する際のオーバエッチやアンダーエッチを低減することができる。これにより、ゲート絶縁膜等の信頼性の向上に寄与することができる。
本発明に係る第3のレジスト膜のアッシング方法は、上述した第1、第2のレジスト膜のアッシング方法において、前記レジスト硬化層の硬化度合いを求める工程を含み、前記アッシングの処理条件を算出する工程では、前記レジスト硬化層の厚さと、前記レジスト硬化層の硬化度合いとに基づいて、前記アッシングの処理条件を算出することを特徴とするものである。
本発明に係る第4のレジスト膜のアッシング方法は、上述した第3のレジスト膜のアッシング方法において、前記レジスト硬化層の硬化度合いを求める工程では、前記不純物イオンの注入前に前記レジスト膜の膜厚を測定し、前記レジスト硬化層の屈折率を前記レジスト膜の屈折率に固定した状態で、前記不純物イオンの注入後に当該レジスト硬化層を含む前記レジスト膜の膜厚を測定し、その後、前記不純物イオンの注入前後でそれぞれ測定された前記レジスト膜の膜厚に基づいて、前記レジスト硬化層の硬化度合いを算出することを特徴とするものである。
ここで、レジスト硬化層を除去するために必要なアッシングの処理時間を算出する際には、レジスト硬化層の厚さだけでなく、このレジスト硬化層の硬化度合いも計算に反映させることで、その算出値の精度を向上させることが可能である。また、不純物イオンの注入前に測定されるレジスト膜の膜厚T1と、レジスト硬化層の屈折率をレジスト膜の屈折率に固定した状態で不純物イオンの注入後に測定されるレジスト硬化層を含むレジスト膜の膜厚T2との膜厚差ΔT(ΔT=T1−T2)は、レジスト硬化層の硬化度合いと相関がある。レジスト硬化層の屈折率をレジスト膜の屈折率に固定した状態とは、言いかえれば、レジスト硬化層の屈折率をレジスト膜の屈折率と同じであると見なした状態のことである。
本発明に係る第3、第4のレジスト膜のアッシング方法によれば、上述の第1、第2のレジスト膜のアッシング方法において、レジスト硬化層を除去するためのアッシングの処理条件を、レジスト硬化層の厚さと、このレジスト硬化層の効果度合いとに基づいて算出する。従って、第1、第2のレジスト膜のアッシング方法と比べて、レジスト硬化層を除去するために必要なアッシングの処理条件をより一層正確に算出することができ、レジスト硬化層を除去する際のオーバエッチやアンダーエッチをより一層低減することができる。
本発明に係るレジスト膜のアッシング条件算出システムは、不純物イオンの注入によりレジスト膜の表層部に形成されたレジスト硬化層を除去するためにアッシングの処理条件を算出するシステムであって、前記不純物イオンの種類と、前記不純物イオンを前記レジスト膜に注入したときの加速エネルギとに基づいて、前記レジスト硬化層の厚さを算出する厚さ算出手段と、算出された前記レジスト硬化層の厚さに基づいて当該レジスト硬化層を除去するためのアッシングの処理条件を算出するアッシング条件算出手段と、を備えたことを特徴とするものである。
本発明に係る第1のアッシング条件算出システムによれば、レジスト硬化層を除去するためのアッシングの処理条件をレジスト硬化層の厚さに基づいて算出する。従って、従来技術と比べて、レジスト硬化層を除去するために必要なアッシングの処理条件をより正確に算出することができる。これにより、レジスト硬化層をアッシングして除去する際に、当該レジスト硬化層のオーバエッチやアンダーエッチを低減することができる。
本発明に係る第2のアッシング条件算出システムは、前記不純物イオンの注入前に測定された前記レジスト膜の膜厚と、前記レジスト硬化層の屈折率を前記レジスト膜の屈折率に固定した状態で、前記不純物イオンの注入後に測定された当該レジスト硬化層を含む前記レジスト膜の膜厚とに基づいて、前記レジスト硬化層の硬化度合いを算出する硬化度合い算出手段を備え、前記アッシング条件算出手段は、前記レジスト硬化層の厚さと、前記レジスト硬化層の硬化度合いとに基づいて、前記アッシングの処理条件を算出することを特徴とするものである。
本発明に係る第2のアッシング条件算出システムによれば、上述した第1のアッシング条件算出システムにおいて、レジスト硬化層を除去するためのアッシングの処理条件を、レジスト硬化層の厚さと、このレジスト硬化層の効果度合いとに基づいて算出する。従って、第1のアッシング条件算出システムと比べて、レジスト硬化層を除去するために必要なアッシングの処理条件をより一層正確に算出することができる。
本発明に係るアッシング装置は、請求項5又は請求項6に記載のアッシング条件算出システムと、前記アッシング条件算出システムによって算出されたアッシング条件で前記レジスト硬化層をアッシングするアッシング装置本体と、を備えたことを特徴とするものである。
本発明に係るレジスト膜のアッシング装置によれば、レジスト硬化層を除去するためのアッシングの処理条件をレジスト硬化層の厚さ等に基づいて算出するので、従来技術と比べて、レジスト硬化層を除去する際にオーバエッチやアンダーエッチを低減することができる。
本発明に係るレジスト膜のアッシング装置によれば、レジスト硬化層を除去するためのアッシングの処理条件をレジスト硬化層の厚さ等に基づいて算出するので、従来技術と比べて、レジスト硬化層を除去する際にオーバエッチやアンダーエッチを低減することができる。
以下、図面を参照しながら、本発明の実施形態に係るレジスト膜の除去方法及びそのアッシング条件算出システム、並びに、そのアッシング装置について説明する。
(1)第1実施形態
図1は、本発明の第1実施形態に係るレジスト膜のアッシング条件算出システム100の構成例を示すブロック図である。この第1実施形態では、まず始めに、レジスト膜のアッシング条件算出システム100について説明する。次に、このアッシング条件算出システム100を備えたアッシング装置200について説明する。その後、このアッシング装置200を用いて、レジスト膜の硬化層を除去する方法について説明する。
(1)第1実施形態
図1は、本発明の第1実施形態に係るレジスト膜のアッシング条件算出システム100の構成例を示すブロック図である。この第1実施形態では、まず始めに、レジスト膜のアッシング条件算出システム100について説明する。次に、このアッシング条件算出システム100を備えたアッシング装置200について説明する。その後、このアッシング装置200を用いて、レジスト膜の硬化層を除去する方法について説明する。
図1に示すアッシング条件算出システム(以下で、条件算出システムという)100は、例えば、ボロンイオン(11B+)、リンイオン(31P+)、ヒ素イオン(75As+)等のレジスト膜への注入によって、このレジスト膜の表層部に生じるレジスト硬化層をアッシングし除去する際に、そのアッシングの処理時間を算出するシステムである。
図1に示すように、この条件算出システム100は、システム本体50と、このシステム本体50の動作を制御する制御部60と、この制御部60によって実行されるシステム本体50の動作プログラム等を格納するプログラム格納部70と、から構成されている。制御部60は、例えばCPU(central processing unit)からなるものである。また、プログラム格納部70は、例えばROM(read only memory)からなるものである。
図1に示すように、この条件算出システム100は、システム本体50と、このシステム本体50の動作を制御する制御部60と、この制御部60によって実行されるシステム本体50の動作プログラム等を格納するプログラム格納部70と、から構成されている。制御部60は、例えばCPU(central processing unit)からなるものである。また、プログラム格納部70は、例えばROM(read only memory)からなるものである。
システム本体50は、図1に示すように、テーブルA格納部11と、テーブルB格納部13と、テーブルC格納部15と、第1データ格納部21と、第2データ格納部23と、第1演算処理部31と、第2演算処理部33と、厚さ情報格納部35と、硬化度合い情報格納部37と、第3演算処理部39と、時間情報格納部41と、から構成されている。
これらの中で、テーブルA格納部11は、例えばRAM(random access memory)からなるものである。このテーブルA格納部11は、図示しない外部端子に接続しており、条件算出システム100の外部と情報の入出力が可能となっている。このテーブルA格納部11に、レジスト膜をマスクにして不純物イオンをイオン注入する際の加速エネルギと、このイオン注入によってレジスト膜の表層部に形成されるレジスト硬化層の厚さとの関係を示すテーブルAが格納されている。
これらの中で、テーブルA格納部11は、例えばRAM(random access memory)からなるものである。このテーブルA格納部11は、図示しない外部端子に接続しており、条件算出システム100の外部と情報の入出力が可能となっている。このテーブルA格納部11に、レジスト膜をマスクにして不純物イオンをイオン注入する際の加速エネルギと、このイオン注入によってレジスト膜の表層部に形成されるレジスト硬化層の厚さとの関係を示すテーブルAが格納されている。
図2にテーブルAの一例を示す。図2は、レジスト膜をマスクにしてボロンイオン、リンイオン、ヒ素イオンをイオン注入する際の加速エネルギと、これら不純物イオンのイオン注入によってレジスト膜の表層部に形成されるレジスト硬化層の厚さとの関係を示す図である。図2の横軸はイオン注入の加速エネルギであり、図2の縦軸はレジスト硬化層の厚さである。
図2のボロンイオン、リンイオン、ヒ素イオンの各直線は、予め、実験によって求めた複数の点に基づき近似計算して得たものである。具体的には、加速エネルギを数条件に振り分けて上記の不純物イオンをレジスト膜にイオン注入し、この時に形成されるレジスト硬化層の厚さをそれぞれ測定する。次に、測定したレジスト硬化層の厚さを加速エネルギに対応させて、不純物イオンごとにそれぞれグラフ上にプロットする。そして、不純物イオンごとにグラフ上にプロットした複数の点から図2に示したような直線をそれぞれ算出する。これらの直線を求める計算には、例えば最小自乗法を用いる。
図2に示すように、レジスト膜へのイオン注入によって、このレジスト膜に形成されるレジスト硬化層の厚さは、注入されるイオン種及び加速エネルギとそれぞれ相関がある。即ち、ボロンイオン、リンイオン、ヒ素イオンのいずれの場合も、その加速エネルギが大きいほど、レジスト膜の表層部にレジスト硬化層が厚く形成される。また、同じ加速エネルギ下では、ボロンイオンのイオン注入によって形成されるレジスト硬化層の厚さが最も大きく、ヒ素イオンのイオン注入によって形成されるレジスト硬化層の厚さが最も小さい。
図1に戻って、テーブルB格納部13は、例えばRAMからなるものである。このテーブルB格納部13は、図示しない外部端子に接続しており、条件算出システム100の外部と情報の入出力が可能となっている。このテーブルB格納部13に、イオン注入前後でのレジスト膜の膜厚差と、レジスト硬化層の硬化度合いとの関係を示すテーブルBが格納されている。
図3にテーブルBの一例を示す。図3の横軸は、不純物イオンのイオン注入前後で測定されるレジスト膜の膜厚の差である。ここで、イオン注入前に測定されるレジスト膜の膜厚とは「レジスト膜の膜厚」のことを意味するのに対して、イオン注入後に測定されるレジスト膜の膜厚とは「レジスト硬化層と、このレジスト硬化層下で硬化せずに残されたレジスト膜とを合わせた膜の膜厚」のことを意味する。また、この図3の横軸でいうレジスト膜の膜厚の差は、レジスト硬化層の屈折率を下地のレジスト膜の屈折率と同一と見なして(即ち、レジスト硬化層の屈折率をレジスト膜の屈折率に固定して)測定を行ったときの値である。
一方、図3の縦軸は、レジスト硬化層の硬化度合いである。レジスト硬化層の硬化度合いとは、例えば、アッシング処理によるエッチングの速さ(エッチングレート)で示されるものである。図3に示す曲線は、予め、実験によって求めた複数の点に基づき近似計算して得たものである。図3に示すように、レジスト膜へのイオン注入によって、このレジスト膜に形成されるレジスト硬化層の硬化度合いは、不純物イオンのイオン注入前後で測定されるレジスト膜の膜厚の差と相関があり、レジスト膜の膜厚の差が大きいほど、レジスト硬化層の硬化度合いは大きい。
例えば、レジスト膜の膜厚の差がΔT1のときのレジスト硬化層の硬化度合いをαとする。また、レジスト膜の膜厚の差がΔT2のときのレジスト硬化層の硬化度合いをβとする。さらに、レジスト膜の膜厚の差がΔT3のときのレジスト硬化層の硬化度合いをγとする。ここで、図3に示すように、レジスト膜の膜厚の差がΔT1<ΔT2<ΔT3の関係にあるとき、レジスト硬化層の硬化度合いはα<β<γの関係にある。
図1に戻って、テーブルC格納部15は、例えばRAMからなるものである。このテーブルC格納部15は、図示しない外部端子に接続しており、条件算出システム100の外部と情報の入出力が可能となっている。このテーブルC格納部15に、レジスト硬化層の硬化度合い別に、レジスト硬化層の厚さとレジスト硬化層を除去するために必要なアッシング条件との関係を示すテーブルCが格納されている。
図4にテーブルCの一例を示す。図4の横軸は、レジスト硬化層の厚さであり、図2の縦軸に対応している。また、図4の縦軸は、レジスト硬化層を除去するために必要なアッシングの処理時間である。さらに、図4に示すα、β、γは、レジスト硬化層の硬化度合いを示すものであり、図3の縦軸に示したα、β、γに対応している。図4に示すボロンイオン、リンイオン、ヒ素イオンの各直線は、予め、実験によって求めた複数の点に基づき近似計算して得たものである。
図4に示すように、レジスト硬化層の厚さと、レジスト硬化層を除去するために必要なアッシングの処理時間との間には相関がある。即ち、レジスト硬化層の厚さが大きいほど、レジスト硬化層を除去するために必要なアッシングの処理時間は長い。また、レジスト硬化層の硬化度合いと、レジスト硬化層を除去するために必要なアッシングの処理時間との間にも相関がある。即ち、レジスト硬化層の硬化度合いが大きいほど、レジスト硬化層を除去するために必要なアッシングの処理時間は長い。但し、レジスト硬化層を除去するために必要なアッシングの処理時間は、レジスト硬化層の硬化度合いよりも、レジスト硬化層の厚さに大きく依存する。
図1に戻って、第1データ格納部21は、例えばRAMからなるものである。この第1データ格納部は外部端子に接続しており、条件算出システム100の外部と情報の入出力が可能となっている。この第1データ格納部21には、レジスト膜にイオン注入する不純物イオンの種類(イオン種)と、イオン注入の加速エネルギとが外部端子を通して書き込まれる。
また、第2データ格納部23は、例えばRAMからなるものである。この第2データ格納部は外部端子に接続しており、条件算出システム100の外部と情報の入出力が可能となっている。この第2データ格納部23には、イオン注入前に測定されるレジスト膜の膜厚と、イオン注入後に測定されるレジスト膜の膜厚(レジスト硬化層と、このレジスト硬化層下で硬化せずに残されたレジスト膜とを合わせた膜の膜厚)とが外部端子を通して書き込まれる。
また、第1演算処理部31は、ロジックICからなるものである。図1に示すように、この第1演算処理部31は、第1データ格納部21と、テーブルA格納部11とに接続している。この第1演算処理部31は、第1データ格納部21からイオン種と加速エネルギとに関する情報を読み出すと共に、テーブルA格納部11から加速エネルギとレジスト硬化層の厚さとの関係を示すテーブルA(図2参照)を読み出す。そして、この第1演算処理部31は、このテーブルAにイオン種と加速エネルギとに関する情報を当てはめて、レジスト硬化層の厚さを算出する。
第2演算処理部33は、ロジックICからなるものである。図1に示すように、この第2演算処理部33は、第2データ格納部23と、テーブルB格納部13とに接続している。この第2演算処理部33は、第2データ格納部23からイオン注入前後のレジスト膜の膜厚に関する情報を読み出すと共に、テーブルB格納部13からレジスト膜の膜厚の差とレジスト硬化層の硬化度合いとの関係を示すテーブルB(図3参照)を読み出す。そして、この第2演算処理部33は、このテーブルBにイオン注入前後のレジスト膜の膜厚に関する情報を当てはめて、レジスト硬化層の硬化度合いを算出する。
厚さ情報格納部35は、例えばRAMからなるものである。この厚さ情報格納部35は第1演算処理部31に接続しており、第1演算処理部31で算出されたレジスト硬化層の厚さに関する情報が書き込まれる。また、硬化度合い情報格納部37は、例えばRAMからなるものである。この硬化度合い情報格納部37は、第2演算処理部33に接続しており、第2演算処理部33で算出されたレジスト硬化層の硬化度合いに関する情報が書き込まれる。さらに、第3演算処理部39は、ロジックICからなるものである。図1に示すように、この第3演算処理部39は、厚さ情報格納部35と、硬化度合い情報格納部37と、テーブルC格納部15とに接続している。
この第3演算処理部39は、厚さ情報格納部35からレジスト硬化層の厚さに関する情報を読み出すと共に、硬化度合い情報格納部37からレジスト硬化層の硬化度合いに関する情報を読み出す。また、この第3演算処理部39は、レジスト硬化層の硬化度合い別に、レジスト硬化層の厚さとレジスト硬化層を除去するために必要なアッシングの処理時間との関係を示すテーブルC(図4参照)をテーブルC格納部15から読み出す。そして、この第3演算処理部39は、このテーブルCに、レジスト硬化層の厚さに関する情報と、レジスト硬化層の硬化度合いに関する情報とを当てはめて、レジスト硬化層を除去するために必要なアッシングの処理時間を算出する。
時間情報格納部41は、例えばRAMからなるものである。この時間情報格納部41は、第3演算処理部39に接続しており、この第3演算処理部39で算出されたアッシングの処理時間に関する情報が書き込まれる。また、図1に示すように、この時間情報格納部41は、外部端子に接続しており、書き込まれたアッシングの処理時間に関する情報を条件算出システム100の外部に出力できるようになっている。
図5は、アッシング装置200の構成例を示すブロック図である。このアッシング装置200は、上述したアッシング条件算出システム100と、このアッシング条件算出システム100によって算出されたアッシング条件でレジスト硬化層をアッシングし除去するアッシング装置本体150とから構成されている。
図5に示すアッシング装置本体150は、図示しないが、ウエーハを収容可能な真空チャンバと、この真空チャンバ内にウエーハを出し入れするロード、アンロード装置と、真空チャンバ内に酸素(O2)等のガスを供給するガス供給装置と、このガス供給装置によって真空チャンバ内に供給された酸素ガス等をプラズマ化するプラズマ発生装置等から構成されている。このアッシング装置200では、上述したアッシング条件算出システム100で算出されたアッシングの処理時間をアッシング装置本体150に出力するようになっている。また、アッシング装置本体150は、この算出された処理時間だけウエーハにアッシング処理を施すようになっている。
図5に示すアッシング装置本体150は、図示しないが、ウエーハを収容可能な真空チャンバと、この真空チャンバ内にウエーハを出し入れするロード、アンロード装置と、真空チャンバ内に酸素(O2)等のガスを供給するガス供給装置と、このガス供給装置によって真空チャンバ内に供給された酸素ガス等をプラズマ化するプラズマ発生装置等から構成されている。このアッシング装置200では、上述したアッシング条件算出システム100で算出されたアッシングの処理時間をアッシング装置本体150に出力するようになっている。また、アッシング装置本体150は、この算出された処理時間だけウエーハにアッシング処理を施すようになっている。
図6は本発明の第1実施形態に係るレジスト硬化層の除去方法を示すフローチャートである。次に、図6のフローチャートに沿い、上記のアッシング装置200を用いてレジスト膜のレジスト硬化層を除去する場合について説明する。まず始めに、図6のステップ(S)1で、シリコン基板上に形成されたレジスト膜の膜厚を不純物イオンの注入前に測定する。ここで測定したレジスト膜の膜厚をT1とする。次に、図6のS2へ進む。
図6のS2では、このレジスト膜をマスクに用いて、シリコン基板に不純物イオンをイオン注入する。このイオン注入によって、レジスト膜と、このレジスト膜下から露出したシリコン基板とに、不純物イオンが注入される。また、この不純物イオンの注入によって、レジスト膜の表層部にレジスト硬化層が形成される。ここでは、不純物イオンの一例として、リンイオンを用いる。
図6のS3では、イオン注入後のレジスト膜の膜厚を測定する。このS3では、レジスト硬化層の屈折率をレジスト膜の屈折率に固定して、このレジスト硬化層を含むレジスト膜全体の膜厚を測定する。ここで測定したレジスト膜の膜厚をT2とする。次に、図6のS4へ進む。
図6のS4では、イオン注入したイオン種(この例では、リンイオン)と、イオン注入の加速エネルギとに基づいて、レジスト硬化層の厚さを算出する。具体的には、図1に示した条件算出システム100に、イオン種と、加速エネルギを入力する。すると、これらのイオン種と、加速エネルギに関する情報は第1データ格納部21に格納される。そして、この第1データ格納部21に格納された情報は、第1演算処理部31によってテーブルA(図2参照)に当てはめられ、レジスト硬化層の厚さが算出される。ここでは、加速エネルギはE1であり、このE2がテーブルAに当てはめられて、レジスト硬化層の厚さTαが算出されたとする。この算出されたレジスト硬化層の厚さTαは、厚さ情報格納部35に格納される。次に、図6のS5へ進む。
図6のS4では、イオン注入したイオン種(この例では、リンイオン)と、イオン注入の加速エネルギとに基づいて、レジスト硬化層の厚さを算出する。具体的には、図1に示した条件算出システム100に、イオン種と、加速エネルギを入力する。すると、これらのイオン種と、加速エネルギに関する情報は第1データ格納部21に格納される。そして、この第1データ格納部21に格納された情報は、第1演算処理部31によってテーブルA(図2参照)に当てはめられ、レジスト硬化層の厚さが算出される。ここでは、加速エネルギはE1であり、このE2がテーブルAに当てはめられて、レジスト硬化層の厚さTαが算出されたとする。この算出されたレジスト硬化層の厚さTαは、厚さ情報格納部35に格納される。次に、図6のS5へ進む。
図6のS5では、S1で測定したレジスト膜の膜厚T1と、S3で測定したレジスト膜の膜厚T2とに基づいて、レジスト硬化層の硬化度合いを算出する。具体的には、図1に示した条件算出システム100に、レジスト膜の厚さT1、T2をそれぞれ入力する。すると、これらレジスト膜の厚さT1、T2に関する情報は、第2データ格納部23に格納される。そして、この第2データ格納部に格納された情報は、第2演算処理部33によってテーブルB(図3参照)に当てはめられ、レジスト硬化層の硬化度合いが算出される。ここでは、T1-T2=ΔT2であり、このΔT2がテーブルBに当てはめられられて、レジスト硬化層の硬化度合いβが算出されたとする。この算出されたレジスト硬化層の硬化度合いβは、硬化度合い情報格納部37に格納される。次に、図6のS6へ進む。
図6のS6では、S4で算出されたレジスト硬化層の厚さと、S5で算出されたレジスト硬化層の硬化度合いとに基づいて、このレジスト硬化層を除去するためのアッシングの処理時間を算出する。具体的には、図1に示した条件算出システム100において、厚さ情報格納部35に格納されたレジスト硬化層の厚さTαと、硬化度合い情報格納部37に格納されたレジスト硬化層の硬化度合いβの両方が、第3演算処理部39によってテーブルC(図4参照)に当てはめられ、レジスト硬化層を除去するために必要なアッシングの処理時間Xが算出される。この算出されたアッシングの処理時間Xは時間情報格納部41に格納され、図5に示したアッシング装置本体150に出力される。次に、図6のS7へ進む。
図6のS7では、条件算出システム100によって算出された処理時間Xだけ、レジスト硬化層をアッシングし除去する
このように、本発明の第1実施形態に係るレジスト硬化層の除去方法によれば、イオン注入される不純物イオンのイオン種と、この不純物イオンに加えられる加速エネルギとに基づいてレジスト硬化層の厚さを算出する。従って、従来技術と比べて、レジスト硬化層を除去するために必要なアッシングの処理時間をより正確に算出することができるので、レジスト硬化層を除去する際のオーバエッチやアンダーエッチを低減することができる。
このように、本発明の第1実施形態に係るレジスト硬化層の除去方法によれば、イオン注入される不純物イオンのイオン種と、この不純物イオンに加えられる加速エネルギとに基づいてレジスト硬化層の厚さを算出する。従って、従来技術と比べて、レジスト硬化層を除去するために必要なアッシングの処理時間をより正確に算出することができるので、レジスト硬化層を除去する際のオーバエッチやアンダーエッチを低減することができる。
MOSトランジスタ等が形成されたシリコン基板(ウエーハ)上をプラズマ気相中に晒さずにすむので、ゲート絶縁膜へのチャージアップ等のダメージを低減することができる。また、このアッシング後に、シリコン基板上を覆う硬化していないレジスト膜を硫酸でウエットエッチングすることによって、このレジスト膜を除去することができる。ここで、上記のレジスト硬化層はそのほぼ全てがアッシングされシリコン基板上から除去されているので、このウエットエッチング時及びその直後における、レジスト硬化層のシリコン基板への再付着を防止することができる。これにより、シリコン基板に形成されるMOSトランジスタのゲート絶縁膜の信頼性向上に寄与することができる。
この第1実施形態では、テーブルA格納部11と、第1演算処理部31とからなる構成体が本発明の厚さ算出手段に対応している。また、テーブルB格納部13と、第2演算処理部33とからなる構成体が本発明の硬化度合い算出手段に対応している。さらに、テーブルC格納部15と、第3演算処理部39とからなる構成体が本発明のアッシング条件算出手段に対応している。また、ボロンイオン、リンイオン、ヒ素イオンが本発明の不純物イオンに対応している。
なお、図6のS5で算出したレジスト硬化層の硬化度合いは、レジスト硬化層の屈折率と相関がある。そこで、レジスト硬化層の屈折率とレジスト硬化層の硬化度合いとの関係を予め実験等で求めおき、これをテーブルBとしても良い。また、この場合には、図6のS3で、レジスト硬化層を含むレジスト膜全体の膜厚T2を測定する代わりに、レジスト硬化層の屈折率を測定する。このような構成によれば、図6のS1、即ち、イオン注入前のレジスト膜の膜厚測定を省略することができるので、アッシングの処理時間の算出を簡単にすることができる。
(2)第2実施形態
上述の第1実施形態では、レジスト膜にイオン注入した不純物イオンのイオン種と注入エネルギとからレジスト硬化層の厚さを算出すると共に、イオン注入前後のレジスト膜の膜厚からレジスト硬化層の硬化度合いを算出し、算出されたレジスト硬化層の厚さと硬化度合いとに基づいて、アッシングの処理時間を算出する場合について説明した。
(2)第2実施形態
上述の第1実施形態では、レジスト膜にイオン注入した不純物イオンのイオン種と注入エネルギとからレジスト硬化層の厚さを算出すると共に、イオン注入前後のレジスト膜の膜厚からレジスト硬化層の硬化度合いを算出し、算出されたレジスト硬化層の厚さと硬化度合いとに基づいて、アッシングの処理時間を算出する場合について説明した。
しかしながら、レジスト硬化層を除去するために必要なアッシングの処理時間は、レジスト硬化層の硬化度合いよりも、レジスト硬化層の厚さに大きく依存する。このため、レジスト硬化層の硬化度合いを一定と見なし、アッシングの処理時間をレジスト硬化層の厚さだけに基づいて算出することが可能である。
図7は、本発明の第2実施形態に係るアッシング条件算出システム100´の構成例を示すブロック図である。図7に示す条件算出システム100´おいて、図6に示した条件算出システム100と同一の機能を有する部分には同一符号を付し、その詳細説明は省略する。
図7は、本発明の第2実施形態に係るアッシング条件算出システム100´の構成例を示すブロック図である。図7に示す条件算出システム100´おいて、図6に示した条件算出システム100と同一の機能を有する部分には同一符号を付し、その詳細説明は省略する。
この条件算出システム100´では、図6に示した条件算出システム100に対して、テーブルB格納部13と、第2データ格納部23と、第2演算処理部33と、硬化度合い情報格納部37とが省略されている。また、この条件算出システム100´を用いてアッシングの処理時間を算出する場合には、図6に示したフローチャートにおいて、ステップ(S)1と、S3と、S5とを省略する。そして、S7では算出されたレジスト硬化層の厚さだけに基づいてアッシングの処理時間を算出する。このような構成によれば、第1実施形態と比べて、アッシングの処理時間の算出精度は多少劣るものの、その計算を簡単、迅速に行うことができるので、便利である。
11 テーブルA格納部、13 テーブルB格納部、15 テーブルC格納部、21 第1データ格納部、23 第2データ格納部と、31 第1演算処理部、33 第2演算処理部、35 厚さ情報格納部、37 硬化度合い情報格納部、39 第3演算処理部と、41 時間情報格納部、50 システム本体、60 制御部、70 プログラム格納部、100、100´ アッシング条件算出システム、150 アッシング装置本体、200 アッシング装置
Claims (7)
- 不純物イオンの注入によりレジスト膜の表層部に形成されたレジスト硬化層を除去する方法であって、
前記不純物イオンの種類と、前記不純物イオンを前記レジスト膜に注入したときの加速エネルギとに基づいて、前記レジスト硬化層の厚さを算出する工程と、
算出された前記レジスト硬化層の厚さに基づいて、当該レジスト硬化層を除去するためのアッシングの処理条件を算出する工程と、を含むことを特徴とするレジスト膜のアッシング方法。 - 算出された前記アッシングの処理条件に基づいて前記レジスト硬化層をアッシングする工程、を含むことを特徴とする請求項1に記載のレジスト膜のアッシング方法。
- 前記レジスト硬化層の硬化度合いを求める工程を含み、
前記アッシングの処理条件を算出する工程では、
前記レジスト硬化層の厚さと、前記レジスト硬化層の硬化度合いとに基づいて、前記アッシングの処理条件を算出することを特徴とする請求項1又は請求項2に記載のレジスト膜のアッシング方法。 - 前記レジスト硬化層の硬化度合いを求める工程では、
前記不純物イオンの注入前に前記レジスト膜の膜厚を測定し、
前記レジスト硬化層の屈折率を前記レジスト膜の屈折率に固定した状態で、前記不純物イオンの注入後に当該レジスト硬化層を含む前記レジスト膜の膜厚を測定し、その後、
前記不純物イオンの注入前後でそれぞれ測定された前記レジスト膜の膜厚に基づいて、前記レジスト硬化層の硬化度合いを算出することを特徴とする請求項3に記載のレジスト膜のアッシング方法。 - 不純物イオンの注入によりレジスト膜の表層部に形成されたレジスト硬化層を除去するためにアッシングの処理条件を算出するシステムであって、
前記不純物イオンの種類と、前記不純物イオンを前記レジスト膜に注入したときの加速エネルギとに基づいて、前記レジスト硬化層の厚さを算出する厚さ算出手段と、
算出された前記レジスト硬化層の厚さに基づいて当該レジスト硬化層を除去するためのアッシングの処理条件を算出するアッシング条件算出手段と、を備えたことを特徴とするレジスト膜のアッシング条件算出システム。 - 前記不純物イオンの注入前に測定された前記レジスト膜の膜厚と、
前記レジスト硬化層の屈折率を前記レジスト膜の屈折率に固定した状態で、前記不純物イオンの注入後に測定された当該レジスト硬化層を含む前記レジスト膜の膜厚とに基づいて、前記レジスト硬化層の硬化度合いを算出する硬化度合い算出手段を備え、
前記アッシング条件算出手段は、
前記レジスト硬化層の厚さと、前記レジスト硬化層の硬化度合いとに基づいて、前記アッシングの処理条件を算出することを特徴とする請求項5に記載のレジスト膜のアッシング条件算出システム。 - 請求項5又は請求項6に記載のアッシング条件算出システムと、
前記アッシング条件算出システムによって算出されたアッシング条件で前記レジスト硬化層をアッシングするアッシング装置本体と、を備えたことを特徴とするレジスト膜のアッシング装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003291652A JP2005064197A (ja) | 2003-08-11 | 2003-08-11 | レジスト膜のアッシング方法及びそのアッシング条件算出システム、並びに、レジスト膜のアッシング装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003291652A JP2005064197A (ja) | 2003-08-11 | 2003-08-11 | レジスト膜のアッシング方法及びそのアッシング条件算出システム、並びに、レジスト膜のアッシング装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005064197A true JP2005064197A (ja) | 2005-03-10 |
Family
ID=34369274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003291652A Pending JP2005064197A (ja) | 2003-08-11 | 2003-08-11 | レジスト膜のアッシング方法及びそのアッシング条件算出システム、並びに、レジスト膜のアッシング装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005064197A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007129145A (ja) * | 2005-11-07 | 2007-05-24 | Fujitsu Ltd | レジストマスクの剥離方法及びレジストマスクの表面変質層の膜厚測定方法 |
EP1865547A1 (en) * | 2005-03-30 | 2007-12-12 | Matsushita Electric Industrial Co., Ltd. | Ashing apparatus, ashing method, and impurity doping apparatus |
KR100846960B1 (ko) | 2006-12-28 | 2008-07-17 | 동부일렉트로닉스 주식회사 | 반도체 소자의 포토레지스트 제거 공정의 안정화 방법 |
-
2003
- 2003-08-11 JP JP2003291652A patent/JP2005064197A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1865547A1 (en) * | 2005-03-30 | 2007-12-12 | Matsushita Electric Industrial Co., Ltd. | Ashing apparatus, ashing method, and impurity doping apparatus |
EP1865547A4 (en) * | 2005-03-30 | 2010-01-13 | Panasonic Corp | SORROWING DEVICE, SQUEEZE PROCESSING AND ROTATION DOTING DEVICE |
JP2007129145A (ja) * | 2005-11-07 | 2007-05-24 | Fujitsu Ltd | レジストマスクの剥離方法及びレジストマスクの表面変質層の膜厚測定方法 |
JP4739917B2 (ja) * | 2005-11-07 | 2011-08-03 | 富士通セミコンダクター株式会社 | レジストマスクの剥離方法 |
KR100846960B1 (ko) | 2006-12-28 | 2008-07-17 | 동부일렉트로닉스 주식회사 | 반도체 소자의 포토레지스트 제거 공정의 안정화 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6514672B2 (en) | Dry development process for a bi-layer resist system | |
US20060293781A1 (en) | Method of optimizing seasoning recipe for etch process | |
US8577494B2 (en) | Semiconductor manufacturing apparatus and control system and control method therefor | |
US20060141369A1 (en) | Method for correcting pattern data and method for manufacturing semiconductor device using same | |
JP2005064197A (ja) | レジスト膜のアッシング方法及びそのアッシング条件算出システム、並びに、レジスト膜のアッシング装置 | |
CN112949236B (zh) | 刻蚀偏差的计算方法以及计算系统 | |
US6461878B1 (en) | Feedback control of strip time to reduce post strip critical dimension variation in a transistor gate electrode | |
US20060039596A1 (en) | Pattern measuring method, pattern measuring apparatus, photo mask manufacturing method, semiconductor device manufacturing method, and computer program product | |
US6821892B1 (en) | Intelligent wet etching tool as a function of chemical concentration, temperature and film loss | |
US7132368B2 (en) | Method for repairing plasma damage after spacer formation for integrated circuit devices | |
JP2005277361A (ja) | プロセス装置の制御システムおよび制御方法 | |
US20060043536A1 (en) | Implanted photoresist to reduce etch erosion during the formation of a semiconductor device | |
JP3492341B2 (ja) | 半導体装置およびその製造方法ならびにレチクル | |
US20040110314A1 (en) | Silicon-on-insulator devices and methods for fabricating the same | |
CN110491877B (zh) | 闪存制造方法 | |
JPH0810195B2 (ja) | ピンホールの検査方法 | |
JP2004071862A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
JPH0393233A (ja) | 半導体装置の製造方法 | |
JP2007214410A (ja) | 自立薄膜の応力管理方法及びステンシルマスクの製造方法 | |
JPH05102184A (ja) | レジストによるlddサイドウオール形成方法 | |
KR19980067203A (ko) | 반도체 장치의 스페이서 형성방법 | |
US7105398B2 (en) | Method for monitoring lateral encroachment of spacer process on a CD SEM | |
US20050136335A1 (en) | Patterned microelectronic mask layer formation method employing multiple feed-forward linewidth measurement | |
US20050236366A1 (en) | Use of C2F6 gas to gain vertical profile in high dosage implanted poly film | |
KR100418120B1 (ko) | 반도체소자의 제조방법 |