KR102227883B1 - 급속 열 활성화 공정과 함께 플라즈마를 이용하는 원자층 에칭 공정 - Google Patents

급속 열 활성화 공정과 함께 플라즈마를 이용하는 원자층 에칭 공정 Download PDF

Info

Publication number
KR102227883B1
KR102227883B1 KR1020197016937A KR20197016937A KR102227883B1 KR 102227883 B1 KR102227883 B1 KR 102227883B1 KR 1020197016937 A KR1020197016937 A KR 1020197016937A KR 20197016937 A KR20197016937 A KR 20197016937A KR 102227883 B1 KR102227883 B1 KR 102227883B1
Authority
KR
South Korea
Prior art keywords
fair
film layer
temperature
plasma
semiconductor wafer
Prior art date
Application number
KR1020197016937A
Other languages
English (en)
Other versions
KR20190077545A (ko
Inventor
샤우밍 마
Original Assignee
베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드
매슨 테크놀로지 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드, 매슨 테크놀로지 인크 filed Critical 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드
Publication of KR20190077545A publication Critical patent/KR20190077545A/ko
Application granted granted Critical
Publication of KR102227883B1 publication Critical patent/KR102227883B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 웨이퍼 상의 필름 층을 에칭하기 위한 공정이 개시된다. 상기 공정은 하드마스크층, 포토레지스트층 및 다른 낮은 유전체 필름과 같은 탄소 함유층을 에칭하는데 특히 적합하다. 본 개시내용에 의하면, 플라즈마로부터 발생된 반응 활성종은 필름 층의 표면과 접촉된다. 그와 동시에, 기판 또는 반도체 웨이퍼는 반응의 활성화 온도 이상의 온도를 제어된 방식으로 증가시키는 급속 열 가열 사이클을 받는다.

Description

급속 열 활성화 공정과 함께 플라즈마를 이용하는 원자층 에칭 공정
본 출원은 2016년 12월 14일자로 출원된 미국 가출원 62/434,036호를 기초로 우선권을 주장하며, 이는 본원에 참고로 편입된다.
플라즈마 처리는 반도체 웨이퍼 및 다른 기판의 증착, 에칭, 레지스트 제거 및 관련 처리를 위해 반도체 산업에서 널리 이용되고 있다. 플라즈마 소스(예를 들어, 마이크로파, ECR, 유도성 등)는 플라즈마 처리를 위해 종종 이용되어 기판을 처리하기 위한 고밀도 플라즈마 및 반응 활성종(reactive species)을 생성한다.
플라즈마를 이용한 과거에 수행된 공정 중 하나는 원자층 에칭이다. 원자층 에칭은 반도체 디바이스 제조를 위해 매우 미세한 정밀도로 임계적 에칭을 수행하는 기술이다. 원자층 에칭은 과도한 서브-표면 손상 또는 바람직하지 않은 변형을 회피하도록 시도하면서 박막 상에 수행된다. 원자층 에칭은 또 다른 임계 층을 오버레이하는 매우 얇은 층을 에칭하기 위해 수행될 수 있다. 또한, 원자층 에칭은 기본 구조체를 손상시키지 않고서 이전에 에칭된 소량의 잔류 층을 제거하기 위해 에칭 공정의 말기에 채용될 수 있다. 원자층 에칭을 이용하여 자가-표면 제한된 공정 반응을 갖는 것이 바람직한데, 이에 따라 균일성은 표면 노출에 의해 제어되고, 더 이상 플라즈마 균일도에 의해 제어되지 않으므로, 에칭량 균일도는 더욱 향상될 수 있다.
과거에, 원자층 에칭 방법은 우선 표면 반응 활성종 부착 단계 이후에, 반응성 표면층을 제거하기 위한 플라즈마 이온 충격(plasma ion bombardment)을 구비하였다. 이러한 이온 충격 제어는 원자층 에칭에 대한 가능한 접근법 중 단지 하나의 관점이다. 종래의 원자층 에칭은 Si, Si3N4 또는 Si02와 같은 실리콘을 함유하는 필름에 대해 매우 성공적이었다. 그러나, 이온 충격 활성화를 이용한 상기한 종래의 방법은 다른 층, 특히 탄소 및 다른 낮은 유전체 필름을 함유하는 층에 대해서는 성공적이지 못했다. 이러한 다른 재료는, 예컨대 이온 충격에 반응성이 더 적고 화학 반응에 더 반응성이 크다. 또한, 일부 실시예에서, 에칭 공정을 발생시키기 위해 더 높은 온도가 요구되어 공정에 비해 더 적은 제어를 제공하는 매우 긴 에칭 사이클을 초래할 수 있다.
결과적으로, 낮은 유전상수를 갖는 필름을 포함하는 탄소 함유 필름 및 다른 유사한 필름을 에칭하기 위한 에칭 방법에 대한 필요성이 존재한다. 보다 상세하게, 상기한 재료 상에 원자층 에칭 공정을 수행하는 방법 및 공정에 대한 필요성이 존재한다.
일반적으로, 본 개시내용은 층, 반도체 웨이퍼 상에 포함된 층 상에 정밀도 제어된 에칭을 수행하기 위한 공정 및 장치에 관한 것이다. 본 개시내용에 의하면, 상기 공정은 반응 활성종에 층을 노출시키는 단계를 구비한다. 반응 활성종은, 예를 들어 플라즈마 소스에 의해 생성될 수 있다. 플라즈마 소스와 기판 사이의 가능한 스크리닝 그리드(screening grid)를 이용하여, 대부분의 반응성 중성자가 이온 충격 없이 기판 표면에 도달할 것이다. 상기 층이 반응 활성종에 노출되는 동안에, 상기 층의 온도는 급속 열 사이클에 상기 층을 노출시킴으로써 증가된다. 예를 들어, 급속 열 사이클은 하나 이상의 맥동 램프에 의해 생성될 수 있다. 급속 열 사이클은 층과 반응하는 반응 활성종에 요구되는 활성화 온도 이상의 층 온도를 점진적으로 증가시킬 수 있다. 온도 증가 지속기간과 조합하여 온도 증가를 주의 깊게 제어함으로써, 반응 활성종이 층과 반응함에 따라 제어된 정밀 에칭이 수행된다.
예를 들어, 일 실시예에서, 본 개시내용은 반도체 웨이퍼 상의 층을 에칭하기 위한 공정에 관한 것이다. 상기 공정은 처리 챔버 내에 반도체 웨이퍼를 배치하는 단계를 구비한다. 반도체 웨이퍼는 필름 층을 구비한다. 필름 층은, 예를 들어 탄소를 함유할 수 있다. 예를 들어, 필름 층은 낮은 유전체 필름, 포토레지스트층, 하드마스크층 등을 포함할 수 있다. 에천트 가스로부터 플라즈마가 생성된다. 플라즈마는 반응 활성종을 포함한다. 본 개시내용에 의하면, 필름 층은 반응 활성종과 접촉된다. 일 실시예에서, 예를 들어, 플라즈마는 플라즈마 챔버에서 발생되어, 필름 층과 접촉하기 전에 필터 구조체를 통해 필터링된다. 필터 구조체는 반응 활성종이 통과하게 하지만 플라즈마 내에 함유된 대전된 종의 적어도 65%, 예컨대 적어도 80%, 예컨대 적어도 90%를 필터링하게 하는 개구를 구비한다. 예를 들어, 반응 활성종은 중성 입자를 포함할 수 있다.
상기 필름 층이 반응 활성종과 접촉됨에 따라, 반도체 웨이퍼는 급속 열 사이클에 노출된다. 상기 급속 열 사이클은 반응 활성종이 필름 층을 에칭시키기에 충분한 활성화 온도 이상으로 필름 층을 가열한다. 일 실시예에서, 예를 들어 상기 필름 층의 온도는 반도체 웨이퍼를 복수의 급속 열 사이클에 노출시킴으로써 점진적으로 증가된다. 각각의 급속 열 사이클은 동일한 시간 길이일 수 있거나, 또는 상이한 시간 길이일 수 있다. 일 실시예에서, 하나 이상의 급속 열 사이클은 플래시 램프와 같은 하나 이상의 램프에 의해 생성될 수 있다. 반도체 웨이퍼를 복수의 급속 열 사이클에 노출시킴으로써, 필름 층은 제어된 방식으로 점진적으로 에칭될 수 있다. 예를 들어, 일 실시예에서, 상기 공정은 원자층 에칭 공정을 포함한다.
필름 층이 가열되는 온도, 챔버 내의 반응 활성종의 농도, 열 사이클의 지속시간 및 상기 다른 변수는 특정 적용 및 원하는 결과에 기초하여 조절될 수 있다. 일 실시예에서, 예를 들어, 필름 층은 약 80℃ 이상, 약 90℃ 이상, 약 100℃ 이상의 온도로 가열될 수 있다. 예를 들어, 반도체 웨이퍼 및 필름 층은 공정 동안에 약 100℃ 내지 약 300℃의 온도로 가열될 수 있다. 에천트 가스는 단일 가스 또는 가스 혼합물을 포함할 수 있다. 에천트 가스는, 예를 들어 분자 산소, 분자 질소, 아르곤, 분자 수소, 물, 과산화수소, 이산화탄소, 이산화황, 메탄, 카보닐 설파이드, 트리플루오로메탄, 테트라플루오로메탄, 또는 그 혼합물을 포함할 수 있다. 상기 공정 동안에, 에칭 속도는 주의 깊게 제어될 수 있다. 예를 들어, 에칭 속도는 약 100Å(angstrom)/분 내지 약 5000Å/분일 수 있다.
본 개시내용의 다른 특징 및 관점이 이하에서 보다 상세하게 논의된다.
당업자에게 속하는 실시예에 대한 상세한 설명이 첨부한 도면을 참조하여 본 명세서에 기술된다.
도 1은 본 개시내용의 공정을 수행하기 위해 이용될 수 있으며, 플라즈마 반응기, 처리 챔버 및 복수의 가열 램프를 구비하는 처리 시스템의 실시예에 대한 단면도이다.
도 2는 본 개시내용의 공정 동안에 발생할 수 있는 누적 에칭량의 일 실시예를 나타내는 그래프이다.
도 3은 본 개시내용 동안에 발생할 수 있는 온도 프로파일의 일 실시예를 나타내는 그래프이다.
도 4는 반응 활성종에 층이 노출될 때 온도와 에칭 속도 간의 관계를 나타내는 그래프이다.
실시예들이 상세하게 참고로 이루어지며, 그 하나 이상의 예는 도면에 도시된다. 각각의 예는 실시예에 대한 설명으로 제공되며, 본 개시내용을 제한하지 않는다. 실제로, 본 개시내용의 범위 또는 사상으로부터 벗어나지 않고서 실시예에 대한 각종 수정 및 변경이 이루어질 수 있음이 당업자에게 명백할 것이다. 예를 들어, 일 실시예의 일부로서 도시 또는 기술된 특징은 다른 실시예와 함께 이용되어 또 다른 실시예를 생성할 수 있다. 이에 따라, 본 개시내용의 관점은 이러한 수정 및 변형을 포함하는 것으로 의도된다.
본 개시내용은 일반적으로 반도체 웨이퍼와 같은 기판의 표면을 에칭하기 위한 방법에 관한 것이다. 또한, 본 개시내용은 공정을 수행하기 위한 장치 및 시스템에 관한 것이다. 본 개시내용에 의하면, 기판의 표면은 급속 열 사이클을 받는 동안 반응 활성종과 접촉된다. 급속 열 사이클은 반응 활성종이 표면과 반응하고 표면 층을 제거하는 표면을 에칭하는 활성화 온도를 넘는 표면의 온도를 점진적으로 증가시킨다.
본 개시내용의 공정은 소정의 기판에 대한 원자층 에칭에 특히 적합하다. 예를 들어, 본 개시내용의 공정은 탄소를 함유하는 필름에 특히 적합하다.
원자층 에칭은 개별적인 원자층의 제거에 의해 표면이 에칭되는 에칭 공정을 지칭한다. 종래에, 원자층 에칭은 기판의 표면이 화학 성분과 반응하는 2-단계 공정이다. 반응 후, 상기 표면은 반응된 표면 층을 제거하도록 플라즈마 이온 충격을 받는다. 그러나, 상기 방법은 탄소 및 다른 낮은 유전상수 물질을 함유하는 필름에 적합하지 않다. 이러한 물질은 이온 충격에 덜 반응한다. 이와 관련하여, 본 개시내용은 정밀 에칭량 제어를 위한 열 펄싱(thermal pulsing)을 통한 열적 활성화를 이용하는 대안적인 원자층 에칭 방법에 관한 것이다. 본 개시내용의 공정은 탄소 함유 층을 포함하는 각종 물질을 에칭하는데 적합할 뿐만 아니라, 엄격한 공차에 따라서 주의 깊게 제어될 수 있다. 짧은 열적 펄싱을 이용함으로써, 예를 들어, 반응 및 에칭이 각각의 열적 펄싱 사이클에서 정지될 수 있으므로, 에칭된 양이 매우 미세한 해상도로 제어될 수 있다.
본 개시내용의 공정은 다양한 이점 및 이익을 제공한다. 예를 들어, 각종 상이한 층의 에칭량을 정확하게 제어함으로써, 형성될 하부 디바이스가 개선될 수 있다. 예를 들어, 탄소 함유 필름은 다수로 광범위하게 이용될 수 있으며, 보다 양호한 전기적 성능을 결국 생성하는 매우 얇은 층으로서 반도체 장치에 내장될 수 있다.
본 개시내용에 의하면, 웨이퍼가 처리 챔버 내에 배치되어 하나 이상의 열 사이클에 노출되는 동안에 플라즈마로부터 생성될 수 있는 반응 활성종을 받게 된다. 일 실시예에서, 다운스트림 유도 결합 플라즈마(ICP) 소스가 이용될 수 있다. 그러나, 본 개시내용의 마스크 제거 공정은 마이크로파 다운스트림 스트립 기술 또는 평행 플레이트/유도 결합 플라즈마 에칭 기술 등의 다른 플리즈마 기술을 고려한다. 유도 플라즈마 소스는 종종 반도체 기판을 처리하기 위해 고밀도 플라즈마 및 반응 활성종을 생성하는 플라즈마 처리를 위해 이용된다. 예를 들어, 유도 플라즈마 소스는 표준 13.56 MHz 및 낮은 주파수 발전기를 이용하여 고밀도 플라즈마를 쉽게 생성할 수 있다.
일부 실시예에서, 기판 또는 반도체 웨이퍼가 플라즈마에 직접 노출될 수 있지만, 본 개시내용의 일 실시예에서, 플라즈마는 하류에 생성되어 기판과 접촉하기 전에 필터링된다. 이와 관련하여, 플라즈마는 차리 챔버로부터 원격으로 형성될 수 있다. 플라즈마가 형성된 후, 원하는 입자 또는 반응 활성종은 반도체 기판으로 전달된다. 예를 들어, 일 실시예에서, 반응 활성종을 형성하는 중성 입자에 투명하고 플라즈마에 투명하지 않은 필터 구조체 또는 그리드가 이용될 수 있다. 이러한 공정은 높은 RF 파워, 예컨대 최대 약 6000 와트와, 일부 경우에, 상대적으로 높은 가스 흐름 및 압력을 필요로 할 수 있다. 예를 들어, 가스 유량은 약 20,000 표준 cm3/분일 수 있고, 압력은 최대 약 5,000 milliTorr일 수 있다.
도 1을 참조하면, 본 개시내용에 따라 이용될 수 있는 처리 챔버(110)의 일 실시예가 도시된다. 처리 챔버(110)는 플라즈마 반응기(100)와 연통한다. 도시된 실시예에서, 처리 챔버(110)는 단일의 반도체 웨이퍼를 보유하도록 설계된다. 그러나, 다른 실시예에서, 한 번에 하나 이상의 웨이퍼를 수용하여 처리할 수 있는 처리 챔버가 이용될 수 있다. 처리 챔버(110)는 적절한 직경을 갖는 반도체 웨이퍼를 수용하도록 설계된다. 웨이퍼의 직경은, 예를 들어 일 실시예에서 약 100 mm 내지 약 500 mm일 수 있다. 예를 들어, 반도체 웨이퍼는 200 mm의 직경, 300 mm의 직경, 또는 450 mm의 직경을 가질 수 있다. 처리 챔버(110) 내외로의 유체 흐름 속도는 처리되는 기판의 사이즈와, 하나 이상의 기판이 한 번에 처리되는지의 여부에 따라 달라질 수 있다.
도 1에 도시된 시스템에서, 플라즈마 반응기(100)는 처리 챔버(110)로부터 분리된 플라즈마 챔버(120)를 구비한다. 처리 챔버(110)는 기판(114)을 보유하도록 작동가능한 기판 홀더(112)를 구비한다. 유도 플라즈마는 플라즈마 챔버(120)(즉, 플라즈마 발생 영역) 내에서 생성된 다음, 처리 챔버(110)(즉, 하류 영역)로부터 플라즈마 챔버(120)를 분리하는 그리드(116)와 같은 필터 구조체 내에 제공된 구멍을 통해 플라즈마 챔버(120)로부터 기판(114)의 표면으로 원하는 입자가 전달된다. 플라즈마 챔버(120)는 유전체 측벽(122) 및 천장(124)을 구비한다. 유전체 측벽(122) 및 천장(124)은 플라즈마 챔버 내부(125)를 형성한다. 유전체 측벽(122)은 석영과 같은 임의의 유전체 재료로 형성될 수 있다. 유도 코일(130)은 플라즈마 챔버(120) 둘레에서 유전체 측벽(122)에 인접하게 배치된다. 유도 코일(130)은 적절한 매칭 네트워크(132)를 통해 RF 발전기(134)에 결합된다. 가스 공급부(150) 및 환형 가스 분배 채널(151)로부터 챔버 내부로 반응물 및 담체 가스가 제공될 수 있다. 유도 코일(130)이 RF 발전기(134)로부터의 RF 파워로 여자될 때, 플라즈마 챔버(120) 내에는 실질적인 유도 플라즈마가 유도된다.
특정 실시예에서, 플라즈마 반응기(100)는 유도 코일(130)의 용량성 결합을 플라즈마에 감소시키기 위해 선택적인 패러데이 실드(128)를 구비할 수 있다. 효율을 증가시키기 위해, 플라즈마 반응기(100)는 챔버 내부(125) 내에 배치된 가스 주입 인서트(140)를 선택적으로 구비할 수 있다. 가스 주입 인서트(140)는 챔버 내부(125) 내로 제거가능하게 삽입될 수 있거나, 플라즈마 챔버(120)의 고정 부분일 수 있다. 일부 실시예에서, 가스 주입 인서트는 플라즈마 챔버의 측벽에 근접한 가스 주입 채널을 형성할 수 있다. 가스 주입 채널은 공정 가스를 유도 코일에 근접하여 챔버 내부로 그리고 가스 주입 인서트 및 측벽에 의해 형성된 활성 영역으로 공급할 수 있다. 활성 영역은 전자의 활성 가열을 위해 플라즈마 챔버 내부에 한정된 영역을 제공한다. 좁은 가스 주입 채널은 챔버 내부로부터 가스 채널 내로의 플라즈마 확산을 방지한다. 가스 주입 인서트는 전자가 능동적으로 가열되는 활성 영역을 공정 가스가 통과하도록 강제한다.
전술한 바와 같이, 플라즈마 챔버(120) 내에 생성된 플라즈마는 그리드(116)의 필터 구조체를 통해 그리고 처리 챔버(110) 내로 통과된다. 그리드(116)는 반응 활성종이 통과하지만 대전된 종을 필터링하게 하는 개구를 구비한다. 반응 활성종은, 예를 들어 중성 입자를 포함할 수 있다. 반도체 웨이퍼(114)의 상부 표면은, 필름 층의 온도가 반응 동안에 활성화 온도 이상인 경우, 반도체 기판 상의 필름 층의 표면과 반응하여 제거하는 반응 활성종에 노출된다.
일반적으로, 그리드(116)는 생성된 플라즈마 내에 함유된 대전된 종의 적어도 약 65%를 필터링한다. 예를 들어, 필터 구조체 또는 그리드(116)는 플라즈마 내에 함유된 대전된 종의 적어도 약 70%, 예컨대 적어도 약 75%, 예컨대 적어도 약 80%, 예컨대 적어도 약 85%, 예컨대 적어도 약 90%, 예컨대 적어도 약 95%를 필터링하도록 구성될 수 있다. 하나의 특정 실시예에서, 반도체 웨이퍼의 상부 상의 필름 층만이 중성 입자와 같은 반응 활성종과 접촉되도록 플라즈마로부터 대전된 종의 약 98% 이상이 필터링된다.
반도체 웨이퍼(114) 상의 필름 층이 반응 활성종과 접촉됨에 따라, 반도체 웨이퍼는 하나 이상의 급속 열 사이클에 노출된다. 급속 열 사이클은 필름 층 및 반응 활성종과의 반응의 활성화 온도 이상으로 필름 층의 온도를 점진적으로 증가시킨다. 일반적으로, 임의의 적합한 가열 장치가 반도체 웨이퍼를 급속 열 사이클에 노출시키는데 이용될 수 있다. 도 1에 도시된 실시예에서, 예를 들어 복수의 램프(160)와 같은 적어도 하나의 램프는 반도체 웨이퍼(114)를 가열하는데 이용된다. 램프(160)는, 예를 들어 플래시 램프를 포함할 수 있다. 램프는, 예를 들어 텅스텐-할로겐 램프, 아크 램프 등과 같은 백열 램프일 수 있다. 광원(160)은 웨이퍼(114) 상으로 균일하게 램프에 의해 방출되는 광 에너지를 지향시키기 위한 반사기 또는 반사기의 세트와 함께 동작할 수 있다. 일 실시예에서, 예를 들어 램프(160)는 웨이퍼의 표면에 걸쳐 균일한 방사 분포를 생성하도록 설계될 수 있다.
램프는 임의의 적합한 구성을 가질 수 있다. 일 실시예에서, 예를 들어, 램프는 반도체 웨이퍼(114)와 평행하거나 또는 수직인 축을 구비할 수 있다. 예를 들어, 램프(160)는 복수의 세장형 램프를 포함할 수 있거나, 복수의 선형 램프를 포함할 수 있다.
도 1에 도시된 실시예에서, 램프(160)는 반도체 웨이퍼(112) 아래에 배치된다. 그러나, 광원은 챔버의 측부 상에 배치될 수 있거나, 광이 처리되는 박막 층과 직접 접촉하도록 챔버 위에 배치될 수도 있다. 다른 실시예에서, 램프는 웨이퍼 위와 아래, 웨이퍼 아래 및 웨이퍼의 측부 상, 웨이퍼의 위 및 웨이퍼의 측부 상에 위치될 수 있거나, 또는 웨이퍼 아래, 웨이퍼 위 및 웨이퍼의 측부 상에 위치될 수 있다.
급속 열 사이클을 생성하기 위한 광원의 사용이 일반적으로 바람직하다. 예를 들어, 램프 또는 광원은 다른 가열 장치보다 훨씬 더 높은 가열 및 냉각 속도를 갖는다. 램프는 통상적으로 매우 짧고 잘 제어된 시동 기간을 필요로 하는 순간 에너지를 제공하는 급속 열 처리 시스템을 형성한다. 또한, 램프로부터의 에너지의 흐름은 언제라도 갑자기 정지될 수 있다. 램프는 점진적인 전력 제어를 구비할 수 있고, 웨이퍼의 온도 측정에 기초하여 램프에 의해 방출되는 광 에너지의 양을 자동으로 조정하는 제어기에 연결될 수 있다.
처리 동안의 웨이퍼의 온도는 임의의 적절한 온도 측정 장치를 이용하여 모니터링될 수 있다. 일 실시예에서, 예를 들어, 웨이퍼와 접촉하지 않고서 웨이퍼의 온도를 측정하는 고온계를 이용하여 웨이퍼의 온도가 결정될 수 있다.
예를 들어, 본 개시내용의 시스템은 복수의 광 검출기와 차례 차례로 통신하는 복수의 광섬유 또는 광 파이프를 구비할 수 있다. 그 다음, 감지된 방사선의 양은, 플랭크 법칙에 부분적으로 기초하여 연산될 수 있는 웨이퍼의 온도를 결정하기 위한 유용한 전압 신호를 생성하는 광 검출기로 통신된다.
일반적으로, 시스템은 하나 또는 복수의 고온계를 포함할 수 있다. 복수의 고온계를 포함할 때, 각각의 고온계는 상이한 위치에서 웨이퍼의 온도를 측정할 수 있다. 상이한 위치에서 웨이퍼의 온도를 아는 것은 웨이퍼에 인가되는 열의 양을 제어하는데 이용될 수 있다. 예를 들어, 일 실시예에서, 시스템은 마이크로프로세서 등의 제어기를 구비할 수 있다. 제어기는 다양한 위치에서 샘플링되는 방사량을 나타내는 광 검출기로부터의 전압 신호를 수신할 수 있다. 수신된 신호에 기초하여, 제어기는 상이한 위치에서 웨이퍼의 온도를 연산하도록 구성될 수 있다. 또한, 제어기는 광 에너지 소스(160)와 통신할 수 있다. 이러한 방식으로, 제어기는 웨이퍼의 온도를 결정할 수 있고, 이러한 정보에 기초하여, 램프(106)에 의해 방출되는 열에너지의 양을 제어할 수 있다. 결과적으로, 열 처리 챔버 내의 조건에 관한 순간 조정이 이루어질 수 있다. 대안적으로, 전술한 바와 같은 폐쇄 루프 시스템 대신에, 제어기는 개방 루프 시스템에서 동작할 수 있다. 예를 들어, 제어기는 온도 감지 장치를 이용하여 캘리브레이션된 다음, 예측된 결과에 기초하여 광원을 동작하도록 프로그래밍될 수 있다.
도 1에 도시된 바와 같이, 광 에너지 소스(160)는 스펙트럼 필터 또는 윈도우(162)에 의해 열 처리 챔버(110)로부터 격리될 수 있다. 스펙트럼 필터(162)는 반도체 웨이퍼(114)로부터 램프(160)를 격리시키고 챔버의 오염을 방지한다. 스펙트럼 필터(162)는 램프로부터의 열 에너지가 반도체 웨이퍼(114)를 가열하기 위해 챔버를 통해 그리고 챔버 내로 통과하도록 설계된다. 일 실시예에서, 스펙트럼 필터(162)는 간섭을 방지하기 위해 고온계가 동작하는 파장과 같은 소정의 파장에서 광을 필터링할 수 있다. 예를 들어, 스펙트럼 필터(162)는 석영 또는 다른 유사한 재료로 제조될 수 있다.
전술한 바와 같이, 반도체 웨이퍼(114)는 기판 홀더(112) 상에 배치된다. 일 실시예에서, 기판 홀더(112)는 처리 동안에 웨이퍼를 회전시키도록 구성될 수 있다. 웨이퍼를 회전시키는 것은 웨이퍼의 표면에 걸쳐 더욱 큰 온도 균일성을 증진시키고, 챔버 내로 도입되는 반응 활성종과 웨이퍼 사이에 향상된 접촉을 증진시킨다. 그러나, 다른 실시예에서, 반도체 웨이퍼(114)는 처리 동안 고정 유지될 수 있다.
도 1에 도시된 시스템은 출구(164)를 더 구비한다. 출구(164)는 가스를 챔버를 통해 흐르게 하고 챔버를 빠져나올 수 있도록 한다. 일 실시예에서, 예를 들어, 웨이퍼의 표면과 반응하지 않는 반응 활성종은 열 처리 챔버(110) 내로 흘러서 출구(164)를 통해 빠져나갈 수 있다. 에칭 공정이 완료된 후, 일 실시예에서, 임의의 불활성 가스는 처리 챔버 내로부터 모든 반응 활성종을 제거하기 위해 챔버를 통해 그리고 출구(164)를 통해 외부로 공급될 수 있다.
본 개시내용에 따른 제어된 에칭 공정을 수행할 때, 에천트 가스로부터 플라즈마 챔버(120) 내에 플라즈마가 발생되어 반응 활성종을 생성한다. 에천트 가스는 단일 가스를 포함할 수 있거나, 가스 혼합물을 포함할 수 있다. 에천트 가스의 조성은, 예를 들어 복수의 변수에 의존할 수 있다. 예를 들어, 에천트 가스의 선택은 에칭될 반도체 웨이퍼(114) 상에 포함된 필름 층, 에칭 조건, 및 웨이퍼의 표면으로부터 에칭될 물질의 양에 의존할 수 있다. 에천트 가스를 제조하는데 사용될 수 있는 가스는, 예를 들어 산소 소스, 수소 소스, 할로겐 소스 등을 포함할 수 있다. 사용될 수 있는 특정 가스는 분자 산소, 분자 질소, 아르곤, 분자 수소, 물, 과산화수소, 이산화탄소, 이산화황, 메탄, 카보닐 설파이드, 트리플루오로메탄, 테트라플루오로메탄 등, 또는 그 혼합물을 포함한다.
일 실시예에서, 예를 들어, 에천트 가스는 산소 함유 가스를 단독으로 또는 질소와 같은 불활성 가스와 조합하여 포함할 수 있다. 예를 들어, 하나의 특정 실시예에서, 에천트 가스는 분자 산소 및 분자 질소의 조합을 포함할 수 있다.
대안적인 실시예에서, 에천트 가스는 산소 함유 가스, 할로겐 함유 가스 및 환원 가스의 조합을 포함할 수 있다. 산소 함유 가스는, 예를 들어 분자 산소, 이산화탄소, 일산화탄소, 산화질소, 또는 그 조합물을 포함할 수 있다. 할로겐 함유 가스는, 예를 들어 테트라플루오로메탄과 같은 불소를 함유할 수 있다. 다른 한편으로, 환원 가스는 수소를 함유할 수 있고, 분자 수소, 암모니아, 메탄 등을 포함할 수 있다. 예컨대 분자 질소, 또는 아르곤 또는 헬륨과 같은 희가스와 같은 불활성 가스가 존재할 수도 있다.
가스 유량은 특정 용도에 따라 광범위하게 변할 수 있다. 예를 들어, 각각의 가스는 약 50 sccm 내지 약 20,000 sccm, 예컨대 약 500 sccm 내지 약 10,000 sccm의 유량을 가질 수 있다.
본 개시내용의 에칭 공정은 가변 파워 및 압력 레벨에서 수행될 수도 있다. 예를 들어, RF 소스 파워는 약 300 와트 내지 약 6,000 와트, 예컨대 약 1,000 와트 내지 약 5,500 와트, 예컨대 약 3,000 와트 내지 약 5,000 와트일 수 있다. 소스 파워는 처리될 반도체 웨이퍼의 표면 영역에 기초하여 상하로 조절될 수 있다. 다른 한편으로, 처리 챔버 내의 압력은 다양한 상이한 인자에 따라 변할 수도 있다. 예를 들어, 압력은 약 1 mTorr 내지 약 4,000 mTorr, 예컨대 약 250 m/Torr 내지 약 1,500 mTorr, 예컨대 약 400 m/Torr 내지 약 600 m/Torr일 수 있다.
상이한 파라미터들 각각은 반도체 웨이퍼 상의 필름 층의 처리 동안 에칭 속도를 제어하기 위해 제어될 수 있다. 또한, 에칭 속도는 급속 열 사이클을 통한 온도 증가를 제어함으로써 주의 깊게 제어된다. 보다 구체적으로, 에칭 속도는 다른 각종 인자 이외에, 처리되는 박막, 에천트 가스 조성, 가스 유량, 필름 층의 온도, 챔버 내의 압력에 의존할 수 있다. 일반적으로, 에칭 속도는 약 100Å(angstrom)/분 이상, 예컨대 약 200Å/분 이상, 예컨대 약 300Å/분 이상, 예컨대 약 400Å/분 이상, 예컨대 약 500Å/분 이상, 예컨대 약 600Å/분 이상, 예컨대 약 700Å/분 이상, 예컨대 약 800Å/분 이상, 예컨대 약 900Å/분 이상, 예컨대 약 1,000Å/분 이상, 예컨대 약 1,200Å/분 이상, 예컨대 약 1,400Å/분 이상, 예컨대 약 1,600Å/분 이상, 예컨대 약 1,800Å/분 이상, 예컨대 약 2,000Å/분 이상일 수 있다. 일반적으로, 에칭 속도는 약 70,000Å/분 이하, 예컨대 약 50,000Å/분 이하, 예컨대 약 40,000Å/분 이하, 예컨대 약 30,000Å/분 이하, 예컨대 약 20,000Å/분 이하, 예컨대 약 10,000Å/분 이하, 예컨대 약 9,000Å/분 이하, 예컨대 약 8,000Å/분 이하, 예컨대 약 7,000Å/분 이하, 예컨대 약 6,000Å/분 이하, 예컨대 약 5,000Å/분 이하, 예컨대 약 4,000Å/분 이하, 예컨대 약 3,000Å/분 이하, 예컨대 약 2,000Å/분 이하, 예컨대 약 1,000Å/분 이하이다.
일반적으로, 본 개시내용에 따라 임의의 적합한 필름 층이 에칭될 수 있다. 본 개시내용에 사용하기에 적합한 필름 층은, 예를 들어 플라즈마(즉, 중성 입자)에 의해 생성된 반응 활성종과 같은 반응 활성종에 노출될 때, 일반적으로, 약 30℃ 이상, 예컨대 약 40℃ 이상, 예컨대 약 50℃ 이상, 예컨대 약 60℃ 이상, 예컨대 약 70℃ 이상, 예컨대 약 80℃ 이상, 예컨대 약 90℃ 이상, 예컨대 약 100℃ 이상의 활성화 온도를 갖는 필름 층을 구비한다. 이러한 필름 층은 탄소를 함유하는 필름 층을 포함한다. 예컨대, 일 실시예에서, 본 개시내용에 따라 에칭된 필름 층은 비정질 탄소층을 포함한다. 예를 들어, 비정질 탄소층은 붕소로 도핑될 수 있다.
다른 실시예에서, 탄소 함유층은 포토레지스트층을 포함할 수 있다.
또한, 본 개시내용의 공정은 낮은 유전 상수를 갖는 필름 층을 에칭하기에 적합하다.
설명을 위해, 예를 들어, 도 4에는, 포토레지스트층과 같은 탄소 함유 필름을 위한 에칭 가스에 노출될 때의 에칭 속도 대 온도를 나타내는 그래프가 구비된다. 예를 들어, 도 4는 탄소를 함유하는 포토레지스트층이 분자 산소 및 분사 질소 플라즈마로부터 생성된 반응 활성종의 존재 하에서 에칭 공정을 받는 실시예를 나타낼 수 있다. 도시한 바와 같이, 에칭은 산소 반응 레티클의 존재 하에서도 필름 층의 온도가 일반적으로 약 80℃ 이상에 도달할 때까지 발생하지 않는다. 본 개시내용에 의하면, 급속 열적 가열 사이클은 공정 동안에 에칭 속도를 제어하기 위한 방식으로 필름 층 및 웨이퍼의 온도를 점진적으로 증가시키기 위해 이용된다.
도 3을 참조하면, 예를 들어, 본 개시내용의 에칭 공정 동안에 이용될 수 있는 온도 제어 프로파일의 일 실시예가 도시된다. 도 3을 참조하면, 예컨대, 필름 층의 온도는 영역(200)에서 증가한다. 영역(200)은 웨이퍼 및 필름 층의 벌크 가열을 나타낸다. 필름 층과 반응 활성종 사이의 반응의 활성화 온도는 그래프 상에서 온도(202)에서 발생한다. 본 개시내용에 의하면, 급속 열 사이클은 활성화 온도(202)로부터 최대 온도(204)까지 온도를 증가시키는데 이용된다. 급속 열 사이클을 이용하여, 필름 층의 온도는 최대 온도(204)로 증가된 다음, 활성화 온도(202)로 즉시 다시 감소될 수 있다. 예를 들어, 각각의 온도 사이클은 광 에너지원의 펄스를 포함할 수 있다. 각각의 펄스는 에칭 공정 동안에 반응성 제거량을 제어하기 위해 극히 짧을 수 있다. 예를 들어, 램프의 각각의 열 펄싱 사이클은 약 10초 이하, 예컨대 약 7초 이하, 예컨대 약 5초 이하, 예컨대 약 3초 이하, 예컨대 약 1초 이하, 예컨대 약 800밀리초 이하, 예컨대 약 600밀리초 이하, 예컨대 약 400밀리초 이하일 수 있다. 각각의 펄스는 일반적으로 약 50밀리초 이상, 예컨대 약 100밀리초 이상이다. 제어된 에칭이 완료된 후, 도 3 에 도시된 바와 같이, 필름 층의 온도는 대기로 다시 감소한다.
이에 따라, 도 3에 도시된 온도 대 시간 프로파일은 필름 층이 활성화 온도로 가열된 다음, 급속한 온도 램프 증가를 야기하는 플래시 가열에 의해 최대 온도로 급속히 가열될 수 있는 방법을 도시한다. 최대 온도에 도달한 후, 필름 층은 벌크로의 열전도에 의해 급속하게 냉각될 수 있다. 이러한 방식으로, 원자층 에칭 공정이 수행될 수 있다.
도 2는 각각의 열 펄스 사이클을 통한 누적 에칭량을 도시한다. 짧은 열 펄싱을 이용함으로써, 에칭량은 점차적으로 증가될 수 있고, 반응은 각각의 열 펄싱 사이클의 말기에 정지될 수 있어, 에칭된 양은 매우 미세한 해상도로 제어될 수 있다. 도 2에 도시된 바와 같이, 예를 들어, 각각의 열 사이클은 곡선 양에 따라 에칭된 재료의 양을 증가시켜서, 증가하지만 전체적인 비선형 에칭 속도를 형성한다.
특정 실시예에 대하여 상세하게 본 요지가 설명되었지만, 전술한 바를 이해하는 당업자는 이러한 실시예에 대한 변경, 변형 및 동등물을 쉽게 이룰 수 있을 것이다. 따라서, 본 개시내용의 범위는 제한이 아닌 예로서 예시되고, 본 개시내용은 당업자에게 명백할 바와 같이 본 요지에 대한 수정, 변경 및/또는 추가를 배제하지 않는다.

Claims (20)

  1. 반도체 웨이퍼 상의 층을 에칭하기 위한 공정에 있어서,
    처리 챔버 내에 필름 층을 구비하는 반도체 웨이퍼를 배치하는 단계;
    에천트 가스(etchant gas)로부터 반응 활성종(reactive species)을 함유하는 플라즈마를 생성하는 단계;
    상기 필름 층을 상기 반응 활성종과 접촉시키는 단계; 및
    상기 필름 층을 에칭하도록 상기 반응 활성종과 접촉되는 동안 상기 반도체 웨이퍼를 복수의 열 사이클에 노출시키는 단계;
    를 포함하고,
    상기 반도체 웨이퍼의 적어도 하나의 표면은 상기 필름 층을 포함하고, 상기 복수의 열 사이클 각각은 제1 속도에서 제1 온도에 도달하기 위해 상기 적어도 하나의 표면의 온도를 증가시키도록 구성되고, 또한 제2 속도에서 제2 온도에 도달하기 위해 상기 적어도 하나의 표면의 온도를 더욱 증가시키도록 구성되고, 상기 제2 온도에 도달한 후에, 상기 복수의 열 사이클 각각은 상기 적어도 하나의 표면을 제3 속도에서 제3 온도로 냉각하도록 구성되고, 상기 제2 속도는 상기 제1 속도보다 더 높고, 상기 제2 온도는 상기 제1 및 제3 온도보다 더 높고, 상기 반응 활성종은 적어도 상기 제1 및 제2 온도에서 상기 필름 층의 양을 적어도 부분적으로 제거하도록 상기 적어도 하나의 표면을 에칭하고,
    상기 복수의 열 사이클은 전체적인 비선형 에칭 속도를 생성하여 상기 복수의 열 사이클 각각이 상기 필름 층의 에칭 양을 비선형 방식으로 증가시키는,
    공정.
  2. 제1항에 있어서,
    상기 필름 층은 탄소를 함유하는,
    공정.
  3. 제1항에 있어서,
    상기 필름 층은 낮은 유전상수를 갖는 유전체층을 포함하는,
    공정.
  4. 제1항에 있어서,
    상기 복수의 열 사이클 각각은 복수의 램프에 의해 생성되는,
    공정.
  5. 제4항에 있어서,
    상기 필름 층은 상기 복수의 열 사이클에 노출되며, 상기 복수의 열 사이클 각각은 광 에너지의 펄스를 포함하는,
    공정.
  6. 제1항에 있어서,
    상기 필름 층은 포토레지스트층 또는 하드마스크층을 포함하는,
    공정.
  7. 제1항에 있어서,
    상기 필름 층은 원자층을 포함하는,
    공정.
  8. 제1항에 있어서,
    각각의 열 사이클은 1 ms 내지 10 s의 사이클 시간을 갖는,
    공정.
  9. 제1항에 있어서,
    상기 에천트 가스는 분자 산소, 분자 질소, 아르곤, 분자 수소, 물, 과산화수소, 이산화탄소, 이산화황, 메탄, 카보닐 설파이드, 플루오로형태(트리플루오로메탄), 테트라플루오로메탄, 또는 그 혼합물을 포함하는,
    공정.
  10. 제1항에 있어서,
    상기 필름 층은 비정질 탄소를 함유하는,
    공정.
  11. 제1항에 있어서,
    상기 플라즈마는 플라즈마 챔버에서 생성되어, 상기 필름 층과 접촉하기 전에 필터 구조체를 통해 공급되는,
    공정.
  12. 제1항에 있어서,
    상기 반도체 웨이퍼는 100℃ 내지 300℃의 온도로 가열되는,
    공정.
  13. 제11항에 있어서,
    상기 필터 구조체는 반응 활성종이 통과하게 하지만 상기 플라즈마 내에 함유된 대전된 종의 적어도 65%를 필터링되게 하는 개구를 구비하며, 상기 반응 활성종은 중성 입자를 포함하는,
    공정.
  14. 제11항에 있어서,
    상기 필터 구조체는 반응 활성종이 통과하게 하지만 상기 플라즈마 내에 함유된 대전된 종의 적어도 85%를 필터링되게 하는 개구를 구비하며, 상기 반응 활성종은 중성 입자를 포함하는,
    공정.
  15. 제1항에 있어서,
    상기 제1 온도는 80℃보다 높은,
    공정.
  16. 제5항에 있어서,
    상기 복수의 열 사이클은 상이한 사이클 시간을 갖는,
    공정.
  17. 제5항에 있어서,
    상기 반도체 웨이퍼의 온도는 비선형 방식으로 증가되는,
    공정.
  18. 제1항에 있어서,
    상기 반응 활성종은 상기 반도체 웨이퍼의 상부면에 대향하여 상기 챔버 내로 도입되고,
    상기 복수의 열 사이클 각각은 상기 반도체 웨이퍼 아래에 위치된 복수의 램프에 의해 생성되는,
    공정.
  19. 삭제
  20. 삭제
KR1020197016937A 2016-12-14 2017-05-01 급속 열 활성화 공정과 함께 플라즈마를 이용하는 원자층 에칭 공정 KR102227883B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662434036P 2016-12-14 2016-12-14
US62/434,036 2016-12-14
PCT/US2017/030350 WO2018111333A1 (en) 2016-12-14 2017-05-01 Atomic layer etch process using plasma in conjunction with a rapid thermal activation process

Publications (2)

Publication Number Publication Date
KR20190077545A KR20190077545A (ko) 2019-07-03
KR102227883B1 true KR102227883B1 (ko) 2021-03-16

Family

ID=58692670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197016937A KR102227883B1 (ko) 2016-12-14 2017-05-01 급속 열 활성화 공정과 함께 플라즈마를 이용하는 원자층 에칭 공정

Country Status (6)

Country Link
US (3) US10580661B2 (ko)
JP (1) JP6861817B2 (ko)
KR (1) KR102227883B1 (ko)
CN (1) CN110088882B (ko)
TW (1) TWI722186B (ko)
WO (1) WO2018111333A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6861817B2 (ja) * 2016-12-14 2021-04-21 マトソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 急速熱活性化プロセスと連係した、プラズマを使用する原子層エッチングプロセス
US10573532B2 (en) 2018-06-15 2020-02-25 Mattson Technology, Inc. Method for processing a workpiece using a multi-cycle thermal treatment process
US20200075313A1 (en) * 2018-08-31 2020-03-05 Mattson Technology, Inc. Oxide Removal From Titanium Nitride Surfaces
US11189464B2 (en) * 2019-07-17 2021-11-30 Beijing E-town Semiconductor Technology Co., Ltd. Variable mode plasma chamber utilizing tunable plasma potential
CN113471046B (zh) * 2020-12-14 2023-06-20 北京屹唐半导体科技股份有限公司 具有等离子体处理系统和热处理系统的工件处理装置
CN113488367A (zh) * 2020-12-14 2021-10-08 北京屹唐半导体科技股份有限公司 具有等离子体处理系统和热处理系统的工件处理装置
US11854770B2 (en) * 2021-01-14 2023-12-26 Applied Materials, Inc. Plasma processing with independent temperature control

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010000409A1 (en) * 1997-08-18 2001-04-26 Toshiro Mitsuhashi Method for ashing and apparatus employable for ashing
US20110226280A1 (en) * 2008-11-21 2011-09-22 Axcelis Technologies, Inc. Plasma mediated ashing processes
US20150262834A1 (en) * 2014-03-14 2015-09-17 Applied Materials, Inc. Temperature ramping using gas distribution plate heat

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62224932A (ja) * 1986-03-27 1987-10-02 Mitsubishi Electric Corp プラズマアツシング終点検出装置
JPS6481318A (en) * 1987-09-24 1989-03-27 Toshiba Corp Ashing of organic polymer film and device therefor
JPH0181318U (ko) 1987-11-20 1989-05-31
JPH01289121A (ja) * 1988-05-16 1989-11-21 Nec Corp ３‐５族化合物半導体のデジタルエッチング方法
US5030319A (en) 1988-12-27 1991-07-09 Kabushiki Kaisha Toshiba Method of oxide etching with condensed plasma reaction product
JPH03110844A (ja) * 1989-09-26 1991-05-10 Rikagaku Kenkyusho ディジタル・エッチング方法
US5302240A (en) 1991-01-22 1994-04-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JPH0555186A (ja) * 1991-08-27 1993-03-05 Hitachi Ltd 表面処理方法
WO1995021458A1 (en) * 1994-02-03 1995-08-10 Applied Materials, Inc. Stripping, passivation and corrosion inhibition of semiconductor substrates
US5795493A (en) * 1995-05-01 1998-08-18 Motorola, Inc. Laser assisted plasma chemical etching method
JP2956571B2 (ja) * 1996-03-07 1999-10-04 日本電気株式会社 半導体装置
US5789320A (en) 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
WO1999026277A1 (en) * 1997-11-17 1999-05-27 Mattson Technology, Inc. Systems and methods for plasma enhanced processing of semiconductor wafers
US6281135B1 (en) * 1999-08-05 2001-08-28 Axcelis Technologies, Inc. Oxygen free plasma stripping process
JP2001176859A (ja) * 1999-12-20 2001-06-29 Canon Inc アッシング方法
US6970644B2 (en) 2000-12-21 2005-11-29 Mattson Technology, Inc. Heating configuration for use in thermal processing chambers
US7534977B2 (en) * 2000-12-28 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method of manufacturing a semiconductor device
US6707011B2 (en) 2001-04-17 2004-03-16 Mattson Technology, Inc. Rapid thermal processing system for integrated circuits
US7144822B1 (en) * 2002-02-06 2006-12-05 Novellus Systems, Inc. High density plasma process for optimum film quality and electrical results
KR100379210B1 (ko) * 2002-04-19 2003-04-08 피.에스.케이.테크(주) 반도체 웨이퍼 애싱 방법
US7187031B2 (en) 2002-05-31 2007-03-06 Sharp Kabushiki Kaisha Semiconductor device having a low dielectric constant film and manufacturing method thereof
US6835914B2 (en) 2002-11-05 2004-12-28 Mattson Technology, Inc. Apparatus and method for reducing stray light in substrate processing chambers
US20040235299A1 (en) * 2003-05-22 2004-11-25 Axcelis Technologies, Inc. Plasma ashing apparatus and endpoint detection process
US6939794B2 (en) 2003-06-17 2005-09-06 Micron Technology, Inc. Boron-doped amorphous carbon film for use as a hard etch mask during the formation of a semiconductor device
US7105431B2 (en) 2003-08-22 2006-09-12 Micron Technology, Inc. Masking methods
TW200524018A (en) * 2003-11-20 2005-07-16 Ulvac Inc Method of cleaning surface of semiconductor substrate, method of manufacturing film, method of manufacturing semiconductor device and semiconductor device
US7064078B2 (en) 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
US9482468B2 (en) * 2005-09-14 2016-11-01 Mattson Technology, Inc. Repeatable heat-treating methods and apparatus
US7977245B2 (en) 2006-03-22 2011-07-12 Applied Materials, Inc. Methods for etching a dielectric barrier layer with high selectivity
US20080179288A1 (en) * 2007-01-30 2008-07-31 Collins Kenneth S Process for wafer backside polymer removal and wafer front side scavenger plasma
JP4919871B2 (ja) 2007-02-09 2012-04-18 東京エレクトロン株式会社 エッチング方法、半導体装置の製造方法および記憶媒体
US7807064B2 (en) 2007-03-21 2010-10-05 Applied Materials, Inc. Halogen-free amorphous carbon mask etch having high selectivity to photoresist
US20100130017A1 (en) * 2008-11-21 2010-05-27 Axcelis Technologies, Inc. Front end of line plasma mediated ashing processes and apparatus
US20120024314A1 (en) * 2010-07-27 2012-02-02 Axcelis Technologies, Inc. Plasma mediated ashing processes
CA2653581A1 (en) 2009-02-11 2010-08-11 Kenneth Scott Alexander Butcher Migration and plasma enhanced chemical vapour deposition
US20110139748A1 (en) 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
US8617411B2 (en) 2011-07-20 2013-12-31 Lam Research Corporation Methods and apparatus for atomic layer etching
US9666414B2 (en) * 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
US8633115B2 (en) * 2011-11-30 2014-01-21 Applied Materials, Inc. Methods for atomic layer etching
US9129911B2 (en) * 2013-01-31 2015-09-08 Applied Materials, Inc. Boron-doped carbon-based hardmask etch processing
US10510527B2 (en) * 2013-02-01 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Single wafer cleaning tool with H2SO4 recycling
US20140216498A1 (en) 2013-02-06 2014-08-07 Kwangduk Douglas Lee Methods of dry stripping boron-carbon films
CN104956476B (zh) 2013-11-06 2017-11-14 马特森技术有限公司 用于垂直nand器件的新型掩模去除方法策略
JP6481318B2 (ja) * 2014-10-01 2019-03-13 沖電気工業株式会社 現金収納装置
US9431268B2 (en) * 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
CN105355550B (zh) * 2015-12-02 2018-05-01 中国科学院微电子研究所 Iii族氮化物低损伤刻蚀方法
JP6861817B2 (ja) * 2016-12-14 2021-04-21 マトソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． 急速熱活性化プロセスと連係した、プラズマを使用する原子層エッチングプロセス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010000409A1 (en) * 1997-08-18 2001-04-26 Toshiro Mitsuhashi Method for ashing and apparatus employable for ashing
US20110226280A1 (en) * 2008-11-21 2011-09-22 Axcelis Technologies, Inc. Plasma mediated ashing processes
US20150262834A1 (en) * 2014-03-14 2015-09-17 Applied Materials, Inc. Temperature ramping using gas distribution plate heat

Also Published As

Publication number Publication date
CN110088882B (zh) 2023-05-26
US20180166296A1 (en) 2018-06-14
KR20190077545A (ko) 2019-07-03
TW201834066A (zh) 2018-09-16
CN110088882A (zh) 2019-08-02
US11062912B2 (en) 2021-07-13
US20210343541A1 (en) 2021-11-04
JP2020502794A (ja) 2020-01-23
TWI722186B (zh) 2021-03-21
US20200203175A1 (en) 2020-06-25
WO2018111333A1 (en) 2018-06-21
JP6861817B2 (ja) 2021-04-21
US10580661B2 (en) 2020-03-03

Similar Documents

Publication Publication Date Title
KR102227883B1 (ko) 급속 열 활성화 공정과 함께 플라즈마를 이용하는 원자층 에칭 공정
US4699689A (en) Method and apparatus for dry processing of substrates
US4689112A (en) Method and apparatus for dry processing of substrates
US4687544A (en) Method and apparatus for dry processing of substrates
US7648916B2 (en) Method and apparatus for performing hydrogen optical emission endpoint detection for photoresist strip and residue removal
JP3329685B2 (ja) 計測装置および計測方法
US7838433B2 (en) Cluster tool and method for process integration in manufacturing of a photomask
US7658969B2 (en) Chemical vapor deposition chamber with dual frequency bias and method for manufacturing a photomask using the same
US6797634B2 (en) Method of conditioning an etching chamber and method of processing semiconductor substrate using the etching chamber
KR101010419B1 (ko) 열 프로세스에 의한 식각된 챔버로부터 할로겐 잔류물들을 제거하기 위한 통합 방법
KR101056199B1 (ko) 플라즈마 산화 처리 방법
TWI472882B (zh) 光阻剝離方法及設備
KR20150107756A (ko) 수직 앤에이앤디 디바이스에 대한 새로운 마스크 제거 방법
JP6963097B2 (ja) プラズマ処理方法
JP2009054818A (ja) プラズマ処理装置、プラズマ処理方法および終点検出方法
TWI835806B (zh) 蝕刻方法及電漿處理裝置
US20240047222A1 (en) Etching method
WO2023209982A1 (en) Etching method
JP2003282530A (ja) 基板処理装置、及び半導体装置の製造方法
JPH0691048B2 (ja) 基板乾処理の方法および装置
Lynch et al. Electron cyclotron resonance etching of silylated resist
CN116897412A (zh) 蚀刻方法
Zhou Effect of H2 Plasma Conditioning on Anodized Al Chamber and Quartz Discs
Shinagawa et al. Effects of nitrogen addition to microwave oxygen plasma in surface wave with disk-plate window and photoresist ashing

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant